JP4401523B2

JP4401523B2 - Crystal oscillator

Info

Publication number: JP4401523B2
Application number: JP2000065439A
Authority: JP
Inventors: 徹也齋藤
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei EMD Corp
Priority date: 2000-03-09
Filing date: 2000-03-09
Publication date: 2010-01-20
Anticipated expiration: 2020-03-09
Also published as: JP2001257534A

Description

【０００１】
【発明の属する技術分野】
本発明は、共振回路に水晶振動子を使用し、安定した特定の周波数の振動が得られる水晶発振器に関する。
【０００２】
【従来の技術】
従来、この種の水晶発振器としては、例えば図５に示すようなものが知られている。
この水晶発振器は、図５に示すように、インバータ１と、このインバータ１の入出力間に接続された帰還抵抗Ｒ１と、そのインバータ１の出力信号を入力側に帰還する帰還回路２とを備えている。
【０００３】
帰還回路２は、インバータ１の入出力間に接続される水晶振動子３と、水晶振動子３の一端とアースとの間に接続されるコンデンサＣ１と、水晶振動子３の他端とアースとの間に接続されるコンデンサＣ２とから構成されている。
このような水晶発振器では、帰還抵抗Ｒ１やインバータ１の相互コンダクタンスｇｍの最適値は、水晶振動子３の発振周波数、発振モード（基本波発振または第３高調波発振）、またはコンデンサＣ１、Ｃ２に依存して変わる。このため、従来は、使用する水晶振動子に対して最適な帰還抵抗Ｒ１や相互コンダクタンスｇｍを持つ集積回路（チップ）を選んで水晶発振器を作っていた。
【０００４】
換言すると、従来は、例えば基本波発振または第３高調波発振など発振モードの異なる水晶振動子ごとにその水晶振動子に対応する集積回路を作成する必要があった。このため、従来は、例えば発振モードの異なる水晶振動子の場合に、１つの集積回路を水晶振動子に合わせて汎用的に使用できず、その解決が望まれていた。
【０００５】
【発明が解決しようとする課題】
一方、帰還抵抗の値をＭＯＳトランジスタで切換可能とし、水晶振動子に対して最適な帰還抵抗の抵抗値を選択したり、または帰還抵抗を切り換えて発振周波数を可変にする水晶発振器が知られている。
この水晶発振器は、例えば図６に示すように構成され、インバータ１の入出力間に帰還回路５が接続されている。この帰還回路５は、図６に示すように、各ＮＭＯＳトランジスタＱ１〜Ｑ３と、対応する各帰還抵抗Ｒ２〜Ｒ４とをそれぞれ直列に接続し、その直列接続した各回路を並列に接続させ、この並列回路がインバータ１の入出力間に接続されている。
【０００６】
図６に示す水晶発振器では、水晶振動子３が発振状態にある場合に、ノードＮ１とノードＮ２との電圧は位相が１８０度異なる逆相で動作し、ノードＮ１とノードＮ２ではその電圧が大きく変動する。
ＭＯＳトランジスタＱ１〜Ｑ３を制御する各ゲート電圧は、所定のＭＯＳトランジスタＱ１〜Ｑ３が選択されている間は一定であるので、その選択されているＭＯＳトランジスタＱ１〜Ｑ３のソース電圧（ノードＮ１の電圧）が上記のように大きく変動すると、そのＭＯＳトランジスタＱ１〜Ｑ３のオン抵抗（導通抵抗）も大きく変動してしまう。
【０００７】
このような不都合を回避するためには、各ＭＯＳトランジスタＱ１〜Ｑ３を、図７に示すようにＮＭＯＳトランジスタとＰＭＯＳトランジスタとを並列にしたトランスファゲート６に代える必要がある。
しかし、このように、各ＭＯＳトランジスタＱ１〜Ｑ３をトランスファゲート６に代えると、レイアウトの面積が増大する上に、寄生容量も増大するという不都合が発生する。
【０００８】
そこで、本発明の目的は、上記の点に鑑み、帰還抵抗の選択にかかるＭＯＳトランジスタのオン抵抗の変動を発振時に低減できるようにし、発振動作の安定を確保しつつ、寄生容量の減少およびレイアウト面積の減少が図れるようにした水晶発振器を提供することにある。
また、本発明の他の目的は、上記の点に鑑み、インバータの帰還量および相互コンダクタンスを使用する水晶振動子に合わせて調整できるようにし、１つの回路により各種の水晶振動子に合わせて汎用的に使用できる水晶発振器を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決し、本発明の目的を達成するために、請求項１〜請求項７に記載の各発明は以下のように構成した。
すなわち、請求項１に記載の発明は、インバータと、このインバータの入出力間に接続する第１の帰還回路と、前記インバータの入出力間に接続し、水晶振動子を含む第２の帰還回路とを備えた水晶発振器であって、前記第１の帰還回路は、前記インバータの入出力間に、少なくとも１つの帰還量調整回路、を有し、前記帰還量調整回路は、前記インバータの入力側に接続される第１の抵抗と、前記インバータの出力側に接続される第２の抵抗と、前記第１の抵抗と前記第２の抵抗との間に設けてオンオフ制御される第１のＭＯＳトランジスタと、を有することを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の水晶発振器において、前記第１のＭＯＳトランジスタは、オンオフ制御により帰還量を調整することを特徴とする。
【００１０】
このような構成からなる請求項１、２に記載の発明では、発振条件を調整するために第１の帰還回路は、少なくとも１つの帰還量調整回路を有し、帰還量調整回路は、インバータの入力側に接続される第１の抵抗と、インバータの出力側に接続される第２の抵抗と、第１の抵抗と第２の抵抗との間に設けてオンオフ制御されるＭＯＳトランジスタと、を有するようにしたので、発振時にＭＯＳトランジスタのオン抵抗の変動を小さくでき、発振動作が安定する。
【００１１】
このため、この請求項１、２に記載の発明では、発振動作の安定を確保しつつ、第１の帰還回路にかかる寄生容量の減少およびレイアウト面積の減少が図れる。
請求項３に記載の発明は、請求項１または請求項２に記載の水晶発振器において、前記インバータの相互コンダクタンスを調整する相互コンダクタンス調整手段を、さらに備えたことを特徴とするものである。
【００１２】
請求項４に記載の発明は、請求項３に記載の水晶発振器において、前記相互コンダクタンス調整手段は、第２のＭＯＳトランジスタを含む定電流源からなり、前記第２のＭＯＳトランジスタのゲート電圧の調整により前記定電流源の電流を調整できるようになっていることを特徴とするものである。
請求項５に記載の発明は、請求項１から請求項４のうちのいずれか１の請求項に記載の水晶発振器において、前記第１のＭＯＳトランジスタをオンオフ制御する制御手段を備えていることを特徴とするものである。
請求項６に記載の発明は、請求項１又は請求項４に記載の水晶発振器において、前記第２のＭＯＳトランジスタの印加電圧を制御する制御手段を備えていることを特徴とするものである。
【００１３】
請求項７に記載の発明は、請求項５又は請求項６に記載の水晶発振器において、前記制御手段は不揮発性メモリを含み、前記不揮発性メモリに予め記憶されているデータに基づいて制御を行うようになっていることを特徴とするものである。
このような構成からなる請求項３〜請求項７に記載の各発明では、発振条件を調整するために、第１の帰還回路が帰還量調整回路を有し、かつ相互コンダクタンス調整手段を備えるので、これらにより発振に最適な帰還量と相互コンダクタンスの双方を、使用する水晶振動子に合わせて調整できる。
【００１４】
このため、請求項３〜請求項７に記載の各発明では、１つの回路により各種の水晶振動子に合わせて汎用的に使用できる水晶発振器を得ることができる。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
本発明の水晶発振器の第１実施形態について、図１の回路図を参照して説明する。
この第１実施形態の水晶発振器は、図１に示すように、インバータとして機能するＮチャネルのＭＯＳトランジスタＱ１０と、定電流源１１と、ＭＯＳトランジスタＱ１０の入出力間に接続される第１の帰還回路１２と、ＭＯＳトランジスタＱ１０の入出力間に接続されて図５の帰還回路２の相当する第２の帰還回路１３とを、少なくとも備えている。
【００１６】
ＭＯＳトランジスタＱ１０は、そのドレインが定電流源１１を介して電源ＶＤＤに接続され、そのソースがアースされている。
第１の帰還回路１２は、ＭＯＳトランジスタＱ１０のゲートとドレインとの間に帰還抵抗Ｒ１０を接続するとともに、その帰還抵抗Ｒ１０に対して並列に帰還量調整回路１２１を接続している。帰還量調整回路１２１は、２つの帰還抵抗Ｒ１１、Ｒ１２を直列に接続するとともに、帰還抵抗Ｒ１１と帰還抵抗Ｒ１２との間にＭＯＳトランジスタＱ１１を介在している。そして、ＭＯＳトランジスタＱ１１をオン・オフ制御することにより、帰還量調整回路１２１を帰還抵抗Ｒ１０に対して並列に接続自在になっている。
【００１７】
ここで、帰還抵抗Ｒ１０の抵抗値は、例えば水晶振動子３の基本波発振を満足することを条件として決定される。また、帰還抵抗Ｒ１１、Ｒ１２の各抵抗値は、ほぼ同一であり、かつ、ＭＯＳトランジスタＱ１１がオンのときに、例えば水晶振動子３の第３高調波発振を満足することを条件として決定される。
なお、その帰還量調整回路１２１は、帰還抵抗Ｒ１１と帰還抵抗Ｒ１２とからなる帰還抵抗を、帰還抵抗Ｒ１１と帰還抵抗Ｒ１２に分割し、帰還抵抗Ｒ１１と帰還抵抗Ｒ１２との間にＭＯＳトランジスタＱ１１を介在したものとみることもできる。
【００１８】
次に、このように構成される第１実施形態の水晶発振器の動作の一例について、図１〜図３を参照して説明する。
この第１実施形態の水晶発振器では、例えば、基本波を発振させる場合には、ＭＯＳトランジスタＱ１１はオフの状態とする。一方、例えば第３高調波を発振させる場合には、そのＭＯＳトランジスタＱ１１をオンの状態にする。
【００１９】
そこで、ＭＯＳトランジスタＱ１１がオンで、発振が定常時には、図１のノードＮ３〜Ｎ５の各電圧は、図２に示すような波形になる。図２からわかるように、ノードＮ３の電圧とノードＮ５の電圧とでは、位相が１８０度ずれて逆相の状態になる。そして、ノードＮ４の電圧は、図２に示すようにノードＮ３またはノードＮ５の各電圧の最大値よりも低く、かつ、その発振周波数の１周期中におけ電圧変動も比較的小さい。
【００２０】
ところで、ＮチャネルのＭＯＳトランジスタのオン抵抗は、図３に示すようにソース電圧の大きさにより変動し、そのソース電圧が高くなると大きくなる。また、ＰチャネルのＭＯＳトランジスタのオン抵抗は、図３の場合とは逆にそのソース電圧が高くなると小さくなる。このような特性のため、ＭＯＳトランジスタをノードＮ３またはノードＮ５の位置に配置した場合には、ＭＯＳトランジスタのソース電圧がノードＮ３、Ｎ５の電圧に応じて発振時に変動するので、発振周波数の１周期の間にそのオン抵抗の変動が大きく、発振が不安定になる。そこで、そのオン抵抗の変動を防止するために、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとを組み合わせたトランスファゲートを使用する必要が生ずる。
【００２１】
しかし、この第１実施形態では、ノードＮ４の電圧が、図２に示すようにノードＮ３またはノードＮ５の各電圧の最大値よりも低く、かつその時間的な変動も比較的小さい点に着目し、帰還抵抗Ｒ１１と帰還抵抗Ｒ１２との間にＭＯＳトランジスタＱ１１を設けるようにした。このため、ＭＯＳトランジスタＱ１１のソース電圧の変動を図２に示すように小さくでき、そのオン抵抗の時間的な変動を小さくできる。
【００２２】
この結果、この第１実施形態では、帰還量調整回路１２１のスイッチをＭＯＳトランジスタＱ１１のみで構成することが可能となり、そのスイッチをトランスファゲートで構成する場合に比べて寄生容量、およびレイアウト面積をそれぞれ減少できる。
次に、本発明の第２実施形態の水晶発振器について、図４を参照しながら説明する。
【００２３】
この第２実施形態の水晶発振器は、図１に示す第１の帰還回路１２の帰還量調整機能の拡大を図るとともに、ＭＯＳトランジスタＱ１０の相互コンダクタンスの調整機能を付加し、これらにより水晶振動子の発振に最適な帰還量と相互コンダクタンスの双方を調整できるようにしたものである。
このため、第２実施形態の水晶発振器では、図１の第１の帰還回路１２を図４に示すような帰還量調整回路１２１Ａに代えるとともに、ＭＯＳトランジスタＱ１０の相互コンダクタンスを調整するために定電流源１１にＭＯＳトランジスタＱ２１を含ませ、そのＭＯＳトランジスタＱ２１のゲートにバイアス電圧発生回路２１の電圧を印加するようにした。
【００２４】
さらに、この第２実施形態の水晶発振器では、図４に示すように、帰還量調整回路１２１Ａのスイッチング用のＭＯＳトランジスタＱ１１−１〜Ｑ１１−Ｎの各ゲートと、バイアス電圧発生回路２１の各発生電圧値とを、ＲＯＭのような不揮発性メモリ２２からの出力データにより制御できるようにした。
第１の帰還回路１２Ａの帰還量調整回路１２１Ａは、図１の第１の帰還回路１２の帰還量調整回路１２１を、図４に示すようにＮ組に拡大したものである。
【００２５】
従って、帰還量調整回路１２１Ａは、図４に示すように、帰還抵抗Ｒ１１−１、Ｒ１２−１の組を直列接続するというように、帰還抵抗Ｒ１１−Ｎ、Ｒ１２−Ｎの組まで直列接続する。さらに、これらの帰還抵抗Ｒ１１−１〜１１−Ｎと、これに対応する帰還抵抗Ｒ１２−１〜Ｒ１２−Ｎとの間に、ＭＯＳトランジスタＱ１１−１〜Ｑ１１−Ｎをそれぞれ介在するようにした。
【００２６】
なお、以上述べた以外の部分の構成は、図１の第１実施形態の構成と同様であるので、同一の構成要素には同一符号を付してその説明は省略する。
次に、このような構成からなる第２実施形態の水晶発振器の動作の一例について、図４を参照して説明する。
この第２実施形態では、不揮発性メモリ２２に、帰還量調整回路１２１Ａのスイッチング用のＭＯＳトランジスタＱ１１−１〜Ｑ１１−ｎの各ゲートを制御するデータと、バイアス電圧発生回路２１の発生電圧値と制御するデータとが、使用する水晶発振子３に対応づけてあらかじめ書き込まれている。そして、不揮発性メモリ２２は、外部からの制御データにより、使用する水晶振動子３に応じてその格納されている所定のデータが読み出されるようになっている。
【００２７】
例えば、水晶振動子３を基本波発振させる場合には、ＭＯＳトランジスタＱ１１−１〜Ｑ１１−Ｎをすべてオフの状態で使用すると共に、ＭＯＳトランジスタＱ２１のゲート電圧を任意の値にする。
一方、同じ水晶振動子３を３次オーバートーン発振（３次高調波発振）させる場合には、ＭＯＳトランジスタＱ１１−１〜Ｑ１１−Ｎのうちの１つをオン状態で使用すると共に、ＭＯＳトランジスタＱ２１のゲート電圧を所定値にする。
【００２８】
さらに、水晶振動子３が上記とは異なる発振周波数のものを使用する場合のように、各種の水晶振動子を使用する場合には、それに応じてＭＯＳトランジスタＱ１１−１〜Ｑ１１−Ｎのオンオフ制御や、ＭＯＳトランジスタＱ２１のゲート電圧の制御が行われる。
以上説明したように、この第２実施形態の水晶発振器によれば、発振条件を調整するために、第１の帰還回路１２Ａに帰還量調整機能を持たせるとともに、インバータであるＭＯＳトランジスタＱ１０のの相互コンダクタンスを調整できるようにした。このため、発振に最適な帰還量と相互コンダクタンスの双方を、使用する水晶振動子に合わせて調整できるので、１つの回路により各種の水晶振動子に合わせて汎用的に使用できる水晶発振器を得ることができる。
【００２９】
なお、第２実施形態では、帰還抵抗Ｒ１０に帰還量調整回路１２１Ａを並列に接続した場合について説明した。しかし、本発明では、帰還抵抗Ｒ１０を省略することが可能であり、この場合には帰還抵抗Ｒ１０の機能を帰還抵抗Ｒ１１−１、Ｒ１２−１に持たせるようにすれば良い。
【００３０】
【発明の効果】
以上述べたように、請求項１又は２にかかる発明によれば、帰還抵抗の選択にかかるＭＯＳトランジスタのオン抵抗の変動を発振時に低減できるようにしたので、発振動作の安定を確保しつつ、寄生容量の減少およびレイアウト面積の減少が図れる水晶発振器が提供できる。
【００３１】
また、請求項３〜請求項７にかかる各発明によれば、インバータの帰還量および相互コンダクタンスを、使用する水晶振動子に合わせて調整できるようにしたので、１つの回路により各種の水晶振動子に合わせて汎用的に使用できる水晶発振器を提供できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の構成例を示す回路図である。
【図２】その第１実施形態の主要部の電圧波形を示す図である。
【図３】ＮＭＯＳトランジスタのゲート電圧とオン抵抗の関係を示す図である。
【図４】本発明の第２実施形態の構成例を示す回路図である。
【図５】従来回路の構成を示す回路図である。
【図６】従来回路の他の構成を示す回路図である。
【図７】トランスファゲートの一例を示す回路図である。
【符号の説明】
Ｃ１、Ｃ２コンデンサ
Ｒ１０、Ｒ１２、Ｒ１３帰還抵抗
Ｒ１１−１〜Ｒ１１−Ｎ帰還抵抗
Ｒ１２−１〜Ｒ１２−Ｎ帰還抵抗
Ｑ１０ＭＯＳトランジスタ（インバータ）
Ｑ１１、Ｑ１１−１〜Ｑ１１−ＮＭＯＳトランジスタ
Ｑ２１ＭＯＳトランジスタ
３水晶振動子
１１定電流源
１２、１２Ａ第１の帰還回路
１３第２の帰還回路
２１バイアス電圧発生回路
２２不揮発性メモリ
１２１帰還量調整回路
１２１Ａ帰還量調整回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a crystal oscillator that uses a crystal resonator in a resonance circuit and can obtain a stable vibration having a specific frequency.
[0002]
[Prior art]
Conventionally, as this type of crystal oscillator, for example, the one shown in FIG. 5 is known.
As shown in FIG. 5, the crystal oscillator includes an inverter 1, a feedback resistor R1 connected between the input and output of the inverter 1, and a feedback circuit 2 that feeds back an output signal of the inverter 1 to the input side. ing.
[0003]
The feedback circuit 2 includes a crystal resonator 3 connected between the input and output of the inverter 1, a capacitor C1 connected between one end of the crystal resonator 3 and the ground, and the other end of the crystal resonator 3 and the ground. And a capacitor C2 connected between the two.
In such a crystal oscillator, the optimum value of the mutual resistance gm of the feedback resistor R1 and the inverter 1 depends on the oscillation frequency, oscillation mode (fundamental oscillation or third harmonic oscillation) of the crystal resonator 3, or capacitors C1 and C2. It depends on you. For this reason, conventionally, an integrated circuit (chip) having an optimum feedback resistance R1 and mutual conductance gm is selected for a crystal resonator to be used to produce a crystal oscillator.
[0004]
In other words, conventionally, it has been necessary to create an integrated circuit corresponding to each crystal resonator having different oscillation modes such as fundamental wave oscillation or third harmonic oscillation. For this reason, conventionally, for example, in the case of a crystal resonator having different oscillation modes, one integrated circuit cannot be used in general according to the crystal resonator, and a solution has been desired.
[0005]
[Problems to be solved by the invention]
On the other hand, a crystal oscillator is known in which the feedback resistor value can be switched by a MOS transistor and the optimum resistance value of the feedback resistor is selected for the crystal resonator, or the feedback resistor is switched to vary the oscillation frequency. Yes.
This crystal oscillator is configured as shown in FIG. 6, for example, and a feedback circuit 5 is connected between the input and output of the inverter 1. As shown in FIG. 6, the feedback circuit 5 connects the NMOS transistors Q1 to Q3 and the corresponding feedback resistors R2 to R4 in series, and connects the serially connected circuits in parallel. A parallel circuit is connected between the input and output of the inverter 1.
[0006]
In the crystal oscillator shown in FIG. 6, when the crystal resonator 3 is in an oscillation state, the voltages at the node N1 and the node N2 operate in opposite phases that are 180 degrees out of phase, and the voltages at the nodes N1 and N2 are large. fluctuate.
Each gate voltage for controlling the MOS transistors Q1 to Q3 is constant while the predetermined MOS transistors Q1 to Q3 are selected. Therefore, the source voltage of the selected MOS transistors Q1 to Q3 (the voltage at the node N1). ) Greatly varies as described above, the on-resistances (conducting resistances) of the MOS transistors Q1 to Q3 also vary greatly.
[0007]
In order to avoid such inconvenience, it is necessary to replace the MOS transistors Q1 to Q3 with a transfer gate 6 in which an NMOS transistor and a PMOS transistor are arranged in parallel as shown in FIG.
However, if each of the MOS transistors Q1 to Q3 is replaced with the transfer gate 6 as described above, the layout area is increased and the parasitic capacitance is also increased.
[0008]
Therefore, in view of the above points, an object of the present invention is to reduce fluctuations in on-resistance of a MOS transistor related to selection of a feedback resistor during oscillation, and to reduce parasitic capacitance and layout while ensuring stable oscillation operation. It is an object of the present invention to provide a crystal oscillator capable of reducing the area.
Another object of the present invention is to make it possible to adjust the feedback amount and the mutual conductance of the inverter according to the crystal resonator using the single-circuit, and to general-purpose according to various crystal resonators. An object of the present invention is to provide a crystal oscillator that can be used in a practical manner.
[0009]
[Means for Solving the Problems]
In order to solve the above-described problems and achieve the object of the present invention, the inventions described in claims 1 to 7 are configured as follows.
That is, the invention described in claim 1 is an inverter, a first feedback circuit connected between the input and output of the inverter, and a second feedback circuit connected between the input and output of the inverter and including a crystal resonator. The first feedback circuit has at least one feedback amount adjustment circuit between the input and output of the inverter , and the feedback amount adjustment circuit is connected to the input side of the inverter. A first resistor connected to the inverter, a second resistor connected to the output side of the inverter, and a first MOS provided between the first resistor and the second resistor and controlled to be turned on / off And a transistor .
According to a second aspect of the present invention, in the crystal oscillator according to the first aspect, the first MOS transistor adjusts a feedback amount by on / off control.
[0010]
In the first and second aspects of the invention having such a configuration, the first feedback circuit has at least one feedback amount adjusting circuit for adjusting the oscillation condition , and the feedback amount adjusting circuit is an inverter of the inverter. A first resistor connected to the input side, a second resistor connected to the output side of the inverter, and a MOS transistor provided between the first resistor and the second resistor and controlled to be turned on / off. since the way have, it can reduce variation of the oN resistance of the MOS transistor during the oscillation, the oscillation operation becomes stable.
[0011]
Therefore, according to the first and second aspects of the present invention, the parasitic capacitance applied to the first feedback circuit and the layout area can be reduced while ensuring the stability of the oscillation operation.
The invention according to claim 3 is the crystal oscillator according to claim 1 or 2 , further comprising a transconductance adjusting means for adjusting the transconductance of the inverter.
[0012]
Invention according to claim 4, in the crystal oscillator of claim 3, wherein the transconductance adjusting means comprises a constant current source including a second MOS transistor, the adjustment of the gate voltage of said second MOS transistor Thus, the current of the constant current source can be adjusted.
According to a fifth aspect of the present invention, in the crystal oscillator according to any one of the first to fourth aspects of the present invention, the crystal oscillator includes a control unit that controls on / off of the first MOS transistor. It is a feature.
According to a sixth aspect of the present invention, in the crystal oscillator according to the first or fourth aspect of the present invention, a control means for controlling an applied voltage of the second MOS transistor is provided.
[0013]
According to a seventh aspect of the present invention, in the crystal oscillator according to the fifth or sixth aspect , the control means includes a non-volatile memory, and performs control based on data stored in advance in the non-volatile memory. It is characterized by the above.
In each invention described in claims 3 to 7 having such a structure, in order to adjust the oscillation conditions, the first feedback circuit has a feedback adjustment circuit, and Ru with a transconductance adjusting means Therefore, both the feedback amount and the mutual conductance optimum for oscillation can be adjusted according to the crystal resonator to be used.
[0014]
Therefore, in each invention described in claims 3 to 7, it is possible to obtain a universally crystal oscillator can be used to suit a variety of crystal oscillator by a single circuit.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
A first embodiment of the crystal oscillator of the present invention will be described with reference to the circuit diagram of FIG.
As shown in FIG. 1, the crystal oscillator according to the first embodiment includes an N-channel MOS transistor Q10 functioning as an inverter, a constant current source 11, and a first feedback connected between the input and output of the MOS transistor Q10. At least a circuit 12 and a second feedback circuit 13 connected between the input and output of the MOS transistor Q10 and corresponding to the feedback circuit 2 of FIG. 5 are provided.
[0016]
The drain of the MOS transistor Q10 is connected to the power supply VDD via the constant current source 11, and the source thereof is grounded.
In the first feedback circuit 12, a feedback resistor R10 is connected between the gate and drain of the MOS transistor Q10, and a feedback amount adjusting circuit 121 is connected in parallel to the feedback resistor R10. The feedback adjustment circuit 121 has two feedback resistors R11 and R12 connected in series, and a MOS transistor Q11 is interposed between the feedback resistor R11 and the feedback resistor R12. The feedback amount adjusting circuit 121 can be connected in parallel to the feedback resistor R10 by controlling the MOS transistor Q11 on / off.
[0017]
Here, the resistance value of the feedback resistor R10 is determined on condition that the fundamental wave oscillation of the crystal resonator 3 is satisfied, for example. The resistance values of the feedback resistors R11 and R12 are substantially the same, and are determined on the condition that, for example, the third harmonic oscillation of the crystal unit 3 is satisfied when the MOS transistor Q11 is on. .
The feedback amount adjusting circuit 121 divides the feedback resistor composed of the feedback resistor R11 and the feedback resistor R12 into the feedback resistor R11 and the feedback resistor R12, and the MOS transistor Q11 is interposed between the feedback resistor R11 and the feedback resistor R12. It can also be seen as intervening.
[0018]
Next, an example of operation | movement of the crystal oscillator of 1st Embodiment comprised in this way is demonstrated with reference to FIGS.
In the crystal oscillator according to the first embodiment, for example, when a fundamental wave is oscillated, the MOS transistor Q11 is turned off. On the other hand, for example, when the third harmonic is oscillated, the MOS transistor Q11 is turned on.
[0019]
Thus, when the MOS transistor Q11 is on and oscillation is steady, the voltages at the nodes N3 to N5 in FIG. 1 have waveforms as shown in FIG. As can be seen from FIG. 2, the voltage at the node N3 and the voltage at the node N5 are out of phase by 180 degrees and are in opposite phases. The voltage at the node N4 is lower than the maximum value of each voltage at the node N3 or the node N5 as shown in FIG. 2, and the voltage fluctuation is relatively small during one cycle of the oscillation frequency.
[0020]
Incidentally, the on-resistance of the N-channel MOS transistor varies depending on the magnitude of the source voltage as shown in FIG. 3, and increases as the source voltage increases. In contrast to the case of FIG. 3, the on-resistance of the P-channel MOS transistor decreases as the source voltage increases. Due to such characteristics, when the MOS transistor is arranged at the position of the node N3 or the node N5, the source voltage of the MOS transistor varies during oscillation according to the voltages of the nodes N3 and N5. During this period, the fluctuation of the on-resistance is large and oscillation becomes unstable. Therefore, it is necessary to use a transfer gate in which an NMOS transistor and a PMOS transistor are combined in order to prevent fluctuations in the on-resistance.
[0021]
However, in the first embodiment, attention is paid to the fact that the voltage of the node N4 is lower than the maximum value of each voltage of the node N3 or the node N5 as shown in FIG. The MOS transistor Q11 is provided between the feedback resistor R11 and the feedback resistor R12. For this reason, the fluctuation of the source voltage of the MOS transistor Q11 can be reduced as shown in FIG. 2, and the temporal fluctuation of the on-resistance can be reduced.
[0022]
As a result, in the first embodiment, the switch of the feedback adjustment circuit 121 can be configured only by the MOS transistor Q11, and the parasitic capacitance and the layout area are respectively reduced as compared with the case where the switch is configured by the transfer gate. Can be reduced.
Next, a crystal oscillator according to a second embodiment of the present invention will be described with reference to FIG.
[0023]
The crystal oscillator according to the second embodiment is intended to expand the feedback amount adjustment function of the first feedback circuit 12 shown in FIG. 1 and to add the mutual conductance adjustment function of the MOS transistor Q10. Both the feedback amount optimum for oscillation and the mutual conductance can be adjusted.
For this reason, in the crystal oscillator of the second embodiment, the first feedback circuit 12 of FIG. 1 is replaced with a feedback amount adjustment circuit 121A as shown in FIG. 4, and a constant current is used to adjust the mutual conductance of the MOS transistor Q10. The source 11 includes a MOS transistor Q21, and the voltage of the bias voltage generating circuit 21 is applied to the gate of the MOS transistor Q21.
[0024]
Furthermore, in the crystal oscillator according to the second embodiment, as shown in FIG. 4, the gates of the switching MOS transistors Q11-1 to Q11-N of the feedback amount adjustment circuit 121A and the generations of the bias voltage generation circuit 21 are provided. The voltage value can be controlled by output data from a nonvolatile memory 22 such as a ROM.
The feedback amount adjustment circuit 121A of the first feedback circuit 12A is obtained by expanding the feedback amount adjustment circuit 121 of the first feedback circuit 12 of FIG. 1 to N sets as shown in FIG.
[0025]
Therefore, as shown in FIG. 4, the feedback amount adjusting circuit 121A connects in series the feedback resistors R11-N and R12-N so that the feedback resistors R11-1 and R12-1 are connected in series. . Further, MOS transistors Q11-1 to Q11-N are respectively interposed between the feedback resistors R11-1 to 11-N and the corresponding feedback resistors R12-1 to R12-N.
[0026]
Since the configuration of the parts other than those described above is the same as the configuration of the first embodiment in FIG. 1, the same components are denoted by the same reference numerals, and the description thereof is omitted.
Next, an example of the operation of the crystal oscillator according to the second embodiment having such a configuration will be described with reference to FIG.
In the second embodiment, in the nonvolatile memory 22, data for controlling the gates of the switching MOS transistors Q11-1 to Q11-n of the feedback amount adjusting circuit 121A, the generated voltage value of the bias voltage generating circuit 21, and Data to be controlled is written in advance in association with the crystal oscillator 3 to be used. The non-volatile memory 22 is configured to read predetermined data stored in accordance with the crystal resonator 3 to be used by external control data.
[0027]
For example, when the crystal resonator 3 is oscillated fundamentally, the MOS transistors Q11-1 to Q11-N are all used in an off state, and the gate voltage of the MOS transistor Q21 is set to an arbitrary value.
On the other hand, when the same crystal unit 3 is subjected to third-order overtone oscillation (third-order harmonic oscillation), one of the MOS transistors Q11-1 to Q11-N is used in the on state, and the MOS transistor Q21 is used. Is set to a predetermined value.
[0028]
Further, when various crystal resonators are used as in the case where the crystal resonator 3 has an oscillation frequency different from the above, on / off control of the MOS transistors Q11-1 to Q11-N is performed accordingly. In addition, the gate voltage of the MOS transistor Q21 is controlled.
As described above, according to the crystal oscillator of the second embodiment, in order to adjust the oscillation condition, the first feedback circuit 12A is provided with a feedback amount adjustment function, and the inverter of the MOS transistor Q10 as an inverter is provided. The mutual conductance can be adjusted. For this reason, both the optimum feedback amount and mutual conductance for oscillation can be adjusted according to the crystal resonator to be used. Therefore, it is possible to obtain a crystal oscillator that can be used universally according to various crystal resonators with a single circuit. Can do.
[0029]
In the second embodiment, the case where the feedback amount adjustment circuit 121A is connected in parallel to the feedback resistor R10 has been described. However, in the present invention, the feedback resistor R10 can be omitted. In this case, the feedback resistors R11-1 and R12-1 may have the function of the feedback resistor R10.
[0030]
【The invention's effect】
As described above, according to the first or second aspect of the present invention, the fluctuation of the on-resistance of the MOS transistor related to the selection of the feedback resistor can be reduced at the time of oscillation. A crystal oscillator that can reduce parasitic capacitance and layout area can be provided.
[0031]
Further, according to each of the inventions according to claims 3 to 7 , since the feedback amount and the mutual conductance of the inverter can be adjusted according to the crystal resonator to be used, various crystal resonators can be obtained by one circuit. A crystal oscillator that can be used for general purposes can be provided.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration example of a first embodiment of the present invention.
FIG. 2 is a diagram showing voltage waveforms of main parts of the first embodiment.
FIG. 3 is a diagram illustrating a relationship between a gate voltage and an on-resistance of an NMOS transistor.
FIG. 4 is a circuit diagram showing a configuration example of a second embodiment of the present invention.
FIG. 5 is a circuit diagram showing a configuration of a conventional circuit.
FIG. 6 is a circuit diagram showing another configuration of a conventional circuit.
FIG. 7 is a circuit diagram showing an example of a transfer gate.
[Explanation of symbols]
C1, C2 Capacitors R10, R12, R13 Feedback resistors R11-1 to R11-N Feedback resistors R12-1 to R12-N Feedback resistors Q10 MOS transistor (inverter)
Q11, Q11-1 to Q11-N MOS transistor Q21 MOS transistor 3 Crystal resonator 11 Constant current source 12, 12A First feedback circuit 13 Second feedback circuit 21 Bias voltage generation circuit 22 Non-volatile memory 121 Feedback amount adjustment circuit 121A Feedback amount adjustment circuit

Claims

A crystal oscillator comprising an inverter, a first feedback circuit connected between the input and output of the inverter, and a second feedback circuit connected between the input and output of the inverter and including a crystal resonator,
The first feedback circuit has at least one feedback amount adjustment circuit between the input and output of the inverter ,
The feedback amount adjustment circuit includes:
A first resistor connected to the input side of the inverter;
A second resistor connected to the output side of the inverter;
A first MOS transistor provided between the first resistor and the second resistor and controlled to be turned on / off;
Crystal oscillator characterized in that it comprises a.

The crystal oscillator according to claim 1, wherein the first MOS transistor adjusts a feedback amount by on / off control.

The crystal oscillator according to claim 1, further comprising a mutual conductance adjusting unit configured to adjust a mutual conductance of the inverter.

The mutual conductance adjusting means includes a constant current source including a second MOS transistor, and the current of the constant current source can be adjusted by adjusting a gate voltage of the second MOS transistor. The crystal oscillator according to claim 3.

5. The crystal oscillator according to claim 1, further comprising control means for controlling on / off of the first MOS transistor.

6. The crystal oscillator according to claim 4, further comprising control means for controlling a voltage applied to the second MOS transistor.

The crystal oscillator according to claim 5 or 6, wherein the control means includes a nonvolatile memory, and performs control based on data stored in advance in the nonvolatile memory.