JP4395967B2

JP4395967B2 - Video signal encoding preprocessing method and apparatus

Info

Publication number: JP4395967B2
Application number: JP2000061843A
Authority: JP
Inventors: 基視菅野
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 2000-03-02
Filing date: 2000-03-02
Publication date: 2010-01-13
Anticipated expiration: 2020-03-02
Also published as: JP2001251619A

Description

【０００１】
【発明の属する技術分野】
本発明は、映像信号の符号化に関し、とくに、符号化される範囲に無効な信号期間を含む映像信号符号化の前処理方法および装置に関するものである。
【０００２】
【従来の技術】
映像信号を伝送したり、記録したりする場合、伝送帯域や記録領域を効率よく利用するために、一般に映像信号の持つ冗長性を除去することにより、データの圧縮処理が行われる。冗長性の削減は一般に、時間的な冗長性を削減するフレームもしくはフィールド間符号化と、空間的な冗長性を削減する直交変換符号化を併用するハイブリッド方式が採用されている。空間的な冗長性は隣接するライン間の相関すなわち差分を判別することで判断可能である。通常、テレビジョン(TV)信号のある画素値の情報はその近傍の情報との相関が大きいという性質があり、連続するライン間の垂直方向の画素値の差分は小さく、ライン間距離が大きくなるほど一般には大きくなる。したがって、連続するライン間の差分をとる差分符号化により、伝送するデータ量は大幅に削減可能である。本発明はこの隣接するライン間の差分を伝送する符号化に関する。
【０００３】
一般にMPEG2 (Moving Picture Experts Group 2)等の符号化処理において、 DCT（離散コサイン変換）処理を行う場合、画面の垂直方向の符号化範囲に含まれるライン数は、垂直方向にはブロックサイズがライン数ｍ（自然数）に相当するＮ（自然数）個のブロックが含まれる関係から、2^m×N である。周知のように、PAL (Phase Alternation by Line) 信号の場合では１フィールドあたり288 ラインとなっている。625/50 PAL標準方式の映像信号は、インタレースされた２フィールドの画面で１フレームが構成される。１フレームは625 ラインの水平走査線から構成され、１フィールド当たり312.5 ラインである。１フィールドの中には垂直帰線期間が含まれ、画像として有効な映像信号が重畳される部分は１フィールド当たり287.5 ラインである。したがって、符号化範囲内の画面上端および下端では、ライン期間の半分にのみ有効映像信号が存在する。
【０００４】
【発明が解決しようとする課題】
より詳細には、PAL 信号の場合、第１フィールド（奇数フィールド）の垂直帰線期間後の映像信号重畳ラインの始めのライン#23 は、水平期間の信号部分の途中から有効映像信号が重畳され、この水平期間の信号部分の1/2 ライン分に相当する期間は垂直ブランキング期間であるために、有効な映像信号データはない。また、第２フィールド（偶数フィールド）の最後の映像重畳部分であるライン#623は、その水平期間の終わりの1/2 期間の部分について、やはり垂直ブランキング期間に相当するために、有効映像信号データはない。したがって、時間的に連続する隣接ラインの差分を符号化する符号化方式においては、この第１フィールドの第23ラインの1/2 水平信号部分については無効部分であり、近傍のラインの映像信号データとの相関がないため、符号化処理において大きな差分データが発生することがあり、これによって符号化効率が低下するという問題があった。また、第２フィールドの映像部分の終わりの623 番目のラインについても、映像の末端に相当するため、水平期間の後半の1/2 部分は有効データがなく無効部分であり、第１フィールドと同様、大きな差分が発生することがあり、符号化効率の低下を招くという問題があった。
【０００５】
本発明はこのような従来技術の欠点を解消し、画面端の映像信号の符号化効率を改善できる映像信号符号化の前処理方法および装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明は上述の課題を解決するために、映像信号の隣接ライン間の差分をとって圧縮符号化する際、それに先立って、映像信号の表す画面の上端および下端に相当するラインに映像として無効なデータが存在すると、当該ラインのデータを時間的に連続する隣接ラインの映像信号データで代替えする。これにより、ライン間差分を低減させ、後段の差分符号化における符号化効率を向上させるものである。
【０００７】
本発明によれば、符号化する符号化範囲内に無効な信号部分を有するラインが含まれている入力映像信号データのライン間の差分をとって圧縮符号化する映像信号符号化の前処理方法は、無効な信号部分を有するラインのうち入力映像信号データの表す画面の上端のラインでは、上端のラインの直後のラインの映像信号データを選択して代替えする工程と、無効な信号部分を有するラインのうち前記画面の下端のラインでは、下端のラインの直前のラインの映像信号データを選択して代替えする工程とを含む。
【０００８】
本発明によればまた、符号化する符号化範囲内に無効な信号部分を有するラインが含まれている入力映像信号データのライン間の差分を圧縮符号化する映像信号符号化の前処理装置は、入力映像信号データを１水平走査線分遅延させて第１の信号データとして出力する第１の遅延手段と、入力映像信号データ、および第１の信号データのいずれかを選択して第２の信号データとして出力する第１の選択手段と、第２の信号データを１水平走査線分遅延させて第３の信号データとして出力する第２の遅延手段と、第２の信号データ、および第３の信号データのいずれかを選択して第４の信号データとして出力する第２の選択手段と、
第１および第２の選択手段を制御する制御手段とを含み、
該制御手段は、無効な信号部分を有するラインのうち入力映像信号データの表す画面の上端のラインでは、第１の選択手段を制御して、上端のラインの直後のラインの第１の信号データを選択させてこれを代替えし、無効な信号部分を有するラインのうち前記画面の下端のラインでは、第２の選択手段を制御して、下端のラインの直前のラインの第４の信号データを選択させてこれを代替えする。
【０００９】
本発明によればまた、映像信号符号化の前処理装置に、第４の信号データについて、ライン間の差分をとって圧縮符号化する符号化手段を接続してもよい。
【００１０】
【発明の実施の形態】
次に添付図面を参照して本発明による映像信号符号化の前処理装置の実施例を詳細に説明する。図１を参照すると、本発明を625/50 PAL標準方式に適用した映像信号符号化装置の実施例は、全体として、入力10に到来する625/50 PAL標準方式の映像信号を前処理する前処理回路12と、この前処理された映像信号DATA5 を圧縮符号化する符号化回路14とを含み、画面端の映像信号が効率的に符号化された映像信号を装置出力16に出力するものである。以下の説明において、信号は、その現れる接続線の参照符号でも指示することがある。
【００１１】
入力10に到来するTV信号は、本実施例では625/50 PAL標準方式の映像信号である。そのフレーム構成は、625 ラインの水平走査線で１フレームが構成され、１フレームはインタレースされた２フィールドから構成され、したがって１フィールド当たり312.5 ラインである。その第１フィールド（奇数フィールド）の始めの部分のフレーム構成は図６(a) に示され、第２フィールド（偶数フィールド）の始めの部分のフレーム構成は同図(b) に示されている。１フィールドを構成する312.5 ラインには垂直帰線期間が含まれ、有効な映像信号が重畳される部分は１フィールド当たり287.5 ラインであり、符号化範囲内の画面上端と下端ではライン期間の半分にのみ有効映像信号がある。
【００１２】
図６に示すように、PAL 信号の場合、第１フィールドの垂直帰線期間後の映像信号重畳ラインの始めのライン#23 は水平期間の信号部分の途中から有効映像信号が重畳され、水平期間の映像信号部分の1/2 ライン分に相当する期間は垂直ブランキング期間であるために、有効な映像信号データはない。また、第２フィールドの最後の映像重畳部分であるライン#623は、水平期間の終わりの1/2 映像部分について、やはり垂直ブランキング期間に相当するために、有効映像信号データがない。
【００１３】
本発明によれば、625/50 PAL標準方式映像信号10を、ライン相関を利用してデータ圧縮する映像信号符号化装置において、第１フィールドの第23番目のラインデータを時間的に連続する第24番めのラインデータで代替えする。より詳細には、図６(a) において、第23番目のラインでは有効映像信号データはラインの後半の1/2 部分にあり、前処理回路12は、このライン#23 をライン全体に有効映像データが重畳されている第24番目のラインのデータで置換する。したがって、符号化回路14は、第１フィールドの23番目の水平ラインと第24番目のラインとの差分計算は、実際には第１フィールドの24番目のライン同士の差分を計算することとなる。したがって、この差分はゼロである。第１フィールドの画面下端については、同図(b) に示すように、有効映像信号データの存在する最後の第310 ラインは隣接する第311 ラインとの差分を伝送することになる。しかし、符号化回路14における符号化範囲は１フィールド当たり288 ラインであり、このラインは符号化されず、符号化されるのはその前の第309 ラインまでである。すなわち、ライン#309とライン#310の差分が演算されるので、無効部分は存在しないため、大きな差分は発生しない。
【００１４】
同様に第２フィールドの画面上端では、有効映像データの存在するラインの始まりはライン#336であり、隣接ライン#337には無効データはないので、ライン間差分は大きくならない。第２フィールドの画面下端のライン#623については、第１フィールドの映像データのライン#23 と同様、水平部分の1/2 部分の有効映像データはなく、無効であり、ライン間差分をとることができない。したがって、この場合は、ライン#623のデータをライン#622のデータで置き換えればよい。第２フィールドにおいても、符号化される範囲は288 ラインの区間であり、上述のような代替えによりライン間に無効部分による大きな差分が発生することは、ない。
【００１５】
したがって、本発明による映像信号符号化の前処理によれば、符号化範囲での無効データによる急激な差分信号の発生を防止できるため、符号化回路14における符号化効率を改善する効果が大きい。また、無効データによる急激な符号化データの増大が緩和されて、後続の符号化回路14では、バッファメモリ（図示せず）の占有量の飽和を防ぎ、バッファメモリの蓄積量により制御される量子化ステップの拡大を防ぎ、量子化誤差を改善できるため、画質の改善効果もある。
【００１６】
図１に戻ると、実施例において、入力10には、映像信号源（図示せず）から入力映像信号データDATA1 が入力される。入力映像信号データDATA1 は、例えば図６に示した625/50 PAL方式映像信号であり、１ライン遅延回路18の入力、選択回路20の一方の入力および同期分離回路22に接続される。この実施例は、625/50 PAL標準方式の映像信号に適用したものであるが、符号化範囲内において無効な映像信号部分を有するラインを含む映像信号であれば、本発明が効果的に適用されることは明らかである。例えば、SECAM (SEquential Color And Memory) 方式の映像信号に関しても本発明が適用でき、本発明は、説明のための特定の実施例に限定されるものではない。
【００１７】
遅延回路18は、入力される映像信号データDATA1 を１水平走査期間だけ遅延させてその出力DATA2 を選択回路20の他方の入力へ出力する遅延回路である。遅延回路18には一般に、メモリが使用される。選択回路20は、同期分離回路22からの選択制御信号24に応動して２つの入力映像信号DATA1 およびDATA2 のいずれかを選択する選択回路である。選択回路20の出力DATA3 は、別な１ライン遅延回路26および選択回路28の一方の入力に接続されている。
【００１８】
この１ライン遅延回路26は、上述の遅延回路18と同様の構成でよく、入力される映像信号データDATA3 を１水平走査期間だけ遅延させてその出力DATA4 を選択回路28の他方の入力へ出力する遅延回路である。この出力DATA4 は選択回路28のもう一方の入力に接続されている。この選択回路28は、選択回路20と構成が同じでよく、２つの入力映像信号DATA3 およびDATA4 のいずれか一方を選択制御入力30により選択してその出力DATA5 に出力する。
【００１９】
これらの選択回路20および28の各選択制御入力24および30に入力される選択制御信号は、同期分離回路22によって発生される。同期分離回路22は、入力10に到来する映像信号データDATA1 から水平および垂直同期信号を抽出し、選択制御信号24および30を生成する制御信号発生回路である。一方の選択制御信号24は、本実施例では、映像信号データDATA1 におけるライン番号#23 の出力タイミングを表す選択制御信号であり、一方の選択回路20の切替え制御信号である。より詳細には、選択制御信号24は、映像信号データDATA1 におけるライン番号#23 の出力タイミングで有意状態をとり、選択回路20は、選択制御信号24の有意状態に応動して一方の入力映像信号DATA1 を選択してその出力DATA3 へ出力し、選択制御信号24が無意状態のときは、つまり映像信号データDATA1 におけるライン番号#23 の出力タイミング以外のときは、他方の入力映像信号DATA2 を選択するように構成されている。
【００２０】
同様に、他方の選択制御信号30は、本実施例では、ライン番号#623のタイミングを表す選択制御信号であり、他方の選択回路28の切替え制御入力に接続される。より詳細には、選択制御信号30は、本実施例では、映像信号データDATA1 におけるライン番号#623の出力タイミングで有意状態をとり、選択回路28は、選択制御信号30の有意状態に応動して一方の入力映像信号DATA4 を選択してその出力DATA5 へ出力し、選択制御信号30が無意状態のときは、つまり映像信号データDATA1 におけるライン番号#623の出力タイミング以外のときは、他方の入力映像信号DATA3 を選択するように構成されている。
【００２１】
選択回路20および28はそれぞれ、同期分離回路22に代わって、選択制御信号24および30として出力側同期信号が供給されてライン番号を識別し、回路内部でライン番号#23 および#623の出力タイミングを示す選択信号を生成する機能を含ませてもよい。
【００２２】
選択回路28の出力信号データDATA5 は、符号化回路14の入力に接続され、符号化回路14は、入力される映像信号データDATA5 に、本実施例ではMPEG2 (Moving Picture Experts Group 2)符号化処理に準じた DCT（離散コサイン変換）処理を行う冗長圧縮回路である。圧縮符号化された映像信号データは、装置出力16から出力される。
【００２３】
動作状態において、入力映像信号データDATA1 は１ライン遅延回路１に入力され、１水平走査線分遅延されてDATA2 出力を得る。入力映像信号データDATA1 および１ライン遅延回路１の出力DATA2 は、選択回路20において選択制御信号24によりライン単位で切り替えられる。図２を参照すると、625/50 PAL標準方式映像信号の第１フィールドの垂直ブランキング近傍の部分（画面上端）について、前処理回路12の各部に現れる映像信号波形が示されている。波形に添えられている数字はライン番号を示し、横軸は時間である。以降の図において、同様の構成要素は同じ参照符号で示す。
【００２４】
このタイムチャートから分かるように、選択回路20では、通常は、１ライン遅延回路18の出力であるDATA2 が選択されているが、第23ラインの出力タイミングでは、入力端子10からの入力映像信号データDATA1 が選択される。したがって、選択回路20の出力DATA3 のデータ系列の順序は、ラインデータ#24 、ラインデータ#24 、ラインデータ#25 ・・・・となる。選択制御信号24は、第23ラインの出力タイミングの時に有意状態をとると、選択回路20は、これに応動して、その時、入力端子10に到来した入力映像信号データDATA1 を選択し、その出力DATA3 へ出力する。選択回路20からのこのような出力DATA3 は、選択回路28の一方の入力と遅延回路26の両方へ入力される。遅延回路26は、選択回路20からの出力DATA3 を１ライン分遅延させて、これをその出力DATA4 から選択回路28の他方の入力へ供給する。
【００２５】
次に選択回路28は、選択回路20からの出力DATA3 と１ライン遅延回路26により１ライン分遅延させた出力DATA4 とを切り替えて、出力DATA5 を出力する。図３を参照すると、第２フィールドの垂直ブランキング期間（画面下端）近傍の波形が示されている。同図に示すように、選択回路28は通常は、選択回路20からの出力DATA3 を選択しているが、ライン番号#623のタイミングでは、有意状態の選択制御信号30が与えられ、これに応動して１ライン遅延したDATA4 を選択し、その出力DATA5 を出力する。したがって、選択回路28の出力データ系列の順序は、ライン#621、ライン#622、ライン#622となる。
【００２６】
そこで最終的に、選択回路28の出力データDATA5 のデータ順序は、第１フィールドでは#24 、#24 、#25 、#26 、・・・・#310となり、第２フィールドでは#336、#337、・・・・#621、#622、#622となる。このようなデータ系列のラインデータDATA5 は符号化回路14に入力され、符号化回路14は、これに DCT変換を行って冗長度を圧縮し、圧縮符号化された映像信号データとして装置出力16から出力する。これらのラインデータDATA5 はすべて、ライン全体に有効映像信号データが存在するため、符号化回路14は、隣接ラインとの差分による符号化の場合、MPEG2 による符号化区間の288 ラインに対して無効データ部分を使用することがない。そのため、急激な差分の増大をさけることができ、符号化効率の向上ができる。本実施例によれば、ライン差分をとるライン#23 と#24 、およびライン#622と#623は、それぞれ同一データを使用するため、差分はゼロであり、符号量の発生を大きく削減できる。
【００２７】
上述の実施例では、第23番ラインを第24番ラインで代替えし、第623 番ラインを第622 番ラインで代替えしている。実際、第23番ラインおよび第623 番ラインの1/2 には、本来有効なデータが存在する。したがって、有効部分のデータはそのまま生かすこととし、無効部分のみを隣接ラインデータで代替えするように構成してもよい。このような1/2 期間を代替えした映像信号データを差分符号化をすれば、急激な符号データ量の増大を招くことなく、かつより画質を改善した符号化が可能である。これは、第23番ラインおよび第623 番ラインの有効映像信号データが存在する1/2 期間にのみ選択制御信号24および30が有意状態をとるように、同期分離回路22を構成すればよい。
【００２８】
このような有意状態をとる選択制御信号24および30が与えられると、選択回路18から出力される映像信号データDATA3 は、図４に示すように、第１フィールドの画面上端部分付近において、ライン#23 のデータのうち同図に「23」と示されている部分、つまりライン#23 の１水平走査期間の後半で有効映像信号が含まれている部分は元のライン#23 のデータがそのまま使用されている。一方、同図に「24」と示されているデータ部分、つまりライン#23 の１水平走査期間の前半で有効映像信号が存在しない部分は、１ライン遅延回路18の出力データDATA2 の対応部分が使用される。そこで、同期分離回路22から選択回路20へ加えられる選択制御信号24は、第23ラインに関しては、ラインの途中の1/2 期間経過時点で入力DATA2 からDATA1 へ切り替えるような切替え制御信号である。第24ライン以降は、前述の実施例で説明したように、１ライン遅延回路18の出力データDATA2 が選択される。
【００２９】
一方、第２フィールドの画面下端の場合は、図５に示すように、選択回路28の出力データDATA5 において、ライン#623のデータのうち、同図において「623 」と示されている部分、つまりライン#623の１水平走査期間の前半で有効映像信号が含まれている部分は、元のライン#623のデータがそのまま使用されている。一方、同図において「622 」と示されているデータ部分、つまりライン#623の１水平走査期間の後半で有効映像信号が存在しない部分は、１ライン遅延回路26の出力データDATA4 の対応部分が使用される。そこで、同期分離回路22から選択回路28へ加えられる選択制御信号30は、第623 ラインに関しては、ラインの途中の1/2 期間経過時点で入力DATA3 からDATA4 へ切り替えるような切替え制御信号である。もちろん、第622 ライン以前では、前述の実施例で説明したように、選択回路20からの出力データDATA3 が選択される。これらの切替え信号24および30は、同期分離回路22において、有効な入力信号データの有無から切替え信号タイミングを検出して生成してもよく、または、垂直ブランキング期間を計数してそのタイミングから1/2 期間経過時点を検出して生成してもよい。
【００３０】
このように、別な実施例では、ラインの有効映像信号部分を有効に利用するように構成したため、さらに画質を改善することができる。
【００３１】
上述の実施例では、符号化回路14は、ライン差分をフィールド内信号でとって符号化圧縮を行なっている。しかし本発明は、これのみに限定されず、フィールド間差分符号化へも適用可能であることは明らかである。その場合は、例えば画面上端では、第１フィールドのライン#23 のデータが第２フィールドのライン#336と差分がとられ符号化される。そのとき、第23番ラインは第24番ラインのデータにより代替えされることは、前述の実施例と同様であり、画面下端の第310 番ラインは、第２フィールドの第622 番ラインのデータで代替えされた第623 番ラインとの差分がとられて符号化される。
【００３２】
【発明の効果】
このように本発明によれば、画面端の有効データのないラインデータを有効成分を有する隣接ラインのデータで代替えする前処理を行なった後、ライン差分をとって符号化を行うため、とくに隣接ライン間の差分を伝送する差分符号化装置において、ライン間の差分の急激な増大を回避でき、符号化効率を改善することができる。また、バッファメモリの蓄積符号量の増大に伴うオーバーフローを避けるための量子化ステップの急激な変化による画質劣化を防止できる。
【図面の簡単な説明】
【図１】本発明による映像信号符号化装置を625/50 PAL標準方式に適用した実施例を示す機能ブロック構成図である。
【図２】図１に示す実施例を説明するための第１フィールドの画面上端部分の信号波形を例示するタイムチャートである。
【図３】同実施例における第２フィールドの画面下端部分の信号波形を例示する、図２と同様のタイムチャートである。
【図４】本発明の他の実施例を説明するための第１フィールの画面上端部分の信号波形を例示する、図２と同様のタイムチャートである。
【図５】同他の実施例を説明するための第２フィールの画面下端部分の信号波形を例示する、図３と同様のタイムチャートである。
【図６】 625/50 PAL標準方式映像信号のフレーム構成を説明するための信号波形図である。
【符号の説明】
12 前処理回路
14 符号化回路
18、26 １ライン遅延回路
20、28 選択回路
22同期分離回路
24、30 選択制御信号
DATA1 入力映像信号データ
DATA2 、DATA4 １ライン遅延回路出力データ
DATA3 、DATA5 選択回路出力データ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to video signal encoding, and more particularly, to a preprocessing method and apparatus for video signal encoding including an invalid signal period in the range to be encoded.
[0002]
[Prior art]
When a video signal is transmitted or recorded, data compression processing is generally performed by removing redundancy of the video signal in order to efficiently use the transmission band and recording area. In general, the redundancy is reduced by adopting a hybrid method that uses both frame or inter-field coding for reducing temporal redundancy and orthogonal transform coding for reducing spatial redundancy. Spatial redundancy can be determined by determining the correlation, that is, the difference between adjacent lines. Normally, information on a pixel value in a television (TV) signal has a property that the correlation with information in the vicinity thereof is large, and the difference in the pixel value in the vertical direction between consecutive lines is small, and the distance between lines increases. Generally larger. Therefore, the amount of data to be transmitted can be greatly reduced by differential encoding that takes the difference between successive lines. The present invention relates to coding for transmitting a difference between adjacent lines.
[0003]
In general, when performing DCT (Discrete Cosine Transform) processing in MPEG2 (Moving Picture Experts Group 2) and other encoding processing, the number of lines included in the vertical encoding range of the screen is the block size in the vertical direction. Since N (natural number) blocks corresponding to several m (natural number) are included, 2 ^m × N. As is well known, in the case of a PAL (Phase Alternation by Line) signal, there are 288 lines per field. The video signal of the 625/50 PAL standard system is composed of one frame by two interlaced screens. One frame is composed of 625 horizontal scanning lines, and 312.5 lines per field. One field includes a vertical blanking period, and a portion where a video signal effective as an image is superimposed is 287.5 lines per field. Therefore, the effective video signal exists only in half of the line period at the upper and lower ends of the screen within the encoding range.
[0004]
[Problems to be solved by the invention]
More specifically, in the case of a PAL signal, the effective video signal is superimposed on the first line # 23 of the video signal superimposition line after the vertical blanking period of the first field (odd field) from the middle of the signal part of the horizontal period. Since the period corresponding to 1/2 line of the signal portion of the horizontal period is a vertical blanking period, there is no effective video signal data. In addition, line # 623, which is the last video superimposed portion of the second field (even field), corresponds to the vertical blanking period for the half of the end of the horizontal period. There is no data. Therefore, in the encoding method for encoding the difference between adjacent lines that are temporally continuous, the 1/2 horizontal signal part of the 23rd line of the first field is an invalid part, and the video signal data of the neighboring line Therefore, there is a problem that large difference data may be generated in the encoding process, thereby reducing the encoding efficiency. Also, since the 623rd line at the end of the video portion of the second field also corresponds to the end of the video, the second half of the second half of the horizontal period is an invalid portion with no valid data and is the same as the first field. There is a problem that a large difference may occur, leading to a decrease in encoding efficiency.
[0005]
It is an object of the present invention to provide a video signal encoding pre-processing method and apparatus that can eliminate the drawbacks of the prior art and improve the encoding efficiency of the video signal at the screen edge.
[0006]
[Means for Solving the Problems]
In order to solve the above-described problem, the present invention, when taking a difference between adjacent lines of a video signal and compressing and encoding, invalidates the video as lines corresponding to the upper and lower ends of the screen represented by the video signal. If there is such data, the data of the line is replaced with video signal data of adjacent lines that are temporally continuous. As a result, the line-to-line difference is reduced and the encoding efficiency in the subsequent differential encoding is improved.
[0007]
According to the present invention, a video signal encoding preprocessing method for compressing and encoding a difference between lines of input video signal data in which a line having an invalid signal portion is included in an encoding range to be encoded Has a process of selecting and replacing the video signal data of the line immediately after the upper end line in the line at the upper end of the screen represented by the input video signal data among the lines having the invalid signal part, and the invalid signal part The line at the lower end of the screen among the lines includes a step of selecting and replacing the video signal data of the line immediately before the line at the lower end.
[0008]
According to the present invention, there is also provided a video signal encoding pre-processing apparatus that compresses and encodes a difference between lines of input video signal data in which a line having an invalid signal portion is included in an encoding range to be encoded. The first delay means for delaying the input video signal data by one horizontal scanning line and outputting it as the first signal data, and selecting either the input video signal data or the first signal data and the second First selection means for outputting as signal data, second delay means for delaying second signal data by one horizontal scanning line and outputting it as third signal data, second signal data, and third Second selection means for selecting any one of the signal data and outputting as fourth signal data;
Control means for controlling the first and second selection means,
The control means controls the first selection means at the upper end line of the screen represented by the input video signal data among the lines having invalid signal portions, and the first signal data of the line immediately after the upper end line. In the line having the invalid signal portion, the second selection means is controlled in the line having the invalid signal portion, and the fourth signal data of the line immediately before the bottom line is obtained. Let this be selected to replace this.
[0009]
According to the present invention, the video signal encoding preprocessing device may be connected to encoding means for compressing and encoding the fourth signal data by taking a difference between lines.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Next, an embodiment of a video signal encoding pre-processing apparatus according to the present invention will be described in detail with reference to the accompanying drawings. Referring to FIG. 1, an embodiment of a video signal encoding apparatus to which the present invention is applied to a 625/50 PAL standard system as a whole is a pre-process for preprocessing a 625/50 PAL standard video signal arriving at an input 10. A processing circuit 12 and an encoding circuit 14 that compresses and encodes the preprocessed video signal DATA5, and outputs a video signal obtained by efficiently encoding the video signal at the screen edge to the device output 16. is there. In the following description, the signal may also be indicated by the reference number of the connecting line that appears.
[0011]
The TV signal arriving at the input 10 is a video signal of the 625/50 PAL standard system in this embodiment. The frame structure is composed of 625 horizontal scanning lines, and one frame is composed of two interlaced fields. Therefore, there are 312.5 lines per field. The frame structure at the beginning of the first field (odd field) is shown in FIG. 6 (a), and the frame structure at the beginning of the second field (even field) is shown in FIG. 6 (b). . The 312.5 lines constituting one field include a vertical blanking period, and the portion where the effective video signal is superimposed is 287.5 lines per field, and is half of the line period at the top and bottom of the screen within the coding range. There is only a valid video signal.
[0012]
As shown in FIG. 6, in the case of the PAL signal, the effective video signal is superimposed on the line # 23 at the beginning of the video signal superimposition line after the vertical blanking period of the first field in the middle of the signal part of the horizontal period. Since the period corresponding to 1/2 line of the video signal portion is a vertical blanking period, there is no valid video signal data. Also, line # 623, which is the last video superimposed portion of the second field, corresponds to the vertical blanking period for the 1/2 video portion at the end of the horizontal period, and therefore there is no valid video signal data.
[0013]
According to the present invention, in a video signal encoding apparatus that compresses data of a 625/50 PAL standard video signal 10 using line correlation, the 23rd line data in the first field is temporally continuous. Substitute with the 24th line data. More specifically, in FIG. 6 (a), in the 23rd line, the effective video signal data is in the latter half of the line, and the preprocessing circuit 12 uses this line # 23 for the entire line. Replace with the data of the 24th line on which the data is superimposed. Therefore, the encoding circuit 14 actually calculates the difference between the 24th line in the first field when calculating the difference between the 23rd horizontal line in the first field and the 24th line. Therefore, this difference is zero. As for the lower end of the screen of the first field, as shown in FIG. 5B, the last 310th line where valid video signal data exists transmits the difference from the adjacent 311th line. However, the encoding range in the encoding circuit 14 is 288 lines per field. This line is not encoded, and is encoded up to the previous 309th line. That is, since the difference between the line # 309 and the line # 310 is calculated, there is no invalid portion, so that a large difference does not occur.
[0014]
Similarly, at the upper end of the screen in the second field, the line where valid video data exists starts from line # 336, and there is no invalid data in the adjacent line # 337, so the interline difference does not increase. For line # 623 at the bottom of the screen in the second field, there is no effective video data in the horizontal part of 1/2 as in the case of line # 23 of the video data in the first field. I can't. Therefore, in this case, the data of line # 623 may be replaced with the data of line # 622. Also in the second field, the encoded range is a section of 288 lines, and a large difference due to an invalid portion does not occur between lines due to the above-described substitution.
[0015]
Therefore, according to the preprocessing of video signal encoding according to the present invention, it is possible to prevent a sudden difference signal from being generated due to invalid data in the encoding range, so that the effect of improving the encoding efficiency in the encoding circuit 14 is great. In addition, the sudden increase in encoded data due to invalid data is mitigated, and the subsequent encoding circuit 14 prevents saturation of the occupation amount of the buffer memory (not shown), and is controlled by the accumulation amount of the buffer memory. Since the enlargement step can be prevented and the quantization error can be improved, the image quality can be improved.
[0016]
Returning to FIG. 1, in the embodiment, input video signal data DATA1 is input to the input 10 from a video signal source (not shown). The input video signal data DATA1 is, for example, the 625/50 PAL video signal shown in FIG. 6, and is connected to the input of the one-line delay circuit 18, one input of the selection circuit 20, and the sync separation circuit 22. This embodiment is applied to a video signal of the 625/50 PAL standard system, but the present invention is effectively applied to a video signal including a line having an invalid video signal portion within the encoding range. Obviously it will be done. For example, the present invention can also be applied to a SECAM (SEquential Color And Memory) video signal, and the present invention is not limited to a specific embodiment for explanation.
[0017]
The delay circuit 18 is a delay circuit that delays the input video signal data DATA1 by one horizontal scanning period and outputs the output DATA2 to the other input of the selection circuit 20. A memory is generally used for the delay circuit 18. The selection circuit 20 is a selection circuit that selects one of the two input video signals DATA1 and DATA2 in response to the selection control signal 24 from the synchronization separation circuit 22. The output DATA3 of the selection circuit 20 is connected to one input of another one-line delay circuit 26 and the selection circuit 28.
[0018]
The one-line delay circuit 26 may have the same configuration as the delay circuit 18 described above, delays the input video signal data DATA3 by one horizontal scanning period, and outputs the output DATA4 to the other input of the selection circuit 28. It is a delay circuit. This output DATA4 is connected to the other input of the selection circuit 28. The selection circuit 28 has the same configuration as the selection circuit 20, and selects one of the two input video signals DATA3 and DATA4 by the selection control input 30 and outputs it to the output DATA5.
[0019]
The selection control signals input to the selection control inputs 24 and 30 of these selection circuits 20 and 28 are generated by the synchronization separation circuit 22. The synchronization separation circuit 22 is a control signal generation circuit that extracts horizontal and vertical synchronization signals from the video signal data DATA1 arriving at the input 10 and generates selection control signals 24 and 30. One selection control signal 24 is a selection control signal representing the output timing of the line number # 23 in the video signal data DATA1 and is a switching control signal for one selection circuit 20 in this embodiment. More specifically, the selection control signal 24 takes a significant state at the output timing of the line number # 23 in the video signal data DATA1, and the selection circuit 20 responds to the significant state of the selection control signal 24 and receives one input video signal. Select DATA1 and output it to its output DATA3. When the selection control signal 24 is involuntary, that is, when it is not the output timing of line number # 23 in the video signal data DATA1, the other input video signal DATA2 is selected. It is configured as follows.
[0020]
Similarly, the other selection control signal 30 is a selection control signal representing the timing of the line number # 623 in this embodiment, and is connected to the switching control input of the other selection circuit 28. More specifically, in this embodiment, the selection control signal 30 takes a significant state at the output timing of the line number # 623 in the video signal data DATA1, and the selection circuit 28 responds to the significant state of the selection control signal 30. Selects one input video signal DATA4 and outputs it to its output DATA5. When the selection control signal 30 is involuntary, that is, when it is not the output timing of line number # 623 in the video signal data DATA1, the other input video signal Configured to select signal DATA3.
[0021]
The selection circuits 20 and 28 are supplied with output side synchronization signals as selection control signals 24 and 30 in place of the synchronization separation circuit 22 to identify the line numbers, and output timings of the line numbers # 23 and # 623 in the circuit A function of generating a selection signal indicating the above may be included.
[0022]
The output signal data DATA5 of the selection circuit 28 is connected to the input of the encoding circuit 14, and the encoding circuit 14 performs MPEG2 (Moving Picture Experts Group 2) encoding processing on the input video signal data DATA5 in this embodiment. This is a redundant compression circuit that performs DCT (Discrete Cosine Transform) processing according to the above. The compression-coded video signal data is output from the device output 16.
[0023]
In the operating state, the input video signal data DATA1 is input to the one-line delay circuit 1 and delayed by one horizontal scanning line to obtain the DATA2 output. The input video signal data DATA1 and the output DATA2 of the one-line delay circuit 1 are switched in line units by the selection control signal 24 in the selection circuit 20. Referring to FIG. 2, the video signal waveform appearing in each part of the pre-processing circuit 12 is shown for the portion (upper end of the screen) near the vertical blanking of the first field of the 625/50 PAL standard video signal. The number attached to the waveform indicates the line number, and the horizontal axis indicates time. In the following figures, similar components are denoted by the same reference numerals.
[0024]
As can be seen from this time chart, the selection circuit 20 normally selects DATA2 which is the output of the one-line delay circuit 18, but at the output timing of the 23rd line, the input video signal data from the input terminal 10 is selected. DATA1 is selected. Therefore, the order of the data series of the output DATA3 of the selection circuit 20 is line data # 24, line data # 24, line data # 25,. When the selection control signal 24 takes a significant state at the output timing of the 23rd line, the selection circuit 20 responds to this, selects the input video signal data DATA1 arriving at the input terminal 10 at that time, and outputs it. Output to DATA3. Such an output DATA3 from the selection circuit 20 is input to both one input of the selection circuit 28 and the delay circuit 26. The delay circuit 26 delays the output DATA3 from the selection circuit 20 by one line and supplies it to the other input of the selection circuit 28 from the output DATA4.
[0025]
Next, the selection circuit 28 switches the output DATA3 from the selection circuit 20 and the output DATA4 delayed by one line by the one-line delay circuit 26, and outputs the output DATA5. Referring to FIG. 3, a waveform in the vicinity of the vertical blanking period (lower end of the screen) in the second field is shown. As shown in the figure, the selection circuit 28 normally selects the output DATA3 from the selection circuit 20, but at the timing of the line number # 623, the selection control signal 30 in the significant state is given and responds to this. Then, select DATA4 delayed by one line, and output its output DATA5. Therefore, the order of the output data series of the selection circuit 28 is line # 621, line # 622, and line # 622.
[0026]
Therefore, finally, the data order of the output data DATA5 of the selection circuit 28 is # 24, # 24, # 25, # 26,... # 310 in the first field, and # 336, # 337 in the second field. ... # 621, # 622, # 622. The line data DATA5 of such a data series is input to the encoding circuit 14, and the encoding circuit 14 performs DCT conversion on this to compress the redundancy, and from the apparatus output 16 as compressed and encoded video signal data. Output. Since all of these line data DATA5 has valid video signal data in the entire line, the encoding circuit 14 invalidates the invalid data for 288 lines in the MPEG2 encoding section in the case of encoding with the difference from the adjacent line. Never use parts. Therefore, a sudden increase in the difference can be avoided, and the encoding efficiency can be improved. According to the present embodiment, the lines # 23 and # 24 and the lines # 622 and # 623 that take the line difference use the same data, so the difference is zero, and the generation of the code amount can be greatly reduced.
[0027]
In the above-described embodiment, the 23rd line is replaced by the 24th line, and the 623th line is replaced by the 622th line. In fact, there is data that is inherently valid in 1/2 of the 23rd line and the 623rd line. Therefore, the data of the valid part may be utilized as it is, and only the invalid part may be replaced with the adjacent line data. If differential encoding is performed on video signal data in which such a half period is substituted, encoding with improved image quality can be achieved without causing a sudden increase in the amount of encoded data. For this purpose, the sync separation circuit 22 may be configured so that the selection control signals 24 and 30 are in a significant state only during the 1/2 period in which valid video signal data of the 23rd line and the 623rd line exist.
[0028]
When the selection control signals 24 and 30 having such a significant state are given, the video signal data DATA3 output from the selection circuit 18 is line ## near the upper end portion of the screen of the first field as shown in FIG. Of the 23 data, the part indicated by “23” in the figure, that is, the part containing the effective video signal in the second half of one horizontal scanning period of line # 23, uses the original data of line # 23 as it is. Has been. On the other hand, the data portion indicated by “24” in the figure, that is, the portion in which the effective video signal does not exist in the first half of one horizontal scanning period of line # 23 is the portion corresponding to the output data DATA2 of the one-line delay circuit 18. used. Therefore, the selection control signal 24 applied from the synchronization separation circuit 22 to the selection circuit 20 is a switching control signal for switching from the input DATA2 to DATA1 when the half period of the middle of the line has elapsed for the 23rd line. From the 24th line onward, the output data DATA2 of the 1-line delay circuit 18 is selected as described in the previous embodiment.
[0029]
On the other hand, in the case of the lower end of the screen of the second field, as shown in FIG. 5, in the output data DATA5 of the selection circuit 28, the portion indicated by “623” in the line # 623, that is, the data indicated by “623” in FIG. In the first half of one horizontal scanning period of line # 623, the data of the original line # 623 is used as it is for the portion containing the effective video signal. On the other hand, the data portion indicated as “622” in the drawing, that is, the portion where no effective video signal exists in the second half of one horizontal scanning period of line # 623 is the portion corresponding to the output data DATA4 of the one-line delay circuit 26. used. Therefore, the selection control signal 30 applied from the synchronization separation circuit 22 to the selection circuit 28 is a switching control signal for switching from the input DATA3 to DATA4 when the half period of the middle of the line has elapsed for the 623rd line. Of course, before the 622th line, the output data DATA3 from the selection circuit 20 is selected as described in the previous embodiment. These switching signals 24 and 30 may be generated by detecting the switching signal timing from the presence / absence of valid input signal data in the synchronous separation circuit 22, or counting the vertical blanking period and counting from the timing 1 / 2 May be generated by detecting the time point.
[0030]
As described above, in another embodiment, since the effective video signal portion of the line is effectively used, the image quality can be further improved.
[0031]
In the above-described embodiment, the encoding circuit 14 performs encoding compression by taking the line difference with the in-field signal. However, it is obvious that the present invention is not limited to this, and can be applied to inter-field differential encoding. In this case, for example, at the upper end of the screen, the data of the line # 23 of the first field is encoded with the difference from the line # 336 of the second field. At that time, the 23rd line is replaced by the data of the 24th line as in the previous embodiment, and the 310th line at the bottom of the screen is the data of the 622nd line of the second field. The difference from the substituted 623rd line is taken and encoded.
[0032]
【The invention's effect】
As described above, according to the present invention, the preprocessing for replacing the line data without effective data at the screen edge with the data of the adjacent line having the effective component is performed, and then encoding is performed by taking the line difference. In a differential encoding apparatus that transmits a difference between lines, a rapid increase in the difference between lines can be avoided, and the encoding efficiency can be improved. In addition, it is possible to prevent image quality deterioration due to a rapid change in the quantization step for avoiding overflow due to an increase in the amount of stored code in the buffer memory.
[Brief description of the drawings]
FIG. 1 is a functional block configuration diagram showing an embodiment in which a video signal encoding apparatus according to the present invention is applied to a 625/50 PAL standard system.
FIG. 2 is a time chart illustrating a signal waveform at the upper end portion of the screen in the first field for explaining the embodiment shown in FIG. 1;
FIG. 3 is a time chart similar to FIG. 2 illustrating the signal waveform at the lower end portion of the screen of the second field in the embodiment;
FIG. 4 is a time chart similar to FIG. 2, illustrating a signal waveform at the upper end portion of the screen of the first field for explaining another embodiment of the present invention.
FIG. 5 is a time chart similar to FIG. 3, illustrating a signal waveform at the lower end portion of the screen of the second field for explaining the other embodiment;
FIG. 6 is a signal waveform diagram for explaining a frame configuration of a 625/50 PAL standard video signal.
[Explanation of symbols]
12 Pre-processing circuit
14 Coding circuit
18, 26 1-line delay circuit
20, 28 selection circuit
22 Sync separation circuit
24, 30 selection control signal
DATA1 Input video signal data
DATA2, DATA4 1 line delay circuit output data
DATA3, DATA5 selection circuit output data

Claims

In a video signal encoding pre-processing method for compressing and encoding a difference between lines of input video signal data in which a line having an invalid signal portion is included in an encoding range to be encoded, the method includes:
Selecting and replacing the video signal data of the line immediately after the upper end line in the upper end line of the screen represented by the input video signal data among the lines having the invalid signal portion;
A step of selecting and substituting the video signal data of the line immediately before the lower end line in the lower end line of the screen among the lines having the invalid signal portion. Pre-processing method.

In a video signal encoding method for compressing and encoding a difference between lines of input video signal data in which a line having an invalid signal portion is included in an encoding range to be encoded, the method includes:
A first step of selecting and substituting the video signal data of the line immediately after the upper end line in the upper end line of the screen represented by the input video signal data among the lines having the invalid signal portion;
A second step of selecting and substituting the video signal data of the line immediately before the lower end line in the lower end line of the screen among the lines having the invalid signal portion;
A video signal encoding method comprising: a third step of compressing and encoding the difference between the lines of the resulting signal replaced by the first and second steps.

In a video signal encoding preprocessing apparatus that compresses and encodes a difference between lines of input video signal data in which a line having an invalid signal portion is included in an encoding range to be encoded, the apparatus includes:
First delay means for delaying the input video signal data by one horizontal scanning line and outputting it as first signal data;
First selection means for selecting any one of the input video signal data and the first signal data and outputting it as second signal data;
Second delay means for delaying the second signal data by one horizontal scanning line and outputting it as third signal data;
Second selection means for selecting any one of the second signal data and the third signal data and outputting the selected data as fourth signal data;
Control means for controlling the first and second selection means,
The control means normally causes the first selection means to select the first signal data, and among the lines having the invalid signal portion, the control means has the first line on the top line of the screen represented by the input video signal data. The selection means is controlled so that the input video signal data is selected and replaced with the line immediately after the upper end line . Usually, the second signal data is selected by the second selection means, and the invalidity is selected. in the line of the lower end of the screen of the line with a signal moiety, that by controlling the second selection means, to substitute this with immediately preceding line of the third signal data is selected of the lower end line A video signal encoding pre-processing apparatus.

In a video signal encoding apparatus that compresses and encodes a difference between lines of input video signal data in which a line having an invalid signal portion is included in an encoding range to be encoded, the apparatus includes:
First delay means for delaying the input video signal data by one horizontal scanning line and outputting it as first signal data;
First selection means for selecting any one of the input video signal data and the first signal data and outputting it as second signal data;
Second delay means for delaying the second signal data by one horizontal scanning line and outputting it as third signal data;
Second selection means for selecting any one of the second signal data and the third signal data and outputting the selected data as fourth signal data;
Control means for controlling the first and second selection means;
An encoding means for compressing and encoding the difference between the lines for the fourth signal data;
The control means usually causes the first selection means to select the first signal data, and among the lines having the invalid signal portion, the first video data in the upper line of the screen represented by the input video signal data The selection means is controlled so that the input video signal data is selected and replaced with the line immediately after the upper end line . Usually, the second signal data is selected by the second selection means, and the invalidity is selected. in the line of the lower end of the screen of the line with a signal moiety, that by controlling the second selection means, to substitute this with immediately preceding line of the third signal data is selected of the lower end line A video signal encoding device.