JP4395909B2 - IC package and IC chip - Google Patents
IC package and IC chip Download PDFInfo
- Publication number
- JP4395909B2 JP4395909B2 JP09258399A JP9258399A JP4395909B2 JP 4395909 B2 JP4395909 B2 JP 4395909B2 JP 09258399 A JP09258399 A JP 09258399A JP 9258399 A JP9258399 A JP 9258399A JP 4395909 B2 JP4395909 B2 JP 4395909B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- package
- lead
- circuit
- surge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、通信機器などの高周波信号を処理するICチップ(集積回路チップ)を収容するICパッケージに関し、特にICの高周波特性を満たしながら耐サージ特性を確保したICパッケージに関するものである。
【0002】
【従来の技術】
図6(a)、(b)を用いて従来のICパッケージについて説明する。
【0003】
図6(a)は、従来のICパッケージの外観図であり、図6(b)は、このICパッケージに収容されるICチップの外観図である。図6(a)、(b)において、1はリード、2は封止樹脂である。また、10はICチップ、101はパット、102は回路構成領域、103はサージ防止素子である。
【0004】
従来のICパッケージでは、ICチップ10のパット101がボンディングワイヤによりリード1と接続され、封止樹脂2で封止される。封止樹脂2からはリード1の一部が突出した構造になっており、前記突出したリード1と回路基板上のパターンを半田等で接続して実装する様になっている。
【0005】
ICパッケージに収容されるICチップ10上の回路構成領域102に目的とする機能回路が構成されているが、この他にリード1からサージが入力されてもICが破損しないように、サージ防止素子103が形成されている。
【0006】
ここでサージ防止素子103は、ダイオードやコンデンサー、抵抗などからなりサージエネルギーを吸収する役割を果たすものである。
【0007】
一般的に、ICパッケージに入力されるサージは、ICが製造されてから回路基板に実装されるまでの運搬および組立等の間に発生するものであり、回路基板への実装後はサージ素子が不要である場合が多い。
【0008】
【発明が解決しようとする課題】
しかしながら、サージ防止素子をICチップ上に構成した場合には以下に述べるような課題があった。
【0009】
第1に、サージ防止素子はICチップ上で比較的大きな面積を占めるためICチップ面積が増大する。近年、IC設計ルールの微細化が進み、単位面積当たりに収容できる素子数が飛躍的に増大し、ICチップ面積の縮小が可能となってきている。一般にICコストはICチップ面積に依存するため、ICチップ面積の縮小はコスト上大きなメリットとなる。
【0010】
ところが、サージ防止素子は、サージエネルギーを吸収するため、ある程度の大きさが必要であり、微細化による小型化は困難である。そのため、ICチップ面積を縮小する上で制限となっていた。
【0011】
第2に、ICチップ内の各回路間のアイソレーションが劣化するという課題があった。前述のようにICチップはボンディングワイヤによりICパッケージのリードに接続され、リードは封止樹脂から突出した構造であるために、リードを回路基板上のパターンに接続したときボンディングワイヤとリードに起因するインダクタンス成分が存在する。特に高周波信号を扱う場合には、前記インダクタンス成分がアイソレーションの劣化を引き起こす。
【0012】
図7にアイソレーション劣化のメカニズムの概念図を示す。
【0013】
図7において、1はリード、2は封止樹脂、10はICチップ、11は回路1、12は回路2、13はインダクタンス成分である。ここで、回路1と回路2はICチップ上に形成されている。また、インダクタンス成分13はボンディングワイヤおよびリードに起因するインダクタンス成分の合計である。図7はリードを接地した場合であるが、インダクタンス成分の存在により高周波的にはインピーダンスを持っている。そして、サージ防止素子103の寄生容量や抵抗等により回路1と回路2が結合されるため両回路間のアイソレーションが劣化する。
【0014】
【課題を解決するための手段】
本発明は、ICパッケージベースの1面にグリッド状に配置した複数のパットを備え、ICパッケージベースの1面に導電性シートを張り付けて複数のパットを電気的に接続したものであるので、ICチップ内のサージ防止素子がなくても耐サージ特性を満たすことができると共にICチップ内の回路間のアイソレーションを大きくすることができる。
【0015】
【発明の実施の形態】
第1の発明は、ICパッケージにおいて、ICパッケージベースの1面にグリッド状に配置した複数のパットを備え、前記ICパッケージベースの1面に導電性シートを張り付けて複数のパットを電気的に接続したものである。そして、ICチップ上にサージ防止素子を設ける必要がなく、ICチップ面積を縮小できる。また、サージ防止素子によるICチップ内の各回路の結合がないため、高いアイソレーションを実現できる。
【0016】
第2の発明は、特に第1の発明における導電性シートを熱溶融性材料で構成したものである。これによれば、回路基板への実装時に導電材料を取り除く工程は不要となる。
【0017】
第3の発明は、ICチップにおいて、複数のパットを形成した面に導電性シートを張り付けて前記複数のパットを電気的に接続したものである。これによれば、回路基板にベアチップ実装する形式のICチップでも耐サージ特性と高アイソレーションを両立することができる。
【0018】
第4の発明は、特に第3の発明における導電性シートを熱溶融性材料で構成したものである。これによれば、回路基板への実装時に導電材料を取り除く工程は不要となる。
【0020】
【実施例】
以下、図面を参照して本発明の実施例について説明する。
【0021】
(実施例1)
本発明の実施例1を図1を用いて説明する。図1において、1はリード、2は封止樹脂、3は導電材料である。ICパッケージに収容されるICチップはボンディングワイヤーによりリード1と接続される。ICチップとワイヤーおよびリード1の一部は封止樹脂によって封止される。
【0022】
次に各リード間を接続するように導電材料3がリード1に取り付けられる。ここで、導電材料3として半田を用いている。具体的には、導電材料3として融点の高い(例えば180度)の半田線を用い、これを低融点(例えば140度)の半田でリード1に接合している。そして、半田線は回路基板への実装時にはリフロー工程で溶融するため、実装時に半田線を取り除く工程を設ける必要はない。
【0023】
また、導電材料3は化学的な溶剤で溶解する導電性材料を用いることができる。前記導電性材料を導電性ペースト等の接着剤でリードに接着することにより同様のサージ防止効果を得ることができる。そして、前記導電性材料は、回路基板への実装後に溶剤で溶かして取り除くため、実装完了までリード間の接続を確実に確保することができる。
【0024】
このように本実施例のICパッケージではリードを互いに接続しているため、ICチップ上にサージ防止素子を設ける必要がなく、ICチップ面積を縮小できる。
【0025】
また、サージ防止素子により各回路が結合することがないため、高いアイソレーションを実現できる。また、ICパッケージの端子がリードではなくパッケージ表面にパットを形成した形式のICパッケージの場合にも、リードの場合と同様にパット間を導電材料で接続することにより同様の効果が得られる。また、導電材料の取り付けは、リードまたはパットへ張り付けるほかに、塗布によって構成しても良い。
【0026】
(実施例2)
図2(a)は、本発明によるICパッケージの実施例2の構成を示す外観図である。
【0027】
また、図2(b)は、図2(a)のA−A'線断面図である。図2(a)および図2(b)において、1はリード、2は封止樹脂、4はフレーム、5は導電性ペーストである。そして、フレーム4は導電性材料から成っており、各リード1とフレーム4が導電性ペースト5で接着されることによって各リード間は電気的に互いに接続される。
【0028】
また、回路基板への実装後に溶剤をもちいて導電性ペースト5を溶かし、リード1からフレーム4を取り外すことができる。ここで、導電性ペーストの代わりに、半田を用いることができる。半田を用いた場合はリフロー工程による回路基板への実装時にリードからフレームを取り外すことができる。
【0029】
本実施例のICパッケージでも実施例1と同様にICチップ面積の縮小と高アイソレーションを実現できる。さらに、本実施例ではフレームを用いるため、リード間の接続と実装後の取り外しを容易に行うことができる。
【0030】
(実施例3)
図3は、ICパッケージを裏面から見た外観図である。図3において、6はICパッケージベース、7はパット、8は導電性シートである。
【0031】
本実施例3はグリッド状にパットを構成したICパッケージについてのものであり、ICパッケージベース6の表面にICチップが実装された後、樹脂封止される。ここでICチップのパットとICパッケージベース6の裏面に構成されたパットが電気的に接続されている。
【0032】
次に、ICパッケージベース6裏面に導電性シート8が張り付けられる。ここで、導電性シート8は、半田シートを用いることができる。半田シートの張り付けは、融点の高い(例えば180度)の半田シートを、低融点(例えば140度)の半田を融かしてパットに接合することにより実現できる。
【0033】
そして、薄い半田シートを用いることにより回路基板への実装時にはリフロー工程で溶融するため、実装時に半田シートを取り除く工程は不要である。
【0034】
また、導電性シート8は化学的な溶剤で溶解するシートを用いることができる。前記導電性シートを導電性ペースト等の接着剤でパットに接着することにより同様のサージ防止効果を得ることができる。
【0035】
また、導電性シート8をICパッケージベースのパットに張り付ける代わりに、導電性ペーストまたは塗料または溶融した半田をICパッケージベース6の裏面に塗布することによっても同様のサージ防止効果を得ることができる。
【0036】
また、裏面にパットを設け、回路基板にベアチップ実装する形式のICチップでも同様の構成を取ることができる。
【0037】
本実施例3の構成でも同様にICチップ上にサージ防止素子は不要となり、ICチップ面積の縮小と高アイソレーションを両立できる。
【0038】
(実施例4)
図4は、本発明によるICパッケージの実施例4の構成を示す外観図である。図4において、1はリード、2は封止樹脂、9はグランドリードである。
【0039】
ICチップはワイヤーによりリード1と接続される。ICチップとワイヤーおよびリード1の一部は封止樹脂2によって封止される。上記の工程までは、前記実施例1などと同様である。
【0040】
本実施例4のICパッケージの特徴は、回路基板に実装されたときにグランドに接続されるリードすなわちグランドリード9が複数あり、各グランドリード9が互いに接続された構造になっているところである。さらに、上記グランドリード9間の接続は、ICパッケージが回路基板に実装されたときに回路基板上のグランドパターンとグランドリード9が接続される点付近で行われていることが特徴である。
【0041】
このようにグランドリード9を接続した場合のメリットは、耐サージ特性とICチップ内の回路間のアイソレーションを両立できることである。以下に、図5を用いてその理由を説明する。
【0042】
図5において、1はリード、2は封止樹脂、10はICチップ、11は回路1、12は回路2、13はインダクタンス成分である。
【0043】
ここで、回路1と回路2はICチップ上に形成されている。また、インダクタンス成分13はボンディングワイヤおよびグランドリードに起因するインダクタンス成分の合計である。
【0044】
グランドリードは回路基板へ実装後は回路基板上のパターンで接続されることになるが、運搬および組立等の間は接続されていない。そのため耐サージ特性を確保するためには回路1と回路2のグランドラインを接続する必要がある。本実施例4ではグランドリードの先端付近、すなわち実装したときに回路基板とグランドリードが接続される点付近で互いに接続した構成としている。このため、実装前でも各グランドラインが接続されており、加えて実装後には回路1と回路2のグランドラインが1点アースされるため回路1と回路2の共通インピーダンスを持たない。従って、耐サージ特性と回路間の高アイソレーションを両立することができる。
【0045】
【発明の効果】
以上の説明から明らかなように本発明のICパッケージによれば、次の効果が得られる。
【0046】
複数のリードまたはパットを導電材料で接続しているため、ICチップ上にサージ防止素子を設ける必要がなく、ICチップ面積を縮小できる。そしてサージ防止素子をICチップ上に構成する必要がないためICチップ内の各回路の結合がなく、高いアイソレーションを実現できる。
【0047】
また、導電材料を熱溶融性材料で構成しており、リフロー工程でICパッケージを回路基板に実装するときに導電材料が溶融するため、実装後に導電材料を取り除く工程は不要となる。
【0048】
また、導電材料を溶剤に対して溶解性の材料で構成しており、回路基板への実装後に導電性材料を溶剤で溶かして取り除くことができ、実装完了までリード間の接続を確実に確保することができる。
【0049】
また、複数のグランドリードを、前記複数のグランドリードが実装する回路基板のパターンと接続する位置で前記複数のグランドリードを互いに接続しており、独立したグランドで構成された複数のICチップ内部回路が互いに共通インピーダンスを持たないようにできるため、耐サージ特性と回路間のアイソレーションを両立できる。
【図面の簡単な説明】
【図1】本発明の実施例1におけるICパッケージの外観図
【図2】(a)本発明の実施例2におけるICパッケージの外観図
(b)同パッケージ図2(a)のA−A’線断面図
【図3】本発明の実施例3におけるICパッケージを裏面から見た外観図
【図4】本発明の実施例4におけるICパッケージの外観図
【図5】本発明の実施例4のICパッケージの動作を説明する構成図
【図6】(a)従来例のICパッケージの外観図
(b)同パッケージに内蔵されるICチップを示す構成図
【図7】同パッケージの動作を説明する構成図
【符号の説明】
1 リード
2 封止樹脂
3 導電材料
4 フレーム
5 導電性ペースト
6 ICパッケージベース
7 パット
8 導電性シート
9 グランドリード[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an IC package that accommodates an IC chip (integrated circuit chip) that processes a high-frequency signal, such as a communication device, and more particularly to an IC package that ensures surge resistance while satisfying the high-frequency characteristics of the IC.
[0002]
[Prior art]
A conventional IC package will be described with reference to FIGS.
[0003]
FIG. 6A is an external view of a conventional IC package, and FIG. 6B is an external view of an IC chip accommodated in the IC package. 6A and 6B, 1 is a lead and 2 is a sealing resin.
[0004]
In the conventional IC package, the
[0005]
The target functional circuit is configured in the
[0006]
Here, the
[0007]
Generally, a surge input to an IC package is generated during transportation and assembly after the IC is manufactured and mounted on a circuit board. After mounting on the circuit board, a surge element is generated. Often unnecessary.
[0008]
[Problems to be solved by the invention]
However, when the surge preventing element is configured on an IC chip, there are problems as described below.
[0009]
First, since the surge preventing element occupies a relatively large area on the IC chip, the IC chip area increases. In recent years, IC design rules have been miniaturized, and the number of elements that can be accommodated per unit area has dramatically increased, and the IC chip area can be reduced. In general, since the IC cost depends on the IC chip area, the reduction of the IC chip area is a great merit in terms of cost.
[0010]
However, since the surge preventing element absorbs surge energy, it needs to have a certain size and is difficult to be miniaturized. For this reason, there is a limitation in reducing the IC chip area.
[0011]
Second, there is a problem that isolation between circuits in the IC chip deteriorates. As described above, since the IC chip is connected to the lead of the IC package by the bonding wire, and the lead protrudes from the sealing resin, it is caused by the bonding wire and the lead when the lead is connected to the pattern on the circuit board. There is an inductance component. In particular, when a high frequency signal is handled, the inductance component causes deterioration of isolation.
[0012]
FIG. 7 shows a conceptual diagram of the mechanism of isolation degradation.
[0013]
In FIG. 7, 1 is a lead, 2 is a sealing resin, 10 is an IC chip, 11 is a
[0014]
[Means for Solving the Problems]
The present invention comprises a plurality of pads arranged in a grid on one surface of an IC package base, and a plurality of pads are electrically connected by attaching a conductive sheet to one surface of the IC package base. Even if there is no surge preventing element in the chip, the surge resistance can be satisfied and the isolation between circuits in the IC chip can be increased.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
In a first aspect of the present invention, an IC package includes a plurality of pads arranged in a grid on one surface of an IC package base, and electrically connects the plurality of pads by attaching a conductive sheet to the one surface of the IC package base. It is a thing. Further, it is not necessary to provide a surge prevention element on the IC chip, and the IC chip area can be reduced. Further, since there is no coupling of each circuit in the IC chip by the surge preventing element, high isolation can be realized.
[0016]
In the second invention, in particular, the conductive sheet in the first invention is made of a heat-meltable material. According to this, the process of removing the conductive material at the time of mounting on the circuit board becomes unnecessary.
[0017]
According to a third aspect of the present invention, in the IC chip, the plurality of pads are electrically connected by attaching a conductive sheet to a surface on which the plurality of pads are formed. According to this, even with an IC chip of the type that is bare-chip mounted on a circuit board, both surge resistance and high isolation can be achieved.
[0018]
In the fourth invention, in particular, the conductive sheet in the third invention is made of a heat-meltable material. According to this, the process of removing the conductive material at the time of mounting on the circuit board becomes unnecessary.
[0020]
【Example】
Embodiments of the present invention will be described below with reference to the drawings.
[0021]
Example 1
A first embodiment of the present invention will be described with reference to FIG. In FIG. 1, 1 is a lead, 2 is a sealing resin, and 3 is a conductive material. The IC chip accommodated in the IC package is connected to the
[0022]
Next, the conductive material 3 is attached to the
[0023]
The conductive material 3 can be a conductive material that dissolves in a chemical solvent. A similar surge prevention effect can be obtained by bonding the conductive material to the lead with an adhesive such as a conductive paste. Since the conductive material is removed by dissolving with a solvent after mounting on the circuit board, the connection between the leads can be reliably ensured until the mounting is completed.
[0024]
Thus, since the leads are connected to each other in the IC package of this embodiment, it is not necessary to provide a surge prevention element on the IC chip, and the IC chip area can be reduced.
[0025]
Moreover, since each circuit is not coupled by the surge preventing element, high isolation can be realized. In the case of an IC package in which the terminals of the IC package are not leads but a pad is formed on the surface of the package, the same effect can be obtained by connecting the pads with a conductive material as in the case of the leads. In addition to attaching the conductive material to the lead or pad, the conductive material may be attached by coating.
[0026]
(Example 2)
FIG. 2A is an external view showing a configuration of an IC package according to a second embodiment of the present invention.
[0027]
Moreover, FIG.2 (b) is the sectional view on the AA 'line of Fig.2 (a). 2A and 2B, 1 is a lead, 2 is a sealing resin, 4 is a frame, and 5 is a conductive paste. The
[0028]
Further, the
[0029]
In the IC package of the present embodiment, the IC chip area can be reduced and high isolation can be realized as in the first embodiment. Further, since the frame is used in this embodiment, the connection between the leads and the removal after mounting can be easily performed.
[0030]
(Example 3)
FIG. 3 is an external view of the IC package as viewed from the back side. In FIG. 3, 6 is an IC package base, 7 is a pad, and 8 is a conductive sheet.
[0031]
The third embodiment relates to an IC package in which a pad is formed in a grid shape. After an IC chip is mounted on the surface of the
[0032]
Next, the
[0033]
Since a thin solder sheet is used to melt in the reflow process when mounted on the circuit board, the process of removing the solder sheet at the time of mounting is unnecessary.
[0034]
The
[0035]
Further, instead of attaching the
[0036]
A similar configuration can also be adopted for an IC chip in which a pad is provided on the back surface and a bare chip is mounted on a circuit board.
[0037]
Similarly, in the configuration of the third embodiment, a surge prevention element is unnecessary on the IC chip, and both reduction of the IC chip area and high isolation can be achieved.
[0038]
Example 4
FIG. 4 is an external view showing the configuration of an
[0039]
The IC chip is connected to the
[0040]
The IC package of the fourth embodiment is characterized in that there are a plurality of leads connected to the ground when mounted on the circuit board, that is, the ground leads 9, and the ground leads 9 are connected to each other. Further, the connection between the ground leads 9 is characterized in that the connection is made near the point where the ground pattern on the circuit board and the ground lead 9 are connected when the IC package is mounted on the circuit board.
[0041]
The merit of connecting the ground lead 9 in this way is that it is possible to achieve both surge resistance and isolation between circuits in the IC chip. Hereinafter, the reason will be described with reference to FIG.
[0042]
In FIG. 5, 1 is a lead, 2 is a sealing resin, 10 is an IC chip, 11 is a
[0043]
Here, the
[0044]
The ground lead is connected in a pattern on the circuit board after being mounted on the circuit board, but is not connected during transportation and assembly. Therefore, in order to ensure the surge resistance, it is necessary to connect the ground lines of the
[0045]
【The invention's effect】
As is apparent from the above description, according to the IC package of the present invention, the following effects can be obtained.
[0046]
Since a plurality of leads or pads are connected by a conductive material, it is not necessary to provide a surge prevention element on the IC chip, and the IC chip area can be reduced. And since it is not necessary to comprise a surge prevention element on an IC chip, there is no coupling | bonding of each circuit in IC chip, and high isolation is realizable.
[0047]
In addition, since the conductive material is composed of a heat-meltable material and the conductive material is melted when the IC package is mounted on the circuit board in the reflow process, the step of removing the conductive material after mounting is not necessary.
[0048]
In addition, the conductive material is made of a material that is soluble in the solvent, and after mounting on the circuit board, the conductive material can be dissolved and removed with the solvent to ensure the connection between the leads until the mounting is completed. be able to.
[0049]
Further, the plurality of ground leads are connected to each other at a position where the plurality of ground leads are connected to a circuit board pattern on which the plurality of ground leads are mounted, and a plurality of IC chip internal circuits configured by independent grounds Can be made to have no common impedance to each other, so that both surge resistance and isolation between circuits can be achieved.
[Brief description of the drawings]
FIG. 1 is an external view of an IC package according to a first embodiment of the present invention. FIG. 2 (a) is an external view of an IC package according to a second embodiment of the present invention. FIG. 3 is an external view of the IC package according to the third embodiment of the present invention as viewed from the back surface. FIG. 4 is an external view of the IC package according to the fourth embodiment of the present invention. FIG. 6A is an external view of an IC package of a conventional example. FIG. 6B is a block diagram showing an IC chip built in the package. FIG. 7 is a diagram illustrating the operation of the package. Configuration [Explanation of symbols]
1
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09258399A JP4395909B2 (en) | 1999-03-31 | 1999-03-31 | IC package and IC chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09258399A JP4395909B2 (en) | 1999-03-31 | 1999-03-31 | IC package and IC chip |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000286373A JP2000286373A (en) | 2000-10-13 |
JP4395909B2 true JP4395909B2 (en) | 2010-01-13 |
Family
ID=14058468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09258399A Expired - Fee Related JP4395909B2 (en) | 1999-03-31 | 1999-03-31 | IC package and IC chip |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4395909B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101425468B (en) * | 2007-10-29 | 2012-07-04 | 飞思卡尔半导体(中国)有限公司 | Coated lead wire frame |
JP2014127707A (en) * | 2012-12-27 | 2014-07-07 | Toshiba Corp | Electronic component |
CN106845614A (en) * | 2017-02-16 | 2017-06-13 | 上海坤锐电子科技有限公司 | A kind of RFID of the physics tamper based on polymer bump chip |
-
1999
- 1999-03-31 JP JP09258399A patent/JP4395909B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000286373A (en) | 2000-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6356453B1 (en) | Electronic package having flip chip integrated circuit and passive chip component | |
US6546620B1 (en) | Flip chip integrated circuit and passive chip component package fabrication method | |
US20020135049A1 (en) | Electronic package with surface-mountable device built therein | |
US7342308B2 (en) | Component stacking for integrated circuit electronic package | |
JP2011040602A (en) | Electronic device and manufacturing method therefor | |
JP2005198051A (en) | High frequency module | |
JP2000223645A (en) | Semiconductor device | |
US20180062611A1 (en) | Rf module including saw device, method of manufacturing the rf module, the saw device, and method of manufacturing the saw device | |
US6833610B2 (en) | Bridge connection type of chip package and fabricating method thereof | |
JP4395909B2 (en) | IC package and IC chip | |
JP2000323617A (en) | High frequency semiconductor package | |
US5767569A (en) | Tab tape and semiconductor chip mounted on tab tape | |
JP2007221133A (en) | Integrated circuit package | |
WO2006011068A1 (en) | Electronic device comprising an integrated circuit and a capacitance element | |
US7339269B2 (en) | High frequency IC package, high frequency unit using high frequency IC package, and manufacturing method thereof | |
JP3529323B2 (en) | High frequency unit and method of manufacturing high frequency unit | |
JP4010615B2 (en) | Semiconductor device | |
JP2556204B2 (en) | Film carrier semiconductor device mounting method | |
JP4194896B2 (en) | High frequency unit using high frequency IC package | |
JP3586867B2 (en) | Semiconductor device, method of manufacturing the same, method of mounting the same, and circuit board mounting the same | |
US6190529B1 (en) | Method for plating gold to bond leads on a semiconductor substrate | |
JP3848011B2 (en) | BGA type electronic components | |
KR19990006189A (en) | Pattern film and laminated package using same | |
JP2003347704A (en) | Circuit board and mounting method for surface mount package | |
JPH088295A (en) | Semiconductor mounting device and its production |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051206 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091012 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |