JP4391486B2 - Photovoltaic device manufacturing method - Google Patents

Photovoltaic device manufacturing method Download PDF

Info

Publication number
JP4391486B2
JP4391486B2 JP2006067949A JP2006067949A JP4391486B2 JP 4391486 B2 JP4391486 B2 JP 4391486B2 JP 2006067949 A JP2006067949 A JP 2006067949A JP 2006067949 A JP2006067949 A JP 2006067949A JP 4391486 B2 JP4391486 B2 JP 4391486B2
Authority
JP
Japan
Prior art keywords
colloidal silica
substrate
photovoltaic device
etching
etching mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006067949A
Other languages
Japanese (ja)
Other versions
JP2007250583A (en
Inventor
剛彦 佐藤
武之 前川
繁 松野
誠 小長井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Tokyo Institute of Technology NUC
Original Assignee
Mitsubishi Electric Corp
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Tokyo Institute of Technology NUC filed Critical Mitsubishi Electric Corp
Priority to JP2006067949A priority Critical patent/JP4391486B2/en
Publication of JP2007250583A publication Critical patent/JP2007250583A/en
Application granted granted Critical
Publication of JP4391486B2 publication Critical patent/JP4391486B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Description

この発明は、太陽電池などの光起電力装置の製造方法に関し、特に結晶系シリコン基板を用いた太陽電池において光利用効率を高めるための凹凸を形成する形成方法に関するものである。   The present invention relates to a method for manufacturing a photovoltaic device such as a solar cell, and more particularly to a forming method for forming irregularities for improving light utilization efficiency in a solar cell using a crystalline silicon substrate.

結晶系光起電力装置において、基板表面に凹凸を形成してテクスチャー構造を設けて、光閉じ込め効果により入射光を有効に利用し、光エネルギーを電気エネルギーに変換する変換効率を向上させている。そして、結晶系シリコン基板の表面に凹凸を形成する方法として、従来から多く用いられているのはアルカリ溶液を用いたウエットエッチング法であり、(100)面に配向した単結晶シリコン基板にはピラミッド型の良好なテクスチャー構造を設けることができる。しかし、多結晶シリコン基板では、その結晶方位によって形成される凹凸形状が異なり、特に、基板面に対して水平に(111)面に配向した基板表面には、反射率低減効果のあるテクスチャー構造をほとんど設けることができない。   In a crystalline photovoltaic device, a texture structure is formed by forming irregularities on the surface of a substrate, and incident light is effectively used due to a light confinement effect to improve conversion efficiency for converting light energy into electric energy. As a method for forming irregularities on the surface of a crystalline silicon substrate, a wet etching method using an alkaline solution has been widely used so far. A single crystal silicon substrate oriented in the (100) plane has a pyramid. A good texture structure of the mold can be provided. However, in a polycrystalline silicon substrate, the concavo-convex shape formed differs depending on the crystal orientation, and in particular, a texture structure having a reflectance reduction effect is provided on the substrate surface oriented in the (111) plane horizontally to the substrate surface. Can hardly be established.

そこで、結晶方位によらず多結晶シリコン基板に凹凸を形成する方法として、機械加工やレーザー加工によりV字溝を形成する方法があるが、機械的な溝形成は基板に加工時のダメージが残るために一般的には用いられていない。さらに、結晶系シリコン系太陽電池では、基板原料の有効利用とコスト低減のため、基板を薄くする傾向にあり、薄くなった基板の機械加工やレーザー加工は一層困難になる。   Therefore, as a method of forming irregularities on a polycrystalline silicon substrate regardless of crystal orientation, there is a method of forming a V-shaped groove by machining or laser processing, but mechanical groove formation leaves damage during processing on the substrate. Therefore, it is not generally used. Furthermore, in the crystalline silicon-based solar cell, the substrate tends to be thin for effective use of the substrate raw material and cost reduction, and mechanical processing and laser processing of the thinned substrate become more difficult.

そこで、厚さが200μm以下の薄いシリコン基板に凹凸を形成する方法として、ドライエッチングプロセスがある。ドライエッチングプロセスとして、微細な凹凸を形成する反応性イオンエッチング法(Reactive Ion Etching)が提案されている。この方法によれば、フッ素系のエッチングガスにより基板をエッチングしたときに形成された生成物が縞状に基板表面に付着し、それがエッチングマスクとなって等方的なテクスチャー構造が設けられる(例えば、特許文献1参照)。
しかし、反応性イオンエッチング法ではプラズマを用いているため、基板にエッチングダメージを生じやすいこと、エッチングマスクとなる生成物が太陽電池の特性に悪い影響を与えること、フッ素系ガスなど環境に悪い影響を及ぼすガスを多く用いることなどの問題がある。
プラズマを用いないドライエッチングプロセスとして、ホットワイヤー法(Hot Wire)がある。ホットワイヤー法は、高融点金属のフィラメントに水素ガスを接触させて原子状水素を発生させ、その原子状水素により半導体基板をエッチングし、凹凸を形成する(例えば、特許文献2参照)。
Therefore, there is a dry etching process as a method for forming irregularities on a thin silicon substrate having a thickness of 200 μm or less. As a dry etching process, a reactive ion etching method (reactive ion etching) for forming fine irregularities has been proposed. According to this method, the product formed when the substrate is etched with a fluorine-based etching gas adheres to the surface of the substrate in a striped manner, and this serves as an etching mask to provide an isotropic texture structure ( For example, see Patent Document 1).
However, because reactive ion etching uses plasma, etching damage is likely to occur on the substrate, the product that serves as an etching mask adversely affects the characteristics of the solar cell, and adverse effects on the environment such as fluorine gas. There are problems such as using a large amount of gas which affects
As a dry etching process that does not use plasma, there is a hot wire method (Hot Wire). In the hot wire method, hydrogen gas is brought into contact with a refractory metal filament to generate atomic hydrogen, the semiconductor substrate is etched with the atomic hydrogen, and irregularities are formed (see, for example, Patent Document 2).

このホットワイヤー法では、エッチングマスクを用いず、基板の結晶方位に対するエッチングレートの違いを利用して基板表面をエッチング処理しても反射率低減効果のあるテクスチャー形成が可能となる。しかし、エッチングマスクを用いないエッチングでは十分に反射率が低減せずに、光起電力装置の特性向上にはさらなる反射率の低減が必要となる。
そして、より反射率を低減するためには、基板表面にエッチングマスクを形成し、エッチングを行うことにより深い凹凸を形成することが有効である。
In this hot wire method, it is possible to form a texture having an effect of reducing the reflectance even if the substrate surface is etched using the difference in etching rate with respect to the crystal orientation of the substrate without using an etching mask. However, the etching without using an etching mask does not sufficiently reduce the reflectance, and it is necessary to further reduce the reflectance in order to improve the characteristics of the photovoltaic device.
In order to further reduce the reflectivity, it is effective to form an etching mask on the substrate surface and perform deep etching to form deep irregularities.

エッチングマスクを形成する方法としては、半導体形成プロセスにおいてレジストをパターニングする写真製版が一般的であるが、プロセスが複雑となるためにより低コスト化が望まれる太陽電池においては好ましくはない。
そこで、レジストのような材料に分散させたコロイド状酸化シリコン粒子を基板に塗布し、エッチバックして酸化シリコン粒子を残し、それをエッチングマスクとして用いて、基板と垂直方向にエッチング速度の異方性があるエッチングをすることにより簡便なプロセスで剣山状の深い凹凸を形成する方法が提案されている(例えば、特許文献3参照)。
As a method for forming an etching mask, photoengraving for patterning a resist in a semiconductor formation process is generally used, but it is not preferable for a solar cell in which cost reduction is desired because the process becomes complicated.
Therefore, colloidal silicon oxide particles dispersed in a resist-like material are applied to the substrate, etched back to leave the silicon oxide particles, which are used as an etching mask, and the etching rate is anisotropic in the direction perpendicular to the substrate. There has been proposed a method for forming deep sword-like irregularities by a simple process by performing etching (see, for example, Patent Document 3).

特開平9−102625号公報JP-A-9-102625 特開2003−332605号公報JP 2003-332605 A 特開平10−50954号公報Japanese Patent Laid-Open No. 10-50954

しかし、基板表面に付着する酸化シリコン粒子をエッチングマスクとして、ホットワイヤー法により発生された原子状水素で基板表面に凹凸を形成しようとすると、ホットワイヤー法により発生された原子状水素が基板面と垂直方向にエッチングの方向性を有していないので、等方的なエッチングが行われ、各酸化シリコン粒子を均一に分散させた状態では基板を垂直方向にエッチングするとともに水平方向にエッチングし、エッチングにより形成した凹部同士がつながってしまうために深い凹凸を形成できないという問題がある。   However, when silicon oxide particles adhering to the substrate surface are used as etching masks to form irregularities on the substrate surface with atomic hydrogen generated by the hot wire method, the atomic hydrogen generated by the hot wire method is separated from the substrate surface. Since there is no etching direction in the vertical direction, isotropic etching is performed. In the state where each silicon oxide particle is uniformly dispersed, the substrate is etched in the vertical direction and etched in the horizontal direction. There is a problem that deep concaves and convexes cannot be formed because the concaves formed by the above are connected.

この発明の目的は、写真製版などではない簡単なプロセスでホットワイヤー法のような方向性のないエッチングに対しても有効なエッチングマスクを形成し、ホットワイヤー法により発生させた原子状水素を用いて基板をエッチングして、反射率低減効果のある深い凹凸を形成する生産性の良いプロセスを提供することである。   The object of the present invention is to use an atomic hydrogen generated by the hot wire method to form an etching mask effective for non-directional etching such as the hot wire method by a simple process other than photolithography and the like. It is another object of the present invention to provide a highly productive process for etching a substrate to form deep irregularities having a reflectance reduction effect.

この発明に係わる光起電力装置の製造方法は、光起電力装置を構成する半導体基板の光が入射する表面の反射率を低減するテクスチャーを、加熱した高融点金属のフィラメントに水素ガスを接触させて発生する原子状水素によりエッチングすることにより形成する光起電力装置の製造方法において、上記エッチングに先立って上記表面に一次粒子径が80nm以上、400nm以下の範囲の酸化シリコン粒子を網目状に凝集付着してエッチングマスクを形成する工程を有する。   In the method of manufacturing a photovoltaic device according to the present invention, a hydrogen gas is brought into contact with a heated refractory metal filament with a texture that reduces the reflectance of the surface on which light of a semiconductor substrate constituting the photovoltaic device is incident. In the method of manufacturing a photovoltaic device formed by etching with atomic hydrogen generated in this way, prior to the etching, silicon oxide particles having a primary particle diameter in the range of 80 nm or more and 400 nm or less are aggregated in a mesh shape on the surface Adhering to form an etching mask.

この発明に係わる光起電力装置の製造方法の効果は、酸化シリコン粒子が凝集して付着する部分において、この酸化シリコン粒子が基板面と垂直方向の原子状水素の進路を妨げることにより網目状の稜線が形成され、この稜線と酸化シリコン粒子が付着していない部分のエッチングされた部分とに大きな高低差が得られるので、深い凹凸により反射率が低減され、太陽電池の変換効率を向上させることができる。   The effect of the method for producing a photovoltaic device according to the present invention is that, in the portion where the silicon oxide particles are aggregated and adhered, the silicon oxide particles obstruct the path of atomic hydrogen in the direction perpendicular to the substrate surface. Since a ridgeline is formed and a large difference in height is obtained between this ridgeline and the etched part where silicon oxide particles are not attached, the reflectivity is reduced by deep irregularities and the conversion efficiency of the solar cell is improved. Can do.

実施の形態1.
図1は、この発明に係わるホットワイヤーエッチングに用いるホットワイヤーエッチング装置の断面図である。図2は、ホットワイヤーエッチング装置で冷却ブロックを基板ホルダーに当接した状態を示す図である。
この発明に係わる光起電力装置として、シリコンの単結晶基板や多結晶基板を用いた太陽電池セルを例に挙げて製造方法を説明する。
また、この発明に係わるホットワイヤーエッチングは、ホットワイヤーCVD法、別名触媒化学気相成長法(Catalytic Chemical Vapor Deposition)、を活用して半導体膜の堆積の替わりに半導体基板を原子状水素でエッチングすることである。
Embodiment 1 FIG.
FIG. 1 is a sectional view of a hot wire etching apparatus used for hot wire etching according to the present invention. FIG. 2 is a diagram illustrating a state in which the cooling block is in contact with the substrate holder by the hot wire etching apparatus.
As a photovoltaic device according to the present invention, a manufacturing method will be described taking a solar cell using a silicon single crystal substrate or a polycrystalline substrate as an example.
In addition, the hot wire etching according to the present invention uses a hot wire CVD method, also known as a catalytic chemical vapor deposition method, to etch a semiconductor substrate with atomic hydrogen instead of depositing a semiconductor film. That is.

ホットワイヤーエッチング装置1は、チャンバ2内に納められており、チャンバ2の天頂部に水素ガスをチャンバ2内に導入する水素導入口3が配設され、チャンバ2の側面にチャンバ2内のガス成分を外部に排気する排気口4が配設され、図示しない真空ポンプによりひかれている。
そして、ホットワイヤーエッチング装置1は、チャンバ2内に、半導体基板5を保持する基板ホルダー6、基板ホルダー6の上方に配置され、図示しない電流源装置から流される電流により加熱されるフィラメント7、フィラメント7の上方に配置され、基板ホルダー6に保持された半導体基板5を加熱するランプ加熱装置としての加熱ランプ8、基板ホルダー6の下方に配置され、図示しない上下駆動装置により上下され、冷媒が流される冷媒管9が内蔵されている冷却装置としての冷却ブロック10が配設されている。
The hot wire etching apparatus 1 is housed in a chamber 2, a hydrogen inlet 3 for introducing hydrogen gas into the chamber 2 is disposed at the top of the chamber 2, and the gas in the chamber 2 is disposed on the side of the chamber 2. An exhaust port 4 for exhausting the components to the outside is provided and drawn by a vacuum pump (not shown).
The hot wire etching apparatus 1 includes a substrate holder 6 that holds a semiconductor substrate 5 in a chamber 2, a filament 7 that is disposed above the substrate holder 6 and that is heated by a current supplied from a current source device (not shown), filament The heating lamp 8 as a lamp heating device that heats the semiconductor substrate 5 held by the substrate holder 6 is disposed below the substrate holder 6, and is moved up and down by a vertical drive device (not shown) so that the coolant flows. A cooling block 10 is disposed as a cooling device in which the refrigerant pipe 9 is built.

半導体基板5は、基板ホルダー6上に図示しないチャックにより固定される。
冷却ブロック10は、ベローズ11によりチャンバ2に対して真空に保ちながら弾性的に支持されており、図示しない上下駆動機構により冷却時には図2に示すように、冷却ブロック10を基板ホルダー6に接触させ、また、図1に示すように、加熱時には基板ホルダー6から離すことができるように作られている。
冷却ブロック10は、その内部に冷媒管9が内蔵されており、冷媒管9に図示しない冷却チラーからの冷媒が流されると冷却ブロック10の温度が低下する。そして、冷却ブロック10を冷却位置に移動して基板ホルダー6に当接したとき、基板ホルダー6から伝達されてくる熱は、冷媒により冷却チラーに運び去られる。
半導体基板の温度は、加熱ランプ8の照射条件を調整することにより変えることができる。
The semiconductor substrate 5 is fixed on the substrate holder 6 by a chuck (not shown).
The cooling block 10 is elastically supported by the bellows 11 while maintaining a vacuum with respect to the chamber 2, and the cooling block 10 is brought into contact with the substrate holder 6 as shown in FIG. Moreover, as shown in FIG. 1, it is made so that it can be separated from the substrate holder 6 during heating.
The cooling block 10 incorporates a refrigerant pipe 9 therein, and when a refrigerant from a cooling chiller (not shown) flows through the refrigerant pipe 9, the temperature of the cooling block 10 decreases. When the cooling block 10 is moved to the cooling position and brought into contact with the substrate holder 6, the heat transmitted from the substrate holder 6 is carried away to the cooling chiller by the refrigerant.
The temperature of the semiconductor substrate can be changed by adjusting the irradiation condition of the heating lamp 8.

フィラメント7は、電流源装置から流される電流によりフィラメント温度が調整される。そして、加熱されたフィラメント7に衝突した水素分子は、解離されて原子状水素(水素ラジカル)になり、半導体基板5の表面に衝突する。フィラメントに用いる高融点金属として、タングステンを用いているが、それ以外にタンタル、モリブデン、レニウム、ニッケル、クロム、白金のうちいずれか1つ、または複数の合金を用いてもよい。   The filament temperature of the filament 7 is adjusted by the current flowing from the current source device. Then, the hydrogen molecules that collide with the heated filament 7 are dissociated into atomic hydrogen (hydrogen radicals) and collide with the surface of the semiconductor substrate 5. Tungsten is used as the refractory metal used for the filament, but any one or a plurality of alloys of tantalum, molybdenum, rhenium, nickel, chromium and platinum may be used.

次に、半導体基板5の表面にエッチングマスクを形成するとき使用する材料について説明する。
この発明に係わるエッチングマスクは、半導体基板5の表面に付着された酸化シリコン粒子により構成されている。そして、このエッチングマスクは、イソピルアルコールに一般的にゾルゲル法により合成されたコロイダルシリカが分散された分散液を半導体基板上に塗布し、溶媒であるイソピルアルコールを除去することによりコロイダルシリカを半導体基板の表面に付着して形成される。このコロイダルシリカが酸化シリコン粒子である。
Next, materials used for forming an etching mask on the surface of the semiconductor substrate 5 will be described.
The etching mask according to the present invention is composed of silicon oxide particles attached to the surface of the semiconductor substrate 5. And this etching mask applies colloidal silica by apply | coating the dispersion liquid by which colloidal silica generally synthesize | combined by the sol-gel method was disperse | distributed on the semiconductor substrate, and removing isopropyl alcohol which is a solvent. Attached to the surface of the semiconductor substrate. This colloidal silica is silicon oxide particles.

この発明で使用する分散液は、一次粒子径15nmのコロイダルシリカ(例えば、扶桑化学工業株式会社製のグレードPL−1、以下の説明では「小径コロイダルシリカ」と称す。)と一次粒子径300nmのコロイダルシリカ(例えば、扶桑化学工業株式会社製のグレードPL−30、以下の説明では「大径コロイダルシリカ」と称す。)をそれぞれ重量比20%で分散したIPAゾルを出発材料としている。そして、大径コロイダルシリカが分散されたIPAゾル(以下、「大径IPAゾル」と称す。)、小径コロイダルシリカが分散されたIPAゾル(以下、「小径IPAゾル」と称す。)およびエタノールを体積比8:1:56で混合して分散液を作製する。   The dispersion used in the present invention is colloidal silica having a primary particle diameter of 15 nm (for example, grade PL-1 manufactured by Fuso Chemical Co., Ltd., and referred to as “small-diameter colloidal silica” in the following description) and a primary particle diameter of 300 nm. IPA sol in which colloidal silica (for example, grade PL-30 manufactured by Fuso Chemical Industry Co., Ltd., hereinafter referred to as “large diameter colloidal silica”) is dispersed at a weight ratio of 20% is used as a starting material. An IPA sol in which large-diameter colloidal silica is dispersed (hereinafter referred to as “large-diameter IPA sol”), an IPA sol in which small-diameter colloidal silica is dispersed (hereinafter referred to as “small-diameter IPA sol”), and ethanol. A dispersion is prepared by mixing at a volume ratio of 8: 1: 56.

なお、一次粒子径が15nmのコロイダルシリカを小径コロイダルシリカとして使用しているが、小径コロイダルシリカの一次粒子径は、10nm以上で80nm以下が好ましい。10nm未満であると、安定してコロイダルシリカを作製することが難しい。また、80nmを超えると、大径コロイダルシリカを網目状に連ねることができなくなる。   Although colloidal silica having a primary particle diameter of 15 nm is used as the small diameter colloidal silica, the primary particle diameter of the small diameter colloidal silica is preferably 10 nm or more and 80 nm or less. If it is less than 10 nm, it is difficult to stably produce colloidal silica. On the other hand, when the thickness exceeds 80 nm, large-diameter colloidal silica cannot be connected in a network.

また、一次粒子径が300nmのコロイダルシリカを大径コロイダルシリカとして使用しているが、大径コロイダルシリカの一次粒子径は、80nm以上で400nm以下が好ましい。80nm未満であると、小径コロイダルシリカと同様に均等に分散してしまう。また、400nmを超えると、均等に分散してしまう。また、400nm以上のコロイダルシリカの作製は困難である。   Further, colloidal silica having a primary particle diameter of 300 nm is used as the large diameter colloidal silica, but the primary particle diameter of the large diameter colloidal silica is preferably 80 nm or more and 400 nm or less. If it is less than 80 nm, it will be evenly dispersed as in the case of small-diameter colloidal silica. Moreover, when it exceeds 400 nm, it will disperse | distribute uniformly. Moreover, it is difficult to produce colloidal silica having a thickness of 400 nm or more.

また、コロイダルシリカをイソプロピルアルコールに分散したIPAゾルを使用する例を説明するが、他のアルコール類、ケトン類、エーテル類などの有機溶媒に分散したゾルを使用してもよい。
また、水にコロイダルシリカを分散したゾルを使用してもよいが、半導体基板の表面の自然酸化膜を除去した直後や、自然酸化膜が非常に薄い場合には表面が疎水性となるため、水に分散させたコロイダルシリカが凝集してしまい、基板上に拡げて付着させることが困難になる。その場合は酸素または水分を含む雰囲気中で加熱するなどの方法で、表面に薄いシリコン酸化膜を形成することにより付着させることができる。
Further, although an example in which an IPA sol in which colloidal silica is dispersed in isopropyl alcohol will be described, a sol in which an organic solvent such as other alcohols, ketones, or ethers is dispersed may be used.
Also, a sol in which colloidal silica is dispersed in water may be used, but immediately after removing the natural oxide film on the surface of the semiconductor substrate, or when the natural oxide film is very thin, the surface becomes hydrophobic, Colloidal silica dispersed in water aggregates, making it difficult to spread and adhere on the substrate. In that case, it can be attached by forming a thin silicon oxide film on the surface by a method such as heating in an atmosphere containing oxygen or moisture.

このように有機溶媒または水に分散させたコロイダルシリカを用いることにより、特別なチャンバーを用意しなくてもコロイダルシリカが大気に暴露されることがなく、また、コロイダルシリカを凝集させることなく安定して保存できる。   By using colloidal silica dispersed in an organic solvent or water in this way, colloidal silica is not exposed to the atmosphere without preparing a special chamber, and stable without agglomerating colloidal silica. Can be saved.

次に、分散液を塗布してエッチングマスクを半導体基板の表面に形成する方法を説明する。
半導体基板に分散液を滴下して基板を均一に濡らす。分散液を滴下し、温風をブローしながら溶媒を揮発させてコロイダルシリカを基板の表面に付着させる。
Next, a method for applying the dispersion and forming an etching mask on the surface of the semiconductor substrate will be described.
The dispersion is dropped onto the semiconductor substrate to wet the substrate uniformly. The dispersion liquid is dropped, and the solvent is volatilized while blowing warm air to adhere the colloidal silica to the surface of the substrate.

なお、コロイダルシリカを基板に付着させる手段として、分散液を滴下し、基板を濡らす手段を説明したが、分散液をスプレーして塗布膜を形成してもよいし、水蒸気をキャリヤとして分散液を2相噴霧してミストを基板表面に吹き付けてもよい。
また、分散液の塗布膜を温風によるブローにより溶媒を蒸発させてコロイダルシリカを基板表面に付着する手段を説明したが、加熱された半導体基板に分散液の塗布膜を形成してもよい。
また、粉末状の酸化シリコン粒子を用い、粉末スプレー法により基板に付着させても同様に酸化シリコン粒子を基板表面に付着させることができる。
As a means for attaching colloidal silica to the substrate, the means for dripping the dispersion and wetting the substrate has been described. However, the dispersion may be sprayed to form a coating film, or the dispersion may be formed using water vapor as a carrier. The mist may be sprayed on the substrate surface by two-phase spraying.
Further, the means for evaporating the solvent of the dispersion coating film by blowing with warm air to adhere the colloidal silica to the substrate surface has been described. However, the dispersion coating film may be formed on a heated semiconductor substrate.
Further, even if powdered silicon oxide particles are used and adhered to the substrate by a powder spray method, the silicon oxide particles can be similarly adhered to the substrate surface.

このようにスプレー法や噴霧法によれば、溶液に分散したコロイダルシリカを基板に効率よく付着させることができる。
また、粉末スプレー法を用いることにより溶液等を用いたプロセスを必要とせずに簡単なプロセスで粉末状の酸化シリコン粒子を基板表面に付着させることができる。
Thus, according to the spray method or the spray method, the colloidal silica dispersed in the solution can be efficiently attached to the substrate.
Further, by using the powder spray method, the powdered silicon oxide particles can be attached to the substrate surface by a simple process without requiring a process using a solution or the like.

次に、上述のホットワイヤーエッチング装置1を用いて半導体基板5の表面に凹凸を形成する手順について図3を参照して説明する。図3は、半導体基板の表面に凹凸を形成する手順を示すフローチャートである。
ステップS1において、半導体基板5を、エッチングマスクを形成する直前にバッファードフッ酸にて自然酸化膜を除去する。
ステップS2において、自然酸化膜を除去後、半導体基板に分散液を滴下して基板を均一に濡らす。
ステップS3において、温風をブローしながら溶媒を揮発させてコロイダルシリカを基板の表面に付着させてエッチングマスクを形成する。
Next, a procedure for forming irregularities on the surface of the semiconductor substrate 5 using the hot wire etching apparatus 1 described above will be described with reference to FIG. FIG. 3 is a flowchart showing a procedure for forming irregularities on the surface of the semiconductor substrate.
In step S1, the natural oxide film is removed from the semiconductor substrate 5 with buffered hydrofluoric acid immediately before forming the etching mask.
In step S2, after removing the natural oxide film, the dispersion is dropped onto the semiconductor substrate to wet the substrate uniformly.
In step S3, the solvent is volatilized while blowing hot air, and colloidal silica is attached to the surface of the substrate to form an etching mask.

ステップS4において、半導体基板5を基板ホルダー6にセットし、フィラメント7と半導体基板5との間隙を4cmとしてチャンバ2内に挿入する。次に、水素導入口3から水素ガスを50sccm(1,013hPa、0℃)流してチャンバ2内の真空度を10Paにし、フィラメント温度を2150℃にして、15分間半導体基板5のエッチングを行う。その後、基板に付着するコロイダルシリカをフッ酸で取り除いてテクスチャーの形成を終了する。   In step S4, the semiconductor substrate 5 is set on the substrate holder 6, and the gap between the filament 7 and the semiconductor substrate 5 is set to 4 cm and inserted into the chamber 2. Next, 50 sccm (1,013 hPa, 0 ° C.) of hydrogen gas is supplied from the hydrogen inlet 3 to set the degree of vacuum in the chamber 2 to 10 Pa, the filament temperature to 2150 ° C., and the semiconductor substrate 5 is etched for 15 minutes. Thereafter, the colloidal silica adhering to the substrate is removed with hydrofluoric acid to finish the formation of the texture.

次に、半導体基板の表面に形成されたエッチングマスクの様子を説明する。図4(a)は、300nmIPAゾル、15nmIPAゾルおよびエタノールを体積比8:1:56で混合した分散液を用いたときのコロイダルシリカの分布状態を示す図である。図4(a)において基板を垂直より40度傾けた方向から電子顕微鏡で観察したコロイダルシリカの分布状態を示している。図4(b)は、比較のために、300nmIPAゾル、15nmIPAゾルおよびエタノールを体積比1:1:14で混合した分散液を用いたときのコロイダルシリカの分布状態を示す図である。なお、図4(a)、図4(b)において、円は一次粒子径300nmのコロイダルシリカを示している。一次粒子径15nmのコロイダルシリカは均一に分布しているが、このスケールでは図示できないので省略してある。   Next, the state of the etching mask formed on the surface of the semiconductor substrate will be described. FIG. 4A is a diagram showing a distribution state of colloidal silica when a dispersion liquid in which 300 nm IPA sol, 15 nm IPA sol and ethanol are mixed at a volume ratio of 8: 1: 56 is used. FIG. 4A shows the distribution of colloidal silica observed with an electron microscope from a direction in which the substrate is tilted 40 degrees from the vertical. For comparison, FIG. 4B is a diagram showing a distribution state of colloidal silica when a dispersion liquid in which 300 nm IPA sol, 15 nm IPA sol, and ethanol are mixed at a volume ratio of 1: 1: 14 is used. In FIGS. 4A and 4B, a circle indicates colloidal silica having a primary particle diameter of 300 nm. Although colloidal silica with a primary particle diameter of 15 nm is uniformly distributed, it is omitted because it cannot be shown on this scale.

一次粒子径300nmのコロイダルシリカが一次粒子径15nmのコロイダルシリカに対して体積比8対1のように多く含む分散液を塗布することにより、一次粒子径300nmのコロイダルシリカが線形に凝集し、それが網目状に分布している。また、一次粒子径15nmのコロイダルシリカは均等に分布している。
一方、体積比が1対1のように一次粒子径15nmのコロイダルシリカの粒子数が多いときには、一次粒子径300nmのコロイダルシリカの凝集が少なくなっている。
By applying a dispersion containing a colloidal silica having a primary particle size of 300 nm in a volume ratio of 8: 1 to colloidal silica having a primary particle size of 15 nm, the colloidal silica having a primary particle size of 300 nm is linearly aggregated. Are distributed in a mesh pattern. Further, colloidal silica having a primary particle diameter of 15 nm is evenly distributed.
On the other hand, when the number of particles of colloidal silica having a primary particle diameter of 15 nm is large such that the volume ratio is 1: 1, the aggregation of colloidal silica having a primary particle diameter of 300 nm is reduced.

このように一次粒子径の大きなコロイダルシリカを一次粒子径の小さなコロイダルシリカに対して体積比として多く含む分散液を塗布することにより、一次粒子径が大きなコロイダルシリカが網目状に凝集し、一次粒子径の大きなコロイダルシリカが密に分布する領域と疎に分布する領域が所定の周期で有するエッチングマスクを形成することができる。
このように、一次粒子径が大小のコロイダルシリカの比率やエタノールの希釈率を変化させることで、コロイダルシリカの分布を制御することができる。
Thus, by applying a dispersion containing a large amount of colloidal silica having a large primary particle size as a volume ratio with respect to colloidal silica having a small primary particle size, the colloidal silica having a large primary particle size is aggregated in a network shape to form primary particles. It is possible to form an etching mask having a region in which colloidal silica having a large diameter is densely distributed and a region in which the colloidal silica is sparsely distributed in a predetermined cycle.
Thus, the distribution of colloidal silica can be controlled by changing the ratio of colloidal silica having a large primary particle size and the dilution ratio of ethanol.

そして、大径コロイダルシリカが凝集して付着する領域と大径コロイダルシリカが付着していない領域とが所定の周期で配置されているので、エッチングされやすい領域とされにくい領域とが基板の表面に形成することができる。
なお、網目状のピッチは、500nm以上、5μm以下の範囲が好ましく、500nm未満であると深い凹凸を形成する前にマスク下の横方向の大凸がつながってしまい、深い凹凸を形成できなくなり、5μmを超えると反射率の低減が少なくなる。
And since the area where the large-diameter colloidal silica aggregates and adheres and the area where the large-diameter colloidal silica does not adhere are arranged in a predetermined cycle, an area that is easily etched and an area that is difficult to be etched are formed on the surface of the substrate. Can be formed.
Note that the mesh pitch is preferably in the range of 500 nm or more and 5 μm or less. If the pitch is less than 500 nm, the large horizontal protrusions under the mask are connected before the deep unevenness is formed, making it impossible to form deep unevenness. When it exceeds 5 μm, the reduction in reflectance is reduced.

図5は、この発明の実施の形態1に係わるテクスチャー形成方法により凹凸が形成された(100)基板の表面の反射率を示すグラフである。図6は、この発明の実施の形態1に係わるテクスチャー形成方法により凹凸が形成された(111)基板の表面の反射率を示すグラフである。なお、図5、図6には、エッチングマスクなしでエッチングが施された半導体基板の表面の反射率を示す。
この発明の実施の形態1のように、一次粒子径の大きなコロイダルシリカが網目状に分布しているエッチングマスクが形成された半導体基板をエッチングすると、図5に示すように、(100)基板ではエッチングマスクなしの場合、波長1000nmの光の反射率が23%であるのに対して、エッチングマスクを使用してエッチングしたとき波長1000nmの光の反射率が19%に低下している。
また、図6に示すように、(111)基板ではエッチングマスクなしの場合、波長1000nmの光の反射率が27%であるのに対して、エッチングマスクを使用してエッチングしたとき波長1000nmの光の反射率が19%に低下している。
FIG. 5 is a graph showing the reflectance of the surface of the (100) substrate on which irregularities are formed by the texture forming method according to Embodiment 1 of the present invention. FIG. 6 is a graph showing the reflectance of the surface of the (111) substrate on which irregularities are formed by the texture forming method according to Embodiment 1 of the present invention. 5 and 6 show the reflectance of the surface of the semiconductor substrate that has been etched without an etching mask.
When the semiconductor substrate on which the etching mask in which colloidal silica having a large primary particle diameter is distributed like a network is etched as in the first embodiment of the present invention, as shown in FIG. When the etching mask is not used, the reflectance of light having a wavelength of 1000 nm is 23%, whereas the reflectance of light having a wavelength of 1000 nm is reduced to 19% when etching is performed using the etching mask.
In addition, as shown in FIG. 6, in the case of the (111) substrate without an etching mask, the reflectance of light with a wavelength of 1000 nm is 27%, whereas the light with a wavelength of 1000 nm is etched using the etching mask. The reflectivity has decreased to 19%.

このように波長の大きな領域で反射率が改善されるのは、一次粒子径が大きなコロイダルシリカが凝集する部位において、基板面と垂直方向の原子状水素の進路が妨げられ、基板面と水平方向のエッチングのみがなされることにより網目状の中心線が残り、稜線が形成され、一次粒子径の大きなコロイダルシリカが付着していない部分のエッチングされた部分に対して大きな高低差をもつ深い凹凸が形成されるためと考えられる。   In this way, the reflectance is improved in a region with a large wavelength because the path of atomic hydrogen in the direction perpendicular to the substrate surface is hindered in the region where colloidal silica with a large primary particle size is agglomerated, and the substrate surface and the horizontal direction. As a result of the etching only, a network-like center line remains, a ridge line is formed, and deep unevenness having a large height difference with respect to the etched portion where the colloidal silica having a large primary particle diameter is not attached. It is thought that it is formed.

このような光起電力装置の製造方法は、一次粒子径の大きなコロイダルシリカが凝集して付着する部分の表面は原子状水素の飛翔をこのコロイダルシリカが遮り、この部分の表面の下方に位置する基板が稜線状に残され、この稜線と一次粒子径の大きなコロイダルシリカが付着していない部分のエッチングされた部分とに大きな高低差が得られるので、深い凹凸により反射率が低減され、太陽電池の変換効率を向上させることができる。   In such a method for producing a photovoltaic device, the surface of the portion where the colloidal silica having a large primary particle size is agglomerated and adhered is blocked by the colloidal silica from the flight of atomic hydrogen, and is located below the surface of this portion. Since the substrate is left in a ridgeline shape and a large height difference is obtained between this ridgeline and the etched portion where the colloidal silica having a large primary particle size is not attached, the reflectivity is reduced by the deep unevenness, and the solar cell The conversion efficiency can be improved.

実施の形態2.
この発明の実施の形態2に係わるテクスチャー形成方法は、実施の形態1に係わるテクスチャー形成方法とエッチングマスクを形成する半導体基板の表面にピラミッド状の凹凸が形成されていることと、分散液の組成が異なっていること以外同様であるので、同様な部分に同じ符号を付記して説明は省略する。
この発明の実施の形態2に係わる分散液は、300nmIPAゾル、15nmIPAゾルおよびエタノールが体積比8:1:56で混合された液に適量のヘキサメチルジシラザンを添加して作製されている。なお、ヘキサメチルジシラザンの替わりに他の有機シラン原料を用いてもよい。
Embodiment 2. FIG.
The texture forming method according to the second embodiment of the present invention includes the texture forming method according to the first embodiment, the pyramid-like irregularities formed on the surface of the semiconductor substrate on which the etching mask is formed, and the composition of the dispersion liquid. Are the same except that they are different, the same reference numerals are given to the same parts, and the description thereof is omitted.
The dispersion according to Embodiment 2 of the present invention is prepared by adding an appropriate amount of hexamethyldisilazane to a liquid in which 300 nm IPA sol, 15 nm IPA sol and ethanol are mixed at a volume ratio of 8: 1: 56. Other organic silane raw materials may be used instead of hexamethyldisilazane.

次に、実施の形態2に係わるテクスチャー形成方法について説明する。図7は、この発明の実施の形態2に係わるテクスチャー形成方法の手順を示すフローチャートである。
S11で、アルカリエッチングにより多結晶シリコン半導体基板のダメージ層除去およびピラミッド状の凹凸の形成を行う。このピラミッド状の高さは1μm〜50μmである。
ステップS12において、ピラミッド状の凹凸の形成後、半導体基板に実施の形態2に係わる分散液を滴下して基板を均一に濡らす。
ステップS13において、温風をブローしながら溶媒を揮発させてコロイダルシリカを基板の表面に付着させてエッチングマスクを形成する。
Next, a texture forming method according to the second embodiment will be described. FIG. 7 is a flowchart showing the procedure of the texture forming method according to the second embodiment of the present invention.
In S11, the damaged layer is removed from the polycrystalline silicon semiconductor substrate and pyramidal irregularities are formed by alkali etching. The height of the pyramid shape is 1 μm to 50 μm.
In step S12, after forming the pyramidal irregularities, the dispersion liquid according to the second embodiment is dropped onto the semiconductor substrate to wet the substrate uniformly.
In step S13, the solvent is volatilized while blowing hot air, and colloidal silica is adhered to the surface of the substrate to form an etching mask.

ステップS14において、半導体基板5を基板ホルダー6にセットし、フィラメント7と半導体基板5との間隙を4cmとしてチャンバ2内に挿入する。水素導入口3から水素ガスを50sccm(1,013hPa、0℃)流してチャンバ2内の真空度を10Paにし、フィラメント温度を2150℃にして、15分間半導体基板5のエッチングを行う。その後、基板に付着するコロイダルシリカをフッ酸で取り除いてテクスチャーの形成を終了する。   In step S14, the semiconductor substrate 5 is set on the substrate holder 6, and the gap between the filament 7 and the semiconductor substrate 5 is set to 4 cm and inserted into the chamber 2. The semiconductor substrate 5 is etched for 15 minutes by flowing hydrogen gas from the hydrogen inlet 3 at 50 sccm (1,013 hPa, 0 ° C.) to set the degree of vacuum in the chamber 2 to 10 Pa and the filament temperature to 2150 ° C. Thereafter, the colloidal silica adhering to the substrate is removed with hydrofluoric acid to finish the formation of the texture.

図8は、この発明の実施の形態2に係わるテクスチャー形成方法により凹凸が形成された半導体基板の表面の反射率を示すグラフである。なお、図8には、エッチングマスクなしでエッチングが施された(111)基板の表面の反射率を示す。
ピラミッド状の凹凸とその凹凸の面にサブミクロンの凹凸が形成されているので、図8に示すように、(111)基板では波長1000nmの光の反射率がエッチングマスクなしでエッチングしたとき26%であったものが、エッチングマスクを使用してエッチングしたとき19%まで低下する。
FIG. 8 is a graph showing the reflectance of the surface of the semiconductor substrate on which irregularities are formed by the texture forming method according to Embodiment 2 of the present invention. FIG. 8 shows the reflectance of the surface of the (111) substrate that has been etched without an etching mask.
Since the pyramidal unevenness and the submicron unevenness are formed on the surface of the unevenness, as shown in FIG. 8, in the (111) substrate, the reflectance of light with a wavelength of 1000 nm is 26% when etched without an etching mask. Was reduced to 19% when etched using an etching mask.

このように、アルカリエッチングによりピラミッド状の凹凸を形成した基板の場合でもコロイダルシリカからなるエッチングマスクを形成してホットワイヤーエッチングを行うことができ、幅広い波長領域で反射率を低減することができる。   Thus, even in the case of a substrate having pyramidal irregularities formed by alkali etching, hot wire etching can be performed by forming an etching mask made of colloidal silica, and the reflectance can be reduced in a wide wavelength region.

また、ヘキサメチルジシラザン等の有機シラン原料を添加することにより、コロイダルシリカの表面を改質して分散性を高めるとともに、疎水性のシリコン基板の表面を改質することができ、大きな凹凸を有する基板に対しても分散性を高めることができる。   In addition, by adding an organic silane raw material such as hexamethyldisilazane, the surface of the colloidal silica can be modified to improve dispersibility, and the surface of the hydrophobic silicon substrate can be modified. Dispersibility can also be improved with respect to the substrate.

この発明の光起電力装置の製造に用いたホットワイヤーエッチング装置の断面図である。It is sectional drawing of the hot wire etching apparatus used for manufacture of the photovoltaic apparatus of this invention. 冷却ブロックを基板ホルダーに当接した状態のホットワイヤーエッチング装置の断面図である。It is sectional drawing of the hot wire etching apparatus of the state which contact | abutted the cooling block to the board | substrate holder. この発明の実施の形態1に係わるテクスチャー形成方法の手順を示すフローチャートである。It is a flowchart which shows the procedure of the texture formation method concerning Embodiment 1 of this invention. 基板表面に分布する一次粒子径が300nmのコロイダルシリカの分布図である。It is a distribution map of colloidal silica having a primary particle size of 300 nm distributed on the substrate surface. 実施の形態1に係わるテクスチャー形成方法で凹凸が形成された(100)面の反射率である。It is the reflectance of the (100) surface where unevenness | corrugation was formed with the texture formation method concerning Embodiment 1. FIG. 実施の形態1に係わるテクスチャー形成方法で凹凸が形成された(111)面の反射率である。It is the reflectance of the (111) plane on which irregularities are formed by the texture forming method according to the first embodiment. この発明の実施の形態2に係わるテクスチャー形成方法の手順を示すフローチャートである。It is a flowchart which shows the procedure of the texture formation method concerning Embodiment 2 of this invention. 実施の形態2に係わるテクスチャー形成方法で凹凸が形成された(100)面の反射率である。It is a reflectance of the (100) surface in which the unevenness | corrugation was formed by the texture formation method concerning Embodiment 2. FIG.

符号の説明Explanation of symbols

1 ホットワイヤーエッチング装置、2 チャンバ、3 水素導入口、4 排気口、5 半導体基板、6 基板ホルダー、7 フィラメント、8 加熱ランプ、9 冷媒管、10 冷却ブロック、11 ベローズ。   DESCRIPTION OF SYMBOLS 1 Hot wire etching apparatus, 2 chamber, 3 hydrogen introduction port, 4 exhaust port, 5 semiconductor substrate, 6 substrate holder, 7 filament, 8 heating lamp, 9 refrigerant pipe, 10 cooling block, 11 bellows.

Claims (8)

光起電力装置を構成する半導体基板の光が入射する表面の反射率を低減するテクスチャーを、加熱した高融点金属のフィラメントに水素ガスを接触させて発生する原子状水素によりエッチングすることにより形成する光起電力装置の製造方法において、
上記エッチングに先立って上記表面に一次粒子径が80nm以上、400nm以下の範囲の酸化シリコン粒子を網目状に凝集付着してエッチングマスクを形成する工程を有することを特徴とする光起電力装置の製造方法。
A texture that reduces the reflectivity of the surface on which light of a semiconductor substrate constituting the photovoltaic device is incident is formed by etching with atomic hydrogen generated by bringing hydrogen gas into contact with a heated refractory metal filament. In the method of manufacturing a photovoltaic device,
Prior to the etching, there is a step of forming an etching mask by agglomerating and adhering silicon oxide particles having a primary particle diameter in the range of 80 nm or more and 400 nm or less to the surface to form an etching mask. Method.
上記酸化シリコン粒子は、コロイダルシリカであることを特徴とする請求項1に記載する光起電力装置の製造方法。   The method for manufacturing a photovoltaic device according to claim 1, wherein the silicon oxide particles are colloidal silica. 上記網目状のピッチは、500nm以上、5μm以下の範囲であることを特徴とする請求項1または2に記載する光起電力装置の製造方法。   The method for manufacturing a photovoltaic device according to claim 1 or 2, wherein the mesh pitch is in a range of 500 nm or more and 5 µm or less. 上記エッチングマスクを形成する工程では、上記コロイダルシリカと一次粒子径が10nm以上、80nm以下の範囲の小径コロイダルシリカとを有機溶媒または水に分散し、分散した液を半導体基板の光が入射する表面に塗布し、塗布した膜から有機溶媒または水を除去して上記表面に付着することを特徴とする請求項2に記載する光起電力装置の製造方法。   In the step of forming the etching mask, the colloidal silica and a small-diameter colloidal silica having a primary particle diameter of 10 nm or more and 80 nm or less are dispersed in an organic solvent or water, and the surface of the semiconductor substrate on which the light is incident 3. The method of manufacturing a photovoltaic device according to claim 2, wherein the organic solvent or water is removed from the applied film and adhered to the surface. 上記エッチングマスクを形成する工程では、上記コロイダルシリカと一次粒子径が10nm以上、80nm以下の範囲の小径コロイダルシリカとを有機シラン材料が添加された有機溶媒または水に分散し、分散した液を半導体基板の光が入射する表面に塗布し、塗布した膜から有機溶媒または水を除去して上記表面に付着することを特徴とする請求項2に記載する光起電力装置の製造方法。   In the step of forming the etching mask, the colloidal silica and a small diameter colloidal silica having a primary particle diameter of 10 nm or more and 80 nm or less are dispersed in an organic solvent or water to which an organosilane material is added, and the dispersed liquid is used as a semiconductor. 3. The method of manufacturing a photovoltaic device according to claim 2, wherein the substrate is applied to a surface on which light is incident, and the organic solvent or water is removed from the applied film and adhered to the surface. 上記分散した液を塗布する方法は、上記分散した液を滴下する方法、上記分散した液をスプレー塗布する方法または分散した液から水蒸気を気相キャリヤに用いてミスト化して塗布する方法のいずれかであることを特徴とする請求項4または5に記載する光起電力装置の製造方法。   The method of applying the dispersed liquid is any one of a method of dropping the dispersed liquid, a method of spray-coating the dispersed liquid, or a method of applying mist by using water vapor as a gas phase carrier from the dispersed liquid. The method for manufacturing a photovoltaic device according to claim 4 or 5, wherein: 上記酸化シリコン粒子は、粉末であり、粉末スプレー塗布法により上記表面に付着することを特徴とする請求項1に記載する光起電力装置の製造方法。   The method for manufacturing a photovoltaic device according to claim 1, wherein the silicon oxide particles are powder and adhere to the surface by a powder spray coating method. 上記エッチングマスクの形成に先立って、上記表面にアルカリ性溶液による異方性エッチングで1μm以上の大きな周期の凹凸を形成することを特徴とする請求項1に記載する光起電力装置の製造方法。   The method for producing a photovoltaic device according to claim 1, wherein, prior to the formation of the etching mask, irregularities having a large period of 1 µm or more are formed on the surface by anisotropic etching with an alkaline solution.
JP2006067949A 2006-03-13 2006-03-13 Photovoltaic device manufacturing method Expired - Fee Related JP4391486B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006067949A JP4391486B2 (en) 2006-03-13 2006-03-13 Photovoltaic device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006067949A JP4391486B2 (en) 2006-03-13 2006-03-13 Photovoltaic device manufacturing method

Publications (2)

Publication Number Publication Date
JP2007250583A JP2007250583A (en) 2007-09-27
JP4391486B2 true JP4391486B2 (en) 2009-12-24

Family

ID=38594597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006067949A Expired - Fee Related JP4391486B2 (en) 2006-03-13 2006-03-13 Photovoltaic device manufacturing method

Country Status (1)

Country Link
JP (1) JP4391486B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100971658B1 (en) * 2008-01-03 2010-07-22 엘지전자 주식회사 Method for texturing of silicon solar cell
KR101038487B1 (en) 2008-02-13 2011-06-02 엘지전자 주식회사 Method for texturing of solar cell by wet etching using metallic catalyst

Also Published As

Publication number Publication date
JP2007250583A (en) 2007-09-27

Similar Documents

Publication Publication Date Title
US7572740B2 (en) Methods for optimizing thin film formation with reactive gases
US8247312B2 (en) Methods for printing an ink on a textured wafer surface
US8853061B1 (en) Methods for manufacturing nonplanar graphite-based devices having multiple bandgaps
KR100931766B1 (en) Absorption layer coating material and coating technology
KR20150086466A (en) Systems and methods for forming thermoelectric devices
JP4391486B2 (en) Photovoltaic device manufacturing method
CN109735886B (en) Wide-spectrum anti-reflection film based on anodic aluminum oxide template and preparation method thereof
Janavicius et al. Programmable vapor-phase metal-assisted chemical etching for versatile high-aspect ratio silicon nanomanufacturing
Huang et al. Terminal Atom‐Controlled Etching of 2D‐TMDs
US9217935B2 (en) Method for fabricating a porous carbon structure using optical interference lithography, and porous carbon structure fabricated by same
US6569249B1 (en) Process for forming layers on substrates
CN106185792A (en) A kind of population parameter controllable method for preparing of super-hydrophobic micro-nano compound structure
KR101027315B1 (en) Method for manufacturing nano wire
KR20060107835A (en) Method and system for forming a film of material using plasmon assisted chemical reactions
JP2005236080A (en) Method and device for forming silicon nano crystal structure
Chang Integrated in situ self-aligned double patterning process with fluorocarbon as spacer layer
JP2006332427A (en) Method of manufacturing photovoltaic power apparatus and etch apparatus used therefor
US8945794B2 (en) Process for forming silver films on silicon
Vyacheslavova et al. Formation of SiO2 hard mask using dry etching and nanosphere lithography
CN108364850A (en) A kind of preparation method of upright GaAs nano wires
JP4948939B2 (en) Carbon nanotube synthesis method, silicon substrate, electron source, and field emission display
CN109888030B (en) Preparation method of crystal silicon surface type inverted pyramid suede structure
TWI450853B (en) A method for fabricating a porous nano-structure
CN108502840A (en) A kind of method that high efficiency prepares cyclic annular nano gap oldered array
CN113394090B (en) Manufacturing method of n-type 4H-SiC ohmic contact with low resistivity

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091006

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091007

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131016

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees