JP4382543B2 - Manufacturing method of solid-state imaging device - Google Patents

Manufacturing method of solid-state imaging device Download PDF

Info

Publication number
JP4382543B2
JP4382543B2 JP2004074817A JP2004074817A JP4382543B2 JP 4382543 B2 JP4382543 B2 JP 4382543B2 JP 2004074817 A JP2004074817 A JP 2004074817A JP 2004074817 A JP2004074817 A JP 2004074817A JP 4382543 B2 JP4382543 B2 JP 4382543B2
Authority
JP
Japan
Prior art keywords
transfer electrode
opening
photoelectric conversion
insulating film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004074817A
Other languages
Japanese (ja)
Other versions
JP2005268309A (en
Inventor
和典 佐嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004074817A priority Critical patent/JP4382543B2/en
Publication of JP2005268309A publication Critical patent/JP2005268309A/en
Application granted granted Critical
Publication of JP4382543B2 publication Critical patent/JP4382543B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、固体撮像素子の製造方法及び電極の製造方法に関する。   The present invention relates to a method for manufacturing a solid-state imaging device and a method for manufacturing an electrode.

図14は、従来の固体撮像素子51の構造を示す平面図である。また、図15(a)及び(b)は、それぞれ図14におけるI−I断面図及びII−II断面図である。   FIG. 14 is a plan view showing the structure of a conventional solid-state image sensor 51. FIGS. 15A and 15B are a sectional view taken along line II and a sectional view taken along line II-II in FIG. 14, respectively.

図15を見ると、基板52の受光表面側には、光電変換部53、分離領域55及び電荷転送領域57が形成されている。光電変換部53と電荷転送領域57との間がゲート読み出し部59となる。また、基板52上には、ゲート絶縁膜61、第1転送電極63、第2転送電極65及び層間絶縁膜67が形成されている。第1転送電極63と第2転送電極65とは、層間絶縁膜67によって絶縁されている。また、光電変換部53、第1転送電極63、第2転送電極65及び層間絶縁膜67の平面的な位置関係は、図14に示す通りである。   Referring to FIG. 15, a photoelectric conversion unit 53, a separation region 55, and a charge transfer region 57 are formed on the light receiving surface side of the substrate 52. A gate reading unit 59 is provided between the photoelectric conversion unit 53 and the charge transfer region 57. On the substrate 52, a gate insulating film 61, a first transfer electrode 63, a second transfer electrode 65, and an interlayer insulating film 67 are formed. The first transfer electrode 63 and the second transfer electrode 65 are insulated by an interlayer insulating film 67. The planar positional relationship among the photoelectric conversion unit 53, the first transfer electrode 63, the second transfer electrode 65, and the interlayer insulating film 67 is as shown in FIG.

このような固体撮像素子51は、以下の方法で製造されていた(例えば、特許文献1参照。)。   Such a solid-state imaging device 51 has been manufactured by the following method (for example, refer to Patent Document 1).

まず、基板52の受光面側に光電変換部53、分離領域55、電荷転送領域57を形成する。次に、基板52上にゲート絶縁膜61を形成する。次に、その上に、第1転送電極用導電体を形成し、これをフォトリソグラフィ及びエッチングによりパターニングして、第1転送電極63を形成する。次に第1転送電極63を覆う層間絶縁膜67を形成する。   First, the photoelectric conversion unit 53, the separation region 55, and the charge transfer region 57 are formed on the light receiving surface side of the substrate 52. Next, a gate insulating film 61 is formed on the substrate 52. Next, a first transfer electrode conductor is formed thereon, and is patterned by photolithography and etching to form the first transfer electrode 63. Next, an interlayer insulating film 67 that covers the first transfer electrode 63 is formed.

次に、得られた基板全面に、第2転送電極用導電体を形成する。次に、CMP法により研磨して、第1転送電極63上の第2転送電極用導電体を除去する。次に、残った第2転送電極用導電体をフォトリソグラフィ及びエッチングによりパターニングして、第2転送電極65を形成し、図15に示す構造を得る。   Next, a second transfer electrode conductor is formed on the entire surface of the obtained substrate. Next, the second transfer electrode conductor on the first transfer electrode 63 is removed by polishing by a CMP method. Next, the remaining second transfer electrode conductor is patterned by photolithography and etching to form the second transfer electrode 65, thereby obtaining the structure shown in FIG.

この後、絶縁膜、遮光膜、パシペーション膜、平坦化膜、カラーフィルタ層及びオンチップレンズなど(何れも図示せず)を形成し、従来の固体撮像素子51の製造を完了する。
特開平11−26743号公報
Thereafter, an insulating film, a light shielding film, a passivation film, a planarizing film, a color filter layer, an on-chip lens, and the like (all not shown) are formed, and the manufacture of the conventional solid-state imaging device 51 is completed.
JP 11-26743 A

上記方法によれば、第1転送電極63を形成した後に、再度、フォトリソグラフィ及びエッチングを行い、第2転送電極65を形成している。これらを別々の工程で形成しているため、これらの間で位置ずれが発生する場合がある。そのため、遮光膜を開口する際にこの位置ずれを考慮しなければならず、遮光膜の開口面積が小さくなってしまい、感度の低下を招いている。   According to the above method, after the first transfer electrode 63 is formed, photolithography and etching are performed again to form the second transfer electrode 65. Since these are formed in separate steps, misalignment may occur between them. Therefore, this positional shift must be taken into account when opening the light shielding film, and the opening area of the light shielding film is reduced, resulting in a decrease in sensitivity.

本発明は係る事情に鑑みてなされたものであり、第1転送電極と第2転送電極との間の位置ずれを抑えることができる固体撮像素子の製造方法を提供するものである。   The present invention has been made in view of such circumstances, and provides a method for manufacturing a solid-state imaging device capable of suppressing a positional shift between a first transfer electrode and a second transfer electrode.

本発明の固体撮像素子の製造方法は、(1)基板の受光面側に、実質的に一列に配列された複数の光電変換部からなり、かつ、互いに実質的に平行に延びるように複数の光電変換部列を形成し、(2)それぞれ隣接する光電変換部列の間に細長い第1開口部を有する鋳型層を形成し、(3)前記光電変換部列と交差し、互いに実質的に平行に延び、かつ、第1開口部においては第1開口部内に入り込むように複数の細長い第1転送電極用導電体を形成し、(4)第1開口部内に入り込んだ第1転送電極用導電体の側面上であって、鋳型層の上面よりも低い位置に層間絶縁膜を形成し、(5)それぞれ隣接する第1転送電極用導電体の間を埋めるように、第2転送電極用導電体を形成し、(6)第1及び第2転送電極用導電体が互いに絶縁されるように第1及び第2転送電極用導電体を平坦化することにより、第1及び第2転送電極用導電体をパターニングして、第1及び第2転送電極を形成する工程を備える。   The method for manufacturing a solid-state imaging device according to the present invention includes: (1) a plurality of photoelectric conversion units arranged substantially in a line on the light-receiving surface side of the substrate and extending substantially parallel to each other; Forming a photoelectric conversion unit row; (2) forming a template layer having a first elongated portion between adjacent photoelectric conversion unit rows; and (3) crossing the photoelectric conversion unit row and substantially A plurality of elongated first transfer electrode conductors are formed so as to extend in parallel and to enter the first opening, and (4) the first transfer electrode conductive material that has entered the first opening. An interlayer insulating film is formed on the side surface of the body and at a position lower than the upper surface of the mold layer, and (5) second transfer electrode conductors are embedded so as to fill the gaps between the adjacent first transfer electrode conductors. (6) the first and second transfer electrode conductors are insulated from each other. By flattening the conductors for the first and second transfer electrodes as provided by patterning a conductor for the first and second transfer electrodes, the step of forming the first and second transfer electrodes.

本発明によれば、第1及び第2転送電極の鋳型となる鋳型層を基板上に予め形成し、この鋳型層を利用して、第1及び第2転送電極を形成しているため、第1転送電極と第2転送電極との間の位置ずれを抑えることができる。このため、後工程で通常形成する遮光膜の開口を大きくすることができ、固体撮像素子の感度を向上させることができる。   According to the present invention, the template layer serving as the template for the first and second transfer electrodes is formed in advance on the substrate, and the first and second transfer electrodes are formed using this template layer. A positional shift between the first transfer electrode and the second transfer electrode can be suppressed. For this reason, the opening of the light shielding film normally formed in the subsequent process can be enlarged, and the sensitivity of the solid-state imaging device can be improved.

1.第1の実施形態
本発明の第1の実施形態に係る固体撮像素子の製造方法は、(1)基板の受光面側に、実質的に一列に配列された複数の光電変換部からなり、かつ、互いに実質的に平行に延びるように複数の光電変換部列を形成し、(2)それぞれ隣接する光電変換部列の間に細長い第1開口部を有する鋳型層を形成し、(3)前記光電変換部列と交差し、互いに実質的に平行に延び、かつ、第1開口部においては第1開口部内に入り込むように複数の細長い第1転送電極用導電体を形成し、(4)第1開口部内に入り込んだ第1転送電極用導電体の側面上であって、鋳型層の上面よりも低い位置に層間絶縁膜を形成し、(5)それぞれ隣接する第1転送電極用導電体の間を埋めるように、第2転送電極用導電体を形成し、(6)第1及び第2転送電極用導電体が互いに絶縁されるように第1及び第2転送電極用導電体を平坦化することにより、第1及び第2転送電極用導電体をパターニングして、第1及び第2転送電極を形成する工程を備える。
1. First Embodiment A manufacturing method of a solid-state imaging device according to a first embodiment of the present invention includes (1) a plurality of photoelectric conversion units arranged substantially in a line on the light receiving surface side of a substrate, and Forming a plurality of photoelectric conversion part rows so as to extend substantially parallel to each other, (2) forming a template layer having a first elongated portion between adjacent photoelectric conversion part rows, and (3) A plurality of elongated first transfer electrode conductors are formed so as to intersect the photoelectric conversion unit rows, extend substantially parallel to each other, and enter the first opening in the first opening. An interlayer insulating film is formed on the side surface of the first transfer electrode conductor that has entered into one opening and lower than the upper surface of the template layer, and (5) each of the adjacent first transfer electrode conductors A second transfer electrode conductor is formed so as to fill the gap, and (6) the first and first conductors are formed. The first and second transfer electrode conductors are patterned by planarizing the first and second transfer electrode conductors so that the two transfer electrode conductors are insulated from each other. Forming a transfer electrode.

1−1.工程(1)基板の受光面側に、実質的に一列に配列された複数の光電変換部からなり、かつ、互いに実質的に平行に延びるように複数の光電変換部列を形成する工程 1-1. Step (1) A step of forming a plurality of photoelectric conversion unit rows on the light-receiving surface side of the substrate, which are composed of a plurality of photoelectric conversion units arranged substantially in a row and extend substantially parallel to each other.

基板の受光面側に複数の光電変換部列を形成する。その光電変換部列は、互いに実質的に平行に延びる。また、各光電変換部列は、実質的に一列に配列された複数の光電変換部からなる。従って、複数の光電変換部は、実質的にマトリックス状に配列される。また、各光電変換部に隣接して、分離領域を形成することが好ましい。この場合、隣接する固体撮像素子が互いに素子分離されるからである。また、通常、光電変換部に対して、所定の間隔を隔てて電荷転送領域が形成される。この所定の間隔が、読み出しゲート部となる。 また、電荷転送領域の上方が第1開口部となり、ここに第1及び第2転送電極が形成される。   A plurality of photoelectric conversion unit rows are formed on the light receiving surface side of the substrate. The photoelectric conversion unit rows extend substantially parallel to each other. Moreover, each photoelectric conversion unit row is composed of a plurality of photoelectric conversion units arranged substantially in a row. Therefore, the plurality of photoelectric conversion units are substantially arranged in a matrix. In addition, it is preferable to form a separation region adjacent to each photoelectric conversion unit. In this case, the adjacent solid-state imaging devices are separated from each other. In general, a charge transfer region is formed at a predetermined interval with respect to the photoelectric conversion unit. This predetermined interval becomes a read gate portion. Further, the upper portion of the charge transfer region becomes the first opening, and the first and second transfer electrodes are formed here.

基板には、シリコンなどの半導体基板などを用いることができる。基板自体がn型又はp型であってもよく、光電変換部を形成する領域にn型又はp型のウェルが形成されていてもよい。   As the substrate, a semiconductor substrate such as silicon can be used. The substrate itself may be n-type or p-type, and an n-type or p-type well may be formed in a region where the photoelectric conversion portion is formed.

1−2.工程(2)それぞれ隣接する光電変換部列の間に細長い第1開口部を有する鋳型層を形成する工程 1-2. Step (2) Step of forming a template layer having a long and narrow first opening between adjacent photoelectric conversion unit rows

鋳型層は、絶縁層(酸化シリコン層などの酸化物層若しくは窒化シリコンなどの窒化物層、又はこれらを積層したものなどからなる。)などで形成することができる。鋳型層は、半導体又は導体で形成されてもよい。鋳型層は、好ましくは、その厚さが100〜1000nm程度である。鋳型層は、例えば、基板上に絶縁層を形成し、ドライエッチングにより、所定の領域をエッチングすることにより形成することができる。また、このとき、鋳型層の第1開口部は、その側壁が基板表面に対して90〜135度の角度(図7のθを参照。)で形成されることが好ましい。90度以上の場合、後工程で第1転送電極用導電体のエッチングによるパターニングが容易になり、135度以下の場合、第1開口部の底面での第1又は第2転送電極の幅が狭くなりすぎず、その結果、第1又は第2転送電極が、その下に形成される電荷転送領域又はゲート読み出し部に対して、効果的に電界を加えることができるからである。この角度を90以上にするには、例えば、エッチングガス中にデポジションが生じる添加ガス(C48など)を加えて、エッチングを行えばよい。この場合、第1開口部の側壁に、例えば、炭素系のデポジションが生じ、側壁が基板表面に対して、90度以上の角度となる。また、添加ガスの割合又はエッチングガスの圧力などを適宜変更することにより、その角度を135度以下とすることができる。 The template layer can be formed of an insulating layer (made of an oxide layer such as a silicon oxide layer, a nitride layer such as silicon nitride, or a laminate of these layers). The mold layer may be formed of a semiconductor or a conductor. The template layer preferably has a thickness of about 100 to 1000 nm. The template layer can be formed, for example, by forming an insulating layer on a substrate and etching a predetermined region by dry etching. At this time, it is preferable that the first opening of the mold layer has a side wall formed at an angle of 90 to 135 degrees with respect to the substrate surface (see θ in FIG. 7). When the angle is 90 degrees or more, patterning by etching of the first transfer electrode conductor is facilitated in a later process. This is because, as a result, the first or second transfer electrode can effectively apply an electric field to the charge transfer region or gate readout portion formed thereunder. In order to increase the angle to 90 or more, for example, an etching may be performed by adding an additive gas (C 4 F 8 or the like) that causes deposition in the etching gas. In this case, for example, carbon-based deposition occurs on the side wall of the first opening, and the side wall is at an angle of 90 degrees or more with respect to the substrate surface. Further, the angle can be set to 135 degrees or less by appropriately changing the ratio of the additive gas or the pressure of the etching gas.

鋳型層は、それぞれ隣接する光電変換部列の間のみに細長い第1開口部を有してもよい。この場合、第1開口部は、溝状となり、隣接する光電変換部であって、同じ光電変換部列に属するものの間には開口は存在しない。また、最終的に形成される第1及び第2転送電極は、矩形状などになる。また、それぞれ隣接する第1開口部から形成された第1転送電極は、互いに電気的に接続されていないので、後工程で別途配線を行う必要がある。 第2転送電極についても同様である。配線は、例えば、後工程で遮光膜を形成した後、各転送電極に到達するコンタクトホールを形成し、タングステンなどの導電体でコンタクトホールを充填し、それぞれ隣接するコンタクトホールを互いに電気的に接続する導線を形成することによって行う。コンタクトホール又は導線を形成する部分については、予め遮光膜を除去しておく。また、このような鋳型層を用いた場合、複数の第1転送電極用導電体が各光電変換部に対応するように、第1転送電極用導電体を形成することにより、2+n相駆動方式のCCDであっても、2相駆動方式のCCDと同様の工程で製造することができる。なお、「複数の第1転送電極用導電体が各光電変換部に対応する」とは、例えば、複数本の第1転送電極用導電体が各光電変換部の上方を通過するように第1転送電極用導電体を形成し、その結果、複数の第1転送電極が各光電変換部に隣接して同一の第1開口部内に形成されるような場合を意味する。このとき、それぞれ隣接する第1転送電極間には、第2転送電極が形成されている。   A casting_mold | template layer may have an elongate 1st opening part only between each photoelectric conversion part row | line | column adjacent to each other. In this case, the first opening has a groove shape, and there is no opening between adjacent photoelectric conversion units belonging to the same photoelectric conversion unit row. Further, the first and second transfer electrodes finally formed have a rectangular shape or the like. In addition, since the first transfer electrodes formed from the adjacent first openings are not electrically connected to each other, it is necessary to separately perform wiring in a subsequent process. The same applies to the second transfer electrode. For wiring, for example, after forming a light-shielding film in a later process, contact holes reaching each transfer electrode are formed, and the contact holes are filled with a conductor such as tungsten, and the adjacent contact holes are electrically connected to each other. This is done by forming a conducting wire. For portions where contact holes or conductive wires are to be formed, the light shielding film is removed in advance. Further, when such a template layer is used, by forming the first transfer electrode conductor so that the plurality of first transfer electrode conductors correspond to the respective photoelectric conversion units, the 2 + n-phase driving method can be realized. Even a CCD can be manufactured in the same process as a two-phase drive type CCD. Note that “a plurality of first transfer electrode conductors correspond to each photoelectric conversion unit” means, for example, that a plurality of first transfer electrode conductors pass above each photoelectric conversion unit. It means a case where a transfer electrode conductor is formed, and as a result, a plurality of first transfer electrodes are formed in the same first opening adjacent to each photoelectric conversion portion. At this time, a second transfer electrode is formed between adjacent first transfer electrodes.

また、鋳型層は、それぞれ隣接する光電変換部であって、同じ光電変換部列に属するものの間に第2開口部を有し、第2開口部は、第2開口部を挟んで隣接する第1開口部を接続してもよい。鋳型層をこのような形状とすることにより、それぞれ隣接する第1開口部から形成された第1転送電極が互いに電気的に接続される。この場合、後工程でこれらの間に配線を設けて電気的に接続させる必要がない点で有利である。第2転送電極についても同様である。   Each of the template layers is a photoelectric conversion unit adjacent to each other, and has a second opening between those belonging to the same photoelectric conversion unit row, and the second opening is adjacent to the second opening with the second opening interposed therebetween. One opening may be connected. By forming the template layer in such a shape, the first transfer electrodes formed from the adjacent first openings are electrically connected to each other. In this case, it is advantageous in that it is not necessary to provide a wiring between them in the subsequent process to be electrically connected. The same applies to the second transfer electrode.

1−3.工程(3)前記光電変換部列と交差し、互いに実質的に平行に延び、かつ、第1開口部においては第1開口部内に入り込むように複数の細長い第1転送電極用導電体を形成する工程 1-3. Step (3) A plurality of elongated first transfer electrode conductors are formed so as to intersect the photoelectric conversion unit rows, extend substantially parallel to each other, and enter the first opening in the first opening. Process

この工程の前に、通常は、得られた基板上に、ゲート絶縁膜を形成する工程を備える。 ゲート絶縁膜は、酸化膜若しくは窒化膜又はこれらの積層膜などからなる。酸化膜又は窒化膜は、例えば、それぞれ酸化シリコン膜又は窒化シリコン膜からなる。ゲート絶縁膜は、好ましくは、その厚さが50〜100nmである。また、ゲート絶縁膜は、例えば、酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜をこの順に積層して形成される。また、その厚さは、例えば、それぞれ30nm、40nm及び10nmである。   Before this step, usually, a step of forming a gate insulating film on the obtained substrate is provided. The gate insulating film is made of an oxide film, a nitride film, or a laminated film thereof. The oxide film or nitride film is made of, for example, a silicon oxide film or a silicon nitride film, respectively. The thickness of the gate insulating film is preferably 50 to 100 nm. The gate insulating film is formed by, for example, stacking a silicon oxide film, a silicon nitride film, and a silicon oxide film in this order. Moreover, the thickness is 30 nm, 40 nm, and 10 nm, respectively, for example.

複数の細長い第1転送電極用導電体は、好ましくは、上記の光電変換部列と直交する。また、各第1転送電極用導電体は、電気的又は物理的に分離された複数部分からなってもよく、例えば、鋳型層上において、分割されていてもよい。また、第1転送電極用導電体は、第1開口部においては第1開口部内に入り込んで形成され、この部分が、後工程で第1転送電極に加工される。第1転送電極用導電体は、不純物がドープされたポリシリコンなどからなる。不純物は、n型又はp型である。この不純物は、例えば、ポリシリコン層を形成する際に不純物を添加するか、又はポリシリコン層を形成後にイオン注入などを行うことにより、ポリシリコンに導入することができる。   The plurality of elongated first transfer electrode conductors are preferably orthogonal to the photoelectric conversion unit row. Each of the first transfer electrode conductors may be composed of a plurality of parts that are electrically or physically separated. For example, the first transfer electrode conductor may be divided on the template layer. The first transfer electrode conductor is formed in the first opening so as to enter the first opening, and this part is processed into the first transfer electrode in a later step. The first transfer electrode conductor is made of polysilicon doped with impurities. The impurity is n-type or p-type. This impurity can be introduced into the polysilicon by, for example, adding the impurity when forming the polysilicon layer, or performing ion implantation after forming the polysilicon layer.

第1転送電極用導電体は、例えば、得られた基板上に導電体層を形成し、この導電体層をフォトリソグラフィ及びエッチング技術などを用いてパターニングすることにより形成することができる。それぞれ隣接する第1転送電極用導電体間の幅は、第1転送電極用導電体の幅と実質的に同じか、又は僅かに大きいことが好ましい。このような構成にすることにより、第1転送電極と第2転送電極のサイズを実質的に同じにすることができるからである。第1転送電極用導電体は、好ましくは、その厚さが50〜1000nmである。   The first transfer electrode conductor can be formed, for example, by forming a conductor layer on the obtained substrate and patterning the conductor layer using photolithography, an etching technique, or the like. The width between the adjacent first transfer electrode conductors is preferably substantially the same as or slightly larger than the width of the first transfer electrode conductor. This is because with such a configuration, the sizes of the first transfer electrode and the second transfer electrode can be made substantially the same. The first transfer electrode conductor preferably has a thickness of 50 to 1000 nm.

また、鋳型層が第2開口部を有する場合、第1転送電極用導電体は、第2開口部においては第2開口部内に入り込んで、第2開口部の一部を埋めるように形成されることが好ましい。第2開口部の一部を第1転送電極用導電体で埋めることにより、それぞれ隣接する第1開口部から形成された第1転送電極が互いに電気的に接続される。さらに、第2開口部内に入り込んだ第1転送電極用導電体の側面上であって、鋳型層の上面よりも低い位置に層間絶縁膜を形成した後、第2開口部の残りを第2転送電極用導電体で埋めることにより、それぞれ隣接する第1開口部から形成された第2転送電極が互いに電気的に接続される。   When the template layer has the second opening, the first transfer electrode conductor is formed so as to enter the second opening in the second opening and fill a part of the second opening. It is preferable. By filling a part of the second opening with the first transfer electrode conductor, the first transfer electrodes formed from the adjacent first openings are electrically connected to each other. Further, an interlayer insulating film is formed on the side surface of the first transfer electrode conductor that has entered the second opening and is lower than the upper surface of the template layer, and then the remainder of the second opening is transferred to the second transfer. By filling with the electrode conductor, the second transfer electrodes formed from the adjacent first openings are electrically connected to each other.

1−4.工程(4)第1開口部内に入り込んだ第1転送電極用導電体の側面上であって、鋳型層の上面よりも低い位置に層間絶縁膜を形成する工程
層間絶縁膜は、酸化シリコン膜などの絶縁膜などからなる。層間絶縁膜は、好ましくは、その厚さが150nm以下である。150nm以下の場合、電荷転送電極間のギャップが小さくなり電荷の取りこぼしを容易に防ぐ事ができるからである。
1-4. Step (4) A step of forming an interlayer insulating film on the side surface of the first transfer electrode conductor that has entered the first opening and lower than the upper surface of the template layer. The interlayer insulating film is a silicon oxide film or the like Insulating film or the like. The interlayer insulating film preferably has a thickness of 150 nm or less. This is because if the thickness is 150 nm or less, the gap between the charge transfer electrodes becomes small, and it is possible to easily prevent the charge from being missed.

層間絶縁膜は、例えば、第1転送電極用導電体を熱酸化することによって形成することができる。この方法は、第1転送電極用導電体がポリシリコンからなる場合に、特に好適に用いることができる。   The interlayer insulating film can be formed, for example, by thermally oxidizing the first transfer electrode conductor. This method can be particularly suitably used when the first transfer electrode conductor is made of polysilicon.

また、層間絶縁膜は、第1転送電極用導電体を覆う絶縁膜をCVD法などにより形成し、この絶縁膜をエッチバックすることにより形成してもよい。絶縁膜は、酸化シリコンなどからなる。また、絶縁膜は、好ましくは、その厚さが60〜150nmである。この場合に、電荷転送電極間のギャップが小さくなり電荷の取りこぼしを容易に防ぐ事ができるからである。エッチバックは、ドライエッチング法などで行うことができる。これにより、第1転送電極用導電体の側面上にのみ層間絶縁膜を形成することができる。また、この方法によれば、最初に形成する絶縁膜の厚さを制御することにより、エッチバックにより形成される層間絶縁膜の厚さを制御することが容易である。   Further, the interlayer insulating film may be formed by forming an insulating film covering the first transfer electrode conductor by a CVD method or the like and etching back the insulating film. The insulating film is made of silicon oxide or the like. The insulating film preferably has a thickness of 60 to 150 nm. This is because in this case, the gap between the charge transfer electrodes becomes small, and it is possible to easily prevent the charge from being missed. Etch back can be performed by a dry etching method or the like. Thereby, an interlayer insulating film can be formed only on the side surface of the first transfer electrode conductor. Further, according to this method, it is easy to control the thickness of the interlayer insulating film formed by the etch back by controlling the thickness of the insulating film formed first.

1−5.工程(5)それぞれ隣接する第1転送電極用導電体の間を埋めるように、第2転送電極用導電体を形成する工程 1-5. Step (5) Step of forming a second transfer electrode conductor so as to fill a space between adjacent first transfer electrode conductors

第2転送電極用導電体を、例えば、得られた基板上全体に形成する。第2転送電極用導電体は、第1転送電極用導電体と同様の材料、方法及び厚さで形成することができる。   For example, the second transfer electrode conductor is formed on the entire obtained substrate. The second transfer electrode conductor can be formed of the same material, method and thickness as the first transfer electrode conductor.

第1開口部内では、第1転送電極用導電体の側面上には層間絶縁膜が形成されているので、第1開口部内では第1及び第2転送電極用導電体は、互いに絶縁されている。   In the first opening, since the interlayer insulating film is formed on the side surface of the first transfer electrode conductor, the first and second transfer electrode conductors are insulated from each other in the first opening. .

1−6.工程(6)第1及び第2転送電極用導電体が互いに絶縁されるように第1及び第2転送電極用導電体を平坦化することにより、第1及び第2転送電極用導電体をパターニングして、第1及び第2転送電極を形成する工程 1-6. Step (6): patterning the first and second transfer electrode conductors by planarizing the first and second transfer electrode conductors such that the first and second transfer electrode conductors are insulated from each other; And forming the first and second transfer electrodes

平坦化は、例えば、CMP法で行う。上述の通り、第1及び第2転送電極用導電体は、第1開口部内で互いに絶縁されているので、例えば、鋳型層の上面より低い位置まで、これらを平坦化することにより、第1及び第2転送電極用導電体が互いに絶縁され、第1及び第2転送電極が形成される。また、第1及び第2転送電極の側面は、第1開口部の側面に沿う。従って、従来のように、第1及び第2転送電極の位置ずれを考慮したマージンを設ける必要がないので、後工程で通常形成される遮光膜の開口領域を大きくすることができ、その結果、固体撮像素子の感度を向上させることができる。   The planarization is performed by, for example, a CMP method. As described above, since the first and second transfer electrode conductors are insulated from each other in the first opening, the first and second transfer electrode conductors are flattened to a position lower than the upper surface of the mold layer, for example. The second transfer electrode conductors are insulated from each other to form the first and second transfer electrodes. The side surfaces of the first and second transfer electrodes are along the side surface of the first opening. Therefore, unlike the prior art, it is not necessary to provide a margin that takes into account the positional deviation of the first and second transfer electrodes, so that the opening region of the light shielding film that is normally formed in the subsequent process can be increased. The sensitivity of the solid-state image sensor can be improved.

1−7.その他
工程(6)の後に、通常、鋳型層を除去する工程を備える。この工程は、例えば、HFを用いてウェットエッチングで行うことができる。
1-7. Other After the step (6), a step of removing the template layer is usually provided. This step can be performed by wet etching using HF, for example.

この後、絶縁膜、遮光膜、パシペーション膜、平坦化膜、カラーフィルタ層及びオンチップレンズなどを形成する工程を備えてもよい。   Thereafter, a step of forming an insulating film, a light shielding film, a passivation film, a planarizing film, a color filter layer, an on-chip lens, and the like may be provided.

2.第2の実施形態
本発明の第2の実施形態に係る電極の製造方法は、(1)互いに実質的に平行に延びる複数の細長い第1開口部を有する鋳型層を基板上に形成し、(2)前記第1開口部と交差し、互いに実質的に平行に延び、かつ、第1開口部においては第1開口部内に入り込むように複数の細長い第1電極用導電体を形成し、(3)第1開口部内に入り込んだ第1電極用導電体の側面上であって、鋳型層の上面よりも低い位置に層間絶縁膜を形成し、(4)それぞれ隣接する第1電極用導電体の間を埋めるように、第2電極用導電体を形成し、(5)第1及び第2電極用導電体が互いに絶縁されるように第1及び第2電極用導電体を平坦化することにより、第1及び第2電極用導電体をパターニングして、第1及び第2電極を形成する工程を備える。
2. Second Embodiment An electrode manufacturing method according to a second embodiment of the present invention includes: (1) forming a template layer having a plurality of elongated first openings extending substantially parallel to each other on a substrate; 2) A plurality of elongated first electrode conductors are formed so as to intersect the first opening, extend substantially parallel to each other, and enter the first opening in the first opening; ) An interlayer insulating film is formed on the side surface of the first electrode conductor that has entered the first opening and lower than the upper surface of the template layer, and (4) each of the adjacent first electrode conductors Forming a second electrode conductor so as to fill the gap; and (5) planarizing the first and second electrode conductors such that the first and second electrode conductors are insulated from each other. And patterning the first and second electrode conductors to form the first and second electrodes. Is provided.

また、工程(1)において、鋳型層は、それぞれ隣接する2つの第1開口部を接続する第2開口部を有し、工程(2)において、第1電極用導電体は、第2開口部においては第2開口部内に入り込んで、第2開口部の一部を埋めるように形成され、工程(2)は、第1又は第2開口部内に入り込んだ第1電極用導電体の側面上であって、鋳型層の上面よりも低い位置に層間絶縁膜を形成する工程であり、工程(4)は、それぞれ隣接する2つの第1電極用導電体の間、及び第2開口部の残りを埋めるように、第2電極用導電体を形成する工程であってもよい。   In the step (1), the template layer has a second opening that connects two adjacent first openings. In the step (2), the first electrode conductor is a second opening. In step (2), the step (2) is formed on the side surface of the first electrode conductor that has entered the first or second opening. And forming an interlayer insulating film at a position lower than the upper surface of the mold layer. In the step (4), between the two adjacent first electrode conductors and the remainder of the second opening, It may be a step of forming the second electrode conductor so as to be buried.

第1の実施形態についての説明は、基本的に、第2の実施形態についてもあてはまる。本発明は、固体撮像素子の転送電極のみならず、一般的な電極を製造するためにも用いることができる。特に、複数の電極の位置関係を厳密に定める必要がある場合に、本発明を効果的に用いることができる。   The description of the first embodiment basically applies to the second embodiment. The present invention can be used for manufacturing not only a transfer electrode of a solid-state imaging device but also a general electrode. In particular, the present invention can be effectively used when it is necessary to strictly determine the positional relationship between a plurality of electrodes.

図1は、本発明の実施例1に係る固体撮像素子1の構造を示す平面図である。また、図2において、(a)、(b)及び(c)は、それぞれ図1におけるI−I断面図、II−II断面図及びIII−III断面図である。   FIG. 1 is a plan view showing the structure of a solid-state imaging device 1 according to Embodiment 1 of the present invention. 2, (a), (b), and (c) are an II sectional view, an II-II sectional view, and a III-III sectional view in FIG. 1, respectively.

図2を見ると、基板2の受光表面側には、光電変換部3、分離領域5及び電荷転送領域7が形成されている。光電変換部3と電荷転送領域7との間がゲート読み出し部9となる。また、基板2上には、ゲート絶縁膜11、第1転送電極13、第2転送電極15及び層間絶縁膜17が形成されている。なお、遮光膜、パシペーション膜、平坦化膜、カラーフィルタ層及びオンチップレンズなどには、公知のものを用いることができ、ここでは図示しない。   Referring to FIG. 2, the photoelectric conversion unit 3, the separation region 5, and the charge transfer region 7 are formed on the light receiving surface side of the substrate 2. A gate reading unit 9 is between the photoelectric conversion unit 3 and the charge transfer region 7. A gate insulating film 11, a first transfer electrode 13, a second transfer electrode 15, and an interlayer insulating film 17 are formed on the substrate 2. In addition, a well-known thing can be used for a light shielding film, a passivation film, a planarization film | membrane, a color filter layer, an on-chip lens, etc., It does not show in figure here.

第1転送電極13と第2転送電極15とは、層間絶縁膜17によって絶縁されている。また、光電変換部3、第1転送電極13、第2転送電極15及び層間絶縁膜17の平面的な位置関係は、図1に示す通りである。   The first transfer electrode 13 and the second transfer electrode 15 are insulated by an interlayer insulating film 17. Further, the planar positional relationship among the photoelectric conversion unit 3, the first transfer electrode 13, the second transfer electrode 15, and the interlayer insulating film 17 is as shown in FIG.

以下、本実施例の固体撮像素子1の製造方法について、図3〜図6を用いて説明する。   Hereinafter, the manufacturing method of the solid-state image sensor 1 of a present Example is demonstrated using FIGS.

図3〜図6において、(a)、(b)及び(c)は、それぞれ図1におけるI−I断面図、II−II断面図及びIII−III断面図である。   3 to 6, (a), (b), and (c) are an II sectional view, an II-II sectional view, and a III-III sectional view in FIG. 1, respectively.

まず、単結晶シリコンからなる基板2の受光面側に複数の光電変換部列3aを形成する。これらの光電変換部列3aは互いに実質的に平行に延びる。また、各光電変換部列3aは、実質的に一列に配列された複数の光電変換部3からなる。次に、分離領域5、電荷転送領域7を形成する。これらは、イオン注入などの公知の方法で形成する。   First, a plurality of photoelectric conversion unit rows 3a are formed on the light receiving surface side of the substrate 2 made of single crystal silicon. These photoelectric conversion unit rows 3a extend substantially parallel to each other. Each photoelectric conversion unit row 3a is composed of a plurality of photoelectric conversion units 3 arranged substantially in a row. Next, the isolation region 5 and the charge transfer region 7 are formed. These are formed by a known method such as ion implantation.

次に、CVD法により、膜厚250nmの酸化シリコン膜を形成し、光電変換部の上方部分を残してドライエッチングすることにより、パターニングされた鋳型層19を形成し、図3に示す構造を得る。このとき、それぞれ隣接する光電変換部列3aの間に第1開口部23が形成される。また、それぞれ隣接する光電変換部3であって、同じ光電変換部列3aに属するものの間に、それぞれ隣接する第1開口部23を接続する第2開口部25が形成される。ドライエッチングは、エッチングガスにC48を加えて行う。この場合、第1開口部23の側壁に、炭素系のデポジションが生じ、側壁の角度θが基板2表面に対して、90度以上となる。また、添加ガスの割合又はエッチングガスの圧力などを適宜調節して、その角度θを135度以下とする。この様子を図7に示す。図7は、図3(a)に対応する。図7以外の図では、便宜上、第1開口部23の側壁の基板2表面に対する角度を90度で表現する。 Next, a silicon oxide film having a film thickness of 250 nm is formed by CVD, and dry etching is performed leaving the upper portion of the photoelectric conversion portion, thereby forming a patterned template layer 19 to obtain the structure shown in FIG. . At this time, the first openings 23 are formed between the adjacent photoelectric conversion unit rows 3a. Moreover, the 2nd opening part 25 which connects the respectively adjacent 1st opening part 23 between the photoelectric conversion parts 3 which are each adjacent, and belong to the same photoelectric conversion part row | line | column 3a is formed. Dry etching is performed by adding C 4 F 8 to the etching gas. In this case, carbon-based deposition occurs on the side wall of the first opening 23, and the angle θ of the side wall becomes 90 degrees or more with respect to the surface of the substrate 2. Further, the angle θ is set to 135 degrees or less by appropriately adjusting the ratio of the additive gas or the pressure of the etching gas. This is shown in FIG. FIG. 7 corresponds to FIG. In the drawings other than FIG. 7, for the sake of convenience, the angle of the side wall of the first opening 23 with respect to the surface of the substrate 2 is expressed by 90 degrees.

次に、得られた基板上に、膜厚30nmの酸化シリコン膜、膜厚40nmの窒化シリコン膜及び膜厚10nmの酸化シリコン膜をこの順に積層してゲート絶縁膜11を形成し、図4に示す構造を得る。   Next, a gate insulating film 11 is formed by stacking a silicon oxide film having a thickness of 30 nm, a silicon nitride film having a thickness of 40 nm, and a silicon oxide film having a thickness of 10 nm in this order on the obtained substrate. Get the structure shown.

次に、光電変換部列3aと交差する複数の第1転送電極用導電体13aを形成する。第1転送電極用導電体13aは、互いに実質的に平行に延び、かつ、第1開口部23においては第1開口部23内に入り込んで形成される。また、第1転送電極用導電体13aは、第2開口部25においては第2開口部25内に入り込んで、第2開口部25の一部を埋めるように形成されている。なお、図5(a)において、奥に見える第1転送電極用導電体13aを点線で表示している。   Next, a plurality of first transfer electrode conductors 13a intersecting with the photoelectric conversion unit rows 3a are formed. The first transfer electrode conductors 13a extend substantially parallel to each other, and are formed in the first opening 23 so as to enter the first opening 23. In addition, the first transfer electrode conductor 13 a is formed so as to enter the second opening 25 in the second opening 25 and fill a part of the second opening 25. In FIG. 5A, the first transfer electrode conductor 13a visible in the back is indicated by a dotted line.

第1転送電極用導電体13aは、CVD法により膜厚300nmでポリシリコン層を形成し、フォトリソグラフィ及びエッチング技術により、パターニングして形成する。ポリシリコン層は、不純物を添加しながら形成する。   The first transfer electrode conductor 13a is formed by forming a polysilicon layer with a film thickness of 300 nm by a CVD method and patterning it by photolithography and etching techniques. The polysilicon layer is formed while adding impurities.

次に、第1転送電極用導電体13aを熱酸化することにより、膜厚100nmの層間絶縁膜17を形成し、図5に示す構造を得る。   Next, the first transfer electrode conductor 13a is thermally oxidized to form an interlayer insulating film 17 having a thickness of 100 nm, thereby obtaining the structure shown in FIG.

なお、ここでは、層間絶縁膜17は、CVD法により、膜厚110nmの酸化シリコン膜を形成し、この膜をドライエッチングすることにより、形成してもよい。この場合、第1転送電極用導電体13aの側面上にのみ、層間絶縁膜17が形成される。また、エッチバックの際にゲート絶縁膜11の膜厚が減少する場合があるので、必要な場合には、エッチバックの後に、例えば膜厚10nmの酸化シリコン11aを堆積して、減少した膜厚を補う。この状態を図8に示す。図8は、図5(b)に対応する。   Here, the interlayer insulating film 17 may be formed by forming a silicon oxide film with a thickness of 110 nm by a CVD method and dry-etching this film. In this case, the interlayer insulating film 17 is formed only on the side surface of the first transfer electrode conductor 13a. Further, since the film thickness of the gate insulating film 11 may decrease during the etch back, if necessary, for example, a silicon oxide 11a having a film thickness of 10 nm is deposited after the etch back to reduce the film thickness. Make up. This state is shown in FIG. FIG. 8 corresponds to FIG.

次に、得られた基板全面に第2転送電極用導電体15aを形成し、図6に示す構造を得る。第2転送電極用導電体15aは、CVD法により膜厚300nmでポリシリコン層を形成し、フォトリソグラフィ及びエッチング技術により、パターニングして形成する。ポリシリコン層は、不純物を添加しながら形成する。また、第2転送電極用導電体15aは、それぞれ隣接する第1転送電極用導電体13aの間及び第2開口部25の残りを埋める。   Next, a second transfer electrode conductor 15a is formed on the entire surface of the obtained substrate to obtain the structure shown in FIG. The second transfer electrode conductor 15a is formed by forming a polysilicon layer with a film thickness of 300 nm by a CVD method and patterning it by photolithography and etching techniques. The polysilicon layer is formed while adding impurities. The second transfer electrode conductor 15a fills between the adjacent first transfer electrode conductors 13a and the remainder of the second opening 25.

次に、CMP法により、鋳型層19が露出するまで、第1及び第2転送電極用導電体13a、15aを平坦化することにより、第1及び第2転送電極用導電体13a、15aをパターニングして、第1及び第2転送電極13、15を形成する。次に、HFを用いたウェットエッチングにより、鋳型層19を除去し、図2に示す構造を得る。   Next, the first and second transfer electrode conductors 13a and 15a are planarized by CMP until the template layer 19 is exposed, thereby patterning the first and second transfer electrode conductors 13a and 15a. Thus, the first and second transfer electrodes 13 and 15 are formed. Next, the template layer 19 is removed by wet etching using HF to obtain the structure shown in FIG.

この後、絶縁膜、遮光膜、パシペーション膜、平坦化膜、カラーフィルタ層及びオンチップレンズなど(何れも図示せず)を形成し、実施例1に係る固体撮像素子1の製造を完了する。   Thereafter, an insulating film, a light shielding film, a passivation film, a planarizing film, a color filter layer, an on-chip lens, and the like (all not shown) are formed, and the manufacture of the solid-state imaging device 1 according to the first embodiment is completed. .

図9は、本発明の実施例2に係る固体撮像素子31の構造を示す平面図である。実施例1との違いは、実施例2では、第1及び第2転送電極13、15が矩形状になっていることである。   FIG. 9 is a plan view showing a structure of the solid-state imaging device 31 according to the second embodiment of the present invention. The difference from the first embodiment is that in the second embodiment, the first and second transfer electrodes 13 and 15 are rectangular.

以下、本実施例の固体撮像素子31の製造方法について、図10及び図11を用いて説明する。図10及び図11において、(a)、(b)及び(c)は、それぞれ図9におけるI−I断面図、II−II断面図及びIII−III断面図である。   Hereinafter, a method for manufacturing the solid-state imaging device 31 of the present embodiment will be described with reference to FIGS. 10 and 11, (a), (b), and (c) are an II sectional view, an II-II sectional view, and a III-III sectional view, respectively, in FIG. 9.

まず、単結晶シリコンからなる基板2の受光面側に、それぞれ複数の光電変換部3を実質的に一列に配列して形成された、複数の光電変換部列3aを形成する。これらの光電変換部列3aは、互いに実質的に平行に延びる。次に、分離領域5、電荷転送領域7を形成する。これらは、イオン注入などの公知の方法で形成する。   First, on the light receiving surface side of the substrate 2 made of single crystal silicon, a plurality of photoelectric conversion unit rows 3a each formed by arranging a plurality of photoelectric conversion units 3 substantially in a row is formed. These photoelectric conversion unit rows 3a extend substantially parallel to each other. Next, the isolation region 5 and the charge transfer region 7 are formed. These are formed by a known method such as ion implantation.

次に、CVD法により、膜厚250nmの酸化シリコン膜を形成し、ドライエッチングによりパターニングして、光電変換部列を覆う鋳型層19を形成し、図10に示す構造を得る。鋳型層19は、実施例1とは違って、隣接する光電変換部3であって同じ光電変換部列3aに属するものの間に第2開口部25を有さない。このため、本実施例で形成される第1及び第2転送電極13、15が矩形状になる。   Next, a 250 nm-thickness silicon oxide film is formed by CVD, and patterned by dry etching to form a template layer 19 that covers the photoelectric conversion portion array, thereby obtaining the structure shown in FIG. Unlike the first embodiment, the template layer 19 does not have the second opening 25 between adjacent photoelectric conversion units 3 that belong to the same photoelectric conversion unit row 3a. For this reason, the 1st and 2nd transfer electrodes 13 and 15 formed in a present Example become rectangular shape.

この後、遮光膜を形成するまでは、実施例1と同様である。参考のため、第1転送電極用導電体13aを形成し、さらに、第1転送電極用導電体13aを熱酸化することにより、膜厚100nmの層間絶縁膜17を形成した後の構造を図11に示す。これは、実施例1の図5に対応する。   Thereafter, the process is the same as in Example 1 until the light shielding film is formed. For reference, the structure after the first transfer electrode conductor 13a is formed and the first transfer electrode conductor 13a is thermally oxidized to form an interlayer insulating film 17 having a thickness of 100 nm is shown in FIG. Shown in This corresponds to FIG. 5 of the first embodiment.

実施例2では、遮光膜(図示せず)を形成した後、各転送電極に13、15到達するコンタクトホールを形成し、タングステンなどの導電体でコンタクトホールを充填し、それぞれ隣接するコンタクトホールを互いに電気的に接続する導線を形成する。コンタクトホール又は導線を形成する部分については、予め遮光膜を除去しておく。   In Example 2, after forming a light-shielding film (not shown), contact holes reaching the transfer electrodes 13 and 15 are formed, and the contact holes are filled with a conductor such as tungsten, and adjacent contact holes are formed. Conductors are formed that are electrically connected to each other. For portions where contact holes or conductive wires are to be formed, the light shielding film is removed in advance.

この後、パシペーション膜、平坦化膜、カラーフィルタ層及びオンチップレンズなど(何れも図示せず)を形成し、実施例2に係る固体撮像素子31の製造を完了する。   Thereafter, a passivation film, a planarizing film, a color filter layer, an on-chip lens, etc. (all not shown) are formed, and the manufacture of the solid-state imaging device 31 according to the second embodiment is completed.

図12は、本発明の実施例3に係る固体撮像素子41の構造を示す平面図である。実施例2との違いは、実施例3では、各光電変換部3に転送電極が4つ形成され、4相駆動方式となっていることである。4つの転送電極は、2つの第1転送電極13及び2つの第2転送電極15からなる。   FIG. 12 is a plan view showing the structure of the solid-state imaging device 41 according to the third embodiment of the present invention. The difference from the second embodiment is that, in the third embodiment, four transfer electrodes are formed in each photoelectric conversion unit 3 and a four-phase driving method is adopted. The four transfer electrodes include two first transfer electrodes 13 and two second transfer electrodes 15.

以下、本実施例の固体撮像素子41の製造方法について、図13を用いて説明する。図13において、(a)、(b)及び(c)は、それぞれ図1におけるI−I断面図、II−II断面図及びIII−III断面図である。   Hereinafter, the manufacturing method of the solid-state image sensor 41 of the present embodiment will be described with reference to FIG. In FIG. 13, (a), (b), and (c) are an II sectional view, an II-II sectional view, and an III-III sectional view, respectively, in FIG.

鋳型層19を形成するまでの工程は、実施例2と同様である。
次に、2つの第1転送電極用導電体13aが各光電変換部3に対応するように、第1転送電極用導電体13aを形成し、図13に示す構造を得る。
この後の工程は、実施例2と共通する。
The steps until the template layer 19 is formed are the same as those in the second embodiment.
Next, the first transfer electrode conductors 13a are formed so that the two first transfer electrode conductors 13a correspond to the photoelectric conversion units 3, and the structure shown in FIG. 13 is obtained.
The subsequent steps are the same as those in the second embodiment.

このように、本実施例によれば、各光電変換部3に対応する第1転送電極用導電体13aの数を変えることにより、容易に、2+n相駆動方式の固体撮像素子を形成することができることが分かる。   As described above, according to the present embodiment, by changing the number of first transfer electrode conductors 13a corresponding to each photoelectric conversion unit 3, it is possible to easily form a solid-state imaging device of a 2 + n-phase driving method. I understand that I can do it.

本発明の実施例1に係る固体撮像素子の構造を示す平面図である。It is a top view which shows the structure of the solid-state image sensor which concerns on Example 1 of this invention. 本発明の実施例1に係る固体撮像素子の構造を示す断面図である。It is sectional drawing which shows the structure of the solid-state image sensor which concerns on Example 1 of this invention. 本発明の実施例1に係る固体撮像素子の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the solid-state image sensor which concerns on Example 1 of this invention. 本発明の実施例1に係る固体撮像素子の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the solid-state image sensor which concerns on Example 1 of this invention. 本発明の実施例1に係る固体撮像素子の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the solid-state image sensor which concerns on Example 1 of this invention. 本発明の実施例1に係る固体撮像素子の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the solid-state image sensor which concerns on Example 1 of this invention. 本発明の実施例1に係る、鋳型層の第1開口部の斜面の角度を示す断面図である。It is sectional drawing which shows the angle of the slope of the 1st opening part of the casting_mold | template layer based on Example 1 of this invention. 本発明の実施例1に係る、層間絶縁膜の構造を示す断面図である。It is sectional drawing which shows the structure of the interlayer insulation film based on Example 1 of this invention. 本発明の実施例2に係る固体撮像素子の構造を示す平面図である。It is a top view which shows the structure of the solid-state image sensor which concerns on Example 2 of this invention. 本発明の実施例2に係る固体撮像素子の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the solid-state image sensor which concerns on Example 2 of this invention. 本発明の実施例2に係る固体撮像素子の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the solid-state image sensor which concerns on Example 2 of this invention. 本発明の実施例3に係る固体撮像素子の構造を示す平面図である。It is a top view which shows the structure of the solid-state image sensor which concerns on Example 3 of this invention. 本発明の実施例3に係る固体撮像素子の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the solid-state image sensor which concerns on Example 3 of this invention. 従来の固体撮像素子の構造を示す平面図である。It is a top view which shows the structure of the conventional solid-state image sensor. 従来の固体撮像素子の構造を示す断面図である。It is sectional drawing which shows the structure of the conventional solid-state image sensor.

符号の説明Explanation of symbols

1、31、41、51 固体撮像素子
2、52 基板
3、53 光電変換部
3a 光電変換部列
5、55 分離領域
7、57 電荷転送領域
9、59 ゲート読み出し部
11、61 ゲート絶縁膜
13、63 第1転送電極
15、65 第2転送電極
13a 第1転送電極用導電体
15a 第2転送電極用導電体
17、67 層間絶縁膜
19 鋳型層
23 第1開口部
25 第2開口部
DESCRIPTION OF SYMBOLS 1, 31, 41, 51 Solid-state image sensor 2, 52 Board | substrate 3, 53 Photoelectric conversion part 3a Photoelectric conversion part row | line | column 5,55 Separation area | region 7,57 Charge transfer area | region 9,59 Gate readout part 11,61 Gate insulating film 13, 63 First transfer electrode 15, 65 Second transfer electrode 13 a First transfer electrode conductor 15 a Second transfer electrode conductor 17, 67 Interlayer insulating film 19 Template layer 23 First opening 25 Second opening

Claims (8)

基板の受光面側に、実質的に一列に配列された複数の光電変換部からなり、かつ、互いに実質的に平行に延びるように複数の光電変換部列を形成し、(2)それぞれ隣接する光電変換部列の間に細長い第1開口部を有する鋳型層を形成し、(3)前記光電変換部列と交差し、互いに実質的に平行に延び、かつ、第1開口部においては第1開口部内に入り込むように複数の細長い第1転送電極用導電体を形成し、(4)第1開口部内に入り込んだ第1転送電極用導電体の側面上であって、鋳型層の上面よりも低い位置に層間絶縁膜を形成し、(5)それぞれ隣接する第1転送電極用導電体の間を埋めるように、第2転送電極用導電体を形成し、(6)第1及び第2転送電極用導電体が互いに絶縁されるように第1及び第2転送電極用導電体を平坦化することにより、第1及び第2転送電極用導電体をパターニングして、第1及び第2転送電極を形成する工程を備える固体撮像素子の製造方法。   On the light receiving surface side of the substrate, a plurality of photoelectric conversion unit rows are formed so as to be substantially parallel to each other, and (2) are adjacent to each other. Forming a template layer having a long and narrow first opening between the photoelectric conversion unit rows; (3) intersecting the photoelectric conversion unit row and extending substantially parallel to each other; A plurality of elongated first transfer electrode conductors are formed so as to enter the opening, and (4) on the side surface of the first transfer electrode conductor that has entered the first opening, and more than the upper surface of the template layer. An interlayer insulating film is formed at a low position, (5) a second transfer electrode conductor is formed so as to fill between the adjacent first transfer electrode conductors, and (6) first and second transfers. Flatten the first and second transfer electrode conductors so that the electrode conductors are insulated from each other. By reduction, by patterning a conductor for the first and second transfer electrodes, the manufacturing method of the solid-state imaging device comprising a step of forming a first and second transfer electrodes. 工程(2)において、鋳型層は、それぞれ隣接する光電変換部であって、同じ光電変換部列に属するものの間に第2開口部を有し、第2開口部は、第2開口部を挟んで隣接する第1開口部を接続し、
工程(3)において、第1転送電極用導電体は、第2開口部においては第2開口部内に入り込んで、第2開口部の一部を埋めるように形成され、
工程(4)は、第1又は第2開口部内に入り込んだ第1転送電極用導電体の側面上であって、鋳型層の上面よりも低い位置に層間絶縁膜を形成する工程であり、
工程(5)は、それぞれ隣接する第1転送電極用導電体の間、及び第2開口部の残りを埋めるように、第2転送電極用導電体を形成する工程である、
請求項1に記載の製造方法。
In the step (2), each of the template layers is a photoelectric conversion unit adjacent to each other, and has a second opening between those belonging to the same photoelectric conversion unit row, and the second opening sandwiches the second opening. Connect adjacent first openings with
In the step (3), the first transfer electrode conductor is formed in the second opening so as to enter the second opening and fill a part of the second opening,
Step (4) is a step of forming an interlayer insulating film on the side surface of the first transfer electrode conductor that has entered the first or second opening and at a position lower than the upper surface of the mold layer.
Step (5) is a step of forming the second transfer electrode conductor so as to fill in the space between the adjacent first transfer electrode conductors and the remainder of the second opening.
The manufacturing method according to claim 1.
工程(2)において、鋳型層は、基板上に絶縁層を形成し、ドライエッチングにより、所定の領域をエッチングすることにより形成され、
鋳型層の第1開口部は、その側壁が基板表面に対して90〜135度の角度で形成される請求項1に記載の製造方法。
In step (2), the template layer is formed by forming an insulating layer on the substrate and etching a predetermined region by dry etching.
The manufacturing method according to claim 1, wherein the first opening of the mold layer has a side wall formed at an angle of 90 to 135 degrees with respect to the substrate surface.
工程(3)において、複数の第1転送電極用導電体が、各光電変換部に対応する請求項1に記載の製造方法。   The manufacturing method according to claim 1, wherein in the step (3), the plurality of first transfer electrode conductors correspond to the respective photoelectric conversion units. 工程(4)において、層間絶縁膜は、第1転送電極用導電体を熱酸化することによって形成される請求項1に記載の製造方法。   2. The manufacturing method according to claim 1, wherein in step (4), the interlayer insulating film is formed by thermally oxidizing the first transfer electrode conductor. 工程(4)において、層間絶縁膜は、第1転送電極用導電体を覆う絶縁膜をCVD法により形成し、この絶縁膜をエッチバックすることにより形成される請求項1に記載の製造方法。   2. The manufacturing method according to claim 1, wherein in step (4), the interlayer insulating film is formed by forming an insulating film covering the first transfer electrode conductor by a CVD method and etching back the insulating film. 層間絶縁膜は、その厚さが150nm以下である請求項5又は6に記載の製造方法。   The manufacturing method according to claim 5 or 6, wherein the interlayer insulating film has a thickness of 150 nm or less. 工程(6)において、平坦化は、CMP法により行う請求項1に記載の製造方法。   The manufacturing method according to claim 1, wherein in the step (6), the planarization is performed by a CMP method.
JP2004074817A 2004-03-16 2004-03-16 Manufacturing method of solid-state imaging device Expired - Fee Related JP4382543B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004074817A JP4382543B2 (en) 2004-03-16 2004-03-16 Manufacturing method of solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004074817A JP4382543B2 (en) 2004-03-16 2004-03-16 Manufacturing method of solid-state imaging device

Publications (2)

Publication Number Publication Date
JP2005268309A JP2005268309A (en) 2005-09-29
JP4382543B2 true JP4382543B2 (en) 2009-12-16

Family

ID=35092580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004074817A Expired - Fee Related JP4382543B2 (en) 2004-03-16 2004-03-16 Manufacturing method of solid-state imaging device

Country Status (1)

Country Link
JP (1) JP4382543B2 (en)

Also Published As

Publication number Publication date
JP2005268309A (en) 2005-09-29

Similar Documents

Publication Publication Date Title
JP4947931B2 (en) Semiconductor device
TWI627733B (en) Memory device and method for fabricating the same
EP2372772B1 (en) Semiconductor device and method of making the same
KR101692389B1 (en) A vertical type semiconductor device and method of manufacturing the same
JP3671889B2 (en) Semiconductor device and manufacturing method thereof
JP3671890B2 (en) Semiconductor device and manufacturing method thereof
CN109962045B (en) Semiconductor device including via plug
JP5114844B2 (en) Manufacturing method of semiconductor device
JP2012028805A (en) Manufacturing method of semiconductor device
JP4822792B2 (en) Semiconductor device and manufacturing method thereof
JP2008205379A (en) Nonvolatile semiconductor memory and its production process
US9379233B2 (en) Semiconductor device
JP4382543B2 (en) Manufacturing method of solid-state imaging device
JP3737466B2 (en) Solid-state imaging device and manufacturing method thereof
JP4194295B2 (en) Manufacturing method of solid-state imaging device
TW202123424A (en) Memory device and method of manufacturing the same
JP4159306B2 (en) Solid-state imaging device and manufacturing method thereof
JP2003332554A (en) Method for manufacturing solid-state image pickup device
JP4705791B2 (en) Manufacturing method of solid-state imaging device
JP3255116B2 (en) Solid-state imaging device and method of manufacturing the same
JP2006216655A (en) Charge transfer element and its manufacturing method
JP3675381B2 (en) Manufacturing method of semiconductor device
KR101137931B1 (en) Fin capacitor for semiconductor device and method for fabricating the same
KR100877242B1 (en) Method for manufacturing an image sensor
JP2009060026A (en) Manufacturing method of solid-state imaging element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090917

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees