JP4380878B2 - 超電導素子およびその製造方法 - Google Patents
超電導素子およびその製造方法 Download PDFInfo
- Publication number
- JP4380878B2 JP4380878B2 JP2000069236A JP2000069236A JP4380878B2 JP 4380878 B2 JP4380878 B2 JP 4380878B2 JP 2000069236 A JP2000069236 A JP 2000069236A JP 2000069236 A JP2000069236 A JP 2000069236A JP 4380878 B2 JP4380878 B2 JP 4380878B2
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- superconducting electrode
- electrode
- interlayer insulating
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の属する技術分野】
本発明は、超電導素子およびその製造方法に関し、特に超電導体として酸化物超電導体を用いたジョセフソン接合を含む超電導集積回路に適用されるものである。
【0002】
【従来の技術】
超電導集積回路に用いられる基本素子であるジョセフソン接合は、2つの超電導電極の間に絶縁体または常伝導体からなる薄いバリア層を挟んだものである。従来のPbやNb等の金属超電導体を用いた超電導回路の場合、積層型のジョセフソン接合が一般的に用いられている。図2に積層型のジョセフソン接合の構造を示す。図2に示すように、基板1上に形成された超電導グランドプレーン2上に、第1の層間絶縁層7を介して下部超電導電極3、バリア層6、および上部超電導電極4を順次形成することによりジョセフソン接合が作製されている。下部の超電導配線としては下部超電導電極3をそのまま用いる。上部の超電導配線としては、接合部を作製した後、その周辺に絶縁層を設け、上部超電導電極と接続するように形成された超電導配線層5を用いる。このジョセフソン接合は積層型の構造であるため、上下の配線層のクロスオーバーが可能な二層配線を実現できる。最初にグランドプレーン2を設けた理由は、上下の超電導配線をマイクロストリップ線路の構造とするためである。なお、この図には示していないが、グランドプレーン2と下部超電導電極3との間に超電導コンタクトを設けて、下部超電導電極3を接地することがしばしば行われる。
【0003】
一方、酸化物超電導体を用いたジョセフソン接合では、例えば文献Applied Physics Letters, Volume 59, 1991, page 2754に開示されているランプエッジ接合構造が一般的に用いられる。図3(a)および(b)に従来のランプエッジ型ジョセフソン接合の一例を示す。図3(a)は平面図、図3(b)は図3(a)のA−A’線に沿う断面図である。図3に示すように、基板1上に形成された超電導グランドプレーン2上に第1の層間絶縁層7が形成され、この第1の層間絶縁層7の一部をエッチングすることによりコンタクトホールが形成されている。第1の層間絶縁層7上に下部超電導電極3および第2の層間絶縁層8が順次積層されている。グランドプレーン2と下部超電導電極3はコンタクトホールの底部で超電導コンタクト11をなしている。下部超電導電極3および第2の層間絶縁層8はその一部がエッチングされ、基板1面に対して傾斜した端面を有する。下部超電導電極3の端面にバリア層6が形成され、このバリア層6を介して上部超電導電極5を形成することにより、ランプエッジ型ジョセフソン接合が作製されている。なお、図3では、基板1上に形成したグランドプレーン2の上に層間絶縁層7を介して接合を作製しているが、逆に接合の上部に層間絶縁層を設けてその上にグランドプレーンを形成してもよい。
【0004】
図4(a)〜(d)を参照して従来のランプエッジ接合の作製プロセスを説明する。この図では簡単のために、超電導グランドプレーンを省略している。最初に図4(a)に示すように、基板1の上に下部超電導電極3と層間絶縁層7を積層した二層膜を作製する。次に図4(b)に示すように、下部超電導電極3と層間絶縁層7の二層膜の一部をエッチングして基板面からある傾斜角を持つような端面を形成する。この傾斜角を持つ端面のことをランプエッジ13と呼ぶ。続いて図4(c)に示すように、ランプエッジ13の上にバリア層6を介して上部超電導電極14を形成する。最後に図4(d)に示すように、上部超電導電極4を加工して接合の幅および上部超電導配線を規定する。
【0005】
傾斜角が急なランプエッジの上に酸化物超電導体を堆積した場合、例えば文献Journal of Applied Physics, Volume 78,1995,page 1131に示されるように、平坦な部分の上ではc軸配向膜が成長するのに対して、急な傾斜面の上ではa軸またはb軸配向膜が成長する。その結果、上部超電導電極の折れ曲がりの位置に結晶粒界が形成され、この部分が意図しないジョセフソン接合として機能する。このことを避けるために、ランプエッジは傾斜角が通常45゜未満になるように加工される。
【0006】
図3および図4において、下部超電導電極および上部超電導電極は超電導配線層としても用いられる。したがって、積層型のように新たな配線層の形成を必要とせず、プロセスが簡単になる点はランプエッジ接合の利点である。しかし、図3および図4は下部超電導電極および上部超電導電極が実質的に同一平面上に存在する平面型の構造であるため、上下の配線層のクロスオーバーができない1層配線となるという欠点がある。
【0007】
積層型のジョセフソン接合に対するランプエッジ接合の利点は、積層型では接合の縦横の寸法が光リソグラフィーの精度で決まるのに対し、ランプエッジ型では接合寸法の1つが下部超電導電極の厚さで決まるため非常に小さい面積の接合を作製することができる点にある。ここで、超電導ギャップの大きい酸化物超電導体の場合、接合の臨界電流密度Jcも大きくなり105A/cm2以上のJcが普通に観測される。しかし、超電導回路を動作させるためには、後述する理由により接合の臨界電流Icの大きさをそれほど大きくできない。したがって、酸化物超電導体を用いた接合の場合には、ランプエッジ構造を採用して接合面積を小さくすることが必須であるといえる。
【0008】
次に、ジョセフソン接合を実際の超電導集積回路に応用する場合の制約について述べる。近年、超電導集積回路の分野において盛んに研究されている回路は、文献IEEE Transactions on Applied Superconductivity, Volume 1, 1991, page 3に記載されているように、1個の磁束量子(SFQ:Single Flux Quantum)を情報担体として用いるものである。このような回路では、ジョセフソン接合を超電導線路でつないだ閉ループ構造の中にSFQを蓄え、ジョセフソン接合を通り抜けて閉ループ間でSFQを転送させる。したがって、SFQ回路の動作条件は、閉ループの中にSFQが全く存在できないか、あっても1個だけとなる条件である。言い換えると、閉ループのインダクタンスL1とジョセフソン接合の臨界電流Icの積はSFQと同程度である必要がある。このことは、下記(1)式の関係を満足しなければならないことを意味している。
【0009】
【数1】
【0010】
回路が正常に動作するためのIcの下限は熱雑音で決まるため、熱雑音に打ち勝つ程度の大きさのIcが必要となる。一方、Icの上限は、(1)式の関係に基づいて閉ループのインダクタンスL1の下限によって決まる。
【0011】
ここで、超電導配線の単位長さあたりのインダクタンスLは下記(2)式で与えられる。
【0012】
【数2】
【0013】
式中、μ0は真空の透磁率、Wは超電導配線の幅、hは超電導配線とグランドプレーンの間の層間絶縁層の厚さ、λ1,λ2はそれぞれ超電導配線およびグランドプレーンの磁場侵入長、b1、b2はそれぞれ超電導配線およびグランドプレーンの膜厚である。また、κはWとhから計算される係数であり、通常0.7から1の間の値をとる。(2)式から明らかなように、線幅Wを路線の長さに比べて小さくするのはインダクタンスを増加させることになり好ましくない。逆に線幅Wを大きくすればインダクタンスは減少するが、このことは回路パターンを大きくするのに加えて浮遊容量も大きくするので限界がある。
【0014】
酸化物超電導体でよく使われるラップエッジ接合の場合、以下に述べる事情により超電導配線の線幅Wの大きさが制限されているために回路設計の上で特に問題となっている。図3(a)に示すように、ランプエッジ接合の幅は接合近傍の上部超電導電極4の線幅a1によって決まる。ランプエッジ接合の面積はこの線幅a1と下部超電導電極3の膜厚b1の積で表される。酸化物超電導体を用いた場合には臨界電流密度Jcが大きいので、所望の値のIcを得るためには接合面積を小さくしなければならない。しかし、下部超電導電極3の膜厚b1は磁場侵入長よりも小さくできないので、接合面積を小さくするには接合の幅a1の方を小さくしなればならない。この結果、接合近傍の上部超電導配線4の幅が狭くなり、インダクタンスが大きくなる。線幅a1の部分の長さa2を短くすればこの部分のインダクタンスを小さくできるが、この長さa2は光リソグラフィーの合わせ精度で制限されるため、無制限に小さくすることはできない。結果として、ランプエッジ接合の近傍には余分なインダクタンスが必ず付随することになり、回路設計を困難にしている。しかも、酸化物超電導体は金属超電導体よりも本質的に磁場侵入長が大きいため、単位長さあたりのインダクタンスが大きくなる傾向がある。
【0015】
ランプエッジ接合を集積回路で使う場合のもう一つの問題点は、前述したように従来の構造のままでは1層配線となり、配線のクロスオーバーができないという点である。一定規模以上の集積回路を作製するには配線同士のクロスオーバーは不可欠である。なお、酸化物超電導体を用いて積層型のジョセフソン接合を作製し、配線のクロスオーバーを実現することは現実的ではない。これは、積層型ではリソグラフィーの限界から接合面積を小さくするのが困難なことに加えて、酸化物超電導体を用いて積層型の接合を作製するにはプロセス上の困難も大きいことによる。具体的には、酸化物超電導体では全ての膜をエピタキシャル成長が可能な温度で製膜しなければならないので、金属超電導体のプロセスでしばしば用いられているレジストを用いたリフトオフは使えない。また、前述したように急な段差の上に酸化物超電導薄膜を製膜すると、その折れ曲がりの位置に結晶粒界を生じて超電導配線の臨界電流密度を低減させてしまうので、積層型でも全てのパターンの端面を緩やかな傾斜を持つように作製しなければならない。上記の理由により、これまで試験的に小規模の回路を酸化物超電導体で作製する場合には、上下の配線を簡単に形成できる従来のランプエッジ構造が採用されており、配線のクロスオーバーができないという問題は解決できていない。
【0016】
【発明が解決しようとする課題】
上述したように、超電導ギャップの大きい酸化物超電導体を用いたジョセフソン接合では臨界電流密度が大きいために、接合面積を小さくすることが必要である。ランプエッジ接合は接合面積を小さくできるという利点があるが、金属超電導体でよく用いられている積層型接合に比べると、集積回路を作製するうえでの構造上の制約が多い。制約の一つは上部超電導配線の幅で接合の幅を規定するために接合の近くの配線のインダクタンスが大きくなることであり、もう一つはランプエッジ接合が準平面型の構造であるため集積回路に不可欠な配線のクロスオーバーができないことである。
【0017】
本発明の目的は、ランプエッジ型の利点を生かして接合面積を小さくし、しかも接合近傍の余分なインダクタンスを小さくするとともに、配線のクロスオーバーも可能な接合構造を有する超電導素子およびその製造方法を提供することにある。
【0018】
【課題を解決するための手段】
本発明に係る第1の超電導素子は、基板と、前記基板上に形成され基板面に対して傾斜した端面を有する下部超電導電極および層間絶縁膜と、少なくとも前記下部超電導電極の端面に形成されたバリア層と、前記バリア層を介して前記下部超電導電極とランプエッジ型ジョセフソン接合をなすように形成された上部超電導電極と、前記上部超電導電極に接続された超電導配線層とを具備した超電導素子において、前記上部超電導電極と前記超電導配線層とのコンタクト部が前記下部超電導電極上に形成された前記層間絶縁膜の上面と実質的に同じ平面にあることを特徴とする。
【0019】
本発明に係る上記の超電導素子の製造方法は、基板上に直接、または基板上に形成された超電導グランドプレーンおよび層間絶縁層を介して、下部超電導電極および層間絶縁膜を形成する工程と、前記下部超電導電極および層間絶縁膜の一部をエッチングして基板面に対して傾斜した端面を形成する工程と、前記傾斜した端面のうち少なくとも下部超電導電極を覆うようにバリア層を形成する工程と、前記バリア層上に前記下部超電導電極とランプエッジ型ジョセフソン接合をなすように上部超電導電極を形成する工程と、前記下部超電導電極、層間絶縁膜および上部超電導電極の全面を平坦化膜で覆う工程と、前記平坦化膜とともに前記上部超電導電極を平坦化して、前記下部超電導電極上の層間絶縁膜上面で前記上部超電導電極の一部を露出させる工程と、前記上部超電導電極の露出部と接続する超電導配線層を形成する工程とを具備したことを特徴とする。
【0020】
従来のランプエッジ接合の構造では、図3に示したように、光リソグラフィーの合わせ精度の関係上、第2の層間絶縁膜8上にも上部超電導電極4が必ず存在している。以下、この部分はオーバーハング部10と呼ぶ。従来は、上部超電導電極4のうちオーバーハング部10と反対側の部分が配線層として使用されており、オーバーハング部10自体は余分な部分であった。
【0021】
これに対して本発明に係る第1の超電導素子は、図1に示すように、上部超電導電極4と超電導配線層5との超電導コンタクト12を下部超電導電極3上の層間絶縁膜8上面と実質的に同一平面で形成し、オーバーハング部10の上端に超電導配線層5を超電導接続した構造を有する。この場合、ジョセフソン接合と超電導配線層10との間の距離は第2の層間絶縁層8の膜厚で決まるので、この距離を短くすることができ、従来のランプエッジ構造で問題となっていた接合近傍のインダクタンスを小さくすることができる。
【0022】
図5(a)〜(d)を参照して、本発明に係る第1の超電導素子の製造方法を概略的に説明する。最初に図5(a)に示すように、従来と同様の構造のランプエッジ接合を作製する。上部超電導電極4の端面も緩やかな傾斜を持つように作製している。これは、この後のプロセスで上部超電導電極4の上部に層間絶縁層を介して超電導配線層を積層したときに、上部超電導電極4の段差部において結晶粒界が生じないようにするためである。次に図5(b)のように、全体を第3の層間絶縁層9で覆う。その後、図5(c)に示すように、化学的機械研磨法またはエッチバック法により表面を平坦化する。この平坦化プロセスが本発明の製造方法の骨子であり、平坦化によって上部超電導電極4のオーバーハング部10の上端を平坦化面14と同じ平面で表面に露出させることができる。最後に図5(d)に示すように、平坦化によって露出したオーバーハング部10の上端に超電導配線層5を接続する。以上の工程により、配線のクロスオーバーを可能にするとともに接合近傍のインダクタンスを低減するという2つの課題を同時に解決できる。
【0023】
本発明に係る第2の超電導素子は、基板と、前記基板上に形成された超電導グランドプレーンと、前記超電導グランドプレーン上に形成され基板面に対して傾斜した端面を有する第1の層間絶縁膜、下部超電導電極および第2の層間絶縁膜と、少なくとも前記下部超電導電極の端面に形成されたバリア層と、前記バリア層を介して前記下部超電導電極とランプエッジ型ジョセフソン接合をなすように形成され、かつ前記第1の層間絶縁膜の端面から露出した前記超電導グランドプレーンと接続された上部超電導電極とを具備したことを特徴とする。
【0024】
従来のランプエッジ接合では、図3に示すように、グランドプレーン2上に層間絶縁層7を介して上部超電導電極4が形成されており、上部超電導電極4とグランドプレーン2とが直接接続されることはなかった。超電導素子のアースをとるには、グランドプレーン2上の層間絶縁層7にコンタクトホールを開け、下部超電導電極3を製膜してグランドプレーン2との超電導コンタクトをとる方法が通常用いられていた。
【0025】
これに対して本発明に係る第2の超電導素子では、図6に示すように、下部超電導電極3およびその上の第2の層間絶縁膜8をエッチングして傾斜した端面を形成する際に、さらにグランドプレーン2上の第1の層間絶縁層7もエッチングして傾斜した端面を形成する。その後、傾斜した端面にバリア層6を介して上部超電導電極4を形成することにより、ランプエッジ型ジョセフソン接合を形成するとともに、上部超電導電極6と超電導グランドプレーン2との超電導コンタクトをとる。この場合、ジョセフソン接合とグランドプレーン2との距離は、グランドプレーン2上の層間絶縁層7の膜厚で決まるので、その距離を短くすることができ、従来のランプエッジ構造で問題となっていた接合近傍のインダクタンスを小さくすることができる。そして、図6のランプエッジ接合の構造と図3(b)の従来のランプエッジ接合の構造とを組み合わせて使用することにより、超電導回路のレイアウト上の制約を軽減することが可能になる。
【0026】
また、本発明の第1の超電導素子の構造および第2の超電導素子の構造を併用し、上部超電導電極の上端に超電導配線層を接続するとともに、上部超電導電極をグランドプレーンに接続してもよい。
【0027】
【発明の実施の形態】
以下に本発明を詳細に説明する。まず、本発明において使用される材料について説明する。
【0028】
超電導薄膜としてはYBa2Cu3O7-x(YBCO)、Bi2Sr2CaCu2Oxなど、全ての酸化物超電導体を使用できる。
【0029】
基板としては超電導薄膜と擬似的に格子整合して化学反応を起こさない材料が使用される。代表的にはSrTiO3(100)基板が挙げられるが、その他にもLaAlO3、NdGaO3などを使用できる。また、CeO2などの適当なバッファ層を挿入したSi基板も用いることができる。
【0030】
層間絶縁層にも超電導薄膜と擬似的に格子整合する材料が使用され、代表的にはSrTiO3(STO)が挙げられる。層間絶縁層は比誘電率が小さいことが望ましいので、STOよりも比誘電率が小さい材料であるCeO2、Sr2AlTaO6、Sr2AlNbO6などが代替材料の候補として挙げられる。ただし、CeO2は島状成長しやすく表面の平滑な薄膜を得るためには成長条件の最適化が必要になる。また、文献IEEE Transactions on Applied Superconductivity, Volume 9, 1999, page 1990に記載されているように、Sr2AlTaO6およびSr2AlNbO6は酸素を拡散させにくいため、ヴィアホールを開けて酸素拡散を容易にするなどの工夫が必要になる。このように製膜の容易さという観点ではSTOが有利であるが、実用的な集積回路の性能を考慮すればプロセスを最適化してこれらの代替材料を用いることが望ましい。
【0031】
バリア層の材料の代表例としては超電導特性を示さない層状ペロブスカイト酸化物であるPrBa2Cu3O7-y(PBCO)が挙げられるが、Coなどの不純物元素をドーピングして超電導性を弱めたYBCO、または酸化物超電導体との格子整合性の良好なSTO、NdGaO3などの材料も使用できる。また、バリア層として、文献Applied Physics Letters, Volume 71, 1997, page 2526またはIEEE Transactions on Applied Superconductivity, Volume 9, 1999, page 3141に記載されているように、下部超電導電極YBCOの表面改質層を利用することも可能である。この場合、バリア層の製膜プロセスを省略することができる。
【0032】
上記の各層の製膜法としては、オフアクシススパッタ法、レーザー蒸着法、化学気相成長法などの方法を使用できる。
【0033】
なお、本発明は特に酸化物超電導体の応用を意図しているが、Nb系の金属超電導体において微小面積のジョセフソン接合を形成して超電導集積回路を作製する場合にも適用できる。
【0034】
(実施形態1)
本発明に係る第1の超電導素子の構造およびその製造方法を、図7〜図11の(a)〜(n)を参照して詳細に説明する。なお、実際の回路においては多数個のジョセフソン接合が集積されるが、ここでは発明の骨子を説明するのが目的であるので、1個の接合で代表している。また、通常の超電導回路においては負荷抵抗が用いられる場合が多いが、負荷抵抗は本発明に直接関係ないので省略している。一方、超電導グランドプレーンと超電導下部電極との間の超電導コンタクト11も本発明の構造には直接関係ないが、本発明に直接関係している上部超電導電極と超電導配線層との超電導コンタクト12の製造方法と対比させるために説明に含めている。
【0035】
まず、製膜チャンバー内にSTO(100)基板、YBCOターゲットおよびSTOターゲットを設置してオフアクシススパッタを行い、図7(a)に示すように、STO(100)基板1上に超電導グランドプレーン2および第1の層間絶縁膜7を形成する。具体的には、基板温度を790℃に設定し、製膜チャンバーにAr(70%)/O2(30%)を導入して圧力を200mTorrに設定し、YBCOターゲットをスパッタし、STO(100)基板1上に厚さ約200nmのYBCO薄膜を製膜してグランドプレーン2を作製する。続いて、同一条件でSTOターゲットをスパッタし、厚さ約200nmのSTO薄膜を製膜して第1の層間絶縁層7を作製する。その後、1気圧の酸素中で試料を室温まで冷却する。
【0036】
この工程において、超電導薄膜の磁場侵入長を小さくしてインダクタンスの小さな超電導配線を実現するためには、完全なc軸配向のYBCO薄膜を作製することが重要である。上記の製膜条件では基板温度を約750℃以上に設定することにより、a軸配向粒の混入しない完全なc軸配向のYBCO薄膜を作製することができる。
【0037】
試料を製膜チャンバーから取り出し、全面にレジスト(シプレイ社、S1808)を約0.8μmの厚さにスピンコートする。光リソグラフィーにより露光・現像して、超電導コンタクトを形成すべき領域が開口したレジストパターン15を作製する。この試料を125℃のホットプレート上に置き、20分間ポストベークを行うことによりレジストをリフローさせ、基板面に対して傾斜角をもったレジスト端面を得る(図7(b)図示)。なお、リフローの最適温度は用いるレジストに応じて適宜設定される。
【0038】
試料を回転させながら、レジストパターン15をマスクとしてArイオンミリングを行い、レジストに覆われていない部分のSTO層間絶縁膜7をエッチングして、ヴィアホール16を形成し、YBCOグランドプレーン2の表面を露出させる。なお、文献Applied Physics Letters, Volume 61, 1992, page 228に記載されているように、2次イオン質量分析器を用いてSr、Ti、Y、Ba、Cuの信号をモニターすることにより、エッチングの終点を容易に検出できる。このように、予めレジストリフローによってレジストパターンの端面に緩やかな傾斜を持たせておき、次に試料を回転させながらArイオンミリングを用いてエッチングを行うことにより、エッチングされた第1の層間絶縁層7の端面に45゜以下の緩やかな傾斜を持たせることができる。その後、レジストをアセトンで除去し、さらにプラズマアッシャーで30分間酸素プラズマを照射してレジストを完全に除去する。図7(c)に緩やかな傾斜を持つヴィアホール16を示す。
【0039】
レジスト除去後、プロセスにおける表面の汚染をクリーニングする目的で、Arイオンミリングで表面を軽くエッチングする。その後、ランプエッジ接合を構成する下部超電導電極および層間絶縁層を形成するプロセスに先立ってグランドプレートの表面状態を修復する。このために、試料を製膜チャンバー中に入れ、酸素雰囲気中においてYBCOの製膜温度である790℃まで昇温する。このアニール過程で、最初のArイオンミリング工程でアモルファス化していたYBCO膜の表面が再結晶化するとともに、ミリング工程で生じた表面近傍の欠陥が除去される。ヴィアホールにおいてグランドプレーンと下部超電導電極とが十分な臨界電流を持つ良好な超電導コンタクトを形成するためには、アニールによってYBCOの加工表面を回復させるのに十分な程度の温度に保持し、かつその温度でYBCOの表面が分解しない酸素圧力を保持する必要がある。我々は種々の基板温度と酸素条件でYBCO薄膜を用いて超電導コンタクトを形成した結果、概ね100mTorrの酸素雰囲気中で基板温度を780℃以上に設定すると、50Kでの臨界電流密度が1×106A/cm2以上の比較的良好な超電導コンタクトが得られることを見出している。ここでは、ECRプラズマで生じる活性酸素を照射して、YBCO表面における実効的な活性酸素濃度を高めることによってYBCOの加工表面を十分に回復させ、YBCO表面の安定性を高めている。なお、使用する超電導体の種類に応じて表面の安定性は異なるので、YBCO以外の材料を用いる場合には、それぞれの超電導体に適した基板温度と酸素分圧を設定する。
【0040】
図7(d)に示すように、厚さ約200nmのYBCO薄膜からなる下部超電導電極3、および厚さ約200nmのSTOからなる第2の層間絶縁層8を連続して製膜する。その後、1気圧酸素中で冷却し、試料を製膜チャンバーから取り出す。
【0041】
ランプエッジ形状を形成するために、光リソグラフィーにより図8(e)に示す形状のレジストパターン19を形成する。レジストパターンの形成条件は図7(b)でヴィアホール開口のために用いたレジストパターンの形成条件と同じであり、リフローによってレジストの端面に傾斜角をもたせている。
【0042】
試料を回転させながら、レジストパターン19をマスクとしてArイオンミリングを行い、レジストに覆われていない部分のSTO層間絶縁膜8とその下のYBCO下部超電導電極3をエッチングしてランプエッジ13の形状を得る。ここで形成されるランプエッジ13の基板面に対する傾斜角は約20゜である。その後、アセトンとプラズマアッシャーによりレジストを完全に除去する。図8(f)にランプエッジ13の形状を示す。この工程で、ランプエッジ13の基板面に対する傾斜角は、レジストの種類、レジストのポストベーク温度、Arイオンミリングの条件によって調整できる。
【0043】
ランプエッジ形成後、バリア層および上部超電導電極を製膜してジョセフソン接合を形成するプロセスに先立って下部超電導電極の表面状態を修復する。このために、再び試料を製膜チャンバーに入れ、ECRプラズマによる活性酸素中においてYBCOの製膜温度である790℃まで昇温する。この場合も、再現性のよいジョセフソン接合を形成するためには、イオンミリングによって生じたYBCO表面のダメージ層をアニールによって完全に回復させることが重要である。
【0044】
基板温度を790℃に設定し、製膜チャンバーにAr(70%)/O2(30%)を導入して圧力を200mTorrに設定し、図8(g)に示すように、厚さ約50nmのPBCOからなるバリア層6、厚さ約300nmのYBCOからなる上部超電導電極4、および厚さ約50nmのSTOからなるプロセス保護層17を製膜する。その後、1気圧の酸素中で試料を室温まで冷却する。ここでは、超電導特性を示さないPBCOを堆積してバリア層を形成しているが、前述した文献Applied Physics Letters, Volume 71, 1997, page 2526またはIEEE Transactions on Applied Superconductivity, Volume 9, 1999, page 3141に示されているように、プロセス中に生じるYBCOランプエッジ表面の改質層をバリア層として用いることもできる。この場合には、YBCO表面のダメージ層をアニール工程で完全に回復させるのではなく、エッチングおよびアニールによってYBCO表面を改質してYBCOとは異なる超電導性を示さない層を形成する。
【0045】
試料を製膜チャンバーから取り出した後、ジョセフソン接合の幅を規定するために、光リソグラフィーにより図9(h)に示すレジストパターン20を形成する。レジスト20の形成条件はこれまでのレジストの形成条件とまったく同様であり、リフローによってレジストの端面に傾斜角をもたせている。従来のランプエッジ接合では、上部超電導電極が上部超電導配線も兼ねているため、オーバーハング部の反対側で第1の層間絶縁膜7上に延長して形成された部分を形成していた。これに対して本発明の第1の超電導素子では、上部超電導電極3の上端で超電導配線に接続するため第1の層間絶縁膜7上に延長して形成する必要はなく、上部超電導電極3のパターンはランプエッジ接合の近傍だけに存在すればよいため、それに応じてレジストパターン20の形状が規定されている。
【0046】
試料を回転させながら、レジストパターン20をマスクとしてArイオンミリングを行い、プロセス保護層17、上部超電導電極4、バリア層7をエッチングしてこれらの層の端面を傾斜させる。その後、アセトンとプラズマアッシャーによりレジストを除去し、Arイオンミリングにより表面を軽くクリーニングする。こうして図9(i)に示すようにランプエッジ型ジョセフソン接合が完成する。図9(i)に示すランプエッジ接合において、図3(b)に示す従来のランプエッジ接合と構造上異なる点は、上部超電導電極4が接合近傍にのみ形成されていることと、その端面が緩やかな傾斜を持っていることである。
【0047】
この後、第1の発明の骨子となっている構造、すなわちランプエッジ接合の上部における上部超電導電極のオーバーハング部に超電導配線層を接続した構造を形成する。
【0048】
図9(j)に示すように、上部超電導電極4とその上に形成される超電導配線層とを絶縁するために、厚さ約200nmのSTOからなる第3の層間絶縁層9を製膜する。STOの製膜条件はこれまで述べたSTOの製膜条件と同様である。
【0049】
その後、試料全面を平坦化するプロセスを行う。ここで、平坦化の方法としては、文献IEEE Transactions of Applied Superconductivity, Volume 5, 1995, page 3143に記載されているように、平坦化膜としてレジストを形成した後、Arイオンミリングでエッチバックを行う方法を用いる。試料の全面に平坦化用のレジスト(S1818)を約1.8μmの厚さにスピンコートした後、試料を120℃のホットプレート上に置き、20分間ベーキングすることによりレジストをリフローさせて表面を平坦化する。試料を回転させながらArイオンミリングを行い、試料全面をエッチバックする。このときのエッチングは、第2の層間絶縁層8が現れるまで行う。この結果、図10(k)に示すように、第2の層間絶縁膜8の上面で上部超電導電極4の一部が露出する。このエッチバックによる平坦化プロセスで表面の平坦性を良好にするには、平坦化膜(レジスト)のエッチングレートとその下の薄膜のエッチングレートがほぼ等しいことが望ましい。ここでは、レジストとSTOのエッチングレートが概ね等しくなるように、Arイオンのビーム電圧を200Vに設定し、Arイオンの入射角度を基板面に対して約60゜に調整している。この条件では、YBCOのエッチングレートは、STOおよびレジストのエッチングレートよりも1.5倍ほど速いが、膜厚が薄いためエッチングレートの差はそれほど影響しない。実際に、平坦化後の表面をSEMで観察したところ、表面には顕著な段差が生じていないことが確認されている。ただし、エッチングレートがほぼ等しくなるように平坦化膜の材料およびその下の薄膜材料を選択することが望ましい。
【0050】
別の平坦化の方法として、文献IEEE Transactions of Applied Superconductivity, Volume 9, 1999, page 3464に記載されている機械的化学研磨法を用いることもできる。この場合は、平坦化膜としてレジストを用いる必要はなく、また機械的研磨であるため材料の違いによらずに均一に平坦化することができる。
【0051】
上記のエッチング後に、アセトンとプラズマアッシャーによりレジストを除去し、さらにArイオンミリングにより表面を軽くクリーニングする。
【0052】
超電導配線層を形成するプロセスに先立って上部超電導電極の表面状態を修復する。このために、再び試料を製膜チャンバーに入れ、ECRプラズマによる活性酸素中おいてYBCOの製膜温度の790℃まで昇温する。この場合も、上部超電導電極と超電導配線層との間で良好な超電導コンタクトを形成するためには、イオンミリングによって生じたYBCO表面のダメージ層をアニールによって完全に回復させることが重要である。
【0053】
基板温度を790℃に設定し、製膜チャンバーにAr(70%)/O2(30%)を導入して圧力を200mTorrに設定し、図10(l)に示すように、厚さ約300nmのYBCOからなる超電導配線層5を形成する。その後、1気圧の酸素中で試料を室温まで冷却する。次に、スパッタ法により厚さ約200nmのAuからなるプロセス保護層18を製膜する。
【0054】
試料を製膜チャンバーから取り出した後、超電導配線層の形状を規定するために、全面に厚さ約1.3μmのレジスト(S1813)をスピンコートし、光リソグラフィーにより図10(m)に示すレジストパターン21を形成する。プロセス保護層18の上にさらに薄膜を製膜することはないので、ここではパターンの端面に傾斜角をもたせるためのレジストリフローは行わない。
【0055】
レジストパターン21をマスクとしてArイオンミリングによりAuプロセス保護層18およびYBCO超電導配線層5をエッチングする。その後、アセトンでレジストを除去する。最後に、これまでのプロセスによって酸素が欠損したために生じる超電導薄膜膜のTcの劣化を回復するために、1気圧の酸素フロー中において400℃でアニールを行う。以上の工程により、図11(n)に示した構造を有する本発明に係る第1の超電導素子が完成する。
【0056】
なお、以上で説明したプロセスにおいて、STOおよびYBCOをエッチングする際には、レジストをマスクとしてArイオンミリングによりエッチングを行い、レジストを除去した後、プロセスによる表面の汚染の影響を除去するために全面をArイオンミリングで軽くエッチングするという方法を用いている。この方法の代わりに、文献IEEE Transactions on Applied Superconductivity, Volume 7, 1997, page 3001に記載されているように、予め厚めのSTOを堆積し、レジストをマスクとする1回目のエッチングでSTOの表面を薄く残し、レジストを除去した後、2回目のエッチングで残りのSTOおよびYBCOをエッチングするという方法を用いることもできる。この方法では、レジストを除去する際にYBCOの表面が有機溶媒に晒されることがないため、Arイオンミリングによるクリーニングの工程が不要になる。
【0057】
(実施形態2)
本発明に係る第2の超電導素子の構造およびその製造方法を図12および図13の(a)〜(f)を参照して詳細に説明する。
【0058】
まず、図12(a)に示すように、STO(100)基板1上に厚さ約300nmのYBCOからなる超電導グランドプレーン2、厚さ約200nmのSTOからなる第1の層間絶縁層7、厚さ約200nmのYBCOからなる下部超電導電極3、および厚さ約200nmのSTOからなる第2の層間絶縁層8を製膜する。各々の薄膜の製膜方法および製膜条件は実施形態1とまったく同様である。
【0059】
ランプエッジ形状を形成するために、光リソグラフィーにより図12(b)に示す形状のレジストパターン22を形成する。レジストパターン22の形成方法は、実施形態1において用いた方法とまったく同様であり、リフローによりレジストパターンの端面に傾斜角をもたせる。
【0060】
試料を回転させながら、Arイオンミリングを行い、第2の層間絶縁層8、下部超電導電極3、および第1の層間絶縁層7をエッチングし、YBCO超電導グランドプレーン2の表面が露出した時点でエッチングを停止することによりランプエッジ13の形状を得る。これは、従来のプロセスで第2の層間絶縁層8および下部超電導電極3のエッチングを行い、第1の層間絶縁層7の表面でエッチングを停止していたのとは異なる。ランプエッジ形成後、アセトンおよびプラズマアッシャーによりレジストを完全に除去し、さらにArイオンミリングにより表面を軽くクリーニングする。レジスト除去および表面クリーニングの条件は実施形態1と同様である。図12(c)にランプエッジ13の形状を示す。
【0061】
ランプエッジ形成後、バリア層および上部超電導電極を製膜してジョセフソン接合を形成するプロセスに先立って下部超電導電極の表面状態を修復する。このために、試料を製膜チャンバーに入れ、ECRプラズマによる活性酸素中においてYBCOの製膜温度である790℃まで昇温する。再現性のよいジョセフソン接合を形成するためには、イオンミリングによって生じたYBCO表面のダメージ層をアニールによって完全に回復させることが重要である。
【0062】
基板温度を790℃に設定し、製膜チャンバーにAr(70%)/O2(30%)を導入して圧力を200mTorrに設定し、厚さ約50nmのPBCOからなるバリア層6、および厚さ約200nmのYBCOからなる上部超電導電極4を製膜する。その後、1気圧の酸素中で試料を室温まで冷却する。さらに、スパッタ法により厚さ約200nmのAuからなるプロセス保護層18を製膜して、図13(d)に示す構造を得る。
【0063】
試料を製膜チャンバーから取り出した後、ジョセフソン接合の幅を規定するために、全面に厚さ約1.3μmのレジスト(S1813)をスピンコートし、光リソグラフィーにより図13(e)に示すレジストパターン21を形成する。プロセス保護層18の上にさらに薄膜を製膜することはないので、ここではパターンの端面に傾斜角をもたせるためのレジストリフローは行わない。
【0064】
レジストパターン23をマスクとしてArイオンミリングによりプロセス保護層18、上部超電導電極4、バリア層6をエッチングする。その後、アセトンでレジストを除去する。最後に、上記の一連のプロセスによって生じた各層の超電導薄膜の酸素欠損を補うために1気圧の酸素中において400℃でアニールを行う。以上の工程により、図13(f)に示した構造を有する本発明に係る第2の超電導素子が完成する。
【0065】
この構造では上部超電導電極4とグランドプレーン2との接続部にもバリア層6が存在する。しかし、この接続部分の面積は上下の超電導電極間に形成されるランプエッジ接合の面積に比べてはるかに大きいので、この接続部分での臨界電流はランプエッジ接合の臨界電流に比べて大きくなり、実際上は超電導コンタクトと同様と考えてよい。なお、実施形態1でも説明したように、バリア層を堆積することなく、YBCO下部超電導電極のランプエッジ表面の改質層をバリア層として用いることもできる。
【0066】
図13(f)に示されるように、ランプエッジ接合と超電導グランドプレーン2との間の距離は第1の層間絶縁層7の厚さで決まるため、その距離は非常に短くすることができる。したがって、ランプエッジ接合と超電導グランドプレーン2の間のインダクタンスを小さくすることができる。このように、本発明に係る第2の超電導素子では、従来のランプエッジ接合の構造で問題となっていた接合近傍の余分なインダクタンスを小さくすることができる。
【0067】
本発明に係る第2の超電導素子は単独で用いるよりも、従来のランプエッジ接合の構造と併用することを意図している。すなわち、回路を設計する上でジョセフソン接合に付随するインダクタンスが問題となる個所にこの構造を採用することにより、回路設計の自由度を向上できる。
【0068】
【発明の効果】
以上詳述したように本発明によれば、ランプエッジ型の利点を生かして接合面積を小さくしながら、ランプエッジ構造の欠点であった接合の近傍の余分なインダクタンスを低減することが可能となる。また、本発明によれば、従来のランプエッジ構造では実現できなかった、上下の配線層のクロスオーバーが可能な構造を容易に実現することができ、回路のレイアウトの自由度を大幅に向上させることができる。
【図面の簡単な説明】
【図1】本発明に係る第1の超電導素子を示す断面図。
【図2】従来の積層型のジョセフソン接合を有する超電導素子を示す断面図。
【図3】従来のランプエッジ型のジョセフソン接合を有する超電導素子を示す平面図、および断面図。
【図4】従来のランプエッジ型のジョセフソン接合を有する超電導素子の製造工程を示す断面図。
【図5】本発明に係る第1の超電導素子の製造工程を概略的に説明する断面図。
【図6】本発明に係る第2の超電導素子の断面図。
【図7】本発明に係る第1の超電導素子の製造工程を示す断面図。
【図8】本発明に係る第1の超電導素子の製造工程を示す断面図。
【図9】本発明に係る第1の超電導素子の製造工程を示す断面図。
【図10】本発明に係る第1の超電導素子の製造工程を示す断面図。
【図11】本発明に係る第1の超電導素子の製造工程を示す断面図。
【図12】本発明に係る第2の超電導素子の製造工程を示す断面図。
【図13】本発明に係る第2の超電導素子の製造工程を示す断面図。
【符号の説明】
1…基板
2…超電導グランドプレーン
3…下部超電導電極
4…上部超電導電極
5…超電導配線層
6…バリア層
7…第1の層間絶縁層
8…第2の層間絶縁層
9…第3の層間絶縁層
10…オーバーハング部
11…超電導コンタクト
12…超電導コンタクト
13…ランプエッジ
14…平坦化面
15…レジスト
16…ヴィアホール
17…プロセス保護層
18…プロセス保護層
19…レジスト
20…レジスト
21…レジスト
22…レジスト
23…レジスト
Claims (2)
- 基板と、前記基板上に形成され基板面に対して傾斜した端面を有する下部超電導電極および層間絶縁膜と、少なくとも前記下部超電導電極の端面に形成されたバリア層と、前記バリア層を介して前記下部超電導電極とランプエッジ型ジョセフソン接合をなすように形成された上部超電導電極と、前記上部超電導電極に接続された超電導配線層とを具備した超電導素子において、前記上部超電導電極と前記超電導配線層とのコンタクト部が前記下部超電導電極上に形成された前記層間絶縁膜の上面と実質的に同じ平面にあることを特徴とする超電導素子。
- 基板上に直接、または基板上に形成された超電導グランドプレーンおよび層間絶縁層を介して、下部超電導電極および層間絶縁膜を形成する工程と、前記下部超電導電極および層間絶縁膜の一部をエッチングして基板面に対して傾斜した端面を形成する工程と、前記傾斜した端面のうち少なくとも下部超電導電極を覆うようにバリア層を形成する工程と、前記バリア層上に前記下部超電導電極とランプエッジ型ジョセフソン接合をなすように上部超電導電極を形成する工程と、前記下部超電導電極、層間絶縁膜および上部超電導電極の全面を平坦化膜で覆う工程と、前記平坦化膜とともに前記上部超電導電極を平坦化して、前記下部超電導電極上の層間絶縁膜上面で前記上部超電導電極の一部を露出させる工程と、前記上部超電導電極の露出部と接続する超電導配線層を形成する工程とを具備したことを特徴とする超電導素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000069236A JP4380878B2 (ja) | 2000-03-13 | 2000-03-13 | 超電導素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000069236A JP4380878B2 (ja) | 2000-03-13 | 2000-03-13 | 超電導素子およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001257392A JP2001257392A (ja) | 2001-09-21 |
JP4380878B2 true JP4380878B2 (ja) | 2009-12-09 |
Family
ID=18588160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000069236A Expired - Fee Related JP4380878B2 (ja) | 2000-03-13 | 2000-03-13 | 超電導素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4380878B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003086851A (ja) * | 2001-09-11 | 2003-03-20 | Fujitsu Ltd | 低インダクタンス超伝導接合及びその製造方法 |
JP2003101090A (ja) * | 2001-09-20 | 2003-04-04 | Fujitsu Ltd | 高集積超伝導回路の製造方法 |
JP4768218B2 (ja) * | 2003-07-29 | 2011-09-07 | 富士通株式会社 | 高温超電導装置 |
JP2009111306A (ja) * | 2007-11-01 | 2009-05-21 | Hitachi Ltd | ジョセフソン接合を備えた電子デバイスとその製造方法 |
EP2284918A1 (en) * | 2009-08-13 | 2011-02-16 | Nexans | High temperature superconductor, in particular improved coated conductor |
CN111969102B (zh) * | 2020-09-11 | 2023-10-27 | 中国科学院紫金山天文台 | 一种改善超导钛-铌薄膜接触电极的制备方法 |
-
2000
- 2000-03-13 JP JP2000069236A patent/JP4380878B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001257392A (ja) | 2001-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3278638B2 (ja) | 高温超伝導ジョセフソン接合およびその製造方法 | |
US5256636A (en) | Microelectronic superconducting device with multi-layer contact | |
EP0467777B1 (en) | Method for manufacturing superconducting device composed of oxide superconductor material and superconducting device manufactured thereby | |
JP4380878B2 (ja) | 超電導素子およびその製造方法 | |
US5422497A (en) | Superconducting device having layered structure composed of oxide thin film and insulator thin film | |
JP3120742B2 (ja) | 超伝導回路及びその製造方法 | |
JPH05251777A (ja) | 超電導電界効果型素子およびその作製方法 | |
JP3425422B2 (ja) | 超電導素子の製造方法 | |
JP4843772B2 (ja) | 超電導回路装置の製造方法 | |
JP4768218B2 (ja) | 高温超電導装置 | |
JP2717094B2 (ja) | 超電導配線の形成方法 | |
JP2909455B1 (ja) | 超電導素子 | |
US5607900A (en) | Process for cleaning a surface of thin film of oxide superconductor | |
JP2544390B2 (ja) | 酸化物超電導集積回路 | |
JP3739436B2 (ja) | 超伝導デバイス装置及びその製造方法 | |
JP2976904B2 (ja) | 超電導電界効果型素子およびその作製方法 | |
JPS5979585A (ja) | ジヨセフソン接合素子とその製造方法 | |
JP2517081B2 (ja) | 超伝導素子およびその製造方法 | |
JP2647277B2 (ja) | 積層膜の作製方法 | |
JP2647279B2 (ja) | 積層膜の作製方法 | |
US20040053079A1 (en) | High-temperature superconducting device | |
JP2989943B2 (ja) | 超電導集積回路の製造方法 | |
JP2883464B2 (ja) | 酸化物超電導薄膜上に異なる材料の薄膜を積層する方法 | |
JP2730336B2 (ja) | 超電導装置の作製方法 | |
JPH06196762A (ja) | 酸化物超伝導体接合及びその形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090825 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090915 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |