JP4376004B2 - Switching power supply - Google Patents

Switching power supply Download PDF

Info

Publication number
JP4376004B2
JP4376004B2 JP2003177422A JP2003177422A JP4376004B2 JP 4376004 B2 JP4376004 B2 JP 4376004B2 JP 2003177422 A JP2003177422 A JP 2003177422A JP 2003177422 A JP2003177422 A JP 2003177422A JP 4376004 B2 JP4376004 B2 JP 4376004B2
Authority
JP
Japan
Prior art keywords
power supply
supply device
switching power
output
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003177422A
Other languages
Japanese (ja)
Other versions
JP2005012979A (en
Inventor
正博 佐々木
泰弘 三村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2003177422A priority Critical patent/JP4376004B2/en
Publication of JP2005012979A publication Critical patent/JP2005012979A/en
Application granted granted Critical
Publication of JP4376004B2 publication Critical patent/JP4376004B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Description

【0001】
【発明の属する技術分野】
本発明は、所定の直流電圧を所望の直流電圧に変換する、スイッチング電源装置の制御方式に関するものである。
【0002】
【従来の技術】
従来のスイッチング電源装置を図4に示す。このスイッチング電源装置は制御回路10を備え、この制御装置10はANDゲートIC1,IC2、コンパレータIC3,IC4,IC5、及び誤差増幅器IC6,IC7を備えてある。出力信号を誤差増幅器IC6,IC7に入力するように構成し、一方の誤差増幅器IC6で出力電圧信号と基準電圧VREFとを比較増幅し、他方の誤差増幅器IC7で出力電流信号と基準電流IREFとを比較増幅するように構成してある。これら誤差増幅器IC6,IC7はそれぞれコンパレータIC3,IC4の検出端子に接続してある。一方、これらコンパレータIC3,IC4の基準端子には三角波発生器P1を接続してある。
【0003】
もう1つのコンパレータIC5の検出端子には三角波発生器P1を接続してあるとともに、このコンパレータIC5の基準端子にはD/Aコンバータを接続してある。また、コンパレータIC3,IC4の出力にはANDゲートIC2の入力に接続し、このANDゲートIC2の出力及び前記コンパレータIC5の出力をANDゲートIC1の入力に接続してある。さらに、このANDゲートIC1の出力をドライブ回路B1に接続し、このドライブ回路B1の出力をMOSFETで構成した半導体スイッチQ1のゲート端子に接続してある(特許文献1参照)。
【0004】
【特許文献1】
特開平8−205522号公報(第2−3頁、第10図)
【0005】
この実施例で示すように、スイッチング素子の時比率を変化させて制御を行う場合、周波数固定のPWM制御が用いられてきた。周波数の決定をカウンタもしくはタイマにより周期を生成して行う方法では、該カウンタもしくはタイマの分解能が、すなわちパルス幅の分解能と等しくなる。たとえば、75kHzの周波数の周期は13μsであり、カウンタまたはタイマのクロックを10MHz(周期100ns)とした場合、パルス幅の分解能は130である。また、周波数制御におけるON幅の決定を、カウンタもしくはタイマにより周期を生成して行う方法では、図2に示すように75kHzから30kHz(周期33μs)の範囲では、33μsで考慮でき、パルス幅の分解能は330に向上する。
【0006】
【発明が解決しようとする課題】
しかしながら、前記で示す従来のスイッチング電源装置では、図2、図3に示すように、実動作で必要な時比率(たとえば図3の規格入力350V以下)が大きい部分での分解能は向上しておらず、1digit変化させると電力の変化(電圧が一定とすれば電流の変化)が極端に大きく安定性にかけるという問題があった。
【0007】
本発明は、上記問題に鑑みてなされたものであり、電力制御性能の向上と、高速追従を図ることにより、電源装置の利用効率向上ができるスイッチング電源装置を提供する。
【0008】
【課題を解決するための手段】
本発明のスイッチング電源装置は、半導体スイッチのスイッチングにより、直流出力を得て、負荷に電力を供給するスイッチング電源装置において、該スイッチング電源装置の該半導体スイッチのオン、オフを行う場合に、スイッチングの周期とオフ幅をタイマもしくはカウンタにより計数し、ドライブ回路B1へのスイッチング信号を決定して電力制御する。すなわち、周波数固定のPWM制御とオン幅固定のPFM制御を組み合わせて、電力制御をするように構成してあることにより、D/Aコンバータを使用しないため、安価なシステムを提供することができる。
【0009】
また、時比率が大きい部分で、オン幅を変化させた場合と周波数を変化させた場合の時比率を計算して、電力制御をするように構成してあることにより、電力制御性能を向上させ、高速追従を図り、電源装置の利用効率を向上させることができる。
【0010】
また、該時比率が小さい部分では、直線性が保たれるようテーブルを作成して、電力制御することにより、電力制御性能を向上させ、高速追従を図り、電源装置の利用効率を向上させることができる。
【0011】
【発明の実施の形態】
以下、添付図面を用いて本発明スイッチング電源装置に係る実施例を説明する。図1は本発明に係るスイッチング電源装置である。このスイッチング電源装置は、太陽電池SOLを電源とし、この電源SOLとMOSFETからなる半導体スイッチQ1の直列回路をトランスT1の一次巻線Npに接続してある。なお、電源SOLは太陽電池に限定する必要はなく、燃料電池その他の電源であってもよい。
【0012】
太陽電池SOLの一端に直列に電流検出抵抗R2を接続してある。この電流検出抵抗R2は入力電流を検出し、後述する制御回路10に設けたA/DコンバータIC10に入力電流信号を送信するようにしてある。太陽電池SOLの他端も制御回路10に接続してあり、前記A/DコンバータIC10とは別のA/DコンバータIC11に入力電圧信号を送信するようにしてある。なお、太陽電池SOLと各A/DコンバータIC10,IC11間に接続してあるB2,B3はレベルシフト回路である。半導体スイッチQ1とトランスT1の一次巻線Npとの直列回路と並列にキャパシタンスC1を接続してある。
【0013】
トランスT1の二次巻線Nsの一端に整流ダイオードD1のアノードを接続し、この整流ダイオードD1のカソードにインダクタンスL1を接続してある。また、トランスT1の二次巻線Nsと並列に転流ダイオードD2を接続し、この転流ダイオードD2のアノードをインダクタンスL1の一端に接続し、他端をトランスT1の二次巻線Nsの他端に接続してある。また、負荷抵抗Rと並列にキャパシタンスC2を接続してある。負荷抵抗Rの一端と直列に電流検出抵抗R1を接続してある。この電流検出抵抗R1は出力電流を検出し、後述する制御回路10に出力電流信号を送信するようにしてある。また、負荷抵抗Rの他端も制御回路10に接続し、制御回路10に出力電圧信号を送信するようにしてある。
【0014】
このスイッチング電源装置の出力側に制御回路10を接続してある。この制御装置10はANDゲートIC1,IC2,IC15、コンパレータIC3,IC4、及び誤差増幅器IC6,IC7を備えてある。誤差増幅器IC6は出力電圧信号を一方の端子で検出し、他方の端子で基準電圧VREFを検出して比較増幅するように構成してある。他方の誤差増幅器IC7は出力電流信号を一方の端子で検出し、他方の端子で基準電流IREFを検出して比較増幅するように構成してある。なお、スイッチング電源装置の二次側と各誤差増幅器IC6,IC7間にそれぞれレベルシフト回路B5,B4を接続してある。これら誤差増幅器IC6,IC7はそれぞれコンパレータIC3,IC4の検出端子に接続してある。一方、これらコンパレータIC3,IC4の基準端子にはカウンタIC14を接続してある。このカウンタIC14は周波数を決定するタイミング信号を出力する。
【0015】
カウンタIC14の出力端子は、ANDゲートIC15に接続してある。このANDゲートIC15のもう一方の端子には別のカウンタIC13を接続してある。このカウンタIC13はオン幅を決定するタイミング信号を出力する。これらカウンタIC13,IC14はメモリIC12及びCPUに接続し、CPUでカウンタIC13,IC14で出力する信号を制御し、周波数及びオン幅の情報をメモリIC12に格納し、これら情報を参照して、計算により最適化するするようにしてある。
【0016】
コンパレータIC3,IC4の出力にはANDゲートIC2の入力に接続し、このANDゲートIC2の出力及び前記ANDゲートIC15の出力をANDゲートIC1の入力に接続してある。さらに、このANDゲートIC1の出力をドライブ回路B1に接続し、このドライブ回路B1の出力をMOSFETで構成した半導体スイッチQ1のゲート端子に接続してある。
【0017】
以上のように構成されたスイッチング電源装置は以下のように作用する。先ず、定常状態における出力電圧V、出力電流Iは以下の通りになる。
V0=tON×f×(NS/NP)×VP−IO・r−2×VF(D1,D3) …(1)
I0=[tON×f×(NS/NP)×VP−VO−2×VF(D1,D3) ]/r …(2)
(1)式を簡略化すると、以下の通りになる。
V0=tON×f×(NS/NP)×VP …(1’)
なお、tONは半導体スイッチQ1のオン時間、fは半導体スイッチQ1のスイッチング周波数、NSはトランスT1の一次側巻数、NPはトランスT1の二次側巻数、VPはトランスT1の一次側巻数、rは二次側内部抵抗、VFはダイオードD1,D2の順方向電圧である。
二次側に設けたインダクタンスL1がカットオフした状態における出力電圧V、出力電流Iは以下の通りになる。
V0=(VS 2×tON 2)/(2×T×L1×IO+VS×tON 2) …(3)
I0=[(VS 2×tON 2)/(2×T×L1)](VS/V0−1) …(4)
なお、L1はインダクタンスである。
連系状態において、V0は一定値になる。(1’)=(3)とした時の出力電流は以下の通りになる。
I0(CUT)=(VS×tON/2×L1)/(1−tON/T) …(5)
従って、電流が小さい時は(2)式に従い、I0(CUT)を境に(4)に従う。
【0018】
上記式(5)により、周波数制御による静特性が図3に示す通りになる。図3に示す通り、時比率がある値以上になると1digit変化させた時の時比率が大きくなる。そのことが、電力の変化(電圧が一定とすれば電流の変化)が極端に大きくなることにつながる。これに対応するため、本発明に係るスイッチング電源装置は、実動作で必要な時比率(たとえば図3の規格入力350V以下)が大きい部分での分解能を向上させるために、以下のような作用をする。
【0019】
スイッチング電源装置の出力端で検出された出力電圧はレベルシフト回路B5を介して出力電圧信号として誤差増幅器IC6の検出端子に入力し、この誤差増幅器IC6の基準端子で基準電圧VREFを検出して比較増幅する。同様にスイッチング電源装置の出力電流を電流検出抵抗R1で検出し、レベルシフト回路B4を介して、出力電流信号を誤差増幅器IC7の検出端子に入力し、この誤差増幅器IC7の基準端子で基準電流IREFを検出して比較増幅する。
【0020】
誤差増幅器IC6で比較増幅し、出力電圧信号が基準電圧VREFを下回る場合にのみ、出力電圧信号をコンパレータIC3の検出端子に入力する。同様に誤差増幅器IC7で比較増幅し、出力電流信号が基準電流IREFを下回る場合にのみ、出力電流信号がコンパレータIC4の検出端子に入力される。一方、周波数の情報が格納されているメモリIC12から参照して、カウンタIC14より周波数を決定するタイミング信号を出力する。このカウンタIC14より発振された周波数タイミング信号はコンパレータIC3,IC4の基準端子に送信される。電圧信号と周波数タイミング信号とをコンパレータIC3とで比較して、このコンパレータIC3でパルスを出力する。同様に電流信号と周波数タイミング信号とをコンパレータIC4とで比較して、このコンパレータIC4でパルスを出力する。
【0021】
コンパレータIC3で出力されたパルスとPWM制御された周波数タイミング信号とがともにハイ信号を出力し、同様にコンパレータIC4で出力されたパルスとPWM制御された周波数タイミング信号がともにハイ信号を出力すると、ANDゲートIC1にハイ信号が入力される。
【0022】
周波数タイミング信号はANDゲートIC15にも送信される。このANDゲートIC15にはメモリIC12に格納されたオン幅の情報を参照して、カウンタIC13からPFM制御されたオン幅タイミング信号が送信される。周波数タイミング信号及びオン幅タイミング信号がともにハイ信号を出力したとき、ANDゲートIC15はハイ信号を出力し、ANDゲートIC1にハイ信号が入力される。また、ANDゲートIC1の両端子にともにハイ信号が入力されると、ANDゲートIC1の出力パルスはドライブ回路B1を作用し、半導体スイッチQ1もオン・オフの作用をする。
【0023】
上記のような作用により、周波数およびオン幅をそれぞれ可変でき、最適にテーブル化することで、1digit変化させた時の電流の変化を小さくすることができる。これにより、電力制御性能を向上させ、高速追従を図り、電源装置の利用効率を向上させることができる。
【0024】
一方、時比率が小さい部分では、図3に示すように、電流の変化は比較的小さいため、分解能を極端に向上させる必要はなくなる。従って、この部分では、時比率を降順に並べ、直線性が保たれるようメモリIC12にテーブルを作成し、テーブルの情報をCPU9で読み出しカウンタ13、14に出力する。また、テーブルの読み出しは、A/DコンバータIC10、IC11の入力電流、電圧情報をCPU IC9により掛け算して入力電力を算出し、入力電力が増加する方向にテーブルの参照方向を決定する。
以上より、図2で示すように、時比率が小さい部分では、緩やかに向上する。
【0025】
【発明の効果】
本発明のスイッチング電源装置は、半導体スイッチのスイッチングにより、直流出力を得て、負荷に電力を供給するスイッチング電源装置において、該スイッチング電源装置の該半導体スイッチのオン、オフを行う場合に、周波数固定のPWM制御とオン幅固定のPFM制御を組み合わせて、電力制御をするように構成してあることにより、D/Aコンバータを使用しないため、安価なシステムを提供することができる効果がある。
【0026】
また、時比率が大きい部分で、オン幅を変化させた場合と周波数を変化させた場合の時比率を計算して、電力制御をするように構成してあることにより、電力制御性能を向上させ、高速追従を図り、電源装置の利用効率を向上させることができる効果がある。
【0027】
また、該時比率が小さい部分では、直線性が保たれるようテーブルを作成して、電力制御することにより、電力制御性能を向上させ、高速追従を図り、電源装置の利用効率を向上させることができる効果がある。
【図面の簡単な説明】
【図1】 本発明に係るスイッチング電源装置の一実施例を示す回路図である。
【図2】 時比率と分解能特性との関係を示す波形図である。
【図3】 周波数制御による静特性を示す波形図である。
【図4】 スイッチング電源装置の従来例を示す回路図である。
【符号の説明】
SOL 電源
Q1 半導体スイッチ
T1 トランス
Np トランスT1の一次巻線
Ns トランスT1の二次巻線
D1 整流ダイオード
D2 転流ダイオード
L1 インダクタンス
C1,C2 キャパシタンス
R 負荷抵抗
R1,R2 電流検出抵抗
10 制御回路
IC1,IC2,IC15 ANDゲート
IC3,IC4 コンパレータ
IC6,IC7 誤差増幅器
IC10,IC11 A/Dコンバータ
IC12 メモリ
IC13,IC14 カウンタ
VREF 基準電圧
IREF 基準電流
P1 三角波発生器
B1 ドライブ回路
B2,B3,B4,B5 レベルシフト回路
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a control method for a switching power supply device that converts a predetermined DC voltage into a desired DC voltage.
[0002]
[Prior art]
A conventional switching power supply device is shown in FIG. The switching power supply device includes a control circuit 10, and the control device 10 includes AND gates IC1 and IC2, comparators IC3, IC4, and IC5, and error amplifiers IC6 and IC7. The output signal is configured to be input to the error amplifiers IC6 and IC7. One error amplifier IC6 compares and amplifies the output voltage signal and the reference voltage VREF, and the other error amplifier IC7 generates the output current signal and the reference current IREF. It is configured to perform comparative amplification. These error amplifiers IC6 and IC7 are connected to the detection terminals of the comparators IC3 and IC4, respectively. On the other hand, a triangular wave generator P1 is connected to the reference terminals of the comparators IC3 and IC4.
[0003]
A triangular wave generator P1 is connected to the detection terminal of the other comparator IC5, and a D / A converter is connected to the reference terminal of the comparator IC5. The outputs of the comparators IC3 and IC4 are connected to the input of the AND gate IC2, and the output of the AND gate IC2 and the output of the comparator IC5 are connected to the input of the AND gate IC1. Further, the output of the AND gate IC1 is connected to the drive circuit B1, and the output of the drive circuit B1 is connected to the gate terminal of the semiconductor switch Q1 formed of a MOSFET (see Patent Document 1).
[0004]
[Patent Document 1]
JP-A-8-205522 (page 2-3, FIG. 10)
[0005]
As shown in this embodiment, when control is performed by changing the time ratio of the switching element, PWM control with a fixed frequency has been used. In the method of determining the frequency by generating a cycle with a counter or timer, the resolution of the counter or timer becomes equal to the resolution of the pulse width. For example, if the frequency of 75 kHz is 13 μs, and the counter or timer clock is 10 MHz (cycle 100 ns), the resolution of the pulse width is 130. Further, in the method of determining the ON width in the frequency control by generating a period with a counter or a timer, as shown in FIG. 2, in the range from 75 kHz to 30 kHz (period 33 μs), it can be considered at 33 μs, and the resolution of the pulse width Improves to 330.
[0006]
[Problems to be solved by the invention]
However, in the conventional switching power supply device described above, as shown in FIGS. 2 and 3, the resolution at a portion where the time ratio required for actual operation (for example, the standard input of 350 V or less in FIG. 3) is large is not improved. However, there was a problem that, if 1 digit was changed, the change in power (change in current if the voltage was constant) was extremely large and applied to stability.
[0007]
The present invention has been made in view of the above problems, and provides a switching power supply device that can improve the power control performance and the utilization efficiency of the power supply device by achieving high-speed tracking.
[0008]
[Means for Solving the Problems]
The switching power supply device according to the present invention is a switching power supply device that obtains a DC output by switching a semiconductor switch and supplies power to a load. The cycle and off width are counted by a timer or a counter, and the switching signal to the drive circuit B1 is determined to control the power. That is, since the power control is performed by combining the PWM control with a fixed frequency and the PFM control with a fixed on-width, a D / A converter is not used, so that an inexpensive system can be provided.
[0009]
In addition, the power control performance is improved by calculating the time ratio when the ON width is changed and when the frequency is changed in the portion where the time ratio is large, and performing power control. Therefore, high-speed tracking can be achieved and the utilization efficiency of the power supply device can be improved.
[0010]
In addition, in a portion where the duty ratio is small, a table is created so that linearity is maintained and power control is performed, thereby improving power control performance, achieving high-speed tracking, and improving the efficiency of use of the power supply device Can do.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments according to the present invention will now be described with reference to the accompanying drawings. FIG. 1 shows a switching power supply apparatus according to the present invention. This switching power supply device uses a solar battery SOL as a power source, and a series circuit of the semiconductor switch Q1 composed of the power source SOL and a MOSFET is connected to a primary winding Np of a transformer T1. The power source SOL need not be limited to a solar cell, and may be a fuel cell or other power source.
[0012]
A current detection resistor R2 is connected in series to one end of the solar cell SOL. The current detection resistor R2 detects an input current and transmits an input current signal to an A / D converter IC 10 provided in the control circuit 10 described later. The other end of the solar cell SOL is also connected to the control circuit 10, and an input voltage signal is transmitted to an A / D converter IC11 different from the A / D converter IC10. B2 and B3 connected between the solar battery SOL and the A / D converters IC10 and IC11 are level shift circuits. A capacitance C1 is connected in parallel with the series circuit of the semiconductor switch Q1 and the primary winding Np of the transformer T1.
[0013]
The anode of the rectifier diode D1 is connected to one end of the secondary winding Ns of the transformer T1, and the inductance L1 is connected to the cathode of the rectifier diode D1. Further, a commutation diode D2 is connected in parallel with the secondary winding Ns of the transformer T1, the anode of the commutation diode D2 is connected to one end of the inductance L1, and the other end is connected to the secondary winding Ns of the transformer T1. Connected to the end. A capacitance C2 is connected in parallel with the load resistor R. A current detection resistor R1 is connected in series with one end of the load resistor R. The current detection resistor R1 detects an output current and transmits an output current signal to the control circuit 10 described later. The other end of the load resistor R is also connected to the control circuit 10 so that an output voltage signal is transmitted to the control circuit 10.
[0014]
A control circuit 10 is connected to the output side of the switching power supply device. The control device 10 includes AND gates IC1, IC2 and IC15, comparators IC3 and IC4, and error amplifiers IC6 and IC7. The error amplifier IC6 is configured to detect the output voltage signal at one terminal and detect the reference voltage VREF at the other terminal for comparative amplification. The other error amplifier IC7 is configured to detect the output current signal at one terminal and detect the reference current IREF at the other terminal for comparative amplification. Level shift circuits B5 and B4 are connected between the secondary side of the switching power supply device and the error amplifiers IC6 and IC7, respectively. These error amplifiers IC6 and IC7 are connected to the detection terminals of the comparators IC3 and IC4, respectively. On the other hand, a counter IC 14 is connected to the reference terminals of the comparators IC3 and IC4. The counter IC 14 outputs a timing signal for determining the frequency.
[0015]
The output terminal of the counter IC 14 is connected to the AND gate IC 15. Another counter IC 13 is connected to the other terminal of the AND gate IC 15. This counter IC 13 outputs a timing signal for determining the ON width. These counter ICs 13 and 14 are connected to the memory IC 12 and the CPU, and the CPU controls the signals output from the counter IC 13 and the IC 14, and stores the frequency and on-width information in the memory IC 12. It is designed to be optimized.
[0016]
The outputs of the comparators IC3 and IC4 are connected to the input of the AND gate IC2, and the output of the AND gate IC2 and the output of the AND gate IC15 are connected to the input of the AND gate IC1. Further, the output of the AND gate IC1 is connected to the drive circuit B1, and the output of the drive circuit B1 is connected to the gate terminal of the semiconductor switch Q1 constituted by a MOSFET.
[0017]
The switching power supply device configured as described above operates as follows. First, the output voltage V 0 and the output current I 0 in the steady state are as follows.
V 0 = t ON × f × (N S / N P ) × V P −I O · r−2 × V F (D1, D3) (1)
I 0 = [t ON × f × (N S / N P ) × V P −V O −2 × V F (D1, D3) ] / r (2)
When formula (1) is simplified, it becomes as follows.
V 0 = t ON × f × (N S / N P ) × V P (1 ′)
Incidentally, the ON time of t ON the semiconductor switch Q1, f is the switching frequency of the semiconductor switches Q1, N S is the primary winding of the transformer T1, the primary side of the N P is the secondary side winding of the transformer T1, V P is the transformer T1 turns, r is secondary internal resistance, V F is the forward voltage of the diode D1, D2.
The output voltage V 0 and the output current I 0 in a state where the inductance L1 provided on the secondary side is cut off are as follows.
V 0 = (V S 2 × t ON 2 ) / (2 × T × L1 × I O + V S × t ON 2 )… (3)
I 0 = [(V S 2 × t ON 2 ) / (2 × T × L1)] (V S / V 0 −1) (4)
Note that L1 is an inductance.
In the interconnected state, V 0 becomes a constant value. The output current when (1 ′) = (3) is as follows.
I 0 (CUT) = (V S × t ON / 2 × L1) / (1−t ON / T) (5)
Therefore, when the current is small, the equation (2) is followed and the equation (4) is followed by I 0 (CUT) as a boundary.
[0018]
From the above equation (5), the static characteristics by frequency control are as shown in FIG . As shown in FIG. 3 , when the duty ratio exceeds a certain value, the duty ratio when changing 1 digit is increased. This leads to an extremely large change in power (change in current if the voltage is constant). In order to cope with this, the switching power supply according to the present invention performs the following operation in order to improve the resolution at a portion where the time ratio required for actual operation (for example, the standard input of 350 V or less in FIG. 3) is large. To do.
[0019]
The output voltage detected at the output terminal of the switching power supply device is input to the detection terminal of the error amplifier IC6 as an output voltage signal via the level shift circuit B5, and the reference voltage VREF is detected and compared at the reference terminal of the error amplifier IC6. Amplify. Similarly, the output current of the switching power supply device is detected by the current detection resistor R1, the output current signal is input to the detection terminal of the error amplifier IC7 via the level shift circuit B4, and the reference current IREF is input to the reference terminal of the error amplifier IC7. Is detected and comparatively amplified.
[0020]
The output voltage signal is input to the detection terminal of the comparator IC3 only when the error amplifier IC6 performs comparison amplification and the output voltage signal falls below the reference voltage VREF. Similarly, the output current signal is input to the detection terminal of the comparator IC4 only when the signal is compared and amplified by the error amplifier IC7 and the output current signal is lower than the reference current IREF. On the other hand, referring to the memory IC 12 storing the frequency information, the counter IC 14 outputs a timing signal for determining the frequency. The frequency timing signal oscillated from the counter IC 14 is transmitted to the reference terminals of the comparators IC3 and IC4. The voltage signal and the frequency timing signal are compared with the comparator IC3, and the comparator IC3 outputs a pulse. Similarly, the current signal and the frequency timing signal are compared by the comparator IC4, and a pulse is output by the comparator IC4.
[0021]
When both the pulse output from the comparator IC3 and the PWM-controlled frequency timing signal output a high signal, and similarly, both the pulse output from the comparator IC4 and the PWM-controlled frequency timing signal output a high signal, AND A high signal is input to the gate IC1.
[0022]
The frequency timing signal is also transmitted to the AND gate IC 15. The AND gate IC 15 is referred to the on-width information stored in the memory IC 12, and a PFM-controlled on-width timing signal is transmitted from the counter IC 13. When both the frequency timing signal and the on-width timing signal output a high signal, the AND gate IC15 outputs a high signal, and the high signal is input to the AND gate IC1. When a high signal is input to both terminals of the AND gate IC1, the output pulse of the AND gate IC1 acts on the drive circuit B1, and the semiconductor switch Q1 also turns on and off.
[0023]
With the above-described operation, the frequency and the ON width can be varied, and by making the table optimally, the change in current when changing by 1 digit can be reduced. Thereby, power control performance can be improved, high-speed tracking can be achieved, and utilization efficiency of the power supply device can be improved.
[0024]
On the other hand, in the portion where the duty ratio is small, as shown in FIG. 3, since the change in current is relatively small, it is not necessary to extremely improve the resolution. Therefore, in this part, the time ratios are arranged in descending order, a table is created in the memory IC 12 so that the linearity is maintained, and the table information is read by the CPU 9 and output to the counters 13 and 14. The table is read by multiplying the input current and voltage information of the A / D converters IC10 and IC11 by the CPU IC9 to calculate the input power and determine the reference direction of the table in the direction in which the input power increases.
From the above, as shown in FIG. 2, it gradually improves in the portion where the duty ratio is small.
[0025]
【The invention's effect】
The switching power supply device of the present invention obtains a direct current output by switching a semiconductor switch and supplies power to a load. When the semiconductor switch of the switching power supply device is turned on / off, the frequency is fixed. Since the PWM control and the PFM control with the fixed on width are combined to perform the power control, the D / A converter is not used, so that an inexpensive system can be provided.
[0026]
In addition, the power control performance is improved by calculating the time ratio when the ON width is changed and when the frequency is changed in the portion where the time ratio is large, and performing power control. There is an effect that high-speed tracking can be achieved and the utilization efficiency of the power supply device can be improved.
[0027]
In addition, in a portion where the duty ratio is small, a table is created so that linearity is maintained and power control is performed, thereby improving power control performance, achieving high-speed tracking, and improving the efficiency of use of the power supply device There is an effect that can.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing an embodiment of a switching power supply device according to the present invention.
FIG. 2 is a waveform diagram showing a relationship between a duty ratio and a resolution characteristic.
FIG. 3 is a waveform diagram showing static characteristics by frequency control.
FIG. 4 is a circuit diagram showing a conventional example of a switching power supply device.
[Explanation of symbols]
SOL power supply Q1 semiconductor switch T1 transformer Np transformer T1 primary winding Ns transformer T1 secondary winding D1 rectifier diode D2 commutation diode L1 inductance C1, C2 capacitance R load resistance R1, R2 current detection resistor 10 control circuits IC1, IC2 , IC15 AND gate IC3, IC4 comparator IC6, IC7 error amplifier IC10, IC11 A / D converter IC12 memory IC13, IC14 counter VREF reference voltage IREF reference current P1 triangular wave generator B1 drive circuit B2, B3, B4, B5 level shift circuit

Claims (4)

半導体スイッチのスイッチングにより、直流出力を得て、負荷に電力を供給するスイッチング電源装置において、該スイッチング電源装置の該半導体スイッチのオン、オフを行う場合に、周波数固定のPWM制御された周波数タイミング信号と、オン幅固定のPFM制御されたオン幅タイミング信号とをANDゲートに送信し、このANDゲートに送信された信号に基づいてスイッチング信号を決定して、電力制御をするように構成してあることを特徴とするスイッチング電源装置。In a switching power supply device that obtains a DC output by switching a semiconductor switch and supplies power to a load, when the semiconductor switch of the switching power supply device is turned on / off, a frequency-controlled PWM-controlled frequency timing signal And a PFM-controlled on-width timing signal having a fixed on-width are transmitted to an AND gate, and a switching signal is determined based on the signal transmitted to the AND gate to control power. The switching power supply device characterized by the above-mentioned. 前記周波数の情報、及び、前記オン幅の情報をメモリに格納し、これら情報を参照して、電力制御をするように構成してあることを特徴とする請求項1記載のスイッチング電源装置。  2. The switching power supply device according to claim 1, wherein the frequency information and the on-width information are stored in a memory, and power control is performed by referring to the information. 前記スイッチング電源装置に、太陽電池を入力し、前記半導体スイッチのスイッチングにより、直流出力を得るようにしてある請求項1又は2記載のスイッチング電源装置。The switching power supply device according to claim 1 or 2, wherein a solar cell is input to the switching power supply device and a direct current output is obtained by switching of the semiconductor switch. 前記スイッチング電源装置に、燃料電池を入力し、前記半導体スイッチのスイッチングにより、直流出力を得るようにしてある請求項1又は2記載のスイッチング電源装置。3. The switching power supply device according to claim 1, wherein a fuel cell is input to the switching power supply device, and a direct current output is obtained by switching of the semiconductor switch.
JP2003177422A 2003-06-23 2003-06-23 Switching power supply Expired - Fee Related JP4376004B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003177422A JP4376004B2 (en) 2003-06-23 2003-06-23 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003177422A JP4376004B2 (en) 2003-06-23 2003-06-23 Switching power supply

Publications (2)

Publication Number Publication Date
JP2005012979A JP2005012979A (en) 2005-01-13
JP4376004B2 true JP4376004B2 (en) 2009-12-02

Family

ID=34099985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003177422A Expired - Fee Related JP4376004B2 (en) 2003-06-23 2003-06-23 Switching power supply

Country Status (1)

Country Link
JP (1) JP4376004B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4829915B2 (en) * 2008-03-25 2011-12-07 本田技研工業株式会社 DC / DC converter device, fuel cell vehicle, and control method of DC / DC converter device
WO2013067476A1 (en) * 2011-11-04 2013-05-10 Zbb Energy Corporation System and method for power conversion for renewable energy sources
JP5944452B2 (en) 2014-09-05 2016-07-05 株式会社MersIntel Method and apparatus for optimal power sampling control in photovoltaic power generation system

Also Published As

Publication number Publication date
JP2005012979A (en) 2005-01-13

Similar Documents

Publication Publication Date Title
JP3574394B2 (en) Switching power supply
JP5211959B2 (en) DC-DC converter
KR20070094486A (en) Noninsulated type step-down dc-dc converter
JP4111220B2 (en) DC converter
JP4548100B2 (en) DC-DC converter
JP2005160224A (en) Power converter
JP3664173B2 (en) DC converter
JP4376004B2 (en) Switching power supply
JP3613907B2 (en) Switching power supply
JP3742576B2 (en) Switching power supply
JP3629226B2 (en) Switching power supply
JP3490049B2 (en) Switching power supply
JP2858407B2 (en) PWM DC-DC converter
JP2002101651A (en) Switching power supply device
JPH11122920A (en) Switching power unit
JP2003111396A (en) Switching power source
US20240097567A1 (en) Switching power converter circuit and conversion control circuit and method thereof
JP5079390B2 (en) Switching power supply
JP3104875B2 (en) Step-up DC-DC converter
JP3138998B2 (en) Transformer isolated DC-DC converter
JP2993635B2 (en) Transformer connection type DC-DC converter
JP3698153B2 (en) Switching power supply
JP2858412B2 (en) Transformer connection type DC-DC converter
JP3419343B2 (en) DC-DC converter
JP2002125366A (en) Intermittent driving device of self-excited oscillation type power converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090908

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130918

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees