JP4374504B2 - 有限体上の2次多項式の求根回路 - Google Patents
有限体上の2次多項式の求根回路 Download PDFInfo
- Publication number
- JP4374504B2 JP4374504B2 JP01778699A JP1778699A JP4374504B2 JP 4374504 B2 JP4374504 B2 JP 4374504B2 JP 01778699 A JP01778699 A JP 01778699A JP 1778699 A JP1778699 A JP 1778699A JP 4374504 B2 JP4374504 B2 JP 4374504B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- root
- input
- polynomial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、楕円暗号等に用いる有限体上の1元2次多項式の求根方法及び求根回路に関する。
【0002】
【従来の技術】
従来の技術を説明するに先立って、まず有限体の演算について説明する。
【0003】
(有限体の演算)
有限体GF(2m)は2m個の元からなる集合であり、各々の元はベクトル表現で表現される。GF(2m)において位数2m−1である元を原始元と呼ぶ。ベクトル表現は、GF(2m)をGF(2)のm次元ベクトル空間とみなし、任意の元aをm次元数ベクトル(a0,a1,・・・,am-1)と表現するものである。ここで、ベクトルの各要素a1はGF(2)の元、即ち0または1である。ベクトル表現において、ベクトル空間の基底は一通りには決まらず、元の表現は用いる基底によって異なる。
【0004】
基底には、正規基底と多項式基底がある。正規基底は、
【数1】
が一次独立である原始元を用いて
【数2】
を基底とするものである。多項式基底は、GF(2)上m次モニック既約多項式fを生成多項式とし、fの根である元zを用いて、(1,z,z2,・・・,zm-1)を基底とする。また、このときxを変数として、a=(a0,a1,・・・,am-1)をGF(2)[x]の元とみなし、a=am-1xm-1+・・・+a1x+a0 と表現する。この表現を多項式表現という。
【0005】
GF(2m)上の2元a,bの加算は、a+b= (a0+ b0,a1+ b1,・・・,am-1+bm-1)であり、即ち2元を要素毎にGF(2)上で加算すればよい。GF(2)上の加算は排他論理和で実現される。GF(2m)上の2元a,bの乗算は、正規基底を用いる方法では、U.S. patent #4,587,627 "Computational Method and Apparatus for Finite Field Arithmetic"、#4,745,568 "Computational Method and Apparatus for Finite Field Multiplication"があるが、何れも実現時の回路が複雑であり、mが大きいとき回路規模は非常に大きくなるという欠点を有する。なお正規基底を用いた乗算についてはKluwer Academic Pub.出版A.J.Menezes,Ed. "Applications of Finite Fields"に詳しい記述がある。一方、多項式基底を用いる方法では、W.W.Wesley, E.J. Weldolon, Jr.の著書"Error-Correcting Codes" MIT Pressに詳しい記述があり、正規基底を用いた乗算と比較して回路がシンプルでmが大きいときもそれほど回路規模が大きくならず、また、高クロックで高速動作できる利点が有る。
【0006】
(楕円暗号)
楕円暗号はGF(2m)上の楕円曲線
【数3】
のGF(2m)有理点の加算を用いた暗号方式である。すなわち、暗号化の際にメッセージを楕円曲線E上の有理点に写像してこれを暗号文とし、また復号化の際は暗号文を楕円曲線E上の有理点に写像してこれを元のメッセージに復元する暗号方式である。
【0007】
この楕円暗号では、暗号文が楕円曲線E上の有理点(xc,yc)であることから、mビットのメッセージは暗号化されたとき2mビットとなり、有限体上の乗法群を用いた他の暗号方式と比較して暗号文の大きさが2倍になるという欠点が有る。そこでこの欠点を解決するためには、暗号文を有限体上の乗法群暗号を用いたときの大きさ+1ビットにする方法があり、これを実現するためにGF(2m)上の2次多項式の根を求める必要が有る。
【0008】
(メッセージから有理点への写像)
ところで、メッセージを有理点に写像するためには、通常メッセージを2進展開しm'ビット毎にブロック化する。ここで、m'<mである。このメッセージをベクトル表現されたGF(2m)の元Mの上位m'ビットの要素とし、下位m-m'ビットの要素を乱数で埋める。この元Mを楕円曲線Eのx座標に対応付け、x座標が元Mとなる有理点を計算する。即ち、
【0009】
【数4】
なるyを求める。yが存在しない場合、元Mの下位m-m'ビットを別の乱数で埋めて、再びyを求める。yの値が存在し、Yと定まったならば、メッセージの有理点への写像を(M,Y)とする。
このとき、楕円曲線Eをz=y/xと変数変換すれば、
【数5】
として、
【数6】
なるzを求め、このzからY=Mzとすることで、メッセージから点への写像が行える。(暗号文の削減)
上述のように楕円曲線Eは2次多項式で表すことができるから、GF(2m)の元Xをx座標の値とする楕円曲線E上の有理点は2個しかない。従って、暗号文(X,Y)はXと1bitの情報で表現することができる。このためz=Y/Xを求め、その最下位ビットzo をXと共に暗号文とすれば、暗号文はm-1ビット削減される。この方法を用いた場合、復号時に
【数7】
【数8】
をzの最下位ビットをzo として解き、Y=XzとすることでXに対応するYを求めることができ、暗号文(X,Y)を再構成できる。なお楕円暗号の構成についてはKluwer Academic Pub.出版A.J.Menezes,"Elliptic Curve Public Key Cryptosystems"に詳しい記述がある。
【0010】
【発明が解決しようとする課題】
ところで、2次多項式の求根方法については、正規基底を用いた場合の方法が一般に知られているが、上述したように、多項式基底を用いた場合の方法及び回路は知られていないという問題があった。
【0011】
本発明は上記問題を解決する為になされたものであって、高速且つ実現時の回路規模を小さくすることができる、多項式基底を用いた有限体上の2次多項式の求根方法及び求根回路を提供することを目的とする。
【0012】
【発明を解決しようとする手段】
上述した目的を達成するため本発明の請求項1に係る2次多項式の求根回路においては、mはGF(2)上の多項式f=xm+xm-1+・・・x+1が既約となるように定めた拡大次数であり、前記多項式fをGF(2m)の生成多項式として用いた場合において、前記元aの対応するビットを一方の入力とし、前段素子の出力若しくはX(1,0)においては前段素子の出力の代わりにam-1を他方の入力とする従属接続されたm-3個の排他論理和素子X(1,0)〜X(1, m-4)と、am-1及びX(1,1), X(1,3),・・・, X(1, m-5)の出力を各々一方の入力とし、a0 を他方の入力とするm/2-1個の排他論理和素子X(2,0)〜X(2,m/2-2)から構成され、前記素子X(2,0)〜X(2,m/2-2)の出力、前記素子X(1,0), X(1,2),・・・, X(1, m-4)の出力及び前記a0をz2+z+aの根z=(z0,z1,・・・,zm-1)として出力することを特徴としている。
【0013】
また本発明の請求項2に係る2次多項式の求根回路においては、前記元aの対応するビットとX(1, m-4)の出力とを入力とする排他論理和素子X(1, m-3)を有し、該素子X(1, m-3)の出力を前記他の各素子と共に出力とすることを特徴としている。
【0014】
また本発明の請求項3に係る2次多項式の求根回路においては、前記元aの対応するビットを一方の入力とし、前段素子の出力若しくはX(1,0)においては前段素子の出力の代わりにam/2を他方の入力とする従属接続されたm-3個の排他論理和素子X(1,0)〜X(1, m-4)と、前記素子X(1,0), X(1,2),・・・, X(1, m-4)の出力を各々一方の入力とし、a0を他方の入力とするm/2-1個の排他論理和素子X(2,0)〜X(2,m/2-2)から構成され、X(2,0)〜X(2,m/2-2)の出力、X(1,1), X(1,3),・・・, X(1, m-5)の出力、am/2及びa0をz2+z+aの根z=(z0,z1,・・・,zm-1)として出力することを特徴としている。
【0015】
また本発明の請求項4に係る2次多項式の求根回路においては、前記元aの対応するビットとX(1, m-4)の出力とを入力とする排他論理和素子X(1, m-3)を有し、該素子X(1, m-3)の出力を前記他の各素子と共に出力とすることを特徴としている。
【0016】
また本発明の請求項5に係る2次多項式の求根回路においては、請求項1記載の回路のうち初段から所定の段数までの素子によりn個(n< m-1)の出力zを求める第1の回路と、請求項3記載の回路のうち初段から所定の段数までの素子により前記第1の回路の出力zと重複しないm-1-n個の出力zを求める第2の回路とを互いに接続した構成からなり、前記z2+z+aの根z=(z,z)=(z0,z1,・・・,zm-1)を求めることを特徴としている。
【0017】
また本発明の請求項6に係る2次多項式の求根回路においては、前記互いに接続された回路のうち、前記第1の回路における従属接続された排他論理和素子の最終段の出力を一方の入力とし、前記第2の回路における従属接続された排他論理和素子の最終段の出力を他方の入力とする排他論理和素子を有し、該素子の出力を前記他の各素子と共に出力とすることを特徴としている。
【0019】
【発明の実施の形態】
以下、本発明の原理について詳細に説明する。
GF(2m)の生成多項式をf=xm+xm-1+・・・x+1であるとし、aの多項式基底を用いたベクトル表現が上述したように与えられているとする。ここで、z2+z=aを解く。このとき
z=(z0,z1,・・・,zm-1),z2=s=(s0,s1,・・・,sm-1)と表し、z0〜zm-1を求める。生成多項式fが上述の形であるとき、
【数9】
・・・(1)
となることが知られている。(Itoh, Tsujii: "Structure of Paralel Multipliers for a Class of Fields GF(2m)", Information and Computation, Vol.83, No.1,(1989),Hasan, Wang, Bhargava: "Modular Construction of Low Complexity Parallel Multipliers for a Class of Finite Fields GF(2m)",IEEE Trans. on Comp.,Vol.41,No.8,(1992)参照)
なおabはaとbの排他論理和をとる演算を表す。
【0020】
ここで、
z2+z=b=(b0,b1,・・・,bm-1)
と表すと、式(1)から
【0021】
【数10】
【数11】
・・・(2)
を得る。式(2)をzについて解いて、
【0022】
【数12】
【数13】
・・・(3)
を得る。
式(3)においてb=aとすれば、zの解を得る。また、直ちにzm/2=a0を得る。
【0023】
ここで式(3)を更に変形し、
【数14】
・・・(4)
を得る。
【0024】
式(4)からz1がzm-1 から逐次的に求まる。即ち、
【数15】
・・・(5)
を得る。
【0025】
上述のシーケンス(5)で逐次的にz1 を求めると、最終的にm/2が偶数のときはzm/4、奇数のときはz(3m+2)/4 が得られる。これらが各々am/2と等しいとき、z2+z+aはGF(2m)上に根を持ち、そうでないときは根を持たないとする。またz0は用途に応じて0若しくは1としてよい。例えば、楕円暗号の有理点への写像に用いるときには0,1のどちらにしてもよいし、また削減された暗号文から有理点の再構成に用いる場合には、与えられた値とする。
【0026】
もちろんシーケンス(5)を逆にたどって、m/2が偶数ならばzm/4、奇数ならばz(3m+2)/4 からシーケンスを作ることも可能である。その場合、zm-1の値で根の存在をチェックできる。更に、シーケンス(5)とその逆シーケンスとを共に用いる構成も可能である。
【0027】
以下、本発明の実施例を図面と計算例に基づいて詳細に説明する。
ここではGF(210)、即ちm=10として説明する。また生成多項式fは、f=x10+x9+ x8+x7 +x6+x5+x4+x3+ x2+x+1とする。
【0028】
このときシーケンス(5)は以下のようになる。
【数16】
・・・(S1)
【0029】
このシーケンスを逐次的に解き、z8=a5をチェックすることでzを得られる。また、逆のシーケンスは以下のようになる。
【数17】
・・・(S2)
このシーケンスを逐次的に解き、
【数18】
をチェックすることでzを得られる。
【0030】
更に、シーケンス(S1)(S2)の両方を任意のz1まで求め、両シーケンスのz1の一致をチェックすることでzを得ることができる。例えば、以下のシーケンスでzを求め、(S1)(S2)のz6の一致で根の存在をチェックする構成をとることができる。
【数19】
・・・(S3)
【0031】
ここで例えば、削減された暗号文から有理点を再構成する場合等、GF(2m)上に必ず根が存在すると分かっている場合には、根の存在のチェックが必要ないことはいうまでもない。
【0032】
次に、上述の求根を実現する回路について説明する。
図1は本発明に係る求根回路の第1の実施例を示すブロック図である。当該回路は、シーケンス(S1)を実現したものであり、根の存在チェックは行わない。図中a0〜a9は入力であり、z2+z+aの根の計算を行う際のaを表現する各ビットa=(a0,a1,・・・,am-1)である。また、z1〜z9は出力であり、z2+z+a=0となる際のzを表現する各ビットz=(z0,z1,・・・,zm-1)である。また+は排他論理和素子を表す。当該回路にaを入力すると、排他論理和素子の動作時間をTと表したとき7Tでzを出力する。当該回路は、シーケンス(S1)と
【数20】
から直ちに正しいzを出力する回路であることが示される。
【0033】
次に上述の第1実施例の一変形例を図2に示す。当該回路は、図1の回路に根の存在チェックを加えたものである。図中Chkは出力であり、根が存在するか否かにより各々0若しくは1を出力する。当該回路にaを入力すると8Tでz及び根の存在を出力する。
【0034】
図3は本発明に係る求根回路の第2の実施例を示すブロック図である。当該回路は、シーケンス(S2)を実現したものであり、根の存在チェックは行わない。なお図中の記号は図1に倣う。当該回路にaを入力すると8Tでzを出力する。当該回路は、シーケンス(S2)と
【数20】
から直ちに正しいzを出力する回路であることが示される。
【0035】
次に上述の第2実施例の一変形例を図4に示す。当該回路は、図3の回路に根の存在チェックを加えたものである。なお図中の記号は図2に倣う。当該回路にaを入力すると8Tでz及び根の存在を出力する。当該回路の根の存在チェックは
【0036】
【数21】
より正しい結果を出力することが示される。
【0037】
図5は本発明に係る求根回路の第3の実施例を示すブロック図である。当該回路は、シーケンス(S3)を実現したものであり、根の存在チェックは行わない。なお図中の記号は図1に倣う。当該回路にaを入力すると4Tでzを出力する。
【0038】
次に上述の第3実施例の一変形例を図6に示す。当該回路は、図5の回路に根の存在チェックを加えたものであり、z6の一致で根の存在をチェックする。図中の記号は図2に倣う。当該回路にaを入力すると5Tでz及び根の存在を出力する。
【0039】
なお上記第3の実施例およびその変形例では、z6を境とし、シーケンス(S1)により(z5,z9,z7,z3,z6)=zを求める回路と、その逆のシーケンス(S2)により(z8,z4,z2,z1,) =zを求める回路とを共に用いる構成としているが、本発明はこれに限らず、どのzを境にしてもよい。
【0040】
即ちシーケンス(S1)による回路のうち初段から所定の段数までの素子によりn個(n<m-1)の出力zを求める回路と、シーケンス(S2)に回路のうち初段から所定の段数までの素子により前記シーケンス(S1)による回路の出力zと重複しないm-1-n個の出力zを求める回路とを互いに接続することにより、前記z2+z+aの根z=(z0,z1,・・・,zm-1)を全て求める構成あればよい。
【0041】
以上、本発明を拡大次数m=10に適用したものを例として説明したが、本発明はこれのみに限定されるものではなく、fが既約である任意の拡大次数mに対して適用されるものである。
また上述の各実施例では、論理素子のみを用いて構成しているが、順序回路を用いて構成することも可能である。
【0042】
【発明の効果】
本発明は以上説明した如く構成するものであるから、高速且つ実現時の回路規模が小さい有限体上の2次多項式の求根方法及び求根回路を提供することができ、楕円暗号方式による暗号分のビット数を削減する上で著しい効果を発揮する。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す回路の構成図
【図2】本発明の第1の実施例の変形例を示す回路の構成図
【図3】本発明の第2の実施例を示す回路の構成図
【図4】本発明の第2の実施例の変形例を示す回路の構成図
【図5】本発明の第3の実施例を示す回路の構成図
【図6】本発明の第3の実施例の変形例を示す回路の構成図
Claims (6)
- 有限体GF(2m)上の任意の元a=(a0,a1,・・・,am−1)に対し2次多項式z2+z+aのGF(2m)上の根を求める回路であって、mはGF(2)上の多項式f=xm+xm−1+・・・x+1が既約となるように定めた拡大次数であり、前記多項式fをGF(2m)の生成多項式として用いた場合において、前記元aの対応するビットを一方の入力とし、前段素子の出力若しくはX(1,0)においては前段素子の出力の代わりにam−1を他方の入力とする従属接続されたm−3個の排他論理和素子X(1,0)〜X(1,m−4)と、am−1及びX(1,1),X(1,3),・・・,X(1,m−5)の出力を各々一方の入力とし、a0を他方の入力とするm/2−1個の排他論理和素子X(2,0)〜X(2,m/2−2)とから構成され、前記素子X(2,0)〜X(2,m/2−2)の出力、前記素子X(1,0),X(1,2),・・・,X(1,m−4)の出力及び前記a0をz2+z+aの根z=(z0,z1,・・・,zm−1)として出力することを特徴とする有限体上の2次多項式の求根回路。
- 前記元aの対応するビットとX(1,m−4)の出力とを入力とする排他論理和素子X(1,m−3)を有し、該素子X(1,m−3)の出力を前記他の各素子と共に出力とすることを特徴とする請求項1記載の有限体上の2次多項式の求根回路。
- 有限体GF(2m)上の任意の元a=(a0,a1,・・・,am−1)に対し2次多項式z2+z+aのGF(2m)の上の根を求める回路であって、mはGF(2)上の多項式f=xm+xm−1+・・・x+1が既約となるように定めた拡大次数であり、前記多項式fをGF(2m)の生成多項式として用いた場合において、前記元aの対応するビットを一方の入力とし、前段素子の出力若しくはX(1,0)においては前段素子の出力の代わりにam/2を他方の入力とする従属接続されたm−3個の排他論理和素子X(1,0)〜X(1,m−4)と、前記素子X(1,0),X(1,2),・・・,X(1,m−4)の出力を各々一方の入力とし、a0を他方の入力とするm/2−1個の排他論理和素子X(2,0)〜X(2,m/2−2)とから構成され、X(2,0)〜X(2,m/2−2)の出力、X(1,1),X(1,3),・・・,X(1,m−5)の出力、am/2及びa0をz2+z+aの根z=(z0,z1,・・・,zm−1)として出力することを特徴とする有限体上の2次多項式の求根回路。
- 前記元aの対応するビットとX(1,m−4)の出力とを入力とする排他論理和素子X(1,m−3)を有し、該素子X(1,m−3)の出力を前記他の各素子と共に出力とすることを特徴とする請求項3記載の有限体上の2次多項式の求根回路。
- 請求項1記載の回路のうち初段から所定の段数までの素子によりn個(n<m−1)の出力zを求める第1の回路と、請求項3記載の回路のうち初段から所定の段数までの素子により前記第1の回路の出力zと重複しないm−1−n個の出力zを求める第2の回路とを互いに接続した構成からなり、前記z2+z+aの根z=(z0,z1,・・・,zm−1)を求めることを特徴とする有限体上の2次多項式の求根回路。
- 前記互いに接続された回路のうち、前記第1の回路における従属接続された排他論理和素子の最終段の出力を一方の入力とし、前記第2の回路における従属接続された排他論理和素子の最終段の出力を他方の入力とする排他論理和素子を有し、該素子の出力を前記他の各素子と共に出力とすることを特徴とする請求項5記載の有限体上の2次多項式の求根回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01778699A JP4374504B2 (ja) | 1998-01-29 | 1999-01-27 | 有限体上の2次多項式の求根回路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3218698 | 1998-01-29 | ||
JP10-32186 | 1998-01-29 | ||
JP01778699A JP4374504B2 (ja) | 1998-01-29 | 1999-01-27 | 有限体上の2次多項式の求根回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11316545A JPH11316545A (ja) | 1999-11-16 |
JP4374504B2 true JP4374504B2 (ja) | 2009-12-02 |
Family
ID=26354349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01778699A Expired - Fee Related JP4374504B2 (ja) | 1998-01-29 | 1999-01-27 | 有限体上の2次多項式の求根回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4374504B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110657833B (zh) * | 2019-10-12 | 2023-02-10 | 湖南银河电气有限公司 | 一种用于高精度源表一体化测量设备的新型校准方法 |
-
1999
- 1999-01-27 JP JP01778699A patent/JP4374504B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11316545A (ja) | 1999-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4866389B2 (ja) | 閉ガロア体組合せ | |
US6466959B2 (en) | Apparatus and method for efficient arithmetic in finite fields through alternative representation | |
KR101246490B1 (ko) | 갈루아 폐체 암호 시스템 | |
Li et al. | The properties of a class of linear FSRs and their applications to the construction of nonlinear FSRs | |
JPS63294115A (ja) | 非線形ランダム系列発生器 | |
CN111612622B (zh) | 用于执行散列算法的电路和方法 | |
GB2453367A (en) | Cryptographic processing using isomorphic mappings of Galois fields | |
KR100800468B1 (ko) | 저전력 고속 동작을 위한 하드웨어 암호화/복호화 장치 및그 방법 | |
JP2002229445A (ja) | べき乗剰余演算器 | |
Reyhani-Masoleh et al. | Efficient multiplication beyond optimal normal bases | |
Daneshbeh et al. | A class of unidirectional bit serial systolic architectures for multiplicative inversion and division over GF (2/sup m/) | |
CN116366248B (zh) | 基于紧凑指令集扩展的Kyber实现方法及系统 | |
KR100478974B1 (ko) | 직렬 유한체 승산기 | |
JP4374504B2 (ja) | 有限体上の2次多項式の求根回路 | |
US6484192B1 (en) | Root finding method and root finding circuit of quadratic polynomial over finite field | |
De Dormale et al. | An improved Montgomery modular inversion targeted for efficient implementation on FPGA | |
JP2002358010A (ja) | べき乗剰余演算器 | |
TW200306492A (en) | Fast multiplication circuits | |
Heuberger et al. | Symmetric digit sets for elliptic curve scalar multiplication without precomputation | |
JP3913921B2 (ja) | 有限フィールドでの任意要素の逆数具現回路 | |
Rashidi et al. | High-speed and pipelined finite field bit-parallel multiplier over GF (2 m) for elliptic curve cryptosystems | |
JPH11224183A (ja) | 擬似乱数発生装置 | |
KR100450750B1 (ko) | 향상된 선형 궤환 시프트 레지스터 구조의 유한체 승산기 | |
KR100974624B1 (ko) | 센서 모트에서의 효율적인 타원 곡선 암호 연산 방법, 그장치 및 이를 기록한 기록매체 | |
McCusker et al. | Low-energy finite field arithmetic primitives for implementing security in wireless sensor networks |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060126 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060126 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060126 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090826 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130918 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |