JP4354220B2 - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP4354220B2
JP4354220B2 JP2003176773A JP2003176773A JP4354220B2 JP 4354220 B2 JP4354220 B2 JP 4354220B2 JP 2003176773 A JP2003176773 A JP 2003176773A JP 2003176773 A JP2003176773 A JP 2003176773A JP 4354220 B2 JP4354220 B2 JP 4354220B2
Authority
JP
Japan
Prior art keywords
payout
signal
game
power supply
ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003176773A
Other languages
Japanese (ja)
Other versions
JP2005007050A5 (en
JP2005007050A (en
Inventor
詔八 鵜川
祐一郎 須永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sankyo Co Ltd
Original Assignee
Sankyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Co Ltd filed Critical Sankyo Co Ltd
Priority to JP2003176773A priority Critical patent/JP4354220B2/en
Publication of JP2005007050A publication Critical patent/JP2005007050A/en
Publication of JP2005007050A5 publication Critical patent/JP2005007050A5/ja
Application granted granted Critical
Publication of JP4354220B2 publication Critical patent/JP4354220B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、遊技者が所定の遊技を行うことが可能なパチンコ遊技機やスロットマシン等の遊技機に関する。
【０００２】
【従来の技術】
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【０００３】
なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることや、賞球払出の条件が成立しやすくなる状態になることである。
【０００４】
パチンコ遊技機では、特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定表示態様の組合せとなることを、通常、「大当り」という。大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。
【０００５】
遊技機における遊技進行は、マイクロコンピュータ等による遊技制御手段によって制御される。賞球払出の制御を行う払出制御手段が、遊技制御手段が搭載されている主基板とは別の払出制御基板に搭載されている場合、遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は遊技制御手段によって決定され、賞球個数を示す制御信号が単方向通信によって払出制御基板に送信される。そして、払出制御手段は、遊技制御手段からの制御信号にもとづいて、入賞にもとづく個数の賞球を払い出す処理を行う。一方、遊技媒体の貸し出しは、遊技の進行とは無関係であるから、一般に、遊技制御手段を介さず払出制御手段によって制御される。
【０００６】
遊技機には、遊技制御手段および払出制御手段におけるＲＡＭがそれぞれ電源バックアップされ、遊技機への電力供給が停止しても電源バックアップされているＲＡＭに賞球の未払出数を示す情報などの各種の情報が保存されている場合には、電力供給が復旧したときにその情報にもとづいて遊技状態を電源断前の状態に戻す制御を行う構成とされたものがある（特許文献１参照）。
【０００７】
【特許文献１】
特開平４−２４１８９０号公報
【０００８】
【発明が解決しようとする課題】
ところが、特許文献１に記載された遊技機では、遊技機への電力供給が所定レベルまで低下したときに出力される検出信号の出力状態を監視し、出力状態であることが確認されると、遊技状態を保存させるための電力供給停止時処理を直ちに実行する構成とされている。このため、ノイズによって上記の検出信号が出力状態となったときにも電力供給停止時処理が実行されてしまうという問題があった。
【０００９】
そこで、本発明は、遊技状態を保存させるための電力供給停止時処理を実行する遊技機において、ノイズの発生により誤って電力供給停止時処理を実行してしまうことを防止することができる遊技機を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明による遊技機は、遊技者が所定の遊技を行うことが可能な遊技機であって、遊技の進行を制御する遊技制御手段（例えばＣＰＵ５６を含む遊技制御手段）と、遊技機への電力供給が停止しても所定期間は記憶内容を保持することが可能な変動データ記憶手段（例えばＲＡＭ５５の一部または全部によって構成されるバックアップＲＡＭ領域）と、遊技機で用いられる電源のうち所定電圧（例えば＋３０Ｖ）の電源の出力電圧が低下したことにもとづいて電力の供給停止条件（例えば＋２２Ｖ以下となっていること）が成立しているときに検出信号を出力する電源監視手段（例えば電源監視用ＩＣ９０２を含む電源監視回路９２０）と、電源監視手段からの検出信号が入力される入力ポートと、を備え、遊技制御手段は、所定周期で実行される定期処理（例えば図１５に示すタイマ割込処理）内で、電源監視手段からの検出信号が入力ポートに入力されているか否かを確認する検出信号確認手段（例えば遊技制御手段におけるステップＳ２０を実行する部分。特に、ステップＳ４５０を実行する部分）と、検出信号が入力ポートに入力されていることが検出信号確認手段により確認された回数を計数する検出確認回数計数手段（例えば遊技制御手段におけるステップＳ４５２を実行する部分）とを備え、変動データ記憶手段は、検出確認回数計数手段によって計数された回数を示すデータを記憶し、遊技制御手段は、検出確認回数計数手段によって計数された回数（例えば電源断判定用カウンタのカウント値が示す回数）が所定の複数回（例えば２回）になったときに、遊技の進行を制御する状態から遊技の進行状態を変動データ記憶手段に保存させるための電力供給停止時処理（例えばステップＳ４５４〜ステップＳ４６２，ステップＳ４７１〜ステップＳ４８３）を実行する状態に移行し、遊技機への電力の供給が開始されたときには、変動データ記憶手段に記憶されている検出確認回数計数手段によって計数された回数を示すデータが所定の複数回を示すデータであるか否かを判定し、所定の複数回を示すデータであると判定されたことを条件に（例えばステップＳ８のＹ）、当該変動データ記憶手段に記憶されていた記憶内容にもとづいて遊技の進行状態を復旧させるための復旧処理（例えばステップＳ８１〜ステップＳ８４）を実行し、遊技機への電力の供給が開始されたときに、変動データ記憶手段に記憶されている検出確認回数計数手段によって計数された回数を示すデータが所定の複数回を示すデータでないと判定されたときは、当該変動データ記憶手段に記憶されている検出確認回数計数手段によって計数された回数を示すデータを含む記憶内容を初期化する初期化処理（例えばステップＳ１０〜Ｓ１４）を実行することを特徴とする。
【００１１】
操作に応じて操作信号を出力する操作手段を備え、遊技制御手段は、遊技機への電力の供給が開始されたときに、操作手段から操作信号が入力されていないときは、変動データ記憶手段に記憶されている検出確認回数計数手段によって計数された回数を示すデータが所定の複数回を示すデータであることを条件に復旧処理を実行し、遊技機への電力の供給が開始されたときに、操作手段から操作信号が入力されたときは、変動データ記憶手段に記憶されている検出確認回数計数手段によって計数された回数を示すデータが所定の複数回を示すデータであるか否かを判定することなく初期化処理を実行することが好ましい。
【００１２】
遊技制御手段は、検出信号確認手段により検出信号が入力ポートに入力されていないことが確認されたときに、検出確認回数計数手段によって計数された回数を示すデータを初期化する回数クリア手段（例えば遊技制御手段におけるステップＳ４５１を実行する部分）を備えていることが好ましい。
【００１５】
遊技制御手段は、電力供給停止時処理を実行した後、電源監視手段からの検出信号が入力ポートに入力されているか否かを確認する処理（例えばステップＳ４８４）を繰り返し実行し、検出信号が入力されていないことが確認されたとき（例えばステップＳ４８４のＮ）には、遊技の進行を制御する状態に移行する（例えばステップＳ４８５以降の処理を実行）ように構成されていてもよい。
【００１６】
遊技媒体を用いて遊技者が所定の遊技を行い、遊技により払出条件が成立した（例えば遊技球が入賞領域に入賞した）ことにもとづいて景品として景品遊技媒体を払い出す遊技機であって、景品遊技媒体の払い出しを行う払出手段（例えば球払出装置９７）と、払出手段を制御する払出制御手段（例えば払出制御用ＣＰＵ３７１を含む払出制御手段）とを備え、遊技制御手段は、払出条件の成立にもとづいて払い出すべき景品遊技媒体の総数を特定可能な景品遊技媒体数データ（例えば）を変動データ記憶手段（例えば電源バックアップされたＲＡＭ５５。特に、ＲＡＭ５５における総賞球数格納バッファ）に記憶して遊技機への電力の供給が停止したときに所定期間保持し、景品遊技媒体数データにもとづいて払出制御手段に対して所定数の景品遊技媒体の払出数を指定する払出指令信号（例えば払出個数信号）を送信する払出指令信号送信手段（例えば遊技制御手段におけるステップＳ２３２の賞球送信処理を実行する部分）と、払出指令信号送信手段が払出指令信号を送信した後に所定の条件が成立（例えば払出ＢＵＳＹ信号がオン状態になったこと）すると景品遊技媒体数データから払出指令信号で指定した払出数に対応する値を減算する減算処理を行う景品遊技媒体数データ減算手段（例えば遊技制御手段におけるステップＳ２３３の賞球待ち処理２を実行する部分）とを含み、払出制御手段は、制御に応じて変動するデータを記憶する揮発性記憶手段（例えばＲＡＭ）と、遊技制御手段における払出指令信号送信手段から指定された景品遊技媒体の払出数を揮発性記憶手段に記憶するとともに、揮発性記憶手段に記憶された払出数の景品遊技媒体を払出手段を制御して払い出させる払出処理を実行する景品遊技媒体払出制御手段（例えば払出制御手段におけるステップＳ５４６およびステップＳ７５６の払出制御処理を実行する部分）とを含み、遊技制御手段における払出指令信号送信手段は、景品遊技媒体数データ減算手段による減算処理の後に景品遊技媒体数データが未払出の景品遊技媒体があることを示すものであったときには、払出指令信号で指定した払出数の景品遊技媒体の払出処理が終了した後に次の払出指令信号を出力する（例えばステップＳ２６５の処理の実行後に、ステップＳ２７１で払出ＢＵＳＹ信号がオフ状態になったことを確認してから、ステップＳ２４７で総賞球数格納バッファの内容が０でないことを条件にステップＳ２５４で払出個数信号を出力する）ように構成されていてもよい。
【００１７】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。まず、遊技機の一例である第１種パチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機を正面からみた正面図である。
【００１８】
パチンコ遊技機１は、縦長の方形状に形成された外枠（図示せず）と、外枠の内側に開閉可能に取り付けられた遊技枠とで構成される。また、パチンコ遊技機１は、遊技枠に開閉可能に設けられている額縁状に形成されたガラス扉枠２を有する。遊技枠は、外枠に対して開閉自在に設置される前面枠（図示せず）と、機構部品等が取り付けられる機構板と、それらに取り付けられる種々の部品（後述する遊技盤を除く。）とを含む構造体である。
【００１９】
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿（上皿）３がある。打球供給皿３の下部には、打球供給皿３に収容しきれない遊技球を貯留する余剰球受皿４と打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の背面には、遊技盤６が着脱可能に取り付けられている。なお、遊技盤６は、それを構成する板状体と、その板状体に取り付けられた種々の部品とを含む構造体である。また、遊技盤６の前面には遊技領域７が形成されている。
【００２０】
遊技領域７の中央付近には、それぞれが識別情報としての図柄を可変表示する複数の可変表示部を含む可変表示装置（特別可変表示部）９が設けられている。可変表示装置９には、例えば「左」、「中」、「右」の３つの可変表示部（図柄表示エリア）がある。なお、可変表示部は固定的な領域であってもよいが、遊技進行中に、可変表示装置９の表示領域において移動したり大きさが変化してもよい。また、可変表示装置９には、始動入賞口１４に入った有効入賞球数すなわち始動入賞記憶数を表示する４つの特別図柄始動記憶表示エリア（始動記憶表示エリア）１８が設けられている。有効始動入賞（始動入賞記憶数が４未満のときの始動入賞）がある毎に、表示色を変化させる（例えば青色表示から黄色表示に変化させる）始動記憶表示エリア１８を１増やす。そして、可変表示装置９の可変表示が開始される毎に、表示色が変化している始動記憶表示エリア１８を１減らす（すなわち表示色をもとに戻す）。
【００２１】
なお、図柄表示エリアと始動記憶表示エリア１８とが区分けされて設けられているので、可変表示中も始動入賞記憶数が表示された状態にすることができる。また、始動記憶表示エリア１８を図柄表示エリアの一部に設けるようにしてもよく、その場合には、可変表示中は始動入賞記憶数の表示を中断するようにすればよい。また、この実施の形態では、始動記憶表示エリア１８を可変表示装置９に設けるようにしているが、始動入賞記憶数を表示する表示器（特別図柄始動記憶表示器）を可変表示装置９とは別個に設けるようにしてもよい。
【００２２】
可変表示装置９の下方には、始動入賞口１４を含む可変入賞球装置１５が設けられている。始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１４ａによって検出される。また、可変入賞球装置１５は、開閉動作を行う左右の開閉片を備えている。この開閉片は、ソレノイド１６によって開状態とされる。
【００２３】
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。開閉板２０は大入賞口を開閉する手段である。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖ入賞領域）に入った入賞球はＶ入賞スイッチ２２で検出され、開閉板２０からの入賞球はカウントスイッチ２３で検出される。遊技盤６の背面には、大入賞口内の経路を切り換えるためのソレノイド２１Ａも設けられている。
【００２４】
ゲート３２に遊技球が入賞しゲートスイッチ３２ａで検出されると、普通図柄始動入賞記憶が上限に達していなければ、所定の乱数値が抽出される。そして、普通図柄表示器１０において表示状態が変化する可変表示を開始できる状態であれば、普通図柄表示器１０の表示の可変表示が開始される。普通図柄表示器１０において表示状態が変化する可変表示を開始できる状態でなければ、普通図柄始動入賞記憶の値が１増やされる。普通図柄表示器１０の近傍には、普通図柄始動入賞記憶数を表示する４つのＬＥＤによる表示部を有する普通図柄始動記憶表示器４１が設けられている。ゲート３２への入賞がある毎に、普通図柄始動記憶表示器４１は点灯するＬＥＤを１増やす。そして、普通図柄表示器１０の可変表示が開始される毎に、点灯するＬＥＤを１減らす。なお、特別図柄と普通図柄とを一つの可変表示装置で可変表示するように構成することもできる。その場合には、特別可変表示部と普通可変表示部とは１つの可変表示装置で実現される。
【００２５】
この実施の形態では、左右のランプ（点灯時に図柄が視認可能になる）が交互に点灯することによって普通図柄の可変表示が行われ、可変表示は所定時間（例えば２９．２秒）継続する。そして、可変表示の終了時に左側のランプが点灯すれば当りとなる。当りとするか否かは、ゲート３２に遊技球が入賞したときに抽出された乱数の値が所定の当り判定値と一致したか否かによって決定される。普通図柄表示器１０における可変表示の表示結果が当りである場合に、可変入賞球装置１５が所定回数、所定時間だけ開状態になって遊技球が入賞しやすい状態になる。すなわち、可変入賞球装置１５の状態は、普通図柄の停止図柄が当り図柄である場合に、遊技者にとって不利な状態から有利な状態に変化する。
【００２６】
さらに、特別遊技状態としての確変状態では、普通図柄表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数とのうちの一方または双方が高められ、遊技者にとってさらに有利になる。また、確変状態等の所定の状態では、普通図柄表示器１０における可変表示期間（変動時間）が短縮されることによって、遊技者にとってさらに有利になるようにしてもよい。
【００２７】
遊技盤６には、複数の入賞口２９，３０，３３，３９が設けられ、遊技球の入賞口２９，３０，３３，３９への入賞は、それぞれ入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａによって検出される。遊技領域７の左右周辺には、遊技中に点滅表示される飾りランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音や音声を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃが設けられている。
【００２８】
そして、この例では、左枠ランプ２８ｂの近傍に、賞球残数があるときに点灯する賞球ランプ５１が設けられ、右枠ランプ２８ｃの近傍に、補給球が切れたときに点灯する球切れランプ５２が設けられている。
【００２９】
打球発射装置から発射された遊技球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が始動入賞口１４に入り始動口スイッチ１４ａで検出されると、図柄の可変表示を開始できる状態であれば、可変表示装置９において特別図柄が可変表示（変動）を始める。図柄の可変表示を開始できる状態でなければ、始動入賞記憶数を１増やす。
【００３０】
可変表示装置９における特別図柄の可変表示は、一定時間が経過したときに停止する。停止時の特別図柄の組み合わせが大当り図柄（特定表示態様）であると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球がＶ入賞領域に入賞しＶ入賞スイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。
【００３１】
停止時の可変表示装置９における特別図柄の組み合わせが確率変動を伴う大当り図柄（確変図柄）の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、確変状態という遊技者にとってさらに有利な状態（特別遊技状態）となる。
【００３２】
次に、パチンコ遊技機１の裏面の構造について図２および図３を参照して説明する。図２は、遊技機を裏面から見た背面図である。図３は、各種部材が取り付けられた機構板を遊技機背面側から見た背面図である。
【００３３】
図２に示すように、遊技機裏面側では、可変表示装置９を制御する演出制御手段が搭載された演出制御基板８０を含む可変表示制御ユニット４９、遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１が設置されている。また、球払出制御を行う払出制御用マイクロコンピュータ等が搭載された払出制御基板３７が設置されている。なお、演出制御手段は、遊技盤６に設けられている可変表示装置９、各種装飾ＬＥＤ、普通図柄始動記憶表示器４１、装飾ランプ２５、枠側に設けられている天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃを点灯制御するとともに、スピーカ２７からの音発生を制御する。
【００３４】
演出制御手段は、演出制御基板８０に搭載されている１つの演出制御用マイクロコンピュータで実現されるが、遊技盤６に設けられている各種装飾ＬＥＤ、普通図柄始動記憶表示器４１、装飾ランプ２５、枠側に設けられている天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃを駆動するための駆動回路は、演出制御基板８０と電気的に接続されているランプドライバ基板に搭載されている。また、スピーカ２７を駆動する駆動回路等は、演出制御基板８０と電気的に接続されている音声出力基板に搭載されている。
【００３５】
さらに、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１２ＶおよびＤＣ５Ｖを作成する電源回路が搭載された電源基板９１０やタッチセンサ基板９１が設けられている。電源基板９１０は、大部分が主基板３１と重なっているが、主基板３１に重なることなく外部から視認可能に露出した露出部分がある。この露出部分には、遊技機１の各電気部品制御基板（主基板３１、演出制御基板８０、払出制御基板３７）や遊技機に設けられている各電気部品への電力供給を実行あるいは遮断するための電力供給許可手段としての電源スイッチ９１４と、主基板３１に含まれる記憶内容保持手段（例えば、電力供給停止時にもその内容を保持可能なバックアップＲＡＭ（具体的には、ＲＡＭ５５の全部または一部））に記憶されたバックアップデータをクリアするための操作手段としてのクリアスイッチ９２１とが設けられている。
【００３６】
遊技機裏面において、上方には、各種情報を遊技機外部に出力するための各端子を備えたターミナル基板１６０が設置されている。ターミナル基板１６０には、少なくとも、球切れ検出スイッチ１６７の出力を導入して外部出力するための球切れ用端子、賞球情報（賞球個数信号）を外部出力するための賞球用端子および球貸し情報（球貸し個数信号）を外部出力するための球貸し用端子が設けられている。また、中央付近には、主基板３１からの各種情報を遊技機外部に出力するための各端子を備えた情報端子基板（情報出力基板）３４が設置されている。
【００３７】
貯留タンク３８に貯留された遊技球は誘導レール３９を通り、図３に示されるように、カーブ樋１８６を経て払出ケース４０Ａで覆われた球払出装置に至る。球払出装置の上部には、遊技媒体切れ検出手段としての球切れスイッチ１８７が設けられている。球切れスイッチ１８７が球切れを検出すると、球払出装置の払出動作が停止する。球切れスイッチ１８７は遊技球通路内の遊技球の有無を検出するスイッチであるが、貯留タンク３８内の補給球の不足を検出する球切れ検出スイッチ１６７も誘導レール３９における上流部分（貯留タンク３８に近接する部分）に設けられている。球切れ検出スイッチ１６７が遊技球の不足を検知すると、遊技機設置島に設けられている補給機構から遊技機に対して遊技球の補給が行われる。
【００３８】
入賞にもとづく景品としての遊技球や球貸し要求にもとづく遊技球が多数払い出されて打球供給皿３が満杯になり、ついには遊技球が連絡口４５に到達した後さらに遊技球が払い出されると、遊技球は、余剰球通路４６を経て余剰球受皿４に導かれる。さらに遊技球が払い出されると、感知レバー４７が貯留状態検出手段としての満タンスイッチ４８を押圧して、貯留状態検出手段としての満タンスイッチ４８がオンする。その状態では、球払出装置内の払出モータの回転が停止して球払出装置の動作が停止するとともに打球発射装置の駆動も停止する。
【００３９】
図３に示すように、球払出装置の側方には、カーブ樋１８６から遊技機下部の排出口１９２に至る球抜き通路１９１が形成されている。球抜き通路１９１の上部には球抜きレバー１９３が設けられ、球抜きレバー１９３が遊技店員等によって操作されると、誘導レール３９から球抜き通路１９１への遊技球通路が形成され、貯留タンク３８内に貯留されている遊技球は、排出口１９２から遊技機外に排出される。
【００４０】
図４は、払出ケース４０Ａで覆われた球払出装置９７を示す正面図（図４（Ａ））および断面図（図４（Ｂ））である。図３に示すように、球払出装置９７は、球切れスイッチ１８７と球払出装置９７との間に設置されている通路体１８４の下部に固定されている。通路体１８４は、カーブ樋１８６によって流下方向が左右方向に変換された２列の遊技球を流下させる球通路１８８ａ，１８８ｂを有する。球通路１８８ａ，１８８ｂの上流側には、球切れスイッチ１８７が設置されている。なお、実際には、それぞれの球通路１８８ａ，１８８ｂに球切れスイッチが設置されている。球切れスイッチ１８７は、球通路１８８ａ，１８８ｂ内の遊技球の有無を検出するものであって、球切れスイッチ１８７が遊技球を検出しなくなると球払出装置９７における払出モータ（図４において図示せず）の回転を停止して遊技球の払出が不動化される。
【００４１】
また、球切れスイッチ１８７は、球通路１８８ａ，１８８ｂに２７〜２８個の遊技球が存在することを検出できるような位置に係止片によって係止されている。
【００４２】
球払出装置９７において、ステッピングモータによる払出モータ（図示せず）が例えばカムを回転させることによって、賞球または球貸し要求にもとづく遊技球を１個ずつ払い出す。また、球払出装置９７の下方には、例えば近接スイッチによる払出カウントスイッチ３０１が設けられている。球払出装置９７から１個の遊技球が落下する毎に、払出カウントスイッチ３０１がオンする。すなわち、払出カウントスイッチ３０１は、球払出装置９７から実際に払い出された遊技球を検出する。従って、払出制御手段は、払出カウントスイッチ３０１の検出信号によって、実際に払い出された遊技球の数を計数することができる。
【００４３】
図５は、球払出装置９７の構成例を示す分解斜視図である。この例では、払出ケース４０Ａとしての３つのケース１４０，１４１，１４２の内部に球払出装置９７が形成されている。ケース１４０，１４１の上部には、球切れスイッチ１８７の下部の球通路１８８ａ，１８８ｂと連通する穴１７０，１７１が設けられ、遊技球は、穴１７０，１７１から球払出装置９７に流入する。
【００４４】
球払出装置９７は駆動源となる払出モータ（例えばステッピングモータ）２８９を含む。払出モータ２８９の回転力は、払出モータ２８９の回転軸に嵌合しているギア２９０に伝えられ、さらに、ギア２９０と噛み合うギア２９１に伝えられる。ギア２９１の中心軸には、球載置部を有するカム２９２が嵌合している。穴１７０，１７１から流入した遊技球は、カム２９２の球載置部によって、カム２９２の下方の球通路２９３に１個ずつ落下させられる。
【００４５】
また、球払出装置９７において、発光素子（ＬＥＤ）と受光素子とによる払出モータ位置センサ２９５が設けられている。払出モータ位置センサ２９５は、払出モータ２８９の回転位置を検出するためのセンサであり、遊技球が詰まったこと、すなわちいわゆる球噛みを検出するために用いられる。
【００４６】
なお、この実施の形態では、球払出装置９７は、賞球払出と球貸しとを共に行うように構成されているが、賞球払出を行う球払出装置と球貸しを行う球払出装置が別個に設けられていてもよい。別個に設けられている場合には、賞球払出を行う球払出装置と球貸しを行う球払出装置とで払出手段が構成される。さらに、例えば、カムまたはスプロケットの回転方向を変えて賞球払出と球貸しとを分けるように構成されていてもよいし、本実施の形態において例示する球払出装置９７（モータによってカムを回転させる構成）以外のどのような構造の球払出装置を用いても、本発明を適用することができる。
【００４７】
図６は、主基板３１における回路構成の一例を示すブロック図である。なお、図６には、払出制御基板３７および演出制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、Ｖ入賞スイッチ２２、カウントスイッチ２３、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ、およびクリアスイッチ９２１からの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６、開閉板２０を開閉するソレノイド２１および大入賞口内の経路を切り換えるためのソレノイド２１Ａを基本回路５３からの指令に従って駆動するソレノイド回路５９とが搭載されている。
【００４８】
なお、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、Ｖ入賞スイッチ２２、カウントスイッチ２３、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ等のスイッチは、センサと称されているものでもよい。すなわち、遊技球を検出できる遊技媒体検出手段（この例では遊技球検出手段）であれば、その名称を問わない。入賞検出を行う始動口スイッチ１４ａ、カウントスイッチ２３、および入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａの各スイッチは、入賞検出手段でもある。なお、入賞検出手段は、複数の入賞口に別個に入賞したそれぞれの遊技球をまとめて検出するものであってもよい。また、ゲートスイッチ３２ａのような通過ゲートであっても、賞球の払い出しが行われるものであれば、通過ゲートへ遊技球が進入することが入賞になり、通過ゲートに設けられているスイッチ（例えばゲートスイッチ３２ａ）が入賞検出手段になる。さらに、この実施の形態では、Ｖ入賞領域に入賞した遊技球はＶ入賞スイッチ２２で検出されるとともにカウントスイッチ２３でも検出されるが、Ｖ入賞スイッチ２２のみで検出されるようにしてもよい。Ｖ入賞領域に入賞した遊技球がＶ入賞スイッチ２２のみで検出される場合には、大入賞口に入賞した遊技球数は、Ｖ入賞スイッチ２２による検出数とカウントスイッチ２３による検出数との和になる。
【００４９】
また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示装置９における図柄の可変表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等の情報出力信号をホールコンピュータ等の外部装置に対して出力する情報出力回路６４が搭載されている。
【００５０】
基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用される記憶手段（変動データを記憶する変動データ記憶手段）としてのＲＡＭ５５、プログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。この実施の形態では、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５６は、１チップマイクロコンピュータ（遊技制御用マイクロコンピュータ）である。１チップマイクロコンピュータは、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポート部５７は外付けであっても内蔵されていてもよい。なお、ＣＰＵ５６はＲＯＭ５４に格納されているプログラムに従って制御を実行するので、以下、ＣＰＵ５６が実行する（または、処理を行う）ということは、具体的には、ＣＰＵ５６がプログラムに従って制御を実行することである。このことは、主基板３１以外の他の基板に搭載されているＣＰＵについても同様である。
【００５１】
なお、この実施の形態では、遊技制御手段は、ＣＰＵ５６のみにより構成されていてもよく、ＲＡＭ５４、ＲＯＭ５５、Ｉ／Ｏポート部５７のうち少なくとも１つとＣＰＵ５６とによって構成されていてもよい。
【００５２】
また、ＲＡＭ（ＣＰＵ内蔵ＲＡＭであってもよい。）５５は、その一部または全部が電源基板９１０において作成されるバックアップ電源によってバックアップされているバックアップＲＡＭである。すなわち、遊技機に対する電力供給が停止しても、所定期間は、ＲＡＭ５５の一部または全部の内容は保存される。特に、少なくとも、遊技状態すなわち遊技制御手段の制御状態に応じたデータと未払出賞球数を示すデータは、バックアップＲＡＭに保存される。なお、遊技制御手段の制御状態に応じたデータとは、停電等が生じた後に復旧した場合に、そのデータにもとづいて、制御状態を停電等の発生前に復旧させるために必要なデータである。
【００５３】
遊技球を打撃して発射する打球発射装置は払出制御基板３７上の回路によって制御される発射モータ９４を含み、発射モータ９４が回転することによって遊技球を遊技領域７に向けて発射する。発射モータ９４を駆動するための駆動信号は、タッチセンサ基板９１を介して発射モータ９４に伝達される。そして、遊技者が操作ノブ（打球ハンドル）５に触れていることはタッチセンサで検出され、タッチセンサからの信号がタッチセンサ基板９１を介して払出制御基板３７に伝達される。払出制御基板３７上の回路は、タッチセンサからの信号がオフ状態を示している場合には、発射モータ９４の駆動を停止する。
【００５４】
なお、この実施の形態では、演出制御基板８０に搭載されている演出制御手段が、遊技盤６に設けられている普通図柄始動記憶表示器４１および装飾ランプ２５の表示制御を行うとともに、枠側に設けられている天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃの表示制御を行う。また、演出制御基板８０に搭載されている演出制御手段は、特別図柄を可変表示する可変表示装置９および普通図柄を可変表示する普通図柄表示器１０の表示制御も行う。
【００５５】
図７は、払出制御基板３７および球払出装置９７などの払出に関連する構成要素を示すブロック図である。図７に示すように、払出制御基板３７には、払出制御用ＣＰＵ３７１が搭載されている。この実施の形態では、払出制御用ＣＰＵ３７１は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。また、ＲＡＭは、主基板３１におけるＲＡＭ５５とは異なり、電源バックアップされていない。払出制御用ＣＰＵ３７１、ＲＡＭ、払出制御用プログラムを格納したＲＯＭ（図示せず）およびＩ／Ｏポート等は、払出制御手段を構成する。
【００５６】
満タンスイッチ４８および払出カウントスイッチ３０１からの検出信号は、中継基板７２を介して払出制御基板３７のＩ／Ｏポート３７２ｆに入力される。また、球切れスイッチ１８７および払出モータ位置センサ２９５からの検出信号は、中継基板７２を介して払出制御基板３７のＩ／Ｏポート３７２ｅに入力される。払出制御基板３７の払出制御用ＣＰＵ３７１は、球切れスイッチ１８７からの検出信号が球切れ状態を示していたり、満タンスイッチ４８からの検出信号が満タン状態を示していると、球払出処理を停止する。さらに、満タンスイッチ４８からの検出信号が満タン状態を示していると、打球発射装置からの球発射を停止させる。
【００５７】
入賞があると、主基板３１の出力回路６７から、払出指令信号として、賞球の払出要求を行うための賞球ＲＥＱ信号（賞球リクエスト信号）および払い出すべき賞球個数を示す払出個数信号が出力される。払出個数信号は、４ビットのデータ（２進４桁のデータ）によって構成され、４本の信号線によって出力される。払出個数信号は、入力回路３７３Ａを介してＩ／Ｏポート３７２ｅに入力される。払出制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７２ｅを介して賞球ＲＥＱ信号および払出個数信号が入力すると、払出個数信号が示す個数の遊技球を払い出すために球払出装置９７を駆動する制御を行う。なお、主基板３１の出力回路６７からは、主基板３１が接続されていることを示す電源確認信号（接続確認信号）も出力される。また、賞球ＲＥＱ信号および払出個数信号は、払出数を指定する払出指令信号に相当する。
【００５８】
また、払出制御手段が払出指令信号を受け付けたときには主基板３１に対して指令受付信号を送信する。指令受付信号は、払出制御基板３７の出力ポート３７２ｂおよび出力回路３７３Ｂを介して主基板３１に送信される。そして、主基板３１において、入力回路６８およびＩ／Ｏポート５７を介してＣＰＵ５６に入力される。さらに、払出制御手段が賞球の払出処理を実行しているときには、払出制御手段は、出力ポート３７２ｂおよび出力回路３７３Ｂを介して払出処理中であることを示す払出ＢＵＳＹ信号（賞球払出中信号）を送信する。なお、この実施の形態では、払出ＢＵＳＹ信号がオン状態になることによって、指令受付信号が送信されたことになる。
【００５９】
払出制御用ＣＰＵ３７１は、出力ポート３７２ｂを介して、賞球払出数を示す賞球情報信号および貸し球数を示す球貸し個数信号をターミナル基板（枠用外部端子基板と盤用外部端子基板とを含む）１６０に出力する。なお、出力ポート３７２ｂの外側に、ドライバ回路が設置されているが、図６では記載省略されている。また、ターミナル基板１６０（枠用外部端子基板）には、ドア開放情報スイッチ１６１Ａ，１６１Ｂが接続されている。
【００６０】
また、払出制御用ＣＰＵ３７１は、出力ポート３７２ｃを介して、７セグメントＬＥＤによるエラー表示用ＬＥＤ３７４にエラー信号を出力する。さらに、出力ポート３７２ｂを介して、点灯／消灯を指示するための信号を賞球ＬＥＤ５１および球切れＬＥＤ５２に出力する。なお、払出制御基板３７の入力ポート３７２ｆには、エラー状態を解除するためのエラー解除スイッチ３７５からの検出信号が入力される。エラー解除スイッチ３７５は、ソフトウェアリセットによってエラー状態を解除するために用いられる。
【００６１】
さらに、払出制御基板３７からの払出モータ２８９への駆動信号は、出力ポート３７２ａおよび中継基板７２を介して球払出装置９７の払出機構部分における払出モータ２８９に伝えられる。なお、出力ポート３７２ａの外側に、ドライバ回路（モータ駆動回路）が設置されているが、図６では記載省略されている。また、払出制御基板３７からの発射モータ９４への駆動信号は、出力ポート３７２ａおよびタッチセンサ基板９１を介して発射モータ９４に伝えられる。
【００６２】
カードユニット５０には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット５０には、使用可表示ランプ１５１、連結台方向表示器１５３、カード投入表示ランプ１５４およびカード挿入口１５５が設けられている（図１参照）。インタフェース基板（中継基板）６６には、打球供給皿３の近傍に設けられている度数表示ＬＥＤ６０、球貸し可ＬＥＤ６１、球貸しスイッチ６２および返却スイッチ６３が接続される。
【００６３】
インタフェース基板６６からカードユニット５０には、遊技者の操作に応じて、球貸しスイッチ６２が操作されたことを示す球貸しスイッチ信号および返却スイッチ６３が操作されたことを示す返却スイッチ信号が与えられる。また、カードユニット５０からインタフェース基板６６には、プリペイドカードの残高を示すカード残高表示信号および球貸し可表示信号が与えられる。カードユニット５０と払出制御基板３７の間では、接続信号（ＶＬ信号）、ユニット操作信号（ＢＲＤＹ信号）、球貸し要求信号（ＢＲＱ信号）、球貸し完了信号（ＥＸＳ信号）およびパチンコ機動作信号（ＰＲＤＹ信号）が入力ポート３７２ｆおよび出力ポート３７２ｄを介して送受信される。カードユニット５０と払出制御基板３７の間には、インタフェース基板６６が介在している。よって、接続信号（ＶＬ信号）等の信号は、図７に示すように、インタフェース基板６６を介してカードユニット５０と払出制御基板３７の間で送受信されることになる。
【００６４】
パチンコ遊技機１の電源が投入されると、払出制御基板３７の払出制御用ＣＰＵ３７１は、カードユニット５０にＰＲＤＹ信号を出力する。また、カードユニット制御用マイクロコンピュータは、電源が投入されると、ＶＬ信号を出力する。払出制御用ＣＰＵ３７１は、ＶＬ信号の入力状態によってカードユニット５０の接続状態／未接続状態を判定する。カードユニット５０においてカードが受け付けられ、球貸しスイッチが操作され球貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＤＹ信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＱ信号を出力する。
【００６５】
そして、払出制御基板３７の払出制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号を立ち上げ、カードユニット５０からのＢＲＱ信号の立ち下がりを検出すると、払出モータ２８９を駆動し、所定個の貸し球を遊技者に払い出す。そして、払出が完了したら、払出制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号を立ち下げる。その後、カードユニット５０からのＢＲＤＹ信号がオン状態でないことを条件に、遊技制御手段から払出指令信号を受けると賞球払出制御を実行する。なお、カードユニット５０で用いられる電源電圧ＡＣ２４Ｖは払出制御基板３７から供給される。
【００６６】
カードユニット５０に対する電源基板９１０からの電力供給は、払出制御基板３７およびインタフェース基板６６を介して行われる。この例では、インタフェース基板６６内に配されているカードユニット５０に対するＡＣ２４Ｖの電源供給ラインに、カードユニット５０を保護するためのヒューズが設けられ、カードユニット５０に所定電圧以上の電圧が供給されることが防止される。
【００６７】
なお、この実施の形態では、カードユニット５０が遊技機とは別体として遊技機に隣接して設置されている場合を例にするが、カードユニット５０は遊技機と一体化されていてもよい。また、コイン投入に応じてその金額に応じた遊技球が貸し出されるような場合でも本発明を適用できる。
【００６８】
次に、電源基板９１０の構成を図８および図９のブロック図を参照して説明する。図８は、電源基板９１０における直流電圧作成部分を示すブロック図である。電源基板９１０には、遊技機内の各電気部品制御基板や機構部品への電力供給を実行または遮断するための電源スイッチ９１４が設けられている。なお、電源スイッチ９１４は、遊技機において、電源基板９１０の外に設けられていてもよい。電源スイッチ９１４が閉状態（オン状態）では、交流電源（ＡＣ２４Ｖ）がトランス９１１の入力側（一次側）に印加される。トランス９１１は、交流電源（ＡＣ２４Ｖ）と電源基板９１０の内部とを電気的に絶縁するためのものであるが、その出力電圧もＡＣ２４Ｖである。また、トランス９１１の入力側には、過電圧保護回路としてのバリスタ９１８が設置されている。
【００６９】
電源基板９１０は、電気部品制御基板（主基板３１、払出制御基板３７および演出制御基板８０）と独立して設置され、遊技機内の各電気部品制御基板および機構部品が使用する電圧を生成する。この例では、ＡＣ２４Ｖ、ＶSL（ＤＣ＋３０Ｖ）、ＶLP（ＤＣ＋２４Ｖ）、ＶDD（ＤＣ＋１２Ｖ）およびＶCC（ＤＣ＋５Ｖ）を生成する。また、バックアップ電源（ＶBB）すなわちバックアップＲＡＭに記憶内容を保持させるための記憶保持手段となるコンデンサ９１６は、ＤＣ＋５Ｖ（ＶCC）すなわち各基板上のＩＣ等を駆動する電源のラインから充電される。また、＋５Ｖラインとバックアップ＋５Ｖ（ＶBB）ラインとの間に、逆流防止用のダイオード９１７が挿入される。なお、ＶSLは、整流平滑回路９１４において、整流素子でＡＣ２４Ｖを整流昇圧することによって生成される。ＶSLは、ソレノイド駆動電源となる。また、ＶLPは、ランプ点灯用の電圧であって、整流回路９１２において、整流素子でＡＣ２４Ｖを整流することによって生成される。
【００７０】
電源電圧生成手段としてのＤＣ−ＤＣコンバータ９１３は、１つまたは複数のレギュレータＩＣ（図８では２つのレギュレータＩＣ９２４Ａ，９２４Ｂを示す。）を有し、ＶSLにもとづいてＶDDおよびＶCCを生成する。レギュレータＩＣ（スイッチングレギュレータ）９２４Ａ，９２４Ｂの入力側には、比較的大容量のコンデンサ９２３Ａ，９２３Ｂが接続されている。従って、外部からの遊技機に対する電力供給が停止したときに、ＶSL、ＶDD、ＶCC等の直流電圧は、比較的緩やかに低下する。
【００７１】
図９に示すように、トランス９１１から出力されたＡＣ２４Ｖは、そのままコネクタ９２２Ａに供給される。また、ＶLPは、過電流の供給を防止する過電流防止手段としてのヒューズＦ０１を介してコネクタ９２２Ｂに供給される。また、ヒューズＦ０１のコネクタ９２２Ｂ側とグラウンド（接地電位）との間には、ＬＥＤ（ＬＤ０１）と抵抗（Ｒ０１）の直列体が接続されている。
【００７２】
ＶSLは、ヒューズＦ０２を介してコネクタ９２２Ａに供給される。ヒューズＦ０２のコネクタ９２２Ａ側とグラウンドとの間には、ＬＥＤ（ＬＤ０２）と抵抗（Ｒ０２）の直列体が接続されている。また、ＶSLは、ヒューズＦ０３を介してコネクタ９２２Ｂに供給される。ヒューズＦ０３のコネクタ９２２Ｂ側とグラウンドとの間には、ＬＥＤ（ＬＤ０３）と抵抗（Ｒ０３）の直列体が接続されている。さらに、ＶSLは、ヒューズＦ０４を介してコネクタ９２２Ｃに供給される。ヒューズＦ０４のコネクタ９２２Ｃ側とグラウンドとの間には、ＬＥＤ（ＬＤ０４）と抵抗（Ｒ０４）の直列体が接続されている。
【００７３】
ＶDDは、ヒューズＦ０５を介してコネクタ９２２Ａに供給される。ヒューズＦ０５のコネクタ９２２Ａ側とグラウンドとの間には、ＬＥＤ（ＬＤ０５）と抵抗（Ｒ０５）の直列体が接続されている。また、ＶDDは、ヒューズＦ０６を介してコネクタ９２２Ｂに供給される。ヒューズＦ０６のコネクタ９２２Ｂ側とグラウンドとの間には、ＬＥＤ（ＬＤ０６）と抵抗（Ｒ０６）の直列体が接続されている。さらに、ＶDDは、ヒューズＦ０７を介してコネクタ９２２Ｃに供給される。ヒューズＦ０７のコネクタ９２２Ｃ側とグラウンドとの間には、ＬＥＤ（ＬＤ０７）と抵抗（Ｒ０７）の直列体が接続されている。
【００７４】
ＶCCは、ヒューズＦ０８を介してコネクタ９２２Ａに供給される。ヒューズＦ０８のコネクタ９２２Ａ側とグラウンドとの間には、ＬＥＤ（ＬＤ０８）と抵抗（Ｒ０８）の直列体が接続されている。また、ＶCCは、ヒューズＦ０９を介してコネクタ９２２Ｂに供給される。ヒューズＦ０９のコネクタ９２２Ｂ側とグラウンドとの間には、ＬＥＤ（ＬＤ０９）と抵抗（Ｒ０９）の直列体が接続されている。さらに、ＶCCは、ヒューズＦ１０を介してコネクタ９２２Ｃに供給される。ヒューズＦ１０のコネクタ９２２Ｃ側とグラウンドとの間には、ＬＥＤ（ＬＤ１０）と抵抗（Ｒ１０）の直列体が接続されている。
【００７５】
なお、コネクタ９２２Ａに接続されるケーブルは、払出制御基板３７に接続される。また、コネクタ９２２Ｂに接続されるケーブルは、演出制御基板８０に接続される。そして、コネクタ９２２Ｃに接続されるケーブルは、主基板３１に接続される。従って、コネクタ９２２Ｃには、ＶBBも供給されている。
【００７６】
また、電源基板９１０には、押しボタン構造のクリアスイッチ９２１が搭載されている。クリアスイッチ９２１が押下されるとローレベル（オン状態）のクリアスイッチ信号が出力され、コネクタ９２２Ｃを介して主基板３１に送信される。また、クリアスイッチ９２１が押下されていなければハイレベル（オフ状態）の信号が出力される。なお、クリアスイッチ９２１は、押しボタン構造以外の他の構成であってもよい。また、クリアスイッチ９２１は、遊技機において、電源基板９１０以外に設けられていてもよい。
【００７７】
また、ヒューズＦ０１〜Ｆ１０は、取り外しが可能（交換可能）なタイプのものではなく、電源基板９１０に固定されているタイプのものである。すなわち、交換不能に基板（この例では電源基板９１０）に設置されている。ヒューズＦ０１〜Ｆ１０が交換可能なタイプのものである場合には、電源基板９１０や電気部品制御基板において短絡故障等のような不具合が発生したときにヒューズ交換がなされ、真の不具合原因が不明なまま遊技機が稼働状態に戻されてしまうおそれがある。その場合、不具合が直ぐに再発することが予想される。しかし、ヒューズＦ０１〜Ｆ１０を交換不可能なタイプのものにしておけば、電源基板９１０において不具合が発生したときに、真の不具合原因を探す行為に誘導される。
【００７８】
電源基板９１０において、図９に示されたようなＬＥＤ（ＬＤ０１〜ＬＤ１０）が設けられている場合、電源基板９１０および各電気部品制御基板において短絡故障等のような不具合が発生していなければ、各ＬＥＤ（ＬＤ０１〜ＬＤ１０）は点灯状態である。換言すれば、各ＬＥＤ（ＬＤ０１〜ＬＤ１０）が点灯状態であれば、電源基板９１０および各電気部品制御基板において短絡故障等のような不具合が発生していないことがわかる。
【００７９】
図１０は、主基板３１におけるＣＰＵ５６、リセット回路および電源監視回路を示すブロック図である。図１０に示すように、電源監視回路（電源監視手段）９２０からの電源断信号すなわち電源監視手段からの検出信号が、反転回路９４３および入力ポート５７２を介してＣＰＵ５６に入力される。従って、ＣＰＵ５６は、入力ポート５７２の入力信号を監視することによって遊技機への電力供給の停止の発生を確認することができる。
【００８０】
電源監視回路９２０は主基板３１に搭載されているので、電源断信号が入力されるＣＰＵ５６の近くに電源監視手段を設置することができ、電力供給の停止を遊技制御手段に確実に認識させることができるようになる。
【００８１】
電源監視回路９２０は電源監視用ＩＣ９０２を含む。電源監視用ＩＣ９０２は、ＶSL電圧を導入し、ＶSL電圧を監視することによって遊技機への電力供給停止の発生を検出する。具体的には、ＶSL電圧が所定値（この例では＋２２Ｖ）以下になったら、電力供給の停止が生ずるとして電源断信号を出力する。なお、監視対象の電源電圧は、各電気部品制御基板に搭載されている回路素子の電源電圧（この例では＋５Ｖ）よりも高い電圧であることが好ましい。この例では、交流から直流に変換された直後の電圧であるＶSLが用いられている。
【００８２】
電源監視用ＩＣ９０２が電力供給の停止を検知するための所定値は、通常時の電圧より低いが、ＣＰＵ５６が暫くの間、動作しうる程度の電圧である。また、電源監視用ＩＣ９０２が、ＣＰＵ５６等の回路素子を駆動するための電圧（この例では＋５Ｖ）よりも高いので、ＣＰＵが必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧としてＶSL（＋３０Ｖ）を用いる場合には、遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の段階でそれの低下を検出できる。
【００８３】
＋１２Ｖ電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、＋１２Ｖより早く低下する＋３０Ｖ電源電圧を監視して電力供給の停止を認識すれば、スイッチ出力がオン状態を呈する前に電力供給回復待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
【００８４】
リセット回路６５はリセットＩＣ６５１を含む。リセットＩＣ６５１は、電源投入時に、外付けのコンデンサの容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。すなわち、リセット信号（システムリセット信号）をハイレベルに立ち上げてＣＰＵ５６を動作可能状態にする。なお、リセット信号は、反転回路９４２，９４１を介してＣＰＵ５６のリセット端子に入力される。
【００８５】
また、リセットＩＣ６５１は、電源監視回路９２０が監視する電源電圧と等しい電源電圧であるＶSLの電源電圧を監視して電圧値が所定値（電源監視回路が電源断信号を出力する電源電圧値よりも低い値）以下になると出力をローレベルにする。従って、ＣＰＵ５６は、電源監視回路９２０からの電源断信号に応じて所定の電力供給停止時処理を行った後、システムリセットされる。すなわち、完全に動作を止める状態になる。従って、リセット回路６５は、電源監視手段が検出信号を出力するタイミングよりも遅いタイミングで検出信号を出力する第２の電源監視手段に相当する。この例では、第２の電源監視手段が検出信号を出力する状態は、リセット信号をローレベルにする状態である。
【００８６】
この実施の形態で用いられているＣＰＵ５６は、マスク不能割込（ＮＭＩ）を発生させるために使用されるマスク不能割込端子（ＮＭＩ端子）と、ＣＰＵ５６の外部から割込（外部割込；マスク可能割込）を発生させるために使用される割込端子（ＩＮＴ端子）とを有する。ＮＭＩ端子に入力される信号がローレベルに立ち下がると、マスク不能割込が発生する。すなわち、ＣＰＵ５６のプログラムカウンタが、マスク不能割込処理の開始アドレスに変更され、ＣＰＵ５６は、マスク不能割込処理の開始アドレスに設定されている命令を実行する状態になる。
【００８７】
なお、「割込」とは、実行中の処理を中断させて直ちに他の処理を実行するためにその実行中の処理に割り込むこと、あるいは各処理の実行順番が決定されている場合に早期に他の処理を実行するために上位の実行順番（最後の順番でなく）に割り込むことを意味する。
【００８８】
また、ＩＮＴ端子に入力される信号がローレベルに立ち下がると、外部割込が発生する。すなわち、ＣＰＵ５６のプログラムカウンタが、外部割込処理の開始アドレスに変更され、ＣＰＵ５６は、外部割込処理の開始アドレスに設定されている命令を実行する状態になる。
【００８９】
この実施の形態では、マスク不能割込および外部割込を使用しない。そこで、ＮＭＩ端子およびＩＮＴ端子を、抵抗を介してＶcc（＋５Ｖ）にプルアップしておく。従って、ＮＭＩ端子およびＩＮＴ端子の入力レベルは常にハイレベルになり、端子オープン状態に場合に比べて、ノイズ等によってＮＭＩ端子およびＩＮＴ端子の入力レベルが立ち下がって割込発生状態になる可能性が低減する。
【００９０】
図１１および図１２は、遊技制御手段における出力ポートの割り当ての例を示す説明図である。図１１に示すように、出力ポート０は払出制御基板３７に送信される払出制御信号、および演出制御基板８０に送信される演出制御コマンドについての演出制御ＩＮＴ信号（ストローブ信号）の出力ポートである。また、演出制御基板８０に送信される演出制御コマンドの８ビットのデータは出力ポート１から出力される。演出制御ＩＮＴ信号は、演出制御コマンドの８ビットのデータを取り込むことを演出制御手段に指令するための信号である。
【００９１】
また、出力ポート２から、大入賞口の開閉板２を開閉するためのソレノイド（大入賞口扉ソレノイド）２１、大入賞口内の経路を切り換えるためのソレノイド（大入賞口内誘導板ソレノイド）２１Ａおよび可変入賞球装置１５を開閉するためのソレノイド（普通電動役物ソレノイド）１６に対する駆動信号が出力される。そして、出力ポート３から、情報出力回路６４を介して情報端子板３４やターミナル基板１６０に至る各種情報出力用信号すなわち制御に関わる情報の出力データが出力される。
【００９２】
図１３は、遊技制御手段におけるにおける入力ポートのビット割り当ての例を示す説明図である。図１３に示すように、入力ポート０のビット０〜７には、それぞれ、入賞口スイッチ３３ａ、２４ａ，２９ａ，３０ａ、始動口スイッチ１４ａ、カウントスイッチ２３、Ｖ入賞スイッチ２２、ゲートスイッチ３２ａの検出信号が入力される。また、入力ポート１のビット０〜２には、それぞれ、電源監視回路９２０からの電源断信号、払出制御基板３７からの払出ＢＵＳＹ信号、電源基板９１０からのクリアスイッチ９２１の検出信号が入力される。なお、各スイッチからの検出信号は、スイッチ回路５８において論理反転されている。
【００９３】
次に遊技機の動作について説明する。図１４は、主基板３１における遊技制御手段（ＣＰＵ５６およびＲＯＭ，ＲＡＭ等の周辺回路）が実行するメイン処理を示すフローチャートである。遊技機に対して電源が投入され、リセット端子の入力レベルがハイレベルになると、ＣＰＵ５６は、プログラムの内容が正当か否かを確認するための処理であるセキュリティチェック処理を実行した後、ステップＳ１以降のメイン処理を開始する。メイン処理において、ＣＰＵ５６は、まず、必要な初期設定を行う。
【００９４】
初期設定処理において、ＣＰＵ５６は、まず、割込禁止に設定する（ステップＳ１）。次に、割込モードを割込モード２に設定し（ステップＳ２）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ３）。そして、内蔵デバイスレジスタの初期化を行う（ステップＳ４）。また、内蔵デバイス（内蔵周辺回路）であるＣＴＣ（カウンタ／タイマ）およびＰＩＯ（パラレル入出力ポート）の初期化（ステップＳ５）を行った後、ＲＡＭをアクセス可能状態に設定する（ステップＳ６）。
【００９５】
この実施の形態で用いられるＣＰＵ５６は、Ｉ／Ｏポート（ＰＩＯ）およびタイマ／カウンタ回路（ＣＴＣ）も内蔵している。また、ＣＴＣは、２本の外部クロック／タイマトリガ入力ＣＬＫ／ＴＲＧ２，３と２本のタイマ出力ＺＣ／ＴＯ０，１を備えている。
【００９６】
この実施の形態で用いられているＣＰＵ５６には、マスク可能な割込のモードとして以下の３種類のモードが用意されている。なお、マスク可能な割込が発生すると、ＣＰＵ５６は、自動的に割込禁止状態に設定するとともに、プログラムカウンタの内容をスタックにセーブする。
【００９７】
割込モード０：割込要求を行った内蔵デバイスがＲＳＴ命令（１バイト）またはＣＡＬＬ命令（３バイト）をＣＰＵの内部データバス上に送出する。よって、ＣＰＵ５６は、ＲＳＴ命令に対応したアドレスまたはＣＡＬＬ命令で指定されるアドレスの命令を実行する。リセット時に、ＣＰＵ５６は自動的に割込モード０になる。よって、割込モード１または割込モード２に設定したい場合には、初期設定処理において、割込モード１または割込モード２に設定するための処理を行う必要がある。
【００９８】
割込モード１：割込が受け付けられると、常に００３８（ｈ）番地に飛ぶモードである。
【００９９】
割込モード２：ＣＰＵ５６の特定レジスタ（Ｉレジスタ）の値（１バイト）と内蔵デバイスが出力する割込ベクタ（１バイト：最下位ビット０）から合成されるアドレスが、割込番地を示すモードである。すなわち、割込番地は、上位アドレスが特定レジスタの値とされ下位アドレスが割込ベクタとされた２バイトで示されるアドレスである。従って、任意の（飛び飛びではあるが）偶数番地に割込処理を設置することができる。各内蔵デバイスは割込要求を行うときに割込ベクタを送出する機能を有している。
【０１００】
よって、割込モード２に設定されると、各内蔵デバイスからの割込要求を容易に処理することが可能になり、また、プログラムにおける任意の位置に割込処理を設置することが可能になる。さらに、割込モード１とは異なり、割込発生要因毎のそれぞれの割込処理を用意しておくことも容易である。上述したように、この実施の形態では、初期設定処理のステップＳ２において、ＣＰＵ５６は割込モード２に設定される。
【０１０１】
次いで、ＣＰＵ５６は、入力ポート１を介して入力されるクリアスイッチ９２１の出力信号の状態を１回だけ確認する（ステップＳ７）。その確認においてオンを検出した場合には、ＣＰＵ５６は、通常の初期化処理を実行する（ステップＳ１１〜ステップＳ１５）。クリアスイッチ９２１がオンである場合（押下されている場合）には、ローレベルのクリアスイッチ信号が出力されている。なお、入力ポート１では、クリアスイッチ信号のオン状態はハイレベルである。また、例えば、遊技店員は、クリアスイッチ９２１をオン状態にしながら遊技機に対する電力供給を開始する（例えば電源スイッチ９１４をオンする）ことによって、容易に初期化処理を実行させることができる。すなわち、ＲＡＭクリア等を行うことができる。
【０１０２】
クリアスイッチ９２１がオンの状態でない場合には、遊技機への電力供給が停止したときにバックアップＲＡＭ領域のデータ保護処理（例えばパリティデータの付加等の電力供給停止時処理）が行われたか否か確認する（ステップＳ８）。この実施の形態では、電力供給の停止が生じた場合には、バックアップＲＡＭ領域のデータを保護するための処理が行われている。そのような保護処理が行われていたことを確認した場合には、ＣＰＵ５６はバックアップありと判定する。そのような保護処理が行われていないことを確認した場合には、ＣＰＵ５６は初期化処理を実行する。
【０１０３】
バックアップＲＡＭ領域にバックアップデータがあるか否かは、電力供給停止時処理においてバックアップＲＡＭ領域に設定される電源断判定用カウンタの状態によって確認される。この例では、電源断判定用カウンタのカウント値が「２」であればバックアップありと判定され、「２」以外の値であればバックアップなしと判定される。
【０１０４】
バックアップありと判定したら、ＣＰＵ５６は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う（ステップＳ９）。この実施の形態では、クリアデータ（００）をチェックサムデータエリアにセットし、チェックサム算出開始アドレスをポインタにセットする。また、チェックサムの対象となるデータ数に対応するチェックサム算出回数をセットする。そして、チェックサムデータエリアの内容とポインタが指すＲＡＭ領域の内容との排他的論理和を演算する。演算結果をチェックサムデータエリアにストアするとともに、ポインタの値を１増やし、チェックサム算出回数の値を１減算する。以上の処理が、チェックサム算出回数の値が０になるまで繰り返される。チェックサム算出回数の値が０になったら、ＣＰＵ５６は、チェックサムデータエリアの内容の各ビットの値を反転し、反転後のデータをチェックサムとする。
【０１０５】
電力供給停止時処理において、上記の処理と同様の処理によってチェックサムが算出され、チェックサムはバックアップＲＡＭ領域に保存されている。ステップＳ９では、算出したチェックサムと保存されているチェックサムとを比較する。不測の停電等の電力供給停止が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されているはずであるから、チェック結果（比較結果）は正常（一致）になる。チェック結果が正常でないということは、バックアップＲＡＭ領域のデータが、電力供給停止時のデータとは異なっていることを意味する。そのような場合には、内部状態を電力供給停止時の状態に戻すことができないので、電力供給の停止からの復旧時でない電源投入時に実行される初期化処理（ステップＳ１０〜Ｓ１５の処理）を実行する。
【０１０６】
チェック結果が正常であれば、ＣＰＵ５６は、遊技制御手段の内部状態と表示制御手段等の電気部品制御手段の制御状態を電力供給停止時の状態に戻すための遊技状態復旧処理を行う。具体的には、ＲＯＭ５４に格納されているバックアップ時設定テーブルの先頭アドレスをポインタに設定し（ステップＳ８１）、バックアップ時設定テーブルの内容を順次作業領域（ＲＡＭ５５内の領域）に設定する（ステップＳ８２）。作業領域はバックアップ電源によって電源バックアップされている。バックアップ時設定テーブルには、作業領域のうち初期化してもよい領域についての初期化データが設定されている。ステップＳ８１およびＳ８２の処理によって、作業領域のうち初期化してはならない部分については、保存されていた内容がそのまま残る。初期化してはならない部分とは、例えば、電力供給停止前の遊技状態を示すデータ（特別図柄プロセスフラグなど）や未払出賞球数を示すデータが設定されている部分である。なお、電源断時判定用カウンタは初期化される。
【０１０７】
また、ＣＰＵ５６は、ＲＯＭ５４に格納されているバックアップ時コマンド送信テーブルの先頭アドレスをポインタに設定し（ステップＳ８３）、その内容に従ってサブ基板（払出制御基板３７および演出制御基板８０）に、電力供給が復旧した旨を示す制御コマンドが送信されるように制御する（ステップＳ８４）。そして、ステップＳ１５に移行する。
【０１０８】
初期化処理では、ＣＰＵ５６は、まず、ＲＡＭクリア処理を行う（ステップＳ１０）。なお、ＲＡＭ５５の全領域を初期化せず、所定のデータ（例えば大当り判定用乱数を生成するためのカウンタのカウント値のデータ）をそのままにしてもよい。例えば、大当り判定用乱数を生成するためのカウンタのカウント値のデータをそのままにした場合には、不正な手段によって初期化処理が実行される状態になったとしても、大当り判定用乱数を生成するためのカウンタのカウント値が大当り判定値に一致するタイミングを狙うことは困難である。なお、この例では、ステップＳ１０のＲＡＭクリア処理にて、電源断判定用カウンタがクリアされる。
【０１０９】
また、ＲＯＭ５４に格納されている初期化時設定テーブルの先頭アドレスをポインタに設定し（ステップＳ１１）、初期化時設定テーブルの内容を順次作業領域に設定する（ステップＳ１２）。ステップＳ１１およびＳ１２の処理によって、例えば、普通図柄判定用乱数カウンタ、電源断判定用カウンタ、普通図柄判定用バッファ、特別図柄左中右図柄バッファ、総賞球数格納バッファ、特別図柄プロセスフラグ、賞球中フラグ、球切れフラグ、払出停止フラグなど制御状態に応じて選択的に処理を行うためのフラグに初期値が設定される。なお、電源断判定用カウンタには、カウント値の初期値として０が設定される。
【０１１０】
また、ＣＰＵ５６は、ＣＰＵ５６は、ＲＯＭ５４に格納されている初期化時コマンド送信テーブルの先頭アドレスをポインタに設定し（ステップＳ１３）、その内容に従ってサブ基板を初期化するための初期化コマンドをサブ基板に送信する処理を実行する（ステップＳ１４）。初期化コマンドとして、可変表示装置９に表示される初期図柄を示すコマンド等がある。
【０１１１】
そして、ステップＳ１５において、ＣＰＵ５６は、例えば２ｍｓ毎に定期的にタイマ割込がかかるようにＣＰＵ５６に内蔵されているＣＴＣのレジスタの設定を行なう。すなわち、初期値として例えば２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。この実施の形態では、２ｍｓ毎に定期的にタイマ割込がかかるとする。
【０１１２】
初期化処理の実行（ステップＳ１０〜Ｓ１５）が完了すると、メイン処理で、表示用乱数更新処理（ステップＳ１７）および初期値用乱数更新処理（ステップＳ１８）が繰り返し実行される。ＣＰＵ５６は、表示用乱数更新処理および初期値用乱数更新処理が実行されるときには割込禁止状態にして（ステップＳ１６）、表示用乱数更新処理および初期値用乱数更新処理の実行が終了すると割込許可状態にする（ステップＳ１９）。なお、表示用乱数とは、可変表示装置９に表示される図柄を決定するための乱数であり、表示用乱数更新処理とは、表示用乱数を発生するためのカウンタのカウント値を更新する処理である。また、初期値用乱数更新処理とは、初期値用乱数を発生するためのカウンタのカウント値を更新する処理である。初期値用乱数とは、大当りとするか否かを決定するための乱数を発生するためのカウンタ（大当り決定用乱数発生カウンタ）等のカウント値の初期値を決定するための乱数である。後述する遊技制御処理において、大当り決定用乱数発生カウンタのカウント値が１周すると、そのカウンタに初期値が設定される。
【０１１３】
なお、表示用乱数更新処理および初期値用乱数更新処理が実行されるときに割込禁止状態にされるのは、表示用乱数更新処理および初期値用乱数更新処理が後述するタイマ割込処理でも実行されることから、タイマ割込処理における処理と競合してしまうのを避けるためである。すなわち、ステップＳ１７，Ｓ１８の処理中にタイマ割込が発生してタイマ割込処理中で表示用乱数や初期値用乱数を発生するためのカウンタのカウント値を更新してしまったのでは、カウント値の連続性が損なわれる場合がある。しかし、ステップＳ１７，Ｓ１８の処理中では割込禁止状態にしておけば、そのような不都合が生ずることはない。
【０１１４】
タイマ割込が発生すると、ＣＰＵ５６は、図１５に示すステップＳ２０〜Ｓ３３の遊技制御処理を実行する。遊技制御処理において、ＣＰＵ５６は、まず、電源断信号が出力されたか否か（オン状態になったか否か）を検出する電源断検出処理を実行する（ステップＳ２０）。次いで、スイッチ回路５８を介して、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、カウントスイッチ２３および入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ等のスイッチの検出信号を入力し、それらの状態判定を行う（スイッチ処理：ステップＳ２１）。具体的には、各スイッチの検出信号を入力する入力ポートの状態がオン状態であれば、各スイッチに対応して設けられているスイッチタイマの値を＋１する。
【０１１５】
次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を生成するための各カウンタのカウント値を更新する処理を行う（ステップＳ２２）。ＣＰＵ５６は、さらに、表示用乱数および初期値用乱数を生成するためのカウンタのカウント値を更新する処理を行う（ステップＳ２３，Ｓ２４）。
【０１１６】
さらに、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ２５）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ２６）。普通図柄プロセス処理では、普通図柄表示器１０の表示状態を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【０１１７】
次いで、ＣＰＵ５６は、特別図柄に関する演出制御コマンドをＲＡＭ５５の所定の領域に設定して演出制御コマンドを送出する処理を行う（特別図柄コマンド制御処理：ステップＳ２７）。また、普通図柄に関する演出制御コマンドをＲＡＭ５５の所定の領域に設定して演出制御コマンドを送出する処理を行う（普通図柄コマンド制御処理：ステップＳ２８）。
【０１１８】
さらに、ＣＰＵ５６は、例えばホール管理用コンピュータに供給される大当り情報、始動情報、確率変動情報などのデータを出力する情報出力処理を行う（ステップＳ２９）。
【０１１９】
また、ＣＰＵ５６は、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａの検出信号にもとづく賞球個数の設定などを行う賞球処理を実行する（ステップＳ３０）。具体的には、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａがオンしたことにもとづく入賞検出に応じて、払出制御基板３７に賞球個数を示す払出個数信号等の払出制御信号を出力する。払出制御基板３７に搭載されている払出制御用ＣＰＵ３７１は、賞球個数を示す払出個数信号等の払出制御信号に応じて球払出装置９７を駆動する。
【０１２０】
そして、ＣＰＵ５６は、始動入賞記憶数の増減をチェックする記憶処理を実行する（ステップＳ３１）。また、遊技機の制御状態を遊技機外部で確認できるようにするための試験信号を出力する処理である試験端子処理を実行する（ステップＳ３２）。また、出力ポートの出力状態に対応したＲＡＭ領域（出力ポートバッファ）が設けられ、ＣＰＵ５６は、そのＲＡＭ領域の内容を出力ポートに出力する（ステップＳ３３：出力処理）。なお、出力ポートバッファの内容は、ステップＳ２５〜Ｓ３０，Ｓ３１の処理で更新される。その後、割込許可状態に設定し（ステップＳ３４）、処理を終了する。
【０１２１】
以上の制御によって、この実施の形態では、遊技制御処理は定期的（例えば２ｍｓ毎）に起動されることになる。なお、この実施の形態では、タイマ割込処理で遊技制御処理が実行されているが、タイマ割込処理では例えば割込が発生したことを示すフラグのセットのみがなされ、遊技制御処理はメイン処理において実行されるようにしてもよい。
【０１２２】
この実施の形態で用いられているＣＰＵ５６は、マスク可能な割込として、ＩＮＴ端子の入力レベルがローレベルに立ち下がったことにもとづく外部割込の他に、ＣＰＵ５６が内蔵するＣＴＣおよびＰＩＯからの割込（内部割込）がある。また、各マスク可能な割込をマスク（割込禁止）するためのマスクレジスタがＣＰＵ５６に内蔵されている。マスクレジスタにおいて、それぞれの各マスク可能な割込に対応したビットがある。
【０１２３】
内部割込のうち使用されているのは２ｍｓタイマ割込を発生させるためのＣＴＣ３のみである。従って、ＣＰＵ５６は、例えばステップＳ５において、マスクレジスタにおけるＣＴＣ３からの割込以外のマスク可能な割込に対応したビットを、割込禁止状態にする。すなわち、ＣＰＵ５６は、初期設定時に、未使用のマスク可能な割込を無効にするような設定を行う。
【０１２４】
さらに、ＣＰＵ５６が実行するプログラムにおいて、ＲＯＭ５４において、マスク不能割込処理のアドレス（具体的には、マスク不能割込処理に対応するアドレスが差す記憶領域）に、図１６に示すように、ＲＥＴＮ命令（マスク不能割込発生時の実行アドレスにマスク不能割込処理からリターンする命令：マスク不能割込処理からの戻り命令）のみが書き込まれている。従って、本来使用していないマスク不能割込が発生してしまった場合には、直ちにマスク不能割込発生時の実行アドレスにリターンする。マスク不能割込が発生すると、マスク不能割込処理の先頭アドレスとして決められているアドレスからＣＰＵ５６は命令を実行するのであるが、何らの手当もしておかないと、先頭アドレスおよびそのアドレス以降に正しい命令が書き込まれていないことから、ＣＰＵ５６は暴走し、ついにはハングアップ（停止）してしまう。しかし、この実施の形態では、そのようなことはない。
【０１２５】
また、初期設定時にマスクレジスタに対して未使用のマスク可能な割込を無効にするような設定を行うことに代えて、ＲＯＭ５４において、それぞれのマスク可能割込処理のアドレスに、図１７に示すように、ＲＥＴＩ命令（マスク可能割込発生時の実行アドレスにマスク可能割込処理からリターンする命令：マスク可能割込処理からの戻り命令）のみを書き込んでおくようにしてもよい。そのようにした場合には、未使用のマスク可能割込処理が発生してしまった場合には、直ちにマスク可能割込発生時の実行アドレスにリターンする。従って、マスクレジスタに対して未使用のマスク可能な割込を無効にする設定を行った場合と同様の効果を得ることができる。なお、ＣＰＵ５６が、マスク可能割込が発生すると自動的にマスク不能状態にする場合には、ＲＯＭ５４において、マスク可能割込処理の先頭アドレスから、ＥＩ命令（マスク可能状態にする命令）とＲＥＴＩ命令とを書き込んでおく。
【０１２６】
図１８および図１９は、電源断検出処理（ステップＳ２０）を示すフローチャートである。電源断検出処理において、ＣＰＵ５６は、まず、入力ポート５７２を介して電源断信号がオン状態（入力ポート５７２の入力では「１」）になっているか否か確認する（ステップＳ４５０）。オン状態でなければ、電源断判定用カウンタのカウント値に初期値（本例では０）を設定する（ステップＳ４５１）。電源断信号がオン状態であれば、電源断判定用カウンタのカウント値を１加算する（ステップＳ４５２）。ステップＳ４５２にて加算したことによって電源断判定用カウンタのカウント値が２になっていれば、ＣＰＵ５６は、ステップＳ４５４以降の電力供給停止時処理を行う。
【０１２７】
電源断判定用カウンタは、所定周期（この例では２ｍｓ）で実行される電源断検出処理において、電源断信号のオン状態が連続して検出された回数を計数するためのカウンタである。この例では、電源断判定用カウンタのカウント値が２となっている場合、すなわち電源断信号のオン状態が２ｍｓ毎に実行される電源断検出処理において２回連続して検出された場合に、電源断が発生したと判定して電力供給停止時処理を行う。従って、ノイズの発生によって電源断信号が一時的に誤って（電源断が発生していないのに）オン状態となった場合であっても、その電源断信号の誤検出によって電力供給停止時処理が開始されてしまうことは防止される。
【０１２８】
電力供給停止時処理において、ＣＰＵ５６は、ＡＦレジスタ（アキュミュレータとフラグのレジスタ）を所定のバックアップＲＡＭ領域（具体的にはスタック領域）に退避する（ステップＳ４５４）。次いで、割込フラグ（割込許可状態／禁止状態示すＣＰＵ５６内蔵のフラグ）をパリティフラグにコピーし（ステップＳ４５５）、その内容をスタック領域に退避する（ステップＳ４５６）。また、ＢＣレジスタ、ＤＥレジスタ、ＨＬレジスタおよびＩＸレジスタをスタック領域に退避する（ステップＳ４５７〜Ｓ４６０）。なお、電源復旧時には、退避された内容にもとづいてレジスタ内容が復帰され、パリティフラグの内容に応じて、割込許可状態／禁止状態の内部設定がなされる。
【０１２９】
次いで、ＣＰＵ５６は、払出制御基板３７に対して出力していた電源確認信号（電源オン状態であることを示す信号）をオフ状態にする（ステップＳ４６１）。次いで、ＣＰＵ５６は、各出力ポートのクリア処理を行う（ステップＳ４６２）。各出力ポートがオフ状態になるので、保存される遊技状態と整合しない状況が発生することは確実に防止される。
【０１３０】
次いで、ＣＰＵ５６は、電源断判定用カウンタの格納領域がバックアップＲＡＭ領域に設けられていなければ、電源断判定用カウンタをバックアップＲＡＭ領域に保存する（ステップＳ４７１）。なお、電源断判定用カウンタの格納領域がバックアップＲＡＭ領域に設けられている場合には、ステップＳ４７１の処理を行う必要はない。次いで、パリティデータを作成する（ステップＳ４７２〜Ｓ４８０）。すなわち、まず、クリアデータ（００）をチェックサムデータエリアにセットし（ステップＳ４７２）、チェックサム算出開始アドレスをポインタにセットする（ステップＳ４７３）。また、チェックサム算出回数をセットする（ステップＳ４７４）。
【０１３１】
そして、チェックサムデータエリアの内容とポインタが指すＲＡＭ領域の内容との排他的論理和を演算する（ステップＳ４７５）。演算結果をチェックサムデータエリアにストアするとともに（ステップＳ４７６）、ポインタの値を１増やし（ステップＳ４７７）、チェックサム算出回数の値を１減算する（ステップＳ４７８）。ステップＳ４７６〜Ｓ４７８の処理が、チェックサム算出回数の値が０になるまで繰り返される（ステップＳ４７９）。
【０１３２】
チェックサム算出回数の値が０になったら、ＣＰＵ５６は、チェックサムデータエリアの内容の各ビットの値を反転する（ステップＳ４８０）。そして、反転後のデータをチェックサムデータエリアにストアする（ステップＳ４８１）。このデータが、電源投入時にチェックされるパリティデータとなる。次いで、スタックポインタの内容をバックアップＲＡＭ領域に退避した後（ステップＳ４８２）、ＲＡＭアクセスレジスタにアクセス禁止値を設定する（ステップＳ４８３）。以後、内蔵ＲＡＭ５５のアクセスができなくなる。
【０１３３】
そして、ＲＡＭアクセスレジスタにアクセス禁止値を設定すると、ＣＰＵ５６は、待機状態（ループ状態）に入る。従って、ループ状態では、電源断信号を確認する（ステップＳ４８４）。そして、電源断信号がオフ状態になっていたら、制御状態を電力供給停止時処理実行前の状態に戻す。
【０１３４】
すなわち、ＲＡＭアクセスレジスタにアクセス許可値を設定して内蔵ＲＡＭ５５のアクセスができる状態に戻し（ステップＳ４８５）、バックアップＲＡＭ領域に退避されているデータにもとづいてスタックポインタの内容を戻し（ステップＳ４８６）、電源断判定用カウンタをクリアし（ステップＳ４８７）、出力ポートの出力状態を元の状態に戻す（ステップＳ４８８）。なお、出力ポートの出力状態に対応したＲＡＭ領域が設けられ、ＣＰＵ５６は、出力ポートに信号を出力する際に、そのＲＡＭ領域の内容を出力ポートに出力する。また、そのＲＡＭ領域はバックアップＲＡＭ領域である。従って、ＣＰＵ５６は、ステップＳ４８８において、ＲＡＭ領域の内容を出力ポートに出力することによって出力ポートの出力状態を元の状態に戻すことができる。
【０１３５】
また、電源確認信号をオン状態に戻し（ステップＳ４８９）、バックアップＲＡＭ領域に退避されているデータにもとづいて各レジスタの内容を戻す（ステップＳ４９０）。そして、電源断検出処理を終了する。
【０１３６】
ステップＳ４８４〜Ｓ４９０の処理によって、電源瞬断などの状態が発生して電力供給停止時処理が実行された場合に、電力供給が正常な状態に戻ったときに、遊技制御は元の状態に戻る。従って、電源瞬断などの状態が発生しても、遊技者や遊技店員に対して何らの違和感も与えることなく遊技制御が続行される。
【０１３７】
図２０は、遊技機への電力供給停止時の電源電圧低下や電源断信号（電力供給停止信号）の様子を示すタイミング図である。遊技機に対する電力供給が停止すると、最も高い直流電源電圧であるＶSLの電圧値は徐々に低下する。そして、この例では、＋２２Ｖにまで低下すると、電源監視用ＩＣ９０２から電源断信号が出力される（ローレベルになる）。
【０１３８】
電源断信号は、反転回路９４３を経て入力ポート５７２に導入される（図６参照）。ＣＰＵ５６は、電源断検出処理のステップＳ４５０にて、入力ポート５７２に入力される電源断信号のレベルがハイレベルとなっていることが２回連続して確認されると（２ｍｓ毎に実行される遊技制御処理の連続する２回それぞれで実行される電源断検出処理のステップＳ４５０にて、それぞれ電源断信号がオンであることが確認されると）、上述した電力供給停止時処理を実行する。
【０１３９】
ＶSLの電圧値がさらに低下して所定値（この例では＋９Ｖ）にまで低下すると、リセット回路６５の出力がローレベルになり、ＣＰＵ５６がシステムリセット状態になる。なお、ＣＰＵ５６は、システムリセット状態とされる前に、電力供給停止時処理を完了している。
【０１４０】
ＶSLの電圧値がさらに低下してＶcc（各種回路を駆動するための＋５Ｖ）を生成することが可能な電圧を下回ると、各基板において各回路が動作できない状態となる。しかし、主基板３１では、電力供給停止時処理が実行され、ＣＰＵ５６がシステムリセット状態とされている。
【０１４１】
この実施の形態では、電源監視回路９２０は、遊技機で使用される直流電圧のうちで最も高い電源ＶSLの電圧を監視して、その電源の電圧が所定値を下回ったら電源断信号を発生する。図２０に示すように、電源断信号が出力されるタイミングでは、ＩＣ駆動電圧は、まだ各種回路素子を十分駆動できる電圧値になっている。従って、ＩＣ駆動電圧で動作する主基板３１のＣＰＵ５６が所定の電力供給停止時処理を行うための動作時間が確保されている。
【０１４２】
なお、ＣＰＵ５６が通常の遊技制御を行っているときに、ノイズ等によってＮＭＩ端子のレベルがローレベルになりＮＭＩが発生しても（図２０においてローレベルで示す。）、ＮＭＩ処理ではＲＥＴＮ命令が実行されるようになっているので、遊技制御には何の影響も与えられない。
【０１４３】
次に、メイン処理におけるスイッチ処理（ステップＳ２１）の具体例を説明する。この実施の形態では、各スイッチの検出信号のオン状態が所定時間継続すると、確かにスイッチがオンしたと判定されスイッチオンに対応した処理が開始される。所定時間を計測するために、スイッチタイマが用いられる。スイッチタイマは、バックアップＲＡＭ領域に形成された１バイトのカウンタであり、検出信号がオン状態を示している場合に２ｍｓ毎に＋１される。図２１に示すように、スイッチタイマは検出信号の数ｎだけ設けられている。また、ＲＡＭ５５において、各スイッチタイマのアドレスは、入力ポートのビット配列順と同じ順序で並んでいる。
【０１４４】
図２２は、遊技制御処理におけるステップＳ２１のスイッチ処理の処理例を示すフローチャートである。スイッチ処理において、ＣＰＵ５６は、まず、入力ポート０に入力されているデータを入力する（ステップＳ１０１）。次いで、処理数として「８」を設定し（ステップＳ１０２）、入賞口スイッチ３３ａのためのスイッチタイマのアドレスをポインタにセットする（ステップＳ１０３）。そして、スイッチチェック処理サブルーチンをコールする（ステップＳ１０４）。
【０１４５】
図２３は、スイッチチェック処理サブルーチンを示すフローチャートである。スイッチチェック処理サブルーチンにおいて、ＣＰＵ５６は、ポート入力データ、この場合には入力ポート０からの入力データを「比較値」として設定する（ステップＳ１２１）。また、クリアデータ（００）をセットする（ステップＳ１２２）。そして、ポインタ（スイッチタイマのアドレスが設定されている）が指すスイッチタイマをロードするとともに（ステップＳ１２３）、比較値を右（上位ビットから下位ビットへの方向）にシフトする（ステップＳ１２４）。比較値には入力ポート０のデータ設定されている。そして、この場合には、入賞口スイッチ３３ａの検出信号がキャリーフラグに押し出される。
【０１４６】
キャリーフラグの値が「１」であれば（ステップＳ１２５）、すなわち入賞口スイッチ３３ａの検出信号がオン状態であれば、スイッチタイマの値を１加算する（ステップＳ１２７）。加算後の値が０でなければ加算値をスイッチタイマに戻す（ステップＳ１２８，Ｓ１２９）。加算後の値が０になった場合には加算値をスイッチタイマに戻さない。すなわち、スイッチタイマの値が既に最大値（２５５）に達している場合には、それよりも値を増やさない。
【０１４７】
キャリーフラグの値が「０」であれば、すなわち入賞口スイッチ３３ａの検出信号がオフ状態であれば、スイッチタイマにクリアデータをセットする（ステップＳ１２６）。すなわち、スイッチがオフ状態であれば、スイッチタイマの値が０に戻る。
【０１４８】
その後、ＣＰＵ５６は、ポインタ（スイッチタイマのアドレス）を１加算するとともに（ステップＳ１３０）、処理数を１減算する（ステップＳ１３１）。処理数が０になっていなければステップＳ１２２に戻る。そして、ステップＳ１２２〜Ｓ１３２の処理が繰り返される。
【０１４９】
ステップＳ１２２〜Ｓ１３２の処理は、処理数分すなわち８回繰り返され、その間に、入力ポート０の８ビットに入力されるスイッチの検出信号について、順次、オン状態かオフ状態か否かのチェック処理が行われ、オン状態であれば、対応するスイッチタイマの値が１増やされる。
【０１５０】
なお、この実施の形態では、遊技制御処理が２ｍｓ毎に起動されるので、スイッチ処理も２ｍｓに１回実行される。従って、スイッチタイマは、２ｍｓ毎に＋１される。
【０１５１】
次に、主基板３１と払出制御基板３７との間で送受される払出制御信号について説明する。図２４は、遊技制御手段から払出制御手段に対して出力される制御信号および遊技制御手段に払出制御手段から入力される払出制御信号の内容の一例を示す説明図である。この実施の形態では、払出制御等に関する各種の制御を行うために、主基板３１と払出制御基板３７との間で複数種類の制御信号がやりとりされる。図２４に示すように、電源確認信号は、主基板３１の立ち上がり時に出力され、払出制御基板３７に対して主基板３１が立ち上がったことを通知するための信号（主基板３１の接続確認信号）である。また、上述したように、電源確認信号は、電源断検出時にオフ状態にされ、払出制御基板３７に対して主基板３１で電源断検出がなされたことを通知するための信号としても用いられる。
【０１５２】
賞球ＲＥＱ信号は、賞球の払出要求時にローレベル（出力状態＝オン状態）になり、払出要求の終了時にハイレベル（停止状態＝オフ状態）になる信号（すなわち賞球払出要求のトリガ信号）である。また、賞球ＲＥＱ信号は、賞球の払い出しを強制的に停止させるときにハイレベル（停止状態）になり、賞球払出の強制停止指示を行う強制停止停止信号としても用いられる。払出個数信号は、払出要求を行う遊技球の個数（１〜１５個）を指定するために出力される信号である。
【０１５３】
払出ＢＵＳＹ信号（賞球払出中信号）は、主基板３１が払出制御基板３７での動作状態を確認するために用いられる信号である。なお、各制御信号は、出力状態またはオン状態と停止状態またはオフ状態とが識別可能に構成されていればよく、上記の論理の正負が逆であってもよい。
【０１５４】
図２５は、図２４に示す各制御信号の送受信に用いられる信号線等を示すブロック図である。図２５に示すように、電源確認信号、賞球ＲＥＱ信号、および払出個数信号は、ＣＰＵ５６によって出力回路６７を介して出力され、入力回路３７３Ａを介して払出制御用ＣＰＵ３７１に入力される。また、払出ＢＵＳＹ信号は、払出制御用ＣＰＵ３７１によって出力回路３７３Ｂを介して出力され、入力回路６８を介してＣＰＵ５６に入力される。電源確認信号、賞球ＲＥＱ信号、および払出ＢＵＳＹ信号は、それぞれ１ビットのデータであり、１本の信号線によって送信される。払出個数信号は、１個〜１５個を指定するので、４ビットのデータで構成され４本の信号線によって送信される。
【０１５５】
図２６は、ステップＳ３０の賞球処理の一例を示すフローチャートである。賞球処理において、ＣＯＵ５６は、賞球個数加算処理（ステップＳ２０１）と賞球制御処理（ステップＳ２０２）とを実行する。
【０１５６】
賞球個数加算処理では、図２７に示す賞球個数テーブルが使用される。賞球個数テーブルは、ＲＯＭ５４に設定されている。賞球個数テーブルの先頭アドレスには処理数（この例では「６」）が設定され、その後に、入賞により賞球を払い出すことになる入賞口の各スイッチについてのスイッチタイマ（図２１参照）の下位アドレスと賞球数とが対で順次設定されている。
【０１５７】
図２８は、賞球個数加算処理を示すフローチャートである。賞球個数加算処理において、ＣＰＵ５６は、賞球個数テーブルの先頭アドレスをポインタにセットする（ステップＳ２１１）。そして、ポインタが指すアドレスのデータ（この場合には処理数）をロードする（ステップＳ２１２）。次に、スイッチタイマの上位アドレス（８ビット）をチェックポインタにセットする（ステップＳ２１３）。なお、全てのスイッチタイマの上位アドレスは同じである。
【０１５８】
そして、ポインタの値を１増やし（ステップＳ２１４）、チェックポインタにセットされているデータとポインタが指すアドレスのデータ（スイッチタイマの下位アドレス）とにもとづいてスイッチタイマのアドレスを得て、そのアドレスからスイッチタイマの値をロードする（ステップＳ２１５）。なお、最初にロードされる値は、入賞口スイッチ３３ａに対応したスイッチタイマの値である（図２７参照）。また、ここで、ポインタの値を＋１しておく（ステップＳ２１６）。
【０１５９】
次に、ＣＰＵ５６は、ロードしたスイッチタイマの値とオン判定値（例えば「２」）とを比較し（ステップＳ２１７）、一致していればステップＳ２１８に移行し、一致していなければステップＳ２２２に移行する。スイッチタイマの値は、ステップＳ２１のスイッチ処理でスイッチがオンしていることが確認されたら＋１されている。スイッチ処理は２ｍｓ毎に起動されるので、結局、スイッチが４ｍｓ継続してオンしていたら、スイッチタイマの値が「２」になる。すなわち、オン判定値が「２」である場合には、スイッチが４ｍｓ継続してオンしていたら、スイッチタイマの値がオン判定値に一致する。
【０１６０】
ステップＳ２１８では、ポインタが指すアドレスのデータ（この場合には賞球数）をロードし、ロードした値を賞球加算値に設定する。また、賞球加算値を、１６ビットのＲＡＭ領域である総賞球数格納バッファの内容に加算する（ステップＳ２１９）。なお、総賞球数格納バッファは、バックアップＲＡＭに形成されている。加算の結果、桁上げが発生した場合には、総賞球数格納バッファの内容を６５５３５（＝ＦＦＦＦ（Ｈ））に設定する（ステップＳ２２０，２２１）。
【０１６１】
ステップＳ２２１では処理数を１減らし、処理数が０であれば処理を終了し、処理数が０でなければステップＳ２１４に戻る（ステップＳ２２３）。
【０１６２】
図２９は、ステップＳ２０１の賞球制御処理を示すフローチャートである。賞球制御処理では、ＣＰＵ５６は、賞球プロセスコードの値に応じて、ステップＳ２３１〜Ｓ２３４のいずれかの処理を実行する。
【０１６３】
図３０は、賞球プロセスコードの値が０の場合に実行される賞球待ち処理１（ステップＳ２３１）を示すフローチャートである。ＣＰＵ５６は、賞球待ち処理１において、払出ＢＵＳＹ信号がオン状態になっていないか否か確認する（ステップＳ２４１）。この段階では払出ＢＵＳＹ信号はオン状態になっていないはずであるから、払出ＢＵＳＹ信号がオン状態になっている場合には、異常状態コードを出力して処理を終了する。なお、異常状態コードはＲＡＭ５５に形成される内部フラグである。
【０１６４】
払出ＢＵＳＹ信号がオフ状態であれば、賞球ＲＥＱ信号をオフ状態にするとともに払出個数信号の出力を０クリアする（ステップＳ２４３，Ｓ２４４）。なお、ステップＳ２４３の処理は、ステップＳ２３４の賞球処理３の実行が完了して前回の払出処理が完了した後に賞球ＲＥＱ信号をオフ状態にするための処理である。また、賞球タイマが０であるか否か確認する（ステップＳ２４５）。賞球タイマが０でなければ、賞球タイマの値を１減らして（ステップＳ２４６）、処理を終了する。賞球タイマは賞球処理において必要となる時間を計測するためのタイマであるが、この段階で賞球タイマの値が０でないということは、前回の払出処理が完了した後、次に賞球ＲＥＱ信号をオン状態にするまでの待ち時間（連続して賞球払出が実行される場合に、複数の賞球ＲＥＱ信号のオン期間の間に間隔を設けるための時間）が終了していないことを意味する。
【０１６５】
賞球タイマの値が０であれば、ＣＰＵ５６は、総賞球数格納バッファの内容を確認する（ステップＳ２４７）。その値が０であれば処理を終了し、０でなければ、賞球プロセスコードの値を１にした後（ステップＳ２４８）、処理を終了する。
【０１６６】
図３１は、賞球プロセスコードの値が１の場合に実行される賞球送信処理（ステップＳ２３２）を示すフローチャートである。ＣＰＵ５６は、賞球送信処理において、総賞球数格納バッファの内容が賞球コマンド最大値（この例では「１５」）よりも小さいか否か確認する（ステップＳ２５１）。総賞球数格納バッファの内容が賞球コマンド最大値以上であれば、賞球コマンド最大値を賞球個数バッファに設定する（ステップＳ２５２）。また、総賞球数格納バッファの内容が賞球コマンド最大値よりも小さい場合には、総賞球数格納バッファの内容を賞球個数バッファに設定する（ステップＳ２５３）。
【０１６７】
その後、賞球個数バッファに設定された数の払出数を指定する払出個数信号を出力し（ステップＳ２５４）、賞球ＲＥＱをオン状態にし（ステップＳ２５５）、賞球プロセスコードの値を２にして（ステップＳ２５６）、処理を終了する。
【０１６８】
この実施の形態では、賞球コマンド最大値は「１５」である。従って、最大で「１５」の払出数を指定する払出個数信号が払出制御基板３７に送信される。
【０１６９】
図３２は、賞球プロセスコードの値が２の場合に実行される賞球待ち処理２（ステップＳ２３３）を示すフローチャートである。ＣＰＵ５６は、賞球待ち処理２において、賞球ＲＥＱがオン状態になったことに応じて払出制御手段が出力する（オン状態にする）払出ＢＵＳＹ信号がオン状態になったか否か確認する（ステップＳ２６１）。オン状態にならないときには、賞球タイマにＢＵＳＹ開始判定時間値をセットする（ステップＳ２６２）。ＢＵＳＹ開始判定時間値は、遊技制御手段が、その値が示す時間だけ払出ＢＵＳＹ信号のオン状態が継続したら、確かに払出ＢＵＳＹ信号が出力された（オンした）と確認するための値である。
【０１７０】
従って、ＣＰＵ５６は、払出ＢＵＳＹ信号がオン状態になったら賞球タイマの値を確認し（ステップＳ２６３）、その値が０でなければ賞球タイマの値を１減らして（ステップＳ２６４）、処理を終了する。賞球タイマの値が０になったら、確かに払出ＢＵＳＹ信号がオンしたとして、総賞球数格納バッファの内容から、賞球個数バッファの内容（払出制御手段に指令した賞球払出個数）を減算する（ステップＳ２６５）。そして、賞球プロセスコードの値を３にして（ステップＳ２６６）、処理を終了する。
【０１７１】
図３３は、賞球プロセスコードの値が３の場合に実行される賞球待ち処理３（ステップＳ２３４）を示すフローチャートである。ＣＰＵ５６は、賞球待ち処理４において、払出ＢＵＳＹ信号がオフ状態になったか否か確認する（ステップＳ２７１）。オフ状態にならないときには、賞球タイマにＢＵＳＹ終了判定時間値をセットする（ステップＳ２７２）。ＢＵＳＹ終了判定時間値は、遊技制御手段が、その値が示す時間だけ払出ＢＵＳＹ信号のオフ状態が継続したら、確かに払出ＢＵＳＹ信号が出力されなくなった（オフした）と確認するための値である。
【０１７２】
従って、ＣＰＵ５６は、払出ＢＵＳＹ信号がオフ状態になったら賞球タイマの値を確認し（ステップＳ２７３）、その値が０でなければ賞球タイマの値を１減らして（ステップＳ２７４）、処理を終了する。賞球タイマの値が０になったら、確かに払出ＢＵＳＹ信号がオフしたとして、賞球ＲＥＱ待ち時間を賞球タイマにセットする（ステップＳ２７５）。そして、賞球プロセスコードの値を０にして（ステップＳ２７６）、処理を終了する。上述したように、賞球ＲＥＱ待ち時間は、次に賞球ＲＥＱ信号をオン状態にするまでの待ち時間（連続して賞球払出が実行される場合に、複数の賞球ＲＥＱ信号のオン期間の間に間隔を設けるための時間）である。
【０１７３】
以上の処理によって、遊技制御手段は、払出条件の成立にもとづいて払い出される賞球としての遊技球の総数を特定可能に総賞球数格納バッファに記憶する。総賞球数格納バッファは、遊技機への電力供給が停止した場合に変動データ保存手段としてのバックアップ電源により記憶内容を少なくとも所定期間保存する景品遊技媒体数記憶手段に相当する。また、遊技制御手段は、総賞球数格納バッファに記憶されている賞球数にもとづいて払出制御手段に対して所定数の賞球の払出数を指定する払出指令信号を送信する。ここで、所定数は、総賞球数格納バッファに記憶されている賞球数が１５個以上であれば１５であり、１５個未満であれば、総賞球数格納バッファに記憶されている賞球数である。そして、所定の条件が成立すると総賞球数格納バッファに記憶されている賞球数から払出指令信号で指定した払出数を減算する減算処理を行う。
【０１７４】
この実施の形態では、減算処理を実行するための所定の条件は、払出制御手段から指令受付信号を受信したとき、具体的には、払出ＢＵＳＹ信号がオンしたときである。なお、払出ＢＵＳＹ信号がオンしたときには、払出制御手段は、払出指令信号で指令された個数の賞球払出をまだ行っていない。賞球払出が完了したときに総賞球数格納バッファの減算処理を行うように構成すると、賞球払出中に不正に遊技機の電力供給を停止させた後に電力供給を復旧させるような不正行為によって、不正に多数の賞球払出が行われてしまう。例えば、払出指令信号で１５個の賞球払出が指令された場合に、１０個の賞球払出がなされた時点で、不正に遊技機の電力供給を停止させた後に電力供給を復旧させると、総賞球数格納バッファの内容はなんら減算されていないので、実際には１０個の賞球払出はなされているにも関わらず、その１０個の賞球払出はなされていないものとして、賞球制御を続行してしまう。
【０１７５】
しかし、この実施の形態では、払出ＢＵＳＹ信号がオンしたときに、すなわち、払出制御手段が払出指令信号を受け付けて指令受付信号を送信したときに総賞球数格納バッファの減算処理が実行されるので、上記の不正行為を防止することができる。
【０１７６】
なお、この実施の形態では、払出条件の成立にもとづいて払い出される景品遊技媒体の総数を特定可能に記憶する景品遊技媒体数記憶手段として、総数そのものを記憶する総賞球数格納バッファが例示されたが、景品遊技媒体の総数を特定可能に記憶する景品遊技媒体数記憶手段は、各入賞領域への入賞数を記憶したり、賞球数が同じである入賞領域毎の入賞数（例えば６個の賞球数に対応した入賞口１４、１０個の賞球数に対応した入賞口３３，３９，２９，３０、１５個の賞球数に対応した大入賞口への入賞数であって、未だ賞球払出が終了していない入賞数）を記憶するものであってもよい。
【０１７７】
図３４は、払出制御信号の出力の状態の例を示すタイミング図である。ここでは、入賞を検出するスイッチ（例えば、入賞口スイッチ３３ａ，３９ａ，２９ａ，３０ａ、始動口スイッチ１４ａ、カウントスイッチ２３）で、６個の入賞が検出されたあと１５個の入賞が検出された場合について説明する。上述したように、入賞が検出されると、賞球個数加算処理において、総賞球数格納バッファに入賞に応じた賞球数が加算される。
【０１７８】
図３４に示すように、６個の入賞が検出されると、ＣＰＵ５６は、総賞球数格納バッファの内容が０でなくなったことにもとづいて、賞球ＲＥＱ信号を出力状態（オン状態：ローレベル）にするとともに、６個を示す払出個数信号を出力状態にする（ステップＳ２５４，Ｓ２５５参照）。払出制御用ＣＰＵ３７１は、賞球ＲＥＱ信号を受信すると、賞球の払出処理中であることを示す払出ＢＵＳＹ信号をオン状態とするとともに、払出モータ２８９を駆動して払出個数信号が示す５個の賞球の払出処理を実行する。６個分の賞球の払出処理を終了すると、払出制御用ＣＰＵ３７１は、払出ＢＵＳＹ信号をオフ状態にする。払出ＢＵＳＹ信号のオン状態からオフ状態への変化は、払出完了信号がオンしたことも示す。ＣＰＵ５６は、払出完了信号にもとづいて６個分の賞球が払い出されたことを確認すると、賞球ＲＥＱ信号を停止状態（オフ状態：ハイレベル）にするとともに、払出個数信号の出力を停止状態にする（ステップＳ２７１，Ｓ２４３，Ｓ２４４参照）。
【０１７９】
６個の入賞にもとづく払出処理を終了すると、ＣＰＵ５６は、総賞球数格納バッファの内容が０でないことにもとづいて、賞球ＲＥＱ信号を出力状態にするとともに、１５個を示す払出個数信号を出力状態にする。払出制御用ＣＰＵ３７１は、賞球ＲＥＱ信号を受信すると、賞球の払出処理中であることを示す払出ＢＵＳＹ信号をオン状態とするとともに、払出モータ２８９を駆動して払出個数信号が示す１５個の賞球の払出処理を実行する。１５個分の賞球の払出処理を終了すると、払出制御用ＣＰＵ３７１は、払出ＢＵＳＹ信号をオフ状態にする。ＣＰＵ５６は、払出完了信号にもとづいて１５個分の賞球が払い出されたことを確認すると、賞球ＲＥＱ信号を停止状態にするとともに、払出個数信号の出力を停止状態にする。
【０１８０】
この実施の形態では、図３４に示すように、後に発生した１５個の入賞にもとづく払出処理は、６個の入賞にもとづく払出処理が終了するまで待たされる。すなわち、連続して複数の入賞が発生した場合には、ＣＰＵ５６は、先の入賞にもとづく賞球の払い出しが払出完了信号によって確認されるまで、後の入賞にもとづく賞球の払出要求の送出を待つ。換言すれば、遊技制御手段における払出指令信号送信手段は、景品遊技媒体数記憶数減算手段による減算処理の後に景品遊技媒体数記憶手段（この例では総賞球数格納バッファ）に未払出の景品遊技媒体数が記憶されていたときには、払出指令信号で指定した払出数の景品遊技媒体の払出処理が終了した後に次の払出指令信号を出力する。
【０１８１】
次に、払出制御手段（払出制御用ＣＰＵ３７１およびＲＯＭ，ＲＡＭ等の周辺回路）の動作を説明する。図３５は、払出制御手段における出力ポートの割り当ての例を示す説明図である。図３５に示すように、出力ポート０は、ステッピングモータによる発射モータ９４に供給される各相の信号と、ステッピングモータによる払出モータ２８９に供給される各相の信号とを出力するための出力ポートである。また、出力ポート１は、球切れＬＥＤ５２、賞球ＬＥＤ５１および払出ＢＵＳＹ信号と、遊技機外部に出力される賞球情報、球貸し情報および遊技機エラー信号を出力するための出力ポートである。
【０１８２】
出力ポート２は、７セグメントＬＥＤによるエラー表示ＬＥＤ３７４の各セグメント出力の出力ポートである。出力ポート３は、カードユニット５０へのＥＸＳ信号およびＰＲＤＹ信号を出力するための出力ポートである。
【０１８３】
図３６は、払出制御手段における入力ポートのビット割り当ての例を示す説明図である。図３６に示すように、入力ポート０のビット０〜３には、４ビットの払出個数信号が入力され、ビット４〜７には、それぞれ、電源監視回路９２０からの電源確認信号（電源断信号）、主基板３１からの賞球ＲＥＱ信号、球切れスイッチ１８７の検出信号、払出モータ位置センサ２９５の検出信号が入力される。また、入力ポート１のビット０〜４には、それぞれ、払出カウントスイッチ３０１の検出信号、エラー解除スイッチ３７５からの操作信号、単発発射スイッチからの信号、タッチセンサからのタッチセンサ信号、満タンスイッチ４８の検出信号が入力される。入力ポート１のビット５〜７には、それぞれ、カードユニット５０からのＶＬ信号、ＢＲＤＹ信号、ＢＲＱ信号が入力される。
【０１８４】
図３７は、遊技機の払出制御手段とカードユニット５０との間の通信を説明するためのタイミング図である。払出制御手段は、遊技機への電力供給が開始され、払出動作が可能なときにはＰＲＤＹ信号をオン状態にする。カードユニット５０は、電力供給が開始されると、接続信号としてのＶＬ信号をオン状態にする。カードユニット５０においてカードが受け付けられ、球貸しスイッチが操作され球貸しスイッチ信号が入力されると、カードユニット５０は、払出制御手段にＢＲＤＹ信号を出力する。すなわち、ＢＲＤＹ信号をオン状態にする。この時点から所定の遅延時間が経過すると、カードユニット５０は、払出制御手段にＢＲＱ信号を出力する。すなわち、ＢＲＱ信号をオン状態にする。
【０１８５】
そして、払出制御手段は、カードユニット５０に対するＥＸＳ信号をオン状態にし、カードユニット５０からのＢＲＱ信号の立ち下がり（オフ）を検出すると、払出モータ２８９を駆動し、所定個（例えば２５個）の貸し球を遊技者に払い出す。そして、払出が完了したら、払出制御手段は、カードユニット５０に対するＥＸＳ信号を立ち下げる。すなわちＥＸＳ信号をオフ状態にする。
【０１８６】
次に、払出制御手段の動作について説明する。図３８は、払出制御手段が実行するメイン処理を示すフローチャートである。メイン処理では、払出制御用ＣＰＵ３７１は、まず、必要な初期設定を行う。すなわち、払出制御用ＣＰＵ３７１は、まず、割込禁止に設定する（ステップＳ７０１）。次に、割込モードを割込モード２に設定し（ステップＳ７０２）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ７０３）。また、払出制御用ＣＰＵ３７１は、内蔵デバイスレジスタの初期化を行い（ステップＳ７０４）、ＣＴＣおよびＰＩＯの初期化（ステップＳ７０５）を行った後に、ＲＡＭをアクセス可能状態に設定する（ステップＳ７０６）。
【０１８７】
この実施の形態では、内蔵ＣＴＣのうちの一つのチャネルがタイマモードで使用される。従って、ステップＳ７０４の内蔵デバイスレジスタの設定処理およびステップＳ７０５の処理において、使用するチャネルをタイマモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。そして、そのチャネルによる割込がタイマ割込として用いられる。タイマ割込を例えば２ｍｓ毎に発生させたい場合は、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。
【０１８８】
なお、タイマモードに設定されたチャネル（この実施の形態ではチャネル３）に設定される割込ベクタは、タイマ割込処理の先頭アドレスに相当するものである。具体的は、Ｉレジスタに設定された値と割込ベクタとでタイマ割込処理の先頭アドレスが特定される。タイマ割込処理では、払出制御処理が実行される。
【０１８９】
この実施の形態では、払出制御用ＣＰＵ３７１でも割込モード２が設定される。従って、内蔵ＣＴＣのカウントアップにもとづく割込処理を使用することができる。また、ＣＴＣが送出した割込ベクタに応じた割込処理開始アドレスを設定することができる。
【０１９０】
ＣＴＣのチャネル３（ＣＨ３）のカウントアップにもとづく割込は、ＣＰＵの内部クロック（システムクロック）をカウントダウンしてレジスタ値が「０」になったら発生する割込であり、タイマ割込として用いられる。具体的には、ＣＰＵ３７１の動作クロックを分周したクロックがＣＴＣに与えられ、クロックの入力によってレジスタの値が減算され、レジスタの値が０になるとタイマ割込が発生する。例えば、ＣＨ３のレジスタ値はシステムクロックの１／２５６周期で減算される。分周したクロックにもとづいて減算が行われるので、レジスタの初期値は大きくならない。
【０１９１】
次いで、払出制御用ＣＰＵ３７１は、通常の初期化処理を実行する（ステップＳ７１１〜ステップＳ７１３）。初期化処理では、払出制御用ＣＰＵ３７１は、まず、ＲＡＭクリア処理を行う（ステップＳ７１１）。また、ＲＡＭ領域のフラグやカウンタなどに初期値を設定する。そして、定期的にタイマ割込がかかるように払出制御用ＣＰＵ３７１に設けられているＣＴＣのレジスタの設定が行われる（ステップＳ７１２）。すなわち、初期値としてタイマ割込発生間隔に相当する値が所定のレジスタ（時間定数レジスタ）に設定される。そして、初期設定処理のステップＳ７０１において割込禁止とされているので、初期化処理を終える前に割込が許可される（ステップＳ７１３）。その後、ループ処理に入る。
【０１９２】
上記のように、この実施の形態では、払出制御用ＣＰＵ３７１の内蔵ＣＴＣが繰り返しタイマ割込を発生するように設定される。そして、タイマ割込が発生すると、タイマ割込処理において払出制御処理（ステップＳ７５０〜Ｓ７６０）が実行される。
【０１９３】
払出制御処理において、払出制御用ＣＰＵ３７１は、まず、発射モータ９４に対する励磁パターンの出力処理（発射モータφ１〜φ４のパターンの出力ポート０への出力）を行う（ステップＳ７５０）。なお、ステップＳ７５２の発射モータ制御処理において、励磁パターンがＲＡＭ領域である励磁パターンバッファに格納され、ステップＳ７５０では、払出制御用ＣＰＵ３７１は、励磁パターンバッファの内容を出力ポート０の下位４ビットに出力する処理を行う。
【０１９４】
次に、払出制御用ＣＰＵ３７１は、スイッチ処理を実行する（ステップＳ７５１）。スイッチ処理は、遊技制御手段におけるスイッチ処理と同様の処理であり、各スイッチの検出信号を入力する入力ポートの状態がオン状態であれば、各スイッチに対応して設けられているスイッチタイマの値を＋１する。
【０１９５】
次に、払出制御用ＣＰＵ３７１は、発射モータ制御処理を実行する（ステップＳ７５２）。発射モータ制御処理では、発射モータφ１〜φ４のパターンを励磁パターンバッファに格納する。また、発射モータ９４を不能動化すべきときには、発射モータ９４を回転させない発射モータφ１〜φ４のパターンを励磁パターンバッファに格納する。また、払出制御用ＣＰＵ３７１は、払出モータ制御処理を実行する（ステップＳ７５３）。払出モータ制御処理では、払出モータ２８９を駆動すべきときには、払出モータφ１〜φ４のパターンを出力ポート０に出力するための処理が行われる。そして、カードユニット５０と通信を行うプリペイドカードユニット制御処理を実行する（ステップＳ７５４）。
【０１９６】
次いで、払出制御用ＣＰＵ３７１は、主基板３１の遊技制御手段と通信を行う主制御通信処理を実行する（ステップＳ７５５）。さらに、カードユニット５０からの球貸し要求に応じて貸し球を払い出す制御を行い、また、主基板からの払出個数信号が示す個数の賞球を払い出す制御を行う払出制御処理を実行する（ステップＳ７５６）。
【０１９７】
そして、払出制御用ＣＰＵ３７１は、各種のエラーを検出するエラー処理を実行する（ステップＳ７５７）。また、遊技機外部に出力される賞球情報や球貸し情報を出力するための情報出力処理を実行する（ステップＳ７５８）。また、エラー処理の結果に応じてエラー表示ＬＥＤ３７４に所定の表示を行うとともに、賞球ＬＥＤ５１および球切れＬＥＤ５２を点灯するための表示制御処理を実行する（ステップＳ７５９）。なお、払出制御用ＣＰＵ３７１は、表示制御処理において、賞球ＲＥＱ信号がオン状態であるときに、賞球ＬＥＤ５１を点灯するための制御を行う。また、賞球ＲＥＱ信号がオフ状態になったら、賞球ＬＥＤ５１を消灯するための制御を行う。
【０１９８】
また、遊技制御手段の場合と同様に、出力ポートの出力状態に対応したＲＡＭ領域（出力ポートバッファ）が設けられ、払出制御用ＣＰＵ３７１は、出力ポートバッファの内容を出力ポートに出力する。（ステップＳ７６０：出力処理）。ただし、出力ポート０の下位４ビット（発射モータφ１〜φ４）については、ステップＳ７５０で実行されているので、出力処理においては、出力ポート０の下位４ビットについての出力を行わない。出力ポートバッファは、払出モータ制御処理（ステップＳ７５３）、プリペイドカード制御処理（ステップＳ７５４）、主制御通信処理（ステップＳ７５５）、情報出力処理（ステップＳ７５８）および表示制御処理（ステップＳ７５９）で更新される。
【０１９９】
図４０は、ステップＳ７５２の発射モータ制御処理を示すフローチャートである。発射モータ制御処理において、払出制御用ＣＰＵ３７１は、カードユニット５０からのＶＬ信号がオフ状態である場合（プリペイドカード未接続）、主基板３１からの電源確認信号がオフ状態である場合（主基板未接続）、または満タンスイッチ４８がオン状態である場合（下皿満タン）には、ステップＳ５１８に移行する（ステップＳ５１１，Ｓ５１２，Ｓ５１３）。プリペイドカード未接続でなく、主基板未接続でなく、下皿満タンでもない場合にはステップＳ５１４に移行する。ステップＳ５１４では、払出制御用ＣＰＵ３７１は、タッチセンサ信号がオン状態になっているか否か確認する。オン状態になっていればステップＳ５１５に移行し、オン状態になっていなければステップＳ５１８に移行する。
【０２００】
ステップＳ５１５では、払出制御用ＣＰＵ３７１は、発射モータ励磁パターンカウンタを＋１する。そして、ＲＯＭに格納されている発射モータ励磁パターンテーブルから、励磁パターンカウンタの値に応じたデータを読み出す（ステップＳ５１６）。さらに、読み出したデータを、発射モータ励磁パターンバッファにセットする（ステップＳ５１７）。上述したように、発射モータ励磁パターンバッファの内容は、ステップＳ７５０において出力ポートに出力される。なお、発射モータ励磁パターンテーブルには、発射モータ９４を回転させるための各ステップの励磁パターン（発射モータφ１〜φ４）のデータが順次設定されている。
【０２０１】
ステップＳ５１８では、未回転データ（発射モータ９４を回転させないための励磁パターン）を発射モータ励磁パターンバッファにセットする。
【０２０２】
以上のように、主基板未接続エラーの通信エラーが発生すると発射モータ９４が不能動化されるので、通信エラーが発生しているにも関わらず遊技が進行してしまうことはない。なお、この実施の形態では、主基板未接続エラーの通信エラーが発生した場合に、発射モータ９４が不能動化され遊技球の遊技領域７への発射ができない状態になるが、不正なタイミングで賞球ＲＥＱ信号がオンまたはオフした賞球ＲＥＱ信号エラーが発生した場合にも、発射モータ９４を不能動化するようにしてもよい。
【０２０３】
図４１は、ステップＳ７５３の払出モータ制御処理を示すフローチャートである。払出モータ制御処理において、払出制御用ＣＰＵ３７１は、払出モータ制御コードの値に応じて、ステップＳ５２１〜Ｓ５２６のいずれかの処理を実行する。
【０２０４】
払出モータ制御コードの値が０の場合に実行される払出モータ通常処理（ステップＳ５２１）では、払出制御用ＣＰＵ３７１は、ポインタを、ＲＯＭに格納されているテーブルの先頭アドレスにセットする。払出モータ通常処理設定テーブルには、球払出時の払出モータ２８９を回転させるための各ステップの励磁パターン（払出モータφ１〜φ４）のデータが順次設定されている払出モータ励磁パターンテーブルが格納されている。
【０２０５】
払出モータ制御コードの値が１の場合に実行される払出モータ起動準備処理（ステップＳ５２２）では、払出制御用ＣＰＵ３７１は、出力ポート０の出力状態に対応した出力ポートバッファのビット４〜７に励磁パターンの初期値を設定する等の処理を行う。
【０２０６】
払出モータ制御コードの値が２の場合に実行される払出モータスローアップ処理（ステップＳ５２３）では、払出制御用ＣＰＵ３７１は、払出モータ２８９を滑らかに回転開始させるために、定速処理の場合よりも長い間隔で、かつ、徐々に定速処理の場合の時間間隔に近づくような時間間隔で、払出モータ励磁パターンテーブルの内容を読み出して出力ポート０の出力状態に対応した出力ポートバッファのビット４〜７に設定する。読み出しに際して、ポインタが指すアドレスの払出モータ励磁パターンテーブルの内容を読み出すとともに、ポインタの値を＋１する。
【０２０７】
払出モータ制御コードの値が３の場合に実行される払出モータ定速処理（ステップＳ５２４）では、払出制御用ＣＰＵ３７１は、定期的に払出モータ励磁パターンテーブルの内容を読み出して出力ポート０の出力状態に対応した出力ポートバッファのビット４〜７に設定する。
【０２０８】
払出モータ制御コードの値が４の場合に実行される払出モータブレーキ処理（ステップＳ５２５）では、払出制御用ＣＰＵ３７１は、払出モータ２８９を滑らかに停止させるために、定速処理の場合よりも長い間隔で、かつ、徐々に定速処理の場合の時間間隔から遠ざかるような時間間隔で、払出モータ励磁パターンテーブルの内容を読み出して出力ポート０の出力状態に対応した出力ポートバッファのビット４〜７に設定する。
【０２０９】
払出モータ制御コードの値が５の場合に実行される球噛み時払出モータブレーキ処理（ステップＳ５２６）では、払出制御用ＣＰＵ３７１は、球噛みを解除するための回転の場合に、払出モータ２８９を滑らかに停止させるために、球噛みを解除するための払出モータ２８９の回転の場合よりも長い間隔で、かつ、徐々に定速処理の場合の時間間隔から遠ざかるような時間間隔で、払出モータ励磁パターンテーブルの内容を読み出して出力ポート０の出力状態に対応した出力ポートバッファのビット４〜７に設定する。
【０２１０】
図４２は、ステップＳ７５５の主制御通信処理を示すフローチャートである。主制御通信処理では、払出制御用ＣＰＵ３７１は、主制御通信制御コードの値に応じて、ステップＳ５３１〜Ｓ５３３のいずれかの処理を実行する。
【０２１１】
図４３は、主制御通信制御コードの値が０の場合に実行される主制御通信通常処理（ステップＳ５３１）を示すフローチャートである。主制御通信通常処理において、払出制御用ＣＰＵ３７１は、エラービットがオンしている場合には、以降の処理を実行せずに処理を終了する（ステップＳ５４１）。エラービットとは、各種のエラーが発生したことが検出されたときにセットされるエラーフラグにおけるビットである。ステップＳ５４１では、エラーフラグ中のビットが１つでもセットされていたら、エラービットがセットされていると判断する。
【０２１２】
また、払出制御用ＣＰＵ３７１は、ＢＲＤＹ信号がオン状態であれば、以降の処理を実行せずに処理を終了する（ステップＳ５４２）。ＢＲＤＹ信号がオン状態であるということは、カードユニット５０から球貸し要求が発生していることを意味する。すなわち、球貸し要求が発生しているときには、主基板３１の遊技制御手段との通信（賞球払出に関する通信）が進行しない。さらに、球払出動作中である場合すなわち後述する球貸し動作中フラグがセットされている場合にも、以降の処理を実行せずに処理を終了する（ステップＳ５４３）。従って、球払出動作中である場合にも、主基板３１の遊技制御手段との通信（賞球払出に関する通信）が進行しない。また、主基板３１からの電源確認信号がオフ状態である場合には、以降の処理を実行せずに処理を終了する（ステップＳ５４４）。
【０２１３】
ステップＳ５４１〜Ｓ５４３の条件が成立せず、電源確認信号がオン状態である場合には、払出制御用ＣＰＵ３７１は、賞球ＲＥＱ信号がオン状態になっているか否か確認する（ステップＳ５４５）。オン状態になっている場合には、払出個数信号が示す賞球数を未払出個数カウンタにセットし（ステップＳ５４６）、払出ＢＵＳＹ信号をオン状態にするための処理を行う（ステップＳ５４７）。具体的には、出力ポート１の出力状態に対応した出力ポートバッファにおける払出ＢＵＳＹ信号に対応したビットをオン状態に設定する。そして、主制御通信制御コードの値を１にして（ステップＳ５４８）、処理を終了する。なお、未払出個数カウンタは、揮発性（電源バックアップされない）のＲＡＭ領域に形成されている。
【０２１４】
図４４は、主制御通信制御コードの値が１の場合に実行される主制御通信中処理（ステップＳ５３２）を示すフローチャートである。主制御通信中処理において、払出制御用ＣＰＵ３７１は、賞球ＲＥＱ信号がオフ状態になっていたら（ステップＳ５５１）、エラーフラグのうち賞球ＲＥＱ信号エラービットをセットする（ステップＳ５５２）。この段階で、直ちに賞球ＲＥＱ信号がオフ状態になってしまうのはおかしいからである。
【０２１５】
次いで、払出制御用ＣＰＵ３７１は、払出ＢＵＳＹ信号をオフ状態にするための処理を行う（ステップＳ５４７）。具体的には、出力ポート１の出力状態に対応した出力ポートバッファにおける払出ＢＵＳＹ信号に対応したビットをオフ状態に設定する。また、主制御通信制御タイマに賞球ＲＥＱ信号オフ監視時間をセットする（ステップＳ５５４）。主制御通信制御タイマは、主基板３１の遊技制御手段との通信に関わる時間の監視等に使用されるタイマであるが、この段階では、賞球ＲＥＱ信号がオフするのを監視するための賞球ＲＥＱ信号オフ監視時間がセットされる。そして、主制御通信制御コードの値を２にして（ステップＳ５５５）、処理を終了する。
【０２１６】
図４５は、主制御通信制御コードの値が２の場合に実行される主制御通信終了処理（ステップＳ５３３）を示すフローチャートである。主制御通信中処理において、払出制御用ＣＰＵ３７１は、賞球ＲＥＱ信号がオフ状態になったか否かを確認する（ステップＳ５６１）。オフ状態になったらステップＳ５６５に移行する。オフ状態になっていない場合には、主制御通信制御タイマの値を−１する（ステップＳ５６２）。そして、主制御通信制御タイマの値が０になっていたら（ステップＳ５６３）、賞球ＲＥＱ信号がオフしなかったとして、エラーフラグのうち賞球ＲＥＱ信号エラービットをセットし（ステップＳ５６４）、ステップＳ５６５に移行する。
【０２１７】
ステップＳ５６５では、主制御通信制御コードの値を０にして（ステップＳ５６５）、処理を終了する。
【０２１８】
図４６は、ステップＳ７５６の払出制御処理を示すフローチャートである。払出制御処理において、払出制御用ＣＰＵ３７１は、払出カウントスイッチ３０１の検出信号がオン状態になったことを確認したら、未払出個数カウンタの値を１減らす。その後、払出制御コードの値に応じてステップＳ６１０〜Ｓ６１２のいずれかの処理を実行する。
【０２１９】
図４７は、払出制御コードが０の場合に実行される払出開始待ち処理（ステップＳ６１０）を示すフローチャートである。払出開始待ち処理において、払出制御用ＣＰＵ３７１は、エラービットがセットされていたら、以降の処理を実行しない（ステップＳ６２１）。また、ＢＲＤＹ信号がオン状態でなければ、ステップＳ６３１以降の賞球払出のための処理を実行する。ＢＲＤＹ信号がオン状態であって、さらに、球貸し要求信号であるＢＲＱ信号がオン状態になっていたら球貸し動作中フラグをセットする（ステップＳ６２３，Ｓ６２４）。そして、未払出個数カウンタに「２５」をセットし（ステップＳ６２５）、払出モータ回転回数バッファに未払出個数カウンタに「２５」をセットする（ステップＳ６２６）。
【０２２０】
払出モータ回転回数バッファは、払出モータ制御処理（ステップＳ７２３）において参照される。すなわち、払出モータ制御処理では、払出モータ回転回数バッファにセットされた値に対応した回転数分だけ払出モータ２８９を回転させる制御が実行される。
【０２２１】
その後、払出制御用ＣＰＵ３７１は、払出モータ制御処理で実行される処理を選択するための払出モータ制御コードに、払出モータ起動準備処理（ステップＳ５２２）に応じた値（具体的は「１」）をセットし（ステップＳ６３４）、払出制御コードの値を１にして（ステップＳ６３５）、処理を終了する。
【０２２２】
ステップＳ６３１では、払出制御用ＣＰＵ３７１は、未払出個数カウンタの値が０であるか否かを確認する（ステップＳ６３１）。０であれば処理を終了する。未払出個数カウンタには、主制御通信通常処理におけるステップＳ５４６において、すなわち、主基板３１の遊技制御手段から賞球ＲＥＱ信号を受けたときに、０でない値（払出個数信号が示す数）がセットされている。従って、未払出個数カウンタの値が０でない場合には、賞球動作中フラグをセットし（ステップＳ６３２）、払出モータ回転回数バッファに未払出個数カウンタの値をセットする（ステップＳ６３３）。そして、ステップＳ６３４に移行する。
【０２２３】
図４８は、払出制御コードが１の場合に実行される払出モータ停止待ち処理（ステップＳ６１１）を示すフローチャートである。払出モータ停止待ち処理において、払出制御用ＣＰＵ３７１は、払出動作が終了したか否か確認する（ステップＳ６４１）。払出制御用ＣＰＵ３７１は、例えば、払出モータ制御処理における払出モータブレーキ処理（ステップＳ５２５）が終了するときにその旨のフラグをセットし、ステップＳ６４１においてそのフラグを確認することによって払出動作が終了したか否かを確認することができる。
【０２２４】
払出動作が終了した場合には、払出制御用ＣＰＵ３７１は、払出制御監視タイマに払出通過監視時間をセットする（ステップＳ６４２）。払出通過監視時間は、最後の払出球が払出モータ２８９によって払い出されてから払出カウントスイッチ３０１を通過するまでの時間に、余裕を持たせた時間である。そして、払出制御コードの値を２にして（ステップＳ６４３）、処理を終了する。
【０２２５】
図４９は、払出制御コードの値が２の場合に実行される払出通過待ち処理（ステップＳ６１２）を示すフローチャートである。払出通過待ち処理において、払出制御用ＣＰＵ３７１は、まず、払出制御タイマの値を−１する（ステップＳ６５１）。そして、払出制御タイマの値を確認し、その値が０になっていなければ、すなわち払出制御タイマがタイムアウトしていなければ処理を終了する。
【０２２６】
払出制御タイマがタイムアウトしていれば、未払出個数カウンタの値を確認する（ステップＳ６５３）。払出動作が正常に実行されれば、払出制御タイマがタイムアウトする前に、払出モータ２８９によって払い出された遊技球は全て払出カウントスイッチ３０１を通過し、ステップＳ６０１，Ｓ６０２の処理によって未払出個数カウンタの値は０になっている。未払出個数カウンタの値が正の値を示している場合には、実際に払い出された遊技球が払出予定数よりも少ない（払出不足）ことを意味する。また、未払出個数カウンタの値が負の値を示している場合には、実際に払い出された遊技球が払出予定数よりも多い（払出過多）ことを意味する。
【０２２７】
払出制御用ＣＰＵ３７１は、未払出個数カウンタの値が正の値になっていない場合（払出不足でない場合）には、払出処理中であることを示す内部状態を、そうでない状態に変更する。具体的には、球貸し動作を実行中であったときには、すなわち、球貸し動作中フラグがセットされている場合には、球貸し動作中フラグをリセットする（ステップＳ６５４，Ｓ６５５）。また、賞球動作を実行中であったときには、すなわち、賞球動作中フラグがセットされている場合には、賞球動作中フラグをリセットする（ステップＳ６５４，Ｓ６５６）。その後、再払出動作カウンタをクリアし（ステップＳ６６７）、払出制御コードの値を０にして（ステップＳ６５８）、処理を終了する。なお、払出動作が正常に実行された場合にはステップＳ６５７の処理は不要であるが、後述する補正払出処理が実行された後にはステップＳ６５７の処理が必要になる。また、この実施の形態では、払出過多の場合にも払出処理が正常に終了したとみなすが、払出過多の場合には、エラーが生じたとしてその旨を報知するようにしてもよい。
【０２２８】
ステップＳ６５３で未払出個数カウンタの値が正の値になっていることを確認すると、払出制御用ＣＰＵ３７１は、ステップＳ６６１〜ステップＳ６６６の補正払出処理のための制御を行う。ここでは、払出予定数分の遊技球が払い出されるまで、最大２回の再払出動作を行う。２回の再払出動作を行っても払出予定数分の遊技球が払い出されない場合には、エラービットをセットする。
【０２２９】
払出制御用ＣＰＵ３７１は、ステップＳ６６１において、再払出動作カウンタの値が２になっているか否か確認する。２になっていなければ、払出モータ回転回数バッファに未払出個数カウンタの値をセットし（ステップＳ６６２）、払出モータ制御コードに払出モータ起動準備処理に応じた値（「１」）をセットする（ステップＳ６６３）。また、再払出動作カウンタの値を＋１し（ステップＳ６６４）、払出制御コードの値を１にして（ステップＳ６６５）、処理を終了する。なお、ステップＳ６６２，Ｓ６６３，Ｓ６６５の処理は、払出モータ回転回数バッファにセットされる値が異なるものの、払出開始待ち処理におけるステップＳ６３３〜Ｓ６３５の処理と同じである。
【０２３０】
ステップＳ６６１において、再払出動作カウンタの値が２になっていることを確認したら、払出制御用ＣＰＵ３７１は、エラーフラグのうち、払出カウントスイッチ未通過エラービット（払出ケースエラービット）をセットして（ステップＳ６６６）、処理を終了する。
【０２３１】
従って、この実施の形態では、払出制御手段における景品遊技媒体払出制御手段は、払出検出手段としての払出カウントスイッチ３０１からの検出信号にもとづいて、揮発性記憶手段（この例では未払出個数カウンタ）に記憶された払出数に満たない景品遊技媒体の払い出しが行われたことを検出したときに、あらかじめ決められた所定回（この例では２回）を限度として、払出手段に不足分の景品遊技媒体の払い出しを行わせる。
【０２３２】
なお、遊技制御手段は、払出指令信号の送信に関連して（具体的には払出指令信号の送信に応じた払出ＢＵＳＹ信号のオン）未払出景品遊技媒体数の減算処理（図３２のステップＳ２６１，Ｓ２６３，Ｓ２６５参照）を行うので、停電等によって不測の電力供給停止が生じても遊技者に与えられる不利益を最小限に止めることができるとともに、不正行為を効果的に防止できる。つまり、未払出景品遊技媒体数が設定されている総賞球数格納バッファは遊技制御手段においてバックアップＲＡＭに形成されているので、遊技機への電力供給が停止しても所定期間（バックアップ電源の持続時間）内ではその内容が保存され、電力供給が復旧したときに、保存されている総賞球数格納バッファの内容にもとづいて、遊技制御手段は、賞球処理を再開することができる。すなわち、保存されていた総賞球数格納バッファの内容が０でなければ払出制御手段に対して払出指令信号を出力することができる。
【０２３３】
例えば、未払出景品遊技媒体数の減算処理を、払出完了信号の受信にもとづいて実行すると、払出制御手段が払出指令信号にもとづいて賞球払出を開始後払出完了信号を送信する前に、不正に電力供給停止状態にした後電力供給を復旧させる状態を作成したり、遊技制御手段を不正に一旦リセットするような行為がなされた場合には、減算処理がなされていない未払出景品遊技媒体数にもとづいて二重に賞球払出を実行してしまう。しかし、払出完了信号の受信にもとづいて未払出景品遊技媒体数の減算処理を実行すれば、そのような不正行為がなされても二重に賞球払出を実行してしまうことはない。
【０２３４】
以上説明したように、上述した実施の形態では、定期的に繰り返し実行されるタイマ割込処理内の電源断検出処理（ステップＳ２０）にて、電源断信号のオン状態が２回連続して検出されたときに、確かに電源断が発生したものと判定し、電力供給停止時処理（ステップＳ４５４以降の処理）を実行する構成としたので、ノイズの発生により誤って遊技状態を保存させるための電力供給停止時処理が実行されることを防止することができ、電力供給停止時処理のノイズに対する信頼性を高めることができる。すなわち、単に電源断信号を監視し、オン状態となったときに電力供給停止時処理を実行する構成とすると、実際には電源断が発生していないにもかかわらず、ノイズの発生による電源断信号のオン状態を誤って検出してしまい、その誤検出により電力供給停止時処理が実行されることになってしまう。上述した実施の形態では、電源断信号のオン状態を１回検出しただけでは電源断が発生したと認識せず、２回連続して検出したときに電源断が発生したと認識するので、ノイズの発生による誤検出を防止することができる。
【０２３５】
また、上述したように、電力供給停止時処理を実行するか否かの判定に用いる電源断判定用カウンタを、そのままバックアップＲＡＭ領域に保持し、電力供給が開始されたときに保持されている電源断判定用カウンタのカウント値を確認して遊技状態を復旧させるか否か判定する構成としたので、電力供給停止時処理を実行したか否かを確認するためのデータ（例えばバックアップを行ったか否かを示すバックアップ確認用フラグ）を新たに作成する必要をなくすことができ、電力供給停止時処理を迅速に行うことができる。
【０２３６】
具体的には、バックアップ確認用フラグを用いる構成とする場合には、電力供給停止時処理を実行するときに、例えば電力供給停止時処理内でバックアップ確認用フラグを新たに生成し、そのバックアップ確認フラグをセット（バックアップ有りを示す状態）する処理を行わなくてはならない。これに対し、上述した実施の形態では、ノイズの発生による誤検出防止のために用いられる電源断判定用カウンタを、バックアップの有無の確認のためにそのまま利用するようにしているため、バックアップ確認フラグの生成や設定などを行う必要がなく、電力供給停止時処理を迅速に行うことができる。
【０２３７】
なお、上述した実施の形態では、電源断検出処理にて電源断信号のオン状態が２回連続して検出されたときに電源断が発生したと判定する構成としていたが、３回以上の所定回数連続して検出されたときに電源断が発生したと判定するようにしてもよい。ただし、電源断の発生から、ＣＰＵ５６が動作できる程度の電力が供給されなくなるまでの期間に、電力供給停止時処理を完了させる必要があるため、その期間が確保できる回数が上限の回数となる。
【０２３８】
また、上述した実施の形態では、電源断検出処理にて電源断信号のオン状態が検出されなかったときは、電源断判定用カウンタをクリアする（ステップＳ４５１）構成としたので、電源断信号のオフ状態を最後に確認したときから、電源断信号のオン状態の連続検出回数の計数を開始することができ、電源監視回路９２０からの電源断信号を常に同じ条件で監視することができる。
【０２３９】
また、上述した実施の形態では、初期化処理にて、ＲＡＭクリアとともに電源断判定用カウンタをクリアし、電源断判定用カウンタに初期値を設定する構成としたので、遊技機に電源が投入され初期化処理が実行された場合には、電源断判定用カウンタのカウント値に初期値が設定されている状態で、電源断信号のオン状態の連続検出回数の計数を開始することができ、電源監視回路９２０からの電源断信号を常に同じ条件で監視することができる。
【０２４０】
また、上述した実施の形態では、マスク不能割込が発生したときに遊技制御手段により実行されるが電気部品の制御には未使用であるマスク不能割込処理に対応するプログラムアドレスに、マスク不能割込処理からの戻り命令を設定する構成としたので、本来使用していないマスク不能割込が発生してしまった場合に、直ちにマスク不能割込発生時の実行アドレスにリターンするように制御することができる。従って、本来使用していないマスク不能割込が発生してしまった場合であっても、ＣＰＵ５６が暴走したり、ハングアップしたりしてしまうことを防止することができる。
【０２４１】
また、上述した実施の形態では、電力供給停止時処理を実行した後に、電源監視回路９２０からの検出信号の出力状態を確認する処理を繰り返し実行し、検出信号が停止されたことが確認されたときには、制御処理を実行する状態に戻るように構成されているので、電源瞬断等が生じた場合に、電力供給が復旧すれば自動的に元の制御状態に復帰することができる。
【０２４２】
また、上述した実施の形態では、電源監視回路９２０を主基板３１に搭載する構成としたので、電源監視回路９２０とＣＰＵ５６とを近くに配置することができ、信号線を短くすることができるので、電源監視回路９２０からの検出信号にノイズが混入する可能性を低減させることができる。
【０２４３】
また、上述した実施の形態では、主基板３１にて賞球の未払出数の総数をバックアップＲＡＭ領域に記憶し、払出制御基板３７では１回分の賞球の払出数をバックアップすることなく記憶する構成としたので、賞球の未払出数を遊技制御手段において一元管理できるとともに、未払出数を確実に管理することができる。その結果、払出制御手段の構成が簡略化され、遊技機のコストが低減する。
【０２４４】
さらに、上記の実施の形態では、払出カウントスイッチ３０１の出力は払出制御基板３７のみに入力されている。従って、払出カウントスイッチ３０１の出力を主基板３１と払出制御基板３７との双方に供給する場合に比べて、回路構成が簡略化されコストを低減することができる。
【０２４５】
また、上記の実施の形態では、払出制御手段が、賞球ＲＥＱ信号にもとづく払出処理の実行中であることを示す制御信号（払出ＢＵＳＹ信号）を遊技制御手段に対して出力するように構成されているので、払出処理の実行中であることを遊技制御手段に認識させることができる。
【０２４６】
また、払出制御手段が、払出個数信号が示す個数の賞球の払出処理が終了したことを示す制御信号としての払出完了信号を遊技制御手段に対して出力しているので、具体的には払出ＢＵＳＹ信号をオフ状態にしているので、払出制御手段の払出処理が終了したことを遊技制御手段が認識することができる。
【０２４７】
また、遊技制御手段は、電源監視回路９２０からの電源断信号の入力に応じて、電源断が発生したことを示す供給停止検出信号としての制御信号（電源確認信号）を出力することができ、電源断が発生したことを払出制御手段に認識させることができる。なお、具体的には、電源確認信号をオフ状態にすることによって供給停止検出信号が出力された状態になる。
【０２４８】
また、遊技制御手段は、電力供給開始時に、払出制御手段に対して、遊技機への電力供給が開始したことを示す制御信号（電源確認信号）を出力するように構成されているので、電力供給が開始して遊技制御手段の制御動作が開始したことを払出制御手段に認識させることができる。
【０２４９】
なお、上記の実施の形態では、払出制御基板３７に設けられているＲＡＭは電源バックアップされていないが、主基板３１の場合と同様にＲＡＭの一部または全部が電源バックアップされていてもよい。
【０２５０】
また、上記の実施の形態では、ＣＰＵ５６において内蔵ＲＡＭが電源バックアップされ、電源断信号にもとづく電力供給停止時処理を実行する場合について説明したが、内蔵ＲＡＭが電源バックアップされず電力供給停止時処理を実行しないように構成されている場合にも、ＲＯＭにおいて、未使用の割込処理のアドレスにリターン命令のみを書き込んでおくことによって暴走やハングアップを防止することは効果的である。
【０２５１】
また、上記の実施の形態では、電源監視回路９２０が主基板３１に搭載されるものとしていたが、電源監視回路９２０を電源基板９１０に搭載する構成とし、電源断を検出したときに、電源断信号を主基板３１に向けて出力する構成としてもよい。
【０２５２】
また、上記の実施の形態では、賞球ＲＥＱ信号によって払出要求を行い、払出個数信号によって払出数が指定されたが、払出個数信号によって払出要求および払出数の指定を行うように構成してもよい。その場合、払出制御手段は、払出個数信号が出力されているときは、同時に払出要求がなされていると判定すればよい。そのような構成によれば、賞球ＲＥＱ信号を用いる必要はない。
【０２５３】
また、上記の実施の形態では、賞球の払出処理中に払出ＢＵＳＹ信号が出力されたが、貸し球の払出処理中にも払出ＢＵＳＹ信号を出力するようにしてもよい。そのように構成すれば、遊技制御手段が球貸し処理中であることを認識することができる。従って、遊技制御手段は、払出ＢＵＳＹ信号のオン状態にもとづいて、球貸し処理が所定期間以上継続して実行されていると認識したような場合に、エラーが発生したと判定することができる。
【０２５４】
また、上記の実施の形態では、払出制御手段は、払出モータ２８９が払出予定数分回転したことを検出したら賞球払出の終了と決定したが、払出モータ位置センサによる検出回数が払出予定数に達したら賞球払出の終了と決定してもよい。すなわち、払出制御手段は、払出手段の動作量（この例では、払出モータ２８９の回転量または払出モータ位置センサによる検出回数）を検出することによって払い出しが完了したか否かを判定するように構成されていてもよい。
【０２５５】
さらに、上記の実施の形態では、払出制御手段は、払出カウントスイッチ３０１の検出信号にもとづいて払出が完了したか否かを確認したが、払出モータ位置センサの出力信号にもとづいて払出が完了したか否かを確認するようにしてもよい。
【０２５６】
また、払出制御手段が、払出手段の駆動部（例えば払出モータ２８９、カム等）の動作量を検出し、その検出にもとづいて払い出しに関わる異常（払出ユニットエラー）が発生したか否かを判定するように構成されていてもよい。そのように構成すれば、払い出しに関わる異常を確実に検出することができる。
【０２５７】
また、上記の実施の形態では、球払出装置９７は球貸しも賞球払出も実行可能な構成であったが、球貸しを行う機構と賞球払出を行う機構とが独立していても本発明を適用することができる。
【０２５８】
上記の各実施の形態のパチンコ遊技機は、主として、始動入賞にもとづいて可変表示部９に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第１種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第２種パチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第３種パチンコ遊技機であっても、本発明を適用できる。
【０２５９】
さらに、遊技媒体が遊技球であるパチンコ遊技機に限られず、スロット機等においても、遊技媒体の払い出しを行う電気部品が備えられている場合には本発明を適用することができる。
【０２６０】
【発明の効果】
以上のように、請求項１記載の発明によれば、ノイズの発生により誤って遊技の進行状態を保存させるための電力供給停止時処理が実行されることを防止することができ、電力供給停止時処理のノイズに対する信頼性を高めることができるという効果を有する。
【０２６１】
請求項３記載の発明では、検出確認回数計数手段が計数している回数をクリアして初期状態から計数を開始することができ、電源監視手段からの検出信号を常に同じ条件で監視することができる。
【０２６５】
請求項４記載の発明では、電源瞬断等が生じた場合に、電力供給が復旧すれば自動的に元の遊技の進行状態に復帰することができる。
【０２６６】
請求項５記載の発明では、景品遊技媒体の未払出数を遊技制御手段において一元管理できるとともに、未払出数を確実に管理することができる。その結果、払出制御手段の構成が簡略化され、遊技機のコストが低減する。
【図面の簡単な説明】
【図１】 パチンコ遊技機を正面からみた正面図である。
【図２】 遊技機を裏面から見た背面図である。
【図３】 各種部材が取り付けられた機構板を遊技機背面側から見た背面図である。
【図４】 球払出装置を示す正面図および断面図である。
【図５】 球払出装置を示す分解斜視図である。
【図６】 遊技制御基板（主基板）の回路構成例を示すブロック図である。
【図７】 払出制御基板の回路構成例を示すブロック図である。
【図８】 電源基板の構成例を示すブロック図である。
【図９】 電源基板の構成例を示すブロック図である。
【図１０】 主基板におけるＣＰＵ、リセット回路および電源監視回路を示すブロック図である。
【図１１】 遊技制御手段における出力ポートのビット割り当て例を示す説明図である。
【図１２】 遊技制御手段における出力ポートのビット割り当て例を示す説明図である。
【図１３】 遊技制御手段における入力ポートのビット割り当て例を示す説明図である。
【図１４】 主基板におけるＣＰＵが実行するメイン処理を示すフローチャートである。
【図１５】 タイマ割込処理を示すフローチャートである。
【図１６】 マスク不能割込処理を示す説明図である。
【図１７】 マスク可能割込処理を示す説明図である。
【図１８】 電源断検出処理を示すフローチャートである。
【図１９】 電源断検出処理を示すフローチャートである。
【図２０】 遊技機への電力供給停止時の電源電圧低下や電源断信号の様子を示すタイミング図である。
【図２１】 ＲＡＭにおけるスイッチタイマの形成例を示す説明図である。
【図２２】 スイッチ処理の一例を示すフローチャートである。
【図２３】 スイッチチェック処理の一例を示すフローチャートである。
【図２４】 制御信号の内容の一例を示す説明図である。
【図２５】 制御信号の送受信に用いられる信号線等を示すブロック図である。
【図２６】 賞球処理を示すフローチャートである。
【図２７】 賞球個数テーブルの構成例を示す説明図である。
【図２８】 賞球個数加算処理を示すフローチャートである。
【図２９】 賞球制御処理を示すフローチャートである。
【図３０】 賞球待ち処理１を示すフローチャートである。
【図３１】 賞球送信処理を示すフローチャートである。
【図３２】 賞球待ち処理２を示すフローチャートである。
【図３３】 賞球待ち処理３を示すフローチャートである。
【図３４】 制御信号の出力状態の例を示すタイミングチャートである。
【図３５】 払出制御手段における出力ポートのビット割り当て例を示す説明図である。
【図３６】 払出制御手段における入力ポートのビット割り当て例を示す説明図である。
【図３７】 プリペイドカードユニットと遊技機との間の通信を説明するためのタイミング図である。
【図３８】 払出制御用ＣＰＵが実行するメイン処理を示すフローチャートである。
【図３９】 払出制御用ＣＰＵが実行するタイマ割込処理を示すフローチャートである。
【図４０】 発射モータ制御処理を示すフローチャートである。
【図４１】 払出モータ制御処理を示すフローチャートである。
【図４２】 主制御通信処理を示すフローチャートである。
【図４３】 主制御通信通常処理を示すフローチャートである。
【図４４】 主制御通信中処理を示すフローチャートである。
【図４５】 主制御通信終了処理を示すフローチャートである。
【図４６】 払出制御処理を示すフローチャートである。
【図４７】 払出開始待ち処理を示すフローチャートである。
【図４８】 払出モータ停止待ち処理を示すフローチャートである。
【図４９】 払出通過待ち処理を示すフローチャートである。
【符号の説明】
１ パチンコ遊技機
３１ 遊技制御基板（主基板）
３７ 払出制御基板
５０ プリペイドカードユニット（カードユニット）
５６ ＣＰＵ
６６ インタフェース基板（中継基板）
８０ 演出制御基板
９１ タッチセンサ基板
９４ 発射モータ
９７ 球払出装置
３０１ 払出カウントスイッチ
３７１ 払出制御用ＣＰＵ
３７４ エラー表示用ＬＥＤ
３７５ エラー解除スイッチ
９１６ コンデンサ（バックアップ電源）
９２０ 電源監視回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a gaming machine such as a pachinko gaming machine or a slot machine that allows a player to play a predetermined game.
[0002]
[Prior art]
As a gaming machine, a game medium such as a game ball is launched into a game area by a launching device, and when a game medium wins a prize area such as a prize opening provided in the game area, a predetermined number of prize balls are paid out to the player. There is something to be done. Furthermore, there is provided a variable display unit capable of changing the display state, and configured to give a predetermined game value to the player when the display result of the variable display unit is in a predetermined specific display mode. is there.
[0003]
Note that the game value is the right that the state of the variable winning ball device provided in the gaming area of the gaming machine is advantageous for a player who is likely to win a ball, or the advantageous state for a player. In other words, or a condition for winning a prize ball is easily established.
[0004]
In a pachinko gaming machine, a combination of a predetermined display mode with a display result of a variable display unit that displays a special symbol is usually referred to as “big hit”. When a big hit occurs, for example, the big winning opening is opened a predetermined number of times, and the game shifts to a big hit gaming state in which a hit ball is easy to win.
[0005]
Game progress in the gaming machine is controlled by game control means such as a microcomputer. When the payout control means for controlling the prize ball payout is mounted on a payout control board different from the main board on which the game control means is mounted, the progress of the game is performed by the game control means mounted on the main board. Since it is controlled, the number of winning balls based on winning is determined by the game control means, and a control signal indicating the number of winning balls is transmitted to the payout control board by unidirectional communication. Then, the payout control means performs a process of paying out the number of prize balls based on the winning based on the control signal from the game control means. On the other hand, the rental of game media is irrelevant to the progress of the game, and is generally controlled by the payout control means without going through the game control means.
[0006]
In the gaming machine, the RAMs in the game control means and the payout control means are backed up respectively, and even if the power supply to the gaming machine is stopped, various information such as information indicating the number of unpaid balls in the backed up RAM. If the information is stored, there is a configuration in which when the power supply is restored, control is performed to return the gaming state to the state before power-off based on the information (see Patent Document 1).
[0007]
[Patent Document 1]
JP-A-4-241890
[0008]
[Problems to be solved by the invention]
However, in the gaming machine described in Patent Document 1, the output state of the detection signal that is output when the power supply to the gaming machine is reduced to a predetermined level is confirmed to be in the output state. The power supply stop process for saving the game state is immediately executed. For this reason, there has been a problem that the power supply stop process is executed even when the detection signal is in an output state due to noise.
[0009]
Accordingly, the present invention provides a gaming machine that executes a power supply stop process for preserving a gaming state, and can prevent the power supply stop process from being erroneously executed due to the occurrence of noise. The purpose is to provide.
[0010]
[Means for Solving the Problems]
  A gaming machine according to the present invention is a gaming machine in which a player can play a predetermined game, and game control means (for example, a game control means including a CPU 56) for controlling the progress of the game, and power to the gaming machine. Fluctuating data storage means (for example, a backup RAM area constituted by a part or all of the RAM 55) capable of holding stored contents for a predetermined period even after the supply is stopped, and a predetermined voltage among power sources used in the gaming machine Power supply monitoring means (for example, power supply monitoring) that outputs a detection signal when a power supply stop condition (for example, +22 V or less) is satisfied based on a decrease in the output voltage of the power supply (for example, +30 V). Power supply monitoring circuit 920) including IC 902 for use,An input port to which a detection signal from the power supply monitoring unit is input, and the game control unit includes:A detection signal from the power supply monitoring means in a periodic process (for example, a timer interrupt process shown in FIG. 15) executed at a predetermined cycleIs input to the input portDetection signal confirmation means for confirming (for example, the part for executing step S20 in the game control means, in particular, the part for executing step S450), and the detection signalInput to input portA detection confirmation number counting means for counting the number of times that the detection signal confirmation means has been confirmed (for example, a part for executing step S452 in the game control means),The variation data storage means stores data indicating the number of times counted by the detection confirmation number counting means,The game control means has a predetermined number of times (for example, the number indicated by the count value of the power-off determination counter) counted by the detection confirmation number counting means.Multiple ofWhen the number of times is reached (for example, twice), the game progress state is changed from the state in which the game progress is controlled.For variable data storageSaveLetWhen the power supply stop process (for example, step S454 to step S462, step S471 to step S483) for executing the operation is executed, and the supply of power to the gaming machine is started, it is stored in the fluctuation data storage means. ingData indicating the number of times counted by the detection confirmation number counting meansIs prescribedData indicating multiple timesIsIt was determined whether or not the data indicates a predetermined multiple timesOn the condition (for example, Y of step S8), a recovery process (for example, step S81 to step S84) for restoring the progress state of the game based on the stored contents stored in the variation data storage means is executed.When the supply of power to the gaming machine is started, it is determined that the data indicating the number of times counted by the detection confirmation number counting means stored in the variation data storage means is not data indicating a predetermined plurality of times. When this happens, an initialization process (for example, steps S10 to S14) is executed to initialize the storage contents including data indicating the number of times counted by the detection confirmation number counting means stored in the variation data storage means.It is characterized by doing.
[0011]
  An operation means for outputting an operation signal according to an operation is provided, and the game control means is a variation data storage means when an operation signal is not input from the operation means when the supply of power to the gaming machine is started. When the restoration processing is executed on the condition that the data indicating the number of times counted by the detection confirmation number counting means stored in is data indicating a predetermined plurality of times, and the supply of power to the gaming machine is started In addition, when an operation signal is input from the operation means, it is determined whether or not the data indicating the number of times counted by the detection confirmation number counting means stored in the variation data storage means is data indicating a predetermined plurality of times. It is preferable to execute the initialization process without determination.
[0012]
  The game control means initializes data indicating the number of times counted by the detection confirmation number counting means when the detection signal confirmation means confirms that the detection signal is not input to the input port (for example, the number clear means (for example, It is preferable to include a part for executing step S451 in the game control means.
[0015]
  The game control means, after executing the power supply stop process, detects the detection signal from the power supply monitoring means.Is input to the input portThe process of confirming (for example, step S484) is repeatedly executed, and the detection signal isNot enteredWhen it is confirmed (for example, N in step S484), it may be configured to shift to a state in which the progress of the game is controlled (for example, the processing after step S485 is executed).
[0016]
A gaming machine in which a player performs a predetermined game using a game medium, and pays out a prize game medium as a prize based on the fact that a payout condition is established by the game (for example, a game ball wins a winning area), A payout means (for example, a ball payout device 97) for paying out the prize game medium; and a payout control means (for example, a payout control means including a payout control CPU 371) for controlling the payout means. The number of prize game media data (for example) that can specify the total number of prize game media to be paid out based on the establishment is stored in the fluctuation data storage means (for example, the power-backed up RAM 55, in particular, the total prize ball number storage buffer in the RAM 55). When the supply of power to the gaming machine is stopped, it is held for a predetermined period, and a predetermined number is given to the payout control means based on the prize game medium number data. A payout command signal transmitting means for transmitting a payout command signal (for example, a payout number signal) for designating the number of payouts of the prize game medium (for example, a part for executing the prize ball transmission process in step S232 in the game control means), and a payout command signal transmission Subtraction that subtracts a value corresponding to the number of payouts specified by the payout command signal from the prize game medium number data when a predetermined condition is satisfied after the means transmits the payout command signal (for example, the payout BUSY signal is turned on) And a prize game medium number data subtracting means for processing (for example, a portion of the game control means for executing the award ball waiting process 2 in step S233), and the payout control means stores volatile data that varies according to the control. Volatile storage of the payout number of prize game media designated by the storage means (for example, RAM) and the payout command signal transmission means in the game control means A prize game medium payout control means (for example, step S546 in the payout control means and the payout control means for executing payout processing for controlling the payout means to pay out the prize game media of the number of payouts stored in the volatile storage means. The payout command signal transmission means in the game control means is a prize game medium whose prize game medium number data has not been paid out after the subtraction process by the prize game medium number data subtraction means. If the payout command signal indicates that there is a payout command signal, the next payout command signal is output after the payout processing of the prize game medium specified by the payout command signal is completed (for example, after execution of the process of step S265, step S271). After confirming that the payout BUSY signal is turned off in step S247, the total number of winning balls stored in the buffer is stored in step S247. The payout number signal may be output in step S254 on condition that the content is not 0).
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings. First, the overall configuration of a first type pachinko gaming machine that is an example of a gaming machine will be described. FIG. 1 is a front view of a pachinko gaming machine as viewed from the front.
[0018]
The pachinko gaming machine 1 includes an outer frame (not shown) formed in a vertically long rectangular shape and a game frame attached to the inside of the outer frame so as to be openable and closable. Further, the pachinko gaming machine 1 has a glass door frame 2 formed in a frame shape that is provided in the game frame so as to be opened and closed. The game frame includes a front frame (not shown) installed to be openable and closable with respect to the outer frame, a mechanism plate to which mechanism parts and the like are attached, and various parts attached to them (excluding game boards described later). Is a structure including
[0019]
As shown in FIG. 1, the pachinko gaming machine 1 has a glass door frame 2 formed in a frame shape. On the lower surface of the glass door frame 2, there is a hitting ball supply tray (upper plate) 3. Under the hitting ball supply tray 3, an extra ball receiving tray 4 for storing game balls that cannot be accommodated in the hitting ball supply tray 3 and a hitting operation handle (operation knob) 5 for firing the hitting ball are provided. A game board 6 is detachably attached to the back surface of the glass door frame 2. The game board 6 is a structure including a plate-like body constituting the game board 6 and various components attached to the plate-like body. A game area 7 is formed on the front surface of the game board 6.
[0020]
Near the center of the game area 7, a variable display device (special variable display section) 9 including a plurality of variable display sections each variably displaying a symbol as identification information is provided. The variable display device 9 has, for example, three variable display portions (symbol display areas) of “left”, “middle”, and “right”. The variable display section may be a fixed area, but may move or change in size in the display area of the variable display device 9 while the game is in progress. In addition, the variable display device 9 is provided with four special symbol start memory display areas (start memory display areas) 18 for displaying the number of effective winning balls that have entered the start winning opening 14, that is, the start winning memory number. Every time there is an effective start prize (start prize when the start prize memory number is less than 4), the start memory display area 18 for changing the display color (for example, changing from blue display to yellow display) is increased by one. Each time the variable display of the variable display device 9 is started, the start memory display area 18 in which the display color is changed is reduced by 1 (that is, the display color is returned to the original).
[0021]
Since the symbol display area and the start memory display area 18 are provided separately, the start winning memory number can be displayed even during variable display. Further, the start memory display area 18 may be provided in a part of the symbol display area. In that case, the display of the start winning memory number may be interrupted during variable display. In this embodiment, the start memory display area 18 is provided in the variable display device 9. However, the variable display device 9 is a display (special symbol start memory display) for displaying the start winning memory number. It may be provided separately.
[0022]
Below the variable display device 9, a variable winning ball device 15 including a start winning opening 14 is provided. The winning ball that has entered the start winning opening 14 is guided to the back of the game board 6 and detected by the start opening switch 14a. The variable winning ball apparatus 15 includes left and right opening / closing pieces that perform opening / closing operations. The opening / closing piece is opened by the solenoid 16.
[0023]
An open / close plate 20 that is opened by a solenoid 21 in a specific gaming state (big hit state) is provided below the variable winning ball device 15. The opening / closing plate 20 is a means for opening and closing the special winning opening. Of the winning balls guided from the opening / closing plate 20 to the back of the game board 6, the winning ball entering one (V winning area) is detected by the V winning switch 22, and the winning ball from the opening / closing plate 20 is detected by the count switch 23. Is done. On the back of the game board 6, a solenoid 21A for switching the route in the special winning opening is also provided.
[0024]
When a game ball wins the gate 32 and is detected by the gate switch 32a, a predetermined random number value is extracted if the normal symbol start winning memory has not reached the upper limit. And if it is a state which can start the variable display in which a display state changes in the normal symbol display 10, the variable display of the display of the normal symbol display 10 will be started. If the normal symbol display 10 is not in a state where variable display in which the display state changes can be started, the value of the normal symbol start winning memory is incremented by one. In the vicinity of the normal symbol display 10, there is provided a normal symbol start memory display 41 having a display unit with four LEDs for displaying the number of normal symbol start winning memorized numbers. Each time there is a prize at the gate 32, the normal symbol start memory display 41 increases the number of LEDs to be turned on by one. Then, every time variable display on the normal symbol display 10 is started, the number of LEDs to be lit is reduced by one. The special symbol and the normal symbol can be variably displayed on one variable display device. In that case, the special variable display unit and the normal variable display unit are realized by one variable display device.
[0025]
In this embodiment, the left and right lamps (the symbols can be visually recognized at the time of lighting) are alternately turned on, whereby the normal symbols are variably displayed, and the variable display continues for a predetermined time (for example, 29.2 seconds). If the left lamp is turned on at the end of the variable display, it is a win. Whether or not to win is determined by whether or not the value of the random number extracted when the game ball wins the gate 32 matches a predetermined hit determination value. When the display result of the variable display on the normal symbol display 10 is a win, the variable winning ball apparatus 15 is opened for a predetermined number of times for a predetermined time so that the game ball is likely to win. That is, the state of the variable winning ball device 15 changes from a disadvantageous state to a player's advantageous state when the normal symbol is a winning symbol.
[0026]
Furthermore, in the probability variation state as the special game state, the probability that the stop symbol in the normal symbol display 10 becomes a winning symbol is increased, and one or both of the opening time and the number of times of opening of the variable winning ball device 15 are increased. And more advantageous for the player. Further, in a predetermined state such as a probability change state, the variable display period (fluctuation time) in the normal symbol display 10 may be shortened, which may be more advantageous for the player.
[0027]
The game board 6 is provided with a plurality of winning holes 29, 30, 33, 39, and winning of game balls to the winning holes 29, 30, 33, 39 is performed by winning hole switches 29a, 30a, 33a, 39a, respectively. Detected. Around the left and right sides of the game area 7, there are provided decorative lamps 25 that are blinked and displayed during the game, and at the bottom there is an out mouth 26 that absorbs the hit ball that has not won. In addition, two speakers 27 that emit sound effects and sounds are provided on the left and right upper portions outside the game area 7. On the outer periphery of the game area 7, a top frame lamp 28a, a left frame lamp 28b, and a right frame lamp 28c are provided.
[0028]
In this example, a prize ball lamp 51 that is turned on when there is a remaining number of prize balls is provided in the vicinity of the left frame lamp 28b, and a ball that is turned on when the supply ball is cut out in the vicinity of the right frame lamp 28c. A cut lamp 52 is provided.
[0029]
The game balls launched from the hit ball launching device enter the game area 7 through the hit ball rail, and then descend the game area 7. When the hit ball enters the start winning opening 14 and is detected by the start opening switch 14a, the variable display device 9 starts variable display (variation) if the variable display of the symbol can be started. If it is not in a state where the variable display of symbols can be started, the start winning memory number is increased by one.
[0030]
The variable display of the special symbol on the variable display device 9 stops when a certain time has elapsed. If the combination of the special symbols at the time of the stop is a jackpot symbol (specific display mode), the game shifts to a jackpot gaming state. That is, the opening / closing plate 20 is opened until a predetermined time elapses or a predetermined number (for example, 10) of hit balls wins. When the hit ball enters the V winning area while the opening / closing plate 20 is opened and is detected by the V winning switch 22, a continuation right is generated and the opening / closing plate 20 is opened again. The generation of the continuation right is allowed a predetermined number of times (for example, 15 rounds).
[0031]
When the combination of special symbols in the variable display device 9 at the time of stopping is a combination of jackpot symbols (probability variation symbols) with probability fluctuations, the probability of the next jackpot increases. That is, it becomes a more advantageous state (special game state) for the player, which is a probability change state.
[0032]
Next, the structure of the back surface of the pachinko gaming machine 1 will be described with reference to FIGS. FIG. 2 is a rear view of the gaming machine as seen from the back side. FIG. 3 is a rear view of the mechanism plate to which various members are attached as viewed from the back side of the gaming machine.
[0033]
As shown in FIG. 2, on the back side of the gaming machine, a game in which a variable display control unit 49 including an effect control board 80 on which an effect control means for controlling the variable display device 9 is mounted, a game control microcomputer, and the like are mounted. A control board (main board) 31 is installed. In addition, a payout control board 37 on which a payout control microcomputer for performing ball payout control is mounted is installed. The production control means includes a variable display device 9 provided on the game board 6, various decoration LEDs, a normal symbol start memory display 41, a decoration lamp 25, a top frame lamp 28a provided on the frame side, and a left frame. The lamp 28b and the right frame lamp 28c are controlled to be turned on, and sound generation from the speaker 27 is controlled.
[0034]
The effect control means is realized by one effect control microcomputer mounted on the effect control board 80, but various decoration LEDs, normal symbol start memory display 41, and decoration lamp 25 provided on the game board 6. The drive circuit for driving the top frame lamp 28a, the left frame lamp 28b and the right frame lamp 28c provided on the frame side is mounted on a lamp driver board electrically connected to the effect control board 80. Yes. The drive circuit for driving the speaker 27 is mounted on a sound output board that is electrically connected to the effect control board 80.
[0035]
Further, a power supply substrate 910 and a touch sensor substrate 91 on which a power supply circuit for generating DC30V, DC21V, DC12V, and DC5V is mounted are provided. Although most of the power supply substrate 910 overlaps with the main substrate 31, there is an exposed portion that is exposed so as to be visible from the outside without overlapping the main substrate 31. In the exposed portion, power supply to each electrical component control board (main board 31, production control board 80, payout control board 37) of the gaming machine 1 and each electrical component provided in the gaming machine is executed or cut off. A power switch 914 serving as a power supply permission unit for the power supply and a storage content holding unit included in the main board 31 (for example, a backup RAM capable of holding the contents even when the power supply is stopped (specifically, all or one of the RAM 55). Part)) is provided with a clear switch 921 as an operation means for clearing the backup data stored therein.
[0036]
On the back side of the gaming machine, a terminal board 160 provided with terminals for outputting various information to the outside of the gaming machine is installed above. The terminal board 160 includes at least a ball break terminal for introducing the output of the ball break detection switch 167 and outputting it externally, a prize ball terminal for outputting prize ball information (prize ball number signal) and a ball. A ball lending terminal for externally outputting lending information (ball lending number signal) is provided. In addition, an information terminal board (information output board) 34 provided with terminals for outputting various information from the main board 31 to the outside of the gaming machine is installed near the center.
[0037]
The game balls stored in the storage tank 38 pass through the guide rail 39 and, as shown in FIG. 3, reach the ball payout device covered with the payout case 40A via the curve rod 186. A ball break switch 187 as a game medium break detection means is provided on the upper part of the ball payout device. When the ball break switch 187 detects a ball break, the dispensing operation of the ball dispensing device stops. The ball break switch 187 is a switch for detecting the presence or absence of a game ball in the game ball passage, but the ball break detection switch 167 for detecting the shortage of supply balls in the storage tank 38 is also an upstream portion (storage tank 38). In the vicinity of the head). When the ball break detection switch 167 detects the shortage of game balls, the game machine is replenished to the game machine from the supply mechanism provided on the gaming machine installation island.
[0038]
When a lot of game balls as prizes based on winning prizes and game balls based on ball lending requests are paid out, the hitting ball supply tray 3 becomes full, and finally game balls are paid out after the game balls reach the contact port 45. The game ball is guided to the surplus ball receiving tray 4 through the surplus ball passage 46. Further, when the game ball is paid out, the sensing lever 47 presses the full tank switch 48 as the storage state detection means, and the full tank switch 48 as the storage state detection means is turned on. In this state, the rotation of the payout motor in the ball payout device is stopped, the operation of the ball payout device is stopped, and the driving of the ball hitting device is also stopped.
[0039]
As shown in FIG. 3, a ball removal passage 191 is formed on the side of the ball payout device from the curve rod 186 to the discharge port 192 at the lower part of the gaming machine. A ball removal lever 193 is provided above the ball removal passage 191. When the ball removal lever 193 is operated by a game clerk or the like, a game ball passage from the guide rail 39 to the ball removal passage 191 is formed, and the storage tank 38 is provided. The game balls stored inside are discharged from the discharge port 192 to the outside of the gaming machine.
[0040]
FIG. 4 is a front view (FIG. 4 (A)) and a cross-sectional view (FIG. 4 (B)) showing the ball dispensing device 97 covered with the dispensing case 40A. As shown in FIG. 3, the ball payout device 97 is fixed to a lower portion of a passage body 184 installed between the ball break switch 187 and the ball payout device 97. The passage body 184 includes ball passages 188a and 188b for flowing down two rows of game balls whose flow direction has been changed to the left and right directions by the curve rod 186. A ball break switch 187 is installed on the upstream side of the ball passages 188a and 188b. Actually, a ball break switch is installed in each of the ball passages 188a and 188b. The ball break switch 187 detects the presence or absence of a game ball in the ball passages 188a and 188b. When the ball break switch 187 no longer detects a game ball, the payout motor (not shown in FIG. 4) in the ball payout device 97 is used. )) Is stopped and the payout of the game ball is made immobile.
[0041]
The ball break switch 187 is locked by a locking piece at a position where it can be detected that 27 to 28 game balls are present in the ball passages 188a and 188b.
[0042]
In the ball payout device 97, a payout motor (not shown) using a stepping motor rotates, for example, a cam, thereby paying out one winning ball or one game ball based on a ball lending request. Further, below the ball payout device 97, for example, a payout count switch 301 by a proximity switch is provided. Each time one game ball falls from the ball payout device 97, the payout count switch 301 is turned on. That is, the payout count switch 301 detects a game ball actually paid out from the ball payout device 97. Accordingly, the payout control means can count the number of game balls actually paid out based on the detection signal of the payout count switch 301.
[0043]
FIG. 5 is an exploded perspective view illustrating a configuration example of the ball dispensing device 97. In this example, a ball dispensing device 97 is formed inside three cases 140, 141, 142 as the dispensing case 40A. The upper portions of the cases 140 and 141 are provided with holes 170 and 171 communicating with the ball passages 188a and 188b below the ball break switch 187, and the game balls flow into the ball dispensing device 97 through the holes 170 and 171.
[0044]
The ball payout device 97 includes a payout motor (for example, a stepping motor) 289 serving as a drive source. The rotational force of the payout motor 289 is transmitted to the gear 290 fitted to the rotation shaft of the payout motor 289 and further transmitted to the gear 291 that meshes with the gear 290. A cam 292 having a ball mounting portion is fitted to the central axis of the gear 291. The game balls that have flowed in from the holes 170 and 171 are dropped one by one into the ball passage 293 below the cam 292 by the ball mounting portion of the cam 292.
[0045]
Further, the ball dispensing device 97 is provided with a dispensing motor position sensor 295 including a light emitting element (LED) and a light receiving element. The payout motor position sensor 295 is a sensor for detecting the rotational position of the payout motor 289 and is used for detecting that the game ball is clogged, that is, so-called ball biting.
[0046]
In this embodiment, the ball payout device 97 is configured to perform both the prize ball payout and the ball lending, but the ball payout device that performs the prize ball payout and the ball payout device that performs the ball lending are separately provided. May be provided. When separately provided, the payout means is composed of a ball payout device for paying out a prize ball and a ball payout device for lending a ball. Further, for example, the configuration may be such that the prize ball payout and the ball lending are separated by changing the rotation direction of the cam or sprocket, or the ball payout device 97 exemplified in the present embodiment (the cam is rotated by the motor). The present invention can be applied to any structure other than the structure).
[0047]
FIG. 6 is a block diagram illustrating an example of a circuit configuration in the main board 31. 6 also shows the payout control board 37 and the effect control board 80. The main board 31 includes a basic circuit 53 for controlling the pachinko gaming machine 1 according to a program, a gate switch 32a, a start port switch 14a, a V winning switch 22, a count switch 23, winning port switches 29a, 30a, 33a, 39a, and Basically, a switch circuit 58 that gives a signal from the clear switch 921 to the basic circuit 53, a solenoid 16 that opens and closes the variable winning ball apparatus 15, a solenoid 21 that opens and closes the opening and closing plate 20, and a solenoid 21A that switches the path in the special winning opening. A solenoid circuit 59 that is driven in accordance with a command from the circuit 53 is mounted.
[0048]
The gate switch 32a, the start port switch 14a, the V winning switch 22, the count switch 23, the winning port switches 29a, 30a, 33a, 39a, and other switches may be referred to as sensors. That is, the name of the game medium detection means is not limited as long as it is a game medium detection means (game ball detection means in this example) that can detect a game ball. Each of the start port switch 14a, the count switch 23, and the winning port switches 29a, 30a, 33a, and 39a that perform winning detection is also a winning detection means. Note that the winning detection means may be configured to collectively detect the respective game balls that have won separately a plurality of winning openings. In addition, even if a pass gate such as the gate switch 32a is used, if a prize ball is to be paid out, a game ball enters the pass gate is a prize, and a switch ( For example, the gate switch 32a) serves as a winning detection means. Furthermore, in this embodiment, a game ball won in the V winning area is detected by the V winning switch 22 and also detected by the count switch 23, but may be detected only by the V winning switch 22. When a game ball won in the V prize area is detected only by the V prize switch 22, the number of game balls won in the big prize opening is the sum of the number detected by the V prize switch 22 and the number detected by the count switch 23. become.
[0049]
Further, according to the data given from the basic circuit 53, the jackpot information indicating the occurrence of the jackpot, the effective starting information indicating the number of starting winning balls used for starting the variable display of the symbols in the variable display device 9, the probability variation has occurred. An information output circuit 64 for outputting an information output signal such as probability variation information indicating the above to an external device such as a hall computer is mounted.
[0050]
The basic circuit 53 includes a ROM 54 for storing a game control program and the like, a RAM 55 as a storage means (variation data storage means for storing fluctuation data) used as a work memory, a CPU 56 for performing control operations according to the program, and an I / O Port part 57 is included. In this embodiment, the ROM 54 and RAM 55 are built in the CPU 56. That is, the CPU 56 is a one-chip microcomputer (game control microcomputer). The one-chip microcomputer only needs to have at least the RAM 55 built in, and the ROM 54 and the I / O port unit 57 may be externally attached or built in. Since the CPU 56 executes control according to the program stored in the ROM 54, the CPU 56 executes (or performs processing) hereinafter, specifically, the CPU 56 executes control according to the program. is there. The same applies to CPUs mounted on substrates other than the main substrate 31.
[0051]
In this embodiment, the game control means may be constituted only by the CPU 56, or may be constituted by the CPU 56 and at least one of the RAM 54, the ROM 55, and the I / O port unit 57.
[0052]
A RAM 55 (may be a CPU built-in RAM) 55 is a backup RAM that is partially or entirely backed up by a backup power source created in the power supply substrate 910. That is, even if the power supply to the gaming machine is stopped, a part or all of the contents of the RAM 55 is saved for a predetermined period. In particular, at least data corresponding to the game state, that is, the control state of the game control means and data indicating the number of unpaid prize balls are stored in the backup RAM. Note that the data according to the control state of the game control means is data necessary for restoring the control state before the occurrence of a power failure or the like based on the data when the power supply is restored after a power failure or the like. .
[0053]
The hitting ball launching device for hitting and launching the game ball includes a launch motor 94 controlled by a circuit on the payout control board 37, and the game ball is launched toward the game area 7 by the rotation of the launch motor 94. A drive signal for driving the firing motor 94 is transmitted to the firing motor 94 via the touch sensor substrate 91. The touch sensor detects that the player is touching the operation knob (hitting ball handle) 5, and a signal from the touch sensor is transmitted to the payout control board 37 via the touch sensor board 91. The circuit on the payout control board 37 stops the driving of the firing motor 94 when the signal from the touch sensor indicates an off state.
[0054]
In this embodiment, the effect control means mounted on the effect control board 80 performs display control of the normal symbol start memory display 41 and the decoration lamp 25 provided on the game board 6, and the frame side Display control of the top frame lamp 28a, the left frame lamp 28b, and the right frame lamp 28c. The effect control means mounted on the effect control board 80 also performs display control of the variable display device 9 that variably displays special symbols and the normal symbol display 10 that variably displays normal symbols.
[0055]
FIG. 7 is a block diagram showing components related to payout, such as the payout control board 37 and the ball payout device 97. As shown in FIG. 7, a payout control CPU 371 is mounted on the payout control board 37. In this embodiment, the payout control CPU 371 is a one-chip microcomputer and has at least a built-in RAM. Further, unlike the RAM 55 on the main board 31, the RAM is not backed up by a power source. The payout control CPU 371, the RAM, the ROM (not shown) storing the payout control program, the I / O port, etc. constitute payout control means.
[0056]
Detection signals from the full tank switch 48 and the payout count switch 301 are input to the I / O port 372 f of the payout control board 37 via the relay board 72. Detection signals from the ball break switch 187 and the payout motor position sensor 295 are input to the I / O port 372e of the payout control board 37 via the relay board 72. The payout control CPU 371 of the payout control board 37 performs a ball payout process when the detection signal from the ball shortage switch 187 indicates a ball full state or when the detection signal from the full tank switch 48 indicates a full tank state. Stop. Furthermore, when the detection signal from the full tank switch 48 indicates a full tank state, the ball launching from the ball striking device is stopped.
[0057]
When there is a winning, from the output circuit 67 of the main board 31, as a payout command signal, a prize ball REQ signal (prize ball request signal) for making a prize ball payout request and a payout quantity signal indicating the number of prize balls to be paid out. Is output. The payout number signal is composed of 4-bit data (binary 4-digit data) and is output through four signal lines. The payout number signal is input to the I / O port 372e via the input circuit 373A. When a prize ball REQ signal and a payout quantity signal are input via the I / O port 372e, the payout control CPU 371 controls to drive the ball payout device 97 to pay out the number of game balls indicated by the payout quantity signal. . A power supply confirmation signal (connection confirmation signal) indicating that the main board 31 is connected is also output from the output circuit 67 of the main board 31. The prize ball REQ signal and the payout number signal correspond to a payout command signal for designating the payout number.
[0058]
Further, when the payout control means accepts a payout command signal, it sends a command acceptance signal to the main board 31. The command acceptance signal is transmitted to the main board 31 via the output port 372b of the payout control board 37 and the output circuit 373B. Then, in the main board 31, it is inputted to the CPU 56 via the input circuit 68 and the I / O port 57. Further, when the payout control means is executing a prize ball payout process, the payout control means is a payout BUSY signal (a prize ball payout signal indicating that the payout process is in progress via the output port 372b and the output circuit 373B). ). In this embodiment, the command acceptance signal is transmitted when the payout BUSY signal is turned on.
[0059]
The payout control CPU 371 receives a prize ball information signal indicating the number of prize balls to be paid out and a ball lending number signal indicating the number of balls to be rented via the output port 372b as a terminal board (the frame external terminal board and the board external terminal board). Output) 160. A driver circuit is provided outside the output port 372b, but is not shown in FIG. Further, door opening information switches 161A and 161B are connected to the terminal board 160 (frame external terminal board).
[0060]
Further, the payout control CPU 371 outputs an error signal to the error display LED 374 using a 7-segment LED via the output port 372c. Further, a signal for instructing turning on / off is output to the winning ball LED 51 and the ball running out LED 52 via the output port 372b. A detection signal from an error release switch 375 for releasing the error state is input to the input port 372f of the payout control board 37. The error cancel switch 375 is used to cancel the error state by software reset.
[0061]
Further, a drive signal from the payout control board 37 to the payout motor 289 is transmitted to the payout motor 289 in the payout mechanism portion of the ball payout device 97 via the output port 372a and the relay board 72. Although a driver circuit (motor drive circuit) is installed outside the output port 372a, the description is omitted in FIG. The drive signal from the payout control board 37 to the firing motor 94 is transmitted to the firing motor 94 via the output port 372a and the touch sensor board 91.
[0062]
The card unit 50 is equipped with a card unit control microcomputer. In addition, the card unit 50 is provided with an available display lamp 151, a connecting table direction indicator 153, a card insertion display lamp 154, and a card insertion slot 155 (see FIG. 1). A frequency display LED 60, a ball lending LED 61, a ball lending switch 62, and a return switch 63 provided in the vicinity of the hitting ball supply tray 3 are connected to the interface board (relay board) 66.
[0063]
A card lending switch signal indicating that the ball lending switch 62 has been operated and a return switch signal indicating that the return switch 63 has been operated are provided to the card unit 50 from the interface board 66 in accordance with the player's operation. . Further, a card balance display signal indicating a prepaid card balance and a ball lending display signal are given from the card unit 50 to the interface board 66. Between the card unit 50 and the payout control board 37, a connection signal (VL signal), a unit operation signal (BRDY signal), a ball lending request signal (BRQ signal), a ball lending completion signal (EXS signal) and a pachinko machine operation signal ( PRDY signal) is transmitted / received via the input port 372f and the output port 372d. An interface board 66 is interposed between the card unit 50 and the payout control board 37. Therefore, a signal such as a connection signal (VL signal) is transmitted and received between the card unit 50 and the payout control board 37 via the interface board 66 as shown in FIG.
[0064]
When the power of the pachinko gaming machine 1 is turned on, the payout control CPU 371 of the payout control board 37 outputs a PRDY signal to the card unit 50. The card unit control microcomputer outputs a VL signal when the power is turned on. The payout control CPU 371 determines the connected / unconnected state of the card unit 50 according to the input state of the VL signal. When a card is received in the card unit 50, the ball lending switch is operated and a ball lending switch signal is input, the card unit control microcomputer outputs a BRDY signal to the payout control board 37. When a predetermined delay time elapses from this point, the card unit control microcomputer outputs a BRQ signal to the payout control board 37.
[0065]
Then, the payout control CPU 371 of the payout control board 37 raises the EXS signal to the card unit 50, and when detecting the fall of the BRQ signal from the card unit 50, drives the payout motor 289 to draw a predetermined number of rental balls. Pay to the player. When the payout is completed, the payout control CPU 371 causes the EXS signal to the card unit 50 to fall. Thereafter, on the condition that the BRDY signal from the card unit 50 is not in the ON state, a prize ball payout control is executed when a payout command signal is received from the game control means. The power supply voltage AC24V used in the card unit 50 is supplied from the payout control board 37.
[0066]
The power supply from the power supply board 910 to the card unit 50 is performed via the payout control board 37 and the interface board 66. In this example, a fuse for protecting the card unit 50 is provided in a 24 V AC power supply line for the card unit 50 arranged in the interface board 66, and a voltage higher than a predetermined voltage is supplied to the card unit 50. It is prevented.
[0067]
In this embodiment, the case where the card unit 50 is installed adjacent to the gaming machine as a separate body from the gaming machine is taken as an example, but the card unit 50 may be integrated with the gaming machine. . Further, the present invention can be applied even in the case where game balls corresponding to the amount of money are lent out in accordance with coin insertion.
[0068]
Next, the configuration of the power supply substrate 910 will be described with reference to the block diagrams of FIGS. FIG. 8 is a block diagram showing a DC voltage generating part in the power supply substrate 910. The power supply board 910 is provided with a power switch 914 for executing or shutting off power supply to each electrical component control board and mechanism component in the gaming machine. Note that the power switch 914 may be provided outside the power supply board 910 in the gaming machine. When the power switch 914 is in a closed state (on state), AC power (AC 24 V) is applied to the input side (primary side) of the transformer 911. The transformer 911 is for electrically insulating the AC power supply (AC24V) and the inside of the power supply substrate 910, and its output voltage is also AC24V. A varistor 918 as an overvoltage protection circuit is installed on the input side of the transformer 911.
[0069]
The power supply board 910 is installed independently of the electric component control board (the main board 31, the payout control board 37, and the effect control board 80), and generates a voltage used by each electric component control board and mechanism component in the gaming machine. In this example, AC24V, VSL (DC + 30V), VLP (DC + 24V), VDD (DC + 12V) and VCC (DC + 5V) are generated. Further, a capacitor 916 serving as a storage holding means for holding the stored contents in the backup power supply (VBB), that is, the backup RAM, is charged from DC + 5V (VCC), that is, a power supply line for driving an IC or the like on each substrate. Further, a backflow prevention diode 917 is inserted between the +5 V line and the backup +5 V (VBB) line. Note that VSL is generated by rectifying and boosting AC 24 V with a rectifying element in the rectifying and smoothing circuit 914. VSL is a solenoid driving power source. VLP is a lamp lighting voltage, and is generated by rectifying AC24V with a rectifier element in the rectifier circuit 912.
[0070]
The DC-DC converter 913 serving as a power supply voltage generation unit has one or a plurality of regulator ICs (two regulator ICs 924A and 924B are shown in FIG. 8), and generates VDD and VCC based on VSL. Relatively large capacitors 923A and 923B are connected to the input sides of the regulator ICs (switching regulators) 924A and 924B. Accordingly, when the power supply to the gaming machine from the outside is stopped, the DC voltages such as VSL, VDD, VCC, etc., decrease relatively slowly.
[0071]
As shown in FIG. 9, AC24V output from the transformer 911 is supplied to the connector 922A as it is. Further, VLP is supplied to the connector 922B through a fuse F01 as an overcurrent prevention means for preventing supply of overcurrent. A series body of an LED (LD01) and a resistor (R01) is connected between the connector 922B side of the fuse F01 and the ground (ground potential).
[0072]
VSL is supplied to the connector 922A via the fuse F02. A series body of an LED (LD02) and a resistor (R02) is connected between the connector 922A side of the fuse F02 and the ground. VSL is supplied to the connector 922B through the fuse F03. A series body of an LED (LD03) and a resistor (R03) is connected between the connector 922B side of the fuse F03 and the ground. Further, VSL is supplied to the connector 922C through the fuse F04. A series body of an LED (LD04) and a resistor (R04) is connected between the connector 922C side of the fuse F04 and the ground.
[0073]
VDD is supplied to the connector 922A through the fuse F05. A series body of an LED (LD05) and a resistor (R05) is connected between the connector 922A side of the fuse F05 and the ground. Further, VDD is supplied to the connector 922B through the fuse F06. A series body of an LED (LD06) and a resistor (R06) is connected between the connector 922B side of the fuse F06 and the ground. Further, VDD is supplied to the connector 922C through the fuse F07. A series body of an LED (LD07) and a resistor (R07) is connected between the connector 922C side of the fuse F07 and the ground.
[0074]
VCC is supplied to connector 922A through fuse F08. A series body of an LED (LD08) and a resistor (R08) is connected between the connector 922A side of the fuse F08 and the ground. VCC is supplied to the connector 922B via the fuse F09. A series body of an LED (LD09) and a resistor (R09) is connected between the connector 922B side of the fuse F09 and the ground. Further, Vcc is supplied to the connector 922C through the fuse F10. A series body of an LED (LD10) and a resistor (R10) is connected between the connector 922C side of the fuse F10 and the ground.
[0075]
The cable connected to the connector 922A is connected to the payout control board 37. The cable connected to the connector 922B is connected to the effect control board 80. The cable connected to the connector 922C is connected to the main board 31. Therefore, VBB is also supplied to the connector 922C.
[0076]
In addition, a clear switch 921 having a push button structure is mounted on the power supply board 910. When the clear switch 921 is pressed, a clear switch signal at a low level (on state) is output and transmitted to the main board 31 via the connector 922C. If the clear switch 921 is not pressed, a high level (off state) signal is output. The clear switch 921 may have a configuration other than the push button structure. Further, the clear switch 921 may be provided other than the power supply board 910 in the gaming machine.
[0077]
Further, the fuses F01 to F10 are not of a detachable (replaceable) type but of a type fixed to the power supply substrate 910. That is, it is installed on the board (in this example, the power board 910) so as not to be exchanged. When the fuses F01 to F10 are of a replaceable type, the fuse is replaced when a malfunction such as a short circuit failure occurs in the power supply board 910 or the electrical component control board, and the cause of the true malfunction is unknown. There is a risk that the gaming machine will be returned to the operating state. In that case, the defect is expected to recur soon. However, if the fuses F01 to F10 are of a non-replaceable type, when a problem occurs in the power supply board 910, the fuse F01 to F10 are guided to an action of searching for a true cause of the problem.
[0078]
In the power supply board 910, when the LEDs (LD01 to LD10) as shown in FIG. 9 are provided, if the power supply board 910 and each electrical component control board do not have a problem such as a short circuit failure, Each LED (LD01 to LD10) is in a lighting state. In other words, if each LED (LD01 to LD10) is in a lighting state, it can be seen that there is no problem such as a short circuit failure in the power supply board 910 and each electric component control board.
[0079]
FIG. 10 is a block diagram showing the CPU 56, reset circuit, and power supply monitoring circuit on the main board 31. As shown in FIG. As shown in FIG. 10, the power-off signal from the power supply monitoring circuit (power supply monitoring means) 920, that is, the detection signal from the power supply monitoring means is input to the CPU 56 via the inverting circuit 943 and the input port 572. Therefore, the CPU 56 can confirm the occurrence of the stop of the power supply to the gaming machine by monitoring the input signal of the input port 572.
[0080]
Since the power monitoring circuit 920 is mounted on the main board 31, the power monitoring means can be installed near the CPU 56 to which the power cut signal is input, and the game control means can reliably recognize the stop of power supply. Will be able to.
[0081]
The power monitoring circuit 920 includes a power monitoring IC 902. The power monitoring IC 902 detects the occurrence of power supply stoppage to the gaming machine by introducing the VSL voltage and monitoring the VSL voltage. Specifically, when the VSL voltage becomes equal to or lower than a predetermined value (+22 V in this example), a power-off signal is output because power supply is stopped. The power supply voltage to be monitored is preferably higher than the power supply voltage (+5 V in this example) of the circuit element mounted on each electric component control board. In this example, VSL, which is a voltage immediately after being converted from AC to DC, is used.
[0082]
The predetermined value for the power monitoring IC 902 to detect the stop of power supply is lower than the normal voltage, but is a voltage that allows the CPU 56 to operate for a while. In addition, since the power monitoring IC 902 is higher than the voltage for driving circuit elements such as the CPU 56 (+5 V in this example), the monitoring range can be expanded with respect to the voltage required by the CPU. Therefore, more precise monitoring can be performed. Furthermore, when VSL (+ 30V) is used as the monitoring voltage, the voltage supplied to the various switches of the gaming machine is + 12V, so that it can be expected to prevent erroneous switch-on detection at the time of instantaneous power interruption. That is, when the voltage of the + 30V power supply is monitored, it is possible to detect a decrease in the level before + 12V created after the creation of + 30V starts to drop.
[0083]
When the voltage of the + 12V power supply decreases, the switch output becomes on. However, if the power supply voltage is monitored by monitoring the + 30V power supply voltage, which decreases faster than + 12V, and the power supply is stopped, the switch output is turned on. It is possible to enter a supply recovery waiting state and not detect the switch output.
[0084]
The reset circuit 65 includes a reset IC 651. The reset IC 651 sets the output to a low level for a predetermined time determined by the capacity of an external capacitor when the power is turned on, and sets the output to a high level when the predetermined time has elapsed. That is, the reset signal (system reset signal) is raised to a high level to make the CPU 56 operable. The reset signal is input to the reset terminal of the CPU 56 via the inverting circuits 942 and 941.
[0085]
In addition, the reset IC 651 monitors the power supply voltage of VSL, which is the power supply voltage equal to the power supply voltage monitored by the power supply monitoring circuit 920, and the voltage value is a predetermined value (than the power supply voltage value at which the power supply monitoring circuit outputs a power-off signal). When the value is less than (low value), the output goes low. Therefore, the CPU 56 performs a predetermined power supply stop process in response to the power-off signal from the power supply monitoring circuit 920, and then the system is reset. That is, the operation is completely stopped. Accordingly, the reset circuit 65 corresponds to second power supply monitoring means for outputting the detection signal at a timing later than the timing at which the power supply monitoring means outputs the detection signal. In this example, the state in which the second power supply monitoring unit outputs the detection signal is a state in which the reset signal is set to a low level.
[0086]
The CPU 56 used in this embodiment includes a non-maskable interrupt terminal (NMI terminal) used to generate a non-maskable interrupt (NMI), and an interrupt (external interrupt; mask) from the outside of the CPU 56. An interrupt terminal (INT terminal) used to generate a possible interrupt). When the signal input to the NMI terminal falls to a low level, a non-maskable interrupt occurs. That is, the program counter of the CPU 56 is changed to the start address of the non-maskable interrupt process, and the CPU 56 enters a state of executing the instruction set at the start address of the non-maskable interrupt process.
[0087]
Note that “interrupt” means interrupting a process being executed and interrupting that process in order to immediately execute another process, or if the execution order of each process has been determined. This means interrupting the upper execution order (not the last order) to execute another process.
[0088]
Further, when a signal input to the INT terminal falls to a low level, an external interrupt is generated. That is, the program counter of the CPU 56 is changed to the start address of the external interrupt process, and the CPU 56 enters a state of executing the instruction set at the start address of the external interrupt process.
[0089]
In this embodiment, non-maskable interrupts and external interrupts are not used. Therefore, the NMI terminal and the INT terminal are pulled up to Vcc (+5 V) through resistors. Therefore, the input levels of the NMI terminal and the INT terminal are always high, and there is a possibility that the input level of the NMI terminal and the INT terminal falls due to noise or the like, and an interrupt is generated, as compared with the case where the terminal is open. Reduce.
[0090]
11 and 12 are explanatory diagrams showing an example of output port assignment in the game control means. As shown in FIG. 11, the output port 0 is an output port for a payout control signal transmitted to the payout control board 37 and an effect control INT signal (strobe signal) for the effect control command transmitted to the effect control board 80. . Further, 8-bit data of the effect control command transmitted to the effect control board 80 is output from the output port 1. The effect control INT signal is a signal for instructing the effect control means to take in the 8-bit data of the effect control command.
[0091]
Further, from the output port 2, a solenoid (large winning opening door solenoid) 21 for opening and closing the opening / closing plate 2 of the large winning opening, a solenoid (large winning opening guide plate solenoid) 21A for switching the path in the large winning opening and a variable A drive signal for a solenoid (normal electric accessory solenoid) 16 for opening and closing the winning ball apparatus 15 is output. Then, various information output signals from the output port 3 to the information terminal board 34 and the terminal board 160 through the information output circuit 64, that is, output data of information related to control are output.
[0092]
FIG. 13 is an explanatory diagram showing an example of bit assignment of input ports in the game control means. As shown in FIG. 13, bits 0 to 7 of the input port 0 detect the winning opening switches 33a, 24a, 29a, 30a, the start opening switch 14a, the count switch 23, the V winning switch 22, and the gate switch 32a, respectively. A signal is input. Also, the power-off signal from the power supply monitoring circuit 920, the payout BUSY signal from the payout control board 37, and the detection signal of the clear switch 921 from the power supply board 910 are input to bits 0 to 2 of the input port 1, respectively. . The detection signal from each switch is logically inverted in the switch circuit 58.
[0093]
Next, the operation of the gaming machine will be described. FIG. 14 is a flowchart showing a main process executed by game control means (CPU 56 and peripheral circuits such as ROM and RAM) on the main board 31. When power is turned on to the gaming machine and the input level of the reset terminal becomes high level, the CPU 56 executes a security check process that is a process for confirming whether or not the contents of the program are valid, and then performs step S1. Subsequent main processing is started. In the main process, the CPU 56 first performs necessary initial settings.
[0094]
In the initial setting process, the CPU 56 first sets the interrupt prohibition (step S1). Next, the interrupt mode is set to interrupt mode 2 (step S2), and a stack pointer designation address is set to the stack pointer (step S3). Then, the built-in device register is initialized (step S4). Further, after initialization (step S5) of CTC (counter / timer) and PIO (parallel input / output port) which are built-in devices (built-in peripheral circuits), the RAM is set in an accessible state (step S6).
[0095]
The CPU 56 used in this embodiment also incorporates an I / O port (PIO) and a timer / counter circuit (CTC). The CTC also includes two external clock / timer trigger inputs CLK / TRG2, 3 and two timer outputs ZC / TO0,1.
[0096]
The CPU 56 used in this embodiment is provided with the following three modes as maskable interrupt modes. When a maskable interrupt occurs, the CPU 56 automatically sets the interrupt disabled state and saves the contents of the program counter in the stack.
[0097]
Interrupt mode 0: The built-in device that has issued the interrupt request sends an RST instruction (1 byte) or a CALL instruction (3 bytes) onto the internal data bus of the CPU. Therefore, the CPU 56 executes the instruction at the address corresponding to the RST instruction or the address specified by the CALL instruction. At reset, the CPU 56 automatically enters interrupt mode 0. Therefore, when setting to interrupt mode 1 or interrupt mode 2, it is necessary to perform a process for setting to interrupt mode 1 or interrupt mode 2 in the initial setting process.
[0098]
Interrupt mode 1: In this mode, when an interrupt is accepted, the mode always jumps to address 0038 (h).
[0099]
Interrupt mode 2: A mode in which the address synthesized from the value (1 byte) of the specific register (I register) of the CPU 56 and the interrupt vector (1 byte: least significant bit 0) output by the built-in device indicates the interrupt address It is. That is, the interrupt address is an address indicated by 2 bytes in which the upper address is the value of the specific register and the lower address is the interrupt vector. Therefore, an interrupt process can be set at an arbitrary address (although it is skipped). Each built-in device has a function of transmitting an interrupt vector when making an interrupt request.
[0100]
Therefore, when the interrupt mode 2 is set, it becomes possible to easily process an interrupt request from each built-in device, and it is possible to install an interrupt process at an arbitrary position in the program. . Furthermore, unlike interrupt mode 1, it is also easy to prepare each interrupt process for each interrupt generation factor. As described above, in this embodiment, the CPU 56 is set to the interrupt mode 2 in step S2 of the initial setting process.
[0101]
Next, the CPU 56 confirms the state of the output signal of the clear switch 921 input via the input port 1 only once (step S7). When the on-state is detected in the confirmation, the CPU 56 executes normal initialization processing (steps S11 to S15). When the clear switch 921 is on (when pressed), a low-level clear switch signal is output. In the input port 1, the clear switch signal is on at a high level. Further, for example, the game clerk can easily execute the initialization process by starting the power supply to the gaming machine (for example, turning on the power switch 914) while turning the clear switch 921 on. That is, RAM clear or the like can be performed.
[0102]
If the clear switch 921 is not in the on state, whether or not data protection processing of the backup RAM area (for example, power supply stop processing such as addition of parity data) has been performed when power supply to the gaming machine is stopped Confirm (step S8). In this embodiment, when power supply is stopped, a process for protecting data in the backup RAM area is performed. If it is confirmed that such protection processing has been performed, the CPU 56 determines that there is a backup. When it is confirmed that such a protection process has not been performed, the CPU 56 executes an initialization process.
[0103]
Whether or not there is backup data in the backup RAM area is confirmed by the state of the power-off determination counter set in the backup RAM area in the power supply stop process. In this example, if the count value of the power-off determination counter is “2”, it is determined that there is backup, and if it is a value other than “2”, it is determined that there is no backup.
[0104]
If it is determined that there is a backup, the CPU 56 performs a data check of the backup RAM area (parity check in this example) (step S9). In this embodiment, clear data (00) is set in the checksum data area, and the checksum calculation start address is set in the pointer. Also, the number of checksum calculations corresponding to the number of data to be checksum is set. Then, the exclusive OR of the contents of the checksum data area and the contents of the RAM area pointed to by the pointer is calculated. The calculation result is stored in the checksum data area, the pointer value is incremented by 1, and the checksum calculation count value is decremented by 1. The above processing is repeated until the value of the checksum calculation count becomes zero. When the value of the checksum calculation count reaches 0, the CPU 56 inverts the value of each bit of the contents of the checksum data area and uses the inverted data as the checksum.
[0105]
In the power supply stop process, a checksum is calculated by the same process as described above, and the checksum is stored in the backup RAM area. In step S9, the calculated checksum is compared with the stored checksum. When the power supply is stopped after an unexpected power outage or the like, the data in the backup RAM area should be saved, so the check result (comparison result) is normal (matched). That the check result is not normal means that the data in the backup RAM area is different from the data when the power supply is stopped. In such a case, since the internal state cannot be returned to the state when the power supply is stopped, the initialization process (the processes of steps S10 to S15) executed when the power is turned on, not when the power supply is stopped. Execute.
[0106]
If the check result is normal, the CPU 56 performs a game state restoration process for returning the internal state of the game control means and the control state of the electric component control means such as the display control means to the state when the power supply is stopped. Specifically, the start address of the backup setting table stored in the ROM 54 is set as a pointer (step S81), and the contents of the backup setting table are sequentially set in the work area (area in the RAM 55) (step S82). ). The work area is backed up by a backup power source. In the backup setting table, initialization data for areas that may be initialized among the work areas is set. As a result of the processing in steps S81 and S82, the saved contents of the work area that should not be initialized remain. The portion that should not be initialized is, for example, a portion in which data indicating a gaming state before stopping power supply (a special symbol process flag or the like) or data indicating the number of unpaid prize balls is set. Note that the power-off judgment counter is initialized.
[0107]
Further, the CPU 56 sets the start address of the backup command transmission table stored in the ROM 54 as a pointer (step S83), and power is supplied to the sub-boards (the payout control board 37 and the effect control board 80) according to the contents. Control is performed so that a control command indicating the recovery is transmitted (step S84). Then, the process proceeds to step S15.
[0108]
In the initialization process, the CPU 56 first performs a RAM clear process (step S10). The entire area of the RAM 55 may not be initialized, and predetermined data (for example, count value data of a counter for generating a big hit determination random number) may be left as it is. For example, if the count value data of the counter for generating the big hit determination random number is left as it is, the big hit determination random number is generated even if the initialization process is executed by unauthorized means. Therefore, it is difficult to aim at the timing at which the count value of the counter matches the jackpot determination value. In this example, the power-off determination counter is cleared in the RAM clear process in step S10.
[0109]
Further, the start address of the initialization setting table stored in the ROM 54 is set as a pointer (step S11), and the contents of the initialization setting table are sequentially set in the work area (step S12). By the processing of steps S11 and S12, for example, a normal symbol determination random number counter, a power-off determination counter, a normal symbol determination buffer, a special symbol left middle right symbol buffer, a total prize ball number storage buffer, a special symbol process flag, a prize An initial value is set to a flag for selectively performing processing according to a control state, such as a ball flag, a ball break flag, and a payout stop flag. Note that 0 is set as the initial value of the count value in the power-off determination counter.
[0110]
In addition, the CPU 56 sets the initial address of the initialization command transmission table stored in the ROM 54 as a pointer (step S13), and issues an initialization command for initializing the sub board according to the contents of the sub board. The process to transmit to is executed (step S14). Examples of the initialization command include a command indicating an initial symbol displayed on the variable display device 9.
[0111]
In step S15, the CPU 56 sets a CTC register built in the CPU 56 so that a timer interrupt is periodically generated, for example, every 2 ms. That is, a value corresponding to, for example, 2 ms is set in a predetermined register (time constant register) as an initial value. In this embodiment, it is assumed that a timer interrupt is periodically taken every 2 ms.
[0112]
When the execution of the initialization process (steps S10 to S15) is completed, the display random number update process (step S17) and the initial value random number update process (step S18) are repeatedly executed in the main process. The CPU 56 disables the interrupt when the display random number update process and the initial value random number update process are executed (step S16), and interrupts when the display random number update process and the initial value random number update process are finished. The permission state is set (step S19). The display random number is a random number for determining a symbol displayed on the variable display device 9, and the display random number update process is a process for updating the count value of the counter for generating the display random number. It is. The initial value random number update process is a process of updating the count value of the counter for generating the initial value random number. The initial value random number is a random number for determining an initial value of a count value such as a counter for generating a random number for determining whether or not to make a big hit (a big hit determination random number generation counter). In a game control process described later, when the count value of the jackpot determination random number generation counter makes one round, an initial value is set in the counter.
[0113]
Note that when the display random number update process and the initial value random number update process are executed, the interrupt disabled state is set even when the display random number update process and the initial value random number update process are performed by the timer interrupt process described later. This is to avoid conflict with the processing in the timer interrupt processing. That is, if a timer interrupt is generated during the processing of steps S17 and S18 and the count value of the counter for generating the display random number and the initial value random number is updated during the timer interrupt processing, The continuity of values may be impaired. However, such an inconvenience does not occur if the interrupt disabled state is set during the processes of steps S17 and S18.
[0114]
When the timer interruption occurs, the CPU 56 executes the game control process of steps S20 to S33 shown in FIG. In the game control process, the CPU 56 first executes a power-off detection process for detecting whether or not a power-off signal has been output (whether the power-off signal has been turned on) (step S20). Subsequently, detection signals of switches such as the gate switch 32a, the start port switch 14a, the count switch 23, and the winning port switches 29a, 30a, 33a, and 39a are input via the switch circuit 58, and their state is determined (switch) Process: Step S21). Specifically, if the state of the input port for inputting the detection signal of each switch is ON, the value of the switch timer provided corresponding to each switch is incremented by one.
[0115]
Next, a process of updating the count value of each counter for generating each determination random number such as a big hit determination random number used for game control is performed (step S22). The CPU 56 further performs a process of updating the count value of the counter for generating the display random number and the initial value random number (steps S23 and S24).
[0116]
Further, the CPU 56 performs special symbol process processing (step S25). In the special symbol process control, corresponding processing is selected and executed according to a special symbol process flag for controlling the pachinko gaming machine 1 in a predetermined order according to the gaming state. The value of the special symbol process flag is updated during each process according to the gaming state. Further, normal symbol process processing is performed (step S26). In the normal symbol process, the corresponding process is selected and executed according to the normal symbol process flag for controlling the display state of the normal symbol display 10 in a predetermined order. The value of the normal symbol process flag is updated during each process according to the gaming state.
[0117]
Next, the CPU 56 performs a process of setting an effect control command related to the special symbol in a predetermined area of the RAM 55 and sending the effect control command (special symbol command control process: step S27). Further, a process for sending an effect control command by setting an effect control command for the normal symbol in a predetermined area of the RAM 55 is performed (normal symbol command control process: step S28).
[0118]
Further, the CPU 56 performs information output processing for outputting data such as jackpot information, start information, probability variation information supplied to the hall management computer, for example (step S29).
[0119]
In addition, the CPU 56 executes a prize ball process for setting the number of prize balls based on the detection signals of the prize opening switches 29a, 30a, 33a, 39a (step S30). Specifically, a payout control signal such as a payout number signal indicating the number of winning balls is output to the payout control board 37 in response to detection of a win based on the winning opening switch 29a, 30a, 33a, 39a being turned on. The payout control CPU 371 mounted on the payout control board 37 drives the ball payout device 97 according to a payout control signal such as a payout number signal indicating the number of prize balls.
[0120]
And CPU56 performs the memory | storage process which checks the increase / decrease in the number-of-start-winning memory | storage number (step S31). In addition, a test terminal process, which is a process for outputting a test signal for enabling the control state of the gaming machine to be confirmed outside the gaming machine, is executed (step S32). A RAM area (output port buffer) corresponding to the output state of the output port is provided, and the CPU 56 outputs the contents of the RAM area to the output port (step S33: output processing). Note that the contents of the output port buffer are updated by the processes of steps S25 to S30 and S31. Thereafter, the interrupt permission state is set (step S34), and the process ends.
[0121]
With the above control, in this embodiment, the game control process is started periodically (for example, every 2 ms). In this embodiment, the game control process is executed by the timer interrupt process. However, in the timer interrupt process, for example, only a flag indicating that an interrupt has occurred is set, and the game control process is performed by the main process. May be executed.
[0122]
The CPU 56 used in this embodiment is capable of masking interrupts from CTC and PIO built in the CPU 56 in addition to external interrupts based on the fact that the input level of the INT terminal has fallen to a low level. There is an interrupt (internal interrupt). Further, a mask register for masking each maskable interrupt (interrupt prohibited) is built in the CPU 56. In the mask register, there is a bit corresponding to each maskable interrupt.
[0123]
Of the internal interrupts, only CTC3 for generating a 2 ms timer interrupt is used. Therefore, for example, in step S5, the CPU 56 sets the bit corresponding to the maskable interrupt other than the interrupt from the CTC 3 in the mask register to the interrupt disabled state. That is, the CPU 56 performs a setting to invalidate unused maskable interrupts at the time of initial setting.
[0124]
Further, in the program executed by the CPU 56, in the ROM 54, the address of the non-maskable interrupt process (specifically, the storage area pointed to by the address corresponding to the non-maskable interrupt process) is set as shown in FIG. Only the instruction that returns from the non-maskable interrupt process (return instruction from the non-maskable interrupt process) is written in the execution address when the non-maskable interrupt occurs. Therefore, when an unmaskable interrupt that is not originally used has occurred, the process immediately returns to the execution address when the unmaskable interrupt has occurred. When an unmaskable interrupt occurs, the CPU 56 executes an instruction from the address determined as the start address of the nonmaskable interrupt process. If no allowance is provided, the start address and the subsequent address are correct. Since no command is written, the CPU 56 runs away and eventually hangs up (stops). However, this is not the case in this embodiment.
[0125]
In addition, instead of performing settings such that unused maskable interrupts are invalidated in the mask register at the initial setting, the addresses of each maskable interrupt processing in the ROM 54 are shown in FIG. As described above, only the RETI instruction (the instruction that returns from the maskable interrupt process: the return instruction from the maskable interrupt process) may be written in the execution address when the maskable interrupt occurs. In such a case, if an unused maskable interrupt process occurs, the process immediately returns to the execution address when the maskable interrupt occurs. Therefore, it is possible to obtain the same effect as when the mask register is set to invalidate unused maskable interrupts. When the CPU 56 automatically sets the masking disabled state when a maskable interrupt occurs, the EI instruction (an instruction to set the maskable state) and the RETI instruction from the start address of the maskable interrupt process in the ROM 54. And write.
[0126]
18 and 19 are flowcharts showing the power-off detection process (step S20). In the power-off detection process, the CPU 56 first checks whether or not the power-off signal is in the on state (“1” at the input of the input port 572) via the input port 572 (step S450). If it is not on, an initial value (0 in this example) is set as the count value of the power-off judgment counter (step S451). If the power-off signal is on, the count value of the power-off judgment counter is incremented by 1 (step S452). If the count value of the power-off determination counter is 2 as a result of the addition in step S452, the CPU 56 performs power supply stop processing after step S454.
[0127]
The power-off determination counter is a counter for counting the number of times the on-state of the power-off signal is continuously detected in the power-off detection process executed at a predetermined cycle (2 ms in this example). In this example, when the count value of the power-off determination counter is 2, that is, when the on-state of the power-off signal is detected twice in succession in the power-off detection process executed every 2 ms, It is determined that a power interruption has occurred, and processing is performed when power supply is stopped. Therefore, even when the power-off signal is temporarily erroneously turned on due to the occurrence of noise (even though no power-off has occurred), the power supply stop process is detected by erroneous detection of the power-off signal. Is prevented from starting.
[0128]
In the power supply stop process, the CPU 56 saves the AF register (accumulator and flag register) in a predetermined backup RAM area (specifically, a stack area) (step S454). Next, the interrupt flag (the flag built in the CPU 56 indicating the interrupt enabled / disabled state) is copied to the parity flag (step S455), and the contents are saved in the stack area (step S456). Further, the BC register, DE register, HL register, and IX register are saved in the stack area (steps S457 to S460). When the power is restored, the register contents are restored based on the saved contents, and the interrupt permission / prohibition state is internally set according to the contents of the parity flag.
[0129]
Next, the CPU 56 turns off the power confirmation signal (signal indicating that the power is on) output to the payout control board 37 (step S461). Next, the CPU 56 performs a clear process for each output port (step S462). Since each output port is turned off, it is reliably prevented that a situation inconsistent with the saved gaming state occurs.
[0130]
Next, if the storage area for the power-off determination counter is not provided in the backup RAM area, the CPU 56 stores the power-off determination counter in the backup RAM area (step S471). If the storage area for the power-off determination counter is provided in the backup RAM area, the process of step S471 does not need to be performed. Next, parity data is created (steps S472 to S480). That is, first, the clear data (00) is set in the checksum data area (step S472), and the checksum calculation start address is set in the pointer (step S473). Also, the number of checksum calculations is set (step S474).
[0131]
Then, the exclusive OR of the contents of the checksum data area and the contents of the RAM area pointed to by the pointer is calculated (step S475). The calculation result is stored in the checksum data area (step S476), the pointer value is incremented by 1 (step S477), and the value of the checksum calculation count is decremented by 1 (step S478). The processes in steps S476 to S478 are repeated until the value of the checksum calculation count becomes 0 (step S479).
[0132]
When the value of the checksum calculation count becomes 0, the CPU 56 inverts the value of each bit of the contents of the checksum data area (step S480). Then, the inverted data is stored in the checksum data area (step S481). This data becomes parity data to be checked when the power is turned on. Next, after the contents of the stack pointer are saved in the backup RAM area (step S482), an access prohibition value is set in the RAM access register (step S483). Thereafter, the built-in RAM 55 cannot be accessed.
[0133]
When the access prohibition value is set in the RAM access register, the CPU 56 enters a standby state (loop state). Therefore, in the loop state, the power-off signal is confirmed (step S484). If the power-off signal is in the off state, the control state is returned to the state before the execution of the power supply stop process.
[0134]
That is, the access permission value is set in the RAM access register to return to the state in which the internal RAM 55 can be accessed (step S485), and the contents of the stack pointer are returned based on the data saved in the backup RAM area (step S486). The power-off judgment counter is cleared (step S487), and the output state of the output port is returned to the original state (step S488). A RAM area corresponding to the output state of the output port is provided, and the CPU 56 outputs the contents of the RAM area to the output port when outputting a signal to the output port. The RAM area is a backup RAM area. Accordingly, in step S488, the CPU 56 can return the output state of the output port to the original state by outputting the contents of the RAM area to the output port.
[0135]
Further, the power supply confirmation signal is returned to the ON state (step S489), and the contents of each register are returned based on the data saved in the backup RAM area (step S490). Then, the power-off detection process ends.
[0136]
When a process such as a momentary power interruption occurs due to the processes in steps S484 to S490 and the process when the power supply is stopped is executed, the game control returns to the original state when the power supply returns to a normal state. . Therefore, even if a state such as a momentary power interruption occurs, the game control is continued without giving any discomfort to the player or the game clerk.
[0137]
FIG. 20 is a timing chart showing the state of the power supply voltage drop and the power-off signal (power supply stop signal) when power supply to the gaming machine is stopped. When the power supply to the gaming machine is stopped, the voltage value of VSL, which is the highest DC power supply voltage, gradually decreases. In this example, when the voltage drops to +22 V, a power cut-off signal is output from the power monitoring IC 902 (becomes a low level).
[0138]
The power-off signal is introduced into the input port 572 through the inverting circuit 943 (see FIG. 6). When it is confirmed twice in step S450 of the power-off detection process that the power-off signal input to the input port 572 is continuously at the high level, the CPU 56 executes it every 2 ms. When it is confirmed that the power-off signal is turned on in step S450 of the power-off detection process executed in two consecutive game control processes, the power supply stop process described above is executed.
[0139]
When the voltage value of VSL further decreases to a predetermined value (+9 V in this example), the output of the reset circuit 65 becomes low level, and the CPU 56 enters a system reset state. Note that the CPU 56 has completed the power supply stop process before entering the system reset state.
[0140]
When the voltage value of VSL is further decreased to be lower than a voltage capable of generating Vcc (+5 V for driving various circuits), each circuit cannot be operated on each substrate. However, in the main board 31, the power supply stop process is executed, and the CPU 56 is in a system reset state.
[0141]
In this embodiment, the power supply monitoring circuit 920 monitors the voltage of the highest power supply VSL among the DC voltages used in the gaming machine, and generates a power-off signal when the power supply voltage falls below a predetermined value. . As shown in FIG. 20, at the timing when the power-off signal is output, the IC drive voltage is still a voltage value that can sufficiently drive various circuit elements. Therefore, an operation time is ensured for the CPU 56 of the main board 31 operating with the IC drive voltage to perform a predetermined power supply stop process.
[0142]
When the CPU 56 is performing normal game control, even if the NMI terminal level becomes low due to noise or the like and NMI occurs (shown as low level in FIG. 20), the RETN instruction is issued in NMI processing. Since it is to be executed, there is no influence on the game control.
[0143]
Next, a specific example of the switch process (step S21) in the main process will be described. In this embodiment, when the ON state of the detection signal of each switch continues for a predetermined time, it is determined that the switch has been turned ON, and processing corresponding to the switch ON is started. A switch timer is used to measure the predetermined time. The switch timer is a 1-byte counter formed in the backup RAM area, and is incremented by 1 every 2 ms when the detection signal indicates an ON state. As shown in FIG. 21, the switch timer is provided by the number n of detection signals. In the RAM 55, the addresses of the switch timers are arranged in the same order as the bit arrangement order of the input ports.
[0144]
FIG. 22 is a flowchart illustrating a processing example of the switch processing in step S21 in the game control processing. In the switch process, the CPU 56 first inputs data input to the input port 0 (step S101). Next, “8” is set as the number of processes (step S102), and the address of the switch timer for the winning opening switch 33a is set in the pointer (step S103). Then, a switch check processing subroutine is called (step S104).
[0145]
FIG. 23 is a flowchart showing a switch check processing subroutine. In the switch check processing subroutine, the CPU 56 sets port input data, in this case, input data from the input port 0, as a “comparison value” (step S121). Further, clear data (00) is set (step S122). Then, the switch timer pointed to by the pointer (switch timer address is set) is loaded (step S123), and the comparison value is shifted to the right (from the upper bit to the lower bit) (step S124). Data of input port 0 is set as the comparison value. In this case, the detection signal of the winning opening switch 33a is pushed out to the carry flag.
[0146]
If the value of the carry flag is “1” (step S125), that is, if the detection signal of the winning opening switch 33a is on, the switch timer value is incremented by 1 (step S127). If the value after addition is not 0, the addition value is returned to the switch timer (steps S128 and S129). When the value after addition becomes 0, the addition value is not returned to the switch timer. That is, when the value of the switch timer has already reached the maximum value (255), the value is not increased further.
[0147]
If the value of the carry flag is “0”, that is, if the detection signal of the winning opening switch 33a is in the OFF state, clear data is set in the switch timer (step S126). That is, if the switch is off, the value of the switch timer returns to zero.
[0148]
Thereafter, the CPU 56 adds 1 to the pointer (switch timer address) (step S130) and subtracts 1 from the number of processes (step S131). If the number of processes is not 0, the process returns to step S122. Then, the processes of steps S122 to S132 are repeated.
[0149]
The processes in steps S122 to S132 are repeated for the number of processes, that is, eight times, and during that time, the detection signal of the switch input to the 8 bits of the input port 0 is sequentially checked to determine whether it is on or off. If it is ON, the value of the corresponding switch timer is incremented by one.
[0150]
In this embodiment, since the game control process is started every 2 ms, the switch process is also executed once every 2 ms. Therefore, the switch timer is incremented by 1 every 2 ms.
[0151]
Next, payout control signals transmitted and received between the main board 31 and the payout control board 37 will be described. FIG. 24 is an explanatory diagram showing an example of the contents of a control signal output from the game control means to the payout control means and a payout control signal input from the payout control means to the game control means. In this embodiment, a plurality of types of control signals are exchanged between the main board 31 and the payout control board 37 in order to perform various controls relating to the payout control and the like. As shown in FIG. 24, the power supply confirmation signal is output when the main board 31 rises, and a signal for notifying the dispensing control board 37 that the main board 31 has risen (connection confirmation signal for the main board 31). It is. Further, as described above, the power supply confirmation signal is turned off when power-off is detected, and is also used as a signal for notifying the dispensing control board 37 that power-off detection has been made on the main board 31.
[0152]
The prize ball REQ signal becomes a low level (output state = on state) at the time of a prize ball payout request and becomes a high level (stop state = off state) at the end of the payout request (that is, a trigger signal for a prize ball payout request). ). The prize ball REQ signal is at a high level (stopped state) when the prize ball payout is forcibly stopped, and is also used as a forced stop stop signal for instructing the prize ball payout to be forcibly stopped. The payout number signal is a signal that is output to designate the number of game balls (1 to 15) that make a payout request.
[0153]
The payout BUSY signal (the signal for paying out a winning ball) is a signal used by the main board 31 to confirm the operation state on the payout control board 37. Each control signal only needs to be configured so that the output state or the on state and the stop state or the off state can be distinguished, and the above logic may be reversed in polarity.
[0154]
FIG. 25 is a block diagram showing signal lines and the like used for transmission / reception of each control signal shown in FIG. As shown in FIG. 25, the power confirmation signal, the prize ball REQ signal, and the payout quantity signal are output by the CPU 56 via the output circuit 67 and input to the payout control CPU 371 via the input circuit 373A. Further, the payout BUSY signal is output by the payout control CPU 371 via the output circuit 373B and input to the CPU 56 via the input circuit 68. Each of the power confirmation signal, the prize ball REQ signal, and the payout BUSY signal is 1-bit data, and is transmitted through one signal line. Since 1 to 15 payout number signals are designated, it is composed of 4-bit data and transmitted through four signal lines.
[0155]
FIG. 26 is a flowchart illustrating an example of the prize ball processing in step S30. In the prize ball process, the COU 56 executes a prize ball number addition process (step S201) and a prize ball control process (step S202).
[0156]
In the winning ball number adding process, a winning ball number table shown in FIG. 27 is used. The prize ball number table is set in the ROM 54. The number of processes (in this example, “6”) is set in the top address of the winning ball number table, and then a switch timer for each switch of the winning opening that will pay out the winning ball by winning (see FIG. 21). Are sequentially set in pairs.
[0157]
FIG. 28 is a flowchart showing the prize ball number adding process. In the winning ball number adding process, the CPU 56 sets the start address of the winning ball number table in the pointer (step S211). Then, the data at the address pointed to by the pointer (in this case, the number of processes) is loaded (step S212). Next, the upper address (8 bits) of the switch timer is set in the check pointer (step S213). The upper addresses of all switch timers are the same.
[0158]
Then, the value of the pointer is incremented by 1 (step S214), and the address of the switch timer is obtained based on the data set in the check pointer and the data of the address pointed to by the pointer (lower address of the switch timer). The switch timer value is loaded (step S215). Note that the value loaded first is the value of the switch timer corresponding to the winning opening switch 33a (see FIG. 27). Here, the pointer value is incremented by 1 (step S216).
[0159]
Next, the CPU 56 compares the value of the loaded switch timer with an ON determination value (for example, “2”) (step S217). If they match, the process proceeds to step S218. If they do not match, the process proceeds to step S222. Transition. The value of the switch timer is incremented by 1 when it is confirmed that the switch is turned on by the switch process in step S21. Since the switch process is started every 2 ms, the switch timer value becomes “2” if the switch is turned on continuously for 4 ms. That is, when the on determination value is “2”, if the switch is continuously turned on for 4 ms, the value of the switch timer matches the on determination value.
[0160]
In step S218, the data of the address pointed to by the pointer (in this case, the number of prize balls) is loaded, and the loaded value is set as the prize ball addition value. Further, the prize ball addition value is added to the contents of the total prize ball number storage buffer which is a 16-bit RAM area (step S219). The total winning ball number storage buffer is formed in the backup RAM. If a carry occurs as a result of the addition, the content of the total number of winning balls storage buffer is set to 65535 (= FFFF (H)) (steps S220 and 221).
[0161]
In step S221, the number of processes is reduced by 1. If the number of processes is 0, the process ends. If the number of processes is not 0, the process returns to step S214 (step S223).
[0162]
FIG. 29 is a flowchart showing the prize ball control process in step S201. In the prize ball control process, the CPU 56 executes any one of steps S231 to S234 according to the value of the prize ball process code.
[0163]
FIG. 30 is a flowchart showing the prize waiting process 1 (step S231) executed when the value of the prize ball process code is zero. In the award ball waiting process 1, the CPU 56 checks whether or not the payout BUSY signal is turned on (step S241). At this stage, since the payout BUSY signal should not be in the on state, if the payout BUSY signal is in the on state, an abnormal state code is output and the process ends. The abnormal state code is an internal flag formed in the RAM 55.
[0164]
If the payout BUSY signal is off, the prize ball REQ signal is turned off and the payout number signal output is cleared to 0 (steps S243 and S244). The process of step S243 is a process for turning off the prize ball REQ signal after the execution of the prize ball process 3 of step S234 is completed and the previous payout process is completed. Further, it is confirmed whether or not the prize ball timer is 0 (step S245). If the prize ball timer is not 0, the value of the prize ball timer is decreased by 1 (step S246), and the process is terminated. The prize ball timer is a timer for measuring the time required for prize ball processing. At this stage, if the value of the prize ball timer is not 0, the next prize ball after the previous payout process is completed. The waiting time until the REQ signal is turned on (time for providing an interval between the ON periods of a plurality of prize ball REQ signals when consecutive prize ball payout is executed) has not ended. Means.
[0165]
If the value of the prize ball timer is 0, the CPU 56 confirms the contents of the total prize ball number storage buffer (step S247). If the value is 0, the process ends. If not, the value of the prize ball process code is set to 1 (step S248), and the process ends.
[0166]
FIG. 31 is a flowchart showing a prize ball transmission process (step S232) executed when the value of the prize ball process code is 1. In the prize ball transmission process, the CPU 56 checks whether or not the content of the total prize ball number storage buffer is smaller than the prize ball command maximum value (“15” in this example) (step S251). If the content of the total prize ball number storage buffer is equal to or greater than the prize ball command maximum value, the prize ball command maximum value is set in the prize ball number buffer (step S252). If the content of the total prize ball number storage buffer is smaller than the maximum value of the prize ball command, the content of the total prize ball number storage buffer is set in the prize ball number buffer (step S253).
[0167]
Thereafter, a payout number signal designating the number of payouts set in the prize ball number buffer is output (step S254), the prize ball REQ is turned on (step S255), and the value of the prize ball process code is set to 2. (Step S256), the process ends.
[0168]
In this embodiment, the maximum value of the prize ball command is “15”. Accordingly, a payout number signal designating a payout number of “15” at the maximum is transmitted to the payout control board 37.
[0169]
FIG. 32 is a flowchart showing the prize waiting process 2 (step S233) executed when the value of the prize ball process code is 2. In the award ball waiting process 2, the CPU 56 checks whether or not the payout BUSY signal output (turned on) by the payout control means in response to the award ball REQ being turned on is turned on (step). S261). When the on-state is not turned on, the BUSY start determination time value is set in the prize ball timer (step S262). The BUSY start determination time value is a value for the game control means to confirm that the payout BUSY signal has been output (turned on) if the payout BUSY signal is kept on for the time indicated by the value.
[0170]
Therefore, the CPU 56 checks the value of the prize ball timer when the payout BUSY signal is turned on (step S263). If the value is not 0, the CPU 56 decrements the value of the prize ball timer by 1 (step S264), and performs processing. finish. When the value of the prize ball timer reaches 0, it is determined that the payout BUSY signal is turned on. Subtraction is performed (step S265). Then, the value of the prize ball process code is set to 3 (step S266), and the process is terminated.
[0171]
FIG. 33 is a flowchart showing the prize waiting process 3 (step S234) executed when the value of the prize ball process code is 3. In the award ball waiting process 4, the CPU 56 checks whether or not the payout BUSY signal is turned off (step S271). If not, the BUSY end determination time value is set in the prize ball timer (step S272). The BUSY end determination time value is a value for the game control means to confirm that the payout BUSY signal is no longer output (turned off) if the payout BUSY signal is kept off for the time indicated by the value. .
[0172]
Accordingly, when the payout BUSY signal is turned off, the CPU 56 checks the value of the prize ball timer (step S273). If the value is not 0, the CPU 56 decrements the value of the prize ball timer by 1 (step S274), and performs processing. finish. When the value of the prize ball timer becomes 0, it is determined that the payout BUSY signal has been turned off, and the prize ball REQ waiting time is set in the prize ball timer (step S275). Then, the value of the prize ball process code is set to 0 (step S276), and the process is terminated. As described above, the award ball REQ waiting time is the waiting time until the next award ball REQ signal is turned on (when award ball payout is continuously performed, the on periods of a plurality of award ball REQ signals are Is a time for providing an interval).
[0173]
Through the above processing, the game control means stores the total number of game balls as prize balls to be paid out based on the establishment of the payout condition in the total prize ball number storage buffer so as to be specified. The total award ball number storage buffer corresponds to a prize game medium number storage means for storing stored contents for at least a predetermined period by a backup power source as a variable data storage means when power supply to the gaming machine is stopped. Further, the game control means transmits a payout command signal for designating a payout number of a predetermined number of prize balls to the payout control means based on the number of prize balls stored in the total prize ball number storage buffer. Here, the predetermined number is 15 if the number of prize balls stored in the total prize ball number storage buffer is 15 or more, and is stored in the total prize ball number storage buffer if it is less than 15. The number of prize balls. When a predetermined condition is satisfied, a subtraction process is performed for subtracting the number of payouts specified by the payout command signal from the number of prize balls stored in the total prize ball number storage buffer.
[0174]
In this embodiment, the predetermined condition for executing the subtraction process is when a command acceptance signal is received from the payout control means, specifically when the payout BUSY signal is turned on. When the payout BUSY signal is turned on, the payout control means has not yet paid out the number of prize balls instructed by the payout command signal. If configured to perform subtraction processing of the total prize ball number storage buffer when the winning ball payout is completed, an illegal act of restoring the power supply after illegally stopping the power supply of the gaming machine during paying the winning ball As a result, a large number of prize balls are illegally paid out. For example, when 15 prize ball payouts are instructed by a payout command signal, when 10 prize ball payouts are made, if the power supply is restored after illegally stopping the power supply of the gaming machine, Since the contents of the total number of winning balls storage buffer are not subtracted at all, it is assumed that the ten winning balls are not paid out even though ten winning balls are actually paid out. Control will continue.
[0175]
However, in this embodiment, when the payout BUSY signal is turned on, that is, when the payout control means accepts the payout command signal and transmits the command acceptance signal, the subtraction process of the total winning ball number storage buffer is executed. Therefore, the above fraud can be prevented.
[0176]
In this embodiment, as the prize game medium number storage means for storing the total number of prize game media to be paid out based on the establishment of the payout condition, a total prize ball number storage buffer for storing the total number itself is exemplified. However, the prize game medium number storage means for storing the total number of prize game media in an identifiable manner stores the number of prizes received in each prize area, or the number of prizes for each prize area (for example, 6). The number of winning holes 14 corresponding to the number of winning balls, the number of winning holes 33, 39, 29, 30 corresponding to the number of 10 winning balls, and the number of winning prizes corresponding to the number of 15 winning balls, , The number of winning prizes for which the winning ball payout has not ended yet) may be stored.
[0177]
FIG. 34 is a timing chart showing an example of the output state of the payout control signal. Here, 15 winnings are detected after 6 winnings are detected by switches for detecting winnings (for example, winning port switches 33a, 39a, 29a, 30a, start port switch 14a, count switch 23). The case will be described. As described above, when a winning is detected, the number of winning balls corresponding to the winning is added to the total winning ball number storing buffer in the winning ball number adding process.
[0178]
As shown in FIG. 34, when six winnings are detected, the CPU 56 outputs the prize ball REQ signal in the output state (ON state: low) based on the fact that the content of the total prize ball number storage buffer is not zero. Level) and a payout number signal indicating 6 is output (see steps S254 and S255). When the payout control CPU 371 receives the prize ball REQ signal, it turns on the payout BUSY signal indicating that the prize ball is being paid out, and drives the payout motor 289 to indicate five payout number signals. A prize ball payout process is executed. When the payout process for six prize balls is completed, the payout control CPU 371 turns off the payout BUSY signal. A change from the on state to the off state of the payout BUSY signal also indicates that the payout completion signal has been turned on. When the CPU 56 confirms that six prize balls have been paid out based on the payout completion signal, the CPU 56 stops the prize ball REQ signal (off state: high level) and stops outputting the payout number signal. (See steps S271, S243, S244).
[0179]
When the payout process based on the 6 winnings is completed, the CPU 56 outputs a prize ball REQ signal based on the fact that the content of the total prize ball number storage buffer is not 0, and also outputs a payout number signal indicating 15. Set to output state. When the payout control CPU 371 receives the prize ball REQ signal, the payout control CPU 371 turns on a payout BUSY signal indicating that the prize ball is being paid out, and drives the payout motor 289 to indicate 15 payout quantity signals. A prize ball payout process is executed. When the payout process for 15 prize balls is completed, the payout control CPU 371 turns off the payout BUSY signal. When the CPU 56 confirms that 15 prize balls are paid out based on the payout completion signal, the CPU 56 stops the prize ball REQ signal and stops outputting the payout number signal.
[0180]
In this embodiment, as shown in FIG. 34, the payout process based on the 15 winnings generated later is waited until the payout process based on the 6 winnings is completed. That is, when a plurality of winnings are continuously generated, the CPU 56 sends out a winning ball payout request based on the subsequent winning until the winning ball payout based on the previous winning is confirmed by the payout completion signal. wait. In other words, the payout command signal transmission means in the game control means is a prize that has not been paid out to the prize game medium number storage means (in this example, the total prize ball number storage buffer) after the subtraction processing by the prize game medium number storage number subtraction means. When the number of game media has been stored, the next payout command signal is output after the payout processing of the prize game media having the number of payouts designated by the payout command signal is completed.
[0181]
Next, the operation of the payout control means (the payout control CPU 371 and peripheral circuits such as ROM and RAM) will be described. FIG. 35 is an explanatory diagram showing an example of output port assignment in the payout control means. As shown in FIG. 35, the output port 0 is an output port for outputting a signal of each phase supplied to the firing motor 94 by the stepping motor and a signal of each phase supplied to the payout motor 289 by the stepping motor. It is. Further, the output port 1 is an output port for outputting a ball-out LED 52, a prize ball LED 51, a payout BUSY signal, prize ball information, ball rental information, and a gaming machine error signal output to the outside of the gaming machine.
[0182]
The output port 2 is an output port of each segment output of the error display LED 374 by 7 segment LED. The output port 3 is an output port for outputting an EXS signal and a PRDY signal to the card unit 50.
[0183]
FIG. 36 is an explanatory diagram showing an example of bit assignment of input ports in the payout control means. As shown in FIG. 36, a 4-bit payout number signal is input to bits 0-3 of input port 0, and a power confirmation signal (power-off signal) from power supply monitoring circuit 920 is input to bits 4-7, respectively. ), A prize ball REQ signal from the main board 31, a detection signal from the ball break switch 187, and a detection signal from the payout motor position sensor 295 are input. In addition, bits 0 to 4 of the input port 1 respectively include a detection signal of the payout count switch 301, an operation signal from the error release switch 375, a signal from the single firing switch, a touch sensor signal from the touch sensor, and a full switch. 48 detection signals are input. The VL signal, the BRDY signal, and the BRQ signal from the card unit 50 are input to bits 5 to 7 of the input port 1, respectively.
[0184]
FIG. 37 is a timing chart for explaining communication between the payout control means of the gaming machine and the card unit 50. The payout control means turns on the PRDY signal when power supply to the gaming machine is started and a payout operation is possible. When the power supply is started, the card unit 50 turns on the VL signal as a connection signal. When a card is received in the card unit 50, the ball lending switch is operated and a ball lending switch signal is input, the card unit 50 outputs a BRDY signal to the payout control means. That is, the BRDY signal is turned on. When a predetermined delay time elapses from this point, the card unit 50 outputs a BRQ signal to the payout control means. That is, the BRQ signal is turned on.
[0185]
Then, when the payout control means turns on the EXS signal for the card unit 50 and detects the fall (off) of the BRQ signal from the card unit 50, the payout control unit 289 drives the payout motor 289 to set a predetermined number (for example, 25). Pay out the rental balls to the player. Then, when the payout is completed, the payout control means causes the EXS signal to the card unit 50 to fall. That is, the EXS signal is turned off.
[0186]
Next, the operation of the payout control means will be described. FIG. 38 is a flowchart showing main processing executed by the payout control means. In the main process, the payout control CPU 371 first performs necessary initial settings. That is, the payout control CPU 371 first sets the interruption prohibition (step S701). Next, the interrupt mode is set to interrupt mode 2 (step S702), and a stack pointer designation address is set to the stack pointer (step S703). The payout control CPU 371 initializes the built-in device register (step S704), initializes the CTC and PIO (step S705), and then sets the RAM in an accessible state (step S706).
[0187]
In this embodiment, one channel of the built-in CTC is used in the timer mode. Accordingly, in the built-in device register setting process in step S704 and the process in step S705, register setting for setting the channel to be used to timer mode, register setting for permitting interrupt generation, and setting an interrupt vector. The register is set. The interrupt by the channel is used as a timer interrupt. For example, when it is desired to generate a timer interrupt every 2 ms, a value corresponding to 2 ms is set as an initial value in a predetermined register (time constant register).
[0188]
The interrupt vector set for the channel set to the timer mode (channel 3 in this embodiment) corresponds to the start address of the timer interrupt process. Specifically, the start address of the timer interrupt process is specified by the value set in the I register and the interrupt vector. In the timer interrupt process, a payout control process is executed.
[0189]
In this embodiment, the interruption mode 2 is also set in the payout control CPU 371. Therefore, an interrupt process based on counting up the built-in CTC can be used. Also, an interrupt processing start address can be set according to the interrupt vector sent by the CTC.
[0190]
The interrupt based on CTC channel 3 (CH3) count-up is an interrupt that occurs when the CPU internal clock (system clock) counts down and the register value becomes “0”, and is used as a timer interrupt. . Specifically, a clock obtained by dividing the operation clock of the CPU 371 is given to the CTC, the register value is subtracted by the input of the clock, and when the register value becomes 0, a timer interrupt occurs. For example, the register value of CH3 is subtracted at 1/256 period of the system clock. Since the subtraction is performed based on the divided clock, the initial value of the register does not increase.
[0191]
Next, the payout control CPU 371 executes normal initialization processing (steps S711 to S713). In the initialization process, the payout control CPU 371 first performs a RAM clear process (step S711). In addition, initial values are set in flags and counters in the RAM area. Then, the CTC register provided in the payout control CPU 371 is set so that a timer interrupt is periodically generated (step S712). That is, a value corresponding to the timer interrupt generation interval is set as an initial value in a predetermined register (time constant register). Since interruption is prohibited in step S701 of the initial setting process, interruption is permitted before the initialization process is completed (step S713). Thereafter, the loop processing is started.
[0192]
As described above, in this embodiment, the built-in CTC of the payout control CPU 371 is set to repeatedly generate a timer interrupt. When a timer interrupt occurs, a payout control process (steps S750 to S760) is executed in the timer interrupt process.
[0193]
In the payout control process, the payout control CPU 371 first performs an excitation pattern output process for the firing motor 94 (output of the patterns of the firing motors φ1 to φ4 to the output port 0) (step S750). In the firing motor control process in step S752, the excitation pattern is stored in the excitation pattern buffer that is the RAM area. In step S750, the payout control CPU 371 outputs the contents of the excitation pattern buffer to the lower 4 bits of the output port 0. Perform the process.
[0194]
Next, the payout control CPU 371 executes a switch process (step S751). The switch process is the same process as the switch process in the game control means. If the state of the input port for inputting the detection signal of each switch is ON, the value of the switch timer provided for each switch +1.
[0195]
Next, the payout control CPU 371 executes a firing motor control process (step S752). In the firing motor control process, the patterns of the firing motors φ1 to φ4 are stored in the excitation pattern buffer. When the firing motor 94 should be disabled, the patterns of the firing motors φ1 to φ4 that do not rotate the firing motor 94 are stored in the excitation pattern buffer. Also, the payout control CPU 371 executes a payout motor control process (step S753). In the payout motor control process, when the payout motor 289 is to be driven, a process for outputting the patterns of the payout motors φ1 to φ4 to the output port 0 is performed. Then, a prepaid card unit control process for communicating with the card unit 50 is executed (step S754).
[0196]
Next, the payout control CPU 371 executes main control communication processing for communicating with the game control means of the main board 31 (step S755). Further, a payout control process is performed to pay out the lent balls in response to a ball lending request from the card unit 50, and to control to pay out the number of prize balls indicated by the payout number signal from the main board ( Step S756).
[0197]
Then, the payout control CPU 371 executes error processing for detecting various errors (step S757). Further, an information output process for outputting prize ball information and ball lending information output to the outside of the gaming machine is executed (step S758). Further, a predetermined display is performed on the error display LED 374 according to the result of the error processing, and a display control process for lighting the prize ball LED 51 and the ball out LED 52 is executed (step S759). In the display control process, the payout control CPU 371 performs control for turning on the prize ball LED 51 when the prize ball REQ signal is on. Further, when the prize ball REQ signal is turned off, control for turning off the prize ball LED 51 is performed.
[0198]
As in the case of the game control means, a RAM area (output port buffer) corresponding to the output state of the output port is provided, and the payout control CPU 371 outputs the contents of the output port buffer to the output port. (Step S760: output process). However, since the lower 4 bits (fire motors φ1 to φ4) of output port 0 are executed in step S750, the output of the lower 4 bits of output port 0 is not performed in the output process. The output port buffer is updated by a payout motor control process (step S753), a prepaid card control process (step S754), a main control communication process (step S755), an information output process (step S758), and a display control process (step S759). The
[0199]
FIG. 40 is a flowchart showing the firing motor control process in step S752. In the firing motor control process, the payout control CPU 371, when the VL signal from the card unit 50 is in an off state (prepaid card is not connected), when the power confirmation signal from the main board 31 is in an off state (main board is not yet connected). Connection), or when the full tank switch 48 is in the ON state (bottom pan full), the process proceeds to step S518 (steps S511, S512, S513). If the prepaid card is not connected, the main board is not connected, and the lower pan is not full, the process proceeds to step S514. In step S514, the payout control CPU 371 checks whether or not the touch sensor signal is on. If it is in the on state, the process proceeds to step S515, and if it is not in the on state, the process proceeds to step S518.
[0200]
In step S515, the payout control CPU 371 increments the firing motor excitation pattern counter by one. Then, data corresponding to the value of the excitation pattern counter is read from the firing motor excitation pattern table stored in the ROM (step S516). Further, the read data is set in the firing motor excitation pattern buffer (step S517). As described above, the contents of the firing motor excitation pattern buffer are output to the output port in step S750. In the firing motor excitation pattern table, the excitation pattern data (shooting motors φ1 to φ4) for each step for rotating the firing motor 94 is sequentially set.
[0201]
In step S518, non-rotation data (excitation pattern for preventing the firing motor 94 from rotating) is set in the firing motor excitation pattern buffer.
[0202]
As described above, when a communication error such as a main board unconnected error occurs, the firing motor 94 is disabled, so that the game does not proceed despite the occurrence of a communication error. In this embodiment, when a communication error such as a main board non-connection error occurs, the launch motor 94 is disabled and the game ball cannot be launched into the game area 7, but at an incorrect timing. The firing motor 94 may be disabled even when a prize ball REQ signal error occurs when the prize ball REQ signal is turned on or off.
[0203]
FIG. 41 is a flowchart showing the payout motor control process in step S753. In the payout motor control process, the payout control CPU 371 executes any one of steps S521 to S526 in accordance with the value of the payout motor control code.
[0204]
In the payout motor normal process (step S521) executed when the value of the payout motor control code is 0, the payout control CPU 371 sets the pointer at the head address of the table stored in the ROM. The payout motor normal process setting table stores a payout motor excitation pattern table in which data of excitation patterns (payout motors φ1 to φ4) of each step for rotating the payout motor 289 at the time of ball payout is sequentially set. Yes.
[0205]
In the payout motor start preparation process (step S522) executed when the value of the payout motor control code is 1, the payout control CPU 371 excites the bits 4 to 7 of the output port buffer corresponding to the output state of the output port 0. Processing such as setting the initial value of the pattern is performed.
[0206]
In the payout motor slow-up process (step S523) executed when the value of the payout motor control code is 2, the payout control CPU 371 starts the rotation of the payout motor 289 more smoothly than in the case of the constant speed process. The output port buffer bits 4 to 4 corresponding to the output state of the output port 0 are read out at a long interval and at a time interval that gradually approaches the time interval in the case of constant speed processing. Set to 7. At the time of reading, the contents of the payout motor excitation pattern table at the address pointed to by the pointer are read and the value of the pointer is incremented by one.
[0207]
In the payout motor constant speed process (step S524) executed when the value of the payout motor control code is 3, the payout control CPU 371 periodically reads the content of the payout motor excitation pattern table and outputs the output state of the output port 0. Are set in bits 4 to 7 of the output port buffer corresponding to.
[0208]
In the payout motor brake process (step S525) executed when the value of the payout motor control code is 4, the payout control CPU 371 has a longer interval than in the constant speed process in order to stop the payout motor 289 smoothly. In addition, the content of the payout motor excitation pattern table is read at a time interval that gradually moves away from the time interval in the case of constant speed processing, and is stored in bits 4 to 7 of the output port buffer corresponding to the output state of the output port 0. Set.
[0209]
In the ball biting payout motor brake process (step S526) executed when the value of the payout motor control code is 5, the payout control CPU 371 smoothes the payout motor 289 in the case of rotation for releasing the ball biting. The payout motor excitation pattern is longer than the rotation of the payout motor 289 for releasing the ball biting, and gradually away from the time interval in the case of constant speed processing. The contents of the table are read and set in bits 4 to 7 of the output port buffer corresponding to the output state of output port 0.
[0210]
FIG. 42 is a flowchart showing the main control communication process in step S755. In the main control communication process, the payout control CPU 371 executes any one of steps S531 to S533 according to the value of the main control communication control code.
[0211]
FIG. 43 is a flowchart showing a main control communication normal process (step S531) executed when the value of the main control communication control code is zero. In the main control communication normal process, the payout control CPU 371 ends the process without executing the subsequent processes when the error bit is on (step S541). The error bit is a bit in an error flag that is set when it is detected that various errors have occurred. In step S541, if even one bit in the error flag is set, it is determined that the error bit is set.
[0212]
If the BRDY signal is on, the payout control CPU 371 ends the process without executing the subsequent processes (step S542). That the BRDY signal is on means that a ball lending request is generated from the card unit 50. That is, when a ball lending request is generated, communication with the game control means of the main board 31 (communication relating to prize ball payout) does not proceed. Further, when the ball payout operation is being performed, that is, when a ball lending operation flag to be described later is set, the processing is terminated without executing the subsequent processing (step S543). Therefore, even when the ball payout operation is in progress, communication with the game control means of the main board 31 (communication related to prize ball payout) does not proceed. If the power confirmation signal from the main board 31 is in the off state, the process is terminated without executing the subsequent processes (step S544).
[0213]
If the conditions in steps S541 to S543 are not satisfied and the power supply confirmation signal is in the on state, the payout control CPU 371 confirms whether or not the prize ball REQ signal is in the on state (step S545). If it is in the on state, the number of award balls indicated by the payout number signal is set in the unpaid number counter (step S546), and a process for turning on the payout BUSY signal is performed (step S547). Specifically, the bit corresponding to the payout BUSY signal in the output port buffer corresponding to the output state of the output port 1 is set to the on state. Then, the value of the main control communication control code is set to 1 (step S548), and the process ends. The unpaid-off number counter is formed in a volatile (not backed up by power) RAM area.
[0214]
FIG. 44 is a flowchart showing main control communication processing (step S532) executed when the value of the main control communication control code is 1. In the main control communication process, the payout control CPU 371 sets the prize ball REQ signal error bit in the error flag if the prize ball REQ signal is off (step S551) (step S552). This is because it is strange that the prize ball REQ signal is immediately turned off at this stage.
[0215]
Next, the payout control CPU 371 performs processing for turning off the payout BUSY signal (step S547). Specifically, the bit corresponding to the payout BUSY signal in the output port buffer corresponding to the output state of the output port 1 is set to the off state. Also, a prize ball REQ signal OFF monitoring time is set in the main control communication control timer (step S554). The main control communication control timer is a timer used for monitoring the time related to communication with the game control means of the main board 31. At this stage, the main control communication control timer is a prize for monitoring that the prize ball REQ signal is turned off. The sphere REQ signal off monitoring time is set. Then, the value of the main control communication control code is set to 2 (step S555), and the process ends.
[0216]
FIG. 45 is a flowchart showing a main control communication end process (step S533) executed when the value of the main control communication control code is 2. In the main control communication process, the payout control CPU 371 checks whether or not the prize ball REQ signal is turned off (step S561). If it becomes an OFF state, it will transfer to step S565. If it is not in the off state, the value of the main control communication control timer is decremented by 1 (step S562). If the value of the main control communication control timer is 0 (step S563), the prize ball REQ signal error bit is set in the error flag, assuming that the prize ball REQ signal is not turned off (step S564). The process proceeds to S565.
[0217]
In step S565, the value of the main control communication control code is set to 0 (step S565), and the process ends.
[0218]
FIG. 46 is a flowchart showing the payout control process in step S756. In the payout control process, when the payout control CPU 371 confirms that the detection signal of the payout count switch 301 is turned on, the payout control CPU 371 decreases the value of the unpaid-out number counter by 1. Thereafter, any one of steps S610 to S612 is executed according to the value of the payout control code.
[0219]
FIG. 47 is a flowchart showing the payout start waiting process (step S610) executed when the payout control code is 0. In the payout start waiting process, the payout control CPU 371 does not execute the subsequent processes if the error bit is set (step S621). On the other hand, if the BRDY signal is not in the on state, processing for paying out a prize ball after step S631 is executed. If the BRDY signal is on and the BRQ signal that is a ball lending request signal is on, a ball lending operation flag is set (steps S623 and S624). Then, “25” is set in the unpaid number counter (step S625), and “25” is set in the unpaid number counter in the payout motor rotation count buffer (step S626).
[0220]
The payout motor rotation frequency buffer is referred to in the payout motor control process (step S723). That is, in the payout motor control process, control is performed to rotate the payout motor 289 by the number of rotations corresponding to the value set in the payout motor rotation frequency buffer.
[0221]
Thereafter, the payout control CPU 371 sets a value (specifically “1”) corresponding to the payout motor activation preparation process (step S522) to the payout motor control code for selecting the process executed in the payout motor control process. It is set (step S634), the value of the payout control code is set to 1 (step S635), and the process is terminated.
[0222]
In step S631, the payout control CPU 371 checks whether or not the value of the unpaid-out number counter is 0 (step S631). If 0, the process ends. In the unpaid-out number counter, a value other than 0 (number indicated by the number-of-paid-out signal) is set in step S546 in the main control communication normal process, that is, when a prize ball REQ signal is received from the game control means of the main board 31. Has been. Accordingly, when the value of the unpaid-out number counter is not 0, a prize ball operating flag is set (step S632), and the value of the unpaid-out number counter is set in the payout motor rotation number buffer (step S633). Then, control goes to a step S634.
[0223]
FIG. 48 is a flowchart showing a payout motor stop waiting process (step S611) executed when the payout control code is 1. In the payout motor stop waiting process, the payout control CPU 371 checks whether or not the payout operation is completed (step S641). For example, the payout control CPU 371 sets a flag to that effect when the payout motor brake process (step S525) in the payout motor control process ends, and whether the payout operation is completed by checking the flag in step S641. You can check whether or not.
[0224]
When the payout operation is completed, the payout control CPU 371 sets the payout passing monitoring time in the payout control monitoring timer (step S642). The payout passing monitoring time is a time that has a margin in the time from when the last payout ball is paid out by the payout motor 289 until it passes through the payout count switch 301. Then, the value of the payout control code is set to 2 (step S643), and the process ends.
[0225]
FIG. 49 is a flowchart showing a payout passing waiting process (step S612) executed when the value of the payout control code is 2. In the payout passing waiting process, the payout control CPU 371 first decrements the value of the payout control timer by 1 (step S651). Then, the value of the payout control timer is confirmed. If the value is not 0, that is, if the payout control timer has not timed out, the process is terminated.
[0226]
If the payout control timer has timed out, the value of the unpaid-out number counter is confirmed (step S653). If the payout operation is normally executed, all the game balls paid out by the payout motor 289 pass through the payout count switch 301 before the payout control timer times out, and an unpaid-out counter is obtained by the processing of steps S601 and S602. The value of is 0. When the value of the unpaid-out number counter indicates a positive value, it means that the number of game balls actually paid out is less than the planned payout number (insufficient payout). Further, when the value of the unpaid-out number counter indicates a negative value, it means that the number of game balls actually paid out is larger than the planned payout number (excess payout).
[0227]
The payout control CPU 371 changes the internal state indicating that the payout process is being performed to a state where the payout process is not being performed when the value of the unpaid-out number counter is not a positive value (when the payout is not insufficient). Specifically, when the ball lending operation is being executed, that is, when the ball lending operation flag is set, the ball lending operation flag is reset (steps S654 and S655). Further, when the winning ball motion is being executed, that is, when the winning ball motion flag is set, the winning ball motion flag is reset (steps S654 and S656). Thereafter, the re-payout operation counter is cleared (step S667), the value of the payout control code is set to 0 (step S658), and the process ends. If the payout operation is normally executed, the process of step S657 is unnecessary, but after the corrected payout process described later is executed, the process of step S657 is required. Further, in this embodiment, it is considered that the payout process is normally completed even when there is an excessive payout. However, when there is an excessive payout, it may be notified that an error has occurred.
[0228]
When it is confirmed in step S653 that the value of the unpaid-out number counter is a positive value, the payout control CPU 371 performs control for the corrected payout process in steps S661 to S666. Here, a maximum of two re-payout operations are performed until the number of game balls to be paid out is paid out. An error bit is set when the number of game balls to be paid out is not paid out even after two re-payout operations are performed.
[0229]
In step S661, the payout control CPU 371 checks whether or not the value of the re-payout operation counter is 2. If not 2, the value of the unpaid number counter is set in the payout motor rotation number buffer (step S662), and the value (“1”) corresponding to the payout motor start preparation process is set in the payout motor control code ( Step S663). Further, the value of the re-payout operation counter is incremented by 1 (step S664), the value of the payout control code is set to 1 (step S665), and the process is terminated. The processing in steps S662, S663, and S665 is the same as the processing in steps S633 to S635 in the payout start waiting process, although the values set in the payout motor rotation frequency buffer are different.
[0230]
In step S661, when it is confirmed that the value of the re-payout operation counter is 2, the payout control CPU 371 sets a payout count switch non-passing error bit (payout case error bit) in the error flag ( Step S666), the process is terminated.
[0231]
Therefore, in this embodiment, the prize game medium payout control means in the payout control means is based on the detection signal from the payout count switch 301 as the payout detection means, and is a volatile storage means (in this example, an unpaid number counter). When it is detected that a prize game medium that has less than the number of payouts stored in the game has been paid out, the prize game is insufficient for the payout means up to a predetermined number of times (in this example, twice). Have the media dispensed.
[0232]
The game control means subtracts the number of unpaid prize game media in relation to the transmission of the payout command signal (specifically, the payout BUSY signal is turned on in response to the transmission of the payout command signal) (step S261 in FIG. 32). , S263, S265), it is possible to minimize the disadvantage given to the player even if an unexpected power supply stoppage occurs due to a power failure or the like, and to effectively prevent fraud. In other words, the total award ball number storage buffer in which the number of unpaid prize game media is set is formed in the backup RAM in the game control means, so even if the power supply to the gaming machine is stopped, a predetermined period (backup power supply The content is saved within the duration), and when the power supply is restored, the game control means can resume the winning ball processing based on the saved content of the total number of winning balls stored. That is, if the content of the stored total number of winning balls is not 0, a payout command signal can be output to the payout control means.
[0233]
For example, if the subtraction process for the number of unpaid prize game media is executed based on the receipt of the payout completion signal, the payout control means starts the payout based on the payout command signal. The number of unpaid prize game media that have not been subtracted if an action is taken to restore the power supply after the power supply is stopped or the game control means is illegally reset once. Based on this, the prize ball payout is executed twice. However, if the subtraction process for the number of unpaid premium game media is executed based on the receipt of the payout completion signal, the prize ball payout is not executed twice even if such an illegal act is performed.
[0234]
As described above, in the above-described embodiment, the power-off signal ON state is detected twice consecutively in the power-off detection process (step S20) in the timer interrupt process that is periodically and repeatedly executed. Since it is determined that the power interruption has occurred and the power supply stop process (process after step S454) is executed, the game state is erroneously saved due to the occurrence of noise. It is possible to prevent the power supply stop process from being executed, and to improve the reliability of the power supply stop process against noise. In other words, if the power supply stop signal is simply monitored and the power supply stop process is executed when the power supply is turned off, the power supply is cut off due to the occurrence of noise even though the power supply is not actually turned off. The signal ON state is erroneously detected, and power supply stop processing is executed due to the erroneous detection. In the above-described embodiment, it is not recognized that a power interruption has occurred when only the ON state of the power interruption signal is detected, but it is recognized that a power interruption has occurred when two consecutive detections are detected. It is possible to prevent erroneous detection due to the occurrence of.
[0235]
Further, as described above, the power-off determination counter used for determining whether or not to execute the power supply stop process is held in the backup RAM area as it is, and the power supply held when the power supply is started Since it is configured to check whether the game state is restored by checking the count value of the disconnection determination counter, data for checking whether or not the power supply stop process has been executed (for example, whether backup has been performed or not) Therefore, it is possible to eliminate the need to newly create a backup confirmation flag indicating whether or not the power supply is stopped.
[0236]
Specifically, when the backup confirmation flag is used, when the power supply stop process is executed, for example, a new backup confirmation flag is generated in the power supply stop process, and the backup confirmation is performed. Processing to set a flag (a state indicating backup) must be performed. On the other hand, in the above-described embodiment, the power-off determination counter used for preventing erroneous detection due to the occurrence of noise is used as it is for checking the presence / absence of backup. It is not necessary to generate or set the power supply, and the process when the power supply is stopped can be quickly performed.
[0237]
In the above-described embodiment, the power-off detection process determines that a power-off has occurred when the on-state of the power-off signal is detected twice consecutively. It may be determined that a power failure has occurred when the number of times of continuous detection is detected. However, since it is necessary to complete the power supply stop process during the period from the occurrence of the power interruption until the power enough to operate the CPU 56 is not supplied, the upper limit is the number of times that period can be secured.
[0238]
Further, in the above-described embodiment, when the power-off signal is not detected in the power-off detection process, the power-off determination counter is cleared (step S451). Counting the number of continuous detections of the power-off signal on-state can be started from the last confirmation of the off-state, and the power-off signal from the power monitoring circuit 920 can always be monitored under the same conditions.
[0239]
In the above-described embodiment, the initialization process is performed to clear the RAM and simultaneously clear the power-off determination counter and set the initial value in the power-off determination counter, so that the gaming machine is turned on. When the initialization process is executed, counting of the number of times of continuous detection of the ON state of the power-off signal can be started with the initial value set in the count value of the power-off determination counter. The power-off signal from the monitoring circuit 920 can always be monitored under the same conditions.
[0240]
Further, in the above-described embodiment, it is impossible to mask the program address corresponding to the non-maskable interrupt processing which is executed by the game control means when the non-maskable interrupt occurs but is not used for the control of the electrical component. Since it is configured to set a return instruction from interrupt processing, if an unmaskable interrupt that is not originally used occurs, control is performed to return immediately to the execution address when the nonmaskable interrupt occurs. be able to. Therefore, even when an unmaskable interrupt that is not originally used has occurred, the CPU 56 can be prevented from running out of control or hanging up.
[0241]
Further, in the above-described embodiment, after executing the power supply stop process, the process of confirming the output state of the detection signal from the power supply monitoring circuit 920 is repeatedly executed, and it is confirmed that the detection signal is stopped. In some cases, it is configured to return to a state in which the control process is executed, so that when the power supply is restored, when the power supply is restored, the original control state can be automatically restored.
[0242]
In the above-described embodiment, since the power supply monitoring circuit 920 is mounted on the main board 31, the power supply monitoring circuit 920 and the CPU 56 can be arranged close to each other, and the signal line can be shortened. The possibility that noise is mixed in the detection signal from the power supply monitoring circuit 920 can be reduced.
[0243]
Further, in the above-described embodiment, the total number of unpaid prize balls is stored in the backup RAM area in the main board 31, and the number of paid-out prize balls for one time is stored in the payout control board 37 without being backed up. Since it is configured, the number of unpaid prize balls can be centrally managed in the game control means, and the number of unpaid can be managed reliably. As a result, the configuration of the payout control means is simplified, and the cost of the gaming machine is reduced.
[0244]
Further, in the above embodiment, the output of the payout count switch 301 is input only to the payout control board 37. Therefore, compared with the case where the output of the payout count switch 301 is supplied to both the main board 31 and the payout control board 37, the circuit configuration is simplified and the cost can be reduced.
[0245]
In the above embodiment, the payout control means is configured to output a control signal (payout BUSY signal) indicating that the payout process based on the prize ball REQ signal is being executed to the game control means. Therefore, the game control means can recognize that the payout process is being executed.
[0246]
Further, since the payout control means outputs a payout completion signal as a control signal indicating that the payout processing of the number of prize balls indicated by the payout number signal has been completed to the game control means, specifically, payout Since the BUSY signal is in the OFF state, the game control means can recognize that the payout process of the payout control means has ended.
[0247]
In addition, the game control means can output a control signal (power confirmation signal) as a supply stop detection signal indicating that a power interruption has occurred in response to an input of a power interruption signal from the power monitoring circuit 920. The payout control means can recognize that a power interruption has occurred. Specifically, the supply stop detection signal is output by turning off the power supply confirmation signal.
[0248]
Further, the game control means is configured to output a control signal (power supply confirmation signal) indicating that power supply to the gaming machine has started to the payout control means at the start of power supply. The payout control means can recognize that the supply has started and the control operation of the game control means has started.
[0249]
In the above embodiment, the RAM provided on the payout control board 37 is not backed up by power, but a part or all of the RAM may be backed up by power as in the case of the main board 31.
[0250]
In the above-described embodiment, the case where the built-in RAM is backed up by the CPU 56 and the power supply stop process is executed based on the power-off signal has been described. However, the built-in RAM is not backed up and the power supply stop process is performed. Even when it is configured not to execute, it is effective to prevent runaway or hang-up by writing only a return instruction to an unused interrupt processing address in the ROM.
[0251]
In the above embodiment, the power supply monitoring circuit 920 is mounted on the main board 31. However, the power supply monitoring circuit 920 is mounted on the power supply board 910. The signal may be output toward the main board 31.
[0252]
In the above embodiment, the payout request is made by the prize ball REQ signal and the payout number is designated by the payout number signal. However, the payout request and the payout number may be designated by the payout number signal. Good. In this case, the payout control means may determine that the payout request is made at the same time when the payout number signal is output. According to such a configuration, it is not necessary to use the prize ball REQ signal.
[0253]
In the above-described embodiment, the payout BUSY signal is output during the payout process of the winning ball. However, the payout BUSY signal may be output also during the payout process of the rental ball. If comprised in that way, it can recognize that the game control means is in a ball lending process. Accordingly, the game control means can determine that an error has occurred when it is recognized that the ball lending process has been continuously executed for a predetermined period or longer based on the ON state of the payout BUSY signal.
[0254]
In the above embodiment, the payout control means determines that the prize ball payout has ended when it detects that the payout motor 289 has rotated by the planned payout number. However, the number of times detected by the payout motor position sensor is the expected payout number. If it reaches, it may be determined that the prize ball payout has ended. That is, the payout control means is configured to determine whether or not the payout has been completed by detecting the operation amount of the payout means (in this example, the rotation amount of the payout motor 289 or the number of detections by the payout motor position sensor). May be.
[0255]
Further, in the above embodiment, the payout control unit checks whether or not the payout is completed based on the detection signal of the payout count switch 301, but the payout is completed based on the output signal of the payout motor position sensor. It may be confirmed whether or not.
[0256]
Also, the payout control means detects the operation amount of the drive means (for example, payout motor 289, cam, etc.) of the payout means, and determines whether or not an abnormality related to payout (payout unit error) has occurred based on the detected amount. It may be configured to. With such a configuration, it is possible to reliably detect an abnormality relating to payout.
[0257]
In the above embodiment, the ball payout device 97 is configured to execute both ball lending and prize ball payout. However, even if the mechanism for lending the ball and the mechanism for paying the prize ball are independent, The invention can be applied.
[0258]
The pachinko gaming machine of each of the above embodiments mainly gives a player a predetermined game value when the stop symbol of the special symbol variably displayed on the variable display unit 9 based on the start winning is a combination of the predetermined symbols. It was a first type pachinko game machine that can be used, but if there is a prize in a predetermined area of an electric game that is released based on a start prize, a second type pachinko game that can give a predetermined game value to a player 3rd type pachinko game where a predetermined right is generated or continued when there is a prize for a predetermined electric game that is released when the stop symbol of the pattern variably displayed based on the machine or the start winning combination becomes a combination of the predetermined pattern The present invention can be applied even to a machine.
[0259]
Furthermore, the present invention can be applied to a slot machine or the like provided with an electrical component for paying out the game medium, not limited to a pachinko gaming machine in which the game medium is a game ball.
[0260]
【The invention's effect】
As described above, according to the first aspect of the present invention, it is possible to prevent the power supply stop processing for erroneously saving the progress of the game due to the occurrence of noise from being executed, and stop the power supply. There is an effect that the reliability against noise of time processing can be improved.
[0261]
  Claim3In the described invention, the number counted by the detection confirmation number counting means can be cleared and counting can be started from the initial state, and the detection signal from the power supply monitoring means can always be monitored under the same conditions.
[0265]
  Claim4In the described invention, when a power supply interruption or the like occurs, the original game progress state can be automatically restored if the power supply is restored.
[0266]
  Claim5In the described invention, the unpaid number of premium game media can be centrally managed by the game control means, and the unpaid number can be reliably managed. As a result, the configuration of the payout control means is simplified, and the cost of the gaming machine is reduced.
[Brief description of the drawings]
FIG. 1 is a front view of a pachinko gaming machine as viewed from the front.
FIG. 2 is a rear view of the gaming machine as viewed from the back side.
FIG. 3 is a rear view of the mechanism plate to which various members are attached as viewed from the back side of the gaming machine.
FIG. 4 is a front view and a cross-sectional view showing a ball dispensing device.
FIG. 5 is an exploded perspective view showing a ball dispensing device.
FIG. 6 is a block diagram showing a circuit configuration example of a game control board (main board).
FIG. 7 is a block diagram illustrating a circuit configuration example of a payout control board.
FIG. 8 is a block diagram illustrating a configuration example of a power supply board.
FIG. 9 is a block diagram illustrating a configuration example of a power supply board.
FIG. 10 is a block diagram showing a CPU, a reset circuit, and a power supply monitoring circuit on the main board.
FIG. 11 is an explanatory diagram showing an example of bit allocation of output ports in the game control means.
FIG. 12 is an explanatory diagram showing an example of bit allocation of output ports in game control means.
FIG. 13 is an explanatory diagram showing an example of bit assignment of input ports in the game control means.
FIG. 14 is a flowchart showing main processing executed by the CPU on the main board.
FIG. 15 is a flowchart showing a timer interrupt process.
FIG. 16 is an explanatory diagram showing a non-maskable interrupt process.
FIG. 17 is an explanatory diagram showing maskable interrupt processing.
FIG. 18 is a flowchart showing power-off detection processing.
FIG. 19 is a flowchart showing a power-off detection process.
FIG. 20 is a timing chart showing a state of a power supply voltage drop or a power-off signal when power supply to the gaming machine is stopped.
FIG. 21 is an explanatory diagram showing an example of forming a switch timer in a RAM.
FIG. 22 is a flowchart illustrating an example of switch processing.
FIG. 23 is a flowchart illustrating an example of a switch check process.
FIG. 24 is an explanatory diagram showing an example of the contents of a control signal.
FIG. 25 is a block diagram showing signal lines and the like used for transmission and reception of control signals.
FIG. 26 is a flowchart showing prize ball processing.
FIG. 27 is an explanatory diagram showing a configuration example of a prize ball number table.
FIG. 28 is a flowchart showing prize ball number addition processing;
FIG. 29 is a flowchart showing a prize ball control process.
FIG. 30 is a flowchart showing prize ball waiting processing 1;
FIG. 31 is a flowchart showing a prize ball transmission process.
FIG. 32 is a flowchart showing prize ball waiting processing 2;
FIG. 33 is a flowchart showing prize ball waiting processing 3;
FIG. 34 is a timing chart showing an example of an output state of a control signal.
FIG. 35 is an explanatory diagram showing an example of bit allocation of output ports in the payout control means.
FIG. 36 is an explanatory diagram showing an example of bit assignment of input ports in the payout control means.
FIG. 37 is a timing chart for explaining communication between the prepaid card unit and the gaming machine.
FIG. 38 is a flowchart showing main processing executed by the payout control CPU.
FIG. 39 is a flowchart showing a timer interrupt process executed by the payout control CPU.
FIG. 40 is a flowchart showing a firing motor control process.
FIG. 41 is a flowchart showing a payout motor control process.
FIG. 42 is a flowchart showing main control communication processing.
FIG. 43 is a flowchart showing a main control communication normal process.
FIG. 44 is a flowchart showing processing during main control communication.
FIG. 45 is a flowchart showing main control communication end processing.
FIG. 46 is a flowchart showing a payout control process.
FIG. 47 is a flowchart showing a payout start waiting process.
FIG. 48 is a flowchart showing a payout motor stop waiting process.
FIG. 49 is a flowchart showing a payout passing waiting process.
[Explanation of symbols]
1 Pachinko machine
31 Game control board (main board)
37 Dispensing control board
50 Prepaid card unit (card unit)
56 CPU
66 Interface board (relay board)
80 Production control board
91 Touch sensor board
94 Launch motor
97 Ball dispenser
301 Discharge count switch
371 CPU for payout control
374 LED for error display
375 Error release switch
916 capacitor (backup power supply)
920 Power supply monitoring circuit

Claims (5)

遊技者が所定の遊技を行うことが可能な遊技機であって、
遊技の進行を制御する遊技制御手段と、
遊技機への電力供給が停止しても所定期間は記憶内容を保持することが可能な変動データ記憶手段と、
遊技機で用いられる電源のうち所定電圧の電源の出力電圧が低下したことにもとづいて電力の供給停止条件が成立しているときに検出信号を出力する電源監視手段と、
前記電源監視手段からの検出信号が入力される入力ポートと、を備え、
前記遊技制御手段は、
所定周期で実行される定期処理内で、前記電源監視手段からの検出信号が前記入力ポートに入力されているか否かを確認する検出信号確認手段と、
検出信号が前記入力ポートに入力されていることが前記検出信号確認手段により確認された回数を計数する検出確認回数計数手段とを備え、
前記変動データ記憶手段は、前記検出確認回数計数手段によって計数された回数を示すデータを記憶し、
前記遊技制御手段は、
前記検出確認回数計数手段によって計数された回数が所定の複数回になったときに、遊技の進行を制御する状態から遊技の進行状態を前記変動データ記憶手段に保存させるための電力供給停止時処理を実行する状態に移行し、
遊技機への電力の供給が開始されたときには、前記変動データ記憶手段に記憶されている前記検出確認回数計数手段によって計数された回数を示すデータが前記所定の複数回を示すデータであるか否かを判定し、前記所定の複数回を示すデータであると判定されたことを条件に、当該変動データ記憶手段に記憶されていた記憶内容にもとづいて遊技の進行状態を復旧させるための復旧処理を実行し、
遊技機への電力の供給が開始されたときに、前記変動データ記憶手段に記憶されている前記検出確認回数計数手段によって計数された回数を示すデータが前記所定の複数回を示すデータでないと判定されたときは、当該変動データ記憶手段に記憶されている前記検出確認回数計数手段によって計数された回数を示すデータを含む記憶内容を初期化する初期化処理を実行する
ことを特徴とする遊技機。A gaming machine in which a player can play a predetermined game,
Game control means for controlling the progress of the game;
Fluctuating data storage means capable of holding stored contents for a predetermined period even when power supply to the gaming machine is stopped,
Power supply monitoring means for outputting a detection signal when a power supply stop condition is established based on a decrease in the output voltage of a power supply of a predetermined voltage among power supplies used in gaming machines;
An input port to which a detection signal from the power supply monitoring unit is input,
The game control means includes
Detection signal confirmation means for confirming whether or not a detection signal from the power supply monitoring means is input to the input port within a periodic process executed at a predetermined cycle;
A detection confirmation number counting means for counting the number of times that the detection signal confirmation means confirms that a detection signal is input to the input port, and
The variation data storage means stores data indicating the number of times counted by the detection confirmation number counting means,
The game control means includes
When the number of times counted by the detection confirmation number counting means reaches a predetermined plurality of times, the power supply stop time of the order is preserved from a state of controlling the progress of the game progress state of the game in the variation data storage means Move to the state to execute the process,
Whether when power supply to the gaming machine is started, the data in which data indicating the number of times counted by the detection confirmation number counting means are stored in the variation data storage means indicative of said predetermined plurality of times And a recovery process for restoring the progress state of the game based on the stored contents stored in the variable data storage means on the condition that the data is determined to be data indicating the predetermined multiple times the execution,
When supply of power to the gaming machine is started, it is determined that the data indicating the number of times counted by the detection confirmation number counting means stored in the variation data storage means is not data indicating the predetermined plural times And a game machine that executes an initialization process for initializing stored contents including data indicating the number of times counted by the detection confirmation number counting means stored in the variation data storage means. . 操作に応じて操作信号を出力する操作手段を備え、
遊技制御手段は、
遊技機への電力の供給が開始されたときに、前記操作手段から前記操作信号が入力されていないときは、変動データ記憶手段に記憶されている検出確認回数計数手段によって計数された回数を示すデータが所定の複数回を示すデータであることを条件に復旧処理を実行し、
遊技機への電力の供給が開始されたときに、前記操作手段から前記操作信号が入力されたときは、前記変動データ記憶手段に記憶されている前記検出確認回数計数手段によって計数された回数を示すデータが前記所定の複数回を示すデータであるか否かを判定することなく初期化処理を実行する
請求項１記載の遊技機。 An operation means for outputting an operation signal in response to an operation
The game control means
When supply of power to the gaming machine is started and the operation signal is not input from the operation means, the number of times counted by the detection confirmation number counting means stored in the variation data storage means is indicated. Execute recovery processing on condition that the data is data that shows a predetermined multiple times,
When the operation signal is input from the operation unit when the supply of power to the gaming machine is started, the number of times counted by the detection confirmation number counting unit stored in the variation data storage unit is calculated. The gaming machine according to claim 1, wherein the initialization process is executed without determining whether or not the indicated data is data indicating the predetermined plural times . 遊技制御手段は、検出信号確認手段により検出信号が入力ポートに入力されていないことが確認されたときに、検出確認回数計数手段によって計数された回数を示すデータを初期化する
請求項１または請求項２記載の遊技機。 The game control means initializes data indicating the number of times counted by the detection confirmation number counting means when the detection signal confirmation means confirms that the detection signal is not inputted to the input port. Item 3. The gaming machine according to item 2. 遊技制御手段は、電力供給停止時処理を実行した後、電源監視手段からの検出信号が入力ポートに入力されているか否かを確認する処理を繰り返し実行し、前記検出信号が入力されていないことが確認されたときには、遊技の進行を制御する状態に移行する
請求項１から請求項３のうちのいずれかに記載の遊技機。The game control means repeatedly executes the process of confirming whether or not the detection signal from the power supply monitoring means is input to the input port after executing the power supply stop process, and the detection signal is not input The gaming machine according to any one of claims 1 to 3 , wherein when the game is confirmed, a transition is made to a state in which the progress of the game is controlled. 遊技媒体を用いて遊技者が所定の遊技を行い、遊技により払出条件が成立したことにもとづいて景品として景品遊技媒体を払い出す遊技機であって、
前記景品遊技媒体の払い出しを行う払出手段と、
前記払出手段を制御する払出制御手段とを備え、
遊技制御手段は、
前記払出条件の成立にもとづいて払い出すべき景品遊技媒体の総数を特定可能な景品遊技媒体数データを変動データ記憶手段に記憶して遊技機への電力の供給が停止したときに所定期間保持し、
前記景品遊技媒体数データにもとづいて前記払出制御手段に対して所定数の景品遊技媒体の払出数を指定する払出指令信号を送信する払出指令信号送信手段と、
前記払出指令信号送信手段が払出指令信号を送信した後に所定の条件が成立すると前記景品遊技媒体数データから前記払出指令信号で指定した払出数に対応する値を減算する減算処理を行う景品遊技媒体数データ減算手段とを含み、
前記払出制御手段は、
制御に応じて変動するデータを記憶する揮発性記憶手段と、
前記遊技制御手段における前記払出指令信号送信手段から指定された景品遊技媒体の払出数を前記揮発性記憶手段に記憶するとともに、該揮発性記憶手段に記憶された払出数の景品遊技媒体を前記払出手段を制御して払い出させる払出処理を実行する景品遊技媒体払出制御手段とを含み、
前記遊技制御手段における前記払出指令信号送信手段は、前記景品遊技媒体数データ減算手段による減算処理の後に前記景品遊技媒体数データが未払出の景品遊技媒体があることを示すものであったときには、前記払出指令信号で指定した払出数の景品遊技媒体の払出処理が終了した後に次の払出指令信号を出力する
請求項１から請求項４のうちいずれか１項に記載の遊技機。A gaming machine in which a player performs a predetermined game using a game medium, and pays out a prize game medium as a prize based on the fact that a payout condition is established by the game,
A payout means for paying out the prize game medium;
A payout control means for controlling the payout means,
The game control means
Based on the establishment of the payout condition, the prize game medium number data capable of specifying the total number of prize game media to be paid out is stored in the variable data storage means, and held for a predetermined period when the supply of power to the gaming machine is stopped. ,
A payout command signal sending means for sending a payout command signal for designating a payout number of a predetermined number of prize game media to the payout control means based on the prize game medium number data;
If a predetermined condition is satisfied after the payout command signal transmission means transmits the payout command signal, the prize game medium performs a subtraction process for subtracting a value corresponding to the payout number specified by the payout command signal from the prize game medium number data. Numerical data subtracting means,
The payout control means includes
Volatile storage means for storing data that fluctuates according to control;
The number of payouts of the prize game medium designated by the payout command signal transmission means in the game control means is stored in the volatile storage means, and the number of prize game media stored in the volatile storage means is stored in the payout A prize game medium payout control means for executing a payout process for controlling and paying out the means;
When the payout command signal transmission means in the game control means indicates that the prize game medium number data indicates that there is an unpaid prize game medium after the subtraction process by the prize game medium number data subtraction means, The gaming machine according to any one of claims 1 to 4 , wherein a next payout command signal is output after the payout processing of the prize game medium having the number of payouts designated by the payout command signal is completed.
JP2003176773A 2003-06-20 2003-06-20 Game machine Expired - Fee Related JP4354220B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003176773A JP4354220B2 (en) 2003-06-20 2003-06-20 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003176773A JP4354220B2 (en) 2003-06-20 2003-06-20 Game machine

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009126832A Division JP4652466B2 (en) 2009-05-26 2009-05-26 Game machine

Publications (3)

Publication Number Publication Date
JP2005007050A JP2005007050A (en) 2005-01-13
JP2005007050A5 JP2005007050A5 (en) 2008-12-18
JP4354220B2 true JP4354220B2 (en) 2009-10-28

Family

ID=34099556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003176773A Expired - Fee Related JP4354220B2 (en) 2003-06-20 2003-06-20 Game machine

Country Status (1)

Country Link
JP (1) JP4354220B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017094214A (en) * 2017-02-24 2017-06-01 株式会社ソフイア Game machine

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006325769A (en) * 2005-05-24 2006-12-07 Sankyo Kk Game machine
JP2006325768A (en) * 2005-05-24 2006-12-07 Sankyo Kk Game machine
JP2006325767A (en) * 2005-05-24 2006-12-07 Sankyo Kk Game machine
JP2007000369A (en) * 2005-06-23 2007-01-11 Sankyo Kk Game machine
JP2007000367A (en) * 2005-06-23 2007-01-11 Sankyo Kk Game machine
JP2007000368A (en) * 2005-06-23 2007-01-11 Sankyo Kk Game machine
JP4541238B2 (en) * 2005-06-29 2010-09-08 株式会社三共 Game machine
JP4541240B2 (en) * 2005-06-29 2010-09-08 株式会社三共 Game machine
JP4541239B2 (en) * 2005-06-29 2010-09-08 株式会社三共 Game machine
JP2007014661A (en) * 2005-07-11 2007-01-25 Sanyo Product Co Ltd Game machine
JP4855735B2 (en) * 2005-08-18 2012-01-18 株式会社平和 Game machine
JP2007229502A (en) * 2007-05-11 2007-09-13 Sankyo Kk Game machine
JP5262327B2 (en) * 2008-06-11 2013-08-14 株式会社三洋物産 Game machine
JP5144788B2 (en) * 2011-05-30 2013-02-13 株式会社平和 Game machine
JP5582220B2 (en) * 2013-05-01 2014-09-03 株式会社三洋物産 Game machine
JP5900545B2 (en) * 2014-07-16 2016-04-06 株式会社三洋物産 Game machine

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017094214A (en) * 2017-02-24 2017-06-01 株式会社ソフイア Game machine

Also Published As

Publication number Publication date
JP2005007050A (en) 2005-01-13

Similar Documents

Publication Publication Date Title
JP4354220B2 (en) Game machine
JP4294282B2 (en) Game machine
JP4294273B2 (en) Game machine
JP4652466B2 (en) Game machine
JP4251852B2 (en) Game machine
JP4413475B2 (en) Game machine
JP4294278B2 (en) Game machine
JP4647177B2 (en) Game machine
JP4435485B2 (en) Game machine
JP4434593B2 (en) Game machine
JP4252285B2 (en) Game machine
JP4330852B2 (en) Game machine
JP4316216B2 (en) Game machine
JP4267270B2 (en) Game machine
JP4294279B2 (en) Game machine
JP4294277B2 (en) Game machine
JP4175539B2 (en) Game machine
JP4618971B2 (en) Game machine
JP4294274B2 (en) Game machine
JP4439818B2 (en) Game machine
JP4657569B2 (en) Game machine
JP4156339B2 (en) Game machine
JP4252287B2 (en) Game machine
JP4156334B2 (en) Game machine
JP4274763B2 (en) Game machine

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051206

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090721

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090729

R150 Certificate of patent or registration of utility model

Ref document number: 4354220

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees