JP4353842B2 - Method for producing organic thin film transistor - Google Patents

Method for producing organic thin film transistor Download PDF

Info

Publication number
JP4353842B2
JP4353842B2 JP2004102370A JP2004102370A JP4353842B2 JP 4353842 B2 JP4353842 B2 JP 4353842B2 JP 2004102370 A JP2004102370 A JP 2004102370A JP 2004102370 A JP2004102370 A JP 2004102370A JP 4353842 B2 JP4353842 B2 JP 4353842B2
Authority
JP
Japan
Prior art keywords
electrode
layer electrode
lower layer
organic
upper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004102370A
Other languages
Japanese (ja)
Other versions
JP2005286278A (en
Inventor
和彦 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004102370A priority Critical patent/JP4353842B2/en
Publication of JP2005286278A publication Critical patent/JP2005286278A/en
Application granted granted Critical
Publication of JP4353842B2 publication Critical patent/JP4353842B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、有機薄膜トランジスタの製造方法に関するものである。 The present invention relates to a method for producing an organic thin film transistor .

薄膜トランジスタ（ＴＦＴ）は、液晶表示ディスプレイなどの駆動装置として用いられているが、従来よりＴＦＴは、非晶質ケイ素や結晶質ケイ素などの無機半導体材料を用いて作製されている。しかしながら、無機半導体材料を用いてＴＦＴを形成する場合、半導体膜などの製造プロセスにおける処理温度が３５０℃を超えるため、有用な多くの基板材料を用いることができない。   A thin film transistor (TFT) is used as a driving device for a liquid crystal display or the like. Conventionally, a TFT is manufactured using an inorganic semiconductor material such as amorphous silicon or crystalline silicon. However, when a TFT is formed using an inorganic semiconductor material, a processing temperature in a manufacturing process of a semiconductor film or the like exceeds 350 ° C., so that many useful substrate materials cannot be used.

このような無機半導体材料に代えて、有機半導体膜を用いた有機薄膜トランジスタ（有機ＴＦＴ）が提案されている（特許文献１など）。有機ＴＦＴは、低温で形成することができるため、基板にプラスチック材料などを使用することができる。また、有機半導体材料として高分子材料を用いる場合には、ディッピング法、キャスト法、バーコート法、スピンコート法、スプレー法、インクジェット法、印刷法などにより、有機半導体膜を形成している（特許文献２、特許文献３など）。   An organic thin film transistor (organic TFT) using an organic semiconductor film instead of such an inorganic semiconductor material has been proposed (Patent Document 1, etc.). Since the organic TFT can be formed at a low temperature, a plastic material or the like can be used for the substrate. When a polymer material is used as the organic semiconductor material, the organic semiconductor film is formed by a dipping method, a cast method, a bar coat method, a spin coat method, a spray method, an ink jet method, a printing method, etc. Document 2, Patent Document 3, etc.).

このような有機ＴＦＴにおいて、その性能を向上させるためには、チャネル長を短くする必要がある。しかしながら、無機ＴＦＴと同様の微細加工を施そうとすると、より高価な材料が要求され、加工工程も複雑なものとなるため、低コストで大面積のＴＦＴが作製できるという有機ＴＦＴのメリットが損なわれてしまう。
特公平７−３２２５３号公報 特開２０００−２９４０３号公報 特開２０００−２６９５０４号公報 In such an organic TFT, in order to improve its performance, it is necessary to shorten the channel length. However, if microfabrication similar to that of inorganic TFTs is performed, more expensive materials are required and the processing process becomes complicated, so that the merit of organic TFTs that can produce large-area TFTs at low cost is impaired. It will be.
Japanese Patent Publication No. 7-32253 JP 2000-29403 A JP 2000-269504 A

本発明の目的は、チャネル長の短い有機ＴＦＴを容易に製造することができる有機ＴＦＴの製造方法及び有機ＴＦＴを提供することにある。   An object of the present invention is to provide an organic TFT manufacturing method and an organic TFT capable of easily manufacturing an organic TFT having a short channel length.

本発明は、左右に対向して設けられるソース電極及びドレイン電極と、該ソース電極及びドレイン電極間に形成された溝部内に配置される有機半導体膜と、ソース電極及びドレイン電極の間の有機半導体膜からなるチャネル領域にゲート絶縁層を介して接するように設けられるゲート電極とを備える有機薄膜トランジスタを製造する方法であり、基板上の右側に第１の下層電極を形成し、左側に第２の下層電極を形成する工程と、第１の下層電極の左側端部をマスクとして、右上方から第２の下層電極に電極材料のフラックスを照射し、第２の下層電極の上に第２の上層電極を堆積させる第１の成膜と、第２の下層電極の右側端部をマスクとして、左上方から第１の下層電極に電極材料のフラックスを照射し、第１の下層電極の上に第１の上層電極を堆積させる第２の成膜とを交互に行い、第１の下層電極の上に第１の上層電極を形成し、第２の下層電極の上に第２の上層電極を形成する工程と、第１の下層電極と第１の上層電極から構成される電極及び第２の下層電極と第２の上層電極から構成される電極をそれぞれソース電極及びドレイン電極とし、ソース電極及びドレイン電極間の溝部に有機半導体膜を形成する工程とを備えることを特徴としている。   The present invention relates to a source electrode and a drain electrode provided facing left and right, an organic semiconductor film disposed in a groove formed between the source electrode and the drain electrode, and an organic semiconductor between the source electrode and the drain electrode An organic thin film transistor comprising a gate electrode provided so as to be in contact with a channel region made of a film through a gate insulating layer, wherein a first lower layer electrode is formed on the right side of the substrate, and a second is formed on the left side. Using the left end of the first lower electrode as a mask, the second lower electrode is irradiated with flux of electrode material from the upper right, and the second upper layer is formed on the second lower electrode. Using the first film for depositing the electrode and the right end of the second lower layer electrode as a mask, the first lower layer electrode is irradiated with a flux of electrode material from the upper left, and the first lower layer electrode is exposed on the first lower layer electrode. Above 1 A step of alternately performing a second film formation for depositing electrodes, forming a first upper layer electrode on the first lower layer electrode, and forming a second upper layer electrode on the second lower layer electrode; The electrode composed of the first lower layer electrode and the first upper layer electrode and the electrode composed of the second lower layer electrode and the second upper layer electrode are used as the source electrode and the drain electrode, respectively. And a step of forming an organic semiconductor film in the groove.

本発明の有機薄膜トランジスタは、上記本発明の製造方法により製造することができる有機薄膜トランジスタであり、左右に対向して設けられるソース電極及びドレイン電極と、該ソース電極及びドレイン電極間に形成された溝部内に配置される有機半導体膜と、ソース電極及びドレイン電極の間の有機半導体膜からなるチャネル領域にゲート絶縁層を介して接するように設けられるゲート電極とを備える有機薄膜トランジスタであり、ソース電極及びドレイン電極が、基板上に左右に対向して設けられた第１の下層電極及び第２の下層電極の上に第１の上層電極及び第２の上層電極をそれぞれ堆積して形成した一対の電極から構成されており、第１の上層電極及び第２の上層電極を形成することにより、電極間のチャネル長が狭小化されていることを特徴としている。   The organic thin film transistor of the present invention is an organic thin film transistor that can be produced by the production method of the present invention, and includes a source electrode and a drain electrode provided facing left and right, and a groove formed between the source electrode and the drain electrode. An organic thin film transistor comprising: an organic semiconductor film disposed in a gate electrode provided so as to be in contact with a channel region formed of an organic semiconductor film between a source electrode and a drain electrode through a gate insulating layer; A pair of electrodes formed by depositing the first upper layer electrode and the second upper layer electrode on the first lower layer electrode and the second lower layer electrode provided on the substrate facing the left and right, respectively, on the drain electrode The channel length between the electrodes is reduced by forming the first upper layer electrode and the second upper layer electrode. It is characterized in Rukoto.

本発明においては、基板上に左右に対向して第１の下層電極及び第２の下層電極を形成し、これらの上に第１の上層電極及び第２の上層電極をそれぞれ堆積して、これらをソース電極及びドレイン電極として用いている。第１の下層電極の上に第１の上層電極を形成し、第２の下層電極の上に第２の上層電極を形成しているので、ソース電極及びドレイン電極間の距離、すなわちチャネル長は、第１及び第２の下層電極間の距離よりも短くすることができる。従って、本発明によれば、チャネル長の短い有機ＴＦＴを容易に製造することができる。   In the present invention, the first lower layer electrode and the second lower layer electrode are formed on the substrate facing left and right, and the first upper layer electrode and the second upper layer electrode are respectively deposited thereon, Are used as a source electrode and a drain electrode. Since the first upper layer electrode is formed on the first lower layer electrode and the second upper layer electrode is formed on the second lower layer electrode, the distance between the source electrode and the drain electrode, that is, the channel length is The distance between the first and second lower layer electrodes can be shorter. Therefore, according to the present invention, an organic TFT having a short channel length can be easily manufactured.

本発明によれば、基板上に左右に対向して設けられた第１の下層電極及び第２の下層電極の上に、第１の上層電極及び第２の上層電極をそれぞれ堆積して形成することにより、ソース電極及びドレイン電極を形成している。このため、フォトリソグラフィー法により形成することができるチャネル長、すなわち第１及び第２の下層電極間のチャネル長よりも、短いチャネル長の有機ＴＦＴを容易に製造することができる。   According to the present invention, the first upper layer electrode and the second upper layer electrode are deposited and formed on the first lower layer electrode and the second lower layer electrode provided facing the left and right on the substrate, respectively. Thus, a source electrode and a drain electrode are formed. Therefore, it is possible to easily manufacture an organic TFT having a channel length shorter than the channel length that can be formed by photolithography, that is, the channel length between the first and second lower layer electrodes.

以下、本発明を実施例により詳細に説明するが、本発明は以下の実施例に限定されるものではない。   EXAMPLES Hereinafter, although an Example demonstrates this invention in detail, this invention is not limited to a following example.

図１及び図２は、本発明に従う有機ＴＦＴの製造工程の一実施例を示す断面図である。   1 and 2 are cross-sectional views showing an embodiment of a manufacturing process of an organic TFT according to the present invention.

図１（ａ）を参照して、ゲート電極１の上にゲート絶縁層２を形成し、これを基板として用いる。ゲート電極１は、導電性を有する材料から形成されていればよく、無機材料であっても有機材料であってもよい。無機材料としては、Ｓｉ、ＳＵＳステンレス、ＩＴＯ（インジウム−錫酸化物）などの透明導電性金属酸化物、Ａｕなどの金属材料が挙げられる。また、有機材料としては、ＰＥＤＯＴ：ＰＳＳ（ポリ（エチレンジオキシチオフェン）：ポリ（スチレンスルホン酸））などが挙げられる。   Referring to FIG. 1A, a gate insulating layer 2 is formed on a gate electrode 1 and used as a substrate. The gate electrode 1 only needs to be formed of a conductive material, and may be an inorganic material or an organic material. Examples of the inorganic material include transparent conductive metal oxides such as Si, SUS stainless steel and ITO (indium-tin oxide), and metal materials such as Au. Examples of the organic material include PEDOT: PSS (poly (ethylenedioxythiophene): poly (styrenesulfonic acid)).

ゲート絶縁層２の材質としては、絶縁材料であればよく、無機材料及び有機材料のいずれであってもよい。無機材料としては、ＳｉＯ2、Ａｌ2Ｏ3、Ｔａ2Ｏ5などの絶縁性金属酸化物、Ｓｉ3Ｎ4などの絶縁性窒化物などが挙げられる。有機材料としては、ＰＶＰ（ポリビニルフェノール）などが挙げられる。ゲート絶縁層２の形成方法は、特に限定されるものではなく、蒸着法、スパッタリング法などで形成することができる。また、塗料を塗布することにより塗膜として形成してもよい。ゲート絶縁層２の膜厚は特に限定されるものではないが、数１０〜数１０００Å程度であることが好ましい。 The material of the gate insulating layer 2 may be an insulating material, and may be either an inorganic material or an organic material. Examples of the inorganic material include insulating metal oxides such as SiO 2 , Al 2 O 3 and Ta 2 O 5, and insulating nitrides such as Si 3 N 4 . Examples of the organic material include PVP (polyvinylphenol). The formation method of the gate insulating layer 2 is not particularly limited, and can be formed by an evaporation method, a sputtering method, or the like. Moreover, you may form as a coating film by apply | coating a coating material. Although the film thickness of the gate insulating layer 2 is not particularly limited, it is preferably about several tens to several thousand liters.

次に、図１（ｂ）に示すように、ゲート絶縁層２の上に電極薄膜３を形成する。電極薄膜３は、無機材料から形成されたものであってもよいし、有機材料から形成されたものであってもよい。無機材料としては、Ａｕ、Ｐｔ、Ｍｇ合金、Ｃａ合金、Ｃｒ、Ｔｉ、Ａｌ、Ｔａなどの金属またはその合金、並びにＩＴＯなどの導電性金属酸化物が挙げられる。また、有機材料としては、ＰＥＤＯＴ：ＰＳＳなどが挙げられる。電極薄膜３の厚みは、数１０〜数１０００Å程度であることが好ましい。電極薄膜３の形成方法は、特に限定されるものではなく、蒸着法、スパッタリング法、塗料の塗布などの方法により形成することができる。   Next, as shown in FIG. 1B, an electrode thin film 3 is formed on the gate insulating layer 2. The electrode thin film 3 may be formed from an inorganic material or may be formed from an organic material. Examples of the inorganic material include metals such as Au, Pt, Mg alloy, Ca alloy, Cr, Ti, Al, and Ta, or alloys thereof, and conductive metal oxides such as ITO. Moreover, PEDOT: PSS etc. are mentioned as an organic material. The thickness of the electrode thin film 3 is preferably about several tens to several thousand liters. The formation method of the electrode thin film 3 is not specifically limited, It can form by methods, such as a vapor deposition method, sputtering method, application | coating of a coating material.

次に、図１（ｃ）に示すように、電極薄膜３の上にフォトリソグラフィー法を用いてレジスト膜５を形成し、レジスト膜５間の領域５ａをエッチングする。   Next, as shown in FIG. 1C, a resist film 5 is formed on the electrode thin film 3 by using a photolithography method, and a region 5a between the resist films 5 is etched.

上記エッチングにより、図２（ａ）に示すように、電極薄膜３が分離され、第１の下層電極３ａと、第２の下層電極３ｂが形成される。次に、右上方から第２の下層電極３ｂに電極材料のフラックス８ａを照射し、第２の下層電極３ｂの上に第２の上層電極４ｂを堆積させる。この第１の成膜工程と同時に、左上方から第１の下層電極３ａに電極材料のフラックス８ｂを照射し、第１の下層電極３ａの上に第１の上層電極４ａを堆積させる。この第２の成膜工程と、上記の第１の成膜工程を交互に行いながら第１の上層電極４ａと第２の上層電極４ｂを形成する。第１の成膜工程と第２の成膜工程は、パルス的に交互に行うことが好ましい。第１の成膜工程と第２の成膜工程を全く同時に行うと、フラックス８ａとフラックス８ｂとが干渉し合い、良好な薄膜を形成することができない。   By the etching, as shown in FIG. 2A, the electrode thin film 3 is separated, and the first lower layer electrode 3a and the second lower layer electrode 3b are formed. Next, the second lower electrode 3b is irradiated with the flux 8a of the electrode material from the upper right to deposit the second upper electrode 4b on the second lower electrode 3b. Simultaneously with the first film forming step, the first lower layer electrode 3a is deposited on the first lower layer electrode 3a by irradiating the first lower layer electrode 3a with the flux 8b of the electrode material from the upper left. The first upper layer electrode 4a and the second upper layer electrode 4b are formed while alternately performing the second film formation step and the first film formation step. The first film formation step and the second film formation step are preferably performed alternately in a pulse manner. If the first film formation step and the second film formation step are performed at the same time, the flux 8a and the flux 8b interfere with each other, and a good thin film cannot be formed.

図３は、上記の第１の成膜工程と第２の成膜工程を説明するための断面図である。図３に示すように、右上方から照射される電極材料のフラックス８ａは、第１の下層電極３ａの左側端部をマスクとして照射される。従って、図３に示す部分２ａを末端として第２の上層電極４ｂが形成される。同様に、左上方から照射される電極材料のフラックス８ｂは、第２の下層電極３ｂの右側端部をマスクとして照射される。このため、図３に示す部分２ｂを末端として第１の上層電極４ａが形成される。   FIG. 3 is a cross-sectional view for explaining the first film forming process and the second film forming process. As shown in FIG. 3, the flux 8a of the electrode material irradiated from the upper right is irradiated using the left end portion of the first lower layer electrode 3a as a mask. Accordingly, the second upper layer electrode 4b is formed with the portion 2a shown in FIG. 3 as an end. Similarly, the flux 8b of the electrode material irradiated from the upper left is irradiated using the right end portion of the second lower layer electrode 3b as a mask. Therefore, the first upper layer electrode 4a is formed with the portion 2b shown in FIG. 3 as an end.

従って、電極材料のフラックス８ａ及び８ｂの照射角度を調整することにより、図３に示す部分２ａ及び２ｂの位置を移動させることができ、第１の上層電極４ａ及び第２の上層電極４ｂの末端の位置を調整することができる。従って、フラックス８ａ及びフラックス８ｂの照射角度を調整することにより、第１の上層電極４ａと第２の上層電極４ｂの間の距離、すなわちチャネル長を調整することができる。   Therefore, by adjusting the irradiation angles of the fluxes 8a and 8b of the electrode material, the positions of the portions 2a and 2b shown in FIG. 3 can be moved, and the ends of the first upper layer electrode 4a and the second upper layer electrode 4b Can be adjusted. Therefore, the distance between the first upper layer electrode 4a and the second upper layer electrode 4b, that is, the channel length can be adjusted by adjusting the irradiation angles of the flux 8a and the flux 8b.

図７は、電極材料のフラックスを照射するための装置を説明するための模式図である。チャンバー３０内には、イオンビームガン３１及び３２が配置されており、フラックスを照射する試料３５に対し、所定の角度でフラックス８ａ及び８ｂを照射することができるように、イオンビームガン３１及び３２が設けられている。   FIG. 7 is a schematic diagram for explaining an apparatus for irradiating the flux of the electrode material. In the chamber 30, ion beam guns 31 and 32 are arranged. The ion beam guns 31 and 32 are provided so that the sample 35 to be irradiated with the flux can be irradiated with the fluxes 8a and 8b at a predetermined angle. It has been.

図８は、イオンビームガンの構造を説明するための模式図である。イオンビームガン３１の前方には、イオナイザー３３が設けられており、イオナイザー３３と試料３５には、加速電圧３４が印加されている。このように加速電圧３４を印加することにより、イオンビーム３１から照射されたフラックスを試料３５に向けて直進させることができる。すなわち、イオンビームガン３１からのフラックスに指向性をもたせることができる。なお、イオンビームガン３２も同様の構造を有している。   FIG. 8 is a schematic diagram for explaining the structure of the ion beam gun. An ionizer 33 is provided in front of the ion beam gun 31, and an acceleration voltage 34 is applied to the ionizer 33 and the sample 35. Thus, by applying the acceleration voltage 34, the flux irradiated from the ion beam 31 can be made to go straight toward the sample 35. That is, the directivity can be given to the flux from the ion beam gun 31. The ion beam gun 32 has a similar structure.

図７に示すように、イオンビームガン３１からのフラックス８ａの照射と、イオンビームガン３２からのフラックス８ｂの照射をパルス的に交互に行うことにより、第１の下層電極３ａ及び第２の下層電極３ｂの上に、第１の上層電極４ａ及び第２の上層電極４ｂを形成することができる。第１の上層電極４ａ及び第２の上層電極４ｂは、電極薄膜３と同様の材料から形成することができる。すなわち、Ａｕ、Ｐｔ、Ｍｇ合金、Ｃａ合金、Ｃｒ、Ｔｉ、Ａｌ、Ｔａなどの単体金属またはその合金、並びにＩＴＯなどの導電性金属酸化物などの無機材料、あるいはＰＥＤＯＴ：ＰＳＳなどの有機材料から形成することができる。なお、第１の下層電極３ａ及び第２の下層電極３ｂと、第１の上層電極４ａ及び第２の上層電極４ｂの材料は同じ材料である必要はなく、異なっていてもよい。   As shown in FIG. 7, the irradiation of the flux 8a from the ion beam gun 31 and the irradiation of the flux 8b from the ion beam gun 32 are alternately performed in a pulse manner, whereby the first lower layer electrode 3a and the second lower layer electrode 3b. A first upper layer electrode 4a and a second upper layer electrode 4b can be formed on the upper layer. The first upper layer electrode 4 a and the second upper layer electrode 4 b can be formed from the same material as the electrode thin film 3. That is, from a single metal such as Au, Pt, Mg alloy, Ca alloy, Cr, Ti, Al, Ta or an alloy thereof, an inorganic material such as a conductive metal oxide such as ITO, or an organic material such as PEDOT: PSS. Can be formed. The materials of the first lower layer electrode 3a and the second lower layer electrode 3b, and the first upper layer electrode 4a and the second upper layer electrode 4b do not have to be the same, and may be different.

図４は、以上のようにして第１の下層電極３ａ及び第２の下層電極３ｂの上に、第１の上層電極４ａ及び第２の上層電極４ｂを形成した後の状態を示す断面図である。図４に示すように、第１の上層電極４ａと第２の上層電極４ｂ間の距離Ｌ2は、第１の下層電極３ａと第２の下層電極３ｂ間の距離Ｌ1よりも短くすることができるので、チャネル長を狭小化することができる。従って、フォトリソグラフィー法で得られるチャネル長よりも短いチャネル長の有機ＴＦＴを作製することができる。 FIG. 4 is a sectional view showing a state after the first upper layer electrode 4a and the second upper layer electrode 4b are formed on the first lower layer electrode 3a and the second lower layer electrode 3b as described above. is there. As shown in FIG. 4, the distance L 2 between the first upper layer electrode 4a and the second upper layer electrode 4b is shorter than the distance L 1 between the first lower layer electrode 3a and the second lower layer electrode 3b. Therefore, the channel length can be reduced. Therefore, an organic TFT having a channel length shorter than that obtained by photolithography can be produced.

次に、図２（ｂ）を参照して、以上のようにして、第１の下層電極３ａ及び第２の下層電極３ｂの上に、第１の上層電極４ａ及び第２の上層電極４ｂを形成した後、第１の上層電極４ａと第２の上層電極４ｂの間の溝部６内に、有機半導体膜７を形成し、有機ＴＦＴとする。図５は、有機ＴＦＴを上から見た平面図である。   Next, referring to FIG. 2B, the first upper layer electrode 4a and the second upper layer electrode 4b are formed on the first lower layer electrode 3a and the second lower layer electrode 3b as described above. After the formation, an organic semiconductor film 7 is formed in the groove 6 between the first upper layer electrode 4a and the second upper layer electrode 4b to form an organic TFT. FIG. 5 is a plan view of the organic TFT as seen from above.

有機半導体膜７の材料は、特に限定されるものではなく、半導体の性質を示す有機物質であればよい。このようなものとして、具体的には、ペンタセン、ＣｕＰｃ（銅フタロシアニン）、ポリチオフェン、ＰＴＶ（ポリチェニレンビニレン）、オリゴチオフェン、ＭＥＨ−ＰＰＶ（ポリ〔２−メトキシ−５−（２−エチルヘキシロキシ）−１，４−フェニレンビニレン〕）、ＮＴＣＤＡ（ナフタレン四無水酢酸）、ＰＴＣＤＡ（ペリレン四無水酢酸）、アントラセン、テトラセンなどが挙げられる。   The material of the organic semiconductor film 7 is not particularly limited as long as it is an organic substance exhibiting semiconductor properties. Specifically, pentacene, CuPc (copper phthalocyanine), polythiophene, PTV (polychenylene vinylene), oligothiophene, MEH-PPV (poly [2-methoxy-5- (2-ethylhexyloxy) ) -1,4-phenylene vinylene]), NTCDA (naphthalene tetraacetic anhydride), PTCDA (perylene tetraacetic anhydride), anthracene, tetracene and the like.

有機半導体膜７は、塗料を塗布する方法により形成してもよいし、蒸着法、スパッタリング法などで形成してもよい。塗料を塗布する方法としては、ディッピング法、キャスト法、バーコート法、スピンコート法、スプレー法、インクジェット法、及び印刷法などの方法を用いることができる。   The organic semiconductor film 7 may be formed by a method of applying a paint, or may be formed by a vapor deposition method, a sputtering method, or the like. As a method for applying the paint, methods such as a dipping method, a cast method, a bar coating method, a spin coating method, a spray method, an ink jet method, and a printing method can be used.

以上のように、本発明に従えば、フォトリソグラフィー法により形成される第１及び第２の下層電極３ａ及び３ｂ間の距離よりも、短いチャネル長（第１及び第２の上層電極４ａ及び４ｂ間の距離）を形成することができる。従って、従来よりも短いチャネル長の有機ＴＦＴを容易に形成することができる。   As described above, according to the present invention, the channel length (first and second upper layer electrodes 4a and 4b is shorter than the distance between the first and second lower layer electrodes 3a and 3b formed by photolithography. Distance). Therefore, it is possible to easily form an organic TFT having a channel length shorter than the conventional one.

図１０は、飽和電圧と易動度（モビリティ）との関係を示す図である。図１０においては、チャネル長Ｌを５０μｍ、３０μｍ、２０μｍ、１０μｍ、１μｍ、及び０．１μｍと変化させた場合の、飽和電圧と易動度との関係を示している。図１０から明らかなように、チャネル長Ｌを小さくすることにより、僅かな飽和電圧の変化で易動度を大きく変化させることができる。従って、チャネル長Ｌを短くすることにより、ＴＦＴ特性を高めることができる。   FIG. 10 is a diagram illustrating the relationship between the saturation voltage and mobility. FIG. 10 shows the relationship between the saturation voltage and the mobility when the channel length L is changed to 50 μm, 30 μm, 20 μm, 10 μm, 1 μm, and 0.1 μm. As is apparent from FIG. 10, by reducing the channel length L, the mobility can be changed greatly with a slight change in saturation voltage. Therefore, the TFT characteristics can be improved by shortening the channel length L.

本発明の有機ＴＦＴは、例えば、有機エレクトロルミネッセンス素子（有機ＥＬ素子）を用いた表示装置に用いることができる。   The organic TFT of the present invention can be used, for example, in a display device using an organic electroluminescence element (organic EL element).

図６は、本発明の有機ＴＦＴ１０と、有機ＥＬ素子２０を同一基板上に形成した一実施例を示す断面図である。図６に示すように、有機ＴＦＴ１０は、第１の下層電極３ａと第１の上層電極４ａとから形成されるドレイン電極と、第２の下層電極３ｂと第２上層電極４ｂから形成されソース電極を有しており、これらの電極はゲート絶縁層２の上に形成されている。また、ドレイン電極とソース電極間に設けられた有機半導体膜７に、ゲート絶縁層２を介して接するようにゲート電極１が設けられている。ドレイン電極中の第１の下層電極３ａは、有機ＥＬ素子２０の陽極２１に接続されている。陽極２１の上には、正孔輸送層２２及び発光層２３が形成されており、発光層２３の上に陰極２３が形成されている。なお、第１の下層電極３ａと陽極２１は一体的に形成してもよい。   FIG. 6 is a cross-sectional view showing an embodiment in which the organic TFT 10 of the present invention and the organic EL element 20 are formed on the same substrate. As shown in FIG. 6, the organic TFT 10 includes a drain electrode formed from the first lower layer electrode 3a and the first upper layer electrode 4a, and a source electrode formed from the second lower layer electrode 3b and the second upper layer electrode 4b. These electrodes are formed on the gate insulating layer 2. Further, the gate electrode 1 is provided so as to be in contact with the organic semiconductor film 7 provided between the drain electrode and the source electrode through the gate insulating layer 2. The first lower layer electrode 3 a in the drain electrode is connected to the anode 21 of the organic EL element 20. A hole transport layer 22 and a light emitting layer 23 are formed on the anode 21, and a cathode 23 is formed on the light emitting layer 23. The first lower layer electrode 3a and the anode 21 may be integrally formed.

有機ＴＦＴ１０のドレイン電極の電圧が、陽極２１に印加されることにより、有機ＥＬ素子を駆動させることができる。   The voltage of the drain electrode of the organic TFT 10 is applied to the anode 21, whereby the organic EL element can be driven.

有機ＴＦＴ１０における有機半導体膜７は、一般に正孔輸送性材料を用いて形成されるので、有機半導体膜７を形成する際に、同時に同じ材料を用いて正孔輸送層２２を形成することができる。従って、有機ＥＬ素子を用いた表示装置に有機ＴＦＴを用いれば、より簡易な工程で有機ＥＬ素子を製造することができる。   Since the organic semiconductor film 7 in the organic TFT 10 is generally formed using a hole transporting material, the hole transport layer 22 can be formed simultaneously using the same material when forming the organic semiconductor film 7. . Therefore, if an organic TFT is used in a display device using an organic EL element, the organic EL element can be manufactured by a simpler process.

図９は、有機ＥＬ素子４０を用いた表示装置の駆動回路を示す図である。図９に示すように、有機ＥＬ素子４０の電極に、ドライバ素子４１のドレイン電極が接続されている。ドライバ素子４１のゲート電極には、スイッチング素子４２のドレイン電極が接続されており、このドレイン電極にはキャパシタ４３が接続されている。本発明の有機ＴＦＴは、このようなドライバ素子４１に用いることができ、また、スイッチング素子４２にも用いることができる。   FIG. 9 is a diagram showing a drive circuit of a display device using the organic EL element 40. As shown in FIG. As shown in FIG. 9, the drain electrode of the driver element 41 is connected to the electrode of the organic EL element 40. A drain electrode of the switching element 42 is connected to the gate electrode of the driver element 41, and a capacitor 43 is connected to the drain electrode. The organic TFT of the present invention can be used for such a driver element 41 and also for the switching element 42.

本発明に従う有機薄膜トランジスタの製造工程の一実施例を示す断面図。Sectional drawing which shows one Example of the manufacturing process of the organic thin-film transistor according to this invention. 本発明に従う有機薄膜トランジスタの製造工程の一実施例を示す断面図。Sectional drawing which shows one Example of the manufacturing process of the organic thin-film transistor according to this invention. 本発明における第１の成膜工程及び第２の成膜工程を説明するための断面図。Sectional drawing for demonstrating the 1st film-forming process and 2nd film-forming process in this invention. 本発明における第１の成膜工程及び第２の成膜工程を説明するための断面図。Sectional drawing for demonstrating the 1st film-forming process and 2nd film-forming process in this invention. 本発明に従う有機薄膜トランジスタの一実施例の平面図。The top view of one Example of the organic thin-film transistor according to this invention. 本発明の有機薄膜トランジスタと有機エレクトロルミネッセンス素子を同一基板上に形成状態を示す断面図。Sectional drawing which shows the state in which the organic thin-film transistor and organic electroluminescent element of this invention are formed on the same board | substrate. 本発明における電極材料のフラックスの照射装置の一例を示す模式図。The schematic diagram which shows an example of the irradiation apparatus of the flux of the electrode material in this invention. 図７に示す装置におけるイオンビームガンを説明するための模式図。The schematic diagram for demonstrating the ion beam gun in the apparatus shown in FIG. 有機エレクトロルミネッセンス素子を用いた表示装置に有機薄膜トランジスタ素子を用いた回路の一例を示す図。The figure which shows an example of the circuit which used the organic thin-film transistor element for the display apparatus using an organic electroluminescent element. 薄膜トランジスタの飽和電圧と易動度との関係を示す図。The figure which shows the relationship between the saturation voltage of a thin-film transistor, and mobility.

符号の説明Explanation of symbols

１…ゲート電極
２…ゲート絶縁層
３…電極薄膜
３ａ…第１の下層電極
３ｂ…第２の下層電極
４ａ…第１の上層電極
４ｂ…第２の上層電極
５…レジスト
６…第１の上層電極と第２の上層電極間の溝部
７…有機半導体膜
８ａ，８ｂ…電極材料のフラックス
１０…有機薄膜トランジスタ
２０…有機エレクトロルミネッセンス素子
２１…陽極
２２…正孔輸送層
２３…発光層
２４…陰極
３１，３２…イオンビームガン
４０…有機エレクトロルミネッセンス素子
４１…ドライバ素子
４２…スイッチング素子 DESCRIPTION OF SYMBOLS 1 ... Gate electrode 2 ... Gate insulating layer 3 ... Electrode thin film 3a ... 1st lower layer electrode 3b ... 2nd lower layer electrode 4a ... 1st upper layer electrode 4b ... 2nd upper layer electrode 5 ... Resist 6 ... 1st upper layer Groove between electrode and second upper layer electrode 7 ... Organic semiconductor film 8a, 8b ... Electrode material flux 10 ... Organic thin film transistor 20 ... Organic electroluminescence device 21 ... Anode 22 ... Hole transport layer 23 ... Light emitting layer 24 ... Cathode 31 , 32 ... Ion beam gun 40 ... Organic electroluminescence element 41 ... Driver element 42 ... Switching element

Claims (2)

左右に対向して設けられるソース電極及びドレイン電極と、該ソース電極及びドレイン電極間に形成された溝部内に配置される有機半導体膜と、前記ソース電極及び前記ドレイン電極の間の前記有機半導体膜からなるチャネル領域にゲート絶縁膜を介して接するように設けられるゲート電極とを備える有機薄膜トランジスタを製造する方法であって、
基板上の右側に第１の下層電極を形成し、左側に第２の下層電極を形成する工程と、
前記第１の下層電極の左側端部をマスクとして、右上方から前記第２の下層電極に電極材料のフラックスを照射し、前記第２の下層電極の上に第２の上層電極を堆積させる第１の成膜と、前記第２の下層電極の右側端部をマスクとして、左上方から前記第１の下層電極に電極材料のフラックスを照射し、前記第１の下層電極の上に第１の上層電極を堆積させる第２の成膜とを交互に行い、前記第１の下層電極の上に第１の上層電極を形成し、前記第２の下層電極の上に第２の上層電極を形成する工程と、
前記第１の下層電極と前記第１の上層電極から構成される電極及び前記第２の下層電極と前記第２の上層電極から構成される電極をそれぞれ前記ソース電極及び前記ドレイン電極とし、前記ソース電極及び前記ドレイン電極間の溝部に前記有機半導体膜を形成する工程とを備えることを特徴とする有機薄膜トランジスタの製造方法。 A source electrode and a drain electrode provided facing left and right, an organic semiconductor film disposed in a groove formed between the source electrode and the drain electrode, and the organic semiconductor film between the source electrode and the drain electrode A method for producing an organic thin film transistor comprising a gate electrode provided so as to be in contact with a channel region comprising a gate insulating film,
Forming a first lower layer electrode on the right side of the substrate and forming a second lower layer electrode on the left side;
A second upper layer electrode is deposited on the second lower layer electrode by irradiating the second lower layer electrode with a flux of electrode material from the upper right using the left end of the first lower layer electrode as a mask. 1, and using the right end of the second lower layer electrode as a mask, the first lower layer electrode is irradiated with a flux of an electrode material from the upper left, and the first lower electrode is formed on the first lower layer electrode. The second film formation for depositing the upper layer electrode is alternately performed, the first upper layer electrode is formed on the first lower layer electrode, and the second upper layer electrode is formed on the second lower layer electrode And the process of
The electrode composed of the first lower layer electrode and the first upper layer electrode and the electrode composed of the second lower layer electrode and the second upper layer electrode are used as the source electrode and the drain electrode, respectively, and the source And a step of forming the organic semiconductor film in a groove between the electrode and the drain electrode. 前記基板が、前記ゲート電極の上に前記ゲート絶縁膜を形成した基板であることを特徴とする請求項１に記載の有機薄膜トランジスタの製造方法。   2. The method of manufacturing an organic thin film transistor according to claim 1, wherein the substrate is a substrate in which the gate insulating film is formed on the gate electrode.
JP2004102370A 2004-03-31 2004-03-31 Method for producing organic thin film transistor Expired - Fee Related JP4353842B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004102370A JP4353842B2 (en) 2004-03-31 2004-03-31 Method for producing organic thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004102370A JP4353842B2 (en) 2004-03-31 2004-03-31 Method for producing organic thin film transistor

Publications (2)

Publication Number Publication Date
JP2005286278A JP2005286278A (en) 2005-10-13
JP4353842B2 true JP4353842B2 (en) 2009-10-28

Family

ID=35184272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004102370A Expired - Fee Related JP4353842B2 (en) 2004-03-31 2004-03-31 Method for producing organic thin film transistor

Country Status (1)

Country Link
JP (1) JP4353842B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7923718B2 (en) * 2006-11-29 2011-04-12 Xerox Corporation Organic thin film transistor with dual layer electrodes
JP2008205144A (en) * 2007-02-20 2008-09-04 Sony Corp Pattern forming method and method of manufacturing semiconductor device
JP2008300612A (en) * 2007-05-31 2008-12-11 Panasonic Corp Display device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2005286278A (en) 2005-10-13

Similar Documents

Publication Publication Date Title
US8008115B2 (en) Thin film transistor and method for producing the same
US8030642B2 (en) Organic thin film transistor, method of manufacturing the same, and flat panel display having the same
US7285795B2 (en) Vertical field-effect transistor, method of manufacturing the same, and display device having the same
CN100593869C (en) Flat panel display and manufacturing method of flat panel display
JP4652951B2 (en) ORGANIC LIGHT EMITTING ELEMENT AND METHOD FOR PRODUCING THE ORGANIC LIGHT EMITTING ELEMENT
TWI429084B (en) Making organic thin film transistor array panels
US20070024766A1 (en) Organic thin film transistor display panel
US20060060855A1 (en) Organic thin film transistor and flat panel display including the same
US20070058101A1 (en) Liquid crystal display device
US20170149001A1 (en) Method for Producing an Organic Transistor and Organic Transistor
US20050287719A1 (en) Organic thin film transistor array panel and manufacturing method thereof
JP4391451B2 (en) MANUFACTURING METHOD FOR SUBSTRATE HAVING THIN FILM TRANSISTOR, SUBSTRATE HAVING THIN FILM TRANSISTOR PRODUCED BY THE METHOD, MANUFACTURING METHOD FOR PANEL DISPLAY DEVICE, AND FLAT DISPLAY DEVICE MANUFACTURING THE SAME
US20060051888A1 (en) Method of fabricating organic light emitting display and display fabricated by the method
JP2011515844A (en) Organic thin film transistor
US7405120B2 (en) Method of forming a gate insulator and thin film transistor incorporating the same
US8076733B2 (en) Flat panel display device having an organic thin film transistor and method of manufacturing the same
JP4569207B2 (en) Method for manufacturing field effect transistor
JP4826074B2 (en) Field effect transistor
US20060255336A1 (en) Thin film transistor and method of manufacturing the same
JP4353842B2 (en) Method for producing organic thin film transistor
US7960207B2 (en) Organic thin film transistor and method of fabricating the same
KR100719569B1 (en) Flat display apparatus
JP2005294286A (en) Organic thin-film transistor and method of manufacturing the same
KR20070071412A (en) Method for manufacturing thin film transistor and display substrate having the thin film transistor
KR100659096B1 (en) Organic tft, flat panel display therewith, and manufacturing method of the organic tft

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090630

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090728

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees