KR20070071412A - Method for manufacturing thin film transistor and display substrate having the thin film transistor - Google Patents

Method for manufacturing thin film transistor and display substrate having the thin film transistor Download PDF

Info

Publication number
KR20070071412A
KR20070071412A KR1020050134815A KR20050134815A KR20070071412A KR 20070071412 A KR20070071412 A KR 20070071412A KR 1020050134815 A KR1020050134815 A KR 1020050134815A KR 20050134815 A KR20050134815 A KR 20050134815A KR 20070071412 A KR20070071412 A KR 20070071412A
Authority
KR
South Korea
Prior art keywords
electrode
source
layer
gate
switching element
Prior art date
Application number
KR1020050134815A
Other languages
Korean (ko)
Inventor
정관욱
장영진
심승환
김현대
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050134815A priority Critical patent/KR20070071412A/en
Publication of KR20070071412A publication Critical patent/KR20070071412A/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0209Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0257Reduction of after-image effects

Abstract

A method for manufacturing a switching device and a display substrate are provided to improve the generation of vertical afterimages on a display screen by reducing a leakage current by improving on/off driving characteristics of the switching device. A gate electrode is formed on a base substrate. A channel part(122) is formed in correspondence to the gate electrode, and is formed by stacking an active layer(122a) made of an amorphous silicon and an ohmic contact layer(122b) made of an n+ amorphous silicon. A source electrode and a drain electrode separated from the source electrode are formed on the channel part. The active layer corresponding to a separation part of the source electrode and the drain electrode is crystallized.

Description

스위칭 소자의 제조 방법 및 표시 기판{METHOD FOR MANUFACTURING THIN FILM TRANSISTOR AND DISPLAY SUBSTRATE HAVING THE THIN FILM TRANSISTOR}Method for manufacturing a switching device and a display substrate {METHOD FOR MANUFACTURING THIN FILM TRANSISTOR AND DISPLAY SUBSTRATE HAVING THE THIN FILM TRANSISTOR}

도 1은 본 발명의 실시예에 따른 전계발광 표시 기판에 대한 평면도이다. 1 is a plan view of an electroluminescent display substrate according to an exemplary embodiment of the present invention.

도 2는 도 1에 도시된 I-I' 라인을 따라 절단한 단면도이다. FIG. 2 is a cross-sectional view taken along the line II ′ of FIG. 1.

도 3 내지 도 9은 도 2에 도시된 전계발광 표시기판의 제조 방법을 설명하기 위한 공정도들이다. 3 through 9 are process diagrams for describing a method of manufacturing the electroluminescent display substrate illustrated in FIG. 2.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 전계발광 표시기판 112 : 제2 게이트 전극 100: electroluminescent display substrate 112: second gate electrode

122 : 제2 채널부 122a : 활성층122: second channel portion 122a: active layer

122b : 오믹 콘택층 123 : 제1 영역122b: ohmic contact layer 123: first region

124 : 제2 영역 150 : 화소 전극124: second region 150: pixel electrode

170 :전계 발광층 180 : 공통 전극170: electroluminescent layer 180: common electrode

본 발명은 스위칭 소자의 제조 방법 및 표시 기판에 관한 것으로, 보다 상세하게는 표시 화면의 세로줄 잔상을 개선하기 위한 스위칭 소자의 제조 방법 및 표 시 기판에 관한 것이다.The present invention relates to a method for manufacturing a switching element and a display substrate, and more particularly, to a method for manufacturing a switching element and a display substrate for improving a vertical afterimage of a display screen.

유기전계발광소자(Organic Light Emitting Diode)는 두 개의 전극과 상기 전극 사이에 위치하는 발광층을 포함하며, 하나의 전극으로부터 주입된 전자(electron)와 다른 전극으로부터 주입된 정공(hole)이 상기 발광층에서 결합하여 여기자(exciton)를 형성하고, 상기 여기자가 에너지를 방출하면서 발광한다. 유기전계발광소자는 수동 매트릭스 방식과 능동 매트릭스 방식으로 분류된다.An organic light emitting diode (OLED) includes a light emitting layer positioned between two electrodes and the electrode, and electrons injected from one electrode and holes injected from another electrode are formed in the light emitting layer. They combine to form excitons, which emit light while releasing energy. The organic light emitting display device is classified into a passive matrix type and an active matrix type.

현재 상용화되어 있는 제품은 대부분 수동 매트릭스 방식의 유기전계발광 소자(Passive Matrix Organic Light Emitting Diode)로, 직교하는 양극배선과 음극배선 사이에 유기물이 삽입되어 있는 단순한 구조이다. 그러나 소비전력이 높아 대면적화가 어렵고 고해상도 제작이 어렵다는 단점이 있다. Most of the products currently commercialized are passive matrix organic light emitting diodes (Passive Matrix Organic Light Emitting Diode), a simple structure in which organic material is inserted between orthogonal anode wiring and cathode wiring. However, due to the high power consumption, large area is difficult and high resolution is difficult.

능동 매트릭스 방식 유기전계발광소자(Active Matrix Organic Light Emitting Diode, 이하 AMOLED)는 각 화소를 스위칭하는 소자(thin film transistor)를 가지며, 스위칭 소자를 이용하여 각각의 화소를 조절하므로 소비전력이 적고 우수한 화질을 얻을 수 있다는 장점이 있다. Active Matrix Organic Light Emitting Diodes (AMOLEDs) have thin film transistors that switch each pixel, and each pixel is controlled using a switching element, so power consumption is low and image quality is excellent. There is an advantage that can be obtained.

한편, 유기전계발광소자는 전류량에 따라 휘도가 증가하는 특성을 갖기 때문에, AMOLED를 구동시키기 위해서는 최소한 두 개 이상의 TFT가 사용된다. 하나는 스위칭 TFT이며 다른 하나는 전류제어를 위한 구동 TFT이다. AMOLED의 트랜지스터로는 출력전류가 큰 다결정 실리콘 TFT를 개발중이다. 다결정 실리콘을 형성하기 위하여 사용되는 고상 결정화(Solid phase crystallization,이하 SPC)법은 단순한 열처리만으로 다결정 실리콘 박막을 얻을 수 있지만, 열처리 온도가 600도 이상의 고온이고 열처리 시간도 너무 길어서 유리를 베이스 기판으로 사용하기 어렵다는 단점이 있다. 따라서, 다결정 실리콘(Poly-Si)TFT를 제조하기 위하여 저온에서 되도록 짧은 시간 내에 다결정 실리콘을 얻기 위한 여러 가지 결정화 방법(Low Temperature Poly-Si)이 연구되고 있다. On the other hand, at least two TFTs are used to drive the AMOLED because the organic light emitting diode has a characteristic of increasing brightness according to the amount of current. One is a switching TFT and the other is a driving TFT for current control. AMOLED transistors are developing polycrystalline silicon TFTs with large output currents. The solid phase crystallization (SPC) method used to form polycrystalline silicon can obtain a polycrystalline silicon thin film by simple heat treatment, but the heat treatment temperature is higher than 600 degrees and the heat treatment time is too long to use glass as the base substrate. The disadvantage is that it is difficult to do. Therefore, various crystallization methods (Low Temperature Poly-Si) have been studied for obtaining polycrystalline silicon at a low temperature as short as possible in order to prepare poly-silicon (Poly-Si) TFT.

한편, AMOLED의 스위칭 소자는 게이트 배선으로부터 연장된 게이트 전극과, 소스 배선으로부터 연장된 소스 전극과, 소스 전극으로부터 소정간격 이격되며, 전계발광소자와 전기적으로 연결된 드레인 전극과, 상기 게이트 전극과 상기 소스 전극 및 드레인 전극 사이에 형성된 채널부를 포함한다. On the other hand, the switching element of the AMOLED includes a gate electrode extending from the gate wiring, a source electrode extending from the source wiring, a drain electrode spaced a predetermined distance from the source electrode, and electrically connected to an electroluminescent device, the gate electrode and the source. And a channel portion formed between the electrode and the drain electrode.

다결정 실리콘은 비정질 실리콘에 비해 밴드갭 에너지가 낮으므로, 채널부 전체를 다결정 실리콘으로 형성할 경우, 트랩에 의한 천이, 직접 천이 등의 문제가 발생한다. 이 때, 전자-정공쌍이 각각 드레인/소스 영역으로 이동하여 누설전류의 증가를 유발한다. 또한, 게이트 전극과 드레인 전극의 중첩 영역에서 형성되는 높은 전기장에 의해 에너지 밴드가 크게 휘어짐으로써 밴드 간 천이(band to band tunneling)가 증가한다. 밴드간 천이의 증가는 게이트 유도 드레인 누설전류(GIDL- Gate induced drain leakage)의 증가를 유발시킨다. 이에 따라, 표시 화면에 세로줄 잔상이 발생하는 문제점이 있다.Since polycrystalline silicon has a lower bandgap energy than amorphous silicon, when the entire channel portion is formed of polycrystalline silicon, problems such as transition due to traps and direct transition occur. At this time, the electron-hole pairs respectively move to the drain / source region, causing an increase in leakage current. In addition, the band of band tunneling increases due to the large bending of the energy band due to the high electric field formed in the overlapping region of the gate electrode and the drain electrode. Increasing the transition between bands causes an increase in the gate induced drain leakage (GIDL). Accordingly, there is a problem in that vertical afterimages occur on the display screen.

이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 세로줄 잔상을 개선하기 위한 스위칭 소자의 제조 방법을 제공하는 것이다.Accordingly, the technical problem of the present invention is to solve such a conventional problem, and an object of the present invention is to provide a method of manufacturing a switching device for improving vertical afterimages.

본 발명의 다른 목적은 상기한 스위칭 소자의 제조 방법을 이용하여 제조한 표시 기판을 제공하는 것이다.Another object of the present invention is to provide a display substrate manufactured using the above-described method for manufacturing a switching element.

상기한 본 발명의 목적을 실현하기 위하여 일실시예에 따른 스위칭 소자의 제조 방법은 베이스 기판 위에 게이트 전극을 형성하는 단계와, 상기 게이트 전극에 대응하여 형성되며, 비정질 실리콘으로 이루어진 활성층 및 n+ 비정질 실리콘으로 이루어진 오믹 콘택층이 순차적으로 적층된 채널부를 형성하는 단계와, 상기 채널부 위에 소스 전극 및 상기 소스 전극으로부터 소정간격 이격된 드레인 전극을 형성하는 단계와, 상기 소스 전극 및 드레인 전극의 이격부에 대응하는 활성층을 결정화시키는 단계를 포함한다.According to one or more exemplary embodiments, a method of manufacturing a switching device includes forming a gate electrode on a base substrate, an active layer formed of amorphous silicon, and an n + amorphous silicon. Forming a channel portion in which an ohmic contact layer is sequentially stacked; forming a source electrode and a drain electrode spaced a predetermined distance from the source electrode on the channel portion; Crystallizing the corresponding active layer.

상기한 본 발명의 다른 목적을 실현하기 위하여 일실시예에 따른 표시 기판은, 게이트 배선, 소스 배선, 스위칭 소자, 바이어스 전압 배선, 구동소자 및 발광소자를 포함한다. 상기 게이트 배선은 제1 방향으로 연장된다. 상기 소스 배선은 상기 제1 방향과 교차하는 제2 방향으로 연장된다. 상기 스위칭 소자는 상기 게이트 배선과 상기 소스 배선에 연결된다. 상기 바이어스 전압 배선은 상기 소스 배선과 인접하고 상기 제2 방향으로 연장된다. 상기 구동소자는 상기 바이어스 전압 배선과 연결된 소스 전극과 상기 스위칭 소자와 연결된 게이트 전극을 포함한다. 상기 발광소자는 상기 구동 소자의 드레인 전극과 연결된다. 상기 구동 소자의 제1 채널부는 상기 소스 및 드레인 전극에 대응하여 비정질 실리콘으로 이루어진 제1 영역과 상기 소스 및 드레인 전극의 이격부에 대응하여 다결정 실리콘으로 이루어 진 제2 영역을 포함한다.In order to realize the above object of the present invention, the display substrate according to the exemplary embodiment includes a gate wiring, a source wiring, a switching element, a bias voltage wiring, a driving element, and a light emitting element. The gate wiring extends in the first direction. The source wiring extends in a second direction crossing the first direction. The switching element is connected to the gate wiring and the source wiring. The bias voltage wiring is adjacent to the source wiring and extends in the second direction. The driving device includes a source electrode connected to the bias voltage line and a gate electrode connected to the switching element. The light emitting device is connected to the drain electrode of the driving device. The first channel portion of the driving device may include a first region made of amorphous silicon corresponding to the source and drain electrodes, and a second region made of polycrystalline silicon corresponding to a spaced portion of the source and drain electrodes.

이러한 스위칭 소자의 제조 방법 및 표시 기판에 의하면, 스위칭 소자의 온/오프 구동 특성이 개선되어 누설 전류가 감소하므로 표시 화면의 세로줄 잔상 발생을 개선 할 수 있다. According to the method of manufacturing the switching device and the display substrate, the on / off driving characteristics of the switching device are improved to reduce the leakage current, thereby improving the generation of afterimages on the display screen.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings, it will be described in detail the present invention.

도면에서 여러 층(또는 막) 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 관점에서 설명하였고, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라, 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 의미한다. In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. As described in the drawing, when it is described from an observer's point of view, when a part such as a layer, a film, an area, or a plate is "on" another part, it is not only when another part is "directly" but also another part in between. It also includes the case. On the contrary, when a part is "just above" another part, it means that there is no other part in the middle.

도 1은 본 발명의 실시예에 따른 전계발광 표시기판에 대한 평면도이다. 1 is a plan view of an electroluminescent display substrate according to an exemplary embodiment of the present invention.

도 1을 참조하면, 상기 전계발광 표시기판은 복수의 소스 배선(DL)들과, 복수의 게이트 배선(GL)들과, 복수의 바이어스 전압 배선(VL)들에 의해 정의되는 복수의 화소부(P)들을 포함한다.Referring to FIG. 1, the electroluminescent display substrate includes a plurality of pixel portions defined by a plurality of source lines DL, a plurality of gate lines GL, and a plurality of bias voltage lines VL. P).

상기 소스 배선(DL)들 및 바이어스 전압 배선(VL)들은 제1 방향으로 연장되고, 상기 게이트 배선(GL)들은 상기 제1 방향과 교차하는 제2 방향으로 연장된다.The source lines DL and the bias voltage lines VL extend in a first direction, and the gate lines GL extend in a second direction crossing the first direction.

각각의 화소부(P)에는 제1 스위칭 소자(TFT1), 제2 스위칭 소자(TFT2), 스토리지 캐패시터(CST) 및 전계발광소자(EL)들이 형성된다. In each pixel portion P, a first switching element TFT1, a second switching element TFT2, a storage capacitor CST, and an electroluminescent element EL are formed.

상기 제1 스위칭 소자(TFT1)는 상기 게이트 배선(GL)과 연결된 제1 게이트 전극(111), 상기 소스 배선(DL)과 연결된 제1 소스 전극(131), 상기 스토리지 캐패시터(CST) 및 제2 스위칭 소자(TFT2)와 공통으로 연결된 제1 드레인 전극(132)을 포함한다. 또한, 상기 제1 스위칭 소자(TFT1)는 상기 제1 게이트 전극(111)과, 상기 제1 소스 및 드레인 전극(131, 132) 사이에 형성된 제1 채널부(121)를 포함한다.The first switching element TFT1 includes a first gate electrode 111 connected to the gate line GL, a first source electrode 131 connected to the source line DL, the storage capacitor CST, and a second The first drain electrode 132 is connected to the switching element TFT2 in common. In addition, the first switching element TFT1 includes the first gate electrode 111 and a first channel portion 121 formed between the first source and drain electrodes 131 and 132.

상기 제2 스위칭 소자(TFT2)는 상기 제1 드레인 전극(132)과 연결된 제2 게이트 전극(112), 상기 바이어스 전압 배선(VL)과 연결된 제2 소스 전극(133) 및 상기 전계발광소자(EL)와 연결된 제2 드레인 전극(134)을 포함한다. 또한, 상기 제2 스위칭 소자(TFT2)는 상기 제2 게이트 전극(112)과, 상기 제2 소스 및 드레인 전극(133, 134) 사이에 형성된 제2 채널부(122)를 포함한다. 상기 제2 스위칭 소자(TFT2)는 상기 전계발광소자(EL)를 구동하는 구동 소자이다.The second switching element TFT2 may include a second gate electrode 112 connected to the first drain electrode 132, a second source electrode 133 connected to the bias voltage line VL, and the electroluminescent element EL. ) And a second drain electrode 134 connected thereto. In addition, the second switching element TFT2 includes the second gate electrode 112 and a second channel portion 122 formed between the second source and drain electrodes 133 and 134. The second switching element TFT2 is a driving element for driving the electroluminescent element EL.

상기 스토리지 캐패시터(CST)는 상기 제1 드레인 전극(132)과 제1 콘택홀(141)을 통해 전기적으로 접촉하고, 상기 제2 게이트 전극(112)과 연결된 제1 전극(113) 및 상기 바이어스 전압 배선(VL)과 연결된 제2 전극(135)을 포함한다. The storage capacitor CST is in electrical contact with the first drain electrode 132 and the first contact hole 141, and the first electrode 113 and the bias voltage connected to the second gate electrode 112. The second electrode 135 is connected to the wiring VL.

상기 전계발광소자(EL)는 상기 제2 드레인 전극(134)과 연결되는 화소 전극(150)과, 공통 전극(미도시)과, 상기 화소 전극(150)과 공통 전극(미도시) 사이에 개재된 전계 발광층(170)을 포함한다. The electroluminescent device EL is interposed between a pixel electrode 150 connected to the second drain electrode 134, a common electrode (not shown), and the pixel electrode 150 and a common electrode (not shown). The electroluminescent layer 170.

상기 화소부(P)의 구동 방식은 다음과 같다. 상기 게이트 배선(GL)으로부터 게이트 신호가 인가되면 상기 제1 스위칭 소자(TFT1)는 턴-온 되어 상기 소스 배선 (DL)으로부터 전달된 소스 신호는 상기 제1 스위칭 소자(TFT1)를 경유하여 상기 제2 스위칭 소자(TFT2)를 턴-온 시키고, 상기 스토리지 캐패시터(CST)에 충전된다. The driving method of the pixel portion P is as follows. When a gate signal is applied from the gate line GL, the first switching element TFT1 is turned on so that the source signal transferred from the source wiring DL is passed through the first switching element TFT1. The second switching element TFT2 is turned on and charged in the storage capacitor CST.

상기 제2 스위칭 소자(TFT2)는 턴-온 됨에 따라, 상기 제1 스위칭 소자(TFT1)를 경유한 소스 전압은 상기 바이어스 전압 배선(VL)으로부터 전달된 바이어스 전압에 기초하여 상기 전계발광소자(EL)에 전달된다. 이에 의해 상기 전계발광소자(EL)는 소정 밝기의 광을 발광한다. As the second switching element TFT2 is turned on, the source voltage via the first switching element TFT1 is based on the bias voltage transferred from the bias voltage line VL. Is delivered). As a result, the EL device emits light having a predetermined brightness.

도 2는 도 1에 도시된 I-I' 라인을 따라 절단한 단면도이다. FIG. 2 is a cross-sectional view taken along the line II ′ of FIG. 1.

도 1 및 도 2를 참조하면, 상기 전계발광 표시기판은 베이스 기판(101)을 포함한다. 상기 베이스 기판(101) 위에는 소스 배선(DL)들과, 게이트 배선(GL)들과, 바이어스전압 배선(VL)들, 제1 스위칭 소자(TFT1), 제2 스위칭 소자(TFT2), 스토리지 캐패시터(CST) 및 전계발광소자(EL)가 형성된다. 1 and 2, the electroluminescent display substrate includes a base substrate 101. The source wiring DL, the gate wiring GL, the bias voltage wiring VL, the first switching device TFT1, the second switching device TFT2, and a storage capacitor are disposed on the base substrate 101. CST) and the electroluminescent element EL are formed.

구체적으로, 상기 제2 스위칭 소자(TFT2)는 상기 베이스 기판(101)위에 형성된 제2 게이트 전극(112)과, 상기 제2 게이트 전극(112) 위에 형성된 제2 채널부(122)와, 상기 제2 채널부(122) 위에 형성된 제2 소스 및 드레인 전극(133, 134)을 포함한다. In detail, the second switching element TFT2 includes a second gate electrode 112 formed on the base substrate 101, a second channel portion 122 formed on the second gate electrode 112, and the second switching element TFT2. And second source and drain electrodes 133 and 134 formed on the two channel portions 122.

상기 제2 채널부(122)는 상기 제2 소스 전극(133) 및 제2 드레인 전극(134)에 대응하는 제1 영역(123)과 상기 제2 소스 전극(133) 및 제2 드레인 전극(134)의 이격부에 대응하는 제2 영역(124)을 포함한다.The second channel part 122 may include a first region 123 corresponding to the second source electrode 133 and a second drain electrode 134, and the second source electrode 133 and a second drain electrode 134. And a second region 124 corresponding to the spaced portion.

상기 제1 영역(123)은 비정질 실리콘으로 이루어진 활성층(122a)과 n+이온이 고농도로 도핑된 비정질 실리콘으로 이루어진 오믹 콘택층(122b)이 순차적으로 적 층된 구조로 이루어진다. 상기 제2 영역(124)은 상기 제1 영역의 활성층(122a)과 연결되어 형성되며, 다결정 실리콘(Poly-Si)으로 이루어진다. The first region 123 has a structure in which an active layer 122a made of amorphous silicon and an ohmic contact layer 122b made of amorphous silicon doped with a high concentration of n + ions are sequentially stacked. The second region 124 is connected to the active layer 122a of the first region and is made of poly-silicon (Poly-Si).

도 2에는 도시하지 않았으나, 상기 제1 스위칭 소자(TFT1)의 제1 채널부(121)도 상기 제2 채널부(122)와 동일한 구조로 형성된다. Although not shown in FIG. 2, the first channel portion 121 of the first switching element TFT1 is also formed in the same structure as the second channel portion 122.

상기 제2 게이트 전극(112)과 상기 제2 채널부(122) 사이에는 게이트 절연층(102)이 형성되고, 상기 제2 소스 및 드레인 전극(133, 134) 위에는 패시베이션층(103)이 형성된다. A gate insulating layer 102 is formed between the second gate electrode 112 and the second channel portion 122, and a passivation layer 103 is formed on the second source and drain electrodes 133 and 134. .

상기 스토리지 캐패시터(CST)는 상기 베이스 기판(101)위에 형성된 제1 전극(113)과, 상기 제1 전극(113)위에 형성된 상기 게이트 절연층(102)과, 상기 게이트 절연층(102) 위에 형성된 제2 전극(135)으로 형성된다. 상기 제2 전극(135) 위에는 상기 패시베이션층(103)이 형성된다. The storage capacitor CST is formed on the first electrode 113 formed on the base substrate 101, the gate insulating layer 102 formed on the first electrode 113, and the gate insulating layer 102. The second electrode 135 is formed. The passivation layer 103 is formed on the second electrode 135.

상기 전계발광소자(EL)는 상기 게이트 절연층(102)과 상기 패시베이션층(103)이 순차적으로 형성된 베이스 기판(101) 위에 화소 전극(150)이 형성되고, 상기 화소 전극(150) 위에 전계 발광층(170)이 형성되고, 상기 전계 발광층(170) 위에 공통 전극(180)이 형성된다. 상기 화소 전극(150)은 상기 전계발광소자(EL)의 양극(Anode)이며, 상기 공통 전극(180)은 상기 전계발광소자(EL)의 음극(Cathode)이다. In the electroluminescent device EL, a pixel electrode 150 is formed on a base substrate 101 on which the gate insulating layer 102 and the passivation layer 103 are sequentially formed, and an electroluminescent layer on the pixel electrode 150. A 170 is formed, and a common electrode 180 is formed on the EL layer 170. The pixel electrode 150 is an anode of the electroluminescent device EL, and the common electrode 180 is a cathode of the electroluminescent device EL.

상기 전계 발광층(170)은 정공 주입층, 정공 수송층, 발광층, 전자 주입층 및 전자 수송층의 일부 또는 전부를 포함하며, 상기 화소 전극(150) 위에 뱅크층(160)으로 정의된 발광 영역에 형성된다.The electroluminescent layer 170 includes a part or all of a hole injection layer, a hole transport layer, a light emitting layer, an electron injection layer, and an electron transport layer, and is formed in the emission region defined as the bank layer 160 on the pixel electrode 150. .

도 3 내지 도 8은 도 2에 도시된 전계발광 표시기판의 제조 방법을 설명하기 위한 공정도들이다. 3 to 8 are process diagrams for describing a method of manufacturing the electroluminescent display substrate illustrated in FIG. 2.

도 1 및 도 3을 참조하면, 상기 전계발광 표시기판은 베이스 기판(101)을 포함한다. 상기 베이스 기판(101)은 예를 들면, 유리(Glass), 사파이어(Sapphire) 또는 폴리에스테르(Polyester), 폴리아크릴레이트(Poly acrylate), 폴리카보네이트(Poly carbonate), 폴리에테르케톤(Poly ether ketone) 등의 투명한 합성 수지로 형성된다. 1 and 3, the electroluminescent display substrate includes a base substrate 101. The base substrate 101 may be formed of, for example, glass, sapphire or polyester, polyacrylate, polycarbonate, and poly ether ketone. It is formed of a transparent synthetic resin such as.

상기 베이스 기판(101) 위에 게이트 금속층을 증착 및 패터닝하여 게이트 금속패턴들을 형성한다. 상기 게이트 금속층은 예를 들면, 크롬, 알루미늄(Al), 탄탈륨(Ta), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu), 은(Ag) 등의 금속 또는 이들의 혼합물을 포함하는 합금을 포함하는 도전막으로 스퍼터링 공정에 의하여 증착한 후, 패터닝하여 게이트 금속패턴들을 형성한다. Gate metal patterns are formed by depositing and patterning a gate metal layer on the base substrate 101. The gate metal layer is, for example, a metal such as chromium, aluminum (Al), tantalum (Ta), molybdenum (Mo), titanium (Ti), tungsten (W), copper (Cu), silver (Ag), or the like. After the deposition by a sputtering process to a conductive film containing an alloy containing a mixture, and patterned to form gate metal patterns.

상기 게이트 금속패턴들은 게이트 배선(GL)들, 제1 및 제2 스위칭 소자(TFT1, TFT2)의 제1 및 제2 게이트 전극(111, 112)과, 상기 스토리지 캐패시터(CST)의 제1 전극(113)을 포함한다. The gate metal patterns may include gate lines GL, first and second gate electrodes 111 and 112 of the first and second switching elements TFT1 and TFT2, and a first electrode of the storage capacitor CST. 113).

상기 게이트 금속패턴들이 형성된 베이스 기판(101) 위에 게이트 절연층(102)을 형성한다. 상기 게이트 절연층(102)은 실리콘 산화막 또는 실리콘 질화막으로 형성된다. A gate insulating layer 102 is formed on the base substrate 101 on which the gate metal patterns are formed. The gate insulating layer 102 is formed of a silicon oxide film or a silicon nitride film.

이어서, 상기 게이트 절연층(102)이 형성된 베이스 기판(101)위에 비정질 실리콘으로 이루어진 활성층(122a)과 n+이온이 고농도로 도핑된 비정질 실리콘으로 이루어진 오믹 콘택층(122b)을 순차적으로 적층한다. Subsequently, an active layer 122a made of amorphous silicon and an ohmic contact layer 122b made of amorphous silicon heavily doped with n + ions are sequentially stacked on the base substrate 101 on which the gate insulating layer 102 is formed.

이어서, 사진 식각 공정으로 상기 활성층(122a) 및 오믹 콘택층(122b)를 패터닝하여 상기 제1 게이트 전극(111)이 위치한 부분의 상부에 제1 채널부(121)을 형성하고, 상기 제2 게이트 전극(112)이 위치한 부분의 상부에 제2 채널부(122)을 형성한다. Subsequently, the active layer 122a and the ohmic contact layer 122b are patterned by a photolithography process to form a first channel portion 121 on the portion where the first gate electrode 111 is located, and the second gate The second channel part 122 is formed on the portion where the electrode 112 is located.

도 1 및 도 4를 참조하면, 상기 제1 및 제2 채널부(121, 122)이 형성된 베이스 기판(101) 위에 소스 금속층을 증착 및 패터닝하여 소스 금속패턴들을 형성한다. 상기 소스 금속층은 예를 들면, 몰리브덴(Mo), 구리(Cu), 은(Ag), 알루미늄(Al), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속 또는 이들의 혼합물을 포함하는 합금을 포함하는 도전층으로 스퍼터링 공정으로 증착한 후, 패터닝하여 상기 소스 금속패턴들을 형성한다. 1 and 4, source metal patterns are formed by depositing and patterning a source metal layer on a base substrate 101 on which the first and second channel portions 121 and 122 are formed. The source metal layer may include, for example, a metal such as molybdenum (Mo), copper (Cu), silver (Ag), aluminum (Al), chromium (Cr), tantalum (Ta), titanium (Ti), or a mixture thereof. After depositing by a sputtering process to a conductive layer containing an alloy containing, it is patterned to form the source metal patterns.

상기 소스 금속패턴들은 상기 소스 배선(DL)들, 제1 및 제2 소스 전극(131, 133), 제1 및 제2 드레인 전극(132, 134), 스토리지 캐패시터(CST)의 제2 전극(135)을 포함한다. 상기 제1 드레인 전극(132)은 상기 제1 소스 전극(131)으로부터 소정간격 이격되어 형성되고, 상기 제2 드레인(134) 전극은 상기 제2 소스 전극(133)으로부터 소정간격 이격되어 형성된다. 이에 따라, 상기 제1 및 제2 소스 전극들(131,133)과 상기 제1 및 제2 드레인 전극들(132,134)의 이격부에는 상기 제1 및 제2 채널부(121,122)의 오믹 콘택층(122b)이 노출된다. The source metal patterns may include the source wires DL, first and second source electrodes 131 and 133, first and second drain electrodes 132 and 134, and a second electrode 135 of a storage capacitor CST. ). The first drain electrode 132 is formed to be spaced apart from the first source electrode 131 by a predetermined distance, and the second drain 134 electrode is formed to be spaced apart from the second source electrode 133 by a predetermined distance. Accordingly, the ohmic contact layer 122b of the first and second channel portions 121 and 122 may be disposed at the spaced apart portions of the first and second source electrodes 131 and 133 and the first and second drain electrodes 132 and 134. Is exposed.

이어서, 상기 제1 및 제2 소스 전극들(131,133)과, 상기 제1 및 제2 드레인 전극들(132,134)을 식각 마스크로 하여 상기 오믹 콘택층(122b)을 식각한다. 따라 서, 상기 이격부에는 비정질 실리콘으로 이루어진 활성층(122a)의 일부가 노출된다.Subsequently, the ohmic contact layer 122b is etched using the first and second source electrodes 131 and 133 and the first and second drain electrodes 132 and 134 as an etch mask. Therefore, a part of the active layer 122a made of amorphous silicon is exposed at the spaced portion.

도 5는 도 4에 도시된 제2 스위칭 소자를 확대한 확대도이다. FIG. 5 is an enlarged view of the second switching device illustrated in FIG. 4.

도 5를 참조하면, 상기 소스 금속 패턴이 형성된 베이스 기판(110)위에 촉매 금속(CM)을 도포한다. 상기 촉매 금속(CM)은 일례로 니켈(Ni)로 이루어지며, 상기 비정질 실리콘의 결정화를 용이하게 하는 여타의 금속을 사용할 수도 있다. 상기 촉매 금속(CM)은 상기 베이스 기판(110) 위에 수십 옹스트롱의 두께로 도포된다.Referring to FIG. 5, the catalyst metal CM is coated on the base substrate 110 on which the source metal pattern is formed. The catalyst metal (CM) is made of, for example, nickel (Ni), and other metals may be used to facilitate the crystallization of the amorphous silicon. The catalyst metal CM is coated on the base substrate 110 to a thickness of several tens of angstroms.

이어서, 상기 촉매 금속(CM)이 도포된 베이스 기판을 300℃ 내지 500℃ 도의 퍼니스에서 열처리한다. 열처리가 진행되면, 상기 활성층(122a) 위에 도포된 촉매 금속 분자들이 확산 원리에 의해 상기 활성층(122a) 내로 확산되어 들어간다. 상기 활성층(122a)내의 비정질 실리콘 분자들은 상기 촉매 금속 분자들의 이동경로에 의해 재배열된다. 이에 따라, 300℃ 내지 500℃의 저온에서도 상기 비정질 실리콘의 결정화가 용이해진다. Subsequently, the base substrate coated with the catalyst metal (CM) is heat-treated in a furnace at 300 ° C to 500 ° C. As the heat treatment proceeds, the catalytic metal molecules coated on the active layer 122a diffuse into the active layer 122a by the diffusion principle. Amorphous silicon molecules in the active layer 122a are rearranged by the migration path of the catalytic metal molecules. This facilitates crystallization of the amorphous silicon even at low temperatures of 300 ° C to 500 ° C.

상기 비정질 실리콘의 결정화는 상기 활성층(122a)위에 촉매 금속(CM)이 직접적으로 도포된 상기 이격부로부터 시작되며, 열처리 시간의 경과에 따라 결정화 영역이 확장된다. 따라서, 상기 열처리 시간을 조절하므로써 상기 제2 채널부(122)를 국부적으로 결정화 시킬 수 있다.The crystallization of the amorphous silicon starts from the spaced portion where the catalytic metal (CM) is directly applied on the active layer 122a, and the crystallization region is extended as the heat treatment time elapses. Therefore, the second channel portion 122 may be locally crystallized by adjusting the heat treatment time.

일례로, 상기 열처리 공정은 상기 이격부에 대응하는 영역의 활성층(122a)만을 결정화 할 수 있는 시간 동안 진행된다. 즉, 열처리 공정이 종료되면 상기 이격부에 대응하는 활성층(122a)은 다결정 실리콘(Poly-Si)으로 이루어지고, 상기 소스 전극 및 드레인 전극에 대응하는 활성층(122a) 및 오믹 콘택층(122b)은 비정질 실리콘 상태로 유지된다. For example, the heat treatment process is performed for a time during which only the active layer 122a in the region corresponding to the separation portion can be crystallized. That is, when the heat treatment process is completed, the active layer 122a corresponding to the spacer part is made of poly-silicon (Poly-Si), and the active layer 122a and the ohmic contact layer 122b corresponding to the source electrode and the drain electrode are It remains in the amorphous silicon state.

이에 따라, 제2 채널부(122)는 비정질 실리콘으로 이루어진 활성층(122a) 및 n+이온이 고농도로 도핑된 비정질 실리콘으로 이루어진 오믹 콘택층(122b)이 순차적으로 적층된 제1 영역(123)과, 상기 제1 영역(123)의 활성층(122a)과 연결되어 형성되며, 다결정 실리콘(Poly-Si)으로 이루어진 제2 영역(124)을 포함하도록 형성된다. 도 5에서는 상기 제2 스위칭 소자(TFT2)의 제2 채널부(122)를 예로 들어 설명하였으나 상기 제1 스위칭 소자(TFT1)의 제1 채널부(121)도 동일한 방법으로 형성된다. Accordingly, the second channel portion 122 includes a first region 123 in which an active layer 122a made of amorphous silicon and an ohmic contact layer 122b made of amorphous silicon doped with a high concentration of n + ions are sequentially stacked; It is formed to be connected to the active layer 122a of the first region 123 and to include a second region 124 made of poly-silicon (Poly-Si). In FIG. 5, the second channel unit 122 of the second switching element TFT2 is described as an example, but the first channel unit 121 of the first switching element TFT1 is formed in the same manner.

한편, 상기 촉매 금속(CM)은 매우 소량 도포되므로, 표시 화면의 휘도에는 영향을 미치지 않는다. 그러나, 필요에 따라서 상기 베이스 기판(110) 위에 잔류하는 촉매 금속(CM)을 제거하기 위한 세정 공정을 진행할 수도 있다. 일례로, 상기 세정 공정은 불산 수용액을 이용하여 진행할 수 있다. On the other hand, the catalyst metal (CM) is applied in a very small amount, it does not affect the brightness of the display screen. However, if necessary, a cleaning process for removing the catalyst metal CM remaining on the base substrate 110 may be performed. In one example, the cleaning process may be performed using an aqueous hydrofluoric acid solution.

도 5 및 도 6을 참조하면, 상기 결정화 공정이 종료된 베이스 기판(101) 위에 패시베이션층(103)을 형성한다. 이어서, 상기 패시베이션층(103)을 부분적으로 제거하여 상기 제2 드레인 전극(134) 위에 제2 콘택홀(142)을 형성한다. 5 and 6, the passivation layer 103 is formed on the base substrate 101 on which the crystallization process is completed. Subsequently, the passivation layer 103 is partially removed to form a second contact hole 142 on the second drain electrode 134.

상기 제2 콘택홀(142)이 형성된 베이스 기판(101) 위에 투명한 전도성 물질또는, 불투명한 재질의 금속을 증착 및 패터닝 하여 화소 전극(150)을 형성한다. 상기 투명한 전도성 물질로는 일례로써, 인듐-틴-옥사이드(ITO) 또는 인듐-아연-옥사이드(IZO)를 사용한다. 상기 화소 전극(150)은 상기 소스 배선(DL)과, 바이어스 전압 배선(VL) 및 인접한 게이트 배선(GL)들에 의해 정의된 화소 영역(P)에 형성되도록 패터닝된다. The pixel electrode 150 is formed by depositing and patterning a transparent conductive material or an opaque material metal on the base substrate 101 on which the second contact hole 142 is formed. As the transparent conductive material, indium tin oxide (ITO) or indium zinc oxide (IZO) is used as an example. The pixel electrode 150 is patterned to be formed in the pixel region P defined by the source wiring DL, the bias voltage wiring VL, and the adjacent gate wiring GL.

상기 화소 전극(150)은 상기 제2 콘택홀(142)을 통해 상기 제2 드레인 전극(134)과 전기적으로 연결되며, 상기 화소 전극(150)은 상기 전계발광소자(EL)의 양극 전극(Anode Electrode)이 된다. The pixel electrode 150 is electrically connected to the second drain electrode 134 through the second contact hole 142, and the pixel electrode 150 is an anode of the electroluminescent device EL. Electrode).

도 1 및 도 7을 참조하면, 상기 제1 및 제2 스위칭 소자(TFT1, TFT2)와, 상기 화소 전극(150)이 형성된 베이스 기판(101) 위에 뱅크부(160)가 형성된다. 1 and 7, a bank unit 160 is formed on the base substrate 101 on which the first and second switching elements TFT1 and TFT2 and the pixel electrode 150 are formed.

상기 뱅크부(160)는 SiO2, TiO2 등의 무기막 재료를 스퍼터링, 코팅법, 화학기상증착법 등을 통해 형성한다. 또는, 아크릴 수지, 폴리이미드 수지 등의 내열성, 내용제성을 갖는 재료를 베이스 기판 위에 도포한 후 포토리소그래피 기술등에 의해 패터닝하여 형성한다. 일례로, 상기 뱅크층(160)은 비발광 영역을 정의하는 개구 패턴(310)과 발광 영역을 정의하는 차광 패턴(320)이 형성된 마스크(300)를 통해 패터닝된다. The bank unit 160 forms an inorganic film material such as SiO 2 and TiO 2 through sputtering, coating, chemical vapor deposition, or the like. Or after apply | coating the material which has heat resistance and solvent resistance, such as an acrylic resin and a polyimide resin, on a base board, it forms by patterning by photolithography technique etc. For example, the bank layer 160 is patterned through a mask 300 on which an opening pattern 310 defining a non-emission area and a light blocking pattern 320 defining a light emission area are formed.

노광 공정에 의해 상기 개구 패턴(310)에 대응하는 뱅크층(160)은 경화되고, 상기 차광 패턴(320)에 대응하는 뱅크층(160)은 경화되지 않는다. 이 후, 현상 공정에 의해 상기 차광 패턴(320)이 대응하는 뱅크층(160)이 식각 됨으로써 상기 화소 영역(P) 내에 상기 발광 영역(LA)이 정의된다. By the exposure process, the bank layer 160 corresponding to the opening pattern 310 is cured, and the bank layer 160 corresponding to the light blocking pattern 320 is not cured. Subsequently, the bank layer 160 corresponding to the light blocking pattern 320 is etched by a developing process to define the emission area LA in the pixel area P.

이후, 상기 뱅크층(160)의 표면은 플라즈마 처리 공정을 통해 친액성(액적에 대한 친화력)을 나타내는 영역과 발액성(액적에 대한 반발력)을 나타내는 영역으로 형성된다. 상기 친액성 영역은 상대적으로 표면에너지가 크고, 상기 발액성 영역은 상대적으로 표면에너지가 작다. Subsequently, the surface of the bank layer 160 is formed of a region showing lyophilic (affinity for droplets) and a region showing liquid repellency (resistance against droplets) through a plasma treatment process. The lyophilic region has a relatively large surface energy, and the liquid-repellent region has a relatively small surface energy.

도 8을 참조하면, 상기 뱅크층(160)에 의해 정의된 발광 영역(LA)에는 용액 처리 공정(Solution Processing)으로 전계 발광층(170)을 형성한다. 상기 용액 처리 공정은 스핀 코팅(Spin Coating) 방식, 딥 코팅(Dip Coating) 방식 및 잉크젯 프린팅(Ink Jet Printing) 방식을 포함한다.Referring to FIG. 8, the electroluminescent layer 170 is formed in the emission area LA defined by the bank layer 160 by solution processing. The solution treatment process includes a spin coating method, a dip coating method, and an ink jet printing method.

상기 전계 발광층(170)은 정공 수송층(HTL:Hole Transport Layer)과 발광층(ELM:Emitting Layer)을 포함하며, 별도의 전자 수송층(ETL:Electron Transport Later), 전자 주입층(EIL : Electron Injecting Layer)과 정공 주입층(HIL:Hole Injecting Layer) 또는 정공 방지층(HBL : Hole Blocking Layer) 등 소자 특성 향상에 기여하는 1 이상의 층을 추가로 삽입할 수도 있다.The electroluminescent layer 170 includes a hole transport layer (HTL) and an emission layer (ELM), and includes a separate electron transport layer (ETL) and an electron injecting layer (EIL). One or more layers that contribute to the improvement of device characteristics, such as a hole injection layer (HIL) or a hole blocking layer (HBL), may be further inserted.

구체적으로 상기 발광 영역(LA) 내의 화소 전극(150) 위에 잉크젯 프린팅 방식으로, 정공 주입층/수송층(HIL/HTL)(171), 발광층(172) 및 전자 주입층/수송층(EIL/ETL)(173)을 순차적으로 형성한다. Specifically, the hole injection layer / transport layer (HIL / HTL) 171, the emission layer 172, and the electron injection layer / transport layer (EIL / ETL) are formed on the pixel electrode 150 in the emission area LA by inkjet printing. 173) are formed sequentially.

상기 정공 수송층은 예를 들면, 폴리에틸렌 디옥시티오펜, 트리페닐 아닐 유도체(TPD), 피라졸린 유도체, 아릴 아민 유도체, 스틸벤 유도체, 트리페틸 디아민 유도체 등을 이용한다.As the hole transport layer, for example, polyethylene dioxythiophene, triphenylanyl derivative (TPD), pyrazoline derivative, aryl amine derivative, stilbene derivative, tripetyl diamine derivative and the like are used.

상기 정공 수송층 대신하여 정공 주입층을 형성할 수 있으며, 정공 주입층과 정공 수송층을 모두 형성할 수도 있다. 또한, 소자의 특성 향상을 위한 1 이상의 층을 상기 정공 수송층 또는 정공 주입층과 별도로 또는 동시에 형성할 수 있다. The hole injection layer may be formed in place of the hole transport layer, and both the hole injection layer and the hole transport layer may be formed. In addition, one or more layers for improving the characteristics of the device may be formed separately or simultaneously with the hole transport layer or the hole injection layer.

상기 발광층은 저분자 유기 발광체 또는 고분자 유기 발광체, 즉 각종의 형 광 물질이나 인광 물질로 된 발광 물질이 사용 가능하다.The light emitting layer may be a low molecular organic light emitting material or a high molecular organic light emitting material, that is, a light emitting material made of various fluorescent materials or phosphorescent materials.

도 9를 참조하면, 상기 전계 발광층(170)이 형성된 베이스 기판(101) 위에 공통 전극(180)을 형성한다. 상기 공통 전극(180)은 투명한 도전성 물질 또는 불투명한 재질의 금속 물질로 이루어 질 수 있다. 상기 공통 전극(180)은 일례로 ITO(Indium Tin Oxide), 또는 IZO(Indium Zinc Oxide)로 이루어진다. 상기 공통 전극(180)은 화학기상증착법, 스퍼터링법 등에 의해 형성된다. 9, a common electrode 180 is formed on the base substrate 101 on which the electroluminescent layer 170 is formed. The common electrode 180 may be made of a transparent conductive material or a metal material of an opaque material. The common electrode 180 is made of, for example, indium tin oxide (ITO) or indium zinc oxide (IZO). The common electrode 180 is formed by chemical vapor deposition, sputtering, or the like.

상기 공통 전극(180)의 상부에는 수분 및/또는 산소의 침투를 방지하기 위한 보호층(190)이 형성될 수 있다. 보호층(190)은 유기전계발광층(170)으로부터 발생된 광이 투과될 수 있도록 투명한 물질로 형성된다. A protective layer 190 may be formed on the common electrode 180 to prevent penetration of moisture and / or oxygen. The protective layer 190 is formed of a transparent material so that light generated from the organic light emitting layer 170 may be transmitted.

보호층(190)은 산화 실리콘으로 이루어진 무기 보호막과, 투습성이 작은 에폭시를 도포하여 형성된 유기 보호막을 포함할 수 있다.The protective layer 190 may include an inorganic protective film made of silicon oxide and an organic protective film formed by applying an epoxy having a small moisture permeability.

이상에서 설명한 바와 같이, 본 발명에 따른 표시 기판의 채널부는 소스 전극 및 드레인 전극에 대응하여 형성된 제1 영역과, 상기 소스 전극 및 드레인 전극의 이격부에 대응하는 제2 영역을 포함한다. 상기 제1 영역은 비정질 실리콘으로 이루어진 활성층과, n+ 비정질 실리콘으로 이루어진 오믹 콘택층이 순차적으로 적층된 구조이고, 상기 제2 영역은 상기 활성층과 연결되어 형성되며, 다결정 실리콘으로 이루어진다. 따라서, 비정질 실리콘 스위칭 소자의 낮은 오프 누설 전류와, 다결정 실리콘 스위칭 소자의 높은 온 전류를 얻을 수 있다. 이에 따라, 스위칭 소자의 온/오프 구동 특성이 개선되어 누설 전류가 감소하므로 표시 화면의 세로줄 잔상 발생을 개선 할 수 있다. As described above, the channel portion of the display substrate according to the present invention includes a first region formed corresponding to the source electrode and the drain electrode, and a second region corresponding to the spaced portion of the source electrode and the drain electrode. The first region has a structure in which an active layer made of amorphous silicon and an ohmic contact layer made of n + amorphous silicon are sequentially stacked, and the second region is formed by being connected to the active layer and made of polycrystalline silicon. Therefore, a low off leakage current of the amorphous silicon switching element and a high on current of the polycrystalline silicon switching element can be obtained. Accordingly, the on / off driving characteristic of the switching element is improved to reduce the leakage current, thereby improving the generation of afterimages on the display screen.

이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to the embodiments, those skilled in the art can be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below. I can understand.

Claims (8)

베이스 기판 위에 게이트 전극을 형성하는 단계;Forming a gate electrode on the base substrate; 상기 게이트 전극에 대응하여 형성되며, 비정질 실리콘으로 이루어진 활성층 및 n+ 비정질 실리콘으로 이루어진 오믹 콘택층이 순차적으로 적층된 채널부를 형성하는 단계;Forming a channel part formed corresponding to the gate electrode and sequentially stacking an active layer made of amorphous silicon and an ohmic contact layer made of n + amorphous silicon; 상기 채널부 위에 소스 전극 및 상기 소스 전극으로부터 소정간격 이격된 드레인 전극을 형성하는 단계;Forming a source electrode and a drain electrode spaced apart from the source electrode by a predetermined distance on the channel portion; 상기 소스 전극 및 드레인 전극의 이격부에 대응하는 활성층을 결정화 시키는 단계를 포함하는 것을 특징으로 하는 스위칭 소자의 제조 방법.And crystallizing an active layer corresponding to the separation portion of the source electrode and the drain electrode. 제1항에 있어서, 상기 활성층을 결정화시키는 단계는The method of claim 1, wherein crystallizing the active layer 상기 이격부에 대응하는 오믹 콘택층을 식각하여 상기 활성층을 노출시키는는 단계;Etching the ohmic contact layer corresponding to the spacer to expose the active layer; 상기 활성층이 노출된 베이스 기판 위에 촉매 금속을 도포하는 단계;Applying a catalyst metal on the base substrate to which the active layer is exposed; 상기 촉매 금속이 도포된 베이스 기판을 열처리하는 단계를 포함하는 것을 특징으로 하는 스위칭 소자의 제조 방법.And heating the base substrate to which the catalyst metal is applied. 제2항에 있어서, 상기 열처리는 300도 내지 550도의 온도에서 진행되는 것을 특징으로 하는 스위칭 소자의 제조 방법.The method of claim 2, wherein the heat treatment is performed at a temperature of 300 to 550 degrees. 제2항에 있어서, 상기 촉매 금속은 니켈인 것을 특징으로 하는 스위칭 소자의 제조 방법. The method of claim 2, wherein the catalytic metal is nickel. 제2항에 있어서, 상기 촉매 금속은 10 내지 200 옹스트롱의 두께로 도포되는 것을 특징으로 하는 스위칭 소자의 제조 방법.The method of claim 2, wherein the catalytic metal is applied to a thickness of 10 to 200 Angstroms. 제1 방향으로 연장된 게이트 배선과 상기 제1 방향과 교차하는 제2 방향으로 연장된 소스 배선에 연결된 스위칭 소자;A switching element connected to the gate wiring extending in the first direction and the source wiring extending in the second direction crossing the first direction; 상기 소스 배선과 인접하고 상기 제2 방향으로 연장된 바이어스 전압 배선;A bias voltage wiring adjacent to the source wiring and extending in the second direction; 상기 바이어스 전압 배선과 연결된 소스 전극과 상기 스위칭 소자와 연결된 게이트 전극을 포함하는 구동 소자; 및A driving device including a source electrode connected to the bias voltage line and a gate electrode connected to the switching element; And 상기 구동 소자의 드레인 전극과 연결된 발광 소자를 포함하며, A light emitting device connected to the drain electrode of the driving device; 상기 구동 소자의 제1 채널부는 상기 소스 및 드레인 전극에 대응하여 비정질 실리콘으로 이루어진 제1 영역과 상기 소스 및 드레인 전극의 이격부에 대응하여 다결정 실리콘으로 이루어진 제2 영역을 포함하는 것을 특징으로 하는 표시 기판. The first channel portion of the driving device includes a first region made of amorphous silicon corresponding to the source and drain electrodes and a second region made of polycrystalline silicon corresponding to the spaced portion of the source and drain electrodes. Board. 제6항에 있어서, 상기 스위칭 소자는 상기 게이트 배선과 연결된 게이트 전극과 상기 소스 배선과 연결된 소스 전극 및 상기 구동 소자와 연결된 드레인 전극 을 포함하며, The switching device of claim 6, wherein the switching element comprises a gate electrode connected to the gate line, a source electrode connected to the source line, and a drain electrode connected to the driving element. 상기 스위칭 소자의 제2 채널부는 상기 소스 및 드레인 전극에 대응하여 비정질 실리콘으로 이루어진 제1 영역과 상기 소스 및 드레인 전극의 이격부에 대응하여 다결정 실리콘으로 이루어진 제2 영역을 포함하는 것을 특징으로 하는 표시 기판. The second channel portion of the switching element includes a first region made of amorphous silicon corresponding to the source and drain electrodes, and a second region made of polycrystalline silicon corresponding to the separation portion of the source and drain electrodes. Board. 제6항에 있어서 상기 발광 소자는 상기 드레인 전극과 전기적으로 연결된 애노드 전극과, 상기 애노드 전극 위에 형성되어 발광 영역을 정의하는 발광층 및 상기 발광층 위에 형성된 캐소드 전극을 포함하는 것을 특징으로 하는 표시 기판.The display substrate of claim 6, wherein the light emitting device comprises an anode electrode electrically connected to the drain electrode, a light emitting layer formed on the anode electrode to define a light emitting region, and a cathode electrode formed on the light emitting layer.
KR1020050134815A 2005-12-30 2005-12-30 Method for manufacturing thin film transistor and display substrate having the thin film transistor KR20070071412A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050134815A KR20070071412A (en) 2005-12-30 2005-12-30 Method for manufacturing thin film transistor and display substrate having the thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134815A KR20070071412A (en) 2005-12-30 2005-12-30 Method for manufacturing thin film transistor and display substrate having the thin film transistor

Publications (1)

Publication Number Publication Date
KR20070071412A true KR20070071412A (en) 2007-07-04

Family

ID=38506546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134815A KR20070071412A (en) 2005-12-30 2005-12-30 Method for manufacturing thin film transistor and display substrate having the thin film transistor

Country Status (1)

Country Link
KR (1) KR20070071412A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110059229A (en) * 2009-11-27 2011-06-02 엘지디스플레이 주식회사 Active layer of thin film transistor by crystallizating silicon layer and method for fabricating thin film trnasistor including the same process
KR101138624B1 (en) * 2009-02-09 2012-05-16 파나소닉 액정 디스플레이 주식회사 Display device
KR101383705B1 (en) * 2007-12-18 2014-04-10 삼성디스플레이 주식회사 Thin film transistor, display device and method for manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101383705B1 (en) * 2007-12-18 2014-04-10 삼성디스플레이 주식회사 Thin film transistor, display device and method for manufacturing the same
US9070718B2 (en) 2007-12-18 2015-06-30 Samsung Display Co., Ltd. Thin film transistor having semiconductor with different crystallinities and manufacturing method thereof
KR101138624B1 (en) * 2009-02-09 2012-05-16 파나소닉 액정 디스플레이 주식회사 Display device
US8309960B2 (en) 2009-02-09 2012-11-13 Hitachi Displays, Ltd. Display device
KR20110059229A (en) * 2009-11-27 2011-06-02 엘지디스플레이 주식회사 Active layer of thin film transistor by crystallizating silicon layer and method for fabricating thin film trnasistor including the same process

Similar Documents

Publication Publication Date Title
KR102059167B1 (en) Flexible Organic Electroluminescence Device and Method for fabricating of the same
EP1587154B1 (en) Organic electro-luminescent display device and method of manufacturing the same
JP5302033B2 (en) Organic light-emitting display device and method for manufacturing the same
US8283860B2 (en) Organic light emitting display device and method of fabricating the same
US8461591B2 (en) Organic light emitting display apparatus and method of manufacturing the same
JP4953166B2 (en) Manufacturing method of display panel
US7626330B2 (en) Organic electroluminescence display device
US7709838B2 (en) Thin film transistor array panel
US9299728B2 (en) Display panel and method for producing display panel
US8946008B2 (en) Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same
KR20100023559A (en) Organic light emitting diode display and method for manufacturing the same
KR20080090924A (en) A flat panel display device, and a method for manufacturing the same
KR101240648B1 (en) Organic light emitting diode display and method for manufacturing the same
JP2010287634A (en) Transistor substrate having transistor, and method of manufacturing transistor substrate having transistor
KR100625994B1 (en) Organic electro-luminescent display device and method therefor
KR102294170B1 (en) Organic Light Emitting Diode Display Device and Method of Fabricating the Same
KR20070071412A (en) Method for manufacturing thin film transistor and display substrate having the thin film transistor
US8772779B2 (en) Display substrate for driving an electroluminescent element
JP2010225780A (en) Thin film transistor and method of manufacturing the same
KR20150021212A (en) Method for fabricating Organic Electroluminescence Device and the Organic Electroluminescence Device fabricated by the method
KR100669709B1 (en) Organic electro-luminescent display device and method for fabricating thereof
KR101067939B1 (en) Method for fabricating organic electroluminescence device
KR100592267B1 (en) Manufacturing method of organic electroluminescent display
JP2005327523A (en) Organic electroluminescent display and manufacturing method of the same
KR100813852B1 (en) A method for manufacturing organic electro-luminescent display device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid