JP4350839B2 - Ringing choke converter - Google Patents
Ringing choke converter Download PDFInfo
- Publication number
- JP4350839B2 JP4350839B2 JP19383799A JP19383799A JP4350839B2 JP 4350839 B2 JP4350839 B2 JP 4350839B2 JP 19383799 A JP19383799 A JP 19383799A JP 19383799 A JP19383799 A JP 19383799A JP 4350839 B2 JP4350839 B2 JP 4350839B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- switching element
- type transistor
- pnp
- drive system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、直流電源回路のリンギングチョークコンバータに関し、2次側の出力電流がある値以下になると発振周波数を下げて、電源の効率を高めようとするものである。
【0002】
【従来の技術】
図2は従来より使用されている直流回路で、2次側の出力電流が増大すると発振周波数が下がり、出力電流が減少すると発振周波数が高くなり、スイッチング素子3のスイッチングロスは発振周波数に反比例するため、出力電流の少ない軽負荷時の効率が悪化する。
【0003】
【発明が解決しようとする課題】
上記のように従来より使用しているリンギングチョークコンバータは、軽負荷時の発振周波数が定格負荷時に比べて高くなるため、スイッチングロスの発振周波数に占める割合が大きくなり、軽負荷時の効率を悪化させると共に、軽負荷時の雑音端子電圧および輻射ノイズなどの高周波ノイズが悪化するという問題があり、軽負荷時の発振周波数を低下させる手段が求められていた。
【0004】
【課題を解決するための手段】
本発明は上記の課題を解決したものであり、インダクタンスを有するトランス1のドライブ系巻線2の電圧をスイッチング素子3のゲートに与えて、該スイッチング素子3をオンさせ、また、2次側の出力電圧検出回路18につながるフィードバック制御回路19に接続された第2のNPN型トランジスタ20をオンさせてスイッチング素子3をオフさせ、トランスの逆起電力によって2次巻線5に接続されたコンデンサ15に電流を流し、安定した電圧を出力する自励発振のリンギングチョークコンバータにおいて、スイッチング素子3のゲートと第1のPNP型トランジスタ6のコレクタとの間に抵抗7を、また、該第1のPNP型トランジスタ6のエミッタとドライブ系巻線2の一端との間にコンデンサ8を接続し、さらに該第1のPNP型トランジスタ6のエミッタ・ベース間に抵抗9とコンデンサ10とを並列接続し、該第1のPNP型トランジスタ6のベースとドライブ系巻線2の他端との間に抵抗を介在させ、該抵抗13と並列に他の抵抗11とフォトカプラ12のフォトトランジスタとの直列回路を接続し、さらに2次側出力の両端にスイッチ16と抵抗17とフォトカプラ12のフォトダイオードを直列に接続したことを特徴とする、リンギングチョークコンバータである。
【0005】
【発明の実施の形態】
図1において、定格負荷時には制御信号により、スイッチ16をオンにするとフォトカプラ12のフォトトランジスタがオンして、抵抗11と抵抗13の並列回路になるため、トランジスタ6のベース抵抗値が低くなり、トランジスタ6がオンとなる時間が短くなりスイッチング素子3のオフ時間が短くなるため発振周波数が高くなる。
これと反対に、軽負荷時にはスイッチ16をオフにすると、フォトカプラ12のフォトトランジスタがオフして抵抗13のみとなるため、トランジスタ6のベース抵抗値が高くなり、トランジスタ6のオンとなる時間が長くなってスイッチング素子3のオフ時間が長くなるため、発振周波数を低くすることができる。
【0006】
【実施例】
図1は、本発明の実施例の基本回路である。この回路を用いて実験で得たデータが、図3の「制御系出力電力−発振周波数」と図4の「制御系出力電力−効率」である。また、図2は上記の発振周波数の制御回路を有しない従来回路であり、これによる実験データも図3、4に併せて記載した。
【0007】
【発明の効果】
本発明は、制御系出力電力が軽負荷電力になると、図3のように、制御信号によりスイッチ16をオフにしてトランジスタ6のベース抵抗値を高くしてトランジスタ6のオンとなる時間を長くすることによりスイッチング素子3のオフ時間を長くして発振周波数を低くすることができる。
このため、スイッチング素子3のオン時間の1サイクル(発振周波数の逆数)に占める割合が小さくなるため図4のように軽負荷電力時の効率を従来回路に比べ高くすることができ、省電力化、省エネルギー化に貢献するところ大である。
【図面の簡単な説明】
【図1】本発明の実施例の基本回路である。
【図2】従来の基本回路である。
【図3】「制御系出力電力−発振周波数」特性図である。
【図4】「制御系出力電力−効率」特性図である。
【符号の説明】
1 コンバータトランス
2 トランスのドライブ系巻線
3 スイッチング素子(FET)
4 トランスの1次巻線
5 トランスの2次巻線
6、20、22 トランジスタ
7、9、11、13、17 抵抗
8、10、15 コンデンサ
12 フォトカプラ
14 ダイオード
16 スイッチ
18 電圧検出回路
19 フィードバック制御回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a ringing choke converter for a DC power supply circuit, and aims to increase the efficiency of a power supply by lowering the oscillation frequency when the output current on the secondary side falls below a certain value.
[0002]
[Prior art]
FIG. 2 shows a DC circuit that has been used conventionally. When the output current on the secondary side increases, the oscillation frequency decreases, and when the output current decreases, the oscillation frequency increases. The switching loss of the switching element 3 is inversely proportional to the oscillation frequency. Therefore, the efficiency at the time of a light load with a small output current deteriorates.
[0003]
[Problems to be solved by the invention]
As described above, the ringing choke converter that has been used in the past has a higher oscillation frequency at light load than at rated load, so the ratio of switching loss to the oscillation frequency increases and the efficiency at light load deteriorates. In addition, there is a problem that high-frequency noise such as noise terminal voltage and radiation noise at the time of light load deteriorates, and means for reducing the oscillation frequency at light load has been demanded.
[0004]
[Means for Solving the Problems]
The present invention solves the above-described problem, and applies the voltage of the drive system winding 2 of the transformer 1 having inductance to the gate of the switching element 3 to turn on the switching element 3. The
[0005]
DETAILED DESCRIPTION OF THE INVENTION
In FIG. 1, when the
On the contrary, when the
[0006]
【Example】
FIG. 1 is a basic circuit of an embodiment of the present invention. Data obtained by experiments using this circuit are “control system output power-oscillation frequency” in FIG. 3 and “control system output power-efficiency” in FIG. FIG. 2 shows a conventional circuit that does not have the above-described oscillation frequency control circuit, and experimental data obtained therefrom are also shown in FIGS.
[0007]
【The invention's effect】
According to the present invention, when the control system output power becomes light load power, as shown in FIG. 3, the
For this reason, since the ratio of the ON time of the switching element 3 to one cycle (the reciprocal of the oscillation frequency) is reduced, the efficiency at the time of light load power can be increased as compared with the conventional circuit as shown in FIG. It is a great place to contribute to energy saving.
[Brief description of the drawings]
FIG. 1 is a basic circuit of an embodiment of the present invention.
FIG. 2 is a conventional basic circuit.
FIG. 3 is a characteristic diagram of “control system output power—oscillation frequency”.
FIG. 4 is a characteristic diagram of “control system output power-efficiency”.
[Explanation of symbols]
1 Converter transformer 2 Transformer drive winding 3 Switching element (FET)
4 Primary winding of
Claims (1)
スイッチング素子のゲートと第1のPNP型トランジスタのコレクタとの間に抵抗を、また、該第1のPNP型トランジスタのエミッタとドライブ系巻線の一端との間にコンデンサを接続し、さらに該第1のPNP型トランジスタのエミッタ・ベース間に抵抗とコンデンサとを並列接続し、該第1のPNP型トランジスタのベースとドライブ系巻線の他端との間に抵抗を介在させ、該抵抗と並列に抵抗とフォトカプラのフォトトランジスタとの直列回路を接続し、さらに2次側出力の両端にスイッチと抵抗とフォトカプラのフォトダイオードを直列に接続したことを特徴とする、リンギングチョークコンバータ。The voltage of the drive system winding of the transformer having inductance is applied to the gate of the switching element to turn on the switching element, and the second NPN connected to the feedback control circuit connected to the output voltage detection circuit on the secondary side In the self-oscillating ringing choke converter that turns on the type transistor and turns off the switching element, flows current to the capacitor connected to the secondary winding by the back electromotive force of the transformer, and outputs a stable voltage.
The resistance between the collector of the gate of the first PNP-type transistor of the switching element, also connect a capacitor between one end of the emitter and the drive system winding of said first PNP type transistor, further wherein the a resistor and a capacitor connected in parallel between the emitter and the base of the first PNP-type transistor, a resistor is interposed between the other end of the base and the drive system winding of said first PNP type transistor, in parallel with the resistor A ringing choke converter characterized by connecting a series circuit of a resistor and a phototransistor of a photocoupler to each other, and further connecting a switch, a resistor and a photocoupler photodiode in series at both ends of the secondary output.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19383799A JP4350839B2 (en) | 1999-07-08 | 1999-07-08 | Ringing choke converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19383799A JP4350839B2 (en) | 1999-07-08 | 1999-07-08 | Ringing choke converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001025248A JP2001025248A (en) | 2001-01-26 |
JP4350839B2 true JP4350839B2 (en) | 2009-10-21 |
Family
ID=16314573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19383799A Expired - Fee Related JP4350839B2 (en) | 1999-07-08 | 1999-07-08 | Ringing choke converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4350839B2 (en) |
-
1999
- 1999-07-08 JP JP19383799A patent/JP4350839B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001025248A (en) | 2001-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004536543A (en) | Isolated drive circuit used in switch mode power converter | |
CN114884355A (en) | Power conversion module | |
JP3041842B2 (en) | Resonant switching power supply | |
JP4350839B2 (en) | Ringing choke converter | |
JP2638625B2 (en) | MOS-FET gate drive circuit | |
JP4350840B2 (en) | Ringing choke converter | |
US7746674B2 (en) | Self-oscillating power converter | |
JP4303358B2 (en) | Ringing choke converter circuit | |
JP2992531B1 (en) | Ringing choke converter circuit | |
JP2572467Y2 (en) | Boost chopper circuit | |
JP2001197730A (en) | Dc-dc converter | |
JP4304751B2 (en) | Ringing choke converter with improved turn-on loss | |
JP2002051543A (en) | Ringing choke converter | |
JPH04172967A (en) | Ringing choke converter | |
JP3429420B2 (en) | Switching power supply | |
JPS5836230Y2 (en) | DC↓-DC converter surge voltage suppression circuit | |
JP2003339165A (en) | Synchronous rectifying switching power unit | |
JP3725830B2 (en) | Switching power supply | |
JP2002034236A (en) | Dc-dc converter and electronic device using it | |
JPS6310549B2 (en) | ||
JPS6349102Y2 (en) | ||
JP2514581Y2 (en) | Electronic dummy circuit of DC / DC converter | |
JPH01126162A (en) | Power circuit | |
JPS61266070A (en) | Converter circuit | |
JPH0425477U (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090406 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090713 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090723 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |