JP4345691B2 - Non-reciprocal circuit device and communication device - Google Patents

Non-reciprocal circuit device and communication device Download PDF

Info

Publication number
JP4345691B2
JP4345691B2 JP2005052859A JP2005052859A JP4345691B2 JP 4345691 B2 JP4345691 B2 JP 4345691B2 JP 2005052859 A JP2005052859 A JP 2005052859A JP 2005052859 A JP2005052859 A JP 2005052859A JP 4345691 B2 JP4345691 B2 JP 4345691B2
Authority
JP
Japan
Prior art keywords
ferrite
electrode
circuit board
center
permanent magnet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005052859A
Other languages
Japanese (ja)
Other versions
JP2006238286A (en
Inventor
昭人 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2005052859A priority Critical patent/JP4345691B2/en
Publication of JP2006238286A publication Critical patent/JP2006238286A/en
Application granted granted Critical
Publication of JP4345691B2 publication Critical patent/JP4345691B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Description

本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子及び該素子を備えた通信装置に関する。   The present invention relates to a nonreciprocal circuit element, and more particularly to a nonreciprocal circuit element such as an isolator or a circulator used in a microwave band, and a communication apparatus including the element.

従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。   Conventionally, nonreciprocal circuit elements such as isolators and circulators have a characteristic of transmitting a signal only in a predetermined specific direction and not transmitting in a reverse direction. Utilizing this characteristic, for example, an isolator is used in a transmission circuit unit of a mobile communication device such as a car phone or a mobile phone.

従来、非可逆回路素子として、特許文献1には、二つの永久磁石の間に、電極膜にて中心電極を形成したフェライトを挟み込んでフェライト・磁石組立体を形成し、この組立体を回路基板上に垂直方向に縦置き配置したものが開示されている。   Conventionally, as a non-reciprocal circuit element, Patent Document 1 discloses that a ferrite / magnet assembly is formed by sandwiching a ferrite in which a central electrode is formed by an electrode film between two permanent magnets. A device vertically arranged in the vertical direction is disclosed.

しかし、この非可逆回路素子では、中心電極から端子部材を延設して回路基板上の端子電極に接続する構成であり、フェライト及び永久磁石を回路基板上に安定かつ確実に実装することが困難であるという問題点を有していた。   However, in this nonreciprocal circuit element, the terminal member is extended from the center electrode and connected to the terminal electrode on the circuit board, and it is difficult to stably and reliably mount the ferrite and the permanent magnet on the circuit board. It had the problem of being.

一方、フェライトと永久磁石とを並置した場合、永久磁石から生じる磁界をフェライトに効率的かつ均一に印加して非可逆回路素子としての挿入損失の低下を防止するためには、永久磁石とフェライトの互いの中心を一致させることが好ましい。   On the other hand, when a ferrite and a permanent magnet are juxtaposed, a magnetic field generated from the permanent magnet is applied efficiently and uniformly to the ferrite to prevent a reduction in insertion loss as a nonreciprocal circuit element. It is preferable to match the centers of each other.

特許文献2には、回路基板上で、中心電極として銅線を引き回したフェライトの中心を永久磁石の中心と一致させた構成が開示されている。しかし、この構成では、回路基板上に支持台を設け、該支持台上にフェライトを載置しており、これでは部品点数が増加し、組立て性が悪化するという問題点を有していた。
特開2002−261513号公報 特開2002−198707号公報
Patent Document 2 discloses a configuration in which the center of a ferrite in which a copper wire is routed as a center electrode is made to coincide with the center of a permanent magnet on a circuit board. However, this configuration has a problem in that a support base is provided on the circuit board and ferrite is placed on the support base, which increases the number of components and deteriorates the assemblability.
JP 2002-261513 A Japanese Patent Laid-Open No. 2002-198707

そこで、本発明の目的は、簡単な構成で組立て性を阻害することなく永久磁石の磁界をフェライトに効果的に印加でき、かつ、フェライトを安定性よく確実に回路基板上に実装することができる非可逆回路素子及び該素子を備えた通信装置を提供することにある。   Accordingly, an object of the present invention is to apply a magnetic field of a permanent magnet to a ferrite effectively without impairing assemblability with a simple configuration, and to mount the ferrite on a circuit board stably and reliably. An object of the present invention is to provide a nonreciprocal circuit element and a communication apparatus including the element.

前記目的を達成するため、本発明に係る非可逆回路素子は、
永久磁石と、該永久磁石により直流磁界が印加されるフェライトと、該フェライトに配置された複数の中心電極と、表面に端子電極が形成された回路基板と、を備えた非可逆回路素子において、
前記フェライトの主面には複数の前記中心電極が互いに絶縁されて交差した状態で導体膜によって形成され、前記主面と直交する上面には中心電極に接続された中継用電極が導体膜によって形成され、前記主面と直交する下面には中心電極に接続された接続用電極が導体膜によって形成され、かつ、接続用電極は中継用電極よりも厚く形成されており、
前記フェライト及び前記永久磁石はともに直方体形状をなし、フェライトの主面は永久磁石の主面よりも小さく、かつ、前記回路基板上にそれぞれの主面が回路基板の表面と直交する方向にそれぞれの主面の中心を略一致させた状態で並置されており、
前記フェライトの下面に形成された接続用電極は前記回路基板の表面に形成された端子電極と電気的に接続されていること、
を特徴とする。
In order to achieve the above object, a non-reciprocal circuit device according to the present invention comprises:
In a nonreciprocal circuit element comprising a permanent magnet, a ferrite to which a DC magnetic field is applied by the permanent magnet, a plurality of center electrodes arranged on the ferrite, and a circuit board on which a terminal electrode is formed on the surface,
A plurality of the central electrodes are formed on the main surface of the ferrite by a conductor film in a state where they are insulated from each other, and a relay electrode connected to the central electrode is formed by a conductive film on the upper surface orthogonal to the main surface. The connecting electrode connected to the center electrode is formed by a conductor film on the lower surface orthogonal to the main surface, and the connecting electrode is formed thicker than the relay electrode,
Both the ferrite and the permanent magnet have a rectangular parallelepiped shape, the main surface of the ferrite is smaller than the main surface of the permanent magnet, and each main surface on the circuit board is in a direction perpendicular to the surface of the circuit board. It is juxtaposed with the center of the main surface approximately aligned,
The connection electrode formed on the lower surface of the ferrite is electrically connected to the terminal electrode formed on the surface of the circuit board;
It is characterized by.

本発明に係る非可逆回路素子においては、フェライト及び永久磁石がそれぞれの主面の中心を略一致させた状態で回路基板上に並置されているため、永久磁石からフェライトに対して磁界が効率よく略均一に印加されることになり、挿入損失などの特性が向上する。そして、サイズの小さいフェライトは主面と直交する下面に接続用電極が厚く形成されているため、サイズの大きい永久磁石と回路基板上に並置する際、支持台を設けたり、回路基板の表面に凹凸を形成することなく、互いの主面の中心位置(高さ位置)を揃え、かつ、接続用電極を回路基板上の端子電極にはんだ付けなどで電気的に接続することができる。換言すれば、接続用電極の厚みで永久磁石とのサイズ差を吸収して磁界の効率的印加を確保できるとともに、フェライト及び永久磁石を回路基板上に安定かつ確実に実装することができる。   In the nonreciprocal circuit device according to the present invention, since the ferrite and the permanent magnet are juxtaposed on the circuit board in a state where the centers of the respective principal surfaces are substantially coincident, the magnetic field is efficiently generated from the permanent magnet to the ferrite. It is applied substantially uniformly, and characteristics such as insertion loss are improved. And since the small size ferrite has a thick connection electrode on the bottom surface orthogonal to the main surface, when placing the large size permanent magnet and the circuit board side by side, a support base is provided, or the circuit board surface is provided. Without forming irregularities, the center positions (height positions) of the principal surfaces of each other can be aligned, and the connection electrodes can be electrically connected to the terminal electrodes on the circuit board by soldering or the like. In other words, the thickness of the connection electrode can absorb the size difference from the permanent magnet to ensure efficient application of the magnetic field, and the ferrite and the permanent magnet can be stably and reliably mounted on the circuit board.

本発明に係る非可逆回路素子において、前記接続用電極はペーストからなる導体膜を印刷又は転写を複数回行うことにより厚く形成することができる。なお、中心電極や中継用電極の導体膜は、印刷、蒸着、スパッタ、貼り合わせ、めっきなど種々の手法で形成することができる。   In the nonreciprocal circuit device according to the present invention, the connection electrode can be formed thick by printing or transferring a conductive film made of paste a plurality of times. The conductor film of the center electrode and the relay electrode can be formed by various methods such as printing, vapor deposition, sputtering, bonding, and plating.

さらに、フェライトは二つの永久磁石によって挟み込まれていることが好ましい。フェライトに対して一層効率よくかつ均一に磁界を印加することができる。この場合、永久磁石は略同形状の一対のものがフェライトの対向する主面にそれぞれ接着されてフェライトと一体化されていることが好ましい。フェライト・磁石組立体の生産効率が向上し、しかも、回路基板へ効率よく実装することができる。   Furthermore, the ferrite is preferably sandwiched between two permanent magnets. A magnetic field can be applied to ferrite more efficiently and uniformly. In this case, it is preferable that a pair of permanent magnets having substantially the same shape are bonded to the opposing main surfaces of the ferrite and integrated with the ferrite. The production efficiency of the ferrite / magnet assembly is improved, and it can be efficiently mounted on the circuit board.

また、本発明に係る非可逆回路素子において、中心電極は、一端が第1入出力ポートに電気的に接続され、他端が第2入出力ポートに電気的に接続された第1中心電極と、該第1中心電極と電気的絶縁状態で交差して一端が第2入出力ポートに電気的に接続され、他端が接地用第3ポートに電気的に接続された第2中心電極とから構成されていることが好ましい。これにて、小型の集中定数型アイソレータを得ることができる。回路基板には整合用回路素子が内蔵されていてもよく、これにて非可逆回路素子をより小型化できる。   In the nonreciprocal circuit device according to the present invention, the center electrode includes a first center electrode having one end electrically connected to the first input / output port and the other end electrically connected to the second input / output port. A second center electrode that intersects the first center electrode in an electrically insulated state and has one end electrically connected to the second input / output port and the other end electrically connected to the grounding third port. It is preferable to be configured. Thus, a small lumped constant isolator can be obtained. The circuit board may include a matching circuit element, which can further reduce the size of the nonreciprocal circuit element.

また、本発明に係る通信装置は前記非可逆回路素子を備えたものであり、好ましい電気特性が得られ、装置の小型化、低背化が達成される。   In addition, the communication device according to the present invention includes the nonreciprocal circuit element, so that preferable electrical characteristics can be obtained and the device can be reduced in size and height.

本発明によれば、永久磁石からフェライトに対して磁界が効率よく略均一に印加されることになり、挿入損失などの特性が向上するとともに、容易に互いの主面の中心位置(高さ位置)を揃えることができ、フェライト及び永久磁石を回路基板上に安定かつ確実に実装することができる。   According to the present invention, a magnetic field is efficiently and substantially uniformly applied to the ferrite from the permanent magnet, characteristics such as insertion loss are improved, and the center position (height position) of each other's main surface can be easily obtained. ), And ferrite and permanent magnets can be stably and reliably mounted on the circuit board.

以下、本発明に係る非可逆回路素子及び通信装置の実施例について添付図面を参照して説明する。   Embodiments of a nonreciprocal circuit device and a communication device according to the present invention will be described below with reference to the accompanying drawings.

(本発明の要部、図10〜図12参照)
まず、本発明に係る非可逆回路素子の要部に関して説明する。本発明に係る非可逆回路素子の要部は、図10に示すように、回路基板20上にフェライト32及び永久磁石41を縦置きし(それぞれの主面32a,32b,41aを回路基板20の表面と直交する方向に並置し)、フェライト32の下面に形成した接続用電極32xを上面に形成した中継用電極32yよりも厚くし、フェライト32の中心C1を永久磁石41の中心C2と一致させた点にある。接続用電極32xは回路基板20上に形成されている端子電極(図示せず)とはんだ23などにて接続され、永久磁石41の下面は回路基板20上に接着剤などで接合される。また、フェライト32及び永久磁石41はともに直方体形状をなし、フェライト32の主面32a,32bは永久磁石41の主面41aよりも小さい。
(See the main part of the present invention, FIGS. 10 to 12)
First, the main part of the non-reciprocal circuit device according to the present invention will be described. As shown in FIG. 10, the non-reciprocal circuit device according to the present invention has a ferrite 32 and a permanent magnet 41 placed vertically on a circuit board 20 (respective main surfaces 32a, 32b, 41a are arranged on the circuit board 20). The connection electrode 32x formed on the lower surface of the ferrite 32 is made thicker than the relay electrode 32y formed on the upper surface, and the center C1 of the ferrite 32 is made to coincide with the center C2 of the permanent magnet 41. It is in the point. The connection electrode 32x is connected to a terminal electrode (not shown) formed on the circuit board 20 by solder 23 or the like, and the lower surface of the permanent magnet 41 is joined to the circuit board 20 by an adhesive or the like. Further, both the ferrite 32 and the permanent magnet 41 have a rectangular parallelepiped shape, and the main surfaces 32 a and 32 b of the ferrite 32 are smaller than the main surface 41 a of the permanent magnet 41.

図11は、比較例として、フェライト32の上下面にそれぞれ中継用電極32y及び接続用電極32xを同じ厚さの導体膜として形成した場合を示す。この場合、サイズの小さいフェライト32の中心C1は永久磁石41の中心C2よりもどうしても低くなり、両者の間にずれ量ΔXが生じる。   FIG. 11 shows, as a comparative example, a case where the relay electrode 32y and the connection electrode 32x are formed as conductor films having the same thickness on the upper and lower surfaces of the ferrite 32, respectively. In this case, the center C1 of the small-sized ferrite 32 is inevitably lower than the center C2 of the permanent magnet 41, and a deviation amount ΔX is generated between the two.

前記ずれ量ΔXによって非可逆回路素子の挿入損失が低下する。図12は本発明者によって実測されたずれ量ΔXと挿入損失との関係を示す。このグラフから明らかなように、中心C1,C2が略一致したときに最も低損失となる。実用的な挿入損失を確保するには、ずれ量ΔXが±20%以内に収まることが望ましい。   The insertion loss of the nonreciprocal circuit element is reduced by the shift amount ΔX. FIG. 12 shows the relationship between the deviation ΔX actually measured by the inventor and the insertion loss. As is apparent from this graph, the lowest loss is obtained when the centers C1 and C2 substantially coincide. In order to ensure a practical insertion loss, it is desirable that the shift amount ΔX be within ± 20%.

このデータ測定において、フェライト32のサイズは長辺長さ2.0mm、短辺長さ0.8mm、厚さ0.3mmであり、永久磁石41のサイズは長辺長さ2.1mm、短辺長さ1.0mm、厚さ0.45mmであり、フェライト32を二つの磁石41で挟み込んだ構造とした。なお、フェライト32に磁界を印加するには、フェライト32の一方の主面にのみ永久磁石を対向配置することでも可能である。しかし、一対の永久磁石41をフェライト32の両方の主面32a,32bに対向配置するほうが、磁界の効率的、均一的な印加に有利である。   In this data measurement, the ferrite 32 has a long side length of 2.0 mm, a short side length of 0.8 mm, and a thickness of 0.3 mm. The permanent magnet 41 has a long side length of 2.1 mm and a short side. The length is 1.0 mm, the thickness is 0.45 mm, and the ferrite 32 is sandwiched between the two magnets 41. In order to apply a magnetic field to the ferrite 32, it is also possible to place a permanent magnet opposite to only one main surface of the ferrite 32. However, arranging the pair of permanent magnets 41 so as to face both the main surfaces 32a and 32b of the ferrite 32 is more advantageous for the efficient and uniform application of the magnetic field.

(非可逆回路素子、図1〜図6参照)
以下に、本発明に係る非可逆回路素子の実施例について説明する。図1は本発明の一実施例である2ポート型アイソレータ1の分解斜視図である。この2ポート型アイソレータ1は、集中定数型アイソレータであり、概略、金属製ヨーク10と、回路基板20と、フェライト32を含む中心電極組立体31と、フェライト32に直流磁界を印加するための永久磁石41,41とで形成されている。
(Non-reciprocal circuit device, see FIGS. 1 to 6)
Examples of the non-reciprocal circuit device according to the present invention will be described below. FIG. 1 is an exploded perspective view of a two-port isolator 1 according to an embodiment of the present invention. The two-port isolator 1 is a lumped constant isolator, which is generally a permanent metal for applying a DC magnetic field to the metal yoke 10, the circuit board 20, the center electrode assembly 31 including the ferrite 32, and the ferrite 32. It is formed with magnets 41 and 41.

ヨーク10は軟鉄などの強磁性体材料からなり、銀めっきが施され、回路基板20上で中心電極組立体31と永久磁石41,41を囲む枠体形状とされている。   The yoke 10 is made of a ferromagnetic material such as soft iron, is silver-plated, and has a frame shape surrounding the central electrode assembly 31 and the permanent magnets 41 and 41 on the circuit board 20.

フェライト32と永久磁石41,41の上面には絶縁体(例えば、樹脂、セラミック)からなるキャップ15が接着される。   A cap 15 made of an insulator (for example, resin or ceramic) is bonded to the upper surfaces of the ferrite 32 and the permanent magnets 41 and 41.

中心電極組立体31は、図2に示すように、マイクロ波フェライト32の主面32a,32bに互いに電気的に絶縁された第1中心電極35及び第2中心電極36を形成したものである。ここで、フェライト32は互いに平行な第1主面32a及び第2主面32bを有する直方体形状をなし、回路基板20上に第1主面32a及び第2主面32bが略垂直方向に配置されている。   As shown in FIG. 2, the center electrode assembly 31 is formed by forming a first center electrode 35 and a second center electrode 36 that are electrically insulated from each other on the main surfaces 32 a and 32 b of the microwave ferrite 32. Here, the ferrite 32 has a rectangular parallelepiped shape having a first main surface 32a and a second main surface 32b parallel to each other, and the first main surface 32a and the second main surface 32b are arranged on the circuit board 20 in a substantially vertical direction. ing.

また、永久磁石41,41はフェライト32の主面32a,32bに対して磁界を該主面32a,32bに略垂直方向に印加するように主面32a,32bに接着され、フェライト・磁石組立体30を形成している。なお、このフェライト・磁石組立体30の構成及び製作工程は以下に詳述する。   The permanent magnets 41 and 41 are bonded to the main surfaces 32a and 32b so that a magnetic field is applied to the main surfaces 32a and 32b in a direction substantially perpendicular to the main surfaces 32a and 32b. 30 is formed. The configuration and manufacturing process of the ferrite / magnet assembly 30 will be described in detail below.

図2に示すように、第1中心電極35はフェライト32の第1主面32aにおいて右下から立ち上がって左上に長辺に対して比較的小さな角度で傾斜して形成され、左上方に立ち上がり、上面32c上の中継用電極35aを介して第2主面32bに回り込み、第2主面32bにおいて第1主面32aと透視状態で重なるように形成され、下面32dに形成された接続用電極35bに接続されている。   As shown in FIG. 2, the first center electrode 35 is formed on the first main surface 32a of the ferrite 32 from the lower right and is inclined to the upper left at a relatively small angle with respect to the long side, and rises to the upper left. The connection electrode 35b formed on the lower surface 32d is formed so as to go around the second main surface 32b via the relay electrode 35a on the upper surface 32c and overlap the first main surface 32a in a transparent state on the second main surface 32b. It is connected to the.

第2中心電極36は、まず、0.5ターン目36aが第1主面32aにおいて下辺略中央部から左上に長辺に対して比較的大きな角度で傾斜して第1中心電極35と交差した状態で形成され、上面32c上の中継用電極36bを介して第2主面32bに回り込み、この1ターン目36cが第2主面32bにおいて左方に比較的大きな角度で傾斜して第1中心電極35と交差した状態で形成されている。1ターン目36cの下端部は下面32dの接続用電極36dを介して第1主面32aに回り込み、この1.5ターン目36eが第1主面32aにおいて0.5ターン目36aと平行に第1中心電極35と交差した状態で形成され、上面32c上の中継用電極36fを介して第2主面32bに回り込んでいる。この2ターン目36gも第2主面32bにおいて1ターン目36cと平行に第1中心電極35と交差した状態で形成され、下面32dの接続用電極36hに接続されている。   In the second center electrode 36, first, the 0.5th turn 36a intersects with the first center electrode 35 at a relatively large angle with respect to the long side from the substantially central portion of the lower side to the upper left on the first main surface 32a. The first turn 36c is inclined to the left on the second main surface 32b at a relatively large angle on the second main surface 32b via the relay electrode 36b on the upper surface 32c. It is formed so as to intersect with the electrode 35. The lower end of the first turn 36c wraps around the first main surface 32a via the connection electrode 36d on the lower surface 32d, and this 1.5th turn 36e is parallel to the 0.5th turn 36a on the first main surface 32a. The first central electrode 35 is formed so as to intersect with the second main surface 32b via the relay electrode 36f on the upper surface 32c. The second turn 36g is also formed on the second main surface 32b so as to intersect the first center electrode 35 in parallel with the first turn 36c, and is connected to the connection electrode 36h on the lower surface 32d.

即ち、第2中心電極36はフェライト32に螺旋状に2ターン巻回されていることにな
る。ここで、ターン数とは、中心電極36が第1又は第2主面32a,32bをそれぞれ1回横断した状態を0.5ターンとして計算している。そして、中心電極35,36の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。
That is, the second center electrode 36 is wound around the ferrite 32 in a spiral manner for two turns. Here, the number of turns is calculated by assuming that the state in which the center electrode 36 crosses the first or second main surface 32a, 32b once each is 0.5 turns. The crossing angle of the center electrodes 35 and 36 is set as necessary, and the input impedance and insertion loss are adjusted.

回路基板20は、複数枚の誘電体シート上に所定の電極を形成して積層し、焼結した積層型基板であり、その内部には、図3に示すように、整合用コンデンサC1,C2,Cs1,Cs2,Cp1,Cp2、終端抵抗Rが内蔵されている。また、上面には端子電極25a〜25gが、下面には外部接続用端子電極26,27,28がそれぞれ形成されている。   The circuit board 20 is a laminated substrate obtained by forming predetermined electrodes on a plurality of dielectric sheets, laminating them, and sintering them. As shown in FIG. 3, matching capacitors C1, C2 , Cs1, Cs2, Cp1, Cp2 and a termination resistor R are incorporated. Terminal electrodes 25a to 25g are formed on the upper surface, and external connection terminal electrodes 26, 27, and 28 are formed on the lower surface, respectively.

これらの整合用回路素子と前記第1及び第2中心電極35,36との接続関係を図3及び図4、図5の等価回路を参照して説明する。なお、図4の等価回路は本発明に係る非可逆回路素子(2ポート型アイソレータ1)における基本的な第1回路例を示し、図5の等価回路は第2回路例を示す。図3には第2回路例の構成が示されている。   The connection relationship between these matching circuit elements and the first and second center electrodes 35 and 36 will be described with reference to the equivalent circuits of FIGS. The equivalent circuit of FIG. 4 shows a basic first circuit example in the non-reciprocal circuit device (2-port isolator 1) according to the present invention, and the equivalent circuit of FIG. 5 shows a second circuit example. FIG. 3 shows the configuration of the second circuit example.

即ち、回路基板20の下面に形成された外部接続用端子電極26が入力ポートP1として機能し、この電極26は整合用コンデンサCs1を介して整合用コンデンサC1と終端抵抗Rとの接続点21aに接続されている。また、この接続点21aは回路基板20の上面に形成された端子電極25aを介して第1中心電極35の一端に接続されている。   That is, the external connection terminal electrode 26 formed on the lower surface of the circuit board 20 functions as the input port P1, and this electrode 26 is connected to the connection point 21a between the matching capacitor C1 and the termination resistor R via the matching capacitor Cs1. It is connected. The connection point 21 a is connected to one end of the first center electrode 35 through a terminal electrode 25 a formed on the upper surface of the circuit board 20.

第1中心電極35の他端はフェライト32の下面32dに形成された接続用電極35c及び回路基板20の上面に形成された端子電極25bを介して終端抵抗R及びコンデンサC1,C2に接続されている。   The other end of the first center electrode 35 is connected to a termination resistor R and capacitors C1 and C2 via a connection electrode 35c formed on the lower surface 32d of the ferrite 32 and a terminal electrode 25b formed on the upper surface of the circuit board 20. Yes.

一方、回路基板20の下面に形成された外部接続用端子電極27が出力ポートP2として機能し、この電極27は整合用コンデンサCs2を介してコンデンサC2,C1の接続点21bに接続されている。   On the other hand, the external connection terminal electrode 27 formed on the lower surface of the circuit board 20 functions as the output port P2, and this electrode 27 is connected to the connection point 21b of the capacitors C2 and C1 via the matching capacitor Cs2.

第2中心電極36の一端接続用電極36i(フェライト32の下面32dに形成されている)は回路基板20の上面に形成された端子電極25cを介して前記接続点21bに接続されている。第2中心電極36の他端接続用電極36hは回路基板20の上面に形成された端子電極25dを介して回路基板20の下面に形成された外部接続用端子電極28と接続されている。この外部接続用端子電極28は接地ポートP3として機能するものである。また、この外部接続用端子電極28は、回路基板20の上面に形成された端子電極25e,25fを介して前記ヨーク10にも接続されている。   One end connection electrode 36 i (formed on the lower surface 32 d of the ferrite 32) of the second center electrode 36 is connected to the connection point 21 b via a terminal electrode 25 c formed on the upper surface of the circuit board 20. The other end connection electrode 36 h of the second center electrode 36 is connected to an external connection terminal electrode 28 formed on the lower surface of the circuit board 20 via a terminal electrode 25 d formed on the upper surface of the circuit board 20. The external connection terminal electrode 28 functions as a ground port P3. The external connection terminal electrode 28 is also connected to the yoke 10 via terminal electrodes 25e and 25f formed on the upper surface of the circuit board 20.

また、入力ポートP1とコンデンサCs1の接続点には接地されたインピーダンス調整用のコンデンサCp1が接続されている。同様に、出力ポートP2とコンデンサCs2との接続点にも接地されたインピーダンス調整用のコンデンサCp2が接続されている。   A grounded impedance adjusting capacitor Cp1 is connected to a connection point between the input port P1 and the capacitor Cs1. Similarly, a grounded impedance adjusting capacitor Cp2 is also connected to a connection point between the output port P2 and the capacitor Cs2.

回路基板20とヨーク10とは端子電極25e,25fを介してはんだ付けされて一体化され、フェライト・磁石組立体30はフェライト32の下面32dの各種接続用電極35b,35c,36d,36h,36iが回路基板20上の端子電極25a〜25d,25gとはんだ付けされて一体化されるとともに、永久磁石41,41の下面41d,41dが回路基板20上に接着剤24にて一体化される(図6参照)。接続用電極36dが接続される端子電極25gはダミー電極である。なお、図6は図1の矢印A−A部分で断面としたものである。   The circuit board 20 and the yoke 10 are soldered and integrated through terminal electrodes 25e and 25f, and the ferrite / magnet assembly 30 is connected to various connection electrodes 35b, 35c, 36d, 36h, and 36i on the lower surface 32d of the ferrite 32. Are soldered and integrated with the terminal electrodes 25a to 25d and 25g on the circuit board 20, and the lower surfaces 41d and 41d of the permanent magnets 41 and 41 are integrated with the adhesive 24 on the circuit board 20 ( (See FIG. 6). The terminal electrode 25g to which the connection electrode 36d is connected is a dummy electrode. FIG. 6 is a cross-sectional view taken along the line AA in FIG.

以上の構成からなる2ポート型アイソレータ1において、同形状の一対の永久磁石41,41を対面させて第1及び第2中心電極35,36を形成したフェライト32を挟み込み、かつ、フェライト32の主面32a,32bは永久磁石41の主面41aよりも小さく(図6参照)、かつ、図10で説明したように、接続用電極32x(35b,35c,36d,36h,36i)を厚く形成して、フェライト32の中心C1と永久磁石41の中心C2とを略一致させるように配置したため、永久磁石41は平行度の良好な直流磁束を発生して均一な磁界がフェライト32に印加され、アイソレータ1の挿入損失などの電気特性が向上する(図12参照)。   In the two-port isolator 1 having the above configuration, the ferrite 32 in which the first and second center electrodes 35 and 36 are formed with the pair of permanent magnets 41 and 41 having the same shape facing each other is sandwiched. The surfaces 32a and 32b are smaller than the main surface 41a of the permanent magnet 41 (see FIG. 6), and as described in FIG. 10, the connection electrodes 32x (35b, 35c, 36d, 36h, 36i) are formed thick. Since the center C1 of the ferrite 32 and the center C2 of the permanent magnet 41 are arranged so as to substantially coincide with each other, the permanent magnet 41 generates a DC magnetic flux having a good parallelism and a uniform magnetic field is applied to the ferrite 32. The electrical characteristics such as the insertion loss of 1 are improved (see FIG. 12).

また、フェライト32は回路基板20上に主面32a,32bが略垂直方向に配置され、かつ、永久磁石41,41はフェライト32の主面32a,32bに対して磁界を略垂直方向に印加するように回路基板20上に配置されているため、換言すれば、フェライト32と永久磁石41,41は回路基板20上に垂直方向に縦置き配置されているため、大きな磁界を得るために永久磁石41,41を厚くしても該厚みに拘わらず背が高くなることはなく、小型化、低背化が達成される。   The ferrite 32 has main surfaces 32 a and 32 b arranged on the circuit board 20 in a substantially vertical direction, and the permanent magnets 41 and 41 apply a magnetic field to the main surfaces 32 a and 32 b of the ferrite 32 in a substantially vertical direction. In other words, since the ferrite 32 and the permanent magnets 41 and 41 are vertically arranged on the circuit board 20 in order to obtain a large magnetic field, the permanent magnets are arranged on the circuit board 20. Even if the thickness of 41, 41 is increased, the height does not increase regardless of the thickness, and a reduction in size and height is achieved.

さらに、第2回路例(図5参照)に示したように、第1中心電極35とコンデンサC1との接続点21aと入力ポートP1との間、及び、中心電極35,36の接続点21bと出力ポートP2との間にいま一つの整合用コンデンサCs1,Cs2を挿入したため、中心電極35,36のインダクタンスを大きく設定して広帯域での電気特性を向上させた際でもアイソレータに接続される機器とのインピーダンス(50Ω)を合わせることが可能である。なお、この効果は整合用コンデンサCs1又はCs2のいずれか一方を挿入するだけでも達成することができる。   Furthermore, as shown in the second circuit example (see FIG. 5), the connection point 21a between the first center electrode 35 and the capacitor C1 and the input port P1, and the connection point 21b between the center electrodes 35 and 36, Since only one matching capacitor Cs1, Cs2 is inserted between the output port P2 and the inductance of the center electrodes 35, 36 is set large to improve the electrical characteristics in a wide band, the device is connected to the isolator. The impedance (50Ω) can be matched. This effect can be achieved by simply inserting one of the matching capacitors Cs1 and Cs2.

なお、第2中心電極36とコンデンサC2との接続点と接地ポートP3との間に整合用インダクタを挿入すれば、2倍波又は3倍波など所望の高周波を抑制することができる。また、入力ポートP1と接地との間、出力ポートP2と接地との間に、インダクタとコンデンサとからなるLC直列回路を挿入してもよい。このようなLC直列回路を設けることによっても、2倍波又は3倍波など所望の高周波を抑制することができる。   If a matching inductor is inserted between the connection point of the second center electrode 36 and the capacitor C2 and the ground port P3, a desired high frequency such as a second harmonic or a third harmonic can be suppressed. Further, an LC series circuit composed of an inductor and a capacitor may be inserted between the input port P1 and the ground and between the output port P2 and the ground. By providing such an LC series circuit, a desired high frequency such as a second harmonic or a third harmonic can be suppressed.

ここで、フェライト・磁石組立体30について説明する。図6に示すように、フェライト32の主面32a,32b上には、導体膜からなる第1中心電極35、絶縁体膜37、導体膜からなる第2中心電極36、絶縁体膜38が成膜されている。また、フェライト32の上面32cには中継用電極35a,36b,36fが導体膜によって形成され、下面32dには接続用電極35b,35c,36d,36h,36iが導体膜によって形成されている。   Here, the ferrite / magnet assembly 30 will be described. As shown in FIG. 6, on the main surfaces 32a and 32b of the ferrite 32, a first center electrode 35 made of a conductor film, an insulator film 37, a second center electrode 36 made of a conductor film, and an insulator film 38 are formed. It is a membrane. Further, relay electrodes 35a, 36b, and 36f are formed of a conductor film on the upper surface 32c of the ferrite 32, and connection electrodes 35b, 35c, 36d, 36h, and 36i are formed of a conductor film on the lower surface 32d.

中心電極35,36は、フェライト32の主面32a,32bに銀、銅、金やその合金からなる電極膜材料、金や銀などの導体粉とエポキシ樹脂などからなる導体複合材料(ペースト又は接着剤)などの電極膜材料にて、印刷や転写により薄膜として形成されている。あるいは、これらの電極膜材料と感光物質とを混合してフォトリソグラフ、エッチングなどの加工技術を用いて、所定の形状に形成してもよい。   The center electrodes 35 and 36 are formed on the main surfaces 32a and 32b of the ferrite 32 with an electrode film material made of silver, copper, gold or an alloy thereof, or a conductor composite material made of a conductive powder such as gold or silver and an epoxy resin (paste or adhesive). It is formed as a thin film by printing or transfer using an electrode film material such as an agent. Alternatively, the electrode film material and the photosensitive material may be mixed and formed into a predetermined shape using a processing technique such as photolithography or etching.

中心電極35,36の導体膜と絶縁体膜37,38は必要に応じて、それぞれ1層以上設け、場合によっては絶縁体膜37,38に形成した孔(ビアホール)を経由して異なる層の導体膜どうしを接続してもよい。   One or more conductor films and insulator films 37 and 38 of the center electrodes 35 and 36 are provided as necessary, and in some cases, different layers are formed via holes (via holes) formed in the insulator films 37 and 38. You may connect conductor films.

中継用電極35a,36b,36fは、銀、銅、金やその合金からなる電極膜材料、金や銀などの導体粉とエポキシ樹脂などからなる導体複合材料(ペースト又は接着剤)などの電極膜材料にて、印刷や転写により厚膜として形成されている。あるいは、これらの電極膜材料と感光物質とを混合してフォトリソグラフ、エッチングなどの加工技術を用いて、所定の形状に形成してもよい。   The relay electrodes 35a, 36b, and 36f are electrode films such as an electrode film material made of silver, copper, gold or an alloy thereof, or a conductor composite material (paste or adhesive) made of conductor powder such as gold or silver and epoxy resin. The material is formed as a thick film by printing or transferring. Alternatively, the electrode film material and the photosensitive material may be mixed and formed into a predetermined shape using a processing technique such as photolithography or etching.

接続用電極35b,35c,36d,36h,36iは、銀、銅、金やその合金からなる電極膜材料、金や銀などの導体粉とエポキシ樹脂などからなる導体複合材料(ペースト又は接着剤)などの電極膜材料にて、印刷や転写を複数回繰り返すことにより、前記中継用電極35a,36b,36fよりも厚く形成されている。   The connection electrodes 35b, 35c, 36d, 36h, and 36i are electrode film materials made of silver, copper, gold or an alloy thereof, or conductor composite materials (paste or adhesive) made of conductor powder such as gold or silver and epoxy resin. The electrode film material such as is formed thicker than the relay electrodes 35a, 36b, and 36f by repeating printing and transfer a plurality of times.

また、中継用電極35a,36b,36fを薄膜形成技術であるドライめっきなどで形成し、接続用電極35b,35c,36d,36h,36iを厚膜形成技術である印刷焼付けで形成してもよい。   Further, the relay electrodes 35a, 36b, and 36f may be formed by dry plating that is a thin film forming technique, and the connection electrodes 35b, 35c, 36d, 36h, and 36i may be formed by printing and baking that is a thick film forming technique. .

フェライト32の主面32a,32bには永久磁石41,41が接着剤層42を介して接着される。この接着剤層42に代えて両面粘着シートを用いてもよい。   Permanent magnets 41 and 41 are bonded to the main surfaces 32 a and 32 b of the ferrite 32 through an adhesive layer 42. A double-sided PSA sheet may be used in place of the adhesive layer 42.

フェライト32の下面32dに形成した接続用電極35b,35c,36d,36h,36iは、図6に示すように、回路基板20の上面に形成した端子電極25a〜25d,25gに接合材23(例えば、はんだ)によって接合される。また、永久磁石41の下面41dは接着剤24にて回路基板20上に接合される。接着剤24としては、熱硬化性の1液性又は2液性のエポキシ系接着剤が適している。   As shown in FIG. 6, the connection electrodes 35b, 35c, 36d, 36h, 36i formed on the lower surface 32d of the ferrite 32 are joined to the terminal electrodes 25a-25d, 25g formed on the upper surface of the circuit board 20 by the bonding material 23 (for example, , Solder). Further, the lower surface 41 d of the permanent magnet 41 is bonded onto the circuit board 20 with the adhesive 24. As the adhesive 24, a thermosetting one-component or two-component epoxy adhesive is suitable.

このアイソレータ1においては、直方体形状のフェライト32を用いることによって、回路基板20との接合面が平面状となり、この下面32dに各種接続用電極が形成されているため、該接続用電極と回路基板20上に形成された端子電極25a〜25d,25gとの接続が確実かつ容易になる。また、各種接続用電極は一つの面に形成するだけでよく、製造工程が簡略化される。   In this isolator 1, since the rectangular parallelepiped ferrite 32 is used, the joint surface with the circuit board 20 becomes planar, and various connection electrodes are formed on the lower surface 32d. Connection with the terminal electrodes 25a to 25d and 25g formed on the substrate 20 is surely and easily performed. Further, the various connection electrodes need only be formed on one surface, and the manufacturing process is simplified.

また、フェライト32はその下面32dに形成された各種接続用電極が回路基板20上に形成された端子電極25a〜25d,25gとはんだ付けされ、永久磁石41,41はその下面41dが回路基板20の表面に直接あるいは端子電極を介して接着剤24にて接着されているため、即ち、フェライト・磁石組立体30と回路基板20との接合にはんだ付けと接着とを併用することにより、接合が確実なものとなる。   The ferrite 32 is soldered with terminal electrodes 25a to 25d and 25g formed on the circuit board 20 with various connection electrodes formed on the lower surface 32d, and the lower surfaces 41d of the permanent magnets 41 and 41 are connected to the circuit board 20 respectively. Is bonded to the surface of the substrate directly or via a terminal electrode with an adhesive 24, that is, by using both soldering and bonding for bonding the ferrite / magnet assembly 30 and the circuit board 20. It will be certain.

はんだ付けだけであると、アイソレータ1を通信機器の基板上にリフローはんだで実装する際などにこの部分でのはんだが溶融してフェライト・磁石組立体30の位置ずれが生じ、故障や特性劣化の原因となる。熱硬化性の接着剤24が併用されていれば、このよう
な故障や特性劣化を未然に防止することができる。また、永久磁石41とフェライト32との接着が外れた場合でも、永久磁石41は回路基板20上に接着されているため、所定の電気定数が保たれ、信頼性の高い非可逆回路素子を得ることができる。
If only the soldering is performed, when the isolator 1 is mounted on the substrate of the communication device by reflow soldering, the solder in this portion melts and the position of the ferrite / magnet assembly 30 is shifted, resulting in failure or deterioration of characteristics. Cause. If the thermosetting adhesive 24 is used in combination, such failure and characteristic deterioration can be prevented in advance. Further, even when the permanent magnet 41 and the ferrite 32 are detached, the permanent magnet 41 is adhered on the circuit board 20, so that a predetermined electrical constant is maintained and a highly reliable nonreciprocal circuit element is obtained. be able to.

フェライト32の下面32dに形成した各種接続用電極を回路基板20の上面に形成した端子電極25a〜25d,25gとの接合には前述したはんだ付け以外に、厚膜電極材料で焼結接合する方法、はんだや金などのバンプを超音波などを用いて温度上昇させて融着させる方法、あるいは、金や銀などの導体粉とエポキシ樹脂などからなる導電複合材料(ペースト又は接着剤)を硬化させて接合する方法などを採用することができる。   In addition to soldering as described above, various connection electrodes formed on the lower surface 32d of the ferrite 32 are joined to the terminal electrodes 25a to 25d and 25g formed on the upper surface of the circuit board 20 by a sintered film electrode material. , Soldering or bumping bumps such as gold by increasing the temperature using ultrasonic waves, or curing a conductive composite material (paste or adhesive) composed of conductive powder such as gold or silver and epoxy resin Or the like can be employed.

ここで、前記フェライト・磁石組立体30において、フェライト32の下面32dと永久磁石41の下面41dとの間には寸法差αが設けられている(図6参照)。この寸法差αの存在によって、各種接続用電極の厚みと該接続用電極に接合されたはんだなどの接合材23の厚みと回路基板20上に形成された端子電極25a〜25d,25gの厚みと、永久磁石41の接着剤24の厚みとが回路基板20の表面で略面一になる。これにて、フェライト・磁石組立体30を傾くことなく精度よく、かつ、確実に安定した状態で回路基板20上に実装することが可能になる。   Here, in the ferrite-magnet assembly 30, a dimensional difference α is provided between the lower surface 32d of the ferrite 32 and the lower surface 41d of the permanent magnet 41 (see FIG. 6). Due to the existence of this dimensional difference α, the thicknesses of various connection electrodes, the thickness of the bonding material 23 such as solder bonded to the connection electrodes, and the thicknesses of the terminal electrodes 25a to 25d and 25g formed on the circuit board 20 The thickness of the adhesive 24 of the permanent magnet 41 is substantially flush with the surface of the circuit board 20. As a result, the ferrite / magnet assembly 30 can be mounted on the circuit board 20 in an accurate and reliable state without tilting.

また、中心電極35,36を形成したフェライト32が永久磁石41の所定箇所に接着にて精度よく固定されているため、磁気損失のほとんどない安定したアイソレータを製作することができる。特に、永久磁石41とフェライト32との接着に接着シートを用いた場合は、接着層の厚みの安定性により、フェライト32と永久磁石41との位置関係を好ましい平行度で一体化することができる。   In addition, since the ferrite 32 on which the center electrodes 35 and 36 are formed is accurately fixed to a predetermined portion of the permanent magnet 41 by adhesion, a stable isolator with almost no magnetic loss can be manufactured. In particular, when an adhesive sheet is used for bonding the permanent magnet 41 and the ferrite 32, the positional relationship between the ferrite 32 and the permanent magnet 41 can be integrated with a preferable parallelism due to the stability of the thickness of the adhesive layer. .

一対の永久磁石41,41の対向面どうしの距離も、接着剤層42の厚みとフェライト32の厚みによって決まり、磁気回路を目的どおりの定数でかつ安定的に(ばらつきが少なく)形成することができる。その結果、アイソレータの安定的な大量生産が可能であり、安価に付く。   The distance between the opposing surfaces of the pair of permanent magnets 41 and 41 is also determined by the thickness of the adhesive layer 42 and the thickness of the ferrite 32, and the magnetic circuit can be formed with the desired constant and stably (with little variation). it can. As a result, stable mass production of the isolator is possible and is inexpensive.

また、中心電極組立体31と一対の永久磁石41,41が接着剤層42で一体化されていることで、機械的に安定となり、振動や衝撃で変形・破損しない堅牢なアイソレータとなる。このようなアイソレータは携帯型の通信機器に最適である。   In addition, since the center electrode assembly 31 and the pair of permanent magnets 41 and 41 are integrated by the adhesive layer 42, the center electrode assembly 31 is mechanically stable and becomes a robust isolator that is not deformed or damaged by vibration or impact. Such an isolator is most suitable for a portable communication device.

さらに、中心電極35,36はフェライト32の主面32a,32bに導体膜にて形成しているため、形状的に高精度に安定して形成され、均一な電気特性を有するアイソレータを量産することができる。これに加えて、絶縁体膜37,38もガラス粉を焼結した膜などとすることで、金属板からなる中心電極を用いた場合と比べて、フェライト32の主面32a,32bを平坦度の良好な形状とすることができる。その結果、フェライト32と一対の永久磁石41,41それぞれの位置関係を平行度よく一体化できる。   Further, since the center electrodes 35 and 36 are formed of the conductor film on the main surfaces 32a and 32b of the ferrite 32, the isolator having a uniform electrical characteristic can be mass-produced stably with high accuracy in shape. Can do. In addition to this, the insulator films 37 and 38 are also formed by sintering glass powder, so that the main surfaces 32a and 32b of the ferrite 32 are flattened compared to the case where the center electrode made of a metal plate is used. It can be set as a favorable shape. As a result, the positional relationship between the ferrite 32 and the pair of permanent magnets 41 and 41 can be integrated with high parallelism.

また、フェライト32の上面32c及び下面32dに各種中継用及び接続用電極が設けられ、フェライト32の主面32a,32b上の電極膜は中継及び接続用電極に接続されており、下面32dに形成された接続用電極が回路基板20の上面に形成された端子電極25a〜25d,25gと対向して接合される。その結果、フェライト32に配置されている中心電極35,36をはんだ付けなどの方法で容易にかつ信頼性よく回路基板20内の整合用回路素子や入出力外部接続用端子電極26,27,28に接続することができる。   Also, various relay and connection electrodes are provided on the upper surface 32c and the lower surface 32d of the ferrite 32, and the electrode films on the main surfaces 32a and 32b of the ferrite 32 are connected to the relay and connection electrodes and formed on the lower surface 32d. The connection electrodes thus formed are joined to face terminal electrodes 25 a to 25 d and 25 g formed on the upper surface of the circuit board 20. As a result, the center electrodes 35 and 36 arranged on the ferrite 32 can be easily and reliably soldered to the matching circuit elements in the circuit board 20 and the input / output external connection terminal electrodes 26, 27 and 28. Can be connected to.

このような接続において、中心電極35,36のうちフェライト32の主面32a,32b上の導体膜部分ははんだ付けされることはないので、はんだ喰われのおそれがない。そこで、この導体膜部分に用いる材料としてはガラスフリット含有量の極めて少ない(1
0%以下)銀粉などを用いることができる。このような材料は電気伝導性が純銀に近いので、極めて入力損失の少ないアイソレータを得ることができる。
In such a connection, the conductor film portions on the main surfaces 32a and 32b of the ferrite 32 of the center electrodes 35 and 36 are not soldered, so that there is no risk of solder erosion. Therefore, the material used for the conductor film portion has a very low glass frit content (1
(0% or less) Silver powder or the like can be used. Since such a material has an electrical conductivity close to that of pure silver, an isolator with extremely low input loss can be obtained.

フェライト32の下面32dの各種接続用電極を回路基板20上の端子電極25a〜25d,25gに接合する材料・手段としてははんだ付けが最も容易であり、接合部の電気導電性が良好で、信頼性が高い。フェライト・磁石組立体30の内部に予め熱硬化性の接着剤層42を用いている場合は、はんだのリフローで接着剤層42の硬化(キュア)を完全にさせることができる。   As the material and means for joining the various connection electrodes on the lower surface 32d of the ferrite 32 to the terminal electrodes 25a to 25d, 25g on the circuit board 20, soldering is the easiest, and the electrical conductivity of the joint is good and reliable. High nature. When the thermosetting adhesive layer 42 is used in advance in the ferrite / magnet assembly 30, the adhesive layer 42 can be completely cured (cured) by solder reflow.

本実施例において、回路基板20は多層誘電体基板である。これにて、内部にコンデンサやインダクタなどの回路網を内蔵することができ、アイソレータの小型化、薄型化が達成でき、回路素子間の接続が基板内で行われるために信頼性の向上が期待できる。勿論、回路基板20は必ずしも多層である必要はなく、単層であってもよく、整合用コンデンサなどをチップタイプとして外付けしてもよい。   In this embodiment, the circuit board 20 is a multilayer dielectric board. As a result, a circuit network such as a capacitor and an inductor can be built inside, and the miniaturization and thinning of the isolator can be achieved, and the connection between the circuit elements is performed within the substrate, so that improvement in reliability is expected. it can. Of course, the circuit board 20 does not necessarily have to be a multilayer, and may be a single layer, and a matching capacitor or the like may be externally attached as a chip type.

また、回路基板20の下面には、通信機器のプリント基板に本アイソレータ1を実装するための外部接続用端子電極26,27,28が設けられている。これにて、電気接合箇所が減少するため、低損失で高信頼性を得ることができる。加えて、別の端子部品を設ける必要がなく、回路基板20の下面位置が端子面になるので低背化でき、低価格化も可能となる。   Further, on the lower surface of the circuit board 20, external connection terminal electrodes 26, 27, and 28 for mounting the isolator 1 on a printed circuit board of a communication device are provided. As a result, the number of electrical joints is reduced, so that high reliability can be obtained with low loss. In addition, it is not necessary to provide another terminal component, and the lower surface position of the circuit board 20 becomes the terminal surface, so that the height can be reduced and the cost can be reduced.

(フェライト・磁石組立体の製造方法、図7及び図8参照)
次に、前記フェライト・磁石組立体30の製作方法について説明する。フェライト・磁石組立体30を製作するにあたっては、まず、前記中心電極組立体31を製作し、図7に示すように、ほぼ全面に接着シート42を設けた(接着剤層であってもよい)広い面積のマザー磁石基板411,412の間に、多数(最小2列×2行)の中心電極組立体31をマトリクス状に挟み込み、マザー基板413(図8参照)を製作する。その後、マザー基板413を所定の寸法に切り分け、一対の永久磁石41,41で一単位の中心電極組立体31を挟着したフェライト・磁石組立体30を得る。
(Refer to FIG. 7 and FIG. 8 for a method of manufacturing a ferrite / magnet assembly)
Next, a manufacturing method of the ferrite / magnet assembly 30 will be described. In manufacturing the ferrite / magnet assembly 30, first, the center electrode assembly 31 is manufactured, and an adhesive sheet 42 is provided on almost the entire surface as shown in FIG. 7 (may be an adhesive layer). A large number of (minimum 2 columns × 2 rows) center electrode assemblies 31 are sandwiched between a large area of the mother magnet substrates 411 and 412 to manufacture a mother substrate 413 (see FIG. 8). Thereafter, the mother substrate 413 is cut into a predetermined size, and a ferrite magnet assembly 30 is obtained in which one unit of the central electrode assembly 31 is sandwiched between the pair of permanent magnets 41 and 41.

図8にその工程を示す。まず、工程1では、マザー磁石基板411にセパレータ415を付けた接着シート42を当て、工程2では、接着シート42をマザー磁石基板411上に固定する。このとき、接着シート42とマザー磁石基板411との間に空気が入らないようにすることが必要となる。スキージやローラなどで接着シート42をマザー磁石基板411に密着させることが好ましい。また、この密着時に、接着シート42及び/又はマザー磁石基板411を60〜150℃程度まで昇温しておくと、接着シート42の粘着性が増し、マザー磁石基板411への密着性が高まる。但し、温度と加熱時間を接着シート42の熱硬化が進行しないように適切に管理する必要がある。   FIG. 8 shows the process. First, in step 1, the adhesive sheet 42 with the separator 415 is applied to the mother magnet substrate 411. In step 2, the adhesive sheet 42 is fixed on the mother magnet substrate 411. At this time, it is necessary to prevent air from entering between the adhesive sheet 42 and the mother magnet substrate 411. It is preferable to adhere the adhesive sheet 42 to the mother magnet substrate 411 with a squeegee or a roller. In addition, when the temperature of the adhesive sheet 42 and / or the mother magnet substrate 411 is raised to about 60 to 150 ° C. at the time of the close contact, the adhesiveness of the adhesive sheet 42 increases, and the adhesiveness to the mother magnet substrate 411 increases. However, it is necessary to appropriately manage the temperature and the heating time so that the thermosetting of the adhesive sheet 42 does not proceed.

次に、工程3で、セパレータ415を剥離し、接着シート42のみをマザー磁石基板411上に残す。さらに、工程4では、接着シート42付きのマザー磁石基板411上に中心電極組立体31をマトリクス状に貼り付ける。中心電極組立体31は個々に貼り付けてもよいが、中心電極組立体31を予め別の粘着テープや台紙などにマトリクス状に貼り付けておき、一挙にマザー磁石基板411の接着シート42上に貼り付けてもよい。   Next, in step 3, the separator 415 is peeled off, and only the adhesive sheet 42 is left on the mother magnet substrate 411. Further, in step 4, the center electrode assembly 31 is attached in a matrix on the mother magnet substrate 411 with the adhesive sheet 42. The center electrode assembly 31 may be attached individually. However, the center electrode assembly 31 is attached in advance in a matrix to another adhesive tape or mount, and is then put on the adhesive sheet 42 of the mother magnet substrate 411 all at once. It may be pasted.

次に、工程5で、いま一つのマザー磁石基板412に接着シート42を貼り付け、工程6では、このマザー磁石基板412を接着シート42を介して前記マザー磁石基板411上の中心電極組立体31上に貼り付ける。その後、工程7では、マザー磁石基板411,412の上下から圧力を加えて加熱し、接着シート42を硬化させてマザー基板413を得る。   Next, in step 5, the adhesive sheet 42 is attached to the other mother magnet substrate 412. In step 6, this mother magnet substrate 412 is attached to the center electrode assembly 31 on the mother magnet substrate 411 via the adhesive sheet 42. Paste on top. Thereafter, in step 7, pressure is applied from above and below the mother magnet substrates 411 and 412 to heat them, and the adhesive sheet 42 is cured to obtain the mother substrate 413.

次に、工程8では、前記マザー基板413をダイシングテープ416上に貼り付ける。加熱により粘着性を失う発泡テープや粘着テープ、溶剤による洗浄で剥がれるテープ、昇温で軟化したワックスを用いてカット用土台板に仮に貼り付ける方法を採用してもよい。この種のテープや土台板は、ダイサーのダイシングテーブル上にマザー基板413をチャッキング(固定)するためのものである。   Next, in step 8, the mother substrate 413 is pasted on the dicing tape 416. You may employ | adopt the method of temporarily sticking to the base plate for cutting using the foaming tape and adhesive tape which lose adhesiveness by heating, the tape which peels by washing | cleaning with a solvent, and the wax softened by temperature rising. This type of tape or base plate is for chucking (fixing) the mother substrate 413 on a dicer dicing table.

次に、工程9で、ダイサーによりマザー基板413をカットすることにより、一単位のフェライト・磁石組立体30が得られる。   Next, in step 9, the mother substrate 413 is cut with a dicer to obtain a unit ferrite / magnet assembly 30.

以上の工程を経ることにより、サイズが同じ永久磁石41,41で直方体形状のフェライト32を含む中心電極組立体31を挟着したフェライト・磁石組立体30を高精度に生産効率よく製作することができ、コストダウンの効果も大きい。このようなフェライト・磁石組立体30の作用効果は前述した。   By passing through the above process, the ferrite magnet assembly 30 which sandwiched the center electrode assembly 31 including the rectangular parallelepiped ferrite 32 with the same size permanent magnets 41 and 41 can be manufactured with high accuracy and high production efficiency. This is also effective for reducing costs. The function and effect of such a ferrite / magnet assembly 30 has been described above.

特に、広い面積のマザー磁石基板411,412を使用するため、個々の永久磁石41とフェライト32を接着する場合と比較して磁石41の傾きがなくなり、永久磁石41とフェライト32との平行度が高まる。これにて、フェライト32に印加されるバイアス磁界の平行性、均一性が保証され、挿入損失などの電気特性が劣化することがなくなる。そして、フェライト32の位置ずれのおそれもないため、個体差がなくなるだけでなく、経時・経年変化の少ない信頼性の高いアイソレータを得ることができる。   In particular, since the mother magnet substrates 411 and 412 having a large area are used, the inclination of the magnet 41 is eliminated as compared with the case where the individual permanent magnet 41 and the ferrite 32 are bonded, and the parallelism between the permanent magnet 41 and the ferrite 32 is increased. Rise. Thus, the parallelism and uniformity of the bias magnetic field applied to the ferrite 32 is ensured, and electrical characteristics such as insertion loss are not deteriorated. Further, since there is no fear of positional deviation of the ferrite 32, it is possible not only to eliminate individual differences but also to obtain a highly reliable isolator with little aging / aging change.

(他の組立方法)
なお、前記フェライト32と永久磁石41とは一体に組み立てられたものではなく、別体として回路基板20上に実装してもよい。即ち、回路基板20上の所定位置にはんだペースト及び接着剤を塗布したのち、フェライト32(中心電極組立体31)及び永久磁石41を自動マウンタで配置する。自動マウンタによれば、フェライト32及び永久磁石41を水平方向に精度よく位置決めして配置することができる。また、垂直方向(高さ方向)には、実装面側の接続用電極の厚みにより、フェライト32と永久磁石41との中心が略同一となるように実装される。
(Other assembly methods)
The ferrite 32 and the permanent magnet 41 are not integrally assembled, and may be separately mounted on the circuit board 20. That is, after applying a solder paste and an adhesive to a predetermined position on the circuit board 20, the ferrite 32 (center electrode assembly 31) and the permanent magnet 41 are arranged by an automatic mounter. According to the automatic mounter, the ferrite 32 and the permanent magnet 41 can be accurately positioned and arranged in the horizontal direction. Further, in the vertical direction (height direction), the ferrite 32 and the permanent magnet 41 are mounted so that the centers thereof are substantially the same depending on the thickness of the connection electrode on the mounting surface side.

(通信装置、図9参照)
次に、本発明に係る通信装置として、携帯電話を例にして説明する。図9は携帯電話220のRF部分の電気回路ブロック図であり、222はアンテナ素子、223はデュプレクサ、231は送信側アイソレータ、232は送信側増幅器、233は送信側段間用帯域通過フィルタ、234は送信側ミキサ、235は受信側増幅器、236は受信側段間用帯域通過フィルタ、237は受信側ミキサ、238は電圧制御発振器(VCO)、239はローカル用帯域通過フィルタである。
(Communication device, see FIG. 9)
Next, a mobile phone will be described as an example of the communication device according to the present invention. 9 is an electric circuit block diagram of the RF portion of the mobile phone 220, in which 222 is an antenna element, 223 is a duplexer, 231 is a transmission side isolator, 232 is a transmission side amplifier, 233 is a band pass filter for transmission side stages, 234 Is a transmission side mixer, 235 is a reception side amplifier, 236 is a reception side interstage band pass filter, 237 is a reception side mixer, 238 is a voltage controlled oscillator (VCO), and 239 is a local band pass filter.

ここに、送信側アイソレータ231として、前記2ポート型アイソレータ1を使用することができる。アイソレータ1を実装することにより、好ましい電気特性が得られ、携帯電話の小型化、低背化に寄与する。   Here, the two-port isolator 1 can be used as the transmission-side isolator 231. By mounting the isolator 1, preferable electrical characteristics can be obtained, which contributes to a reduction in the size and height of the mobile phone.

(他の実施例)
なお、本発明に係る非可逆回路素子及び通信装置は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
(Other examples)
The nonreciprocal circuit device and the communication device according to the present invention are not limited to the above-described embodiments, and can be variously modified within the scope of the gist.

例えば、永久磁石41,41のN極とS極を反転させれば、入力ポートP1と出力ポートP2が入れ替わる。また、前記実施例では、整合用回路素子の全てを回路基板に内蔵したものを示したが、チップタイプのインダクタやコンデンサを回路基板に外付けしてもよい。また、中心電極の形状も任意であり、少なくとも一方の中心電極が2本に分岐していてもよい。   For example, if the N pole and S pole of the permanent magnets 41 and 41 are reversed, the input port P1 and the output port P2 are switched. In the above embodiment, the matching circuit elements are all built in the circuit board. However, a chip type inductor or capacitor may be externally attached to the circuit board. The shape of the center electrode is also arbitrary, and at least one of the center electrodes may be branched into two.

本発明に係る非可逆回路素子(2ポート型アイソレータ)の一実施例を示す分解斜視図である。It is a disassembled perspective view which shows one Example of the nonreciprocal circuit device (2 port type isolator) based on this invention. 前記2ポート型アイソレータの中心電極組立体を示す斜視図である。It is a perspective view which shows the center electrode assembly of the said 2 port type isolator. 前記2ポート型アイソレータの回路基板内の回路構成を示すブロック図である。It is a block diagram which shows the circuit structure in the circuit board of the said 2 port type isolator. 前記2ポート型アイソレータの第1回路例を示す等価回路図である。FIG. 4 is an equivalent circuit diagram illustrating a first circuit example of the two-port isolator. 前記2ポート型アイソレータの第2回路例を示す等価回路図である。FIG. 4 is an equivalent circuit diagram showing a second circuit example of the two-port isolator. 前記2ポート型アイソレータのフェライト・磁石組立体の構成を模式的に示す立面図である。FIG. 3 is an elevation view schematically showing a configuration of a ferrite / magnet assembly of the two-port isolator. 前記フェライト・磁石組立体の製造方法の一例を示す斜視図である。It is a perspective view which shows an example of the manufacturing method of the said ferrite magnet assembly. 前記製造方法を工程順に示す説明図である。It is explanatory drawing which shows the said manufacturing method in order of a process. 本発明に係る通信装置の一実施例を示すブロック図である。It is a block diagram which shows one Example of the communication apparatus which concerns on this invention. 本発明の要部を示す説明図である。It is explanatory drawing which shows the principal part of this invention. 比較例を示す説明図である。It is explanatory drawing which shows a comparative example. フェライトと永久磁石の互いの中心のずれ量と挿入損失との関係を示すグラフである。It is a graph which shows the relationship between the shift | offset | difference amount of a mutual center of a ferrite and a permanent magnet, and insertion loss.

符号の説明Explanation of symbols

1…2ポート型アイソレータ
20…回路基板
25a〜25g…端子電極
30…フェライト・磁石組立体
31…中心電極組立体
32…フェライト
32a,32b…主面
32c…上面
32d…下面
35…第1中心電極
36…第2中心電極
35a.36b,36f…中継用電極
35b,35c,36d,36h,36i…接続用電極
41…永久磁石
220…携帯電話
P1…入力ポート
P2…出力ポート
P3…接地ポート
DESCRIPTION OF SYMBOLS 1 ... 2 port type isolator 20 ... Circuit board 25a-25g ... Terminal electrode 30 ... Ferrite magnet assembly 31 ... Center electrode assembly 32 ... Ferrite 32a, 32b ... Main surface 32c ... Upper surface 32d ... Lower surface 35 ... 1st center electrode 36 ... 2nd center electrode 35a. 36b, 36f ... Relay electrode 35b, 35c, 36d, 36h, 36i ... Connection electrode 41 ... Permanent magnet 220 ... Mobile phone P1 ... Input port P2 ... Output port P3 ... Ground port

Claims (7)

永久磁石と、該永久磁石により直流磁界が印加されるフェライトと、該フェライトに配置された複数の中心電極と、表面に端子電極が形成された回路基板と、を備えた非可逆回路素子において、
前記フェライトの主面には複数の前記中心電極が互いに絶縁されて交差した状態で導体膜によって形成され、前記主面と直交する上面には中心電極に接続された中継用電極が導体膜によって形成され、前記主面と直交する下面には中心電極に接続された接続用電極が導体膜によって形成され、かつ、接続用電極は中継用電極よりも厚く形成されており、
前記フェライト及び前記永久磁石はともに直方体形状をなし、フェライトの主面は永久磁石の主面よりも小さく、かつ、前記回路基板上にそれぞれの主面が回路基板の表面と直交する方向にそれぞれの主面の中心を略一致させた状態で並置されており、
前記フェライトの下面に形成された接続用電極は前記回路基板の表面に形成された端子電極と電気的に接続されていること、
を特徴とする非可逆回路素子。
In a nonreciprocal circuit element comprising a permanent magnet, a ferrite to which a DC magnetic field is applied by the permanent magnet, a plurality of center electrodes arranged on the ferrite, and a circuit board on which a terminal electrode is formed on the surface,
A plurality of the central electrodes are formed on the main surface of the ferrite by a conductor film in a state where they are insulated from each other, and a relay electrode connected to the central electrode is formed by a conductive film on the upper surface orthogonal to the main surface. The connecting electrode connected to the center electrode is formed by a conductor film on the lower surface orthogonal to the main surface, and the connecting electrode is formed thicker than the relay electrode,
Both the ferrite and the permanent magnet have a rectangular parallelepiped shape, the main surface of the ferrite is smaller than the main surface of the permanent magnet, and each main surface on the circuit board is in a direction perpendicular to the surface of the circuit board. It is juxtaposed with the center of the main surface approximately aligned,
The connection electrode formed on the lower surface of the ferrite is electrically connected to the terminal electrode formed on the surface of the circuit board;
A nonreciprocal circuit device characterized by the above.
前記接続用電極は導体膜を印刷又は転写を複数回行うことによって形成されたものであることを特徴とする請求項1に記載の非可逆回路素子。   The nonreciprocal circuit device according to claim 1, wherein the connection electrode is formed by printing or transferring a conductor film a plurality of times. 前記フェライトは二つの永久磁石によって挟み込まれていることを特徴とする請求項1又は請求項2に記載の非可逆回路素子。   The nonreciprocal circuit device according to claim 1, wherein the ferrite is sandwiched between two permanent magnets. 前記永久磁石は略同形状の一対のものが前記フェライトの対向する主面にそれぞれ接着されてフェライトと一体化されていることを特徴とする請求項3に記載の非可逆回路素子。   4. The nonreciprocal circuit device according to claim 3, wherein a pair of substantially permanent magnets are bonded to the opposing main surfaces of the ferrite so as to be integrated with the ferrite. 前記中心電極は、一端が第1入出力ポートに電気的に接続され、他端が第2入出力ポートに電気的に接続された第1中心電極と、該第1中心電極と電気的絶縁状態で交差して一端が第2入出力ポートに電気的に接続され、他端が接地用第3ポートに電気的に接続された第2中心電極とから構成されていることを特徴とする請求項1ないし請求項4のいずれかに記載の非可逆回路素子。   The center electrode has a first center electrode having one end electrically connected to the first input / output port and the other end electrically connected to the second input / output port, and an electrically insulated state from the first center electrode And a second center electrode having one end electrically connected to the second input / output port and the other end electrically connected to the grounding third port. The nonreciprocal circuit device according to any one of claims 1 to 4. 前記回路基板には整合用回路素子が内蔵されていることを特徴とする請求項1ないし請求項5のいずれかに記載の非可逆回路素子。   6. The nonreciprocal circuit device according to claim 1, wherein a matching circuit device is built in the circuit board. 請求項1ないし請求項6に記載の非可逆回路素子を備えたことを特徴とする通信装置。   A communication apparatus comprising the nonreciprocal circuit device according to claim 1.
JP2005052859A 2005-02-28 2005-02-28 Non-reciprocal circuit device and communication device Expired - Fee Related JP4345691B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005052859A JP4345691B2 (en) 2005-02-28 2005-02-28 Non-reciprocal circuit device and communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005052859A JP4345691B2 (en) 2005-02-28 2005-02-28 Non-reciprocal circuit device and communication device

Publications (2)

Publication Number Publication Date
JP2006238286A JP2006238286A (en) 2006-09-07
JP4345691B2 true JP4345691B2 (en) 2009-10-14

Family

ID=37045416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005052859A Expired - Fee Related JP4345691B2 (en) 2005-02-28 2005-02-28 Non-reciprocal circuit device and communication device

Country Status (1)

Country Link
JP (1) JP4345691B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4656180B2 (en) 2008-05-01 2011-03-23 株式会社村田製作所 Non-reciprocal circuit device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2006238286A (en) 2006-09-07

Similar Documents

Publication Publication Date Title
US7532084B2 (en) Nonreciprocal circuit element
JP4380769B2 (en) Non-reciprocal circuit device, manufacturing method thereof, and communication device
US7937824B2 (en) Method for manufacturing nonreciprocal circuit device and method for manufacturing composite electronic component
JP4345709B2 (en) Non-reciprocal circuit device, manufacturing method thereof, and communication device
WO2007086177A1 (en) Irreversible circuit element and communication device
EP2105987B1 (en) Non-reversible circuit element and method of manufacturing it
US8058945B2 (en) Ferrite magnet device, nonreciprocal circuit device, and composite electronic component
JP5018790B2 (en) Non-reciprocal circuit element
US8347482B2 (en) Method for manufacturing ferrite magnet device, method for manufacturing non-reciprocal circuit device, and method for manufacturing composite electronic component
US7915971B2 (en) Nonreciprocal circuit device
WO2006011383A1 (en) Irreversible circuit element, method for fabricating the same and communication unit
JP4345691B2 (en) Non-reciprocal circuit device and communication device
JP3680682B2 (en) Non-reciprocal circuit device and communication device
JP2008092147A (en) Nonreciprocal circuit element, its manufacturing method, and communication device
US7859358B2 (en) Non-reciprocal circuit device
JP5120101B2 (en) Ferrite / magnet element manufacturing method
JP2000049508A (en) Nonreversible circuit element nonreversible circuit device and its manufacture
JP4192883B2 (en) Two-port nonreciprocal circuit device and communication device
US7859357B2 (en) Non-reciprocal circuit device
JP2010183130A (en) Non-reciprocal circuit component and method of manufacturing the same
JP2002217611A (en) Irreversible circuit element and communication device
JP4012988B2 (en) Non-reciprocal circuit device and communication device
US20030156379A1 (en) Laminated substrate, method of producing the same, nonreciprocal circuit element, and communication device
JP3714220B2 (en) Non-reciprocal circuit device and communication device
JP2012257161A (en) Electronic component module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090706

R150 Certificate of patent or registration of utility model

Ref document number: 4345691

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130724

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees