JP4343725B2 - Signal level conversion device and switch control device - Google Patents
Signal level conversion device and switch control device Download PDFInfo
- Publication number
- JP4343725B2 JP4343725B2 JP2004028504A JP2004028504A JP4343725B2 JP 4343725 B2 JP4343725 B2 JP 4343725B2 JP 2004028504 A JP2004028504 A JP 2004028504A JP 2004028504 A JP2004028504 A JP 2004028504A JP 4343725 B2 JP4343725 B2 JP 4343725B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- switch
- control signal
- vdd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 150
- 239000003990 capacitor Substances 0.000 claims description 67
- 101100215778 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) ptr-1 gene Proteins 0.000 description 45
- 238000010586 diagram Methods 0.000 description 13
- 101100445488 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) ptr-2 gene Proteins 0.000 description 9
- 101100407828 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) ptr-3 gene Proteins 0.000 description 6
- 101100349264 Caenorhabditis elegans ntr-1 gene Proteins 0.000 description 5
- 230000007423 decrease Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 101100349268 Caenorhabditis elegans ntr-2 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Landscapes
- Electronic Switches (AREA)
Description
本発明は、信号レベル変換装置およびスイッチ制御装置に関し、特に、ＩＣ内のＳＣ回路に入力される入力信号が負電圧の範囲をとり得る場合にも、スイッチのＯＮ／ＯＦＦ制御を確実に行うことが可能な信号処理回路に関する。 The present invention relates to a signal level conversion device and a switch control device, and in particular, reliably performs switch ON / OFF control even when an input signal input to an SC circuit in an IC can take a negative voltage range. It relates to a signal processing circuit capable of
ＣＭＯＳ−ＩＣにおいては、アナログ信号を扱う際に、スイッチとキャパシタからなるスイッチト・キャパシタ（Ｓｗｉｔｃｈｅｄ Ｃａｐａｃｉｔｏｒ）回路（以下、ＳＣ回路という）が一般に用いられる。 In the CMOS-IC, when an analog signal is handled, a switched capacitor circuit (hereinafter referred to as an SC circuit) composed of a switch and a capacitor is generally used.
図９はＳＣ回路１００の構成例を示す。
FIG. 9 shows a configuration example of the
図中、ＶＤＤ、ＶＳＳは、ＣＭＯＳ−ＩＣの電源端子であり、ＶＳＳが基準電位（＝０Ｖ＝ＧＮＤ）とされている。 In the figure, VDD and VSS are power supply terminals of the CMOS-IC, and VSS is a reference potential (= 0V = GND).
ＩＣ内の回路素子として、スイッチ１０１とキャパシタ１０２が設けられている。スイッチ１０１のＯＮ／ＯＦＦ制御は、制御信号１０３に基づいて行われる。スイッチ１０１の入力側のＡ点には、入力信号１０４が入力され、出カ側のＢ点から出カ信号１０５が取り出される。
A
図１０は、入力信号１０４に対する出力信号１０５の信号波形が、スイッチ１０１のＯＮ／ＯＦＦ制御によって変化する様子を示す。
FIG. 10 shows how the signal waveform of the
例えば、制御信号１０３によりスイッチ１０１がＯＮ時は、入力信号１０４が入力されるＡ点とキャパシタ１０２の上側のＢ点とが接続されるため、Ｂ点の電位はＡ点の電位と一致することになるため、出力信号１０５の信号波形は、入力信号１０４の信号波形と一致する。
For example, when the
一方、制御信号１０３によりスイッチ１０１がＯＦＦ時は、Ａ点とＢ点との接続は切断されるため、Ｂ点の電位はＡ点の電位とは無関係に、スィッチ１０１がＯＦＦする直前の値をキャパシタ１０２により保持する。
On the other hand, when the
しかしながら、上記ＳＣ回路１００においては、入力信号１０４に対し、スイッチ１０１がＯＮ／ＯＦＦする必要があるため、電源電圧範囲内の信号しか扱うことができないという問題がある。
However, the
一方、信号源は、その信号を一般にＧＮＤ基準で出力することが多い。さらに、通常、このＧＮＤが基準電位としてＩＣのＶＳＳ電源と接続される。 On the other hand, a signal source generally outputs its signal on the basis of GND. Further, normally, this GND is connected to the VSS power supply of the IC as a reference potential.
従って、信号源からの出力信号１０５がＧＮＤ電位に対し、負の値を取り得る場合には、信号電位はＩＣから見た場合、ＶＳＳ電位以下（電源電圧範囲外）の信号となり、直接ＳＣ回路１００への入力信号とすることは困難であった。
Therefore, when the
従来、このような問題を解決するために、図１１〜図１３に示すような回路が提案されている。 Conventionally, circuits as shown in FIGS. 11 to 13 have been proposed to solve such problems.
（１）図１１に示す回路１０１は、ＩＣ１１１を、ＧＮＤを基準とした正負の２電源で動作させて、信号源１１４からの信号をＩＣ１１１に入力させることにより、ＩＣ内のＳＣ回路への入力としている。
(1) The
（２）図１２に示す回路１２０では、入力信号をＩＣ１２１の正電源と２本の抵抗１２３で直列に接続し、これら抵抗１２３の接続点から信号をとり出し信号源１２４からの信号を電源間の電位に変えることにより、ＩＣ内のＳＣ回路への入力としている。
(2) In the
（３）図１３に示す回路１３０では、ＩＣ１３１の端子間に抵抗１３２を接続し、信号源１３３からの信号に含まれる直流成分をキャパシタ１３４でカットし、抵抗１３２の接続点から信号をとり出し、信号源１３１からの信号を電源間の電位に変えることにより、ＩＣ内のＳＣ回路への入力としている。
(3) In the
しかし、上記回路の場含にも、以下のような問題がある。 However, the following problems also exist in the case of the above circuit.
図１１に示す回路１１０の場合には、複数の電源を必要とすることから、システムが複雑となりコストが上昇する。
In the case of the
図１２に示す回路１２０の場合には、常に信号源１２４に電流が流れるため、出力インピーダンスの高い信号源には適用できない。
In the case of the
図１３に示す回路１３０の場合には、周波数の低い信号を取り扱う場合には、非常に大きなキャパシタ１３４が必要となり、システムのコストが上昇する。
In the case of the
そこで、本発明の目的は、ＩＣのＳＣ回路内に入力される入力信号が、ＶＳＳ（ＧＮＤ）以下の負電圧となり得る場合においても、スイッチのＯＮ／ＯＦＦ制御を確実に行うことが可能な、信号レベル変換装置およびスイッチ制御装置を提供することにある。 Therefore, an object of the present invention is to enable the switch ON / OFF control reliably even when the input signal input into the SC circuit of the IC can be a negative voltage equal to or lower than VSS (GND). The object is to provide a signal level conversion device and a switch control device.
請求項１に係る信号レベル変換装置は、入力される制御信号の信号レベルを変換し、該変換されたレベル変換信号をスイッチとして構成されたトランジスタの制御端子に対して出力する装置であって、前記制御信号のハイレベルをＶＤＤ、ローレベルをＶＳＳとし、前記ハイレベルＶＤＤの制御信号を、前記ハイレベルＶＤＤより低い第２のハイレベルに変換し、かつ前記ローレベルＶＳＳの制御信号を、前記ローレベルＶＳＳより低い第２のローレベルに変換するか、前記ハイレベルＶＤＤの制御信号を、前記ローレベルＶＳＳより低い第２のローレベルに変換し、かつ前記ローレベルＶＳＳの制御信号を、前記第２のローレベルより高く、前記ハイレベルＶＤＤより低い第２のハイレベルに変換するか、の変換を行う信号レベル変換手段を具え、前記信号レベル変換手段は、前記制御信号がその一端に入力される第１のキャパシタと、アノードが前記第１のキャパシタの他端に接続され、カソードが電位ＶＳＳに接続された第１のダイオードと、を有し、前記第１のダイオードのアノードから前記レベル変換信号が出力されることを特徴とする。 A signal level conversion device according to claim 1 is a device that converts a signal level of an input control signal and outputs the converted level conversion signal to a control terminal of a transistor configured as a switch, The high level of the control signal is VDD, the low level is VSS, the control signal of the high level VDD is converted to a second high level lower than the high level VDD, and the control signal of the low level VSS is Converting to a second low level lower than the low level VSS, or converting the control signal of the high level VDD to a second low level lower than the low level VSS, and converting the control signal of the low level VSS to the second low level Signal level conversion means for converting to a second high level higher than the second low level and lower than the high level VDD Comprising the signal level converting means includes a first capacitor, wherein the control signal is input to one end, an anode is connected to the other end of the first capacitor, the cathode is first connected to the potential VSS And the level conversion signal is output from an anode of the first diode .
請求項２に係る発明は、請求項１において、前記第１のダイオードの順方向電圧をＶＦとしたとき、前記レベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときは、ＶＦへ、前記制御信号がローレベルＶＳＳのときは、ＶＦ−ＶＤＤへそれぞれ変換されることを特徴とする。 According to a second aspect of the present invention, in the first aspect, when the forward voltage of the first diode is VF, the signal level of the level conversion signal is VF when the control signal is the high level VDD. When the control signal is at a low level VSS, it is converted to VF-VDD.
請求項３に係るスイッチ制御装置は、制御信号に基づいて、スイッチの動作を制御するスイッチ制御装置であって、前記制御信号が入力されることによって前記レベル変換信号を出力する請求項１記載の信号レベル変換装置と、前記信号レベル変換装置から出力される前記レベル変換信号が入力され、トランジスタからなるスイッチとを具え、前記スイッチとなるトランジスタの閾値をＶｔｈｓとしたとき、前記スイッチに入力される入力信号の信号レベル範囲が、ＶＦ−ＶＤＤ＋ＶｔｈｓからＶＦ＋Ｖｔｈｓの信号レベルの範囲で、前記制御信号がハイレベルＶＤＤのときは前記スイッチがＯＦＦ状態となり、かつ、前記制御信号がローレベルＶＳＳのときは前記スイッチがＯＮ状態となることを特徴とする。
Switch control device according to claim 3, based on the control signal, a switch control unit for controlling the operation of the switch, according to claim 1, wherein outputting the level-converted signal by the control signal is input A signal level conversion device and the level conversion signal output from the signal level conversion device are input, and a switch including a transistor is provided. When a threshold value of the transistor serving as the switch is Vths, the signal is input to the switch. When the signal level range of the input signal is in the range of VF−VDD + Vths to VF + Vths and the control signal is high level VDD, the switch is turned off, and when the control signal is low level VSS, The switch is turned on.
請求項４に係る信号レベル変換装置は、請求項１において、前記第１のダイオードは、ダイオード接続されたトランジスタからなり、前記ダイオード接続されたトランジスタの閾値をＶｔｈとすると、前記レベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときはＶｔｈへ、かつ、前記制御信号がローレベルＶＳＳのときはＶｔｈ−ＶＤＤへとそれぞれ変換されることを特徴とする。 According to a fourth aspect of the present invention, there is provided the signal level conversion device according to the first aspect, wherein the first diode includes a diode-connected transistor, and the threshold value of the diode-connected transistor is Vth. The level is converted to Vth when the control signal is high level VDD and to Vth−VDD when the control signal is low level VSS.
請求項５に係るスイッチ制御装置は、制御信号に基づいて、スイッチの動作を制御するスイッチ制御装置であって、前記制御信号が入力されることによって前記レベル変換信号を出力する請求項４記載の信号レベル変換装置と、前記信号レベル変換装置から出力される前記レベル変換信号が入力され、トランジスタからなるスイッチとを具え、前記スイッチとなるトランジスタの閾値をＶｔｈｓとしたとき、前記スイッチに入力される入力信号の信号レベル範囲が、Ｖｔｈ−ＶＤＤ＋ＶｔｈｓからＶｔｈ＋Ｖｔｈｓの信号レベルの範囲で、前記制御信号がハイレベルＶＤＤのときは前記スイッチがＯＦＦ状態となり、かつ、前記制御信号がローレベルＶＳＳのときは前記スイッチがＯＮ状態となることを特徴とする。 Switch control device according to claim 5, based on the control signal, a switch control unit for controlling the operation of the switch, according to claim 4, wherein outputting the level conversion signal by the control signal is input A signal level conversion device and the level conversion signal output from the signal level conversion device are input, and a switch including a transistor is provided. When a threshold value of the transistor serving as the switch is Vths, the signal is input to the switch. When the signal level range of the input signal is in the range of Vth−VDD + Vths to Vth + Vths, and the control signal is at the high level VDD, the switch is turned off, and when the control signal is at the low level VSS, The switch is turned on.
請求項６に係る信号レベル変換装置は、入力される制御信号の信号レベルを変換し、該変換されたレベル変換信号をスイッチとして構成されたトランジスタの制御端子に対して出力する装置であって、前記制御信号のハイレベルをＶＤＤ、ローレベルをＶＳＳとし、前記ハイレベルＶＤＤの制御信号を、前記ハイレベルＶＤＤより低い第２のハイレベルに変換し、かつ前記ローレベルＶＳＳの制御信号を、前記ローレベルＶＳＳより低い第２のローレベルに変換するか、前記ハイレベルＶＤＤの制御信号を、前記ローレベルＶＳＳより低い第２のローレベルに変換し、かつ前記ローレベルＶＳＳの制御信号を、前記第２のローレベルより高く、前記ハイレベルＶＤＤより低い第２のハイレベルに変換するか、の変換を行う信号レベル変換手段を具え、前記信号レベル変換手段は、 前記制御信号がその一端に入力される第１のキャパシタと、アノードが前記第１のキャパシタの他端に接続され、カソードが電位ＶＳＳに接続された第１のダイオードと、前記制御信号の反転信号がその一端に入力される第２のキャパシタと、前記第２のキャパシタの他端と前記ＶＳＳとの間に接続され、制御入力端が前記第１のダイオードのアノードと接続された第２のトランジスタと、を有し、前記第２のキャパシタの他端から前記レベル変換信号が出力され、前記第１のダイオードの順方向電圧をＶＦとしたとき、
前記レベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときは、−ＶＤＤへ、前記制御信号がローレベルのときは、ＶＳＳへそれぞれ変換されることを特徴とする信号レベル変換装置。
A signal level conversion device according to claim 6 is a device that converts a signal level of an input control signal and outputs the converted level conversion signal to a control terminal of a transistor configured as a switch, The high level of the control signal is VDD, the low level is VSS, the control signal of the high level VDD is converted to a second high level lower than the high level VDD, and the control signal of the low level VSS is Converting to a second low level lower than the low level VSS, or converting the control signal of the high level VDD to a second low level lower than the low level VSS, and converting the control signal of the low level VSS to the second low level Signal level conversion means for converting to a second high level higher than the second low level and lower than the high level VDD Comprising the signal level converting means includes a first capacitor, wherein the control signal is input to one end, an anode is connected to the other end of the first capacitor, the cathode is first connected to the potential VSS A diode, a second capacitor to which an inverted signal of the control signal is input at one end thereof, a second end of the second capacitor and the VSS, and a control input end of the first diode; A second transistor connected to the anode, the level conversion signal is output from the other end of the second capacitor, and the forward voltage of the first diode is VF,
The signal level conversion device is characterized in that the signal level of the level conversion signal is converted to -VDD when the control signal is high level VDD, and to VSS when the control signal is low level .
請求項７に係るスイッチ制御装置は、制御信号に基づいて、スイッチの動作を制御するスイッチ制御装置であって、前記制御信号が入力されることによって前記レベル変換信号を出力する請求項６記載の信号レベル変換装置と、前記信号レベル変換装置から出力される前記レベル変換信号が入力され、トランジスタからなるスイッチとを具え、前記スイッチとなるトランジスタの閾値をＶｔｈｓとしたとき、前記スイッチに入力される入力信号の信号レベル範囲が、−ＶＤＤ＋ＶｔｈｓからＶＳＳ＋Ｖｔｈｓの信号レベルの範囲で、前記制御信号がハイレベルＶＤＤのときは前記スイッチがＯＮ状態となり、かつ、前記制御信号がローレベルＶＳＳのときは前記スイッチがＯＦＦ状態となることを特徴とする。 Switch control device according to claim 7 based on the control signal, a switch control unit for controlling the operation of the switch, according to claim 6, wherein for outputting the level-converted signal by the control signal is input A signal level conversion device and the level conversion signal output from the signal level conversion device are input, and a switch including a transistor is provided. When a threshold value of the transistor serving as the switch is Vths, the signal is input to the switch. The signal level range of the input signal is in the range of −VDD + Vths to VSS + Vths, and when the control signal is high level VDD, the switch is turned on, and when the control signal is low level VSS, the switch Is in an OFF state.
請求項８に係る信号レベル変換装置は、入力される制御信号の信号レベルを変換し、該変換されたレベル変換信号をスイッチとして構成されたトランジスタの制御端子に対して出力する装置であって、前記制御信号のハイレベルをＶＤＤ、ローレベルをＶＳＳとし、前記ハイレベルＶＤＤの制御信号を、前記ハイレベルＶＤＤより低い第２のハイレベルに変換し、かつ前記ローレベルＶＳＳの制御信号を、前記ローレベルＶＳＳより低い第２のローレベルに変換するか、前記ハイレベルＶＤＤの制御信号を、前記ローレベルＶＳＳより低い第２のローレベルに変換し、かつ前記ローレベルＶＳＳの制御信号を、前記第２のローレベルより高く、前記ハイレベルＶＤＤより低い第２のハイレベルに変換するか、の変換を行う信号レベル変換手段を具え、前記信号レベル変換手段は、前記制御信号が入力される第１の信号レベル変換手段と、前記第１の信号レベル変換手段が出力する第１のレベル変換信号が入力される第２の信号レベル変換手段と、からなり、前記第１の信号レベル変換手段は、アノードがＶＤＤに接続された第１のダイオードと、一端が前記第１のダイオードのカソードと接統され、他端には前記制御信号が入力される第１のキャパシタと、アノードが前記第１のダイオードのカソードと接続された第２のダイオードと、一端が前記第２のダイオードのカソードと接続され、他端がＶＳＳに接続された第２のキャパシタと、前記第２のダイオードのカソードと第１の出力部との間に接続され、制御用入力端が前記第１のダイオードのカソードと接続された第２のトランジスタと、前記第１の出力部とＶＳＳの間に接続され、制御用入力端には前記制御信号が入力された第３のトランジスタとを有し、前記第１の出力部から前記第１のレベル変換信号を前記第２の信号レベル変換手段へ入力し、前記第２の信号レベル変換手段は、前記第１のレベル変換信号がその一端に入力される第３のキャパシタと、アノードが前記第３のキャパシタに接続され、カソードが前記ＶＳＳに接統された第３のダイオードとを有し、前記第３のダイオードのアノードから前記第２のレベル変換信号を、前記スイッチのトランジスタに対して出力されることを特徴とする。 A signal level conversion device according to claim 8 is a device that converts a signal level of an input control signal and outputs the converted level conversion signal to a control terminal of a transistor configured as a switch, The high level of the control signal is VDD, the low level is VSS, the control signal of the high level VDD is converted to a second high level lower than the high level VDD, and the control signal of the low level VSS is Converting to a second low level lower than the low level VSS, or converting the control signal of the high level VDD to a second low level lower than the low level VSS, and converting the control signal of the low level VSS to the second low level Signal level conversion means for converting to a second high level higher than the second low level and lower than the high level VDD Comprising the signal level converting means, second signal and the first signal level conversion means in which the control signal is input, the first level change signal to the first signal level converter outputs is inputted Level conversion means, wherein the first signal level conversion means has a first diode whose anode is connected to VDD, one end connected to the cathode of the first diode, and the other end connected to the first diode. A first capacitor to which a control signal is input, a second diode having an anode connected to the cathode of the first diode, one end connected to the cathode of the second diode, and the other end connected to VSS And a second transistor having a control input terminal connected to the cathode of the first diode, the second capacitor being connected between the cathode of the second diode and the first output unit. And a third transistor connected between the first output unit and VSS, and having the control signal input to a control input terminal. A level conversion signal is input to the second signal level conversion means, and the second signal level conversion means has a third capacitor to which the first level conversion signal is input at one end thereof, and an anode connected to the first signal level conversion means. 3 and a third diode having a cathode connected to the VSS and outputting the second level conversion signal from the anode of the third diode to the transistor of the switch. It is characterized by being.
請求項９に係る信号レベル変換装置は、請求項８において、前記第１、第２および第３のダイオードの順方向電圧をＶＦとしたとき、前記第１のレベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときは、ＶＳＳへ、かつ前記制御信号がローレベルのときは、２ＶＤＤ−２ＶＦへそれぞれ変換され、前記第２のレベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときは、３ＶＦ−２ＶＤＤへ、かつ前記制御信号がローレベルのときは、ＶＦへそれぞれ変換されることを特徴とする。 The signal level conversion device according to claim 9 is the signal level conversion device according to claim 8, wherein the first level conversion signal has the signal level when the forward voltage of the first, second and third diodes is VF. When the control signal is high level VDD, it is converted to VSS, and when the control signal is low level, it is converted to 2VDD-2VF, and the signal level of the second level conversion signal is the high level of the control signal. When VDD, it is converted to 3VF-2VDD, and when the control signal is low level, it is converted to VF.
請求項１０に係るスイッチ制御装置は、制御信号に基づいて、スイッチの動作を制御するスイッチ制御装置であって、前記制御信号が入力されることによって前記レベル変換信号を出力する請求項８記載の信号レベル変換装置と、前記信号レベル変換装置から出力される前記レベル変換信号が入力され、トランジスタからなるスイッチとを具え、前記スイッチとなるトランジスタの閾値をＶｔｈｓとしたとき、前記スイッチに入力される入力信号の信号レベル範囲が、３ＶＦ−２ＶＤＤ＋ＶｔｈｓからＶＦ＋Ｖｔｈｓの信号レベルの範囲で、前記制御信号がハイレベルＶＤＤのときは前記スイッチがＯＮ状態となり、かつ、前記制御信号がローレベルＶＳＳのときは前記スイッチがＯＦＦ状態となることを特徴とする。
Switch control device according to
請求項１１に係る信号レベル変換装置は、請求項８において、前記第１、第２、および第３のダイオードは、ダイオード接続されたトランジスタからなり、前記ダイオード接続されたトランジスタの閾値をそれぞれＶｔｈとすると、前記第１のレベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときは、ＶＳＳへ、かつ前記制御信号がローレベルＶＳＳのときは、２ＶＤＤ−２Ｖｔｈへそれぞれ変換され、前記第２のレベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときは、３Ｖｔｈ−２ＶＤＤへ、かつ前記制御信号がローレベルのときは、Ｖｔｈへそれぞれ変換されることを特徴とする。
According to an eleventh aspect of the present invention, in the signal level conversion device according to the eighth aspect, the first, second, and third diodes are diode-connected transistors, and thresholds of the diode-connected transistors are set to Vth, respectively. Then, the signal level of the first level conversion signal is converted to VSS when the control signal is high level VDD, and is converted to 2VDD-2Vth when the control signal is low level VSS. The signal level of the
請求項１２に係るスイッチ制御装置は、制御信号に基づいて、スイッチの動作を制御するスイッチ制御装置であって、前記制御信号が入力されることによって前記レベル変換信号を出力する請求項１１記載の信号レベル変換装置と、前記信号レベル変換装置から出力される前記レベル変換信号が入力され、トランジスタからなるスイッチとを具え、前記スイッチとなるトランジスタの閾値をＶｔｈｓとしたとき、前記スイッチに入力される入力信号の信号レベル範囲が、３Ｖｔｈ−２ＶＤＤ＋ＶｔｈｓからＶｔｈ＋Ｖｔｈｓの信号レベルの範囲で、前記制御信号がハイレベルＶＤＤのときは前記スイッチがＯＮ状態となり、かつ、前記制御信号がローレベルＶＳＳのときは前記スイッチがＯＦＦ状態となることを特徴とする。
Switch control device according to
請求項１３に係る信号レベル変換装置は、請求項１１において、前記第１および第２のダイオードを構成するトランジスタは、Ｎ型トランジスタからなり、前記第３のダイオードを構成するトランジスタは、Ｐ型トランジスタからなり、前記トランジスタの閾値をそれぞれＶｔｈｎ、Ｖｔｈｐとすると、前記第１のレベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときは、ＶＳＳへ、かつ前記制御信号がローレベルのときは、２ＶＤＤ−２Ｖｔｈｎへそれぞれ変換され、前記第２のレベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときは、−２（ＶＤＤ−Ｖｔｈｎ）＋Ｖｔｈｐへ、かつ前記制御信号がローレベルのときは、Ｖｔｈｐへそれぞれ変換されることを特徴とする。
The signal level conversion device according to
請求項１４に係るスイッチ制御装置は、制御信号に基づいて、スイッチの動作を制御するスイッチ制御装置であって、前記制御信号が入力されることによって前記レベル変換信号を出力する請求項１３記載の信号レベル変換装置と、前記信号レベル変換装置から出力される前記レベル変換信号が入力され、トランジスタからなるスイッチとを具え、前記スイッチとなるトランジスタの閾値をＶｔｈｓとしたとき、前記スイッチに入力される入力信号の信号レベル範囲が、２Ｖｔｈｎ−２ＶＤＤ＋Ｖｔｈｐ＋ＶｔｈｓからＶｔｈｐ＋Ｖｔｈｓの信号レベルの範囲で、前記制御信号がハイレベルＶＤＤのときは前記スイッチがＯＮ状態となり、かつ、前記制御信号がローレベルＶＳＳのときは前記スイッチがＯＦＦ状態となることを特徴とする。
Switch control device according to
請求項１５に係る信号レベル変換装置は、請求項１，２，４，６，８，９，１１，１３のいずれかにおいて、前記レベル変換信号が入力される前記スイッチのトランジスタは、Ｐ型トランジスタからなることを特徴とし、請求項１６に係るスイッチ制御装置は、請求項３、５、７、１０、１２、１４のいずれかにおいて、前記スイッチのオン、オフの状態に基づいて、前記スイッチとなるトランジスタのバルクに印加される電圧を変化させて前記スイッチとなるトランジスタの閾値を変化させることを特徴とする。
A signal level conversion device according to a fifteenth aspect is the signal level conversion device according to any one of the first, second, fourth , sixth , eighth , ninth , eleventh , and thirteenth aspects. The switch control device according to
本発明によれば、ＩＣ内のＳＣ回路を構成するスイッチの制御を行うための信号レベル変換装置およびスイッチ制御装置を設けたので、ＩＣ内のＳＣ回路に入力される入力信号が負電圧の入力範囲をとり得る場合にも、スイッチのＯＮ／ＯＦＦ制御を確実に行うことができる。 According to the present invention, since the signal level conversion device and the switch control device for controlling the switches constituting the SC circuit in the IC are provided, the input signal input to the SC circuit in the IC is a negative voltage input. Even when the range can be taken, ON / OFF control of the switch can be reliably performed.
以下、図面を参照して、本発明の実施の形態を詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
（概要）
本発明の詳細な説明に入る前に、基本的な概念について説明する。
(Overview)
Before going into the detailed description of the present invention, the basic concept will be described.
本発明は、ＩＣのＳＣ（スイッチト・キャパシタ）回路内に入力される入力信号が、ＶＳＳ（ＧＮＤ）以下の負電圧の範囲をとり得る場合においても、スイッチのＯＮ／ＯＦＦ御御を確実に行うというものである。 The present invention ensures the ON / OFF control of the switch even when the input signal input to the SC (switched capacitor) circuit of the IC can take a negative voltage range of VSS (GND) or less. Is to do.
そこで、まず、ＩＣのＳＣ回路に対して、入力信号がＶＳＳ（ＧＮＤ）以下の負電圧の範囲をとり得る例について概要する。 First, an example in which the input signal can take a negative voltage range of VSS (GND) or less with respect to the SC circuit of the IC will be outlined.
図１は、入力信号がＶＳＳ（ＧＮＤ）以下の負電圧の範囲をとることが可能なＩＣのＳＣ回路１の１例を示す。なお、この回路の動作について、前述した図９と同一部分については。その説明を省略する。 FIG. 1 shows an example of an SC circuit 1 of an IC in which an input signal can take a negative voltage range of VSS (GND) or less. The operation of this circuit is the same as in FIG. 9 described above. The description is omitted.
スイッチ２として、Ｐ型トランジスタを用いた場合について説明する。なお、図中、ＶＤＤは３Ｖ、ＶＳＳは０Ｖ、スイッチ２としてのＰ型トランジスタのＶｔｈｓ（閾値電圧）は１Ｖとする。
A case where a P-type transistor is used as the
制御信号１０３は、ＩＣ内の信号として、０Ｖ〜３Ｖの範囲をとるものとする。Ｐ型トランジスタからなるスイッチ２は、制御信号１０３が３ＶのときにＯＦＦ状態となり、０ＶのときにＯＮ状態となる。ここで、入力信号１０４の電位が、スイッチ２のＯＮ／ＯＦＦにどのように影響するのかについて考察する。
The
（ａ）今、制御信号１０３が３Ｖであり、スイッチ２の状態として、ＯＦＦ状態を期待しているものとする。
(A) It is assumed that the
入力信号の電位Ｖｉｎ＞ＶＤＤ＋Ｖｔｈｓ（ここでは、４Ｖ）
のとき、Ｐ型トランジスタの電位は、
Ｐ型トランジスタのソース電位（入力信号の雷位）＞Ｐ型トランジスタのゲート電位（制御信号の電位）＋Ｖｔｈｓ
となり、Ｐ型トランジスタからなるスイッチ２は、ＯＮ状態となる。
Input signal potential Vin> VDD + Vths (here 4V)
The potential of the P-type transistor is
Source potential of P-type transistor (lightning potential of input signal)> Gate potential of P-type transistor (potential of control signal) + Vths
Thus, the
従って、このスイッチ２の機能としては、ＶＤＤ＋Ｖｔｈｓ（４Ｖ）以上の入力信号１０４に対しては、ＯＦＦ状態を提供できないことになる。
Therefore, as a function of the
（ｂ）一方、制御信号１０３が０Ｖであり、スイッチ２の状態として、ＯＮ状態を期待しているものとする。入力信号の電位Ｖｉｎ＜ＶＳＳ＋Ｖｔｈｓ（ここでは、１Ｖ）
のとき、Ｐ型トランジスタの電位は、
Ｐ型トランジスタのソース電位（入力信号の電位）＜Ｐ型トランジスタのゲート電位（制御信号の電位）＋Ｖｔｈｓ
となり、Ｐ型トランジスタからなるスイッチ２は、ＯＦＦ状態となる。
(B) On the other hand, it is assumed that the
The potential of the P-type transistor is
P-type transistor source potential (input signal potential) <P-type transistor gate potential (control signal potential) + Vths
Thus, the
従って、このスイツチ２の機能としては、ＶＳＳ＋Ｖｔｈｓ（１Ｖ）以下の入力信号１０４に対しては、ＯＮ状態を提供できないことになる。
Therefore, as a function of the
以上の説明から、図1に示すＩＣのＳＣ回路１は、
ＶＳＳ＋Ｖｔｈｓ（１Ｖ）からＶＤＤ＋Ｖｔｈｓ（４Ｖ）までの信号レベルの入力範囲で動作する入力信号１０４を取り扱うことができることになる。これにより、ＩＣ内のＳＣ回路１は、上記信号レベルの入力範囲の入力信号１０４に対してのみ、出力信号１０５を出力させることができる。なお、ここでは、話を簡単化するため、トランジスタとウエル（Ｗｅｌｌ）との間に形成されるＳｉダイオードの効果については考慮していない。
From the above description, the SC circuit 1 of the IC shown in FIG.
An
上記の例では、入力信号１０４の信号レベルの入力範囲は正範囲のみで説明したが、本発明では、下記に説明するように信号レベルの入力範囲を負範囲にまで拡張することに特徴がある。
In the above example, the input range of the signal level of the
以下、上記の基本的な概念を考慮した上で、本発明の実施の形態について図面に基づいて詳細な説明を行う。 Hereinafter, in consideration of the above basic concept, an embodiment of the present invention will be described in detail based on the drawings.
[第１の実施の形態]
図２は、ＩＣ内のＳＣ回路１を制御するためのスイッチ制御装置１０の構成例を示す。
[First embodiment]
FIG. 2 shows a configuration example of the
このスイッチ制御装置１０は、信号レベル変換装置としての信号変換回路２０と、スイッチ２として動作するＰ型トランジスタ（Ｐｔｒ１）とからなる。
The
第１のＰ型トランジスタＰｔｒ１のドレイン若しくはソースに接続された入力端子２３には、第１のＰ型トランジスタＰｔｒ１によりＯＮ／ＯＦＦされるべき入力信号１０４が入力される。
An
また、Ｐ型トランジスタＰｔｒ１は、Ｂ点のレベル変換信号１１の信号レベルがローレベルのときはＯＮ状態をとり、かつ、レベル変換信号１１の信号レベルがハイレベルのときはＯＦＦ状態をとる。
The P-type transistor Ptr1 is in an ON state when the signal level of the
信号変換回路２０は、カソードがＶＳＳに接続きれた第１のダイオード２１（Ｄ１）と、一端が第１のダイオードＤ１のアノードに接続され、他端には第１のＰ型トランジスタＰｔｒ１のＯＮ／ＯＦＦを指示する第１の制御信号１０３（制御信号Ａ）が入力される第１のキャパシタ２２（Ｃ１）とからなる。
The
ここで、図２に示すように、第１のダイオードＤ１として、ダイオード接続されたＰ型トランジスタＰｔｒＤを用いることも可能である。両者の動作は、ダイオードを用いた場合で説明できるが、数式で表される場合には、異なる数式となるため、以下、ダイオード接続されたトランジスタを用いた場合と、より一般化されたダイオードを用いた場合とで、それぞれ別個に動作説明を行うこととする。 Here, as shown in FIG. 2, it is also possible to use a diode-connected P-type transistor PtrD as the first diode D1. The operation of both can be explained by using a diode. However, when expressed by a mathematical formula, it becomes a different mathematical formula. Therefore, hereinafter, a diode-connected transistor and a more generalized diode are used. The operation will be described separately for each case.
（ダイオード接続されたトランジスタを用いた場合の動作説明）
ダイオード接続されたトランジスタを用いた場合の動作を図２および図３に基づいて説明する。
(Description of operation when using diode-connected transistors)
The operation when a diode-connected transistor is used will be described with reference to FIGS.
基準電圧をＶＤＤ＝３Ｖ、ＶＳＳ＝０Ｖ（グランドレベル）とする。また、ダイオード接続されるＰ型トランジスタの閾値電圧（Ｖｔｈ）を１Ｖとし、スイッチ動作するＰ型トランジスタの閾値電圧（Ｖｔｈｓ）を１Ｖとする。 The reference voltages are set to VDD = 3V and VSS = 0V (ground level). Further, the threshold voltage (Vth) of the diode-connected P-type transistor is set to 1V, and the threshold voltage (Vths) of the P-type transistor that performs the switching operation is set to 1V.
図３は、Ａ点に現れる制御信号１２（制御信号(1)）と、信号変換回路２０の出カ部であるＢ点に現れるレベル変換信号１１と、スイッチ２のＯＮ/ＯＦＦ状態とを示す。
制御信号(1)は、スイッチ２の状態を制御する信号であり、ハイレベル（ＶＤＤ）のときにスイッチ２（Ｐｔｒ１）がＯＦＦ状態、ローレベル（ＶＳＳ）のときにスイッチ２（Ｐｔｒ１）がＯＮ状態となることを期待している。
FIG. 3 shows the control signal 12 (control signal (1)) appearing at the point A, the
The control signal (1) is a signal for controlling the state of the
当初、Ａ、Ｂ点が共に０Ｖであるとする。Ａ点の電位がＶＤＤ（＝３Ｖ）に上昇すると、Ｂ点の電位もつられて上昇する。Ｂ点の電位がＶｔｈ（＝１Ｖ）となったとき、ＰｔｒＤがＯＮし、Ｂ点の電位はそれ以上は上昇しなくなる。 Initially, both points A and B are assumed to be 0V. When the potential at point A rises to VDD (= 3V), the potential at point B rises. When the potential at point B becomes Vth (= 1 V), PtrD is turned ON, and the potential at point B no longer increases.
その結果、Ａ点の電位がＶＤＤ（＝３Ｖ）であるとき、Ｂ点の電位はＶｔｈ（＝１Ｖ）となり、キャパシタＣ１の両端にはＶＤＤ−Ｖｔｈの電位差が発生することになる。 As a result, when the potential at the point A is VDD (= 3V), the potential at the point B becomes Vth (= 1V), and a potential difference of VDD−Vth is generated at both ends of the capacitor C1.
次に、Ａ点の電位がＶＳＳ（＝０Ｖ）へと変化して行くと、これに合わせて、Ｂ点の電位も低下していく。このとき、ＰｔｒＤはＯＦＦ状態となるため、キャパシタＣ１に蓄えられた電荷は保存され、キャパシタＣ１の両端の電位差は保持される。 Next, when the potential at the point A changes to VSS (= 0 V), the potential at the point B also decreases accordingly. At this time, since PtrD is in the OFF state, the electric charge stored in the capacitor C1 is stored, and the potential difference between both ends of the capacitor C1 is maintained.
その結果、Ａ点の電位がＶＳＳ（＝０Ｖ）になったとき、Ｂ点の電位はＶｔｈ−ＶＤＤ（＝−２Ｖ）になる。すなわち、Ａ点とＢ点との聞で、信号のレベルがハイレベルはＶＤＤからＶｔｈに、ローレベルはＶＳＳからＶｔｈ−ＶＤＤへとレベル変換されたことになる。 As a result, when the potential at the point A becomes VSS (= 0V), the potential at the point B becomes Vth−VDD (= −2V). That is, at the point A and B, the signal level is converted from VDD to Vth when the signal level is high and from VSS to Vth−VDD when the signal level is low.
そして、このＢ点の電位がスイッチ２であるＰ型トランジスタ（Ｐｔｒ１）のゲートに入力される。
The potential at point B is input to the gate of a P-type transistor (Ptr1) that is a
次に、このＰ型トランジスタ（Ｐｔｒ１）がスイッチ２として機能できる入力信号の入力範囲について考える。
Next, consider the input range of the input signal in which the P-type transistor (Ptr1) can function as the
（ｉ）Ｐ型トランジスタのＯＦＦ状態は、ソース電圧＜ゲート電圧＋Ｖｔｈｓ
（ii）Ｐ型トランジスタのＯＮ状態は、ソース電圧＞ゲート電圧＋Ｖｔｈｓ
と表すことができる。このＰ型トランジスタ（Ｐｔｒ１）は、ゲート電圧がＶｔｈのときにＯＦＦ、Ｖｔｈ−ＶＤＤのときにＯＮ状態となればよいから、
（ｉ）ＯＦＦ状態となるソース電位（入力信号電圧）＜ゲート電圧（Ｖｔｈ）＋Ｖｔｈｓ
（ii）ＯＮ状態となるソース電位（入力信号電圧）＞ゲート電圧（Ｖｔｈ−ＶＤＤ）＋Ｖｔｈｓ
より、
このＰ型トランジスタ（Ｐｔｒ１）は、Ｖｔｈ＋Ｖｔｈｓ−ＶＤＤからＶｔｈ＋Ｖｔｓの入力範囲の入力信号１０４に対し、ＯＮ／ＯＦＦの状態を取り得る、すなわちスイッチ２として機能できることになる。このスイッチ２のＯＮ／ＯＦＦの状態は、キャパシタ１０２の上側の出力端子２４に出力信号１０５として現れる。
(I) The OFF state of the P-type transistor is as follows: source voltage <gate voltage + Vths
(Ii) The ON state of the P-type transistor is: source voltage> gate voltage + Vths
It can be expressed as. This P-type transistor (Ptr1) only needs to be turned off when the gate voltage is Vth and turned on when Vth−VDD.
(I) Source potential (input signal voltage) in an OFF state <gate voltage (Vth) + Vths
(Ii) Source potential (input signal voltage) in ON state> gate voltage (Vth−VDD) + Vths
Than,
The P-type transistor (Ptr1) can take an ON / OFF state with respect to the
以上説明したように、本例に示す信号変換回路２０を用い、スイッチ２であるＰ型トランジスタ（Ｐｔｒ１）のゲートに入力される信号のレベルを
（ｉ）ＶＤＤ（制御信号(1)のハイレベル）からＶｔｈへ、
（ｉｉ）ＶＳＳ（制御信号(1)のローレベル）からＶｔｈ−ＶＤＤへ
と変換することにより、
ＶＤＤ＝３Ｖ、Ｐ型トランジスタのＶｔｈ＝１Ｖとしたとき、Ｖｔｈ＋Ｖｔｈｓ（＝２Ｖ）からグランドレベル（＝０Ｖ）以下のＶｔｈ＋Ｖｔｈｓ−ＶＤＤ（＝−１Ｖ）までの入力信号１０４を取り扱うことが可能なスイッチ２、すなわち、負電圧を取り扱うことが可能な入力回路を実現できる。
As described above, the level of the signal input to the gate of the P-type transistor (Ptr1) that is the
(Ii) By converting VSS (low level of control signal (1)) to Vth-VDD,
（ダイオードを用いた場合の動作説明）
次に、図２の回路においてダイオードを用いた場合の動作について説明する。
(Explanation of operation when diode is used)
Next, the operation when a diode is used in the circuit of FIG. 2 will be described.
上記と同様に、基準電圧をＶＤＤ＝３Ｖ、ＶＳＳ＝０Ｖ（グランドレベル）とする。また、ダイオードの順方向電圧をＶＦとし、計算を簡単にするために、１Ｖとする。さらに、Ｐ型トランジスタの閾値電圧（Ｖｔｈｓ）は１Ｖとする。 Similarly to the above, the reference voltage is set to VDD = 3V and VSS = 0V (ground level). In addition, the forward voltage of the diode is VF, and 1V is used to simplify the calculation. Further, the threshold voltage (Vths) of the P-type transistor is 1V.
当初、Ａ、Ｂ点が共に０Ｖであるとする。Ａ点の電位がＶＤＤ（＝３Ｖ）に上昇すると、Ｂ点の電位もつられて上昇する。Ｂ点の電位がＶＦ（＝１Ｖ）となったとき、Ｄ１が導通し、Ｂ点の電位はそれ以上は上昇しなくなる。 Initially, both points A and B are assumed to be 0V. When the potential at point A rises to VDD (= 3V), the potential at point B rises. When the potential at point B becomes VF (= 1V), D1 becomes conductive, and the potential at point B no longer increases.
その結果、Ａ点の電位がＶＤＤ（＝３Ｖ）であるとき、Ｂ点の電位はＶＦ（１Ｖ）となり、キャパシタＣ１の両端にはＶＤＤ−ＶＦの電位差が発生する。 As a result, when the potential at the point A is VDD (= 3V), the potential at the point B becomes VF (1V), and a potential difference of VDD−VF is generated at both ends of the capacitor C1.
次に、Ａ点の電位がＶＳＳ（＝０Ｖ）へと変化していくと、これに合わせて、Ｂ点の電位も低下していく。このとき、ダイオードＤ１は非導通となるため、キャパシタＣ１に蓄えられた電荷は保存され、キャパシタＣ１の両端電位差は保持される。 Next, when the potential at the point A changes to VSS (= 0 V), the potential at the point B also decreases accordingly. At this time, since the diode D1 becomes non-conductive, the electric charge stored in the capacitor C1 is stored, and the potential difference across the capacitor C1 is maintained.
その結果、Ａ点の電位がＶＳＳ（＝０Ｖ）になったとき、Ｂ点の電位はＶＦ−ＶＤＤ（＝−２Ｖ）になる。 As a result, when the potential at the point A becomes VSS (= 0V), the potential at the point B becomes VF−VDD (= −2V).
すなわち、Ａ点とＢ点との間で、信号のレベルがハイレベルＶＤＤからＶＦに、ローレベルはＶＳＳからＶＦ−ＶＤＤへとレベル変換される。 That is, between the points A and B, the signal level is converted from the high level VDD to VF, and the low level is converted from VSS to VF-VDD.
そして、このＢ点の電位がスイッチ２であるＰ型トランジスタ（Ｐｔｒ１）のゲートに入力される。
The potential at point B is input to the gate of a P-type transistor (Ptr1) that is a
次に、このＰ型トランジスタ（Ｐｔｒ１）がスイッチ２として機能できる入力信号の入力範囲について考える。
（ｉ）Ｐ型トランジスタのＯＦＦ状態は、ソース電圧＜ゲート電圧＋Ｖｔｈｓ
（ｉｉ）Ｐ型トランジスタのＯＮ状態は、ソース電圧＞ゲート電圧＋Ｖｔｈｓ
と表すことができる。
このＰ型トランジスタ（Ｐｔｒ１）は、ゲート電圧がＶＦのときにＯＦＦ、ＶＦ−ＶＤＤのときにＯＮ状態となればよいから、
（ｉ）ＯＦＦ状態となるソース電位（入力信号電圧）＜ゲート電圧（ＶＦ）＋Ｖｔｈｓ
（ｉｉ）ＯＮ状態となるソース電位（入力信号電圧）＞ゲート電圧（ＶＦ−ＶＤＤ）＋Ｖｔｈｓ
より、
このＰ型トランジスタ（Ｐｔｒ１）は、ＶＦ＋Ｖｔｈｓ−ＶＤＤからＶＦ＋Ｖｔｈｓの入力範囲の入力信号１０４に対し、ＯＮ／ＯＦＦの状態を取り得る、すなわちスイッチ２として機能できることになる。このスイッチ２のＯＮ/ＯＦＦの状態は、キャパシタ１０２の上端側の出カ端子２４に出力信号１０５として現れる。
Next, an input range of an input signal in which this P-type transistor (Ptr1) can function as the
(I) The OFF state of the P-type transistor is as follows: source voltage <gate voltage + Vths
(Ii) The ON state of the P-type transistor is: source voltage> gate voltage + Vths
It can be expressed as.
This P-type transistor (Ptr1) only needs to be OFF when the gate voltage is VF and ON when VF-VDD.
(I) Source potential (input signal voltage) in an OFF state <gate voltage (VF) + Vths
(Ii) Source potential (input signal voltage) to be turned ON> gate voltage (VF−VDD) + Vths
Than,
This P-type transistor (Ptr1) can take an ON / OFF state with respect to the
以上、説明したように、本例に示す信号変換回路２０を用い、スイッチ２であるＰ型トランジスタ（Ｐｔｒ１）のゲートに入力される信号のレベルを
（ｉ）ＶＤＤ（制御信号(1)のハイレベル）からＶＦへ、
（ｉｉ）ＶＳＳ（制御信号(1)のローレベル）からＶＦ−ＶＤＤへ
と変換することにより、ＶＤＤ＝３Ｖ、Ｐ型トランジスタのＶｔｈ＝１Ｖ、ダイオードの順方向電圧をＶＦ＝１Ｖとしたとき、ＶＦ＋Ｖｔｈｓ（＝２Ｖ）からグランドレベル（＝０Ｖ）以下のＶＦ＋Ｖｔｈｓ−ＶＤＤ（＝−１Ｖ）までの入力信号１０４を取り扱うことが可能なスイッチ２、すなわち、負電圧を取り扱うことが可能な入力回路を実現できる。
As described above, using the
(Ii) By converting VSS (low level of the control signal (1)) to VF-VDD, VDD = 3V, P-type transistor Vth = 1V, and diode forward voltage VF = 1V, A
[第２の実施の形態]
本発明の第２の実施の形態を、図４〜図５に基づいて説明する。なお、前述した第１の実施の形態と同一部分については、その説明を省略し、同一符号を付す。
[Second Embodiment]
A second embodiment of the present invention will be described with reference to FIGS. Note that the same parts as those in the first embodiment described above are not described and are denoted by the same reference numerals.
図４は、ＩＣ内のＳＣ回路１を制御するためのスイッチ制御装置１０の構成例を示す。
FIG. 4 shows a configuration example of the
信号変換回路２０は、第１のダイオード２１（Ｄ１）のアノードと、スイッチ２としての第１のＰ型トランジスタ（Ｐｔｒ１）のゲートとの間には、第２のＰ型トランジスタ２５（Ｐｔｒ２）が設けられている。
The
第２のＰ型トランジスタ（Ｐｔｒ２）のゲートは第１のダイオードＤ１のアノードに接続されている。また、ソース／ドレインの一方は第１のＰ型トランジスタ（Ｐｔｒ１）のゲートに接続され、他方のソース／ドレインはＶＳＳに接続されている。ここで、後述するように、ゲートに接続されるＤ点は、負またはＶＳＳの電位となるため、第１のＰ型トランジスタ（Ｐｔｒ１）のゲートに接続される端子がドレインとなり、ＶＳＳに接続されている端子がソースになる。 The gate of the second P-type transistor (Ptr2) is connected to the anode of the first diode D1. One of the source / drain is connected to the gate of the first P-type transistor (Ptr1), and the other source / drain is connected to VSS. Here, as will be described later, since the point D connected to the gate has a negative or VSS potential, the terminal connected to the gate of the first P-type transistor (Ptr1) serves as the drain and is connected to VSS. The connected terminal becomes the source.
また、第２のＰ型トランジスタ（Ｐｔｒ２）のドレインに一端が接続され、インバータ２６に他端が接続された第２のキャパシタ２７（Ｃ２）が設けられている。インバータ２６は、制御信号１２（第１の制御信号(1)）を反転した制御信号１３（第２の制御信号(2)）を生成する。
Further, a second capacitor 27 (C2) having one end connected to the drain of the second P-type transistor (Ptr2) and the other end connected to the
ここで、第1の実施の形態と同様に、第１のダイオードＤ１として、ダイオード接続されたＰ型トランジスタＰｔｒＤを用いることも可能である。そこで、同様に、ダイオード接続されたトランジスタを用いた場合と、より一般化されたダイオードを用いた場合とで、それぞれ別個に動作説明を行うこととする。 Here, similarly to the first embodiment, a diode-connected P-type transistor PtrD can be used as the first diode D1. Therefore, similarly, the operation will be described separately for the case of using a diode-connected transistor and the case of using a more generalized diode.
（ダイオード接続されたトランジスタを用いた場合の動作説明）
ダイオード接続されたトランジスタを用いた場合の動作を図４および図５に基づいて説明する。
(Description of operation when using diode-connected transistors)
The operation when a diode-connected transistor is used will be described with reference to FIGS.
基準電圧をＶＤＤ＝３Ｖ、ＶＳＳ＝０Ｖ（グランドレベル）とする。また、ダイオード接続されるＰ型トランジスタの閾値電圧（Ｖｔｈ）を１Ｖとし、スイッチ動作するＰ型トランジスタの閾値電圧（Ｖｔｈｓ）を１Ｖとする。 The reference voltages are set to VDD = 3V and VSS = 0V (ground level). Further, the threshold voltage (Vth) of the diode-connected P-type transistor is set to 1V, and the threshold voltage (Vths) of the P-type transistor that performs the switching operation is set to 1V.
図５は、Ａ点に現れる制御信号１２（第１の制御信号(1)）と、Ｂ点に現れる信号１４と、Ｃ点に現れる制御信号１３（第２の制御信号(2)）と、信号変換回路２０の出カ部であるＤ点に現れるレベル変換信号１１と、スイッチ２のＯＮ／ＯＦＦ状態とを示す。
FIG. 5 shows a
制御信号(1)は、スイッチ２の状態を制御する信号であり、図４においては前述した第１の実施の形態の場合とは逆に、ハイレベル（ＶＤＤ）のときにスイッチ２（Ｐｔｒ１）がＯＮ状態、ローレベル（ＶＳＳ）のときにスイッチ２（Ｐｔｒ１）がＯＦＦ状態となることを期待している。
The control signal (1) is a signal for controlling the state of the
第１の例の場合と同様に考えると、
（ｉ）Ａ点の電位がＶＤＤのとき、Ｂ点の電位はＶｔｈ
（ｉｉ）Ａ点の電位がＶＳＳのとき、Ｂ点の電位はＶｔｈ−ＶＤＤ
となる。
Considering the same as in the first example,
(I) When the potential at point A is VDD, the potential at point B is Vth
(Ii) When the potential at the point A is VSS, the potential at the point B is Vth−VDD.
It becomes.
一方、Ｃ点には、制御信号(1)が反転された制御信号(2)が入力されることから、
（ｉ）Ａ点の電位がＶＤＤのとき、Ｃ点の電位はＶＳＳ
（ｉｉ）Ａ点の電位がＶＳＳのとき、Ｃ点の電位はＶＤＤ
となる。
On the other hand, since the control signal (2) obtained by inverting the control signal (1) is input to the point C,
(I) When the potential at point A is VDD, the potential at point C is VSS
(Ii) When the potential at point A is VSS, the potential at point C is VDD
It becomes.
Ｂ点がＶｔｈ−ＶＤＤ（＝２Ｖ）のとき、Ｐ型トランジスタ（Ｐｔｒ２）はそのソース電位（ＶＳＳ＝０Ｖ）よりゲート電位がＶｔｈ（＝１Ｖ）以上低くなることからＯＮ状態となり、点Ｄの電位はＶＳＳ（＝０Ｖ）となる。 When the point B is Vth-VDD (= 2V), the P-type transistor (Ptr2) is turned on because its gate potential is Vth (= 1V) or more lower than its source potential (VSS = 0V), and the potential at the point D Becomes VSS (= 0V).
このとき、点ＣはＶＤＤ（＝３Ｖ）であるから、結果として、キャパシタＣ２の両端にはＶＤＤ−ＶＳＳ（＝３Ｖ）の電位差が生じる。 At this time, since the point C is VDD (= 3V), as a result, a potential difference of VDD−VSS (= 3V) is generated between both ends of the capacitor C2.
次に、点ＢがＶｔｈ（＝１Ｖ）となったとき、Ｐ型トランジスタ（Ｐｔｒ２）はそのソース電位（ＶＳＳ＝０Ｖ）よりゲート電位がＶｔｈ（＝１Ｖ）以上低くなることからＯＦＦ状態となる。 Next, when the point B becomes Vth (= 1V), the P-type transistor (Ptr2) is turned off because the gate potential is lower than the source potential (VSS = 0V) by Vth (= 1V) or more.
一方、点Ｃの電位はＶＳＳ（＝０Ｖ）となる。Ｐ型トランジスタ（Ｐｔｒ２）がＯＦＦ状態であることからキャパシタＣ２に蓄えられた電荷は保存され、キャパシタＣ２の両端の電位差が保持されることから、点Ｄの電位は−ＶＤＤ（＝−３Ｖ）となる。 On the other hand, the potential at the point C is VSS (= 0 V). Since the P-type transistor (Ptr2) is in the OFF state, the electric charge stored in the capacitor C2 is preserved, and the potential difference between both ends of the capacitor C2 is maintained. Therefore, the potential at the point D is −VDD (= −3 V). Become.
以上まとめると、
（ｉ）Ａ点の電位がＶＤＤのとき、Ｄ点の電位は−ＶＤＤ
（ｉｉ）Ａ点の電位がＶＳＳのとき、Ｄ点の電位はＶＳＳとなる。
In summary,
(I) When the potential at point A is VDD, the potential at point D is -VDD
(Ii) When the potential at point A is VSS, the potential at point D is VSS.
次に、Ｐ型トランジスタ（Ｐｔｒ１）がスイッチ２として機能できる入力信号の入力範囲について考える。
Next, consider the input range of the input signal in which the P-type transistor (Ptr1) can function as the
Ｄ点の電位であるレベル変換信号１１が、スイッチ２となるＰ型トランジスタ（Ｐｔｒ１）のゲートに入力される。
A
このＰ型トランジスタ（Ｐtｒ１）は、ゲート電圧がＶＳＳ（＝０Ｖ）のときにＯＦＦ、−ＶＤＤ（＝−３Ｖ）のときにＯＮ状態となればよいから、
（ｉ）ＯＦＦ状態となるソース電位（入力信号電圧）＜ゲート電圧（ＶＳＳ）＋Ｖｔｈｓ
（ｉｉ）ＯＮ状態となるソース電位（入力信号電圧）＞ゲート電圧（−ＶＤＤ）＋Ｖｔｈｓ
より、このＰ型トランジスタ（Ｐｔｒ１）は、−ＶＤＤ＋ＶｔｈｓからＶＳＳ＋Ｖｔｈｓの入力範囲の入力範囲に対し、ＯＮ／ＯＦＦの状態を取り得る、すなわちスイッチ２として機能できることになる。
This P-type transistor (Ptr1) only needs to be OFF when the gate voltage is VSS (= 0V) and ON when it is −VDD (= −3V).
(I) Source potential (input signal voltage) in an OFF state <gate voltage (VSS) + Vths
(Ii) Source potential (input signal voltage) for turning on> gate voltage (−VDD) + Vths
Thus, the P-type transistor (Ptr1) can take an ON / OFF state with respect to the input range of −VDD + Vths to VSS + Vths, that is, can function as the
以上説明したように、本実施の形態に示す信号変換回路２０を用いて、スイッチ２であるＰ型トランジスタ（Ｐｔｒ１）のゲートに入力される信号を
（ｉ）ＶＤＤ（制御信号１のＨｉｇｈレベル）から−ＶＤＤへ、
（ｉｉ）ＶＳＳ（制御信号１のＬｏｗレベル）からＶＳＳへ
と変換することにより、ＶＤＤ＝３Ｖ、スイッチ動作するＰ型トランジスタのＶｔｈｓ＝１Ｖとしたとき、ＶＳＳ＋Ｖｔｈｓ（＝１Ｖ）からグランドレベル（＝０Ｖ）以下のＶｔｈｓ−ＶＤＤ（＝−２Ｖ）までの入力信号を取り扱うことの可能なスイッチ２、すなわち負電圧入力回路を実現できる。
As described above, the signal input to the gate of the P-type transistor (Ptr1), which is the
(Ii) By converting from VSS (Low level of the control signal 1) to VSS, when VDD = 3V and Vths = 1V of the P-type transistor that performs the switching operation, VSS + Vths (= 1V) is changed to the ground level (= 0V). ) The
（ダイオードを用いた場合の動作説明）
次に、図４回路においてダイオードを用いた場合の動作について説明する。
(Explanation of operation when diode is used)
Next, the operation when a diode is used in the circuit of FIG. 4 will be described.
上記と同様に、基準電圧をＶＤＤ＝３Ｖ、ＶＳＳ＝０Ｖ（グランドレベル）とする。また、ダイオードの順方向電圧をＶＦとし、計算を簡単にするために、１Ｖとする。さらに、Ｐ型トランジスタの閾値電圧（Ｖｔｈ）を１Ｖとし、スイッチ動作するＰ型トランジスタの閾値電圧（Ｖｔｈｓ）を１Ｖとする。 Similarly to the above, the reference voltage is set to VDD = 3V and VSS = 0V (ground level). In addition, the forward voltage of the diode is VF, and 1V is used to simplify the calculation. Further, the threshold voltage (Vth) of the P-type transistor is set to 1V, and the threshold voltage (Vths) of the P-type transistor that performs the switching operation is set to 1V.
第１の実施の形態の場合と同様に考えると、
（ｉ）Ａ点の電位がＶＤＤのとき、Ｂ点の電位はＶＦ
（ｉｉ）Ａ点の電位がＶＳＳのとき、Ｂ点の電位はＶＦ−ＶＤＤ
となる。
Considering the same as in the case of the first embodiment,
(I) When the potential at point A is VDD, the potential at point B is VF
(Ii) When the potential at point A is VSS, the potential at point B is VF-VDD
It becomes.
一方、Ｃ点には、制御信号(1)が反転された制御信号(2)が入力されることから、
（ｉ）Ａ点の電位がＶＤＤのとき、Ｃ点の電位はＶＳＳ
（ｉｉ）Ａ点の電位がＶＳＳのとき、Ｃ点の電位はＶＤＤ
となる。
On the other hand, since the control signal (2) obtained by inverting the control signal (1) is input to the point C,
(I) When the potential at point A is VDD, the potential at point C is VSS
(Ii) When the potential at point A is VSS, the potential at point C is VDD
It becomes.
Ｂ点がＶＦ−ＶＤＤ（＝２Ｖ）のとき、Ｐ型トランジスタ（Ｐｔｒ２）はそのソース電位（ＶＳＳ＝０Ｖ）よりゲート電位がＶｔｈ（＝１Ｖ）以上低くなることからＯＮ状態となり、点Ｄの電位はＶＳＳ（＝０Ｖ）となる。 When point B is VF-VDD (= 2V), the P-type transistor (Ptr2) is turned on because its gate potential is Vth (= 1V) or more lower than its source potential (VSS = 0V), and the potential at point D Becomes VSS (= 0V).
このとき、点ＣはＶＤＤ（＝３Ｖ）であるから、結果として、キャパシタＣ２の両端にはＶＤＤ−ＶＳＳ（＝３Ｖ）の電位差が生じる。 At this time, since the point C is VDD (= 3V), as a result, a potential difference of VDD−VSS (= 3V) is generated between both ends of the capacitor C2.
次に、点ＢがＶＦ（＝１Ｖ）となったとき、Ｐ型トランジスタ（Ｐｔｒ２）はそのソース電位（ＶＳＳ＝０Ｖ）よりゲート電位がＶｔｈ（＝１Ｖ）以上低くなることからＯＦＦ状態となる。 Next, when the point B becomes VF (= 1V), the P-type transistor (Ptr2) is turned off because the gate potential is lower than the source potential (VSS = 0V) by Vth (= 1V) or more.
一方、点Ｃの電位はＶＳＳ（＝０Ｖ）となる。Ｐ型トランジスタ（Ｐｔｒ２）がＯＦＦ状態であることからキャパシタＣ２に蓄えられた電荷は保存され、キャパシタＣ２の両端の電位差が保持されることから、点Ｄの電位は−ＶＤＤ（＝−３Ｖ）となる。 On the other hand, the potential at the point C is VSS (= 0 V). Since the P-type transistor (Ptr2) is in the OFF state, the electric charge stored in the capacitor C2 is preserved, and the potential difference between both ends of the capacitor C2 is maintained. Therefore, the potential at the point D is −VDD (= −3 V). Become.
以上まとめると、
（ｉ）Ａ点の電位がＶＤＤのとき、Ｄ点の電位は−ＶＤＤ
（ｉｉ）Ａ点の電位がＶＳＳのとき、Ｄ点の電位はＶＳＳ
となる。
In summary,
(I) When the potential at point A is VDD, the potential at point D is -VDD
(Ii) When the potential at point A is VSS, the potential at point D is VSS
It becomes.
以下、ダイオード接続されたトランジスタを用いた場合と同様に、このスイッチ動作するＰ型トランジスタ（Ｐｔｒ１）は、−ＶＤＤ＋ＶｔｈｓからＶＳＳ＋Ｖｔｈｓの入力範囲の入力範囲に対し、ＯＮ／ＯＦＦの状態を取り得る、すなわちスイッチ２として機能できることになる。
Hereinafter, as in the case of using a diode-connected transistor, the P-type transistor (Ptr1) that performs the switching operation can be in an ON / OFF state with respect to an input range of an input range of −VDD + Vths to VSS + Vths. It can function as the
[第３の実施の形態]
本発明の第３の実施の形態を、図６〜図８に基づいて説明する。なお、前述した第１の例と同一部分については、その説明を省略し、同一符号を付す。
[Third embodiment]
A third embodiment of the present invention will be described with reference to FIGS. In addition, about the same part as the 1st example mentioned above, the description is abbreviate | omitted and the same code | symbol is attached | subjected.
図６は、ＩＣ内のＳＣ回路１を制御するためのスイッチ制御装置１０の構成例を示す。本回路は、昇圧回路３０（第１の信号レベル変換手段）と、信号変換回路２０（第２の信号レベル変換手段）とから構成される。信号変換回路２０は、前述した第１の実施の形態の図２の構成と同様であり、以下、昇圧回路３０の構成について説明する。
FIG. 6 shows a configuration example of the
昇圧回路３０は、アノードがＶＤＤに接統された第２のダイオード３１（Ｄ２）と、一端が第２のダイオードＤ２のカソードに接続され他端にはスイッチ２としての第１のＰ型トランジスタＰｔｒ１のＯＮ／ＯＦＦを指示する制御信号１５（第３の制御信号(3)）が入力される第３のキャパシタ３２（Ｃ３）と、アノードが第２のダイオードＤ２のカソードに接続された第３のダイオード３３（Ｄ３）と、ソースが第３のダイオードＤ３のアノードに接続されゲートが第２のダイオードＤ２のカソードに接続された第３のＰ型トランジスタ３４（Ｐｔｒ３）と、一端が第３のダイオードＤ３のカソードに他端がＶＳＳに接統された第４のキャパシタ３５（Ｃ４）と、ドレインが第３のＰ型トランジスタＰｔｒ３のドレインに接続され、ゲートが第３の制御信号(3)に接続され、ソースがＶＳＳに接続された第１のＮ型トランジスタ３６（Ｎｔｒ１）とから構成される。
The
第１のＮ型トランジスタＮｔｒ１のドレインのＤ点の電位である制御信号１６（第４の制御信号(4)）は、信号変換回路２０の入力信号（すなわち、図２の制御信号(1)）として用いられる。 The control signal 16 (fourth control signal (4)), which is the potential at the point D of the drain of the first N-type transistor Ntr1, is the input signal of the signal conversion circuit 20 (ie, the control signal (1) in FIG. 2). Used as
ここで、第１のダイオードＤ１は、例えばダイオード接続されたＰ型トランジスタ（ＰｔｒＤ）を用い、第２のダイオードＤ２は、例えばダイオード接続されたＮ型トランジスタ（ＮｔｒＤ２）を用い、第３のダイオードＤ３は、例えばダイオード接続されたＮ型トランジスタ（ＮｔｒＤ３）を用いることも可能である。そこで、同様に、ダイオード接続されたトランジスタを用いた場合と、より一般化されたダイオードを用いた場合とで、それぞれ別個に動作説明を行うこととする。 Here, the first diode D1 uses, for example, a diode-connected P-type transistor (PtrD), and the second diode D2 uses, for example, a diode-connected N-type transistor (NtrD2), and the third diode D3. For example, a diode-connected N-type transistor (NtrD3) can be used. Therefore, similarly, the operation will be described separately for the case of using a diode-connected transistor and the case of using a more generalized diode.
（ダイオード接続されたトランジスタを用いた場合の動作説明）
ダイオード接続されたトランジスタを用いた場合の動作を図６および図７に基づいて説明する。
(Description of operation when using diode-connected transistors)
The operation when a diode-connected transistor is used will be described with reference to FIGS.
基準電圧をＶＤＤ＝３Ｖ、ＶＳＳ＝０Ｖ（グランドレベル）とする。また、Ｐ型トランジスタの閾値電圧（Ｖｔｈｐ）、Ｎ型トランジスタの閾値電圧（Ｖｔｈｎ）、スイッチ動作するＰ型トランジスタの閾値電圧（Ｖｔｈｓ）はそれぞれ、１Ｖとする。 The reference voltages are set to VDD = 3V and VSS = 0V (ground level). The threshold voltage (Vthp) of the P-type transistor, the threshold voltage (Vthn) of the N-type transistor, and the threshold voltage (Vths) of the P-type transistor that performs the switching operation are each 1V.
図７は、Ａ点に現れる制御信号１５（第３の制御信号(3)）と、Ｂ点に現れる信号１７と、Ｃ点に現れる信号１８と、信号変換回路２０の入力部であるＤ点に現れる第１のレベル変換信号１６（第４の制御信号(4)）と、信号変換回路２０の出力部であるＥ点に現れるレベル変換信号１１と、スイッチ２のＯＮ／ＯＦＦ状態とを示す。
FIG. 7 shows a control signal 15 (third control signal (3)) appearing at point A, a
制御信号(3)は、スイッチ２の状態を制御する信号であり、ハイレベル（ＶＤＤ）のときにスイッチ（Ｐｔｒ１）がＯＮ状態、ローレベル（ＶＳＳ）のときにスイッチ（Ｐｔｒ１）がＯＦＦ状態となることを期待している。
The control signal (3) is a signal for controlling the state of the
まず、Ｂ点の電位がＶＤＤ−Ｖｔｈｎ（＝２Ｖ）以下となると、Ｎ型トランジスタ（Ｎｔｒ２Ｄ）がＯＮとなり、キャパシタＣ３を充電することになる。 First, when the potential at the point B becomes equal to or lower than VDD−Vthn (= 2V), the N-type transistor (Ntr2D) is turned on and the capacitor C3 is charged.
そこで、今、Ｂ点の電位はＶＤＤ−Ｖｔｈｎ（＝２Ｖ）、キャパシタＣ３の他端であるＡ点の電位はＶＳＳ（＝０Ｖ）とする。そして、キャパシタＣ３の両端には、ＶＤＤ−Ｖｔｈｎ−ＶＳＳ（＝２Ｖ）の電位差が生じる。Ａ点の電位が上昇すると、Ｂ点の電位も上昇し、Ｎ型トランジスタ（Ｎｔｒ２）はＯＦＦ状熊となる。 Therefore, the potential at point B is now VDD-Vthn (= 2V), and the potential at point A, the other end of capacitor C3, is VSS (= 0V). Then, a potential difference of VDD−Vthn−VSS (= 2V) is generated at both ends of the capacitor C3. When the potential at point A rises, the potential at point B also rises, and the N-type transistor (Ntr2) becomes an OFF-shaped bear.
その結果、キャパシタＣ３に蓄えられた電荷は保存され、キャパシタＣ３の両端の電位差は保持されることから、Ａ点がＶＤＤ（＝３Ｖ）となったときにＢ点は２ＶＤＤ−Ｖｔｈｎ（＝５Ｖ）になる。 As a result, the electric charge stored in the capacitor C3 is stored, and the potential difference between both ends of the capacitor C3 is maintained. Therefore, when the point A becomes VDD (= 3V), the point B becomes 2VDD−Vthn (= 5V). become.
一方、Ｂ点の電位がＣ点の電位よりＶｔｈｎ以上高いときには、Ｎ型トランジスタ（ＮｔｒＤ３）がＯＮとなり、キャパシタＣ３に蓄えられていた電荷が、キャパシタＣ４に移動する。その結果、Ａ点の電位がＶＤＤ（＝３Ｖ）、ＶＳＳ（＝０Ｖ）の変化を繰りかえすうちに、キャパシタＣ４はキャパシタＣ３からの電荷を受けて充電され、点Ｃの電位は２ＶＤＤ−Ｖｔｈｎ−Ｖｔｈｎ−ＶＳＳ（＝４Ｖ）で安定することになる。以上をまとめると、
（ｉ）Ａ点の電位がＶＤＤのとき、Ｂ点の電位は２ＶＤＤ−Ｖｔｈｎ、点Ｃの電位は２ＶＤＤ−２Ｖｔｈｎ
（ii）点Ａの電位がＶＳＳのとき、点Ｂの電位はＶＤＤ−Ｖｔｈｎ、点Ｃの電位は２ＶＤＤ−２Ｖｔｈｎとなる。
On the other hand, when the potential at the point B is higher than the potential at the point C by Vthn or more, the N-type transistor (NtrD3) is turned on, and the charge stored in the capacitor C3 moves to the capacitor C4. As a result, while the potential at the point A repeats the change of VDD (= 3V) and VSS (= 0V), the capacitor C4 is charged by receiving the charge from the capacitor C3, and the potential at the point C is 2VDD−Vthn−Vthn. It becomes stable at −VSS (= 4V). In summary,
(I) When the potential at point A is VDD, the potential at point B is 2VDD-Vthn, and the potential at point C is 2VDD-2Vthn.
(Ii) When the potential at the point A is VSS, the potential at the point B is VDD-Vthn, and the potential at the point C is 2VDD-2Vthn.
Ａ点は、Ｎ型トランジスタ（Ｎｔｒ１）のゲートに接続されている。従って、Ａ点がＶＤＤ（＝３Ｖ）であるとき、Ｎ型トランジスタ（Ｎｔｒ３）はＯＮ状態となる。 The point A is connected to the gate of the N-type transistor (Ntr1). Therefore, when the point A is VDD (= 3V), the N-type transistor (Ntr3) is turned on.
また、このとき、Ｂ点の電位は２ＶＤＤ−Ｖｔｈｎ（＝５Ｖ）、Ｃ点の電位は２ＶＤＤ−２Ｖｔｈｎ（＝４Ｖ）であるから、Ｃ点にソースが接続され、Ｂ点にゲートが接続されたＰ型トランジスタ（Ｐｔｒ３）はＯＦＦ状態となる。従って、Ａ点がＶＤＤ（＝３Ｖ）であるとき、Ｄ点はＶＳＳ（＝０Ｖ）となる。 At this time, the potential at point B is 2VDD-Vthn (= 5V) and the potential at point C is 2VDD-2Vthn (= 4V), so the source is connected to point C and the gate is connected to point B. The P-type transistor (Ptr3) is turned off. Therefore, when the point A is VDD (= 3V), the point D is VSS (= 0V).
次に、Ａ点がＶＳＳ（＝０Ｖ）となったとき、Ｎ型トランジスタ（Ｎｔｒ３）はＯＦＦ状態となる。また、このとき、Ｂ点の電位はＶＤＤ−Ｖｔｈｎ（＝２Ｖ）、Ｃ点の電位は２ＶＤＤ−２Ｖｔｈｎ（＝４Ｖ）であるから、Ｐ型トランジスタ（Ｐtｒ３）はＯＮ状態となる。従って、Ａ点がＶＳＳ（＝０Ｖ）であるとき、Ｄ点はＣ点と同電位の２ＶＤＤ−２ｔｈｎ（＝４Ｖ）となる。 Next, when the point A becomes VSS (= 0 V), the N-type transistor (Ntr3) is turned off. At this time, since the potential at the point B is VDD-Vthn (= 2V) and the potential at the point C is 2VDD-2Vthn (= 4V), the P-type transistor (Ptr3) is turned on. Therefore, when the point A is VSS (= 0V), the point D becomes 2VDD-2thn (= 4V) which is the same potential as the point C.
以上をまとめると
（ｉ）点Ａの電位がＶＤＤの時、点Ｄの電位はＶＳＳ
（ｉｉ）点Ａの電位がＶＳＳの時、点Ｄの電位は２ＶＤＤ−２Ｖｔｈｎ
となる。
In summary, (i) when the potential at point A is VDD, the potential at point D is VSS.
(Ii) When the potential at the point A is VSS, the potential at the point D is 2VDD-2Vthn.
It becomes.
以降、前述した図２で示すところの制御信号(1)として、このＤ点が供給されると考えればよいから、図２におけるＢ点の電位のＶＤＤを２ＶＤＤ−２Ｖｔｈｎに置き換え、Ｅ点の電位として
（ｉ）Ｄ点の電位がＶＳＳのとき、Ｖｔｈｐ−（２ＶＤＤ−２Ｖｔｈｎ）
（ｉｉ）Ｄ点の電位が２ＶＤＤ−２Ｖｔｈｎのとき、Ｖｔｈｐ
を得る。このＥ点の電位がスイッチ２となるＰ型トランジスタ（Ｐｔｒ１）のゲートに入力される。
Thereafter, it can be considered that the point D is supplied as the control signal (1) shown in FIG. 2 described above. Therefore, the VDD at the point B in FIG. 2 is replaced with 2VDD-2Vthn, and the potential at the point E is changed. (I) When the potential at the point D is VSS, Vthp− (2VDD−2Vthn)
(Ii) When the potential at point D is 2VDD-2Vthn, Vthp
Get. The potential at point E is input to the gate of a P-type transistor (Ptr1) serving as the
次に、Ｐ型トランジスタ（Ｐｔr１）がスイッチ２として機能できる入力信号の入力範囲について考える。
Next, consider the input range of the input signal in which the P-type transistor (Ptr1) can function as the
Ｐ型トランジスタ（Ｐｔｒ１）はゲート電圧（点Ｅの電位）がＶｔｈｐ（＝１Ｖ）の時にＯＦＦ、Ｖｔｈｐ−（２ＶＤＤ−２Ｖｔｈｎ）（＝−３Ｖ）のときにＯＮ状態となればよいから、
（ｉ）ＯＦＦ状態となるソース電位（入力信号電圧）＜ゲート電圧（Ｖｔｈｐ）＋Ｖｔｈｓ
（ｉｉ）ＯＮ状態となるソース電位（入力信号電圧）＞ゲート電圧（Ｖｔｈｐ−（２ＶＤＤ−２Ｖｔｈｎ））＋Ｖｔｈｓ
より、
このＰ型トランジスタ（Ｐｔｒ１）は、Ｖｔｈｐ＋Ｖｔｈｓ＋２Ｖｔｈｎ−２ＶＤＤからＶｔｈｐ＋Ｖｔｈｓの入力範囲の入力信号１０４に対し、ＯＮ／ＯＦＦの状態を取り得る、すなわちスイッチ２として機能できることになる。
The P-type transistor (Ptr1) only needs to be turned off when the gate voltage (potential at point E) is Vthp (= 1V) and turned on when Vthp− (2VDD−2Vthn) (= −3V).
(I) Source potential (input signal voltage) in an OFF state <gate voltage (Vthp) + Vths
(Ii) Source potential (input signal voltage) for turning on> gate voltage (Vthp− (2VDD−2Vthn)) + Vths
Than,
The P-type transistor (Ptr1) can take an ON / OFF state with respect to the
以上説明したように、本例に示す昇圧回路３０と信号変換回路２０とを用い、スイッチ２であるＰ型トランジスタ（Ｐｔｒ１）のゲートに入力される信号を
（ｉ）ＶＤＤ（制御信号３のＨｉｇｈレベル）からＶｔｈｐ−（２ＶＤＤ−２Ｖｔｈｎ）に、
（ｉｉ）ＶＳＳ（制御信号３のＬｏｗレベル）からＶｔｈｐへと変換することにより、ＶＤＤ＝３Ｖ、Ｐ型トランジスタの閾値電圧ＶｔｈｐとＮ型トランジスタの閾値電圧Ｖｔｈｎとスイッチ動作するＰ型トランジスタの閾値電圧ＶｔｈｓをＶｔｈｐ＝Ｖｔｈｎ＝Ｖｔｈｓ＝１Ｖとした時、Ｖｔｈｐ＋Ｖｔｈｓ（＝２Ｖ）からグランドレベル（＝０Ｖ）以下のＶｔｈｐ＋２Ｖｔｈｎ−２ＶＤＤ＋Ｖｔｈｓ（＝−２Ｖ）までの入力信号１０４を取り扱うことが司能なスイッチ２、すなわち負電圧入力回路を実現できる。
As described above, by using the
(Ii) By converting from VSS (Low level of the control signal 3) to Vthp, VDD = 3V, the threshold voltage Vthp of the P-type transistor, the threshold voltage Vthn of the N-type transistor, and the threshold voltage of the P-type transistor that performs switching
（ダイオードを用いた場合の動作説明）
次に、図６回路においてダイオードを用いた場合の動作について説明する。
(Explanation of operation when diode is used)
Next, the operation when a diode is used in the circuit of FIG. 6 will be described.
上記と同様に、基準電圧をＶＤＤ＝３Ｖ、ＶＳＳ＝０Ｖ（グランドレベル）とする。また、ダイオードの順方向電圧をＶＦとし、計算を簡単にするために、１Ｖとする。さらに、Ｐ型トランジスタの閾値電圧Ｖｔｈｐ＝Ｎ型トランジスタの閾値電圧Ｖｔｈｎ＝スイッチ動作するＰ型トランジスタの閾値電圧Ｖｔｈｓ＝１Ｖとする。 Similarly to the above, the reference voltage is set to VDD = 3V and VSS = 0V (ground level). In addition, the forward voltage of the diode is VF, and 1V is used to simplify the calculation. Further, the threshold voltage Vthp of the P-type transistor = the threshold voltage Vthn of the N-type transistor = the threshold voltage Vths of the P-type transistor that performs the switching operation = 1V.
まず、Ｂ点の電位がＶＤＤ−ＶＦ（＝２Ｖ）以下となると、ダイオードＤ２が導通し、キャパシタＣ３を充電することになる。 First, when the potential at the point B becomes equal to or lower than VDD−VF (= 2V), the diode D2 becomes conductive and charges the capacitor C3.
そこで、今、Ｂ点の電位はＶＤＤ−ＶＦ（＝２Ｖ）、キャパシタＣ３の他端であるＡ点の電位はＶＳＳ（＝０Ｖ）とする。そして、キャパシタＣ３の他端には、ＶＤＤ−ＶＦ−ＶＳＳ（＝２Ｖ）の電位差が生じているものとする。Ａ点の電位が上昇すると、Ｂ点の電位も上昇し、ダイオードＤ２は非導通状態となる。 Therefore, the potential at point B is now VDD-VF (= 2V), and the potential at point A, the other end of capacitor C3, is VSS (= 0V). It is assumed that a potential difference of VDD−VF−VSS (= 2V) is generated at the other end of the capacitor C3. When the potential at the point A rises, the potential at the point B also rises, and the diode D2 becomes nonconductive.
その結果、キャパシタＣ３に蓄えられた電荷は保存され、キャパシタＣ３の他端の電位差は保持されることから、Ａ点がＶＤＤ（＝３Ｖ）となったときにＢ点は２ＶＤＤ−ＶＦ（＝５Ｖ）になることになる。 As a result, the electric charge stored in the capacitor C3 is stored, and the potential difference at the other end of the capacitor C3 is retained. Therefore, when the point A becomes VDD (= 3V), the point B becomes 2VDD−VF (= 5V). ).
一方、Ｂ点の電位がＣ点の電位よりＶＦ以上高いときには、ダイオードＤ３が導通し、キャパシタＣ３に蓄えられていた電荷が、キャパシタＣ４に移動する。 On the other hand, when the potential at the point B is higher than the potential at the point C by VF or more, the diode D3 becomes conductive and the charge stored in the capacitor C3 moves to the capacitor C4.
その結巣、Ａ点の電位がＶＤＤ（＝３Ｖ）、ＶＳＳ（＝０Ｖ）の変化を繰りかえすうちに、キャパシタＣ４はキャパシタＣ３からの電荷を受けて充電され、点Ｃの電位は２ＶＤＤ−２ＶＦ（＝４Ｖ）で安定する。 As the potential at point A, VDD (= 3V) and VSS (= 0V) change, the capacitor C4 is charged by receiving the charge from the capacitor C3, and the potential at point C is 2VDD-2VF ( = 4V) and stable.
以上をまとめると
（ｉ）Ａ点の電位がＶＤＤのとき、Ｂ点の電位は２ＶＤＤ−ＶＦ、点Ｃの電位は２ＶＤＤ−２ＶＦ
(ii)点Ａの電位がＶＳＳのとき、点Ｂの電位はＶＤＤ−ＶＦ、点Ｃの電位は２ＶＤＤ−２ＶＦ
となる。
In summary, (i) when the potential at point A is VDD, the potential at point B is 2VDD-VF, and the potential at point C is 2VDD-2VF.
(ii) When the potential at point A is VSS, the potential at point B is VDD-VF, and the potential at point C is 2VDD-2VF.
It becomes.
Ａ点は、Ｎ型トランジスタ（Ｎｔｒ１）のゲートに接続されている。従って、Ａ点がＶＤＤ（＝３Ｖ）であるとき、Ｎ型トランジスタ（Ｎｔｒ３）はＯＮ状態となる。 The point A is connected to the gate of the N-type transistor (Ntr1). Therefore, when the point A is VDD (= 3V), the N-type transistor (Ntr3) is turned on.
また、このとき、Ｂ点の電位は２ＶＤＤ−ＶＦ（＝５Ｖ）、Ｃ点の電位は２ＶＤＤ−２Ｆ（＝４Ｖ）であるから、Ｐ型トランジスタ（Ｐｔｒ３）はＯＦＦ状態となる。従って、Ａ点がＶＤＤ（＝３Ｖ）であるとき、Ｄ点はＶＳＳ（＝０Ｖ）となる。 At this time, the potential at the point B is 2VDD-VF (= 5V) and the potential at the point C is 2VDD-2F (= 4V), so that the P-type transistor (Ptr3) is turned off. Therefore, when the point A is VDD (= 3V), the point D is VSS (= 0V).
次に、Ａ点がＶＳＳ（＝０Ｖ）となったとき、Ｎ型トランジスタ（Ｎｔｒ１）はＯＦＦ状態となる。また、このとき、Ｂ点の電位はＶＤＤ−ＶＦ（＝２Ｖ）、Ｃ点の電位は２ＶＤＤ−２ＶＦ（＝４Ｖ）であるから、Ｐ型トランジスタ（Ｐｔｒ３）はＯＮ状態となる。従って、Ａ点がＶＳＳ（＝０Ｖ）であるとき、Ｄ点はＣ点と同電位の２ＶＤＤ−２Ｆ（＝４Ｖ）となる。 Next, when the point A becomes VSS (= 0 V), the N-type transistor (Ntr1) is turned off. At this time, since the potential at the point B is VDD-VF (= 2V) and the potential at the point C is 2VDD-2VF (= 4V), the P-type transistor (Ptr3) is turned on. Therefore, when the point A is VSS (= 0V), the point D becomes 2VDD-2F (= 4V) which is the same potential as the point C.
以上をまとめると
（ｉ）点Ａの電位がＶＤＤの時、点Ｄの電位はＶＳＳ
（ｉｉ）点Ａの電位がＶＳＳの時、点Ｄの電位は２ＶＤＤ−２ＶＦとなる。
In summary, (i) when the potential at point A is VDD, the potential at point D is VSS.
(Ii) When the potential at the point A is VSS, the potential at the point D is 2VDD-2VF.
以降、前述した図２で示すところの制御信号(1)として、このＤ点が供給されると考えればよいから、図２におけるＢ点の電位のＶＤＤを２ＶＤＤ−２ＶＦに置き換え、Ｅ点の電位として
（ｉ）Ｄ点の電位がＶＳＳのとき、ＶＦ−（２ＶＤＤ−２ＶＦ）
（ii）Ｄ点の電位が２ＶＤＤ−２ＶＦのとき、ＶＦ
を得る。このＥ点の電位がスイッチ２となるＰ型トランジスタ（Ｐｔｒ１）のゲートに入力される。
Thereafter, it can be considered that the point D is supplied as the control signal (1) shown in FIG. 2 described above. Therefore, the VDD at the point B in FIG. 2 is replaced with 2VDD-2VF, and the potential at the point E is changed. (I) When the potential at the point D is VSS, VF− (2VDD−2VF)
(Ii) When the potential at point D is 2VDD-2VF, VF
Get. The potential at point E is input to the gate of a P-type transistor (Ptr1) serving as the
次に、Ｐ型トランジスタ（Ｐｔｒ１）がスイッチ２として機能できる入力信号の入力範囲について考える。
Next, consider the input range of the input signal in which the P-type transistor (Ptr1) can function as the
Ｐ型トランジスタ（Ｐｔｒ１）はゲート電圧（点Ｅの電位）がＶＦ（＝１Ｖ）の時にＯＦＦ、３ＶＦ−２ＶＤＤ（＝−３Ｖ）のときにＯＮ状第となればよいから、
（ｉ）ＯＦＦ状態となるソース電位（入力信号電圧）＜ゲート電圧（ＶＦ）＋Ｖｔｈｓ
(ii)ＯＮ状態となるソース電位（入力信号電圧）＞ゲート電圧（３ＶＦ−２ＶＤＤ）＋Ｖｔｈｓ
より、
このＰ型トランジスタ（Ｐｔｒ１）は、３ＶＦ−２ＶＤＤ＋ＶｔｈｓからＶＦ＋Ｖｔｈｓの入力範囲の入力信号１０４に対し、ＯＮ／ＯＦＦの状態を取り得る、すなわちスイッチ２として機能できることになる。
The P-type transistor (Ptr1) is OFF when the gate voltage (potential at the point E) is VF (= 1V), and it is only required to be ON when the gate voltage is 3VF-2VDD (= -3V).
(I) Source potential (input signal voltage) in an OFF state <gate voltage (VF) + Vths
(ii) Source potential (input signal voltage) to be turned on> gate voltage (3VF-2VDD) + Vths
Than,
The P-type transistor (Ptr1) can take an ON / OFF state with respect to the
以上説明したように、本例に示す昇圧回路３０と信号変換回路２０とを用い、スイッチ２であるＰ型トランジスタ（Ｐｔｒ１）のゲートに入力される信号を
（ｉ）ＶＤＤ（制御信号３のＨｉｇｈレベル）から３ＶＦ−２ＶＤＤに、
（ｉｉ）ＶＳＳ（制御信号３のＬｏｗレベル）からＶＦへ
と変換することにより、ＶＤＤ＝３Ｖ、ダイオードの順方向電圧ＶＦ＝１Ｖ、スイッチ動作するＰ型トランジスタの閾値電圧Ｖｔｈｓ＝とした時、ＶＦ＋Ｖｔｈｓ（＝２Ｖ）からグランドレベル（＝０Ｖ）以下の３ＶＦ−２ＶＤＤ＋Ｖｔｈｓ（＝−２Ｖ）までの入力信号１０４を取り扱うことが可能なスイッチ２、すなわち負電圧入力回路を実現できる。
As described above, by using the
(Ii) By converting from VSS (Low level of the control signal 3) to VF, when VDD = 3V, the forward voltage VF = 1V of the diode, and the threshold voltage Vths = of the P-type transistor that performs the switching operation, VF + Vths The
[第４の実施の形態]
上記の実施の形態１〜３において、スイッチ２であるＰ型トランジスタ（Ｐｔｒ１）が、ＯＦＦするときにはそのバルクに高電圧（例えば３Ｖ）を印加し、ＯＮするときにはそのバルクに低電圧（例えば２Ｖ）を印加することにより、スイッチ２であるＰ型トランジスタ（Ｐｔｒ１）の閾値電圧（Ｖｔｈｓ）がＯＦＦするときには大きく、ＯＮするときには小さくなるような制御を行う回路として構成してもよい。このような制御により、取り扱える入力信号１０４の入力範囲を拡大することができる。
[Fourth embodiment]
In the first to third embodiments, when the P-type transistor (Ptr1) as the
[第５の実施の形態]
図８は、図７の変形例を示す。
[Fifth embodiment]
FIG. 8 shows a modification of FIG.
本例では、昇圧回路３０により、２ＶＤＤ−２ＶＦ（＝４Ｖ）またはＶｔｈｐ−（２ＶＤＤ−２Ｖｔｈｎ）（＝４Ｖ）を生成した後、この電圧で直接、レベルシフト回路４０として、例えばインバータ４１を動作させ、Ｅ点から出力された制御信号(4)を信号変換回路２０に供給するように構成する。
In this example, after 2VDD-2VF (= 4V) or Vthp- (2VDD-2Vthn) (= 4V) is generated by the
この回路構成の場合、ＶＳＳ（＝０Ｖ）とＶＤＤ（＝３Ｖ）を交互に繰り替えすインバ−タ回路では、ＶＳＳ（＝０Ｖ）と２ＶＤＤ−２ＶＦ（＝４Ｖ）で動作するインバータ４１を直接駆動することはできず、一旦ＶＳＳ（＝０Ｖ）と２ＶＤＤ−２ＶＦ（＝４Ｖ）で動作するレベルシフタ４２を介して、信号の“Ｈ”レベルの電位をＶＤＤ（＝３Ｖ）から２ＶＤＤ−２ＶＦ（＝４Ｖ）に、変換することが必要になる。
In the case of this circuit configuration, in an inverter circuit that alternately repeats VSS (= 0V) and VDD (= 3V), an inverter 41 that operates at VSS (= 0V) and 2VDD-2VF (= 4V) is directly driven. It is not possible, and the potential of the “H” level of the signal is changed from VDD (= 3V) to 2VDD−2VF (= 4V) through the
１ ＩＣ内のＳＣ回路
２ スイッチ（Ｐ型トランジスタＰｔｒ１）
１０ スイッチ制御装置
１１ レベル変換信号
１２ 制御信号（第１の制御信号(1)）
１３ 制御信号（第２の制御信号(2)）
１５ 制御信号（第３の制御信号(3)）
２０ 信号レベル変換装置（信号変換回路）
２１、３１、３３ ダイオード
２２、２７、３２、３５ キャパシタ
２５、３４ Ｐ型トランジスタ
２６ インバータ
３０ 昇圧回路（第１の信号レベル変換手段）
３６ Ｎ型トランジスタ
４０ レベルシフト回路
４１ インバータ
1 SC circuit in
10
13 Control signal (second control signal (2))
15 Control signal (3rd control signal (3))
20 Signal level conversion device (signal conversion circuit)
21, 31, 33
36 N-type transistor 40 Level shift circuit 41 Inverter
Claims (16)
前記制御信号のハイレベルをＶＤＤ、ローレベルをＶＳＳとし、
前記ハイレベルＶＤＤの制御信号を、前記ハイレベルＶＤＤより低い第２のハイレベルに変換し、かつ前記ローレベルＶＳＳの制御信号を、前記ローレベルＶＳＳより低い第２のローレベルに変換するか、
前記ハイレベルＶＤＤの制御信号を、前記ローレベルＶＳＳより低い第２のローレベルに変換し、かつ前記ローレベルＶＳＳの制御信号を、前記第２のローレベルより高く、前記ハイレベルＶＤＤより低い第２のハイレベルに変換するか、
の変換を行う信号レベル変換手段を具え、
前記信号レベル変換手段は、前記制御信号がその一端に入力される第１のキャパシタと、アノードが前記第１のキャパシタの他端に接続され、カソードが電位ＶＳＳに接続された第１のダイオードと、を有し、前記第１のダイオードのアノードから前記レベル変換信号が出力されることを特徴とする信号レベル変換装置。 A device that converts a signal level of an input control signal and outputs the converted level conversion signal to a control terminal of a transistor configured as a switch,
The high level of the control signal is VDD, the low level is VSS,
Converting the control signal of the high level VDD to a second high level lower than the high level VDD and converting the control signal of the low level VSS to a second low level lower than the low level VSS;
The control signal of the high level VDD is converted into a second low level lower than the low level VSS, and the control signal of the low level VSS is higher than the second low level and lower than the high level VDD. Or convert it to a high level of 2,
Including signal level conversion means for converting
The signal level conversion means includes: a first capacitor to which the control signal is input at one end; a first diode having an anode connected to the other end of the first capacitor and a cathode connected to the potential VSS; , And the level conversion signal is output from the anode of the first diode .
前記レベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときは、ＶＦへ、前記制御信号がローレベルＶＳＳのときは、ＶＦ−ＶＤＤへそれぞれ変換されることを特徴とする請求項１記載の信号レベル変換装置。 When the forward voltage of the first diode is VF,
Signal level of the level conversion signal, when the control signal is at a high level VDD, the VF, when the control signal is at the low level VSS, claim 1, characterized in that it is transformed respectively into VF-VDD The signal level conversion device described.
前記制御信号が入力されることによって前記レベル変換信号を出力する請求項１記載の信号レベル変換装置と、
前記信号レベル変換装置から出力される前記レベル変換信号が入力され、トランジスタからなるスイッチとを具え、
前記スイッチとなるトランジスタの閾値をＶｔｈｓとしたとき、
前記スイッチに入力される入力信号の信号レベル範囲が、ＶＦ−ＶＤＤ＋ＶｔｈｓからＶＦ＋Ｖｔｈｓの信号レベルの範囲で、前記制御信号がハイレベルＶＤＤのときは前記スイッチがＯＦＦ状態となり、かつ、前記制御信号がローレベルＶＳＳのときは前記スイッチがＯＮ状態となることを特徴とするスイッチ制御装置。 A switch control device that controls the operation of a switch based on a control signal,
And the signal level converter according to claim 1 for outputting the level-converted signal by the control signal is input,
The level conversion signal output from the signal level conversion device is input, comprising a switch composed of a transistor,
When the threshold value of the transistor serving as the switch is Vths,
When the signal level range of the input signal input to the switch is in the signal level range from VF−VDD + Vths to VF + Vths, and the control signal is at the high level VDD, the switch is turned off and the control signal is low. The switch control device, wherein the switch is turned on when the level is VSS.
前記レベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときはＶｔｈへ、かつ、前記制御信号がローレベルＶＳＳのときはＶｔｈ−ＶＤＤへとそれぞれ変換されることを特徴とする請求項１記載の信号レベル変換装置。 The first diode includes a diode-connected transistor, and a threshold of the diode-connected transistor is Vth.
The signal level of the level conversion signal is converted to Vth when the control signal is high level VDD, and to Vth-VDD when the control signal is low level VSS. 1. The signal level conversion apparatus according to 1.
前記制御信号が入力されることによって前記レベル変換信号を出力する請求項４記載の信号レベル変換装置と、
前記信号レベル変換装置から出力される前記レベル変換信号が入力され、トランジスタからなるスイッチとを具え、
前記スイッチとなるトランジスタの閾値をＶｔｈｓとしたとき、
前記スイッチに入力される入力信号の信号レベル範囲が、Ｖｔｈ−ＶＤＤ＋ＶｔｈｓからＶｔｈ＋Ｖｔｈｓの信号レベルの範囲で、前記制御信号がハイレベルＶＤＤのときは前記スイッチがＯＦＦ状態となり、かつ、前記制御信号がローレベルＶＳＳのときは前記スイッチがＯＮ状態となることを特徴とするスイッチ制御装置。 A switch control device that controls the operation of a switch based on a control signal,
The signal level conversion device according to claim 4 , wherein the level conversion signal is output by receiving the control signal;
The level conversion signal output from the signal level conversion device is input, comprising a switch composed of a transistor,
When the threshold value of the transistor serving as the switch is Vths,
When the signal level range of the input signal input to the switch is in the range of Vth−VDD + Vths to Vth + Vths, and the control signal is at the high level VDD, the switch is in the OFF state and the control signal is low. The switch control device, wherein the switch is turned on when the level is VSS.
前記制御信号のハイレベルをＶＤＤ、ローレベルをＶＳＳとし、
前記ハイレベルＶＤＤの制御信号を、前記ハイレベルＶＤＤより低い第２のハイレベルに変換し、かつ前記ローレベルＶＳＳの制御信号を、前記ローレベルＶＳＳより低い第２のローレベルに変換するか、
前記ハイレベルＶＤＤの制御信号を、前記ローレベルＶＳＳより低い第２のローレベルに変換し、かつ前記ローレベルＶＳＳの制御信号を、前記第２のローレベルより高く、前記ハイレベルＶＤＤより低い第２のハイレベルに変換するか、
の変換を行う信号レベル変換手段を具え、
前記信号レベル変換手段は、
前記制御信号がその一端に入力される第１のキャパシタと、
アノードが前記第１のキャパシタの他端に接続され、カソードが電位ＶＳＳに接続された第１のダイオードと、
前記制御信号の反転信号がその一端に入力される第２のキャパシタと、
前記第２のキャパシタの他端と前記ＶＳＳとの間に接続され、制御入力端が前記第１のダイオードのアノードと接続された第２のトランジスタと、
を有し、前記第２のキャパシタの他端から前記レベル変換信号が出力され、
前記第１のダイオードの順方向電圧をＶＦとしたとき、
前記レベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときは、−ＶＤＤへ、前記制御信号がローレベルのときは、ＶＳＳへそれぞれ変換されることを特徴とする信号レベル変換装置。 A device that converts a signal level of an input control signal and outputs the converted level conversion signal to a control terminal of a transistor configured as a switch,
The high level of the control signal is VDD, the low level is VSS,
Converting the control signal of the high level VDD to a second high level lower than the high level VDD and converting the control signal of the low level VSS to a second low level lower than the low level VSS;
The control signal of the high level VDD is converted into a second low level lower than the low level VSS, and the control signal of the low level VSS is higher than the second low level and lower than the high level VDD. Or convert it to a high level of 2,
Including signal level conversion means for converting
The signal level converting means includes
A first capacitor to which the control signal is input at one end;
A first diode having an anode connected to the other end of the first capacitor and a cathode connected to the potential VSS;
A second capacitor that receives an inverted signal of the control signal at one end thereof;
A second transistor connected between the other end of the second capacitor and the VSS and having a control input connected to the anode of the first diode;
The level conversion signal is output from the other end of the second capacitor,
When the forward voltage of the first diode is VF,
The signal level conversion device is characterized in that the signal level of the level conversion signal is converted to -VDD when the control signal is high level VDD, and to VSS when the control signal is low level .
前記制御信号が入力されることによって前記レベル変換信号を出力する請求項６記載の信号レベル変換装置と、
前記信号レベル変換装置から出力される前記レベル変換信号が入力され、トランジスタからなるスイッチとを具え、
前記スイッチとなるトランジスタの閾値をＶｔｈｓとしたとき、
前記スイッチに入力される入力信号の信号レベル範囲が、−ＶＤＤ＋ＶｔｈｓからＶＳＳ＋Ｖｔｈｓの信号レベルの範囲で、前記制御信号がハイレベルＶＤＤのときは前記スイッチがＯＮ状態となり、かつ、前記制御信号がローレベルＶＳＳのときは前記スイッチがＯＦＦ状態となることを特徴とするスイッチ制御装置。 A switch control device that controls the operation of a switch based on a control signal,
The signal level conversion device according to claim 6 , wherein the level conversion signal is output by receiving the control signal.
The level conversion signal output from the signal level conversion device is input, comprising a switch composed of a transistor,
When the threshold value of the transistor serving as the switch is Vths,
When the signal level range of the input signal input to the switch is in the range of the signal level from −VDD + Vths to VSS + Vths, and the control signal is at the high level VDD, the switch is turned on, and the control signal is at the low level. A switch control device, wherein the switch is in an OFF state in the case of VSS.
前記制御信号のハイレベルをＶＤＤ、ローレベルをＶＳＳとし、
前記ハイレベルＶＤＤの制御信号を、前記ハイレベルＶＤＤより低い第２のハイレベルに変換し、かつ前記ローレベルＶＳＳの制御信号を、前記ローレベルＶＳＳより低い第２のローレベルに変換するか、
前記ハイレベルＶＤＤの制御信号を、前記ローレベルＶＳＳより低い第２のローレベルに変換し、かつ前記ローレベルＶＳＳの制御信号を、前記第２のローレベルより高く、前記ハイレベルＶＤＤより低い第２のハイレベルに変換するか、
の変換を行う信号レベル変換手段を具え、
前記信号レベル変換手段は、前記制御信号が入力される第１の信号レベル変換手段と、前記第１の信号レベル変換手段が出力する第１のレベル変換信号が入力される第２の信号レベル変換手段と、からなり、
前記第１の信号レベル変換手段は、
アノードがＶＤＤに接続された第１のダイオードと、
一端が前記第１のダイオードのカソードと接統され、他端には前記制御信号が入力される第１のキャパシタと、
アノードが前記第１のダイオードのカソードと接続された第２のダイオードと、
一端が前記第２のダイオードのカソードと接続され、他端がＶＳＳに接続された第２のキャパシタと、
前記第２のダイオードのカソードと第１の出力部との間に接続され、制御用入力端が前記第１のダイオードのカソードと接続された第２のトランジスタと、
前記第１の出力部とＶＳＳの間に接続され、制御用入力端には前記制御信号が入力された第３のトランジスタとを有し、
前記第１の出力部から前記第１のレベル変換信号を前記第２の信号レベル変換手段へ入力し、
前記第２の信号レベル変換手段は、
前記第１のレベル変換信号がその一端に入力される第３のキャパシタと、
アノードが前記第３のキャパシタに接続され、カソードが前記ＶＳＳに接統された第３のダイオードとを有し、
前記第３のダイオードのアノードから前記第２のレベル変換信号を、前記スイッチのトランジスタに対して出力されることを特徴とする信号レベル変換装置。 A device that converts a signal level of an input control signal and outputs the converted level conversion signal to a control terminal of a transistor configured as a switch,
The high level of the control signal is VDD, the low level is VSS,
Converting the control signal of the high level VDD to a second high level lower than the high level VDD and converting the control signal of the low level VSS to a second low level lower than the low level VSS;
The control signal of the high level VDD is converted into a second low level lower than the low level VSS, and the control signal of the low level VSS is higher than the second low level and lower than the high level VDD. Or convert it to a high level of 2,
Including signal level conversion means for converting
The signal level conversion means includes a first signal level conversion means to which the control signal is input, and a second signal level conversion to which the first level conversion signal output from the first signal level conversion means is input. Means, and
The first signal level conversion means includes
A first diode having an anode connected to VDD;
A first capacitor having one end connected to the cathode of the first diode and the other end receiving the control signal;
A second diode having an anode connected to the cathode of the first diode;
A second capacitor having one end connected to the cathode of the second diode and the other end connected to VSS;
A second transistor connected between the cathode of the second diode and a first output, and having a control input connected to the cathode of the first diode;
A third transistor connected between the first output section and VSS and having the control signal input to a control input terminal;
Inputting the first level conversion signal from the first output section to the second signal level conversion means;
The second signal level converting means includes
A third capacitor to which the first level conversion signal is input at one end thereof;
A third diode having an anode connected to the third capacitor and a cathode connected to the VSS;
The signal level conversion device, wherein the second level conversion signal is output from the anode of the third diode to the transistor of the switch .
前記第１のレベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときは、ＶＳＳへ、かつ前記制御信号がローレベルのときは、２ＶＤＤ−２ＶＦへそれぞれ変換され、
前記第２のレベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときは、３ＶＦ−２ＶＤＤへ、かつ前記制御信号がローレベルのときは、ＶＦへそれぞれ変換されることを特徴とする請求項８記載の信号レベル変換装置。 When the forward voltage of the first, second and third diodes is VF,
The signal level of the first level conversion signal is converted to VSS when the control signal is high level VDD and to 2VDD-2VF when the control signal is low level,
The signal level of the second level conversion signal is converted to 3VF-2VDD when the control signal is high level VDD, and converted to VF when the control signal is low level. The signal level conversion apparatus according to claim 8 .
前記制御信号が入力されることによって前記レベル変換信号を出力する請求項８記載の信号レベル変換装置と、
前記信号レベル変換装置から出力される前記レベル変換信号が入力され、トランジスタからなるスイッチとを具え、
前記スイッチとなるトランジスタの閾値をＶｔｈｓとしたとき、
前記スイッチに入力される入力信号の信号レベル範囲が、３ＶＦ−２ＶＤＤ＋ＶｔｈｓからＶＦ＋Ｖｔｈｓの信号レベルの範囲で、前記制御信号がハイレベルＶＤＤのときは前記スイッチがＯＮ状態となり、かつ、前記制御信号がローレベルＶＳＳのときは前記スイッチがＯＦＦ状態となることを特徴とするスイッチ制御装置。 A switch control device that controls the operation of a switch based on a control signal,
The signal level conversion device according to claim 8 , wherein the level conversion signal is output when the control signal is input;
The level conversion signal output from the signal level conversion device is input, comprising a switch composed of a transistor,
When the threshold value of the transistor serving as the switch is Vths,
When the signal level range of the input signal input to the switch is in the range of 3VF-2VDD + Vths to VF + Vths and the control signal is high level VDD, the switch is in the ON state and the control signal is low. The switch control device characterized in that the switch is in an OFF state at the level VSS.
前記第１のレベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときは、ＶＳＳへ、かつ前記制御信号がローレベルＶＳＳのときは、２ＶＤＤ−２Ｖｔｈへそれぞれ変換され、
前記第２のレベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときは、３Ｖｔｈ−２ＶＤＤへ、かつ前記制御信号がローレベルのときは、Ｖｔｈへそれぞれ変換されることを特徴とする請求項８記載の信号レベル変換装置。 The first, second, and third diodes are diode-connected transistors, and the thresholds of the diode-connected transistors are Vth, respectively.
The signal level of the first level conversion signal is converted to VSS when the control signal is high level VDD, and is converted to 2VDD-2Vth when the control signal is low level VSS,
The signal level of the second level conversion signal is converted to 3Vth-2VDD when the control signal is high level VDD, and to Vth when the control signal is low level. The signal level conversion apparatus according to claim 8 .
前記制御信号が入力されることによって前記レベル変換信号を出力する請求項１１記載の信号レベル変換装置と、
前記信号レベル変換装置から出力される前記レベル変換信号が入力され、トランジスタからなるスイッチとを具え、
前記スイッチとなるトランジスタの閾値をＶｔｈｓとしたとき、
前記スイッチに入力される入力信号の信号レベル範囲が、３Ｖｔｈ−２ＶＤＤ＋ＶｔｈｓからＶｔｈ＋Ｖｔｈｓの信号レベルの範囲で、前記制御信号がハイレベルＶＤＤのときは前記スイッチがＯＮ状態となり、かつ、前記制御信号がローレベルＶＳＳのときは前記スイッチがＯＦＦ状態となることを特徴とするスイッチ制御装置。 A switch control device that controls the operation of a switch based on a control signal,
The signal level conversion device according to claim 11 , wherein the level conversion signal is output by receiving the control signal.
The level conversion signal output from the signal level conversion device is input, comprising a switch composed of a transistor,
When the threshold value of the transistor serving as the switch is Vths,
When the signal level range of the input signal input to the switch is in the range of 3Vth−2VDD + Vths to Vth + Vths and the control signal is high level VDD, the switch is in the ON state and the control signal is low. The switch control device characterized in that the switch is in an OFF state at the level VSS.
前記トランジスタの閾値をそれぞれＶｔｈｎ、Ｖｔｈｐとすると、
前記第１のレベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときは、ＶＳＳへ、かつ前記制御信号がローレベルのときは、２ＶＤＤ−２Ｖｔｈｎへそれぞれ変換され、
前記第２のレベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときは、−２（ＶＤＤ−Ｖｔｈｎ）＋Ｖｔｈｐへ、かつ前記制御信号がローレベルのときは、Ｖｔｈｐへそれぞれ変換されることを特徴とする請求項１１記載の信号レベル変換装置。 The transistors constituting the first and second diodes are N-type transistors, the transistors constituting the third diode are P-type transistors,
When the threshold values of the transistors are Vthn and Vthp, respectively,
The signal level of the first level conversion signal is converted to VSS when the control signal is high level VDD and to 2VDD-2Vthn when the control signal is low level,
The signal level of the second level conversion signal is converted to -2 (VDD-Vthn) + Vthp when the control signal is high level VDD, and to Vthp when the control signal is low level. The signal level conversion apparatus according to claim 11 .
前記制御信号が入力されることによって前記レベル変換信号を出力する請求項１３記載の信号レベル変換装置と、
前記信号レベル変換装置から出力される前記レベル変換信号が入力され、トランジスタからなるスイッチとを具え、
前記スイッチとなるトランジスタの閾値をＶｔｈｓとしたとき、
前記スイッチに入力される入力信号の信号レベル範囲が、２Ｖｔｈｎ−２ＶＤＤ＋Ｖｔｈｐ＋ＶｔｈｓからＶｔｈｐ＋Ｖｔｈｓの信号レベルの範囲で、前記制御信号がハイレベルＶＤＤのときは前記スイッチがＯＮ状態となり、かつ、前記制御信号がローレベルＶＳＳのときは前記スイッチがＯＦＦ状態となることを特徴とするスイッチ制御装置。 A switch control device that controls the operation of a switch based on a control signal,
The signal level conversion device according to claim 13 , wherein the level conversion signal is output when the control signal is input;
The level conversion signal output from the signal level conversion device is input, comprising a switch composed of a transistor,
When the threshold value of the transistor serving as the switch is Vths,
When the signal level range of the input signal input to the switch is in the range of 2Vthn−2VDD + Vthp + Vths to Vthp + Vths and the control signal is at the high level VDD, the switch is in the ON state and the control signal is at the low level. The switch control device characterized in that the switch is in an OFF state at the level VSS.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004028504A JP4343725B2 (en) | 2004-02-04 | 2004-02-04 | Signal level conversion device and switch control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004028504A JP4343725B2 (en) | 2004-02-04 | 2004-02-04 | Signal level conversion device and switch control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005223539A JP2005223539A (en) | 2005-08-18 |
| JP4343725B2 true JP4343725B2 (en) | 2009-10-14 |
Family
ID=34998848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004028504A Expired - Fee Related JP4343725B2 (en) | 2004-02-04 | 2004-02-04 | Signal level conversion device and switch control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4343725B2 (en) |
-
2004
- 2004-02-04 JP JP2004028504A patent/JP4343725B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005223539A (en) | 2005-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106655757B (en) | Capacitive charge pump | |
| JP2009131062A (en) | Step-down switching regulator | |
| CN111342541B (en) | Power supply switching circuit | |
| CN107342685B (en) | DCDC converter | |
| CN109379071B (en) | Analog switch circuit | |
| US10200041B2 (en) | Analog multiplexer | |
| JP2011259192A (en) | Multivibrator circuit and voltage conversion circuit | |
| US6842063B2 (en) | Analog switch circuit | |
| CN113875155A (en) | Comparator circuit and semiconductor device | |
| US10972102B2 (en) | Interface circuit | |
| JP2007201595A (en) | Drive device | |
| US9407158B2 (en) | Floating bias generator | |
| US20180205378A1 (en) | Level shift circuit | |
| US6717456B2 (en) | Level conversion circuit | |
| US20090309650A1 (en) | Booster circuit | |
| JP4343725B2 (en) | Signal level conversion device and switch control device | |
| CN108199708B (en) | Gate drive circuit, method and device | |
| US8963583B2 (en) | Voltage level converter and RF switching driver apparatus using the same | |
| CN113014246B (en) | Voltage level shifter and electronic device | |
| CN107317578B (en) | Voltage level shift circuit | |
| US10734995B1 (en) | Output circuit | |
| CN112994679A (en) | Drive circuit and control chip | |
| CN110612661B (en) | Power supply circuit and power supply device | |
| US9473018B2 (en) | High efficiency voltage level multiplier | |
| KR100770445B1 (en) | Current mode logic - complimentary metal oxide semiconductor converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061228 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090417 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090703 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090709 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4343725 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |