JP4343088B2

JP4343088B2 - 通信制御装置

Info

Publication number: JP4343088B2
Application number: JP2004333477A
Authority: JP
Inventors: 智土井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2004-11-17
Filing date: 2004-11-17
Publication date: 2009-10-14
Anticipated expiration: 2024-11-17
Also published as: JP2006148348A

Description

この発明は通信ラインを介し制御手段が複数の被制御回路を制御する装置の構成の合理化および動作性能の向上を図った通信制御装置に関するものである。

通信ラインを介し制御手段が複数の被制御回路を制御する従来の通信制御装置として例えば以下のものがある。
従来例その１として、複数の表示器と、これらの表示器ごとに用意され、少なくともこれら表示器の数だけの段数を有するシフトレジスタと、これらのシフトレジスタに対応して１つずつ配置され、それぞれのシフトレジスタの並列出力をラッチするレジスタと、これらのレジスタの保持する並列出力のうち、自己の表示器に割り当てられた１つをそれぞれ選択して点灯または消灯を指示する信号として自己の表示器に供給するセレクタと、同一時点における各表示器の点灯または消灯を制御するための信号を予め定めた順で１つずつ配置したビットシリアルな信号を各シフトレジスタに対し共通して供給する表示制御用信号供給手段とを備え、多数の表示器の点灯を制御する場合において、共通の信号線を分岐することにより、これらの表示器に対する配線を単純化したものがある（例えば、特許文献１参照）。

また、従来例その２として、複数の発光素子を有し、１種類以上の発光色を発光する画素をマトリックス状に配置した第１の表示部と、発光色に対応する表示データを順次転送し格納する第１のデータ格納手段と、表示データにより各発光素子を点灯制御させる第１の制御部とを有する第１のＬＥＤユニット、および第１のＬＥＤユニットより発光色の種類が少ない第２の表示部、データ格納手段、制御部を有する第２のＬＥＤユニットとを有し、両ユニットのデータ格納手段に表示データを共通して転送するデータバスを電気的に接続したＬＥＤ表示装置であって、第２のＬＥＤユニットは第１のデータ格納手段に対応して設けた第３のデータ格納手段を有し、種類の異なるＬＥＤ表示ユニット間の接続を容易にし、各種ユニットの任意な配置が可能で、多種多様な表示が可能な表示装置を得るようにしたものがある（例えば、特許文献２参照）。

特開平４−３６６９９２号公報特開２００１−１５４６３５号公報

従来の通信制御装置は以上のように構成され、従来例その１の場合、各表示器に対する点灯指示の信号を共通化した信号線で順次供給するようにしているので、各表示器の側では自己の表示器に割り当てられた信号を選択して取り出す処理を要し、構成が複雑という問題があった。
また、各表示器に対する点灯指示の信号は共通化した信号線で順次供給するので、全ての表示器に対する点灯指示の信号の供給に時間を要し、通信データの遅延に伴う表示のチラツキといった表示品位を悪化させる動作性能上の問題があった。
また、従来例その２においても各表示部に対する点灯指示の表示デ−タを共通化した信号線で順次供給（転送）するようにしているので、上記従来例その１と同様の問題があった。

この発明は上記のような課題を解決するためになされたもので、構成を合理化するとともに、動作性能を向上した通信制御装置を得ることを目的とする。

この発明に係る通信制御装置は、複数の被制御回路と、シリアル通信許可信号およびシリアルクロック信号とを発生する一方、シリアル制御データ信号を前記被制御回路ごとに発生し、これら発生信号で前記複数の被制御回路の各々を制御する制御部と、前記シリアル通信許可信号を前記複数の被制御回路の各々へ共通伝送する共用のシリアル通信許可ラインと、前記シリアルクロック信号を前記複数の被制御回路の各々へ共通伝送する共用のシリアルクロックラインと、前記シリアル制御データ信号を前記複数の被制御回路の各々へ個別且つ同時に伝送する個別のシリアル制御データ出力ラインとを備えたものである。

この発明によれば、シリアル通信許可信号およびシリアルクロック信号を複数の被制御回路の各々に対し共用のシリアル通信許可ラインおよび共用のシリアルクロックラインによりそれぞれ共通伝送する一方、シリアル制御データ信号を複数の被制御回路の各々に対し個別のシリアル制御データ出力ラインそれぞれにより個別且つ同時に伝送するように構成したので、シリアル通信許可ラインおよびシリアルクロックラインそれぞれの共用化により制御部と被制御回路との間の接続ライン数を低減でき、これにより、制御部の出力端子数の削減、通信ライン上に必要な電子部品の削減、配線面積の縮小および輻射ノイズの低減といった配線上のメリットを得ることができ、構成を合理化することができる。
また、シリアル制御データ信号を複数の被制御回路の各々へ個別且つ同時に伝送することにより、全ての被制御回路に対するシリアル通信時間を短縮できるとともに、同タイミングで複数の被制御回路に対する制御を変化させることができ、通信制御装置としての動作性能を向上することができる。

以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による通信制御装置の構成を示すブロック図であり、例えば音響装置等における液晶表示器（ＬＣＤ）の表示制御を対象としたものである。
図１において、この通信制御装置は、液晶表示器（以下、「ＬＣＤ」とする）１、第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎ、制御部３、および通信ラインとしてのシリアル通信許可ライン４ａ，シリアルクロックライン４ｂ，シリアル制御データ出力ライン４ｃ１乃至４ｃｎとで構成される。

上記構成において、ＬＣＤ１は例えば複数の表示セグメントを有し、文字または画像等を表示する。
第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎは通信データ量が同一のＬＣＤ表示ドライバがｎ個からなることを意味し、それぞれＬＣＤ１の予め設定した表示範囲について表示セグメントの点灯または消灯等の表示駆動をする。例えば、第１のＬＣＤ表示ドライバ２ａはＬＣＤ１の最上部範囲を表示駆動し、第ｎのＬＣＤ表示ドライバ２ｎはＬＣＤ１の最下部範囲を表示駆動し、中央部範囲をその他の複数のＬＣＤ表示ドライバで分担し表示駆動する。これら第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎはそれぞれが被制御回路であり、通信データ量が互いに同一の複数（ｎ個）の被制御回路となっている。

制御部３は複数の被制御回路を形成する第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎを制御してＬＣＤ１の表示を制御するものであり、シリアル通信の許可を設定するシリアル形式の通信許可信号ＥＮ（以下、「シリアル通信許可信号ＥＮ」とする）およびクロック同期方式の同期基準となるシリアル形式のクロック信号ＣＬ（以下、「シリアルクロック信号ＣＬ」とする）とを共用信号として発生し、これら発生した信号を被制御回路である第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎの各々に対し共用のシリアル通信許可ライン４ａおよび共用のシリアルクロックライン４ｂにより共通伝送する一方、各ＬＣＤ表示ドライバを制御するデータであるシリアル形式の制御データ信号ＤＯ１乃至ＤＯｎ（以下、「シリアル制御データ信号ＤＯ１乃至ＤＯｎ」とする）を前記シリアルクロック信号ＣＬに同期して発生し、この発生した信号を第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎの各々に対し個別のシリアル制御データ出力ライン４ｃ１乃至４ｃｎにより個別且つ同時（並列）に伝送する。
この制御部３は例えばマイクロコンピュータ（以下、「マイコン」とする）で構成する。

上記のように、シリアル通信許可信号ＥＮおよびシリアルクロック信号ＣＬはそれぞれ共用のシリアル通信許可ライン４ａおよびシリアルクロックライン４ｂにより共通伝送するので、この通信ラインの共用化により制御部３と被制御回路である第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎとの間の接続ライン数を少なくできるとともに、制御部３の出力端子数の削減、通信ライン上に必要な電子部品の削減、配線面積の縮小および輻射ノイズの低減といった配線上のメリットが得られる。
また、シリアル制御データ信号ＤＯ１乃至ＤＯｎについては個別のシリアル制御データ出力ライン４ｃ１乃至４ｃｎにより個別に伝送するので、第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎからなる複数の被制御回路各々に対し同時にデータ信号を伝送でき、これにより全ての被制御回路に対するシリアル通信時間が短縮され、表示変化時のＬＣＤ１の表示チラツキ等の発生を抑制するとともに、同タイミングで複数の被制御回路に対する制御を変化させることができる。

次に、図１の構成において制御部３が第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎに対し制御を行う際の通信フォーマットについて図２で説明する。
図２は図１の構成における通信フォーマットの説明図である。
図２において、シリアル通信許可信号ＥＮはハイレベル信号（以下、「Ｈ」とする）の設定で通信許可となり、ローレベル信号（以下、「Ｌ」とする）の設定で通信終了となる。
従って、制御部３はこのシリアル通信許可信号ＥＮを通信開始時に「Ｈ」に設定し、データの送信を終了したときには「Ｌ」に設定し通信を終了する。
また、被制御回路である第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎそれぞれは上記シリアル通信許可信号ＥＮが「Ｈ」の時のみシリアル通信可能となり、下記シリアルデータ信号ＤＯ１乃至ＤＯｎの受信が可能となる。

第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎそれぞれを制御するデータであるシリアル制御データ信号ＤＯ１乃至ＤＯｎは所定ビット数からなる２値のディジタル信号であり、シリアルクロック信号ＣＬに各ビットを同期させるクロック同期方式のシリアル通信によりデータ伝送される。このデータ信号は前記シリアル通信許可信号ＥＮが「Ｈ」に設定されているときに第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎそれぞれで受信され、シリアル通信許可信号ＥＮが「Ｌ」の設定でデータ伝送は終了する。また、このシリアル通信許可信号ＥＮが「Ｈ」に設定されているとき、シリアルクロック信号ＣＬに同期したシリアル制御データ信号ＤＯ１乃至ＤＯｎの各ビットの信号は並列に同タイミングで伝送される。

次に、図１の構成の動作について図３で説明する。
図３は制御部３による第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎに対するシリアル制御データ信号ＤＯ１乃至ＤＯｎの送信制御の処理を示すフローチャートである。
図３において、ステップＳＴ１では、制御部３は内蔵のシリアル通信用バッファ（図示せず）に通信データとしてのシリアル制御データ信号ＤＯ１乃至ＤＯｎを格納する。
ステップＳＴ２では、制御部３はシリアル通信許可信号ＥＮを「Ｈ」に設定し、共用のシリアル通信許可ライン４ａにより第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎ各々に対し共通伝送（出力）する。これにより、制御部３と第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎとの間の通信許可が設定される。

ステップＳＴ３では、制御部３は第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎに対し、シリアル制御データ信号ＤＯ１乃至ＤＯｎについて全データの送信を完了したかにつき判断し、全データの送信を完了していない場合（ステップＳＴ３−Ｎｏ）、ステップＳＴ４−１乃至ステップＳＴ４−ｎへ進む。
ステップＳＴ４−１乃至ステップＳＴ４−ｎでは、制御部３はシリアル制御データ信号ＤＯ１のｉビット目のシリアル制御データを出力し、以降、シリアル制御データ信号ＤＯ２乃至ＤＯｎそれぞれのｉビット目のシリアル制御データを出力する。これらｉビット目のシリアル制御データは個別のシリアル制御データ出力ライン４ｃ１乃至４ｃｎにより第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎ各々に対し個別且つ同時に伝送する。ここで、シリアル制御データ信号ＤＯ１乃至ＤＯｎそれぞれのデータビット数をｍとした場合、前記「ｉ」は１，２、３……ｍであり、制御部３は最初にシリアル制御データ信号ＤＯ１乃至ＤＯｎそれぞれの１ビット目（ｉ＝１）のシリアル制御データを第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎ各々に対し個別且つ同時に出力する。この制御データ出力後、ステップＳＴ５へ進む。

ステップＳＴ５では、制御部３はシリアル制御データ信号ＤＯ１乃至ＤＯｎと同期したｉビット目のシリアルクロック信号ＣＬを出力し、共用のシリアルクロックライン４ｂにより第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎ各々に対し共通伝送する。
ここで、「ｉ」は上記の通りであり、制御部３は最初にシリアル制御データ信号ＤＯ１乃至ＤＯｎに同期した１ビット目（ｉ＝１）のシリアルクロック信号ＣＬを第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎ各々に対し共通出力する。この出力後、ステップＳＴ３へ戻る。
この状態のステップＳＴ３では、制御部３は第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎに対し全データの送信を完了していないと判断し、ステップＳＴ４−１乃至ステップＳＴ４−ｎへ進む。

以降、ステップＳＴ４−１乃至ステップＳＴ４−ｎにおいて、制御部３はシリアル制御データ信号ＤＯ１乃至ＤＯｎそれぞれの２ビット目（ｉ＝２）のシリアル制御データを第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎ各々に対し出力し、この出力後、ステップＳＴ５において、制御部３はシリアル制御データ信号ＤＯ１乃至ＤＯｎに同期した２ビット目（ｉ＝２）のシリアルクロック信号ＣＬを第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎ各々に対し出力し、この出力後、再びステップＳＴ３を経てステップＳＴ４−１乃至ステップＳＴ４−ｎ、およびステップＳＴ５の処理に戻り、シリアルデータ信号ＤＯ１乃至ＤＯｎそれぞれの３ビット目（ｉ＝３）からｍビット目（ｉ＝ｍ）までのシリアル制御データおよびこのシリアル制御データに同期した３ビット目からｍビット目までのシリアルクロック信号ＣＬを出力するように処理を繰り返し、ステップＳＴ３において制御部３がシリアル制御データ信号ＤＯ１乃至ＤＯｎについて全データの送信を完了したと判断した場合（ステップＳＴ３−Ｙｅｓ）には、ステップＳＴ６へ進む。
ステップＳＴ６では、制御部３はシリアル通信許可信号ＥＮを「Ｌ」に設定して出力し、この制御部３と第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎとの間の通信を終了させ、シリアル制御データ信号ＤＯ１乃至ＤＯｎの送信制御の処理を終了する。

以上説明の図１の構成はＬＣＤ１を表示駆動する同一種類の第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎを被制御回路としたものであるが、これら被制御回路は互いに同一種類に限るものではなく、通信データ量と図２で説明した通信フォーマットが同一であれば同期通信が可能であるので異なる種類の被制御回路であってもよい。

以上のように、この実施の形態１によれば、制御部３で発生したシリアル通信許可信号ＥＮおよびシリアルクロック信号ＣＬとを複数の被制御回路である第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎの各々に対し共用のシリアル通信許可ライン４ａおよび共用のシリアルクロックライン４ｂによりそれぞれ共通伝送する一方、シリアル制御データ信号ＤＯ１乃至ＤＯｎを第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎの各々に対し個別のシリアル制御データ出力ライン４ｃ１乃至４ｃｎそれぞれにより個別且つ同時（並列）に伝送するように構成したので、シリアル通信許可ライン４ａおよびシリアルクロックライン４ｂそれぞれの共用化により制御部３と被制御回路である第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎとの間の接続ライン数を低減でき、これにより、制御部３の出力端子数の削減、通信ライン上に必要な電子部品の削減、配線面積の縮小および輻射ノイズの低減といった配線上のメリットを得ることができ、通信制御装置としての構成を合理化することができる。

また、シリアル制御データ信号ＤＯ１乃至ＤＯｎを第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎの各々へ個別且つ同時に伝送することにより、全てのＬＣＤ表示ドライバ２ａ乃至２ｎに対するシリアル通信時間を短縮でき、表示変化時のＬＣＤ１の表示チラツキ等の発生を抑制するとともに、同タイミングで複数のＬＣＤ表示ドライバに対する制御を変化させることができ、通信制御装置としての動作性能を向上することができる。

実施の形態２．
図４はこの発明の実施の形態２による通信制御装置の構成を示すブロック図であり、多数のアンプ（増幅器）を備えた音響装置であって、これら多数のアンプに対する音量や音質等の各種制御を対象としたものである。
図４において、この通信制御装置は、第１のアンプ１１ａ乃至第ｎのアンプ１１ｎ、第１の電子ボリューム１２ａ乃至第ｎの電子ボリューム１２ｎ、制御部１３、および通信ラインとしてのシリアル通信許可ライン１４ａ，シリアルクロックライン１４ｂ，シリアル制御データ出力ライン１４ｃ１乃至４ｃｎとで構成される。

上記構成において、第１のアンプ１１ａ乃至第ｎのアンプ１１ｎは、例えば音響効果が得られるように配置した多数のスピーカ（図示せず）それぞれを駆動するためのもの、または再生周波数帯域を高域用から低域用へ複数段階に割り当てたものである。
第１の電子ボリューム１２ａ乃至第ｎの電子ボリューム１２ｎは第１のアンプ１１ａ乃至第ｎのアンプ１１ｎそれぞれに対応して設けたものであり、各電子ボリュームに入力された複数の音声信号の中から対応するアンプに出力する音声信号を選択するとともに、選択した音声信号について音量、音質または音場等を制御する。これら第１の電子ボリューム１２ａ乃至第ｎの電子ボリューム１２ｎはそれぞれが被制御回路であり、通信データ量が互いに同一の複数（ｎ個）の被制御回路となっている。

制御部１３は図１の制御部３に相当し、被制御回路を形成する第１の電子ボリューム１２ａ乃至第ｎの電子ボリューム１２ｎを制御して第１のアンプ１１ａ乃至第ｎのアンプ１１ｎそれぞれに入力させる音声信号を制御するものであり、図１と同様に発生したシリアル通信許可信号ＥＮおよびシリアルクロック信号ＣＬとを被制御回路である第１の電子ボリューム１２ａ乃至第ｎの電子ボリューム１２ｎの各々に対し共用のシリアル通信許可ライン１４ａおよび共用のシリアルクロックライン１４ｂにより共通伝送する一方、シリアル制御データ信号ＤＯ１乃至ＤＯｎを前記シリアルクロック信号ＣＬに同期して発生し、この発生した信号を第１の電子ボリューム１２ａ乃至第ｎの電子ボリューム１２ｎの各々に対し個別のシリアル制御データ出力ライン１４ｃ１乃至１４ｃｎにより個別且つ同時に伝送する。この制御部１３についても図１と同様に例えばマイコンで構成する。

上記のように、シリアル通信許可ライン１４ａおよびシリアルクロックライン１４ｂは図１と同様のそれぞれ共用化した通信ラインであり、これにより制御部１３と第１の電子ボリューム１２ａ乃至第ｎの電子ボリューム１２ｎとの間の接続ライン数を少なくできる等の図１で説明したことと同様の配線上のメリットが得られる。
また、シリアル制御データ信号ＤＯ１乃至ＤＯｎについても図１と同様に個別のシリアル制御データ出力ライン１４ｃ１乃至１４ｃｎにより個別且つ同時に伝送するので、これにより全ての被制御回路に対するシリアル通信時間を短縮できるとともに、同タイミングで第１の電子ボリューム１２ａ乃至第ｎの電子ボリューム１２ｎの各々に対する制御を変化させるので、第１のアンプ１１ａ乃至第ｎのアンプ１１ｎそれぞれから出力される音声信号を同タイミングで変化させることができる。

以上のように、この実施の形態２によれば、音響効果が得られるように多数のアンプを設け、これによりこれら多数のアンプそれぞれに対応して電子ボリュームを設ける必要があり、各電子ボリュームにおいて音声信号の選択、音量、音質または音場等を実施の形態１と同様にシリアル通信で制御する場合において、制御部１３で発生したシリアル通信許可信号ＥＮおよびシリアルクロック信号ＣＬとを複数の被制御回路である第１の電子ボリューム１２ａ乃至第ｎの電子ボリューム１２ｎの各々に対し共用のシリアル通信許可ライン１４ａおよび共用のシリアルクロックライン１４ｂによりそれぞれ共通伝送する一方、シリアル制御データ信号ＤＯ１乃至ＤＯｎを第１の電子ボリューム１２ａ乃至第ｎの電子ボリューム１２ｎの各々に対し個別のシリアル制御データ出力ライン１４ｃ１乃至１４ｃｎそれぞれにより個別且つ同時（並列）に伝送するように構成したので、シリアル通信許可ライン１４ａおよびシリアルクロックライン１４ｂの共用化により制御部１３と第１の電子ボリューム１２ａ乃至第ｎの電子ボリューム１２ｎとの間の接続ライン数を少なくできる等の実施の形態１と同様の配線上のメリットを得ることができ、通信制御装置としての構成を合理化することができる。

また、シリアル制御データ信号ＤＯ１乃至ＤＯｎを第１の電子ボリューム１２ａ乃至第ｎの電子ボリューム１２ｎの各々へ個別且つ同時に伝送することにより、全ての電子ボリューム１２ａ乃至１２ｎに対するシリアル通信時間を短縮できるとともに、同タイミングで第１の電子ボリューム１２ａ乃至第ｎの電子ボリューム１２ｎの各々に対する制御を変化させるので、第１のアンプ１１ａ乃至第ｎのアンプ１１ｎそれぞれから出力される音声信号を同タイミングで変化させることができ、通信制御装置としての動作性能を向上することができる。

実施の形態３．
図５はこの発明の実施の形態３による通信制御装置の構成を示すブロック図である。
前述の実施の形態１における制御部３と被制御回路である第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎとの間のデータ通信の形態は、制御部３からシリアル制御データ信号ＤＯ１乃至ＤＯｎを第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎの各々に対し個別に伝送（出力）する一方向通信であり、被制御回路側からもデータ入力される双方向通信の構成ではなかった。
また、実施の形態２における制御部１３と被制御回路である第１の電子ボリューム１２ａ乃至第ｎの電子ボリューム１２ｎとの間のシリアル制御データ信号ＤＯ１乃至ＤＯｎの通信形態についても上記実施の形態１と同様の一方向通信であった。
この実施の形態３による通信制御装置が上記実施の形態１または実施の形態２の構成に対し異なる点は、被制御回路側からデータ入力され、この入力データに基づいて被制御回路に対しデータ出力するように双方向通信の構成にした点である。

図５において、この実施の形態３による通信制御装置は第１の被制御回路２１ａ乃至第ｎの被制御回路２１ｎ、制御部２２、および通信ラインとしてのシリアル通信許可ライン２３ａ，シリアルクロックライン２３ｂ，シリアルデータ入力ライン２３ｃ１乃至２３ｃｎ，シリアル制御データ出力ライン２３ｄ１乃至２３ｄｎとで構成される。
上記構成において、第１の被制御回路２１ａ乃至第ｎの被制御回路２１ｎは制御部２２に対しシリアルデータ信号ＤＩ１乃至ＤＩｎを出力する形態の被制御回路であり、通信データ量が互いに同一の複数（ｎ個）の被制御回路となっている。
制御部２２は被制御回路を形成する第１の被制御回路２１ａ乃至第ｎの被制御回路２１ｎを制御するものであり、図１と同様に発生したシリアル通信許可信号ＥＮおよびシリアルクロック信号ＣＬとを被制御回路である第１の被制御回路２１ａ乃至第ｎの被制御回路２１ｎの各々に対し共用のシリアル通信許可ライン２３ａおよび共用のシリアルクロックライン２３ｂにより共通伝送する。

一方、第１の被制御回路２１ａ乃至第ｎの被制御回路２１ｎそれぞれからは個別のシリアルデータ入力ライン２３ｃ１乃至２３ｃｎにより前記シリアルクロック信号ＣＬに同期したシリアルデータ信号ＤＩ１乃至ＤＩｎが制御部２２へ入力される。なお、これらシリアルデータ信号ＤＩ１乃至ＤＩｎの個々のデータ信号は独立しており、従って、制御部２２へ入力される個々のデータ信号間の入力タイミングは必ずしも同一ではないが、入力タイミングを合わせる（同じタイミング）ことは可能である。
制御部２２は上記シリアルデータ信号ＤＩ１乃至ＤＩｎに基づいたシリアル制御データ信号ＤＯ１乃至ＤＯｎを前記シリアルクロック信号ＣＬに同期して発生し、第１の被制御回路２１ａ乃至第ｎの被制御回路２１ｎの各々に対し個別のシリアル制御データ出力ライン２３ｄ１乃至２３ｄｎにより個別且つ同時に伝送する。

このため、制御部２２は上記シリアルクロック信号ＣＬを発生するクロック発生部２２ａを備える他に、第１の被制御回路２１ａ乃至第ｎの被制御回路２１ｎそれぞれに対応した第１の入出力部２２ｂ１乃至第ｎの入出力部２２ｂｎを備え、第１の入出力部２２ｂ１乃至第ｎの入出力部２２ｂｎそれぞれには対応する被制御回路からのシリアルデータ信号ＤＩ１乃至ＤＩｎが前記のように入力し、これらシリアルデータ信号ＤＩ１乃至ＤＩｎに基づいたシリアルデータ信号ＤＯ１乃至ＤＯｎが第１の入出力部２２ｂ１乃至第ｎの入出力部２２ｂｎそれぞれより第１の被制御回路２１ａ乃至第ｎの被制御回路２１ｎの各々へ出力される。これら第１の入出力部２２ｂ１乃至第ｎの入出力部２２ｂｎそれぞれはクロック発生部２２ａからのシリアルクロック信号ＣＬに同期して作動する。
この制御部２２についても図１と同様に例えばマイコンで構成する。

次に、制御部２２が備える第１の入出力部２２ｂ１乃至第ｎの入出力部２２ｂｎの中の一つの入出力部の構成例について図６で説明する。
図６は制御部２２が備える入出力部の構成例を示すブロック図である。
図６において、チューナ３１は図５の第１の被制御回路２１ａ乃至第ｎの被制御回路２１ｎの中の一つの被制御回路の具体例としたＦＭ等のラジオ放送受信用のチューナであり、また、このチューナ３１と信号を授受する入出力部３２は図５の第１の入出力部２２ｂ１乃至第ｎの入出力部２２ｂｎの中の一つの入出力部の具体例であり、送受信部３２１、メモリ部３２２および比較部３２３とを備えている。ここで、送受信部３２１はチューナ３１と信号を授受するもの、メモリ部３２２は基準電界強度を予め記憶しておくもの、比較部３２３は受信電界強度を基準電界強度値と比較するものである。なお、これら送受信部３２１、メモリ部３２２および比較部３２３は前述のようにクロック発生部２２ａからのシリアルクロック信号ＣＬに同期して作動する。

上記構成例の入出力部３２の動作について図７で説明する。
図７は制御部２２が備える入出力部３２によるチューナ３１の制御処理を示すフローチャートであり、具体的には受信局を自動でサーチし選局する自動選局（ＳＥＥＫ動作）の制御である。
図７において、ステップＳＴ１１では、制御部２２は送受信部３２１よりチューナ３１に対し、予め定めた受信周波数の設定を指示するシリアルデータ信号ＤＯｋを個別のシリアル制御データ出力ライン２３ｄｋにより伝送する。更に、この指示に次いで制御部２２は送受信部３２１よりチューナ３１に対し、前記指示に従い設定した受信周波数における受信状態を示すデータ信号の送信を指示するシリアルデータ信号ＤＯｋをシリアル制御データ出力ライン２３ｄｋにより出力する。
なお、このステップＳＴ１１の処理に際し、シリアル通信許可信号ＥＮおよびシリアルクロック信号ＣＬがシリアル通信許可ライン２３ａおよびシリアルクロックライン２３ｂによりチューナ２１ａへ伝送されることについては前述の通りである。

ステップＳＴ１２では、前記指示に基づく受信状態を示すシリアルデータ信号ＤＩｋが個別のシリアルデータ入力ライン２３ｃｋを経てチューナ３１より送受信部３２１へ入力される。この受信状態を示すシリアルデータ信号ＤＩｋは、例えばチューナ３１で周波数変換した中間周波信号のレベルを示すデータ信号とし、このデータ信号が受信電界強度を表すようにしておく。
ステップＳＴ１３では、制御部２２は比較部３２３において、チューナ３１より送受信部３２１へ入力された受信電界強度を表すシリアルデータ信号ＤＩｋとメモリ部３２２に予め記憶させてある基準電界強度とを比較し、この比較結果を基に受信局の有無を判断する。

この比較において、受信電界強度が基準電界強度値以下の場合には「受信局無し」と判断し（ステップＳＴ１３−Ｎｏ）、ステップＳＴ１１へ戻り、設定する受信周波数を変え、上述のステップＳＴ１１乃至ステップＳＴ１３を繰り返す。
これに対し、前記比較において受信電界強度が基準電界強度値より大きい場合には「受信局有り」と判断し（ステップＳＴ１３−Ｙｅｓ）、放送電波を正常に受信できる状態であるのでステップＳＴ１４へ進む。
ステップＳＴ１４では、制御部２２は送受信部３２１による現在の受信周波数の設定を保持し、自動選局制御の処理を終了する。これにより、設定した周波数の放送電波を受信する状態に自動設定される。

以上のように、この実施の形態３によれば、実施の形態１または実施の形態２の構成に対し、第１の被制御回路２１ａ乃至第ｎの被制御回路２１ｎそれぞれから制御部２２へシリアルデータ信号ＤＩ１乃至ＤＩｎを入力させるシリアルデータ入力ライン２３ｃ１乃至２３ｃｎを設けるとともに、これら第１の被制御回路２１ａ乃至第ｎの被制御回路２１ｎそれぞれに対応した第１の入出力部２２ｂ１乃至第ｎの入出力部２２ｂｎを制御部２２に備え、これら入力データＤＩ１乃至ＤＩｎに基づいて第１の被制御回路２１ａ乃至第ｎの被制御回路２１ｎに対しシリアル制御データ信号ＤＯ１乃至ＤＯｎデータを出力するように構成したので、制御部２２と第１の被制御回路２１ａ乃至第ｎの被制御回路２１ｎそれぞれとの間でシリアルクロック信号ＣＬに同期した双方向通信が行われることとなり、制御部２２は第１の被制御回路２１ａ乃至第ｎの被制御回路２１ｎそれぞれの状態に応じた制御を行うことができる。

例えば、図５の第１の被制御回路２１ａ乃至第ｎの被制御回路２１ｎの中の一つの被制御回路がＦＭ等のラジオ放送受信用のチューナ３１とした場合、図６および図７で説明した自動選局の機能を実現することができる。
さらに、上記チューナ３１の他に同機能のチューナが被制御回路として含まれている場合、一方のチューナをあるＦＭ局の受信状態に設定し、このＦＭ局本来の放送（音楽等）を再生し、他方のチューナを他のＦＭ局の受信状態に設定し、ＦＭ多重放送中の例えば交通情報（ナビ情報）を再生するといった機能を実現することができる。

実施の形態４．
以上説明した実施の形態１乃至実施の形態３における通信制御装置は、複数の被制御回路それぞれの通信データ量を同一とした構成であったが、この通信データ量が同一のものと異なるものとが混在する複数の被制御回路にもこの発明を適用できる。以下、図１（実施の形態１）および図４（実施の形態２）を用いて説明する。
例えば、図１の構成の制御部３の制御下に図４の第１のアンプ１１ａ乃至第ｎのアンプ１１ｎおよび第１の電子ボリューム１２ａ乃至第ｎの電子ボリューム１２ｎが加わったものとする。また、図１の第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎそれぞれの通信データ量と第１の電子ボリューム１２ａ乃至第ｎの電子ボリューム１２ｎそれぞれの通信データ量とが異なるものとする。ただし、第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎそれぞれの通信データ量は前述の通り同一であり、第１の電子ボリューム１２ａ乃至第ｎの電子ボリューム１２ｎそれぞれの通信データ量についても同一である。

上記構成のように、複数の被制御回路が通信データ量の同一のものと異なるものとが混在して形成される場合、この複数の被制御回路を通信データ量が同一の被制御回路同士でグループ化して複数の被制御グループに分け、制御部は通信データ量に応じたシリアル通信許可信号ＥＮを被制御グループごとに発生する。また、シリアル通信許可ラインは被制御グループごとに設ける。なお、被制御グループごとに設けるシリアル通信許可ラインの個々は各被制御グループを形成する各被制御回路に対し共用の通信ラインであることは前記同様である。この共用のシリアル通信許可ラインそれぞれにより、被制御グループごとに発生したシリアル通信許可信号ＥＮを被制御グループごとに各被制御回路へ共通伝送する。

上記構成においては、通信データ量が互いに同一の前記第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎが一つのグループ（以下、「第１の被制御グループ」とする）を形成し、同様に、前記第１の電子ボリューム１２ａ乃至第ｎの電子ボリューム１２ｎが他のグループ（以下、「第２の被制御グループ」とする）を形成することとなり、これら第１の被制御グループおよび第２の被制御グループごとにシリアル通信許可信号ＥＮを発生し、それぞれ共用の通信ラインにより共通伝送する。即ち、第１の被制御グループを形成する第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎに対しては図１のように、共用のシリアル通信許可ライン４ａにより共通伝送し、第２の被制御グループを形成する第１の電子ボリューム１２ａ乃至第ｎの電子ボリューム１２ｎに対しては図４のように、共用のシリアル通信許可ライン１４ａにより共通伝送する。

これら第１の被制御グループおよび第２の被制御グループに対し、制御部３はこれらグループ毎に異なる通信データ量に応じてシリアル通信許可信号ＥＮを制御する。これにより、通信データ量が異なる複数の被制御回路に対しても同時シリアル通信が実現できる。
また、シリアルクロック信号ＣＬについては上記グループ化に関係なく複数の被制御回路各々に対し共用の通信ラインにより共通伝送する。即ち、上記説明の構成例では、図１における共用のシリアルクロックライン４ｂおよび図４における共用のシリアルクロックライン１４ｂとを統合して一つの共用のシリアルクロックラインとし、この統合された一つの共用のシリアルクロックラインにより、第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎ、および第１の電子ボリューム１２ａ乃至第ｎの電子ボリューム１２ｎのそれぞれに対しシリアルクロック信号ＣＬを共通伝送する。

また、シリアルデータ信号ＤＯ１乃至ＤＯｎについても上記グループ化に関係なく複数の被制御回路各々に対し、シリアルクロック信号ＣＬに同期して個別の通信ラインにより個別且つ同時（並列）に伝送する。即ち、第１のＬＣＤ表示ドライバ２ａ乃至第ｎのＬＣＤ表示ドライバ２ｎの各々に対しては図１のように、個別のシリアル制御データ出力ライン４ｃ１乃至４ｃｎにより個別且つ同時に伝送し、第１の電子ボリューム１２ａ乃至第ｎの電子ボリューム１２ｎの各々に対しては図４のように、個別のシリアル制御データ出力ライン１４ｃ１乃至１４ｃｎにより個別且つ同時に伝送する。

以上のように、この実施の形態４によれば、複数の被制御回路に通信データ量が同一のものと異なるものとが複数混在する場合において、これら複数の被制御回路を同一通信データ量同士でグループ化して複数の被制御グループに分け、各被制御グループごとにシリアル通信許可信号ＥＮをそれぞれ共用の通信ラインにより共通伝送し、制御部はこれら被制御グループごとにシリアル通信許可信号ＥＮを制御するように構成したので、通信データ量が異なる複数の被制御回路に対しても同時シリアル通信を実現でき、これら通信データ量が異なる複数の被制御回路それぞれを同時に制御することができる。
また、シリアルデータ信号ＤＯ１乃至ＤＯｎについては実施の形態１と同様に、複数の被制御回路各々に対し、シリアルクロック信号ＣＬに同期して個別の通信ラインにより個別且つ同時（並列）に伝送する構成であるので、実施の形態１と同様の効果、即ち、全ての被制御回路に対するシリアル通信時間を短縮できるとともに、同タイミングで複数の被制御回路に対する制御を変化させることができ、通信制御装置としての動作性能を向上することができる。

この発明の実施の形態１による通信制御装置の構成を示すブロック図である。この発明の実施の形態１による通信制御装置の通信フォーマットの説明図である。この発明の実施の形態１による通信制御装置の制御部による第１のＬＣＤ表示ドライバ乃至第ｎのＬＣＤ表示ドライバに対するシリアル制御データ信号の送信制御の処理を示すフローチャートである。この発明の実施の形態２による通信制御装置の構成を示すブロック図である。この発明の実施の形態３による通信制御装置の構成を示すブロック図である。この発明の実施の形態３による通信制御装置の制御部が備える入出力部の構成例を示すブロック図である。この発明の実施の形態３による通信制御装置の制御部が備える入出力部によるチューナの制御処理を示すフローチャートである。

符号の説明

１ＬＣＤ、２ａ〜２ｎＬＣＤ表示ドライバ、３，１３，２２制御部、４ａ，１４ａ，２３ａシリアル通信許可ライン、４ｂ，１４ｂ，２３ｂシリアルクロックライン、４ｃ１〜４ｃｎ，１４ｃ１〜１４ｃｎ，２３ｄ１〜２３ｄｎ，２３ｄｋシリアル制御データ出力ライン、１１ａ〜１１ｎアンプ、１２ａ〜１２ｎ電子ボリューム、２１ａ〜２１ｎ被制御回路、２２ａクロック発生部、２２ｂ１〜２２ｂｎ，３２入出力部、２３ｃ１〜２３ｃｎ，２３ｃｋシリアルデータ入力ライン、３１チューナ、３２１送受信部、３２２メモリ部、３２３比較部。

Claims

制御を受ける複数の被制御回路と、
シリアル通信の許可を設定するシリアル通信許可信号およびクロック同期方式の同期基準となるシリアルクロック信号とをそれぞれ共用信号として発生する一方、前記シリアルクロック信号に同期したシリアル制御データ信号を前記被制御回路ごとに発生し、これら発生信号で前記複数の被制御回路の各々を制御する制御部と、
前記制御部で発生したシリアル通信許可信号を前記複数の被制御回路の各々へ共通伝送する共用のシリアル通信許可ラインと、
前記制御部で発生したシリアルクロック信号を前記複数の被制御回路の各々へ共通伝送する共用のシリアルクロックラインと、
前記制御部で発生したシリアル制御データ信号を前記複数の被制御回路の各々へ個別且つ同時に伝送する個別のシリアル制御データ出力ラインとを備えた通信制御装置。
制御部は、通信データ量が同一のものと異なるものとが混在する複数の被制御回路の中から通信データ量が同一の被制御回路同士でグループ化した被制御グループの各々ごとにシリアル通信許可信号を発生するとともに、シリアル通信許可ラインは前記被制御グループごとに備え、前記シリアル通信許可信号を前記シリアル通信許可ラインにより被制御グループごとに各被制御回路へ共通伝送することを特徴とする請求項１記載の通信制御装置。
複数の被制御回路の各々から制御部へデータ伝送する個別のシリアルデータ入力ラインを設け、制御部は、複数の被制御回路の各々より前記個別のシリアルデータ入力ラインを経て入力されるシリアルデータ信号を基にして、シリアル制御データ信号を出力するようにシリアルクロック信号に同期して信号処理する入出力部を前記複数の被制御回路それぞれに対応して備えたことを特徴とする請求項１記載の通信制御装置。