JP4342352B2 - Band gap reference circuit - Google Patents

Band gap reference circuit Download PDF

Info

Publication number
JP4342352B2
JP4342352B2 JP2004075741A JP2004075741A JP4342352B2 JP 4342352 B2 JP4342352 B2 JP 4342352B2 JP 2004075741 A JP2004075741 A JP 2004075741A JP 2004075741 A JP2004075741 A JP 2004075741A JP 4342352 B2 JP4342352 B2 JP 4342352B2
Authority
JP
Japan
Prior art keywords
resistor
transistor
operational amplifier
switch means
diodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004075741A
Other languages
Japanese (ja)
Other versions
JP2005267003A (en
Inventor
則一 太田
喜恵 大平
宏 長瀬
博文 船橋
一 伊藤
牧野  泰明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2004075741A priority Critical patent/JP4342352B2/en
Publication of JP2005267003A publication Critical patent/JP2005267003A/en
Application granted granted Critical
Publication of JP4342352B2 publication Critical patent/JP4342352B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Description

本発明は、温度補償された基準電圧を発生する、即ち、温度が変化しても電圧が変化しない基準電圧を発生するバンドギャップレファレンス回路に関する。   The present invention relates to a bandgap reference circuit that generates a temperature-compensated reference voltage, that is, a reference voltage that does not change even when the temperature changes.

特許文献1や特許文献2で報告されているように、温度変化に対して一定の基準電圧を集積回路(IC)等に供給するバンドギャップレファレンス回路が知られている。
特開平2001−154749号公報(その公報の図1参照) 特開平2002−149252号公報(その公報の図1参照)
As reported in Patent Documents 1 and 2, a bandgap reference circuit that supplies a constant reference voltage to an integrated circuit (IC) or the like with respect to a temperature change is known.
Japanese Patent Laid-Open No. 2001-154749 (see FIG. 1 of that gazette) Japanese Patent Laid-Open No. 2002-149252 (see FIG. 1 of that gazette)

図9に、基準電圧VBGRを発生するバンドギャップレファレンス回路の一例を示す。このバンドギャップレファレンス回路は、演算増幅器OP21と、一端は演算増幅器OP21の出力端子OUTに接続され、他端は演算増幅器OP21の非反転端子(+)に接続されている第1抵抗R21と、一端は演算増幅器OP21の出力端子OUTに接続され、他端は演算増幅器OP21の反転端子(−)と第3抵抗R23の一端に共通接続されている第2抵抗R22と、複数のダイオード(D1〜D(n+1))とを備えている。
このダイオードは、バイポーラトランジスタのベース・コレクタ間を短絡させて、そのベースとエミッタで構成されるダイオードを利用してもよい。
複数のダイオード(D1〜D(n+1))のうち、一つのダイオードD1は第1抵抗R21の他端に接続されている。ダイオードD1以外のダイオード(D2〜D(n+1))で構成される並列回路は、第3抵抗R23の他端に接続されている。
複数のダイオード(D1〜D(n+1))は、いずれも同一の製造プロセスによって形成されており、それぞれのダイオードは同一の構造である。
FIG. 9 shows an example of a band gap reference circuit that generates the reference voltage V BGR . The band gap reference circuit has one end connected to the operational amplifier OP21, one end connected to the output terminal OUT of the operational amplifier OP21, and the other end connected to the non-inverting terminal (+) of the operational amplifier OP21. Is connected to the output terminal OUT of the operational amplifier OP21, the other end is commonly connected to the inverting terminal (−) of the operational amplifier OP21 and one end of the third resistor R23, and a plurality of diodes (D1 to D). (N + 1)).
This diode may be a diode composed of a base and an emitter by short-circuiting the base and collector of the bipolar transistor.
Among the plurality of diodes (D1 to D (n + 1)), one diode D1 is connected to the other end of the first resistor R21. A parallel circuit including diodes (D2 to D (n + 1)) other than the diode D1 is connected to the other end of the third resistor R23.
The plurality of diodes (D1 to D (n + 1)) are all formed by the same manufacturing process, and each diode has the same structure.

ダイオードD1の電極間の電圧(V21)と、その他のダイオード(D2〜D(n+1))で構成される並列回路の電圧(V22)は、そのダイオードに形成されるpn接合のバンドギャップに基づいており、その電圧は温度上昇に対して負の特性(およそ−2mV/K)を持つことが知られている。さらに、このバンドギャップレファレンス回路は、出力電圧VBGRに関して、次の関係式が成立することが周知の事実である。
BGR=V21+(R22/R23)・V・ln((R22/R21)・(IS2+IS3+IS4+・・+IS(n+1))/IS1))
S1、IS2・・・IS(n+1)は各ダイオードの逆方向飽和電流であり、Vは熱電圧を示している。
The voltage (V22) between the electrodes of the diode D1 and the parallel circuit composed of the other diodes (D2 to D (n + 1)) is based on the band gap of the pn junction formed in the diode. The voltage is known to have a negative characteristic (approximately −2 mV / K) with respect to temperature rise. Further, it is a well-known fact that this band gap reference circuit satisfies the following relational expression with respect to the output voltage V BGR .
V BGR = V21 + (R22 / R23) · V T · ln ((R22 / R21) · (I S2 + I S3 + I S4 + ·· + I S (n + 1) ) / I S1 ))
I S1 , I S2 ... I S (n + 1) are reverse saturation currents of the respective diodes, and V T indicates a thermal voltage.

第1抵抗R21に接続されるダイオードD1のpn接合面積と、第3抵抗R23に接続される複数のダイオード(D2〜D(n+1))の合計のpn接合面積の面積比と、各抵抗値(R21、R22、R23)を所定の値に設定することで、基準電圧VBGRに温度が影響しないようにすることができる。上式の関係式を用いて、基準電圧VBGRが温度に影響しないpn接合の面積比や各抵抗値(R21、R22、R23)を設定することができ、それによって温度に影響されない基準電圧VBGRを出力するバンドギャップレファレンス回路が得られる。 The area ratio of the pn junction area of the diode D1 connected to the first resistor R21, the total pn junction area of the plurality of diodes (D2 to D (n + 1)) connected to the third resistor R23, and each resistance value ( By setting R21, R22, and R23) to predetermined values, it is possible to prevent the temperature from affecting the reference voltage V BGR . Using the above relational expression, the area ratio of the pn junction and the resistance values (R21, R22, R23) where the reference voltage V BGR does not affect the temperature can be set, and thereby the reference voltage V which is not influenced by the temperature. A bandgap reference circuit that outputs BGR is obtained.

この種の技術では、ダイオードのpn接合の面積比を所定の比に設定するために、同一の製造プロセスで形成したダイオードが用いられる。同一の製造プロセスで形成したダイオードを、所定の個数の比にグループ分けすることで、pn接合の面積比を所定の比に設定する。同一の製造プロセスで形成しているので、個々のダイオードのpn接合面積は等しいはずであり、したがって、ダイオードの個数の比をそのまま、pn接合面積の比として扱うことができる。   In this type of technology, a diode formed by the same manufacturing process is used in order to set the area ratio of the pn junction of the diode to a predetermined ratio. The diodes formed by the same manufacturing process are grouped into a predetermined number of ratios to set the pn junction area ratio to a predetermined ratio. Since the diodes are formed by the same manufacturing process, the pn junction areas of the individual diodes should be equal. Therefore, the ratio of the number of diodes can be treated as it is as the ratio of the pn junction areas.

しかしながら、同一の製造プロセスでダイオードを形成したとしても、現状の製造プロセスでは、製造公差によって各ダイオード間にバラツキが不可避的に生じる。したがって、ダイオードを所定の個数にグループ分けをしたとしても、その個数の比に対応したpn接合面積比で、バンドギャップレファレンス回路を構成することができないといった事態が起こる。そのため、従来のバンドギャップレファレンス回路では、温度変化の影響を正確に補償して一定の出力電圧を供給することが困難であった。
本発明の目的は、バンドギャップレファレンス回路に構成されているダイオードの製造プロセス上のバラツキを補償する技術を提供する。その結果、設計値に沿ったバンドギャップレファレンス回路を実現することを目的とする。
However, even if the diodes are formed by the same manufacturing process, the current manufacturing process inevitably causes variations between the diodes due to manufacturing tolerances. Therefore, even if the diodes are grouped into a predetermined number, a band gap reference circuit cannot be formed with a pn junction area ratio corresponding to the number ratio. For this reason, it has been difficult for the conventional band gap reference circuit to supply a constant output voltage by accurately compensating for the influence of temperature change.
An object of the present invention is to provide a technique for compensating for variations in the manufacturing process of a diode configured in a band gap reference circuit. As a result, an object is to realize a band gap reference circuit according to the design value.

本発明の一つのバンドギャップレファレンス回路は、演算増幅器を備えている。また、一端は演算増幅器の出力端子に接続され、他端は演算増幅器の非反転端子に接続されている第1抵抗を備えている。さらに、一端は演算増幅器の出力端子に接続され、他端は演算増幅器の反転端子と第3抵抗の一端に共通接続されている第2抵抗を備えている。その他に、第1抵抗の他端と第3抵抗の他端にスイッチ手段を介して接続されている複数のダイオードを備えている。
スイッチ手段が用意されており、そのスイッチ手段は、複数のダイオードを所定の分割比となるように2グループに選別するとともに、一方のダイオード群で形成される並列回路を第1抵抗の他端に接続し、他方のダイオード群で形成される並列回路を第3抵抗の他端に接続する。スイッチ手段は、第1抵抗と第3抵抗に接続されるダイオード群を時間とともに切換えてゆく。即ち、第1抵抗用と第3抵抗用に選別されるダイオード群を時間とともに変えていくのである。
なお、グループ分けされるダイオードが、1個と他多数の関係でグループ分けされてもよい。この場合は、選別される1個のダイオードは、並列回路を構成せずに抵抗に対して直列に接続する。
また、ここでいうダイオードとは、その素子内にpn接合界面を有するものであれば足り、例えば、バイポーラトランジスタのベース・コレクタ間を短絡させて、そのベースとエミッタ間で構成されるダイオードを利用してもよい。
One band gap reference circuit of the present invention includes an operational amplifier. One end is connected to the output terminal of the operational amplifier, and the other end is provided with a first resistor connected to the non-inverting terminal of the operational amplifier. Furthermore, one end is connected to the output terminal of the operational amplifier, and the other end is provided with a second resistor commonly connected to the inverting terminal of the operational amplifier and one end of the third resistor. In addition, a plurality of diodes are provided that are connected to the other end of the first resistor and the other end of the third resistor via switch means.
A switch means is prepared, and the switch means selects a plurality of diodes into two groups so as to have a predetermined division ratio, and a parallel circuit formed by one diode group is connected to the other end of the first resistor. A parallel circuit formed by the other diode group is connected to the other end of the third resistor. The switch means switches the diode group connected to the first resistor and the third resistor with time. That is, the diode group selected for the first resistor and the third resistor is changed with time.
Note that the diodes to be grouped may be grouped by one and many other relationships. In this case, one diode to be selected is connected in series with the resistor without forming a parallel circuit.
In addition, the diode here is sufficient if it has a pn junction interface in the element. For example, a diode composed of a base and an emitter by short-circuiting the base and collector of a bipolar transistor is used. May be.

上記のバンドギャップレファレンス回路の場合でも、各ダイオード間には製造プロセス上のバラツキが生じている。したがって、各ダイオードに形成されているpn接合面積は一定ではなく、選別されるトランジスタの個数の比と、設計値で定められた所定の面積比とは一致しないことがある。しかしながら、上記のバンドギャップレファレンス回路では、スイッチ手段を用いて経時的に異なるダイオードを選別して、それぞれの抵抗に接続する。これにより、ある瞬間に第1抵抗に接続するダイオードのpn接合面積と、第3抵抗に接続するダイオードのpn接合面積の比が、設計値で設定される面積比から外れていても、スイッチ手段によって選別される時間間隔を通した平均を見てみると、第1抵抗に接続するダイオードのpn接合面積と、第3抵抗に接続するダイオードのpn接合面積の比は設計値で設定される面積比に一致してくることになる。
例えば、次のようにして設計値で設定される面積比に一致させることができる。予め、第1抵抗と第3抵抗に接続されるダイオード群をさまざまに組み合わせたときに出力される出力電圧を測定する。測定する温度範囲はこのバンドギャップレファレンス回路が使用される動作環境を考慮して、少なくともその下限と室温と上限で設定される。これにより、この温度範囲内における個々のダイオードの温度特性や、あるいは組み合わせの温度特性を予め把握することができる。この把握される温度特性に合わせて、そのダイオードの組み合わせや、スイッチ手段を切換える時間間隔を調整する。時間間隔は一定の周期である必要はない。
その結果、第1抵抗に接続するダイオードのpn接合面積と、第3抵抗に接続するダイオードのpn接合面積の比を所定の設計値に一致させることができ、正確に温度補償された基準電圧を供給することができる。また、本発明によると、各ダイオードの製造プロセス上のバラツキが生じたとしても、そのバラツキを補償し得ることから、所望のバンドギャップレファレンス回路を再現性よく製造することを容易にすると言える。製造不良品を低減することができ大量生産に好適である。
また、本発明は、各ダイオードのバラツキの影響を補償する技術を利用しており、なにも温度変化に対して一定値に維持される基準電圧を発生するだけでなく、例えば、温度変化に対して所定の温度係数に沿って変化する基準電圧を供給することもできる。
Even in the case of the band gap reference circuit described above, the manufacturing process varies between the diodes. Therefore, the pn junction area formed in each diode is not constant, and the ratio of the number of transistors to be selected may not match the predetermined area ratio determined by the design value. However, in the band gap reference circuit described above, different diodes are selected over time using the switch means and connected to the respective resistors. Thus, even if the ratio of the pn junction area of the diode connected to the first resistor and the pn junction area of the diode connected to the third resistor at a certain moment deviates from the area ratio set by the design value, the switching means The ratio between the pn junction area of the diode connected to the first resistor and the pn junction area of the diode connected to the third resistor is an area set by a design value. It will match the ratio.
For example, it can be made to correspond to the area ratio set by the design value as follows. The output voltage output when the diode group connected to the first resistor and the third resistor is variously combined is measured in advance. The temperature range to be measured is set at least at its lower limit, room temperature, and upper limit in consideration of the operating environment in which this band gap reference circuit is used. As a result, the temperature characteristics of individual diodes within this temperature range or the temperature characteristics of the combination can be grasped in advance. In accordance with the grasped temperature characteristics, the combination of the diodes and the time interval for switching the switch means are adjusted. The time interval need not be a constant period.
As a result, the ratio of the pn junction area of the diode connected to the first resistor and the pn junction area of the diode connected to the third resistor can be made to coincide with a predetermined design value, and the accurately temperature compensated reference voltage can be obtained. Can be supplied. In addition, according to the present invention, even if variations in the manufacturing process of each diode occur, the variations can be compensated for, so that it can be said that it is easy to manufacture a desired band gap reference circuit with high reproducibility. It is possible to reduce defective products and is suitable for mass production.
In addition, the present invention uses a technique for compensating for the influence of variations in each diode, and not only generates a reference voltage that is maintained at a constant value with respect to a temperature change, but also, for example, a temperature change. It is also possible to supply a reference voltage that varies along a predetermined temperature coefficient.

クロックジェネレータとシフトレジスタ回路をさらに備えているのが好ましい。クロックジェネレータからのパルス信号に基づいて、スイッチ手段に備えられている各スイッチへの入力信号のハイ・ローが切換る。そのパルス信号が供給される各スイッチが、シフトレジスタ回路によって切換えられてゆくことで、それぞれの抵抗に接続するダイオードが変更可能となる。
上記の構成を備えることで、選別されるダイオードを所定の周期で正確に変更することができる。安定した動作を実現することができる。
It is preferable to further include a clock generator and a shift register circuit. Based on the pulse signal from the clock generator, the input signal to each switch provided in the switch means is switched between high and low. Each switch to which the pulse signal is supplied is switched by the shift register circuit, so that the diode connected to each resistor can be changed.
With the above configuration, the diodes to be selected can be accurately changed at a predetermined cycle. Stable operation can be realized.

スイッチ手段は、選別されるダイオードを一定の周期で変更可能であることが好ましい。この場合、複数のダイオードは、同一の製造プロセスによって形成されていることが好ましい。同一の製造プロセスによって形成されているダイオードには、製造公差の範囲内でバラツキが生じている。それぞれのダイオードのpn接合面積には±Aのバラツキが生じている。本発明ではこのバラツキを全体で平均化して個々のダイオードのバラツキを補償することができる。予め、個々のダイオードの特性を把握する必要がなく、極めて簡単に温度補償された基準電圧を発生させることができる。
スイッチ手段は、クロックジェネレータとシフトレジスタ回路によって一定の周期で正確に変更することができる。その結果、各ダイオードの製造プロセス上のバラツキが、偏ることなく平均化されるために、各ダイオードのバラツキが補償され易い。
It is preferable that the switching means can change the diode to be selected at a constant period. In this case, the plurality of diodes are preferably formed by the same manufacturing process. The diodes formed by the same manufacturing process vary within manufacturing tolerances. There is a variation of ± A in the pn junction area of each diode. In the present invention, this variation can be averaged as a whole to compensate for variations in individual diodes. It is not necessary to know the characteristics of individual diodes in advance, and a temperature-compensated reference voltage can be generated very easily.
The switch means can be accurately changed at a constant cycle by the clock generator and the shift register circuit. As a result, variations in the manufacturing process of each diode are averaged without deviation, so that variations in each diode are easily compensated.

本発明ではさらに、演算増幅器を形成するトランジスタに対してもバラツキ対策を施すことによって、より正確に温度補償された基準電圧を供給する手段を提案することができる。
演算増幅器は、第1トランジスタと、その第1トランジスタと差動対を構成する第2トランジスタと、第1トランジスタと第1接続点を介して接続している第3トランジスタと、第2トランジスタと第2接続点を介して接続している第4トランジスタとを備えている。さらに、反転端子の電位を第1トランジスタのゲートに供給するときは、非反転端子の電位を第2トランジスタのゲートに供給し、反転端子の電位を第2トランジスタのゲートに供給するときは非反転端子の電位を第1トランジスタゲート供給することが可能な第1スイッチ手段を備えている。第1接続点と第2接続点のいずれかの電位を、第3トランジスタと第4トランジスタのゲートに交互に供給することが可能な第2スイッチ手段を備えている。また、第1接続点と第2接続点のいずれかの電位を、出力端子に交互に供給することが可能な第3スイッチ手段とを備えている。第1スイッチ手段と、第2スイッチ手段と、第3スイッチ手段は、切換回路によって同位相で切換えられる。
In the present invention, it is possible to propose means for supplying a reference voltage with more accurate temperature compensation by taking measures against variations in the transistors forming the operational amplifier.
The operational amplifier includes a first transistor, a second transistor that forms a differential pair with the first transistor, a third transistor connected to the first transistor via a first connection point, a second transistor, and a second transistor. And a fourth transistor connected via two connection points. Further, when the potential of the inverting terminal is supplied to the gate of the first transistor, the potential of the non-inverting terminal is supplied to the gate of the second transistor, and when the potential of the inverting terminal is supplied to the gate of the second transistor, the potential is not inverted. First switch means capable of supplying the potential of the terminal to the first transistor gate is provided. Second switch means is provided that can alternately supply the potential of either the first connection point or the second connection point to the gates of the third transistor and the fourth transistor. Further, there is provided third switch means capable of alternately supplying the potential of either the first connection point or the second connection point to the output terminal. The first switch means, the second switch means, and the third switch means are switched in the same phase by the switching circuit.

上記の演算増幅器は、(1)反転端子からの信号が第1トランジスタのゲートに供給され、第1接続点の電位が第3トランジスタと第4トランジスタのゲートに供給され、非反転端子からの信号が第2トランジスタのゲートに供給され、第2接続点の電位が出力端子に供給される第1状態と、(2)反転端子からの信号が第2トランジスタのゲートに供給され、第2接続点の電位は第3トランジスタと第4トランジスタのゲートに供給され、非反転端子からの信号が第1トランジスタのゲートに供給され、第1接続点の電位が出力端子に供給される第2状態が交互に繰返すことができる。
第1状態と第2状態を交互に繰返すために、第1トランジスタと第2トランジスタの対称性と、第3トランジスタと第4トランジスタの対称性が時間的に平均化されて実質的に補償される。
In the above operational amplifier, (1) the signal from the inverting terminal is supplied to the gate of the first transistor, the potential at the first connection point is supplied to the gates of the third transistor and the fourth transistor, and the signal from the non-inverting terminal. Is supplied to the gate of the second transistor and the potential of the second connection point is supplied to the output terminal, and (2) the signal from the inverting terminal is supplied to the gate of the second transistor, and the second connection point Is supplied to the gates of the third transistor and the fourth transistor, the signal from the non-inverting terminal is supplied to the gate of the first transistor, and the potential of the first connection point is supplied to the output terminal. Can be repeated.
In order to alternately repeat the first state and the second state, the symmetry of the first transistor and the second transistor and the symmetry of the third transistor and the fourth transistor are temporally averaged and substantially compensated. .

演算増幅器は、理想的にはオフセット電圧が0となるように構成されるが、実際には演算増幅器の内部回路に形成されているトランジスタのバラツキに起因して、所定のオフセット電圧を設定する必要がある。これは、第1トランジスタと第2トランジスタの対称性と、第3トランジスタと第4トランジスタの対称性が実質的に実現されていないことに起因する。
本発明では、スイッチ手段を用いることで、第1トランジスタと第2トランジスタの対称性と、第3トランジスタと第4トランジスタの対称性が実質的に確保することができる。したがって、オフセット電圧を設定する必要がなくなり、温度補償された基準電圧をより正確に供給することができる。
The operational amplifier is ideally configured to have an offset voltage of 0, but in practice, it is necessary to set a predetermined offset voltage due to variations in the transistors formed in the internal circuit of the operational amplifier. There is. This is because the symmetry between the first transistor and the second transistor and the symmetry between the third transistor and the fourth transistor are not substantially realized.
In the present invention, by using the switch means, the symmetry between the first transistor and the second transistor and the symmetry between the third transistor and the fourth transistor can be substantially ensured. Therefore, it is not necessary to set the offset voltage, and the temperature-compensated reference voltage can be supplied more accurately.

本発明の他の一つのバンドギャップレファレンス回路は、演算増幅器を備えている。また、一端は演算増幅器の出力端子に接続され、他端は演算増幅器の非反転端子に接続されている第1抵抗を備えている。さらに、一端は演算増幅器の出力端子に接続され、他端は演算増幅器の反転端子と第3抵抗の一端に共通接続されている第2抵抗を備えている。その他に、第1抵抗の他端と第3抵抗の他端にスイッチ手段を介して接続されている複数のダイオードを備えている。
スイッチ手段が用意されており、そのスイッチ手段は、複数のダイオードを所定の分割比となるように2グループに選別するとともに、一方のダイオード群で形成される並列回路を第1抵抗の他端に接続し、他方のダイオード群で形成される並列回路を第3抵抗の他端に接続する。
上記のバンドギャップレファレンス回路では、このバンドギャップレファレンス回路が使用される動作環境を考慮して、所定の温度範囲内で第1抵抗と第3抵抗に接続されるダイオード群を、さまざまに組み合わせたときに出力される出力電圧を予め測定する。これにより、個々のダイオードの特性や、あるいは組み合わせの温度特性を予め把握することができる。この把握された特性の結果から、第1抵抗と第3抵抗に接続されるダイオード群の組み合わせのなかで、最適な温度特性となる組み合わせにスイッチ手段を固定する。あるいは、実仕様に見合う温度特性となる組み合わせにスイッチ手段を固定する。これにより、正確に温度補償された基準電圧を供給することができる。
Another bandgap reference circuit according to the present invention includes an operational amplifier. One end is connected to the output terminal of the operational amplifier, and the other end is provided with a first resistor connected to the non-inverting terminal of the operational amplifier. Furthermore, one end is connected to the output terminal of the operational amplifier, and the other end is provided with a second resistor commonly connected to the inverting terminal of the operational amplifier and one end of the third resistor. In addition, a plurality of diodes are provided that are connected to the other end of the first resistor and the other end of the third resistor via switch means.
A switch means is prepared, and the switch means selects a plurality of diodes into two groups so as to have a predetermined division ratio, and a parallel circuit formed by one diode group is connected to the other end of the first resistor. A parallel circuit formed by the other diode group is connected to the other end of the third resistor.
In the above band gap reference circuit, in consideration of the operating environment in which the band gap reference circuit is used, various combinations of diode groups connected to the first resistor and the third resistor within a predetermined temperature range are used. The output voltage output to is measured in advance. Thereby, the characteristic of each diode or the temperature characteristic of the combination can be grasped in advance. From the result of the grasped characteristic, the switch means is fixed to the combination that provides the optimum temperature characteristic among the combinations of the diode groups connected to the first resistor and the third resistor. Alternatively, the switch means is fixed to a combination that provides temperature characteristics that meet the actual specifications. As a result, it is possible to supply a reference voltage that is accurately temperature compensated.

本発明のバンドギャップレファレンス回路によると、各トランジスタ間の製造プロセス上のバラツキが補償され、温度変化に対して一定の基準電圧を供給することができる。   According to the band gap reference circuit of the present invention, variations in the manufacturing process between transistors can be compensated, and a constant reference voltage can be supplied with respect to temperature changes.

最初に実施例の主要な特徴を列記する。
(第1実施形態) 演算増幅器の出力端子側にはLPF(Low Pass Filter)が設けられているのが好ましい。スイッチング手段に伴なう高周波ノイズを除去し、安定な基準電圧を発生することができる。
First, the main features of the embodiment are listed.
First Embodiment It is preferable that an LPF (Low Pass Filter) is provided on the output terminal side of the operational amplifier. The high frequency noise accompanying the switching means can be removed, and a stable reference voltage can be generated.

図面を参照して以下に各実施例を詳細に説明する。
(第1実施例) 図1に、第1実施例のバンドギャップレファレンス回路の一例を示す。
このバンドギャップレファレンス回路は、演算増幅器OP1と、第1抵抗R1と、第2抵抗R2と、第3抵抗R3と、複数のダイオード(D1〜D16)と、スイッチ手段Sとを備えている。本実施例では、合計16個のダイオードが利用されている。
第1抵抗R1の一端は演算増幅器OP1の出力端子に接続している。第1抵抗R1の他端は演算増幅器OP1の非反転端子(+)に接続している。
第2抵抗R2の一端は演算増幅器OP1の出力端子に接続している。第2抵抗R2の他端はDACに接続するとともに、そのDACは演算増幅器OP1の反転端子(−)と第3抵抗R3の一端に接続している。演算増幅器OP1の出力端子OUT側にはLPF(Low Pass Filter)が備えられており、スイッチングにより発生する高周波ノイズをカットする。
DACは図2に示すように、多段の抵抗を備えており、基準電圧の高低を指示する指示回路Dから送られる4ビットの信号に基づいて、ノード1〜16のいずれかを演算増幅器OP1の反転端子に入力する。この回路は指示回路Dによって基準電圧の高低が選択可能となっている。
複数のダイオード(D1〜D16)は、いずれも同一の製造方法によって形成されており、それぞれのダイオードは同一の構造である。
Embodiments will be described in detail below with reference to the drawings.
First Embodiment FIG. 1 shows an example of a band gap reference circuit according to a first embodiment.
The band gap reference circuit includes an operational amplifier OP1, a first resistor R1, a second resistor R2, a third resistor R3, a plurality of diodes (D1 to D16), and a switch means S. In this embodiment, a total of 16 diodes are used.
One end of the first resistor R1 is connected to the output terminal of the operational amplifier OP1. The other end of the first resistor R1 is connected to the non-inverting terminal (+) of the operational amplifier OP1.
One end of the second resistor R2 is connected to the output terminal of the operational amplifier OP1. The other end of the second resistor R2 is connected to the DAC, and the DAC is connected to the inverting terminal (−) of the operational amplifier OP1 and one end of the third resistor R3. An LPF (Low Pass Filter) is provided on the output terminal OUT side of the operational amplifier OP1, and cuts high frequency noise generated by switching.
As shown in FIG. 2, the DAC includes multi-stage resistors, and any one of the nodes 1 to 16 is connected to the operational amplifier OP1 based on a 4-bit signal sent from the instruction circuit D that indicates the level of the reference voltage. Input to the inverting terminal. In this circuit, the level of the reference voltage can be selected by the instruction circuit D.
The plurality of diodes (D1 to D16) are all formed by the same manufacturing method, and each diode has the same structure.

図示Sはスイッチ手段であり、図1には、ある瞬間のスイッチ状態の一例が示されている。上記のスイッチ手段Sの状態は、複数のダイオードのうちダイオードD1が第1抵抗R1に接続され、残りのダイオードがスイッチ手段Sにより並列回路を構成するとともに第3抵抗R3に接続されている。したがって、第1抵抗R1と直列接続されているダイオードD1のpn接合の面積と、その他のダイオード群(D2〜D16)で構成される並列回路の合計のpn接合の面積比は、理想的には1:15の関係となっている。
スイッチ手段Sは、複数のダイオード(D1〜D16)から1:15の分割比(本実施例では、1個のダイオードと、15個のダイオード)となるように2つのグループに選別する。選別された1個のダイオードは第1抵抗R1の他端に接続される。15個のダイオード群で形成される並列回路は第3抵抗R3の他端に接続される。
S in the figure is switch means, and FIG. 1 shows an example of a switch state at a certain moment. In the state of the switch means S, the diode D1 among the plurality of diodes is connected to the first resistor R1, and the remaining diodes constitute a parallel circuit by the switch means S and are connected to the third resistor R3. Therefore, the area ratio of the pn junction of the diode D1 connected in series with the first resistor R1 and the total pn junction area of the parallel circuit composed of the other diode groups (D2 to D16) is ideally The relationship is 1:15.
The switch means S is sorted into two groups so as to obtain a division ratio of 1:15 (in this embodiment, one diode and 15 diodes) from a plurality of diodes (D1 to D16). One selected diode is connected to the other end of the first resistor R1. A parallel circuit formed of 15 diode groups is connected to the other end of the third resistor R3.

図3には、所定時間が経過した後のバンドギャップレファレンス回路の状態が示されている。スイッチ手段SのスイッチS1とスイッチS2が切換っているのが分かる。これにより、スイッチS2を介して、ダイオードD2が第1抵抗R1に接続されており、残りのダイオードで形成される並列回路は第3抵抗R3に接続されている。
図示は省略するが、次の所定時間が経過すると、スイッチS2とスイッチS3が切換り、ダイオードD3が第1抵抗R1に接続し、その他のダイオードで形成される並列回路が第3抵抗に接続される。このように、本実施例では、ダイオードD1から順に経時的にそれぞれのダイオードが第1抵抗R1に順次接続されていく。
FIG. 3 shows the state of the bandgap reference circuit after a predetermined time has elapsed. It can be seen that the switches S1 and S2 of the switch means S are switched. Thereby, the diode D2 is connected to the first resistor R1 via the switch S2, and the parallel circuit formed by the remaining diodes is connected to the third resistor R3.
Although illustration is omitted, when the next predetermined time elapses, the switch S2 and the switch S3 are switched, the diode D3 is connected to the first resistor R1, and a parallel circuit formed by other diodes is connected to the third resistor. The Thus, in this embodiment, the respective diodes are sequentially connected to the first resistor R1 with time in order from the diode D1.

このスイッチ手段Sは、クロックジェネレータCLとシフトレジスタ回路SFによって制御されており、そのタイミングチャートを図4に示す。
SclkはクロックジェネレータCLからのパルス信号であり、S1〜S16は各スイッチへの入力信号である。各スイッチは、その入力信号がハイのときに第1抵抗R1と繋がっている配線に接続し、ローのときに第3抵抗R3と繋がっている配線に接続する。
各スイッチへの入力信号は、クロックジェネレータCLの信号の立ち上り時にローからハイに切換り、次の立ち上り時までその状態を保持する。そして次のクロックジェネレータCLの信号の立ち上り時にハイからローに切換る。本実施例では、シフトレジスタ回路SFを用いて、クロックジェネレータCLのパルス信号がS1から順にS16まで入力されていく。したがって、各スイッチの入力信号は、その一つ前のスイッチへの入力信号がハイからローに切換るタイミングでローからハイに切換り、次にそのスイッチの入力信号がハイからローに切換るタイミングで、次のスイッチの入力信号がローからハイに切換る。このタイミングチャートに沿って、スイッチS1から順に第1抵抗R1に接続していき、スイッチS16への入力信号がハイからローに切換ると、またスイッチS1の入力信号がローからハイに切換る。したがって、スイッチS1〜S16は一定の周期で第1抵抗R1への接続が繰返される。
This switch means S is controlled by a clock generator CL and a shift register circuit SF, and its timing chart is shown in FIG.
Sclk is a pulse signal from the clock generator CL, and S1 to S16 are input signals to the switches. Each switch is connected to the wiring connected to the first resistor R1 when the input signal is high, and is connected to the wiring connected to the third resistor R3 when the input signal is low.
The input signal to each switch is switched from low to high when the signal of the clock generator CL rises, and the state is maintained until the next rise. Then, when the signal of the next clock generator CL rises, the signal is switched from high to low. In the present embodiment, the pulse signal of the clock generator CL is sequentially input from S1 to S16 using the shift register circuit SF. Therefore, the input signal of each switch switches from low to high at the timing when the input signal to the previous switch switches from high to low, and then the timing at which the switch input signal switches from high to low. Thus, the input signal of the next switch is switched from low to high. According to this timing chart, the switch S1 is connected to the first resistor R1 in order, and when the input signal to the switch S16 is switched from high to low, the input signal to the switch S1 is switched from low to high. Accordingly, the switches S1 to S16 are repeatedly connected to the first resistor R1 at a constant cycle.

例えば、スイッチS1が第1抵抗R1に接続され、スイッチS2〜S16が第3抵抗に接続されている場合、そのpn接合面積比は1:15となっていないかもしれない。同様にS2が第1抵抗R1に接続され、スイッチS1とS3〜S16が第3抵抗に接続されている場合もそのpn接合面積比が1:15となっていないかもしれない。
しかしながら、16個のスイッチ全てが第1抵抗R1に接続された時間間隔で、第1抵抗R1と第3抵抗R3に接続されるダイオードのpn接合面積を見てみると、各タイミングでのpn接合面積の平均として扱うことができる。各ダイオードD1〜D16は製造公差の範囲内でバラツキは生じているが、平均化されるとそのバラツキは0として扱うことができる。これにより、各ダイオードD1〜D16の製造プロセス上のバラツキは補償されることになる。したがって、所定の設計値に沿ったpn接合面積比でバンドギャップレファレンス回路を構成することができるので、温度補償された基準電圧を発生することができる。
For example, when the switch S1 is connected to the first resistor R1 and the switches S2 to S16 are connected to the third resistor, the pn junction area ratio may not be 1:15. Similarly, when S2 is connected to the first resistor R1 and the switches S1 and S3 to S16 are connected to the third resistor, the pn junction area ratio may not be 1:15.
However, looking at the pn junction area of the diodes connected to the first resistor R1 and the third resistor R3 at the time interval in which all 16 switches are connected to the first resistor R1, the pn junction at each timing It can be treated as the average of the area. Each of the diodes D1 to D16 varies within the range of manufacturing tolerances, but when averaged, the variation can be treated as zero. As a result, variations in the manufacturing process of the diodes D1 to D16 are compensated. Therefore, since the band gap reference circuit can be configured with a pn junction area ratio according to a predetermined design value, a temperature-compensated reference voltage can be generated.

上記の実施例に代えて、次の手法によっても温度補償された基準電圧の発生を実現できる。
まず、各ダイオードD1〜D16が第1抵抗R1にそれぞれ接続される16通りの組み合わせにおいて出力電圧を予め測定する。測定する温度範囲は、このバンドギャップレファレンス回路が使用される動作環境を考慮して設定され、少なくともその下限(低温)と室温と上限(高温)を測定する。これにより、16通りのそれぞれの温度特性を知ることができる。この把握された温度特性から、例えばスイッチS1とスイッチS2のみを所定の時間間隔(一定の周期である必要はない)で切換えたときに、最も温度補償された基準電圧を発生することができるのであれば、この設定に沿ってシフトレジスタ回路SFとクロックジェネレータCLを用いてスイッチ手段Sを制御する。これにより、正確に温度補償された基準電圧を発生させることができる。
あるいは、把握された温度特性から、実仕様に十分見合う温度補償の基準電圧を発生できるのであれば、スイッチ手段Sを固定して用いてもよい。この場合、スイッチ手段Sによる高周波ノイズが発生しないために、ローパスフィルタLPFを設けなくてもよい。構成が簡単化される。
なお、別個に温度センサを設けて、その温度に追随してスイッチ手段Sを制御してもよい。より正確に温度補償された基準電圧や、あるいは温度変化に追随して所望の基準電圧を発生させるなどの利用ができる。
In place of the above-described embodiment, the generation of the temperature-compensated reference voltage can also be realized by the following method.
First, output voltages are measured in advance in 16 combinations in which each of the diodes D1 to D16 is connected to the first resistor R1. The temperature range to be measured is set in consideration of the operating environment in which the band gap reference circuit is used, and at least the lower limit (low temperature), room temperature, and upper limit (high temperature) are measured. As a result, each of the 16 temperature characteristics can be known. From this grasped temperature characteristic, for example, when only the switch S1 and the switch S2 are switched at a predetermined time interval (it is not necessary to have a constant cycle), the most temperature compensated reference voltage can be generated. If so, the switch means S is controlled using the shift register circuit SF and the clock generator CL in accordance with this setting. As a result, it is possible to generate a reference voltage that is accurately temperature compensated.
Alternatively, the switch means S may be fixed and used as long as the temperature compensation reference voltage sufficiently matching the actual specification can be generated from the grasped temperature characteristics. In this case, since the high frequency noise by the switch means S does not generate | occur | produce, it is not necessary to provide the low pass filter LPF. Configuration is simplified.
Note that a temperature sensor may be provided separately, and the switch means S may be controlled following the temperature. It is possible to use the reference voltage with more accurate temperature compensation, or to generate a desired reference voltage following the temperature change.

上記の対策だけでも、従来技術に比して十分に温度補償された基準電圧を発生し得るが、本実施例ではさらに、演算増幅器OP1の内部回路に対しても、より正確に温度補償された基準電圧を発生するための対処を施している。図5に、演算増幅器OP1の内部回路の具体的な構成を示す。
この演算増幅器OP1は、pMOSの第1トランジスタTr1と第2トランジスタTr2と第5トランジスタTr5と第6トランジスタTr6と、nMOSの第3トランジスタTr3と第4トランジスタTr4と第7トランジスタTr7とを備えている。
第1トランジスタTr1は、第1接続点11を介して第3トランジスタTr3と接続している。その第1トランジスタTrと差動対を構成する第2トランジスタTr2は、第2接続点12を介して第4トランジスタTr4と接続している。第3トランジスタTr3と第4トランジスタTr4は、カレントミラー回路を構成している。
Even with the above measures alone, it is possible to generate a reference voltage that is sufficiently temperature compensated as compared with the prior art. However, in this embodiment, the temperature compensation is further accurately performed for the internal circuit of the operational amplifier OP1. Measures are taken to generate a reference voltage. FIG. 5 shows a specific configuration of the internal circuit of the operational amplifier OP1.
The operational amplifier OP1 includes a pMOS first transistor Tr1, a second transistor Tr2, a fifth transistor Tr5, a sixth transistor Tr6, an nMOS third transistor Tr3, a fourth transistor Tr4, and a seventh transistor Tr7. .
The first transistor Tr1 is connected to the third transistor Tr3 via the first connection point 11. The second transistor Tr2 constituting a differential pair with the first transistor Tr is connected to the fourth transistor Tr4 via the second connection point 12. The third transistor Tr3 and the fourth transistor Tr4 constitute a current mirror circuit.

反転端子(−)と非反転端子(+)のいずれかの電位を第1トランジスタTr1と第2トランジスタTr2のゲートに交互に供給する第1スイッチ手段Saを備えている。
第1接続点11と第2接続点12のいずれかの電位を、第3トランジスタTr3と第4トランジスタTr4のゲートに交互に供給する第2スイッチ手段Sbを備えている。
第1接続点11と第2接続点12のいずれかの電位を、第7トランジスタTr7のゲートに交互に供給する第3スイッチ手段Scを備えている。なお、コンデンサC1は発振防止用のコンデンサである。
第5トランジスタTr5と第6トランジスタTr6は定電流発生源であり、いずれのトランジスタにもゲート電圧Vbbが印加されている。
この演算増幅器OP1の各スイッチ手段Sa、Sb、Scは、切換回路SHによって、図4で示したスイッチ手段SのクロックジェネレーターCLのパルス信号に同期して同時に切換る。
First switch means Sa is provided for alternately supplying the potential of either the inverting terminal (−) or the non-inverting terminal (+) to the gates of the first transistor Tr1 and the second transistor Tr2.
Second switch means Sb for alternately supplying the potential of either the first connection point 11 or the second connection point 12 to the gates of the third transistor Tr3 and the fourth transistor Tr4 is provided.
There is provided third switch means Sc for alternately supplying the potential of either the first connection point 11 or the second connection point 12 to the gate of the seventh transistor Tr7. The capacitor C1 is a capacitor for preventing oscillation.
The fifth transistor Tr5 and the sixth transistor Tr6 are constant current generation sources, and the gate voltage Vbb is applied to both transistors.
The switch means Sa, Sb, Sc of the operational amplifier OP1 are simultaneously switched by the switching circuit SH in synchronization with the pulse signal of the clock generator CL of the switch means S shown in FIG.

演算増幅器OP1の内部回路には、対称の位置関係にトランジスタが構成されている。上記の例では、第1トランジスタTr1と第2トランジスタTr2が対称の位置関係にあり、第3トランジスタTr3と第4トランジスタTr4が対称の位置関係に構成されている。理想的には、対称の位置関係のトランジスタは同一の構造であることが望まれるが、実際には製造プロセス上のバラツキが存在するために、そのバラツキを補償するためにオフセット電圧を印加する必要がある。このオフセット電圧は、バンドギャップレファレンス回路の設計値に影響を与えるので、このオフセット電圧が不安定であれば、当然にバンドギャップレファレンス回路の温度補償が難しくなる。
本実施例では、各スイッチ手段Sa、Sb、Scを用いて経時的に切換え、その平均化によって実質的な対象性を実現することでオフセット電圧を印加しなくてもよい状態を実現している。したがって、オフセット電圧を考慮することなく、バンドギャップレファレンス回路を構成することができ、より正確に温度補償された基準電圧を供給可能にしている。
Transistors are configured in a symmetrical positional relationship in the internal circuit of the operational amplifier OP1. In the above example, the first transistor Tr1 and the second transistor Tr2 are in a symmetrical positional relationship, and the third transistor Tr3 and the fourth transistor Tr4 are configured in a symmetrical positional relationship. Ideally, it is desirable that the transistors in the symmetrical positional relationship have the same structure. However, since there is actually a variation in the manufacturing process, it is necessary to apply an offset voltage to compensate for the variation. There is. Since this offset voltage affects the design value of the bandgap reference circuit, if this offset voltage is unstable, naturally it becomes difficult to compensate the temperature of the bandgap reference circuit.
In the present embodiment, the switch means Sa, Sb, Sc is used to switch over time, and realizes a state where it is not necessary to apply an offset voltage by realizing a substantial object by averaging. . Therefore, the band gap reference circuit can be configured without considering the offset voltage, and the reference voltage compensated for temperature more accurately can be supplied.

図6には、本実施例によって発生する基準電圧の実測値が示されており、縦軸が基準電圧の大きさであり、横軸が時間である。
図示S1は、スイッチS1が第1抵抗R1に接続されているときに発生する基準電圧である。次のタイミングでスイッチS2が第1抵抗R1に接続されると、基準電圧の大きさは、図中のS2となる。このように、各スイッチが切換るタイミングで発生する基準電圧を見てみると、各ダイオードのバラツキにより、発生する基準電圧の大きさは大きく変動することが分かる。
本実施例では、このスイッチの切換えが極めて短い間隔で切換るために、実質的に発生する基準電圧の大きさは、その平均化された基準電圧として現れる(図中の破線)。
LPFフィルタ通過後の基準電圧は極めて安定しており、温度補償された基準電圧を発生することができる。
FIG. 6 shows an actual measurement value of the reference voltage generated by this embodiment, where the vertical axis represents the magnitude of the reference voltage and the horizontal axis represents time.
S1 in the figure is a reference voltage generated when the switch S1 is connected to the first resistor R1. When the switch S2 is connected to the first resistor R1 at the next timing, the magnitude of the reference voltage is S2 in the figure. Thus, looking at the reference voltage generated at the timing when each switch switches, it can be seen that the magnitude of the generated reference voltage varies greatly due to variations in each diode.
In this embodiment, since the switching of the switches is performed at an extremely short interval, the substantially generated reference voltage magnitude appears as the averaged reference voltage (broken line in the figure).
The reference voltage after passing through the LPF filter is very stable, and a temperature-compensated reference voltage can be generated.

図7には、雰囲気温度を変化させたときの基準電圧を大きさが示されている。本実施例の結果は実線で示されている。なお、比較例として、スイッチ手段(S、Sa、Sb、Sc)を設けない場合の結果を破線で示している。
実線で示されている本実施例では、雰囲気温度が変化した場合でもほぼ同一の基準電圧を発生している。温度変化に無関係であり、つまり温度補償された一定の基準電圧を発生している。一方、スイッチ手段(S、Sa、Sb、Sc)を設けていない場合の結果(従来技術に相当する)では、温度変化に対して発生する基準電圧が大きく変化している。温度補償されず、一定の基準電圧を発生できていない。
このように、本実施例の技術を用いると温度補償された基準電圧を供給することを実現できる。
FIG. 7 shows the magnitude of the reference voltage when the ambient temperature is changed. The result of this example is shown by a solid line. As a comparative example, the result when the switch means (S, Sa, Sb, Sc) is not provided is indicated by a broken line.
In the present embodiment shown by the solid line, substantially the same reference voltage is generated even when the ambient temperature changes. A constant reference voltage that is independent of temperature change, that is, temperature compensated, is generated. On the other hand, in the result when the switch means (S, Sa, Sb, Sc) is not provided (corresponding to the prior art), the reference voltage generated with respect to the temperature change greatly changes. Temperature compensation is not performed and a constant reference voltage cannot be generated.
As described above, when the technique of this embodiment is used, it is possible to provide a temperature-compensated reference voltage.

図8は実施例の一つの変形例であり、電源電圧Vccからの基準電圧VBGRを発生するバンドギャップレファレンス回路の一例である。複数のダイオード(D11〜D116)のアノードに電源電圧Vccが供給されており、その複数のダイオードがスイッチ手段によって、第1抵抗R11と第3抵抗R13に接続するタイミングが切換っている。
この場合も、上述した実施例と同様の作用効果によって温度補償された基準電圧を発生することができる。
FIG. 8 shows a modification of the embodiment, which is an example of a band gap reference circuit that generates the reference voltage V BGR from the power supply voltage Vcc. The power supply voltage Vcc is supplied to the anodes of the plurality of diodes (D11 to D116), and the timing at which the plurality of diodes are connected to the first resistor R11 and the third resistor R13 is switched by the switch means.
Also in this case, the temperature compensated reference voltage can be generated by the same effect as the above-described embodiment.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書中では、ダイオードの特性のバラツキが製造公差に起因するpn接合面積のバラツキとして説明しているが、このダイオードの特性のバラツキの原因はpn接合面積のバラツキに限らず、例えばpn接合部の不純物濃度分布や応力分布などによっても生じる。これらの原因に対しても、本発明の技術を利用することで温度補償された基準電圧を発生することができる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
Further, in this specification, the variation in the characteristics of the diode is described as the variation in the pn junction area due to manufacturing tolerances, but the cause of the variation in the characteristics of the diode is not limited to the variation in the pn junction area. This also occurs due to the impurity concentration distribution and stress distribution of the pn junction. For these causes, the temperature compensated reference voltage can be generated by using the technique of the present invention.
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of purposes at the same time, and has technical utility by achieving one of the purposes.

第1実施例のバンドギャップリファレンス回路を示す(1)。1 shows a bandgap reference circuit of a first embodiment (1). 第1実施例のDAC内部回路を示す。1 shows a DAC internal circuit of a first embodiment. 第1実施例のバンドギャップリファレンス回路を示す(2)。2 shows a bandgap reference circuit of the first embodiment (2). クロックジェネレータとスイッチ手段のタイミングチャートを示す。The timing chart of a clock generator and a switch means is shown. 第1実施例の演算増幅器の内部回路を示す。1 shows an internal circuit of an operational amplifier according to a first embodiment. 発生する基準電圧と時間との関係を示す。The relationship between the generated reference voltage and time is shown. 異なる雰囲気温度下での基準電圧の大きさを示す。Indicates the magnitude of the reference voltage under different ambient temperatures. 第1実施例の変形例の一例を示す。An example of the modification of 1st Example is shown. 従来のバンドギャップリファレンス回路の一例を示す。An example of a conventional band gap reference circuit is shown.

符号の説明Explanation of symbols

OP:演算増幅器
SF:シフトレジスタ回路
CL:クロックジェネレータ
R1、2、3:抵抗
S1〜S16:スイッチ
D1〜D16:ダイオード
LPF:ローパスフィルタ
Tr1、2、5、6:p型MOSFET
Tr3、4、7:n型MOSFET
OP: operational amplifier SF: shift register circuit CL: clock generator R1, 2, 3: resistors S1 to S16: switches D1 to D16: diode LPF: low-pass filters Tr1, 2, 5, 6: p-type MOSFET
Tr3, 4, 7: n-type MOSFET

Claims (4)

演算増幅器と、
一端は演算増幅器の出力端子に接続され、他端は演算増幅器の非反転端子に接続されている第1抵抗と、
一端は演算増幅器の出力端子に接続され、他端は演算増幅器の反転端子と第3抵抗の一端に共通接続されている第2抵抗と、
前記第1抵抗の他端と前記第3抵抗の他端にスイッチ手段を介して接続されている複数のダイオードとを備え、
スイッチ手段は、複数のダイオードを所定の分割比となるように2グループに選別するとともに、一方のダイオード群で形成される並列回路を第1抵抗の他端に接続し、他方のダイオード群で形成される並列回路を第3抵抗の他端に接続し、第1抵抗と第3抵抗に接続されるダイオード群を時間とともに切換えてゆくことを特徴とするバンドギャップレファレンス回路。
An operational amplifier;
A first resistor having one end connected to the output terminal of the operational amplifier and the other end connected to the non-inverting terminal of the operational amplifier;
One end connected to the output terminal of the operational amplifier, the other end connected in common to the inverting terminal of the operational amplifier and one end of the third resistor;
A plurality of diodes connected to the other end of the first resistor and the other end of the third resistor via switch means;
The switch means selects a plurality of diodes into two groups so as to have a predetermined division ratio, and connects a parallel circuit formed by one diode group to the other end of the first resistor and forms the other diode group. A band gap reference circuit characterized in that a parallel circuit to be connected is connected to the other end of the third resistor and the diode group connected to the first resistor and the third resistor is switched over time.
クロックジェネレータとシフトレジスタ回路をさらに備え、
クロックジェネレータからのパルス信号に基づいて、スイッチ手段に備えられている各スイッチへの入力信号のハイ・ローが切換るとともに、そのパルス信号が供給される各スイッチが、シフトレジスタ回路によって切換えられてゆくことを特徴とする請求項1のバンドギャップレファレンス回路。
A clock generator and a shift register circuit;
Based on the pulse signal from the clock generator, the input signal to each switch provided in the switch means is switched between high and low, and each switch to which the pulse signal is supplied is switched by the shift register circuit. 2. The bandgap reference circuit according to claim 1, wherein:
前記演算増幅器が、
第1トランジスタと、
その第1トランジスタと差動対を構成する第2トランジスタと、
第1トランジスタと第1接続点を介して接続している第3トランジスタと、
第2トランジスタと第2接続点を介して接続している第4トランジスタと、
反転端子の電位を第1トランジスタのゲートに供給するときは、非反転端子の電位を第2トランジスタのゲートに供給し、反転端子の電位を第2トランジスタのゲートに供給するときは非反転端子の電位を第1トランジスタゲート供給可能な第1スイッチ手段と、
第1接続点と第2接続点のいずれかの電位を、第3トランジスタと第4トランジスタのゲートに交互に供給可能な第2スイッチ手段と、
第1接続点と第2接続点のいずれかの電位を、出力端子に交互に供給可能な第3スイッチ手段と、
第1スイッチ手段と、第2スイッチ手段と、第3スイッチ手段を同位相で切換える切換回路と、
を備えることを特徴とする請求項2のバンドギャップレファレンス回路。
The operational amplifier is
A first transistor;
A second transistor constituting a differential pair with the first transistor;
A third transistor connected to the first transistor via a first connection point;
A fourth transistor connected to the second transistor via a second connection point;
When the potential of the inverting terminal is supplied to the gate of the first transistor, the potential of the non-inverting terminal is supplied to the gate of the second transistor, and when the potential of the inverting terminal is supplied to the gate of the second transistor, First switch means capable of supplying a potential to the first transistor gate;
Second switch means capable of alternately supplying the potential of either the first connection point or the second connection point to the gates of the third transistor and the fourth transistor;
Third switch means capable of alternately supplying the potential of either the first connection point or the second connection point to the output terminal;
A switching circuit for switching the first switch means, the second switch means, and the third switch means in the same phase;
The band gap reference circuit according to claim 2, further comprising:
演算増幅器と、
一端は演算増幅器の出力端子に接続され、他端は演算増幅器の非反転端子に接続されている第1抵抗と、
一端は演算増幅器の出力端子に接続され、他端は演算増幅器の反転端子と第3抵抗の一端に共通接続されている第2抵抗と、
前記第1抵抗の他端と前記第3抵抗の他端にスイッチ手段を介して接続されている複数のダイオードとを備え、
スイッチ手段は、複数のダイオードを所定の分割比となるように2グループに選別するとともに、一方のダイオード群で形成される並列回路を第1抵抗の他端に接続し、他方のダイオード群で形成される並列回路を第3抵抗の他端に接続することを特徴とするバンドギャップレファレンス回路。
An operational amplifier;
A first resistor having one end connected to the output terminal of the operational amplifier and the other end connected to the non-inverting terminal of the operational amplifier;
One end connected to the output terminal of the operational amplifier, the other end connected in common to the inverting terminal of the operational amplifier and one end of the third resistor;
A plurality of diodes connected to the other end of the first resistor and the other end of the third resistor via switch means;
The switch means selects a plurality of diodes into two groups so as to have a predetermined division ratio, and connects a parallel circuit formed by one diode group to the other end of the first resistor and forms the other diode group. A bandgap reference circuit, wherein the parallel circuit is connected to the other end of the third resistor.
JP2004075741A 2004-03-17 2004-03-17 Band gap reference circuit Expired - Fee Related JP4342352B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004075741A JP4342352B2 (en) 2004-03-17 2004-03-17 Band gap reference circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004075741A JP4342352B2 (en) 2004-03-17 2004-03-17 Band gap reference circuit

Publications (2)

Publication Number Publication Date
JP2005267003A JP2005267003A (en) 2005-09-29
JP4342352B2 true JP4342352B2 (en) 2009-10-14

Family

ID=35091515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004075741A Expired - Fee Related JP4342352B2 (en) 2004-03-17 2004-03-17 Band gap reference circuit

Country Status (1)

Country Link
JP (1) JP4342352B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5461944B2 (en) * 2009-10-05 2014-04-02 凸版印刷株式会社 AD converter provided with band gap reference circuit, and adjustment method of band gap reference circuit
US8324881B2 (en) * 2010-04-21 2012-12-04 Texas Instruments Incorporated Bandgap reference circuit with sampling and averaging circuitry
CN108279727B (en) * 2017-12-25 2021-09-21 南京中感微电子有限公司 Improved current generating circuit
CN115185324B (en) * 2021-04-07 2023-12-29 华大半导体有限公司 Voltage regulating circuit of band-gap reference voltage source

Also Published As

Publication number Publication date
JP2005267003A (en) 2005-09-29

Similar Documents

Publication Publication Date Title
US6836160B2 (en) Modified Brokaw cell-based circuit for generating output current that varies linearly with temperature
TWI451697B (en) Very low power analog compensation circuit
US20070252573A1 (en) Reference voltage generator circuit
JP4603378B2 (en) Reference voltage circuit
CN1848667A (en) Ring oscillator for compensating voltage source offset
US6584380B1 (en) Approximate third-order function generator, temperature compensation quartz oscillation circuit made by using the same, and temperature compensation method
JPH11154833A (en) Voltage/current conversion circuit
JP4342352B2 (en) Band gap reference circuit
EP2034381A1 (en) Temperature sensitive circuit
US6509783B2 (en) Generation of a voltage proportional to temperature with a negative variation
CN211956253U (en) Temperature compensation band gap reference circuit
JPS6331804B2 (en)
JPH08161414A (en) Circuit with total transfer function
JP5233754B2 (en) Temperature sensor and oscillation circuit having the temperature sensor
CN110879626A (en) Reference circuit under low power supply voltage
JPH042295A (en) Asymmetry signal generating circuit
KR900008046B1 (en) Comparator
JPH08339232A (en) Reference voltage circuit
CN111064453B (en) Voltage comparator
US20020044005A1 (en) Generation of a voltage proportional to temperature with stable line voltage
JP4674947B2 (en) Constant voltage output circuit
CN110597346A (en) Low-temperature floating band gap reference voltage source circuit
JP3129974B2 (en) Function generator
CN116700422B (en) Single bipolar transistor floating band gap reference circuit
EP1253499B1 (en) Current reference circuit for low supply voltages

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090630

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090707

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4342352

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130717

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees