JP4336849B2 - コンピュータシステム,入出力制御装置,及びコンピュータシステム動作方法 - Google Patents

コンピュータシステム,入出力制御装置,及びコンピュータシステム動作方法 Download PDF

Info

Publication number
JP4336849B2
JP4336849B2 JP2004366929A JP2004366929A JP4336849B2 JP 4336849 B2 JP4336849 B2 JP 4336849B2 JP 2004366929 A JP2004366929 A JP 2004366929A JP 2004366929 A JP2004366929 A JP 2004366929A JP 4336849 B2 JP4336849 B2 JP 4336849B2
Authority
JP
Japan
Prior art keywords
input
output
output device
access
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004366929A
Other languages
English (en)
Other versions
JP2006172326A (ja
Inventor
竜太 新野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2004366929A priority Critical patent/JP4336849B2/ja
Publication of JP2006172326A publication Critical patent/JP2006172326A/ja
Application granted granted Critical
Publication of JP4336849B2 publication Critical patent/JP4336849B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Computer And Data Communications (AREA)

Description

本発明は,コンピュータシステム,入出力制御装置,及びコンピュータシステム動作方法に関し,特に,コンピュータシステムに設けられる入出力装置や入出力バスの障害に適切に対処するための技術に関する。
高い信頼性が求められるコンピュータシステム,例えば,サーバでは,その入出力装置や入出力バスに障害が発生しても,障害がコンピュータシステムの全体の動作に波及しないことが重要である。障害の影響が波及する範囲を局所化することは,システムの破壊を防止し,更に,データ保護のために有効である。
障害の影響が波及する範囲を局所化するための一つの方法が,入出力装置や入出力バスに障害が発生したときに,当該入出力装置や当該入出力バスへのデータアクセスを全て拒絶する技術である。特開平8−194651号公報は,このような技術を実現するためのバスコントローラを開示している。公知のそのバスコントローラは,障害が発生したときに,入出力バスを完全に閉塞し(即ち,入出力バスの動作を停止させ),更に,障害報告線を介して上位機構(例えば,プロセッサ)に障害を報告する。これにより,当該バスコントローラは,障害が発生したときのデータ保護を実現している。
特開平8−194651号公報
しかしながら,この技術には,下記の2つの課題がある。第1の課題は,入出力バスが閉塞されるために,入出力装置に障害が発生したときに入出力装置へのアクセスが全くできないことである。公知のバスコントローラでは,入出力バスが閉塞されている状態で入出力装置に設けられているレジスタへのアクセスを行い,障害が発生している原因をプロセッサから調査することができない。
第2の課題は,入出力装置のレジスタの中にはデータ要求に応答しないと,入出力装置へのアクセスを閉塞したとしてもコンピュータシステムの全体を停止させてしまうものがある,ということである。障害が発生した場合に,入出力装置へのアクセスを単純に破棄したとしても,コンピュータシステムの動作を維持するためには充分でない。
上記の課題を解決するために,本発明は,以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には,[特許請求の範囲]の記載と[発明を実施するための最良の形態]の記載との対応関係を明らかにするために,[発明を実施するための最良の形態]で使用される番号・符号が付加されている。但し,付加された番号・符号は,[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明によるコンピュータシステム(1)は,上位装置(2,3)と,入出力装置(5)と,システムバス(6)を介して上位装置(2,3)に接続され,入出力バス(7)を介して入出力装置(5)に接続されている入出力制御装置(4)とを具備する。入出力制御装置(4)は入出力装置(5)に障害が発生したとき,その障害の内容に応じて入出力装置(5)を閉塞状態と仮閉塞状態とを含む群のうちから選択された一の状態に設定するように構成されている。更に,入出力制御装置(4)は,入出力装置(5)を閉塞状態に設定した場合には,上位装置(2,3)と入出力装置(5)との間のアクセスを全て破棄し,入出力装置(5)を仮閉塞状態に設定した場合には,上位装置(2,3)と入出力装置(5)との間のアクセスのうち所定の条件を満足するものを許可し,満足しないものを破棄するように構成されている。
このようなコンピュータシステムでは,入出力装置(5)に障害が発生しても,入出力装置(5)へのアクセスが可能であるため,入出力装置(5)の障害の原因を調査することが容易である。しかも,上位装置(2,3)と入出力装置(5)との間のアクセスが所定の条件を満足するものに制限されるため,該所定の条件を適切に設定することにより,データの不所望な破壊を防止することができる。これは,コンピュータシステムの全体の動作の停止を抑制するために有効である。
好適には,入出力制御装置(4)は,入出力装置(5)に設けられているレジスタのうちのコピー対象部分に保持されている値のコピーを保持する擬似入出力レジスタ(16)を備えることが好ましい。この場合,入出力制御装置(4)は,入出力装置(5)に障害が発生していない場合,入出力装置(5)を通常状態に設定するように構成される。入出力制御装置(4)は,入出力装置(5)が通常状態に設定され,且つ,入出力装置(5)のコピー対象部分への書き込み要求があった場合,書き込み要求を入出力装置(5)に加えて擬似入出力レジスタ(16)に転送するように構成され,更に,擬似入出力レジスタ(16)は,書き込み要求に応答して,それが保持する値を書き換えるように構成される。
このようなコンピュータシステムでは,入出力装置(5)が閉塞状態又は仮閉塞状態に設定され,且つ,入出力装置(5)のコピー対象部分へのデータ要求があった場合に,擬似入出力レジスタ(16)を用いてデータ要求に要求されている値を記述した応答を生成することが可能である。これは,コンピュータシステムの動作を維持するために有効である。
本発明によれば,入出力装置に障害が発生した場合に入出力装置へのアクセスが可能でありながら,その全体の動作の停止も抑制できるコンピュータシステムを提供することができる。
また,本発明によれば,入出力装置に障害が発生した場合に,当該入出力装置へのアクセスが破棄されても,その動作を維持することが可能なコンピュータシステムを提供することができる。
以下,添付図面を参照しながら,本発明によるコンピュータシステムの実施の一形態が説明される。
第1 全体構成
図1に示されているように,本発明の実施の一形態に係るコンピュータシステム1は,プロセッサ2と,メモリ3と,入出力制御装置4と,入出力装置5(たとえば,キーボードやディスプレイ装置),と,システムバス6と,入出力バス7とを備えている。プロセッサ2及びメモリ3は,システムバス6を介して入出力制御装置4に接続されており,入出力制御装置4は,入出力バス7を介して入出力装置5に接続されている。システムバス6に接続されているプロセッサ2及びメモリ3は,以下において,「上位装置」と呼ばれることがある。入出力装置5には,その動作を制御するために使用されるレジスタ5aが設けられている。レジスタ5aは,最も典型的には,制御レジスタ,状態レジスタ,及びデータレジスタを含んで構成される。なお,図1では,プロセッサ2及びメモリ3がそれぞれ一つずつしか図示されていないが,これらの構成要素は,コンピュータシステム1に複数設けられ得ることに留意されたい。同様に,入出力装置5は,通常,一つの入出力制御装置4あたりに複数設けられ得ることに留意されたい。
入出力制御装置4は,上位装置(即ち,プロセッサ2及びメモリ3)と入出力装置5との間のアクセスを制御するためのものである。本実施の形態に係るコンピュータシステムの特徴の一つは,かかる入出力制御装置4が,入出力装置5のそれぞれを「通常状態」,「閉塞状態」,及び「仮閉塞状態」のうちから選択された所望の状態に設定可能であるように構成されていることである。「通常状態」とは,該当する入出力装置5と上位装置との間のアクセスが制限されない状態をいう。「閉塞状態」とは,該当する入出力装置5と上位装置との間のアクセスが,全く許可されない状態をいう。「仮閉塞状態」とは,該当の入出力装置5とシステムバス6に接続されている上位装置との間のアクセスが,ある条件を満足するものについては許可され,当該条件を満足しないものについては許可されない状態をいう。後述されるように,各入出力装置5が「仮閉塞状態」に設定可能であることは,不所望なデータ破壊を防止しながら障害が発生した入出力装置5の情報を取得可能にするために有用である。
各入出力装置5の状態は,入出力装置5及び入出力バス7における障害の発生状況に応じて選択される。好適な実施形態では,入出力装置5及び入出力バス7に何の障害も発生していない場合には,全ての入出力装置5が「通常状態」に設定される。更に,全ての入出力装置5に関わる障害,例えば,入出力バス7の異常が発生した場合には,全ての入出力装置5が「閉塞状態」に設定される。一方,入出力装置5の個々にのみ関わる障害が発生した場合には,該当する入出力装置5が「仮閉塞状態」に設定される;他の入出力装置5は「通常状態」のままである。
以下では,入出力制御装置4の構成が詳細に説明される。
第2 入出力制御装置の構成
入出力制御装置4は,ルータ11と,入出力制御回路12と,タイマー13と,障害検出回路14と,入出力状態レジスタ15と,擬似入出力レジスタ16と,ウインドウ17とを備えている。
ルータ11は,それに接続されている回路(本実施の形態では,システムバス6,入出力制御回路12,擬似入出力レジスタ16,及びウインドウ17)からデータを受け取ったとき,受け取ったデータを適切な行き先に渡す機能を有している。データの行き先は,データの種類,及び入出力状態レジスタ15の内容に応じて決定される。
入出力制御回路12は,ルータ11と入出力バス7の間でデータ転送を行うためのものである。入出力制御回路12は,当該データ転送を監視して特定のデータ転送を破棄するように構成されている。破棄されるデータ転送は,入出力状態レジスタ15の内容に依存している。後述されるように,このような入出力制御回路12の機能は,「閉塞状態」及び「仮閉塞状態」の実現に重要な役割を果たしている。
入出力制御回路12は,加えて,タイムアウトエラーの発生を検出する機能を有している。タイムアウトエラーの検出には,タイマー13が使用される。入出力制御回路12は,応答を必要とするデータ要求が当該入出力制御回路12を通過する際,通過した時刻をタイマー13を用いて計測し,計測された通過時刻を,それに用意されているメモリに保存する。加えて,入出力制御回路12は,そのデータ要求に対する応答が当該入出力制御回路12を通過する時刻をタイマー13を用いて計測する。入出力制御回路12は,データ要求の通過時刻の後,対応する応答が所定の時間以内に帰ってこない場合,タイムアウトエラーが発生したと判断する。
障害検出回路14は,入出力制御回路12を通過するデータ転送を監視して,入出力装置5及び入出力バス7における障害の発生を検出する。障害の発生を検知した場合,障害検出回路14は,その障害の内容に応じて各入出力装置5を「通常状態」,「閉塞状態」及び「仮閉塞状態」のいずれに設定するかを決定する。例えば,ある入出力装置5に障害があることを検出した場合,障害検出回路14は,当該入出力装置5を「閉塞状態」及び「仮閉塞状態」のいずれに設定するかを決定する;他の入出力装置5は,「通常状態」のままで維持される。障害検出回路14は,障害の内容と,それに関連する入出力装置5が設定されるべき状態を設定した設定情報を保持しており,その設定情報を参照して,各入出力装置5の状態を決定する。
入出力状態レジスタ15は,障害検出回路14によって決定された各入出力装置5の状態を保持するための記憶装置である。入出力状態レジスタ15は,各入出力装置5の状態を示すレジスタ値を保持しており,そのレジスタ値をルータ11及び入出力制御回路12に供給する。入出力状態情報15aは,ルータ11がデータの行き先を決定するために使用され,更に,入出力制御回路12がデータ転送を許可するか否かを判断するために使用される。
擬似入出力レジスタ16は,入出力装置5に設けられているレジスタ5aのうち,少なくとも一部分に保持されている値のコピーを保持している。レジスタ5aのうち,その値のコピーが擬似入出力レジスタ16に用意されている部分を,以下では,コピー対象部分という。この擬似入出力レジスタ16は,ある入出力装置5が「閉塞状態」,又は「仮閉塞状態」に設定された時に,当該入出力装置5のレジスタ5aに保持されている値のうち,必要な値を取得可能にするためのものである。言い換えれば,擬似入出力レジスタ16は,システムバス6に接続されている上位装置に「閉塞状態」,又は「仮閉塞状態」に設定された入出力装置5を擬似的に認識させる役割を果たしている。これを実現するために,ある入出力装置5が「通常状態」に設定されているときに,当該入出力装置5のレジスタ5aのコピー対象部分への書き込み要求があった時には,その書き込み要求は当該入出力装置5のみならず,ルータ11を介して擬似入出力レジスタ16にも転送される。擬似入出力レジスタ16は,該書き込み要求に応じて,それが保持する値を更新する。
ウインドウ17は,「仮閉塞状態」に設定されている入出力装置5へのアクセスを制御するための機能ブロックであり,小規模な回路で構成される。入出力制御回路12は,「仮閉塞状態」に設定されている入出力装置5への要求については,ウインドウ17を経由する要求しか許容しないように構成されている。より具体的には,ウインドウ17は,ルータ11を介してシステムバス6に接続されている装置から「仮閉塞状態」に設定されている入出力装置5に転送されるべき要求を受け取ると,その要求にフラグを付加してルータ11に送り返す。ルータ11は,その要求を入出力制御回路12に転送する。入出力制御回路12は,ルータ11から受け取った要求の送信先が「仮閉塞状態」に設定されている入出力装置5である場合には,その要求に,ウインドウ17によってフラグが付加されているかを判断する。フラグが付加されている場合には,入出力制御回路12は,当該要求を送信先に指定されている入出力装置5に転送する。そうでない場合には,入出力制御回路12は,当該要求を破棄する。
ただし,ウインドウ17を経由するアクセスは,通常のオペレーティングシステム(operating system)やドライバには許されないようになっている;ウインドウ17を経由するアクセスは,入出力装置5のログを採取する等の特殊用途のために使用されるシステムソフトウェアにのみ許容されている。
このような機能は,ウインドウ17に特殊なアドレスを割り当て,更に,特殊用途のために使用されるシステムソフトウェアにのみ,その特殊なアドレスを指定することを許容することによって実現されている。
より具体的には,コンピュータシステム1の内部で使用されるアドレスは,上位アドレスと下位アドレスとで構成される。下位アドレスは,アクセスの送信先をコンピュータシステム1の構成要素のうちから指定するアドレスである。例えば,特定の入出力装置5に要求を送信する場合には,当該要求には,その入出力装置5に割り当てられたアドレスが付与される。一方,上位アドレスは,アクセスをウインドウ17に転送するために使用される特殊なアドレスである。上位アドレスによってウインドウ17が指定されている場合,ルータ11は,下位アドレスに無関係にアクセスをウインドウ17に引き渡す。ウインドウ17は,そのアクセスを受け取ると,上位アドレスをウインドウ17を指定しないものに書き換え,更に,上述のフラグを付加した上で,当該アクセスをルータ11に転送する。ルータ11は,上位アドレスが書き換えられたアクセスを下位アドレスに指定された送信先に応じて転送する。
加えて,コンピュータシステム1の上位アドレスによってウインドウ17を指定することは,特殊用途のために使用されるシステムソフトウェアにのみ許容されている;通常のオペレーティングシステムやドライバでは,上位アドレスによってウインドウ17を指定することは許されない。このようなアドレス割り当てを使用することにより,特殊用途のために使用されるシステムソフトウェアにのみウインドウ17を経由するアクセスを許容することができる。
第3 コンピュータシステムの動作
上述のように,コンピュータシステム1は,入出力装置5及び入出力バス7の障害の発生の有無を監視し,更に,発生した障害の内容に応じて入出力装置5の状態を設定するように構成されている。以下では,障害の検出と入出力装置5の状態の設定のための動作手順が説明される。
システムバス6に接続された上位装置(例えば,プロセッサ2)から入出力装置5にデータアクセスの要求があると,アクセスの種類と,そのアクセスの送信先である入出力装置5を識別する情報と,その要求があった時刻(即ち,上述の通過時刻)とが,入出力制御回路12の内部に記録される。通過時刻は,タイマー13を用いて計測される。
このアクセスに対する応答が不正であることを障害検出回路14が検出した場合,障害検出回路14は,そのアクセスの送信先である入出力装置5に障害が発生したと判断する。例えば,タイマー13を用いた計測により,該アクセスに対する応答が入出力制御回路12に,一定時間以内に帰ってこなかったことが検出された場合,障害検出回路14は,当該入出力装置5に障害が発生したと判断する。
続いて障害検出回路14は,発生した障害の内容に応じて,入出力装置5を「閉塞状態」又は「仮閉塞状態」の何れかに設定する。発生した障害が当該入出力装置5の個別の異常に起因すると判断した場合,障害検出回路14は,当該入出力装置5を「仮閉塞状態」に設定し,一方,発生した障害が全ての入出力装置5に関わる異常,例えば,入出力バス7の障害に起因すると判断した場合,障害検出回路14は,全ての入出力装置5を「閉塞状態」に設定する。更に障害検出回路14は,入出力状態レジスタ15に保持されているレジスタ値を、更新された入出力装置5の状態に対応するように書き換える。
ある入出力装置5が「仮閉塞状態」に設定されると,その入出力装置5とシステムバス6に接続されている上位装置との間のデータ転送が,入出力制御回路12の動作によって一部制限される。これは,障害が発生している入出力装置5が,不正なデータ要求を行い,このデータ要求によって,コンピュータシステム1が破壊されることを防止するためである。例えば,不正なデータ要求により,メモリ3に保存されているデータが破壊されることは防止されなくてはならない。このため,「仮閉塞状態」に設定された入出力装置5は,コンピュータシステム1全体の障害を生じさせ得るようなデータ転送を行うことを許可されない。このようなデータ転送が要求された場合,入出力制御回路12は,そのデータ転送を破棄する。
より具体的には,入出力制御回路12は,ある入出力装置5が「仮閉塞状態」に設定されていることを入出力状態レジスタ15のレジスタ値から認識すると,当該入出力装置5から上位装置へのアクセス(即ち、要求及び応答)のうち、書き込み要求を全て破棄する。書き込み要求が破棄された場合,入出力制御回路12は,その書き込み要求の送信元にエラーを返す。一方,入出力装置5から上位装置への読み出し要求,及び応答については,入出力制御回路12は,これらをルータ11を介して上位装置に転送する。これは,読み出し要求,及び応答は,コンピュータシステム1を破壊させることがないからである。
加えて,上位装置から入出力装置5へのアクセス(即ち、要求及び応答)については,入出力制御回路12は,下記のように対処する。入出力制御回路12は,応答をそのまま通過させる。一方,要求については,入出力制御回路12は,一度ウインドウ17を経由したものでないと通過させない。要求がウインドウ17を経由したものであるか否かの判断は,当該要求に,ウインドウ17によって付加されるフラグによって行われる。入出力制御回路12は,要求にフラグが付加されている場合,当該要求がウインドウ17を経由したものであると判断し,その要求を送信先の入出力装置5に転送する。要求にフラグが付加されていない場合,入出力制御回路12は,当該要求を破棄し,更に,その要求の送信元にエラーを返す。
上述されているように,ウインドウ17を経由する要求を発行することは,例えば,入出力装置5のログの採取等のような特殊用途のシステムソフトウェアにのみ許されていることに留意されたい;通常のオペレーティングシステムやドライバでは,ウインドウ17を経由する要求を発行することは許容されていない。したがって,通常のオペレーティングシステムやドライバは,「仮閉塞状態」の入出力装置5(言い換えれば,障害が発生している入出力装置5)に要求を送信することはできない。このような機構は,コンピュータシステム1の保護のために有用である。
図2,図3は,プロセッサ2から「仮閉塞状態」に設定されている入出力装置5を送信先とする要求が送信されたときの,コンピュータシステム1の動作を示すタイムチャートである。図2は,ウインドウ17を経由しないような読み出し要求が送信されたとき(即ち,通常のオペレーティングシステムやドライバにより,入出力装置5を送信先とする要求が送信されたとき)の動作であり,図3は,ウインドウ17を経由するような読み出し要求が発行されたときの動作である。
図2に示されているように,ウインドウ17を経由しないような読み出し要求が送信され(ステップS01),ルータ11を介して入出力制御回路12に到達すると(ステップS02),その読み出し要求は,入出力制御回路12によって破棄される。読み出し要求を破棄した後,入出力制御回路12は,読み出し要求の送信元であるプロセッサ2を送信先とするエラー応答を発行する(ステップS03)。エラー応答は,ルータ11を介してプロセッサ2に転送される(ステップS04)。
一方,ウインドウ17を経由するような読み出し要求(即ち,上位アドレスでウインドウ17を指定する読み出し要求)がプロセッサ2によって発行されると(ステップS11),ルータ11は,その読み出し要求をウインドウ17に転送する(ステップS12)。ウインドウ17は,その読み出し要求の上位アドレスを,ウインドウ17を指定しない上位アドレスに変換し,更に,フラグを付加して,ルータ11に送り返す(ステップS13)。ルータ11は,フラグが付加された読み出し要求を入出力制御回路12に転送する(ステップS14)。入出力制御回路12は,その読み出し要求を通過させ,入出力バス7を介して送信先の入出力装置5に転送する(ステップS15)。送信先の入出力装置5は,当該読み出し要求に対する応答を,プロセッサ2を送信先として発行する(ステップS16)。その応答は,入出力制御回路12,及びルータ11を介して,プロセッサ2に返される(ステップS17,18)。入出力制御回路12は,入出力装置5からシステムバス6に接続されている上位装置への応答を,そのまま通過させるように設計されていることに留意されたい。
入出力装置5の障害の程度によっては,読み出し要求を入出力バス7に出力した後,当該読み出し要求に対する応答が帰ってこない場合もあり得る。この場合,障害検出回路14は,当該入出力装置5に致命的な障害が発生したと判断し,当該入出力装置5を「閉塞状態」に設定する。入出力装置5が「閉塞状態」に設定された後は,入出力制御回路12は,当該入出力装置5へのアクセスを全て破棄する。
「閉塞状態」,「仮閉塞状態」に設定されている入出力装置5を,「通常状態」に設定し直す手段としては,典型的には,コンピュータシステム1のリセットが利用され得る。コンピュータシステム1がリセットされると,全ての入出力装置5が「通常状態」に設定される。
ある入出力装置5が「仮閉塞状態」及び「閉塞状態」に設定された後におけるコンピュータシステム1の動作を維持するために,入出力装置5のレジスタ5aのコピー対象部分へのアクセスがあった場合,そのアクセスは,擬似入出力レジスタ16に転送される。上述のとおり,擬似入出力レジスタ16は,レジスタ5aのコピー対象部分のコピーを保持していることに留意されたい。システムバス6に接続されている上位装置から「仮閉塞状態」及び「閉塞状態」に設定された入出力装置5に,レジスタ5aのコピー対象部分についてのデータ要求があった場合,ルータ11は,入出力状態レジスタ15のレジスタ値から,当該データ要求の送信先の入出力装置5が「仮閉塞状態」及び「閉塞状態」に設定されていることを検知する。送信先の入出力装置5が「仮閉塞状態」及び「閉塞状態」に設定されていることを検知すると,ルータ11は,その入出力装置5へのデータ要求を,入出力制御回路12には転送せずに擬似入出力レジスタ16に転送する。擬似入出力レジスタ16は,送信先として指定されている入出力装置5の代わりに,当該データ要求に要求されている値を記述した応答を生成し,ルータ11を介して当該データ要求の送信元の上位装置に送信する。
このような動作は,応答しないとコンピュータシステム1の全体を停止させてしまうような入出力装置5へのデータ要求があったときに,当該入出力装置5に代わって擬似入出力レジスタ16が応答することを可能にする。これは,入出力装置5の障害によってコンピュータシステム1の全体を停止させる事態が発生することを有効に抑制する。
本実施の形態において,「仮閉塞状態」として複数の状態が定義されることは,コンピュータシステム1の運用をより柔軟にできる点で好適である。この場合,入出力装置5の障害の程度に応じて,複数の「仮閉塞状態」から選択された「仮閉塞状態」が,入出力装置5に設定され得る。例えば,「第1の仮閉塞状態」が,システムバス6に接続されている上位装置からの入出力装置5への応答を通常状態と同様に許可し,且つ,応答を全く許可しない状態と定義され,「第2の仮閉塞状態」が,上位装置から入出力装置5への読み出し要求のみを許可する状態と定義されることが可能である。
図1は,本発明の実施の一形態に係るコンピュータシステムのブロック図である。 図2は,読み出し要求がウインドウを経由しない場合のコンピュータシステムの動作を示すタイムチャートである。 図3は,読み出し要求がウインドウを経由する場合のコンピュータシステムの動作を示すタイムチャートである。
符号の説明
1:コンピュータシステム
2:プロセッサ
3:メモリ
4:入出力制御装置
5:入出力装置
5a:レジスタ
6:システムバス
7:入出力バス
11:ルータ
12:入出力制御回路
13:タイマー
14:障害検出回路
15:入出力状態レジスタ
16:擬似入出力レジスタ
17:ウインドウ

Claims (9)

  1. 上位装置と,
    入出力装置と,
    システムバスと,
    入出力バスと,
    前記システムバスを介して前記上位装置に接続され,前記入出力バスを介して前記入出力装置に接続されている入出力制御装置
    とを具備し,
    前記入出力制御装置は,前記入出力装置に障害が発生したとき,前記障害の内容に応じて前記入出力装置を閉塞状態と仮閉塞状態とを含む群のうちから選択された一の状態に設定するように構成されると共に前記入出力装置に障害が発生していない場合,前記入出力装置を通常状態に設定するように構成され,
    前記入出力制御装置は,前記入出力装置を前記閉塞状態に設定した場合には,前記上位装置と前記入出力装置との間のアクセスを全て破棄し,前記入出力装置を前記仮閉塞状態に設定した場合には,前記上位装置と前記入出力装置との間のアクセスのうち所定の条件を満足するものを許可し,満足しないものを破棄するように構成され,
    前記入出力装置は,レジスタを備え,
    前記入出力制御装置は,前記レジスタのうちのコピー対象部分に保持されている値のコピーを保持する擬似入出力レジスタを備え,
    前記入出力制御装置は,前記入出力装置が通常状態に設定され,且つ,前記入出力装置の前記コピー対象部分への書き込み要求があった場合,前記書き込み要求を前記入出力装置に加えて前記擬似入出力レジスタに転送し,且つ,前記擬似入出力レジスタは,前記書き込み要求に応答して,それが保持する値を書き換えるように構成され,
    前記入出力制御装置は,前記入出力装置が前記閉塞状態又は前記仮閉塞状態に設定され,且つ,前記入出力装置の前記コピー対象部分へのデータ要求があった場合,前記データ要求を前記擬似入出力レジスタに転送し,且つ,前記擬似入出力レジスタは,前記データ要求に要求されている値を記述した応答を生成する
    コンピュータシステム。
  2. 請求項1に記載のコンピュータシステムであって,
    前記入出力制御装置は,前記入出力装置を前記仮閉塞状態に設定した場合,前記入出力装置から前記上位装置への第1アクセスのうち,前記上位装置への書き込み要求を破棄するように構成された
    コンピュータシステム。
  3. 請求項2に記載のコンピュータシステムであって,
    前記入出力制御装置は,前記入出力装置を前記仮閉塞状態に設定した場合,前記入出力装置から前記上位装置へのアクセスのうち,前記上位装置への読み出し要求を許可するように構成された
    コンピュータシステム。
  4. 請求項2に記載のコンピュータシステムであって,
    前記入出力制御装置は,前記入出力装置を前記仮閉塞状態に設定した場合に,前記入出力装置から前記上位装置へのアクセスのうち,前記入出力装置から前記上位装置への応答を許可するように構成された
    コンピュータシステム。
  5. 請求項1に記載のコンピュータシステムであって,
    前記入出力制御装置は,
    ウインドウと,
    ルータと
    入出力制御回路
    とを備え,
    前記ルータは,前記入出力装置が前記仮閉塞状態に設定されている場合,前記上位装置から前記入出力装置への第2アクセスを,前記第2アクセスに指定されているアドレスに応答して前記第2アクセスを前記ウインドウと前記入出力制御回路とのうちから選択され
    た一方に転送するように構成され,
    前記ウインドウは,前記第2アクセスを前記ルータから受け取ったとき,前記第2アクセスにアドレス変換を行って前記ルータに戻し,
    前記入出力制御回路は,前記第2アクセスを前記ルータから受け取ったとき,前記第2アクセスが前記ウインドウを経由している場合には前記第2アクセスを前記入出力装置に転送し,経由していない場合には前記第2アクセスを破棄するように構成された
    コンピュータシステム。
  6. 請求項1に記載のコンピュータシステムであって,
    前記入出力制御装置は,
    前記上位装置と前記入出力装置との間のアクセスを監視する入出力制御回路と,
    監視されている前記アクセスの状態から,前記入出力装置に前記障害が発生したことを検知し,前記障害の内容に応じて前記入出力装置を前記一の状態に設定する障害検知回路
    とを備え,
    前記入出力制御回路は,前記入出力装置が前記閉塞状態に設定されている場合には,前記上位装置と前記入出力装置との間のアクセスを全て破棄し,前記入出力装置を前記仮閉塞状態に設定した場合には,前記上位装置と前記入出力装置との間のアクセスのうち所定
    の条件を満足するものを許可し,満足しないものを破棄する
    コンピュータシステム。
  7. 入出力装置とシステムバスに接続されている上位装置との間のアクセスを監視する入出力制御回路と,
    監視されている前記アクセスの状態から前記入出力装置に前記障害が発生したことを検知し,前記障害の内容に応じて前記入出力装置を閉塞状態と仮閉塞状態とを含む群のうちから選択された一の状態に設定すると共に、前記入出力装置に障害が発生していない場合,前記入出力装置を通常状態に設定するように構成された障害検知回路と,
    ルータと,
    前記入出力装置に設けられるレジスタのうちのコピー対象部分に保持されている値のコピーを保持する擬似入出力レジスタ
    とを備え,
    前記入出力制御回路は,前記入出力装置が前記閉塞状態に設定されている場合には,前記上位装置と前記入出力装置との間のアクセスを全て破棄し,前記入出力装置を前記仮閉塞状態に設定した場合には,前記上位装置と前記入出力装置との間のアクセスのうち所定
    の条件を満足するものを許可し,満足しないものを破棄するように構成され,
    前記入出力装置が通常状態に設定され,且つ,前記入出力装置の前記レジスタのうちのコピー対象部分への書き込み要求があった場合,前記ルータが,前記書き込み要求を前記入出力装置に加えて前記擬似入出力レジスタに転送し,且つ,前記擬似入出力レジスタが,
    前記書き込み要求に応答して,それが保持する値を書き換え,且つ,
    前記入出力装置が前記閉塞状態又は前記仮閉塞状態に設定され,且つ,前記入出力装置の前記コピー対象部分へのデータ要求があった場合,前記ルータが,前記データ要求を前記擬似入出力レジスタに転送し,且つ,前記擬似入出力レジスタが,前記データ要求に要求されている値を記述した応答を生成する
    入出力制御装置。
  8. 請求項に記載の入出力制御装置であって,
    更に,
    ウインドウと,
    ルータ
    とを具備し,
    前記ルータは,前記入出力装置が前記仮閉塞状態に設定されている場合,前記上位装置から前記入出力装置への第2アクセスを,前記第2アクセスに指定されているアドレスに応答して前記第2アクセスを前記ウインドウと前記入出力制御回路とのうちから選択され
    た一方に転送するように構成され,
    前記ウインドウは,前記第2アクセスを前記ルータから受け取ったとき,前記第2アクセスにアドレス変換を行って前記ルータに戻し,
    前記入出力制御回路は,前記第2アクセスを前記ルータから受け取ったとき,前記第2アクセスが前記ウインドウを経由している場合には前記第2アクセスを前記入出力装置に転送し,経由していない場合には前記第2アクセスを破棄するように構成された
    入出力制御装置。
  9. 上位装置と,入出力装置と,システムバスを介して前記上位装置に接続され,入出力バスを介して前記入出力装置に接続されている入出力制御装置とを具備し,前記入出力制御装置に,前記入出力装置に設けられているレジスタのうちのコピー対象部分に保持されている値のコピーを保持する擬似入出力レジスタが設けられているコンピュータシステムの動作方法であって,
    前記入出力装置に障害が発生していない場合,前記入出力装置を通常状態に設定するステップと,
    前記入出力装置に障害が発生したとき,前記障害の内容に応じて前記入出力装置を閉塞状態と仮閉塞状態とを含む群のうちから選択された一の状態に設定するステップと,
    前記入出力装置が前記閉塞状態に設定された場合に,前記入出力制御装置により前記上位装置と前記入出力装置との間のアクセスを全て破棄するステップと,
    前記入出力装置が前記仮閉塞状態に設定され,且つ,前記上位装置と前記入出力装置との間のアクセスが,所定の条件を満足するとき,前記アクセスを前記入出力制御装置を介して通過させるステップと,
    前記入出力装置が前記仮閉塞状態に設定され,前記アクセスが,前記所定の条件を満足しないとき,前記入出力制御装置により前記アクセスを破棄するステップと,
    前記入出力装置が通常状態に設定され,且つ,前記入出力装置の前記コピー対象部分への書き込み要求があった場合,前記書き込み要求を前記入出力装置に加えて前記擬似入出力レジスタに転送し,且つ,前記擬似入出力レジスタが,前記書き込み要求に応答して,それが保持する値を書き換えるステップと,
    前記入出力装置が前記閉塞状態又は前記仮閉塞状態に設定され,且つ,前記入出力装置の前記コピー対象部分へのデータ要求があった場合,前記データ要求を前記擬似入出力レジスタに転送し,且つ,前記擬似入出力レジスタは,前記データ要求に要求されている値を記述した応答を生成するステップ
    とを具備する
    コンピュータシステム動作方法。
JP2004366929A 2004-12-17 2004-12-17 コンピュータシステム,入出力制御装置,及びコンピュータシステム動作方法 Expired - Fee Related JP4336849B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004366929A JP4336849B2 (ja) 2004-12-17 2004-12-17 コンピュータシステム,入出力制御装置,及びコンピュータシステム動作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004366929A JP4336849B2 (ja) 2004-12-17 2004-12-17 コンピュータシステム,入出力制御装置,及びコンピュータシステム動作方法

Publications (2)

Publication Number Publication Date
JP2006172326A JP2006172326A (ja) 2006-06-29
JP4336849B2 true JP4336849B2 (ja) 2009-09-30

Family

ID=36672989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004366929A Expired - Fee Related JP4336849B2 (ja) 2004-12-17 2004-12-17 コンピュータシステム,入出力制御装置,及びコンピュータシステム動作方法

Country Status (1)

Country Link
JP (1) JP4336849B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108255728A (zh) * 2018-01-18 2018-07-06 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 软件的失效模式的识别方法及装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6455132B2 (ja) * 2014-12-22 2019-01-23 富士通株式会社 情報処理装置,処理方法及びプログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108255728A (zh) * 2018-01-18 2018-07-06 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 软件的失效模式的识别方法及装置
CN108255728B (zh) * 2018-01-18 2021-03-09 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 软件的失效模式的识别方法及装置

Also Published As

Publication number Publication date
JP2006172326A (ja) 2006-06-29

Similar Documents

Publication Publication Date Title
US8909978B2 (en) Remote access diagnostic mechanism for communication devices
US20070234118A1 (en) Managing communications paths
US11614986B2 (en) Non-volatile memory switch with host isolation
US20050002384A1 (en) Method of transmitting data through an I2C router
US20080046802A1 (en) Memory controller and method of controlling memory
EP1224548B1 (en) System and method improving fault isolation and diagnosis in computers
US7032128B2 (en) Method for managing computer, apparatus for managing computer, and computer readable medium storing program for managing computer
US7409722B2 (en) Control status register access to enable domain reconfiguration
US7281171B2 (en) System and method of checking a computer system for proper operation
US6938188B1 (en) Method for verifying functional integrity of computer hardware, particularly data storage devices
JP4336849B2 (ja) コンピュータシステム,入出力制御装置,及びコンピュータシステム動作方法
US6457146B1 (en) Method and apparatus for processing errors in a computer system
JP4724076B2 (ja) プロセス制御システム
JP4572138B2 (ja) サーバ装置、サーバシステム、及びサーバシステムでの系切り換え方法
JP2007334668A (ja) メモリダンプ方法、クラスタシステム、それを構成するノードおよびプログラム
US5652837A (en) Mechanism for screening commands issued over a communications bus for selective execution by a processor
US20040255195A1 (en) System and method for analysis of inter-integrated circuit router
JP3964629B2 (ja) ディスクアレイ装置のパトロールによるデータパス異常検出方法及びディスクアレイ装置を備えたコンピュータシステム
JPH11194961A (ja) 遠方監視制御装置および遠方監視制御システム
JPH05298193A (ja) メモリアクセス障害検出回路
JP2705401B2 (ja) マルチプロセッサ制御方法
CN103563306B (zh) 促进通信环境中的处理的方法和网络元件
JPH0215352A (ja) 擬似障害代替診断方式
JPS6160147A (ja) 処理要求監視方式
JPH10289200A (ja) バスインタフェース回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090611

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130710

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees