JP4336849B2 - コンピュータシステム,入出力制御装置,及びコンピュータシステム動作方法 - Google Patents
コンピュータシステム,入出力制御装置,及びコンピュータシステム動作方法 Download PDFInfo
- Publication number
- JP4336849B2 JP4336849B2 JP2004366929A JP2004366929A JP4336849B2 JP 4336849 B2 JP4336849 B2 JP 4336849B2 JP 2004366929 A JP2004366929 A JP 2004366929A JP 2004366929 A JP2004366929 A JP 2004366929A JP 4336849 B2 JP4336849 B2 JP 4336849B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- output device
- access
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Computer And Data Communications (AREA)
Description
また,本発明によれば,入出力装置に障害が発生した場合に,当該入出力装置へのアクセスが破棄されても,その動作を維持することが可能なコンピュータシステムを提供することができる。
図1に示されているように,本発明の実施の一形態に係るコンピュータシステム1は,プロセッサ2と,メモリ3と,入出力制御装置4と,入出力装置5(たとえば,キーボードやディスプレイ装置),と,システムバス6と,入出力バス7とを備えている。プロセッサ2及びメモリ3は,システムバス6を介して入出力制御装置4に接続されており,入出力制御装置4は,入出力バス7を介して入出力装置5に接続されている。システムバス6に接続されているプロセッサ2及びメモリ3は,以下において,「上位装置」と呼ばれることがある。入出力装置5には,その動作を制御するために使用されるレジスタ5aが設けられている。レジスタ5aは,最も典型的には,制御レジスタ,状態レジスタ,及びデータレジスタを含んで構成される。なお,図1では,プロセッサ2及びメモリ3がそれぞれ一つずつしか図示されていないが,これらの構成要素は,コンピュータシステム1に複数設けられ得ることに留意されたい。同様に,入出力装置5は,通常,一つの入出力制御装置4あたりに複数設けられ得ることに留意されたい。
以下では,入出力制御装置4の構成が詳細に説明される。
入出力制御装置4は,ルータ11と,入出力制御回路12と,タイマー13と,障害検出回路14と,入出力状態レジスタ15と,擬似入出力レジスタ16と,ウインドウ17とを備えている。
上述のように,コンピュータシステム1は,入出力装置5及び入出力バス7の障害の発生の有無を監視し,更に,発生した障害の内容に応じて入出力装置5の状態を設定するように構成されている。以下では,障害の検出と入出力装置5の状態の設定のための動作手順が説明される。
2:プロセッサ
3:メモリ
4:入出力制御装置
5:入出力装置
5a:レジスタ
6:システムバス
7:入出力バス
11:ルータ
12:入出力制御回路
13:タイマー
14:障害検出回路
15:入出力状態レジスタ
16:擬似入出力レジスタ
17:ウインドウ
Claims (9)
- 上位装置と,
入出力装置と,
システムバスと,
入出力バスと,
前記システムバスを介して前記上位装置に接続され,前記入出力バスを介して前記入出力装置に接続されている入出力制御装置
とを具備し,
前記入出力制御装置は,前記入出力装置に障害が発生したとき,前記障害の内容に応じて前記入出力装置を閉塞状態と仮閉塞状態とを含む群のうちから選択された一の状態に設定するように構成されると共に前記入出力装置に障害が発生していない場合,前記入出力装置を通常状態に設定するように構成され,
前記入出力制御装置は,前記入出力装置を前記閉塞状態に設定した場合には,前記上位装置と前記入出力装置との間のアクセスを全て破棄し,前記入出力装置を前記仮閉塞状態に設定した場合には,前記上位装置と前記入出力装置との間のアクセスのうち所定の条件を満足するものを許可し,満足しないものを破棄するように構成され,
前記入出力装置は,レジスタを備え,
前記入出力制御装置は,前記レジスタのうちのコピー対象部分に保持されている値のコピーを保持する擬似入出力レジスタを備え,
前記入出力制御装置は,前記入出力装置が通常状態に設定され,且つ,前記入出力装置の前記コピー対象部分への書き込み要求があった場合,前記書き込み要求を前記入出力装置に加えて前記擬似入出力レジスタに転送し,且つ,前記擬似入出力レジスタは,前記書き込み要求に応答して,それが保持する値を書き換えるように構成され,
前記入出力制御装置は,前記入出力装置が前記閉塞状態又は前記仮閉塞状態に設定され,且つ,前記入出力装置の前記コピー対象部分へのデータ要求があった場合,前記データ要求を前記擬似入出力レジスタに転送し,且つ,前記擬似入出力レジスタは,前記データ要求に要求されている値を記述した応答を生成する
コンピュータシステム。 - 請求項1に記載のコンピュータシステムであって,
前記入出力制御装置は,前記入出力装置を前記仮閉塞状態に設定した場合,前記入出力装置から前記上位装置への第1アクセスのうち,前記上位装置への書き込み要求を破棄するように構成された
コンピュータシステム。 - 請求項2に記載のコンピュータシステムであって,
前記入出力制御装置は,前記入出力装置を前記仮閉塞状態に設定した場合,前記入出力装置から前記上位装置へのアクセスのうち,前記上位装置への読み出し要求を許可するように構成された
コンピュータシステム。 - 請求項2に記載のコンピュータシステムであって,
前記入出力制御装置は,前記入出力装置を前記仮閉塞状態に設定した場合に,前記入出力装置から前記上位装置へのアクセスのうち,前記入出力装置から前記上位装置への応答を許可するように構成された
コンピュータシステム。 - 請求項1に記載のコンピュータシステムであって,
前記入出力制御装置は,
ウインドウと,
ルータと
入出力制御回路
とを備え,
前記ルータは,前記入出力装置が前記仮閉塞状態に設定されている場合,前記上位装置から前記入出力装置への第2アクセスを,前記第2アクセスに指定されているアドレスに応答して前記第2アクセスを前記ウインドウと前記入出力制御回路とのうちから選択され
た一方に転送するように構成され,
前記ウインドウは,前記第2アクセスを前記ルータから受け取ったとき,前記第2アクセスにアドレス変換を行って前記ルータに戻し,
前記入出力制御回路は,前記第2アクセスを前記ルータから受け取ったとき,前記第2アクセスが前記ウインドウを経由している場合には前記第2アクセスを前記入出力装置に転送し,経由していない場合には前記第2アクセスを破棄するように構成された
コンピュータシステム。 - 請求項1に記載のコンピュータシステムであって,
前記入出力制御装置は,
前記上位装置と前記入出力装置との間のアクセスを監視する入出力制御回路と,
監視されている前記アクセスの状態から,前記入出力装置に前記障害が発生したことを検知し,前記障害の内容に応じて前記入出力装置を前記一の状態に設定する障害検知回路
とを備え,
前記入出力制御回路は,前記入出力装置が前記閉塞状態に設定されている場合には,前記上位装置と前記入出力装置との間のアクセスを全て破棄し,前記入出力装置を前記仮閉塞状態に設定した場合には,前記上位装置と前記入出力装置との間のアクセスのうち所定
の条件を満足するものを許可し,満足しないものを破棄する
コンピュータシステム。 - 入出力装置とシステムバスに接続されている上位装置との間のアクセスを監視する入出力制御回路と,
監視されている前記アクセスの状態から前記入出力装置に前記障害が発生したことを検知し,前記障害の内容に応じて前記入出力装置を閉塞状態と仮閉塞状態とを含む群のうちから選択された一の状態に設定すると共に、前記入出力装置に障害が発生していない場合,前記入出力装置を通常状態に設定するように構成された障害検知回路と,
ルータと,
前記入出力装置に設けられるレジスタのうちのコピー対象部分に保持されている値のコピーを保持する擬似入出力レジスタ
とを備え,
前記入出力制御回路は,前記入出力装置が前記閉塞状態に設定されている場合には,前記上位装置と前記入出力装置との間のアクセスを全て破棄し,前記入出力装置を前記仮閉塞状態に設定した場合には,前記上位装置と前記入出力装置との間のアクセスのうち所定
の条件を満足するものを許可し,満足しないものを破棄するように構成され,
前記入出力装置が通常状態に設定され,且つ,前記入出力装置の前記レジスタのうちのコピー対象部分への書き込み要求があった場合,前記ルータが,前記書き込み要求を前記入出力装置に加えて前記擬似入出力レジスタに転送し,且つ,前記擬似入出力レジスタが,
前記書き込み要求に応答して,それが保持する値を書き換え,且つ,
前記入出力装置が前記閉塞状態又は前記仮閉塞状態に設定され,且つ,前記入出力装置の前記コピー対象部分へのデータ要求があった場合,前記ルータが,前記データ要求を前記擬似入出力レジスタに転送し,且つ,前記擬似入出力レジスタが,前記データ要求に要求されている値を記述した応答を生成する
入出力制御装置。 - 請求項7に記載の入出力制御装置であって,
更に,
ウインドウと,
ルータ
とを具備し,
前記ルータは,前記入出力装置が前記仮閉塞状態に設定されている場合,前記上位装置から前記入出力装置への第2アクセスを,前記第2アクセスに指定されているアドレスに応答して前記第2アクセスを前記ウインドウと前記入出力制御回路とのうちから選択され
た一方に転送するように構成され,
前記ウインドウは,前記第2アクセスを前記ルータから受け取ったとき,前記第2アクセスにアドレス変換を行って前記ルータに戻し,
前記入出力制御回路は,前記第2アクセスを前記ルータから受け取ったとき,前記第2アクセスが前記ウインドウを経由している場合には前記第2アクセスを前記入出力装置に転送し,経由していない場合には前記第2アクセスを破棄するように構成された
入出力制御装置。 - 上位装置と,入出力装置と,システムバスを介して前記上位装置に接続され,入出力バスを介して前記入出力装置に接続されている入出力制御装置とを具備し,前記入出力制御装置に,前記入出力装置に設けられているレジスタのうちのコピー対象部分に保持されている値のコピーを保持する擬似入出力レジスタが設けられているコンピュータシステムの動作方法であって,
前記入出力装置に障害が発生していない場合,前記入出力装置を通常状態に設定するステップと,
前記入出力装置に障害が発生したとき,前記障害の内容に応じて前記入出力装置を閉塞状態と仮閉塞状態とを含む群のうちから選択された一の状態に設定するステップと,
前記入出力装置が前記閉塞状態に設定された場合に,前記入出力制御装置により前記上位装置と前記入出力装置との間のアクセスを全て破棄するステップと,
前記入出力装置が前記仮閉塞状態に設定され,且つ,前記上位装置と前記入出力装置との間のアクセスが,所定の条件を満足するとき,前記アクセスを前記入出力制御装置を介して通過させるステップと,
前記入出力装置が前記仮閉塞状態に設定され,前記アクセスが,前記所定の条件を満足しないとき,前記入出力制御装置により前記アクセスを破棄するステップと,
前記入出力装置が通常状態に設定され,且つ,前記入出力装置の前記コピー対象部分への書き込み要求があった場合,前記書き込み要求を前記入出力装置に加えて前記擬似入出力レジスタに転送し,且つ,前記擬似入出力レジスタが,前記書き込み要求に応答して,それが保持する値を書き換えるステップと,
前記入出力装置が前記閉塞状態又は前記仮閉塞状態に設定され,且つ,前記入出力装置の前記コピー対象部分へのデータ要求があった場合,前記データ要求を前記擬似入出力レジスタに転送し,且つ,前記擬似入出力レジスタは,前記データ要求に要求されている値を記述した応答を生成するステップ
とを具備する
コンピュータシステム動作方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004366929A JP4336849B2 (ja) | 2004-12-17 | 2004-12-17 | コンピュータシステム,入出力制御装置,及びコンピュータシステム動作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004366929A JP4336849B2 (ja) | 2004-12-17 | 2004-12-17 | コンピュータシステム,入出力制御装置,及びコンピュータシステム動作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006172326A JP2006172326A (ja) | 2006-06-29 |
JP4336849B2 true JP4336849B2 (ja) | 2009-09-30 |
Family
ID=36672989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004366929A Expired - Fee Related JP4336849B2 (ja) | 2004-12-17 | 2004-12-17 | コンピュータシステム,入出力制御装置,及びコンピュータシステム動作方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4336849B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108255728A (zh) * | 2018-01-18 | 2018-07-06 | 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) | 软件的失效模式的识别方法及装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6455132B2 (ja) * | 2014-12-22 | 2019-01-23 | 富士通株式会社 | 情報処理装置,処理方法及びプログラム |
-
2004
- 2004-12-17 JP JP2004366929A patent/JP4336849B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108255728A (zh) * | 2018-01-18 | 2018-07-06 | 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) | 软件的失效模式的识别方法及装置 |
CN108255728B (zh) * | 2018-01-18 | 2021-03-09 | 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) | 软件的失效模式的识别方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2006172326A (ja) | 2006-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8909978B2 (en) | Remote access diagnostic mechanism for communication devices | |
US20070234118A1 (en) | Managing communications paths | |
US11614986B2 (en) | Non-volatile memory switch with host isolation | |
US20050002384A1 (en) | Method of transmitting data through an I2C router | |
US20080046802A1 (en) | Memory controller and method of controlling memory | |
EP1224548B1 (en) | System and method improving fault isolation and diagnosis in computers | |
US7032128B2 (en) | Method for managing computer, apparatus for managing computer, and computer readable medium storing program for managing computer | |
US7409722B2 (en) | Control status register access to enable domain reconfiguration | |
US7281171B2 (en) | System and method of checking a computer system for proper operation | |
US6938188B1 (en) | Method for verifying functional integrity of computer hardware, particularly data storage devices | |
JP4336849B2 (ja) | コンピュータシステム,入出力制御装置,及びコンピュータシステム動作方法 | |
US6457146B1 (en) | Method and apparatus for processing errors in a computer system | |
JP4724076B2 (ja) | プロセス制御システム | |
JP4572138B2 (ja) | サーバ装置、サーバシステム、及びサーバシステムでの系切り換え方法 | |
JP2007334668A (ja) | メモリダンプ方法、クラスタシステム、それを構成するノードおよびプログラム | |
US5652837A (en) | Mechanism for screening commands issued over a communications bus for selective execution by a processor | |
US20040255195A1 (en) | System and method for analysis of inter-integrated circuit router | |
JP3964629B2 (ja) | ディスクアレイ装置のパトロールによるデータパス異常検出方法及びディスクアレイ装置を備えたコンピュータシステム | |
JPH11194961A (ja) | 遠方監視制御装置および遠方監視制御システム | |
JPH05298193A (ja) | メモリアクセス障害検出回路 | |
JP2705401B2 (ja) | マルチプロセッサ制御方法 | |
CN103563306B (zh) | 促进通信环境中的处理的方法和网络元件 | |
JPH0215352A (ja) | 擬似障害代替診断方式 | |
JPS6160147A (ja) | 処理要求監視方式 | |
JPH10289200A (ja) | バスインタフェース回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090529 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090611 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |