JP4320864B2

JP4320864B2 - Killer circuit

Info

Publication number: JP4320864B2
Application number: JP26559199A
Authority: JP
Inventors: 信夫竹谷; 宏毛利部; 久雄森田; 竜一澁谷; 仁安藤
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1999-09-20
Filing date: 1999-09-20
Publication date: 2009-08-26
Anticipated expiration: 2019-09-20
Also published as: JP2001095007A

Description

【発明の属する技術分野】
本発明は、ＰＡＬ方式のクロマ信号にて、小さいクロマレベルの信号でも色の有り無しを判断する際に、破綻が少ないキラー回路に関するものである。
【従来の技術】
近年、キラー回路は、大画面テレビ受信機の普及に伴い、テレビの品格を決定づける回路として重要視されている。
以下、図面を参照しながら、上述した従来のキラー回路の一例について説明を行う。
図２は、特開昭５８−２１３５８８号公報で提案されているキラー回路のブロック構成図を示すものである。図２のブロック構成図において６１はクロマ信号、６２は可変利得増幅回路、６３はバーストクロマ分離回路、６４はカラーコントロール回路、６５はボリューム、６６は１Ｈディレイライン、６７はコンデンサー、６８は時間調整用ボリューム、６９はコンデンサー、７１はＡＣＣ検波回路、７２はゲートパルス整形回路、７４はスイッチ回路、７５はパルマトリクス回路、７６はＢ−Ｙ復調器、７７はＲ−Ｙ復調器、７８はＧ−Ｙ復調器、７９はシステムスイッチ回路、８０は波形整形回路、８１は色相コントロール回路、８２はボリューム回路、８３はキラー検出回路、８４はＡＰＣ検波回路、８５はアイデントキラー回路、８６はフリップフロップ回路、８７は電圧制御発振器、８８は位相合成回路である。以上のように構成された色信号処理装置について、以下その動作を簡単に説明する。
まず、ＡＰＣ検波回路８４から出力された信号をもとにして、位相合成回路８８により各種復調用副搬送波を出力する。従来発明はＮＴＳＣ時にＢ−Ｙを復調する復調用副搬送波と、ＰＡＬ時にキラー検波回路８３に入力する副搬送波とを同じ信号として利用することで、回路規模の縮小を図るといった内容である。
【発明が解決しようとする課題】
しかしながら上記のような構成では、次のような問題点を有している。従来の発明はアナログ信号処理による色復調回路であるため、位相合成回路８８のような回路が簡単に構成できたが、近年のようにデジタル信号処理による色復調回路の要望が大きくなると、位相合成回路８８のような回路をデジタルにて構成するのは回路規模の点から見て、不合理である。
【課題を解決するための手段】
上記問題点を解決するために本発明のキラー回路は、入力クロマ信号と後述するＡＰＣ回路からのＣＯＳ波信号とを掛算する第１の掛算回路と、入力クロマ信号と後述するＡＰＣ回路からのＳＩＮ波信号とを掛算する第２の掛算回路と、前記第１の掛算回路からの出力信号の高域成分を落とす第１のローパスフィルター回路と、前記第２の掛算回路からの出力信号の高域成分を落とす第２のローパスフィルター回路と、前記第１のローパスフィルター回路の出力信号レベルを「０」にするようなブランキング処理を施す第１のＢＬＫ回路と、前記第２のローパスフィルター回路の出力信号レベルを「０」にするようなブランキング処理を施す第２のＢＬＫ回路と、前記第２のローパスフィルター回路からの出力信号を入力とし、
入力クロマ信号のサブキャリアーの周波数と、出力するＳＩＮ波、ＣＯＳ波の周波数とを一致させるように動作するＡＰＣ（ＡｕｔｏＰｈａｓｅＣｏｎｔｒａｏｌ）回路と、前記第２のローパスフィルター回路からの出力信号を１水平期間の時間遅延させる１Ｈディレイ回路と、前記１Ｈディレイ回路と前記第２のローパスフィルター回路からの出力信号を減算する減算回路と、前記減算回路からの出力信号の極性をラインアイデント信号がＨならば反転して出力し、ラインアイデント信号がＬならばそのままの極性にて出力するライン反転回路と、前記ライン反転回路からの出力信号と、前記第１のローパスフィルター回路からの出力信号を外部から入力する制御信号にて切り換える切り換え回路と、前記切り換え回路からの出力信号からクロマ信号有り無しを判別するキラー回路を備えたものである。
【発明の実施の形態】
本発明の請求項１に記載の発明はＰＡＬ方式のクロマ信号にて、小さいクロマレベルの信号でも破綻無く色の有り無しを判断できるという効果を特徴とするキラー回路であり、復調した信号を入力クロマ信号の方式により切り換え、キラー回路に入力することで、キラー回路からの出力信号の精度を向上させるという回路を有する。
本発明の請求項２に記載の発明は入力クロマ信号と後述するＡＰＣ回路からのＣＯＳ波信号とを掛算する第１の掛算回路と、入力クロマ信号と後述するＡＰＣ回路からのＳＩＮ波信号とを掛算する第２の掛算回路と、前記第１の掛算回路からの出力信号の高域成分を落とす第１のローパスフィルター回路と、前記第２の掛算回路からの出力信号の高域成分を落とす第２のローパスフィルター回路と、前記第１のローパスフィルター回路の出力信号レベルを「０」にするようなブランキング処理を施す第１のＢＬＫ回路と、前記第２のローパスフィルター回路の出力信号レベルを「０」にするようなブランキング処理を施す第２のＢＬＫ回路と、前記第２のローパスフィルター回路からの出力信号を入力とし、入力クロマ信号のサブキャリアーの周波数と、出力するＳＩＮ波、ＣＯＳ波の周波数とを一致させるように動作するＡＰＣ（ＡｕｔｏＰｈａｓｅＣｏｎｔｒａｏｌ）回路と、
前記第２のローパスフィルター回路からの出力信号を１水平期間の時間遅延させる１Ｈディレイ回路と、前記１Ｈディレイ回路の出力信号から前記第２のローパスフィルター回路の出力信号を減算する減算回路と、前記減算回路からの出力信号の極性をラインアイデント信号がＨならば反転して出力し、ラインアイデント信号がＬならばそのままの極性にて出力するライン反転回路と、前記ライン反転回路からの出力信号と、前記第１のローパスフィルター回路からの出力信号を外部から入力する制御信号にて切り換える切り換え回路と、前記切り換え回路からの出力信号からクロマ信号有り無しを判別するキラー回路とを備え、ＰＡＬ方式のクロマ信号にて、小さいクロマレベルの信号でも破綻無く色の有り無しを判断できるという効果を特徴とするキラー回路であり、復調した信号を入力クロマ信号の方式により切り換え、キラー回路に入力することで、キラー回路からの出力信号の精度を向上させるという回路を有する。
以下本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は本発明の第１の実施例におけるキラー回路のブロック構成図を示すものである。図１において、１０１は入力クロマ信号１１３と後述するＡＰＣ回路１０７からのＣＯＳ波信号とを掛算する掛算回路、１０２は入力クロマ信号１１３と後述するＡＰＣ回路１０７からのＳＩＮ波信号とを掛算する掛算回路、１０３は掛算回路１０１からの出力信号の高域成分を落とすローパスフィルター回路、１０４は掛算回路１０２からの出力信号の高域成分を落とすローパスフィルター回路、１０５はローパスフィルター回路１０３の出力信号レベルを「０」にするようなブランキング処理を施すＢＬＫ回路である。
１０６はローパスフィルター回路１０４の出力信号レベルを「０」にするようなブランキング処理を施すＢＬＫ回路、１０７はローパスフィルター回路１０４からの出力信号を入力とし、入力クロマ信号１１３のサブキャリアーの周波数と、出力するＳＩＮ波、ＣＯＳ波の周波数とを一致させるように動作するＡＰＣ（ＡｕｔｏＰｈａｓｅＣｏｎｔｒａｏｌ）回路、１０８はローパスフィルター回路１０４からの出力信号を１水平期間の時間遅延させる１Ｈディレイ回路、１０９は１Ｈディレイ回路１０８からの出力信号からローパスフィルター回路１０４からの出力信号を減算する減算回路である。
１１０はＰＡＬ方式クロマ信号を復調する際に必要で、ラインのアイデントを特定できるラインアイデント信号を入力とし、減算回路からの出力信号の極性をラインアイデント信号がＨならば反転して出力し、ラインアイデント信号がＬならばそのままの極性にて出力するライン反転回路、１１１はライン反転回路１１０からの出力信号と、ローパスフィルター回路１０３からの出力信号を外部から入力する制御信号にて切り換える切り換え回路、１１２は切り換え回路１１１からの出力信号からクロマ信号有り無しを判別するキラー回路である。
以上のように構成されたキラー回路について、以下図１及び図３を用いてその動作を説明する。
まず図３は本実施例のキラー回路の動作を説明する動作説明図である。ＡＰＣ回路１０７から出力されるＳＩＮ、ＣＯＳ波は入力クロマ信号１１３と周波数が同じであり、ＳＩＮ波が掛算回路１０２に入力され、ＣＯＳ波が掛算回路１０３に入力される。このため、ローパスフィルター回路１０３、１０４から出力される信号はそれぞれＢ−Ｙ信号１１５、Ｒ−Ｙ信号１１４となる。キラー回路１１２は入力された信号の内、バースト期間に相当する信号のレベルを検出し、あるレベルよりも入力信号が小さいときはバーストなし、つまり白黒信号と判断し、ＢＬＫ回路１０５、１０６の出力レベルを「０」にする。もしあるレベルよりも入力信号のレベルが大きいときはカラー信号と判断し、ＢＬＫ回路１０５、１０６の出力は入力信号をそのまま出力するように動く。
ここで、入力クロマ信号１１３がＮＴＳＣ方式の信号であるとき、そのバースト信号の位相は図３（ａ）の実線に示すベクトルとなるため、キラー回路１１２に入力する信号はＢ−Ｙ軸上の信号を入力する必要があることがわかる。理由はＲ−Ｙ軸上の信号であればバースト期間にある信号レベルがほぼ「０」になるため、キラー検出ができない。そこで、ＮＴＳＣ方式の信号は切り換え回路１１１をローパスフィルター回路１０３側にする必要がある。
一方、ＰＡＬ方式のバースト信号の位相は図３（ａ）の点線に示すベクトルとなるため、本来ＮＴＳＣ方式と同じＢ−Ｙ軸上の信号をキラー回路に入力すれば良い。ここで、本発明は１Ｈディレイ回路１０８、減算回路１０９、ライン反転回路１１０によって更なるキラー検波の性能向上を図るのが目的である。以下にそれを説明する。図３（ｂ）１，３は１Ｈ毎に位相を変えるＰＡＬ方式のバースト位相を示しており、図３（ｂ）の２は１をＲ−Ｙ軸上に投影した信号で、４は３をＲ−Ｙ軸上に投影した信号である。
１Ｈディレイ回路１０８によってＲ−Ｙ軸上の信号を１Ｈ遅延させ、その信号から遅延させる前の信号を減算した信号が図３（ｂ）の５にある。この信号は１Ｈ毎に極性が反転する。しかし、ラインアイデント信号１１７はその反転するラインを特定できる信号であり、これを使ってライン反転回路１１０にて全てのラインの極性を正極に合わせる事ができる。そして、ライン反転回路１１７から出力する信号をキラー回路１１２に入力すればキラー検波を行える。さてここで、図３（ｂ）の５の信号レベルに注目すると、本来の振幅は図３（ｂ）の１であったものよりも大きくなっていることがわかる。
また、ノイズの多い信号が入力されても、１Ｈ前後で減算しているため、ノイズを除去することになり、結果としてキラー回路１１２に入力するバースト期間の信号レベルが大きくなりかつノイズも除去されているため、キラー検波精度が向上することとなる。よって、ＰＡＬ方式のクロマ信号が入力された場合は、切り換え回路１１１をライン反転回路側にすることで、キラー回路１１２によって行うキラー検波精度を向上させることができる。
また、従来例のように副搬送波信号を多様に合成する必要も無く、デジタル信号処理する際には回路規模を縮小できる。
【発明の効果】
以上のように本実施例によれば、１Ｈディレイ回路１０８、減算回路１０９、ライン反転回路１１０を設けることにより、キラー回路１１２に入力するバースト期間の信号レベルが大きくなりかつノイズも除去されるため、キラー検波精度を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例におけるキラー回路のブロック構成図
【図２】従来のキラー回路のブロック構成図
【図３】本発明の第１の実施例におけるキラー回路の動作説明図
【符号の説明】
１０１第１の掛算回路
１０２第２の掛算回路
１０３第１のローパスフィルター回路
１０４第２のローパスフィルター回路
１０５第１のＢＬＫ回路
１０６第２のＢＬＫ回路
１０７ＡＰＣ（ＡｕｔｏＰｈａｓｅＣｏｎｔｒａｏｌ）回路
１０８１Ｈディレイ回路
１０９減算回路
１１０ライン反転回路
１１１切り換え回路
１１２キラー回路BACKGROUND OF THE INVENTION
The present invention relates to a killer circuit with less failure when determining whether a color is present or not even with a small chroma level signal in a PAL chroma signal.
[Prior art]
In recent years, the killer circuit has been regarded as important as a circuit that determines the quality of a television with the spread of large-screen television receivers.
Hereinafter, an example of the above-described conventional killer circuit will be described with reference to the drawings.
FIG. 2 is a block diagram of a killer circuit proposed in Japanese Patent Laid-Open No. 58-213588. 2, 61 is a chroma signal, 62 is a variable gain amplifier circuit, 63 is a burst chroma separation circuit, 64 is a color control circuit, 65 is a volume, 66 is a 1H delay line, 67 is a capacitor, and 68 is time adjustment. Volume, 69 condenser, 71 ACC detection circuit, 72 gate pulse shaping circuit, 74 switch circuit, 75 pal matrix circuit, 76 BY demodulator, 77 RY demodulator, 78 G -Y demodulator, 79 is a system switch circuit, 80 is a waveform shaping circuit, 81 is a hue control circuit, 82 is a volume circuit, 83 is a killer detection circuit, 84 is an APC detection circuit, 85 is an ident killer circuit, 86 is a flip-flop 87 is a voltage controlled oscillator, and 88 is a phase synthesis circuit. The operation of the color signal processing apparatus configured as described above will be briefly described below.
First, based on the signal output from the APC detection circuit 84, the phase synthesis circuit 88 outputs various demodulation subcarriers. The conventional invention uses the demodulation subcarrier for demodulating BY during NTSC and the subcarrier input to the killer detection circuit 83 during PAL as the same signal, thereby reducing the circuit scale.
[Problems to be solved by the invention]
However, the above configuration has the following problems. Since the conventional invention is a color demodulation circuit based on analog signal processing, a circuit such as the phase synthesis circuit 88 can be easily configured. However, as demand for a color demodulation circuit based on digital signal processing increases as in recent years, phase synthesis It is unreasonable to configure a circuit like the circuit 88 digitally from the viewpoint of circuit scale.
[Means for Solving the Problems]
In order to solve the above problems, the killer circuit of the present invention includes a first multiplication circuit that multiplies an input chroma signal and a COS wave signal from an APC circuit described later, and an SIN from the input chroma signal and an APC circuit described later. A second multiplication circuit for multiplying the wave signal, a first low-pass filter circuit for dropping a high frequency component of the output signal from the first multiplication circuit, and a high frequency of the output signal from the second multiplication circuit A second low-pass filter circuit that drops components, a first BLK circuit that performs a blanking process to set the output signal level of the first low-pass filter circuit to “0”, and a second low-pass filter circuit The second BLK circuit that performs blanking processing to set the output signal level to “0” and the output signal from the second low-pass filter circuit are input,
An APC (Auto Phase Control) circuit that operates so as to match the frequency of the subcarrier of the input chroma signal with the frequency of the SIN wave and COS wave to be output, and the output signal from the second low-pass filter circuit by one horizontal 1H delay circuit for delaying the period, subtracting circuit for subtracting the output signals from the 1H delay circuit and the second low-pass filter circuit, and the polarity of the output signal from the subtracting circuit if the line identifier signal is H If the line identification signal is L, the line inverting circuit outputs the signal with the same polarity, the output signal from the line inverting circuit, and the output signal from the first low-pass filter circuit. Switching circuit to be switched by the control signal input from and output signal from the switching circuit Those having a killer circuit to determine the presence or absence chroma signal.
DETAILED DESCRIPTION OF THE INVENTION
The invention according to claim 1 of the present invention is a killer circuit characterized in that it is possible to determine the presence or absence of color without failure even with a low chroma level signal in a PAL chroma signal. It has a circuit that improves the accuracy of the output signal from the killer circuit by switching according to the chroma signal system and inputting it to the killer circuit.
According to a second aspect of the present invention, a first multiplication circuit for multiplying an input chroma signal by a COS wave signal from an APC circuit described later, an input chroma signal and a SIN wave signal from an APC circuit described later are obtained. A second multiplication circuit for multiplying, a first low-pass filter circuit for dropping the high frequency component of the output signal from the first multiplication circuit, and a first low pass filter for dropping the high frequency component of the output signal from the second multiplication circuit. 2 low-pass filter circuits, a first BLK circuit that performs blanking processing to set the output signal level of the first low-pass filter circuit to “0”, and the output signal level of the second low-pass filter circuit. A second BLK circuit that performs blanking processing to be “0” and an output signal from the second low-pass filter circuit are input, and the subcarrier of the input chroma signal And frequency output to SIN wave, and APC (Auto Phase Contraol) circuit which operates to match the frequency of the COS wave,
A 1H delay circuit that delays an output signal from the second low-pass filter circuit for a time of one horizontal period; a subtractor circuit that subtracts an output signal of the second low-pass filter circuit from an output signal of the 1H delay circuit; If the line identification signal is H, the polarity of the output signal from the subtraction circuit is inverted and output, and if the line identification signal is L, the polarity is output as it is, and the output from the line inversion circuit A switching circuit for switching a signal, an output signal from the first low-pass filter circuit by a control signal input from the outside, and a killer circuit for determining the presence or absence of a chroma signal from the output signal from the switching circuit, With the chroma signal of the system, the effect of being able to judge the presence or absence of color without failure even with a small chroma level signal A killer circuit to symptoms, has a circuit that switching and inputting the killer circuit, improving the accuracy of the output signal from the killer circuit by system of the input chroma signal and the demodulated signal.
Embodiments of the present invention will be described below with reference to the drawings.
(Embodiment 1)
FIG. 1 is a block diagram of a killer circuit according to the first embodiment of the present invention. In FIG. 1, 101 is a multiplication circuit that multiplies an input chroma signal 113 and a COS wave signal from an APC circuit 107 described later, and 102 is a multiplication that multiplies an input chroma signal 113 and a SIN wave signal from an APC circuit 107 described later. Circuit 103, a low-pass filter circuit that drops the high-frequency component of the output signal from multiplication circuit 101, 104 a low-pass filter circuit that drops the high-frequency component of the output signal from multiplication circuit 102, and 105, the output signal level of low-pass filter circuit 103 This is a BLK circuit which performs a blanking process for setting “0” to “0”.
Reference numeral 106 denotes a BLK circuit that performs a blanking process for setting the output signal level of the low-pass filter circuit 104 to “0”. Reference numeral 107 denotes an output signal from the low-pass filter circuit 104 as an input, and the frequency of the subcarrier of the input chroma signal 113. , An APC (Auto Phase Control) circuit that operates so as to match the frequencies of the SIN wave and COS wave to be output, 108 is a 1H delay circuit that delays the output signal from the low-pass filter circuit 104 for one horizontal period, 109 is This is a subtraction circuit that subtracts the output signal from the low-pass filter circuit 104 from the output signal from the 1H delay circuit 108.
110 is necessary when demodulating the PAL chroma signal, and receives a line ID signal that can identify the line ID. If the line ID signal is H, the polarity of the output signal from the subtraction circuit is inverted and output. If the line identification signal is L, the line inverting circuit outputs the signal with the same polarity. 111 switches the output signal from the line inverting circuit 110 and the output signal from the low-pass filter circuit 103 by a control signal input from the outside. A switching circuit 112 is a killer circuit that determines the presence or absence of a chroma signal from the output signal from the switching circuit 111.
The operation of the killer circuit configured as described above will be described below with reference to FIGS.
First, FIG. 3 is an operation explanatory diagram for explaining the operation of the killer circuit of this embodiment. The SIN and COS waves output from the APC circuit 107 have the same frequency as the input chroma signal 113. The SIN wave is input to the multiplication circuit 102 and the COS wave is input to the multiplication circuit 103. For this reason, the signals output from the low-pass filter circuits 103 and 104 are the BY signal 115 and the RY signal 114, respectively. The killer circuit 112 detects the level of the signal corresponding to the burst period among the input signals. When the input signal is smaller than a certain level, the killer circuit 112 determines that there is no burst, that is, a black and white signal, and outputs the BLK circuits 105 and 106. Set the level to “0”. If the level of the input signal is higher than a certain level, it is determined as a color signal, and the outputs of the BLK circuits 105 and 106 move so as to output the input signal as it is.
Here, when the input chroma signal 113 is an NTSC signal, the phase of the burst signal is a vector indicated by the solid line in FIG. 3A, and therefore the signal input to the killer circuit 112 is on the BY axis. It turns out that it is necessary to input a signal. The reason is that if the signal is on the RY axis, the signal level in the burst period is almost “0”, so killer detection cannot be performed. Therefore, it is necessary for the NTSC system signal to place the switching circuit 111 on the low-pass filter circuit 103 side.
On the other hand, since the phase of the PAL burst signal is a vector indicated by the dotted line in FIG. 3A, the same signal on the BY axis as that of the NTSC system may be input to the killer circuit. The object of the present invention is to further improve the killer detection performance by the 1H delay circuit 108, the subtraction circuit 109, and the line inversion circuit 110. This is explained below. 3 (b) 1 and 3 show the burst phases of the PAL system in which the phase is changed every 1H, 2 in FIG. 3 (b) is a signal obtained by projecting 1 onto the RY axis, 4 is 3 This is a signal projected on the RY axis.
A signal obtained by delaying the signal on the RY axis by 1H by the 1H delay circuit 108 and subtracting the signal before the delay from the signal is indicated by 5 in FIG. The polarity of this signal is inverted every 1H. However, the line identification signal 117 is a signal that can specify the line to be inverted, and the line inversion circuit 110 can be used to match the polarities of all lines to the positive polarity. If a signal output from the line inversion circuit 117 is input to the killer circuit 112, killer detection can be performed. Now, paying attention to the signal level of 5 in FIG. 3B, it can be seen that the original amplitude is larger than that of 1 in FIG.
Even if a signal with a lot of noise is input, since it is subtracted around 1H, the noise is removed. As a result, the signal level of the burst period input to the killer circuit 112 is increased and the noise is also removed. Therefore, the killer detection accuracy is improved. Therefore, when a PAL chroma signal is input, the killer detection accuracy performed by the killer circuit 112 can be improved by setting the switching circuit 111 to the line inversion circuit side.
Further, there is no need to synthesize various subcarrier signals as in the conventional example, and the circuit scale can be reduced when digital signal processing is performed.
【The invention's effect】
As described above, according to this embodiment, since the 1H delay circuit 108, the subtraction circuit 109, and the line inversion circuit 110 are provided, the signal level of the burst period input to the killer circuit 112 is increased and noise is removed. The killer detection accuracy can be improved.
[Brief description of the drawings]
FIG. 1 is a block diagram of a killer circuit in a first embodiment of the present invention. FIG. 2 is a block diagram of a conventional killer circuit. FIG. 3 is an operation explanatory diagram of the killer circuit in a first embodiment of the present invention. [Explanation of symbols]
DESCRIPTION OF SYMBOLS 101 1st multiplication circuit 102 2nd multiplication circuit 103 1st low pass filter circuit 104 2nd low pass filter circuit 105 1st BLK circuit 106 2nd BLK circuit 107 APC (Auto Phase Control) circuit 108 1H delay circuit 109 Subtraction circuit 110 Line inversion circuit 111 Switching circuit 112 Killer circuit

Claims

A first multiplication circuit that multiplies an input chroma signal and a COS wave signal from an APC (Auto Phase Control) circuit described later, and a second multiplication that multiplies the input chroma signal and a SIN wave signal from an APC circuit described later. A first low-pass filter circuit that drops a high-frequency component of an output signal from the first multiplication circuit, and a second low-pass filter circuit that drops a high-frequency component of an output signal from the second multiplication circuit said first output signal level of the low-pass filter circuit and the first BLK circuit performing to lube ranking processing to "0", to lube the output signal level "0" of the second low-pass filter circuit The output signal from the second BLK circuit that performs ranking processing and the second low-pass filter circuit is input, and the subcarrier frequency of the input chroma signal is input. 1H delay that delays the output signal from the second low-pass filter circuit by a time of one horizontal period, and an APC (Auto Phase Control) circuit that operates so as to match the frequency of the output SIN wave and COS wave a circuit, and a subtracting circuit for subtracting an output signal of said second low-pass filter from the output signal from the 1H delay circuit, a line eye dent signals identifiable Aidento of line in demodulating the PAL system chroma signal as input, wherein the line Ai dent signal the polarity of the output signal from the subtraction circuit and outputs the inverted if H, a line inversion circuit the line eye dent signal is output at L if it polarity, the The output signal from the line inversion circuit and the output signal from the first low-pass filter circuit are externally transmitted. A switching circuit for switching by the input control signal, in the output signal from the switching circuit, characterized in that a killer judgment circuit for judging the presence or absence chroma signal by the magnitude of the signal level of the burst period Killer circuit.

The switching circuit, the input chroma input signal is an output signal from PAL sometimes the line inversion circuit, the input chroma input signal and selects the output signal from the NTSC sometimes the first low-pass filter circuit The killer circuit according to claim 1.