JP4320654B2 - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device Download PDF

Info

Publication number
JP4320654B2
JP4320654B2 JP2005285931A JP2005285931A JP4320654B2 JP 4320654 B2 JP4320654 B2 JP 4320654B2 JP 2005285931 A JP2005285931 A JP 2005285931A JP 2005285931 A JP2005285931 A JP 2005285931A JP 4320654 B2 JP4320654 B2 JP 4320654B2
Authority
JP
Japan
Prior art keywords
layer
type
dopant
semiconductor light
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005285931A
Other languages
Japanese (ja)
Other versions
JP2007096168A (en
Inventor
優洋 新井
泰一郎 今野
和幸 飯塚
克弥 秋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2005285931A priority Critical patent/JP4320654B2/en
Priority to US11/485,420 priority patent/US7368759B2/en
Publication of JP2007096168A publication Critical patent/JP2007096168A/en
Application granted granted Critical
Publication of JP4320654B2 publication Critical patent/JP4320654B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は半導体発光素子に関わり、特に、透明導電膜を電流分散層に用いた高輝度半導体発光素子に関するものである。   The present invention relates to a semiconductor light emitting device, and more particularly to a high brightness semiconductor light emitting device using a transparent conductive film as a current spreading layer.

従来、半導体発光素子である発光ダイオード(以下LEDと略す)は、近年、GaN系やAlGaInP系の高品質結晶をMOVPE法で成長できる様になったことから、青色、緑色、橙色、黄色、赤色の高輝度LEDが製作できる様になった。   Conventionally, light-emitting diodes (hereinafter abbreviated as LEDs), which are semiconductor light-emitting elements, have recently been able to grow GaN-based and AlGaInP-based high-quality crystals by the MOVPE method, so blue, green, orange, yellow, red High brightness LED can be manufactured.

しかし、高輝度を得るためには、LEDのチップ面内に均一に電流が注入される様、電流分散特性を良くする必要があり、例えばAlGaInP系のLED素子では電流分散層の膜厚を5μm〜10μm程度まで厚くする必要があった。このため、電流分散層の成長にかかる原料費用が多くなり、必然的にLED素子の製造コストが高くなって、安価に製作する妨げとなっていた。   However, in order to obtain high brightness, it is necessary to improve current dispersion characteristics so that current is uniformly injected into the LED chip surface. For example, in an AlGaInP-based LED element, the thickness of the current dispersion layer is 5 μm. It was necessary to increase the thickness to about 10 μm. For this reason, the raw material cost required for the growth of the current spreading layer is increased, which inevitably increases the manufacturing cost of the LED element, which hinders low cost manufacturing.

そこで、充分な透光性を有し、且つ良好な電流分散特性を得られる電気特性を有する膜としてITO(錫添加酸化インジウム:Indium Tin Oxide)や、ZnO(酸化亜鉛:Zinc Oxide)を電流分散層に用いる方法が提案されている(特許文献1参照)。またp型クラッド層上に直接ITO膜を形成する方法も提案されている(特許文献2参照)。   Therefore, ITO (Indium Tin Oxide) or ZnO (Zinc Oxide) is used as a current-dispersing film that has sufficient translucency and good electric current dispersion characteristics. A method used for the layer has been proposed (see Patent Document 1). A method of directly forming an ITO film on a p-type cladding layer has also been proposed (see Patent Document 2).

このように、ITO膜を電流分散層として用いることができれば、従来、電流分散層として半導体層を5μm〜10μm程度まで厚くしていた方法を必要とせず、その分のエピタキシャル層が不要となる為、安価に高輝度のLED素子、及びLED素子用エピタキシャルウェハを製造できる様になる。
特開平8-83927号公報 米国再発行特許発明第35665号明細書
Thus, if the ITO film can be used as the current spreading layer, the conventional method of thickening the semiconductor layer to about 5 μm to 10 μm is not required as the current spreading layer, and the corresponding epitaxial layer becomes unnecessary. Thus, it becomes possible to manufacture LED elements having high brightness and epitaxial wafers for LED elements at low cost.
JP-A-8-83927 US Reissue Patent No. 35665 Specification

しかしながら、ITO膜を窓層に用いた場合、半導体層と金属酸化物であるITO膜との間に接触抵抗が発生してしまい、順方向動作電圧が高くなるという課題がある。すなわち、透明導電膜(透明電極)としてのITO膜はn型半導体であり、一方、これと接する上側クラッド層はp型半導体である。従って、LEDに対して順方向の動作電圧を印加すると、透明導電膜(透明電極)とp型クラッド層との間は逆方向バイアス状態となることから、大電圧を印加しなければ電流が流れない。   However, when an ITO film is used for the window layer, a contact resistance is generated between the semiconductor layer and the ITO film which is a metal oxide, and there is a problem that the forward operation voltage becomes high. That is, the ITO film as the transparent conductive film (transparent electrode) is an n-type semiconductor, while the upper cladding layer in contact with the ITO film is a p-type semiconductor. Therefore, when a forward operating voltage is applied to the LED, a reverse bias state is established between the transparent conductive film (transparent electrode) and the p-type cladding layer, so that a current flows unless a large voltage is applied. Absent.

この解決策として、薄膜の高キャリア濃度層(コンタクト層)をITO膜と接する様に設け、トンネル接合により低電圧でLEDを駆動させる方法がある(例えば特許文献2)。   As a solution to this, there is a method in which a thin high carrier concentration layer (contact layer) is provided so as to be in contact with the ITO film, and the LED is driven at a low voltage by a tunnel junction (for example, Patent Document 2).

しかし、このコンタクト層は、トンネル接合を目的とし且つ活性層で発光した光に対し吸収層として作用することから、高キャリア濃度層で且つ薄膜に形成する必要性があり、成長時の熱等により容易にドーパント拡散を起こすため、次の2つの弊害を招く。   However, this contact layer is intended to be a tunnel junction and acts as an absorption layer for the light emitted from the active layer. Therefore, it is necessary to form the contact layer in a thin film with a high carrier concentration layer. Since dopant diffusion easily occurs, the following two problems are caused.

第1に、LED素子の深さ方向にドーパントが濃度拡散し、LED素子の活性層にまで拡散すると活性層内の非発光再結合成分となり、出力低下を招く。   First, when the dopant diffuses in the depth direction of the LED element and diffuses to the active layer of the LED element, it becomes a non-radiative recombination component in the active layer, resulting in a decrease in output.

第2に、p型ドーパントの拡散により、薄膜の高キャリア濃度層であるコンタクト層の実質的なキャリア濃度が低下してしまうことから、上述したトンネル接合が達成し難くなり、トンネル電圧が上昇し、LED素子の駆動電圧の上昇を招く。   Second, the diffusion of the p-type dopant reduces the substantial carrier concentration of the contact layer, which is a thin high carrier concentration layer, making it difficult to achieve the tunnel junction described above and increasing the tunnel voltage. As a result, the drive voltage of the LED element increases.

また、ZnはAlGaInP系化合物半導体内のp型ドーパントとして広く用いられているものの、拡散定数が比較的大きく熱工程等による悪影響が生じることが知られている。その為、ドーパントとしてZnを用いてp型クラッド層のキャリア濃度を高くするとZnが活性層へ拡散し発光素子の特性が劣化する。更に、p型不純物として、Znに比べ拡散定数が小さいMgを用いてp型クラッド層を高キャリア濃度化し、p型コンタクト層のp型不純物に、1×1019/cm3以上のキャリア濃度が比較的容易に得られ、且つ充分小さなコンタクト抵抗を得ることができるZnを用いた場合、p型ドーパントであるZnとMgに相互拡散作用がある為、ドーパントの拡散による弊害が顕著に生じる。 Although Zn is widely used as a p-type dopant in AlGaInP-based compound semiconductors, it is known that the diffusion constant is relatively large and adverse effects due to thermal processes and the like occur. Therefore, when Zn is used as a dopant and the carrier concentration of the p-type cladding layer is increased, Zn diffuses into the active layer and the characteristics of the light emitting element deteriorate. Furthermore, Mg, which has a smaller diffusion constant than Zn, is used as a p-type impurity to increase the carrier concentration of the p-type cladding layer, and the p-type impurity of the p-type contact layer has a carrier concentration of 1 × 10 19 / cm 3 or more. When using Zn which can be obtained relatively easily and can obtain a sufficiently small contact resistance, the p-type dopants Zn and Mg have an interdiffusion action, so that the adverse effects due to the diffusion of the dopants are remarkable.

ここでドーパントの添加の仕方には、Mg単一、Zn単一、Zn及びMgの組合せの3つがあるが、拡散量はこの順に大きい。つまり拡散量の大小関係は(Mg単一)<(Zn単一)<(Zn及びMgの組合せ)となっている。そこで、相互拡散の抑制方法としては、単一・単体でのドーパント添加が好ましいが、単一でのドーパント添加の場合、次の様な長所と短所がある。   Here, there are three ways of adding the dopant: single Mg, single Zn, a combination of Zn and Mg, but the diffusion amount is large in this order. That is, the magnitude relationship of the diffusion amounts is (Mg single) <(Zn single) <(combination of Zn and Mg). Thus, as a method for suppressing interdiffusion, single or simple dopant addition is preferable, but single dopant addition has the following advantages and disadvantages.

先ず、Mg単一での添加では、コンタクト層を高キャリア濃度とすることが困難であり、例えばITO膜とのトンネル接合を達成することが極めて難しい。しかしその一方で、p型クラッド層等からの活性層へのMgの拡散は極めて少なく、素子ライフの長い、安定したLED素子を得られるというメリットがある。   First, with the addition of Mg alone, it is difficult to make the contact layer have a high carrier concentration. For example, it is extremely difficult to achieve a tunnel junction with an ITO film. However, on the other hand, Mg diffusion from the p-type cladding layer or the like to the active layer is extremely small, and there is an advantage that a stable LED element having a long element life can be obtained.

次にZn単一での添加の場合、前述したMg単一での添加の場合と比べ、全く逆な関係にあり、ITO膜とのトンネル接合は比較的容易に得ることができる。即ちコンタクト層の高キャリア濃度化が比較的容易なのである。しかし、他方で、p型クラッド層等からの活性層へのZnの拡散が比較的多く発生し、Mg単一での添加の時と比べてLED素子の素子ライフが低くなってしまう。また、Znの場合、AlGaInP系の材料に対し、高キャリア濃度の結晶を得ることがMgと比較して困難であることから設定でき得るキャリア濃度の範囲に制限があり、高輝度のLED素子を得難いという課題もある。   Next, the addition of Zn alone has a completely opposite relationship compared to the case of addition of Mg alone, and a tunnel junction with the ITO film can be obtained relatively easily. That is, it is relatively easy to increase the carrier concentration of the contact layer. On the other hand, however, a relatively large amount of Zn is diffused from the p-type cladding layer or the like into the active layer, and the element life of the LED element is reduced as compared with the case of adding Mg alone. In the case of Zn, there is a limit to the range of carrier concentration that can be set because it is difficult to obtain crystals with a high carrier concentration compared to Mg for AlGaInP-based materials. There is also a problem that it is difficult to obtain.

これに対し、ZnとMgの組合せによるドーパント添加を行ったLED素子では、次の様な構成を採ることにより、ある程度好適なLED素子が得られる。先ず、コンタクト層のドーパントにはZnを用い、これによりITO膜とのトンネル接合を得る。次に緩衝層やp型クラッド層といったコンタクト層以外のp型半導体層に対してはMgを用い、高キャリア濃度のp型半導体層を得、高輝度のLED素子を得る。   On the other hand, an LED element to which a dopant is added by a combination of Zn and Mg can be obtained to some extent by adopting the following configuration. First, Zn is used as a dopant for the contact layer, thereby obtaining a tunnel junction with the ITO film. Next, Mg is used for the p-type semiconductor layer other than the contact layer such as the buffer layer and the p-type cladding layer to obtain a p-type semiconductor layer having a high carrier concentration, thereby obtaining a high-luminance LED element.

しかし、当該ZnとMgの組合せで用いるケースにおける唯一の問題として、上述したZnとMgの相互拡散の問題があり、これによる素子ライフの低下を抑制する必要があった。   However, the only problem in the case of using the combination of Zn and Mg is the above-mentioned problem of mutual diffusion of Zn and Mg, and it is necessary to suppress the decrease in device life due to this.

一方で、緩衝層を設けずにp型クラッド層上に直接コンタクト層を設け、その上にITO膜を設ける方法(例えば特許文献2)があるが、この様な構造を採る場合、p型クラッド層の膜厚が薄いためドーパント拡散が活性層まで到達し易く、上記同様に素子ライフが低下し易くなる。更には、p型クラッド層の膜厚が薄いためワイヤボンディング時のダメージにより、素子が壊れ易い。   On the other hand, there is a method of providing a contact layer directly on a p-type cladding layer without providing a buffer layer and providing an ITO film thereon (for example, Patent Document 2). When such a structure is adopted, the p-type cladding is used. Since the thickness of the layer is thin, the dopant diffusion easily reaches the active layer, and the device life is likely to be reduced as described above. Furthermore, since the p-type cladding layer is thin, the element is easily broken due to damage during wire bonding.

そこで、本発明の目的は、上記課題を解決し、高輝度且つ低駆動電圧であることに加え、経時的な発光出力の低下、及び駆動電圧の上昇を抑制することが可能な半導体発光素子を提供することにある。   Accordingly, an object of the present invention is to provide a semiconductor light emitting device capable of solving the above-described problems and suppressing a decrease in light emission output with time and an increase in driving voltage in addition to high luminance and low driving voltage. It is to provide.

上記目的を達成するため、本発明は、次のように構成したものである。   In order to achieve the above object, the present invention is configured as follows.

請求項1の発明に係る半導体発光素子は、基板上に、少なくともn型クラッド層、活性層、p型クラッド層から成る発光部が形成され、前記発光部の上部にp型ドーパント濃度が1×1019/cm3以上であり、且つ、前記p型クラッド層に添加されるドーパントとは異なる材料のドーパントが添加されて成る薄膜のAs系p型コンタクト層が形成され、前記p型コンタクト層の上部に金属酸化物材料から成る電流分散層が形成された半導体発光素子において、前記p型クラッド層と前記p型コンタクト層との間に、p型の導電性であると共に故意的若しくは不可避的にC(炭素)が含まれ、且つ、膜厚がL=6.872×10−14×N0.733 の関係式[ただし、NはC濃度(単位:cm−3)、Lは前記p型コンタクト層に添加されたドーパントの拡散長(単位:μm)である]で求められる前記拡散長L以上であるIII/V族半導体で構成された緩衝層を有することを特徴とする。 In the semiconductor light emitting device according to the first aspect of the present invention, a light emitting portion including at least an n-type cladding layer, an active layer, and a p-type cladding layer is formed on a substrate, and a p-type dopant concentration is 1 × above the light emitting portion. A thin As-type p-type contact layer formed by adding a dopant of a material different from the dopant added to the p-type cladding layer and having a density of 10 19 / cm 3 or more, is formed on the p-type contact layer. In a semiconductor light emitting device having a current spreading layer made of a metal oxide material formed thereon, between the p-type cladding layer and the p-type contact layer, p-type conductivity and intentionally or unavoidably C (carbon) is included and the film thickness is L = 6.872 × 10 −14 × N 0.733 [where N is the C concentration (unit: cm −3 ), and L is the p-type contact layer Dopa added to DOO diffusion length (unit: [mu] m) and is] to have the buffer layer composed of a group III / V semiconductor is diffusion length L or more sought characterized.

ここで「故意的」に含まれとは、積極的又は意図的に添加(ドーピング)をすることであり、また「不可避的」に含まれとは、そのような積極的、意図的、若しくは故意的な添加(ドーピング)をしないにも拘わらず、結晶に自然にC(炭素)が混入する不可避な現象を指す。更に、本明細書中において使用する「アンドープ」や「無添加」、「添加しない」といった表現は、積極的、意図的、若しくは故意的な添加(ドーピング)をしないことを意味するものであり、結晶に自然にC(炭素)やH(水素)等の不純物が不可避的に混入する現象までも指し示したものではない。   Here, “intentionally” includes being positively or intentionally added (doping), and “inevitable” includes such active, intentional, or intentional This refers to an unavoidable phenomenon in which C (carbon) is naturally mixed into a crystal, although it is not added (doping). Furthermore, the expressions “undoped”, “non-added”, and “not added” used in the present specification mean that active, intentional or intentional addition (doping) is not performed. It does not indicate the phenomenon that impurities such as C (carbon) and H (hydrogen) are inevitably mixed into the crystal.

請求項2の発明は、請求項1に記載の半導体発光素子において、前記p型クラッド層のドーパントがMgであり、更に、前記p型コンタクト層のドーパントがZnであることを特徴とする。   According to a second aspect of the present invention, in the semiconductor light emitting device according to the first aspect, the dopant of the p-type cladding layer is Mg, and the dopant of the p-type contact layer is Zn.

請求項3の発明は、請求項1又は2に記載の半導体発光素子において、前記p型コンタクト層を構成する材料がAlxGa1−xAs(但し、0≦X≦0.4)であることを特徴とする。 According to a third aspect of the present invention, in the semiconductor light emitting device according to the first or second aspect, the material constituting the p-type contact layer is Al x Ga 1 -x As (where 0 ≦ X ≦ 0.4). It is characterized by that.

1.0×1019/cm3以上の高キャリア濃度のコンタクト層を安定して実現できる半導体材料には限りがあり、半導体材料としては、ZnドープのAlxGa1−xAs(0≦X≦0.4)が最適である。ただし、上記AlGaAsは発光波長に対して透明でない為、30nm程度以下の薄膜で形成する必要性がある。 There is a limit to semiconductor materials that can stably realize a contact layer having a high carrier concentration of 1.0 × 10 19 / cm 3 or more. As a semiconductor material, Zn-doped Al x Ga 1-x As (0 ≦ X ≦ 0.4) is optimal. However, since the AlGaAs is not transparent to the emission wavelength, it is necessary to form it with a thin film of about 30 nm or less.

請求項4の発明は、請求項1〜3のいずれかに記載の半導体発光素子において、 前記緩衝層はAlxGa1−xAs(但し、0.4≦X≦1)であることを特徴とする。 According to a fourth aspect of the present invention, in the semiconductor light emitting device according to any one of the first to third aspects, the buffer layer is Al x Ga 1-x As (provided that 0.4 ≦ X ≦ 1). And

請求項5の発明は、請求項1〜4のいずれかに記載の半導体発光素子において、前記電流分散層をITO(錫添加酸化インジウム)、SnO2(酸化錫)、ATO(アンチモン添加酸化錫)、In23(酸化インジウム)、ZnO(酸化亜鉛)、GZO(ガリウム添加酸化亜鉛)、BZO(硼素添加酸化亜鉛)、AZO(アルミニウム添加酸化亜鉛)、CdO(酸化カドミウム)、CTO(錫添加酸化カドミウム)、IZO(インジウム添加酸化亜鉛)の内、いずれかの金属酸化物材料を少なくとも1種以上用いて形成することを特徴とする。 According to a fifth aspect of the present invention, in the semiconductor light emitting device according to any one of the first to fourth aspects, the current dispersion layer is made of ITO (tin-added indium oxide), SnO 2 (tin oxide), ATO (antimony-added tin oxide). In 2 O 3 (indium oxide), ZnO (zinc oxide), GZO (gallium-doped zinc oxide), BZO (boron-doped zinc oxide), AZO (aluminum-doped zinc oxide), CdO (cadmium oxide), CTO (tin-added) It is characterized in that it is formed using at least one metal oxide material of cadmium oxide) and IZO (indium-added zinc oxide).

請求項6の発明は、請求項1〜5のいずれかに記載の半導体発光素子において、前記電流分散層の膜厚が、d=A×λp/(4×n)の計算式[ただし、Aは定数(1又は3)、λpは波長(単位:nm)、nは屈折率である]により求まるdの±30%の範囲にあることを特徴とする。   According to a sixth aspect of the present invention, in the semiconductor light emitting device according to any one of the first to fifth aspects, the film thickness of the current dispersion layer is a calculation formula d = A × λp / (4 × n) [where A Is a constant (1 or 3), λp is a wavelength (unit: nm), and n is a refractive index].

請求項7の発明は、請求項1〜6のいずれかに記載の半導体発光素子において、前記発光部を構成する材料が(AlxGa1−xyIn1−yP(但し、0≦X≦1、0.4≦Y≦0.6)であり、更に前記p型クラッド層、及び前記n型クラッド層に含まれるAl(アルミニウム)の含有率は前記活性層に含まれるAlの含有率よりも高いことを特徴とする。 According to a seventh aspect of the present invention, in the semiconductor light emitting device according to any one of the first to sixth aspects, the material constituting the light emitting portion is (Al x Ga 1 -x ) y In 1 -y P (where 0 ≦ X ≦ 1, 0.4 ≦ Y ≦ 0.6), and the content of Al (aluminum) contained in the p-type cladding layer and the n-type cladding layer is the content of Al contained in the active layer. It is characterized by being higher than the rate.

請求項8の発明は、請求項1〜7のいずれかに記載の半導体発光素子において、前記電流分散層のキャリア濃度が7×1020/cm3以上有することを特徴とする。 According to an eighth aspect of the present invention, in the semiconductor light emitting device according to any one of the first to seventh aspects, the carrier concentration of the current dispersion layer is 7 × 10 20 / cm 3 or more.

請求項9の発明は、請求項1〜8のいずれかに記載の半導体発光素子において、前記p型コンタクト層の膜厚が1nm以上30nm以下の範囲にあることを特徴とする。   The invention of claim 9 is the semiconductor light emitting device according to any one of claims 1 to 8, wherein the thickness of the p-type contact layer is in the range of 1 nm to 30 nm.

請求項10の発明は、請求項1〜9のいずれかに記載の半導体発光素子において、前記基板と前記n型クラッド層の間に高屈折率材料と低屈折率材料から成る屈折率の異なった2種の半導体層を1つのペアとし、そのペア数が10ペア以上30ペア以下である光反射層を形成することを特徴とする。   A tenth aspect of the present invention is the semiconductor light emitting device according to any one of the first to ninth aspects, wherein the refractive indexes of the high refractive index material and the low refractive index material differ between the substrate and the n-type cladding layer. Two types of semiconductor layers are used as one pair, and a light reflection layer having 10 to 30 pairs is formed.

請求項11の発明は、請求項1〜10のいずれかに記載の半導体発光素子において、前記光反射層を構成する主たる材料が、AlxGa1−xAs(但し、0.4≦X≦1)、若しくは(AlxGa1−xyIn1−yP(但し、0≦X≦1、0.4≦Y≦0.6)、又はこれらを組合せて成ることを特徴とする。 According to an eleventh aspect of the present invention, in the semiconductor light emitting device according to any one of the first to tenth aspects, the main material constituting the light reflecting layer is Al x Ga 1-x As (provided that 0.4 ≦ X ≦ 1), or (Al x Ga 1-x) y in 1-y P ( where, 0 ≦ X ≦ 1,0.4 ≦ Y ≦ 0.6), or characterized by comprising these combinations.

請求項12の発明は、請求項1〜11のいずれかに記載の半導体発光素子において、前記活性層を、バンドギャップの狭い発光層と前記発光層よりも広いバンドギャップを有する障壁層によって成る構造とし、これを複数層積層したことを特徴とする。   The invention of claim 12 is the semiconductor light emitting device according to any one of claims 1 to 11, wherein the active layer is composed of a light emitting layer having a narrow band gap and a barrier layer having a wider band gap than the light emitting layer. And a plurality of these layers are laminated.

請求項13の発明は、請求項12に記載の半導体発光素子において、前記活性層は、当該活性層に含まれる前記発光層の膜厚が9nm以下の薄膜から成る量子井戸構造、又は、前記発光層の結晶格子定数が前記n型クラッド層若しくはp型クラッド層の格子定数と異なる、歪量子井戸構造であることを特徴とする。   A thirteenth aspect of the present invention is the semiconductor light emitting device according to the twelfth aspect of the present invention, wherein the active layer is a quantum well structure comprising a thin film having a thickness of 9 nm or less included in the active layer, or the light emission. The crystal lattice constant of the layer is a strained quantum well structure different from the lattice constant of the n-type cladding layer or the p-type cladding layer.

請求項14の発明は、請求項1〜13に記載の半導体発光素子において、前記p型クラッド層に含まれるMg濃度が1×1017/cm3以上、5×1018/cm3以下の範囲にあり、且つ前記の範囲に設定されたp型クラッド層は当該層の全て若しくは少なくとも一部を占めることを特徴とする。 According to a fourteenth aspect of the present invention, in the semiconductor light emitting device according to the first to thirteenth aspects, the Mg concentration contained in the p-type cladding layer is in the range of 1 × 10 17 / cm 3 or more and 5 × 10 18 / cm 3 or less. And the p-type cladding layer set in the above range occupies all or at least a part of the layer.

Mg濃度が1×1017/cm3を下回ると、当該p型クラッド層のキャリア濃度が低くなり過ぎてキャリア供給層として十分な効果を発揮することが難しくなる。また、5×1018/cm3を越える過剰なMgの添加を行うと、p型クラッド層にMgの濃度にほぼ依存した結晶欠陥を発生させ、ドーパントの拡散を助長すると共にLEDの内部量子効率の低下につながり、総じて、LED素子の発光出力を低下させる。 When the Mg concentration is less than 1 × 10 17 / cm 3 , the carrier concentration of the p-type cladding layer becomes too low, and it becomes difficult to exhibit a sufficient effect as the carrier supply layer. Further, when excessive Mg addition exceeding 5 × 10 18 / cm 3 is performed, crystal defects substantially depending on the Mg concentration are generated in the p-type cladding layer, and the diffusion of the dopant is promoted and the internal quantum efficiency of the LED is increased. In general, the light emission output of the LED element is reduced.

請求項15の発明は、請求項1〜14のいずれかに記載の半導体発光素子において、前記基板にGaAs、Ge又はSiのいずれかの半導体材料、若しくは前記Siの有する熱伝導率よりも熱伝導率の高い金属材料を用いることを特徴とする。   A fifteenth aspect of the present invention is the semiconductor light emitting device according to any one of the first to fifteenth aspects, wherein the substrate has a semiconductor material of any one of GaAs, Ge, and Si, or a thermal conductivity higher than a thermal conductivity of the Si. A metal material having a high rate is used.

請求項16の発明は、請求項1〜15のいずれかに記載の半導体発光素子において、前記活性層と前記p型クラッド層との間に、ドーパントが添加されていない半導体層、前記p型クラッド層よりも添加されたp型のドーパント濃度が低い半導体層、若しくはn型のドーパントとp型のドーパントが同時に添加され擬似的に中性な状態の半導体層の内のいずれか、又はこれらを組合せた半導体層からなる拡散防止層が、300nm以下の範囲で設けられていることを特徴とする。   The invention according to claim 16 is the semiconductor light emitting device according to any one of claims 1 to 15, wherein a semiconductor layer in which no dopant is added between the active layer and the p-type cladding layer, the p-type cladding. Either a semiconductor layer having a lower p-type dopant concentration than the layer, a semiconductor layer in which a n-type dopant and a p-type dopant are added simultaneously, and a pseudo-neutral semiconductor layer, or a combination thereof Further, the diffusion preventing layer made of a semiconductor layer is provided in a range of 300 nm or less.

請求項17の発明は、請求項1〜16のいずれかに記載の半導体発光素子において、前記活性層と前記n型クラッド層との間に、ドーパントが添加されていない半導体層、前記n型クラッド層よりも添加されたn型のドーパント濃度が低い半導体層、若しくはn型のドーパントとp型のドーパントが同時に添加され擬似的に中性な状態の半導体層の内のいずれか、又はこれらを組合せた半導体層からなる拡散防止層が、200nm以下の範囲で設けられていることを特徴とする。   The invention according to claim 17 is the semiconductor light emitting device according to any one of claims 1 to 16, wherein a semiconductor layer to which no dopant is added is provided between the active layer and the n-type cladding layer, and the n-type cladding. Either a semiconductor layer having a lower n-type dopant concentration than the layer, a semiconductor layer in which a n-type dopant and a p-type dopant are added simultaneously, and a pseudo-neutral semiconductor layer, or a combination thereof The diffusion prevention layer made of a semiconductor layer is provided in a range of 200 nm or less.

本発明では、緩衝層に故意的若しくは不可避的にC(炭素)を含ませ、そのC濃度値によってZnの拡散長を設定可能としたので、Znの拡散長が緩衝層の膜厚の範囲内に収まるように設定することができる。   In the present invention, the buffer layer intentionally or inevitably contains C (carbon), and the Zn diffusion length can be set by the C concentration value, so that the Zn diffusion length is within the range of the thickness of the buffer layer. Can be set to fit.

発明によれば、p型コンタクト層、及びそれ以外のp型半導体層からのドーパントの相互拡散を効果的に抑制し、高出力、低動作電圧なLED素子を作製できると共に、経時的な発光出力の低下や、駆動電圧の上昇を抑制することが可能なLED素子を作製することができる。   According to the invention, it is possible to effectively suppress the interdiffusion of dopants from the p-type contact layer and the other p-type semiconductor layers, and to produce an LED element having a high output and a low operating voltage, and a light emission output over time. LED elements capable of suppressing the decrease in the voltage and the increase in the driving voltage can be manufactured.

以下、本発明を図示の実施の形態に基づいて説明する。   Hereinafter, the present invention will be described based on the illustrated embodiments.

図1に本実施形態に係る発光ダイオードの構成を示す。この発光ダイオードは、半導体基板であるn型GaAs基板1上に、n型GaAsバッファ層2が形成され、更にn型GaAsバッファ層2上にn型AlGaInPクラッド層(単にn型クラッド層ともいう)3、アンドープAlGaInP活性層(単に活性層ともいう)4及びp型AlGaInPクラッド層(単にp型クラッド層ともいう)5が順次に結晶成長されて発光部が構成されている。更にp型クラッド層5上に、高濃度にp型ドーパントが添加されたAs系のp型AlGaAsコンタクト層(単にp型コンタクト層ともいう)7が積層されている。更にp型コンタクト層7上に、金属酸化物材料から成る電流分散層として、透明導電膜であるITO膜(電流分散層)8が積層され、ITO膜8の表面側に表面電極9が、またn型GaAs基板1の裏面側に裏面電極10が形成されている。   FIG. 1 shows a configuration of a light emitting diode according to the present embodiment. In this light emitting diode, an n-type GaAs buffer layer 2 is formed on an n-type GaAs substrate 1 which is a semiconductor substrate, and an n-type AlGaInP cladding layer (also simply referred to as an n-type cladding layer) is formed on the n-type GaAs buffer layer 2. 3. An undoped AlGaInP active layer (also simply referred to as an active layer) 4 and a p-type AlGaInP cladding layer (also simply referred to as a p-type cladding layer) 5 are sequentially crystal-grown to form a light emitting portion. Further, an As-based p-type AlGaAs contact layer (also simply referred to as a p-type contact layer) 7 to which a p-type dopant is added at a high concentration is laminated on the p-type cladding layer 5. Further, an ITO film (current dispersion layer) 8 which is a transparent conductive film is laminated on the p-type contact layer 7 as a current dispersion layer made of a metal oxide material, and a surface electrode 9 is formed on the surface side of the ITO film 8. A back electrode 10 is formed on the back side of the n-type GaAs substrate 1.

上記p型コンタクト層7はAlxGa1−xAs(但し、0≦X≦0.4)からなり、膜厚は1nm以上30nm以下であり、p型ドーパントとしてのZnが、キャリア濃度1×1019/cm3以上という高濃度に添加されている。 The p-type contact layer 7 is Al x Ga 1-x As (where, 0 ≦ X ≦ 0.4) consists, thickness is at 1nm or 30nm or less, Zn as p-type dopant, the carrier concentration of 1 × It is added at a high concentration of 10 19 / cm 3 or more.

電流分散層であるITO膜8の膜厚は、d=A×λp/(4×n)の計算式[ただし、Aは定数(1又は3)、λpは波長(単位:nm)、nは屈折率である]により求まるdの±30%の範囲にある。この電流分散層であるITO膜8は真空蒸着法か又はスパッタ法によって形成され、成膜直後の状態で7×1020/cm3以上のキャリア濃度を有する。 The thickness of the ITO film 8 which is a current dispersion layer is calculated by the following formula: d = A × λp / (4 × n) [where A is a constant (1 or 3), λp is a wavelength (unit: nm), and n is The refractive index is in the range of ± 30% of d obtained by The ITO film 8 serving as the current dispersion layer is formed by vacuum deposition or sputtering, and has a carrier concentration of 7 × 10 20 / cm 3 or more immediately after the film formation.

そして、この発光ダイオードの特徴として、上記p型コンタクト層7と上記p型クラッド層5との間に、p型ドーパントとしてMgが添加されたIII/V族半導体で構成したp型の緩衝層6を形成する。   As a feature of this light emitting diode, a p-type buffer layer 6 made of a III / V semiconductor in which Mg is added as a p-type dopant between the p-type contact layer 7 and the p-type cladding layer 5. Form.

このp型緩衝層6は、具体的には発光波長に対し光学的に透明で、発光部を構成するAlGaInP系材料に対して格子整合するAlxGa1−xAs(0.4≦X≦1)から成る。また、当該p型緩衝層6は、その膜厚tが、コンタクト層7に添加されたZnの拡散長以上となっている。 Specifically, the p-type buffer layer 6 is Al x Ga 1-x As (0.4 ≦ X ≦) that is optically transparent to the emission wavelength and lattice-matched to the AlGaInP-based material constituting the light emitting portion. 1). Further, the p-type buffer layer 6 has a film thickness t equal to or greater than the diffusion length of Zn added to the contact layer 7.

上記緩衝層6は、高Al組成のAlGaAs層であり、AlGaInP系材料によって構成されるLED素子の発光波長に対し、光学的に透明であって、尚且つAlGaInPなどの4元系材料と比べて結晶成長が容易で、更には発光部を構成するAlGaInP系材料との格子整合性がほぼ一致することから、LED素子の動作電圧を低くすることが可能な材料である。   The buffer layer 6 is an AlGaAs layer having a high Al composition, is optically transparent with respect to the emission wavelength of an LED element made of an AlGaInP-based material, and is also compared with a quaternary material such as AlGaInP. Since the crystal growth is easy and the lattice matching with the AlGaInP-based material constituting the light emitting portion is almost the same, the material can reduce the operating voltage of the LED element.

コンタクト層7に添加されたZnの拡散長は、図2に示すように、p型緩衝層6中に含まれるC(炭素)の濃度と相関があり、
L=6.872×10−14×N0.733
の関係式[ただし、NはC濃度(単位:cm−3)、Lは前記p型コンタクト層に添加されたドーパントの拡散長(単位:μm)である]で表される。
The diffusion length of Zn added to the contact layer 7 has a correlation with the concentration of C (carbon) contained in the p-type buffer layer 6, as shown in FIG.
L = 6.872 × 10 −14 × N 0.733
[Where N is the C concentration (unit: cm −3 ), and L is the diffusion length (unit: μm) of the dopant added to the p-type contact layer].

そこで、本発明の実施形態では、p型緩衝層6の膜厚tが、上記の関係式又は図2の曲線から求められるZn拡散長Lに対し、それ以上の膜厚となるように、p型緩衝層6中のC濃度を設定している。このC濃度の設定は、例えば緩衝層6成長時のV/III比或いはAl組成といったパラメータにて綿密に制御する。   Therefore, in the embodiment of the present invention, the thickness t of the p-type buffer layer 6 is such that the thickness is larger than the Zn diffusion length L obtained from the above relational expression or the curve of FIG. The C concentration in the mold buffer layer 6 is set. The setting of the C concentration is precisely controlled by parameters such as the V / III ratio or Al composition when the buffer layer 6 is grown.

具体例として、膜厚が5μmのp型緩衝層6の場合、例えば、p型緩衝層6中のC濃度を1×1018/cm3に設定する。こうすることで、上記の式又は図2の曲線から求められるところの、コンタクト層7に添加されたZnの拡散長は約1.1μm程度となり、p型緩衝層6の膜厚以内に収まる。この結果、p型コンタクト層7のZnの拡散を抑制し、また、これに伴いp型コンタクト層7のZnとそれ以外のp型半導体層5,6からのドーパントMgの相互拡散を効果的に抑制することができる。 As a specific example, in the case of the p-type buffer layer 6 having a film thickness of 5 μm, for example, the C concentration in the p-type buffer layer 6 is set to 1 × 10 18 / cm 3 . By doing so, the diffusion length of Zn added to the contact layer 7, which is obtained from the above equation or the curve of FIG. 2, is about 1.1 μm, and is within the thickness of the p-type buffer layer 6. As a result, the diffusion of Zn in the p-type contact layer 7 is suppressed, and accordingly, the mutual diffusion of Zn in the p-type contact layer 7 and dopant Mg from the other p-type semiconductor layers 5 and 6 is effectively performed. Can be suppressed.

本発明者等は鋭意研究を行った結果、上記コンタクト層7に含まれるZnと、上記p型クラッド層5及びp型緩衝層6に含まれるMgとの相互拡散反応は、上記緩衝層6に含まれるC濃度と極めて密接な関係にあることを見出し、また、その現象は特にその材料が高Al組成のAlGaAs層である場合に顕著であることも見出した。従って、かかる材料からなる緩衝層6のC濃度を緩衝層6成長時のV/III比、或いはAl組成といったパラメータを綿密に制御することで、Zn及びMgの相互拡散距離を御し、長寿命なLED素子を得る為に必要な緩衝層6の膜厚を、好適に適宜設定できる。   As a result of intensive studies, the present inventors have found that the mutual diffusion reaction between Zn contained in the contact layer 7 and Mg contained in the p-type cladding layer 5 and the p-type buffer layer 6 is caused in the buffer layer 6. It has been found that the concentration is very close to the concentration of C contained, and that the phenomenon is particularly remarkable when the material is an AlGaAs layer having a high Al composition. Therefore, by controlling closely the parameters such as the C concentration of the buffer layer 6 made of such a material, the V / III ratio during the growth of the buffer layer 6, or the Al composition, the mutual diffusion distance of Zn and Mg is controlled, and the long life The film thickness of the buffer layer 6 necessary for obtaining a simple LED element can be suitably set as appropriate.

なお、上記実施形態において、n型GaAs基板1とn型クラッド層3との間、例えば、n型GaAsバッファ層2とn型クラッド層3の間に、高屈折率材料と低屈折率材料から成る屈折率の異なった2種の半導体層を1つのペアとし、そのペア数が10ペア以上30ペア以下である光反射層を形成するようにしてもよい。
また、上記実施形態において、活性層4とp型クラッド層5との間や、活性層4とn型クラッド層3との間に、ドーパントが添加されていない半導体層、p型クラッド層5よりも添加されたドーパント濃度が低い半導体層、若しくはn型のドーパントとp型のドーパントが同時に添加され擬似的に中性な状態の半導体層の内のいずれか、又はそれらの組合せによって構成される拡散防止層を設けるようにしてもよい。拡散防止層の膜厚は、活性層4とp型クラッド層5との間に介入させる場合、300nm以下とすることが望ましい。また、活性層4とn型クラッド層3との間に拡散防止層を設ける場合には、その膜厚は200nm以下とすることが望ましい。
In the above embodiment, between the n-type GaAs substrate 1 and the n-type cladding layer 3, for example, between the n-type GaAs buffer layer 2 and the n-type cladding layer 3, a high refractive index material and a low refractive index material are used. Two types of semiconductor layers having different refractive indexes may be used as one pair, and a light reflecting layer having 10 to 30 pairs may be formed.
Moreover, in the said embodiment, it is from the semiconductor layer to which the dopant is not added between the active layer 4 and the p-type cladding layer 5, or between the active layer 4 and the n-type cladding layer 3, the p-type cladding layer 5. Diffusion formed by a semiconductor layer with a low dopant concentration, a semiconductor layer in which a n-type dopant and a p-type dopant are added simultaneously, and a pseudo-neutral semiconductor layer, or a combination thereof A prevention layer may be provided. The thickness of the diffusion preventing layer is desirably 300 nm or less when intervening between the active layer 4 and the p-type cladding layer 5. Further, when a diffusion prevention layer is provided between the active layer 4 and the n-type cladding layer 3, the film thickness is desirably 200 nm or less.

次に、上述した実施形態の発光ダイオード構造を採用した根拠について、詳述する。   Next, the grounds for adopting the light emitting diode structure of the above-described embodiment will be described in detail.

第1に、本発明で示されたAlGaAs系緩衝層6の膜厚の設定に関しては、大前提としてコンタクト層7に添加されたZnとそれ以外のp型半導体層5,6に添加されたMgにより生ずる相互拡散によって、上記の不純物が活性層4に混入することを未然に防止でき得る膜厚設定とすることが、高寿命、高信頼性のLED素子を得る為に肝要である。   First, regarding the setting of the film thickness of the AlGaAs buffer layer 6 shown in the present invention, Zn added to the contact layer 7 and Mg added to the other p-type semiconductor layers 5 and 6 as a main premise. In order to obtain a long-life and high-reliability LED element, it is important to set the film thickness so that the above-described impurities can be prevented from being mixed into the active layer 4 due to the interdiffusion caused by the above.

その時のZn及びMgの相互拡散作用は、上記緩衝層6に含まれるCの濃度と密接な関係にあり、本発明者等は、上記不純物らの拡散長(拡散距離)が緩衝層6に含まれるC濃度によって制御し得ることを見出している。それは例えば図2に示した、AlGaAs緩衝層6中のC濃度とZnの拡散長の関係を示した実験結果から知ることができる。そして、これらの結果を基として、コンタクト層7に添加されたZnの拡散長は、L=6.872×10−14×N0.733 の関係式[ただし、NはC濃度(単位:cm−3)、Lは前記p型コンタクト層7に添加されたドーパントの拡散長(単位:μm)である]で求めることができ、本発明では、上記関係式によって求められるZnの拡散長L以上の膜厚tを有するAlGaAs緩衝層6を設けることによって、初期特性及び信頼性の両面において良好な特性を有するLED素子を得ることができるのである。 The mutual diffusion action of Zn and Mg at that time is closely related to the concentration of C contained in the buffer layer 6, and the inventors of the present invention include the diffusion length (diffusion distance) of the impurities in the buffer layer 6. It has been found that it can be controlled by the C concentration. This can be known from the experimental results shown in FIG. 2, for example, showing the relationship between the C concentration in the AlGaAs buffer layer 6 and the diffusion length of Zn. Based on these results, the diffusion length of Zn added to the contact layer 7 is a relational expression of L = 6.872 × 10 −14 × N 0.733 [where N is the C concentration (unit: cm −3). L is the diffusion length (unit: μm) of the dopant added to the p-type contact layer 7], and in the present invention, the film has a Zn diffusion length L or more determined by the above relational expression. By providing the AlGaAs buffer layer 6 having the thickness t, it is possible to obtain an LED element having good characteristics in both initial characteristics and reliability.

因みに、当該緩衝層6の膜厚値tに対して、特に上限を定める必要性は無いのであるが、例えば、上記の理由によって求められた好適な膜厚よりも更に膜厚を厚くした場合、次の様なことが言える。   Incidentally, there is no need to particularly set an upper limit for the film thickness value t of the buffer layer 6. For example, when the film thickness is made thicker than the preferred film thickness obtained for the above reason, The following can be said.

LED素子の電流分散特性はコンタクト層7上に設けられた金属酸化物から成る電流分散層8、例えばITOやZnO系透明導電膜によって、十分な効果が期待できる。その為、緩衝層6自体には、電流分散特性は特に求めるものではない。仮に、10μm程度の好適形態以上の膜厚を有する緩衝層6を設けたとしても、前述した電流分散層8によって得られる電流分散効果が支配的であり、LED素子としての飛躍的な出力向上は望めない。むしろ、LED素子の製造にかかるコストが高くなり、LED素子の原価を上げてしまうというデメリットが生ずるものである。従って、上記緩衝層6の膜厚は、上述した好適形態を満たす程度に留めることが生産上好ましいと言える。   A sufficient effect can be expected for the current dispersion characteristics of the LED element by the current dispersion layer 8 made of a metal oxide provided on the contact layer 7, for example, an ITO or ZnO transparent conductive film. For this reason, the buffer layer 6 itself is not particularly required to have a current dispersion characteristic. Even if the buffer layer 6 having a film thickness of about 10 μm or more is provided, the current dispersion effect obtained by the current dispersion layer 8 is dominant, and a dramatic improvement in output as an LED element is achieved. I can't hope. Rather, the cost of manufacturing the LED element is increased, resulting in a demerit that the cost of the LED element is increased. Therefore, it can be said that it is preferable in production that the film thickness of the buffer layer 6 is limited to a degree satisfying the above-described preferred form.

第2に、金属酸化物から成る電流分散層、例えばITO膜8と接するオーミックコンタクト7層は、極めて高濃度にドーパントが添加されている必要性があり、つまりは極めて高いキャリア濃度を有している必要があるのである。   Secondly, the current spreading layer made of a metal oxide, for example, the ohmic contact 7 layer in contact with the ITO film 8 needs to be doped with a very high concentration, that is, has a very high carrier concentration. It is necessary to be.

具体的には、Zn(亜鉛)が添加されたコンタクト層7の場合、その結晶材料はAl混晶比が0から0.4まで、即ちGaAs〜Al0.4GaAsであることが望ましく、そのキャリア濃度は1×1019/cm3以上が好適であり、これは高ければ高い程好ましい。 Specifically, in the case of the contact layer 7 to which Zn (zinc) is added, it is preferable that the crystal material has an Al mixed crystal ratio of 0 to 0.4, that is, GaAs to Al 0.4 GaAs. The carrier concentration is preferably 1 × 10 19 / cm 3 or more, and this is preferably as high as possible.

ITO膜8は基本的にn型の半導体材料に属し、また、LED素子は一般的にpサイドアップで作製されることが多い。この為、ITO膜8を電流分散層に応用したLED素子は当然の如く、導電型が基板の側からn/p/n接合となってしまう。この為にLED素子ではITO膜8とp型半導体層との界面に大きな電位障壁が生じ、通常は非常に動作電圧の高いLEDとなってしまう。   The ITO film 8 basically belongs to an n-type semiconductor material, and the LED element is generally manufactured by p-side-up in many cases. For this reason, as a matter of course, the LED element in which the ITO film 8 is applied to the current spreading layer has an n / p / n junction from the substrate side. For this reason, in the LED element, a large potential barrier is generated at the interface between the ITO film 8 and the p-type semiconductor layer, and the LED usually has a very high operating voltage.

この問題を解消する為に、p型半導体層には非常に高いキャリア濃度が求められるのである。また、前述したコンタクト層7のバンドギャップ(禁制帯幅)が狭い理由は、一般的に狭バンドギャップ材料の方が高キャリア化が容易であることに強く依存する。更に、上記コンタクト層7の高キャリア化と関係して、コンタクト層7と接する電流分散層、例えばITO膜8のキャリア濃度も、トンネル電圧を低減するには重要である。それは、上記コンタクト層7と同様の理由から、7×1020/cm3以上のキャリア濃度を有していることが好ましい。 In order to solve this problem, the p-type semiconductor layer is required to have a very high carrier concentration. Further, the reason why the band gap (forbidden band width) of the contact layer 7 is narrow depends largely on the fact that a narrow band gap material is generally easier to increase the carrier. Further, in relation to the increase in the carrier of the contact layer 7, the carrier concentration of the current spreading layer in contact with the contact layer 7, for example, the ITO film 8, is also important for reducing the tunnel voltage. For the same reason as the contact layer 7, it preferably has a carrier concentration of 7 × 10 20 / cm 3 or more.

また、7×1020/cm3以上のキャリア濃度を有する透明導電膜(本発明では電流分散層8)の形成方法としては、真空蒸着法か、若しくはスパッタ法が挙げられる。特にスパッタ法では、DCスパッタ法にRFを重畳した手法によって作製すると、極めて高キャリア濃度な透明導電膜が得られることが知られている。その他の形成手法としては、MOD(Metal Organic Decomposition)溶液を用いた塗布法やスプレー熱分解法などが挙げられるが、これらの方法では高キャリア濃度の透明導電膜が得難く、また、形成の仮定でエピタキシャルウェハに与える熱によって悪影響が生ずる場合があり、この面からも好ましくない。 In addition, as a method for forming a transparent conductive film (current dispersion layer 8 in the present invention) having a carrier concentration of 7 × 10 20 / cm 3 or more, a vacuum deposition method or a sputtering method can be used. In particular, in the sputtering method, it is known that a transparent conductive film having an extremely high carrier concentration can be obtained when a RF sputtering is applied to a DC sputtering method. Other forming methods include a coating method using a MOD (Metal Organic Decomposition) solution and a spray pyrolysis method. However, it is difficult to obtain a transparent conductive film having a high carrier concentration by these methods, and the formation is assumed. In this case, adverse effects may occur due to the heat applied to the epitaxial wafer.

第3に、上記コンタクト層7の膜厚は1nmから30nmの範囲にあることが好ましい。何故ならば上記コンタクト層7は、何れも活性層4で発光した光に対し、少なからずとも吸収を起こしてしまう為、膜厚が厚くなるに連れ、発光出力が低下してしまうということになる。これらのコンタクト層7の膜厚とLED素子の発光波長における透過率との関係を図6に示す。   Thirdly, the thickness of the contact layer 7 is preferably in the range of 1 nm to 30 nm. This is because the contact layer 7 absorbs the light emitted from the active layer 4 at least, so that the light emission output decreases as the film thickness increases. . The relationship between the film thickness of these contact layers 7 and the transmittance at the emission wavelength of the LED element is shown in FIG.

同図に依ればコンタクト層7の膜厚に依存して発光波長における可視光線の透過率が低下している。即ち、高出力のLED素子を得るといった面からコンタクト層7の膜厚の上限値は30nmとすることが好ましい。また、コンタクト層7の膜厚が1nm未満、つまり数オングストローム(Å)程度の膜厚になってくると、ITO膜8とコンタクト層7との間でのトンネル接合が難しくなってくる為、低動作電圧化、動作電圧の安定化が困難になる。従って、ITO膜8と接するコンタクト層7の膜厚は1nmから30nmが好ましい。   According to the figure, the transmittance of visible light at the emission wavelength is lowered depending on the film thickness of the contact layer 7. That is, the upper limit of the film thickness of the contact layer 7 is preferably 30 nm from the viewpoint of obtaining a high-power LED element. Further, when the thickness of the contact layer 7 is less than 1 nm, that is, about several angstroms (Å), the tunnel junction between the ITO film 8 and the contact layer 7 becomes difficult. It becomes difficult to stabilize the operating voltage and operating voltage. Therefore, the thickness of the contact layer 7 in contact with the ITO film 8 is preferably 1 nm to 30 nm.

第4に、金属酸化物から成る電流分散層8の膜厚は、d=A×λp/(4×n)の計算式[ただし、Aは定数(1又は3)、λpは波長(単位:nm)、nは屈折率である]から求まるdの±30%の範囲にある。尚、上記計算式の波長λpとは、LED素子の発光ピーク波長のことを指す。   Fourth, the thickness of the current dispersion layer 8 made of a metal oxide is calculated by the following formula: d = A × λp / (4 × n) [where A is a constant (1 or 3), and λp is a wavelength (unit: nm) and n is the refractive index] and is in the range of ± 30% of d obtained from In addition, the wavelength λp in the above calculation formula refers to the emission peak wavelength of the LED element.

LED用エピタキシャルウェハ上に形成される電流分散層として例えばITO膜8は、半導体層と空気層とのおよそ中間の屈折率を有し、光学的に反射防止膜としての機能を有する。その為、LEDの光取り出し効率を向上させ、より出力の高いLED素子を得るには、上記の計算式に則った膜厚とすることが好ましい。しかし、ITO膜8は当然のことながら厚くすればする程、透過率が悪くなる傾向にある。ITO膜8の透過率が低下すると活性層4より放射される光がITO膜8によって吸収される割合が増加する為、結果として発光出力が低下する。更に、上記電流分散層8の膜厚が増加するに連れ、当該層8の中での光の干渉が増え、光取出し効率の高い波長領域が狭くなってしまう。これらについて、GaAs基板1上にITO膜8を適宜形成し、その試料に対し垂直に光を入射して、この時の反射光のスペクトルを測定した結果を図7に示す。   As a current dispersion layer formed on the LED epitaxial wafer, for example, the ITO film 8 has a refractive index approximately in the middle between the semiconductor layer and the air layer, and optically functions as an antireflection film. Therefore, in order to improve the light extraction efficiency of the LED and obtain an LED element with higher output, it is preferable to set the film thickness according to the above calculation formula. However, as the thickness of the ITO film 8 is naturally increased, the transmittance tends to deteriorate. When the transmittance of the ITO film 8 decreases, the ratio of the light emitted from the active layer 4 absorbed by the ITO film 8 increases, and as a result, the light emission output decreases. Furthermore, as the film thickness of the current spreading layer 8 increases, light interference in the layer 8 increases, and the wavelength region with high light extraction efficiency becomes narrow. For these, the ITO film 8 is appropriately formed on the GaAs substrate 1, light is incident on the sample vertically, and the result of measuring the spectrum of the reflected light at this time is shown in FIG.

即ち、これらの理由によって、より好ましい電流分散層8の膜厚dは、上記の計算式にあり、尚且つ定数Aは1、又は3である方が良い。最も好適な例としては、定数Aは1である。また、LED用エピタキシャルウェハ上に形成される電流分散層、例えばITO膜8の膜厚は、上記の計算式により求まる値dの±30%以内の範囲にあれば良い。これは、反射防止膜として光学的に反射率の低い波長帯域、つまり、光取出し効率の高い波長帯域は、ある程度の幅を有するからである。例えば反射防止膜として、ITO膜8の形成されたLED用エピタキシャルウェハに対して垂直に光を入射した時の反射率が、15%以下となる膜厚の許容値は、上記計算式より求まるdの±30%の範囲にある。膜厚がdの±30%の範囲を超えると、反射防止膜としての効果は小さくなり、LED素子の発光出力が相対的に低下してしまう。   That is, for these reasons, the more preferable thickness d of the current spreading layer 8 is in the above calculation formula, and the constant A is preferably 1 or 3. In the most preferred example, the constant A is 1. Further, the thickness of the current dispersion layer formed on the LED epitaxial wafer, for example, the ITO film 8 suffices to be within a range of ± 30% of the value d obtained by the above calculation formula. This is because the wavelength band having a low optical reflectance as the antireflection film, that is, the wavelength band having a high light extraction efficiency has a certain width. For example, as an antireflection film, the allowable value of the film thickness at which the reflectance is 15% or less when light is vertically incident on the LED epitaxial wafer on which the ITO film 8 is formed is obtained from the above formula. Of ± 30%. When the film thickness exceeds the range of ± 30% of d, the effect as an antireflection film is reduced, and the light emission output of the LED element is relatively lowered.

第5に、活性層4に隣接する様に設けられる拡散防止層の膜厚は、活性層4とp型クラッド層5との間に介入させる場合、300nm以下とし、また、活性層4とn型クラッド層3との間に介入させる場合、200nm以下とすることが望ましいが、これら膜厚値の上限に対する根拠は次の通りである。   Fifth, the thickness of the diffusion prevention layer provided adjacent to the active layer 4 is 300 nm or less when intervening between the active layer 4 and the p-type cladding layer 5, and the active layer 4 and n When intervening with the mold cladding layer 3, it is desirable that the thickness be 200 nm or less. The basis for the upper limit of these film thickness values is as follows.

先ず、本発明の意図する所に依れば、上記緩衝層6に含まれるC(炭素)濃度と当該層6の膜厚を適宜設定することによって、p型ドーパントであるZn及びMgの相互拡散作用は好適に抑止され、活性層4に拡散し多量に混入する様なことは無い。しかしながら、緩衝層6の膜厚値の設定が殆ど安全マージンを持たぬよう設定された場合、又はエピタキシャル成長の過程におけるドーパント濃度の誤差や膜厚値の誤差によっては、活性層4へのドーパントの混入が起こり得る可能性がある。こういった場合において、緩衝層6に含まれるC濃度と緩衝層6の膜厚を適宜設定する他に、上記活性層4と上記p型クラッド層5との間に前述した様な拡散防止層を設ける施策を講じることでLED素子の寿命、及び安定性を向上させることができる。しかしながら、その拡散防止層は単純に厚ければ良い
わけでは無く、その膜厚値には上記した値の上限を有する。即ち、拡散防止層の膜厚が厚すぎると、上記p型クラッド層5からのキャリア(この場合は正孔)の注入が効率良く行われず、LED素子の順方向電圧が上昇するなど、LED素子に求められる特性を悪化させる原因に成り得るのである。よって好適な例としては、上記活性層4と上記p型クラッド層5との間に設けられる拡散防止層の膜厚は300nm以下の範囲にあり、より好適な場合は200nm以下であると言える。
First, according to the intention of the present invention, by appropriately setting the C (carbon) concentration contained in the buffer layer 6 and the film thickness of the layer 6, interdiffusion of Zn and Mg as p-type dopants. The action is preferably suppressed, and it does not diffuse into the active layer 4 and mix in a large amount. However, when the film thickness value of the buffer layer 6 is set to have almost no safety margin, or depending on the dopant concentration error or the film thickness error in the epitaxial growth process, the dopant is mixed into the active layer 4. Can happen. In such a case, in addition to appropriately setting the C concentration contained in the buffer layer 6 and the film thickness of the buffer layer 6, a diffusion preventing layer as described above is provided between the active layer 4 and the p-type cladding layer 5. By taking measures to provide the LED element, the life and stability of the LED element can be improved. However, the diffusion preventing layer is not necessarily simply thick, and the film thickness value has the upper limit of the above value. That is, if the diffusion prevention layer is too thick, the carrier (in this case, holes) from the p-type cladding layer 5 is not efficiently injected, and the forward voltage of the LED element increases. It can be a cause of deteriorating the characteristics required for the above. Therefore, as a suitable example, it can be said that the film thickness of the diffusion prevention layer provided between the active layer 4 and the p-type cladding layer 5 is in the range of 300 nm or less, and more preferably 200 nm or less.

次に、前述したp型クラッド層5側に設ける拡散防止層の場合と同じ理由で、上記n型クラッド層3に添加されるn型のドーパントも少なからず活性層4へ拡散することがある。また、拡散距離は短くとも、n型クラッド層3の成長、活性層4の成長過程において、上記n型クラッド層3に添加したn型ドーパントが所謂メモリー効果によって活性層4に混入する場合もある。これらの不純物混入により、p型ドーパントの拡散の場合と同様にLED素子の発光出力は低下してしまう。こういった問題を好適に解決する手段として、上記活性層4と上記n型クラッド層3との間に拡散防止層を設けることが望ましいのである。その場合の拡散防止層の上限は200nm以下の範囲にあることが好適であり、その根拠は上記p型クラッド層5側に設けた拡散防止層の場合と同じである。よって、より好ましい膜厚は100nm以下であると言える。   Next, for the same reason as the case of the diffusion preventing layer provided on the p-type cladding layer 5 side, not only a small amount of n-type dopant added to the n-type cladding layer 3 may diffuse into the active layer 4. Even if the diffusion distance is short, the n-type dopant added to the n-type cladding layer 3 may be mixed into the active layer 4 by the so-called memory effect during the growth of the n-type cladding layer 3 and the active layer 4. . Due to the mixing of these impurities, the light emission output of the LED element decreases as in the case of diffusion of the p-type dopant. As a means for suitably solving such problems, it is desirable to provide a diffusion prevention layer between the active layer 4 and the n-type cladding layer 3. In this case, the upper limit of the diffusion preventing layer is preferably in the range of 200 nm or less, and the grounds thereof are the same as those in the case of the diffusion preventing layer provided on the p-type cladding layer 5 side. Therefore, it can be said that a more preferable film thickness is 100 nm or less.

第6に、光反射層の総積層数、所謂ペア数は10ペアから30ペア程度の範囲にあることが好ましい。その下限に対する根拠は、光反射層として十分な反射率を有する為に必要なペア数に依存しており、それは凡そ10ペア以上である。これらの光反射層の積層ペア数と垂直反射率との関係を図8に示す。   Sixth, it is preferable that the total number of stacked light reflection layers, that is, the so-called number of pairs is in the range of about 10 to 30 pairs. The basis for the lower limit depends on the number of pairs required to have sufficient reflectivity as the light reflecting layer, which is about 10 pairs or more. FIG. 8 shows the relationship between the number of stacked pairs of light reflecting layers and the vertical reflectance.

次に上記したペア数の上限に対する根拠は次の通りである。光反射層は無限に厚く積む程反射率が上昇したり、LED素子の発光出力が上昇するものでは無い。図8に示した通り、光反射層の反射率は凡そ20数ペアを越える辺りからほぼ完全に飽和傾向を示し、30ペアを越える辺りでは完全に飽和する。従って、有効な反射率を得ることのできるペア数にはある程度以上のものが必要であり、更にLED素子、及びLED用エピタキシャルウェハを安価に、且つ効率良く製造する観点では、光反射層のペア数に上限があるのである。即ちそれは、前述した10ペア以上、30ペア以下であり、より好適な範囲としては、15ペア以上、25ペア以下にあることが上記の理由によって選択されるものである。尚、上記の光反射層を構成する好適な材料としては、AlxGa1-xAs(但し、0.4≦X≦1)、又は(AlxGa1-xyIn1-yP(但し、0≦X≦1、0.4≦Y≦0.6)が挙げられる。これらの材料を選択する理由は、GaAs基板1にほぼ格子整合する材料の内、LED素子から発光し、放出される光の波長に対し、光学的に透明であることに強く依存する。既知の通り、光反射層であるDBRは構成される2種の材料の屈折率差が大きい方が光の反射波長帯域が広く、且つ反射率が高い。よって、選択される材料として好適なのは、上記の材料の中から選定されるべきなのである。 Next, the grounds for the above upper limit of the number of pairs are as follows. As the light reflecting layer is stacked infinitely thick, the reflectance does not increase and the light emission output of the LED element does not increase. As shown in FIG. 8, the reflectivity of the light reflecting layer almost completely shows a saturation tendency from the vicinity of more than 20 pairs, and is completely saturated in the vicinity of more than 30 pairs. Therefore, the number of pairs capable of obtaining an effective reflectance is required to be more than a certain level. Further, from the viewpoint of inexpensively and efficiently manufacturing LED elements and LED epitaxial wafers, pairs of light reflecting layers are required. There is an upper limit on the number. That is, it is 10 pairs or more and 30 pairs or less as described above, and a more preferable range is selected from 15 pairs or more and 25 pairs or less for the above reason. As the preferred material that constitutes the light-reflecting layer of said, Al x Ga 1-x As ( where, 0.4 ≦ X ≦ 1), or (Al x Ga 1-x) y In 1-y P (However, 0 ≦ X ≦ 1, 0.4 ≦ Y ≦ 0.6). The reason for selecting these materials is strongly dependent on being optically transparent with respect to the wavelength of the light emitted from the LED element among the materials substantially lattice-matched to the GaAs substrate 1. As is well known, the DBR that is the light reflection layer has a wider reflection wavelength band and higher reflectivity when the refractive index difference between the two types of materials is larger. Therefore, the material to be selected should be selected from the above materials.

第7に、緩衝層6を構成するAlGaAsは、AlxGa1-xAs(但し、0.4≦X≦1)であることが好ましい。左記の範囲に定める理由は、緩衝層6はLED素子において光が射出される面、つまりLED素子表面側に位置する為、光学的にLEDから放出される光に対して透明であることが発光出力の面で有利となるからである。仮に、上記の組成式から外れたAlGaAs層で形成した場合においても本発明の効果に支障は無いが、高出力のLED素子を得るという観点から好ましくない。 Seventh, the AlGaAs constituting the buffer layer 6 is preferably Al x Ga 1-x As (where 0.4 ≦ X ≦ 1). The reason for setting the range on the left is that the buffer layer 6 is located on the surface of the LED element where light is emitted, that is, on the LED element surface side, so that it is optically transparent to the light emitted from the LED. This is because it is advantageous in terms of output. Even if an AlGaAs layer deviating from the above composition formula is used, the effect of the present invention is not hindered, but is not preferable from the viewpoint of obtaining a high-power LED element.

第8に、上記p型クラッド層5に含まれるMgの濃度は1×1017/cm3から5×1018/cm3の範囲にあることが好ましい。下限を定める理由は、上記の下限よりもMg濃度が下回ると当該層5のキャリア濃度が低くなり過ぎ、キャリア供給層として十分な効果を発揮することが難しくなり、ひいてはLED素子の発光出力低下につながることがある。また、上限に対しては、過剰なMgの添加を行うとp型クラッド層5にMgの濃度にほぼ依存した結晶欠陥を発生させ、ドーパントの拡散を助長すると共にLEDの内部量子効率の低下につながり、総じて、LED素子の発光出力を低下させる原因となるからである Eighth, the concentration of Mg contained in the p-type cladding layer 5 is preferably in the range of 1 × 10 17 / cm 3 to 5 × 10 18 / cm 3 . The reason for determining the lower limit is that if the Mg concentration is lower than the above lower limit, the carrier concentration of the layer 5 becomes too low, and it becomes difficult to exert a sufficient effect as a carrier supply layer, and consequently the light emission output of the LED element is reduced. May be connected. On the other hand, if excessive Mg is added, crystal defects are generated in the p-type cladding layer 5 almost depending on the Mg concentration, which promotes dopant diffusion and reduces the internal quantum efficiency of the LED. This is because it causes a decrease in the light output of the LED element.

実施例1として、図1に示した構造の発光波長630nm付近の赤色LED用エピタキシャルウエハを作製した。エピタキシャル成長方法、エピタキシャル層膜厚、エピタキシャル構造や電極形成方法及びLED素子製作方法は、以下の通りである。   As Example 1, a red LED epitaxial wafer having a structure as shown in FIG. An epitaxial growth method, an epitaxial layer thickness, an epitaxial structure, an electrode formation method, and an LED element manufacturing method are as follows.

ドーパントがSiであるn型のGaAs基板1上に、MOVPE法で、n型(Siドープ)GaAsバッファ層2(膜厚200nm、キャリア濃度1×1018/cm3)、n型(Siドープ)(Al0.7Ga0.30.5In0.5Pクラッド層3(膜厚400nm、キャリア濃度1×1018/cm3)、アンドープ(Al0.1Ga0.90.5In0.5P活性層4(膜厚600nm)、p型(Mgドープ)(Al0.7Ga0.30.5In0.5Pクラッド層5(膜厚400nm、キャリア濃度1.2×1018/cm3)、p型(Mgドープ)Al0.85Ga0.15As緩衝層6(膜厚5μm、キャリア濃度2×1018/cm3)、p型(Znドープ)Al0.1Ga0.9Asコンタクト層7(膜厚3nm、キャリア濃度7.5×1019/cm3)を、順次積層成長させた。 An n-type (Si-doped) GaAs buffer layer 2 (thickness 200 nm, carrier concentration 1 × 10 18 / cm 3 ), n-type (Si-doped) is formed on an n-type GaAs substrate 1 whose dopant is Si by MOVPE. (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P cladding layer 3 (film thickness 400 nm, carrier concentration 1 × 10 18 / cm 3 ), undoped (Al 0.1 Ga 0.9 ) 0.5 In 0.5 P active layer 4 (film thickness 600 nm), p Type (Mg doped) (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P cladding layer 5 (film thickness 400 nm, carrier concentration 1.2 × 10 18 / cm 3 ), p type (Mg doped) Al 0.85 Ga 0.15 As buffer layer 6 (Film thickness 5 μm, carrier concentration 2 × 10 18 / cm 3 ), p-type (Zn doped) Al 0.1 Ga 0.9 As contact layer 7 (film thickness 3 nm, carrier concentration 7.5 × 10 19 / cm 3 ) Stacked growth It was.

MOVPE成長での成長温度は、上記n型GaAsバッファ層2から上記p型緩衝層6までを650℃とし、上記p型コンタクト層7は550℃で成長した。その他の成長条件は、成長圧力約6666Pa(50Torr)、各層の成長速度は0.3〜1.0nm/sec、V/III比は約150で行った。但し、p型コンタクト層7のV/III比は10とした。また、緩衝層6は、Al組成が約0.8〜0.9前後のAlGaAsであり、尚且つ、緩衝層6に含まれるC(炭素)の濃度が凡そ1×1018/cm3となる様に成長時のV/III比を設定した(この時のV/III比は凡そ50となる)。因みに、ここで言うV/III比とは、分母をTMGaやTMAlなどのIII族原料のモル数とし、分子をAsH3 、PH3などのV族原料のモル数とした場合の比率(商)を指す。 The growth temperature in the MOVPE growth was 650 ° C. from the n-type GaAs buffer layer 2 to the p-type buffer layer 6, and the p-type contact layer 7 was grown at 550 ° C. The other growth conditions were a growth pressure of about 6666 Pa (50 Torr), a growth rate of each layer of 0.3 to 1.0 nm / sec, and a V / III ratio of about 150. However, the V / III ratio of the p-type contact layer 7 was set to 10. The buffer layer 6 is AlGaAs having an Al composition of about 0.8 to 0.9, and the concentration of C (carbon) contained in the buffer layer 6 is about 1 × 10 18 / cm 3. Similarly, the V / III ratio at the time of growth was set (the V / III ratio at this time is about 50). Incidentally, the V / III ratio mentioned here is a ratio (quotient) when the denominator is the number of moles of a group III material such as TMGa or TMAl and the molecule is the number of moles of a group V material such as AsH 3 or PH 3. Point to.

MOVPE成長において用いる原料は、例えばGaの場合、トリメチルガリウム(TMGa)、又はトリエチルガリウム(TEGa)、Alの場合、トリメチルアルミニウム(TMAl)、Inの場合はトリメチルインジウム(TMIn)等の有機金属を用い、その他As源としてはアルシン(AsH3)、P源としてはホスフィン(PH3)等の、水素化物ガスを用いた。例えば、上記n型GaAsバッファ層2の様なn型層の添加物原料としては、ジシラン(Si26)を用いた。また、上記p型クラッド層5、上記p型緩衝層6の様なp型層の導電型決定不純物の添加物原料としては、ビスシクロペンタジエニルマグネシウム(Cp2Mg)を用いた。しかし、p型コンタクト層7のみはジエチルジンク(DEZn)を用いた。 For example, trimethylgallium (TMGa) or triethylgallium (TEGa) in the case of Ga, trimethylaluminum (TMAl) in the case of Al, and trimethylindium (TMIn) in the case of In are used as raw materials used in the MOVPE growth. In addition, a hydride gas such as arsine (AsH 3 ) was used as the As source and phosphine (PH 3 ) was used as the P source. For example, disilane (Si 2 H 6 ) was used as an additive material for an n-type layer such as the n-type GaAs buffer layer 2. Further, biscyclopentadienylmagnesium (Cp 2 Mg) was used as an additive material for the conductivity determining impurities of the p-type layers such as the p-type cladding layer 5 and the p-type buffer layer 6. However, diethyl zinc (DEZn) was used only for the p-type contact layer 7.

その他に、n型層の導電型決定不純物の添加物原料として、セレン化水素(H2Se)、モノシラン(SiH4)、ジエチルテルル(DETe)、ジメチルテルル(DMTe)を用いることもできる。その他に、Znの供給源としてはジメチルジンク(DMZn)を用いることもできる。 In addition, hydrogen selenide (H 2 Se), monosilane (SiH 4 ), diethyl tellurium (DETe), and dimethyl tellurium (DMTe) can also be used as an additive material for the conductivity determining impurity of the n-type layer. In addition, dimethyl zinc (DMZn) can also be used as a supply source of Zn.

次に、このLED用エピタキシャルウェハをMOCVD装置から搬出した後、当該ウェハの表面、つまりp型コンタクト層7の表面側へ、真空蒸着法によって膜厚約290nmのITO膜8を形成した。本構造では、このITO膜8が電流分散層となる。   Next, after this LED epitaxial wafer was unloaded from the MOCVD apparatus, an ITO film 8 having a film thickness of about 290 nm was formed on the surface of the wafer, that is, on the surface side of the p-type contact layer 7 by vacuum deposition. In this structure, the ITO film 8 becomes a current dispersion layer.

この時、ITO蒸着作業の同一バッチ内にセットした評価用のガラス基板を取出し、Hall測定が可能なサイズに切断した後、ITO膜単体の電気特性を評価した。その結果、キャリア濃度1.05×1021/cm3、移動度20.3cm2/Vs、抵抗率2.94×10−4Ω・cmであった。 At this time, the glass substrate for evaluation set in the same batch of ITO vapor deposition work was taken out and cut into a size capable of Hall measurement, and then the electrical characteristics of the ITO film alone were evaluated. As a result, the carrier concentration was 1.05 × 10 21 / cm 3 , the mobility was 20.3 cm 2 / Vs, and the resistivity was 2.94 × 10 −4 Ω · cm.

そして、このエピタキシャルウエハの上面に、レジストやマスクアライナなどの一般的なフォトリソグラフィプロセスに用いられる機材と周知の方法を用いて、直径約110μmの円形の表面電極9を、ドットマトリックス状に真空蒸着法で形成した。この時、蒸着後の電極形成にはリフトオフ法を用いた。上記表面電極9は、Ni(ニッケル)、Au(金)を、それぞれ20nm、500nmの順に蒸着した。更に、エピタキシャルウェハの底面には、全面に裏面電極10を同じく真空蒸着法によって形成した。上記裏面電極10は、AuGe(金・ゲルマニウム合金、ゲルマニウム含有率7.4%)、Ni(ニッケル)、Au(金)を、それぞれ60nm、10nm、500nmの順に蒸着し、その後、電極の合金化であるアロイ工程を、窒素ガス雰囲気中にて440℃に加熱し、5分間熱処理することで行った。   Then, a circular surface electrode 9 having a diameter of about 110 μm is vacuum-deposited in a dot matrix form on the upper surface of this epitaxial wafer using a well-known method and equipment used in a general photolithography process such as a resist and a mask aligner. Formed by the law. At this time, the lift-off method was used for forming the electrode after the deposition. The surface electrode 9 was formed by depositing Ni (nickel) and Au (gold) in the order of 20 nm and 500 nm, respectively. Further, a back electrode 10 was formed on the entire bottom surface of the epitaxial wafer by the same vacuum deposition method. The back electrode 10 is formed by depositing AuGe (gold / germanium alloy, germanium content 7.4%), Ni (nickel), and Au (gold) in the order of 60 nm, 10 nm, and 500 nm, respectively, and then alloying the electrodes. The alloy process was performed by heating to 440 ° C. in a nitrogen gas atmosphere and heat treating for 5 minutes.

その後、上記の様にして構成された電極付きLED用エピタキシャルウエハを円形の表面電極9が中心になる様にダイシング装置を用いて切断し、チップサイズ300μm角のLEDベアチップを作製した。更に上記LEDベアチップをTO-18ステム上にAgペーストを介してマウント(ダイボンディング)し、その後、更にマウントされた該LEDベアチップに、ワイヤボンディングを行い、LED素子を作製した。   Thereafter, the LED epitaxial wafer with an electrode configured as described above was cut using a dicing apparatus so that the circular surface electrode 9 was at the center, and an LED bare chip having a chip size of 300 μm square was produced. Furthermore, the LED bare chip was mounted (die bonding) on the TO-18 stem via Ag paste, and then the LED bare chip mounted was further wire-bonded to produce an LED element.

この様にして作製されたLED素子の初期特性を評価した結果、20mA通電時(評価時)の発光出力0.99mW、動作電圧1.842Vという初期特性を有するLED素子を得ることができた。   As a result of evaluating the initial characteristics of the LED element thus fabricated, an LED element having initial characteristics of a light emission output of 0.99 mW and a working voltage of 1.842 V when energized with 20 mA (at the time of evaluation) was obtained.

更に、当該LED素子を常温(約23℃)、常湿(約40%)の環境下にて50mAで駆動させ、そのまま168時間(1週間)の連続通電試験を行った。その結果、試験前との相対比較値は、出力102.1%(通電前発光出力を100%とする。以後、相対出力と略す)、動作電圧1.843V(約0.1%増)となっていた。   Furthermore, the LED element was driven at 50 mA in an environment of normal temperature (about 23 ° C.) and normal humidity (about 40%), and a continuous energization test was performed for 168 hours (one week) as it was. As a result, the relative comparison value before the test is 102.1% output (the light emission output before energization is 100%, hereinafter abbreviated as relative output), and the operating voltage is 1.843V (about 0.1% increase). It was.

また、LED素子作製直後の状態と、LED素子作製後に上記の条件で通電試験を行った後の状態のLED素子のSIMS分析を行った。この時の通電試験後のSIMS分析結果を図12に示す(尚、図12に示したLED素子の試料はSIMS分析の測定分解能を向上させる為、表面より数μm分を機械的研磨によって除去している)。   Moreover, the SIMS analysis of the LED element of the state immediately after LED element preparation and the state after performing an electricity supply test on said conditions after LED element preparation was performed. The SIMS analysis result after the current test at this time is shown in FIG. 12 (Note that the sample of the LED element shown in FIG. 12 is mechanically polished to remove several μm from the surface in order to improve the measurement resolution of SIMS analysis. ing).

SIMS分析の結果、通電試験前後とも緩衝層6に含まれるC(炭素)濃度は凡そ1.0×1018/cm3であり、また、通電試験後の本実施例のLED素子では活性層内までのZnの拡散は確認されなかった。 As a result of SIMS analysis, the concentration of C (carbon) contained in the buffer layer 6 before and after the energization test is approximately 1.0 × 10 18 / cm 3 , and in the LED element of this example after the energization test, No diffusion of Zn was confirmed.

ここで、以上の結果を踏まえ、AlGaAs緩衝層6を作製する際のV/III比を随時変更し、その時の当該層6中のC濃度をSIMS分析によって測定した結果を図13に示す。同図によれば緩衝層6中に含まれるC濃度はAlGaAs緩衝層6を作製する際のV/III比と良好な相関があることが判る。但し、当該層6のC濃度は単にV/III比によって決まるものでは無く、作製時の成長温度、又は当該層6のAl組成などによっても随時変化し、C濃度を制御する場合にはV/III比のみに限ることでは無い。   Here, based on the above results, FIG. 13 shows the results of changing the V / III ratio when producing the AlGaAs buffer layer 6 as needed and measuring the C concentration in the layer 6 by SIMS analysis at that time. According to the figure, it can be seen that the C concentration contained in the buffer layer 6 has a good correlation with the V / III ratio when the AlGaAs buffer layer 6 is produced. However, the C concentration of the layer 6 is not simply determined by the V / III ratio, but also changes depending on the growth temperature at the time of fabrication, the Al composition of the layer 6 or the like. It is not limited to the III ratio.

また、図13に示された、V/III比を変更して作製した試料を用いて、本実施例1に記載のLED構造におけるコンタクト層7に添加されたZnの拡散長について測定した。AlGaAs緩衝層中のC濃度とZnの拡散長の関係を図2に示す。同図に依れば、Znの拡散長はAlGaAs緩衝層中のC濃度に強く依存することが判る。これらの結果を式にすると、
L=6.872×10−14×N0.733
の関係式[ただし、NはC(炭素)濃度(単位:cm−3)、Lは前記p型コンタクト層に添加されたドーパントの拡散長(単位:μm)]と表すことができ、上記関係式によって求められる拡散長L以上の膜厚を有するAlGaAs緩衝層であれば、コンタクト層7に添加されたZnが活性層4にまで拡散し到達することは無く、初期特性、及び信頼性の両面において極めて良好なLED素子を得ることができる。即ち、本実施例1に記載のLED素子の特性が良好であったのは、上記の理由による。尚、本実施例1で示したLED素子には、ほぼ全数の素子において素子破壊が生じることは無かった。
Moreover, the diffusion length of Zn added to the contact layer 7 in the LED structure described in Example 1 was measured using a sample prepared by changing the V / III ratio shown in FIG. The relationship between the C concentration in the AlGaAs buffer layer and the Zn diffusion length is shown in FIG. According to the figure, it can be seen that the diffusion length of Zn strongly depends on the C concentration in the AlGaAs buffer layer. These results can be expressed as
L = 6.872 × 10 −14 × N 0.733
[Wherein N is a C (carbon) concentration (unit: cm −3 ), L is a diffusion length of a dopant added to the p-type contact layer (unit: μm)], and the above relationship In the case of an AlGaAs buffer layer having a film thickness equal to or greater than the diffusion length L determined by the equation, Zn added to the contact layer 7 does not diffuse and reach the active layer 4, and both initial characteristics and reliability are achieved. A very good LED element can be obtained. That is, the reason why the characteristics of the LED element described in Example 1 were favorable was as described above. In the LED elements shown in Example 1, no element destruction occurred in almost all the elements.

本実施例2として、図3に示した構造の発光波長630nm付近の赤色LED用エピタキシャルウエハを作製した。エピタキシャル成長の方法、エピタキシャル層膜厚、エピタキシャル層構造やLED素子製作方法は、基本的に上記実施例1(図1)と同じである。以下に上記実施例1とは異なる点を列挙し、それに伴い詳細な説明をする。   As Example 2, an epitaxial wafer for red LED having a structure shown in FIG. The epitaxial growth method, the epitaxial layer thickness, the epitaxial layer structure, and the LED device manufacturing method are basically the same as those in the first embodiment (FIG. 1). The points different from the first embodiment will be listed below, and detailed explanations will be given accordingly.

本実施例2では、上記活性層4と上記p型クラッド層5との間に積極的な添加を行わない半導体層、所謂アンドープ層を、拡散防止層11として設ける構造とした。当該拡散防止層11は、上記p型クラッド層5を含むそれよりも上層のp型半導体層から拡散するp型ドーパントが活性層4へ混入することを防止する為の層である。当該層11の組成は上記p型クラッド層5と同じとし、その膜厚は100nmとした。   In Example 2, a structure in which a so-called undoped layer that is not actively added between the active layer 4 and the p-type cladding layer 5 is provided as the diffusion preventing layer 11. The diffusion prevention layer 11 is a layer for preventing the p-type dopant diffusing from the p-type semiconductor layer above the p-type cladding layer 5 from being mixed into the active layer 4. The composition of the layer 11 was the same as that of the p-type cladding layer 5 and the film thickness was 100 nm.

また、本実施例2の参考例として、後述の比較例1(図9)に記載のLED素子に、上記の拡散防止層11を同じ様な条件で挿入したLED用エピタキシャルウェハも作製した。   In addition, as a reference example of Example 2, an LED epitaxial wafer in which the above-described diffusion prevention layer 11 was inserted under the same conditions into an LED element described in Comparative Example 1 (FIG. 9) described later was also produced.

次に、上記の様に作製したLED用エピタキシャルウェハを素子化するが、そのプロセスは上記実施例1と同じである。   Next, the LED epitaxial wafer produced as described above is made into an element, and the process is the same as in the first embodiment.

この様に作製されたLED素子の初期特性を評価した結果、本実施例2の参考例の場合でも、20mA通電時(評価時)のLED特性は発光出力0.96mW、動作電圧1.854Vであり、優れた初期特性を有するLED素子を得ることができた。   As a result of evaluating the initial characteristics of the LED element thus manufactured, even in the case of the reference example of Example 2, the LED characteristics at the time of energization of 20 mA (during evaluation) were a light emission output of 0.96 mW and an operating voltage of 1.854 V. Yes, an LED element having excellent initial characteristics could be obtained.

更に、上記実施例1と同じ条件で通電試験を行った所、本実施例2の参考例におけるLED素子の相対出力は76.1%、動作電圧1.904V(約2.6%増)と、下記比較例1よりも相対出力の面で上昇した。   Furthermore, when an energization test was performed under the same conditions as in Example 1, the relative output of the LED element in the reference example of Example 2 was 76.1% and the operating voltage was 1.904 V (an increase of about 2.6%). The relative output was higher than that in Comparative Example 1 below.

次に本実施例2のLED素子、つまり上記実施例1に記載したLED構造に図3の如く上記拡散防止層11を付加したLED素子の評価を行った。その結果、本実施例2の場合、発光出力は0.97mW、動作電圧1.843Vという初期特性を得た。   Next, the LED element of this Example 2, that is, the LED element in which the diffusion preventing layer 11 was added to the LED structure described in Example 1 as shown in FIG. 3 was evaluated. As a result, in the case of Example 2, the initial characteristics of the light emission output of 0.97 mW and the operating voltage of 1.843 V were obtained.

また、本実施例2のLED素子について、実施例1と同様に通電試験を実施した所、LED素子の相対出力は101.3%であり、動作電圧は1.843V(変化なし)であった。   In addition, when the LED element of Example 2 was subjected to an energization test in the same manner as in Example 1, the relative output of the LED element was 101.3% and the operating voltage was 1.843 V (no change). .

以上の様に、本実施例2に示した拡散防止層11は、根本的なp型ドーパントの拡散を抑止するものでは無いが、その拡散が生じる際に当該層11を設けることによって活性層4に拡散し、混入するp型ドーパントの拡散量を抑制することができる。その結果、下記の様に比較例1に示したLED素子よりも相対出力の面で優れたLED素子を得ることが可能となる。更に当該層11はp型ドーパントの拡散が生ずる構造のみでは無く、本発明が実施された場合においても特に悪影響を及ぼすものでは無く、拡散防止層11の効果は同様に扱うことが可能である。 As described above, the diffusion prevention layer 11 shown in the present embodiment 2 does not inhibit the fundamental diffusion of the p-type dopant , but the active layer 4 is provided by providing the layer 11 when the diffusion occurs. It is possible to suppress the diffusion amount of the p-type dopant that is diffused and mixed. As a result, it is possible to obtain an LED element that is superior in terms of relative output as compared with the LED element shown in Comparative Example 1 as described below. Further, the layer 11 is not limited to the structure in which the diffusion of the p-type dopant occurs, and even when the present invention is implemented, the layer 11 does not have an adverse effect, and the effect of the diffusion preventing layer 11 can be handled in the same manner.

実施例3として、図4に示した構造の発光波長630nm付近の赤色LED用エピタキシャルウエハを作製した。エピタキシャル成長の方法、エピタキシャル層膜厚、エピタキシャル層構造やLED素子製作方法は、基本的に上記実施例1と同様である。   As Example 3, a red LED epitaxial wafer having a structure as shown in FIG. The epitaxial growth method, the epitaxial layer thickness, the epitaxial layer structure, and the LED device manufacturing method are basically the same as those in the first embodiment.

但し、上記n型GaAsバッファ層2と上記n型クラッド層3の間に、n型のAlInP層とn型のAl0.4Ga0.6As層を各々20層ずつ交互に設け、累計20ペアのDBR(Distributed Bragg Reflector:分布ブラッグ反射鏡)からなる光反射層12を設けた。 However, 20 n-type AlInP layers and 20 n-type Al 0.4 Ga 0.6 As layers are alternately provided between the n-type GaAs buffer layer 2 and the n-type cladding layer 3 for a total of 20 pairs of DBRs ( A light reflecting layer 12 made of a distributed Bragg reflector (distributed Bragg reflector) was provided.

当該光反射層12を構成する膜厚は、「λp/4×n」の式[ただし、λpはLED素子の発光ピーク波長(単位:nm)、nは光反射層12を構成する半導体材料の屈折率]から求めた。また光反射層12のキャリア濃度は一様に凡そ1×1018/cm3とした。 The film thickness constituting the light reflecting layer 12 is an equation of “λp / 4 × n” [where λp is the emission peak wavelength (unit: nm) of the LED element, and n is the semiconductor material constituting the light reflecting layer 12. Refractive index]. The carrier concentration of the light reflecting layer 12 was uniformly set to about 1 × 10 18 / cm 3 .

この様に作製されたLED素子の初期特性を評価した結果、20mA通電時(評価時)のLED特性は発光出力1.53mW、動作電圧1.855Vと、優れた初期特性を有するLED素子を得ることができた。更に、上記実施例1と同じ条件で通電試験を行った所、相対出力は101.6%、動作電圧1.856V(約0.1%増)であった。   As a result of evaluating the initial characteristics of the LED element thus fabricated, an LED element having excellent initial characteristics with a light emission output of 1.53 mW and an operating voltage of 1.855 V when the 20 mA current is applied (evaluation) is obtained. I was able to. Furthermore, when an energization test was performed under the same conditions as in Example 1, the relative output was 101.6% and the operating voltage was 1.856 V (an increase of about 0.1%).

以上の様に、本実施例3に記載したLED素子の構造を採ることによって、つまり、上記n型バッファ層2と上記n型クラッド層3との間に半導体多層膜から成る光反射層12を設けたことによって、上記実施例1にて示した本発明の意図する効果の他、実施例1に示したLED素子よりも高出力なLED素子を得ることができたものである。これは、光反射層12による有効的な光取出し効率の向上に依るものである。   As described above, by adopting the structure of the LED element described in the third embodiment, that is, the light reflecting layer 12 made of a semiconductor multilayer film is provided between the n-type buffer layer 2 and the n-type cladding layer 3. By providing, in addition to the effect intended by the present invention shown in Example 1, the LED element having higher output than the LED element shown in Example 1 could be obtained. This is because the effective light extraction efficiency is improved by the light reflection layer 12.

実施例4として、図5に示した構造の発光波長630nm付近の赤色LED用エピタキシャルウエハを作製した。エピタキシャル成長の方法、エピタキシャル層膜厚、エピタキシャル層構造やLED素子製作方法は、基本的に上記実施例1と同じとした。   As Example 4, a red LED epitaxial wafer having a structure shown in FIG. The epitaxial growth method, the epitaxial layer thickness, the epitaxial layer structure, and the LED element manufacturing method were basically the same as those in Example 1.

但し、上記活性層4の構造を多重量子井戸(MQW:Multiple Quantum Well)構造としたMQW活性層13を用いた点が異なる。多重量子井戸は、障壁(バリア)層を(Al0.5Ga0.50.5In0.5Pで構成し、その膜厚を凡そ7.5nmとした。また、発光層としての井戸(ウェル)層の方はGa0.5In0.5Pで構成し、その膜厚を凡そ5.0nmに設定した。そしてそれらの障壁層と井戸層の組合せを1つのペアとして、合計で40.5ペア形成した。 However, the difference is that an MQW active layer 13 having a multiple quantum well (MQW) structure as the structure of the active layer 4 is used. In the multiple quantum well, the barrier layer was made of (Al 0.5 Ga 0.5 ) 0.5 In 0.5 P, and the film thickness was about 7.5 nm. The well layer as the light emitting layer was made of Ga 0.5 In 0.5 P, and the film thickness was set to about 5.0 nm. And the combination of those barrier layers and well layers was made into one pair, and 40.5 pairs were formed in total.

また実施例4の変形例として、上記井戸層を構成するGaとInの組成比を変え、出発基板であるGaAsに対して圧縮、若しくは引っ張り方向の応力を掛ける、歪多重量子井戸構造を活性層に用いたLED素子も製作した。   As a modification of Example 4, the strained multiple quantum well structure in which the composition ratio of Ga and In constituting the well layer is changed and stress in the compression or tensile direction is applied to the starting substrate GaAs is an active layer. The LED element used for the above was also manufactured.

因みに、本実施例4にて作製した歪多重量子井戸構造を採用した当該LED素子の井戸層は、Ga組成を減少させ、その差分のIn組成を増加させた構成とし、当該井戸層の格子定数が、当該活性層の下地に当る、例えばn型クラッド層3と異なり、この格子不整合度に起因した圧縮歪を受けていることを特徴としている。   Incidentally, the well layer of the LED element employing the strained multiple quantum well structure manufactured in Example 4 has a configuration in which the Ga composition is decreased and the difference in In composition is increased, and the lattice constant of the well layer is increased. However, unlike the n-type cladding layer 3 which is the base of the active layer, for example, it is characterized by receiving a compressive strain due to the degree of lattice mismatch.

この様に作製された2種類(実施例4と実施例4の変形例)のLED素子の初期特性を評価した結果、20mA通電時(評価時)のLED特性はそれぞれ順に発光出力1.14mW、動作電圧1.844Vと、発光出力1.23mW、動作電圧1.843Vとであり、共に優れた初期特性を有するLED素子を得ることができた。   As a result of evaluating the initial characteristics of the two types of LED elements produced in this way (Example 4 and modified example of Example 4), the LED characteristics at the time of 20 mA energization (evaluation) were 1.14 mW in terms of light emission output, respectively. The operating voltage was 1.844 V, the light emission output was 1.23 mW, and the operating voltage was 1.843 V, and it was possible to obtain an LED element having excellent initial characteristics.

更に、上記実施1と同条件にて通電試験を行った所、2種類のLED素子の相対出力はそれぞれ102.5%と102.3%であった。   Furthermore, when an energization test was performed under the same conditions as in Example 1, the relative outputs of the two types of LED elements were 102.5% and 102.3%, respectively.

以上の様に、実施例1の活性層4に用いる構造を、多重量子井戸構造、或いは歪量子井戸構造とした本実施例4とその変形例では、上記実施例1と比較した場合に、その発光出力が増加している。つまり、前述の量子井戸構造を採用することによって、LED素子の内部量子効率が向上し、総じてLED素子の特性が向上したものであり、更には上記実施例1に示した本発明の意図する方策が講じられた場合においても十分に適用可能であることを表している。   As described above, the structure used for the active layer 4 of Example 1 is a multiple quantum well structure or a strained quantum well structure. The light output is increasing. In other words, by adopting the above-described quantum well structure, the internal quantum efficiency of the LED element is improved, and the characteristics of the LED element are improved as a whole. Further, the policy intended by the present invention shown in the first embodiment is used. It is shown that it is fully applicable even when is taken.

なお、上述した本発明における実施例においては、発光波長630nmの赤色LED素子のみを作製例としたが、同じAlGaInP系の材料を用いて製作されるそれ以外のLED素子、例えば発光波長560nm〜660nmのLED素子においても、本発明の意図する施策、即ち緩衝層中におけるC(炭素)濃度と当該層の膜厚を適宜設定することによって、本実施例とは異なる波長帯域を有するLED素子であっても本発明所期の効果を得ることができる。   In the above-described embodiment of the present invention, only a red LED element having an emission wavelength of 630 nm is used as an example of manufacture. However, other LED elements manufactured using the same AlGaInP-based material, for example, an emission wavelength of 560 nm to 660 nm. This LED element has a wavelength band different from that of the present embodiment by appropriately setting the measure intended by the present invention, that is, the C (carbon) concentration in the buffer layer and the film thickness of the layer. However, the effect of the present invention can be obtained.

また、上記実施例においては、GaAs基板1とn型クラッド層3との間に、バッファ層2を設けたLED素子構造とした。しかし、GaAs基板1上に直接n型クラッド層3を積層する構造を採っても本発明の意図する効果を得ることができる。   Moreover, in the said Example, it was set as the LED element structure which provided the buffer layer 2 between the GaAs substrate 1 and the n-type clad layer 3. FIG. However, even if the structure in which the n-type cladding layer 3 is directly laminated on the GaAs substrate 1 is adopted, the intended effect of the present invention can be obtained.

また、上記実施例においては、LED素子の最表面上に形成される表面電極9の形状を常に円形の形状とした形態を採ったが、その他にも異形状、例えば四角、菱形、多角形等、更にはそれらに羽状、又は枝状に分岐された電極を有する形態を採ることができ、それらの形態の電極であっても、本発明の意図する効果を得ることができる。   Moreover, in the said Example, although the shape which made the shape of the surface electrode 9 formed on the outermost surface of an LED element always circular was taken, other shapes, for example, a square, a rhombus, a polygon, etc., were taken. Furthermore, it is possible to adopt a form having electrodes that are branched into a wing shape or a branch shape, and even the electrodes of those forms can achieve the intended effect of the present invention.

また、上記実施例においては、半導体基板にn型のGaAsを用いた例のみを挙げたが、この他方にも例えばGe(ゲルマニウム)を出発基板とするLED用エピタキシャルウェハや、出発基板をGaAs又はGeとし、これを後に除去し、代替の自立基板としてSi(シリコン)やSi以上の熱伝導率を有する金属を永久基板に用いたLED用エピタキシャルウェハにおいても、本発明の意図する効果を得ることができる。   In the above embodiment, only an example in which n-type GaAs is used for the semiconductor substrate has been described. However, for example, an epitaxial wafer for LED having Ge (germanium) as a starting substrate, or a starting substrate with GaAs or The effect intended by the present invention can be obtained even in an epitaxial wafer for LED in which Ge is removed later and Si (silicon) or a metal having a thermal conductivity equal to or higher than Si is used as an alternative free-standing substrate for a permanent substrate. Can do.

また、上記実施例では、緩衝層6の材料としてAl組成が0.8〜0.9程度の範囲にあるAlGaAsを用いた。しかしながら本発明では特にこの範囲に限定するものでは無く、本願の意図する施策、即ち緩衝層中におけるC(炭素)濃度と当該層の膜厚を適宜設定する形態にすれば、例えAlGaAs層のAl組成を上記以外の範囲としたり、V/III比を上記実施例に示した値以外の値としても何ら問題は無い。   In the above embodiment, AlGaAs having an Al composition in the range of about 0.8 to 0.9 is used as the material of the buffer layer 6. However, the present invention is not particularly limited to this range, and if the measure intended by the present application, that is, the C (carbon) concentration in the buffer layer and the film thickness of the layer are appropriately set, for example, Al in the AlGaAs layer is used. There is no problem even if the composition is in a range other than the above, and the V / III ratio is a value other than the values shown in the above examples.

例えば、発光波長が650nm程度のLED素子の場合、緩衝層に用いるAlGaAs層のAl組成は0.6〜0.7程度の範囲にあっても活性層から放射される光を吸収することは殆ど無く、高出力なLED素子が得られる。同時に、Al組成を下げることに直接的に関係して、緩衝層中のC(炭素)濃度は減少することから、設定されるV/III比は、上記実施例のAl組成0.8〜0.9の緩衝層6を用いた場合と比較して、低く設定することが可能となる。   For example, in the case of an LED element having an emission wavelength of about 650 nm, the AlGaAs layer used for the buffer layer hardly absorbs light emitted from the active layer even if the Al composition is in the range of about 0.6 to 0.7. And a high-power LED element can be obtained. At the same time, since the C (carbon) concentration in the buffer layer is directly related to lowering the Al composition, the V / III ratio to be set is the Al composition of 0.8 to 0 in the above example. Compared with the case where the buffer layer 6 of .9 is used, it can be set low.

逆に、発光波長が例えば570nm程度のLED素子の場合は、緩衝層による光吸収の影響を無くす為に、緩衝層のAl組成を0.9前後に設定したりし、その時のV/III比を今度は従来よりも高く設定する様に対策を講じれば良い。つまり上述した様に、緩衝層を構成する材料の組成やエピタキシャル成長時のV/III比、その他にも成長温度などといった製作に関わるパラメータが変化しても、本発明に記載の施策さえ講じられていれば本発明の意図する効果を得ることが可能である。   Conversely, in the case of an LED element having an emission wavelength of, for example, about 570 nm, the Al composition of the buffer layer is set to around 0.9 in order to eliminate the effect of light absorption by the buffer layer, and the V / III ratio at that time This time, measures should be taken so that it is set higher than before. In other words, as described above, even if the manufacturing parameters such as the composition of the material constituting the buffer layer, the V / III ratio during epitaxial growth, and the growth temperature change, even the measures described in the present invention are taken. Thus, the intended effect of the present invention can be obtained.

また、上記実施例では、電流分散層8の材料としてITOのみを用いた。しかしながら、上記のITOに代わり、例えばZnOやCTO等といった一般的に知られる可視光透過率が高く、且つ、電気抵抗が低い膜、つまり一般的な透明導電膜であれば、上記電流分散層8の代替材料として適用可能である。しかし、電流分散層に用いる材料として更に重要なファクターは上記の2点のみならず、キャリア濃度も肝要である。キャリア濃度の重要性は上述した通りであり、LED素子の動作電圧低減を考慮するならば、電流分散層に適用可能な材料にはある程度の制限が掛かり、その材料群の中から正しく選定されるべきである。   Moreover, in the said Example, only ITO was used as a material of the electric current dispersion layer 8. FIG. However, instead of the above-described ITO, a current transparent layer 8 having a generally known visible light transmittance, such as ZnO or CTO, and a low electric resistance, that is, a general transparent conductive film may be used. It can be applied as an alternative material. However, more important factors as a material used for the current spreading layer are not only the above two points but also the carrier concentration. The importance of the carrier concentration is as described above, and considering the reduction of the operating voltage of the LED element, the material applicable to the current spreading layer is limited to some extent and is correctly selected from the material group. Should.

[比較例1]
比較例1として、図9に示した構造の発光波長630nm付近の赤色LED用エピタキシャルウエハを作製した。エピタキシャル成長の方法、エピタキシャル層膜厚、エピタキシャル層構造やLED素子製作方法は、基本的に上記実施例1と同じにした。以下に上記実施例1とは異なる点を列挙し、それに伴い詳細な説明をする。
[Comparative Example 1]
As Comparative Example 1, an epitaxial wafer for red LED having a structure as shown in FIG. The epitaxial growth method, the epitaxial layer thickness, the epitaxial layer structure, and the LED element manufacturing method were basically the same as those in Example 1. The points different from the first embodiment will be listed below, and detailed explanations will be given accordingly.

本比較例1では、p型緩衝層16の成長時のV/III比は10とし、p型緩衝層16に含まれるCの濃度は1.8×1019/cm3 であった。 In Comparative Example 1, the V / III ratio during growth of the p-type buffer layer 16 was 10, and the concentration of C contained in the p-type buffer layer 16 was 1.8 × 10 19 / cm 3 .

次に、上記の様に作製したLED用エピタキシャルウェハを素子化するが、そのプロセスは上記実施例1と同じである。   Next, the LED epitaxial wafer produced as described above is made into an element, and the process is the same as in the first embodiment.

この様に作製されたLED素子の初期特性を評価した結果、20mA通電時(評価時)の発光出力0.92mW、動作電圧1.855Vという初期特性を有するLED素子を得ることができた。更に、上記実施例1と同じ条件で通電試験を行った所、相対出力は52%、動作電圧1.915V(約3%増)であった。   As a result of evaluating the initial characteristics of the LED element fabricated in this way, an LED element having initial characteristics of a light emission output of 0.92 mW and a working voltage of 1.855 V when 20 mA was energized (during evaluation) was obtained. Furthermore, when an energization test was performed under the same conditions as in Example 1, the relative output was 52% and the operating voltage was 1.915 V (an increase of about 3%).

また、LED素子作製直後の状態と、LED素子作製後に上記の条件で通電試験を行った後の状態のLED素子のSIMS分析を行った。この時の通電試験後のSIMS分析結果を図11に示す(尚、図11に示したLED素子の試料はSIMS分析の測定分解能を向上させる為、表面より数μm分を機械的研磨によって除去している)。   Moreover, the SIMS analysis of the LED element of the state immediately after LED element preparation and the state after performing an electricity supply test on said conditions after LED element preparation was performed. The SIMS analysis result after the current test at this time is shown in FIG. 11 (note that the sample of the LED element shown in FIG. 11 is mechanically polished to remove several μm from the surface in order to improve the measurement resolution of SIMS analysis. ing).

SIMS分析の結果、通電試験前後とも緩衝層16に含まれるC(炭素)濃度は1.8×1019/cm3であり、また、通電試験後の本比較例1のLED素子では活性層4内にまでp型コンタクト層7のドーパントであるZnが拡散し、混入している様子が確認された。つまり、本比較例1に示したLED素子の素子ライフ、つまり信頼性が低下する原因はこのドーパント拡散によるものである。 As a result of the SIMS analysis, the concentration of C (carbon) contained in the buffer layer 16 before and after the energization test is 1.8 × 10 19 / cm 3 , and in the LED element of Comparative Example 1 after the energization test, the active layer 4 It was confirmed that Zn as the dopant of the p-type contact layer 7 was diffused and mixed therein. That is, the element life of the LED element shown in Comparative Example 1, that is, the cause of the decrease in reliability is due to this dopant diffusion.

[比較例2]
比較例2として、図10に示した構造の発光波長630nm付近の赤色LED用エピタキシャルウエハを作製した。エピタキシャル成長の方法、エピタキシャル層膜厚、エピタキシャル層構造やLED素子製作方法は、基本的に上記比較例1と同じにした。以下に上記比較例1とは異なる点を列挙し、それに伴い詳細な説明をする。
[Comparative Example 2]
As Comparative Example 2, an epitaxial wafer for red LED having a structure as shown in FIG. The epitaxial growth method, the epitaxial layer thickness, the epitaxial layer structure, and the LED device manufacturing method were basically the same as those in Comparative Example 1. The points different from the comparative example 1 are listed below, and detailed explanations will be given accordingly.

本比較例2では、p型緩衝層16を設けなかった。p型クラッド層5の膜厚は、400nm程度あればキャリアの閉じ込め効果及びキャリア(正孔)供給層として十分な膜厚である。即ちp型クラッド層5は400nm程度の膜厚で、クラッド層としての役割を十分に果たす。つまり本比較例2に記載のLED素子は、AlGaAs緩衝層16が無いだけで、その他は全て上記した比較例1と同じである。   In Comparative Example 2, the p-type buffer layer 16 was not provided. If the film thickness of the p-type cladding layer 5 is about 400 nm, it is sufficient for the carrier confinement effect and the carrier (hole) supply layer. That is, the p-type cladding layer 5 has a film thickness of about 400 nm and sufficiently fulfills the role as a cladding layer. That is, the LED element described in Comparative Example 2 is the same as Comparative Example 1 except that the AlGaAs buffer layer 16 is not provided.

次に、上記の様に作製したLED用エピタキシャルウェハを素子化するが、そのプロセスは上記比較例1と同じである。   Next, the LED epitaxial wafer produced as described above is made into an element, and the process is the same as in Comparative Example 1.

この様に作製されたLED素子の初期特性を評価した結果、20mA通電時(評価時)の発光出力0.89mW、動作電圧1.840Vの初期特性を有するLED素子を得ることができた。   As a result of evaluating the initial characteristics of the LED element thus fabricated, an LED element having initial characteristics of a light emission output of 0.89 mW and an operating voltage of 1.840 V when 20 mA was energized (during evaluation) could be obtained.

しかしながら初期特性を評価している段階で、全く発光しない等、既に破壊されている素子が約20〜30%存在した。この為、破壊されていない素子では上記した特性を得られたが、それ以外の20〜30%の素子では全く評価が行えていない。これは、素子評価前のワイヤボンディング工程によるワイヤボンディングダメージに起因した素子破壊であると予想される。破壊されていない素子で、上記比較例1と同条件の通電試験を行った所、相対出力は79%、動作電圧1.850V(約0.5%増)であった。   However, at the stage of evaluating the initial characteristics, there were about 20 to 30% of elements already destroyed such as no light emission. For this reason, although the above-mentioned characteristic was obtained with the element which was not destroyed, evaluation was not performed at all with other 20 to 30% elements. This is expected to be element destruction due to wire bonding damage in the wire bonding process before element evaluation. When an energization test under the same conditions as in Comparative Example 1 was performed with an element that was not destroyed, the relative output was 79% and the operating voltage was 1.850 V (an increase of about 0.5%).

以上の様に、緩衝層を設けない構造では、LED素子作製の歩留まりに問題があり、発光出力及び信頼性が最良であるとは言い難い。つまり比較例1よりも相対出力がやや良くなる程度の効果しか得られず、逆に歩留まりは低下してしまった(比較例1ではLED素子の破壊はほぼ全数問題が無かった)。   As described above, in the structure in which the buffer layer is not provided, there is a problem in the yield of manufacturing the LED elements, and it is difficult to say that the light emission output and the reliability are the best. That is, only an effect that the relative output is slightly improved as compared with Comparative Example 1 was obtained, and conversely, the yield was lowered (In Comparative Example 1, there was almost no problem with destruction of the LED elements).

本発明の一実施形態及び実施例1にかかるAlGaInP系赤色LEDの断面構造図である。1 is a cross-sectional structure diagram of an AlGaInP red LED according to an embodiment of the present invention and Example 1. FIG. 本発明の実施例1乃至4にかかる緩衝層のC濃度とZnの拡散距離との関係を示した図である。It is the figure which showed the relationship between C density | concentration of the buffer layer concerning Example 1 thru | or 4 of this invention, and the diffusion distance of Zn. 本発明の実施例2にかかるAlGaInP系赤色LEDの断面構造図である。It is a cross-section figure of AlGaInP type red LED concerning Example 2 of this invention. 本発明の実施例3にかかるAlGaInP系赤色LEDの断面構造図である。It is a cross-section figure of AlGaInP type red LED concerning Example 3 of this invention. 本発明の実施例4にかかるAlGaInP系赤色LEDの断面構造図である。It is a cross-section figure of AlGaInP type red LED concerning Example 4 of this invention. コンタクト層の膜厚とLEDの発光波長における透過率を示したものである。It shows the film thickness of the contact layer and the transmittance at the emission wavelength of the LED. GaAs基板上に形成されたITO膜の反射率スペクトルを示した図である。It is the figure which showed the reflectance spectrum of the ITO film | membrane formed on the GaAs substrate. 光反射層の積層ペア数と垂直反射率との関係を示した図である。It is the figure which showed the relationship between the lamination | stacking pair number of a light reflection layer, and a vertical reflectance. 比較例1にかかるAlGaInP系赤色LEDの断面構造図である。6 is a cross-sectional structure diagram of an AlGaInP red LED according to Comparative Example 1. FIG. 比較例2にかかるAlGaInP系赤色LEDの断面構造図である。6 is a cross-sectional structure diagram of an AlGaInP red LED according to Comparative Example 2. FIG. 比較例1におけるSIMS分析結果を示した図である。It is the figure which showed the SIMS analysis result in the comparative example 1. 実施例1におけるSIMS分析結果を示した図である。FIG. 3 is a diagram showing SIMS analysis results in Example 1. 緩衝層成長時のV/III比と緩衝層中のC濃度を示した図である。It is the figure which showed V / III ratio at the time of buffer layer growth, and C density | concentration in a buffer layer.

符号の説明Explanation of symbols

1 n型GaAs基板
2 n型GaAsバッファ層
3 n型AlGaInPクラッド層(n型クラッド層)
4 アンドープAlGaInP活性層(活性層)
5 p型AlGaInPクラッド層(p型クラッド層)
6 p型緩衝層
7 p型AlGaAsコンタクト層(p型コンタクト層)
8 ITO膜(電流分散層)
9 表面電極
10 裏面電極
11 拡散防止層
12 光反射層
13 MQW活性層
16 p型緩衝層
1 n-type GaAs substrate 2 n-type GaAs buffer layer 3 n-type AlGaInP cladding layer (n-type cladding layer)
4 Undoped AlGaInP active layer (active layer)
5 p-type AlGaInP cladding layer (p-type cladding layer)
6 p-type buffer layer 7 p-type AlGaAs contact layer (p-type contact layer)
8 ITO film (current dispersion layer)
9 Front electrode 10 Back electrode 11 Diffusion prevention layer 12 Light reflection layer 13 MQW active layer 16 p-type buffer layer

Claims (9)

基板上に気相成長法によりエピタキシャル成長された層であって、少なくともn型クラッド層、活性層、p型クラッド層から成る発光部が形成され、前記発光部の上部にp型ドーパント濃度が1×1019/cm以上であり、且つ、前記p型クラッド層に添加されるドーパントとは異なる材料のドーパントが添加されて成る薄膜のV属元素の主要成分がAsであるp型コンタクト層が形成され、前記p型コンタクト層の上部に金属酸化物材料から成る電流分散層が形成された半導体発光素子において、
前記p型クラッド層と前記p型コンタクト層との間に、p型の導電性であると共に成長時に不可避的に混入するH(水素)とC(炭素)が含まれるIII/V族半導体で構成された緩衝層を有し、
前記p型コンタクト層の膜厚が1nm以上30nm以下の範囲にあり、且つ前記p型コンタクト層のドーパントはZnであり、
前記p型クラッド層はV族元素の主要成分がP(リン)であり、
前記緩衝層のドーパントはMgであり、前記緩衝層を構成する材料がAl Ga 1−x As(但し、0.4≦X≦1)であり、且つ前記緩衝層はAl組成比がp型クラッド層よりも高く、
且つ前記H(水素)と前記C(炭素)のうちC濃度を少なくとも成長時のV/III比を設定することにより規定して、L=6.872×10 −14 ×N 0.733 の関係式[ただし、NはC濃度(単位:cm −3 )、Lは前記p型コンタクト層に添加されたドーパントの拡散長(単位:μm)である]から前記拡散長を求めたとき、前記緩衝層の膜厚が前記拡散長L以上である
ことを特徴とする半導体発光素子。
A layer that is epitaxially grown on a substrate by a vapor deposition method, and a light-emitting portion including at least an n-type cladding layer, an active layer, and a p-type cladding layer is formed, and a p-type dopant concentration is 1 × above the light-emitting portion. A p-type contact layer is formed in which the main component of the group V element of the thin film is 10 19 / cm 3 or more and is formed by adding a dopant of a material different from the dopant added to the p-type cladding layer. In the semiconductor light emitting device in which a current spreading layer made of a metal oxide material is formed on the p-type contact layer,
Between the p-type cladding layer and the p-type contact layer, it is composed of a III / V group semiconductor which is p-type conductive and contains H (hydrogen) and C (carbon) inevitably mixed during growth. Having a buffered layer,
The thickness of the p-type contact layer is in the range of 1 nm to 30 nm, and the dopant of the p-type contact layer is Zn;
In the p-type cladding layer, the main component of the group V element is P (phosphorus),
The dopant of the buffer layer is Mg, the material constituting the buffer layer is Al x Ga 1-x As (where 0.4 ≦ X ≦ 1), and the buffer layer has an Al composition ratio of p-type. Higher than the cladding layer,
Further , the relationship between L = 6.872 × 10 −14 × N 0.733 is defined by setting the C concentration of H (hydrogen) and C (carbon) at least by setting the V / III ratio during growth. When the diffusion length is determined from the formula [where N is the C concentration (unit: cm −3 ) and L is the diffusion length (unit: μm) of the dopant added to the p-type contact layer], the buffer The semiconductor light emitting element , wherein the thickness of the layer is not less than the diffusion length L.
請求項1に記載の半導体発光素子において、
前記p型クラッド層のドーパントがMgであることを特徴とする半導体発光素子。
The semiconductor light emitting device according to claim 1,
A semiconductor light emitting device, wherein the dopant of the p-type cladding layer is Mg .
請求項1又は2に記載の半導体発光素子において、
前記p型コンタクト層を構成する材料がAlGa1−xAs(但し、0≦X≦0.4)であることを特徴とする半導体発光素子。
The semiconductor light emitting device according to claim 1 or 2,
A semiconductor light-emitting element, wherein a material constituting the p-type contact layer is Al x Ga 1-x As (where 0 ≦ X ≦ 0.4).
請求項1〜のいずれかに記載の半導体発光素子において、
前記電流分散層をITO(錫添加酸化インジウム)、SnO(酸化錫)、ATO(ア
ンチモン添加酸化錫)、In(酸化インジウム)、ZnO(酸化亜鉛)、GZO(ガリウム添加酸化亜鉛)、BZO(硼素添加酸化亜鉛)、AZO(アルミニウム添加酸化亜鉛)、CdO(酸化カドミウム)、CTO(錫添加酸化カドミウム)、IZO(インジウム添加酸化亜鉛)の内、いずれかの金属酸化物材料を少なくとも1種以上用いて形成することを特徴とする半導体発光素子。
In the semiconductor light-emitting device according to any one of claims 1 to 3 ,
The current spreading layer is made of ITO (tin-added indium oxide), SnO 2 (tin oxide), ATO (antimony-added tin oxide), In 2 O 3 (indium oxide), ZnO (zinc oxide), GZO (gallium-added zinc oxide). , BZO (boron-added zinc oxide), AZO (aluminum-added zinc oxide), CdO (cadmium oxide), CTO (tin-added cadmium oxide), IZO (indium-added zinc oxide), at least one metal oxide material. A semiconductor light emitting element formed by using one or more kinds.
請求項1〜のいずれかに記載の半導体発光素子において、
前記発光部を構成する材料が(AlGa1−xIn1−yP(但し、0≦X≦1、0.4≦Y≦0.6)であり、更に前記p型クラッド層、及び前記n型クラッド層に含まれるAl(アルミニウム)の含有率は前記活性層に含まれるAlの含有率よりも高いことを特徴とする半導体発光素子。
The semiconductor light emitting device according to any one of claims 1-4,
The material constituting the light emitting portion is (Al x Ga 1-x ) y In 1-y P (where 0 ≦ X ≦ 1, 0.4 ≦ Y ≦ 0.6), and the p-type cladding layer And the content rate of Al (aluminum) contained in the said n-type clad layer is higher than the content rate of Al contained in the said active layer, The semiconductor light-emitting device characterized by the above-mentioned.
請求項1〜のいずれかに記載の半導体発光素子において、
前記電流分散層のキャリア濃度が7×1020/cm以上有することを特徴とする半導体発光素子。
The semiconductor light emitting device according to any one of claims 1 to 5
A semiconductor light-emitting element, wherein the current distribution layer has a carrier concentration of 7 × 10 20 / cm 3 or more.
請求項2〜6のいずれかに記載の半導体発光素子において、
前記p型クラッド層に含まれるMg濃度が1×1017/cm以上、5×1018/cm以下の範囲にあり、且つ前記の範囲に設定されたp型クラッド層は当該層の全て若しくは少なくとも一部を占めることを特徴とする半導体発光素子。
In the semiconductor light-emitting device according to any one of claims 2 to 6 ,
The Mg concentration contained in the p-type cladding layer is in the range of 1 × 10 17 / cm 3 or more and 5 × 10 18 / cm 3 or less, and the p-type cladding layer set in the above range includes all of the layers Alternatively, a semiconductor light-emitting element occupying at least a part.
請求項1〜のいずれかに記載の半導体発光素子において、
前記活性層と前記p型クラッド層との間に、ドーパントが添加されていない半導体層、前記p型クラッド層よりも添加されたp型のドーパント濃度が低い半導体層、若しくはn型のドーパントとp型のドーパントが同時に添加され擬似的に中性な状態の半導体層の内のいずれか、又はこれらを組合せた半導体層からなる拡散防止層が、300nm以下の範囲で設けられていることを特徴とする半導体発光素子。
In the semiconductor light-emitting device according to any one of claims 1 to 7 ,
A semiconductor layer to which no dopant is added between the active layer and the p-type cladding layer, a semiconductor layer having a lower p-type dopant concentration than the p-type cladding layer, or an n-type dopant and p A diffusion preventing layer made of a semiconductor layer in which any of the semiconductor layers in a pseudo-neutral state to which a dopant of a type is added at the same time, or a combination thereof, is provided in a range of 300 nm or less. A semiconductor light emitting device.
請求項1〜のいずれかに記載の半導体発光素子において、
前記活性層と前記n型クラッド層との間に、ドーパントが添加されていない半導体層、前記n型クラッド層よりも添加されたn型のドーパント濃度が低い半導体層、若しくはn型のドーパントとp型のドーパントが同時に添加され擬似的に中性な状態の半導体層の内のいずれか、又はこれらを組合せた半導体層からなる拡散防止層が、200nm以下の範囲で設けられていることを特徴とする半導体発光素子。
In the semiconductor light-emitting device according to any one of claims 1 to 7 ,
A semiconductor layer to which no dopant is added between the active layer and the n-type cladding layer, a semiconductor layer having a lower n-type dopant concentration than the n-type cladding layer, or an n-type dopant and p A diffusion preventing layer made of a semiconductor layer in which any of the semiconductor layers in a pseudo-neutral state to which a dopant of a type is added at the same time, or a combination thereof, is provided in a range of 200 nm or less. A semiconductor light emitting device.
JP2005285931A 2005-09-30 2005-09-30 Semiconductor light emitting device Expired - Fee Related JP4320654B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005285931A JP4320654B2 (en) 2005-09-30 2005-09-30 Semiconductor light emitting device
US11/485,420 US7368759B2 (en) 2005-09-30 2006-07-13 Semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005285931A JP4320654B2 (en) 2005-09-30 2005-09-30 Semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JP2007096168A JP2007096168A (en) 2007-04-12
JP4320654B2 true JP4320654B2 (en) 2009-08-26

Family

ID=37981473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005285931A Expired - Fee Related JP4320654B2 (en) 2005-09-30 2005-09-30 Semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP4320654B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076535A (en) * 2007-09-19 2009-04-09 Hitachi Cable Ltd Semiconductor wafer and light-emitting device
JP2010073820A (en) * 2008-09-17 2010-04-02 Dowa Electronics Materials Co Ltd Electrode film for semiconductor element with conductive connection portion and manufacturing method thereof, and light emitting element with the electrode film for the semiconductor element
JP2010239098A (en) * 2009-03-10 2010-10-21 Showa Denko Kk Light-emitting diode, light-emitting diode lamp and illuminating device
JP2011096976A (en) * 2009-11-02 2011-05-12 Showa Denko Kk Light emitting device, light emitting module, and lighting system
CN115000260B (en) * 2022-07-01 2024-01-19 淮安澳洋顺昌光电技术有限公司 Epitaxial structure layer, preparation method thereof and LED chip

Also Published As

Publication number Publication date
JP2007096168A (en) 2007-04-12

Similar Documents

Publication Publication Date Title
JP4320653B2 (en) Semiconductor light emitting device
JP4367393B2 (en) Semiconductor light emitting device having a transparent conductive film
US7368759B2 (en) Semiconductor light-emitting device
JP5169012B2 (en) Semiconductor light emitting device
US8796711B2 (en) Light-emitting element
JP2007042751A (en) Semiconductor light emitting device
US7528417B2 (en) Light-emitting diode device and production method thereof
US7569866B2 (en) Semiconductor light-emitting device
JP2006261219A (en) Semiconductor light emitting element
JP4310708B2 (en) Semiconductor light emitting device
JP2012129357A (en) Semiconductor light-emitting element
JP4320654B2 (en) Semiconductor light emitting device
JP2007096162A (en) Semiconductor light-emitting device
JP2006040998A (en) Semiconductor light emitting device and epitaxial wafer therefor
JP2007096157A (en) Semiconductor light-emitting element
JP4710764B2 (en) Semiconductor light emitting device
JP2003008058A (en) AlGaInP EPITAXIAL WAFER, METHOD OF MANUFACTURING THE SAME, AND SEMICONDUCTOR LIGHT-EMITTING ELEMENT USING THE SAME
JP3763303B2 (en) Semiconductor light emitting device
JP4284862B2 (en) Epitaxial wafer for light emitting device and light emitting device
JP2006135215A (en) Process for fabricating semiconductor light emitting element
JP2011176001A (en) Light emitting device and method of manufacturing the same
JP2004356601A (en) Light emitting diode
WO2004070851A1 (en) Light-emitting diode device and production method thereof
JP2006216706A (en) Semiconductor light emitting device
JP4123235B2 (en) Manufacturing method of semiconductor light emitting device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090520

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130612

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees