JP2007096162A - Semiconductor light-emitting device - Google Patents

Semiconductor light-emitting device Download PDF

Info

Publication number
JP2007096162A
JP2007096162A JP2005285896A JP2005285896A JP2007096162A JP 2007096162 A JP2007096162 A JP 2007096162A JP 2005285896 A JP2005285896 A JP 2005285896A JP 2005285896 A JP2005285896 A JP 2005285896A JP 2007096162 A JP2007096162 A JP 2007096162A
Authority
JP
Japan
Prior art keywords
layer
semiconductor light
emitting device
semiconductor
type cladding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005285896A
Other languages
Japanese (ja)
Inventor
Taiichiro Konno
泰一郎 今野
Masahiro Arai
優洋 新井
Kazuyuki Iizuka
和幸 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2005285896A priority Critical patent/JP2007096162A/en
Priority to US11/497,379 priority patent/US7569866B2/en
Priority to CN2006101599345A priority patent/CN1941444B/en
Publication of JP2007096162A publication Critical patent/JP2007096162A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a semiconductor light-emitting device capable of preventing decrease in light-emitting output in time and increase in a driving voltage in addition to high luminance and low driving voltage. <P>SOLUTION: In the light-emitting device, a light-emitting portion consisting of at least an n-type cladding layer, an active layer and a p-type cladding layer is formed on a semiconductor substrate, and an As-based contact layer doped with a p-type dopant of 1×10<SP>19</SP>/cm<SP>3</SP>or more is formed on the upper part of the light-emitting portion, and a current dispersion layer consisting of a metal oxide material is formed on the upper part of the contact layer. The device has a buffer layer which includes P (phosphate) in the component of a group V element and is configured by an undoped group III/V semiconductor having H (hydrogen) concentration of 3×10<SP>17</SP>atoms/cm<SP>3</SP>, between the contact layer and the p-type cladding layer. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体発光素子に関わり、特に、透明導電膜を電流分散層に用いた高輝度の半導体発光素子に関するものである。   The present invention relates to a semiconductor light emitting device, and more particularly to a high brightness semiconductor light emitting device using a transparent conductive film as a current spreading layer.

従来、半導体発光素子である発光ダイオード(以下LEDと略す)は、近年、GaN系やAlGaInP系の高品質結晶をMOVPE(有機金属気相成長)法で成長できる様になったことから、青色、緑色、橙色、黄色、赤色の高輝度LEDが製作できる様になった。   Conventionally, light-emitting diodes (hereinafter abbreviated as LEDs), which are semiconductor light-emitting elements, have been able to grow GaN-based and AlGaInP-based high-quality crystals by the MOVPE (metal organic vapor phase epitaxy) method. Green, orange, yellow, and red high-brightness LEDs can be manufactured.

しかし、高輝度を得るためには、LEDのチップ面内に均一に電流が注入される様、電流分散特性を良くする必要があり、例えばAlGaInP系のLED素子では電流分散層の膜厚を5μm〜10μm程度まで厚くする必要があった。このため、電流分散層の成長にかかる原料費用が多くなり、必然的にLED素子の製造コストが高くなって、AlGaInP系LEDを安価に製作する妨げとなっていた。   However, in order to obtain high brightness, it is necessary to improve current dispersion characteristics so that current is uniformly injected into the LED chip surface. For example, in an AlGaInP-based LED element, the thickness of the current dispersion layer is 5 μm. It was necessary to increase the thickness to about 10 μm. For this reason, the raw material cost required for the growth of the current dispersion layer is increased, and the manufacturing cost of the LED element is inevitably increased, which hinders the production of an AlGaInP-based LED at a low cost.

そこで、充分な透光性を有し、且つ良好な電流分散特性を得られる電気特性を有する膜としてITO(錫添加酸化インジウム:Indium Tin Oxide)や、ZnO(酸化亜鉛:Zinc Oxide)を電流分散層に用いる方法が提案されている(特許文献1参照)。またp型クラッド層上に直接ITO膜を形成する方法も提案されている(特許文献2、3参照)。   Therefore, ITO (Indium Tin Oxide) or ZnO (Zinc Oxide) is used as a current-dispersing film that has sufficient translucency and good electric current dispersion characteristics. A method used for the layer has been proposed (see Patent Document 1). A method for directly forming an ITO film on a p-type cladding layer has also been proposed (see Patent Documents 2 and 3).

このように、ITO膜を電流分散層として用いることができれば、従来、電流分散層として半導体層を5μm〜10μm程度まで厚くしていた方法を必要とせず、その分のエピタキシャル層が不要となる為、安価に高輝度のLED素子、及びLED素子用エピタキシャルウェハを製造できる様になる。
特開平8−83927号公報 米国再発行特許発明第35665号明細書 米国特許第6,057,562号明細書
Thus, if the ITO film can be used as the current spreading layer, the conventional method of thickening the semiconductor layer to about 5 μm to 10 μm is not required as the current spreading layer, and the corresponding epitaxial layer becomes unnecessary. Thus, it becomes possible to manufacture LED elements having high brightness and epitaxial wafers for LED elements at low cost.
JP-A-8-83927 US Reissue Patent No. 35665 Specification US Pat. No. 6,057,562

しかしながら、ITO膜を窓層に用いた場合、半導体層と金属酸化物であるITO膜との間に接触抵抗が発生してしまい、順方向動作電圧が高くなるという課題がある。すなわち、透明導電膜(透明電極)としてのITO膜はn型半導体であり、一方、これと接する上側クラッド層はp型半導体である。従って、LEDに対して順方向の動作電圧を印加すると、透明導電膜(透明電極)とp型クラッド層との間は逆方向バイアス状態となることから、大電圧を印加しなければ電流が流れない。   However, when an ITO film is used for the window layer, a contact resistance is generated between the semiconductor layer and the ITO film which is a metal oxide, and there is a problem that the forward operation voltage becomes high. That is, the ITO film as the transparent conductive film (transparent electrode) is an n-type semiconductor, while the upper cladding layer in contact with the ITO film is a p-type semiconductor. Therefore, when a forward operating voltage is applied to the LED, a reverse bias state is established between the transparent conductive film (transparent electrode) and the p-type cladding layer, so that a current flows unless a large voltage is applied. Absent.

この解決策として、薄膜の高キャリア濃度層(コンタクト層)をITO膜と接する様に設け、トンネル接合により低電圧でLEDを駆動させる方法がある(例えば特許文献2)。   As a solution to this, there is a method in which a thin high carrier concentration layer (contact layer) is provided so as to be in contact with the ITO film, and the LED is driven at a low voltage by a tunnel junction (for example, Patent Document 2).

しかし、このコンタクト層は、トンネル接合を目的とし且つ活性層で発光した光に対し吸収層として作用することから、高キャリア濃度であると共に薄膜に形成する必要性があり、成長時の熱等により容易にドーパント拡散を起こし易いという問題があった。特に上記p型クラッド層上に高キャリア濃度のコンタクト層を形成する構造上、当該コンタクト層と活性層の距離が短いことから、拡散が大きい。このコンタクト層のp型ドーパントの拡散という問題は、次の2つの弊害を招く。   However, this contact layer is intended to be a tunnel junction and acts as an absorption layer for light emitted from the active layer. Therefore, the contact layer has a high carrier concentration and needs to be formed in a thin film. There was a problem that dopant diffusion was easily caused. In particular, due to the structure in which a contact layer having a high carrier concentration is formed on the p-type cladding layer, the distance between the contact layer and the active layer is short, so that diffusion is large. The problem of the diffusion of the p-type dopant in the contact layer causes the following two problems.

第1の弊害は、LED素子の出力低下を招くことである。コンタクト層から拡散したp型ドーパントはLED素子の深さ方向に濃度拡散し、LED素子の活性層にまで拡散すると活性層内の欠陥となる。その欠陥は非発光再結合成分となり、結果的にLED素子の出力が低下する。   The first adverse effect is a reduction in the output of the LED element. The p-type dopant diffused from the contact layer diffuses in the depth direction of the LED element and becomes a defect in the active layer when diffused to the active layer of the LED element. The defect becomes a non-radiative recombination component, and as a result, the output of the LED element decreases.

第2の弊害は、LED素子の駆動電圧(順方向動作電圧)が上昇することである。p型ドーパントの拡散により、薄膜の高キャリア濃度層であるコンタクト層の実質的なキャリア濃度が低下することから、上述したトンネル接合が達成しにくくなり、トンネル電圧が上昇する。これによってLED素子の駆動電圧が上昇するのである。   A second adverse effect is that the drive voltage (forward operation voltage) of the LED element increases. Due to the diffusion of the p-type dopant, the substantial carrier concentration of the contact layer, which is a high carrier concentration layer of the thin film, is lowered, so that the above-described tunnel junction becomes difficult to achieve, and the tunnel voltage rises. As a result, the drive voltage of the LED element increases.

上記問題に関して、上記p型クラッド層と上記高キャリア濃度層であるコンタクト層の間に、当該p型クラッド層よりも低抵抗である緩衝層、例えばAlGaAs層を設けて、活性層とコンタクト層の距離を長くする方法がある(特許文献3)。因みにこのAlGaAsやAlAs層は、発光波長に対し光学的に透明であり、尚且つAlGaInPなどの4元系材料と比べて結晶成長が容易で、更には発光部を構成するAlGaInP系材料との格子整合性がほぼ一致することから、従来、一般的に用いられて来た。   Regarding the above problem, a buffer layer having a lower resistance than the p-type cladding layer, for example, an AlGaAs layer, is provided between the p-type cladding layer and the contact layer that is the high carrier concentration layer. There is a method of increasing the distance (Patent Document 3). Incidentally, this AlGaAs or AlAs layer is optically transparent with respect to the emission wavelength, and also has a crystal growth easier than that of a quaternary material such as AlGaInP, and also a lattice with an AlGaInP material that constitutes the light emitting portion. Conventionally, it has been generally used because the consistency is almost the same.

しかし上記特許文献3の方法では、ドーパント拡散を起こし易いという問題を解決できない。原因としては、該緩衝層を該p型クラッド層よりも低抵抗化するために、多くの添加物を入れていることで拡散が大きくなってしまうこと、また、緩衝層を構成する材料が、V族元素としてAsを用いた発光波長に対し透明な半導体材料であるとき、例えば高Al混晶比のAlGaAs層などを用いた時に、拡散が顕著となる為である。   However, the method of Patent Document 3 cannot solve the problem of easily causing dopant diffusion. As a cause, in order to lower the resistance of the buffer layer than that of the p-type cladding layer, diffusion is increased by adding many additives, and the material constituting the buffer layer is This is because when the semiconductor material is transparent to the emission wavelength using As as the group V element, for example, when an AlGaAs layer having a high Al mixed crystal ratio is used, diffusion becomes significant.

又、本発明者等は、上記したドーパント拡散の原因は、コンタクト層に接している緩衝層若しくはp型クラッド層のH(水素)濃度が高いことにあることを見出した。つまりドーパントの拡散は、H濃度が高くなると顕著となり、LED素子の出力低下や駆動電圧の上昇を招くことを見出した。   The present inventors have also found that the cause of the dopant diffusion described above is that the H (hydrogen) concentration of the buffer layer or p-type cladding layer in contact with the contact layer is high. In other words, it has been found that the diffusion of the dopant becomes significant as the H concentration increases, leading to a decrease in output of the LED element and an increase in driving voltage.

そこで、本発明の目的は、上記課題を解決し、高輝度且つ低駆動電圧であることに加え、経時的な発光出力の低下、及び駆動電圧の上昇を抑制することが可能な半導体発光素子を提供することにある。   Accordingly, an object of the present invention is to provide a semiconductor light emitting device capable of solving the above-described problems and suppressing a decrease in light emission output with time and an increase in driving voltage in addition to high luminance and low driving voltage. It is to provide.

上記目的を達成するため、本発明は、次のように構成したものである。   In order to achieve the above object, the present invention is configured as follows.

請求項1の発明に係る半導体発光素子は、半導体基板上に、少なくともn型クラッド層、活性層、p型クラッド層から成る発光部が形成され、前記発光部の上部に1×1019/cm3以上のp型ドーパントが添加されたAs系コンタクト層が形成され、前記コンタクト層の上部に金属酸化物材料から成る電流分散層が形成された半導体発光素子において、前記コンタクト層と前記p型クラッド層との間に、V族元素の成分にP(リン)が含まれていると共に、H(水素)濃度が3×1017atoms/cm3以下であるアンドープのIII/V族半導体で構成した緩衝層を有することを特徴とする。 In the semiconductor light emitting device according to the first aspect of the present invention, a light emitting portion including at least an n-type cladding layer, an active layer, and a p-type cladding layer is formed on a semiconductor substrate, and 1 × 10 19 / cm above the light emitting portion. In a semiconductor light emitting device in which an As-based contact layer to which three or more p-type dopants are added is formed, and a current spreading layer made of a metal oxide material is formed on the contact layer, the contact layer and the p-type cladding Between the layers, the group V element is composed of an undoped III / V semiconductor containing P (phosphorus) as a component and an H (hydrogen) concentration of 3 × 10 17 atoms / cm 3 or less. It has a buffer layer.

V族元素の成分にP(リン)を含むIII/V族半導体の代表的なものとしては、AlInP、AlGaInP、GaPなどがある。又、H濃度が高いとp型ドーパントの拡散が多くなり、発光出力の低下、及び駆動電圧の上昇が起こるため、緩衝層のH(水素)濃度を3×1017atoms/cm3以下とした。 Representative examples of III / V semiconductors containing P (phosphorus) as a group V element component include AlInP, AlGaInP, and GaP. Further, if the H concentration is high, the diffusion of the p-type dopant increases, resulting in a decrease in light emission output and an increase in driving voltage. Therefore, the H (hydrogen) concentration of the buffer layer is set to 3 × 10 17 atoms / cm 3 or less. .

なお、ここで本明細書中において使用する「アンドープ」や「無添加」といった表現は、積極的又は故意的な添加(ドーピング)をしないことであり、結晶に自然にC(炭素)等の不純物が不可避的に混入する場合までも排除する意味で用いたものではない。   Note that expressions such as “undoped” and “no addition” used in this specification are not positively or intentionally added (doping), and impurities such as C (carbon) are naturally added to the crystal. It is not used in the sense of eliminating even the case where is inevitably mixed.

請求項2の発明に係る半導体発光素子は、半導体基板上に、少なくともn型クラッド層、活性層、p型クラッド層から成る発光部が形成され、前記発光部の上部に1×1019/cm3以上のp型ドーパントが添加されたAs系コンタクト層が形成され、前記コンタクト層の上部に金属酸化物材料から成る電流分散層が形成された半導体発光素子において、前記p型クラッド層中に、V族元素の成分にP(リン)が含まれていると共に、H(水素)濃度が3×1017atoms/cm3以下であるアンドープのIII/V族半導体で構成した緩衝層を有することを特徴とする。 In the semiconductor light emitting device according to the second aspect of the present invention, a light emitting portion including at least an n-type cladding layer, an active layer, and a p-type cladding layer is formed on a semiconductor substrate, and 1 × 10 19 / cm above the light emitting portion. In a semiconductor light emitting device in which an As-based contact layer to which 3 or more p-type dopants are added is formed, and a current spreading layer made of a metal oxide material is formed on the contact layer, in the p-type cladding layer, It has a buffer layer composed of an undoped III / V semiconductor in which P (phosphorus) is contained in the group V element component and the H (hydrogen) concentration is 3 × 10 17 atoms / cm 3 or less. Features.

請求項3の発明は、請求項1又は2に記載の半導体光発光素子において、前記緩衝層が、前記基板に対して格子整合する結晶であり、且つ前記p型クラッド層よりも抵抗が高いIII/V族半導体で構成されていることを特徴とする。   According to a third aspect of the present invention, in the semiconductor light-emitting device according to the first or second aspect, the buffer layer is a crystal lattice-matched to the substrate, and has a higher resistance than the p-type cladding layer. / V group semiconductor.

請求項4の発明は、請求項3に記載の半導体発光素子において、前記緩衝層が、前記p型クラッド層よりもAl組成の小さいIII/V族半導体で構成されていることを特徴とする。   According to a fourth aspect of the present invention, in the semiconductor light emitting device according to the third aspect, the buffer layer is made of a III / V group semiconductor having an Al composition smaller than that of the p-type cladding layer.

請求項5の発明は、請求項1乃至4のいずれかに記載の半導体発光素子において、前記活性層と前記p型クラッド層との間に、アンドープ層を設けることを特徴とする。   According to a fifth aspect of the present invention, in the semiconductor light emitting device according to any one of the first to fourth aspects, an undoped layer is provided between the active layer and the p-type cladding layer.

請求項6の発明は、請求項1乃至5のいずれかに記載の半導体発光素子において、緩衝層のC(炭素)濃度が5×1016atoms/cm3以下であることを特徴とする。 A sixth aspect of the present invention is the semiconductor light emitting device according to any one of the first to fifth aspects, wherein the buffer layer has a C (carbon) concentration of 5 × 10 16 atoms / cm 3 or less.

H(水素)濃度の他にC濃度をも低くしているのは、コンタクト層からのZnの拡散はC濃度によっても変わるためである。すなわち、C濃度が高くてもZnの拡散が多くなり、発光出力の低下及び駆動電圧の上昇が起こる。この観点から、C(炭素)濃度の具体的数値としては、5×1016atoms/cm3以下であることが好ましい。 The reason why the C concentration is lowered in addition to the H (hydrogen) concentration is that the diffusion of Zn from the contact layer also changes depending on the C concentration. That is, even if the C concentration is high, the diffusion of Zn increases, and the light emission output decreases and the drive voltage increases. From this viewpoint, the specific value of the C (carbon) concentration is preferably 5 × 10 16 atoms / cm 3 or less.

請求項7の発明は、請求項1乃至6のいずれかに記載の半導体発光素子において、前記n型クラッド層と前記活性層の間に、アンドープ層を設けることを特徴とする。   According to a seventh aspect of the present invention, in the semiconductor light emitting device according to any one of the first to sixth aspects, an undoped layer is provided between the n-type cladding layer and the active layer.

請求項8の発明は、請求項1乃至7のいずれかに記載の半導体発光素子において、前記n型クラッド層と前記活性層の間に、該n型クラッド層よりも低濃度にn型の導電性決定不純物を含んだ半導体からなるn型低濃度層を設けることを特徴とする。   According to an eighth aspect of the present invention, in the semiconductor light emitting device according to any one of the first to seventh aspects, between the n-type cladding layer and the active layer, an n-type conductive material having a lower concentration than the n-type cladding layer. An n-type low-concentration layer made of a semiconductor containing a sex-determining impurity is provided.

請求項9の発明は、請求項1乃至8のいずれかに記載の半導体発光素子において、前記電流分散層がITO(酸化インジウム・錫)であることを特徴とする。   According to a ninth aspect of the present invention, in the semiconductor light emitting device according to any one of the first to eighth aspects, the current spreading layer is made of ITO (indium tin oxide).

請求項10の発明は、請求項1乃至9のいずれかに記載の半導体発光素子において、前記電流分散層の膜厚が、d=A×λp/(4×n)の関係式[但し、Aは定数(1又は3)、λpは波長波長(単位:nm)、nは屈折率である]により求まるdの±30%の範囲にあることを特徴とする。 The invention of claim 10 is the semiconductor light-emitting device according to any one of claims 1 to 9, wherein the thickness of the current dispersion layer is a relational expression of d = A × λ p / (4 × n) [wherein A is a constant (1 or 3), λ p is a wavelength of wavelength (unit: nm), and n is a refractive index].

請求項11の発明は、請求項1乃至10のいずれかに記載の半導体発光素子において、前記コンタクト層のドーパントがZn(亜鉛)であり、更にそのキャリア濃度が1×1019/cm3以上であり、且つ組成がAlxGa1-xAs(但し、0≦X≦0.4)であることを特徴とする。 The invention of claim 11 is the semiconductor light emitting device according to any one of claims 1 to 10, wherein the dopant of the contact layer is Zn (zinc), and the carrier concentration is 1 × 10 19 / cm 3 or more. And the composition is Al x Ga 1-x As (where 0 ≦ X ≦ 0.4).

1.0×1019/cm3以上の高キャリア濃度のコンタクト層を安定して実現できる半導体材料には限りがあり、その半導体材料としては、ZnドープのAlxGa1-xAs(0≦X≦0.4)が最適である。ただし、上記AlGaAsは発光波長に対して透明でない為、30nm程度以下の薄膜で形成する必要性がある。 There is a limit to semiconductor materials that can stably realize a contact layer with a high carrier concentration of 1.0 × 10 19 / cm 3 or more. As the semiconductor materials, Zn-doped Al x Ga 1-x As (0 ≦ X ≦ 0.4) is optimal. However, since the AlGaAs is not transparent to the emission wavelength, it is necessary to form it with a thin film of about 30 nm or less.

請求項12の発明は、請求項2乃至11のいずれかに記載の半導体発光素子において、前記p型クラッド層のドーパントがMg(マグネシウム)であり、且つ当該p型クラッド層、前記n型クラッド層、及び前記活性層は(AlxGa1-xyIn1-yP(但し、0≦X≦1、0.4≦Y≦0.6)で構成されることを特徴とする。 The invention of claim 12 is the semiconductor light-emitting device according to any one of claims 2 to 11, wherein the dopant of the p-type cladding layer is Mg (magnesium), and the p-type cladding layer and the n-type cladding layer , And the active layer is composed of (Al x Ga 1-x ) y In 1-y P (where 0 ≦ X ≦ 1, 0.4 ≦ Y ≦ 0.6).

p型ドーパントにはMgやZnがある。ZnはAlGaInP系化合物半導体内のp型ドーパントとして広く用いられているものの、拡散定数が比較的大きく熱工程等による悪影響が生じることが知られている。その為、ドーパントとしてZnを用いて、p型クラッド層のキャリア濃度を高くすると、Znが活性層へ拡散しLD素子特性が劣化する。そこで、p型クラッド層に関しては、p型不純物として、Znに比べ拡散定数が小さいMgを用いて高キャリア濃度化することが有利となる。   Examples of the p-type dopant include Mg and Zn. Although Zn is widely used as a p-type dopant in AlGaInP-based compound semiconductors, it is known that the diffusion constant is relatively large and adverse effects due to thermal processes and the like occur. Therefore, when Zn is used as a dopant and the carrier concentration of the p-type cladding layer is increased, Zn diffuses into the active layer and the LD element characteristics deteriorate. Therefore, for the p-type cladding layer, it is advantageous to increase the carrier concentration by using Mg having a diffusion constant smaller than that of Zn as the p-type impurity.

又、p型クラッド層、n型クラッド層、及び活性層は(AlxGa1-xyIn1-yP(但し、0≦X≦1、0.4≦Y≦0.6)で構成されることが好ましい。これらの材料を選択する理由は、GaAs基板にほぼ格子整合する材料の内、LED素子から放出される光の波長に対し、光学的に透明であることに強く依存する。 The p-type cladding layer, the n-type cladding layer, and the active layer are (Al x Ga 1 -x ) y In 1 -y P (where 0 ≦ X ≦ 1, 0.4 ≦ Y ≦ 0.6). Preferably, it is configured. The reason for selecting these materials strongly depends on being optically transparent with respect to the wavelength of light emitted from the LED element among materials substantially lattice-matched to the GaAs substrate.

請求項13の発明は、請求項1乃至12のいずれかに記載の半導体発光素子において、前記半導体基板と前記n型クラッド層の間に、屈折率の異なる2つの半導体層を10ペア以上設けた半導体多層膜から成る光反射層を設けることを特徴とする。   According to a thirteenth aspect of the present invention, in the semiconductor light emitting device according to any one of the first to twelfth aspects, 10 pairs or more of two semiconductor layers having different refractive indexes are provided between the semiconductor substrate and the n-type cladding layer. A light reflecting layer made of a semiconductor multilayer film is provided.

請求項14の発明は、請求項1乃至13のいずれかに記載の半導体発光素子において、前記電流分散層のキャリア濃度が8×1020/cm3以上有することを特徴とする。 A fourteenth aspect of the present invention is the semiconductor light emitting device according to any one of the first to thirteenth aspects, wherein the carrier concentration of the current dispersion layer is 8 × 10 20 / cm 3 or more.

請求項15の発明は、請求項1乃至14のいずれかに記載の半導体発光素子において、前記活性層が多重量子井戸構造、又は歪多重量子井戸構造であることを特徴とする。   According to a fifteenth aspect of the present invention, in the semiconductor light emitting device according to any one of the first to fourteenth aspects, the active layer has a multiple quantum well structure or a strained multiple quantum well structure.

請求項16の発明は、請求項1乃至15のいずれかに記載の半導体発光素子において、前記p型クラッド層と前記緩衝層の膜厚の和が1000nm以上、3000nm以下であり、且つ当該p型クラッド層の膜厚が200nm以上、1000nm以下であることを特徴とする。   A sixteenth aspect of the present invention is the semiconductor light emitting device according to any one of the first to fifteenth aspects, wherein a sum of film thicknesses of the p-type cladding layer and the buffer layer is not less than 1000 nm and not more than 3000 nm. The thickness of the clad layer is 200 nm or more and 1000 nm or less.

請求項17の発明は、請求項1乃至16のいずれかに記載の半導体発光素子において、前記コンタクト層の膜厚が1nm以上、30nm以下であることを特徴とする。   According to a seventeenth aspect of the present invention, in the semiconductor light emitting device according to any one of the first to sixteenth aspects, the thickness of the contact layer is not less than 1 nm and not more than 30 nm.

請求項18の発明は、請求項1乃至17のいずれかに記載の半導体発光素子において、前記緩衝層が発光波長に対し光学的に透明であるAlInP、又はAlGaInPからなることを特徴とする。   According to an eighteenth aspect of the present invention, in the semiconductor light emitting device according to any one of the first to seventeenth aspects, the buffer layer is made of AlInP or AlGaInP that is optically transparent to the emission wavelength.

請求項19の発明は、請求項13に記載の半導体発光素子において、前記光反射層が(AlxGa1-xyIn1-yP(但し、0≦X≦1、0.4≦Y≦0.6)とAlxGa1-xAs(但し、0≦X≦1)の組み合わせで構成されていることを特徴とする。 According to a nineteenth aspect of the present invention, in the semiconductor light emitting device according to the thirteenth aspect, the light reflecting layer is (Al x Ga 1 -x ) y In 1 -y P (where 0 ≦ X ≦ 1, 0.4 ≦ Y ≦ 0.6) and Al x Ga 1-x As (where 0 ≦ X ≦ 1).

請求項20の発明は、請求項1乃至19のいずれかに記載の半導体発光素子において、前記活性層と前記p型クラッド層との間に、該p型クラッド層よりも低濃度にp型の導電性決定不純物を含んだ半導体からなるp型低濃度層を設けることを特徴とする。   According to a twentieth aspect of the present invention, in the semiconductor light emitting device according to any one of the first to nineteenth aspects, a p-type layer is formed between the active layer and the p-type cladding layer at a lower concentration than the p-type cladding layer. A p-type low concentration layer made of a semiconductor containing a conductivity determining impurity is provided.

請求項21の発明は、請求項5、7、8又は20のいずれかに記載の半導体発光素子において、前記アンドープ層、n型低濃度層若しくはp型低濃度層の膜厚が100nm以下であることを特徴とする。   According to a twenty-first aspect of the present invention, in the semiconductor light emitting device according to the fifth, seventh, eighth or twentieth aspect, the thickness of the undoped layer, the n-type low concentration layer or the p-type low concentration layer is 100 nm or less. It is characterized by that.

請求項22の発明は、請求項1乃至21のいずれかに記載の半導体発光素子において、前記半導体基板上にn型の導電性を有し且つ当該半導体基板と同じ材料で構成されたバッファ層を設けることを特徴とする。   The invention according to claim 22 is the semiconductor light emitting device according to any one of claims 1 to 21, wherein a buffer layer having n-type conductivity and made of the same material as the semiconductor substrate is provided on the semiconductor substrate. It is characterized by providing.

請求項23の発明は、請求項2乃至22のいずれかに記載の半導体発光素子において、前記緩衝層と下部に形成された半導体層との格子不整合率が±0.3%以内にあることを特徴とする。   According to a twenty-third aspect of the present invention, in the semiconductor light emitting device according to any one of the second to twenty-second aspects, a lattice mismatch rate between the buffer layer and a semiconductor layer formed below is within ± 0.3%. It is characterized by.

ここに格子不整合率とは、格子不整合率=(aepitaxial layer−asubstrate)/asubstrate の式によって求められるものである。但し、aepitaxial layerとはエピタキシャル層の格子定数のことであり、asubstrateとは、基板の格子定数のことである。 Here, the lattice mismatch rate is obtained by the formula: lattice mismatch rate = (a epitaxial layer− a substrate ) / a substrate . However, the a Epitaxial layer is that the lattice constant of the epitaxial layer, and a Substrate, is that the lattice constant of the substrate.

請求項24の発明は、請求項1乃至23のいずれかに記載の半導体発光素子において、前記緩衝層がGaPであることを特徴とする。   According to a twenty-fourth aspect of the present invention, in the semiconductor light emitting device according to any one of the first to twenty-third aspects, the buffer layer is GaP.

本発明は、半導体基板上に、少なくともn型クラッド層、活性層、p型クラッド層から成る発光部を形成し、前記発光部の上部に1×1019/cm3以上のp型ドーパントが添加されたAs系コンタクト層を形成し、前記コンタクト層の上部に金属酸化物材料から成る電流分散層を形成した半導体発光素子を前提とする。具体的には、上記p型クラッド層のドーパントがMgであり、更に上記高キャリア濃度の薄膜コンタクト層のドーパントがZnで、電流分散層にITO、又はその他の透明導電膜を用い、更に上記電流分散層と接する様に該高キャリア濃度の薄膜コンタクト層を備えた半導体発光素子がある。 According to the present invention, a light emitting portion including at least an n-type cladding layer, an active layer, and a p-type cladding layer is formed on a semiconductor substrate, and a p-type dopant of 1 × 10 19 / cm 3 or more is added to the upper portion of the light emitting portion. It is assumed that the semiconductor light-emitting element is formed by forming the As-based contact layer and forming a current spreading layer made of a metal oxide material on the contact layer. Specifically, the dopant of the p-type cladding layer is Mg, the dopant of the high carrier concentration thin film contact layer is Zn, ITO or other transparent conductive film is used for the current spreading layer, and the current is further increased. There is a semiconductor light emitting device provided with the high carrier concentration thin film contact layer so as to be in contact with the dispersion layer.

本発明の要点は、かかる半導体発光素子において、上記コンタクト層とp型クラッド層の間、若しくは該p型クラッド層中に、V族元素の成分にP(リン)が含まれていると共に、H(水素)濃度が3×1017atoms/cm3以下であるアンドープのIII/V族半導体層を、緩衝層として設けた構成とすることにある。 The gist of the present invention is that, in such a semiconductor light emitting device, P (phosphorus) is contained in the group V element component between the contact layer and the p-type cladding layer or in the p-type cladding layer, and H The object is to provide an undoped III / V group semiconductor layer having a (hydrogen) concentration of 3 × 10 17 atoms / cm 3 or less as a buffer layer.

よって、本発明によれば、コンタクト層からのp型ドーパントの拡散をより効果的に抑制して、高出力、低動作電圧のLED素子を作製することができると共に、経時的な発光出力の低下及び駆動電圧の上昇を抑制することが可能な高信頼性のLED素子を歩留まりよく作製することができる。   Therefore, according to the present invention, it is possible to more effectively suppress the diffusion of the p-type dopant from the contact layer, and it is possible to produce an LED element having a high output and a low operating voltage, and a decrease in light emission output with time. In addition, a highly reliable LED element capable of suppressing an increase in driving voltage can be manufactured with high yield.

以下、本発明を図示の実施例に基づいて説明する。   Hereinafter, the present invention will be described based on illustrated embodiments.

緩衝層に無添加AlGaInPを用いた例である。
図1に示した構造の発光波長630nm付近の赤色LED用エピタキシャルウエハを作製した。エピタキシャル成長方法、エピタキシャル層膜厚、エピタキシャル構造や電極形成方法及びLED素子製作方法は、以下の通りである。
In this example, additive-free AlGaInP is used for the buffer layer.
An epitaxial wafer for red LED having a structure shown in FIG. An epitaxial growth method, an epitaxial layer thickness, an epitaxial structure, an electrode formation method, and an LED element manufacturing method are as follows.

n型GaAs基板1上に、MOVPE法で、n型(Siドープ)GaAsバッファ層2(膜厚200nm、キャリア濃度1×1018/cm3)、光反射層3を順次積層成長させた。光反射層3は、AlInP層とAl0.5Ga0.5As層を各々20層ずつ交互に設けた20ペアのDBRミラー(分布ブラッグ反射層)で有る。光反射層3の膜厚は、λp/(4×n)とした。ここで、波長λpはLED素子の発光ピーク波長を指す。またnは光反射層を構成する各半導体材料の屈折率が適用される。また光反射層3のキャリア濃度は約1×1018/cm3とした。
更に、この光反射層3上に、n型(Siドープ)(Al0.7Ga0.30.5In0.5Pクラッド層4(膜厚400nm、キャリア濃度1×1018/cm3)、アンドープ(Al0.1Ga0.90.5In0.5P活性層5(膜厚600nm)、p型(Mgドープ)(Al0.7Ga0.30.5In0.5Pクラッド層6(膜厚400nm、キャリア濃度5×1017/cm3)を、MOVPE法で、順次積層成長させた。
さらに、p型(Mgドープ)(Al0.7Ga0.30.5In0.5Pクラッド層6(単にp型クラッド層6ともいう)上に、無添加の(Al0.7Ga0.30.5In0.5P緩衝層12(膜厚600nm)、p型(Znドープ)Al0.1Ga0.9Asコンタクト層8(膜厚3nm、キャリア濃度7×1019/cm3)を、MOVPE法で、順次積層成長させた。
On the n-type GaAs substrate 1, an n-type (Si-doped) GaAs buffer layer 2 (thickness: 200 nm, carrier concentration: 1 × 10 18 / cm 3 ) and a light reflection layer 3 were sequentially stacked and grown by the MOVPE method. The light reflection layer 3 is a 20-pair DBR mirror (distributed Bragg reflection layer) in which 20 AlAlP layers and 20 Al 0.5 Ga 0.5 As layers are alternately provided. The film thickness of the light reflecting layer 3 was λ p / (4 × n). Here, the wavelength λ p indicates the emission peak wavelength of the LED element. N is the refractive index of each semiconductor material constituting the light reflection layer. The carrier concentration of the light reflecting layer 3 was about 1 × 10 18 / cm 3 .
Further, an n-type (Si-doped) (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P cladding layer 4 (film thickness 400 nm, carrier concentration 1 × 10 18 / cm 3 ), undoped (Al 0.1 Ga) 0.9 ) 0.5 In 0.5 P active layer 5 (film thickness 600 nm), p-type (Mg doped) (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P clad layer 6 (film thickness 400 nm, carrier concentration 5 × 10 17 / cm 3 ) Then, the layers were sequentially grown by the MOVPE method.
Further, an additive-free (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P buffer layer 12 is formed on the p-type (Mg doped) (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P cladding layer 6 (also simply referred to as the p-type cladding layer 6). (Film thickness 600 nm), p-type (Zn-doped) Al 0.1 Ga 0.9 As contact layer 8 (film thickness 3 nm, carrier concentration 7 × 10 19 / cm 3 ) was sequentially stacked and grown by the MOVPE method.

上記無添加の(Al0.7Ga0.30.5In0.5P緩衝層12(単に無添加の緩衝層12あるいは緩衝層12ともいう)は、V族元素の成分にP(リン)を含み、且つ、半導体基板1に対し格子整合する結晶であり、且つアンドープのIII/V族半導体で構成される。この無添加の緩衝層12は、具体的には発光波長に対し光学的に透明で基板に対して格子整合するAlGaInP又はAlInPから成り、当該無添加の緩衝層12の膜厚は、p型クラッド層6の膜厚(通常200nm〜600nm)との和が1000nm〜3000nmとなるように、つまり膜厚400nm〜2800nmに形成される。これはワイヤボンディング工程での素子の破壊を防止できる構造となっていることを意味する。 The additive-free (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P buffer layer 12 (also simply referred to as the additive-free buffer layer 12 or the buffer layer 12) contains P (phosphorus) as a V group element component, and is a semiconductor. The crystal is lattice-matched to the substrate 1 and is composed of an undoped group III / V semiconductor. The additive-free buffer layer 12 is specifically made of AlGaInP or AlInP that is optically transparent to the emission wavelength and lattice-matched to the substrate, and the thickness of the additive-free buffer layer 12 is p-type cladding. The layer 6 is formed so that the sum with the film thickness (usually 200 nm to 600 nm) is 1000 nm to 3000 nm, that is, the film thickness is 400 nm to 2800 nm. This means that the device can be prevented from being destroyed in the wire bonding process.

上記p型(Znドープ)Al0.1Ga0.9Asコンタクト層8(単にp型コンタクト層8ともいう)はAlxGa1-xAs(但し、0≦X≦0.4)からなり、膜厚は1nm以上、30nm以下であり、p型ドーパントとしてのZnが、キャリア濃度1×1019/cm3以上という高濃度に添加されている。 The p-type (Zn-doped) Al 0.1 Ga 0.9 As contact layer 8 (also simply referred to as p-type contact layer 8) is made of Al x Ga 1-x As (where 0 ≦ X ≦ 0.4), and the film thickness is Zn as a p-type dopant is added at a high concentration of 1 × 10 19 / cm 3 or more.

MOVPE成長での成長温度は上記n型GaAsバッファ層2から上記無添加のAlGaInP緩衝層12までを650℃とし、上記p型コンタクト層8は550℃で成長した。その他の成長条件は、成長圧力約6666Pa(50Torr)、各層の成長速度は0.3〜1.0nm/sec、V/III比は約150で行った。   The growth temperature in the MOVPE growth was 650 ° C. from the n-type GaAs buffer layer 2 to the additive-free AlGaInP buffer layer 12, and the p-type contact layer 8 was grown at 550 ° C. The other growth conditions were a growth pressure of about 6666 Pa (50 Torr), a growth rate of each layer of 0.3 to 1.0 nm / sec, and a V / III ratio of about 150.

但し、上記無添加の(Al0.7Ga0.30.5In0.5P緩衝層12は、H(水素)濃度を低減する目的で、V/III比を適正値の200とした。V/III比を200とすることで、無添加の(Al0.7Ga0.30.5In0.5P緩衝層12のH(水素)濃度は、3×1017atoms/cm3以下に低減されている。またこのV/III比の設定によって、緩衝層12には不可避的にC(炭素)が入る場合があるが、当該層におけるC(炭素)濃度も5×1016atoms/cm3以下に低減されている。また、p型コンタクト層8のV/III比は10とした。因みにここで言うV/III比とは、分母をTMGaやTMAlなどのI族原料のモル数とし、分子をAsH3、PH3などのV族原料のモル数とした場合の比率(商)を指す。 However, the additive-free (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P buffer layer 12 has an appropriate V / III ratio of 200 for the purpose of reducing the H (hydrogen) concentration. By setting the V / III ratio to 200, the H (hydrogen) concentration of the additive-free (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P buffer layer 12 is reduced to 3 × 10 17 atoms / cm 3 or less. Also, depending on the setting of the V / III ratio, C (carbon) may inevitably enter the buffer layer 12, but the C (carbon) concentration in the layer is also reduced to 5 × 10 16 atoms / cm 3 or less. ing. The p / type contact layer 8 has a V / III ratio of 10. Incidentally, the V / III ratio mentioned here is the ratio (quotient) when the denominator is the number of moles of a group I raw material such as TMGa or TMAl, and the numerator is the number of moles of a group V raw material such as AsH 3 or PH 3. Point to.

MOVPE成長において用いる原料としては、例えばトリメチルガリウム(TMGa)、又はトリエチルガリウム(TEGa)、トリメチルアルミニウム(TMAl)、トリメチルインジウム(TMIn)、等の有機金属や、アルシン(AsH3)、ホスフィン(PH3)等の、水素化物ガスを用いた。 例えば上記n型バッファ層2の様なn型層の添加物原料としては、ジシラン(Si26)を用いた。上記p型クラッド層6の様なp型層の導電性決定不純物の添加物原料としては、ビスシクロペンタジエニルマグネシウム(Cp2Mg)を用いた。但し、p型コンタクト層8のみはジエチルジンク(DEZn)を用いた。 Examples of raw materials used in the MOVPE growth include organic metals such as trimethylgallium (TMGa), triethylgallium (TEGa), trimethylaluminum (TMAl), and trimethylindium (TMIn), arsine (AsH 3 ), and phosphine (PH 3 A hydride gas such as) was used. For example, disilane (Si 2 H 6 ) was used as an additive material for an n-type layer such as the n-type buffer layer 2 described above. Biscyclopentadienylmagnesium (Cp 2 Mg) was used as an additive material for conductivity-determining impurities for p-type layers such as the p-type cladding layer 6. However, diethyl zinc (DEZn) was used only for the p-type contact layer 8.

その他に、n型層の導電性決定不純物の添加物原料として、セレン化水素(H2Se)、モノシラン(SiH4)、ジエチルテルル(DETe)、ジメチルテルル(DMTe)を用いることもできる。その他に、p型クラッド層6のp型添加物原料として、ジメチルジンク(DMZn)、ジエチルジンク(DEZn)を用いることもできる。 In addition, hydrogen selenide (H 2 Se), monosilane (SiH 4 ), diethyl tellurium (DETe), dimethyl tellurium (DMTe) can also be used as an additive material for the conductivity determining impurity of the n-type layer. In addition, dimethyl zinc (DMZn) and diethyl zinc (DEZn) can also be used as a p-type additive material for the p-type cladding layer 6.

更に、このLED用エピタキシャルウェハをMOVPE装置から搬出した後、当該ウェハの表面、つまりp型コンタクト層8の表面側へ、膜厚80nmのITO膜9を形成した。本構造では、このITO膜9が電流分散層となる。電流分散層であるITO膜9の膜厚は、d=A×λP/(4×n)の関係式[但し、Aは定数(1又は3)、λPは発光波長(単位:nm)、nは屈折率である]により求まるdの±30%の範囲にある。ITO膜9は真空蒸着法、又はスパッタ法によって形成され、成膜直後の状態で8×1020/cm3以上のキャリア濃度を有する。 Further, after this LED epitaxial wafer was unloaded from the MOVPE apparatus, an ITO film 9 having a thickness of 80 nm was formed on the surface of the wafer, that is, on the surface side of the p-type contact layer 8. In this structure, the ITO film 9 becomes a current dispersion layer. The film thickness of the ITO film 9 which is a current dispersion layer is a relational expression of d = A × λ P / (4 × n) [where A is a constant (1 or 3), and λ P is an emission wavelength (unit: nm). , N is a refractive index] and is in a range of ± 30% of d obtained by The ITO film 9 is formed by vacuum deposition or sputtering, and has a carrier concentration of 8 × 10 20 / cm 3 or more immediately after the film formation.

ITO膜蒸着の同一バッチ内にセットした評価用ガラス基板を取り出し、Hall測定が可能なサイズに切断し、ITO膜9単体の電気特性を評価した所、キャリア濃度1.1×1021/cm3、移動度16.7cm2/Vs、抵抗率3.3×10-4Ω・cmであった。 The glass substrate for evaluation set in the same batch of ITO film deposition was taken out, cut into a size capable of Hall measurement, and the electrical characteristics of the ITO film 9 alone were evaluated. The carrier concentration was 1.1 × 10 21 / cm 3. The mobility was 16.7 cm 2 / Vs, and the resistivity was 3.3 × 10 −4 Ω · cm.

そして、このエピタキシャルウエハの上面に、レジストやマスクアライナなどの一般的なフォトリソグラフィプロセスに用いられる器材と周知の方法を駆使して円形電極である直径110μmの表面電極10を、マトリックス状に真空蒸着法で形成した。蒸着後の電極形成はリフトオフ法を用いた。上記表面電極10は、Ni(ニッケル)、Au(金)を、それぞれ20nm、500nmの順に蒸着した。更に、エピタキシャルウェハの底面には、全面に裏面電極11を同じく真空蒸着法によって形成した。上記裏面電極11は、AuGe(金・ゲルマニウム合金)、Ni(ニッケル)、Au(金)を、それぞれ60nm、10nm、500nmの順に蒸着し、その後、電極の合金化であるアロイ工程を、窒素ガス雰囲気中にて400℃に加熱し、5分間熱処理することで行った。   Then, a surface electrode 10 having a diameter of 110 μm, which is a circular electrode, is vacuum-deposited in the form of a matrix on the upper surface of the epitaxial wafer by making full use of equipment used in general photolithography processes such as a resist and a mask aligner and a well-known method. Formed by the law. The lift-off method was used for electrode formation after the deposition. The surface electrode 10 was formed by depositing Ni (nickel) and Au (gold) in the order of 20 nm and 500 nm, respectively. Further, a back electrode 11 was formed on the entire bottom surface of the epitaxial wafer by the same vacuum deposition method. The back electrode 11 is formed by depositing AuGe (gold / germanium alloy), Ni (nickel), and Au (gold) in the order of 60 nm, 10 nm, and 500 nm, respectively, and then performing an alloy process that is alloying of the electrodes with nitrogen gas. It was performed by heating to 400 ° C. in an atmosphere and heat treating for 5 minutes.

その後、上記の様にして構成された電極付きLED用エピタキシャルウエハを該円形の表面電極10が略中心に位置する様にダイシング装置を用いて切断し、チップサイズ300μm角のLEDベアチップを作製した。更に、上記LEDベアチップをTO−18ステム上にマウント(ダイボンディング)し、その後、更にマウントされた該LEDベアチップに、ワイヤボンディングを行い、LED素子を作製した。   Thereafter, the LED epitaxial wafer with an electrode configured as described above was cut using a dicing apparatus so that the circular surface electrode 10 was positioned substantially at the center, thereby producing an LED bare chip having a chip size of 300 μm square. Further, the LED bare chip was mounted on a TO-18 stem (die bonding), and then wire bonding was performed on the mounted LED bare chip to produce an LED element.

そして、上記の通りに作製されたLED素子の初期特性を評価した結果、20mA通電時(評価時)の発光出力2.05mW、動作電圧1.85Vという優れた初期特性を有するLED素子を得ることができた。   As a result of evaluating the initial characteristics of the LED element fabricated as described above, it is possible to obtain an LED element having excellent initial characteristics of a light emission output of 2.05 mW and an operating voltage of 1.85 V when energized with 20 mA (during evaluation). I was able to.

更に、当該LED素子を常湿の環境下にて50mAで駆動させ、そのまま168時間(1週間)の連続通電試験を行った結果、試験前の状態との相対比較値は、出力102%(通電前発光出力を100%とする。以後、相対出力と略す)、動作電圧+0.004V(約0.2%増)であった。   Furthermore, as a result of driving the LED element at 50 mA in a normal humidity environment and performing a continuous energization test for 168 hours (1 week) as a result, the relative comparison value with the state before the test was an output of 102% (energization) The pre-emission output is set to 100% (hereinafter abbreviated as relative output), and the operating voltage is +0.004 V (about 0.2% increase).

この様に、緩衝層12を無添加として、緩衝層12中のH(水素)濃度及びC濃度を少なくしていることから、極めて効果的にコンタクト層8からのZnの拡散を抑制される。また、緩衝層12に、アンドープ(Al0.1Ga0.90.5In0.5P活性層5(単に活性層5ともいう)に対し透明なAs系材料、例えば高Al混晶比のAlGaAs層を用いずに、V族元素にP系で構成されたAlGaInP又はAlInPを用いることによって、優れた初期特性と高信頼性を得ることができる。また、同じP系であるGaPなどの格子不整合系のワイドバンドギャップ材料を用いずに、基板に格子整合するAlGaInP又はAlInP系材料によって構成することで、初期の動作電圧も低く抑えることができる。よって、半導体発光素子を駆動させる上での、経時的な発光出力の低下、及び駆動電圧の上昇を抑制することが可能な半導体発光素子を得ることができる。 In this manner, since the buffer layer 12 is not added and the H (hydrogen) concentration and the C concentration in the buffer layer 12 are reduced, the diffusion of Zn from the contact layer 8 is extremely effectively suppressed. Further, the buffer layer 12 does not use an As-based material transparent to the undoped (Al 0.1 Ga 0.9 ) 0.5 In 0.5 P active layer 5 (also simply referred to as the active layer 5), for example, an AlGaAs layer having a high Al mixed crystal ratio. By using AlGaInP or AlInP composed of P-based as the group V element, excellent initial characteristics and high reliability can be obtained. Further, by using an AlGaInP or AlInP-based material that lattice-matches the substrate without using a lattice-mismatched wide band gap material such as GaP that is the same P-based material, the initial operating voltage can be kept low. . Therefore, it is possible to obtain a semiconductor light emitting element capable of suppressing a decrease in light emission output with time and an increase in driving voltage when driving the semiconductor light emitting element.

また、LED素子作製直後の状態と、LED素子作製後、上記の条件で通電試験を行った後の状態のLED素子のSIMS分析を行った結果、通電試験前後の本実施例1のLED素子では活性層5内にp型コンタクト層8のドーパントであるZnが混入する様子は無く、上記コンタクト層8から殆ど拡散していないことが確認された。つまり、H濃度の低い無添加のAlGaInP緩衝層12を用いることによって、LED素子のドーパント拡散を抑止することができた。
ちなみに、AlGaInP緩衝層12と下部に形成された半導体層との格子不整合率の絶対値は0.3%以下である。
Moreover, as a result of performing the SIMS analysis of the LED element in the state immediately after the LED element fabrication and the state after the LED element fabrication and the energization test under the above conditions, in the LED element of the first embodiment before and after the energization test, There was no appearance of Zn as the dopant of the p-type contact layer 8 in the active layer 5, and it was confirmed that the active layer 5 hardly diffused from the contact layer 8. In other words, by using the additive-free AlGaInP buffer layer 12 having a low H concentration, it was possible to suppress the dopant diffusion of the LED element.
Incidentally, the absolute value of the lattice mismatch rate between the AlGaInP buffer layer 12 and the semiconductor layer formed below is 0.3% or less.

図2に実施例1の変形例を示す。これは上記のように意図的なドーパント添加がされておらず且つH(水素)濃度の少ないAlGaInP又はAlInP系材料で構成した緩衝層12を形成することを前提として、上記活性層5とp型クラッド層6の間に拡散防止層としてAlGaInPアンドープ層13を設け、またn型(Siドープ)(Al0.7Ga0.30.5In0.5Pクラッド層4(単にn型クラッド層4ともいう)と活性層5の間に拡散防止層としてAlGaInPアンドープ層14を設けた例である。これらのアンドープ層の替わりに、キャリア濃度を低くした低濃度層を拡散防止層として設けた構成とすることもできる。 FIG. 2 shows a modification of the first embodiment. This is based on the premise that the buffer layer 12 made of AlGaInP or AlInP-based material having no intentional dopant addition and having a low H (hydrogen) concentration is formed as described above and the p-type active layer 5. An AlGaInP undoped layer 13 is provided as a diffusion preventing layer between the clad layers 6, an n-type (Si-doped) (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P clad layer 4 (also simply referred to as an n-type clad layer 4) and an active layer 5, an AlGaInP undoped layer 14 is provided as a diffusion preventing layer. Instead of these undoped layers, a low concentration layer having a low carrier concentration may be provided as a diffusion preventing layer.

緩衝層に無添加AlGaInPを用い、この無添加緩衝層をクラッド層で挟んだ例である。
実施例2として、図3に示した構造の発光波長630nm付近の赤色LED用エピタキシャルウエハを作製した。エピタキシャル成長の方法、エピタキシャル層膜厚、エピタキシャル層構造やLED素子製作方法は、基本的に上記実施例1と同じにした。
In this example, additive-free AlGaInP is used for the buffer layer, and the additive-free buffer layer is sandwiched between cladding layers.
As Example 2, a red LED epitaxial wafer having a structure shown in FIG. The epitaxial growth method, the epitaxial layer thickness, the epitaxial layer structure, and the LED element manufacturing method were basically the same as those in Example 1.

但し、本実施例2では、上記p型クラッド層6の膜厚を200nmにして、その上に上記無添加の(Al0.7Ga0.30.5In0.5P緩衝層12を600nm設け、更にその上に上記p型クラッド層6と同じ構成の層を200nm設けた構造とした。 However, in Example 2, the thickness of the p-type cladding layer 6 is set to 200 nm, and the additive-free (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P buffer layer 12 is provided thereon with a thickness of 600 nm. The p-type cladding layer 6 has a structure in which a layer having the same configuration as that of the p-type cladding layer 6 is provided to 200 nm.

このときの該無添加の(Al0.7Ga0.30.5In0.5P緩衝層12のV/III比は200である。V/III比を200とすることで、無添加の(Al0.7Ga0.30.5In0.5P緩衝層12のH(水素)濃度は、3×1017atoms/cm3以下に低減され、また同時に、当該層におけるC(炭素)濃度も5×1016atoms/cm3以下に低減された。 At this time, the V / III ratio of the additive-free (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P buffer layer 12 is 200. By setting the V / III ratio to 200, the H (hydrogen) concentration of the additive-free (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P buffer layer 12 is reduced to 3 × 10 17 atoms / cm 3 or less, and at the same time The C (carbon) concentration in the layer was also reduced to 5 × 10 16 atoms / cm 3 or less.

上記構造でのLED特性は、発光出力1.98mW、動作電圧1.86V、相対出力99%あった。この為、優れた初期特性を有するLED素子を得ることができた。また上記実施例1と同じ条件で通電試験を行った後の状態のLED素子のSIMS分析結果でも、上記実施例1と同様に活性層中へのZnの拡散が無いことが確認された。   The LED characteristics with the above structure were a light emission output of 1.98 mW, an operating voltage of 1.86 V, and a relative output of 99%. For this reason, the LED element which has the outstanding initial characteristic was able to be obtained. In addition, the SIMS analysis result of the LED element in the state after conducting the energization test under the same conditions as in Example 1 confirmed that there was no diffusion of Zn into the active layer as in Example 1.

緩衝層に無添加AlGaInPを用い、活性層とクラッド層との間にアンドープ層又は低濃度層を設けた例である。
実施例3として、図4に示した構造の発光波長630nm付近の赤色LED用エピタキシャルウエハを作製した。エピタキシャル成長の方法、エピタキシャル層膜厚、エピタキシャル層構造やLED素子製作方法は、基本的に上記実施例1と同じにした。
In this example, additive-free AlGaInP is used for the buffer layer, and an undoped layer or a low concentration layer is provided between the active layer and the cladding layer.
As Example 3, a red LED epitaxial wafer having a structure as shown in FIG. The epitaxial growth method, the epitaxial layer thickness, the epitaxial layer structure, and the LED element manufacturing method were basically the same as those in Example 1.

但し本実施例3では、上記活性層5と上記p型クラッド層6の間に膜厚75nmの(Al0.7Ga0.30.5In0.5Pアンドープ層13を設けた。 However, in Example 3, an (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P undoped layer 13 having a thickness of 75 nm was provided between the active layer 5 and the p-type cladding layer 6.

また実施例3の変形として、図5に示すように、上記n型クラッド層4と活性層5の間に膜厚75nmの(Al0.7Ga0.30.5In0.5Pアンドープ層14aを設けたLED素子と、図には示さないが、上記アンドープ層14aに換えて75nmの(Al0.7Ga0.30.5In0.5P低濃度層(Siドープ、キャリア濃度2×1017/cm3)を設けたLED素子とをそれぞれ製作した。 As a modification of Example 3, as shown in FIG. 5, an LED element in which an (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P undoped layer 14 a having a thickness of 75 nm is provided between the n-type cladding layer 4 and the active layer 5. Although not shown in the figure, an LED element provided with a 75 nm (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P low concentration layer (Si-doped, carrier concentration 2 × 10 17 / cm 3 ) instead of the undoped layer 14a. And made each.

上記3種類の構造でのLED特性は、発光出力1.97〜2.15mW、動作電圧1.85〜1.888V、相対出力101〜105%であり、優れた初期特性を有するLED素子を得ることができた。   The LED characteristics of the above three types of structures are a light emission output of 1.97 to 2.15 mW, an operating voltage of 1.85 to 1.888 V, a relative output of 101 to 105%, and an LED element having excellent initial characteristics is obtained. I was able to.

緩衝層とp型クラッド層にAlInPを用いた例である。
実施例4として、図6に示した構造の発光波長630nm付近の赤色LED用エピタキシャルウエハを作製した。エピタキシャル成長の方法、エピタキシャル層膜厚、エピタキシャル層構造やLED素子製作方法は、基本的に上記実施例1と同じにした。上記実施例1とは異なる点は次の点である。
In this example, AlInP is used for the buffer layer and the p-type cladding layer.
As Example 4, an epitaxial wafer for red LED having a structure shown in FIG. The epitaxial growth method, the epitaxial layer thickness, the epitaxial layer structure, and the LED element manufacturing method were basically the same as those in Example 1. The difference from the first embodiment is as follows.

本実施例4では、p型クラッド層6とH濃度の低い無添加の緩衝層12に換えてAlInPを材料としたp型AlInPクラッド層15と無添加のAlInP緩衝層16とを用いたLED素子を作製した。膜厚は、それぞれ400nmと600nmである。また本実施例4の変形として、p型AlInPクラッド層15と無添加の緩衝層12とを用いたLED素子も作製した。   In Example 4, an LED element using a p-type AlInP clad layer 15 made of AlInP and an additive-free AlInP buffer layer 16 instead of the p-type clad layer 6 and the additive-free buffer layer 12 having a low H concentration. Was made. The film thicknesses are 400 nm and 600 nm, respectively. As a modification of Example 4, an LED element using a p-type AlInP cladding layer 15 and an additive-free buffer layer 12 was also produced.

この様に作製された2種類のLED素子の初期特性を評価した結果、20mA通電時(評価時)のLED特性は、それぞれ発光出力1.96mWと2.11mWと、動作電圧1.88Vと1.87Vとであり、優れた初期特性を有するLED素子を得ることができた。   As a result of evaluating the initial characteristics of the two types of LED elements thus fabricated, the LED characteristics when energized with 20 mA (during evaluation) were 1.96 mW and 2.11 mW, and the operating voltage was 1.88 V and 1 respectively. It was .87 V, and an LED element having excellent initial characteristics could be obtained.

更に、上記実施例1と同じ条件で通電試験を行った所、2種類のLED素子の相対出力はそれぞれ97%と99%であった。以上の様に、本実施例4に記載の構成にすることにより、優れた初期特性を有するLED素子を得ることができた。   Furthermore, when the current supply test was conducted under the same conditions as in Example 1, the relative outputs of the two types of LED elements were 97% and 99%, respectively. As described above, with the configuration described in Example 4, an LED element having excellent initial characteristics could be obtained.

多重量子井戸(MQW)活性層を用いた例である。
実施例5として、図7に示した構造の発光波長630nm付近の赤色LED用エピタキシャルウエハを作製した。エピタキシャル成長の方法、エピタキシャル層膜厚、エピタキシャル層構造やLED素子製作方法は、基本的に上記実施例1と同じにした。上記実施例1とは異なる点は次の点である。
This is an example using a multiple quantum well (MQW) active layer.
As Example 5, a red LED epitaxial wafer having a structure as shown in FIG. The epitaxial growth method, the epitaxial layer thickness, the epitaxial layer structure, and the LED element manufacturing method were basically the same as those in Example 1. The difference from the first embodiment is as follows.

本実施例5では、上記活性層5の構造を多重量子井戸(MQW)構造としたMQW活性層17を用いた点が異なる。多重量子井戸は、障壁(バリア)層を(Al0.5Ga0.50.5In0.5P(7.5nm)とし、また発光層としての井戸(ウェル)層をGa0.5In0.5P(5.5nm)とし、それらの対を1ペアとして合計40.5ペア積層した。 The fifth embodiment is different in that the MQW active layer 17 having a multiple quantum well (MQW) structure as the active layer 5 is used. In the multi-quantum well, the barrier layer is (Al 0.5 Ga 0.5 ) 0.5 In 0.5 P (7.5 nm), and the well layer as the light emitting layer is Ga 0.5 In 0.5 P (5.5 nm). These pairs were used as one pair for a total of 40.5 pairs.

また実施例5の変形として、上記MQW活性層17の井戸層のGaとInのバランスを若干変えた(Ga減、In増)、所謂歪み多重量子井戸構造としたLEDも製作した。   As a modification of Example 5, an LED having a so-called strained multiple quantum well structure in which the balance of Ga and In in the well layer of the MQW active layer 17 was slightly changed (Ga decrease and In increase) was also manufactured.

この様に作製された2種類のLED素子の初期特性を評価した結果、20mA通電時(評価時)のLED特性はそれぞれ発光出力2.12mWと2.21mW、動作電圧1.84Vと1.84Vの優れた初期特性を有するLED素子を得ることができた。   As a result of evaluating the initial characteristics of the two types of LED elements fabricated in this manner, the LED characteristics at the time of 20 mA energization (evaluation) are the light output 2.12 mW and 2.21 mW, and the operating voltages 1.84 V and 1.84 V, respectively. Thus, an LED element having excellent initial characteristics was obtained.

更に、上記実施例1に記載の条件で通電試験を行った所、相対出力はそれぞれ101%と100%であり、本実施例5に記載の構成とすることによって、優れた初期特性を有するLED素子を得ることができた。   Furthermore, when the current test was performed under the conditions described in Example 1, the relative outputs were 101% and 100%, respectively, and by using the configuration described in Example 5, the LED having excellent initial characteristics. An element was obtained.

緩衝層にGaPを用いた例である。
実施例6として、図8に示した構造の発光波長630nm付近の赤色LED用エピタキシャルウエハを作製した。エピタキシャル成長の方法、エピタキシャル層膜厚、エピタキシャル層構造やLED素子製作方法は、基本的に上記実施例1と同じにした。上記実施例1とは異なる点は次の点である。
In this example, GaP is used for the buffer layer.
As Example 6, an epitaxial wafer for red LED having a structure as shown in FIG. The epitaxial growth method, the epitaxial layer thickness, the epitaxial layer structure, and the LED element manufacturing method were basically the same as those in Example 1. The difference from the first embodiment is as follows.

実施例6では、緩衝層12として無添加のGaP層(膜厚600nm)18を用い、p型(Znドープ)Al0.1Ga0.9Asコンタクト層(膜厚3nm、キャリア濃度7×1019/cm3)8を、MOVPE法で順次積層成長させた。 In Example 6, an additive-free GaP layer (film thickness 600 nm) 18 was used as the buffer layer 12, and a p-type (Zn-doped) Al 0.1 Ga 0.9 As contact layer (film thickness 3 nm, carrier concentration 7 × 10 19 / cm 3). 8) were sequentially stacked and grown by the MOVPE method.

更に、MOVPE成長での成長温度は上記n型GaAsバッファ層2から上記p型クラッド層6までを650℃とし、上記p型コンタクト層8は550℃で成長した。またGaP緩衝層18は、成長温度680℃、V/III比50で成長した。   Furthermore, the growth temperature in the MOVPE growth was 650 ° C. from the n-type GaAs buffer layer 2 to the p-type cladding layer 6, and the p-type contact layer 8 was grown at 550 ° C. The GaP buffer layer 18 was grown at a growth temperature of 680 ° C. and a V / III ratio of 50.

この様に作製されたLED素子の初期特性を評価した結果、20mA通電時(評価時)のLED特性は発光出力2.18mW、動作電圧1.93Vの優れた初期特性を有するLED素子を得ることができた。   As a result of evaluating the initial characteristics of the LED element fabricated in this way, it is possible to obtain an LED element having excellent initial characteristics with a light emission output of 2.18 mW and an operating voltage of 1.93 V when the 20 mA current is supplied (evaluation). I was able to.

更に、上記実施例1に記載の条件で通電試験を行った所、相対出力は95%であった。   Furthermore, when the electricity supply test was done on the conditions as described in Example 1, the relative output was 95%.

以上の様に、無添加のGaP緩衝層18を用いることによって、LED素子の初期動作電圧は若干上昇し、また、信頼性も若干悪くなったが、発光出力の面で優れたLED素子を得ることができた。動作電圧の上昇は、緩衝層材料に格子不整合系材料であり、尚且つワイドバンドギャップなGaPを用いたことに依存する。また、若干信頼性が悪くなったが、これも上記と同じ理由で、GaPを用いたことに依存している。   As described above, by using the additive-free GaP buffer layer 18, the initial operating voltage of the LED element is slightly increased and the reliability is slightly deteriorated, but an LED element excellent in terms of light emission output is obtained. I was able to. The increase in operating voltage depends on the use of GaP having a lattice mismatching material and a wide band gap as the buffer layer material. Moreover, although the reliability is slightly deteriorated, this also depends on the use of GaP for the same reason as described above.

本発明の無添加の緩衝層を備えた半導体発光素子を得るための最適な条件はつぎの通りである。
第1に、金属酸化物から成る電流分散層のITO膜9と接するコンタクト層8は、極めて高濃度に導電型決定不純物が添加されている必要がある。そのため、Zn(亜鉛)が添加されたコンタクト層8の場合、その結晶材料はAl混晶比が0から0.4までのGaAs、又はAlGaAsであることが望ましく、そのキャリア濃度は1×1019/cm3以上が好適であり、これは高ければ高い程好ましい。ITO膜9は基本的にn型の半導体材料に属し、また、LED素子は一般的にpサイドアップで作製されることが多い。この為、ITO膜9を電流分散層に応用したLED素子は導電型が半導体基板側からn/p/n接合となり、ITO膜9とp型半導体層との界面に大きな電位障壁が生じ、通常は非常に動作電圧の高いLED素子となってしまう。この問題を解消する為、p型半導体層には非常に高いキャリア濃度を有するコンタクト層8が必要となる。また、上記コンタクト層8のバンドギャップが狭い理由は、その方が高キャリア化が容易であることに強く依存する。
The optimum conditions for obtaining a semiconductor light emitting device having an additive-free buffer layer of the present invention are as follows.
First, the contact layer 8 in contact with the ITO film 9 of the current spreading layer made of a metal oxide needs to be doped with a conductivity determining impurity at a very high concentration. Therefore, in the case of the contact layer 8 to which Zn (zinc) is added, the crystal material is preferably GaAs having an Al mixed crystal ratio of 0 to 0.4, or AlGaAs, and the carrier concentration is 1 × 10 19. / Cm 3 or more is preferred, and the higher the better. The ITO film 9 basically belongs to an n-type semiconductor material, and the LED element is generally manufactured by p-side up in many cases. For this reason, the LED element in which the ITO film 9 is applied to the current spreading layer has an n / p / n junction from the semiconductor substrate side, and a large potential barrier is generated at the interface between the ITO film 9 and the p-type semiconductor layer. Becomes an LED element having a very high operating voltage. In order to solve this problem, the contact layer 8 having a very high carrier concentration is required for the p-type semiconductor layer. The reason why the band gap of the contact layer 8 is narrow depends strongly on the fact that it is easier to increase the carrier.

更に、上記コンタクト層8の高キャリア化と連動して、コンタクト層8と接するITO膜9のキャリア濃度も、トンネル電圧を低減するには重要である。またそれは、上記コンタクト層8と同様の理由で、高ければ高いほど好ましく、具体的には8×1020/cm3以上のキャリア濃度を有していることが好ましい。 Further, in conjunction with the increase in carrier density of the contact layer 8, the carrier concentration of the ITO film 9 in contact with the contact layer 8 is also important for reducing the tunnel voltage. For the same reason as the contact layer 8, it is preferably as high as possible. Specifically, it preferably has a carrier concentration of 8 × 10 20 / cm 3 or more.

第2に、上記コンタクト層8の膜厚は1nmから30nmの範囲にあることが好ましい。何故ならば、上記コンタクト層8は、何れも活性層5で発光した光に対し吸収層となるバンドギャップを有している為、膜厚が厚くなるに連れ、発光出力が低下してしまう。
従って、図9から分かるように、コンタクト層8の膜厚の上限をおよそ30nmとすることが好ましい。また、コンタクト層8の膜厚が1nm未満になってくると、今度はITO膜9とコンタクト層8との間でのトンネル接合が難しくなってくる為、低動作電圧化、動作電圧の安定化が困難になる。従って、ITO膜9と接するコンタクト層8の膜厚は1nmから30nmが好ましい。
Secondly, the thickness of the contact layer 8 is preferably in the range of 1 nm to 30 nm. This is because the contact layer 8 has a band gap that serves as an absorption layer for the light emitted from the active layer 5, so that the light emission output decreases as the film thickness increases.
Therefore, as can be seen from FIG. 9, the upper limit of the thickness of the contact layer 8 is preferably about 30 nm. Further, when the thickness of the contact layer 8 is less than 1 nm, tunnel junction between the ITO film 9 and the contact layer 8 becomes difficult this time, so the operating voltage is lowered and the operating voltage is stabilized. Becomes difficult. Therefore, the thickness of the contact layer 8 in contact with the ITO film 9 is preferably 1 nm to 30 nm.

第3に、金属酸化物から成る電流分散層の膜厚は、d=A×λP/(4×n)の関係式[但し、Aは定数(1又は3)、λPは発光波長(単位:nm)、nは屈折率である]により求まるdの±30%の範囲にあることが好ましい。LED用エピタキシャルウェハ上に形成される電流分散層のITO膜9は、半導体層と空気層とのおよそ中間の屈折率を有し、光学的に反射防止膜としての機能を有する。その為、LED素子の光取り出し効率を向上させ、より出力の高いLED素子を得るには、上記の式に則った膜厚とすることが好ましい。しかし、ITO膜9は厚くすればする程、透過率が悪くなる傾向にある。ITO膜9の真性な透過率が低下すると活性層5より放射される光がITO膜9によって吸収される割合が増加する為、結果として発光出力が低下する。更に、ITO膜9の膜厚が増加するに連れ、当該層の中での光の干渉が増え、光取出し効率の高い波長領域が狭くなってしまう。これらについて、GaAs基板1上にITO膜9を適宜形成し、その試料に対し垂直に光を入射して、この時の反射光のスペクトルを測定した結果を図10に示す。 Third, the thickness of the current dispersion layer made of a metal oxide is expressed by the following relational equation: d = A × λ P / (4 × n) [where A is a constant (1 or 3), and λ P is the emission wavelength ( (Unit: nm), n is a refractive index], and is preferably in the range of ± 30% of d determined by The ITO film 9 of the current spreading layer formed on the LED epitaxial wafer has a refractive index approximately in the middle between the semiconductor layer and the air layer, and functions optically as an antireflection film. Therefore, in order to improve the light extraction efficiency of the LED element and obtain an LED element with higher output, it is preferable to set the film thickness according to the above formula. However, as the thickness of the ITO film 9 increases, the transmittance tends to deteriorate. When the intrinsic transmittance of the ITO film 9 decreases, the ratio of the light emitted from the active layer 5 absorbed by the ITO film 9 increases, and as a result, the light emission output decreases. Further, as the thickness of the ITO film 9 increases, light interference in the layer increases, and the wavelength region with high light extraction efficiency becomes narrow. For these, an ITO film 9 is appropriately formed on the GaAs substrate 1, light is incident on the sample perpendicularly, and the result of measuring the spectrum of the reflected light at this time is shown in FIG.

即ち、これらの理由によって、より好ましい電流分散層の膜厚dは、上記の関係式にあり、尚且つ定数Aは1、又は3である方が良い。また更に、LED用エピタキシャルウェハ上に形成される電流分散層のITO膜9の膜厚dは、上記の関係式により求まる値の±30%以内の範囲にあれば良い。これは、反射防止膜として光学的に反射率の低い波長帯域、つまり、光取出し効率の高い波長帯域は、ある程度の幅を有するからである。例えば反射防止膜として、ITO膜9の形成されたLED用エピタキシャルウェハに対して垂直に光を入射した時の反射率が、15%以下となる膜厚の許容値は、上記式より求まる膜厚dの±30%の範囲にある。膜厚dは±30%の範囲を越えると、反射防止膜としての効果は小さくなり、LED素子の出力が低下してしまう。   That is, for these reasons, the more preferable current distribution layer thickness d is in the above relational expression, and the constant A is preferably 1 or 3. Furthermore, the film thickness d of the ITO film 9 of the current dispersion layer formed on the LED epitaxial wafer may be within a range of ± 30% of the value obtained by the above relational expression. This is because the wavelength band having a low optical reflectance as the antireflection film, that is, the wavelength band having a high light extraction efficiency has a certain width. For example, as an antireflection film, the allowable value of the film thickness at which the reflectance is 15% or less when light is vertically incident on the LED epitaxial wafer on which the ITO film 9 is formed is the film thickness obtained from the above formula. It is in the range of ± 30% of d. When the film thickness d exceeds the range of ± 30%, the effect as an antireflection film is reduced, and the output of the LED element is lowered.

第4に、コンタクト層8とp型クラッド層6との間に介入する緩衝層12の膜厚は400nm以上、2800nm以下であることが好ましい。例えばp型クラッド層6が400nmである場合は、緩衝層12の膜厚は、600nmから2600nmとなる。緩衝層12の膜厚が400nm以上となる理由は、活性層5から表面電極10までの距離が近すぎると、LED素子作製時のワイヤーボンディング工程において、LED素子を超音波振動などで破壊させるからである。逆に、上限を2800nm以下と定める理由は、LED素子の電流分散特性はコンタクト層8上に設けられたITO膜9によって、十分な効果が期待できるからである。仮に、10μm程度の厚膜な緩衝層12を設けたとしても、前述したITO膜9による電流分散効果が支配的なので、LED素子としての飛躍的な出力向上は望めない。むしろ、LED素子の製造にかかるコストが高くなり、LED素子の原価を上げてしまうというデメリットが生ずる。従って、通常p型クラッド層6の膜厚は200nmから600nmとなることから、緩衝層12の膜厚は、およそ400nmから2800nm程度の範囲にあることが好ましい。   Fourth, the thickness of the buffer layer 12 intervening between the contact layer 8 and the p-type cladding layer 6 is preferably 400 nm or more and 2800 nm or less. For example, when the p-type cladding layer 6 is 400 nm, the thickness of the buffer layer 12 is 600 nm to 2600 nm. The reason why the thickness of the buffer layer 12 is 400 nm or more is that if the distance from the active layer 5 to the surface electrode 10 is too short, the LED element is destroyed by ultrasonic vibration or the like in the wire bonding process when the LED element is manufactured. It is. On the contrary, the reason why the upper limit is set to 2800 nm or less is that the current dispersion characteristic of the LED element can be expected to have a sufficient effect by the ITO film 9 provided on the contact layer 8. Even if a thick buffer layer 12 having a thickness of about 10 μm is provided, since the current dispersion effect by the ITO film 9 described above is dominant, a dramatic improvement in output as an LED element cannot be expected. Rather, the cost for manufacturing the LED element increases, resulting in a demerit that the cost of the LED element is increased. Therefore, since the thickness of the p-type cladding layer 6 is usually 200 nm to 600 nm, the thickness of the buffer layer 12 is preferably in the range of about 400 nm to 2800 nm.

また、本発明に記載する内容では、場合により、緩衝層12とp型クラッド層6との組成が同一となり得るが、この場合も、活性層5の上端からコンタクト層8の下端までの距離が1000nm以上、3000nm以下となることが好ましい。   In the contents described in the present invention, the composition of the buffer layer 12 and the p-type cladding layer 6 may be the same depending on the case. In this case, the distance from the upper end of the active layer 5 to the lower end of the contact layer 8 is It is preferable to be 1000 nm or more and 3000 nm or less.

第5に、活性層5に接したアンドープ層13、14a、及び低濃度層の膜厚は、過剰に厚くしすぎると活性層5へのキャリアの供給が悪くなり発光出力が低下し、更には製造に掛かるコストが高くなるため、100nm以下が望ましい。   Fifth, if the film thickness of the undoped layers 13 and 14a in contact with the active layer 5 and the low-concentration layer is excessively large, the supply of carriers to the active layer 5 is deteriorated and the light emission output is reduced. Since the manufacturing cost increases, the thickness is preferably 100 nm or less.

第6に、光反射層3のペア数は10ペアから30ペア程度の範囲にあることが好ましい。その下限に対する根拠は、光反射層3として十分な反射率を有する為に必要なペア数に依存しているためである。これらの光反射層の積層ペア数と垂直反射率との関係を図11に示す。   Sixth, the number of pairs of light reflecting layers 3 is preferably in the range of about 10 to 30 pairs. The reason for the lower limit is that it depends on the number of pairs necessary for the light reflecting layer 3 to have a sufficient reflectance. FIG. 11 shows the relationship between the number of stacked pairs of light reflecting layers and the vertical reflectance.

次に上記したペア数の上限に対する根拠は次の通りである。光反射層3は無限に厚く積む程反射率が上昇したり、LED素子の発光出力が上昇するものでは無い。図11に示した通り、光反射層3の反射率は20数ペアを越える辺りからほぼ完全に飽和傾向を示し、30ペアを越える辺りでは完全に飽和する。従って、有効な反射率を得ることのできるペア数にはある程度以上のものが必要であり、更にLED素子、及びLED用エピタキシャルウェハを安価に、且つ効率良く製造する観点から、光反射層3のペア数の上限は、30ペア以下であることが好ましい。   Next, the grounds for the above upper limit of the number of pairs are as follows. As the light reflecting layer 3 is stacked infinitely thick, the reflectance does not increase and the light emission output of the LED element does not increase. As shown in FIG. 11, the reflectivity of the light reflecting layer 3 shows a saturation tendency almost completely from around 20 pairs, and is completely saturated around 30 pairs. Therefore, the number of pairs capable of obtaining an effective reflectance is required to be more than a certain level. Further, from the viewpoint of efficiently and inexpensively manufacturing the LED element and the LED epitaxial wafer, the light reflecting layer 3 The upper limit of the number of pairs is preferably 30 pairs or less.

尚、上記の光反射する好適な材料としては、AlxGa1-xAs(但し、0.4≦X≦1)、又は(AlxGa1-xyIn1-yP(但し、0≦X≦1、0.4≦Y≦0.6)が挙げられる。これらの材料を選択する理由は、GaAs基板1にほぼ格子整合する材料の内、LED素子から放出される光の波長に対し、光学的に透明であることに強く依存する。既知の通り、光反射層3であるDBRは構成される2種の材料の屈折率差が大きい方が光の反射波長帯域が広く、且つ反射率が高い。従って、材料としては、上記の材料の中から選定されることが好ましい。 As the preferred material of the light reflection of the, Al x Ga 1-x As ( where, 0.4 ≦ X ≦ 1), or (Al x Ga 1-x) y In 1-y P ( where, 0 ≦ X ≦ 1, 0.4 ≦ Y ≦ 0.6). The reason for selecting these materials strongly depends on being optically transparent with respect to the wavelength of light emitted from the LED element among materials substantially lattice-matched to the GaAs substrate 1. As is known, the DBR that is the light reflection layer 3 has a wider reflection wavelength band of light and a higher reflectance when the difference in refractive index between the two types of materials is larger. Accordingly, the material is preferably selected from the above materials.

本発明における実施例において、発光波長630nmの赤色LED素子としたが、同じAlGaInP系の材料を用いて製作されるそれ以外のLED素子、例えば発光波長560nm〜660nmのLED素子においても、各層の材料、キャリア濃度、特にウインドウ層は一切の変更点を持たない。従って、仮にLED素子の発光波長を本実施例と異なる波長帯域としても同様な効果が得られる。   In the embodiment of the present invention, a red LED element having an emission wavelength of 630 nm is used. However, in other LED elements manufactured using the same AlGaInP-based material, for example, an LED element having an emission wavelength of 560 nm to 660 nm, the material of each layer The carrier concentration, in particular the window layer, has no changes. Therefore, even if the emission wavelength of the LED element is set to a wavelength band different from that of the present embodiment, the same effect can be obtained.

また、本発明における実施例において、n型GaAs基板1とn型クラッド層4との間に、n型バッファ層2を設けたLED素子構造としたが、n型GaAs基板1上に直接n型クラッド層4、又はDBR層3を積層する構造を採っても本発明の意図する効果を得ることができる。   In the embodiment of the present invention, the LED element structure is provided in which the n-type buffer layer 2 is provided between the n-type GaAs substrate 1 and the n-type cladding layer 4. Even if the structure in which the cladding layer 4 or the DBR layer 3 is laminated is adopted, the intended effect of the present invention can be obtained.

また、本発明における実施例において、表面電極10の形状を円形のものとして説明したが、その他の異形状、例えば四角、菱形、多角形等の電極形状であっても本発明の意図する効果を得ることができる。   In the embodiments of the present invention, the surface electrode 10 has been described as having a circular shape, but the intended effect of the present invention can be achieved even with other irregular shapes such as a square, rhombus, and polygon. Obtainable.

また、本発明における実施例において、半導体基板にGaAsを用いた例のみを挙げたが、この他にも、Geを出発基板とするLED用エピタキシャルウェハや、出発基板をGaAs又はGeとし、これを後に除去し、代替の自立基板としてSiやSi以上の熱伝導率を有する金属基板を用いたLED用エピタキシャルウェハにおいても本発明の意図する効果を得ることができる。   In the embodiment of the present invention, only the example using GaAs as the semiconductor substrate has been given, but in addition to this, the epitaxial wafer for LED using Ge as a starting substrate, or the starting substrate as GaAs or Ge, The effect intended by the present invention can also be obtained in an LED epitaxial wafer that is removed later and uses a metal substrate having a thermal conductivity equal to or higher than that of Si or Si as an alternative free-standing substrate.

また、本発明における実施例ではp型クラッド層6と緩衝層12をAlInPやAlGaInPの組み合わせとしたが、これらの組み合わせは、発光波長に対して透明な材料であれば良く、実施例以外の組み合わせでも本特許の意図する効果が得られる。
[比較例1]
In the embodiment of the present invention, the p-type cladding layer 6 and the buffer layer 12 are a combination of AlInP and AlGaInP. However, these combinations may be any combination as long as it is a material transparent to the emission wavelength. However, the intended effect of this patent can be obtained.
[Comparative Example 1]

緩衝層にAlGaAsを用いた例である。
比較例1として、図12に示した構造の発光波長630nm付近の赤色LED用エピタキシャルウエハを作製した。エピタキシャル成長方法、エピタキシャル層膜厚、エピタキシャル構造や電極形成方法及びLED素子製作方法は、基本的に上記実施例1と同じにした。上記実施例1とは異なる点は次の点である。
In this example, AlGaAs is used for the buffer layer.
As Comparative Example 1, a red LED epitaxial wafer having a structure shown in FIG. The epitaxial growth method, the epitaxial layer thickness, the epitaxial structure, the electrode formation method, and the LED device manufacturing method were basically the same as those in Example 1. The difference from the first embodiment is as follows.

本比較例1では、上記p型クラッド層6上に緩衝層としてp型(Mgドープ)Al0.8Ga0.2As緩衝層7(膜厚600nm、キャリア濃度1×1018/cm3)を設けた。上記p型AlGaAs緩衝層7のV/III比は30とした。また、p型緩衝層7のp型添加物原料として、ジメチルジンク(DMZn)、ジエチルジンク(DEZn)を用いた。 In this comparative example 1, a p-type (Mg-doped) Al 0.8 Ga 0.2 As buffer layer 7 (film thickness 600 nm, carrier concentration 1 × 10 18 / cm 3 ) was provided as a buffer layer on the p-type cladding layer 6. The p-type AlGaAs buffer layer 7 has a V / III ratio of 30. Further, dimethyl zinc (DMZn) and diethyl zinc (DEZn) were used as p-type additive raw materials for the p-type buffer layer 7.

次に、上記の様に作製したLED用エピタキシャルウェハを素子化するが、そのプロセスは上記実施例1と同じである。   Next, the LED epitaxial wafer produced as described above is made into an element, and the process is the same as in the first embodiment.

この様に作製されたLED素子の初期特性を評価した結果、20mA通電時(評価時)の発光出力1.61mW、動作電圧1.86Vという特性が得られた。   As a result of evaluating the initial characteristics of the LED element thus fabricated, characteristics of a light emission output of 1.61 mW and an operating voltage of 1.86 V when 20 mA was energized (during evaluation) were obtained.

しかし、上記実施例1と同じ条件で連続通電試験を行った結果、試験前の状態との相対比較値である相対出力は63%であった。   However, as a result of conducting a continuous energization test under the same conditions as in Example 1, the relative output as a relative comparison value with the state before the test was 63%.

また、LED素子作製直後の状態と、LED素子作製後、上記通電試験を行った後の状態のLED素子のSIMS分析を行った。その結果、通電試験前の段階で、本比較例1のLED素子では通電前で既に活性層5内にまでp型コンタクト層8のドーパントであるZnが拡散し、混入している様子が確認され、通電後は、更にZnの拡散が進み、活性層5内に混入したZn量が多くなっていることが確認された。本比較例1に示したLED素子の素子ライフ、つまり信頼性が低下する原因はこのドーパント拡散に依るものである。また、LED素子が低出力である原因も、ドーパント拡散に依るものである。
[比較例2]
Moreover, the SIMS analysis of the LED element of the state immediately after LED element preparation and the state after performing the said electricity test after LED element preparation was performed. As a result, it was confirmed that Zn as the dopant of the p-type contact layer 8 was already diffused and mixed in the active layer 5 before the energization in the LED element of Comparative Example 1 before the energization test. After the energization, it was confirmed that the diffusion of Zn further progressed and the amount of Zn mixed in the active layer 5 increased. The element life of the LED element shown in this comparative example 1, that is, the cause of the decrease in reliability is due to this dopant diffusion. Moreover, the cause of the low output of the LED element is also due to dopant diffusion.
[Comparative Example 2]

緩衝層を用いずにp型クラッド層上にコンタクト層およびITOを設けた例である。
比較例2として、図13に示した構造の発光波長630nm付近の赤色LED用エピタキシャルウエハを作製した。エピタキシャル成長の方法、エピタキシャル層膜厚、エピタキシャル層構造やLED素子製作方法は、基本的に上記比較例1と同じにした。上記実施例1とは異なる点は次の点である。
This is an example in which a contact layer and ITO are provided on a p-type cladding layer without using a buffer layer.
As Comparative Example 2, an epitaxial wafer for red LED having a structure as shown in FIG. The epitaxial growth method, the epitaxial layer thickness, the epitaxial layer structure, and the LED device manufacturing method were basically the same as those in Comparative Example 1. The difference from the first embodiment is as follows.

本比較例2では、上記p型クラッド層6上に緩衝層を設けず、p型クラッド層6上に直接p型コンタクト層8を設けた。   In Comparative Example 2, the buffer layer was not provided on the p-type cladding layer 6, and the p-type contact layer 8 was provided directly on the p-type cladding layer 6.

次に、上記の様に作製したLED用エピタキシャルウェハを素子化するが、そのプロセスは上記実施例1と同じである。   Next, the LED epitaxial wafer produced as described above is made into an element, and the process is the same as in the first embodiment.

この様に作製されたLED素子の初期特性を評価した結果、20mA通電時(評価時)の発光出力1.53mW、動作電圧1.87Vの初期特性を有するLED素子を得ることができた。また、上記実施例1と同じ条件で通電試験を行った所、相対出力は71%であった。   As a result of evaluating the initial characteristics of the LED element thus fabricated, an LED element having initial characteristics of a light emission output of 1.53 mW and an operating voltage of 1.87 V when energized with 20 mA (during evaluation) was obtained. Moreover, when the electricity supply test was done on the same conditions as the said Example 1, the relative output was 71%.

更に、LED素子作製直後の状態と、LED素子作製後、上記の条件で通電試験を行った後の状態のLED素子のSIMS分析を行った結果、比較例1と同様にドーパント拡散が起こり、活性層5内に混入したZn量が多くなっていることが確認された。   Furthermore, as a result of conducting SIMS analysis of the LED element in the state immediately after the LED element fabrication and after the LED element fabrication and after conducting the energization test under the above-mentioned conditions, dopant diffusion occurs as in Comparative Example 1, and the activity It was confirmed that the amount of Zn mixed in the layer 5 increased.

本発明の実施例1にかかるAlGaInP系赤色LEDの断面構造図である。1 is a cross-sectional structure diagram of an AlGaInP-based red LED according to Example 1 of the present invention. 本発明の実施例1の変形例にかかるAlGaInP系赤色LEDの断面構造図である。It is a cross-section figure of AlGaInP type | system | group red LED concerning the modification of Example 1 of this invention. 本発明の実施例2にかかるAlGaInP系赤色LEDの断面構造図である。It is a cross-section figure of AlGaInP type red LED concerning Example 2 of this invention. 本発明の実施例3にかかるAlGaInP系赤色LEDの断面構造図である。It is a cross-section figure of AlGaInP type red LED concerning Example 3 of this invention. 本発明の実施例3の変形例にかかるAlGaInP系赤色LEDの断面構造図である。It is a cross-section figure of AlGaInP type | system | group red LED concerning the modification of Example 3 of this invention. 本発明の実施例4にかかるAlGaInP系赤色LEDの断面構造図である。It is a cross-section figure of AlGaInP type red LED concerning Example 4 of this invention. 本発明の実施例5にかかるAlGaInP系赤色LEDの断面構造図である。It is a cross-section figure of AlGaInP type red LED concerning Example 5 of this invention. 本発明の実施例6にかかるAlGaInP系赤色LEDの断面構造図である。It is sectional drawing of AlGaInP type | system | group red LED concerning Example 6 of this invention. コンタクト層の膜厚と発光出力の減衰率を示した図である。It is the figure which showed the film thickness of the contact layer, and the attenuation factor of the light emission output. GaAs基板上に形成されたITO膜の反射率スペクトルを示した図である。It is the figure which showed the reflectance spectrum of the ITO film | membrane formed on the GaAs substrate. 光反射層の積層ペア数と垂直反射率との関係を示した図である。It is the figure which showed the relationship between the lamination | stacking pair number of a light reflection layer, and a vertical reflectance. 比較例1にかかるAlGaInP系赤色LEDの断面構造図である。6 is a cross-sectional structure diagram of an AlGaInP red LED according to Comparative Example 1. FIG. 比較例2にかかるAlGaInP系赤色LEDの断面構造図である。6 is a cross-sectional structure diagram of an AlGaInP red LED according to Comparative Example 2. FIG.

符号の説明Explanation of symbols

1 n型GaAs基板
2 n型GaAsバッファ層
3 光反射層
4 n型AlGaInPクラッド層(n型クラッド層)
5 アンドープAlGaInP活性層(活性層)
6 p型AlGaInPクラッド層(p型クラッド層)
7 p型緩衝層
8 p型AlGaAsコンタクト層(p型コンタクト層)
9 ITO膜
10 表面電極
11 裏面電極
12 無添加の緩衝層
13 アンドープ層(拡散防止層)
14、14a、 アンドープ層(拡散防止層)
15 p型AlInPクラッド層
16 無添加のAlInP緩衝層
17 MQW活性層
18 無添加のGaP緩衝層
1 n-type GaAs substrate 2 n-type GaAs buffer layer 3 light reflecting layer 4 n-type AlGaInP cladding layer (n-type cladding layer)
5 Undoped AlGaInP active layer (active layer)
6 p-type AlGaInP cladding layer (p-type cladding layer)
7 p-type buffer layer 8 p-type AlGaAs contact layer (p-type contact layer)
9 ITO film 10 Front electrode 11 Back electrode 12 Additive buffer layer 13 Undoped layer (diffusion prevention layer)
14, 14a, undoped layer (diffusion prevention layer)
15 p-type AlInP cladding layer 16 additive-free AlInP buffer layer 17 MQW active layer 18 additive-free GaP buffer layer

Claims (24)

半導体基板上に、少なくともn型クラッド層、活性層、p型クラッド層から成る発光部が形成され、前記発光部の上部に1×1019/cm3以上のp型ドーパントが添加されたAs系コンタクト層が形成され、前記コンタクト層の上部に金属酸化物材料から成る電流分散層が形成された半導体発光素子において、
前記コンタクト層と前記p型クラッド層との間に、V族元素の成分にP(リン)が含まれていると共に、H(水素)濃度が3×1017atoms/cm3以下であるアンドープのIII/V族半導体で構成した緩衝層を有することを特徴とする半導体発光素子。
An As-based material in which a light emitting part composed of at least an n-type cladding layer, an active layer, and a p-type cladding layer is formed on a semiconductor substrate, and a p-type dopant of 1 × 10 19 / cm 3 or more is added to the upper part of the light emitting part. In a semiconductor light emitting device in which a contact layer is formed and a current spreading layer made of a metal oxide material is formed on the contact layer,
Between the contact layer and the p-type cladding layer, an undoped element containing P (phosphorus) as a group V element and having an H (hydrogen) concentration of 3 × 10 17 atoms / cm 3 or less. A semiconductor light emitting device comprising a buffer layer made of a III / V semiconductor.
半導体基板上に、少なくともn型クラッド層、活性層、p型クラッド層から成る発光部が形成され、前記発光部の上部に1×1019/cm3以上のp型ドーパントが添加されたAs系コンタクト層が形成され、前記コンタクト層の上部に金属酸化物材料から成る電流分散層が形成された半導体発光素子において、
前記p型クラッド層中に、V族元素の成分にP(リン)が含まれていると共に、H(水素)濃度が3×1017atoms/cm3以下であるアンドープのIII/V族半導体で構成した緩衝層を有することを特徴とする半導体発光素子。
An As-based material in which a light emitting part composed of at least an n-type cladding layer, an active layer, and a p-type cladding layer is formed on a semiconductor substrate, and a p-type dopant of 1 × 10 19 / cm 3 or more is added to the upper part of the light emitting part. In a semiconductor light emitting device in which a contact layer is formed and a current spreading layer made of a metal oxide material is formed on the contact layer,
In the p-type cladding layer, an undoped III / V semiconductor in which P (phosphorus) is contained in the group V element component and the H (hydrogen) concentration is 3 × 10 17 atoms / cm 3 or less. A semiconductor light emitting device comprising a buffer layer configured.
請求項1又は2に記載の半導体光発光素子において、
前記緩衝層が、前記基板に対して格子整合する結晶であり、且つ前記p型クラッド層よりも抵抗が高いIII/V族半導体で構成されていることを特徴とする半導体光発光素子。
In the semiconductor light-emitting device according to claim 1 or 2,
The semiconductor light emitting element, wherein the buffer layer is made of a III / V group semiconductor which is a crystal lattice-matched to the substrate and has a higher resistance than the p-type cladding layer.
請求項3に記載の半導体発光素子において、
前記緩衝層が、前記p型クラッド層よりもAl組成の小さいIII/V族半導体で構成されていることを特徴とする半導体発光素子。
The semiconductor light-emitting device according to claim 3.
The semiconductor light emitting device, wherein the buffer layer is made of a III / V group semiconductor having an Al composition smaller than that of the p-type cladding layer.
請求項1乃至4のいずれかに記載の半導体発光素子において、
前記活性層と前記p型クラッド層との間に、アンドープ層を設けることを特徴とする半導体発光素子。
The semiconductor light-emitting device according to claim 1,
An undoped layer is provided between the active layer and the p-type cladding layer.
請求項1乃至5のいずれかに記載の半導体発光素子において、
前記緩衝層のC(炭素)濃度が5×1016atoms/cm3以下であることを特徴とする半導体発光素子。
The semiconductor light-emitting device according to claim 1,
The semiconductor light emitting device, wherein the buffer layer has a C (carbon) concentration of 5 × 10 16 atoms / cm 3 or less.
請求項1乃至6のいずれかに記載の半導体発光素子において、
前記n型クラッド層と前記活性層の間に、アンドープ層を設けることを特徴とする半導体発光素子。
The semiconductor light-emitting device according to claim 1,
An undoped layer is provided between the n-type cladding layer and the active layer.
請求項1乃至7のいずれかに記載の半導体発光素子において、
前記n型クラッド層と前記活性層の間に、該n型クラッド層よりも低濃度にn型の導電性決定不純物を含んだ半導体からなるn型低濃度層を設けることを特徴とする半導体発光素子。
The semiconductor light-emitting device according to claim 1,
An n-type low concentration layer made of a semiconductor containing an n-type conductivity determining impurity at a lower concentration than the n-type cladding layer is provided between the n-type cladding layer and the active layer. element.
請求項1乃至8のいずれかに記載の半導体発光素子において、
前記電流分散層がITO(酸化インジウム・錫)であることを特徴とする半導体発光素子。
The semiconductor light-emitting device according to claim 1,
The semiconductor light-emitting device, wherein the current dispersion layer is made of ITO (indium tin oxide).
請求項1乃至9のいずれかに記載の半導体発光素子において、
前記電流分散層の膜厚が、d=A×λP/(4×n)の関係式[但し、Aは定数(1又は3)、λPは発光波長(単位:nm)、nは屈折率である]により求まるdの±30%の範囲にあることを特徴とする半導体発光素子。
The semiconductor light-emitting device according to claim 1,
The thickness of the current dispersion layer is d = A × λ P / (4 × n) [where A is a constant (1 or 3), λ P is an emission wavelength (unit: nm), and n is refraction. It is in the range of ± 30% of d determined by
請求項1乃至10のいずれかに記載の半導体発光素子において、
前記コンタクト層のドーパントがZn(亜鉛)であり、更にそのキャリア濃度が1×1019/cm3以上であり、且つ組成がAlxGa1-xAs(但し、0≦X≦0.4)であることを特徴とする半導体発光素子。
The semiconductor light-emitting device according to claim 1,
The contact layer has a dopant of Zn (zinc), a carrier concentration of 1 × 10 19 / cm 3 or more, and a composition of Al x Ga 1-x As (where 0 ≦ X ≦ 0.4). A semiconductor light emitting element characterized by the above.
請求項2乃至11のいずれかに記載の半導体発光素子において、
前記p型クラッド層のドーパントがMg(マグネシウム)であり、且つ当該p型クラッド層、前記n型クラッド層、及び前記活性層は(AlxGa1-xyIn1-yP(但し、0≦X≦1、0.4≦Y≦0.6)で構成されることを特徴とする半導体発光素子。
The semiconductor light-emitting device according to claim 2,
The dopant of the p-type cladding layer is Mg (magnesium), and the p-type cladding layer, the n-type cladding layer, and the active layer are (Al x Ga 1-x ) y In 1-y P (provided that 0 ≦ X ≦ 1, 0.4 ≦ Y ≦ 0.6).
請求項1乃至12のいずれかに記載の半導体発光素子において、
前記半導体基板と前記n型クラッド層の間に、屈折率の異なる2つの半導体層を10ペア以上設けた半導体多層膜から成る光反射層を設けることを特徴とする半導体発光素子。
The semiconductor light-emitting device according to claim 1,
A semiconductor light emitting device comprising: a light reflecting layer comprising a semiconductor multilayer film in which 10 pairs or more of two semiconductor layers having different refractive indexes are provided between the semiconductor substrate and the n-type cladding layer.
請求項1乃至13のいずれかに記載の半導体発光素子において、
前記電流分散層のキャリア濃度が8×1020/cm3以上有することを特徴とする半導体発光素子。
The semiconductor light-emitting device according to claim 1,
A semiconductor light emitting device, wherein the current spreading layer has a carrier concentration of 8 × 10 20 / cm 3 or more.
請求項1乃至14のいずれかに記載の半導体発光素子において、
前記活性層が多重量子井戸構造、又は歪多重量子井戸構造であることを特徴とする半導体発光素子。
The semiconductor light emitting device according to claim 1,
The active layer has a multiple quantum well structure or a strained multiple quantum well structure.
請求項1乃至15のいずれかに記載の半導体発光素子において、
前記p型クラッド層と前記緩衝層の膜厚の和が1000nm以上3000nm以下であり、且つ当該p型クラッド層の膜厚が200nm以上1000nm以下であることを特徴とする半導体発光素子。
The semiconductor light-emitting device according to claim 1,
A semiconductor light emitting element, wherein a sum of thicknesses of the p-type cladding layer and the buffer layer is 1000 nm or more and 3000 nm or less, and a thickness of the p-type cladding layer is 200 nm or more and 1000 nm or less.
請求項1乃至16のいずれかに記載の半導体発光素子において、
前記コンタクト層の膜厚が1nm以上30nm以下であることを特徴とする半導体発光素子。
The semiconductor light-emitting device according to claim 1,
A semiconductor light-emitting element, wherein the contact layer has a thickness of 1 nm to 30 nm.
請求項1乃至17のいずれかに記載の半導体発光素子において、
前記緩衝層が発光波長に対し光学的に透明であるAlInP、又はAlGaInPからなることを特徴とする半導体発光素子。
The semiconductor light-emitting device according to claim 1,
The semiconductor light emitting element, wherein the buffer layer is made of AlInP or AlGaInP which is optically transparent with respect to an emission wavelength.
請求項13に記載の半導体発光素子において、
前記光反射層が(AlxGa1-xyIn1-yP(但し、0≦X≦1、0.4≦Y≦0.6)とAlxGa1-xAs(但し、0≦X≦1)の組み合わせで構成されていることを特徴とする半導体発光素子。
The semiconductor light emitting device according to claim 13.
The light reflecting layer is (Al x Ga 1 -x ) y In 1 -y P (where 0 ≦ X ≦ 1, 0.4 ≦ Y ≦ 0.6) and Al x Ga 1-x As (where 0 ≦ X ≦ 1). A semiconductor light emitting device characterized by being configured.
請求項1乃至19のいずれかに記載の半導体発光素子において、
前記活性層と前記p型クラッド層との間に、該p型クラッド層よりも低濃度にp型の導電性決定不純物を含んだ半導体からなるp型低濃度層を設けることを特徴とする半導体発光素子。
The semiconductor light-emitting device according to claim 1,
A p-type low concentration layer made of a semiconductor containing a p-type conductivity determining impurity at a lower concentration than the p-type cladding layer is provided between the active layer and the p-type cladding layer. Light emitting element.
請求項5、7、8又は20のいずれかに記載の半導体発光素子において、
前記アンドープ層、n型低濃度層若しくはp型低濃度層の膜厚が100nm以下であることを特徴とする半導体発光素子。
The semiconductor light-emitting device according to claim 5, 7, 8, or 20,
The semiconductor light emitting device, wherein the undoped layer, the n-type low concentration layer or the p-type low concentration layer has a thickness of 100 nm or less.
請求項1乃至21のいずれかに記載の半導体発光素子において、
前記半導体基板上にn型の導電性を有し且つ当該半導体基板と同じ材料で構成されたバッファ層を設けることを特徴とする半導体発光素子。
The semiconductor light-emitting device according to any one of claims 1 to 21,
A semiconductor light-emitting element, wherein a buffer layer having n-type conductivity and made of the same material as the semiconductor substrate is provided on the semiconductor substrate.
請求項2乃至22のいずれかに記載の半導体発光素子において、
前記緩衝層の下部に形成された半導体層との格子不整合率が±0.3%以内にあることを特徴とする半導体発光素子。
The semiconductor light emitting device according to any one of claims 2 to 22,
A semiconductor light emitting device having a lattice mismatch ratio within ± 0.3% with a semiconductor layer formed under the buffer layer.
請求項1乃至23のいずれかに記載の半導体発光素子において、
前記緩衝層がGaPであることを特徴とする半導体発光素子。
24. The semiconductor light emitting device according to claim 1, wherein
The semiconductor light emitting element, wherein the buffer layer is GaP.
JP2005285896A 2005-09-30 2005-09-30 Semiconductor light-emitting device Pending JP2007096162A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005285896A JP2007096162A (en) 2005-09-30 2005-09-30 Semiconductor light-emitting device
US11/497,379 US7569866B2 (en) 2005-09-30 2006-08-02 Semiconductor light-emitting device
CN2006101599345A CN1941444B (en) 2005-09-30 2006-09-26 Semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005285896A JP2007096162A (en) 2005-09-30 2005-09-30 Semiconductor light-emitting device

Publications (1)

Publication Number Publication Date
JP2007096162A true JP2007096162A (en) 2007-04-12

Family

ID=37981468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005285896A Pending JP2007096162A (en) 2005-09-30 2005-09-30 Semiconductor light-emitting device

Country Status (1)

Country Link
JP (1) JP2007096162A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076535A (en) * 2007-09-19 2009-04-09 Hitachi Cable Ltd Semiconductor wafer and light-emitting device
JP2009152240A (en) * 2007-12-18 2009-07-09 Rohm Co Ltd Semiconductor light-emitting element and method of manufacturing the same
KR20100099286A (en) * 2007-12-14 2010-09-10 코닌클리즈케 필립스 일렉트로닉스 엔.브이. Contact for a semiconductor light emitting device
JP2010245312A (en) * 2009-04-07 2010-10-28 Hitachi Cable Ltd Light-emitting element
JP2012084692A (en) * 2010-10-12 2012-04-26 Hitachi Cable Ltd Light-emitting element

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076535A (en) * 2007-09-19 2009-04-09 Hitachi Cable Ltd Semiconductor wafer and light-emitting device
KR20100099286A (en) * 2007-12-14 2010-09-10 코닌클리즈케 필립스 일렉트로닉스 엔.브이. Contact for a semiconductor light emitting device
JP2011507261A (en) * 2007-12-14 2011-03-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Contact for semiconductor light emitting devices
KR101677770B1 (en) * 2007-12-14 2016-11-18 코닌클리케 필립스 엔.브이. Contact for a semiconductor light emitting device
JP2009152240A (en) * 2007-12-18 2009-07-09 Rohm Co Ltd Semiconductor light-emitting element and method of manufacturing the same
JP2010245312A (en) * 2009-04-07 2010-10-28 Hitachi Cable Ltd Light-emitting element
JP2012084692A (en) * 2010-10-12 2012-04-26 Hitachi Cable Ltd Light-emitting element
US8796711B2 (en) 2010-10-12 2014-08-05 Hitachi Metals, Ltd. Light-emitting element

Similar Documents

Publication Publication Date Title
JP4367393B2 (en) Semiconductor light emitting device having a transparent conductive film
JP4320653B2 (en) Semiconductor light emitting device
US7368759B2 (en) Semiconductor light-emitting device
JP2007042751A (en) Semiconductor light emitting device
US7569866B2 (en) Semiconductor light-emitting device
JP2008091789A (en) Light emitting diode
JP2008282851A (en) Semiconductor light-emitting element
US7230281B2 (en) Semiconductor light emitting device
JP4310708B2 (en) Semiconductor light emitting device
JP2012129357A (en) Semiconductor light-emitting element
JP4320654B2 (en) Semiconductor light emitting device
JP2007096162A (en) Semiconductor light-emitting device
JP2006040998A (en) Semiconductor light emitting device and epitaxial wafer therefor
JP2007096157A (en) Semiconductor light-emitting element
JP4710764B2 (en) Semiconductor light emitting device
JP2003008058A (en) AlGaInP EPITAXIAL WAFER, METHOD OF MANUFACTURING THE SAME, AND SEMICONDUCTOR LIGHT-EMITTING ELEMENT USING THE SAME
JP2008066514A (en) Epitaxial wafer for semiconductor luminescent device and semiconductor luminescent device
JP3763303B2 (en) Semiconductor light emitting device
JP2006135215A (en) Process for fabricating semiconductor light emitting element
JP3788444B2 (en) Light emitting diode and manufacturing method thereof
JP2011176001A (en) Light emitting device and method of manufacturing the same
JP2006216706A (en) Semiconductor light emitting device
JP4123235B2 (en) Manufacturing method of semiconductor light emitting device
JP4123236B2 (en) Manufacturing method of semiconductor light emitting device
JP2006032667A (en) Method for manufacturing semiconductor light-emitting element

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090414