JP4320135B2

JP4320135B2 - Wide dynamic signal intermediate processing circuit

Info

Publication number: JP4320135B2
Application number: JP2001174841A
Authority: JP
Inventors: 新一田崎
Original assignee: Optoelectronics Co Ltd
Current assignee: Optoelectronics Co Ltd
Priority date: 2001-05-06
Filing date: 2001-05-06
Publication date: 2009-08-26
Anticipated expiration: 2021-05-06
Also published as: JP2002330259A

Description

【０００１】
【発明の属する技術分野】
この出願の発明は、センサとディジタイザとの中間にあって、センサから到来した信号を、ディジタイザに適合する信号に変換する、広ダイナミック信号中間処理回路に関する。
特に、センサとディジタイザとの中間にあって、センサから到来した信号の増幅、極微弱信号の伸長、相対的強信号の圧縮、及び信号パルスの波形整形、並びにノイズの除去等々の、複数の機能を具有し、且つ単一若しくは最小の段数から成る、広ダイナミック信号中間処理回路に関する。
【０００２】
【従来の技術】
光センサとディジタイザとの中間にあって、光センサからの信号を、ディジタイザに適合する信号に変換するための、従来の信号処理回路にあっては、一般に、信号の増幅、信号の圧縮・伸長、信号パルスの波形整形、並びにノイズの除去等々の各単位機能は、各別の単機能回路によって分担されている。
例えば、バーコードから到来した光明暗信号を光センサ（例えばｐｉｎホトダイオード又はＣＣＤ等）によって光電変換して成る電気的アナログ信号を、ディジタイザによって電気的二値信号（オン・オフ信号）に変換する場合は、当該光センサから当該ディジタイザに至る間に、例えば、下記（１）〜（８）等々の複数個の信号処理が行われる。
（１）光センサから出力された電気的アナログ信号の振幅値を、ディジタイザに適合した振幅値に増幅する、
（２）電気的アナログ信号の圧縮・伸長をする。例えば数十μＶの微小電圧から数百ｍＶまでを変化域とする入力信号を、数百ｍＶからＩＶ位までを変化域とする電圧レベルに変換する、
（３）分解能比（解像度比）を補正する、
（４）対外乱光比を補正する、
（５）光信号の明暗比（従って電気信号の強弱比）を補正する、
（６）ＰＣＳ（ｐｒｉｎｔｃｏｎｔｒａｓｔｓｉｇｎａｌ）値を補正する、
（７）信号パルスの波形整形をする、
（８）ＣＣＤからの電気的アナログ信号に重畳しているクロックノイズを除去乃至低減する。
（９）室内照明灯起源の定周波数ノイズを除去乃至低減する。
これらの処理機能は、通常、各別の単機能回路によって、分担されている。
【０００３】
ここに、分解能比とは、｛（細バーからのアナログ信号振幅）／（太バーからのアナログ信号振幅）｝×１００（％）のことである。従来、読取可能な分解能比の下限値は、約１０％であった（特開平７−２１０６２０号公報第７欄第５〜９行参照）。細バー起源のアナログ信号振幅が太バー起源のアナログ信号振幅の１０％を切って仕舞うと、従来のディジタイザによる変換は、困難になった。
対外乱光比とは、（外乱光の強さ）／（照射光の強さ）のことである。
ＰＣＳ（ｐｒｉｎｔｃｏｎｔｒａｓｔｓｉｇｎａｌ）値とは、〔｛ＲＬ（スペース反射率）−ＲＤ（バー反射率）｝／ＲＬ（スペース反射率）〕のことである。バーコードラベルのＰＣＳ値は、通常、０．９（９０％）位であり、読取可能なＰＣＳ値の下限値は、約０．３（３０％）位であった。
【０００４】
他方、非線形演算回路の分野においては、図１２に示した「対数変換回路」が提案されている（昭和６３年２月２８日、社団法人電気学会発行「新版電気工学ハンドブック」（初版）第４３１頁右欄第１０行〜第４３２頁左欄末行並びに図７２（ｂ）参照）。
この「対数変換回路」は、演算増幅器の反転入力端子（−端子）に１個の抵抗素子を、負帰還ループに１個の非線形素子、例えばシリコンダイオード素子を接続して成るものである。
【０００５】
しかし、実際のシリコンダイオードがオン状態に成るのは、順方向電圧が０．６Ｖ以上に成ってからである（ゲルマニウムダイオードがオン状態に成るのは、順方向電圧が０．２Ｖ（若しくは０．３Ｖ）以上に成ってからである。）（前掲「新版電気工学ハンドブック」第４３２頁左欄下から第９〜７行参照）。
それ故、上記「対数変換回路」を微小電圧領域（例えば数十μＶ）で動作させることは全く不可能である。
（即ち、広ダイナミック信号処理は、到底期待し得べくもない）。
因みに、上記０．６Ｖなる臨界電圧は、シリコンの原子構造に関係するものであって、これを更に低くすることは不可能である（１９９６年１月２２日株式会社講談社発行加藤肇外２名著「図解・わかる電子回路」（第４刷）第１１９頁第１０〜１１行参照）。
【０００６】
そこで、この出願の発明者は、先に、「広ダイナミック信号中間処理回路」なる発明を成して、前記の諸問題を解決したのであった（特開２０００−３３２，９５７号公報参照）。
そして、今回、ＣＣＤスキャナの更なる低コスト化という社会的要請に応えることを目指して、光照射手段の発光素子（ＬＥＤ）の個数を削減して例えば１個にするという開発思想を形成したのであるが、実際に試作をして見たところ、ラベル（被読取部材）上の各点から光センサに戻って来る反射散乱光の強さ、即ち光センサへの入射光の強さは、図２の破線ａの如く、ラベル上の各点に依存し、その端部近傍において極端に劣化することが判明した。
【０００７】
において、横軸（Ｘ軸）は、光電変換前においては、空間軸（走査線上の点の集合）と成り、０点が走査線中心と成る。光電変換後においては、時間軸と成る。
縦軸（Ｙ軸）は、光電変換前においては、受光軸と成り、光電変換後においては、電圧軸と成る。
破線ａは、光電変換前においては、受光曲線であって、走査線上の各点から光センサに到来する各反射散乱光の強さを表す。光電変換後においては、時間軸上の信号電圧曲線Ｖ_ｉと成る。
破線ａによれば、走査線上の各点から到来する光は、走査線中心０で最も強く走査線端部で最も弱くなること、即ち走査点が端部方向に近付くに連れて受光強度が極端に劣化することが明らかである。
この様に劣化した受光パターンに由来する電気的アナログ信号Ｖ_ｉを、正しく二値化することは、先の発明を以ってしても、しかく簡単ではないことが判明した。（実線ｂについては後述する）。
【０００８】
【従来技術の問題点】
第一に、従来の信号処理回路は、多数の単機能回路の連鎖から成る。別言すれば、信号の一般的増幅、信号の圧縮と伸長、信号パルスの波形整形、並びにノイズの除去等々の、各単位機能の幾つかを具有する、単一若しくは最小の段数から成る、信号中間処理回路は、提案も使用もされていなかった。
第二に、幾つかの光センサや音センサは、監視対象の状態に応じて、或は監視条件の変化に即して、極微弱レベル（１μＡ未満）から通常レベルまで広範囲に変化する電流若しくは電圧信号を出力することが出来るのであるが、かような広ダイナミック電流若しくは電圧信号を、従来の信号処理回路によって、広ダイナミックに処理することは、困難であった。
即ち、従来の信号処理回路における対数増幅器の対数特性の下方の限界点は、１μＡ（１０^−６Ａ）程度であるから、例えば、センサ後段のフロント増幅器の増幅度を、通常レベル信号の増幅に適合するように設定するときは、極微弱レベル（１μＡ未満）信号の増幅不足のため当該信号中の情報を看過して仕舞ったり、反対に、フロント増幅器の増幅度を極微弱レベル信号の増幅に適合するように設定する（即ち増幅度を極端に上げる）ときは、対数増幅器の対数特性（並びにその余の増幅器の増幅特性）が、通常レベル信号については飽和をして仕舞うために、当該信号中の情報が消滅乃至読取不能となったりするのである。
【０００９】
第三に、従来の信号処理回路において、かような飽和を可能な限り回避をしようとするときは、寧ろ、回路の電圧レンジの上限値、従って電源電圧を上げなければならなかった。従って、従来の信号処理回路を以ってしては、最早、回路の低電圧化、低電力消費化という、社会的趨勢と社会的ニーズに対して、有効に応えることが出来なくなったのである。
第四に、従来の信号処理回路によって、高度のＰＣＳ値補正を実現することは困難であった。例えば、ラベルの汚染や変色、或は印刷品質の低下、更には特殊な目的による文字濃度の希薄化等々によって、ＰＣＳ値が例えば０．３（３０％）を切ったりすると、ディジタイザによる二値化処理が困難になった。
第五に、従来の信号処理回路は、前述の如く単機能回路の連鎖から成るから、回路段数の削減や部品点数の節約が困難であり、従って又、更なるコストダウン等が困難であった。
第六に、従来の対数変換回路（前掲「新版電気工学ハンドブック」第４３１頁右欄第１０行〜第４３２頁左欄末行並びに図７２（ｂ）参照）を以ってしては、ＣＣＤからの微小電圧出力（例えば数十μＶ）を、そのまま処理することは不可能であった。
【００１０】
第七に、広ダイナミック信号中間処理回路の更なる低コスト化の社会的要請に応えるべく、光照射手段の発光素子の個数を削減すると、ラベル（被読取部材）端部から到来する反射散乱光の強度パターンが、図２の破線ａの如く極端に劣化するため、同ラベルの端部近傍から到来する反射散乱光由来の電気的アナログ信号を、正確に二値化することは、先の発明を以ってしても、困難であった。
こうした問題は、レーザスキャナにおいても、起り得ることである。
第八に、広ダイナミック信号中間処理回路に用いる、市販の演算増幅器の利得帯域幅積（通称ＧＢ積）には、しばしばバラツキがある。低コストの演算増幅器の利得帯域幅積は特に然うである。
【００１１】
【発明の目的】
それ故、この出願の発明の第１の目的は、センサとディジタイザとの中間にあって、センサからの信号の増幅、極微弱信号の伸長、相対的強信号の圧縮、及び信号パルスの波形整形、並びにノイズの除去等々の、可及的多数の機能を具有し、且つ単一若しくは最小の段数から成る、広ダイナミック信号中間処理回路を提供することにある。
この出願の発明の第２の目的は、極微弱レベル（１μＡ未満）から通常レベルまで広範囲に変化する、広ダイナミック電流若しくは電圧信号を、極微弱レベル信号の伸長不足による当該信号中の情報の無視乃至看過や、通常レベル信号の飽和による当該信号中の情報の捨象乃至消滅無しに、広ダイナミックに処理することが出来る、広ダイナミック信号中間処理回路を提供することにある。
【００１２】
この出願の発明の第３の目的は、広ダイナミック信号を、上記の如く広ダイナミックに処理すると共に、回路の低電圧化・低電力消費化を実現することが出来る、広ダイナミック信号中間処理回路を提供することにある。
この出願の発明の第４の目的は、高精度のＰＣＳ値補正をすることが出来る、広ダイナミック信号中間処理回路を提供すること、例えば、ＰＣＳ値が０．０３位（人間の目では微（かす）かに識別出来る程度）の信号を補正して、０．３位にまで高めることが出来る、広ダイナミック信号中間処理回路を提供すること、更には、使用する諸デバイス（就中演算増幅器とダイオード）の改善と相俟って（あいまって）、ＰＣＳ値が０．０１位の信号をも処理することが出来る、広ダイナミック信号中間処理回路を提供することにある。
この出願の発明の第５の目的は、回路段数の削減と、部品点数の節約とを達成し、以って人的工数の節約と、回路の信頼性の向上と、回路の無調整化と、更なるコストダウンとを達成した、広ダイナミック信号中間処理回路を提供することにある。
【００１３】
この出願の発明の第６の目的は、光センサの出力信号をディジタイザに適合する信号に変換するための、分解能比補正、対外乱光比補正、光信号明暗補正、光信号コントラスト比補正等々の諸補正を、同時的に且つリアルタイムで実行することが出来る、広ダイナミック信号中間処理回路を提供することにある。
この出願の発明の第７の目的は、バーコードラベル（被読取部材）からの受光パターンが劣化し、従って又、電気的アナログ信号が劣化したときでも、その劣化を電気的に補償して、ディジタイザにおける正確な二値化動作を可能にする、広ダイナミック信号中間処理回路を提供することにある。
この出願の発明の第８の目的は、広ダイナミック信号中間処理回路に用いる演算増幅器の利得帯域幅積（通称ＧＢ積）のバラツキを、段数やコストの増大無しに、補正することが出来る、広ダイナミック信号中間処理回路を提供することにある。
この出願の発明の第９の目的は、上記広ダイナミック信号中間処理回路を使用した光学的パターン読取装置を提供することにある。
【００１４】
【目的を達成するための手段】
前記の諸問題を解消し、前記の諸目的を達成するために、
この出願の発明の第１の実施の形態の広ダイナミック信号中間処理回路は、
光学的パターン読取装置の光センサ若しくはラインイメージセンサから到来する電気的アナログ信号を、ディジタイザに適合した信号に変換するための、広ダイナミック信号中間処理回路であって、
入力点ｉ及び出力点ｏと、
１個の演算増幅器ＩＣと、
上記入力点（ｉ）と演算増幅器ＩＣの反転入力端子（−端子）との間に挿入された非対称ＣＲＤ形２端子回路（Ｃ１・Ｒ１・Ｒ２・Ｄ１）と、
演算増幅器ＩＣの負帰還回路に挿入された双方向性ＲＤ形２端子回路（Ｄ２・Ｒ３）と、
演算増幅器ＩＣの非反転入力端子（＋端子）に接続されたオフセット調整回路と、
を含有し、
双方向性ＲＤ形２端子回路（Ｄ２・Ｒ３）は、信号の圧縮伸長を行うための双方向性２端子ダイオード回路Ｄ２と、該双方向性２端子ダイオード回路Ｄ２の動作点を変移させるために該回路Ｄ２に対して並列に接続された第３の抵抗素子Ｒ３とを含有し、
上記非対称ＣＲＤ形２端子回路（Ｃ１・Ｒ１・Ｒ２・Ｄ１）は、第１のコンデンサＣ１と、第１の抵抗Ｒ１と、非対称ＲＤ形２端子回路（Ｒ２・Ｄ１）とを含有し、該非対称ＲＤ形２端子回路（Ｒ２・Ｄ１）は第２の抵抗Ｒ２と順方向ダイオードＤ１との直列接続から成り、該第１のコンデンサＣ１の一端は上記入力点（ｉ）に接続され、該第１の抵抗Ｒ１の一端は該第１のコンデンサＣ１の他端に接続され、該抵抗Ｒ１の他端は演算増幅器ＩＣの反転入力端子（−端子）に接続され、該非対称ＲＤ形２端子回路（Ｒ２・Ｄ１）は、高域信号を増強するために、該第１の抵抗Ｒ１に対して並列に、若しくは該第１のコンデンサＣ１及び該第１の抵抗Ｒ１の全体に対して並列に、接続されて成る、
ものである。
【００１５】
この出願の発明の第２の形態を成す広ダイナミック信号中間処理回路は、
前記第１の形態の広ダイナミック信号中間処理回路であって、しかも、
前記オフセット調整回路は、オフセット調整用電源ＶＤＤと第５の抵抗素子Ｒ５との直列接続によって成る２端子回路と、第４の抵抗素子Ｒ４だけから成る２端子回路と、第３のコンデンサＣ３だけから成る２端子回路とが、並列に接続されて成る、
ものである。
【００１６】
この出願の発明の第３の形態を成す広ダイナミック信号中間処理回路は、
前記第１の形態の広ダイナミック信号中間処理回路であって、しかも、
前記演算増幅器ＩＣの利得帯域幅積（ＧＢ積）のバラツキを補正するために、当該演算増幅器ＩＣの反転入力端子（−端子）と非反転入力端子（＋端子）との間に、第２のコンデンサＣ２が並列に接続されて成る、
ものである。
【００１７】
この出願の発明の第４の形態を成す広ダイナミック信号処理回路は、
光学的パターン読取装置の光センサ若しくはラインイメージセンサから到来する電気的アナログ信号を、電気的二値信号に変換するための、広ダイナミック信号処理回路であって、
ＣＲ形低域通過濾波器５Ａと、
第１の形態の広ダイナミック信号中間処理回路５Ｂと、
リニア増幅器５Ｃと、
ディジタイザ（５Ｄ・５Ｅ）と、
を含有し、
ＣＲ形低域通過濾波器５Ａの後段には、広ダイナミック信号中間処理回路５Ｂが接続され、
広ダイナミック信号中間理回路５Ｂの後段にはリニア増幅器５Ｃが接続され、
リニア増幅器５Ｃの第１の出力端子には比較回路５Ｄの第１の入力端子が接続され、
リニア増幅器５Ｃの第２の出力端子には広帯域広ダイナミックレンジ・スライス信号発生回路５Ｅの入力端子が接続され、
広帯域広ダイナミックレンジ・スライス信号発生回路５Ｅの出力端子には比較回路５Ｄの第２の入力端子が接続され、
以って、ＣＲ形低域通過濾波器５Ａは、電気的アナログ信号に重畳しているクロックノイズを、除去若しくは低減し、
広ダイナミック信号中間処理回路５Ｂは、外乱光の影響の電気的低減乃至緩和、分解能比の向上、波形整形、演算増幅器ＩＣの利得・帯域幅積の補正及び同相ノイズの低減に加えて、受光パターンの劣化の補償及び／又は外乱光下の受光パターンの補正をなし、
リニア増幅器５Ｃは、広ダイナミック信号中間処理回路５Ｂの出力信号を増幅して、ディジタイザ（５Ｄ・５Ｅ）による二値化処理に適合した振幅の出力信号に変換し、
ディジタイザ（５Ｄ・５Ｅ）は、その出力端子から、電気的二値信号を出力する、
ようにしたものである。
【００１８】
この出願の発明の第５の形態を成す光学的パターン読取装置は、
光照射手段１と、
集光光学系３と、ラインイメージセンサ４と、
請求項４記載の広ダイナミック信号処理回路５と、
を含有する、
光学的パターン読取装置であって、
光照射手段１は、被読取部材２に記録された光学的パターンを照射し、
集光光学系３は、上記光学的パターンから到来する反射光を集光し、
ラインイメージセンサ４は、集光された反射光を電気的アナログ信号に光電変換し、
広ダイナミック信号処理回路５は、外乱光による妨害、分解能比の低下、ＰＣＳ値の劣化に加えて、受光パターンの劣化があるときでも、上記電気的アナログ信号を、正しく電気的二値信号に変換することが出来る、
ようにしたものである。
【００１９】
【発明の実施の形態】
〔第１の実施の形態〕
この出願の発明の第１の実施の形態の広ダイナミック信号中間処理回路について説明する。
図１の５Ｂは、同第１の実施の形態の説明図である。
図１において、５Ｂは広ダイナミック信号中間処理回路、ｉはその入力点、ｏはその出力点、ＩＣは演算増幅器、Ｃ１，Ｃ３は第１，第３のコンデンサ、Ｒ１〜Ｒ５は第１〜第５の抵抗、Ｄ１は順方向ダイオード、Ｄ２は双方向性２端子ダイオード回路、ＶＤＤはオフセット調整用電源である。
この出願の明細書では、簡単のため、入力点ｉと演算増幅器ＩＣの非反転端子（−端子）との間の回路を入力回路、非反転端子（−端子）と出力点Ｏとの間の回路を帰還回路という。
【００２０】
第１のコンデンサＣ１の一端は、図示の如く入力点ｉに接続され、第１の抵抗Ｒ１の一端は、図示の如く第１のコンデンサＣ１の他端に接続され、他端は、演算増幅器ＩＣの反転入力端子（−端子）に接続される。第１のコンデンサＣ１と第１の抵抗Ｒ１とを直列に含む回路は、高域通過特性を呈することと成る。
第２の抵抗Ｒ２と順方向ダイオードＤ１とは、直列に接続され、共同して非対称ＲＤ形２端子回路（Ｒ２・Ｄ１）を構成する。
ここに、「ＲＤ形」なる用語は、回路技術者に周知の「ＣＲ形」や「ＬＣ形」との類比（アナロジー）に基づいてこの出願の明細書で導入した用語であって、抵抗（Ｒ）とダイオード（Ｄ）からなる回路を表す。後出の「ＣＲＤ形」についても同様である。
又、記号列「（・）」は、二つの要素（例えばＲ２とＤ１）が一体的に結合されて一纏まりの回路を成すときに用いる。以下についても同様である。
【００２１】
第１のコンデンサＣ１と、第１の抵抗Ｒ１と、非対称ＲＤ形２端子回路（Ｒ２・Ｄ１）とは、非対称ＲＤ形２端子回路（Ｒ２・Ｄ１）が、図示の如く第１の抵抗Ｒ１に対して並列に接続され、共同して非対称ＣＲＤ形２端子回路（Ｃ１・Ｒ１・Ｒ２・Ｄ１）を構成する。
或は、非対称ＲＤ形２端子回路（Ｒ２・Ｄ１）が、第１のコンデンサＣ１と第１の抵抗Ｒ１とから成るＣＲ形直列２端子回路（Ｃ１・Ｒ１）の全体に対して並列に接続され、共同して非対称ＣＲＤ形２端子回路（Ｃ１・Ｒ１・Ｒ２・Ｄ１）を構成する。
第１のコンデンサＣ１、第１の抵抗Ｒ１及び第２の抵抗Ｒ２の各値は、順方向ダイオードＤ１のバイアス電流の決定に寄与し、その活性領域の動作点の決定に寄与する。
【００２２】
非対称ＣＲＤ形２端子回路（Ｃ１・Ｒ１・Ｒ２・Ｄ１）は、高域通過濾波器（ＨＰＦ）となり、二値化に必要な周波数成分を決定する。非対称ＲＤ形２端子回路（Ｒ２・Ｄ１）が図１の如く第１の抵抗Ｒ１に対して並列に接続されている場合は、例えば第２の抵抗Ｒ２を小なる方向に調整するとき、容量成分が相対的に増大し、それによって、非対称ＣＲＤ形２端子回路（Ｃ１・Ｒ１・Ｒ２・Ｄ１）の出力中の高域信号成分が相対的に強調されることとなる。又、非対称ＲＤ形２端子回路（Ｒ２・Ｄ１）がＣＲ形直列２端子回路（Ｃ１・Ｒ１）の全体に対して並列に接続されている場合は、例えば第２の抵抗Ｒ２を大なる方向に調整するとき、容量成分が相対的に増大して、高域信号成分が相対的に強調されることとなる。
非対称ＣＲＤ形２端子回路（Ｃ１・Ｒ１・Ｒ２・Ｄ１）は、入力点ｉと演算増幅器ＩＣの反転入力端子（−端子）との間に挿入される。
なお、記号列（・・・）は、四つの要素（例えばＣ１とＲ１とＲ２とＤ１）が一体的に結合され、一纏まりの回路を成すことを表す。記号「・」の数が２個の場合も同様である。
【００２３】
双方向性２端子ダイオード回路Ｄ２は、２個のダイオードを図示の如く逆並列に接続して成るものである。この出願の発明が必要とするダイオード特性は、次式（１）又は（１′）の通りである。
Ｉ＝Ｉｓ｛ｅｘｐ（Ｖ／ａ）−１｝・・（１）
Ｖ＝ａｌｏｇ｛（Ｉ／Ｉｓ）＋１｝・・・（１′）
ここに、Ｖは端子間の電圧、Ｉは電流、Ｉｓは逆方向飽和電流である。又、ａ＝ｋＴ／ｑ（常温では２６ミリボルト）であって、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子電荷である（電子情報通信学会編「電子情報通信ハンドブック第１分冊」、昭和６３年３月３０日株式会社オーム社発行、第７６１頁右欄第１０〜３０行、及び第３６０頁右欄下から第７〜５行参照）
しかし、上掲式（１）の特性は、通常のシリコンダイオードや、ゲルマニウムダイオードを以ってしては、前述の通り、実現することが出来ない。
この特性は、例えば、或る製造会社製のショットキーダイオードによって実現される。
【００２４】
双方向性２端子ダイオード回路Ｄ２は、多機能処理の全ての動作に関わる重要な素子であるが、遺憾ながら現時点では、個々のダイオードは、活性領域のカーブや遮断点が一致せず、互いに異なっている。従って、所望の特性を有するダイオードを選択し、又、回路的に所望の特性を実現しなければならない。
順方向ダイオードＤ１と双方向性２端子ダイオード回路Ｄ２とは、好ましくは同一チップ内のダイオード素子を使用する。これによって、順方向ダイオードＤ１は、双方向性２端子ダイオード回路Ｄ２の温度補償を行うことが出来る。又、互いに近似した所望の指数特性を得ることが出来る。
第３の抵抗Ｒ３は、双方向性２端子ダイオード回路Ｄ２の動作点を転移させるためのものであるが、その値は、使途によって異なる。（場合によってはその値が無限大に成ることを妨げない）。
【００２５】
双方向性２端子ダイオード回路Ｄ２と第３の抵抗Ｒ３とは、互いに並列に接続され、共同して、双方向性ＲＤ形２端子回路（Ｄ２・Ｒ３）を構成する。
双方向性２端子ダイオード回路Ｄ２は、振幅が相対的に大なる信号については相対的に圧縮し、振幅が相対的に小なる信号については相対的に伸長させるための回路である。
第３の抵抗素子Ｒ３は、その値を調節することによって、双方向性２端子ダイオード回路Ｄ２の動作点を変移させるためのものである。
双方向性ＲＤ形２端子回路（Ｄ２・Ｒ３）は、演算増幅器ＩＣの負帰還回路に挿入される。
オフセット調整回路は、演算増幅器ＩＣの非反転入力端子（＋端子）に接続される。
【００２６】
第１の実施の形態の動作について説明する。
図１の入力アナログ信号に重畳しているクロックノイズは、前段のＣＲ形低域濾波器５Ａによって、除去乃至低減される。
クロックノイズが除去乃至低減された入力アナログ信号は、図１の入力点ｉから、非対称ＣＲＤ形２端子回路（Ｃ１・Ｒ１・Ｒ２・Ｄ２）に入力される。
演算増幅器ＩＣの非反転端子（＋端子）の電位は定義によってゼロであるから、入力点ｉにおける入力電流Ｉ_ｉは、入力電圧Ｖ_ｉと、非対称ＣＲＤ形２端子回路（Ｃ１・Ｒ１・Ｒ２・Ｄ１）とで決定される。
【００２７】
即ち、図１の抵抗Ｒ１を流れる電流をＩ_Ｒ１順方向ダイオードＤ１を流れる電流をＩ_Ｄｌ、微分演算子をｓとすれば、非対称ＣＲＤ形２端子回路（Ｃ１・Ｒ１・Ｒ２・Ｄ２）について、次式（２）〜（４）が成立する。

ここに、電流Ｉ_ｉ並びにＩ_Ｒ１、Ｉ_Ｄ１の符号は、それらが図１において右向きに流れるときに正としてある。
【００２８】
又、非対称ＲＤ形２端子回路（Ｒ２・Ｄ１）がＣＲ形直列２端子回路（Ｃ１・Ｒ１）の全体に対して並列に接続されている場合には、次式（２′）〜（４′）が成立する。

ここに、電流Ｉ_Ｒ１′及びＩ_Ｄ１′の符号は、それらが図１において右向きに流れるときに正としてある。
【００２９】
帰還回路の帰還電流をＩ_ｆ（その符号は電流が右向きのときに正）とすれば、定義によって、非反転端子（−端子）から演算増幅器ＩＣの内部を通って反転端子（＋端子）に至る電流はゼロであるから、次式（５）が成立する。
Ｉ_ｆ＝Ｉ_ｉ・・・・・・・・・・・・・・・・（５）
そして、双方向性２端子ダイオード回路Ｄ２を流れる電流をＩ_Ｄ２、第３の抵抗Ｒ３を流れる電流をＩ_Ｒ３とすれば、次式（７）〜（９）が成立する。
Ｉ_ｆ＝Ｉ_Ｄ２＋Ｉ_Ｒ３・・・・・・・・・・・（６）
Ｖ_ｏ＝−ａｌｏｇ｛（Ｉ_Ｄ２／Ｉｓ）＋１｝・（７）
Ｖ_ｏ＝−Ｉ_Ｒ３Ｒ３・・・・・・・・・・・・（８）
ここに、電流Ｉ_ｆ、Ｉ_Ｄ２、Ｉ_Ｒ３の符号は、それらが図１において右向きに流れるときに正としてある。（上掲式（７）〜（８）の右辺に符号「−」が付くのは、出力電圧Ｖ_ｏの向きを、帰還電流Ｉ_ｆの向きと反対にしたからである。）
【００３０】
上掲式（２）〜（４）、（２′）〜（４′）、（５）〜（８）は、超越関数を含んでいるから、一般に解析的な解を得ることは出来ない。
しかし、必要に応じて、数値計算によって入出力特性の近似解を得ることが出来るし、波形の測定によって入出力特性を大まかに把握することが出来る。
又、上掲各式の定性的な考察によって、回路の入出力特性を窺い知ることが出来る。
【００３１】
以下、上掲各式の定性的な特性について、説明する。
第一に、この出願の発明の広ダイナミック信号中間処理回路が必要とする圧伸特性について説明する。
上記の圧伸特性は、対数特性なのであるが、その特性は、主として、入力回路の第１の抵抗Ｒ１と、帰還回路の双方向性２端子ダイオード回路Ｄ２とで、実現される。
即ち、第１の実施の形態の広ダイナミック信号中間処理回路から、第１の抵抗Ｒ１及び双方向性２端子ダイオード回路Ｄ２以外の諸素子を除去して（即ちＣ１を短絡し、Ｒ２、Ｒ３を開放して）成る回路については、上掲式（３）、（５）、（７）は、次の様に、簡単化される。
Ｉ_ｉ＝Ｖ_ｉ／Ｒ１
Ｉ_ｆ＝Ｉ_ｉ（＝Ｖ_ｉ／Ｒ１）
Ｖ_ｏ＝−ａｌｏｇ｛（Ｉ_ｆ／Ｉ_ｓ）＋１｝
簡単化された第３番目の式の右辺に、Ｉ_ｆ＝Ｖ_ｉ／Ｒ１を代入すれば、次式（９）が得られる。
Ｖ_ｏ＝−ａｌｏｇ｛Ｖｉ／ＩｓＲ１＋１｝・（９）
式（９）によれば、出力電圧Ｖ。は、入力電圧Ｖ_ｉの対数関数である。
【００３２】
図３は、帰還回路の双方向ＲＤ形２端子ダイオード回路（Ｄ２・Ｒ３）による圧縮伸長特性の説明図である。
図３において、横軸は入力点ｉにおける入力電圧Ｖ_ｉ（＝Ｉ_ｉＲ１）、縦軸は出力電圧の絶対値｜Ｖ_ｏ｜である。
上側の対数曲線は、｜Ｖ_ｏ｜＝ａｌｏｇ｛Ｖ_ｉ／ＩｓＲ１＋１｝なる関数を表し、傾斜角４５度の直線（以下「４５度線」という。）は、｜Ｖ_ｏ｜＝Ｖ_ｉなる関数を表す。Ｖ_ｉｃは、両曲線の交点ｃの横軸座標、Ｖ_ｉｐは対数曲線の接線が４５度線と平行に成る点（以下単に「平行点」という。）ｐの横軸座標である。入力電圧Ｖ_ｉは、Ｖ_ｉｃよりも小なる領域では、図示の如く相対的に伸長され、Ｖ_ｉｃよりも大なる領域では相対的に圧縮される。
【００３３】
図３において、｜Ｖ_ｏ｜が、ゼロ点近傍において、４５度線よりも上にあるようにするためには、ゼロ点近傍における接線の傾きが４５度よりも大とすることを要する。この条件は、ａ》ＩｓＲ１である。
｜Ｖ_ｏ｜の微係数は、一般にａ／（Ｖ_ｉ＋ＩｓＲ１）であり、ゼロ点における接線の傾きは、ａ／ＩｓＲ１である。従って、ゼロ点における接線の傾きを４５度よりも大とするためには、（ａ／ＩｓＲ１）》１、即ちａ》ＩｓＲ１としなければならないからである。
この条件は、例えば第１の抵抗Ｒ１の調節によって実現される。
例えば、Ｒ１を小さくすれば、ゼロ点における接線の傾きａ／ＩｓＲ１が大きくなるから、｜Ｖ_ｏ｜曲線は反時計方向に回転し、交点ｃの横軸座標Ｖ_ｉｃが右方に移動する。
【００３４】
第二に、第３の抵抗Ｒ３の調整による、双方向性ＲＤ形２端子回路（Ｄ２・Ｒ３）の動作点の転移について説明する。（但し、ここでの動作点の定義は、１変数の非線形素子の動作点についての定義に従う。前掲「電子情報通信ハンドブック第１分冊」第２２０頁右欄第４〜１５行参照）。
第１の実施の形態の広ダイナミック信号中間処理回路から、第１の抵抗Ｒ１、双方向性２端子ダイオード回路Ｄ２及び第３の抵抗Ｒ３以外の諸素子を除去して（即ちＣ１を短絡し、Ｒ２を開放して）成る回路については、上掲式（３）、（５）、（６）、（７）、（８）は、次の様に、簡単化される。
Ｉ_ｉ＝Ｖ_ｉ／Ｒ１
Ｉ_ｆ＝Ｉ_ｉ（＝Ｖ_ｉ／Ｒ１）
Ｉ_ｆ＝Ｉ_Ｄ２＋Ｉ_Ｒ３
Ｖ_ｏ＝−ａｌｏｇ｛（Ｉ_Ｄ２／Ｉｓ）＋１｝
Ｖ_ｏ＝−Ｉ_Ｒ３Ｒ３
【００３５】
図３における下側の曲線は、上掲第１〜第５番目の式によって決せられるＶ_ｉと｜Ｖ_ｏ｜の関数関係を表す。
上掲第１〜２番目の式において、Ｖ_ｉ＝一定とすれば、Ｉ_ｉ＝Ｉ_ｆ＝一定と成る。そのとき、第３の抵抗Ｒ３を増加させれば、そこに分流する電流Ｉ_Ｒ３が減少し、その分、双方向性２端子ダイオード回路Ｄ２に分流する電流Ｉ_Ｄ２が増加する（第３番目の式参照）。すると、第４番目の式によって、｜Ｖ_ｏ｜が増加する。
｜Ｖ_ｏ｜が増加するとき、図３における下側の曲線は、大雑把に言えば、原点を中心として、反時計方向に（上方に）回動する。そして、Ｒ３を無限大にするとき（即ちＲ３を開放するとき）、上側の対数曲線と合致することと成る。
それ故、第３の抵抗Ｒ３を増加（減少）させれば、図３の如く、４５度線との交点ｃの横軸座標Ｖ_ｉｃは、右方に移動（左方に移動）することと成る。
このように、第３の抵抗Ｒ３を調節し、分流比を変化させることによって、双方向性ＲＤ形２端子回路（Ｄ２・Ｒ３）の任意の動作点（ここでは交点ｃ）を転移させることが出来る。
【００３６】
第三に、双方向性２端子ダイオード回路Ｄ２の温度補償について説明する。
入力回路の順方向ダイオードＤ１は、帰還回路の双方向性２端子ダイオード回路Ｄ２の温度変化を補償することが出来る。
温度が変化すると、式（１）のａ及び／又はＩ_ｓが変化する。
例えば、出力電圧を決定する式（７）中のａの増大は、｜Ｖ_ｏ｜の増大、従ってＶ_ｏの減少に寄与する。
その間、入力電圧Ｖ_ｉが一定不変であるとすれば、式（４）中のａの増大は、Ｉ_Ｄ１の減少、式（２）、（５）、（６）によるＩ_ｉ、Ｉ_ｆ、Ｉ_Ｄ２の減少、そして式（７）による｜Ｖ_ｏ｜の減少、Ｖ_ｏの増加に寄与する。
よって、式（４）中のａの変化に起因するＶ_ｏの変化の方向は、式（７）中のａの変化に起因するＶ_ｏの変化の方向とは逆であると言うことが出来る。
このことは、式（２′）〜（４′）についても、同様である。
【００３７】
又、出力電圧を決定する式（７）中のＩ_ｓの増大は、｜Ｖ_ｏ｜の減少、従ってＶ_ｏの増大に寄与する。
その間、入力電圧Ｖ_ｉが一定不変であるとすれば、式（４）中のＩ_ｓの増大は、Ｉ_Ｄ１の増大に寄与し、式（２）、（５）、（６）によるＩ_ｉ、Ｉ_ｆ、Ｉ_Ｄ２の増大、式（７）による｜Ｖ_ｏ｜の増加、Ｖ_ｏの減少に寄与する。
よって、式（４）中のＩ_ｓの変化に起因するＶ_ｏの変化の方向は、式（７）中のＩ_ｓの変化に起因するＶ_ｏの変化の方向とは逆であると言うことが出来る。
このことは、式（２′）〜（４′）についても、同様である。
何れにしても、入力回路の順方向ダイオードＤ１は、双方向性２端子ダイオード回路Ｄ２の温度変化を補償することが出来るのである。
【００３８】
第四に、入力回路の周波数特性について説明する。
上掲式（３）及び（４）において、微分演算子ｓにｊωを代入し、Ｖ_ｉを一定とし、且つω（＝２πｆ）を大きくすれば、Ｉ_ｉも大きくなる。
即ち、入力回路の入力電流Ｉ_ｉの高域成分が強調されることとなるから、非対称ＣＲＤ形２端子回路（Ｃ１・Ｒ１・Ｒ２・Ｄ２）が高域通過濾波特性を呈することとなる。
また、上掲式（３′）において、微分演算子ｓにｊωを代入し、Ｖ_ｉを一定とし、且つω（＝２πｆ）を大きくすれば、同様にＩ_ｉも大きくなる。
即ち、入力回路の入力電流Ｉ_ｉの高域成分が強調されることとなるから、非対称ＣＲＤ形２端子回路（Ｃ１・Ｒ１・Ｒ２・Ｄ２）が高域通過濾波特性を呈することとなる。
入力回路の非対称ＣＲＤ形２端子回路（Ｃ１・Ｒ１・Ｒ２・Ｄ１）は、何れの場合も、二値化に必要な周波数成分を通過させ、不必要な周波数成分は除去乃至低減させることが出来る。
【００３９】
第五に、入力回路の調整による、双方向性ＲＤ形２端子回路（Ｄ２・Ｒ３）の動作点の転移について説明する。
入力回路の非対称ＣＲＤ形２端子回路（Ｃ１・Ｒ１・Ｒ２・Ｄ１）のインピーダンスを増加（減少）させるときは、入力電流Ｉ_ｉが減少（増加）する。
入力電流Ｉ_ｉが減少（増加）すると、上掲式（５）〜（６）によって、帰還電流Ｉ_ｆが減少（増加）し、従って双方向性２端子ダイオード回路Ｄ２に分流する電流Ｉ_Ｄ２が減少（増加）し、出力電圧の絶対値｜Ｖ_ｏ｜が減少（増加）する。
その結果、｜Ｖ_ｏ｜を表す曲線が、原点を中心にして時計方向（反時計方向）に回転し、４５度線との交点Ｖ_ｉｃが左方（右方）に移動する。
これを要するに、入力回路の非対称ＣＲＤ形２端子回路（Ｃ１・Ｒ１・Ｒ２・Ｄ１）のインピーダンスの調整は、帰還回路の双方向性ＲＤ形２端子回路（Ｄ２・Ｒ３）の動作点の転移に寄与することが出来る。
【００４０】
この出願の発明の第１の実施の形態の広ダイナミック信号中間処理回路が対数特性を有することは、前述の通りである。その結果、下記の諸作用を奏することが出来る。
（１）振幅が図３のＶ_ｉｃよりも小なる信号を相対的に伸長し、Ｖ_ｉｃよりも大なる信号を相対的に圧縮することが出来る。即ち、圧縮伸長特性を有する。
（２）細バー由来のアナログ信号の振幅が、太バー由来のアナログ信号の振幅に比べて相対的に減少したときは、前者を相対的に伸長させ、後者を相対的に圧縮することが出来る。即ち、分解能比の補正をすることが出来る。
（３）外乱光の重畳によって振幅の大きなアナログ信号が発生したときは、その振幅を相対的に圧縮して、飽和を防止することが出来る。即ち、対外乱光比の補正（外乱光の影響の電気的低減乃至緩和）をすることが出来る。
【００４１】
（４）光の明信号と暗信号の強度の差が大き過ぎ、従って又、光電変換後の強信号と弱信号の振幅の差が大き過ぎるときは、前者を相対的に圧縮し後者を相対的に伸長させて、両者の差を圧縮することが出来る。又、光電変換後の相対的な強信号の振幅と弱信号の振幅とが共に図３のＶ_ｉｐよりも小なるときは、前者を相対的に伸長させ後者を相対的に圧縮することが出来る。即ち、光信号の明暗比（従って電気信号の強弱比）の補正をすることが出来る。
（５）被読取部材（例えばバーコードラベル）のＰＣＳ値が劣化して、スペース由来の信号の振幅とバー由来の信号の振幅との差が縮小したときは、図３のＶ_ｉｐ以下の曲線部分を利用して、前者を相対的に伸長させ、後者を相対的に圧縮することが出来る。即ち、ＰＣＳ値の補正をすることが出来る。
（６）信号パルスの立上り部と立下り部の振幅が、ピーク部の振幅に比べて相対的に減少して、その輪郭がぼやけたときは、前者を相対的に伸長させ、後者を相対的に圧縮することが出来る。即ち、信号パルスの波形整形をすることが出来る。
【００４２】
帰還回路の双方向性ＲＤ形２端子回路（Ｄ２・Ｒ３）による受光パターンの劣化の補償について説明する。
図２の破線ａは、光電変換前においては、前述の通り、走査線上の各点から光センサに到来する各反射散乱光の強さ（即ち受光パターン）を表し、光電変換後においては、入力点ｉにおける電気的アナログ信号Ｖ_ｉを表す。
これに対して、実線ｂは、受光パターンの劣化を回路的に補償した後の信号電圧Ｖ_ｏを表す。
電気的アナログ信号Ｖ_ｉの振幅が、電圧値Ｖ_ｉｃ（図３参照）よりも小なるときは、その振幅を、双方向性ＲＤ形２端子回路（Ｄ２・Ｒ３）によって、相対的に伸長させ、電圧値Ｖ_ｉｃよりも大なるときは、相対的に圧縮する。
換言すれば、走査線の端部近傍由来のアナログ信号については相対的に伸長させ、走査線中心近傍由来のアナログ信号については、相対的に圧縮することが出来る。
即ち、この出願の発明によれば、（例えば照射光源数の削減等による）受光パターンの劣化を、回路的に補償することが出来るのである。
【００４３】
〔第２の実施の形態〕
この出願の発明の第２の実施の形態の広ダイナミック信号中間処理回路について説明する。
第２の実施の形態は、第１の実施の形態におけるオフセット調整回路を、より具体的に規定して成るものである。
図１において、ＶＤＤはオフセット調整用電源、Ｒ５は第５の抵抗、Ｒ４は第４の抵抗、Ｃ３は第３のコンデンサである。
この実施の形態のオフセット調整回路（ＶＤＤ・Ｒ４・Ｒ５・Ｃ３）は、
オフセット調整用電源ＶＤＤと第５の抵抗素子Ｒ５との直列接続によって成る２端子回路（ＶＤＤ・Ｒ５）と、
第４の抵抗素子Ｒ４だけから成る２端子回路と、
第３のコンデンサＣ３だけから成る２端子回路とを、
並列に接続して成るものである。
【００４４】
この出願の発明の理解の便のため、ここで、演算増幅器のオフセット電圧及びオフセット調整回路について説明する。
理想的な演算増幅器では、入力電圧が０Ｖのときは出力電圧も０Ｖであるが、実際の演算増幅器では、入力電圧が０Ｖであっても、出力に若干の電圧が発生することがある。この電圧を「オフセット電圧」という。
「オフセット調整回路」とは、この様なオフセット電圧を無くし、出力端子の電位を０Ｖにする調整回路のことである。
オフセット調整回路は、（ａ）演算増幅器に内蔵されているオフセット調整端子を利用した回路と、（ｂ）演算増幅器自身にオフセット調整端子がない場合の回路とに大別される。（加藤肇外２名著「図解・わかる電子回路」（第４刷）１９９６年１月２２日株式会社講談社発行、第１７１頁参照）。
【００４５】
図１のオフセット調整回路は、前記（ｂ）形式のオフセット調整回路に分類される。
遡って、第１の実施の形態のオフセット調整回路は、前記（ａ）形式のオフセット調整回路を用いて具体化することも出来るし、前記（ｂ）形式のオフセット調整回路を用いて具体化することも出来る。
第２の実施の形態のその余の事項は、第１の実施の形態と同様である。
【００４６】
〔第３の実施の形態〕
この出願の発明の第３の実施の形態の広ダイナミック信号中間処理回路について説明する。
同第３の実施の形態は、前記第１の実施の形態における演算増幅器ＩＣの利得帯域幅積（ＧＢ積）のバラツキを補正するために、当該演算増幅器ＩＣの反転入力端子（−端子）と非反転入力端子（＋端子）との間に、第２のコンデンサＣ２を並列に接続して成るものである。
【００４７】
図４は、同第３の実施の形態の説明図である。
図４において、５Ｂは広ダイナミック信号中間処理回路、ｉはその入力点、ｏはその出力点、ＩＣは演算増幅器、Ｃ１、Ｃ２、Ｃ３は第１、第２、第３のコンデンサ、Ｒ１〜Ｒ５は第１〜第５の抵抗、Ｄ１は順方向ダイオード、Ｄ２は双方向性２端子ダイオード回路、ＶＤＤはオフセット調整用電源である。
【００４８】
演算増幅器ＩＣの反転入力端子（−端子）と非反転入力端子（＋端子）との間に、第２のコンデンサＣ２を新たに接続するときは、当該第２のコンデンサＣ２が高域成分程より多くバイパスすることと成るから、利得Ｇ及び帯域幅Ｂを共に減少させ、従って又、利得帯域幅積（ＧＢ積）を減少させることと成る。
又、両入力端子間に第２のコンデンサＣ２が既に接続されているときに、当該第２のコンデンサＣ２の容量を増加又は減少させるときは、利得帯域幅積（ＧＢ積）を減少又は増加させることと成る。
【００４９】
これによれば、低コストの演算増幅器にありがちな、利得帯域幅積（ＧＢ積）のバラツキを補正することが可能となるから、その様な演算増幅器をも広ダイナミック信号中間処理回路に用いることが可能となる。
従って、この実施の形態によれば、広ダイナミック信号中間処理回路のコストを低減させることが出来る。
【００５０】
〔実測波形の説明〕
図１の広ダイナミック信号処理回路における入出力波形についてのオッシロスコープによる実測結果について説明する。
図６において、ＣＨ２は、通常照明灯下で、ＰＣＳ値０．４５のバーコードラベルをＣＣＤによって電子的に走査したときに、当該ＣＣＤから出力された電圧原波形、ＣＨ１は、図１の広ダイナミック信号処理回路５による処理後の電圧波形である。（因みに、通常照明灯下の照度は、百ルクスオーダーであり、ＰＣＳ値０．４５は、かなり劣化した値である）。
処理前の電圧原波形ＣＨ２についての基準電位（０電位）は、画面の左側外方上部に符号「２」を以って図示され、処理後の電圧波形ＣＨ１についての基準電位（０電位）は、画面の左側外方下部に符号「１」を以って図示されている。
又、処理前の電圧原波形ＣＨ２の単位は、一升（ひとます）が２０ｍＶであり、処理後の電圧波形ＣＨ１の単位は、一升が１．００Ｖである。
そして、下向きのピークが白バーに、上向きのピークが黒バーに対応する。図７以下においても同様である。
【００５１】
図６によれば、例えば処理前の電圧原波形ＣＨ２の最左方の位置▲１▼の山と谷の間の振幅差は約１７．６ｍＶであり、同じ位置の処理後の電圧波形ＣＨ１の山と谷の間の振幅差は約１．２Ｖであるから、後者の振幅差（約１２００ｍＶ）は、前者の振幅差（約１７．６ｍＶ）の約６８倍に拡大されている。
対するに、処理前の電圧原波形ＣＨ２の央部よりやや右寄りの位置▲２▼の山と谷の間の振幅差は約２２．４ｍＶであり、同じ位置の処理後の電圧波形ＣＨ１の山と谷の間の振幅差は約０．６７２Ｖであるから、後者の振幅差（約６７２Ｖｍ）は、前者の振幅差（約２２．４ｍＶ）の約３０倍に拡大されている。
これによって、両ピーク間の振幅差は、バーコードシンボルの端部においてより大きく伸長されていることが解る。
【００５２】
図７において、ＣＨ２は、外乱光による照度が５０００ルクスの下で、ＰＣＳ値が０．４５のバーコードラベルをＣＣＤによって電子的に走査したときに、当該ＣＣＤから出力された電圧原波形、ＣＨ１は、図１の広ダイナミック信号処理回路５による処理後の電圧波形である。
図７によれば、両ピーク間の振幅差が、端部において非常に大きく伸長されることが解る。
【００５３】
図８において、ＣＨ２は、通常室内照明灯下で、ＰＣＳ値が０．４５のバーコードラベルをＣＣＣによって電子的に走査したときに、当該ＣＣＤから出力された電圧原波形、ＣＨ１は、図１の広ダイナミック信号処理回路５による処理後の電圧波形である。
図８によれば、両ピーク間の振幅差が、端部においてより大きく伸長されることが解る。
【００５４】
図９において、ＣＨ２は、通常室内照明灯下で、白紙をＣＣＣＤによって電子的に走査したときに、当該ＣＣＤから出力された電圧原波形、ＣＨ１は、図１の広ダイナミック信号処理回路５による処理後の電圧波形である。
図９によれば、ＣＨ１では、端部由来の信号が相対的に伸長されていること、又、クロックノイズの除去されていることが解る。
【００５５】
図１０において、ＣＨ２は、外乱光下で白紙をＣＣＤによって電子的に走査したときに、当該ＣＣＤから出力された電圧原波形、ＣＨ１は、図１の広ダイナミック信号処理回路５による処理後の電圧波形である。
図１０によれば、ＣＨ１では、端部由来の信号が相対的に大きく伸長されていること、又、クロックノイズの除去されていることが解る。
なお、図１のローパスフィルタ（例えばＣＲ形低域通過濾波器）５Ａと図３の広ダイナミック信号中間処理回路５Ｂとを縦続接続して成る広ダイナミック信号処理回路の入出力波形の実測値についても同様である。
【００５６】
〔第４の実施の形態〕
この出願の発明の第４の実施の形態を成す広ダイナミック信号処理回路について説明する。
同第４の実施の形態は、光学的パターン読取装置の光センサ若しくはラインイメージセンサから到来する電気的アナログ信号を、電気的二値信号に変換するための、広ダイナミック信号処理回路である。
【００５７】
図５の破線部分は、同第４の実施の形態の説明図である。
図５の破線部分において、５Ａはローパスフィルタ、例えばＣＲ形低域通過濾波器、５Ｂは前記第１の実施の形態の広ダイナミック信号中間処理回路、５Ｃはリニアアンプ（リニア増幅器）、比較回路、５Ｅは広帯域広ダイナミックレンジ・スライス信号発生回路である。
ＣＲ形低域通過濾波器５Ａの細部は、例えば図１の左半部の通りであって、前記特開２０００−３３２９５７号公報記載の回路と同様である。
比較回路５Ｄと広帯域広ダイナミックレンジ・スライス５Ｅとは、共同して、ディジタイザを構成する。これには符号（５Ｄ・５Ｅ）を当てる。
【００５８】
ＣＲ形低域通過濾波器５Ａの後段には、広ダイナミック信号中間処理回路５Ｂが接続される。
広ダイナミック信号中間理回路５Ｂの後段には、リニア増幅器５Ｃが接続される。
リニア増幅器５Ｃの後段には、ディジタイザ（５Ｄ・５Ｅ）が接続される。
即ち、リニア増幅器５Ｃの第１の出力端子には比較回路５Ｄの第１の入力端子が接続され、
リニア増幅器５Ｃの第２の出力端子には広帯域広ダイナミックレンジ・スライス信号発生回路５Ｅの入力端子が接続され、
広帯域広ダイナミックレンジ・スライス信号発生回路５Ｅの出力端子には比較回路５Ｄの第２の入力端子が接続される。
【００５９】
第４の実施の形態の動作について説明する。
ＣＲ形低域通過濾波器５Ａは、電気的アナログ信号に重畳しているクロックノイズを、除去若しくは低減する。
広ダイナミック信号中間処理回路５Ｂは、外乱光の影響の電気的低減乃至緩和、分解能比の向上、波形整形、演算増幅器ＩＣの利得帯域幅積（ＧＢ積）の補正及び同相ノイズの低減に加えて、受光パターンの劣化の補償及び／又は外乱光下の受光パターンの補正をなす。
リニア増幅器５Ｃは、広ダイナミック信号中間処理回路５Ｂの出力信号を増幅して、ディジタイザ５Ｄ・５Ｅによる二値化処理に適合した振幅の出力信号に変換する。
ディジタイザ５Ｄ・５Ｅは、その出力端子から、電気的二値信号を出力する。
【００６０】
〔第５の実施の形態〕
この出願の発明の第５の実施の形態を成す光学的パターン読取装置について説明する。
図５の全体は、同第５の実施の形態の説明図である。
図５において、１は光照射手段、２は被読取部材（例えばバーコードラベル）、３は集光光学系、４はラインイメージセンサ、５は広ダイナミック信号処理回路（即ち前記第１の実施の形態の広ダイナミック信号処理回路と同じもの）である。
【００６１】
第５の実施の形態の動作について説明する。
光照射手段１は、被読取部材２に記録された光学的パターンを照射する。
集光光学系３は、上記光学的パターンから到来する反射光を集光する。
ラインイメージセンサ４は、集光された反射光を電気的アナログ信号に光電変換する。
広ダイナミック信号処理回路５は、外乱光による妨害、分解能比の低下、ＰＣＳ値の劣化の補正に加えて、走査線端部に係る受光パターンの劣化があるときでも、上記電気的アナログ信号を正しく電気的二値信号に変換することが出来る。
そのため、光照射手段１の光源の個数を削減することが出来る。
極論を言えば、同光源の個数を唯１個にすることも出来る。
【００６２】
【発明の効果】
この出願の発明は、以上の様に構成したから、下記（ａ）〜（ｍ）の通り、顕著な効果を奏することが出来る。
（ａ）単一回路の多機能化を実現することが出来る。
（ｂ）更なる広ダイナミック化を実現することが出来る。例えば、数十μＶの微小電圧から数百ｍＶまでを変化域とする入力信号を、数百ｍＶから１Ｖ位までを変化域とする通常の信号に増幅することが出来る。又、一般ダイオードの対数特性の限界点は、１０^−６Ａ（１０のマイナス６乗アンペア）程度であるが、この出願の発明による対数形電流／電圧変換器は、１０^−１２Ａ（１０のマイナス１２乗アンペア）領域まで動作することが出来る。
（ｃ）更なる低電圧化、低電力消費化が達成される。
（ｄ）高度なＰＣＳ値補正を実現することが出来る。例えば、ＰＣＳ値０．０３位（人間の目では微（かす）かに識別出来る程度）の信号を補正して、０．３位に高めることが出来る。（将来的には、デバイスの改善により、ＰＣＳ値０．０１位の信号の処理も可能である）。
【００６３】
（ｅ）多機能化の故に、回路段数が減少し、回路規模が縮小する。
（ｆ）同じく多機能化の故に、同時且つリアルタイム制御が達成される。
（ｇ）同じく多機能化の故に、部品点数が減少する。
（ｈ）部品点数減少の故に、回路の無調整化が達成される。
（ｌ）同じく部品点数減少の故に、人的工数が減少する。
（ｊ）同じく部品点数減少の故に、回路の信頼性が向上する。
（ｋ）部品点数・人的工数減少の故に、コストダウンが実現される。
（ｌ）光センサ出力の信号処理に応用した場合、受光パターン補正、分解能比補正、対外乱光比補正、光学的補正、光信号コントラスト比補正等々の補正を、リアルタイムで、同時的に行うことが出来る。
（ｍ）光学的正反射による波形の変化率を低減する。
【図面の簡単な説明】
【図１】この出願の発明の第１〜２の実施の形態の広ダイナミック信号中間処理回路の説明図である。
【図２】受光パターンの劣化による入力電圧Ｖ_ｉの劣化の態様、並びにこの出願の発明の広ダイナミック信号中間処理回路の圧縮伸長特性による受光パターンの劣化の補償についての説明図である。
【図３】帰還回路の双方向性ＲＤ形２端子ダイオード回路（Ｄ２・Ｒ３）による圧縮伸長特性の説明図である。
【図４】この出願の発明の第３の実施の形態の広ダイナミック信号中間処理回路の説明図である。
【図５】この出願の発明の第４の実施の形態の広ダイナミック信号処理回路、並びに第５の実施の形態の光学的パターン読取装置の説明図である。
【図６】通常室内照明下でＣＣＤから出力された電圧原波形のオッシロスコープによる実測値、及びこの出願の発明の広ダイナック信号処理回路による処理後の電圧波形の実測値を示す拡大図である。
【図７】約５０００ルクスの外乱光下でＣＣＤから出力された電圧原波形のオッシロスコープによる実測値、及びこの出願の発明の回路による対外乱光補正後の波形信号の実測値を示す図である。
【図８】通常室内照明下でＣＣＤから出力された電圧原波形のオッシロスコープによる実測値、及びこの出願の発明の広ダイナック信号処理回路による処理後の電圧波形の実測値を示す図である。
【図９】通常室内照明下の白紙由来の受光パターンに対応する、ＣＣＤからの出力電圧原波形のオッシロスコープによる実測値、及びこの出願の発明の広ダイナック信号処理回路による処理後の電圧波形の実測値を示す図である。
【図１０】約５０００ルクスの外乱光下の白紙由来の受光パターンに対応する、ＣＣＤからの出力電圧原波形のオッシロスコープによる実測値、及びこの出願の発明の広ダイナック信号処理回路による処理後の電圧波形の実測値を示す図である。
【図１１】従来の第一の対数変換回路の説明図である。
【図１２】従来の第二の対数変換回路の説明図である。
【符号の説明】
１光照射手段
２被読取部材（例えばバーコードラベル）
３集光光学系
４ラインイメージセンサ
５広ダイナミック信号処理回路
５Ａローパスフィルタ（例えばＣＲ形低域通過濾波器）
５Ｂ広ダイナミック信号中間処理回路
５Ｃリニアアンプ（リニア増幅器）
５Ｄ比較回路
５Ｅ広帯域広ダイナミックレンジ・スライス信号発生回路
ＩＣ演算増幅器
ｃ交点
ｉ入力点
ｏ出力点
ｐ平行点（対数曲線の接線が４５度線と平行に成る点）
Ｖ_ｉ入力電圧
Ｖ_ｏ出力電圧
Ｖ_ｉｃ交点ｃの横軸座標
Ｖ_ｉｐ平行点ｐの横軸座標[0001]
BACKGROUND OF THE INVENTION
The invention of this application relates to a wide dynamic signal intermediate processing circuit that converts a signal arriving from a sensor into a signal suitable for the digitizer, between the sensor and the digitizer.
In particular, between the sensor and the digitizer, it has multiple functions such as amplification of the signal coming from the sensor, expansion of the weak signal, compression of the relatively strong signal, waveform shaping of the signal pulse, and noise removal. The present invention relates to a wide dynamic signal intermediate processing circuit having a single and minimum number of stages.
[0002]
[Prior art]
In a conventional signal processing circuit that is between an optical sensor and a digitizer and converts a signal from the optical sensor into a signal that is compatible with the digitizer, in general, signal amplification, signal compression / expansion, Each unit function such as signal pulse waveform shaping and noise removal is shared by separate single function circuits.
For example, when converting an electrical analog signal obtained by photoelectrically converting a light / dark signal coming from a bar code with an optical sensor (such as a pin photodiode or CCD) into an electrical binary signal (on / off signal) using a digitizer A plurality of signal processes such as the following (1) to (8) are performed between the optical sensor and the digitizer.
(1) Amplify the amplitude value of the electrical analog signal output from the optical sensor to an amplitude value suitable for the digitizer.
(2) Compress / decompress electrical analog signals. For example, an input signal having a change range from a very small voltage of several tens of μV to several hundred mV is converted into a voltage level having a change range of several hundred mV to IV.
(3) Correct the resolution ratio (resolution ratio).
(4) Correct the disturbance light ratio,
(5) correcting the light / dark ratio of the optical signal (and thus the strength ratio of the electrical signal),
(6) Correct the PCS (print contrast signal) value.
(7) Shaping the signal pulse waveform,
(8) The clock noise superimposed on the electrical analog signal from the CCD is removed or reduced.
(9) Remove or reduce constant frequency noise originating from indoor lighting.
These processing functions are usually shared by separate single function circuits.
[0003]
Here, the resolution ratio is {(analog signal amplitude from a thin bar) / (analog signal amplitude from a thick bar)} × 100 (%). Conventionally, the lower limit of the readable resolution ratio was about 10% (see JP 7-210620, column 7, lines 5-9). Conversion by a conventional digitizer became difficult when the analog signal amplitude originating from a fine bar fell below 10% of the analog signal amplitude originating from a thick bar.
The disturbance light ratio is (intensity of disturbance light) / (intensity of irradiation light).
The PCS (print contrast signal) value is [{RL (space reflectance) −RD (bar reflectance)} / RL (space reflectance)]. The PCS value of the bar code label is usually about 0.9 (90%), and the lower limit of the PCS value that can be read is about 0.3 (30%).
[0004]
On the other hand, in the field of nonlinear arithmetic circuits, a “logarithmic conversion circuit” shown in FIG. 12 has been proposed (February 28, 1988, published by the Institute of Electrical Engineers of Japan, “New Edition Electrical Engineering Handbook” (first edition) No. 431. Page right column, line 10 to page 432, left column end line, and FIG. 72 (b)).
This “logarithmic conversion circuit” is formed by connecting one resistance element to the inverting input terminal (− terminal) of an operational amplifier and one nonlinear element, for example, a silicon diode element, to the negative feedback loop.
[0005]
However, the actual silicon diode is turned on only after the forward voltage becomes 0.6 V or more (the germanium diode is turned on when the forward voltage is 0.2 V (or 0.2 V). 3V) or more.) (See "New Edition Electrical Engineering Handbook", page 432, left column below, lines 9-7).
Therefore, it is impossible to operate the “logarithmic conversion circuit” in a minute voltage region (for example, several tens of μV).
(That is, wide dynamic signal processing cannot be expected.)
Incidentally, the above-mentioned critical voltage of 0.6 V is related to the atomic structure of silicon, and it is impossible to further lower it (January 22, 1996, published by Kodansha Co., Ltd., 2 works by Kato Sogai) “Illustrated and understandable electronic circuit” (4th printing, page 119, lines 10 to 11).
[0006]
Therefore, the inventor of this application first made an invention called “wide dynamic signal intermediate processing circuit” to solve the above-mentioned problems (see Japanese Patent Laid-Open No. 2000-332,957).
And this time, with the aim of meeting the social demand for further cost reduction of CCD scanners, the development concept of reducing the number of light emitting elements (LEDs) of the light irradiation means to one, for example, was formed. However, as a result of actually making a prototype, the intensity of reflected scattered light returning to the optical sensor from each point on the label (read member), that is, the intensity of incident light on the optical sensor is shown in FIG. As indicated by the broken line a in FIG. 2, it has been found that it depends on each point on the label and is extremely deteriorated in the vicinity of the end.
[0007]
The horizontal axis (X axis) is the spatial axis (a set of points on the scanning line) before photoelectric conversion, and the zero point is the scanning line center. After photoelectric conversion, it becomes the time axis.
The vertical axis (Y axis) serves as a light receiving axis before photoelectric conversion, and serves as a voltage axis after photoelectric conversion.
A broken line a is a light reception curve before photoelectric conversion, and represents the intensity of each reflected scattered light arriving at the optical sensor from each point on the scanning line. After photoelectric conversion, the signal voltage curve V on the time axis_iIt becomes.
According to the broken line a, the light arriving from each point on the scanning line is the strongest at the scanning line center 0 and the weakest at the scanning line end, that is, the received light intensity becomes extreme as the scanning point approaches the end. It is clear that it deteriorates.
The electrical analog signal V derived from the light receiving pattern thus deteriorated_iIt has been found that correctly binarizing is not easy even with the previous invention. (The solid line b will be described later).
[0008]
[Problems of the prior art]
First, the conventional signal processing circuit consists of a chain of many single function circuits. In other words, a signal consisting of a single or minimum number of stages with some of each unit function, such as general signal amplification, signal compression and decompression, signal pulse waveform shaping, and noise removal, etc. The intermediate processing circuit has not been proposed or used.
Secondly, some optical sensors and sound sensors have a current that changes over a wide range from a very weak level (less than 1 μA) to a normal level depending on the state of the monitoring target or in response to changes in monitoring conditions. Although a voltage signal can be output, it has been difficult to process such a wide dynamic current or voltage signal in a wide dynamic manner by a conventional signal processing circuit.
That is, the lower limit point of the logarithmic characteristic of the logarithmic amplifier in the conventional signal processing circuit is 1 μA (10^-6For example, when the amplification degree of the front amplifier at the rear stage of the sensor is set so as to match the amplification of the normal level signal, the signal in the signal is insufficient due to insufficient amplification of the very weak level signal (less than 1 μA). In contrast, when the amplification of the front amplifier is set so as to match the amplification of the very weak level signal (that is, the amplification is increased extremely), the logarithmic characteristics of the logarithmic amplifier (and Since the amplification characteristics of the remaining amplifiers are saturated with the normal level signal, the information in the signal disappears or becomes unreadable.
[0009]
Third, in the conventional signal processing circuit, when trying to avoid such saturation as much as possible, the upper limit value of the voltage range of the circuit, and thus the power supply voltage, must be increased. Therefore, with the conventional signal processing circuit, it is no longer possible to effectively respond to social trends and social needs such as low voltage and low power consumption of the circuit. .
Fourth, it has been difficult to achieve a high degree of PCS value correction by a conventional signal processing circuit. For example, if the PCS value drops below 0.3 (30%) due to label contamination, discoloration, print quality degradation, or character density dilution for special purposes, binarization by the digitizer is performed. Processing became difficult.
Fifth, since the conventional signal processing circuit is composed of a chain of single function circuits as described above, it is difficult to reduce the number of circuit stages and the number of parts, and therefore it is difficult to further reduce costs. .
Sixth, with a conventional logarithmic conversion circuit (see the above-mentioned "New Edition Electrical Engineering Handbook", page 431, right column, line 10 to page 432, left column, and FIG. 72 (b)), CCD It was impossible to process a minute voltage output (eg, several tens of μV) from
[0010]
Seventh, if the number of light emitting elements of the light irradiation means is reduced to meet the social demand for further cost reduction of the wide dynamic signal intermediate processing circuit, the reflected scattered light coming from the end of the label (read member) 2 is extremely deteriorated as indicated by the broken line a in FIG. 2, and therefore, it is possible to accurately binarize the electrical analog signal derived from the reflected scattered light coming from the vicinity of the end of the label. However, it was difficult.
These problems can also occur in laser scanners.
Eighth, gain bandwidth products (commonly called GB products) of commercially available operational amplifiers used in wide dynamic signal intermediate processing circuits often vary. The gain bandwidth product of low cost operational amplifiers is particularly true.
[0011]
OBJECT OF THE INVENTION
Therefore, the first object of the invention of this application is between the sensor and the digitizer, and it amplifies the signal from the sensor, decompresses the weak signal, compresses the relatively strong signal, and shapes the waveform of the signal pulse. Another object of the present invention is to provide a wide dynamic signal intermediate processing circuit having as many functions as possible, such as noise removal, and having a single or minimum number of stages.
The second object of the invention of this application is to ignore a wide dynamic current or voltage signal that varies widely from a very weak level (less than 1 μA) to a normal level, and to ignore the information in the signal due to insufficient extension of the very weak level signal. Another object of the present invention is to provide a wide dynamic signal intermediate processing circuit capable of performing wide dynamic processing without oversight or discarding or disappearance of information in the signal due to normal level signal saturation.
[0012]
The third object of the invention of this application is to provide a wide dynamic signal intermediate processing circuit capable of processing a wide dynamic signal broadly as described above, and realizing low voltage and low power consumption of the circuit. It is to provide.
A fourth object of the invention of this application is to provide a wide dynamic signal intermediate processing circuit capable of performing high-precision PCS value correction. For example, the PCS value is about 0.03 (small (in the human eye ( A wide dynamic signal intermediate processing circuit capable of correcting the signal to such an extent that it can be discriminated to a subtle level, and to increase it to 0.3. In combination with the improvement of the diode, it is to provide a wide dynamic signal intermediate processing circuit capable of processing a signal having a PCS value of about 0.01.
The fifth object of the invention of this application is to achieve a reduction in the number of circuit stages and a reduction in the number of parts, thereby saving man-hours, improving circuit reliability, and eliminating circuit adjustment. Another object of the present invention is to provide a wide dynamic signal intermediate processing circuit that achieves further cost reduction.
[0013]
The sixth object of the invention of this application is to convert the output signal of the optical sensor into a signal suitable for the digitizer, such as resolution ratio correction, disturbance light ratio correction, optical signal contrast correction, optical signal contrast ratio correction, etc. It is an object of the present invention to provide a wide dynamic signal intermediate processing circuit capable of executing various corrections simultaneously and in real time.
The seventh object of the invention of this application is to electrically compensate for the deterioration of the light receiving pattern from the bar code label (read member), and therefore when the electrical analog signal is deteriorated, An object of the present invention is to provide a wide dynamic signal intermediate processing circuit that enables an accurate binarization operation in a digitizer.
The eighth object of the invention of this application is to make it possible to correct variations in gain bandwidth products (commonly referred to as GB products) of operational amplifiers used in wide dynamic signal intermediate processing circuits without increasing the number of stages and cost. It is to provide a dynamic signal intermediate processing circuit.
A ninth object of the invention of this application is to provide an optical pattern reading apparatus using the wide dynamic signal intermediate processing circuit.
[0014]
[Means for achieving the objectives]
In order to solve the above problems and achieve the above objects,
The wide dynamic signal intermediate processing circuit of the first embodiment of the invention of this application is:
A wide dynamic signal intermediate processing circuit for converting an electrical analog signal coming from an optical sensor or line image sensor of an optical pattern reader into a signal suitable for a digitizer,
Input point i and output point o;
One operational amplifier IC;
An asymmetric CRD type two-terminal circuit (C1, R1, R2, D1) inserted between the input point (i) and the inverting input terminal (− terminal) of the operational amplifier IC;
A bidirectional RD type two-terminal circuit (D2 / R3) inserted in the negative feedback circuit of the operational amplifier IC;
An offset adjustment circuit connected to the non-inverting input terminal (+ terminal) of the operational amplifier IC;
Containing
The bidirectional RD type two-terminal circuit (D2 / R3) is used to change the operating point of the bidirectional two-terminal diode circuit D2 and the bidirectional two-terminal diode circuit D2 for compressing and expanding signals. A third resistance element R3 connected in parallel to the circuit D2,
The asymmetric CRD type two-terminal circuit (C1, R1, R2, D1) includes a first capacitor C1, a first resistor R1, and an asymmetric RD type two-terminal circuit (R2, D1). The RD type two-terminal circuit (R2 · D1) includes a series connection of a second resistor R2 and a forward diode D1, and one end of the first capacitor C1 is connected to the input point (i). One end of the resistor R1 is connected to the other end of the first capacitor C1, and the other end of the resistor R1 is connected to the inverting input terminal (− terminal) of the operational amplifier IC, and the asymmetric RD type two-terminal circuit (R2). D1) is connected in parallel with the first resistor R1 or in parallel with the entire first capacitor C1 and the first resistor R1 to enhance the high frequency signal. Consisting of
Is.
[0015]
The wide dynamic signal intermediate processing circuit according to the second aspect of the invention of this application is:
The wide dynamic signal intermediate processing circuit according to the first aspect, and
The offset adjustment circuit includes a two-terminal circuit formed by connecting an offset adjustment power supply VDD and a fifth resistor element R5 in series, a two-terminal circuit including only a fourth resistor element R4, and a third capacitor C3 alone. A two-terminal circuit formed by being connected in parallel,
Is.
[0016]
The wide dynamic signal intermediate processing circuit forming the third aspect of the invention of this application is:
The wide dynamic signal intermediate processing circuit according to the first aspect, and
In order to correct the variation in the gain bandwidth product (GB product) of the operational amplifier IC, a second signal is input between the inverting input terminal (− terminal) and the non-inverting input terminal (+ terminal) of the operational amplifier IC. Capacitor C2 is connected in parallel.
Is.
[0017]
The wide dynamic signal processing circuit forming the fourth aspect of the invention of this application is:
A wide dynamic signal processing circuit for converting an electrical analog signal coming from an optical sensor or line image sensor of an optical pattern reader into an electrical binary signal,
CR type low-pass filter 5A,
A wide dynamic signal intermediate processing circuit 5B of the first form;
A linear amplifier 5C;
Digitizer (5D / 5E),
Containing
A wide dynamic signal intermediate processing circuit 5B is connected to the subsequent stage of the CR type low-pass filter 5A,
A linear amplifier 5C is connected to the subsequent stage of the wide dynamic signal intermediate circuit 5B.
The first input terminal of the comparison circuit 5D is connected to the first output terminal of the linear amplifier 5C.
The second output terminal of the linear amplifier 5C is connected to the input terminal of the broadband wide dynamic range / slice signal generation circuit 5E,
The second input terminal of the comparison circuit 5D is connected to the output terminal of the broadband wide dynamic range / slice signal generation circuit 5E,
Therefore, the CR-type low-pass filter 5A removes or reduces the clock noise superimposed on the electrical analog signal,
The wide dynamic signal intermediate processing circuit 5B is capable of electrically reducing or mitigating the influence of disturbance light, improving the resolution ratio, shaping the waveform, correcting the gain / bandwidth product of the operational amplifier IC, and reducing the common-mode noise. Compensation of deterioration of the light and / or correction of the light receiving pattern under ambient light,
The linear amplifier 5C amplifies the output signal of the wide dynamic signal intermediate processing circuit 5B and converts it into an output signal having an amplitude suitable for binarization processing by the digitizer (5D · 5E),
The digitizer (5D / 5E) outputs an electrical binary signal from its output terminal.
It is what I did.
[0018]
An optical pattern reader according to a fifth aspect of the invention of this application is:
Light irradiation means 1;
A condensing optical system 3, a line image sensor 4, and
A wide dynamic signal processing circuit 5 according to claim 4;
Containing
An optical pattern reader,
The light irradiation means 1 irradiates the optical pattern recorded on the member 2 to be read,
The condensing optical system 3 condenses the reflected light coming from the optical pattern,
The line image sensor 4 photoelectrically converts the collected reflected light into an electrical analog signal,
The wide dynamic signal processing circuit 5 correctly converts the electrical analog signal into an electrical binary signal even when the received light pattern is deteriorated in addition to disturbance due to disturbance light, a reduction in resolution ratio, and PCS value deterioration. You can,
It is what I did.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
[First Embodiment]
The wide dynamic signal intermediate processing circuit according to the first embodiment of the present invention will be described.
1B of FIG. 1 is an explanatory diagram of the first embodiment.
In FIG. 1, 5B is a wide dynamic signal intermediate processing circuit, i is an input point thereof, o is an output point thereof, IC is an operational amplifier, C1 and C3 are first and third capacitors, and R1 to R5 are first to first capacitors. 5, D1 is a forward diode, D2 is a bidirectional two-terminal diode circuit, and VDD is a power supply for offset adjustment.
In the specification of this application, for simplicity, a circuit between the input point i and the non-inverting terminal (− terminal) of the operational amplifier IC is defined as an input circuit, and between the non-inverting terminal (− terminal) and the output point O. The circuit is called a feedback circuit.
[0020]
One end of the first capacitor C1 is connected to the input point i as shown, one end of the first resistor R1 is connected to the other end of the first capacitor C1 as shown, and the other end is connected to the operational amplifier IC. Is connected to the inverting input terminal (− terminal). A circuit including the first capacitor C1 and the first resistor R1 in series exhibits high-pass characteristics.
The second resistor R2 and the forward diode D1 are connected in series, and together form an asymmetric RD type two-terminal circuit (R2 · D1).
Here, the term “RD type” is a term introduced in the specification of this application based on an analogy with “CR type” and “LC type” well known to circuit engineers, and is a resistance ( R) and a diode (D). The same applies to the “CRD type” described later.
The symbol string “(•)” is used when two elements (for example, R2 and D1) are integrally coupled to form a group of circuits. The same applies to the following.
[0021]
The first capacitor C1, the first resistor R1, and the asymmetric RD type two terminal circuit (R2 · D1) are different from the asymmetric RD type two terminal circuit (R2 · D1) in the first resistor R1 as shown in the figure. In parallel, they are connected in parallel to form an asymmetric CRD type two-terminal circuit (C1, R1, R2, D1).
Alternatively, the asymmetric RD type two-terminal circuit (R2 · D1) is connected in parallel to the entire CR type series two-terminal circuit (C1 · R1) including the first capacitor C1 and the first resistor R1. And asymmetric CRD type two-terminal circuit (C1, R1, R2, D1).
The values of the first capacitor C1, the first resistor R1, and the second resistor R2 contribute to the determination of the bias current of the forward diode D1, and contribute to the determination of the operating point of the active region.
[0022]
The asymmetric CRD type two-terminal circuit (C1, R1, R2, D1) becomes a high-pass filter (HPF) and determines a frequency component necessary for binarization. When the asymmetric RD type two-terminal circuit (R2 · D1) is connected in parallel to the first resistor R1 as shown in FIG. 1, for example, when the second resistor R2 is adjusted in a smaller direction, the capacitance component Is relatively increased, whereby the high-frequency signal component in the output of the asymmetric CRD type two-terminal circuit (C1, R1, R2, D1) is relatively emphasized. Further, when the asymmetric RD type two-terminal circuit (R2 · D1) is connected in parallel with the entire CR type series two-terminal circuit (C1 · R1), for example, the second resistor R2 is increased in the direction of increasing. When the adjustment is performed, the capacitance component is relatively increased, and the high frequency signal component is relatively emphasized.
The asymmetric CRD type two-terminal circuit (C1, R1, R2, D1) is inserted between the input point i and the inverting input terminal (− terminal) of the operational amplifier IC.
The symbol string (...) Represents that four elements (for example, C1, R1, R2, and D1) are integrally coupled to form a group of circuits. The same applies when the number of symbols “•” is two.
[0023]
The bidirectional two-terminal diode circuit D2 is formed by connecting two diodes in antiparallel as shown in the figure. The diode characteristic required by the invention of this application is expressed by the following formula (1) or (1 ′).
I = Is {exp (V / a) -1} (1)
V = allog {(I / Is) +1} (1 ′)
Here, V is a voltage between terminals, I is a current, and Is is a reverse saturation current. Also, a = kT / q (26 millivolts at room temperature), k is Boltzmann's constant, T is absolute temperature, and q is electronic charge (Electronic Information Communication Handbook Volume 1 edited by the Institute of Electronics, Information and Communication Engineers, Showa (March 30, 63, issued by Ohm Co., Ltd., page 761, right column, lines 10-30, and page 360, right column, bottom row, see lines 7-5)
However, the characteristic of the above equation (1) cannot be realized with a normal silicon diode or germanium diode as described above.
This characteristic is realized by, for example, a Schottky diode manufactured by a certain manufacturing company.
[0024]
The bidirectional two-terminal diode circuit D2 is an important element related to all operations of the multi-function processing, but unfortunately, individual diodes are different from each other because their active region curves and cutoff points do not match. ing. Therefore, a diode having desired characteristics must be selected and the desired characteristics must be realized in terms of circuitry.
The forward diode D1 and the bidirectional two-terminal diode circuit D2 are preferably diode elements in the same chip. Thereby, the forward diode D1 can perform temperature compensation of the bidirectional two-terminal diode circuit D2. In addition, desired exponential characteristics approximate to each other can be obtained.
The third resistor R3 is for transferring the operating point of the bidirectional two-terminal diode circuit D2, but its value varies depending on the use. (In some cases, it does not prevent the value from becoming infinite).
[0025]
The bidirectional two-terminal diode circuit D2 and the third resistor R3 are connected in parallel to each other to form a bidirectional RD type two-terminal circuit (D2 · R3).
The bidirectional two-terminal diode circuit D2 is a circuit for relatively compressing a signal having a relatively large amplitude and relatively expanding a signal having a relatively small amplitude.
The third resistance element R3 is for changing the operating point of the bidirectional two-terminal diode circuit D2 by adjusting its value.
The bidirectional RD type two-terminal circuit (D2 / R3) is inserted into the negative feedback circuit of the operational amplifier IC.
The offset adjustment circuit is connected to the non-inverting input terminal (+ terminal) of the operational amplifier IC.
[0026]
The operation of the first embodiment will be described.
The clock noise superimposed on the input analog signal in FIG. 1 is removed or reduced by the CR low-pass filter 5A in the previous stage.
The input analog signal from which the clock noise is removed or reduced is input to the asymmetric CRD type two-terminal circuit (C1, R1, R2, D2) from the input point i in FIG.
Since the potential of the non-inverting terminal (+ terminal) of the operational amplifier IC is zero by definition, the input current I at the input point i is_iIs the input voltage V_iAnd an asymmetric CRD type two-terminal circuit (C1, R1, R2, D1).
[0027]
That is, the current flowing through the resistor R1 in FIG._R1The current flowing through the forward diode D1 is expressed as I_DlWhen the differential operator is s, the following equations (2) to (4) are established for the asymmetric CRD type two-terminal circuit (C1, R1, R2, D2).

Where the current I_iAnd I_R1, I_D1The signs of are positive when they flow to the right in FIG.
[0028]
When the asymmetric RD type two-terminal circuit (R2 · D1) is connected in parallel to the entire CR type two-terminal circuit (C1 · R1), the following equations (2 ′) to (4 ′) ) Holds.

Where the current I_R1′ And I_D1The sign of 'is positive when they flow to the right in FIG.
[0029]
The feedback current of the feedback circuit is I_fAssuming that the sign is positive when the current is rightward, by definition, the current from the non-inverting terminal (− terminal) through the operational amplifier IC to the inverting terminal (+ terminal) is zero. The following equation (5) is established.
I_f= I_i・・・・・・・・・・・・・・・・（5）
The current flowing through the bidirectional two-terminal diode circuit D2 is expressed as I_D2, The current flowing through the third resistor R3 is I_R3Then, the following expressions (7) to (9) are established.
I_f= I_D2+ I_R3・・・・・・・・・・・（6）
V_o= -Alog {(I_D2/ Is) +1} · (7)
V_o= -I_R3R3 (8)
Where the current I_f, I_D2, I_R3The signs of are positive when they flow to the right in FIG. (The symbol “-” is attached to the right side of the above equations (7) to (8)._oThe direction of the feedback current I_fThis is because the direction is opposite. )
[0030]
Since the above equations (2) to (4), (2 ') to (4'), and (5) to (8) include transcendental functions, in general, analytical solutions cannot be obtained.
However, if necessary, an approximate solution of the input / output characteristics can be obtained by numerical calculation, and the input / output characteristics can be roughly grasped by measuring the waveform.
In addition, the input / output characteristics of the circuit can be known by qualitative consideration of the above equations.
[0031]
Hereinafter, the qualitative characteristics of each of the above formulas will be described.
First, the companding characteristic required by the wide dynamic signal intermediate processing circuit of the invention of this application will be described.
The companding characteristic described above is a logarithmic characteristic, and this characteristic is realized mainly by the first resistor R1 of the input circuit and the bidirectional two-terminal diode circuit D2 of the feedback circuit.
That is, the elements other than the first resistor R1 and the bidirectional two-terminal diode circuit D2 are removed from the wide dynamic signal intermediate processing circuit of the first embodiment (that is, C1 is short-circuited, and R2 and R3 are connected). For circuits that are open, equations (3), (5), and (7) above are simplified as follows.
I_i= V_i/ R1
I_f= I_i(= V_i/ R1)
V_o= -Alog {(I_f/ I_s) +1}
On the right side of the simplified third expression, I_f= V_iSubstituting / R1 gives the following equation (9).
V_o= -Alog {Vi / IsR1 + 1} (9)
According to equation (9), the output voltage V. Is the input voltage V_iIs a logarithmic function.
[0032]
FIG. 3 is an explanatory diagram of compression / expansion characteristics by a bidirectional RD type two-terminal diode circuit (D2 · R3) of the feedback circuit.
In FIG. 3, the horizontal axis represents the input voltage V at the input point i._i(= I_iR1), the vertical axis represents the absolute value of the output voltage | V_o|.
The upper log curve is | V_o| = Allog {V_i/ IsR1 + 1}, and a straight line with an inclination angle of 45 degrees (hereinafter referred to as “45 degree line”) is represented by | V_o| = V_iRepresents the function V_icIs the horizontal coordinate of the intersection c of both curves, V_ipIs a horizontal coordinate of a point p (hereinafter simply referred to as “parallel point”) p at which the tangent of the logarithmic curve is parallel to the 45 degree line. Input voltage V_iIs V_icIn the smaller region, it is relatively expanded as shown in the figure, and V_icLarger areas are relatively compressed.
[0033]
In FIG. 3, | V_oIn order for | to be above the 45-degree line near the zero point, it is necessary that the slope of the tangent line near the zero point be larger than 45 degrees. This condition is a >> IsR1.
｜ V_oThe derivative of | is generally a / (V_i+ IsR1), and the slope of the tangent at the zero point is a / IsR1. Therefore, in order to make the slope of the tangent at the zero point larger than 45 degrees, (a / IsR1) >> 1, that is, a >> IsR1.
This condition is realized, for example, by adjusting the first resistor R1.
For example, if R1 is decreased, the slope of the tangent at the zero point a / IsR1 increases, so | V_oThe curve rotates counterclockwise and the horizontal coordinate V of the intersection c_icMoves to the right.
[0034]
Second, the transition of the operating point of the bidirectional RD type two-terminal circuit (D2 · R3) by adjusting the third resistor R3 will be described. (However, the definition of the operating point here follows the definition of the operating point of a one-variable non-linear element. See the above-mentioned "Electronic Information Communication Handbook Vol. 1, page 220, right column, lines 4 to 15").
Elements other than the first resistor R1, the bidirectional two-terminal diode circuit D2, and the third resistor R3 are removed from the wide dynamic signal intermediate processing circuit of the first embodiment (that is, C1 is short-circuited, For the circuit formed with R2 open, the above equations (3), (5), (6), (7), and (8) are simplified as follows.
I_i= V_i/ R1
I_f= I_i(= V_i/ R1)
I_f= I_D2+ I_R3
V_o= -Alog {(I_D2/ Is) +1}
V_o= -I_R3R3
[0035]
The lower curve in FIG. 3 is V determined by the above first to fifth equations._iAnd | V_oRepresents the functional relationship of |.
In the first and second equations above, V_i= If constant, I_i= I_f= Constant. At that time, if the third resistance R3 is increased, the current I to be shunted there is increased._R3Decreases, and accordingly, the current I that is shunted to the bidirectional two-terminal diode circuit D2_D2Increases (see the third equation). Then, according to the fourth expression, | V_o| Increases.
｜ V_oWhen | increases, the lower curve in FIG. 3 roughly rotates counterclockwise (upward) about the origin. When R3 is set to infinity (that is, when R3 is opened), it matches the upper logarithmic curve.
Therefore, if the third resistance R3 is increased (decreased), as shown in FIG. 3, the horizontal coordinate V of the intersection c with the 45-degree line is obtained._icWill move to the right (move to the left).
In this way, by adjusting the third resistor R3 and changing the shunt ratio, it is possible to transfer an arbitrary operating point (here, the intersection point c) of the bidirectional RD type two-terminal circuit (D2 · R3). I can do it.
[0036]
Third, temperature compensation of the bidirectional two-terminal diode circuit D2 will be described.
The forward diode D1 of the input circuit can compensate for the temperature change of the bidirectional two-terminal diode circuit D2 of the feedback circuit.
When the temperature changes, a and / or I in formula (1)_sChanges.
For example, the increase in a in equation (7) that determines the output voltage is | V_o|, Thus V_oContributes to a decrease in
Meanwhile, input voltage V_iIs constant, the increase in a in equation (4) is I_D1, I according to equations (2), (5), (6)_i, I_f, I_D2Decrease and | V according to equation (7)_o| Reduction, V_oContributes to an increase in
Therefore, V resulting from the change of a in equation (4)_oThe direction of change of V is due to the change of a in equation (7)._oIt can be said that the direction of change is the opposite.
The same applies to the formulas (2 ′) to (4 ′).
[0037]
Also, I in equation (7) for determining the output voltage_sIncrease in | V_o|, Thus V_oContributes to an increase in
Meanwhile, input voltage V_iIs constant, I in Equation (4)_sIncrease in I_D1In accordance with the equations (2), (5), (6)_i, I_f, I_D2Increase according to equation (7) | V_o| Increase, V_oContributes to a decrease in
Therefore, I in formula (4)_sV due to changes in_oThe direction of the change of is the I in equation (7)_sV due to changes in_oIt can be said that the direction of change is the opposite.
The same applies to the formulas (2 ′) to (4 ′).
In any case, the forward diode D1 of the input circuit can compensate for the temperature change of the bidirectional two-terminal diode circuit D2.
[0038]
Fourth, the frequency characteristics of the input circuit will be described.
In the above equations (3) and (4), substituting jω for the differential operator s, V_iIs constant and ω (= 2πf) is increased, I_iAlso grows.
That is, the input current I of the input circuit_iTherefore, the asymmetric CRD type two-terminal circuit (C1, R1, R2, D2) exhibits high-pass filtering characteristics.
In the above equation (3 ′), jω is substituted for the differential operator s, and V_iIf ω is constant and ω (= 2πf) is increased, I_iAlso grows.
That is, the input current I of the input circuit_iTherefore, the asymmetric CRD type two-terminal circuit (C1, R1, R2, D2) exhibits high-pass filtering characteristics.
In any case, the asymmetrical CRD type two-terminal circuit (C1, R1, R2, D1) of the input circuit can pass the frequency components necessary for binarization and can remove or reduce unnecessary frequency components. .
[0039]
Fifth, the transition of the operating point of the bidirectional RD type two-terminal circuit (D2 · R3) by adjusting the input circuit will be described.
When increasing (decreasing) the impedance of the asymmetric CRD type two-terminal circuit (C1, R1, R2, D1) of the input circuit, the input current I_iDecreases (increases).
Input current I_iDecreases (increases), the feedback current I is expressed by the above equations (5) to (6)._fDecreases (increases), and therefore the current I shunts into the bidirectional two-terminal diode circuit D2._D2Decreases (increases) and the absolute value of the output voltage | V_o| Decreases (increases).
As a result, | V_oThe curve representing || is rotated clockwise (counterclockwise) around the origin, and the intersection V with the 45 degree line_icMoves to the left (right).
In short, the adjustment of the impedance of the asymmetric CRD type 2-terminal circuit (C1, R1, R2, D1) of the input circuit is a transition of the operating point of the bidirectional RD type 2-terminal circuit (D2, R3) of the feedback circuit. Can contribute.
[0040]
As described above, the wide dynamic signal intermediate processing circuit according to the first embodiment of the present invention has a logarithmic characteristic. As a result, the following functions can be achieved.
(1) The amplitude is V in FIG._icRelatively stretches a smaller signal than V_icLarger signals can be relatively compressed. That is, it has compression / extension characteristics.
(2) When the amplitude of the analog signal derived from the thin bar is relatively decreased compared to the amplitude of the analog signal derived from the thick bar, the former can be relatively expanded and the latter can be relatively compressed. . That is, the resolution ratio can be corrected.
(3) When an analog signal having a large amplitude is generated by superimposing disturbance light, the amplitude can be relatively compressed to prevent saturation. That is, the disturbance light ratio can be corrected (electrical reduction or mitigation of the influence of disturbance light).
[0041]
(4) If the difference in intensity between the light bright signal and the dark signal is too large, and therefore the difference in amplitude between the strong signal and the weak signal after photoelectric conversion is too large, the former is relatively compressed and the latter is relatively The difference between the two can be compressed. Also, the relative strong signal amplitude and weak signal amplitude after photoelectric conversion are both shown in FIG._ipWhen it is smaller than the above, the former can be relatively expanded and the latter can be relatively compressed. That is, the light / dark ratio of the optical signal (and hence the strength ratio of the electric signal) can be corrected.
(5) When the PCS value of the member to be read (for example, a bar code label) deteriorates and the difference between the amplitude of the signal derived from the space and the amplitude of the signal derived from the bar decreases, V in FIG._ipBy using the following curve portion, the former can be relatively expanded and the latter can be relatively compressed. That is, the PCS value can be corrected.
(6) When the amplitude of the rising edge and the falling edge of the signal pulse is relatively decreased compared to the amplitude of the peak portion and the contour is blurred, the former is relatively expanded and the latter is relatively Can be compressed. That is, the signal pulse waveform can be shaped.
[0042]
Compensation of the deterioration of the light receiving pattern by the bidirectional RD type two-terminal circuit (D2 / R3) of the feedback circuit will be described.
The broken line a in FIG. 2 represents the intensity of each reflected scattered light (that is, the light receiving pattern) that arrives at the optical sensor from each point on the scanning line before photoelectric conversion, as described above. Electrical analog signal V at point i_iRepresents.
On the other hand, the solid line b represents the signal voltage V after the circuit compensates for the deterioration of the light receiving pattern._oRepresents.
Electrical analog signal V_iIs the voltage value V_icWhen it is smaller than (see FIG. 3), the amplitude is relatively expanded by the bidirectional RD type two-terminal circuit (D2 · R3), and the voltage value V_icWhen it is larger than that, it is compressed relatively.
In other words, the analog signal derived from the vicinity of the end of the scanning line can be relatively expanded, and the analog signal derived from the vicinity of the scanning line center can be relatively compressed.
That is, according to the invention of this application, deterioration of the light receiving pattern (for example, due to a reduction in the number of irradiation light sources) can be compensated for in a circuit.
[0043]
[Second Embodiment]
A wide dynamic signal intermediate processing circuit according to a second embodiment of the invention of this application will be described.
In the second embodiment, the offset adjustment circuit in the first embodiment is more specifically defined.
In FIG. 1, VDD is a power supply for offset adjustment, R5 is a fifth resistor, R4 is a fourth resistor, and C3 is a third capacitor.
The offset adjustment circuit (VDD, R4, R5, C3) of this embodiment is
A two-terminal circuit (VDD · R5) comprising a series connection of an offset adjustment power supply VDD and a fifth resistor element R5;
A two-terminal circuit consisting only of the fourth resistance element R4;
A two-terminal circuit consisting only of the third capacitor C3,
They are connected in parallel.
[0044]
For the convenience of understanding the invention of this application, the offset voltage and offset adjustment circuit of the operational amplifier will be described here.
In an ideal operational amplifier, when the input voltage is 0V, the output voltage is also 0V. However, in an actual operational amplifier, even if the input voltage is 0V, a slight voltage may be generated at the output. This voltage is called “offset voltage”.
The “offset adjustment circuit” is an adjustment circuit that eliminates such an offset voltage and sets the potential of the output terminal to 0V.
The offset adjustment circuit is roughly divided into (a) a circuit using an offset adjustment terminal built in the operational amplifier and (b) a circuit in the case where the operational amplifier itself does not have an offset adjustment terminal. (Two Kato authors, “Illustrations and understandable electronic circuits” (4th edition) January 22, 1996, published by Kodansha Co., Ltd., see page 171).
[0045]
The offset adjustment circuit of FIG. 1 is classified into the offset adjustment circuit of the format (b).
Going back, the offset adjustment circuit of the first embodiment can be realized using the offset adjustment circuit of the form (a), or realized using the offset adjustment circuit of the form (b). You can also
The remaining items of the second embodiment are the same as those of the first embodiment.
[0046]
[Third Embodiment]
A wide dynamic signal intermediate processing circuit according to a third embodiment of the invention of this application will be described.
In the third embodiment, in order to correct variations in the gain bandwidth product (GB product) of the operational amplifier IC in the first embodiment, an inverting input terminal (− terminal) of the operational amplifier IC A second capacitor C2 is connected in parallel between the non-inverting input terminal (+ terminal).
[0047]
FIG. 4 is an explanatory diagram of the third embodiment.
4, 5B is a wide dynamic signal intermediate processing circuit, i is an input point thereof, o is an output point thereof, IC is an operational amplifier, C1, C2, and C3 are first, second, and third capacitors, and R1 to R5 Are first to fifth resistors, D1 is a forward diode, D2 is a bidirectional two-terminal diode circuit, and VDD is a power supply for offset adjustment.
[0048]
When the second capacitor C2 is newly connected between the inverting input terminal (− terminal) and the non-inverting input terminal (+ terminal) of the operational amplifier IC, the second capacitor C2 is more likely to be higher than the high frequency component. Because many bypasses are made, both gain G and bandwidth B are reduced, thus also reducing the gain bandwidth product (GB product).
When the second capacitor C2 is already connected between both input terminals, the gain bandwidth product (GB product) is decreased or increased when the capacity of the second capacitor C2 is increased or decreased. It will be.
[0049]
According to this, since it is possible to correct the variation of the gain bandwidth product (GB product) that is often found in low-cost operational amplifiers, such an operational amplifier is also used in a wide dynamic signal intermediate processing circuit. Is possible.
Therefore, according to this embodiment, the cost of the wide dynamic signal intermediate processing circuit can be reduced.
[0050]
[Explanation of measured waveform]
An actual measurement result of the oscilloscope for the input / output waveforms in the wide dynamic signal processing circuit of FIG. 1 will be described.
In FIG. 6, CH2 is an original voltage waveform output from a CCD when a barcode label having a PCS value of 0.45 is electronically scanned by the CCD under a normal illumination lamp, and CH1 is the wide waveform of FIG. It is a voltage waveform after processing by the dynamic signal processing circuit 5. (Incidentally, the illuminance under normal lighting is on the order of 100 lux, and the PCS value of 0.45 is a considerably degraded value).
The reference potential (0 potential) for the voltage original waveform CH2 before processing is shown with a reference numeral “2” on the upper left outside of the screen, and the reference potential (0 potential) for the voltage waveform CH1 after processing is The left outer part of the screen is indicated by the reference numeral “1”.
In addition, the unit of the voltage waveform CH2 before processing is 20 mV per unit, and the unit of the voltage waveform CH1 after processing is 1.00V per unit.
The downward peak corresponds to the white bar, and the upward peak corresponds to the black bar. The same applies to FIG.
[0051]
According to FIG. 6, for example, the amplitude difference between the peak and valley of the leftmost position {circle around (1)} of the voltage original waveform CH2 before processing is about 17.6 mV, and the voltage waveform CH1 after processing at the same position is Since the amplitude difference between the peak and the valley is about 1.2 V, the latter amplitude difference (about 1200 mV) is expanded to about 68 times the amplitude difference of the former (about 17.6 mV).
In contrast, the amplitude difference between the peak and valley at position (2) slightly to the right of the central portion of the original voltage waveform CH2 before processing is about 22.4 mV, and the peak of the processed voltage waveform CH1 at the same position is Since the amplitude difference between the valleys is about 0.672 V, the latter amplitude difference (about 672 Vm) is expanded to about 30 times the amplitude difference of the former (about 22.4 mV).
As a result, it can be seen that the amplitude difference between the two peaks is extended more greatly at the end of the bar code symbol.
[0052]
In FIG. 7, CH2 is an original voltage waveform output from the CCD when the bar code label having a PCS value of 0.45 is electronically scanned by the CCD under the illuminance by disturbance light of 5000 lux, CH1 These are voltage waveforms after processing by the wide dynamic signal processing circuit 5 of FIG.
According to FIG. 7, it can be seen that the amplitude difference between the two peaks is greatly extended at the end.
[0053]
In FIG. 8, CH2 is a normal voltage output waveform output from the CCD when a barcode label having a PCS value of 0.45 is electronically scanned by CCC under a normal indoor lighting lamp, and CH1 is FIG. The voltage waveform after processing by the wide dynamic signal processing circuit 5 of FIG.
According to FIG. 8, it can be seen that the amplitude difference between both peaks is extended more greatly at the end.
[0054]
In FIG. 9, CH2 is a voltage original waveform output from the CCD when the white paper is electronically scanned by the CCDC under a normal indoor illumination lamp, and CH1 is a process performed by the wide dynamic signal processing circuit 5 in FIG. It is a later voltage waveform.
According to FIG. 9, it can be seen that in CH1, the signal derived from the end is relatively expanded and the clock noise is removed.
[0055]
In FIG. 10, CH2 is a voltage original waveform output from a CCD when a white paper is electronically scanned by the CCD under ambient light, and CH1 is a voltage after processing by the wide dynamic signal processing circuit 5 in FIG. It is a waveform.
According to FIG. 10, it can be seen that in CH1, the signal derived from the end is relatively greatly expanded and the clock noise is removed.
The measured values of the input / output waveforms of the wide dynamic signal processing circuit formed by cascading the low-pass filter (for example, CR type low-pass filter) 5A in FIG. 1 and the wide dynamic signal intermediate processing circuit 5B in FIG. It is the same.
[0056]
[Fourth Embodiment]
A wide dynamic signal processing circuit according to a fourth embodiment of the invention of this application will be described.
The fourth embodiment is a wide dynamic signal processing circuit for converting an electrical analog signal coming from an optical sensor or a line image sensor of an optical pattern reader into an electrical binary signal.
[0057]
A broken line portion in FIG. 5 is an explanatory diagram of the fourth embodiment.
5, 5A is a low-pass filter, for example, a CR-type low-pass filter, 5B is the wide dynamic signal intermediate processing circuit of the first embodiment, 5C is a linear amplifier (linear amplifier), a comparison circuit, 5E is a wide-band wide dynamic range slice signal generation circuit.
Details of the CR-type low-pass filter 5A are, for example, as shown in the left half of FIG. 1, and are the same as the circuit described in Japanese Patent Laid-Open No. 2000-332957.
The comparison circuit 5D and the broadband wide dynamic range slice 5E jointly constitute a digitizer. This is assigned a code (5D · 5E).
[0058]
A wide dynamic signal intermediate processing circuit 5B is connected to the subsequent stage of the CR type low-pass filter 5A.
A linear amplifier 5C is connected to the subsequent stage of the wide dynamic signal intermediate circuit 5B.
A digitizer (5D · 5E) is connected to the subsequent stage of the linear amplifier 5C.
That is, the first input terminal of the comparison circuit 5D is connected to the first output terminal of the linear amplifier 5C.
The second output terminal of the linear amplifier 5C is connected to the input terminal of the broadband wide dynamic range / slice signal generation circuit 5E,
The second input terminal of the comparison circuit 5D is connected to the output terminal of the broadband wide dynamic range / slice signal generation circuit 5E.
[0059]
The operation of the fourth embodiment will be described.
The CR type low-pass filter 5A removes or reduces the clock noise superimposed on the electrical analog signal.
The wide dynamic signal intermediate processing circuit 5B is capable of electrically reducing or alleviating the influence of disturbance light, improving the resolution ratio, shaping the waveform, correcting the gain bandwidth product (GB product) of the operational amplifier IC, and reducing common-mode noise. The compensation of the deterioration of the light receiving pattern and / or the correction of the light receiving pattern under disturbance light is performed.
The linear amplifier 5C amplifies the output signal of the wide dynamic signal intermediate processing circuit 5B and converts it into an output signal having an amplitude suitable for the binarization processing by the digitizers 5D and 5E.
Digitizers 5D and 5E output an electrical binary signal from their output terminals.
[0060]
[Fifth Embodiment]
An optical pattern reading apparatus according to a fifth embodiment of the invention of this application will be described.
The whole of FIG. 5 is an explanatory diagram of the fifth embodiment.
In FIG. 5, 1 is a light irradiation means, 2 is a member to be read (for example, a bar code label), 3 is a condensing optical system, 4 is a line image sensor, and 5 is a wide dynamic signal processing circuit (that is, the first embodiment). The same as the wide dynamic signal processing circuit of the embodiment).
[0061]
The operation of the fifth embodiment will be described.
The light irradiation means 1 irradiates the optical pattern recorded on the read member 2.
The condensing optical system 3 condenses the reflected light coming from the optical pattern.
The line image sensor 4 photoelectrically converts the collected reflected light into an electrical analog signal.
The wide dynamic signal processing circuit 5 correctly corrects the electrical analog signal even when there is a deterioration in the light receiving pattern at the scanning line end in addition to the disturbance due to disturbance light, the reduction in resolution ratio, and the PCS value deterioration. It can be converted into an electrical binary signal.
Therefore, the number of light sources of the light irradiation unit 1 can be reduced.
In extreme terms, the number of light sources can be only one.
[0062]
【The invention's effect】
Since the invention of this application is configured as described above, significant effects can be achieved as described in the following (a) to (m).
(A) A single circuit can be multi-functionalized.
(B) Further widening of dynamics can be realized. For example, an input signal having a change range from a minute voltage of several tens of μV to several hundred mV can be amplified to a normal signal having a change range of several hundred mV to 1V. The limit point of logarithmic characteristics of general diodes is 10^-6A logarithmic current / voltage converter according to the invention of this application is about 10 (minus 6 to the sixth power ampere).^-12It can operate up to the A (10 minus 12 ampere) region.
(C) Further voltage reduction and low power consumption can be achieved.
(D) Advanced PCS value correction can be realized. For example, a signal with a PCS value of 0.03 (a level that can be discriminated by human eyes) can be corrected and raised to 0.3. (In the future, it is possible to process signals with a PCS value of about 0.01 by improving the device).
[0063]
(E) Because of the increase in functionality, the number of circuit stages is reduced and the circuit scale is reduced.
(F) Simultaneous and real-time control is achieved because of the multi-functionality.
(G) The number of parts decreases because of the multi-functionality.
(H) Since the number of parts is reduced, no adjustment of the circuit is achieved.
(L) Since the number of parts is also reduced, the man-hours are reduced.
(J) Similarly, since the number of parts is reduced, the reliability of the circuit is improved.
(K) Cost reduction is realized because the number of parts and man-hours are reduced.
(L) When applied to signal processing of optical sensor output, corrections such as light reception pattern correction, resolution ratio correction, disturbance light ratio correction, optical correction, optical signal contrast ratio correction, etc. are performed simultaneously in real time. I can do it.
(M) The rate of change of the waveform due to optical regular reflection is reduced.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram of a wide dynamic signal intermediate processing circuit according to first and second embodiments of the present invention;
[Fig. 2] Input voltage V due to deterioration of light receiving pattern_iFIG. 6 is an explanatory view of the deterioration of the received light pattern and the deterioration of the light receiving pattern due to the compression / decompression characteristic of the wide dynamic signal intermediate processing circuit of the invention of this application.
FIG. 3 is an explanatory diagram of compression / expansion characteristics by a bidirectional RD type two-terminal diode circuit (D2 · R3) of a feedback circuit;
FIG. 4 is an explanatory diagram of a wide dynamic signal intermediate processing circuit according to a third embodiment of the invention of this application;
FIG. 5 is an explanatory diagram of a wide dynamic signal processing circuit according to a fourth embodiment of the invention of this application and an optical pattern reading device according to a fifth embodiment;
FIG. 6 is an enlarged view showing an actual measurement value of an original voltage waveform output from a CCD under normal room illumination by an oscilloscope and an actual measurement value of a voltage waveform after processing by the wide dynamic signal processing circuit of the invention of this application;
FIG. 7 is a diagram showing an actual measurement value of an original voltage waveform output from a CCD under disturbance light of about 5000 lux by an oscilloscope and an actual measurement value of a waveform signal after disturbance light correction by the circuit of the invention of this application. .
FIG. 8 is a diagram showing an actual measurement value of an original voltage waveform output from a CCD under normal room illumination by an oscilloscope and an actual measurement value of a voltage waveform after processing by the wide dynamic signal processing circuit of the invention of this application;
FIG. 9 shows an actual measurement value of an output voltage original waveform from a CCD corresponding to a light receiving pattern derived from a white paper under normal room illumination, and an actual measurement of a voltage waveform after processing by the wide dynamic signal processing circuit of the invention of this application. It is a figure which shows a value.
FIG. 10 shows a measured value of an original waveform of an output voltage from a CCD corresponding to a light receiving pattern derived from white paper under disturbance light of about 5000 lux, and a voltage after processing by the wide dynamic signal processing circuit of the invention of this application; It is a figure which shows the measured value of a waveform.
FIG. 11 is an explanatory diagram of a first conventional logarithmic conversion circuit.
FIG. 12 is an explanatory diagram of a conventional second logarithmic conversion circuit.
[Explanation of symbols]
1 Light irradiation means
2 Member to be read (eg barcode label)
3 Condensing optical system
4 Line image sensor
5 Wide dynamic signal processing circuit
5A Low-pass filter (eg CR type low-pass filter)
5B Wide dynamic signal intermediate processing circuit
5C linear amplifier (linear amplifier)
5D comparison circuit
5E Wide-band wide dynamic range slice signal generator
IC operational amplifier
c Intersection
i Input point
o Output point
p Parallel point (the point where the tangent of the logarithmic curve is parallel to the 45 degree line)
V_i    Input voltage
V_o    Output voltage
V_ic  Horizontal axis coordinate of intersection c
V_ip  Horizontal axis coordinate of parallel point p

Claims

A wide dynamic signal intermediate processing circuit for converting an electrical analog signal coming from an optical sensor or line image sensor of an optical pattern reader into a signal suitable for a digitizer,
An input point (i) and an output point (o);
One operational amplifier (IC);
An asymmetric CRD type two-terminal circuit (C1, R1, R2, D1) inserted between the input point (i) and the inverting input terminal (-terminal) of the operational amplifier (IC);
A bidirectional RD type two-terminal circuit (D2 / R3) inserted in the negative feedback circuit of the operational amplifier (IC);
An offset adjustment circuit connected to a non-inverting input terminal (+ terminal) of the operational amplifier (IC);
Containing
The bidirectional RD type two-terminal circuit (D2 / R3) includes a bidirectional two-terminal diode circuit (D2) for compressing and expanding a signal and an operating point of the bidirectional two-terminal diode circuit (D2). A third resistive element (R3) connected in parallel to the circuit (D2)
The asymmetric CRD type two-terminal circuit (C1, R1, R2, D1) includes a first capacitor (C1) for enhancing a high frequency signal component, a first resistor (R1), and an asymmetric RD type two terminal. Circuit (R2 · D1), and the asymmetric RD type two-terminal circuit (R2 · D1) comprises a series connection of a second resistor (R2) and a forward diode (D1), and the first capacitor One end of (C1) is connected to the input point (i), one end of the first resistor (R1) is connected to the other end of the first capacitor (C1), and the other end of the resistor (R1) Is connected to the inverting input terminal (− terminal) of the operational amplifier (IC), and the asymmetric RD type two-terminal circuit (R2 · D1) is connected in parallel to the first resistor (R1) or the first resistor (R1). 1 capacitor (C1) and the entire first resistor (R1) connected in parallel It has been,
Wide dynamic signal intermediate processing circuit.

The wide dynamic signal intermediate processing circuit according to claim 1,
The offset adjustment circuit includes a two-terminal circuit composed of a series connection of an offset adjustment power supply (VDD) and a fifth resistance element (R5), a two-terminal circuit composed of only a fourth resistance element (R4), A two-terminal circuit consisting of only three capacitors (C3), connected in parallel,
Wide dynamic signal intermediate processing circuit.

The wide dynamic signal intermediate processing circuit according to claim 1,
In order to correct the variation of the gain bandwidth product (GB product) of the operational amplifier (IC), between the inverting input terminal (− terminal) and the non-inverting input terminal (+ terminal) of the operational amplifier (IC). The second capacitor (C2) is connected in parallel.
Wide dynamic signal intermediate processing circuit.

A wide dynamic signal processing circuit for converting an electrical analog signal coming from an optical sensor or line image sensor of an optical pattern reader into an electrical binary signal,
CR type low-pass filter (5A),
Wide dynamic signal intermediate processing circuit (5B) according to claim 3,
A linear amplifier (5C);
Digitizer (5D / 5E),
Containing
The wide dynamic signal intermediate processing circuit (5B) is connected to the subsequent stage of the CR-type low-pass filter (5A),
The linear amplifier (5C) is connected to the subsequent stage of the wide dynamic signal intermediate circuit (5B),
The digitizer (5D / 5E) is connected to the subsequent stage of the linear amplifier (5C),
Therefore, the CR-type low-pass filter (5A) removes or reduces the clock noise superimposed on the electrical analog signal,
The wide dynamic signal intermediate processing circuit (5B) is capable of electrically reducing or mitigating the effects of ambient light, improving the resolution ratio, shaping the waveform, correcting the gain bandwidth product of the operational amplifier (IC), and reducing common-mode noise. Compensation of illumination pattern degradation and / or correction of light receiving pattern under ambient light,
The linear amplifier (5C) amplifies the output signal of the wide dynamic signal intermediate processing circuit (5B) and converts it into an output signal having an amplitude value suitable for binarization processing by the digitizer (5D · 5E),
The digitizer (5D / 5E) binarizes the output signal and outputs an electrical binary signal from its output terminal.
Wide dynamic signal processing circuit.

Light irradiation means (1);
A condensing optical system (3);
A line image sensor (4);
Wide dynamic signal processing circuit (5) according to claim 4,
Containing
An optical pattern reader,
The light irradiation means (1) irradiates an optical pattern recorded on the member to be read (2),
The condensing optical system (3) condenses the reflected light coming from the optical pattern,
The line image sensor (4) photoelectrically converts the collected reflected light into an electrical analog signal,
The wide dynamic signal processing circuit (5) correctly converts the electrical analog signal into an electrical binary signal even when there is a light reception pattern deterioration in addition to disturbance due to disturbance light, a reduction in resolution ratio, and PCS value deterioration. Can be converted to a signal,
Optical pattern reader.