JP4318583B2 - Semiconductor laser device - Google Patents
Semiconductor laser device Download PDFInfo
- Publication number
- JP4318583B2 JP4318583B2 JP2004118198A JP2004118198A JP4318583B2 JP 4318583 B2 JP4318583 B2 JP 4318583B2 JP 2004118198 A JP2004118198 A JP 2004118198A JP 2004118198 A JP2004118198 A JP 2004118198A JP 4318583 B2 JP4318583 B2 JP 4318583B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- flow path
- recess
- laser device
- refrigerant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
本発明は、半導体レーザ装置に関し、特に、放熱特性を向上させた半導体レーザ装置に関する。 The present invention relates to a semiconductor laser device, and more particularly to a semiconductor laser device with improved heat dissipation characteristics.
冷却機構を備えた半導体レーザ装置が従来から知られている。 2. Description of the Related Art Conventionally, a semiconductor laser device provided with a cooling mechanism is known.
たとえば、特開2003−188462号公報(従来例1)においては、半導体レーザ素子の共振方向に延びる溝が表面に複数形成された基体と、板状の蓋体とからなるステム(レーザダイオード用冷却装置)上に半導体レーザ素子を取り付けた半導体レーザ装置が開示されている。 For example, in Japanese Patent Laid-Open No. 2003-188462 (conventional example 1), a stem (cooling for laser diodes) comprising a base having a plurality of grooves extending in the resonance direction of a semiconductor laser element formed on the surface and a plate-like lid. A semiconductor laser device is disclosed in which a semiconductor laser element is mounted on the device.
また、特開2002−158393号公報および特開2001−291924号公報(従来例2,3)においては、一方の電極を備えた基板上に、活性層を含む半導体層と他方の電極とを積層して構成した半導体レーザ素子において、基板における半導体層が形成された面と反対側の面から半導体層が形成された面に達する溝を設け、該溝の表面に上記一方の電極が形成された半導体レーザ装置が開示されている。上記溝は、冷媒用通路として用いられる。 In JP-A-2002-158393 and JP-A-2001-291924 (conventional examples 2 and 3), a semiconductor layer including an active layer and the other electrode are stacked on a substrate provided with one electrode. In the semiconductor laser device configured as described above, a groove reaching the surface on which the semiconductor layer is formed from the surface opposite to the surface on which the semiconductor layer is formed in the substrate is provided, and the one electrode is formed on the surface of the groove A semiconductor laser device is disclosed. The groove is used as a refrigerant passage.
一方、後述する非特許文献1(従来例4)においては、半導体素子に溝を設け、該溝をカバー部材で覆うことにより冷媒用流路を形成した半導体装置(VLSI:Very Large−Scale Integration)が開示されている。
しかしながら、上記のような半導体レーザ装置においては、以下のような問題があった。 However, the semiconductor laser device as described above has the following problems.
従来例1においては、熱源となるレーザダイオードと流路を構成する基体との間に蓋体が取り付けられるため、少なくとも蓋体の厚み分だけ、熱源と冷媒用流路とが離間し、結果として、放熱特性の向上が制限される場合がある。 In Conventional Example 1, since the lid is attached between the laser diode serving as the heat source and the base constituting the flow path, the heat source and the coolant flow path are separated by at least the thickness of the lid, and as a result In some cases, improvement in heat dissipation characteristics may be limited.
また、従来例2,3においては、冷媒用流路を構成する溝部が発光層の近傍にまで達するため、流路内の冷媒の圧力により発光層に歪みが生じ、結果として、半導体レーザ素子の寿命を短縮する場合がある。 In the conventional examples 2 and 3, since the groove part constituting the refrigerant flow path reaches the vicinity of the light emitting layer, the light emitting layer is distorted by the pressure of the refrigerant in the flow path. Life may be shortened.
従来例4においては、従来例2,3と同様に、半導体素子に溝を設ける旨が開示されているものの、デバイスの信頼性を考慮した具体的構造についての記載がなく、上記思想を、単純に半導体レーザ装置に適用することはできない。 In the conventional example 4, as in the conventional examples 2 and 3, it is disclosed that a groove is provided in the semiconductor element, but there is no description of a specific structure considering the reliability of the device, and the above idea is simplified. It cannot be applied to a semiconductor laser device.
また、上記とは別の観点では、従来例1〜4において、半導体素子(半導体レーザ素子)に取付けられる蓋(カバー)に溝を設けるという思想は開示されていない。 Further, from the viewpoint different from the above, in the conventional examples 1 to 4, the idea of providing a groove in a lid (cover) attached to the semiconductor element (semiconductor laser element) is not disclosed.
本発明は、上記のような問題に鑑みてなされたものであり、本発明の目的は、発光層の歪みを抑制しながら放熱特性を向上させた半導体レーザ装置を提供することにある。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor laser device having improved heat dissipation characteristics while suppressing distortion of a light emitting layer.
本発明に係る半導体レーザ装置は、半導体基板と、半導体基板上に形成された発光層と、発光層上に形成された第1電極と、半導体基板の裏面側に発光層と離間して設けられた凹部と、少なくとも凹部の底面上に形成された第2電極と、凹部との間で冷媒用の流路を形成するように半導体基板の裏面上に取付けられる蓋部とを備え、流路の側壁上に凹凸部を有する。 A semiconductor laser device according to the present invention is provided with a semiconductor substrate, a light emitting layer formed on the semiconductor substrate, a first electrode formed on the light emitting layer, and a light emitting layer separated from the light emitting layer on the back surface side of the semiconductor substrate. A recess portion, at least a second electrode formed on the bottom surface of the recess portion, and a lid portion attached on the back surface of the semiconductor substrate so as to form a coolant channel between the recess portion , An uneven portion is provided on the side wall .
本発明によれば、半導体レーザ装置において、発光層の歪みを抑制しながら放熱特性を向上させることができる。 According to the present invention, in a semiconductor laser device, heat dissipation characteristics can be improved while suppressing distortion of the light emitting layer.
以下に、本発明に基づく半導体レーザ装置の実施の形態について、図1から図12を用いて説明する。 Embodiments of a semiconductor laser device according to the present invention will be described below with reference to FIGS.
(実施の形態1)
図1は、実施の形態1に係る半導体レーザ装置を示した上面図である。また、図2は、この半導体レーザ装置の断面図である。なお、図2(a)は、図1におけるA−A断面を示し、図2(b)は、図1におけるB−B断面を示す。
(Embodiment 1)
FIG. 1 is a top view showing the semiconductor laser device according to the first embodiment. FIG. 2 is a cross-sectional view of this semiconductor laser device. 2A shows an AA section in FIG. 1, and FIG. 2B shows a BB section in FIG.
図1,図2を参照して、本実施の形態における半導体レーザ装置は、n−GaAs基板2A(基板)およびn−GaAs基板2A上に形成された発光層2Bを含む半導体レーザ素子2と、発光層2B上に形成された第1電極1(上部電極)と、n−GaAs基板2Aの裏面側(図2,図3中の下側)に発光層2Bと離間して設けられた凹部20Aと、凹部20Aの底面上からn−GaAs基板2Aの裏面上に形成された第2電極5(下部電極)と、凹部20Aとの間で冷媒用の流路3を形成するようにn−GaAs基板2Aの裏面上に封止材6を介して取付けられる蓋体4(蓋部)とを備える。
1 and 2, a semiconductor laser device according to the present embodiment includes an n-
流路3内に冷媒を流すことによって、半導体レーザ装置の冷却を行なうことができる。冷媒の循環は、典型的には、数百ミリ気圧から数気圧の加圧力を有するポンプを用いて行なわれるが、たとえば比較的低圧力のヒートパイプ方式などを用いてもよい。
The semiconductor laser device can be cooled by flowing a coolant through the
冷媒としては、典型的には、エチレングリコールと水との混合液体が用いられるが、その他にも、純水、炭化水素系の物質(たとえばメタノール、アセトンおよびエタノール)、二酸化炭素、窒素、希ガス(たとえばヘリウム)、HFC(Hydrofluorocarbon)などが使用可能である。また、冷媒に封止材6に対する防錆材を添加することで、封止部の信頼性を向上させることができる。
As the refrigerant, a mixed liquid of ethylene glycol and water is typically used, but other than that, pure water, hydrocarbon substances (for example, methanol, acetone and ethanol), carbon dioxide, nitrogen, rare gas (For example, helium), HFC (Hydrofluorocarbon), etc. can be used. Moreover, the reliability of a sealing part can be improved by adding the antirust material with respect to the sealing
封止材6および蓋体4は、導電性の材料により構成されている。これにより、蓋体4と半導体レーザ素子2とが電気的に接続される。
The sealing
たとえば封止材6としては金−錫合金、銅−錫合金、錫−銀−銅合金(重量比1:3:0.5)などからなるはんだ、導電性接着剤、カーボンナノチューブと接着剤との混合体などが用いられる。比較的封止性能が高い封止材と比較的導電性が高い封止材とを組み合わせて用いることもできる。
For example, as the sealing
一方、蓋体4としては、銅−タングステン合金を用いたが、その他にも、銅、タングステンなどが適用可能である。
On the other hand, although the copper-tungsten alloy was used as the
上記のように、封止材6を介してn−GaAs基板2Aに蓋体4を取付けることで、流路3内の冷媒が外部に漏れるのを防止することができる。なお、図2においては、複数の流路3が互いに連通することなく形成されているが、冷媒が流路3の外部に漏れることがない限り、複数の流路3が互いに連通していてもよい。
As described above, by attaching the
蓋体4と第1電極1とに通電することにより、第1と第2電極1,5間における発光層2B(図2(b)中における発光点11)においてレーザ光が発生する。この際、電気−光変換効率は一般的には40%程度であり、与えられた電気エネルギーの60%程度が熱となる。したがって、半導体レーザ装置においては、放熱特性の向上が重要な問題となる。
By energizing the
蓋体4には、冷媒導入口7と外部導入口9とを結ぶ流路と、冷媒排出口8と外部排出口10とを結ぶ流路とが形成されている。冷却された冷媒は、外部導入口9から冷媒導入口7を経由して流路3内に導かれ、冷媒排出口8から外部排出口10を経由して、半導体レーザ装置の外部に排出される。その後、冷媒は、熱交換器において熱を放出し、冷却された後再び外部導入口9に達する。このようなサイクルによって、半導体レーザ素子2において発生した熱を外部へと伝達することができる。
The
ここで、半導体レーザ素子2に凹部20Aを形成し、該凹部内に冷媒用流路を形成するため、流路3と発光層2B(熱源)との距離が小さくなり、放熱特性が向上する。
Here, since the
また、封止材6はn−GaAs基板2Aの裏面上にのみ形成され、凹部20A内には達しない。したがって、封止材6によって流路3の幅が狭くなることはなく、冷媒に対する圧力損失の小さい流路構造が実現される。
The sealing
なお、図2においては、図示および説明の便宜上、1つの発光点11の下部に複数形成された流路を、1つの流路(流路3)として表示している。
In FIG. 2, for the sake of illustration and explanation, a plurality of channels formed below one
図3は、図2における1つの発光点11近傍の詳細を示した断面図である。
FIG. 3 is a cross-sectional view showing details of the vicinity of one
図3を参照して、n−GaAs基板2A上にn−InGaP光導波層14Bと、InGaAsP活性層15と、p−InGaP光導波層14Aと、p−GaAs層13とがこの順で積層され、発光層2Bを構成している。発光層2B上に第1電極1が設けられる。
Referring to FIG. 3, an n-InGaP optical waveguide layer 14B, an InGaAsP
p−GaAs層13の両側には高抵抗層12が形成され、共振方向(図3中における紙面に垂直な前後方向)に直交する方向(図3中の左右方向)の電流分布を帯状(ストライプ状)に制限している。これにより、半導体レーザ装置をより少ない電流で動作させることができる。
n−GaAs基板2Aは、凹部20Aを有する。該凹部20Aと蓋体4(図3においては図示せず)により、流路3が形成される。流路3は、発光点11の直下において、共振方向に沿って形成される。これにより、発熱位置に近い位置で、熱を冷媒に伝達することができるので、高い放熱特性を得ることができる。
The n-
また、凹部20Aの壁面には凸部16が形成されている。これにより、流路3の側壁上に凹凸部が形成され、流路3の壁面の表面積が増大する。この結果、流路3内の冷媒による熱交換の効率が向上する。なお、凸部16が極端に大きくなると、流路抵抗が増大して放熱特性が低下するため、凹部20A上における凸部16の形状は、要求される放熱量に応じて適宜調整される。
Moreover, the
図3においては、流路3の側壁上にのみ凸部16が形成されているが、流路3の底面に凸部16を形成することも可能である。流路3の底面上にも凹凸部を形成することで、放熱特性がさらに向上する。
In FIG. 3, the
凹部20Aの底面上からn−GaAs基板2Aの裏面上を覆うように第2電極5が形成される。第1と第2電極1,5に通電することで、InGaAsP活性層15内の発光点11において発光する。
凹部20Aの底面上に第2電極5を形成することで、発光点11を挟んでほぼ平行に第1と第2電極1,5を形成することができる.この結果、電場が発光層2Bに対して平行になり、局所的な電界集中が発生しないため、発光層2Bの劣化が抑制され、安定した寿命の長い半導体レーザ装置が得られる。
By forming the
上述した半導体レーザ装置の製造方法について、以下に説明する。 A method for manufacturing the semiconductor laser device described above will be described below.
n−GaAs基板2A上にn−InGaP光導波層14Bと、InGaAsP活性層15と、p−InGaP光導波層14Aと、p−GaAs層とを順次積層する。
An n-InGaP optical waveguide layer 14B, an InGaAsP
次に、p−GaAs層上にマスクパターンを形成し、該パタンをマスクとしてH+イオン注入を行なうことで、イオンが注入されていないp−GaAs層13とイオンが注入された高抵抗層12とが形成される。高抵抗層12によって隔てられた個々のp−GaAs層13を覆うように、第1電極1が形成される。なお、p−GaAs層13は、100μm程度の幅をもって、200μm程度の周期で形成される。すなわち、発光点11は、200μm周期で形成されることになる。
Next, a mask pattern is formed on the p-GaAs layer, and H + ion implantation is performed using the pattern as a mask, so that the p-
次に、n−GaAs基板2Aの裏面に薄膜加工を施すことにより、n−GaAs基板2Aの厚みを100μm程度にする。そして、n−GaAs基板2Aの裏面上に、第1電極1に対応する位置に開口を有するレジストパターンが形成される。該レジストパターンをマスクとしてドライエッチングを施すことにより、凹部20Aを形成する。凹部20Aの底面上からn−GaAs基板2Aの裏面上を覆うように、Ni−Auめっきによる第2電極5が形成される。さらに、第2電極5上に封止材6を介して蓋体4が取付けられる。n−GaAs基板2A上の第2電極5と蓋体4とによって囲まれた領域が、冷媒用の流路3となる。
Next, thin film processing is performed on the back surface of the n-
封止材6による接合方法としては、典型的には、所定の位置(最終的に封止材6が形成される位置)に直接溶融はんだを載置して蓋体4を設置する方法が用いられるが、その他にも、導電性の感光性材料を封止材として用いて、n−GaAs基板2Aの裏面上全体に感光性材料を転載した後に該感光性材料をパターニングすることで所定の位置に封止材6を形成する方法や、n−GaAs基板2A上の所定の位置にNiなどのはんだに対する濡れ性を向上させる層を設けた後にはんだによる接合を行なう方法などが用いられる。
As a joining method using the sealing
開口部20Aを形成する際に、塩素系ガスなどによるエッチングとC4F8ガスなどの堆積性を有するガスによるエッチングとが交互に併用される。塩素系ガスによるエッチングにおいては、凹部20Aの底面および側壁の両方がエッチングされ、堆積性を有するガスによるエッチングにおいては、凹部20Aの底面のみがエッチングされる。結果として、流路3の側壁に凹凸部を形成することができる。また、凹部20Aの底面上に凸部16を形成する場合は、該底面上に微小なマイクロマスクを形成してからドライエッチングを行なう。
When the
図3において、流路3の幅(W1)は15μm程度、流路3の側壁部の厚みは10μm程度である。したがって、流路3は、25μm程度の周期(W3)で形成されることになる。また、流路3の深さ(H)は70μm程度であり、該流路3は、発光層2Bには達していない。
In FIG. 3, the width (W1) of the
なお、上述したとおり、p−GaAs層13は160μm程度の幅を有するため、実際には1つのp−GaAs層13の下部に7〜8本の流路3が形成されるが、図3においては、図示および説明の便宜上、3本の流路3のみを表示している。
As described above, since the p-
本願発明者らが研究を進めたところ、流路3の幅(W1)に対する流路底面から第1電極1の下面までの高さ(h)の比(h/W1)を一定の範囲内に設定することが望ましいということが分かった。なお、以下では、上記比率(α=h/W1)をアスペクト比と称する。
As a result of research conducted by the inventors of the present application, the ratio (h / W1) of the height (h) from the bottom surface of the
アスペクト比が極端に小さい場合、流路3内の冷媒の圧力による半導体レーザ素子2における発光層2B周辺の歪みが大きくなる。一方、アスペクト比が極端に大きい場合、すなわち、熱源となる発光層2Bから流路3までの距離が流路3の幅に対して極端に大きい場合、流路3内を流れる冷媒による冷却効果が阻害される。
When the aspect ratio is extremely small, the distortion around the
図4は、上記アスペクト比αと、発光層2B周辺の半導体レーザ素子2の歪みεとの関係を示した図である。
FIG. 4 is a diagram showing the relationship between the aspect ratio α and the strain ε of the
εとαとの関係は、一般的には、下記の式により表される。
ε=βP/α2/E
ここで、βは比例定数であり、Pは流路3内における冷媒の圧力であり、Eは流路3上に位置する半導体レーザ素子2のヤング率である。図4においては、β=5×107、P=5atm(0.51MPa)、E=86GPa(GaAsのヤング率)として表している。
The relationship between ε and α is generally expressed by the following equation.
ε = βP / α 2 / E
Here, β is a proportional constant, P is the pressure of the refrigerant in the
図4を参照して、アスペクト比αが大きくなるにつれて、半導体レーザ素子2の歪みεが小さくなる。したがって、アスペクト比αは一定の値以上であることが望ましい。
Referring to FIG. 4, as the aspect ratio α increases, the strain ε of the
半導体レーザ素子2においては、発光層2Bの発熱によっても歪みが生じる。たとえば、冷媒圧力による歪みεを、発光層2Bの発熱による歪みよりも小さくすることで、半導体レーザ素子2の歪みをある程度の範囲内に抑えることができる。
In the
半導体レーザ素子2は、その動作中にある一定の範囲内(たとえば10℃以上40℃以下程度)で温度上昇する。半導体レーザ素子2の温度が、10℃,20℃,40℃で上昇した場合の該半導体レーザ素子2の歪みは、GaAsの熱膨張率が5.73ppm/℃であることから、それぞれ57.3ppm,114.6ppm,229.2ppmと求められる。図4において、この歪み量を生じさせるアスペクト比αは、それぞれ0.31,0.16,0.11である。
The temperature of the
したがって、アスペクト比αは、0.11以上程度(より好ましくは0.16以上程度、さらに好ましくは0.31以上程度)であることが好ましい。 Therefore, the aspect ratio α is preferably about 0.11 or more (more preferably about 0.16 or more, and further preferably about 0.31 or more).
これにより、一定の冷媒圧力下において、該冷媒圧力による半導体レーザ素子2の歪み量εを、発光層2Bの発熱による歪み量よりも小さくすることができる。結果として、半導体レーザ素子2の歪みが小さく、信頼性が高く、寿命の長い高出力の半導体レーザ装置が提供される。
Thereby, under a constant refrigerant pressure, the distortion amount ε of the
一方、冷媒による熱輸送能力(冷却能力)は、アスペクト比が大きくなるほど低下する。すなわち、流路3の幅(W1)を一定とすると、流路底面から第1電極1の下面までの高さ(h)が大きくなるほど流路と発熱部との間の距離が大きくなるので冷却能力が低下し、流路底面から第1電極1の下面までの高さ(h)を一定とすると、流路3の幅(W1)が小さくなるほど冷媒が流れにくくなるので冷却能力が低下する。
On the other hand, the heat transport capability (cooling capability) by the refrigerant decreases as the aspect ratio increases. That is, if the width (W1) of the
熱輸送能力の大きさの指標として、熱抵抗(単位熱量を伝達するためのレーザ素子温度と冷媒温度との温度差)が用いられる。すなわち、熱抵抗が小さいほど、高い熱輸送能力が備えられていることを意味する。 Thermal resistance (temperature difference between the laser element temperature and the refrigerant temperature for transmitting the unit heat quantity) is used as an index of the magnitude of the heat transport capability. In other words, the smaller the thermal resistance, the higher the heat transport capability.
たとえば、上記温度差が60℃,45℃である場合に150W以上の放熱特性を備えるためには、上記熱抵抗がそれぞれ0.4℃/W以下,0.3℃/W以下である必要がある。 For example, when the temperature difference is 60 ° C. and 45 ° C., the thermal resistance needs to be 0.4 ° C./W or less and 0.3 ° C./W or less, respectively, in order to provide a heat dissipation characteristic of 150 W or more. is there.
図5は、アスペクト比αと、所定の熱抵抗(0.4℃/W,0.3℃/W)を得るための流路3の幅(W1)との関係を示した図である。
FIG. 5 is a diagram showing the relationship between the aspect ratio α and the width (W1) of the
図5において、「□」は、0.4℃/Wを実現したシミュレーション結果に係る(アスペクト比α,流路幅W1)をプロットしたものであり、「◇」は、0.3℃/Wを実現したシミュレーション結果に係る(アスペクト比α,流路幅W1)をプロットしたものである。また、図5中の曲線は、上記プロットの分布から、W1=a×αbの式で求められたフィッティング曲線である。なお、「□」,「◇」に対して、(a,b)の値は、それぞれ(18.6,−0.237),(15.96,−0.221)である。 In FIG. 5, “□” is a plot of (aspect ratio α, channel width W1) related to the simulation result realizing 0.4 ° C./W, and “◇” is 0.3 ° C./W. (Aspect ratio α, flow path width W1) according to the simulation result that realizes the above is plotted. The curve in Figure 5, the distribution of the plot, a fitting curve obtained by the equation W1 = a × α b. For “□” and “◇”, the values of (a, b) are (18.6, −0.237) and (15.96, −0.221), respectively.
図5を参照して、流路3の幅(W1)を一定とすると、アスペクト比αを小さくすることで、熱抵抗が小さくなる。したがって、アスペクト比αは一定の値以下であることが望ましい。
Referring to FIG. 5, when the width (W1) of the
本実施の形態においては、流路3の幅(W1)は15μm程度であるので、0.4℃/Wの熱抵抗を実現するためのアスペクト比αは2.4程度であり、0.3℃/Wの熱抵抗を実現するためのアスペクト比αは1.1程度である。
In this embodiment, since the width (W1) of the
したがって、アスペクト比αは、2.4以下程度(さらに好ましくは1.1以下程度)であることが好ましい。 Accordingly, the aspect ratio α is preferably about 2.4 or less (more preferably about 1.1 or less).
ところで、流路3の幅(W1)とアスペクト比αとが一定の場合であっても、複数の流路3間の側壁部の厚みにより熱抵抗に差異が生じる。
By the way, even if the width (W1) of the
図6は、複数の流路3間の壁の厚さ(W2)と、熱抵抗との関係を示した図である。なお、図6に示すデータは、流路3の幅(W1)が15μm程度の場合において得られたものである。
FIG. 6 is a diagram showing the relationship between the wall thickness (W2) between the plurality of
図6を参照して、熱抵抗は、壁の厚さ(W2)が10μm程度である場合において極小となる。したがって、本実施の形態においては、側壁部の厚み(W2)は、流路3の幅(W1=15μm)よりも小さく、5μm以上15μm以下程度(典型的には10μm程度)であるのが好ましい。 Referring to FIG. 6, the thermal resistance is minimized when the wall thickness (W2) is about 10 μm. Therefore, in the present embodiment, the thickness (W2) of the side wall portion is preferably smaller than the width of the flow path 3 (W1 = 15 μm) and about 5 μm to 15 μm (typically about 10 μm). .
これにより、熱抵抗を一定の値(α1)以下程度とすることができ、放熱特性に優れた半導体レーザ装置が得られる。 As a result, the thermal resistance can be reduced to a certain value (α1) or less, and a semiconductor laser device having excellent heat dissipation characteristics can be obtained.
上述した構成を採用することにより、共振方向に平行な長さ方向に1mm、共振方向に直行する幅方向に10mmの平面寸法を有し、厚みが100μmの半導体レーザ素子を用いた場合に、2×107W/m2の放熱特性を得ることができる。すなわち、レーザ素子の面積10mm2において、200Wの放熱能力を得ることができるので、光出力100W程度(電気−光変換効率を40%程度とすると発熱量は150W程度)の半導体レーザ装置において、十分な放熱特性を得ることができる。 By adopting the above-described configuration, when a semiconductor laser element having a planar dimension of 1 mm in the length direction parallel to the resonance direction and 10 mm in the width direction perpendicular to the resonance direction and having a thickness of 100 μm is used, 2 A heat dissipation characteristic of × 10 7 W / m 2 can be obtained. That is, since a heat dissipation capability of 200 W can be obtained when the area of the laser element is 10 mm 2 , it is sufficient in a semiconductor laser device having an optical output of about 100 W (a calorific value of about 150 W when the electric-light conversion efficiency is about 40%). Heat dissipation characteristics can be obtained.
このように、本実施の形態においては、許容される温度上昇が一定であれば光出力が向上し、光出力が一定であれば温度上昇が抑制される。結果として、高出力で信頼性が高く、寿命の長い半導体レーザ装置が得られる。 Thus, in this embodiment, the light output is improved if the allowable temperature rise is constant, and the temperature rise is suppressed if the light output is constant. As a result, a semiconductor laser device with high output, high reliability, and long life can be obtained.
なお、上述したn−GaAs基板2Aの代わりに、GaN基板、またはSiCなどのセラミック材料からなる基板を用いて半導体レーザ装置を構成した場合も、上記と同様に放熱特性を向上させることが可能である。
Even when the semiconductor laser device is configured using a GaN substrate or a substrate made of a ceramic material such as SiC instead of the above-described n-
(実施の形態2)
図7は、実施の形態2に係る半導体レーザ装置を示した上面図である。また、図8は、この半導体レーザ装置の断面図である。なお、図8(a)は、図7におけるA'−A'断面を示し、図8(b)は、図7におけるB'−B'断面を示す。
(Embodiment 2)
FIG. 7 is a top view showing the semiconductor laser device according to the second embodiment. FIG. 8 is a cross-sectional view of this semiconductor laser device. 8A shows the A′-A ′ cross section in FIG. 7, and FIG. 8B shows the B′-B ′ cross section in FIG. 7.
本実施の形態に係る半導体レーザ装置は、実施の形態1に係る半導体レーザ装置の変形例であって、図8に示すように、半導体レーザ素子2に凹部20A(第1凹部)を形成するとともに、蓋体4に凹部40A(第2凹部)を形成している。
The semiconductor laser device according to the present embodiment is a modification of the semiconductor laser device according to the first embodiment. As shown in FIG. 8, a
図8(b)を参照して、凹部40A内において、蓋体4とn−GaAs基板2Aとの間に冷媒用の流路3が形成されている。また、n−GaAs基板2Aの一部(少なくとも一部、すなわち全部であってもよい。)は、凹部40A内に嵌め込まれている。
Referring to FIG. 8B, in the
図8(a)を参照して、蓋体4内には、流路3と接続され、流路3の延在方向に沿って流路3からの流れを受け入れる流路30(他の流路)が設けられている。
Referring to FIG. 8A, in
本実施の形態においては、蓋体4に凹部40Aを形成することで、冷媒の圧力による半導体レーザ素子2の歪みを抑制しながら、一定の放熱特性を確保することができる。
In the present embodiment, by forming the recess 40 </ b> A in the
たとえば、図8(a)に示すように、半導体レーザ素子2の下部に流路3の屈曲部が形成されない。したがって、半導体レーザ素子2の下部において冷媒の流れの淀み点が生じるのを防ぐことができる。この結果として、冷媒の流量が増大し、半導体レーザ装置の放熱特性が向上する。換言すると、凹部20Aの深さを比較的浅くしても一定の放熱特性を確保することができる。したがって、冷媒の圧力による半導体レーザ素子2の歪みを抑制することができる。
For example, as shown in FIG. 8A, the bent portion of the
また、冷媒の流れが半導体レーザ素子2に直接衝突することがないので、その衝撃力により半導体レーザ素子2の信頼性などが損なわれるのを抑制することができる。
Moreover, since the flow of the refrigerant does not directly collide with the
なお、本実施の形態において、上述した実施の形態1と同様の事項については、詳細な説明は繰り返さない。 In the present embodiment, detailed description of the same matters as those of the first embodiment described above will not be repeated.
(実施の形態3)
図9は、実施の形態3に係る半導体レーザ装置を示した断面図である。なお、本実施の形態に係る半導体レーザ素子の上面図は、図1に示すとおりであり、図9(a)は、図1中のA−A断面に相当し、図9(b)は、図1中のB−B断面に相当する。
(Embodiment 3)
FIG. 9 is a cross-sectional view showing the semiconductor laser device according to the third embodiment. The top view of the semiconductor laser device according to the present embodiment is as shown in FIG. 1, FIG. 9A corresponds to the AA cross section in FIG. 1, and FIG. It corresponds to the BB cross section in FIG.
本実施の形態に係る半導体レーザ装置は、実施の形態1に係る半導体レーザ装置の変形例であって、図9に示すように、半導体レーザ素子2に凹部20A(第1凹部)を形成するとともに、蓋体4に凹部40A(第2凹部)を形成している。
The semiconductor laser device according to the present embodiment is a modification of the semiconductor laser device according to the first embodiment, and as shown in FIG. 9, a
図9(a),(b)を参照して、流路3は、凹部20Aと凹部40Aとを対向させて形成されている。
Referring to FIGS. 9A and 9B, the
本実施の形態においても、蓋体4に凹部40Aを形成することで、冷媒の圧力による半導体レーザ素子2の歪みを抑制しながら、一定の放熱特性を確保することができる。
Also in the present embodiment, by forming the recess 40 </ b> A in the
たとえば、上記のような構造を採用することにより、流路3の面積を大きくし、冷媒の流量を増大させることができる。結果として、半導体レーザ装置の放熱特性が向上する。換言すると、凹部20Aの深さを比較的浅くしても一定の放熱特性を確保することができる。したがって、冷媒の圧力による半導体レーザ素子2の歪みを抑制することができる。
For example, by adopting the above structure, the area of the
また、凹部40Aを形成しない場合と比較して、流路3の面積を等しくする場合は、凹部20A,40Aの深さを比較的浅くすることができる。したがって、凹部20A,40Aを形成するための加工が容易となる。
Further, when the area of the
なお、本実施の形態において、上述した実施の形態1,2と同様の事項については、詳細な説明は繰り返さない。 In the present embodiment, detailed description of the same matters as in the first and second embodiments will not be repeated.
(実施の形態4)
図10は、実施の形態4に係る半導体レーザ装置を示した上面図である。また、図11は、この半導体レーザ装置の断面図である。なお、図11(a)は、図10におけるA''−A''断面を示し、図11(b)は、図10におけるB''−B''断面を示す。
(Embodiment 4)
FIG. 10 is a top view showing the semiconductor laser device according to the fourth embodiment. FIG. 11 is a cross-sectional view of this semiconductor laser device. 11A shows the A ″ -A ″ cross section in FIG. 10, and FIG. 11B shows the B ″ -B ″ cross section in FIG. 10.
本実施の形態に係る半導体レーザ装置は、実施の形態1に係る半導体レーザ装置の変形例であって、図11に示すように、半導体レーザ素子2に凹部20A(第1凹部)を形成するとともに、蓋体4に凹部40A(第2凹部)を形成している。
The semiconductor laser device according to the present embodiment is a modification of the semiconductor laser device according to the first embodiment. As shown in FIG. 11, a
図11(b)を参照して、凹部20A,40Aの深さが等しい。また、流路3は凹部20Aの一部と凹部40Aの一部とを重ね合わせて形成される。
With reference to FIG.11 (b), the depth of 20 A of recessed parts and 40A is equal. The
本実施の形態においても、蓋体4に凹部40Aを形成することで、冷媒の圧力による半導体レーザ素子2の歪みを抑制しながら、一定の放熱特性を確保することができる。
Also in the present embodiment, by forming the recess 40 </ b> A in the
たとえば、互いに深さが等しい凹部20Aの一部と凹部40Aの一部とを重ね合わせることで、図11(b)に示すように、半導体レーザ素子2における凹部20Aを蓋体4における凸部(凹部40Aが形成されていない部分)で支持することができる。結果として、冷媒の圧力による半導体レーザ素子2の歪みを抑制しながら、一定の放熱特性を得ることができる。
For example, by overlapping a part of the
また、図11(b)に示すように、半導体レーザ素子2および蓋体4に形成される凹部20A,40Aの(深さ)/(幅)の値を小さくすることができる。したがって、凹部20A,40Aを形成するための加工が容易となる。
Further, as shown in FIG. 11B, the (depth) / (width) values of the
なお、本実施の形態において、上述した実施の形態1〜3と同様の事項については、詳細な説明は繰り返さない。 In the present embodiment, detailed description of the same matters as in the first to third embodiments will not be repeated.
(実施の形態5)
図12は、実施の形態5に係る半導体レーザ装置を示した断面図である。なお、本実施の形態に係る半導体レーザ素子の上面図は、図1に示すとおりであり、図12(a)は、図1中のA−A断面に相当し、図12(b)は、図1中のB−B断面に相当する。
(Embodiment 5)
FIG. 12 is a sectional view showing a semiconductor laser device according to the fifth embodiment. The top view of the semiconductor laser device according to the present embodiment is as shown in FIG. 1, FIG. 12 (a) corresponds to the AA cross section in FIG. 1, and FIG. It corresponds to the BB cross section in FIG.
本実施の形態に係る半導体レーザ装置は、実施の形態1に係る半導体レーザ装置の変形例であって、図12に示すように、第1電極1を下部電極とし、第2電極5を上部電極としている。
The semiconductor laser device according to the present embodiment is a modification of the semiconductor laser device according to the first embodiment. As shown in FIG. 12, the
図12を参照して、本実施の形態においては、半導体レーザ素子2には凹部は形成されないが、蓋体4に凹部40Aを形成することで、流路3を形成している。半導体レーザ素子2と蓋体4とは、封止材6を介して接合される。
Referring to FIG. 12, in the present embodiment, no recess is formed in
ここで、第1電極1と流路3とが接するため、発光点11から流路3までの距離を従来よりも小さい距離(たとえば数μm程度)にすることができる。したがって、半導体レーザ素子2に凹部を形成しなくとも、従来よりも優れた放熱特性を得ることができる。換言すると、冷媒の圧力による半導体レーザ素子2の歪みを抑制しながら、一定の放熱特性を得ることができる。
Here, since the
上述した半導体レーザ装置について要約すると、以下のようになる。 The above-described semiconductor laser device is summarized as follows.
本実施の形態に係る半導体レーザ装置は、n−GaAs基板2Aと、n−GaAs基板2A上(図12中の下側)に発光層2Bと、発光層2B上に形成された第1電極1(下部電極)と、n−GaAs基板2Aの裏面上(図12中の上側)に形成された第2電極5(上部電極)と、凹部40Aを有し、第1電極1との間で流路3を形成し、発光層2Bを覆うように設けられる蓋体4(蓋部)とを備える。
The semiconductor laser device according to the present embodiment includes an n-
なお、本実施の形態において、上述した実施の形態1〜4と同様の事項については、詳細な説明は繰り返さない。 In the present embodiment, detailed description of the same matters as in the first to fourth embodiments will not be repeated.
以上、本発明の実施の形態について説明したが、上述した各実施例の特徴部分を適宜組み合わせることは、当初から予定されている。また、今回開示された実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。 Although the embodiment of the present invention has been described above, it is planned from the beginning to appropriately combine the characteristic portions of the above-described embodiments. Moreover, it should be thought that embodiment disclosed this time is an illustration and restrictive at no points. The scope of the present invention is defined by the terms of the claims, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
1 第1電極、2 半導体レーザ素子、2A n−GaAs基板、2B 発光層、3 流路、4 蓋体、5 下部電極、6 封止材、7 冷媒導入口、8 冷媒排出口、9 外部導入口、10 外部排出口、11 発光点、12 高抵抗層、13 p−GaAs層、14A p−InGaP光導波層、14B n−InGaP光導波層、15 InGaAsP活性層、16 凸部、20A,40A 凹部。
DESCRIPTION OF
Claims (1)
前記基板上に形成された発光層と、
前記発光層上に形成された第1電極と、
前記基板の裏面側に前記発光層と離間して設けられた凹部と、
少なくとも前記凹部の底面上に形成された第2電極と、
前記凹部との間で冷媒用の流路を形成するように前記基板の裏面上に取付けられる蓋部とを備え、
前記流路の側壁上に凹凸部を有する、半導体レーザ装置。 A substrate,
A light emitting layer formed on the substrate;
A first electrode formed on the light emitting layer;
A recess provided on the back side of the substrate and spaced apart from the light emitting layer;
A second electrode formed on at least the bottom surface of the recess;
A lid attached on the back surface of the substrate so as to form a flow path for the refrigerant with the recess ,
A semiconductor laser device having an uneven portion on a side wall of the flow path .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004118198A JP4318583B2 (en) | 2004-04-13 | 2004-04-13 | Semiconductor laser device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004118198A JP4318583B2 (en) | 2004-04-13 | 2004-04-13 | Semiconductor laser device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005303078A JP2005303078A (en) | 2005-10-27 |
JP4318583B2 true JP4318583B2 (en) | 2009-08-26 |
Family
ID=35334206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004118198A Expired - Fee Related JP4318583B2 (en) | 2004-04-13 | 2004-04-13 | Semiconductor laser device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4318583B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006086192A (en) * | 2004-09-14 | 2006-03-30 | Sumitomo Electric Ind Ltd | Light-emitting element |
EP3098852B1 (en) * | 2014-01-23 | 2020-10-07 | Suzhou Institute of Nano-Tech and Nano-Bionics of Chinese Academy of Sciences | Wafer level semiconductor device and manufacturing method thereof |
JP6191660B2 (en) * | 2014-08-05 | 2017-09-06 | 株式会社豊田中央研究所 | Thermal conductor, semiconductor device provided with thermal conductor |
CN113948959A (en) * | 2021-09-30 | 2022-01-18 | 中国科学院西安光学精密机械研究所 | Self-cooling semiconductor laser |
CN114336266A (en) * | 2021-12-30 | 2022-04-12 | 中国科学院长春光学精密机械与物理研究所 | High-efficiency heat-dissipation semiconductor laser and manufacturing method thereof |
-
2004
- 2004-04-13 JP JP2004118198A patent/JP4318583B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005303078A (en) | 2005-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6678307B2 (en) | Semiconductor surface light-emitting device | |
US6185238B1 (en) | Nitride compound semiconductor laser and its manufacturing method | |
US20060227827A1 (en) | Semiconductor laser device and heat sink used therein | |
JP4762729B2 (en) | Mounting structure of semiconductor laser element | |
US6917637B2 (en) | Cooling device for laser diodes | |
JP7220751B2 (en) | Edge-emitting laser bar | |
JP2009076730A (en) | Nitride semiconductor laser device | |
JP2006313907A (en) | Heat radiating structural body and light emitting assembly equipped therewith | |
JP2007311682A (en) | Semiconductor device | |
JP4318583B2 (en) | Semiconductor laser device | |
JP5103008B2 (en) | Semiconductor laser device and semiconductor laser device | |
US20060045153A1 (en) | Low thermal expansion coefficient cooler for diode-laser bar | |
US20220037851A1 (en) | Semiconductor laser device | |
JP2006216816A (en) | Nitride semiconductor device and its manufacturing method | |
JP2010050362A (en) | Multibeam semiconductor laser | |
US20230155346A1 (en) | Semiconductor light emitting device | |
US7385228B2 (en) | Semiconductor light-emitting element and light-emitting device | |
JP3946337B2 (en) | Gallium nitride compound semiconductor laser | |
EP1923973A1 (en) | High-power red semiconductor laser | |
JP2015026640A (en) | Surface emission laser array and method for manufacturing the same | |
JP4377779B2 (en) | Semiconductor laser device, manufacturing method thereof, optical disc apparatus, and optical transmission system | |
JP2008283064A (en) | Semiconductor laser device | |
JP2013179210A (en) | Array type semiconductor laser device and manufacturing method thereof | |
JP2008235630A (en) | Semiconductor laser device | |
JP7245061B2 (en) | Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061005 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090519 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090526 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120605 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130605 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |