JP4310458B2 - Electronic component manufacturing method and electronic component - Google Patents
Electronic component manufacturing method and electronic component Download PDFInfo
- Publication number
- JP4310458B2 JP4310458B2 JP2003128665A JP2003128665A JP4310458B2 JP 4310458 B2 JP4310458 B2 JP 4310458B2 JP 2003128665 A JP2003128665 A JP 2003128665A JP 2003128665 A JP2003128665 A JP 2003128665A JP 4310458 B2 JP4310458 B2 JP 4310458B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- manufacturing
- formation
- paste
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、電子部品の製造方法に関する。
【0002】
【従来の技術】
この発明にとって興味ある電子部品として、多層配線基板がある。近年、携帯情報端末やコンピューターなどの電子機器の小型化に伴ない、これら電子機器に内蔵される多層配線基板にもさらなる小型化が求められている。
【0003】
この多層配線基板は、一般的に、配線層を備えた絶縁層が複数枚積層された基板と、基板上に搭載されたICやLSIなどの要素部品から構成されているが、小型化を実現する方策の1つに、要素部品の実装密度を高くすることが挙げられ、実装密度を高くするには、要素部品と基板側の配線層とを電気的に接続するための表面導体を、狭ピッチで形成することが挙げられる。
【0004】
基板に表面導体を形成する方法の一つに、特許文献1に記載されているように、導電性のペーストをスクリーン印刷する方法がある。しかし印刷によって狭ピッチの表面導体を形成すると、ペーストに含有する溶剤成分が印刷しようと意図した予定サイズを越えてにじみだし、にじんだ溶剤成分に後からペーストに含有する金属成分が流れ出すという現象が発生する。その結果、印刷予定サイズよりも大きなサイズの表面導体を形成してしまうことになり、表面導体間を狭ピッチで形成しなければならない場合は、異なる表面導体同士が接続されてしまう可能性が生じる。
【0005】
また、スクリーン印刷による方法では、印刷終了時に接触していたスクリーンと基板が離別する際に、ペーストがごく微量飛び散ることがある。この微量の飛び散りが狭ピッチで形成された表面導体間に付着した場合、これによって表面導体同士が接続されてしまう可能性がある。たとえこの段階では接続されずとも、要素部品搭載前にめっきで表面導体を被膜する際に、表面導体間にまでめっきを被膜することになり、結果、表面導体間の短絡が発生する可能性が生じる。
【0006】
さらに、要素部品搭載前に行なわれるめっき工程において、無電解めっき法が用いられる場合は、特許文献2の発明が解決しようとする課題に示されているように、Pd活性化処理の過程の洗浄不足などによって、表面導体間にめっきが被膜されてしまうことがあり、結果、表面導体間の短絡が発生する可能性が生じる。
【0007】
このような現象は印刷による方法のみならず、転写による方法でも同様に生じる可能性がある。転写は、キャリアフィルム等にペーストをパターン印刷して乾燥させた後に基板主面上に転写する方法であるが、キャリアフィルム上でも上述のにじみや微量の飛び散りは印刷と同じように発生する可能性があるので、にじみや飛び散りといった意図しないものまでも転写してしまう可能性がある。
【0008】
【特許文献1】
特開2000−183538号公報
【特許文献2】
特開平10−178273号公報
【0009】
【発明が解決しようとする課題】
これらの現象は、表面導体間の狭ピッチ化が求められなかった時代には不具合として大きくは顕在化しなかったことだが、部品の小型化に伴なう表面導体間の狭ピッチ化が求められる現代においては解決すべき課題であり、多層配線基板に限らず、広く電子部品全般に共通する課題である。
【0010】
そこで、この発明の目的は、上述の問題を解決し得る電子部品の製造方法を提供しようとすることである。
【0011】
本発明の請求項1に記載の電子部品の製造方法によると、複数の絶縁性グリーンシートを準備するグリーンシート準備工程と、前記複数の絶縁性グリーンシートを積層して生の積層体を形成する積層体形成工程と、前記生の積層体の表面に形成されることになる少なくとも2つ以上の表面導体の形成予定箇所の間に、前記形成予定箇所の端部と近接するように前記生の積層体に凹部を形成する凹部形成工程と、前記形成予定箇所の形状に一致する穴の設けられたマスクを前記形成予定箇所に位置合わせし、前記マスクの穴を介して導電性ペーストを塗り込む表面導体形成工程と、前記生の積層体を焼成して焼成体を得る焼成工程とを備えることを特徴としている。
【0013】
また、本発明の請求項2に記載の電子部品の製造方法によると、前記表面導体形成工程と前記焼成工程の間に、前記凹部を絶縁性材料で充填する凹部充填工程をさらに備えることを特徴としている。
【0014】
また、これらの製造方法によって得られる電子部品を提供することを特徴としている。
【0015】
【発明の実施の形態】
以下には、本発明の電子部品の実施の形態を説明するにあたり、電子部品の一例として多層セラミック基板の製造方法を説明する
図1は、本発明の第1の実施形態を説明するためのもので、多層セラミック基板を製造するための工程を順次斜視図と断面図で示している。
(グリーンシート準備工程)
まず、絶縁性グリーンシートの一つであるセラミックグリーンシートを準備する。基となるスラリーは、例えば、酸化バリウム、酸化ケイ素、アルミナ、酸化カルシウムおよび酸化ホウ素の各粉末を混合したものに、有機バインダおよび溶剤からなる有機ビヒクルと可塑剤を添加し、これらを混合することで得られる。このスラリーをキャリアフィルム上にドクターブレード法等により所望の厚みのシート状に成形し、これを乾燥させることによってセラミックグリーンシートを得ることができる。
【0016】
また、焼成時にガラスが生成するもののほか、予め、ガラスや酸化銅や酸化マグネシウム等の焼結助剤を含有させておくことによって、より低温で焼結し得る組成としたものであってもよい。
【0017】
またセラミックグリーンシートの焼結促進、収縮挙動制御、強度改善、電気特性制御を目的として無機化合物やガラスを添加したり、基板の絶縁性を損なわない範囲で金属を添加しても構わない。
【0018】
このように作製したセラミックグリーンシートに、配線層パターンやビアホールを形成し、所望の枚数積層して、生の積層体を作製する。
(凹部形成工程)
次に、後に実施される表面導体形成工程にて表面導体が形成される予定箇所の間に、金型を圧接することにより積層体主面のセラミックシートに凹部を形成する。(a)は積層体主面に金型13が圧接している様を斜視図で示したものである。凹部12の断面の形状は特に限定するものではなく、(c)に示すような上辺が長い逆台形型でも、底面がない逆三角形型でも、長方形型でも構わない。また圧接の条件も特に限定するものではないが、例えば150℃程度に加熱した金型を使って、100〜1500kgf/cm2の圧力で圧接すると、セラミックが凹部を形成する程度にやわらかくなり加工しやすくなる。
【0019】
ここで重要なことは、凹部12の形成位置はできるだけ表面導体の形成予定箇所18の近くに、好ましくは凹部12の端部と表面導体の形成予定箇所18の端部が接していることである。
(表面導体形成工程)
次に、積層体主面上の予定箇所18に表面導体を形成する。第1の実施の形態では、印刷による形成方法を用いたとして説明する。
【0020】
まず、導電性のペーストを準備する。ペーストは、Ag、Au、Cu、Ni、Ag/Pd、Ag/Pt等の金属を主成分とする導電粉末に対し有機ビヒクルを所定量加え、ライカイ機、3本ロールで攪拌、混練したペーストを用いる。有機ビヒクルはバインダ樹脂と溶剤を混合したもので、バインダ樹脂としてエチルセルロース、アクリル樹脂、ポリビニルブチラール、メタクリル樹脂等が使われる。また、溶剤としてはテレピネオール、ブチルカルビトール、ブチルカルビトールアセテイト、アルコール類等が使われる。また、必要に応じて各種分散剤、可塑剤、活性剤を添加してもよい。さらに、セラミックとの収縮マッチングを計るためガラスフリットやCu2O等の金属酸化物やセラミック粉末や樹脂粉末を添加してもよい。また、ペースト粘度は印刷性を考慮し50〜700Pa・s−1であればよい。
【0021】
次に、表面導体の形成予定箇所18の形状に一致する穴の設けられたマスク19を用意し、マスク19を形成予定箇所18に位置合わせし、マスク19の穴を介して準備した導電性ペーストを塗り込んで表面導体14を形成する。(b)は印刷前の積層体主面の状態を示す斜視図であり、(c)は(b)の積層体にマスク19を位置合わせし、A−A’線で切断したと想定した断面図である。(d)は印刷後のA−A’線部分の状態を示す断面図である。
【0022】
(d)は、2点鎖線で示した形成予定箇所18のサイズに導電性ペーストを塗り込んだにもかかわらず、2点鎖線の範囲を越えてペーストのにじみだしが発生していることを示している。しかしながら、凹部12の端部と形成予定箇所18の端部とが近接するように凹部12を形成していれば、(d)に示すように、凹部12内にそのにじみだしペースト15が垂れ込むことになる。
【0023】
仮に凹部12がない場合、形成予定箇所18間のセラミックグリーンシートの表面距離は直線的となるが、凹部12を形成することによって形成予定箇所18間は傾斜面や底面を経由することとなり、表面距離をより長くとることが可能となる。したがって、表面導体間のにじみだしたペースト15同士がつながる可能性を、距離の拡大により低減させられることになる。
【0024】
また、印刷終了後にマスク19がシート11から離別する際に、ごく微量のペーストが表面電極間に飛び散ったとした場合には、飛び散りペースト16は、(d)に示すように、凹部12の中に付着することとなる。
(凹部充填工程)
次に、凹部12を、凹部充填用のサイズで予め成形された充填用グリーンシート17を積層し圧着する。(e)は圧着後の積層体主面の状態を示した断面図である。充填用グリーンシートの材料は、基板本体を構成する絶縁性シートと同等のものが好ましく、本実施例の場合はグリーンシート準備工程で作製したセラミックグリーンシート11と同じであることが好ましい。またシート状に成形したものを積層圧着するのではなく、ペースト状のセラミックを凹部12に対しスクリーン印刷して充填する方法でも構わない。
【0025】
この凹部充填工程が実施されることにより、飛び散りペースト16が凹部12の中に付着しているとしても、飛び散りペースト16は露出せず埋設することになる。このため、特許文献2に記載されている無電解めっき法が用いられた場合に起こり得る、表面導体間にめっきが被膜されてしまうという問題も発生しない。
【0026】
また、表面導体14と充填用グリーンシート17とは、高低差なく平坦であることが好ましい。平坦にすることにより、要素部品を搭載時にはんだペーストをメタルマスクを用いて印刷する際に、メタルマスクと基板との密着性が向上するので、はんだのにじみを抑制することができる。
【0027】
また、平坦にすることにより、意図したサイズとほぼ同じサイズの表面導体が基板上に露出することになるので、設計通りの配線が施された基板が作製されることになり、製品の信頼性が向上する。
【0028】
この後、セラミックシートの焼結温度以上で焼成し(焼成工程)、所望の多層セラミック基板が作製される。配線層と同時焼成する場合は、その配線層に用いた金属の融点以下であるようにする。
【0029】
図2は、本発明の第2の実施形態を説明するためのもので、多層セラミック基板を製造するための工程を順次断面図で示している。図1と同等の説明は省略し、図1に示した要素に相当する要素には、同じ参照符号を付与した。
【0030】
まず、第1の実施形態と同様に、グリーンシート準備工程、凹部形成工程を実施する。
(転写準備工程)
第2の実施の形態では、転写による形成方法を用いたとして説明する。
【0031】
まず、第1の実施形態と同様に導電性ペーストを作製し、表面導体の形成予定箇所18の形状に一致する穴の設けられたマスク19を用意し、マスク19を転写用フィルム21上に配置し、マスク19の穴を介して準備した導電性ペーストを塗り込んで、転写用フィルム21上に導体膜22を形成する。(a)は印刷後の転写用フィルム21の断面図である。この転写用フィルム21に印刷された段階で、第1の実施形態と同様に、2点鎖線で示した形成予定のサイズを越えてペーストのにじみだしが発生することを示している。
【0032】
また、印刷終了後にマスク19が転写用フィルム21から離別する際に、ごく微量のペーストが導体膜22の間に飛び散ったとした場合、飛び散りペースト16は転写用フィルム21上に付着することとなる。
(表面導体形成工程)
次に、(b)で示すように、転写用フィルム21をセラミックグリーンシート11の表面導体の形成予定箇所18に位置合わせし、圧着して、導体膜22をセラミックシート11上に転写する。(c)は転写後に転写用フィルム21を離した後を示している。この時、導体膜22は、にじみだしペースト15も含めて、セラミックグリーンシート11上に転写され、表面導体14が形成されることになる。しかしながら、第1の実施形態と同様に、凹部12の端部が表面導体の形成予定箇所18の端部と近接していれば、にじみだしペースト15は凹部12の中に圧着されることになる。転写用フィルム21に付着してしまった飛び散りペースト16については、飛び散りペースト16のサイズが凹部12の深さと比較して微小であり、圧着が凹部12の底面にまで及ばない場合は、凹部12内に転写されることなく、転写用フィルム21に付着したままとなる。仮に凹部12に転写されてしまったとしても、後述の凹部充填工程を実施することにより、第1の実施形態と同様に、飛び散りペースト16も含めて埋設されてしまうため、意図しないはんだ膜が形成されるなどの不具合が発生することはない。
【0033】
次に、第1の実施形態と同様に、凹部充填工程、焼成工程を実施し、所望の多層配線基板が作製される。
【0034】
本発明の製造方法は、要素部品搭載用の表面導体を形成する場合に限らず、例えばワイヤボンディング用の金属線を接続するための表面導体の形成や、実装基板に接続するための裏面ランドの形成にも適用できる発明であり、また多層セラミック基板に限らず、広く電子部品に全般に適用できる発明である。
【0035】
【発明の効果】
以上のように、本発明によれば、表面導体間に凹部を設けてから表面導体を形成することにより、表面導体同士の意図しない接続を防ぐことができ、その後凹部を充填することによって、凹部内に付着したペーストを埋設することができ、また意図したサイズの表面導体を基板上に形成することが可能となる。その結果、表面導体間が狭ピッチであっても短絡のない電子部品を作製することができる。
【図面の簡単な説明】
【図1】本発明の電子部品の製造方法の第1の実施形態を説明するための、多層セラミック基板を製造するための工程の斜視図と断面図である。
【図2】本発明の電子部品の製造方法の第2の実施形態を説明するための、多層セラミック基板を製造するための工程の断面図である。
【符号の説明】
11…セラミックグリーンシート
12…凹部
13…金型
14…表面導体
15…にじみだしペースト
16…飛び散りペースト
17…充填用グリーンシート
18…形成予定箇所
19…マスク
21…転写用フィルム
22…導体膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing an electronic component.
[0002]
[Prior art]
There is a multilayer wiring board as an electronic component of interest for the present invention. In recent years, with the miniaturization of electronic devices such as portable information terminals and computers, further miniaturization is required for multilayer wiring boards built in these electronic devices.
[0003]
This multilayer wiring board is generally composed of a substrate in which multiple insulating layers with wiring layers are stacked and component parts such as IC and LSI mounted on the substrate. One way to achieve this is to increase the packaging density of the component parts. To increase the packaging density, the surface conductor for electrically connecting the component parts and the wiring layer on the board side must be narrowed. It can be formed by pitch.
[0004]
As one method for forming a surface conductor on a substrate, there is a method of screen printing a conductive paste as described in Patent Document 1. However, when a narrow-pitch surface conductor is formed by printing, the solvent component contained in the paste bleeds beyond the intended size intended to be printed, and the metal component contained in the paste flows out into the oozed solvent component later. appear. As a result, a surface conductor having a size larger than the size to be printed is formed. When the surface conductors must be formed at a narrow pitch, different surface conductors may be connected to each other. .
[0005]
Further, in the method by screen printing, when the screen that has been in contact with the substrate at the end of printing is separated from the substrate, a very small amount of paste may be scattered. If this small amount of splatter adheres between the surface conductors formed at a narrow pitch, there is a possibility that the surface conductors are connected to each other. Even if it is not connected at this stage, when the surface conductor is coated by plating before mounting the component parts, the plating is applied even between the surface conductors, and as a result, a short circuit between the surface conductors may occur. Arise.
[0006]
Further, when the electroless plating method is used in the plating process performed before mounting the component parts, as shown in the problem to be solved by the invention of Patent Document 2, cleaning of the Pd activation process is performed. The plating may be coated between the surface conductors due to lack or the like, and as a result, a short circuit between the surface conductors may occur.
[0007]
Such a phenomenon may occur not only by the printing method but also by the transfer method. Transfer is a method of pattern-printing a paste on a carrier film and drying it, and then transferring it onto the main surface of the substrate. However, the above-mentioned bleeding and small amount of splatter may occur on the carrier film in the same way as printing. Because there is, there is a possibility of transferring even unintended things such as blurring and scattering.
[0008]
[Patent Document 1]
JP 2000-183538 A [Patent Document 2]
Japanese Patent Laid-Open No. 10-178273
[Problems to be solved by the invention]
Although these phenomena did not manifest themselves as defects in the era when narrow pitches between surface conductors were not required, the present day where narrow pitches between surface conductors are required due to miniaturization of parts Is a problem to be solved, and is not limited to multilayer wiring boards, but is a problem common to all electronic components.
[0010]
Accordingly, an object of the present invention is to provide an electronic component manufacturing method capable of solving the above-described problems.
[0011]
According to the manufacturing method of the electronic component according to claim 1 of the present invention, to form a plurality of the green sheets preparing step of preparing an insulating green sheets, the green laminate by laminating a plurality of insulating green sheet Between the laminated body forming step and at least two or more surface conductors to be formed on the surface of the raw laminated body , the raw A recess forming step for forming a recess in the laminated body, and a mask provided with a hole that matches the shape of the planned formation position are aligned with the planned formation position, and a conductive paste is applied through the mask hole. It is characterized by comprising a surface conductor forming step and a firing step of firing the raw laminate to obtain a fired body.
[0013]
The electronic component manufacturing method according to claim 2 of the present invention further includes a recess filling step of filling the recess with an insulating material between the surface conductor forming step and the firing step. It is said.
[0014]
Further, the present invention is characterized in that an electronic component obtained by these manufacturing methods is provided.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
In the following, in describing an embodiment of an electronic component of the present invention, FIG. 1 illustrating a method for manufacturing a multilayer ceramic substrate as an example of an electronic component is for explaining the first embodiment of the present invention. The steps for manufacturing the multilayer ceramic substrate are sequentially shown in a perspective view and a sectional view.
(Green sheet preparation process)
First, a ceramic green sheet which is one of insulating green sheets is prepared. For example, the slurry to be the base is a mixture of powders of barium oxide, silicon oxide, alumina, calcium oxide and boron oxide, an organic vehicle consisting of an organic binder and a solvent and a plasticizer are added and mixed. It is obtained with. A ceramic green sheet can be obtained by forming this slurry on a carrier film into a sheet having a desired thickness by a doctor blade method or the like and drying it.
[0016]
Further, in addition to the one that glass is generated at the time of firing, it may be a composition that can be sintered at a lower temperature by previously containing a sintering aid such as glass, copper oxide, or magnesium oxide. .
[0017]
In addition, an inorganic compound or glass may be added for the purpose of promoting the sintering of the ceramic green sheet, shrinkage behavior control, strength improvement, and electrical property control, or a metal may be added as long as the insulating properties of the substrate are not impaired.
[0018]
A wiring layer pattern and a via hole are formed on the ceramic green sheet thus produced, and a desired number of layers are laminated to produce a raw laminate.
(Recess formation process)
Next, a concave portion is formed in the ceramic sheet on the main surface of the multilayer body by press-contacting a mold between the portions where the surface conductor is to be formed in the surface conductor forming step to be performed later. (A) is a perspective view showing that the
[0019]
What is important here is that the position where the
(Surface conductor formation process)
Next, a surface conductor is formed in the
[0020]
First, a conductive paste is prepared. The paste is a paste prepared by adding a predetermined amount of an organic vehicle to a conductive powder mainly composed of a metal such as Ag, Au, Cu, Ni, Ag / Pd, Ag / Pt, and stirring and kneading with a raikai machine and three rolls. Use. The organic vehicle is a mixture of a binder resin and a solvent, and ethyl cellulose, acrylic resin, polyvinyl butyral, methacrylic resin, or the like is used as the binder resin. As the solvent, terpineol, butyl carbitol, butyl carbitol acetate, alcohols and the like are used. Moreover, you may add various dispersing agents, a plasticizer, and an activator as needed. Furthermore, a metal oxide such as glass frit or Cu2O, ceramic powder, or resin powder may be added to measure shrinkage matching with ceramic. The paste viscosity may be 50 to 700 Pa · s−1 in consideration of printability.
[0021]
Next, a
[0022]
(D) shows that the paste oozes out beyond the range of the two-dot chain line, even though the conductive paste is applied to the size of the planned
[0023]
If there is no
[0024]
Further, when the
(Recess filling process)
Next, the filling
[0025]
By performing this recess filling step, even if the splattering
[0026]
Further, the
[0027]
In addition, since the surface conductor of the same size as the intended size is exposed on the substrate by flattening, a substrate with the wiring as designed is produced, and the reliability of the product Will improve.
[0028]
Thereafter, firing is performed at a temperature equal to or higher than the sintering temperature of the ceramic sheet (firing step), and a desired multilayer ceramic substrate is produced. In the case of simultaneous firing with the wiring layer, the temperature is set to be equal to or lower than the melting point of the metal used for the wiring layer.
[0029]
FIG. 2 is for explaining the second embodiment of the present invention, and sequentially shows the steps for manufacturing the multilayer ceramic substrate in cross-sectional views. Descriptions equivalent to those in FIG. 1 are omitted, and elements corresponding to the elements shown in FIG.
[0030]
First, as in the first embodiment, a green sheet preparation step and a recess formation step are performed.
(Transfer preparation process)
In the second embodiment, description will be made assuming that a forming method by transfer is used.
[0031]
First, as in the first embodiment, a conductive paste is prepared, a
[0032]
Further, when the
(Surface conductor formation process)
Next, as shown in (b), the
[0033]
Next, similarly to the first embodiment, a recess filling step and a firing step are performed to produce a desired multilayer wiring board.
[0034]
The manufacturing method of the present invention is not limited to the case of forming a surface conductor for mounting component parts. For example, the formation of a surface conductor for connecting a metal wire for wire bonding or the formation of a back surface land for connecting to a mounting board The present invention can be applied to formation, and is not limited to a multilayer ceramic substrate, and can be widely applied to electronic parts in general.
[0035]
【The invention's effect】
As described above, according to the present invention, by forming the surface conductor after providing the recesses between the surface conductors, unintentional connection between the surface conductors can be prevented, and then the recesses are filled by filling the recesses. The paste adhered inside can be embedded, and the surface conductor of the intended size can be formed on the substrate. As a result, an electronic component without a short circuit can be produced even when the surface conductors have a narrow pitch.
[Brief description of the drawings]
1A and 1B are a perspective view and a cross-sectional view of a process for manufacturing a multilayer ceramic substrate for explaining a first embodiment of a method for manufacturing an electronic component of the present invention.
FIG. 2 is a cross-sectional view of a process for manufacturing a multilayer ceramic substrate for explaining a second embodiment of the method for manufacturing an electronic component of the present invention.
[Explanation of symbols]
DESCRIPTION OF
Claims (3)
前記複数の絶縁性グリーンシートを積層して生の積層体を形成する積層体形成工程と、
前記生の積層体の表面に形成されることになる少なくとも2つ以上の表面導体の形成予定箇所の間に、前記形成予定箇所の端部と近接するように前記生の積層体に凹部を形成する凹部形成工程と、
前記形成予定箇所の形状に一致する穴の設けられたマスクを前記形成予定箇所に位置合わせし、前記マスクの穴を介して導電性ペーストを塗り込む表面導体形成工程と、
前記生の積層体を焼成して焼成体を得る焼成工程とを備える、電子部品の製造方法。A green sheet preparation process for preparing a plurality of insulating green sheets;
A laminate forming step of forming a raw laminate by laminating the plurality of insulating green sheets;
A recess is formed in the raw laminate so as to be close to the end of the planned formation portion between the planned formation locations of at least two or more surface conductors to be formed on the surface of the raw laminate. A recess forming step,
A surface conductor forming step of aligning a mask provided with a hole that matches the shape of the planned formation location with the formation planned location, and applying a conductive paste through the mask hole,
The manufacturing method of an electronic component provided with the baking process of baking the said raw laminated body and obtaining a sintered body.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003128665A JP4310458B2 (en) | 2003-05-07 | 2003-05-07 | Electronic component manufacturing method and electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003128665A JP4310458B2 (en) | 2003-05-07 | 2003-05-07 | Electronic component manufacturing method and electronic component |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004335676A JP2004335676A (en) | 2004-11-25 |
JP4310458B2 true JP4310458B2 (en) | 2009-08-12 |
Family
ID=33504711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003128665A Expired - Fee Related JP4310458B2 (en) | 2003-05-07 | 2003-05-07 | Electronic component manufacturing method and electronic component |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4310458B2 (en) |
-
2003
- 2003-05-07 JP JP2003128665A patent/JP4310458B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004335676A (en) | 2004-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3780386B2 (en) | Ceramic circuit board and manufacturing method thereof | |
KR100922079B1 (en) | Multilayer ceramic substrate | |
WO2005008698A1 (en) | Surface mounting type part | |
JP2004047856A (en) | Conductive paste and printing method as well as manufacturing method of ceramic multilayer circuit board | |
JP5857956B2 (en) | Device mounting substrate and manufacturing method thereof | |
JP5582069B2 (en) | Ceramic multilayer substrate | |
JP4426805B2 (en) | Wiring board and manufacturing method thereof | |
JP4310458B2 (en) | Electronic component manufacturing method and electronic component | |
JP2002043757A (en) | Multilayer board and manufacturing method | |
JP2002043758A (en) | Multilayer board and manufacturing method | |
JP2002362987A (en) | Electronic component and method for manufacturing the same | |
JP2005268672A (en) | Substrate | |
JP2006100422A (en) | Multilayer capacitor and manufacturing method thereof | |
JP2001291959A (en) | Manufacturing method for multilayer ceramic substrate and copper conductive paste | |
JPH06334351A (en) | Conductor paste and ceramic multilayer interconnection board using same | |
JPH0685466A (en) | Multilayer circuit board | |
WO2001069991A1 (en) | Method of manufacturing multilayer ceramic substrate, and conductor paste | |
JP2004087990A (en) | Composite and its production method, and production of ceramic substrate | |
CN109923950B (en) | Ceramic substrate and method for manufacturing ceramic substrate | |
JP2011029534A (en) | Multilayer wiring board | |
JP2002141646A (en) | Circuit board | |
JP2006100498A (en) | Manufacturing method of ceramic electronic component | |
JPH09260853A (en) | Ceramic circuit board and its manufacture | |
JP6818609B2 (en) | Wiring substrate and imaging device | |
JP2004241432A (en) | Multilayered ceramic board and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090420 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4310458 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140522 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |