JP4305363B2 - Semiconductor integrated circuit - Google Patents

Semiconductor integrated circuit Download PDF

Info

Publication number
JP4305363B2
JP4305363B2 JP2004306831A JP2004306831A JP4305363B2 JP 4305363 B2 JP4305363 B2 JP 4305363B2 JP 2004306831 A JP2004306831 A JP 2004306831A JP 2004306831 A JP2004306831 A JP 2004306831A JP 4305363 B2 JP4305363 B2 JP 4305363B2
Authority
JP
Japan
Prior art keywords
integrated circuit
unit
power supply
line
circuit unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004306831A
Other languages
Japanese (ja)
Other versions
JP2006121405A (en
Inventor
明隆 村田
正 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004306831A priority Critical patent/JP4305363B2/en
Priority to US11/220,527 priority patent/US7248061B2/en
Priority to DE102005043907.1A priority patent/DE102005043907B4/en
Publication of JP2006121405A publication Critical patent/JP2006121405A/en
Application granted granted Critical
Publication of JP4305363B2 publication Critical patent/JP4305363B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Logic Circuits (AREA)

Description

本発明は、通信線対間の差動電圧信号を利用して通信を行うように構成された通信用の半導体集積回路に関する。   The present invention relates to a communication semiconductor integrated circuit configured to perform communication using a differential voltage signal between a pair of communication lines.

従来、通信線対間の差動電圧信号を利用して通信を行うバスインタフェース通信回路が提供されている（例えば、特許文献１参照）。このような通信回路を車両に搭載する際には、これをＩＣ化することが望ましいものであるが、当該通信回路を用いて車載ＬＡＮを構築する場合、特には、車両用エアバッグシステムなどを含む安全系ネットワークを構築する場合には、通信線が車両用電源ラインやグランドラインへショートした場合の対策が必要になるという事情がある。
特開平１-３１７００７号公報 2. Description of the Related Art Conventionally, a bus interface communication circuit that performs communication using a differential voltage signal between a pair of communication lines has been provided (see, for example, Patent Document 1). When such a communication circuit is mounted on a vehicle, it is desirable to make it an IC. However, when an in-vehicle LAN is constructed using the communication circuit, in particular, a vehicle airbag system or the like is used. In the case of constructing a safety system network that includes such a situation, it is necessary to take measures when a communication line is short-circuited to a vehicle power supply line or a ground line.
JP-A-1-317007

近年、Safe-by-Wire Plus コンソーシアムによって、自動車用乗員セーフティ・システムのネットワーク化に関するバス標準規格が提案されており、この規格では、通信線対の一方が電源ラインやグランドラインにショートした場合でも、その通信線対間の差動電圧信号のレベルに影響が及ばない仕様の回路構成を採用している。   In recent years, the Safe-by-Wire Plus Consortium has proposed a bus standard for networking passenger safety systems for automobiles. Even if one of the communication line pair is shorted to a power line or ground line, The circuit configuration has a specification that does not affect the level of the differential voltage signal between the communication line pair.

図７には、上記のようなバス標準規格に応用可能と考えられる通信用半導体集積回路の構成が概略的に示されている。この図７に示された半導体集積回路は、ドライバ部を構成するＩＣ１とプロトコル部を構成するＩＣ２とを組み合わせて構成される。   FIG. 7 schematically shows a configuration of a communication semiconductor integrated circuit that can be applied to the bus standard as described above. The semiconductor integrated circuit shown in FIG. 7 is configured by combining IC1 constituting a driver section and IC2 constituting a protocol section.

ＩＣ１は、例えばエアバッグ用のスクイブドライバＩＣのような下位回路との間での通信動作を、一対の通信線３ａ及び３ｂ間の差動電圧信号を利用して行うための送受信部１ａ、この送受信部１ａからの信号を信号線Ｓ２へ出力するための出力回路１ｂ（バッファ回路）、信号線Ｓ１を通じて入力された信号を送受信部１ａに与えるための入力回路１ｃ（コンパレータ、比較電圧発生用の分圧回路などを含む）を備えた構成となっている。   The IC 1 is a transmission / reception unit 1a for performing a communication operation with a lower circuit such as an air bag squib driver IC using a differential voltage signal between a pair of communication lines 3a and 3b. An output circuit 1b (buffer circuit) for outputting a signal from the transmission / reception unit 1a to the signal line S2, and an input circuit 1c (comparator, for generating a comparison voltage) for supplying the signal input through the signal line S1 to the transmission / reception unit 1a Including a voltage dividing circuit).

ＩＣ２は、例えばホストコンピュータのような上位回路との間でデータの受け渡しを行うためのプロトコル制御部２ａ、このプロトコル制御部２ａからの信号を信号線Ｓ１へ出力するための出力回路２ｂ（バッファ回路）、信号線Ｓ２を通じて入力された信号をプロトコル制御部２ａに与えるための入力回路２ｃ（コンパレータ、比較電圧発生用の分圧回路などを含む）を備えた構成となっている。   The IC 2 includes a protocol control unit 2a for exchanging data with a host circuit such as a host computer, and an output circuit 2b (buffer circuit) for outputting a signal from the protocol control unit 2a to the signal line S1. ), And an input circuit 2c (including a comparator and a voltage dividing circuit for generating a comparison voltage) for supplying a signal input through the signal line S2 to the protocol control unit 2a.

この場合、ＩＣ１の電源は、電源端子Ｖcc１及びグランド端子ＧＮＤ１間から与えられ、ＩＣ２の電源は、上記ＩＣ１用の電源とは異なる電源系統の電源端子Ｖcc２及びグランド端子ＧＮＤ２間から与えられるように構成される。   In this case, the power of the IC1 is supplied from between the power supply terminal Vcc1 and the ground terminal GND1, and the power of the IC2 is supplied from between the power supply terminal Vcc2 and the ground terminal GND2 of a power supply system different from the power supply for the IC1. Is done.

従って、このように異なる電源系統から給電されるＩＣ１及び２を備えた半導体集積回路においては、電源端子Ｖcc１及びグランド端子ＧＮＤ１をフローティング電源とすれば、通信線３ａ及び３ｂの一方が車両用電源ラインやグランドラインへショートした場合でも、当該通信線３ａ及び３ｂ間の差動電圧信号のレベルに影響が及ぶことがなくなる。   Therefore, in the semiconductor integrated circuit having ICs 1 and 2 fed from different power supply systems as described above, if the power supply terminal Vcc1 and the ground terminal GND1 are floating power supplies, one of the communication lines 3a and 3b is connected to the vehicle power supply line. Even when a short circuit occurs to the ground line, the level of the differential voltage signal between the communication lines 3a and 3b is not affected.

上記のように電源が異なるＩＣ１及び２間で信号伝送を行う場合には、それらＩＣ１及び２間を繋ぐ信号線Ｓ１、Ｓ２に、カップリングコンデンサＣ１、Ｃ２を挿入することになる。また、ＥＭＩノイズによる誤動作防止のために、ＩＣ１及び２の各電源端子Ｖcc１・Ｖcc２間、並びに各グランド端子ＧＮＤ１・ＧＮＤ２間にそれぞれフィルタ用コンデンサＣ３、Ｃ４を挿入する必要が出てくる。   When signal transmission is performed between the ICs 1 and 2 having different power sources as described above, the coupling capacitors C1 and C2 are inserted into the signal lines S1 and S2 connecting the ICs 1 and 2. Further, in order to prevent malfunction due to EMI noise, it is necessary to insert filter capacitors C3 and C4 between the power supply terminals Vcc1 and Vcc2 of IC1 and 2 and between the ground terminals GND1 and GND2, respectively.

上記構成の半導体集積回路を作製する場合には、カップリングコンデンサＣ１、Ｃ２やフィルタ用コンデンサＣ３、Ｃ４を、ＩＣ１やＩＣ２内に組み込むというワンチップ化、或いはＩＣ１及び２並びに各コンデンサＣ１〜Ｃ４を含めた全体のワンチップ化などを実現することが、コストの低下を図る上で望ましい。しかしながら、上記半導体集積回路は、ＰＮ接合分離型に構成されるのが一般的であるため、基板を通じた回り込み経路の形成が避けられない。このため、ＩＣ１及び２のワンチップ化ができないと共に、各コンデンサＣ１〜Ｃ４を外付け回路として設けざるを得ず、コストダウンが困難になるという課題があった。   When the semiconductor integrated circuit having the above-described configuration is manufactured, the coupling capacitors C1 and C2 and the filter capacitors C3 and C4 are integrated into the IC1 and IC2, or the ICs 1 and 2 and the capacitors C1 to C4 are integrated. In order to reduce costs, it is desirable to realize the entire system including one chip. However, since the semiconductor integrated circuit is generally configured as a PN junction separation type, it is inevitable to form a wraparound path through the substrate. For this reason, the ICs 1 and 2 cannot be made into one chip, and the capacitors C1 to C4 have to be provided as external circuits, which makes it difficult to reduce costs.

本発明は、上記事情に鑑みてなされたものであり、その目的は、通信線対の一方が電源ラインやグランドラインにショートした場合でも当該通信線対間の差動電圧信号のレベルに影響が及ばない仕様を、コストダウンを図りながら実現できる半導体集積回路を提供することにある。   The present invention has been made in view of the above circumstances, and its purpose is to affect the level of the differential voltage signal between the communication line pair even when one of the communication line pairs is short-circuited to a power supply line or a ground line. It is an object of the present invention to provide a semiconductor integrated circuit capable of realizing specifications that do not meet the requirements while reducing costs.

請求項１記載の発明によれば、通信線対間の差動電圧信号を利用した通信を行うための送受信部が設けられた第１集積回路部の電源が、電源ライン及びグランドラインから絶縁された状態のフローティング電源から供給される構成となっているから、信号線対の一方が電源ラインやグランドラインにショートした場合であっても、当該対をなす信号線間の電位差自体は変動することがなく、従って、通信線対間の差動電圧信号のレベルに影響が及ぶことがなくなる。この場合、上記第１集積回路部、並びに通信動作のためのプロトコル制御部が設けられた第２集積回路部は、絶縁分離型構造の素子として作製されているから、ＰＮ接合分離型構造のように基板を通じた回り込み経路が形成されることがない。これにより、それら第１集積回路部及び第２集積回路部を同一の半導体チップ上に形成するワンチップ構造を実現できるものであり、以てコストダウンを図り得るようになる。   According to the first aspect of the present invention, the power source of the first integrated circuit unit provided with the transmission / reception unit for performing communication using the differential voltage signal between the pair of communication lines is insulated from the power line and the ground line. In this case, even if one of the signal line pairs is short-circuited to the power supply line or the ground line, the potential difference between the paired signal lines itself varies. Therefore, the level of the differential voltage signal between the communication line pair is not affected. In this case, since the first integrated circuit unit and the second integrated circuit unit provided with the protocol control unit for communication operation are manufactured as elements having an insulation separation type structure, they have a PN junction separation type structure. No wraparound path through the substrate is formed. As a result, it is possible to realize a one-chip structure in which the first integrated circuit portion and the second integrated circuit portion are formed on the same semiconductor chip, so that the cost can be reduced.

請求項２記載の発明によれば、カップリングコンデンサを前記半導体チップ中の回路構成材料を利用して形成することによりワンチップ化を促進する構成となっているから、コストダウンを実現できる。   According to the second aspect of the present invention, since the coupling capacitor is formed by using the circuit constituent material in the semiconductor chip, the one-chip formation is promoted, so that the cost can be reduced.

請求項３記載の発明によれば、フィルタ用コンデンサを前記半導体チップ中の回路構成材料を利用して形成することによりワンチップ化を促進する構成となっているから、さらなるコストダウンを実現できる。   According to the third aspect of the present invention, since the filter capacitor is formed by using the circuit constituent material in the semiconductor chip, the one-chip configuration is promoted, so that further cost reduction can be realized.

請求項４記載の発明においても、第１集積回路部がフローティング電源から給電される構成となっているから、信号線対の一方が電源ラインやグランドラインにショートした場合であっても、当該通信線対間の差動電圧信号のレベルに影響が及ぶことがなくなる。また、第１集積回路部及び第２集積回路部が、絶縁分離型構造の素子として作製されているから、カップリングコンデンサを、第１集積回路部または第２集積回路部中に作り込むことによりワンチップ構造を実現できるものであり、これによりコストダウンを図り得るようになる。   Also in the invention according to claim 4, since the first integrated circuit portion is configured to be supplied with power from the floating power supply, even if one of the signal line pairs is short-circuited to the power supply line or the ground line, the communication is performed. The level of the differential voltage signal between the line pairs is not affected. In addition, since the first integrated circuit unit and the second integrated circuit unit are manufactured as elements having an insulation separation type structure, the coupling capacitor is formed in the first integrated circuit unit or the second integrated circuit unit. A one-chip structure can be realized, which can reduce the cost.

請求項５記載の発明によれば、フィルタ用コンデンサをも、第１集積回路部または第２集積回路部中に作り込んだ状態のワンチップ構造を実現できるから、さらなるコストダウンを実現できる。   According to the fifth aspect of the present invention, since the one-chip structure in which the filter capacitor is also built in the first integrated circuit portion or the second integrated circuit portion can be realized, further cost reduction can be realized.

請求項６記載の発明においても、第１集積回路部がフローティング電源から給電される構成となっているから、信号線対の一方が電源ラインやグランドラインにショートした場合であっても、当該通信線対間の差動電圧信号のレベルに影響が及ぶことがなくなる。また、第１集積回路部及び第２集積回路部が、絶縁分離型構造の素子として作製されているから、カップリングコンデンサ及びフィルタ用コンデンサの少なくとも一方を、第１集積回路部または第２集積回路部中に作り込むことによりワンチップ構造を実現できるものであり、これによりコストダウンを図り得るようになる。   Also in the invention according to claim 6, since the first integrated circuit portion is configured to be fed from the floating power supply, even if one of the signal line pairs is short-circuited to the power supply line or the ground line, the communication is performed. The level of the differential voltage signal between the line pairs is not affected. In addition, since the first integrated circuit portion and the second integrated circuit portion are manufactured as elements having an isolation structure, at least one of the coupling capacitor and the filter capacitor is used as the first integrated circuit portion or the second integrated circuit. A one-chip structure can be realized by making it in the inside of the unit, which can reduce the cost.

（第１の実施の形態）
以下、本発明を車載ＬＡＮ用のサブネットワークに使用される半導体集積回路に適用した第１実施例について図１を参照しながら説明する。尚、この第１実施例は、本発明の請求項１〜３に対応するものである。 (First embodiment)
A first embodiment in which the present invention is applied to a semiconductor integrated circuit used in a sub-network for an in-vehicle LAN will be described below with reference to FIG. This first embodiment corresponds to claims 1 to 3 of the present invention.

図１において、マスタＩＣ１１（半導体集積回路に相当）は、例えばＳＯＩ基板を利用した絶縁分離型構造の素子として構成されたもので、ドライバ部１２（第１集積回路部に相当）及びプロトコル部１３（第２集積回路部に相当）を同一半導体チップ上に形成した構造となっている。   In FIG. 1, a master IC 11 (corresponding to a semiconductor integrated circuit) is configured as an element having an isolation type structure using an SOI substrate, for example, and includes a driver unit 12 (corresponding to a first integrated circuit unit) and a protocol unit 13. (Corresponding to the second integrated circuit portion) is formed on the same semiconductor chip.

ドライバ部１２は、図示しないスレーブＩＣ（例えば、エアバッグ用のスクイブドライバＩＣ）との間での通信動作を、バスＡ及びＢに接続された一対の通信線１４ａ及び１４ｂ間の差動電圧信号を利用して行う構成となっている。具体的には、ドライバ部１２は、電源回路１５、通信線１４ａ及び１４ｂ間にスレーブＩＣへの送信データに応じた差動電圧信号を出力するための駆動回路１６、スレーブＩＣから通信線１４ａ及び１４ｂへ送信されたデータを受信する受信回路１７、信号線Ｓ１を通じて入力された信号を駆動回路１６に与えるための入力回路１８（コンパレータ、比較電圧発生用の分圧回路などを含む）、受信回路１７の受信データを信号線Ｓ２へ出力するための出力回路１９（バッファ回路）を備えた構成となっている。尚、上記駆動回路１６及び受信回路１７によって、本発明でいう送受信部２０が構成されるものである。   The driver unit 12 performs a communication operation with a slave IC (for example, a squib driver IC for an airbag) (not shown), and a differential voltage signal between a pair of communication lines 14a and 14b connected to the buses A and B. It is configured to use. Specifically, the driver unit 12 includes a drive circuit 16 for outputting a differential voltage signal corresponding to transmission data to the slave IC between the power supply circuit 15 and the communication lines 14a and 14b. A receiving circuit 17 for receiving data transmitted to 14b, an input circuit 18 for supplying a signal inputted through the signal line S1 to the driving circuit 16 (including a comparator, a voltage dividing circuit for generating a comparison voltage, etc.), a receiving circuit The output circuit 19 (buffer circuit) for outputting the 17 received data to the signal line S2 is provided. The drive circuit 16 and the reception circuit 17 constitute the transmission / reception unit 20 referred to in the present invention.

プロトコル部１３は、電源回路２１、例えば図示しないホストコンピュータのような上位回路との間でデータの受け渡しを行うためのプロトコル制御部２２、このプロトコル制御部２２からの信号を信号線Ｓ１へ出力するための出力回路２３（バッファ回路）、信号線Ｓ２を通じて入力された信号をプロトコル制御部２２に与えるための入力回路２４（コンパレータ、比較電圧発生用の分圧回路などを含む）を備えた構成となっている。   The protocol unit 13 is a protocol control unit 22 for exchanging data with a power supply circuit 21, for example, a host circuit such as a host computer (not shown), and outputs a signal from the protocol control unit 22 to the signal line S1. And an output circuit 23 (buffer circuit) for providing a signal input through the signal line S2 to the protocol control unit 22 (including a comparator, a voltage dividing circuit for generating a comparison voltage, etc.) It has become.

この場合、ドライバ部１２の電源回路１５は、車載バッテリに接続された電源ラインＢＡＴＴ及びグランドラインＧＮＤから、レギュレータ回路２５及び電源アイソレーション回路２６（フローティング電源に相当）を通じて給電されるように接続される。尚、電源アイソレーション回路２６は、電源回路１５に対する給電を、当該電源回路１５と電源ラインＢＡＴＴ及びグランドラインＧＮＤとの各間の電気的な絶縁を確保した状態で行う構成とされたものである。また、プロトコル部１３の電源回路２１は、電源ラインＢＡＴＴ及びグランドラインＧＮＤから直接的に給電されるように接続される。   In this case, the power supply circuit 15 of the driver unit 12 is connected so that power is supplied from the power supply line BATT and the ground line GND connected to the in-vehicle battery through the regulator circuit 25 and the power supply isolation circuit 26 (corresponding to a floating power supply). The The power supply isolation circuit 26 is configured to supply power to the power supply circuit 15 in a state in which electrical insulation between the power supply circuit 15 and each of the power supply line BATT and the ground line GND is ensured. . Further, the power supply circuit 21 of the protocol unit 13 is connected so that power is directly supplied from the power supply line BATT and the ground line GND.

このように電源が異なるドライバ部１２及びプロトコル部１３間で信号伝送を行うために、それらドライバ部１２及びプロトコル部１３間を繋ぐ信号線Ｓ１、Ｓ２には、カップリングコンデンサＣ１、Ｃ２が挿入される。また、ＥＭＩノイズによる誤動作防止のために、ドライバ部１２及びプロトコル部１３内の各電源ラインＶＣＣ１・ＶＣＣ２間、並びに各グランドラインＧＮＤ１・ＧＮＤ２間にそれぞれフィルタ用コンデンサＣ３、Ｃ４が挿入される。   In order to perform signal transmission between the driver unit 12 and the protocol unit 13 having different power sources in this way, coupling capacitors C1 and C2 are inserted into the signal lines S1 and S2 connecting the driver unit 12 and the protocol unit 13. The In order to prevent malfunction due to EMI noise, filter capacitors C3 and C4 are inserted between the power supply lines VCC1 and VCC2 and between the ground lines GND1 and GND2 in the driver unit 12 and the protocol unit 13, respectively.

この場合、上記各コンデンサＣ１〜Ｃ４は、マスタＩＣ１１のための半導体チップ上に、その回路構成材料を利用して形成される。具体的には、各コンデンサＣ１〜Ｃ４のための容量成分は、数十ｐＦ程度であれば、マスタＩＣ１１に使用されているポリシリコン膜を利用した周知の手段で得ることができ、また、数ｐＦ程度であれば、配線間容量（例えば第１層アルミ配線と第２層アルミ配線との間の容量）により得ることができる。   In this case, each of the capacitors C1 to C4 is formed on a semiconductor chip for the master IC 11 using the circuit constituent material. Specifically, if the capacitance component for each of the capacitors C1 to C4 is about several tens of pF, it can be obtained by a well-known means using a polysilicon film used for the master IC 11, and several If it is about pF, it can be obtained by the capacitance between wirings (for example, the capacitance between the first layer aluminum wiring and the second layer aluminum wiring).

要するに、上記のように構成されたマスタＩＣ１１にあっては、対をなす通信線１４ａ及び１４ｂ間の差動電圧信号を利用した通信を行うための送受信部２０を含んで成るドライバ部１２の電源が、電源ラインＢＡＴＴ及びグランドラインＧＮＤから絶縁された状態の電源アイソレーション回路２６から供給される構成となっている。このため、通信線１４ａ及び１４ｂの一方が電源ラインＢＡＴＴやグランドラインＧＮＤにショートした場合であっても、当該通信線１４ａ及び１４ｂ間の電位差自体は変動することがなく、従って、通信線１４ａ及び１４ｂ間の差動電圧信号のレベルに影響が及ぶことがなくなり、図示しないスレーブＩＣとの間の通信を正常に行い得るようになる。   In short, in the master IC 11 configured as described above, the power supply of the driver unit 12 including the transmission / reception unit 20 for performing communication using the differential voltage signal between the paired communication lines 14a and 14b. Is supplied from the power supply isolation circuit 26 in a state insulated from the power supply line BATT and the ground line GND. For this reason, even when one of the communication lines 14a and 14b is short-circuited to the power supply line BATT or the ground line GND, the potential difference between the communication lines 14a and 14b does not fluctuate. The level of the differential voltage signal between 14b is not affected, and communication with a slave IC (not shown) can be normally performed.

この場合、上記ドライバ部１２及びプロトコル部１３を備えた状態のマスタＩＣ１１は、絶縁分離型構造の素子として作製されているから、ＰＮ接合分離型構造のように基板を通じた回り込み経路が形成されることがない。これにより、それらドライバ部１２及びプロトコル部１３を同一の半導体チップ上に形成するワンチップ構造を実現できるものであり、以てコストダウンを図り得るようになる。また、マスタＩＣ１１を構成する半導体チップには、カップリングコンデンサＣ１、Ｃ２及びフィルタ用コンデンサＣ３、Ｃ４が、当該半導体チップ中の回路構成材料を利用して形成されているから、さらなるコストダウンを実現できる。   In this case, since the master IC 11 including the driver unit 12 and the protocol unit 13 is manufactured as an element having an insulating isolation type structure, a wraparound path through the substrate is formed like a PN junction isolation type structure. There is nothing. As a result, it is possible to realize a one-chip structure in which the driver unit 12 and the protocol unit 13 are formed on the same semiconductor chip, thereby reducing the cost. In addition, since the coupling capacitors C1 and C2 and the filter capacitors C3 and C4 are formed on the semiconductor chip constituting the master IC 11 by using the circuit constituent material in the semiconductor chip, further cost reduction is realized. it can.

（第２の実施の形態）
図２には前記第１実施例と同等の効果を奏する本発明の第２実施例が示されており、以下これについて第１実施例と異なる部分のみ説明する。尚、この第２実施例は、本発明の請求項１及び２に対応するものである。 (Second Embodiment)
FIG. 2 shows a second embodiment of the present invention that exhibits the same effect as the first embodiment, and only the parts different from the first embodiment will be described below. This second embodiment corresponds to claims 1 and 2 of the present invention.

この第２実施例は、カップリングコンデンサＣ１、Ｃ２の容量が１００ｐＦを超えるような場合、つまり、カップリングコンデンサＣ１、Ｃ２をマスタＩＣ１１のための半導体チップ上に作り込むことが困難な場合の例であり、図２に示すように、それらカップリングコンデンサＣ１、Ｃ２を外付けコンデンサとして配置する構成となっている。   The second embodiment is an example in which the capacitance of the coupling capacitors C1 and C2 exceeds 100 pF, that is, when it is difficult to form the coupling capacitors C1 and C2 on the semiconductor chip for the master IC 11. As shown in FIG. 2, the coupling capacitors C1 and C2 are arranged as external capacitors.

（第３の実施の形態）
図３には前記第１実施例と同等の効果を奏する本発明の第３実施例が示されており、以下これについて第１実施例と異なる部分のみ説明する。尚、この第３実施例は、本発明の請求項１に対応するものである。 (Third embodiment)
FIG. 3 shows a third embodiment of the present invention that exhibits the same effect as the first embodiment, and only portions different from the first embodiment will be described below. This third embodiment corresponds to claim 1 of the present invention.

この第３実施例は、カップリングコンデンサＣ１、Ｃ２及びフィルタ用コンデンサＣ３、Ｃ４の容量が双方とも１００ｐＦを超えるような場合、つまり、カップリングコンデンサＣ１、Ｃ２及びフィルタ用コンデンサＣ３、Ｃ４をマスタＩＣ１１のための半導体チップ上に作り込むことが困難な場合の例であり、図３に示すように、それらカップリングコンデンサＣ１、Ｃ２及びフィルタ用コンデンサＣ３、Ｃ４を外付けコンデンサとして配置する構成となっている。   In the third embodiment, when the capacitances of the coupling capacitors C1 and C2 and the filter capacitors C3 and C4 both exceed 100 pF, that is, the coupling capacitors C1 and C2 and the filter capacitors C3 and C4 are connected to the master IC 11. As shown in FIG. 3, the coupling capacitors C1 and C2 and the filter capacitors C3 and C4 are arranged as external capacitors, as shown in FIG. ing.

（第４の実施の形態）
図４には前記第１実施例と同等の効果を奏する本発明の第４実施例が示されており、以下これについて第１実施例と異なる部分のみ説明する。尚、この第４実施例は、本発明の請求項４及び５に対応するものである。 (Fourth embodiment)
FIG. 4 shows a fourth embodiment of the present invention that exhibits the same effect as the first embodiment, and only the parts different from the first embodiment will be described below. This fourth embodiment corresponds to claims 4 and 5 of the present invention.

この第２実施例では、ドライバ部１２及びプロトコル部１３を別チップのＩＣとして作製しており、これらドライバ部１２及びプロトコル部１３間を信号線Ｓ１及びＳ２で繋ぐことにより、図示しないスレーブＩＣのマスタとして機能するＩＣユニット２７（半導体集積回路に相当）が構成されている。この場合、カップリングコンデンサＣ１、Ｃ２は、ドライバ部１２中に、その回路構成材料を利用して作り込まれてワンチップ化されている。また、フィルタ用コンデンサＣ３、Ｃ４も、ドライバ部１２中に、その回路構成材料を利用して作り込まれてワンチップ化されているが、これらフィルタ用コンデンサＣ３、Ｃ４は、各一方の端子が、ドライバ部１２の電源ラインＶＣＣ１及びグランドラインＧＮＤ１にそれぞれ接続され、各他方の端子が、ドライバ部１２及びプロトコル部１３間を繋ぐ補助線Ｓ３及びＳ４を各別に介してプロトコル部１３の電源ラインＶＣＣ２及びグランドラインＧＮＤ２にそれぞれ接続されている。尚、カップリングコンデンサＣ１、Ｃ２及びフィルタ用コンデンサＣ３、Ｃ４の全部或いは一部を、プロトコル部１３中に、その回路構成材料を利用して作り込む構成としても良い。   In the second embodiment, the driver unit 12 and the protocol unit 13 are manufactured as ICs of separate chips, and the driver unit 12 and the protocol unit 13 are connected by signal lines S1 and S2, thereby providing a slave IC (not shown). An IC unit 27 (corresponding to a semiconductor integrated circuit) that functions as a master is configured. In this case, the coupling capacitors C1 and C2 are formed in the driver unit 12 by using the circuit constituent material to form a one-chip. Further, the filter capacitors C3 and C4 are also formed in the driver unit 12 by using the circuit constituent material to form one chip. However, each of the filter capacitors C3 and C4 has one terminal. The power supply line VCC2 of the protocol unit 13 is connected to the power supply line VCC1 and the ground line GND1 of the driver unit 12 and the other terminal is connected to the driver unit 12 and the protocol unit 13 via auxiliary lines S3 and S4. And ground line GND2. Note that all or part of the coupling capacitors C1 and C2 and the filter capacitors C3 and C4 may be formed in the protocol unit 13 using the circuit constituent materials.

（第５の実施の形態）
図５には上記第４実施例に変更を加えた本発明の第５実施例が示されており、以下これについて第３実施例と異なる部分のみ説明する。尚、この第５実施例は、本発明の請求項６に対応するものである。 (Fifth embodiment)
FIG. 5 shows a fifth embodiment of the present invention in which a modification is made to the fourth embodiment, and only parts different from the third embodiment will be described below. This fifth embodiment corresponds to claim 6 of the present invention.

この第５実施例は、カップリングコンデンサＣ１、Ｃ２の容量が１００ｐＦを超えるような場合、つまり、カップリングコンデンサＣ１、Ｃ２をドライバ部１２またはプロトコル部１３中に作り込むことが困難な場合の例であり、図５に示すように、カップリングコンデンサＣ１、Ｃ２を、ドライバ部１２及びプロトコル部１３を繋ぐ信号線Ｓ１及びＳ２中に挿入した外付けコンデンサとして設ける構成となっている。尚、カップリングコンデンサＣ１、Ｃ２をドライバ部１２またはプロトコル部１３中に作り込むことが可能であるが、フィルタ用コンデンサＣ３、Ｃ４をドライバ部１２またはプロトコル部１３中に作り込むことが困難な場合には、そのフィルタ用コンデンサＣ３、Ｃ４を外付けコンデンサとして配置することになる。   The fifth embodiment is an example where the capacitance of the coupling capacitors C1 and C2 exceeds 100 pF, that is, when it is difficult to make the coupling capacitors C1 and C2 in the driver unit 12 or the protocol unit 13. As shown in FIG. 5, the coupling capacitors C1 and C2 are provided as external capacitors inserted into the signal lines S1 and S2 connecting the driver unit 12 and the protocol unit 13. The coupling capacitors C1 and C2 can be built in the driver unit 12 or the protocol unit 13, but it is difficult to build the filter capacitors C3 and C4 in the driver unit 12 or the protocol unit 13. The filter capacitors C3 and C4 are arranged as external capacitors.

（第６の実施の形態）
図６には前記第１実施例と同等の効果を奏する本発明の第６実施例が示されており、以下これについて第１実施例と異なる部分のみ説明する。尚、この第２実施例は、本発明の請求項１〜３に対応するものである。 (Sixth embodiment)
FIG. 6 shows a sixth embodiment of the present invention that exhibits the same effect as the first embodiment, and only the parts different from the first embodiment will be described below. This second embodiment corresponds to claims 1 to 3 of the present invention.

即ち、この第６実施例では、マスタＩＣ１１のドライバ部１２及びプロトコル部１３内に、２系統の電源電圧が必要な場合の例を示すものである。
図６において、ドライバ部１２に設けられた電源回路１５は、出力電圧が互いに異なる電源ラインＶＣＣ１Ａ及びＶＣＣ１Ｂを有し、低圧側の電源ラインＶＣＣ１Ａ及びグランドラインＧＮＤ１Ａ間から駆動回路１６、受信回路１７などの電源を供給し、高圧側の電源ラインＶＣＣ１Ｂ及びグランドラインＧＮＤ１Ｂ間からパワー系回路２８の電源を供給する構成となっている。また、プロトコル部１３に設けられた電源回路２１は、出力電圧が互いに異なる電源ラインＶＣＣ２Ａ及びＶＣＣ２Ｂを有し、低圧側の電源ラインＶＣＣ２Ａ及びグランドラインＧＮＤ２Ａ間かプロトコル制御部２２などの電源を供給し、高圧側の電源ラインＶＣＣ２Ｂ及びグランドラインＧＮＤ２Ｂ間から図示しない内部回路の電源を供給する構成となっている。この場合、ドライバ部１２側の送受信部２０には、２系統ずつの出力回路２９ａ、２９ｂ及び入力回路３０ａ、３０ｂが接続され、プロトコル部１３側のプロトコル制御部２２には、２系統ずつの出力回路３１ａ、３１ｂ及び入力回路３２ａ、３２ｂが接続されている。 That is, the sixth embodiment shows an example in which two power supply voltages are required in the driver unit 12 and the protocol unit 13 of the master IC 11.
In FIG. 6, a power supply circuit 15 provided in the driver unit 12 has power supply lines VCC1A and VCC1B having different output voltages, and a drive circuit 16 and a reception circuit 17 are provided between the low-voltage power supply line VCC1A and the ground line GND1A. And the power supply of the power system circuit 28 is supplied from between the power line VCC1B on the high voltage side and the ground line GND1B. The power supply circuit 21 provided in the protocol unit 13 has power supply lines VCC2A and VCC2B having different output voltages, and supplies power between the low-voltage power supply line VCC2A and the ground line GND2A or the protocol control unit 22. The power supply for the internal circuit (not shown) is supplied from between the high-voltage power supply line VCC2B and the ground line GND2B. In this case, the transmission / reception unit 20 on the driver unit 12 side is connected to two systems of output circuits 29a and 29b and input circuits 30a and 30b, and the protocol control unit 22 on the protocol unit 13 side outputs two systems. The circuits 31a and 31b and the input circuits 32a and 32b are connected.

ドライバ部１２及びプロトコル部１３間を繋ぐ信号線Ｓ１ａ、Ｓ１ｂ、Ｓ２ａ、Ｓ２ｂには、カップリングコンデンサＣ１ａ、Ｃ１ｂ、Ｃ２ａ、Ｃ２ｂが挿入され、ドライバ部１２及びプロトコル部１３内の各電源ラインＶＣＣ１Ａ・ＶＣＣ２Ａ間、ＶＣＣ１Ｂ・ＶＣＣ２Ｂ間、並びに各グランドラインＧＮＤ１Ａ・ＧＮＤ２Ａ間、ＧＮＤ１Ｂ・ＧＮＤ２Ｂ間にそれぞれフィルタ用コンデンサＣ３ａ、Ｃ３ｂ、Ｃ４ａ、Ｃ４ｂが挿入される。この場合、上記各コンデンサＣ１ａ、Ｃ１ｂ、Ｃ２ａ、Ｃ２ｂ、Ｃ３ａ、Ｃ３ｂ、Ｃ４ａ、Ｃ４ｂは、マスタＩＣ１１のための半導体チップ上に、その回路構成材料を利用して形成される。   Coupling capacitors C1a, C1b, C2a, and C2b are inserted into the signal lines S1a, S1b, S2a, and S2b connecting the driver unit 12 and the protocol unit 13, and the power supply lines VCC1A, Filter capacitors C3a, C3b, C4a, and C4b are inserted between VCC2A, between VCC1B and VCC2B, between ground lines GND1A and GND2A, and between GND1B and GND2B, respectively. In this case, the capacitors C1a, C1b, C2a, C2b, C3a, C3b, C4a, and C4b are formed on the semiconductor chip for the master IC 11 using the circuit constituent material.

本発明の第１実施例を示す回路構成図1 is a circuit configuration diagram showing a first embodiment of the present invention. 本発明の第２実施例を示す回路構成図Circuit configuration diagram showing a second embodiment of the present invention 本発明の第３実施例を示す回路構成図Circuit configuration diagram showing a third embodiment of the present invention 本発明の第４実施例を示す回路構成図Circuit diagram showing the fourth embodiment of the present invention 本発明の第５実施例を示す回路構成図Circuit configuration diagram showing a fifth embodiment of the present invention. 本発明の第６実施例を示す回路構成図Circuit diagram showing the sixth embodiment of the present invention 技術課題を説明するための回路構成図Circuit diagram for explaining technical issues

符号の説明Explanation of symbols

１１はマスタＩＣ（半導体集積回路）、１２はドライバ部（第１集積回路部）、１３はプロトコル部（第２集積回路部）、１４ａ、１４ｂは通信線、１６は駆動回路、１７は受信回路、２０は送受信部、２２はプロトコル制御部、２６は電源アイソレーション回路（フローティング電源）、２７はＩＣユニット（半導体集積回路）、ＢＡＴＴは電源ライン、ＧＮＤはグランドライン、Ｃ１、Ｃ２、Ｃ１ａ、Ｃ１ｂ、Ｃ２ａ、Ｃ２ｂはカップリングコンデンサ、Ｃ３、Ｃ４、Ｃ３ａ、Ｃ３ｂ、Ｃ４ａ、Ｃ４ｂはフィルタ用コンデンサを示す。   11 is a master IC (semiconductor integrated circuit), 12 is a driver unit (first integrated circuit unit), 13 is a protocol unit (second integrated circuit unit), 14a and 14b are communication lines, 16 is a driving circuit, and 17 is a receiving circuit. , 20 is a transmission / reception unit, 22 is a protocol control unit, 26 is a power supply isolation circuit (floating power supply), 27 is an IC unit (semiconductor integrated circuit), BATT is a power supply line, GND is a ground line, C1, C2, C1a, C1b , C2a and C2b are coupling capacitors, and C3, C4, C3a, C3b, C4a and C4b are filter capacitors.

Claims (6)

電源ライン及びグランドラインから絶縁された状態のフローティング電源から給電されるように構成され、通信線対間の差動電圧信号を利用して外部回路との通信を行う送受信部が設けられた第１集積回路部と、
前記電源ライン及びグランドラインから給電されるように構成され、前記送受信部を通じた通信動作のためのプロトコル制御部が設けられた第２集積回路部と、
前記第１集積回路部及び第２集積回路部間を繋ぐ通信線に挿入されるカップリングコンデンサと、
を備え、
前記第１集積回路部及び第２集積回路部を絶縁分離型構造の素子として作製する構成とした上で、
前記第１集積回路部及び第２集積回路部を同一半導体チップ上に形成する構造としたことを特徴とする半導体集積回路。 A first power supply unit configured to be supplied with power from a floating power supply insulated from the power supply line and the ground line, and provided with a transmission / reception unit that communicates with an external circuit using a differential voltage signal between the communication line pair. An integrated circuit section;
A second integrated circuit unit configured to be fed from the power line and the ground line, and provided with a protocol control unit for communication operation through the transceiver unit;
A coupling capacitor inserted into a communication line connecting the first integrated circuit unit and the second integrated circuit unit;
With
In the configuration in which the first integrated circuit portion and the second integrated circuit portion are manufactured as an element having an isolation structure,
A semiconductor integrated circuit characterized in that the first integrated circuit portion and the second integrated circuit portion are formed on the same semiconductor chip. 前記カップリングコンデンサを前記半導体チップ中の回路構成材料を利用して形成したことを特徴とする請求項１記載の半導体集積回路。   2. The semiconductor integrated circuit according to claim 1, wherein the coupling capacitor is formed using a circuit constituent material in the semiconductor chip. 前記第１集積回路部用及び第２集積回路部の各電源端子間、並びに当該第１集積回路部及び第２集積回路部の各グランド端子間にそれぞれ挿入されるフィルタ用コンデンサを備え、
そのフィルタ用コンデンサを前記半導体チップ中の回路構成材料を利用して形成したことを特徴とする請求項１または２記載の半導体集積回路。 A filter capacitor inserted between each power supply terminal of the first integrated circuit unit and the second integrated circuit unit, and between each ground terminal of the first integrated circuit unit and the second integrated circuit unit;
3. The semiconductor integrated circuit according to claim 1, wherein the filter capacitor is formed using a circuit constituent material in the semiconductor chip. 電源ライン及びグランドラインから絶縁された状態のフローティング電源から給電されるように構成され、通信線対間の差動電圧信号を利用して外部回路との通信を行う送受信部が設けられた第１集積回路部と、
前記電源ライン及びグランドラインから給電されるように構成され、前記送受信部を通じた通信動作のためのプロトコル制御部が設けられた第２集積回路部と、
前記第１集積回路部及び第２集積回路部間を繋ぐ通信線に挿入されるカップリングコンデンサと、
を備え、
前記第１集積回路部及び第２集積回路部を絶縁分離型構造の素子として作製する構成とした上で、
前記カップリングコンデンサを前記第１集積回路部または前記第２集積回路部中に、その回路構成材料を利用して形成したことを特徴とする半導体集積回路。 A first transmission / reception unit configured to be supplied with power from a floating power source insulated from the power supply line and the ground line and configured to communicate with an external circuit using a differential voltage signal between the communication line pair is provided. An integrated circuit section;
A second integrated circuit unit configured to be supplied with power from the power line and the ground line, and provided with a protocol control unit for communication operation through the transceiver unit;
A coupling capacitor inserted in a communication line connecting the first integrated circuit unit and the second integrated circuit unit;
With
In the configuration in which the first integrated circuit portion and the second integrated circuit portion are manufactured as an element having an isolation structure,
A semiconductor integrated circuit, wherein the coupling capacitor is formed in the first integrated circuit portion or the second integrated circuit portion by using a circuit constituent material thereof. 前記第１集積回路部用及び第２集積回路部の各電源端子間、並びに当該第１集積回路部及び第２集積回路部の各グランド端子間にそれぞれ挿入されるフィルタ用コンデンサを備え、
そのフィルタ用コンデンサを前記第１集積回路部または前記第２集積回路部中に、その回路構成材料を利用して形成したことを特徴とする請求項４記載の半導体集積回路。 A filter capacitor inserted between each power supply terminal of the first integrated circuit unit and the second integrated circuit unit, and between each ground terminal of the first integrated circuit unit and the second integrated circuit unit;
5. The semiconductor integrated circuit according to claim 4, wherein the filter capacitor is formed in the first integrated circuit portion or the second integrated circuit portion using the circuit constituent material. 電源ライン及びグランドラインから絶縁された状態のフローティング電源から給電されるように構成され、通信線対間の差動電圧信号を利用して外部回路との通信を行う送受信部が設けられた第１集積回路部と、
前記電源ライン及びグランドラインから給電されるように構成され、前記送受信部を通じた通信動作のためのプロトコル制御部が設けられた第２集積回路部と、
前記第１集積回路部及び第２集積回路部間を繋ぐ通信線に挿入されるカップリングコンデンサと、
前記第１集積回路部用及び第２集積回路部の各電源端子間、並びに当該第１集積回路部及び第２集積回路部の各グランド端子間にそれぞれ挿入されるフィルタ用コンデンサと、
を備え、
前記第１集積回路部及び第２集積回路部を絶縁分離型構造の素子として作製する構成とした上で、
前記カップリングコンデンサ及びフィルタ用コンデンサの少なくとも一方を前記第１集積回路部または前記第２集積回路部中に、その回路構成材料を利用して形成したことを特徴とする半導体集積回路。
A first transmission / reception unit configured to be supplied with power from a floating power source insulated from the power supply line and the ground line and configured to communicate with an external circuit using a differential voltage signal between the communication line pair is provided. An integrated circuit section;
A second integrated circuit unit configured to be fed from the power line and the ground line, and provided with a protocol control unit for communication operation through the transceiver unit;
A coupling capacitor inserted in a communication line connecting the first integrated circuit unit and the second integrated circuit unit;
Filter capacitors inserted between the power supply terminals of the first integrated circuit unit and the second integrated circuit unit, and between the ground terminals of the first integrated circuit unit and the second integrated circuit unit,
With
In the configuration in which the first integrated circuit portion and the second integrated circuit portion are manufactured as an element having an isolation structure,
A semiconductor integrated circuit, wherein at least one of the coupling capacitor and the filter capacitor is formed in the first integrated circuit portion or the second integrated circuit portion using the circuit constituent material.
JP2004306831A 2004-09-14 2004-10-21 Semiconductor integrated circuit Expired - Fee Related JP4305363B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004306831A JP4305363B2 (en) 2004-10-21 2004-10-21 Semiconductor integrated circuit
US11/220,527 US7248061B2 (en) 2004-09-14 2005-09-08 Transmission device for transmitting a signal through a transmission line between circuits blocks having different power supply systems
DE102005043907.1A DE102005043907B4 (en) 2004-09-14 2005-09-14 Semiconductor circuits and transmission devices for fail-safe communication in motor vehicles

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004306831A JP4305363B2 (en) 2004-10-21 2004-10-21 Semiconductor integrated circuit

Publications (2)

Publication Number Publication Date
JP2006121405A JP2006121405A (en) 2006-05-11
JP4305363B2 true JP4305363B2 (en) 2009-07-29

Family

ID=36538876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004306831A Expired - Fee Related JP4305363B2 (en) 2004-09-14 2004-10-21 Semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JP4305363B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101074785B1 (en) 2010-05-31 2011-10-19 삼성에스디아이 주식회사 A battery management system and control method thereof, and energy storage system including the battery management system
KR102108374B1 (en) * 2013-10-25 2020-05-08 삼성전자주식회사 Stroage system and method for analyzing non-signal thereof

Also Published As

Publication number Publication date
JP2006121405A (en) 2006-05-11

Similar Documents

Publication Publication Date Title
US7248061B2 (en) Transmission device for transmitting a signal through a transmission line between circuits blocks having different power supply systems
JP4501767B2 (en) Transmission equipment
JP5522072B2 (en) Vehicle communication device and vehicle communication system
US20050135331A1 (en) System for transmission of data on a bus
US10120434B2 (en) Semiconductor device chip package with electronic switching using dedicated ground pin coupled to a virtual ground node
KR20130127945A (en) Semiconductor device and voltage measuring device
WO2013150820A1 (en) Communication device and communication system
JP4305363B2 (en) Semiconductor integrated circuit
JP4647508B2 (en) Physical layer implementation of non-common ground series bus
JP2013049399A (en) In-vehicle electronic control device
JP4453776B2 (en) Bus switch
JP4780069B2 (en) Resistor circuit, interface circuit having resistor circuit, and electronic device
US20220345134A1 (en) Communication system and layout method of communication system
JP3992442B2 (en) Interface device and interface system
WO2004049442A1 (en) Method and circuit arrangement for esd protection of a connection terminal
KR20140089799A (en) Apparatus for Serial Peripheral Interface
US20190028306A1 (en) Transmission device and communication system
WO2013132980A1 (en) Communication apparatus and communication system
KR101013806B1 (en) Pcb module structure for associated smart junction box
JP2006521052A (en) Bond wire decoupling filter method and apparatus for integrated voltage regulator and transceiver
WO2023286506A1 (en) I/o circuit, semiconductor device, cell library, and method for designing circuit of semiconductor device
US9520708B2 (en) Protection circuit, interface circuit, and communication system
US20040180628A1 (en) Communication module and transceiver integrated circuit
US20050115740A1 (en) Multilayered power supply line for semiconductor integrated circuit and layout method thereof
US20190305993A1 (en) Ethernet communication circuit capable of avoiding physical layer circuit from crash caused by surge event

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090407

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090420

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140515

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees