JP4302403B2

JP4302403B2 - Driving device for field emission display panel and field emission display device

Info

Publication number: JP4302403B2
Application number: JP2003013037A
Authority: JP
Inventors: 孝彦山室
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2003-01-22
Filing date: 2003-01-22
Publication date: 2009-07-29
Anticipated expiration: 2023-01-22
Also published as: JP2004226582A

Description

【０００１】
【発明の属する技術分野】
この発明は、マトリクス状に配置された電子放出素子を有し、且つアノード電極上に蛍光体が配設されて成る発光面を有すると共に、ラインスキャン駆動される電界放出ディスプレイ（以下、電界放出ディスプレイを単にＦＥＤと称す）パネルの駆動技術に関するものである。
【０００２】
【従来の技術】
従来のＦＥＤパネルの駆動回路においては、ビデオ信号の電圧振幅値が基準レベルより高い場合には、アノード電流（冷陰極電子線の内でアノード電極に到達した電荷の総量に該当）を減少させるために、アナログ処理部（コントラスト電圧）のＲＧＢゲインの設定値を下げることとしている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２０００−２１４８１７号公報（図１）
【０００４】
【発明が解決しようとする課題】
従来のＦＥＤパネルの駆動回路では、アノード電流を減少させる際にアナログ処理部の映像信号を下げる動作を行うので、映像信号をＡ/Ｄ変換したときに、表現できる階調数が減少すると言う問題点がある。
【０００５】
しかも、ＦＥＤにおいても、低消費電力化に対する強い要望がある。
【０００６】
この発明は上述の様な懸案事項に対処すべくなされたものであり、その目的とするところは、映像信号の階調数を減少させること無く、明るい映像を表示したときのＦＥＤパネルの消費電力を低減可能とする駆動技術を提供することにある。
【０００７】
【課題を解決するための手段】
この発明に係るＦＥＤパネルの駆動装置は、ラインスキャン駆動される電界放出ディスプレイパネルのアノード電極を流れるアノード電流を測定する測定回路と、前記測定回路が出力する測定値と、前記電界放出ディスプレイパネルの画面がある基準の明るさを有するときに流れる基準アノード電流を与える基準設定値とを比較する比較回路と、前記比較回路の出力データ、映像データ及びタイミング信号を受信し、前記タイミング信号に基づきスキャンパルスを生成した上で前記比較回路の前記出力データに応じて前記スキャンパルスの電圧値を可変する一方、前記映像データのみに基づいて前記映像データの階調を与えるデータパルスを生成し、可変後の前記スキャンパルス及び前記データパルスをそれぞれ前記電界放出ディスプレイパネルのゲート電極及びカソード電極に印加する駆動回路部とを備えることを特徴とする。
【０００８】
【発明の実施の形態】
（実施の形態１）
図１は、本実施の形態に係るＦＥＤ装置の一部を示すブロック図である。同図において、ＦＥＤパネル２００の駆動装置１００は、大別して、▲１▼ＦＥＤパネル２００のアノード電極（図示せず）に接続された高電位端子を有するアノード電源１と、▲２▼後述する抵抗２からアノード電源１を介してアノード電極へと流れるアノード電流Ｉ_Aを測定するアノード電流測定回路１１０と、▲３▼測定回路１１０が出力する測定値と、予め設定された固定値の基準設定値とを比較する比較回路（以後、比較器と称す）４と、▲４▼ＦＥＤパネル２００のゲート電極（行電極とも称す）及びカソード電極（列電極とも称す）（何れも図示せず）に印加する駆動電圧Ｖ_DRIVEを生成・出力する駆動回路部１２０とから成る。本実施の形態では、駆動方式として、一般的なラインスキャン駆動による単純マトリクス駆動方式が用いられている。駆動装置１００の各回路要素の詳細な構成は、次の通りである。
【０００９】
先ず、アノード電源１は、高電位が出力される上記高電位端子と、アノード電流測定回路１１０に接続された低電位端子とを有しており、固定値のアノード電圧をＦＥＤパネル２００のアノード電極に印加する。
【００１０】
次に、アノード電流測定回路１１０は、アノード電源１の上記低電位端子に接続された一端と、アース端子に接続された他端とを有する抵抗２と、抵抗２に並列接続されたコンデンサ３とから成る。そして、アノード電流Ｉ_Aが抵抗２を流れる際に抵抗２において生ずる電圧ドロップＶ_DROPは、アノード電流Ｉ_Aそのものを与えるデータである。しかも、ＦＥＤパネル２００の輝度ないしは画面の明るさ及び消費電力は何れもアノード電流Ｉ_Aの大きさに依存するので（アノード電圧は一定であるため）、電圧ドロップＶ_DROPはＦＥＤパネル２００の画面の明るさ（ないしは映像データの明るさ）及び消費電力の指針ともなるべきデータである。
【００１１】
次に、比較器４は、抵抗２の上記一端に接続された第１入力端と、上記基準設定値としての基準設定電圧Ｖ_SSが常に印加されている第２入力端と、その比較結果（電圧ドロップＶ_DROPと基準設定電圧Ｖ_SSとの差分結果）を制御信号Ｖ_CNTとして出力する出力端とを、有する。ここで、基準設定電圧Ｖ_SSとは、ＦＥＤパネル２００の画面がある基準の明るさ（後述する基準明るさＢ₀）を呈する際にアノード電極に流れる基準たるアノード電流（後述する基準アノード電流Ｉ_A0）を与える基準設定値であり、丁度、基準アノード電流Ｉ_A0が抵抗２を流れるものとしたときに生ずる電圧ドロップに相当している。
【００１２】
次の駆動回路部１２０は、少なくとも、「比較器４の出力データたる制御信号Ｖ_CNT、ＦＥＤ装置内の映像処理回路（後述の回路７に該当）からの映像データ、及びタイミング信号（クロック信号及び水平同期信号を含む信号）を受信し、（１）タイミング信号に基づきスキャンパルスＶ_SCANを生成した上で制御信号Ｖ_CNTに応じてスキャンパルスＶ_SCANの電圧値を可変する一方、（２）映像データのみに基づいて当該映像データの階調を与えるデータパルスＶ_DATAを生成し、（３）可変後のスキャンパルスＶ_SCAN及びデータパルスＶ_DATAをそれぞれＦＥＤパネル２００のゲート電極及びカソード電極に印加する」機能を有する。特に本実施の形態では、駆動回路部１２０は、（１−１）比較器４の出力データＶ_CNTが測定値Ｖ_DROP＞基準設定値Ｖ_SSを示すときには、比較器４の出力データＶ_CNTのレベル（差分値）に応じてスキャンパルスＶ_SCANの電圧値、即ちそのＨレベルＶ_H値を下げ、（１−２）比較器４の出力データＶ_CNTが測定値Ｖ_DROP＝基準設定値Ｖ_SSを示すときには、可変動作を行うことなくタイミング信号に基づき生成された当初のスキャンパルスＶ_SCAN（即ち、初期電圧値Ｖ_DD0をそのＨレベルＶ_H値とするパルス）をそのまま出力し、（１−３）比較器４の出力データＶ_CNTが測定値Ｖ_DROP＜基準設定値Ｖ_SSを示すときには、比較器４の出力データＶ_CNTのレベル（差分値）に応じてスキャンパルスＶ_SCANの上記電圧値Ｖ_Hを上げる制御動作を実行する。
【００１３】
その一例として、駆動回路部１２０は、（Ａ）比較器４の上記出力端に接続された入力端を有する駆動回路用電源６と、（Ｂ）駆動回路用電源６の出力端に接続された第１入力端とタイミング信号を受信する第２入力端と映像データを受信する第３入力端とを有する駆動回路５とから成る。この内、（Ａ）駆動回路用電源６は、受信した制御信号Ｖ_CNTのレベルに応じて、その出力電圧たる駆動回路５の電源電圧Ｖ_DDの値を可変する動作を行う。その際、駆動回路用電源６は、可変動作の基準となる初期電圧値Ｖ_DD0（例えば１００Ｖ）を予め有している。他方、（Ｂ）駆動回路５は、（Ｂ−１）出力電圧Ｖ_DD及びタイミング信号を受信する入力端と、ＦＥＤパネル２００の各ゲート電極に接続された出力端とを有し、制御信号Ｖ_CNTに基づき生成された出力電圧Ｖ_DDに等しい値のＨレベルＶ_Hを有するスキャンパルスＶ_SCANを生成・出力するゲート駆動回路５Ａと、（Ｂ−２）出力電圧Ｖ_DD及び映像データを受信する入力端と、ＦＥＤパネル２００の各カソード電極に接続された出力端とを有し、出力電圧Ｖ_DDに等しい値のＨレベルＶ_Hを有するデータパルスＶ_DATAを生成・出力するカソード駆動回路５Ｂとから成る。
【００１４】
次に、駆動装置１００の動作の詳細について記載する。先ず、駆動回路用電源６は、初期電圧値Ｖ_DD0に等しい値を有する出力電圧Ｖ_DDを各駆動回路５Ａ，５Ｂに印加しており、ゲート駆動回路５Ａは、タイミング信号に基づき、スキャンパルスＶ_SCANを生成・出力する。このときの各行電極に印加されるスキャンパルスＶ_SCANの波形は、例えば図２の（Ａ）に示す通りである。即ち、各行電極のスキャンパルスＶ_SCANのＨレベルＶ_Hは駆動回路用電源６が与える初期電圧値Ｖ_DD0に等しく、そのＬレベルＶ_Lは一般的には接地電位から所定のオフセット電圧分だけ高い一定値にある。ここでは、説明の簡便化のために、オフセット電圧を０Ｖと定義することにし、従って、各スキャンパルスＶ_SCANのＬレベルＶ_Lは０Ｖにある。又、カソード駆動回路５Ｂは、映像データに基づき、当該映像データの階調に合わせてパルス幅変調ないしは振幅変調されて成るデータパルスＶ_DATAを生成・出力する。パルス幅変調するときの各列電極に印加されるデータパルスＶ_DATAの波形は、例えば図２の（Ｂ）に示す通りである。即ち、各列電極のデータパルスＶ_DATAのＨレベルＶ_Hは、冷陰極電子線の誤放出によって各ドットが光るのを防止するために、駆動回路用電源６が与える初期電圧値Ｖ_DD0に等しい値を有しており、そのＬレベルＶ_Lは、▲１▼パルス幅変調の場合には常に接地電位（＝０Ｖ）に設定される。勿論、各データパルスＶ_DATAのパルス幅は異なる。他方、▲２▼図２の（Ｂ）に図示されてはいないが、振幅変調の場合には、各列電極のデータパルスＶ_DATAのパルス幅は等しく、最も明るい映像データのとき（即ち、最大輝度のとき）に、そのＬレベルＶ_Lは接地電位（＝０Ｖ）に設定され、輝度レベルが最大輝度から小さくなるにつれて、そのＬレベルＶ_LはＨレベルＶ_Hに向けて増大する。尚、▲１▼パルス幅変調及び▲２▼振幅変調の何れの場合であっても、各列電極のデータパルスＶ_DATAのＨレベルＶ_Hは、駆動回路用電源６が与える電圧値Ｖ_DDと異なる値に設定されていても良い（この場合、多少、回路５Ｂの構成が複雑化する）。以上の駆動電圧Ｖ_DRIVEの印加により、ＦＥＤパネル２００にアノード電流Ｉ_Aが流れる。
【００１５】
その結果、測定回路１１０は、アノード電流Ｉ_Aの測定を行う。即ち、アノード電源１のマイナス側とＧＮＤ間に抵抗２が挿入されているので、その電圧ドロップＶ_DROPを測ることで、アノード電流Ｉ_Aの値は検知される。ここでは、アノード電流Ｉ_Aの測定値を任意の期間に渡る平均値とするために、コンデンサ３が並列に接続されている。ここで言う「任意の期間」とは、通常、１フレーム程度の期間であるが、それに限られるものでもない。
【００１６】
そして、そのときのアノード電流Ｉ_Aの値を与える電圧ドロップＶ_DROPは、比較器４において、基準設定電圧Ｖ_SSと比較される。即ち、比較器４は、上記比較動作により、電圧ドロップＶ_DROPが基準設定電圧Ｖ_SSよりも大きいか、それとも等しいか、あるいは小さいかと言う情報と、その差分値とを、制御信号Ｖ_CNTとして、駆動回路用電源６に与える。
【００１７】
次に、制御信号Ｖ_CNTの受信に基づき駆動回路部１２０が行う制御動作について詳述する。既述の通り、駆動回路５は、行電極を駆動するゲート駆動回路５Ａと、列電極を駆動するカソード駆動回路５Ｂとから構成されている。ここでは、便宜上、既述の図２に示す通り、駆動回路５はパルス幅変調駆動するものとして説明を行う。従って、各行電極には、タイミング信号を基に作られたスキャンパルスＶ_SCANが印加され、各列電極には、映像データの階調に合わせてパルス幅変調されデータパルスＶ_DATAが印加される。勿論、振幅変調駆動も可能であり、その場合には、既述した通り、列電極には、パルス幅を一定にして映像データの値に応じて低い側の電圧レベルＶ_Lを可変にした波形が印加され、行電極には、パルス幅変調駆動したときと同じ波形のスキャンパルスが印加される。
【００１８】
駆動回路部１２０の制御動作を記載するに先だって、映像信号の明るさＢとアノード電流Ｉ_Aとの関係、及び、駆動電圧Ｖ_DRIVEとアノード電流Ｉ_Aとの関係を、説明する。先ず、図３は、駆動電圧Ｖ_DRIVEが一定の場合における、映像信号の明るさＢとアノード電流Ｉ_Aとの関係を示すグラフである。図３に示す様に、通常、アノード電流Ｉ_Aの値は映像信号の明るさＢに比例して増加し、それと同時に消費電力も増加する。そこで、ある明るさＢ₀以上の映像信号に対してアノード電流Ｉ_Aの値が常に一定値Ｉ_A0になる様に制御することが出来れば、電力の増加を格段に抑えることが出来る。その際、留意すべき点は、映像の階調数を減少させないで本来の画質を維持可能とすることである。更に、アノード電流Ｉ_Aの値は駆動電圧Ｖ_DRIVEの値如何にも依存する。この点を示すのが図４のグラフであり、同図は、映像データの明るさＢが一定値の場合における、駆動電圧Ｖ_DRIVEとアノード電流Ｉ_Aとの関係を示している。図４に示す通り、アノード電流Ｉ_Aは、駆動電圧Ｖ_DRIVEに対して、指数関数的に増加する。尚、ここで言うアノード電流Ｉ_Aとは、ＦＥＤパネル２００の画面の平均輝度を表しており、アノード電流Ｉ_Aが大きい程に明るい画面が得られ、従ってＦＥＤパネル２００の消費電力も大きいことになる。
【００１９】
例えば白色の映像データに対しては、より一層輝度を高めて画面をより一層明るく制御する必要性はなく、寧ろ画面の明るさを一定値に抑制して消費電力の低減化を図るべきである。斯かる観点から両図３及び４を参照すると、ある明るさＢ₀以上の映像信号に対して、アノード電流Ｉ_Aの値が常に一定値Ｉ_A0になる様に制御するためには、入力映像信号の明るさＢ₁（＞Ｂ₀）に関して実際に測定されたアノード電流Ｉ_Aの値Ｉ_A1を与える駆動電圧Ｖ_D1を、一定値Ｉ_A0を与える駆動電圧Ｖ_D0にまで減少させる必要性がある。勿論、実際のアノード電流値Ｉ_A1を多少なりとも減少させれば消費電力の低減化を図り得るので、駆動電圧Ｖ_D1（＝Ｖ_DD0）を、駆動電圧Ｖ_D1と駆動電圧Ｖ_D0との間の値に下げるだけでも良い。
【００２０】
そこで、駆動回路部１２０は、（１）測定されたアノード電流Ｉ_Aが基準設定値Ｉ_A0よりも大きいときには、駆動電圧Ｖ_D1（＝Ｖ_DD0）を駆動電圧Ｖ_D0にまで下げる様に動作して消費電力を低減し、（２）測定されたアノード電流Ｉ_Aが基準設定値Ｉ_A0に等しいときには、駆動回路用電源６の初期値Ｖ_DD0に等しい値を有する駆動電圧Ｖ_D0を可変することなくそのまま印加し続ける。
【００２１】
又、本実施の形態の駆動回路部１２０は、（３）入力映像信号の明るさＢ₂（＜Ｂ₀）に関して実際に測定されたアノード電流値Ｉ_A2が基準設定値Ｉ_A0よりも小さいときには、駆動電圧Ｖ_D2（＝Ｖ_DD0）を駆動電圧Ｖ_D0にまで上げる様に動作して（勿論、駆動電圧Ｖ_D2を、駆動電圧Ｖ_D2と駆動電圧Ｖ_D0との間の値に設定しても良い）、暗い画面を明るくして見易くなる様な駆動電圧の制御を行う。但し、当然ながら、駆動電圧Ｖ_DRIVEの最大値は決まっているので、その範囲内で駆動電圧Ｖ_DRIVEを上げることとなる。
【００２２】
より具体的には、次の通りである。即ち、駆動電圧Ｖ_DRIVEとは、（スキャンパルスＶ_SCANの電圧値−データパルスＶ_DATAの電圧値）に相当する。そして、本実施の形態においては、データパルスＶ_DATAは専ら映像データの変調に用いられるので、結局、駆動電圧Ｖ_DRIVEとは、ゲート駆動回路５Ａから出力されるスキャンパルスＶ_SCANの電圧値に相当する。つまり、駆動回路部１２０は、入力映像信号の明るさＢに関して実際に測定されたアノード電流Ｉ_Aの大きさ（電圧ドロップＶ_DROP）と基準設定値Ｉ_A0（基準設定電圧Ｖ_SS）との比較結果に応じて、スキャンパルスＶ_SCANの電圧値Ｖ_Hを上記（１）〜（３）の通りに可変制御することになる（図２（Ａ）に示す様に、各行用駆動波形のＨレベルＶ_Hの値が上下に変動する）。この場合、カソード駆動回路５Ｂから出力される各列電極用データパルスＶ_DATAの（階調を与える）パルス幅は、上記の電圧値可変制御に伴って特に変化を受けるものではないので、映像データの階調が変化することは無い（図２（Ｂ）参照）。尚、これらの特徴点が振幅変調の場合についても同様に成立することは、明らかである。
【００２３】
従って、（１）制御信号Ｖ_CNTがＶ_DROP＞Ｖ_SSなる関係を示す場合には（例えば、測定されたアノード電流Ｉ_Aが値Ｉ_A1を有するときには）、駆動回路用電源６は、制御信号Ｖ_CNTが与える差分値に応じて、スキャンパルスＶ_SCANの電圧値Ｖ_H（＝Ｖ_DD）が現在値Ｖ_D1（＝Ｖ_DD0）から駆動電圧Ｖ_D0にまで下がる様に、その出力電圧Ｖ_DDを下げる。その結果、ゲート駆動回路５Ａは、各行のスキャンパルスＶ_SCANのＨレベル値Ｖ_Hを、現在値Ｖ_D1（＝Ｖ_DD0）から出力電圧Ｖ_DDが与える電圧値Ｖ_D0にまで下げた上で、電圧可変後の各スキャンパルスＶ_SCANを対応する行電極に印加する。他方、カソード駆動回路５Ｂは、可変された出力電圧Ｖ_DDの受信後においても、パルス幅に変更の無い各データパルスＶ_DATAを対応する列電極に印加する。又、（２）制御信号Ｖ_CNTがＶ_DROP＝Ｖ_SSなる関係を示す場合には（即ち、測定されたアノード電流Ｉ_Aが値Ｉ_A0を有するときには）、駆動回路用電源６は、その出力電圧Ｖ_DDの値Ｖ_DD0を維持する。その結果、ゲート駆動回路５Ａは、各行のスキャンパルスＶ_SCANのＨレベル値Ｖ_Hを可変すること無く、現在の電圧値Ｖ_DD0を有する各スキャンパルスＶ_SCANをそのまま対応する行電極に印加し続ける。カソード駆動回路５Ｂもまた、現在の各データパルスＶ_DATAをそのまま対応する列電極に印加し続ける。これに対して、（３）制御信号Ｖ_CNTがＶ_DROP＜Ｖ_SSなる関係を示す場合には（例えば、測定されたアノード電流Ｉ_Aが値Ｉ_A2を有するときには）、駆動回路用電源６は、制御信号Ｖ_CNTが与える差分値に応じて、スキャンパルスＶ_SCANの電圧値Ｖ_H（＝Ｖ_DD）が現在値Ｖ_D2（＝Ｖ_DD0）から駆動電圧Ｖ_D0にまで上昇する様に、その出力電圧Ｖ_DDを上げる。その結果、ゲート駆動回路５Ａは、各行のスキャンパルスＶ_SCANのＨレベル値Ｖ_Hを、現在値Ｖ_D2（＝Ｖ_DD0）から出力電圧Ｖ_DDが与える電圧値Ｖ_D0にまで上げた上で、電圧可変後の各スキャンパルスＶ_SCANを対応する行電極に印加する。他方、カソード駆動回路５Ｂは、可変された出力電圧Ｖ_DDの受信後においても、パルス幅に変更の無い各データパルスＶ_DATAを対応する列電極に印加する。
【００２４】
その結果、各行のスキャンパルスＶ_SCANの電圧制御により得られる、映像信号の明るさＢとアノード電流Ｉ_Aとの関係は、図５に示す直線Ｃ２あるいは曲線Ｃ１となる。
【００２５】
この様に、スキャンパルスＶ_SCANの電圧値のみを変えてアノード電流Ｉ_Aを制御することとしているので、本実施の形態によれば、パルス幅変調駆動及び振幅変調駆動の何れの駆動方式であっても、▲１▼映像データの階調数を全く減少させること無く、▲２▼ある明るさ以上の映像信号（比較的明るい映像）を表示するときにはＦＥＤパネルの消費電力を一定値に制御して消費電力の低減化を効果的に実現可能とすることが出来、且つ、▲３▼ある明るさ未満の映像表示においては、より明るい見易い画面として映像を表示することが可能になると言う利点が得られる。
【００２６】
（変形例１）
本変形例は実施の形態１の制御方法を変更するものであり、従って図１の回路図を援用する。本変形例の特徴点は、比較器４の出力データＶ_CNTが測定値Ｖ_DROP≦基準設定値Ｖ_SSを示すときには、駆動回路部１２０はスキャンパルスＶ_SCANの可変動作を行うことなくタイミング信号に基づき生成されたスキャンパルスＶ_SCANをそのまま出力する点にある。勿論、比較器４の出力データＶ_CNTが測定値Ｖ_DROP＞基準設定値Ｖ_SSを示すときの駆動回路部１２０の動作は、実施の形態１におけるそれと同一である。
【００２７】
本変形例における上記特徴的制御を行うことにより、得られる映像信号の明るさＢとアノード電流Ｉ_Aとの関係は、図６に示す様になる。同図に示す通り、ある明るさＢ₀以上の映像信号に対しては、流れるアノード電流値を常に一定値Ｉ_A0に制御することが出来る。従って、ある明るさＢ₀以上の映像信号を表示する際の消費電力の増加を抑えることが出来る。尚、ある明るさＢ₀以上のときに駆動電圧を下げる様な制御をすると、ピーク輝度が下がり、画面が暗くなって性能が低下する様に思われるかもしれないが、画面全体の平均輝度としては、十分な明るさがあるため、視覚的には特に暗くなった様には感じられない。
【００２８】
この様に、アノード電流値Ｉ_Aが基準設定値Ｉ_A0よりも大きいときにのみスキャンパルスＶ_SCANの電圧値を可変する（下げる）制御を行うので、比較的に明るい映像信号を表示したときのＦＥＤパネルの消費電力を低減することが可能になると言う利点が得られる。
【００２９】
（変形例２）
本変形例は、実施の形態１又は変形例１に対する修正に関するものであるが、その特徴点は、「基準設定値Ｖ_SSが任意に変更可能な値である」と言う一点にある。従って、本変形例においても、基本的に図１の回路図を援用することとするが、図１の比較器４の構成は次に示す通り、若干の修正を受ける。
【００３０】
図７は、本変形例に係る比較器４Ａの構成を模式的に示すブロック図である。同図に示す様に、比較器４Ａの第２入力端に印加される基準設定電圧Ｖ_SSは、駆動装置１００から見て外部に位置する装置側からユーザーの意図に応じて任意に設定され得る。ここでは、一例として、その様な外部装置を担うのは、ＦＥＤ装置（例えばＴＶ）内の映像処理回路７である。一般に、映像処理回路７は、入力された映像信号に対して、ユーザーが、コントラスト調整、ブライトネス調整、色温度調整等の操作を行える様にする回路である。しかも、映像処理回路７は、入力された映像信号をＡ/Ｄ変換し、各種の映像信号をＲ、Ｇ、Ｂ信号にデコードすると共に、逆ガンマ補正処理等の映像処理をも行う。更に、映像処理回路７は、誤差拡散及びディザ処理等の映像処理をも行うことがある。
【００３１】
次に、動作について記載する。例えば、ユーザーがＦＥＤパネル２００を省エネ運転したいと希望する場合には、ユーザーは、映像処理回路７の設定操作を通じて、同回路７から出力する基準設定電圧Ｖ_SSの値をより低く設定すれば良い。例えば、図４に示した可変目標値たる駆動電圧Ｖ_D0よりも低い駆動電圧に向けてスキャンパルスＶ_SCANの電圧値が調整される様に、映像処理回路７から出力する基準設定電圧Ｖ_SSの値を設定する（従って、変更後の基準駆動電圧Ｖ_SSは小さくなる）。又、暗い環境（例えばホームシアター）でＦＥＤパネル２００を見るときの様に、映像データが与える輝度よりも実際の輝度を下げてユーザーが映像を見たいと希望するときにも、ユーザーは、映像処理回路７の設定操作を通じて、映像処理回路７から出力する基準設定電圧Ｖ_SSの値を低く設定すれば良い。この様に基準設定電圧Ｖ_SSを相対的に低く設定することで、アノード電流Ｉ_Aの増加をより一層抑えることが出来る結果、消費電力のより一層の低減を図ることが可能であり、又、輝度を暗く設定することも可能となる。
【００３２】
以上の通り、本変形例によれば、基準設定電圧を駆動装置の外部側（映像処理回路等の外部処理回路）から任意に設定出来る様にしたので、任意に、消費電力の制御、あるいは、輝度の調整を行うことが出来ると言う利点が得られる。
【００３３】
（実施の形態２）
図８は、本実施の形態に係るＦＥＤ装置の一部を模式的に示す回路ブロック図である。図８の駆動装置１００Ａと図１の駆動装置１００との相違点は、図１の回路要素１１０及び４に代えて、積算回路８を中核とするアドレス設定部８０と、ルックアップテーブル（以下では、単にＬＵＴと称す）保有回路９とを設けた点にある。従って、図８の駆動回路部１２０は実施の形態１ないしは変形例１における図１の駆動回路部１２０と同じものであり、駆動回路部１２０の動作・機能の詳細な記載については、実施の形態１及び変形例１における対応記載箇所を基本的に援用する。又、図２乃至図４の各図面をも援用する。
【００３４】
図８において、積算回路８は、入力されるディジタル映像データのある期間（例えば１フレーム期間）の総和を積算することで、ＦＥＤパネル２００に表示すべき映像の平均輝度を与える総和値を求める。又、積算回路８は、その内部（出力側）に、演算処理回路８Ａを有している。この演算処理回路８Ａは、積算されたディジタル映像データの総和値から後述するＬＵＴのアドレス値を算出する処理を行う回路である。尚、演算処理回路８Ａを、図８中に破線で以って描いている様に、積算回路８とＬＵＴ保有回路９との間に配置する様にしても良い。後者の場合には、積算回路８とその外付けの演算処理回路８Ａとで以って、アドレス設定部８０が構成されることとなる。
【００３５】
又、図８のＬＵＴ保有回路９は、「積算回路８ないしはアドレス設定部８０の出力端と接続された入力端を有すると共に、入力ディジタル映像データの各総和値より算出されたアドレス毎に予め決定されたスキャンパルスＶ_SCANの電圧値Ｖ_H（図２参照）の制御データＶ_CNTを有するＬＵＴデータ」を保有している。例えば、同回路９は、メモリあるいはディスクから成る。特に、本実施の形態は、一例として、変形例１において既述した制御方法を踏襲するものであるため（勿論、実施の形態１で述べた制御方法を採用しても良い）、ＬＵＴデータの内で、ある明るさ（後述する図１０の値Ｂ₀）の映像データに対応する基準総和値（後述する図９の値Ｓ₀）よりも大きな各総和値のアドレス値に対応する制御データＶ_CNTは、スキャンパルスＶ_SCANの電圧値Ｖ_Hをその初期値Ｖ_DD0から下げる様に指令する信号である。より具体的には、当該入力映像データの総和値Ｓ＞基準総和値Ｓ₀のときには、その様な総和値Ｓのアドレスに対応する制御データＶ_CNTは、スキャンパルスＶ_SCANの電圧値Ｖ_H、従って駆動回路用電源値Ｖ_DDを、図４に示す様に、現在値Ｖ_D1（＝初期値Ｖ_DD0）から基準アノード電流Ｉ_A0を与える駆動電圧値Ｖ_D0にまで下げる様に、駆動回路用電源６に指令する信号である。逆に、当該入力映像データの総和値Ｓ≦基準総和値Ｓ₀のときには、その様な総和値Ｓのアドレスに対応する制御データＶ_CNTは、駆動回路用電源値Ｖ_DDを現在値たる初期値Ｖ_DD0に維持し続ける様に指令する信号である。そして、ＬＵＴ保有回路９は、積算回路８が出力する総和値データより定まるアドレスデータに対応する制御データＶ_CNTを、ＬＵＴデータの中から選択し、選択された制御データＶ_CNTを、その出力データとして、駆動回路用電源６に出力する。
【００３６】
図８の駆動回路部１２０は、ＬＵＴ保有回路９の出力データＶ_CNT、入力ディジタル映像データ及びタイミング信号を受信して、タイミング信号に基づきスキャンパルスＶ_SCANを生成した上でＬＵＴ保有回路９の出力データＶ_CNTに応じてスキャンパルスＶ_SCANの電圧値Ｖ_Hを可変する。前述の通り、積算回路８が算出した総和値が基準総和値Ｓ₀よりも大きいときには、駆動回路部１２０は、ＬＵＴ保有回路９の出力データＶ_CNTの指令に応じた分だけスキャンパルスＶ_SCANの電圧値Ｖ_Hを下げる。これに対して、総和値が基準総和値Ｓ₀以下の場合には、駆動回路部１２０は、スキャンパルスＶ_SCANの現在の電圧値Ｖ_Hを維持し続ける。他方で、駆動回路部１２０は、入力ディジタル映像データのみに基づいて当該映像データの階調を与えるデータパルスＶ_DATAを生成し、可変後のスキャンパルスＶ_SCAN及びデータパルスＶ_DATAをそれぞれＦＥＤパネル２００のゲート電極及びカソード電極に印加する。
【００３７】
次に、より詳細な動作について記載する。積算回路８は、入力された映像データの総和を求める。例えば、映像データの解像度が６４０ドット×４８０ラインであり、且つ各色８ビットのデータである場合には、１フレーム期間における映像データの総和の最大値Ｓ_MAXは、２５５×６４０×４８０×３＝２３５００８０００となる。又、ある映像が表示されているときの１フレーム期間における映像データの総和Ｓは、第ｉ番目の画素における各色のデータをＤｒｉ、Ｄｇｉ、Ｄｂｉと表示するときには、Ｓ＝ΣＤｒｉ＋ΣＤｇｉ＋ΣＤｂｉ（ｉ＝１〜６４０×４８０）の式で与えられる。一般に、映像データの総和Ｓが大きい程に、平均輝度が大きい、明るい映像となる。
【００３８】
次に、演算処理回路８Ａは、映像データの総和ＳからＬＵＴ保有回路９のアドレスを求める。例えば、ＬＵＴ保有回路９のアドレスが０〜２５５で与えられる場合には、ある総和値Ｓに対するＬＵＴ保有回路９のアドレスＡは、２５５×（映像データの総和Ｓ）/（映像データの総和の最大値Ｓ_MAX）の式で算出される値の四捨五入値として求められる。この様な演算を実行することにより、演算処理回路８Ａは、映像データの総和ＳからＬＵＴ保有回路９のアドレスＡを決定する。尚、映像データの解像度、各色のビット数、総和を求めるフレーム数、及びＬＵＴ保有回路９のアドレス数は、上記の一例値に限られるものではない。
【００３９】
次に、ＬＵＴデータの内容について、より具体的に説明する。ＬＵＴデータは、映像データの総和に対して駆動電圧をどの様に制御するかを決定するデータ（制御信号Ｖ_CNT）より成る。そこで、ＬＵＴデータの一例を、図９のグラフとして示す。図９に示す様に、映像データの総和Ｓがある基準総和値Ｓ₀以下のときには、駆動電圧Ｖ_DRIVEを初期値たる一定値Ｖ_DD0に制御し、逆に映像データの総和Ｓがある基準総和値Ｓ₀よりも大きくなるときには、駆動電圧Ｖ_DRIVEを一定値Ｖ_DD0よりも小さな値に制御する様なデータが、ＬＵＴデータとして、ＬＵＴ保有回路９内に格納されている。この様な駆動電圧を小さくする曲線は任意値として設定され得るが、通常は、映像データの総和Ｓがある値Ｓ₀よりも大きいときには、アノード電流Ｉ_Aを一定値Ｉ_A0に制御して消費電力が一定にし得る制御データを与える様に、駆動電圧を制御する曲線は設定されている。
【００４０】
そして、本実施の形態においては、図９に例示される様なＬＵＴ保有回路９からの出力データＶ_CNTに従って駆動回路用電源６の出力電圧Ｖ_DDを可変制御して、駆動電圧、つまりスキャンパルスＶ_SCANの電圧値Ｖ_Hを可変制御する。この場合、駆動回路用電源６への制御信号Ｖ_CNTは、ディジタルデータのままでも良いし、あるいはＤ/Ａコンバータを介在させてアナログ信号に変換しても良い。
【００４１】
この様なスキャンパルスＶ_SCANの電圧値Ｖ_Hの可変制御により得られる結果を、図１０の映像信号の明るさＢとアノード電流Ｉ_Aとの関係として示す。図１０に示す様に、映像信号の明るさＢが映像データの基準総和値Ｓ₀に対応する映像信号の明るさＢ₀未満のときには、アノード電流Ｉ_Aは明るさＢに比例して増加し続け、映像信号の明るさＢが明るさＢ₀以上のときには、アノード電流Ｉ_Aは一定値Ｉ_A0に制御され続けて消費電力は一定値に抑制される。
【００４２】
以上に述べた通り、本実施の形態によれば、入力映像データの総和値からＬＵＴ保有回路９のアドレスを求め、算出されたアドレスが基準総和値Ｓ₀に対応するアドレスよりも大きいときには、当該アドレスにより選択されたＬＵＴデータの指令内容に応じてスキャンパルスの電圧値を下げる制御を行っているので、階調数を低減させてしまうことなく、比較的明るい映像を表示する際の消費電力を効果的に低減することが出来ると言う利点が得られる。
【００４３】
（変形例３）
本変形例は、実施の形態３の修正例に係るものであり、ＬＵＴデータの制御データを任意に設定可能とした点に、その特徴を有する。従って、本変形例においては、基本的に図８のブロック図を援用することとし、相違する回路要素についてのみ図示することにする。
【００４４】
図１１は、本変形例に係るＬＵＴ保有回路９Ａを示すブロック図である。図１１に示す様に、ＬＵＴデータの内容（制御データ）は、任意に、本駆動装置から見て外部に配置された回路からロードされる。ここでは、一例として、外部回路は、変形例２と同様に、映像処理回路７に相当する。そして、映像処理回路７は、その内部に、ｎ（ｎ≧２）個の互いに相違するＬＵＴデータ７₁,７₂,…,７_nを保有するデータ格納部を有している。従って、ユーザーは、ＦＥＤパネル２００の使用環境及び使用条件に合わせて、ｎ個のＬＵＴデータ７₁,７₂,…,７_nの中から最適なＬＵＴデータ７_i（１≦ｉ≦ｎ）を任意に選択し、当該被選択ＬＵＴデータ７_iをＬＵＴ保有回路９ＡのＬＵＴデータに設定することが出来る。この様に、ユーザーは、ＬＵＴ保有回路９ＡのＬＵＴデータの内容を映像処理回路７から任意に変更することが可能となる。例えば、ユーザーが消費電力の低減化を優先したいと望むときには、図１２に示す様な曲線を与えるＬＵＴデータを、即ち、映像データの基準総和値が比較的小さい値Ｓ₀₁に設定されており、そのため、比較的小さい総和値Ｓ₀₁以降において駆動電圧を下げる様な制御をするデータを、ユーザーはｎ個のＬＵＴデータ７₁,７₂,…,７_nの中から抽出して、そのＬＵＴデータ７_iをＬＵＴ保有回路９Ａに設定する。逆に、ユーザーが輝度を優先したいと希望するときには、図１３に示す様な曲線を与えるＬＵＴデータを、即ち、映像データの基準総和値が比較的大きな値Ｓ₀₂に設定されており、そのため、総和値が比較的大きな総和値Ｓ₀₂に達してから駆動電圧を下げる様な制御をするデータを、ユーザーはｎ個のＬＵＴデータ７₁,７₂,…,７_nの中から抽出して、そのＬＵＴデータ７_iをＬＵＴ保有回路９Ａに設定する。勿論、ＬＵＴ保有回路９Ａにロードすべきデータは、図１２及び図１３に例示されたものに限定されるものではなく、ユーザーは任意の内容のデータをＬＵＴ保有回路９Ａにロードすることが出来る。
【００４５】
以上に記載した様に、本変形例によれば、映像処理回路７の様な外部回路から任意のデータをＬＵＴ保有回路９Ａにロードしているので、使用環境及び使用条件に合わせてＦＥＤパネルを最適な状態で使用することが出来ると言う利点が得られる。
【００４６】
（変形例４）
本変形例もまた実施の形態２の修正例に係わり、その特徴点は、ＬＵＴ保有回路内に複数個の互いに異なる内容を有するＬＵＴデータを設けて、これらのＬＵＴデータをＬＵＴ保有回路自身において選択可能とした点にある。従って、本変形例においても、ＬＵＴ保有回路のみが図８の回路と比較して相違するだけであり、図８の回路図とその記載をここでも基本的に援用する。
【００４７】
図１４は、本変形例に係るＬＵＴ保有回路９Ｂの構成を示すブロック図である。同図に示す様に、ＬＵＴ保有回路９Ｂは、▲１▼ｎ（ｎ≧２）個のサブＬＵＴデータ格納部９Ｂ₁，…，９Ｂ_nと、▲２▼ＦＥＤ装置製造者の希望に基づいて決定された、外部から印加される選択信号に基づいてｎ個のサブＬＵＴデータ格納部９Ｂ₁，…，９Ｂ_nを選択して、選択されたサブＬＵＴデータ格納部９Ｂ_i（１≦ｉ≦ｎ）の出力データをＬＵＴ保有回路９Ｂの出力データＶ_CNTとして出力するセレクタ９ＢＳとを、有している。各サブＬＵＴデータ格納部９Ｂ₁，…，９Ｂ_n内に格納されるサブＬＵＴデータとしては、例えば、図１２に例示した様な消費電力の低減化を優先したもの、あるいは、図１３に例示した様な明るさを優先したものが、考えられる。勿論、これらの例示データ以外にも、種々のデータがサブＬＵＴデータとして考えられる。そして、実際の使用においては、ＦＥＤパネル２００の仕様に合わせて、複数個のサブＬＵＴデータ格納部９Ｂ₁，…，９Ｂ_nの中から最適な一つを選んだ状態で使用する。
【００４８】
以上に記載した通り、本変形例によれば、ＬＵＴ保有回路は複数個の異種のＬＵＴデータを持つことにしているので、ＦＥＤパネルの仕様を消費電力の低減を優先したもの、あるいは、画面の明るさを優先したものと言う様に、種々に設定することが出来ると言う利点が得られる。
【００４９】
（変形例５）
本変形例もまた実施の形態２の修正例に係わり、その特徴点は、駆動装置の外部からのデータにより複数個のＬＵＴデータの中から任意の一つを選択することにした点にある。即ち、本変形例に係るＬＵＴ保有回路は、複数のサブＬＵＴデータを保有しており、外部からの選択データに基づいて複数のサブＬＵＴデータの中から任意の一つを選択すると共に、選択されたサブＬＵＴデータの中から積算回路が出力する総和値に対応する制御データをＬＵＴ保有回路の出力データとして出力する。ここでは、一例として、外部装置は、変形例２と同様に、ＦＥＤ装置内の映像処理回路に相当する。つまり、ＦＥＤパネルの使用環境及び使用条件に合わせて、映像処理回路からの選択データに基づいて、複数個のサブＬＵＴデータの中から最適な一つを選択する。以下、本変形例に係るＬＵＴ保有回路９Ｃの回路構成を図１５のブロック図に示す。尚、本変形例においても、ＬＵＴ保有回路９Ｃ以外の回路要素の図示に関しては、既述の図１の相当部分とその記載箇所を援用する。
【００５０】
図１５に示す通り、ＬＵＴ保有回路９Ｃは、▲１▼映像処理回路７が出力するサブＬＵＴ選択データに基づき上位アドレスを指定する信号を出力する上位アドレスライン１１と、▲２▼積算回路８が出力する総和値データに基づき下位アドレスを指定する信号を出力する下位アドレスライン１０と、▲３▼ｎ（ｎ≧２）個のサブＬＵＴデータ格納部９Ｃ₁，…，９Ｃ_nとを有する。そして、各サブＬＵＴデータ格納部９Ｃ_i（１≦ｉ≦ｎ）は、積算回路８が出力する各総和値データ、従って各下位アドレスに対応する制御データから成るサブＬＵＴデータを格納している。ここで、各サブＬＵＴデータは、互いに異なるＬＵＴデータである。
【００５１】
次に、各サブＬＵＴデータ格納部９Ｃ_iの選択方法の一例を記載する。図１５に示す様に、積算回路８からの出力データは各サブＬＵＴデータ格納部９Ｃ_iの下位アドレスライン１０になり、映像処理回路７からのデータは各サブＬＵＴデータ格納部９Ｃ_iの上位アドレスライン１１になる。この様な接続により、複数個のサブＬＵＴデータ格納部９Ｃ_iの中から、映像処理回路７によって任意のサブＬＵＴデータ格納部９Ｃ_iを選択することが可能である。例えば、映像処理回路７からの選択信号が６ビット信号であるとすると、ユーザーは、映像処理回路７の操作を通じて、上位アドレスライン１１から出力される上位アドレス信号の値（任意値）に対応する上位アドレスを有する１個の被選択サブＬＵＴデータ格納部を、６４個のサブＬＵＴデータ格納部９Ｃ_iの中から任意に選択することが出来る。その後、被選択サブＬＵＴデータ格納部は、下位アドレスライン１０から出力される下位アドレス信号の値に等しい下位アドレスにおける１個の制御データを抽出して、被抽出制御データをＬＵＴ保有回路９Ｃの出力信号Ｖ_CNTとして出力する。勿論、アドレスラインの振り分け及びビット数は、上記の一例に限られるものでは無い。
【００５２】
以上に記載した様に、本変形例によれば、外部からの選択信号により複数のＬＵＴデータの中から任意の一つを選択しているので、ＦＥＤパネルの使用環境及び使用条件に合わせて、ＦＥＤパネルを何時でも最適な電力条件及び輝度条件で使用することが可能になると言う利点が得られる。
【００５３】
（付記）
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。例えば、図１の各回路要素１〜６を一つのモジュール内に組込んで駆動装置１００を構成しても良いし、あるいは、各回路要素１〜６の内で少なくとも要素２〜５を一つのモジュール内に組込むと共に電源１及び／又は６を当該モジュールの外付け部品として駆動装置１００を構成する様にしても良い。又、駆動装置１００，１００Ａを集積化しても良いことは勿論である。
【００５４】
【発明の効果】
この発明は、スキャンパルスの電圧値を可変して、映像データの階調数を減らさずに電力制御することが出来ると言う主たる効果を奏する。
【００５５】
特に、アノード電流値が基準設定値を越えるときにスキャンパルスの電圧値を下げる方向に制御を行うので、比較的に明るい映像を表示したときの消費電力を低減することが出来ると言う副次的効果をも、本発明は奏する。
【図面の簡単な説明】
【図１】この発明の実施の形態１に係るＦＥＤ装置の一部を模式的に示す回路ブロック図である。
【図２】この発明の実施の形態１に係るＦＥＤパネルの駆動波形を示すタイミングチャートである。
【図３】ＦＥＤパネルにおける映像の明るさ−アノード電流特性を示す図である。
【図４】ＦＥＤパネルにおける駆動電圧−アノード電流特性を示す図である。
【図５】実施の形態１に係るＦＥＤパネルにおいて実現される映像信号の明るさとアノード電流との関係を表す図である。
【図６】実施の形態１の変形例１に係るＦＥＤパネルにおいて実現される映像信号の明るさとアノード電流との関係を表す図である。
【図７】実施の形態１の変形例２に係るＦＥＤパネルの駆動装置における比較器の構成を示す回路ブロック図である。
【図８】この発明の実施の形態２に係るＦＥＤ装置の一部を模式的に示す回路ブロック図である。
【図９】実施の形態２における映像データの総和と駆動電圧との関係を表す図である。
【図１０】実施の形態２に係るＦＥＤパネルにおいて実現される映像信号の明るさとアノード電流との関係を表す図である。
【図１１】変形例３におけるＬＵＴ保有回路の構成を模式的に示すブロック図である。
【図１２】ＦＥＤパネルの消費電力の低減化を優先するときの映像データの総和と駆動電圧との関係を表す図である。
【図１３】ＦＥＤパネルの明るさを優先するときの映像データの総和と駆動電圧との関係を表す図である。
【図１４】変形例４におけるＬＵＴ保有回路の構成を模式的に示すブロック図である。
【図１５】変形例５におけるＬＵＴ保有回路の構成を模式的に示すブロック図である。
【符号の説明】
１アノード電源、２抵抗、３コンデンサ、４比較器、５駆動回路、６駆動回路用電源、７映像処理回路、８積算回路、９ルックアップテーブル保有回路、１０下位アドレスライン、１１上位アドレスライン、１００駆動装置、２００ＦＥＤパネル。[0001]
BACKGROUND OF THE INVENTION
The present invention includes a field emission display (hereinafter referred to as a field emission display) having electron emission elements arranged in a matrix and having a light emitting surface in which a phosphor is disposed on an anode electrode and driven by line scanning. Is simply referred to as FED).
[0002]
[Prior art]
In the conventional FED panel drive circuit, when the voltage amplitude value of the video signal is higher than the reference level, the anode current (corresponding to the total amount of charges reaching the anode electrode in the cold cathode electron beam) is reduced. In addition, the RGB gain setting value of the analog processing unit (contrast voltage) is lowered (for example, see Patent Document 1).
[0003]
[Patent Document 1]
JP 2000-214817 A (FIG. 1)
[0004]
[Problems to be solved by the invention]
In the conventional FED panel drive circuit, when the anode current is reduced, the video signal of the analog processing unit is lowered, so that the number of gradations that can be expressed is reduced when the video signal is A / D converted. There is a point.
[0005]
Moreover, there is a strong demand for lower power consumption in the FED.
[0006]
The present invention has been made to cope with the above-mentioned concerns, and its object is to reduce the power consumption of the FED panel when displaying a bright image without reducing the number of gradations of the image signal. It is an object of the present invention to provide a driving technique that can reduce the above.
[0007]
[Means for Solving the Problems]
An FED panel driving apparatus according to the present invention includes a measurement circuit for measuring an anode current flowing through an anode electrode of a field emission display panel driven by line scan, a measurement value output from the measurement circuit, A comparison circuit that compares a reference set value that provides a reference anode current that flows when the screen has a certain reference brightness, and receives the output data, video data, and timing signal of the comparison circuit, and scans based on the timing signal After the pulse is generated, the voltage value of the scan pulse is varied according to the output data of the comparison circuit, while the data pulse that gives the gradation of the video data is generated based only on the video data, Each of the scan pulse and the data pulse of the field emission display panel. Characterized in that it comprises a driving circuit section for applying to the gate electrode and the cathode electrode of Le.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
FIG. 1 is a block diagram showing a part of the FED apparatus according to the present embodiment. In the figure, the driving device 100 of the FED panel 200 is roughly divided into (1) an anode power source 1 having a high potential terminal connected to an anode electrode (not shown) of the FED panel 200, and (2) a resistance described later. Anode current I flowing from 2 to the anode electrode via the anode power source 1 _A An anode current measurement circuit 110 that measures the current value; and (3) a comparison circuit (hereinafter referred to as a comparator) 4 that compares a measurement value output from the measurement circuit 110 with a preset reference value of a fixed value; (4) Driving voltage V applied to the gate electrode (also referred to as row electrode) and cathode electrode (also referred to as column electrode) (both not shown) of the FED panel 200 _DRIVE And a drive circuit unit 120 for generating and outputting. In this embodiment, a simple matrix driving method based on a general line scan driving is used as a driving method. The detailed configuration of each circuit element of the driving device 100 is as follows.
[0009]
First, the anode power source 1 has the high potential terminal from which a high potential is output and a low potential terminal connected to the anode current measurement circuit 110, and a fixed value of the anode voltage is applied to the anode electrode of the FED panel 200. Apply to.
[0010]
Next, the anode current measurement circuit 110 includes a resistor 2 having one end connected to the low potential terminal of the anode power source 1 and another end connected to the ground terminal, and a capacitor 3 connected in parallel to the resistor 2. Consists of. And the anode current I _A Voltage drop V that occurs in resistor 2 as it flows through resistor 2 _DROP Is the anode current I _A It is data that gives itself. Moreover, the brightness of the FED panel 200 or the brightness of the screen and the power consumption are both anode current I _A Voltage drop V (because the anode voltage is constant) _DROP Is data that should also serve as a guideline for the brightness of the screen of the FED panel 200 (or the brightness of the video data) and the power consumption.
[0011]
Next, the comparator 4 includes a first input terminal connected to the one end of the resistor 2 and a reference set voltage V as the reference set value. _SS And the comparison result (voltage drop V _DROP And reference set voltage V _SS Difference signal) and control signal V _CNT As an output terminal. Here, the reference set voltage V _SS Is a reference brightness with a screen of the FED panel 200 (reference brightness B described later). ₀ ), A reference anode current (reference anode current I described later) flowing in the anode electrode _A0 ), Which is just the reference anode current I _A0 Corresponds to a voltage drop that occurs when the current flows through the resistor 2.
[0012]
The next drive circuit unit 120 is at least “control signal V which is output data of the comparator 4. _CNT , Receiving video data and a timing signal (a signal including a clock signal and a horizontal synchronizing signal) from a video processing circuit (corresponding to a circuit 7 to be described later) in the FED apparatus, and (1) a scan pulse V based on the timing signal. _SCAN Control signal V _CNT Depending on the scan pulse V _SCAN (2) A data pulse V that gives the gradation of the video data based only on the video data. _DATA (3) Scan pulse V after variable _SCAN And data pulse V _DATA Are applied to the gate electrode and the cathode electrode of the FED panel 200, respectively. In particular, in the present embodiment, the drive circuit unit 120 (1-1) the output data V of the comparator 4 _CNT Is the measured value V _DROP > Reference set value V _SS Indicates the output data V of the comparator 4 _CNT Scan pulse V according to the level (difference value) _SCAN Voltage value, that is, its H level V _H Decrease the value and (1-2) output data V of the comparator 4 _CNT Is the measured value V _DROP = Reference set value V _SS Indicates the initial scan pulse V generated based on the timing signal without performing variable operation. _SCAN (That is, the initial voltage value V _DD0 H level V _H (1-3) output data V of the comparator 4 _CNT Is the measured value V _DROP <Reference setpoint V _SS Indicates the output data V of the comparator 4 _CNT Scan pulse V according to the level (difference value) _SCAN The above voltage value V _H Execute the control action to increase
[0013]
As an example, the drive circuit unit 120 is connected to the drive circuit power supply 6 having an input terminal connected to the output terminal of the comparator 4 and (B) the output terminal of the drive circuit power supply 6. The driving circuit 5 includes a first input terminal, a second input terminal that receives a timing signal, and a third input terminal that receives video data. Among them, (A) the drive circuit power supply 6 receives the received control signal V _CNT Depending on the level of the power supply voltage V of the drive circuit 5 as the output voltage _DD The operation of changing the value of is performed. At that time, the drive circuit power supply 6 is supplied with an initial voltage value V serving as a reference for variable operation. _DD0 (For example, 100V) in advance. On the other hand, (B) drive circuit 5 is (B-1) output voltage V _DD And an input terminal for receiving a timing signal and an output terminal connected to each gate electrode of the FED panel 200, and a control signal V _CNT Output voltage V generated based on _DD H level V equal to _H Scan pulse V with _SCAN Drive circuit 5A for generating and outputting the output voltage, and (B-2) output voltage V _DD And an input terminal for receiving video data, and an output terminal connected to each cathode electrode of the FED panel 200, and an output voltage V _DD H level V equal to _H Data pulse V with _DATA And a cathode drive circuit 5B for generating and outputting.
[0014]
Next, details of the operation of the driving apparatus 100 will be described. First, the power supply 6 for the drive circuit has an initial voltage value V _DD0 Output voltage V having a value equal to _DD Is applied to each of the drive circuits 5A and 5B, and the gate drive circuit 5A generates a scan pulse V based on the timing signal. _SCAN Is generated and output. The scan pulse V applied to each row electrode at this time _SCAN The waveform of is as shown in FIG. That is, the scan pulse V of each row electrode _SCAN H level V _H Is the initial voltage value V given by the drive circuit power supply 6 _DD0 And its L level V _L Is generally a constant value higher than the ground potential by a predetermined offset voltage. Here, for simplification of explanation, the offset voltage is defined as 0 V, and accordingly, each scan pulse V _SCAN L level V _L Is at 0V. Also, the cathode drive circuit 5B is based on the video data, and the data pulse V is formed by pulse width modulation or amplitude modulation according to the gradation of the video data. _DATA Is generated and output. Data pulse V applied to each column electrode when performing pulse width modulation _DATA The waveform is as shown in FIG. 2B, for example. That is, the data pulse V of each column electrode _DATA H level V _H Is an initial voltage value V applied by the drive circuit power supply 6 to prevent each dot from shining due to erroneous emission of the cold cathode electron beam. _DD0 And its L level V _L Is always set to the ground potential (= 0 V) in the case of (1) pulse width modulation. Of course, each data pulse V _DATA Have different pulse widths. On the other hand, (2) Although not shown in FIG. 2B, in the case of amplitude modulation, the data pulse V of each column electrode _DATA Have the same pulse width, and when the video data is brightest (that is, at the maximum luminance), the L level V _L Is set to the ground potential (= 0V), and as the luminance level decreases from the maximum luminance, the L level V _L Is H level V _H Increase towards In either case of (1) pulse width modulation and (2) amplitude modulation, the data pulse V of each column electrode _DATA H level V _H Is the voltage value V given by the power supply 6 for the drive circuit _DD (In this case, the configuration of the circuit 5B is somewhat complicated). Above drive voltage V _DRIVE Is applied to the FED panel 200 through the anode current I. _A Flows.
[0015]
As a result, the measurement circuit 110 has the anode current I _A Measure. That is, since the resistor 2 is inserted between the negative side of the anode power source 1 and GND, the voltage drop V _DROP By measuring the anode current I _A The value of is detected. Here, the anode current I _A The capacitor 3 is connected in parallel so that the measured value is an average value over an arbitrary period. The “arbitrary period” here is usually a period of about one frame, but is not limited thereto.
[0016]
Then, the anode current I at that time _A Voltage drop V giving the value of _DROP Is the reference set voltage V in the comparator 4. _SS Compared with That is, the comparator 4 performs the voltage drop V by the above comparison operation. _DROP Is the reference set voltage V _SS Is greater than, equal to, or smaller than the difference value and the control signal V _CNT As shown in FIG.
[0017]
Next, the control signal V _CNT The control operation performed by the drive circuit unit 120 based on the reception will be described in detail. As described above, the drive circuit 5 includes the gate drive circuit 5A that drives the row electrodes and the cathode drive circuit 5B that drives the column electrodes. Here, for the sake of convenience, the drive circuit 5 will be described as being driven by pulse width modulation as shown in FIG. Therefore, each row electrode has a scan pulse V generated based on the timing signal. _SCAN Is applied to each column electrode, and the pulse width is modulated in accordance with the gradation of the video data. _DATA Is applied. Of course, amplitude modulation driving is also possible. In this case, as described above, the voltage level V on the lower side is applied to the column electrode in accordance with the value of the video data with a constant pulse width. _L A scan pulse having the same waveform as when pulse width modulation driving is applied is applied to the row electrode.
[0018]
Prior to describing the control operation of the drive circuit unit 120, the brightness B of the video signal and the anode current I _A And the drive voltage V _DRIVE And anode current I _A The relationship will be explained. First, FIG. 3 shows the drive voltage V _DRIVE Is constant and the brightness B of the video signal and the anode current I _A It is a graph which shows the relationship. As shown in FIG. 3, the anode current I _A The value increases in proportion to the brightness B of the video signal, and at the same time, the power consumption increases. Therefore, a certain brightness B ₀ Anode current I for the above video signal _A Is always a constant value I _A0 If it can be controlled to become, the increase in power can be remarkably suppressed. At that time, it should be noted that the original image quality can be maintained without reducing the number of gradations of the video. Furthermore, the anode current I _A Is the drive voltage V _DRIVE Depends on the value of. This is shown in the graph of FIG. 4, which shows the driving voltage V when the brightness B of the video data is a constant value. _DRIVE And anode current I _A Shows the relationship. As shown in FIG. 4, the anode current I _A Is the drive voltage V _DRIVE On the other hand, it increases exponentially. The anode current I referred to here _A Represents the average brightness of the screen of the FED panel 200, and the anode current I _A The larger the value is, the brighter the screen is obtained. Therefore, the power consumption of the FED panel 200 is larger.
[0019]
For example, for white video data, there is no need to further increase the brightness and control the screen to make it brighter. . From this point of view, referring to FIGS. 3 and 4, a certain brightness B ₀ For the above video signal, the anode current I _A Is always a constant value I _A0 To control so that the brightness of the input video signal B ₁ (> B ₀ ) Actually measured anode current I _A Value I _A1 Drive voltage V giving _D1 Is a constant value I _A0 Drive voltage V giving _D0 There is a need to reduce to. Of course, the actual anode current value I _A1 Since the power consumption can be reduced by reducing the voltage somewhat, the drive voltage V _D1 (= V _DD0 ) For the driving voltage V _D1 And drive voltage V _D0 You can just lower it to a value between.
[0020]
Therefore, the drive circuit unit 120 (1) the measured anode current I _A Is the standard set value I _A0 Is larger than the driving voltage V _D1 (= V _DD0 ) Drive voltage V _D0 (2) Measured anode current I _A Is the standard set value I _A0 Is equal to the initial value V of the drive circuit power supply 6. _DD0 Drive voltage V having a value equal to _D0 The voltage is continuously applied without changing.
[0021]
In addition, the drive circuit unit 120 of the present embodiment has (3) brightness B of the input video signal. ₂ (<B ₀ ) Actually measured anode current value I _A2 Is the standard set value I _A0 Is smaller than the driving voltage V _D2 (= V _DD0 ) Drive voltage V _D0 (Of course, the drive voltage V _D2 Drive voltage V _D2 And drive voltage V _D0 The drive voltage may be controlled so that a dark screen is brightened for easy viewing. However, of course, the drive voltage V _DRIVE Since the maximum value is determined, the drive voltage V _DRIVE Will be raised.
[0022]
More specifically, it is as follows. That is, the drive voltage V _DRIVE Means (scan pulse V _SCAN Voltage value-data pulse V _DATA Voltage value). In this embodiment, the data pulse V _DATA Is used exclusively for modulation of video data, so eventually the drive voltage V _DRIVE Is a scan pulse V output from the gate drive circuit 5A. _SCAN It corresponds to the voltage value of. In other words, the drive circuit unit 120 may measure the anode current I actually measured with respect to the brightness B of the input video signal. _A Size (voltage drop V _DROP ) And standard set value I _A0 (Reference set voltage V _SS ) According to the comparison result with the scan pulse V _SCAN Voltage value V _H Is variably controlled as described in (1) to (3) above (as shown in FIG. 2 (A), the H level V of each row drive waveform. _H Value fluctuates up and down). In this case, each column electrode data pulse V output from the cathode drive circuit 5B. _DATA The pulse width of (giving a gradation) is not particularly changed in accordance with the above-described voltage value variable control, so that the gradation of the video data does not change (see FIG. 2B). It is obvious that these feature points are similarly established in the case of amplitude modulation.
[0023]
Therefore, (1) the control signal V _CNT Is V _DROP > V _SS (Eg, measured anode current I _A Is the value I _A1 Drive circuit power supply 6 is connected to control signal V _CNT Depending on the difference value given by _SCAN Voltage value V _H (= V _DD ) Is the current value V _D1 (= V _DD0 ) To drive voltage V _D0 So that the output voltage V _DD Lower. As a result, the gate drive circuit 5A has a scan pulse V for each row. _SCAN H level value V _H The current value V _D1 (= V _DD0 ) To output voltage V _DD Voltage value V _D0 Each scan pulse V after the voltage is changed _SCAN Is applied to the corresponding row electrode. On the other hand, the cathode drive circuit 5B has a variable output voltage V _DD Each data pulse V with no change in pulse width even after receiving _DATA Is applied to the corresponding column electrode. (2) Control signal V _CNT Is V _DROP = V _SS (Ie, measured anode current I _A Is the value I _A0 Drive circuit power supply 6 has its output voltage V _DD Value V _DD0 To maintain. As a result, the gate drive circuit 5A has a scan pulse V for each row. _SCAN H level value V _H Without changing the current voltage value V _DD0 Each scan pulse V having _SCAN Is continuously applied to the corresponding row electrode. The cathode drive circuit 5B also has the current data pulse V _DATA Is continuously applied to the corresponding column electrode. In contrast, (3) control signal V _CNT Is V _DROP <V _SS (Eg, measured anode current I _A Is the value I _A2 Drive circuit power supply 6 is connected to control signal V _CNT Depending on the difference value given by _SCAN Voltage value V _H (= V _DD ) Is the current value V _D2 (= V _DD0 ) To drive voltage V _D0 So that the output voltage V _DD Raise. As a result, the gate drive circuit 5A has a scan pulse V for each row. _SCAN H level value V _H The current value V _D2 (= V _DD0 ) To output voltage V _DD Voltage value V _D0 Each scan pulse V after voltage change _SCAN Is applied to the corresponding row electrode. On the other hand, the cathode drive circuit 5B has a variable output voltage V _DD Each data pulse V with no change in pulse width even after receiving _DATA Is applied to the corresponding column electrode.
[0024]
As a result, the scan pulse V of each row _SCAN The brightness B of the video signal and the anode current I obtained by voltage control of _A Is the straight line C2 or the curve C1 shown in FIG.
[0025]
In this way, the scan pulse V _SCAN Only the voltage value of the anode current I _A Therefore, according to the present embodiment, (1) without any decrease in the number of gradations of video data, regardless of which of the pulse width modulation drive and amplitude modulation drive is used. (2) When displaying an image signal (relatively bright image) with a certain brightness or higher, the power consumption of the FED panel can be controlled to a constant value to effectively reduce the power consumption, and (3) In displaying an image less than a certain brightness, there is an advantage that the image can be displayed as a brighter and easier-to-view screen.
[0026]
(Modification 1)
This modification changes the control method of Embodiment 1, and therefore uses the circuit diagram of FIG. The feature of this modification is the output data V of the comparator 4 _CNT Is the measured value V _DROP ≤ Reference set value V _SS When the drive circuit unit 120 indicates the scan pulse V _SCAN The scan pulse V generated based on the timing signal without performing the variable operation of _SCAN Is output as it is. Of course, the output data V of the comparator 4 _CNT Is the measured value V _DROP > Reference set value V _SS The operation of the drive circuit unit 120 when indicating is the same as that in the first embodiment.
[0027]
By performing the characteristic control in the present modification, the brightness B and the anode current I of the obtained video signal are obtained. _A Is as shown in FIG. As shown in the figure, a certain brightness B ₀ For the above video signals, the flowing anode current value is always a constant value I. _A0 Can be controlled. Therefore, a certain brightness B ₀ An increase in power consumption when displaying the above video signal can be suppressed. In addition, a certain brightness B ₀ If control is performed to reduce the drive voltage at the above times, the peak brightness will decrease, and the screen may appear dark and the performance may deteriorate.However, the average brightness of the entire screen is sufficient. Because there is, it does not feel visually dark especially.
[0028]
Thus, the anode current value I _A Is the standard set value I _A0 Scan pulse V only when greater than _SCAN Therefore, an advantage is obtained that the power consumption of the FED panel can be reduced when a relatively bright video signal is displayed.
[0029]
(Modification 2)
The present modification relates to a modification to the first embodiment or the first modification, and the feature point thereof is “reference set value V _SS Is a value that can be arbitrarily changed. Therefore, although the circuit diagram of FIG. 1 is basically used also in this modification, the configuration of the comparator 4 of FIG. 1 is slightly modified as follows.
[0030]
FIG. 7 is a block diagram schematically showing the configuration of the comparator 4A according to this modification. As shown in the figure, the reference setting voltage V applied to the second input terminal of the comparator 4A. _SS Can be arbitrarily set according to the user's intention from the side of the device located outside as viewed from the driving device 100. Here, as an example, it is the video processing circuit 7 in the FED device (for example, TV) that bears such an external device. In general, the video processing circuit 7 is a circuit that allows a user to perform operations such as contrast adjustment, brightness adjustment, and color temperature adjustment on an input video signal. In addition, the video processing circuit 7 performs A / D conversion on the input video signal, decodes various video signals into R, G, and B signals, and also performs video processing such as reverse gamma correction processing. Further, the video processing circuit 7 may also perform video processing such as error diffusion and dither processing.
[0031]
Next, the operation will be described. For example, when the user desires to perform the energy-saving operation of the FED panel 200, the user sets the reference setting voltage V output from the circuit 7 through the setting operation of the video processing circuit 7. _SS The value of can be set lower. For example, the drive voltage V as the variable target value shown in FIG. _D0 Scan pulse V towards lower drive voltage _SCAN The reference setting voltage V output from the video processing circuit 7 so that the voltage value of _SS (Therefore, the changed reference drive voltage V _SS Becomes smaller). Also, when viewing the FED panel 200 in a dark environment (for example, a home theater), when the user desires to view the video with a lower actual brightness than the brightness given by the video data, the user can perform video processing. The reference setting voltage V output from the video processing circuit 7 through the setting operation of the circuit 7 _SS The value of can be set low. In this way, the reference set voltage V _SS Is set relatively low, the anode current I _A As a result, the power consumption can be further reduced, and the luminance can be set to be dark.
[0032]
As described above, according to the present modification, the reference setting voltage can be arbitrarily set from the outside of the driving device (external processing circuit such as a video processing circuit). There is an advantage that the brightness can be adjusted.
[0033]
(Embodiment 2)
FIG. 8 is a circuit block diagram schematically showing a part of the FED device according to the present embodiment. The driving device 100A in FIG. 8 differs from the driving device 100 in FIG. 1 in that, instead of the circuit elements 110 and 4 in FIG. (Hereinafter simply referred to as LUT). Accordingly, the drive circuit unit 120 in FIG. 8 is the same as the drive circuit unit 120 in FIG. 1 in the first embodiment or the first modification. The corresponding description locations in 1 and Modification 1 are basically incorporated. The drawings in FIGS. 2 to 4 are also used.
[0034]
In FIG. 8, the integration circuit 8 calculates a total value that gives the average luminance of the video to be displayed on the FED panel 200 by integrating the total of a certain period (eg, one frame period) of the input digital video data. The integrating circuit 8 has an arithmetic processing circuit 8A inside (output side). The arithmetic processing circuit 8A is a circuit that performs processing for calculating an address value of an LUT, which will be described later, from the total value of the accumulated digital video data. Note that the arithmetic processing circuit 8A may be arranged between the integrating circuit 8 and the LUT holding circuit 9 as depicted by a broken line in FIG. In the latter case, the address setting unit 80 is configured by the integrating circuit 8 and the external arithmetic processing circuit 8A.
[0035]
The LUT holding circuit 9 shown in FIG. 8 has an input terminal connected to the output terminal of the integrating circuit 8 or the address setting unit 80, and is determined in advance for each address calculated from each sum value of the input digital video data. Scan pulse V _SCAN Voltage value V _H Control data V (see FIG. 2) _CNT LUT data with ". For example, the circuit 9 includes a memory or a disk. In particular, the present embodiment, as an example, follows the control method described in the first modification (of course, the control method described in the first embodiment may be adopted). Within a certain brightness (value B in FIG. ₀ ) Corresponding to the video data (value S in FIG. 9 to be described later). ₀ ) Control data V corresponding to the address value of each sum value larger than _CNT Is the scan pulse V _SCAN Voltage value V _H Is its initial value V _DD0 It is a signal to command to lower from. More specifically, the sum total value S> reference sum value S of the input video data. ₀ The control data V corresponding to the address of such total value S _CNT Is the scan pulse V _SCAN Voltage value V _H Therefore, the power supply value V for the drive circuit _DD , As shown in FIG. _D1 (= Initial value V _DD0 ) To reference anode current I _A0 Drive voltage value V _D0 This is a signal for instructing the drive circuit power supply 6 to be lowered to. Conversely, the sum total value S ≦ reference sum value S of the input video data. ₀ The control data V corresponding to the address of such total value S _CNT Is the power supply value V for the drive circuit _DD Is the initial value V as the current value _DD0 It is a signal to instruct to keep on. The LUT holding circuit 9 controls the control data V corresponding to the address data determined from the total value data output from the integrating circuit 8. _CNT Is selected from the LUT data, and the selected control data V is selected. _CNT Is output to the drive circuit power supply 6 as the output data.
[0036]
The drive circuit unit 120 in FIG. 8 outputs the output data V of the LUT holding circuit 9. _CNT Receives input digital video data and timing signal, and scan pulse V based on the timing signal _SCAN And output data V of the LUT holding circuit 9 _CNT Depending on the scan pulse V _SCAN Voltage value V _H Is variable. As described above, the total value calculated by the integration circuit 8 is the reference total value S. ₀ Is larger than the output data V of the LUT holding circuit 9, _CNT Scan pulse V by the amount corresponding to the command _SCAN Voltage value V _H Lower. On the other hand, the total value is the reference total value S. ₀ In the following cases, the drive circuit unit 120 may detect the scan pulse V _SCAN Current voltage value V _H Continue to maintain. On the other hand, the drive circuit unit 120 generates a data pulse V that gives the gradation of the video data based only on the input digital video data. _DATA And scan pulse V after variable _SCAN And data pulse V _DATA Are applied to the gate electrode and the cathode electrode of the FED panel 200, respectively.
[0037]
Next, a more detailed operation will be described. The integrating circuit 8 calculates the sum total of the input video data. For example, when the resolution of video data is 640 dots × 480 lines and each color is 8-bit data, the maximum sum S of video data in one frame period _MAX Is 255 × 640 × 480 × 3 = 235008000. Further, the sum S of video data in one frame period when a certain video is displayed is obtained when S = ΣDri + ΣDgi + ΣDbi (i = 1 to 1) when the data of each color in the i-th pixel is displayed as Dri, Dgi, Dbi. 640 × 480). In general, the larger the sum S of video data is, the brighter the video is, with higher average luminance.
[0038]
Next, the arithmetic processing circuit 8A obtains the address of the LUT holding circuit 9 from the sum S of the video data. For example, when the address of the LUT holding circuit 9 is given by 0 to 255, the address A of the LUT holding circuit 9 with respect to a certain sum value S is 255 × (sum of video data S) / (maximum sum of video data). Value S _MAX ) Is calculated as a rounded value. By executing such an operation, the arithmetic processing circuit 8A determines the address A of the LUT holding circuit 9 from the sum S of the video data. Note that the resolution of the video data, the number of bits of each color, the number of frames for calculating the sum, and the number of addresses of the LUT holding circuit 9 are not limited to the above example values.
[0039]
Next, the contents of the LUT data will be described more specifically. The LUT data is data (control signal V) that determines how the drive voltage is controlled with respect to the sum of the video data. _CNT ). Therefore, an example of the LUT data is shown as a graph in FIG. As shown in FIG. 9, the sum total S of the video data has a reference sum value S. ₀ In the following cases, the drive voltage V _DRIVE Is a constant value V as an initial value. _DD0 On the contrary, the reference sum value S having the sum S of the video data ₀ Drive voltage V _DRIVE Is a constant value V _DD0 Data that is controlled to a smaller value is stored in the LUT holding circuit 9 as LUT data. Such a curve for reducing the driving voltage can be set as an arbitrary value, but usually, the sum S of the video data is a certain value S. ₀ Is larger than the anode current I _A Is a constant value I _A0 The curve for controlling the drive voltage is set so as to give control data that can control the power consumption to be constant.
[0040]
In this embodiment, the output data V from the LUT holding circuit 9 as illustrated in FIG. _CNT Output voltage V of drive circuit power supply 6 according to _DD Is variably controlled to drive voltage, that is, scan pulse V _SCAN Voltage value V _H Is variably controlled. In this case, the control signal V to the power supply 6 for the drive circuit _CNT May be digital data or may be converted into an analog signal through a D / A converter.
[0041]
Such scan pulse V _SCAN Voltage value V _H The result obtained by the variable control of the image signal is expressed as the brightness B and the anode current I of the video signal in FIG. _A It shows as a relationship. As shown in FIG. 10, the brightness B of the video signal is the reference sum value S of the video data. ₀ Brightness of video signal corresponding to ₀ Is less than the anode current I _A Continues to increase in proportion to the brightness B, and the brightness B of the video signal becomes the brightness B ₀ In the above case, the anode current I _A Is a constant value I _A0 Thus, the power consumption is kept at a constant value.
[0042]
As described above, according to the present embodiment, the address of the LUT holding circuit 9 is obtained from the total value of the input video data, and the calculated address is the reference total value S. ₀ When the address is larger than the address corresponding to, the control is performed to lower the voltage value of the scan pulse in accordance with the command content of the LUT data selected by the address. There is an advantage that power consumption when displaying a bright image can be effectively reduced.
[0043]
(Modification 3)
This modification is related to the modification of the third embodiment, and is characterized in that the control data of the LUT data can be arbitrarily set. Therefore, in this modification, the block diagram of FIG. 8 is basically used, and only different circuit elements are illustrated.
[0044]
FIG. 11 is a block diagram showing an LUT holding circuit 9A according to this modification. As shown in FIG. 11, the contents (control data) of the LUT data are arbitrarily loaded from a circuit arranged outside as viewed from the present driving device. Here, as an example, the external circuit corresponds to the video processing circuit 7 as in the second modification. The video processing circuit 7 includes n (n ≧ 2) different LUT data 7 therein. ₁ , 7 ₂ , ..., 7 _n Has a data storage unit. Accordingly, the user can change the n LUT data 7 according to the usage environment and usage conditions of the FED panel 200. ₁ , 7 ₂ , ..., 7 _n Optimal LUT data from among 7 _i (1 ≦ i ≦ n) is arbitrarily selected, and the selected LUT data 7 _i Can be set in the LUT data of the LUT holding circuit 9A. In this way, the user can arbitrarily change the contents of the LUT data in the LUT holding circuit 9A from the video processing circuit 7. For example, when the user desires to prioritize reduction of power consumption, LUT data giving a curve as shown in FIG. 12, that is, a value S with a relatively small reference total value of video data. ₀₁ Therefore, a relatively small sum value S ₀₁ After that, the user performs n-LUT data 7 for controlling the drive voltage to be lowered. ₁ , 7 ₂ , ..., 7 _n Extracted from the LUT data 7 _i Is set in the LUT holding circuit 9A. Conversely, when the user desires to prioritize the brightness, the LUT data giving a curve as shown in FIG. ₀₂ Therefore, the sum total value S is relatively large. ₀₂ The user performs control such that the drive voltage is lowered after reaching the value of n LUT data 7 ₁ , 7 ₂ , ..., 7 _n Extracted from the LUT data 7 _i Is set in the LUT holding circuit 9A. Of course, the data to be loaded into the LUT holding circuit 9A is not limited to the data illustrated in FIGS. 12 and 13, and the user can load data having any content into the LUT holding circuit 9A.
[0045]
As described above, according to this modification, since arbitrary data is loaded from the external circuit such as the video processing circuit 7 to the LUT holding circuit 9A, the FED panel can be adjusted according to the use environment and use conditions. The advantage that it can be used in an optimum state is obtained.
[0046]
(Modification 4)
This modification is also related to the modification of the second embodiment. The feature is that a plurality of LUT data having different contents are provided in the LUT holding circuit, and these LUT data are selected by the LUT holding circuit itself. It is in the point made possible. Therefore, also in this modification, only the LUT holding circuit is different from the circuit of FIG. 8, and the circuit diagram of FIG. 8 and the description thereof are basically used here.
[0047]
FIG. 14 is a block diagram showing a configuration of the LUT holding circuit 9B according to this modification. As shown in the figure, the LUT holding circuit 9B includes (1) n (n ≧ 2) sub-LUT data storage units 9B. ₁ , ..., 9B _n And (2) n sub-LUT data storage units 9B based on a selection signal applied from the outside determined based on the wishes of the FED device manufacturer. ₁ , ..., 9B _n And the selected sub-LUT data storage unit 9B _i The output data (1 ≦ i ≦ n) is used as the output data V of the LUT holding circuit 9B. _CNT And a selector 9BS for outputting as follows. Each sub-LUT data storage unit 9B ₁ , ..., 9B _n As the sub-LUT data stored therein, for example, data prioritizing reduction of power consumption as illustrated in FIG. 12 or data prioritizing brightness as illustrated in FIG. 13 can be considered. Of course, various data other than these exemplary data can be considered as the sub-LUT data. In actual use, a plurality of sub-LUT data storage units 9B are adapted to the specifications of the FED panel 200. ₁ , ..., 9B _n Use with the most suitable one selected.
[0048]
As described above, according to this modification, since the LUT holding circuit has a plurality of different types of LUT data, the specification of the FED panel gives priority to the reduction of power consumption, or the screen There is an advantage that various settings can be made as if priority is given to brightness.
[0049]
(Modification 5)
This modification is also related to the modification of the second embodiment, and its feature point is that any one of a plurality of LUT data is selected by data from the outside of the driving device. That is, the LUT holding circuit according to this modification has a plurality of sub-LUT data, and selects and selects any one of the plurality of sub-LUT data based on the selection data from the outside. Control data corresponding to the total value output from the integration circuit is output as output data of the LUT holding circuit from the sub-LUT data. Here, as an example, the external device corresponds to a video processing circuit in the FED device as in the second modification. In other words, the optimum one is selected from the plurality of sub-LUT data based on the selection data from the video processing circuit in accordance with the usage environment and usage conditions of the FED panel. The circuit configuration of the LUT holding circuit 9C according to this modification is shown in the block diagram of FIG. In this modified example, as for the circuit elements other than the LUT holding circuit 9C, the corresponding parts in FIG.
[0050]
As shown in FIG. 15, the LUT holding circuit 9C includes (1) an upper address line 11 for outputting a signal designating an upper address based on the sub-LUT selection data output from the video processing circuit 7, and (2) an integrating circuit 8 Lower address line 10 for outputting a signal designating a lower address based on the total value data to be output, and (3) n (n ≧ 2) sub LUT data storage units 9C ₁ , ..., 9C _n And have. Each sub-LUT data storage unit 9C _i (1.ltoreq.i.ltoreq.n) stores subtotal LUT data composed of each sum value data output from the integrating circuit 8, and hence control data corresponding to each lower address. Here, each sub-LUT data is different from each other.
[0051]
Next, each sub-LUT data storage unit 9C _i An example of the selection method will be described. As shown in FIG. 15, the output data from the integrating circuit 8 is stored in each sub-LUT data storage section 9C. _i Data from the video processing circuit 7 is stored in each sub-LUT data storage section 9C. _i Higher address line 11. By such connection, a plurality of sub-LUT data storage units 9C _i The sub-LUT data storage unit 9C is selected by the video processing circuit 7 _i Can be selected. For example, if the selection signal from the video processing circuit 7 is a 6-bit signal, the user corresponds to the value (arbitrary value) of the upper address signal output from the upper address line 11 through the operation of the video processing circuit 7. One selected sub-LUT data storage unit having an upper address is replaced with 64 sub-LUT data storage units 9C. _i You can select any of these. Thereafter, the selected sub LUT data storage unit extracts one control data at the lower address equal to the value of the lower address signal output from the lower address line 10, and outputs the extracted control data from the LUT holding circuit 9C. Signal V _CNT Output as. Of course, the distribution of address lines and the number of bits are not limited to the above example.
[0052]
As described above, according to the present modification, any one of a plurality of LUT data is selected by an external selection signal. Therefore, according to the use environment and use conditions of the FED panel, The advantage is that the FED panel can be used at any time under optimum power and brightness conditions.
[0053]
(Appendix)
While the embodiments of the present invention have been disclosed and described in detail above, the above description exemplifies aspects to which the present invention can be applied, and the present invention is not limited thereto. In other words, various modifications and variations to the described aspects can be considered without departing from the scope of the present invention. For example, each of the circuit elements 1 to 6 in FIG. 1 may be incorporated into one module to constitute the driving device 100, or at least one of the circuit elements 1 to 6 may be one of the elements 2 to 5. The drive device 100 may be configured with the power supply 1 and / or 6 as an external component of the module while being incorporated in the module. Of course, the driving devices 100 and 100A may be integrated.
[0054]
【The invention's effect】
The present invention has the main effect that power control can be performed without changing the voltage value of the scan pulse and reducing the number of gradations of the video data.
[0055]
In particular, since the control is performed so that the voltage value of the scan pulse is lowered when the anode current value exceeds the reference set value, it is a secondary that it is possible to reduce power consumption when displaying a relatively bright image. The present invention also has an effect.
[Brief description of the drawings]
FIG. 1 is a circuit block diagram schematically showing a part of an FED device according to Embodiment 1 of the present invention.
FIG. 2 is a timing chart showing drive waveforms of the FED panel according to Embodiment 1 of the present invention.
FIG. 3 is a diagram showing image brightness-anode current characteristics in an FED panel.
FIG. 4 is a diagram showing drive voltage-anode current characteristics in an FED panel.
FIG. 5 is a diagram illustrating the relationship between the brightness of the video signal and the anode current realized in the FED panel according to the first embodiment.
6 is a diagram illustrating the relationship between the brightness of an image signal and an anode current realized in an FED panel according to Modification 1 of Embodiment 1. FIG.
FIG. 7 is a circuit block diagram showing a configuration of a comparator in the FED panel drive device according to the second modification of the first embodiment.
FIG. 8 is a circuit block diagram schematically showing a part of an FED device according to a second embodiment of the present invention.
9 is a diagram illustrating a relationship between a sum of video data and a drive voltage in Embodiment 2. FIG.
FIG. 10 is a diagram illustrating a relationship between brightness of an image signal and anode current realized in the FED panel according to the second embodiment.
FIG. 11 is a block diagram schematically showing a configuration of an LUT holding circuit in a third modification.
FIG. 12 is a diagram illustrating a relationship between a sum of video data and a driving voltage when priority is given to reducing power consumption of an FED panel.
FIG. 13 is a diagram illustrating the relationship between the sum of video data and drive voltage when priority is given to the brightness of an FED panel.
FIG. 14 is a block diagram schematically showing a configuration of an LUT holding circuit in a fourth modification.
15 is a block diagram schematically showing a configuration of an LUT holding circuit in Modification 5. FIG.
[Explanation of symbols]
1 Anode power supply, 2 resistor, 3 capacitor, 4 comparator, 5 drive circuit, 6 drive circuit power supply, 7 video processing circuit, 8 integration circuit, 9 lookup table holding circuit, 10 lower address line, 11 upper address line, 100 drive unit, 200 FED panel.

Claims

A measurement circuit for measuring the anode current flowing through the anode electrode of the field emission display panel driven by line scan;
A comparison circuit that compares a measurement value output by the measurement circuit with a reference setting value that provides a reference anode current that flows when the screen of the field emission display panel has a certain reference brightness;
While receiving the output data, video data and timing signal of the comparison circuit, and generating a scan pulse based on the timing signal, while varying the voltage value of the scan pulse according to the output data of the comparison circuit, A driving circuit unit that generates a data pulse that gives the gray level of the video data based only on the video data, and applies the scan pulse and the data pulse after the change to the gate electrode and the cathode electrode of the field emission display panel; Characterized by comprising,
Drive device for field emission display panel.

The drive device for a field emission display panel according to claim 1,
When the output data of the comparison circuit indicates (the measured value)> (the reference set value), the drive circuit unit decreases the voltage value of the scan pulse according to the level of the output data of the comparison circuit. It is characterized by
Drive device for field emission display panel.

A drive device for a field emission display panel according to claim 2,
When the output data of the comparison circuit indicates (the measured value) <(the reference set value), the drive circuit unit increases the voltage value of the scan pulse according to the level of the output data of the comparison circuit. It is characterized by
Drive device for field emission display panel.

A drive device for a field emission display panel according to claim 2,
When the output data of the comparison circuit indicates (the measured value) ≦ (the reference set value), the drive circuit unit outputs the scan pulse generated based on the timing signal as it is without performing a variable operation. It is characterized by
Drive device for field emission display panel.

A drive device for a field emission display panel according to claim 1,
The reference set value is an arbitrary value,
Drive device for field emission display panel.

A drive device for line scan driving a field emission display panel,
An integration circuit for calculating a total value that gives an average luminance by integrating a total of a certain period of input digital video data;
Lookup table data having control data of scan pulse voltage values determined for each sum value of the digital video data, and the look-up table based on the sum value output by the integrating circuit A lookup table holding circuit for selecting the output data from the data;
The output data of the lookup table holding circuit, the digital video data, and a timing signal are received, the scan pulse is generated based on the timing signal, and the scan is performed according to the output data of the lookup table holding circuit While changing the voltage value of the pulse, the data pulse for generating the gradation of the video data is generated based only on the video data, and the changed scan pulse and the data pulse are respectively supplied to the gates of the field emission display panel. A drive device for a field emission display panel, comprising: a drive circuit unit applied to the electrode and the cathode electrode.

The driving device for a field emission display panel according to claim 6,
Among the look-up table data, the control data for each sum value larger than a reference sum value corresponding to video data of a certain brightness is a signal instructing to lower the voltage value of the scan pulse,
When the total value calculated by the integration circuit is larger than the reference total value, the drive circuit unit lowers the voltage value of the scan pulse according to the output data of the lookup table holding circuit. To
Drive device for field emission display panel.

A drive device for a field emission display panel according to claim 7,
The control data of the lookup table data is arbitrarily set,
Drive device for field emission display panel.

A drive device for a field emission display panel according to claim 7,
The lookup table holding circuit includes:
A plurality of sub look-up table data as the look-up table data;
A selector for selecting the plurality of sub-lookup table data and outputting the output data of the selected sub-lookup table data as the output data of the lookup table holding circuit;
Drive device for field emission display panel.

A drive device for a field emission display panel according to claim 7,
The look-up table holding circuit holds a plurality of sub look-up table data as the look-up table data, and an arbitrary one of the plurality of sub look-up table data based on selection data from the outside. And the control data corresponding to the total value output from the integrating circuit is output as the output data of the lookup table holding circuit from among the selected sub look-up table data. To
Drive device for field emission display panel.

A driving device for the field emission display panel according to any one of claims 1 to 10,
A field emission display panel driven by the driving device;
Field emission display device.