JP4301550B2 - 半導体電力変換装置の試験回路 - Google Patents
半導体電力変換装置の試験回路 Download PDFInfo
- Publication number
- JP4301550B2 JP4301550B2 JP2003193783A JP2003193783A JP4301550B2 JP 4301550 B2 JP4301550 B2 JP 4301550B2 JP 2003193783 A JP2003193783 A JP 2003193783A JP 2003193783 A JP2003193783 A JP 2003193783A JP 4301550 B2 JP4301550 B2 JP 4301550B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- semiconductor
- turn
- test circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Inverter Devices (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体電力変換装置の主回路を構成する半導体素子モジュールの試験を行うための半導体電力変換装置の試験回路に関する。
【０００２】
【従来の技術】
電力変換用半導体素子を複数個直列接続した半導体素子モジュールの試験を行うための従来の半導体電力変換装置の試験回路の動作原理を、図１３及び図１４を用いて説明する。
【０００３】
図１３は従来の等価負荷試験回路を示す図である。
【０００４】
図１３のサイリスタモジュール１は複数個のサイリスタ１１〜１Ｎを直列接続したもので、サイリスタモジュール１を、例えば、６組用いてブリッジ回路に構成すると３相電力変換装置となり、また２組逆並列接続したものを３組星形結線回路に構成すると３相通電スイッチとなる。つまりサイリスタモジュール１は電力変換装置を構成する最小単位で、ゲート発生装置からのゲート信号によりターンオンし通電を行う機能を有するものである。
【０００５】
試験を行うサイリスタモジュール１に、リアクトル３及びコンデンサ２が接続され、コンデンサ２に、リアクトル４、反転サイリスタ５、及び充電装置６が接続されて等価負荷試験回路が構成されている。
【０００６】
図１４はこの等価負荷試験回路の動作を説明するための各半導体素子のゲート信号、各部電圧、電流波形を示す図である。図１４において、（ａ）はサイリスタ１１〜１Ｎのゲート信号を、（ｂ）は反転サイリスタ５のゲート信号を、（ｃ）はサイリスタモジュール１に印加される電圧波形を、（ｄ）はコンデンサ２に印加される電圧波形を、（ｅ）は共振電流７の電流波形を、そして（ｆ）は共振電流８の電流波形を示している。
【０００７】
いま、コンデンサ２に所定の電圧Ｖ１（図１４―（ｄ））を充電しておき、サイリスタモジュール１にゲート信号（図１４−（ａ））を与えると、コンデンサ２−リアクトル３−サイリスタモジュール１−コンデンサ２の閉回路が構成され、この閉回路にコンデンサ２の静電容量Ｃ１とリアクトル３のインダクタンスＬ１で決定される共振電流７（図１４−（ｅ））が流れる。サイリスタ１１〜１Ｎは電流が零になるとターンオフするので、共振電流７が零となった時点でコンデンサ２−リアクトル３−サイリスタモジュール１−コンデンサ２の閉回路が解かれ、共振電流７は半波で通電が終わる。すると、コンデンサ２は最初に充電した電圧Ｖ１とは逆極性に電圧Ｖ２（図１４−（ｄ））が充電される。
【０００８】
続いて、反転サイリスタ５にゲート信号（図１４−（ｂ））を与えると、コンデンサ２−充電装置６−反転サイリスタ５−リアクトル４−コンデンサ２の閉回路が構成され、この閉回路にコンデンサ２の静電容量Ｃ１とリアクトル４のインダクタンスＬ２で決定される共振電流８（図１４−（ｆ））が流れる。前述と同様、反転サイリスタ５は電流が零になるとターンオフするので、共振電流８が零となった時点でコンデンサ２−充電装置６−反転サイリスタ５−リアクトル４−コンデンサ２の閉回路が解かれ、共振電流８は半波で通電が終わる。すると、コンデンサ２は充電装置６からエネルギを供給されつつ充電していた電圧Ｖ２とは逆極性に当初の電圧Ｖ１（図１４−（ｄ））に充電される。
【０００９】
以上の動作を繰り返すことにより、サイリスタモジュール１に対してターンオン、ターンオフ試験（図１４−（ｃ））が行なわれる。
【００１０】
また、定格使用電圧まで徐々に電圧を上昇させることができる電圧可変装置を用いて、半導体素子モジュールの高電圧試験と通電試験を行う試験回路が、例えば、特許文献１に記載されている。
【００１１】
【特許文献１】
実開平５−１１０７３号公報（第１頁、図１）
【００１２】
【発明が解決しようとする課題】
前述の図１３の等価負荷試験回路において、第１の動作にあったコンデンサ２−リアクトル３−サイリスタモジュール１−コンデンサ２の閉回路中の損失をＷとすると、Ｖ１とＶ２の間には、式１の関係が成立する。
【００１３】
１／２・Ｃ１・Ｖ１２＝１／２・Ｃ１・Ｖ２２＋Ｗ ・・・（式１）
式１は、サイリスタモジュール１が１回ターンオン、ターンオフ動作を行うと、コンデンサ２−リアクトル３−サイリスタモジュール１−コンデンサ２の閉回路中の損失Ｗにより、コンデンサ２の電圧が最初の充電電圧Ｖ１に対してＶ２に低下することを示しており、これは、サイリスタモジュール１のターンオン電圧Ｖ１に対してターンオフ電圧Ｖ２が必ず低くなることを意味している。
【００１４】
半導体電力変換装置としての実際の動作では、ターンオフ電圧Ｖ２がターンオン電圧Ｖ１と同じか高くなる場合もあり、図１３に示した等価負荷試験回路では式１から導かれる理由により、この状態を模擬することができなかった。
【００１５】
なお、特許文献１に記載の試験回路で通電試験を行った場合にも、同様の問題がある。
【００１６】
そこで、本発明の目的は、ターンオフ電圧がターンオン電圧以上に設定できる半導体電力変換装置の試験回路を提供することにある。
【００１７】
【課題を解決するための手段】
前記目的を達成するために、本発明は、電力変換用半導体素子を複数個直列接続した半導体素子モジュールに接続される第１のリアクトル及びコンデンサと、このコンデンサに接続される第２のリアクトル、反転半導体スイッチング装置、及び充電装置とを備えた半導体電力変換装置の試験回路において、コンデンサを直列に２分割し、分割したコンデンサの一方にダイオードを並列に接続したことを特徴とする。
【００１８】
このような構成により、ターンオフ電圧をターンオン電圧以上に設定することが可能となる。
【００１９】
また、コンデンサを直列に２分割し、分割したコンデンサの一方にダイオードを並列に接続した構成とする代わりに、コンデンサを直列に複数個に分割し、分割したコンデンサの内、１個のコンデンサ以外のコンデンサの各々に、スイッチング機能を有する半導体素子をそれぞれ並列に接続したり、コンデンサを並列に複数個に分割し、分割したコンデンサの内、１個のコンデンサ以外のコンデンサの各々に、スイッチング機能を有する半導体素子とダイオードを逆並列接続した回路をそれぞれ直列に接続したり、半導体素子モジュール内の一部の電力変換用半導体素子に逆並列にダイオードを接続したり、半導体素子モジュール内の一部又は全部の電力変換用半導体素子に逆並列にスイッチング機能を有する半導体素子を接続したりして構成することもできる。
【００２０】
このような構成にしても、ターンオフ電圧をターンオン電圧以上に設定することが可能となる。
【００２１】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について説明する。なお、以下の図において、同符号は同一部分または対応部分を示す。
【００２２】
（第１の実施形態）
本発明の第１の実施形態に係る半導体電力変換装置の試験回路について説明する。
【００２３】
図１はこの実施形態の等価負荷試験回路を示す図である。図１のサイリスタモジュール１、リアクトル３、リアクトル４、反転サイリスタ５、充電装置６の働きは、従来の技術で記載した図１３の場合と同じである。
【００２４】
図１３で示したコンデンサ２は、図１において静電容量Ｃ１１のコンデンサ２１及び静電容量Ｃ１２のコンデンサ２２として直列に２分割され、その一方のコンデンサ２２にはダイオード９１が図１に示す向きに並列接続されている。
【００２５】
図２はこの実施形態の動作を説明するための各半導体素子のゲート信号、各部電圧、電流波形を示す図である。図２において、（ｄ）はコンデンサ２１に印加される電圧波形を示し、他は図１４の場合と同じである。
【００２６】
コンデンサ２１とコンデンサ２２に充電装置６から充電しようとすると、コンデンサ２２にはダイオード９１が並列に接続されているので、コンデンサ２１にのみ充電され、コンデンサ２２の静電容量Ｃ１２は現れない。逆に、コンデンサ２１に所定の電圧Ｖ１（図２−（ｄ））を充電しておき、サイリスタモジュール１にゲート信号（図２−（ａ））を与え共振電流７を流すと、形成される閉回路はコンデンサ２１−リアクトル３−サイリスタモジュール１−コンデンサ２２−コンデンサ２１となり、コンデンサ２２の静電容量Ｃ１２が現れてくる。共振電流７が流れ終えると、コンデンサ２１とコンデンサ２２との間には、コンデンサ２１に最初に充電した電圧Ｖ１とは逆極性に電圧Ｖ２（図２−（ｄ））が充電される。
【００２７】
コンデンサ２１−リアクトル３−サイリスタモジュール１−コンデンサ２２−コンデンサ２１の閉回路中の損失をＷとすると、Ｖ１とＶ２の間には式２の関係が成立する。式２中のＣ１はＣ１１とＣ１２の合成静電容量で、図１３のコンデンサ２の静電容量Ｃ１に等しい。
【００２８】
１／２・Ｃ１１・Ｖ１２＝１／２・Ｃ１・Ｖ２２＋Ｗ ・・・（式２）
Ｃ１＝Ｃ１１・Ｃ１２／（Ｃ１１＋Ｃ１２）
式２で、Ｖ１＝Ｖ２としてコンデンサ２１の静電容量Ｃ１１とコンデンサ２２の静電容量Ｃ１２の関係を算出すると、式３となる。
【００２９】
Ｃ１２＝Ｃ１１・［１−｛Ｖ１２／（２・Ｗ）｝・Ｃ１１］・・・（式３）
言い換えると、式３が成立するコンデンサ２１の静電容量Ｃ１１とコンデンサ２２の静電容量Ｃ１２を選定すれば、サイリスタモジュール１がターンオン、ターンオフ動作を行っても、損失Ｗによる電圧低下を起こすことなく、サイリスタモジュール１のターンオン電圧Ｖ１に対してターンオフ電圧Ｖ２を同じにすることができる。さらに、コンデンサ２１の静電容量Ｃ１１とコンデンサ２２の静電容量Ｃ１２の選定によっては、サイリスタモジュール１のターンオン電圧Ｖ１に対してターンオフ電圧Ｖ２の方を高めることが可能となる。
【００３０】
よって、図１に示す回路構成により、ターンオフ電圧Ｖ２がターンオン電圧Ｖ１以上に設定できる等価負荷試験回路を提供することができる。
【００３１】
なお、上記で、電力変換用半導体素子を複数個直列接続した半導体素子モジュールであるサイリスタモジュール１内の電力変換用半導体素子をサイリスタとしているが、電力変換用半導体素子をゲートターンオフサイリスタ（以下、ＧＴＯサイリスタ）やトランジスタとしても、同様の効果が得られる。
【００３２】
（第２の実施形態）
本発明の第２の実施形態に係る半導体電力変換装置の試験回路について説明する。図３および図５はこの実施形態の等価負荷試験回路を示す図、図４はこの実施形態の動作を説明するための各半導体素子のゲート信号、各部電圧、電流波形を示す図である。
【００３３】
図３に示すように、本実施形態は、第１の実施形態で示した図１のダイオード９１をサイリスタ９２に変えたものである。図４において、（ｇ）は図３のサイリスタ９２（または図５のサイリスタ９２２〜９２Ｍ）のゲート信号を示している。
【００３４】
本実施形態では、第１の実施形態で示した図１のダイオード９１が、図３に示すサイリスタ９２に変わったことにより、第１の実施形態に加えて以下の効果が発生する。
【００３５】
図４−（ｇ）に示すように、コンデンサ２２に並列接続されたサイリスタ９２にゲート信号を与えていない時には、従来通りのターンオン電圧Ｖ１に対してターンオフ電圧Ｖ２の方が低下する運転モードとすることができ、サイリスタ９２にゲート信号を与えた時（図４−（ｇ））には、第１の実施形態で示したターンオン電圧Ｖ１に対してターンオフ電圧Ｖ２を同じとする、または高める運転モードとすることができる。
【００３６】
つまり、等価負荷試験中に、実運転と同じようにターンオン電圧Ｖ１に対するターンオフ電圧Ｖ２の高低を選択できる。
【００３７】
さらに、図５に示すように、従来の技術の図１３で示したコンデンサ２を、コンデンサ２１からコンデンサ２Ｍとして直列に複数個に分割し、コンデンサ２２からコンデンサ２Ｍの各々に対して並列にそれぞれサイリスタ９２２〜９２Ｍを接続することで、サイリスタ９２２〜９２Ｍに与えるゲート信号のタイミングを変えていけば、等価負荷試験中に、ターンオン電圧Ｖ１に対するターンオフ電圧Ｖ２の高低をより細かく選択できる。
【００３８】
よって、図３または図５に示す回路構成により、ターンオフ電圧Ｖ２がターンオン電圧Ｖ１以上に設定でき、かつ試験中にその切り替えが可能な等価負荷試験回路を提供することができる。
【００３９】
なお、上記で、電力変換用半導体素子を複数個直列接続した半導体素子モジュールであるサイリスタモジュール１内の電力変換用半導体素子をサイリスタとしているが、電力変換用半導体素子をＧＴＯサイリスタやトランジスタとしても、同様の効果が得られる。
【００４０】
（第３の実施形態）
本発明の第３の実施形態に係る半導体電力変換装置の試験回路について説明する。図６はこの実施形態の等価負荷試験回路を示す図、図７はこの実施形態の動作を説明するための各半導体素子のゲート信号、各部電圧、電流波形を示す図である。
【００４１】
図６のサイリスタモジュール１、リアクトル３、リアクトル４、反転サイリスタ５、充電装置６の働きは、従来の技術で記載した図１３の場合と同じである。
【００４２】
図１３で示したコンデンサ２は、図６において、静電容量Ｃ１１のコンデンサ２１から静電容量Ｃ１Ｍのコンデンサ２Ｍとして並列にＭ個に分割され、コンデンサ２２にはダイオード９１２とＧＴＯサイリスタ９３２を逆並列接続した回路が直列に接続されている。同様にコンデンサ２３〜２Ｍの各々についても、ダイオード９１３〜９１ＭとＧＴＯサイリスタ９３３〜９３Ｍの逆並列回路がそれぞれ直列に接続されている。
【００４３】
図７において、（ｄ）はコンデンサ２１〜２Ｍに印加される電圧波形を、（ｈ）はＧＴＯサイリスタ９３２〜９３Ｍのゲート信号を示している。
【００４４】
コンデンサ２１からコンデンサ２Ｍに所定の電圧Ｖ１（図７−（ｄ））を充電しておき、サイリスタモジュール１にゲート信号（図７−（ａ））を与え、かつ、ＧＴＯサイリスタ９３２〜９３Ｍにゲート信号（図７−（ｈ））を与え共振電流７が流れると、形成される閉回路はコンデンサ２１〜２Ｍ−リアクトル３−サイリスタモジュール１−コンデンサ２１〜２Ｍとなる。共振電流７が流れ終えると、コンデンサ２１〜２Ｍには、最初に充電した電圧Ｖ１とは逆極性に電圧Ｖ２’（図７−（ｄ））が充電される。
【００４５】
この状態ではコンデンサ２１〜２Ｍまでの合成静電容量はＣ１となり、従来の技術での記載した式１に従って、ターンオン電圧Ｖ１よりターンオフ電圧Ｖ２’の方が低下する。
【００４６】
そこで、共振電流７がピーク電流に至る前にＧＴＯサイリスタ９３Ｘ〜９３Ｍまでのゲート信号を取り去る（図７−（ｈ））と、コンデンサ２Ｘ〜２Ｍが閉回路から解列されるので、式２、式３と同様、以下に示す式４、式５の関係が生じる。
【００４７】
１／２・Ｃ１・Ｖ１２＝１／２・Ｃ２・Ｖ２２＋Ｗ ・・・（式４）
Ｃ１＝Ｃ１１＋Ｃ１２＋・・・＋Ｃ１Ｙ＋Ｃ１Ｘ＋・・・＋Ｃ１Ｍ
＝Ｃ２＋Ｃ３
Ｃ２＝Ｃ１１＋Ｃ１２＋・・・＋Ｃ１Ｙ
Ｃ３＝Ｃ１Ｘ＋・・・＋Ｃ１Ｍ
Ｖ１＝Ｖ２として式４を解くと、式５となる。
【００４８】
Ｃ３＝２・Ｗ／Ｖ１２ ・・・（式５）
式５が成立するようコンデンサ２２〜２Ｍまでの静電容量を選択して、ＧＴＯサイリスタ９３２〜９３Ｍのいずれかを遮断すれば、サイリスタモジュール１がターンオン、ターンオフ動作を行っても、損失Ｗによる電圧低下を起こすことなく、サイリスタモジュール１のターンオン電圧Ｖ１に対してターンオフ電圧Ｖ２を同じにすることができる。さらに、各ＧＴＯサイリスタ９３２〜９３Ｍに与えるゲート信号のタイミングを変えていけば、等価負荷試験中に、ターンオン電圧Ｖ１に対するターンオフ電圧Ｖ２の高低をより細かく選択できる。
【００４９】
よって、図６に示す回路構成により、ターンオフ電圧Ｖ２がターンオン電圧Ｖ１以上に設定でき、かつ試験中にその切り替えが可能な等価負荷試験回路を提供することができる。
【００５０】
なお、上記で、電力変換用半導体素子を複数個直列接続した半導体素子モジュールであるサイリスタモジュール１内の電力変換用半導体素子をサイリスタとしているが、電力変換用半導体素子をＧＴＯサイリスタやトランジスタとしても、同様の効果が得られる。
【００５１】
（第４の実施形態）
本発明の第４の実施形態に係る半導体電力変換装置の試験回路について説明する。図８はこの実施形態の等価負荷試験回路を示す図、図９はこの実施形態の動作を説明するための各半導体素子のゲート信号、各部電圧、電流波形を示す図である。
【００５２】
図８のサイリスタモジュール１、コンデンサ２、リアクトル３、リアクトル４、反転サイリスタ５、充電装置６の働きは、従来の技術で記載した図１３の場合と同じである。
【００５３】
本実施形態では、図８に示すようにサイリスタモジュール１内の半導体素子１３から半導体素子１Ｎにそれぞれ逆並列にダイオード９１３からダイオード９１Ｎを接続している。
【００５４】
いま、コンデンサ２に所定の電圧Ｖ１（図９−（ｄ））を充電しておき、サイリスタモジュール１にゲート信号（図９−（ａ））を与えると、コンデンサ２−リアクトル３−サイリスタモジュール１−コンデンサ２の閉回路が構成され、この閉回路にコンデンサ２の静電容量Ｃ１とリアクトル１のインダクタンスＬ１で決定される共振電流７（図９−（ｅ））が流れる。サイリスタ１１〜１Ｎは電流が零になるとターンオフするので、共振電流７が零となった時点でコンデンサ２−リアクトル３−サイリスタモジュール１−コンデンサ２の閉回路が解かれ、共振電流７は半波で通電が終わる。すると、コンデンサ２は最初に充電した電圧Ｖ１とは逆極性に電圧Ｖ２（図９−（ｄ））が充電される。
【００５５】
ここで、サイリスタ１３〜１Ｎにはそれぞれ逆並列にダイオード９１３〜９１Ｎが接続されているので、コンデンサＣ１に逆極性に充電された電圧Ｖ２は、サイリスタ１３〜１Ｎには印加されず、逆並列にダイオードが接続されていないサイリスタ１１、１２にのみ印加される。
【００５６】
すると、ターンオン電圧Ｖ１からターンオフ電圧Ｖ２に電圧が下がったとしても、Ｖ２の電圧を負担するサイリスタ数がＶ１の電圧を負担するサイリスタ数より減っているので、サイリスタ個別にみると、ターンオン電圧よりもターンオフ電圧の方が上昇している。
【００５７】
サイリスタ１１〜１Ｎと逆並列に接続するダイオードの接続数を変えていけば、Ｖ１に対するＶ２の高低を変えることができる。
【００５８】
よって、図８に示す回路構成により、半導体素子個別にターンオフ電圧Ｖ２がターンオン電圧Ｖ１以上に設定できる等価負荷試験回路を提供することができる。
【００５９】
なお、ダイオード９１３〜９１Ｎは、サイリスタモジュール１内のサイリスタ１１〜１Ｎに接続するのでなく、図１０に示すように、試験設備としてサイリスタ９２１〜９２Ｍとダイオード９１１〜９１Ｍを逆並列接続した回路を準備し、サイリスタモジュール１と直列に接続することでも、同様の効果が得られる。
【００６０】
さらに、上記で、電力変換用半導体素子を複数個直列接続した半導体素子モジュールであるサイリスタモジュール１内の電力変換用半導体素子をサイリスタとしているが、電力変換用半導体素子をＧＴＯサイリスタやトランジスタとしても、同様の効果が得られる。
【００６１】
（第５の実施形態）
本発明の第５の実施形態に係る半導体電力変換装置の試験回路について説明する。図１１はこの実施形態の等価負荷試験回路を示す図、図１２はこの実施形態の動作を説明するための各半導体素子のゲート信号、各部電圧、電流波形を示す図である。なお、図１２において、（ｊ）はサイリスタ９２１〜９２Ｎのゲート信号を示している。
【００６２】
本実施形態では、第４の実施形態で示した図８のダイオード９１３〜９１Ｎが、図１１に示すサイリスタ９２１〜９２Ｎに変わり、かつ、全サイリスタ１１〜１Ｎに逆並列に接続されたことにより、第４の実施形態に加えて以下の効果が発生する。
【００６３】
図１２−（ｊ）に示すように、サイリスタ１１〜１Ｎに逆並列接続されたサイリスタ９２１〜９２Ｎにゲート信号を与えていない時には、従来通りのターンオン電圧Ｖ１に対してターンオフ電圧Ｖ２の方が低下する運転モードとすることができ、サイリスタ９２１〜９２Ｎの内任意の複数個のサイリスタにゲート信号を与えた時（図１２−（ｊ））には、第４の実施形態で示したように、サイリスタ個別にターンオン電圧Ｖ１に対してターンオフ電圧Ｖ２を同じとする、または高める運転モードとすることができる。
【００６４】
つまり、等価負荷試験中に、実運転と同じようにターンオン電圧Ｖ１に対するターンオフ電圧Ｖ２の高低を選択できる。
【００６５】
よって、図１１に示す回路構成により、ターンオフ電圧Ｖ２がターンオン電圧Ｖ１以上に設定でき、かつ試験中にその切り替えが可能な等価負荷試験回路を提供することができる。
【００６６】
もちろん、図１１のサイリスタ９２１〜９２Ｎは、サイリスタモジュール１の全ての半導体素子に接続する必要はなく、一部の半導体素子に接続しても、上記と同様の効果は得られる。
【００６７】
なお、静止型無効電力補償装置では、図１１に示すサイリスタ９２１〜９２Ｎもサイリスタモジュール１に搭載しているので、上述のように試験装置としてサイリスタ９２１〜９２Ｎを準備する必要がなく、静止型無効電力補償装置そのもので上記効果を得られる。
【００６８】
【発明の効果】
以上説明したように、本発明によれば、ターンオフ電圧をターンオン電圧以上に設定することが可能な半導体電力変換装置の試験回路を提供することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態を示す等価負荷試験回路の構成図。
【図２】 本発明の第１の実施形態における各部の動作波形図。
【図３】 本発明の第２の実施形態を示す等価負荷試験回路の構成図。
【図４】 本発明の第２の実施形態における各部の動作波形図。
【図５】 本発明の第２の実施形態の他の例を示す等価負荷試験回路の構成図。
【図６】 本発明の第３の実施形態を示す等価負荷試験回路の構成図。
【図７】 本発明の第３の実施形態における各部の動作波形図。
【図８】 本発明の第４の実施形態を示す等価負荷試験回路の構成図。
【図９】 本発明の第４の実施形態における各部の動作波形図。
【図１０】本発明の第４の実施形態の他の例を示す等価負荷試験回路の構成図。
【図１１】本発明の第５の実施形態を示す等価負荷試験回路の構成図。
【図１２】本発明の第５の実施形態における各部の動作波形図。
【図１３】従来の等価負荷試験回路の構成図。
【図１４】従来の等価負荷試験回路における各部の動作波形図。
【符号の説明】
１…サイリスタモジュール
１１、１２、…、１Ｎ…サイリスタ
２、２１、２２、…、２Ｍ…コンデンサ
３、４…リアクトル
５…反転サイリスタ
６…充電装置
７、８…共振電流
９１、９１２、９１３、…、９１Ｍ、９１Ｎ…ダイオード
９２、９２１、９２２、…、９２Ｍ、９２Ｎ…サイリスタ
９３２、９３３、…、９３Ｍ…ゲートターンオフサイリスタ
【発明の属する技術分野】
本発明は、半導体電力変換装置の主回路を構成する半導体素子モジュールの試験を行うための半導体電力変換装置の試験回路に関する。
【０００２】
【従来の技術】
電力変換用半導体素子を複数個直列接続した半導体素子モジュールの試験を行うための従来の半導体電力変換装置の試験回路の動作原理を、図１３及び図１４を用いて説明する。
【０００３】
図１３は従来の等価負荷試験回路を示す図である。
【０００４】
図１３のサイリスタモジュール１は複数個のサイリスタ１１〜１Ｎを直列接続したもので、サイリスタモジュール１を、例えば、６組用いてブリッジ回路に構成すると３相電力変換装置となり、また２組逆並列接続したものを３組星形結線回路に構成すると３相通電スイッチとなる。つまりサイリスタモジュール１は電力変換装置を構成する最小単位で、ゲート発生装置からのゲート信号によりターンオンし通電を行う機能を有するものである。
【０００５】
試験を行うサイリスタモジュール１に、リアクトル３及びコンデンサ２が接続され、コンデンサ２に、リアクトル４、反転サイリスタ５、及び充電装置６が接続されて等価負荷試験回路が構成されている。
【０００６】
図１４はこの等価負荷試験回路の動作を説明するための各半導体素子のゲート信号、各部電圧、電流波形を示す図である。図１４において、（ａ）はサイリスタ１１〜１Ｎのゲート信号を、（ｂ）は反転サイリスタ５のゲート信号を、（ｃ）はサイリスタモジュール１に印加される電圧波形を、（ｄ）はコンデンサ２に印加される電圧波形を、（ｅ）は共振電流７の電流波形を、そして（ｆ）は共振電流８の電流波形を示している。
【０００７】
いま、コンデンサ２に所定の電圧Ｖ１（図１４―（ｄ））を充電しておき、サイリスタモジュール１にゲート信号（図１４−（ａ））を与えると、コンデンサ２−リアクトル３−サイリスタモジュール１−コンデンサ２の閉回路が構成され、この閉回路にコンデンサ２の静電容量Ｃ１とリアクトル３のインダクタンスＬ１で決定される共振電流７（図１４−（ｅ））が流れる。サイリスタ１１〜１Ｎは電流が零になるとターンオフするので、共振電流７が零となった時点でコンデンサ２−リアクトル３−サイリスタモジュール１−コンデンサ２の閉回路が解かれ、共振電流７は半波で通電が終わる。すると、コンデンサ２は最初に充電した電圧Ｖ１とは逆極性に電圧Ｖ２（図１４−（ｄ））が充電される。
【０００８】
続いて、反転サイリスタ５にゲート信号（図１４−（ｂ））を与えると、コンデンサ２−充電装置６−反転サイリスタ５−リアクトル４−コンデンサ２の閉回路が構成され、この閉回路にコンデンサ２の静電容量Ｃ１とリアクトル４のインダクタンスＬ２で決定される共振電流８（図１４−（ｆ））が流れる。前述と同様、反転サイリスタ５は電流が零になるとターンオフするので、共振電流８が零となった時点でコンデンサ２−充電装置６−反転サイリスタ５−リアクトル４−コンデンサ２の閉回路が解かれ、共振電流８は半波で通電が終わる。すると、コンデンサ２は充電装置６からエネルギを供給されつつ充電していた電圧Ｖ２とは逆極性に当初の電圧Ｖ１（図１４−（ｄ））に充電される。
【０００９】
以上の動作を繰り返すことにより、サイリスタモジュール１に対してターンオン、ターンオフ試験（図１４−（ｃ））が行なわれる。
【００１０】
また、定格使用電圧まで徐々に電圧を上昇させることができる電圧可変装置を用いて、半導体素子モジュールの高電圧試験と通電試験を行う試験回路が、例えば、特許文献１に記載されている。
【００１１】
【特許文献１】
実開平５−１１０７３号公報（第１頁、図１）
【００１２】
【発明が解決しようとする課題】
前述の図１３の等価負荷試験回路において、第１の動作にあったコンデンサ２−リアクトル３−サイリスタモジュール１−コンデンサ２の閉回路中の損失をＷとすると、Ｖ１とＶ２の間には、式１の関係が成立する。
【００１３】
１／２・Ｃ１・Ｖ１２＝１／２・Ｃ１・Ｖ２２＋Ｗ ・・・（式１）
式１は、サイリスタモジュール１が１回ターンオン、ターンオフ動作を行うと、コンデンサ２−リアクトル３−サイリスタモジュール１−コンデンサ２の閉回路中の損失Ｗにより、コンデンサ２の電圧が最初の充電電圧Ｖ１に対してＶ２に低下することを示しており、これは、サイリスタモジュール１のターンオン電圧Ｖ１に対してターンオフ電圧Ｖ２が必ず低くなることを意味している。
【００１４】
半導体電力変換装置としての実際の動作では、ターンオフ電圧Ｖ２がターンオン電圧Ｖ１と同じか高くなる場合もあり、図１３に示した等価負荷試験回路では式１から導かれる理由により、この状態を模擬することができなかった。
【００１５】
なお、特許文献１に記載の試験回路で通電試験を行った場合にも、同様の問題がある。
【００１６】
そこで、本発明の目的は、ターンオフ電圧がターンオン電圧以上に設定できる半導体電力変換装置の試験回路を提供することにある。
【００１７】
【課題を解決するための手段】
前記目的を達成するために、本発明は、電力変換用半導体素子を複数個直列接続した半導体素子モジュールに接続される第１のリアクトル及びコンデンサと、このコンデンサに接続される第２のリアクトル、反転半導体スイッチング装置、及び充電装置とを備えた半導体電力変換装置の試験回路において、コンデンサを直列に２分割し、分割したコンデンサの一方にダイオードを並列に接続したことを特徴とする。
【００１８】
このような構成により、ターンオフ電圧をターンオン電圧以上に設定することが可能となる。
【００１９】
また、コンデンサを直列に２分割し、分割したコンデンサの一方にダイオードを並列に接続した構成とする代わりに、コンデンサを直列に複数個に分割し、分割したコンデンサの内、１個のコンデンサ以外のコンデンサの各々に、スイッチング機能を有する半導体素子をそれぞれ並列に接続したり、コンデンサを並列に複数個に分割し、分割したコンデンサの内、１個のコンデンサ以外のコンデンサの各々に、スイッチング機能を有する半導体素子とダイオードを逆並列接続した回路をそれぞれ直列に接続したり、半導体素子モジュール内の一部の電力変換用半導体素子に逆並列にダイオードを接続したり、半導体素子モジュール内の一部又は全部の電力変換用半導体素子に逆並列にスイッチング機能を有する半導体素子を接続したりして構成することもできる。
【００２０】
このような構成にしても、ターンオフ電圧をターンオン電圧以上に設定することが可能となる。
【００２１】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について説明する。なお、以下の図において、同符号は同一部分または対応部分を示す。
【００２２】
（第１の実施形態）
本発明の第１の実施形態に係る半導体電力変換装置の試験回路について説明する。
【００２３】
図１はこの実施形態の等価負荷試験回路を示す図である。図１のサイリスタモジュール１、リアクトル３、リアクトル４、反転サイリスタ５、充電装置６の働きは、従来の技術で記載した図１３の場合と同じである。
【００２４】
図１３で示したコンデンサ２は、図１において静電容量Ｃ１１のコンデンサ２１及び静電容量Ｃ１２のコンデンサ２２として直列に２分割され、その一方のコンデンサ２２にはダイオード９１が図１に示す向きに並列接続されている。
【００２５】
図２はこの実施形態の動作を説明するための各半導体素子のゲート信号、各部電圧、電流波形を示す図である。図２において、（ｄ）はコンデンサ２１に印加される電圧波形を示し、他は図１４の場合と同じである。
【００２６】
コンデンサ２１とコンデンサ２２に充電装置６から充電しようとすると、コンデンサ２２にはダイオード９１が並列に接続されているので、コンデンサ２１にのみ充電され、コンデンサ２２の静電容量Ｃ１２は現れない。逆に、コンデンサ２１に所定の電圧Ｖ１（図２−（ｄ））を充電しておき、サイリスタモジュール１にゲート信号（図２−（ａ））を与え共振電流７を流すと、形成される閉回路はコンデンサ２１−リアクトル３−サイリスタモジュール１−コンデンサ２２−コンデンサ２１となり、コンデンサ２２の静電容量Ｃ１２が現れてくる。共振電流７が流れ終えると、コンデンサ２１とコンデンサ２２との間には、コンデンサ２１に最初に充電した電圧Ｖ１とは逆極性に電圧Ｖ２（図２−（ｄ））が充電される。
【００２７】
コンデンサ２１−リアクトル３−サイリスタモジュール１−コンデンサ２２−コンデンサ２１の閉回路中の損失をＷとすると、Ｖ１とＶ２の間には式２の関係が成立する。式２中のＣ１はＣ１１とＣ１２の合成静電容量で、図１３のコンデンサ２の静電容量Ｃ１に等しい。
【００２８】
１／２・Ｃ１１・Ｖ１２＝１／２・Ｃ１・Ｖ２２＋Ｗ ・・・（式２）
Ｃ１＝Ｃ１１・Ｃ１２／（Ｃ１１＋Ｃ１２）
式２で、Ｖ１＝Ｖ２としてコンデンサ２１の静電容量Ｃ１１とコンデンサ２２の静電容量Ｃ１２の関係を算出すると、式３となる。
【００２９】
Ｃ１２＝Ｃ１１・［１−｛Ｖ１２／（２・Ｗ）｝・Ｃ１１］・・・（式３）
言い換えると、式３が成立するコンデンサ２１の静電容量Ｃ１１とコンデンサ２２の静電容量Ｃ１２を選定すれば、サイリスタモジュール１がターンオン、ターンオフ動作を行っても、損失Ｗによる電圧低下を起こすことなく、サイリスタモジュール１のターンオン電圧Ｖ１に対してターンオフ電圧Ｖ２を同じにすることができる。さらに、コンデンサ２１の静電容量Ｃ１１とコンデンサ２２の静電容量Ｃ１２の選定によっては、サイリスタモジュール１のターンオン電圧Ｖ１に対してターンオフ電圧Ｖ２の方を高めることが可能となる。
【００３０】
よって、図１に示す回路構成により、ターンオフ電圧Ｖ２がターンオン電圧Ｖ１以上に設定できる等価負荷試験回路を提供することができる。
【００３１】
なお、上記で、電力変換用半導体素子を複数個直列接続した半導体素子モジュールであるサイリスタモジュール１内の電力変換用半導体素子をサイリスタとしているが、電力変換用半導体素子をゲートターンオフサイリスタ（以下、ＧＴＯサイリスタ）やトランジスタとしても、同様の効果が得られる。
【００３２】
（第２の実施形態）
本発明の第２の実施形態に係る半導体電力変換装置の試験回路について説明する。図３および図５はこの実施形態の等価負荷試験回路を示す図、図４はこの実施形態の動作を説明するための各半導体素子のゲート信号、各部電圧、電流波形を示す図である。
【００３３】
図３に示すように、本実施形態は、第１の実施形態で示した図１のダイオード９１をサイリスタ９２に変えたものである。図４において、（ｇ）は図３のサイリスタ９２（または図５のサイリスタ９２２〜９２Ｍ）のゲート信号を示している。
【００３４】
本実施形態では、第１の実施形態で示した図１のダイオード９１が、図３に示すサイリスタ９２に変わったことにより、第１の実施形態に加えて以下の効果が発生する。
【００３５】
図４−（ｇ）に示すように、コンデンサ２２に並列接続されたサイリスタ９２にゲート信号を与えていない時には、従来通りのターンオン電圧Ｖ１に対してターンオフ電圧Ｖ２の方が低下する運転モードとすることができ、サイリスタ９２にゲート信号を与えた時（図４−（ｇ））には、第１の実施形態で示したターンオン電圧Ｖ１に対してターンオフ電圧Ｖ２を同じとする、または高める運転モードとすることができる。
【００３６】
つまり、等価負荷試験中に、実運転と同じようにターンオン電圧Ｖ１に対するターンオフ電圧Ｖ２の高低を選択できる。
【００３７】
さらに、図５に示すように、従来の技術の図１３で示したコンデンサ２を、コンデンサ２１からコンデンサ２Ｍとして直列に複数個に分割し、コンデンサ２２からコンデンサ２Ｍの各々に対して並列にそれぞれサイリスタ９２２〜９２Ｍを接続することで、サイリスタ９２２〜９２Ｍに与えるゲート信号のタイミングを変えていけば、等価負荷試験中に、ターンオン電圧Ｖ１に対するターンオフ電圧Ｖ２の高低をより細かく選択できる。
【００３８】
よって、図３または図５に示す回路構成により、ターンオフ電圧Ｖ２がターンオン電圧Ｖ１以上に設定でき、かつ試験中にその切り替えが可能な等価負荷試験回路を提供することができる。
【００３９】
なお、上記で、電力変換用半導体素子を複数個直列接続した半導体素子モジュールであるサイリスタモジュール１内の電力変換用半導体素子をサイリスタとしているが、電力変換用半導体素子をＧＴＯサイリスタやトランジスタとしても、同様の効果が得られる。
【００４０】
（第３の実施形態）
本発明の第３の実施形態に係る半導体電力変換装置の試験回路について説明する。図６はこの実施形態の等価負荷試験回路を示す図、図７はこの実施形態の動作を説明するための各半導体素子のゲート信号、各部電圧、電流波形を示す図である。
【００４１】
図６のサイリスタモジュール１、リアクトル３、リアクトル４、反転サイリスタ５、充電装置６の働きは、従来の技術で記載した図１３の場合と同じである。
【００４２】
図１３で示したコンデンサ２は、図６において、静電容量Ｃ１１のコンデンサ２１から静電容量Ｃ１Ｍのコンデンサ２Ｍとして並列にＭ個に分割され、コンデンサ２２にはダイオード９１２とＧＴＯサイリスタ９３２を逆並列接続した回路が直列に接続されている。同様にコンデンサ２３〜２Ｍの各々についても、ダイオード９１３〜９１ＭとＧＴＯサイリスタ９３３〜９３Ｍの逆並列回路がそれぞれ直列に接続されている。
【００４３】
図７において、（ｄ）はコンデンサ２１〜２Ｍに印加される電圧波形を、（ｈ）はＧＴＯサイリスタ９３２〜９３Ｍのゲート信号を示している。
【００４４】
コンデンサ２１からコンデンサ２Ｍに所定の電圧Ｖ１（図７−（ｄ））を充電しておき、サイリスタモジュール１にゲート信号（図７−（ａ））を与え、かつ、ＧＴＯサイリスタ９３２〜９３Ｍにゲート信号（図７−（ｈ））を与え共振電流７が流れると、形成される閉回路はコンデンサ２１〜２Ｍ−リアクトル３−サイリスタモジュール１−コンデンサ２１〜２Ｍとなる。共振電流７が流れ終えると、コンデンサ２１〜２Ｍには、最初に充電した電圧Ｖ１とは逆極性に電圧Ｖ２’（図７−（ｄ））が充電される。
【００４５】
この状態ではコンデンサ２１〜２Ｍまでの合成静電容量はＣ１となり、従来の技術での記載した式１に従って、ターンオン電圧Ｖ１よりターンオフ電圧Ｖ２’の方が低下する。
【００４６】
そこで、共振電流７がピーク電流に至る前にＧＴＯサイリスタ９３Ｘ〜９３Ｍまでのゲート信号を取り去る（図７−（ｈ））と、コンデンサ２Ｘ〜２Ｍが閉回路から解列されるので、式２、式３と同様、以下に示す式４、式５の関係が生じる。
【００４７】
１／２・Ｃ１・Ｖ１２＝１／２・Ｃ２・Ｖ２２＋Ｗ ・・・（式４）
Ｃ１＝Ｃ１１＋Ｃ１２＋・・・＋Ｃ１Ｙ＋Ｃ１Ｘ＋・・・＋Ｃ１Ｍ
＝Ｃ２＋Ｃ３
Ｃ２＝Ｃ１１＋Ｃ１２＋・・・＋Ｃ１Ｙ
Ｃ３＝Ｃ１Ｘ＋・・・＋Ｃ１Ｍ
Ｖ１＝Ｖ２として式４を解くと、式５となる。
【００４８】
Ｃ３＝２・Ｗ／Ｖ１２ ・・・（式５）
式５が成立するようコンデンサ２２〜２Ｍまでの静電容量を選択して、ＧＴＯサイリスタ９３２〜９３Ｍのいずれかを遮断すれば、サイリスタモジュール１がターンオン、ターンオフ動作を行っても、損失Ｗによる電圧低下を起こすことなく、サイリスタモジュール１のターンオン電圧Ｖ１に対してターンオフ電圧Ｖ２を同じにすることができる。さらに、各ＧＴＯサイリスタ９３２〜９３Ｍに与えるゲート信号のタイミングを変えていけば、等価負荷試験中に、ターンオン電圧Ｖ１に対するターンオフ電圧Ｖ２の高低をより細かく選択できる。
【００４９】
よって、図６に示す回路構成により、ターンオフ電圧Ｖ２がターンオン電圧Ｖ１以上に設定でき、かつ試験中にその切り替えが可能な等価負荷試験回路を提供することができる。
【００５０】
なお、上記で、電力変換用半導体素子を複数個直列接続した半導体素子モジュールであるサイリスタモジュール１内の電力変換用半導体素子をサイリスタとしているが、電力変換用半導体素子をＧＴＯサイリスタやトランジスタとしても、同様の効果が得られる。
【００５１】
（第４の実施形態）
本発明の第４の実施形態に係る半導体電力変換装置の試験回路について説明する。図８はこの実施形態の等価負荷試験回路を示す図、図９はこの実施形態の動作を説明するための各半導体素子のゲート信号、各部電圧、電流波形を示す図である。
【００５２】
図８のサイリスタモジュール１、コンデンサ２、リアクトル３、リアクトル４、反転サイリスタ５、充電装置６の働きは、従来の技術で記載した図１３の場合と同じである。
【００５３】
本実施形態では、図８に示すようにサイリスタモジュール１内の半導体素子１３から半導体素子１Ｎにそれぞれ逆並列にダイオード９１３からダイオード９１Ｎを接続している。
【００５４】
いま、コンデンサ２に所定の電圧Ｖ１（図９−（ｄ））を充電しておき、サイリスタモジュール１にゲート信号（図９−（ａ））を与えると、コンデンサ２−リアクトル３−サイリスタモジュール１−コンデンサ２の閉回路が構成され、この閉回路にコンデンサ２の静電容量Ｃ１とリアクトル１のインダクタンスＬ１で決定される共振電流７（図９−（ｅ））が流れる。サイリスタ１１〜１Ｎは電流が零になるとターンオフするので、共振電流７が零となった時点でコンデンサ２−リアクトル３−サイリスタモジュール１−コンデンサ２の閉回路が解かれ、共振電流７は半波で通電が終わる。すると、コンデンサ２は最初に充電した電圧Ｖ１とは逆極性に電圧Ｖ２（図９−（ｄ））が充電される。
【００５５】
ここで、サイリスタ１３〜１Ｎにはそれぞれ逆並列にダイオード９１３〜９１Ｎが接続されているので、コンデンサＣ１に逆極性に充電された電圧Ｖ２は、サイリスタ１３〜１Ｎには印加されず、逆並列にダイオードが接続されていないサイリスタ１１、１２にのみ印加される。
【００５６】
すると、ターンオン電圧Ｖ１からターンオフ電圧Ｖ２に電圧が下がったとしても、Ｖ２の電圧を負担するサイリスタ数がＶ１の電圧を負担するサイリスタ数より減っているので、サイリスタ個別にみると、ターンオン電圧よりもターンオフ電圧の方が上昇している。
【００５７】
サイリスタ１１〜１Ｎと逆並列に接続するダイオードの接続数を変えていけば、Ｖ１に対するＶ２の高低を変えることができる。
【００５８】
よって、図８に示す回路構成により、半導体素子個別にターンオフ電圧Ｖ２がターンオン電圧Ｖ１以上に設定できる等価負荷試験回路を提供することができる。
【００５９】
なお、ダイオード９１３〜９１Ｎは、サイリスタモジュール１内のサイリスタ１１〜１Ｎに接続するのでなく、図１０に示すように、試験設備としてサイリスタ９２１〜９２Ｍとダイオード９１１〜９１Ｍを逆並列接続した回路を準備し、サイリスタモジュール１と直列に接続することでも、同様の効果が得られる。
【００６０】
さらに、上記で、電力変換用半導体素子を複数個直列接続した半導体素子モジュールであるサイリスタモジュール１内の電力変換用半導体素子をサイリスタとしているが、電力変換用半導体素子をＧＴＯサイリスタやトランジスタとしても、同様の効果が得られる。
【００６１】
（第５の実施形態）
本発明の第５の実施形態に係る半導体電力変換装置の試験回路について説明する。図１１はこの実施形態の等価負荷試験回路を示す図、図１２はこの実施形態の動作を説明するための各半導体素子のゲート信号、各部電圧、電流波形を示す図である。なお、図１２において、（ｊ）はサイリスタ９２１〜９２Ｎのゲート信号を示している。
【００６２】
本実施形態では、第４の実施形態で示した図８のダイオード９１３〜９１Ｎが、図１１に示すサイリスタ９２１〜９２Ｎに変わり、かつ、全サイリスタ１１〜１Ｎに逆並列に接続されたことにより、第４の実施形態に加えて以下の効果が発生する。
【００６３】
図１２−（ｊ）に示すように、サイリスタ１１〜１Ｎに逆並列接続されたサイリスタ９２１〜９２Ｎにゲート信号を与えていない時には、従来通りのターンオン電圧Ｖ１に対してターンオフ電圧Ｖ２の方が低下する運転モードとすることができ、サイリスタ９２１〜９２Ｎの内任意の複数個のサイリスタにゲート信号を与えた時（図１２−（ｊ））には、第４の実施形態で示したように、サイリスタ個別にターンオン電圧Ｖ１に対してターンオフ電圧Ｖ２を同じとする、または高める運転モードとすることができる。
【００６４】
つまり、等価負荷試験中に、実運転と同じようにターンオン電圧Ｖ１に対するターンオフ電圧Ｖ２の高低を選択できる。
【００６５】
よって、図１１に示す回路構成により、ターンオフ電圧Ｖ２がターンオン電圧Ｖ１以上に設定でき、かつ試験中にその切り替えが可能な等価負荷試験回路を提供することができる。
【００６６】
もちろん、図１１のサイリスタ９２１〜９２Ｎは、サイリスタモジュール１の全ての半導体素子に接続する必要はなく、一部の半導体素子に接続しても、上記と同様の効果は得られる。
【００６７】
なお、静止型無効電力補償装置では、図１１に示すサイリスタ９２１〜９２Ｎもサイリスタモジュール１に搭載しているので、上述のように試験装置としてサイリスタ９２１〜９２Ｎを準備する必要がなく、静止型無効電力補償装置そのもので上記効果を得られる。
【００６８】
【発明の効果】
以上説明したように、本発明によれば、ターンオフ電圧をターンオン電圧以上に設定することが可能な半導体電力変換装置の試験回路を提供することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態を示す等価負荷試験回路の構成図。
【図２】 本発明の第１の実施形態における各部の動作波形図。
【図３】 本発明の第２の実施形態を示す等価負荷試験回路の構成図。
【図４】 本発明の第２の実施形態における各部の動作波形図。
【図５】 本発明の第２の実施形態の他の例を示す等価負荷試験回路の構成図。
【図６】 本発明の第３の実施形態を示す等価負荷試験回路の構成図。
【図７】 本発明の第３の実施形態における各部の動作波形図。
【図８】 本発明の第４の実施形態を示す等価負荷試験回路の構成図。
【図９】 本発明の第４の実施形態における各部の動作波形図。
【図１０】本発明の第４の実施形態の他の例を示す等価負荷試験回路の構成図。
【図１１】本発明の第５の実施形態を示す等価負荷試験回路の構成図。
【図１２】本発明の第５の実施形態における各部の動作波形図。
【図１３】従来の等価負荷試験回路の構成図。
【図１４】従来の等価負荷試験回路における各部の動作波形図。
【符号の説明】
１…サイリスタモジュール
１１、１２、…、１Ｎ…サイリスタ
２、２１、２２、…、２Ｍ…コンデンサ
３、４…リアクトル
５…反転サイリスタ
６…充電装置
７、８…共振電流
９１、９１２、９１３、…、９１Ｍ、９１Ｎ…ダイオード
９２、９２１、９２２、…、９２Ｍ、９２Ｎ…サイリスタ
９３２、９３３、…、９３Ｍ…ゲートターンオフサイリスタ
Claims (5)
- 電力変換用半導体素子を複数個直列接続した半導体素子モジュールに接続される第１のリアクトル及びコンデンサと、このコンデンサに接続される第２のリアクトル、反転半導体スイッチング装置、及び充電装置とを備えた半導体電力変換装置の試験回路において、前記コンデンサを直列に２分割し、分割したコンデンサの一方にダイオードを並列に接続したことを特徴とする半導体電力変換装置の試験回路。
- 電力変換用半導体素子を複数個直列接続した半導体素子モジュールに接続される第１のリアクトル及びコンデンサと、このコンデンサに接続される第２のリアクトル、反転半導体スイッチング装置、及び充電装置とを備えた半導体電力変換装置の試験回路において、前記コンデンサを直列に複数個に分割し、分割したコンデンサの内、１個のコンデンサ以外のコンデンサの各々に、スイッチング機能を有する半導体素子をそれぞれ並列に接続したことを特徴とする半導体電力変換装置の試験回路。
- 電力変換用半導体素子を複数個直列接続した半導体素子モジュールに接続される第１のリアクトル及びコンデンサと、このコンデンサに接続される第２のリアクトル、反転半導体スイッチング装置、及び充電装置とを備えた半導体電力変換装置の試験回路において、前記コンデンサを並列に複数個に分割し、分割したコンデンサの内、１個のコンデンサ以外のコンデンサの各々に、スイッチング機能を有する半導体素子とダイオードを逆並列接続した回路をそれぞれ直列に接続したことを特徴とする半導体電力変換装置の試験回路。
- 電力変換用半導体素子を複数個直列接続した半導体素子モジュールに接続される第１のリアクトル及びコンデンサと、このコンデンサに接続される第２のリアクトル、反転半導体スイッチング装置、及び充電装置とを備えた半導体電力変換装置の試験回路において、前記半導体素子モジュール内の一部の電力変換用半導体素子に逆並列にダイオードを接続したことを特徴とする半導体電力変換装置の試験回路。
- 電力変換用半導体素子を複数個直列接続した半導体素子モジュールに接続される第１のリアクトル及びコンデンサと、このコンデンサに接続される第２のリアクトル、反転半導体スイッチング装置、及び充電装置とを備えた半導体電力変換装置の試験回路において、前記半導体素子モジュール内の一部又は全部の電力変換用半導体素子に逆並列にスイッチング機能を有する半導体素子を接続したことを特徴とする半導体電力変換装置の試験回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003193783A JP4301550B2 (ja) | 2003-07-08 | 2003-07-08 | 半導体電力変換装置の試験回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003193783A JP4301550B2 (ja) | 2003-07-08 | 2003-07-08 | 半導体電力変換装置の試験回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005030805A JP2005030805A (ja) | 2005-02-03 |
| JP4301550B2 true JP4301550B2 (ja) | 2009-07-22 |
Family
ID=34205151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003193783A Expired - Lifetime JP4301550B2 (ja) | 2003-07-08 | 2003-07-08 | 半導体電力変換装置の試験回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4301550B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107544009A (zh) * | 2016-06-28 | 2018-01-05 | 株洲中车时代电气股份有限公司 | 晶闸管电流波形测试装置及方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100965872B1 (ko) | 2007-12-12 | 2010-06-24 | 주식회사 효성 | 전력용 반도체 스위칭 소자의 시험 회로 |
| GB2489262B (en) * | 2011-03-23 | 2016-07-06 | Alstom Technology Ltd | Testing apparatus |
| CN103278758B (zh) * | 2013-04-19 | 2016-01-20 | 国家电网公司 | 一种大功率晶闸管关断特性测试方法及其测试装置 |
| CN105242139B (zh) * | 2015-10-09 | 2018-02-16 | 南京南瑞继保电气有限公司 | 一种静止变频器触发状态检测方法 |
| CN115015729B (zh) * | 2022-06-30 | 2024-03-22 | 中国电力科学研究院有限公司 | 考核晶闸管换流阀及其阻尼回路性能的试验回路、方法及系统 |
-
2003
- 2003-07-08 JP JP2003193783A patent/JP4301550B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107544009A (zh) * | 2016-06-28 | 2018-01-05 | 株洲中车时代电气股份有限公司 | 晶闸管电流波形测试装置及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005030805A (ja) | 2005-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ye et al. | Investigation of capacitor voltage balancing in practical implementations of flying capacitor multilevel converters | |
| Ali et al. | A new generalized multilevel converter topology based on cascaded connection of basic units | |
| US9806637B2 (en) | Soft switching inverter device and method | |
| Bhatnagar et al. | A switched-capacitors-based 13-level inverter | |
| US10541623B1 (en) | Circuit with an input voltage divider and two half-bridges | |
| Gowaid et al. | The transition arm multilevel converter—A concept for medium and high voltage DC-DC transformers | |
| Pallo et al. | A 10-level flying capacitor multi-level dual-interleaved power module for scalable and power-dense electric drives | |
| US20140355322A1 (en) | Stacked Switched Capacitor Energy Buffer Circuit | |
| Modeer et al. | An analytical method for evaluating the power density of multilevel converters | |
| KR101980691B1 (ko) | 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로 | |
| JPWO2009075366A1 (ja) | ソフトスイッチング電力変換装置 | |
| Mohamed et al. | Optimal design of high frequency H-bridge inverter for wireless power transfer systems in EV applications | |
| Almakhles et al. | Switched capacitor-based 13L inverter topology for high-frequency AC power distribution system | |
| CN102355152A (zh) | 浮动电容混合三电平dc-ac逆变器及其控制方法 | |
| BR102015001567A2 (pt) | aparelho de conversão de potência | |
| Pal et al. | A soft-switched high-frequency link single-stage three-phase inverter for grid integration of utility scale renewables | |
| Barchowsky et al. | A GaN-based modular multilevel DC-DC converter for high-density anode discharge power modules | |
| JP4301550B2 (ja) | 半導体電力変換装置の試験回路 | |
| Hosseini Montazer et al. | A generalized diode containing bidirectional topology for multilevel inverter with reduced switches and power loss | |
| Karimi et al. | A novel sub-multilevel cell (SMC) with increased ratio of number of levels to number of sources and switches | |
| Jørgensen et al. | Analysis of cascaded silicon carbide MOSFETs using a single gate driver for medium voltage applications | |
| Jiao | High power high frequency 3-level neutral point clamped power conversion system | |
| JP2022542820A (ja) | 電力変換システムのｄｃ－ｄｃコンバータ | |
| Amirabadi | Soft-switching high-frequency ac-link universal power converters with galvanic isolation | |
| Ahamed Ibrahim et al. | A new asymmetric and cascaded switched diode multilevel inverter topology for reduced switches, DC source and blocked voltage on switches |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050715 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050715 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060418 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081017 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090420 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090420 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4301550 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140501 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |