JP4281044B2 - 微小部品の配置方法 - Google Patents
微小部品の配置方法 Download PDFInfo
- Publication number
- JP4281044B2 JP4281044B2 JP2002176492A JP2002176492A JP4281044B2 JP 4281044 B2 JP4281044 B2 JP 4281044B2 JP 2002176492 A JP2002176492 A JP 2002176492A JP 2002176492 A JP2002176492 A JP 2002176492A JP 4281044 B2 JP4281044 B2 JP 4281044B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- gaas
- block
- shape
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/95053—Bonding environment
- H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
- H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
Description
【０００１】
【発明の属する技術分野】
本発明は、基板上に半導体チップ等の微小部品を整列配置するための微小部品の配置方法に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化に対する要求がますます大きくなっており、微小な半導体チップ等を基板上に実装するための技術が必要となってきている。しかし、半導体チップを個別に基板上の所望位置に配置する際に、直径１０〜数１００μｍの微小なチップ部品を保持することは困難であり、多数の微小なチップ部品を個別に保持して整列・配置することは事実上不可能である。そこで、従来より、微小なチップ部品を個別に保持することなく整列・配置するための種々の方法が提案されているが、いずれも配置形状の制約や配置方法が複雑であるなどの実用上の問題があった。
【０００３】
このような問題点に鑑み、Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｃａｌｉｆｏｒｎｉａ， ＢｅｒｋｅｌｅｙのＳｍｉｔｈ，Ｓらにより、所謂、Ｆｌｕｉｄｉｃ Ｓｅｌｆ−Ａｓｓｅｍｂｌｙ法（流体式自己整合法、以下、ＦＳＡ法と略記する）が提案されている（米国特許第５，９０４，５４５号明細書、ＩＥＥＥ Ｐｈｏｔｏｎｉｃｓ Ｔｅｃｈ， Ｌｅｔｔｅｒｓ Ｖｏｌ．６， Ｎｏ．６ Ｐ．７０６，’９４参照）。
【０００４】
ここで、ＦＳＡ法とは、上面にて開口する少なくとも一つのリセス部が形成された基板を流体中に設置し、前記基板の上方から微小部品を散布して前記リセス部内へ個別に収容させることにより微小部品を自己整合的に配置する方法である。以下、ＦＳＡ法の概略について、微小部品としてのＧａＡｓブロックをＳｉ基板上に実装する場合を例として、図１５乃至１６を参照しつつ説明する。
ＧａＡｓからなるＬＥＤブロック（以下、ＧａＡｓブロックと称する）５０１は、図１５に示すように、縦断面が略台形状を呈するように異方性エッチングにより側面がテーパ状に整形されている。また、ＧａＡｓブロック５０１の大きさは、例えば、底面の直径が１００μｍ、厚さ３０μｍ程度に設定されている。尚、ＧａＡｓブロック５０１の窄まった側がｐ型ＧａＡｓ層５０１ａ、拡がった側がｎ型ＧａＡｓ層５０１ｂとなっている。
【０００５】
一方、Ｓｉ基板５１１上面には、図１５に示すように、上面にＳｉＯ２層５１４が形成されるとともに、ＧａＡｓブロック５０１を個別に収容可能な大きさで開口するリセス部５１５が所定間隔を配して形成されている。また、リセス部５１５は、ＧａＡｓブロック５０１の厚さ方向の形状（立体形状）に整合するように、下方に向かって窄まる縦断面略台形状をなすテーパ状の窪みとなっている。そして、ＦＳＡ法では、図１６に示すような装置５１を用いて、以下の各工程を実施することによりＧａＡｓブロック５０１をＳｉ基板５１１上へ整列・配置する。
【０００６】
まず、Ｓｉ基板５１１を、容器５２内に貯留された流体としての液体のメタノール中に、水平よりもやや傾斜させた状態で基板ホルダ５５に保持させて設置する。続いて、ＧａＡｓブロック５０１をＳｉ基板５１１の上方に設けられた配管５３の放出口５３ｄからメタノールと共に放出・散布する。ＧａＡｓブロック５０１は重力によってメタノール中を落下してＳｉ基板５１１表面に到達し、その後、傾斜して設置されたＳｉ基板５１１のＳｉＯ２層５１４上を滑落し、その滑落の途中でリセス部５１５内に捕捉・収容される。そして、リセス部５１５内に収容されたＧａＡｓブロック５０１は、ファンデルワールス力によりＳｉ基板５１１に固着する。これは、ＧａＡｓブロック５０１が基板表面のＳｉＯ２層５１４上では滑りやすく、リセス部５１５内周面のＳｉには固着し易いという性質を利用したものである。また、リセス部５１５の内周面は、下方に向かって窄まるテーパ状となっているので、ＧａＡｓブロック５０１は、常に、縦断面略台形状の窄まった側が下向きとなって、ｐ型ＧａＡｓ層５０１ａがリセス部５１５の底面に接触するように固着するので、ＧａＡｓブロック５０１の電気的極性が逆向きに配置されることが防止される。
【０００７】
このように、従来のＦＳＡ法によれば、基板上の所定位置に微小部品を常に正しい上下向きで整列・配置することができる。また、微小部品としての半導体ブロックを製造する際に、格子定数のマッチした基板上（例えば、ＧａＡｓブロックに対してはＧａＡｓ基板上）で成長させて製造することができるため、実装用の基板（例えば、Ｓｉ基板）上で直接成長させる方法に比べて、高品質な半導体ブロックを容易に製造することができる。また、半導体結晶面全体を半導体ブロック作成に使える点や半導体ブロックを切り離した基板を再利用可能である点等、種々の利点がある。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述した従来のＦＳＡ法では、微小部品（ＧａＡｓブロック５０１）及び微小部品が収容される実装用基板のリセス部（Ｓｉ基板５１１のリセス部５１５）の厚さ方向にそれぞれ特殊なテーパ構造を形成する必要があり、微小部品及び基板上のリセス部の加工が困難であるという欠点があった。特に、微小部品をテーパ状に形成するための異方性エッチングは、ＧａＮ等の六方晶系等の材料には適用できず、ＳｉＯやＧａＡｓ等の面心立方晶系等の材料に制約されるという問題がある。さらに、微小部品の上下向きを判別可能とすべく厚さ方向に特殊な構造を形成するためには、微小部品の平面サイズに対して所定以上の厚さを確保することが必要となり、半導体結晶の形成に時間がかかる点、材料の使用効率が悪い点、及び微小部品の小型化に限界がある点等の問題があった。
【０００９】
本発明は、かかる課題に鑑みてなされたものであり、その目的は、平板状の微小部品を基板上に所定の向きで自己整合的に配置することが可能な微小部品の配置方法を提供することである。
【００１０】
【課題を解決するための手段】
この目的を達成するために、請求項１に記載の微小部品の配置方法は、上面に開口形成された少なくとも一つのリセス部を有する基板を流体中に設置し、前記基板の上方から微小部品を散布して前記リセス部内へ個別に収容させることにより微小部品を自己整合的に配置する方法であって、前記微小部品は、反転対称性をもたない平面形状を有する平板状ブロックからなり、前記基板のリセス部は、前記平板状ブロックの平面形状に整合するように開口していることを特徴とする。
【００１１】
従って、平板状ブロックは反転対称性をもたない平面形状に形成され、且つ基板のリセス部は、上下に正しい向きにおける（すなわち、表裏が正しい状態で）平板状ブロックの平面形状にのみ整合するように開口しているので、平板状ブロックは、上下正しい向きとなっている状態でのみ基板上のリセス部内に収容可能となる。
よって、微小部品を平板状ブロックとして形成しつつ、微小部品を自己整合的に基板上に配置することができるので、基板装置の薄型化を図ることが可能となる。また、平板状ブロックの平面形状及び基板のリセス部の開口形状を一般的なエッチング処理等により加工できるので、基板装置を容易に製造することができる。
【００１２】
さらに、請求項１に記載の微小部品の配置方法は、前記平板状ブロックには、その平板状ブロックと平行な平面内の一方向において前記流体に対する流体抵抗を相対的に小さくする所定形状が形成され、前記基板は、前記所定形状部分に整合する前記リセス部の開口部分を下方側に向けて傾斜配置されることを特徴とする。
従って、平板状ブロックは、所定形状部分を基板傾斜方向の下方側に向けて基板上を滑落し、基板は、所定形状部分に整合するリセス部の開口部分を下方側に向けて傾斜配置されているので、平板状ブロックの平面内における方向と基板上のリセス部の方向とが一致する。よって、平板状ブロックがリセス部に収容され易く、微小部品の自己整合的な配置をより効率的に行うことができる。
【００１３】
また、請求項２に記載の微小部品の配置方法は、前記所定形状が、尖形状、紡錘状、又は流線形状のいずれかの形状であることを特徴とする。
従って、前記平板状ブロックが、尖形状、紡錘状、又は流線形状のいずれかの形状をなすので、平板状ブロックと平行な平面内の一方向において流体に対する流体抵抗を容易且つ確実に小さくし、平板状ブロックを一定方向に向けて基板上を滑落させることができる。
【００１４】
また、請求項３に記載の微小部品の配置方法は、前記微小部品が、互いに平面形状が異なる複数種類の平板状ブロックからなり、前記基板には前記複数種類の平板状ブロックの各平面形状にそれぞれ整合するように開口する複数種類のリセス部が形成されていることを特徴とする。
従って、複数種類の平板状ブロックを、同一基板上におけるそれぞれの所定位置に自己整合的に配置することができる。例えば、赤色光、緑色光、青色光をそれぞれ発する３種類の発光ダイオード（平板状ブロック）を、上面に各色の発光ダイオードの平面形状にそれぞれ整合するように開口形成された複数種類のリセス部を設けた基板上に自己整合的に配置することにより、極めて効率的にフルカラーＬＥＤディスプレイを製造することができる。
【００１５】
また、請求項４に記載の微小部品の配置方法は、前記微小部品が、電子部品であることを特徴とする。
従って、平板状の電子部品を、所望の正しい向きで基板上のリセス部内に確実に収容させることにより、基板上に自己整合的に配置することができる。
【００１６】
また、請求項５に記載の微小部品の配置方法は、前記電子部品が、半導体チップであることを特徴とする。
従って、平板状の半導体チップを、所望の向きで基板上のリセス部内に確実に収容させることにより、基板上に自己整合的に配置することができる。
【００１７】
また、請求項６に記載の微小部品の配置方法は、前記半導体チップが、発光素子であることを特徴とする。
従って、平板状の発光素子を、所望の向きで基板上のリセス部内に確実に収容させることにより、基板上に自己整合的に配置することができる。
【００３８】
【発明の実施の形態】
以下、本発明を具体化した微小部品の配置方法及び基板装置の各実施形態について図面を参照しつつ説明する。
まず、本発明の第一の実施形態について、図１乃至５を参照しつつ説明する。第一の実施形態は、反転対称性をもたない平面形状を有する平板ブロック状の微小部品を、上面に微小部品の平面形状に整合するように開口形成された少なくとも一つのリセス部を設けた基板上に、自己整合的に整列配置する方法である。
【００３９】
最初に、本実施形態における微小部品の配置方法の実施に使用される微小部品配置装置１の概略構成について、図１を参照しつつ説明する。
微小部品配置装置１は、図１に示すように、容器２と、ポンプ４を備えた循環装置３とから構成されている。
容器２は、流体としての液体メタノールを貯留するタンク状部材であり、底部２ａは漏斗状に形成されて循環装置３の第一配管部３ａへと連通している。また、容器２内には、微小部品１０が実装される基板２０を支持するための基板ホルダ５が容器２内壁より突設されている。さらに、基板ホルダ５下面には、音波振動を発生する音波振動子６が取付けられている。
【００４０】
循環装置３は、容器２の底部２ａに落下した微小部品１０を回収するために容器底部２ａに連通された第一配管部３ａと、上下方向に配設されて下端が第一配管部３ａに連通し、第一配管部３ａにより回収された微小部品１０を上方へメタノールにより流体輸送する第二配管部３ｂと、第二配管部３ｂの上端に連通し、微小部品１０をメタノールと共に容器２内へ導いて先端の放出口３ｄから散布するための第三配管部３ｃと、循環装置３内でメタノールを流動させるために第二配管部３ｂ内へ窒素ガスを送り込むポンプ４とを備えている。
ポンプ４は、逆止弁４ａを介して第二配管部３ａの下端において上向きに接続され、第三配管部３ｃ方向へ向かって窒素ガスを送り込むように構成されている。従って、ポンプ４から送り込まれた窒素ガスの気泡によって第二配管部３ａ内のメタノールが上方に向かって流動し、容器２内に貯留されたメタノールが配管３の第一配管部３ａ、第二配管部３ｂ、及び第三配管部３ｃを経て再び容器２内へ循環される。
【００４１】
次に、上述した微小部品配置装置１において使用される微小部品１０としてのＧａＡｓブロック１０１及び実装用の基板１１としてのＳｉ基板１１１の詳細構成について説明する。
最初に、ＧａＡｓ、ＡｌＧａＡｓ等からなる発光ダイオード（ＬＥＤ）であるＧａＡｓブロック１０１の作製方法について、図２を参照しつつ説明する。
まず、ＧａＡｓ基板１０２上に、剥離層としてのＡｌＡｓ層１０３をＭＯＣＶＤ法やＭＢＥ法等により０．５μｍ程度の厚さに形成し、続いて、ＡｌＡｓ層１０３上に、ＭＯＣＶＤ法やＭＢＥ法等によりＧａＡｓデバイス層１０４を４μｍ程度の厚さに成長させる（図２（ａ）参照）。ＭＯＣＶＤ法におけるＧａＡｓデバイス層１０４の成長過程において、ｎ型ＧａＡｓ層、ｐ型ＧａＡｓ層が下から上へ順に積層形成されるようにドーピング処理が施される。また、形成されたＧａＡｓデバイス層１０４上には、リフトオフ法等により所望のパターンで下部電極１０５が形成され、アニールによりオーミック電極とする。
【００４２】
次に、ＧａＡｓデバイス層１０４上に、図３（ａ）に示すＧａＡｓブロック１０１（結果物）の平面形状と同一パターンでフォトレジストを塗布し、露光、現像することによりマスク部１０６ａを形成する（図２（ｂ））。そして、ＧａＡｓデバイス層１０４の非マスク部１０６ｂをウェットエッチングによりＡｌＡｓ層１０３に達するまで取り除いて切り離し溝１０７を形成する（図２（ｃ））。次に、ＡｌＡｓ層１０３をフッ酸溶液、又は塩酸溶液にて選択エッチングする（リフトオフ法）ことにより、切り離し溝１０７によって区切られた各ＧａＡｓデバイス層１０４の各ブロックをＡｌＡｓ層１０３から分離し、その後、マスク部１０６ａをアセトンあるいはリムーバーにより除去する。これにより分離された多数のＧａＡｓブロック１０１が作製される（図２（ｄ）参照）。
【００４３】
作製されたＧａＡｓブロック１０１は、図３（ａ）に示すように、反転対称性をもたない平面形状を有する平板ブロック状に形成されている。より詳細には、ＧａＡｓブロック１０１は、一辺が１００μｍ程度の略正方形の平面形状を有し、厚さ４μｍ程度の平板状ブロックとなっている。また、その略正方形の一辺の中心から一方の頂点側へ寄った位置（図３（ａ）では右寄りの位置）に切り欠き部１０１ａが形成されている。ここで、ＧａＡｓブロック１０１を反転させて裏返しとした場合、切り欠き部１０１ａの位置が中心から反対側に寄った位置（図３（ｂ）では左寄りの位置）となり、ＧａＡｓブロック１０１の平面形状は反転の前後で異なっており、反転対称性を有しないことがわかる。
【００４４】
一方、実装基板としてのＳｉ基板１１１は、図４に示すように、基板本体をなすＳｉ層１１２上に、下部配線層１１３と、ＳｉＯ２層１１４とが順に積層されて形成されている。下部配線層１１３は、ＧａＡｓブロック１０１に通電を行うために設けられ、Ｃｕ，Ａｕ等の導電性材料により形成される。ＳｉＯ２層１１４は、下部配線層１１３上に積層される絶縁層であり、Ｓｉ基板１１１の上面部分を形成している。
また、ＳｉＯ２層１１４には、ＧａＡｓブロック１０１を個別に収容可能な大きさで開口する複数のリセス部１１５が所定間隔を配して形成されている。また、リセス部１１５の底面部には下部配線層１１３が露出しており、リセス部１１５内に収容されたＧａＡｓブロック１０１の下部電極１０５が下部配線層１１３に物理的に接触して電気的接続が図られる構造となっている。
【００４５】
尚、上記説明では、先にＧａＡｓブロック１０１へ下部電極１０５を形成することとしたが、Ｓｉ基板１１１のリセス部１１５へ収容させた後、下部電極１０５を作製するようにしてもよい。例えば、エッチングによりＧａＡｓブロック１０１の上部表面側から下側の層に向かって孔を形成した後、下側表面に下部電極１０５を形成する。この場合、下部電極１０５と電気的に接続される電気配線は、上部電極と同様に、Ｓｉ基板１１１の上面側に設けることができるので、下部配線層１１３は不要となる。
【００４６】
また、各リセス部１１５は、図３（ｃ）に示すように、ＧａＡｓブロック１０１の平面形状（図３（ａ））に整合するように開口している。すなわち、各リセス部１１５内周の輪郭は、平面視略正方形を呈し、その略正方形の一辺には中心に対して右寄りの位置に凸部１１５ａが形成されている。従って、ＧａＡｓブロック１０１は、ｎ型ＧａＡｓ層１０１ｂを上側にし、且つｐ型ＧａＡｓ層１０１ａを下側にした状態となっている場合にのみ、各リセス部１１５内に収容可能となっている。
ここで、Ｓｉ基板１１１における各リセス部１１５は、図５に示す各工程を経て形成される。まず、ＳｉＯ２層１１４上に、各リセス部１１５として開口形成される部分以外にフォトレジストを塗布し、露光することによりマスク部１１６ａを形成する（図５（ａ）、（ｂ））。そして、ＳｉＯ２層１１４の非マスク部１１６ｂをＣＦ４等のドライエッチングにより下部配線層１１３に達するまで取り除き、さらにマスク部１１６ａをアセトン、又はリムーバにて溶解除去することにより、Ｓｉ基板１１１におけるリセス部１１５の加工が完了する。
【００４７】
次に、微小部品配置装置１を用いてＧａＡｓブロック１０１をＳｉ基板１１１上に配置するための各工程及び各部の作用について図１及び図３を参照しつつ説明する。
まず、Ｓｉ基板１１１を、リセス部１１５が形成された上面を上に向け且つ所定角度（例えば、水平方向に対して１２度程度）に傾斜させた姿勢で、メタノールを貯留する容器２内に設けられた基板ホルダ５に取付ける（図１参照）。また、容器２内のメタノール中には、予め、多数のＧａＡｓブロック１０１を投入しておく。
【００４８】
このような状態でポンプ４を作動させると、第二配管部３ｂに窒素ガスの気泡が送り込まれることにより第二配管部３ｂ内のメタノールが第三配管部３ｃ側に向かって流動し始める。そして、配管３内をメタノールと共に多数のＧａＡｓブロック１０１が流体輸送されて第三配管部３ｃ先端の吐出口３ｄから放出されることにより、傾斜配置されたＳｉ基板１１１（図１では基板１１、以下同様）の高い側に保持された上方側端部１１１Ｈ（図１では端部１１Ｈ、以下同様）近傍の上方に散布されてメタノール中を落下していく。Ｓｉ基板１１１上に落下したＧａＡｓブロック１０１は、重力により、上方側端部１１１Ｈから低い側に保持された下方側端部１１１Ｌ（図１では端部１１Ｌ、以下同様）に向かって滑落する。このとき、Ｓｉ基板１１１の上面が滑り易いＳｉＯ２により形成されているので、ＧａＡｓブロック１０１はＳｉ基板１１１上を円滑に滑落する。そして、多数のＧａＡｓブロック１０１がＳｉ基板１１１上を滑落する過程において、一部のＧａＡｓブロック１０１が、いずれかのリセス部１１５により個別に捕捉・収容されてファンデルワールス力によりリセス部１１５内に固着する（図３、図４参照）。
【００４９】
ここで、上述したように、ＧａＡｓブロック１０１は反転対称性をもたない平面形状を有する平板ブロック状をなしており、且つＳｉ基板１１１上のリセス部１１５はＧａＡｓブロック１０１の平面形状に整合するように開口しているので、各ＧａＡｓブロック１０１は、常に、ｎ型ＧａＡｓ層１０１ｂ側を上向きとし且つｐ型ＧａＡｓ層１０１ａを下向きとする所定の向き（すなわち、表裏が正しい状態）で自己整合的に各リセス部１１５内に収容される。
また、基板ホルダ５下面側に装着された音波振動子６によりＳｉ基板１１１に音波振動が与えられることにより、ＧａＡｓブロック１０１のＳｉ基板１１１上における滑落移動がより円滑化され、且つリセス部１１５に捕捉される確率（ＧａＡｓブロック１０１の充填効率）の向上が図られるようになっている。
【００５０】
一方、ＧａＡｓブロック１０１が裏返し、すなわち、ｐ型ＧａＡｓ層１０１ａ側が上向きで且つｎ型ＧａＡｓ層１０１ｂ側が下向きに反転した状態でＳｉ基板１１１上を滑落する場合は、ＧａＡｓブロック１０１の平面形状とリセス部１１５内周の輪郭形状とが整合しないため、ＧａＡｓブロック１０１はリセス部１１５内に捕捉・収容されない。そして、リセス部１１５において捕捉されなかったＧａＡｓブロック１０１は、傾斜配置されたＳｉ基板１１１の下方側端部１１１Ｌより漏斗状の容器底部２ａに落下して第一配管部３ａ内に吸い込まれ、第二配管部３ｂを介して上方の第三配管部３ｃへメタノールによって流体輸送されることにより循環・再利用される。
【００５１】
このようにＧａＡｓブロックが各リセス部１１５内に収容・配置された後、下部電極１０５と下部配線層１１３との接着や図示しない上部電極の形成及び接続等の必要な処理が行われることにより、所望の構成を有する基板装置が作製される。
上述したことから明らかなように、本実施形態によれば、ＧａＡｓブロック１０１は、厚さ方向に特殊な形状を設けることなく基板上に自己整合的に配置することができるので、従来技術において厚さ方向にテーパ状を形成する場合のように特殊な異方性エッチングを用いて加工する必要がなく、一般的なエッチング処理等によりＧａＡｓブロックを容易に加工することができる。これにより、ＧａＡｓブロック等の微小部品が搭載される基板の製造工数及びコストを大幅に低減することが可能となる。
【００５２】
また、従来のＦＳＡ法では、厚さ方向をテーパ形状とすることにより上下の向きを判別可能とするために、例えば、微小部品が平面視正方形状の場合には１辺の長さ１００μｍに対して、厚さを３０μｍ程度以上（つまり、長さに対して厚さが約３分の１以上）とする必要があったが、本実施形態では、強度が許す限り微小部品を薄型とすることができる。例えば、微小部品の平面形状を正方形状とした場合、１辺の長さ１００μｍに対して厚さ４μｍ程度、また、１辺の長さ２５μｍに対して厚さ１μｍ程度の平板状ブロックを、本実施形態の配置方法により基板上に良好に配置可能であることが、本発明者らによる実験によって確認されている。
従って、本実施形態によれば、１辺の長さ（平面形状が正方形の場合）又は直径（平面形状が円形の場合）を１０〜数１００μｍ程度に、厚さを長さ又は直径の１０分の１程度にそれぞれ設定した薄型の平板状ブロックを、基板上に自己整合的に配置することが可能となる。
【００５３】
次に、本発明の第一の実施形態の第一の変形例について図６を参照しつつ説明する。尚、第一の実施形態と同一の部材には同一の符号を付し、詳細な説明を省略する。
本変形例では、図６（ａ）に示すように、ＧａＡｓブロック１２１の一辺において中心から一方の頂点側へ寄った位置に切り欠き部１２１ａを設けて反転対称性をもたない平面形状に整形されるのに加えて、平面内の一方向に尖った形状を有する尖形部１２１ｂを更に設けることにより、全体を略ホームベース状に形成した点を特徴とする。尚、図６（ｂ）は、ＧａＡｓブロック１２１を反転させた状態を示す平面図であり、図６（ａ）とは形状が一致しないことから、ＧａＡｓブロック１２１の平面形状が反転対称性をもたないことがわかる。
【００５４】
また、本変形例のＳｉ基板１３１は、図６（ｃ）に示すように、上面に設けたリセス部１３５が、第一の実施形態と同様、ＧａＡｓブロック１２１の平面形状に整合するように開口している。すなわち、ＧａＡｓブロック１２１の尖形部１２１ｂに整合する輪郭形状を有する尖形部分１３５ｂが形成されている。さらに、複数形成されたリセス部１３５の各尖形部分１３５ｂがＳｉ基板１１１上で一定方向を向くように形成されている。
このような構成を有する本変形例のＧａＡｓブロック１２１とＳｉ基板１３１とを用いて、微小部品配置装置１により本発明の配置方法を実施する。
まず、Ｓｉ基板１３１を、各リセス部１３５の尖形部分１３５ｂ側が低くなるように傾斜させて容器２内のメタノール中に配置してポンプ４の運転を開始する。
【００５５】
ＧａＡｓブロック１２１は、第三配管部３ｃの放出口３ｄからメタノールと共に散布されてＳｉ基板１３１上に落下し、さらにメタノールによる流体抵抗の作用により徐々に尖形部１２１ｂ側を、傾斜配置されたＳｉ基板１３１の低い側へ方向を変えながら滑落していく。ここで、上述したように各リセス部１３５は尖形部分１１５ｂが低い側に向けられ、ＧａＡｓブロック１２１の向きとリセス部１３５の向きとが一致するため、ＧａＡｓブロック１２１は、効率的にリセス部１３５に捕捉・収容される（図６（ｂ））。
【００５６】
次に、第一の実施形態の第二の変形例について、図７を参照しつつ説明する。本変形例は、図７（ａ）に示すように、ＧａＡｓブロック１４１の平面形状を、頂角が底角よりも小さい二等辺三角形状としたものである。本変形例のＧａＡｓブロック１４１では、底辺１４１ａに対向する頂点１４１ｂにおいてメタノールに対する流体抵抗が相対的に小さいので、ＧａＡｓブロック１４１における頂点１４１ｂを、傾斜配置されたＳｉ基板１５１の下方側端部１５１Ｌに向けながら滑落していく。従って、各リセス部１５５における頂点１４１ｂに整合して開口する側が低くなるようにＳｉ基板１５１を傾斜配置することにより、ＧａＡｓブロック１４１の平面内における向きとリセス部１５５の向きとが一致するため、ＧａＡｓブロック１４１は、効率的にリセス部１５５に捕捉・収容される（図７（ｂ））。
【００５７】
次に、第一の実施形態の第三の変形例について、図８を参照しつつ説明する。本変形例は、本発明を３種類のＬＥＤブロックを基板上に配置したフルカラーＬＥＤディスプレイ基板の製造に適用したものである。
微小部品としての赤色ＧａＡｓブロック１６１Ｒ、緑色ＧａＡｓブロック１６１Ｇ、及び青色ＧａＡｓブロック１６１Ｂは、図８（ａ）に示すように、それぞれ互いに異なる平面形状を呈しており、且つ、反転対称性を有しない平面形状に形成されている。より詳細には、各ＧａＡｓブロック１６１Ｒ，１６１Ｇ，１６１Ｂは、ともに平面形状が略正方形状を呈しているが、一辺の中心からの距離が互いに異なる位置に切り欠き部１６１Ｒａ、１６１Ｇａ、１６１Ｂａがそれぞれ形成されている。また、Ｓｉ基板１７１上には、各色のＧａＡｓブロック１６１Ｒ，１６１Ｇ，１６１Ｂの上面を上に向けた状態で整合するように３種類のリセス部１７５Ｒ，１７５Ｇ，１７５Ｂが所定配置パターンで開口形成されている。
【００５８】
そして、予め、容器２のメタノール中に各色のＧａＡｓブロック１６１Ｒ，１６１Ｇ，１６１Ｂを混在させて投入した後、ポンプ４の運転を開始する。すると、各ＧａＡｓブロック１６１Ｒ，１６１Ｇ，１６１Ｂは、第三配管部３ｃの放出口３ｄからメタノールと共に散布されてＳｉ基板１７１上に落下し、さらに傾斜配置されたＳｉ基板１７１上を滑落していく。ここで、各色のＧａＡｓブロック１６１Ｒに対応するリセス部１７５Ｒに、ＧａＡｓブロック１６１Ｇはリセス部１７５Ｇに、ＧａＡｓブロック１６１Ｂはリセス部１７５Ｂのみにそれぞれ収容される。また、各色のＧａＡｓブロック１６１Ｒ，１６１Ｇ，１６１Ｂは反転対称性をもたない平面形状となっているため、裏返しに反転した状態ではいずれのリセス部１７５Ｒ，１７５Ｇ，１７５Ｂにも収容されない。
【００５９】
よって、本変形例によれば、フルカラーＬＥＤディスプレイを構成する各色のＧａＡｓブロック１６１Ｒ，１６１Ｇ，１６１Ｂを同一工程にて、それぞれＳｉ基板１７１上の所定位置に自己整合的に整列配置することができる。
尚、ＧａＡｓブロック１６１Ｒ，１６１Ｇ，１６１Ｂを１種類ずつ容器２内に投入してＳｉ基板１７１への配置工程を３回繰り返すようにしても構わないことは勿論である。
また、基板上に配置される微小部品の種類は、３種類には限られず、２種類又は４種類以上であっても構わない。要するに、微小部品が、互いに平面形状が異なる複数種類の平板状ブロックからなり、基板には複数種類の平板状ブロックの各平面形状にそれぞれ整合するように開口する複数種類のリセス部が形成されていればよいのである。
【００６０】
次に、本発明の第二の実施形態について図９乃至１０を参照しつつ説明する。本実施形態では、図１０（ａ）に示すように、ＧａＡｓブロック２０１が平面視円形状の平板状ブロックをなし、その上面にＧａＡｓブロック２０１とは形状の異なる構造物２０６が設けられて微小部品が構成されている。より詳細には、ＧａＡｓブロック２０１の上面に、フォトレジスト又は感光性ポリイミドからなるリング状若しくは枠状等の中空状の構造物２０６（以下、リング状構造物２０６と称する）が設けられることにより、凹状の窪みを有する突起状構造が形成されている。
【００６１】
次に、本実施形態におけるＧａＡｓブロック２０１及び構造物２０６の作製方法について、図９を参照しつつ説明する。
まず、ＧａＡｓ基板２０２上にＡｌＡｓ層２０３を０．５μｍの厚さで積層し、さらにＭＯＣＶＤ法によりＧａＡｓデバイス層２０４を４μｍ程度の厚さに成長させる（図９（ａ））。次に、ＧａＡｓデバイス層２０４より、円盤状のＧａＡｓブロック２０１として残す部分以外を除去し、切り離し溝２０５を形成する（図９（ｂ））。すなわち、ＧａＡｓブロック２０１の周囲となる部分にフォトレジストを塗布し、露光によるパターニングを行い、これをマスクとしてウェットエッチングを施すことによってＡｌＡｓ層２０３に達する深さまでＧａＡｓ層２０４を削り取る。
【００６２】
そして、エッチング後に残ったＧａＡｓブロック２０１部分の上面に感光性ポリイミドを用いてリング状構造物２０６を積層形成する（図９（ｃ））。あるいは、リング状構造物２０６をフォトレジストを用いて積層形成した場合には、後工程に耐えうるようにするため、例えば２００℃で熱処理を施す。
次に、塩酸又はフッ酸により剥離層としてのＡｌＡｓ層２０３を選択的にエッチングして分離することによりリング状構造物２０６が設けられたＧａＡｓブロック２０１が完成する（図９（ｄ））。尚、ＧａＡｓブロック２０１は、リング状構造物２０６が設けられた上面側がｎ型ＧａＡｓ層２０１ｂであり、下面側がｐ型ＧａＡｓ層２０１ａとなるようにＭＯＣＶＤ法における成長過程においてドーピング処理が施されている。
【００６３】
また、実装用基板としてのＳｉ基板２１１に設けられたリセス部２１５は、円盤状のＧａＡｓブロック２０１に整合するように円形状に開口する窪みとなっている。尚、リセス部２１５は、第一の実施形態と同様に一般的なエッチング処理により形成することが可能である。
このような構成を有する本実施形態のＧａＡｓブロック２０１とＳｉ基板２１１とを用いて、微小部品配置装置１により本発明における微小部品の配置方法を実施する。
【００６４】
ＧａＡｓブロック２０１が容器２内のメタノール中に散布されると、図１０（ｂ）に示すように、メタノールとの摩擦作用によりＧａＡｓブロック２０１はリング状構造物２０６を設けた面を上側に向けて落下していく。そして、Ｓｉ基板２１１上に到達したＧａＡｓブロック２０１は、Ｓｉ基板２１１上を滑落する過程で、リング状構造物２０６を上側にしてリセス部２１５内に捕捉・収容される。また、リセス部２１５の底面がＧａＡｓブロック２０１のｐ型ＧａＡｓ層２０１ａ下面と同様に平坦状となっているため、リセス部２１５内に収容されたＧａＡｓブロック２０１はファンデルワールス力によりＳｉ基板２１１へ強固に固着する。
【００６５】
尚、本実施形態によれば、大部分のＧａＡｓブロック２０１を上下に正しい向きに揃えてＳｉ基板２１１上に配置することができるのであるが、ある一定の確率で上下逆向きに配置されてしまうことが発生しうる。上述したようにＧａＡｓブロック２０１がＳｉ基板２１１へ固着するのは、ファンデルワールス力の働きによるものであるが、ファンデルワールス力の大きさはＧａＡｓブロック２０１とＳｉ基板２１１との接触状態によって異なる。
つまり、ＧａＡｓブロック２０１が正しい向き（リング状構造物２０６が上向き）でリセス部２１５に収容された場合、ＧａＡｓブロック２０１下面がリセス部２１５底面に密着するため、大きなファンデルワールス力が発生して強固に固着する。これに対し、ＧａＡｓブロック２０１が上下逆向き（リング状構造物２０６が下向き）にリセス部２１５内に収容された場合、ＧａＡｓブロック２０１とリセス部２１５底面との密着がリング状構造物２０６によって妨げられるため、発生するファンデルワールス力は小さく、ＧａＡｓブロック２０１のＳｉ基板２１１に対する固着力は弱い。
【００６６】
ここで、微小部品配置装置１は、基板ホルダ５の下面に音波振動を発生する音波振動子６を備えているので、ＧａＡｓブロック２０１の収容状態の違いにおける固着力の差を利用し、リセス部２１５内に上下逆向きに収容されたＧａＡｓブロック２０１のみを音波振動により除去することができる。尚、音波振動は、振動強度を徐々に大きくしていった場合に逆向きに収容されたＧａＡｓブロック２０１がリセス部２１５から離脱を開始する振動強度よりも大きく、且つ正しい向きで収容されたＧａＡｓブロック２０１がリセス部２１５から離脱を開始する振動強度よりも小さく設定されることが好ましい。
【００６７】
上述したことから明らかなように、本実施形態によれば、第一の実施形態と同様に、常に、ＧａＡｓブロック２０１を上下に正しい向き（すなわち、表裏が正しい状態）でＳｉ基板２１１上のリセス部２１５内に収容させることにより、自己整合的に整列配置することができる。
また、リング状構造物２０６は、Ｓｉ基板２１１上への配置後は不要となるが、フォトレジスト材料又はポリイミド等の有機物により形成されているので、酸素プラズマによるエッチング、アッシングなどにより簡単に除去することができるので、後工程への障害とはならない。
【００６８】
但し、リング状構造物２０６が残存しても問題が生じない場合には、リング状構造物２０６を金属等の材料により形成してもよく、あるいはＧａＡｓブロック２０１自体の上面を凹状構造に加工しても構わない。
次に、第二の実施形態の種々の変形例について、図１１乃至１３を参照しつつ説明する。
第一の変形例は、図１１（ａ）に示すように、円盤状のＧａＡｓブロック２０１の上面に設けられたリング状構造物２２６の一部分に径内方向から径外方向に至る切り欠き部２２６ａを形成したものである。
【００６９】
本変形例の微小部品（すなわち、構造物２２６を設けたＧａＡｓブロック２０１）をメタノール中に設置されたＳｉ基板２１１上に散布すると、図１１（ｂ）に示すように、第二の実施形態と同様にリング状構造物２２６を上向きにしてＳｉ基板２１１上に到達する。そして、Ｓｉ基板２１１上を滑落する間に、流体としてのメタノールの摩擦作用により切り欠き部２２６ａが傾斜配置されたＳｉ基板２１１の上方側端部２１１Ｈを向くように方向を変えつつリセス部２１５内に収容されていく。従って、ＧａＡｓブロック２０１を円盤状に形成しつつ、平面内における向きを揃えて配置することができる（図１１（ｂ））。
また、第二の変形例では、図１２（ａ）に示すように、ＧａＡｓブロック２４１を平面視長方形の平板ブロック状に形成するとともに、上面の長手方向一端部に直方体状の構造物２４６を設けた微小部品なっている。また、Ｓｉ基板２５１上面にはＧａＡｓブロック２４１の平面形状に整合するように平面視長方形状に開口するリセス部２５５が形成されている。
【００７０】
本変形例のＧａＡｓブロック２４１をメタノール中に設置されたＳｉ基板２５１上に散布すると、第二の実施形態と同様に直方体状の構造物２４６を上向きにしてメタノール中を落下してＳｉ基板２５１上に到達する。そして、Ｓｉ基板２５１上を滑落する間に、流体としてのメタノールの摩擦作用により直方体状の構造物２４６が、傾斜配置されたＳｉ基板２５１の上方側端部２１１Ｈを向くように方向を変えていく。換言すれば、構造物２４６が設けられていない流体抵抗が相対的に小さい側を下方側に向けてＳｉ基板２５１上を滑落する。従って、ＧａＡｓブロック２４１を上下に正しい向きとし、且つ、平面内における向きを揃えてリセス部２５５内に収容させて、基板上に整列配置することができる（図１２（ｂ））。
尚、構造物２４６の形状は、円柱状等の直方体状以外のいかなる形状に構成することも可能である。
【００７１】
また、図１３（ａ）〜（ｃ）にそれぞれ示す第三〜第五の変形例も第二の変形例と同様の作用・効果を奏するものである。すなわち、平面視長方形状のＧａＡｓブロック２４１の上面には流体抵抗が平面内の一方向において小さくなるように設定された突起状の構造物２６６，２７６，２８６がそれぞれ設けられて微小部品が構成されている。そして、各変形例において、微小部品配置装置１を用いて本発明の方法を実施すると、ＧａＡｓブロック２４１は、構造物２６６（又は２７６，２８６）が設けられて流体抵抗が相対的に大きい上面を上向きにしてメタノール中を落下するとともに、ＧａＡｓブロック２４１の平面内においてメタノールに対する流体抵抗が相対的に小さい側を、傾斜配置されたＳｉ基板の下方側端部２５１Ｌに向けて滑落していく（図１３（ａ）〜（ｃ）で滑落方向を矢印にて示す）。従って、第二の変形例と同様に、ＧａＡｓブロック２４１を上下に正しい向きとし、且つ、平面内における向きを揃えてリセス部２５５内に収容させて、Ｓｉ基板２５１上に整列配置することができる。
【００７２】
また、図１３（ｄ）に示す第六の変形例は、ＧａＡｓブロック２４１を平面視長方形の平板ブロック状に形成するとともに、ＧａＡｓブロック２４１の上面部分を覆うようにＧａＡｓブロック２４１よりも長さ及び幅が大きく設定された平板状の構造物２９６を設けることにより微小部品を構成したものである。本変形例では、構造物２９６が設けられた面において流体抵抗が相対的に大きくなるため、構造物２９６が設けられた上面を上向きにしてメタノール中を落下し、常に、ＧａＡｓブロック２４１を上下に正しい向きでＳｉ基板２５１上に配置することができる。また、リセス部２５５の開口を平板状の構造物２９６の平面形状と略一致する大きさに形成することにより、リセス部２５５の開口より一回り小さい平面形状を有するＧａＡｓブロック２４１との間にクリアランスが確保されるので、ＧａＡｓブロック２４１は構造物２９６が設けられていない下面側がリセス部２５５内に円滑に収容される。
【００７３】
ここで、本変形例では、ＧａＡｓブロック２４１の長手方向両端部における構造物２９６の形状が同一であるため、メタノールに対する流体抵抗の大きさが同一であり、ＧａＡｓブロック２４１の長手方向における向きを選択的に配置することができない。よって、本変形例は、ＧａＡｓブロック２４１の長手方向における向きが任意である場合に適している。一方、本変形例は、構造物２９６の形状が極めて単純であるため、加工が容易であるという利点がある。
尚、本発明は上述した各実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲で種々の変更を施すことが可能である。
【００７４】
例えば、前記各実施形態では、微小部品としてのＬＥＤブロック（ＧａＡｓブロック）をＳｉ基板上に自己整合的に配置する例を示したが、単なる例示に過ぎず、微小な半導体チップ等の他のいかなる微小な電子部品（直径又は１辺の長さが１０〜数１００μｍ程度）を、Ｓｉ基板以外の他のいかなる基板上に配置する場合にも適用可能である。例えば、レーザダイオード、ＶＣＳＥＬなどの他の発光素子や、ＨＥＭＴ、ＨＢＴ、ＲＴＤ、抵抗素子、ピエゾ素子等の電子部品を基板上に配置する場合にも本発明を適用することができる。また、本発明の微小部品の配置方法による応用製品としては、ＬＥＤディスプレイ、ピエゾ素子アレー、ＯＥ−ＩＣ（Ｏｐｔｏ−Ｅｌｅｃｔｒｏｎｉｃ ＩＣ）等が考えられる。
【００７５】
また、前記実施形態では、容器２内に貯留されたメタノール中にて微小部品を落下させるようにしたが、メタノール以外の種々の流体を用途に応じて適宜選択して使用することが可能である。
また、前記各実施形態では、基板ホルダ５下面に音波振動を発生する音波振動子６を設ける構成としたが、超音波振動を発生する超音波振動子を設ける構成としても良い。
また、Ｓｉ基板１１１等においてリセス部１１５の内壁を形成するＳｉＯ２は、微小部品のリセス部１１５内への収容後にエッチング等の処理を施すことにより除去しても構わない。
【００７６】
また、第一の実施形態の第一の変形例ではＧａＡｓブロック１２１の平面形状を、第二の実施形態の第四の変形例では、ＧａＡｓブロック２４１上面に設けられた構造物２７６の形状をそれぞれ尖形状に形成したが、紡錘型や流線形状等に形成しても構わない。要するに、ＧａＡｓブロックと平行な平面内の一方向において流体抵抗を相対的に小さくする所定形状に形成すればよい。
また、第二の実施形態等では、ＧａＡｓブロックの一方の面に構造物を設けることにより流体抵抗が上面側で相対的に大きく、下面側で相対的に小さくなるように構成したが、微小部品自体の形状を加工してもよい。
【００７７】
また、前記各実施形態では、微小部品としての平板状ブロックの上面と下面、あるいは平面内の方向において流体抵抗を異ならせることにより、平板状ブロックの流体中における落下あるいは基板上における滑落時に一定の向きとするようにしたが、浮力等の流体に対する他の物理的特性を上下の面あるいは平面内で異ならせるようにしてもよい。
また、前記各実施形態で示した微小部品としての平板状ブロックの平面形状は単なる例示に過ぎず、用途に応じて種々の形状を採用することが可能である。
【００７８】
また、前記各実施形態では、窒素ガスの気泡により流体（すなわち、メタノール）中の微小部品を微小部品配置装置１内で循環させる構成としたが、配管部の一部を熱して流体の熱対流を発生させて循環させるように構成してもよい。さらに、微小部品を循環させるための特殊な構成を設けることなく、単に微小部品を実装用基板の上方から散布して微小部品を下流側へ流した後、これらを回収し、その後、回収した微小部品を再散布するというバッチ処理的な方法を採用しても構わない。
【００７９】
また、リセス部を有するＳｉ基板１１１の作製は、上述した図５に示す方法には限られず、例えば、図１４に示す他の方法により行うことも可能である（但し、当該他の方法では下部配線層１１３を設けないものとする）。まず、Ｓｉ層１１２上にＳｉＯ２層１１４を所定の厚さで形成する（図１４（ａ），（ｂ））。次に、ＳｉＯ２層１１４上にレジストを塗布する（図１４（ｃ））。続いて、リセス部１１５となる部分以外のレジストを露光・現像する（図１４（ｄ））。レジストが積層されていない部分のＳｉＯ２層１１４及びＳｉ層１１２を所定の深さまでドライエッチングにより除去し、凹状の窪みを形成する（図１４（ｅ））。そして、アセトン又はリムーバによりレジストを除去することにより、Ｓｉ基板１１１におけるリセス部１１５の加工が完了する（図１４（ｆ））。尚、図１４（ｂ）で所定の厚さのＳｉＯ２層１１４を形成する代わりに、ポリイミド層を所定の厚さで形成し、ポリイミド層の表面のみにＳｉＯ２層を形成するようにしてもよい。いずれの場合も、Ｓｉ基板１１１の少なくとも表面部分がＳｉＯ２となっているので、微小部品（平板状ブロック）の滑り易さを確保することができる。
【００８０】
【発明の効果】
以上詳述したように、本発明によれば、微小部品を平板状に形成しつつ上下方向あるいは平面内の一方向において常に所定の向きで基板上のリセス部内に収容させることにより、微小部品を基板上に自己整合的に配置することができるという効果を奏する。また、微小部品の平面形状及び基板のリセス部の開口形状を一般的なエッチング処理等により加工できるので、微小部品が実装された基板装置を容易且つ安価に製造することができるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明における微小部品の配置方法を実施するための微小部品配置装置の全体構成を示す模式的説明図である。
【図２】 第一の実施形態におけるＧａＡｓブロックの作製方法を示す説明図である。
【図３】 （ａ）は第一の実施形態におけるＧａＡｓブロックの平面図であり、（ｂ）はＧａＡｓブロックを反転させた時の平面図、（ｃ）はＧａＡｓブロックがＳｉ基板のリセス部に捕捉・収容される様子を示す斜視説明図である。
【図４】 第一の実施形態におけるＧａＡｓブロック及びＳｉ基板の縦断面構造を示す断面説明図であり、（ａ）、（ｂ）はそれぞれＧａＡｓブロックがリセス部に収容される前後の状態を示している。
【図５】 Ｓｉ基板にリセス部を形成するための各工程を示す断面説明図である。
【図６】 （ａ）は第一の実施形態の第一の変形例におけるＧａＡｓブロックの平面図であり、（ｂ）はＧａＡｓブロックを反転させた時の平面図、（ｃ）はＧａＡｓブロックがＳｉ基板のリセス部に捕捉・収容される様子を示す斜視説明図である。
【図７】 （ａ）は第一の実施形態の第二の変形例におけるＧａＡｓブロックの外観斜視図であり、（ｂ）はＧａＡｓブロックがＳｉ基板のリセス部に捕捉・収容される様子を平面視にて示す説明図である。
【図８】 （ａ）は第一の実施形態の第三の変形例におけるＧａＡｓブロックの平面図であり、（ｂ）はＧａＡｓブロックがＳｉ基板のリセス部に捕捉・収容される様子を平面視にて示す説明図である。
【図９】 第二の実施形態におけるＧａＡｓブロックの作製方法を示す説明図である。
【図１０】 （ａ）は第二の実施形態におけるＧａＡｓブロックの外観斜視図であり、ＧａＡｓブロックがＳｉ基板のリセス部に捕捉・収容される様子を示す斜視説明図である。
【図１１】 （ａ）は第二の実施形態の第一の変形例におけるＧａＡｓブロックの外観斜視図であり、（ｂ）はＧａＡｓブロックがＳｉ基板のリセス部に捕捉・収容される様子を示す斜視説明図である。
【図１２】 （ａ）は第二の実施形態の第二の変形例におけるＧａＡｓブロックの外観斜視図であり、（ｂ）はＧａＡｓブロックがＳｉ基板のリセス部に捕捉・収容される様子を平面視にて示す説明図である。
【図１３】 第二の実施形態の種々の変形例を示す外観斜視図であり、（ａ）は第三の変形例を、（ｂ）は第四の変形例を、（ｃ）は第五の変形例を、（ｄ）は第六の変形例をそれぞれ示している。
【図１４】 Ｓｉ基板にリセス部を形成するための他の方法における各工程を示す断面説明図である。
【図１５】 従来技術におけるＧａＡｓブロック及びＳｉ基板の縦断面構造を示す断面説明図である。
【図１６】 従来技術においてＦＳＡ法を実施するための装置の概略構成を示す説明図である。
【符号の説明】
１０…微小部品（平板状ブロック）、１０１，１２１，１４１，１６１Ｒ，１６１Ｇ，１６１Ｂ，２０１，２４１…ＧａＡｓブロック（微小部品、平板状ブロック、電子部品、半導体チップ、発光素子）、１１…基板、１１１，１３１，１５１，１７１，２１１，２５１…Ｓｉ基板（基板）、１１５，１３５，１５５，１７５Ｒ，１７５Ｇ，１７５Ｂ，２１５，２５５…リセス部、２０６，２２６，２４６，２６６，２７６，２８６，２９６…構造物。
【発明の属する技術分野】
本発明は、基板上に半導体チップ等の微小部品を整列配置するための微小部品の配置方法に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化に対する要求がますます大きくなっており、微小な半導体チップ等を基板上に実装するための技術が必要となってきている。しかし、半導体チップを個別に基板上の所望位置に配置する際に、直径１０〜数１００μｍの微小なチップ部品を保持することは困難であり、多数の微小なチップ部品を個別に保持して整列・配置することは事実上不可能である。そこで、従来より、微小なチップ部品を個別に保持することなく整列・配置するための種々の方法が提案されているが、いずれも配置形状の制約や配置方法が複雑であるなどの実用上の問題があった。
【０００３】
このような問題点に鑑み、Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｃａｌｉｆｏｒｎｉａ， ＢｅｒｋｅｌｅｙのＳｍｉｔｈ，Ｓらにより、所謂、Ｆｌｕｉｄｉｃ Ｓｅｌｆ−Ａｓｓｅｍｂｌｙ法（流体式自己整合法、以下、ＦＳＡ法と略記する）が提案されている（米国特許第５，９０４，５４５号明細書、ＩＥＥＥ Ｐｈｏｔｏｎｉｃｓ Ｔｅｃｈ， Ｌｅｔｔｅｒｓ Ｖｏｌ．６， Ｎｏ．６ Ｐ．７０６，’９４参照）。
【０００４】
ここで、ＦＳＡ法とは、上面にて開口する少なくとも一つのリセス部が形成された基板を流体中に設置し、前記基板の上方から微小部品を散布して前記リセス部内へ個別に収容させることにより微小部品を自己整合的に配置する方法である。以下、ＦＳＡ法の概略について、微小部品としてのＧａＡｓブロックをＳｉ基板上に実装する場合を例として、図１５乃至１６を参照しつつ説明する。
ＧａＡｓからなるＬＥＤブロック（以下、ＧａＡｓブロックと称する）５０１は、図１５に示すように、縦断面が略台形状を呈するように異方性エッチングにより側面がテーパ状に整形されている。また、ＧａＡｓブロック５０１の大きさは、例えば、底面の直径が１００μｍ、厚さ３０μｍ程度に設定されている。尚、ＧａＡｓブロック５０１の窄まった側がｐ型ＧａＡｓ層５０１ａ、拡がった側がｎ型ＧａＡｓ層５０１ｂとなっている。
【０００５】
一方、Ｓｉ基板５１１上面には、図１５に示すように、上面にＳｉＯ２層５１４が形成されるとともに、ＧａＡｓブロック５０１を個別に収容可能な大きさで開口するリセス部５１５が所定間隔を配して形成されている。また、リセス部５１５は、ＧａＡｓブロック５０１の厚さ方向の形状（立体形状）に整合するように、下方に向かって窄まる縦断面略台形状をなすテーパ状の窪みとなっている。そして、ＦＳＡ法では、図１６に示すような装置５１を用いて、以下の各工程を実施することによりＧａＡｓブロック５０１をＳｉ基板５１１上へ整列・配置する。
【０００６】
まず、Ｓｉ基板５１１を、容器５２内に貯留された流体としての液体のメタノール中に、水平よりもやや傾斜させた状態で基板ホルダ５５に保持させて設置する。続いて、ＧａＡｓブロック５０１をＳｉ基板５１１の上方に設けられた配管５３の放出口５３ｄからメタノールと共に放出・散布する。ＧａＡｓブロック５０１は重力によってメタノール中を落下してＳｉ基板５１１表面に到達し、その後、傾斜して設置されたＳｉ基板５１１のＳｉＯ２層５１４上を滑落し、その滑落の途中でリセス部５１５内に捕捉・収容される。そして、リセス部５１５内に収容されたＧａＡｓブロック５０１は、ファンデルワールス力によりＳｉ基板５１１に固着する。これは、ＧａＡｓブロック５０１が基板表面のＳｉＯ２層５１４上では滑りやすく、リセス部５１５内周面のＳｉには固着し易いという性質を利用したものである。また、リセス部５１５の内周面は、下方に向かって窄まるテーパ状となっているので、ＧａＡｓブロック５０１は、常に、縦断面略台形状の窄まった側が下向きとなって、ｐ型ＧａＡｓ層５０１ａがリセス部５１５の底面に接触するように固着するので、ＧａＡｓブロック５０１の電気的極性が逆向きに配置されることが防止される。
【０００７】
このように、従来のＦＳＡ法によれば、基板上の所定位置に微小部品を常に正しい上下向きで整列・配置することができる。また、微小部品としての半導体ブロックを製造する際に、格子定数のマッチした基板上（例えば、ＧａＡｓブロックに対してはＧａＡｓ基板上）で成長させて製造することができるため、実装用の基板（例えば、Ｓｉ基板）上で直接成長させる方法に比べて、高品質な半導体ブロックを容易に製造することができる。また、半導体結晶面全体を半導体ブロック作成に使える点や半導体ブロックを切り離した基板を再利用可能である点等、種々の利点がある。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述した従来のＦＳＡ法では、微小部品（ＧａＡｓブロック５０１）及び微小部品が収容される実装用基板のリセス部（Ｓｉ基板５１１のリセス部５１５）の厚さ方向にそれぞれ特殊なテーパ構造を形成する必要があり、微小部品及び基板上のリセス部の加工が困難であるという欠点があった。特に、微小部品をテーパ状に形成するための異方性エッチングは、ＧａＮ等の六方晶系等の材料には適用できず、ＳｉＯやＧａＡｓ等の面心立方晶系等の材料に制約されるという問題がある。さらに、微小部品の上下向きを判別可能とすべく厚さ方向に特殊な構造を形成するためには、微小部品の平面サイズに対して所定以上の厚さを確保することが必要となり、半導体結晶の形成に時間がかかる点、材料の使用効率が悪い点、及び微小部品の小型化に限界がある点等の問題があった。
【０００９】
本発明は、かかる課題に鑑みてなされたものであり、その目的は、平板状の微小部品を基板上に所定の向きで自己整合的に配置することが可能な微小部品の配置方法を提供することである。
【００１０】
【課題を解決するための手段】
この目的を達成するために、請求項１に記載の微小部品の配置方法は、上面に開口形成された少なくとも一つのリセス部を有する基板を流体中に設置し、前記基板の上方から微小部品を散布して前記リセス部内へ個別に収容させることにより微小部品を自己整合的に配置する方法であって、前記微小部品は、反転対称性をもたない平面形状を有する平板状ブロックからなり、前記基板のリセス部は、前記平板状ブロックの平面形状に整合するように開口していることを特徴とする。
【００１１】
従って、平板状ブロックは反転対称性をもたない平面形状に形成され、且つ基板のリセス部は、上下に正しい向きにおける（すなわち、表裏が正しい状態で）平板状ブロックの平面形状にのみ整合するように開口しているので、平板状ブロックは、上下正しい向きとなっている状態でのみ基板上のリセス部内に収容可能となる。
よって、微小部品を平板状ブロックとして形成しつつ、微小部品を自己整合的に基板上に配置することができるので、基板装置の薄型化を図ることが可能となる。また、平板状ブロックの平面形状及び基板のリセス部の開口形状を一般的なエッチング処理等により加工できるので、基板装置を容易に製造することができる。
【００１２】
さらに、請求項１に記載の微小部品の配置方法は、前記平板状ブロックには、その平板状ブロックと平行な平面内の一方向において前記流体に対する流体抵抗を相対的に小さくする所定形状が形成され、前記基板は、前記所定形状部分に整合する前記リセス部の開口部分を下方側に向けて傾斜配置されることを特徴とする。
従って、平板状ブロックは、所定形状部分を基板傾斜方向の下方側に向けて基板上を滑落し、基板は、所定形状部分に整合するリセス部の開口部分を下方側に向けて傾斜配置されているので、平板状ブロックの平面内における方向と基板上のリセス部の方向とが一致する。よって、平板状ブロックがリセス部に収容され易く、微小部品の自己整合的な配置をより効率的に行うことができる。
【００１３】
また、請求項２に記載の微小部品の配置方法は、前記所定形状が、尖形状、紡錘状、又は流線形状のいずれかの形状であることを特徴とする。
従って、前記平板状ブロックが、尖形状、紡錘状、又は流線形状のいずれかの形状をなすので、平板状ブロックと平行な平面内の一方向において流体に対する流体抵抗を容易且つ確実に小さくし、平板状ブロックを一定方向に向けて基板上を滑落させることができる。
【００１４】
また、請求項３に記載の微小部品の配置方法は、前記微小部品が、互いに平面形状が異なる複数種類の平板状ブロックからなり、前記基板には前記複数種類の平板状ブロックの各平面形状にそれぞれ整合するように開口する複数種類のリセス部が形成されていることを特徴とする。
従って、複数種類の平板状ブロックを、同一基板上におけるそれぞれの所定位置に自己整合的に配置することができる。例えば、赤色光、緑色光、青色光をそれぞれ発する３種類の発光ダイオード（平板状ブロック）を、上面に各色の発光ダイオードの平面形状にそれぞれ整合するように開口形成された複数種類のリセス部を設けた基板上に自己整合的に配置することにより、極めて効率的にフルカラーＬＥＤディスプレイを製造することができる。
【００１５】
また、請求項４に記載の微小部品の配置方法は、前記微小部品が、電子部品であることを特徴とする。
従って、平板状の電子部品を、所望の正しい向きで基板上のリセス部内に確実に収容させることにより、基板上に自己整合的に配置することができる。
【００１６】
また、請求項５に記載の微小部品の配置方法は、前記電子部品が、半導体チップであることを特徴とする。
従って、平板状の半導体チップを、所望の向きで基板上のリセス部内に確実に収容させることにより、基板上に自己整合的に配置することができる。
【００１７】
また、請求項６に記載の微小部品の配置方法は、前記半導体チップが、発光素子であることを特徴とする。
従って、平板状の発光素子を、所望の向きで基板上のリセス部内に確実に収容させることにより、基板上に自己整合的に配置することができる。
【００３８】
【発明の実施の形態】
以下、本発明を具体化した微小部品の配置方法及び基板装置の各実施形態について図面を参照しつつ説明する。
まず、本発明の第一の実施形態について、図１乃至５を参照しつつ説明する。第一の実施形態は、反転対称性をもたない平面形状を有する平板ブロック状の微小部品を、上面に微小部品の平面形状に整合するように開口形成された少なくとも一つのリセス部を設けた基板上に、自己整合的に整列配置する方法である。
【００３９】
最初に、本実施形態における微小部品の配置方法の実施に使用される微小部品配置装置１の概略構成について、図１を参照しつつ説明する。
微小部品配置装置１は、図１に示すように、容器２と、ポンプ４を備えた循環装置３とから構成されている。
容器２は、流体としての液体メタノールを貯留するタンク状部材であり、底部２ａは漏斗状に形成されて循環装置３の第一配管部３ａへと連通している。また、容器２内には、微小部品１０が実装される基板２０を支持するための基板ホルダ５が容器２内壁より突設されている。さらに、基板ホルダ５下面には、音波振動を発生する音波振動子６が取付けられている。
【００４０】
循環装置３は、容器２の底部２ａに落下した微小部品１０を回収するために容器底部２ａに連通された第一配管部３ａと、上下方向に配設されて下端が第一配管部３ａに連通し、第一配管部３ａにより回収された微小部品１０を上方へメタノールにより流体輸送する第二配管部３ｂと、第二配管部３ｂの上端に連通し、微小部品１０をメタノールと共に容器２内へ導いて先端の放出口３ｄから散布するための第三配管部３ｃと、循環装置３内でメタノールを流動させるために第二配管部３ｂ内へ窒素ガスを送り込むポンプ４とを備えている。
ポンプ４は、逆止弁４ａを介して第二配管部３ａの下端において上向きに接続され、第三配管部３ｃ方向へ向かって窒素ガスを送り込むように構成されている。従って、ポンプ４から送り込まれた窒素ガスの気泡によって第二配管部３ａ内のメタノールが上方に向かって流動し、容器２内に貯留されたメタノールが配管３の第一配管部３ａ、第二配管部３ｂ、及び第三配管部３ｃを経て再び容器２内へ循環される。
【００４１】
次に、上述した微小部品配置装置１において使用される微小部品１０としてのＧａＡｓブロック１０１及び実装用の基板１１としてのＳｉ基板１１１の詳細構成について説明する。
最初に、ＧａＡｓ、ＡｌＧａＡｓ等からなる発光ダイオード（ＬＥＤ）であるＧａＡｓブロック１０１の作製方法について、図２を参照しつつ説明する。
まず、ＧａＡｓ基板１０２上に、剥離層としてのＡｌＡｓ層１０３をＭＯＣＶＤ法やＭＢＥ法等により０．５μｍ程度の厚さに形成し、続いて、ＡｌＡｓ層１０３上に、ＭＯＣＶＤ法やＭＢＥ法等によりＧａＡｓデバイス層１０４を４μｍ程度の厚さに成長させる（図２（ａ）参照）。ＭＯＣＶＤ法におけるＧａＡｓデバイス層１０４の成長過程において、ｎ型ＧａＡｓ層、ｐ型ＧａＡｓ層が下から上へ順に積層形成されるようにドーピング処理が施される。また、形成されたＧａＡｓデバイス層１０４上には、リフトオフ法等により所望のパターンで下部電極１０５が形成され、アニールによりオーミック電極とする。
【００４２】
次に、ＧａＡｓデバイス層１０４上に、図３（ａ）に示すＧａＡｓブロック１０１（結果物）の平面形状と同一パターンでフォトレジストを塗布し、露光、現像することによりマスク部１０６ａを形成する（図２（ｂ））。そして、ＧａＡｓデバイス層１０４の非マスク部１０６ｂをウェットエッチングによりＡｌＡｓ層１０３に達するまで取り除いて切り離し溝１０７を形成する（図２（ｃ））。次に、ＡｌＡｓ層１０３をフッ酸溶液、又は塩酸溶液にて選択エッチングする（リフトオフ法）ことにより、切り離し溝１０７によって区切られた各ＧａＡｓデバイス層１０４の各ブロックをＡｌＡｓ層１０３から分離し、その後、マスク部１０６ａをアセトンあるいはリムーバーにより除去する。これにより分離された多数のＧａＡｓブロック１０１が作製される（図２（ｄ）参照）。
【００４３】
作製されたＧａＡｓブロック１０１は、図３（ａ）に示すように、反転対称性をもたない平面形状を有する平板ブロック状に形成されている。より詳細には、ＧａＡｓブロック１０１は、一辺が１００μｍ程度の略正方形の平面形状を有し、厚さ４μｍ程度の平板状ブロックとなっている。また、その略正方形の一辺の中心から一方の頂点側へ寄った位置（図３（ａ）では右寄りの位置）に切り欠き部１０１ａが形成されている。ここで、ＧａＡｓブロック１０１を反転させて裏返しとした場合、切り欠き部１０１ａの位置が中心から反対側に寄った位置（図３（ｂ）では左寄りの位置）となり、ＧａＡｓブロック１０１の平面形状は反転の前後で異なっており、反転対称性を有しないことがわかる。
【００４４】
一方、実装基板としてのＳｉ基板１１１は、図４に示すように、基板本体をなすＳｉ層１１２上に、下部配線層１１３と、ＳｉＯ２層１１４とが順に積層されて形成されている。下部配線層１１３は、ＧａＡｓブロック１０１に通電を行うために設けられ、Ｃｕ，Ａｕ等の導電性材料により形成される。ＳｉＯ２層１１４は、下部配線層１１３上に積層される絶縁層であり、Ｓｉ基板１１１の上面部分を形成している。
また、ＳｉＯ２層１１４には、ＧａＡｓブロック１０１を個別に収容可能な大きさで開口する複数のリセス部１１５が所定間隔を配して形成されている。また、リセス部１１５の底面部には下部配線層１１３が露出しており、リセス部１１５内に収容されたＧａＡｓブロック１０１の下部電極１０５が下部配線層１１３に物理的に接触して電気的接続が図られる構造となっている。
【００４５】
尚、上記説明では、先にＧａＡｓブロック１０１へ下部電極１０５を形成することとしたが、Ｓｉ基板１１１のリセス部１１５へ収容させた後、下部電極１０５を作製するようにしてもよい。例えば、エッチングによりＧａＡｓブロック１０１の上部表面側から下側の層に向かって孔を形成した後、下側表面に下部電極１０５を形成する。この場合、下部電極１０５と電気的に接続される電気配線は、上部電極と同様に、Ｓｉ基板１１１の上面側に設けることができるので、下部配線層１１３は不要となる。
【００４６】
また、各リセス部１１５は、図３（ｃ）に示すように、ＧａＡｓブロック１０１の平面形状（図３（ａ））に整合するように開口している。すなわち、各リセス部１１５内周の輪郭は、平面視略正方形を呈し、その略正方形の一辺には中心に対して右寄りの位置に凸部１１５ａが形成されている。従って、ＧａＡｓブロック１０１は、ｎ型ＧａＡｓ層１０１ｂを上側にし、且つｐ型ＧａＡｓ層１０１ａを下側にした状態となっている場合にのみ、各リセス部１１５内に収容可能となっている。
ここで、Ｓｉ基板１１１における各リセス部１１５は、図５に示す各工程を経て形成される。まず、ＳｉＯ２層１１４上に、各リセス部１１５として開口形成される部分以外にフォトレジストを塗布し、露光することによりマスク部１１６ａを形成する（図５（ａ）、（ｂ））。そして、ＳｉＯ２層１１４の非マスク部１１６ｂをＣＦ４等のドライエッチングにより下部配線層１１３に達するまで取り除き、さらにマスク部１１６ａをアセトン、又はリムーバにて溶解除去することにより、Ｓｉ基板１１１におけるリセス部１１５の加工が完了する。
【００４７】
次に、微小部品配置装置１を用いてＧａＡｓブロック１０１をＳｉ基板１１１上に配置するための各工程及び各部の作用について図１及び図３を参照しつつ説明する。
まず、Ｓｉ基板１１１を、リセス部１１５が形成された上面を上に向け且つ所定角度（例えば、水平方向に対して１２度程度）に傾斜させた姿勢で、メタノールを貯留する容器２内に設けられた基板ホルダ５に取付ける（図１参照）。また、容器２内のメタノール中には、予め、多数のＧａＡｓブロック１０１を投入しておく。
【００４８】
このような状態でポンプ４を作動させると、第二配管部３ｂに窒素ガスの気泡が送り込まれることにより第二配管部３ｂ内のメタノールが第三配管部３ｃ側に向かって流動し始める。そして、配管３内をメタノールと共に多数のＧａＡｓブロック１０１が流体輸送されて第三配管部３ｃ先端の吐出口３ｄから放出されることにより、傾斜配置されたＳｉ基板１１１（図１では基板１１、以下同様）の高い側に保持された上方側端部１１１Ｈ（図１では端部１１Ｈ、以下同様）近傍の上方に散布されてメタノール中を落下していく。Ｓｉ基板１１１上に落下したＧａＡｓブロック１０１は、重力により、上方側端部１１１Ｈから低い側に保持された下方側端部１１１Ｌ（図１では端部１１Ｌ、以下同様）に向かって滑落する。このとき、Ｓｉ基板１１１の上面が滑り易いＳｉＯ２により形成されているので、ＧａＡｓブロック１０１はＳｉ基板１１１上を円滑に滑落する。そして、多数のＧａＡｓブロック１０１がＳｉ基板１１１上を滑落する過程において、一部のＧａＡｓブロック１０１が、いずれかのリセス部１１５により個別に捕捉・収容されてファンデルワールス力によりリセス部１１５内に固着する（図３、図４参照）。
【００４９】
ここで、上述したように、ＧａＡｓブロック１０１は反転対称性をもたない平面形状を有する平板ブロック状をなしており、且つＳｉ基板１１１上のリセス部１１５はＧａＡｓブロック１０１の平面形状に整合するように開口しているので、各ＧａＡｓブロック１０１は、常に、ｎ型ＧａＡｓ層１０１ｂ側を上向きとし且つｐ型ＧａＡｓ層１０１ａを下向きとする所定の向き（すなわち、表裏が正しい状態）で自己整合的に各リセス部１１５内に収容される。
また、基板ホルダ５下面側に装着された音波振動子６によりＳｉ基板１１１に音波振動が与えられることにより、ＧａＡｓブロック１０１のＳｉ基板１１１上における滑落移動がより円滑化され、且つリセス部１１５に捕捉される確率（ＧａＡｓブロック１０１の充填効率）の向上が図られるようになっている。
【００５０】
一方、ＧａＡｓブロック１０１が裏返し、すなわち、ｐ型ＧａＡｓ層１０１ａ側が上向きで且つｎ型ＧａＡｓ層１０１ｂ側が下向きに反転した状態でＳｉ基板１１１上を滑落する場合は、ＧａＡｓブロック１０１の平面形状とリセス部１１５内周の輪郭形状とが整合しないため、ＧａＡｓブロック１０１はリセス部１１５内に捕捉・収容されない。そして、リセス部１１５において捕捉されなかったＧａＡｓブロック１０１は、傾斜配置されたＳｉ基板１１１の下方側端部１１１Ｌより漏斗状の容器底部２ａに落下して第一配管部３ａ内に吸い込まれ、第二配管部３ｂを介して上方の第三配管部３ｃへメタノールによって流体輸送されることにより循環・再利用される。
【００５１】
このようにＧａＡｓブロックが各リセス部１１５内に収容・配置された後、下部電極１０５と下部配線層１１３との接着や図示しない上部電極の形成及び接続等の必要な処理が行われることにより、所望の構成を有する基板装置が作製される。
上述したことから明らかなように、本実施形態によれば、ＧａＡｓブロック１０１は、厚さ方向に特殊な形状を設けることなく基板上に自己整合的に配置することができるので、従来技術において厚さ方向にテーパ状を形成する場合のように特殊な異方性エッチングを用いて加工する必要がなく、一般的なエッチング処理等によりＧａＡｓブロックを容易に加工することができる。これにより、ＧａＡｓブロック等の微小部品が搭載される基板の製造工数及びコストを大幅に低減することが可能となる。
【００５２】
また、従来のＦＳＡ法では、厚さ方向をテーパ形状とすることにより上下の向きを判別可能とするために、例えば、微小部品が平面視正方形状の場合には１辺の長さ１００μｍに対して、厚さを３０μｍ程度以上（つまり、長さに対して厚さが約３分の１以上）とする必要があったが、本実施形態では、強度が許す限り微小部品を薄型とすることができる。例えば、微小部品の平面形状を正方形状とした場合、１辺の長さ１００μｍに対して厚さ４μｍ程度、また、１辺の長さ２５μｍに対して厚さ１μｍ程度の平板状ブロックを、本実施形態の配置方法により基板上に良好に配置可能であることが、本発明者らによる実験によって確認されている。
従って、本実施形態によれば、１辺の長さ（平面形状が正方形の場合）又は直径（平面形状が円形の場合）を１０〜数１００μｍ程度に、厚さを長さ又は直径の１０分の１程度にそれぞれ設定した薄型の平板状ブロックを、基板上に自己整合的に配置することが可能となる。
【００５３】
次に、本発明の第一の実施形態の第一の変形例について図６を参照しつつ説明する。尚、第一の実施形態と同一の部材には同一の符号を付し、詳細な説明を省略する。
本変形例では、図６（ａ）に示すように、ＧａＡｓブロック１２１の一辺において中心から一方の頂点側へ寄った位置に切り欠き部１２１ａを設けて反転対称性をもたない平面形状に整形されるのに加えて、平面内の一方向に尖った形状を有する尖形部１２１ｂを更に設けることにより、全体を略ホームベース状に形成した点を特徴とする。尚、図６（ｂ）は、ＧａＡｓブロック１２１を反転させた状態を示す平面図であり、図６（ａ）とは形状が一致しないことから、ＧａＡｓブロック１２１の平面形状が反転対称性をもたないことがわかる。
【００５４】
また、本変形例のＳｉ基板１３１は、図６（ｃ）に示すように、上面に設けたリセス部１３５が、第一の実施形態と同様、ＧａＡｓブロック１２１の平面形状に整合するように開口している。すなわち、ＧａＡｓブロック１２１の尖形部１２１ｂに整合する輪郭形状を有する尖形部分１３５ｂが形成されている。さらに、複数形成されたリセス部１３５の各尖形部分１３５ｂがＳｉ基板１１１上で一定方向を向くように形成されている。
このような構成を有する本変形例のＧａＡｓブロック１２１とＳｉ基板１３１とを用いて、微小部品配置装置１により本発明の配置方法を実施する。
まず、Ｓｉ基板１３１を、各リセス部１３５の尖形部分１３５ｂ側が低くなるように傾斜させて容器２内のメタノール中に配置してポンプ４の運転を開始する。
【００５５】
ＧａＡｓブロック１２１は、第三配管部３ｃの放出口３ｄからメタノールと共に散布されてＳｉ基板１３１上に落下し、さらにメタノールによる流体抵抗の作用により徐々に尖形部１２１ｂ側を、傾斜配置されたＳｉ基板１３１の低い側へ方向を変えながら滑落していく。ここで、上述したように各リセス部１３５は尖形部分１１５ｂが低い側に向けられ、ＧａＡｓブロック１２１の向きとリセス部１３５の向きとが一致するため、ＧａＡｓブロック１２１は、効率的にリセス部１３５に捕捉・収容される（図６（ｂ））。
【００５６】
次に、第一の実施形態の第二の変形例について、図７を参照しつつ説明する。本変形例は、図７（ａ）に示すように、ＧａＡｓブロック１４１の平面形状を、頂角が底角よりも小さい二等辺三角形状としたものである。本変形例のＧａＡｓブロック１４１では、底辺１４１ａに対向する頂点１４１ｂにおいてメタノールに対する流体抵抗が相対的に小さいので、ＧａＡｓブロック１４１における頂点１４１ｂを、傾斜配置されたＳｉ基板１５１の下方側端部１５１Ｌに向けながら滑落していく。従って、各リセス部１５５における頂点１４１ｂに整合して開口する側が低くなるようにＳｉ基板１５１を傾斜配置することにより、ＧａＡｓブロック１４１の平面内における向きとリセス部１５５の向きとが一致するため、ＧａＡｓブロック１４１は、効率的にリセス部１５５に捕捉・収容される（図７（ｂ））。
【００５７】
次に、第一の実施形態の第三の変形例について、図８を参照しつつ説明する。本変形例は、本発明を３種類のＬＥＤブロックを基板上に配置したフルカラーＬＥＤディスプレイ基板の製造に適用したものである。
微小部品としての赤色ＧａＡｓブロック１６１Ｒ、緑色ＧａＡｓブロック１６１Ｇ、及び青色ＧａＡｓブロック１６１Ｂは、図８（ａ）に示すように、それぞれ互いに異なる平面形状を呈しており、且つ、反転対称性を有しない平面形状に形成されている。より詳細には、各ＧａＡｓブロック１６１Ｒ，１６１Ｇ，１６１Ｂは、ともに平面形状が略正方形状を呈しているが、一辺の中心からの距離が互いに異なる位置に切り欠き部１６１Ｒａ、１６１Ｇａ、１６１Ｂａがそれぞれ形成されている。また、Ｓｉ基板１７１上には、各色のＧａＡｓブロック１６１Ｒ，１６１Ｇ，１６１Ｂの上面を上に向けた状態で整合するように３種類のリセス部１７５Ｒ，１７５Ｇ，１７５Ｂが所定配置パターンで開口形成されている。
【００５８】
そして、予め、容器２のメタノール中に各色のＧａＡｓブロック１６１Ｒ，１６１Ｇ，１６１Ｂを混在させて投入した後、ポンプ４の運転を開始する。すると、各ＧａＡｓブロック１６１Ｒ，１６１Ｇ，１６１Ｂは、第三配管部３ｃの放出口３ｄからメタノールと共に散布されてＳｉ基板１７１上に落下し、さらに傾斜配置されたＳｉ基板１７１上を滑落していく。ここで、各色のＧａＡｓブロック１６１Ｒに対応するリセス部１７５Ｒに、ＧａＡｓブロック１６１Ｇはリセス部１７５Ｇに、ＧａＡｓブロック１６１Ｂはリセス部１７５Ｂのみにそれぞれ収容される。また、各色のＧａＡｓブロック１６１Ｒ，１６１Ｇ，１６１Ｂは反転対称性をもたない平面形状となっているため、裏返しに反転した状態ではいずれのリセス部１７５Ｒ，１７５Ｇ，１７５Ｂにも収容されない。
【００５９】
よって、本変形例によれば、フルカラーＬＥＤディスプレイを構成する各色のＧａＡｓブロック１６１Ｒ，１６１Ｇ，１６１Ｂを同一工程にて、それぞれＳｉ基板１７１上の所定位置に自己整合的に整列配置することができる。
尚、ＧａＡｓブロック１６１Ｒ，１６１Ｇ，１６１Ｂを１種類ずつ容器２内に投入してＳｉ基板１７１への配置工程を３回繰り返すようにしても構わないことは勿論である。
また、基板上に配置される微小部品の種類は、３種類には限られず、２種類又は４種類以上であっても構わない。要するに、微小部品が、互いに平面形状が異なる複数種類の平板状ブロックからなり、基板には複数種類の平板状ブロックの各平面形状にそれぞれ整合するように開口する複数種類のリセス部が形成されていればよいのである。
【００６０】
次に、本発明の第二の実施形態について図９乃至１０を参照しつつ説明する。本実施形態では、図１０（ａ）に示すように、ＧａＡｓブロック２０１が平面視円形状の平板状ブロックをなし、その上面にＧａＡｓブロック２０１とは形状の異なる構造物２０６が設けられて微小部品が構成されている。より詳細には、ＧａＡｓブロック２０１の上面に、フォトレジスト又は感光性ポリイミドからなるリング状若しくは枠状等の中空状の構造物２０６（以下、リング状構造物２０６と称する）が設けられることにより、凹状の窪みを有する突起状構造が形成されている。
【００６１】
次に、本実施形態におけるＧａＡｓブロック２０１及び構造物２０６の作製方法について、図９を参照しつつ説明する。
まず、ＧａＡｓ基板２０２上にＡｌＡｓ層２０３を０．５μｍの厚さで積層し、さらにＭＯＣＶＤ法によりＧａＡｓデバイス層２０４を４μｍ程度の厚さに成長させる（図９（ａ））。次に、ＧａＡｓデバイス層２０４より、円盤状のＧａＡｓブロック２０１として残す部分以外を除去し、切り離し溝２０５を形成する（図９（ｂ））。すなわち、ＧａＡｓブロック２０１の周囲となる部分にフォトレジストを塗布し、露光によるパターニングを行い、これをマスクとしてウェットエッチングを施すことによってＡｌＡｓ層２０３に達する深さまでＧａＡｓ層２０４を削り取る。
【００６２】
そして、エッチング後に残ったＧａＡｓブロック２０１部分の上面に感光性ポリイミドを用いてリング状構造物２０６を積層形成する（図９（ｃ））。あるいは、リング状構造物２０６をフォトレジストを用いて積層形成した場合には、後工程に耐えうるようにするため、例えば２００℃で熱処理を施す。
次に、塩酸又はフッ酸により剥離層としてのＡｌＡｓ層２０３を選択的にエッチングして分離することによりリング状構造物２０６が設けられたＧａＡｓブロック２０１が完成する（図９（ｄ））。尚、ＧａＡｓブロック２０１は、リング状構造物２０６が設けられた上面側がｎ型ＧａＡｓ層２０１ｂであり、下面側がｐ型ＧａＡｓ層２０１ａとなるようにＭＯＣＶＤ法における成長過程においてドーピング処理が施されている。
【００６３】
また、実装用基板としてのＳｉ基板２１１に設けられたリセス部２１５は、円盤状のＧａＡｓブロック２０１に整合するように円形状に開口する窪みとなっている。尚、リセス部２１５は、第一の実施形態と同様に一般的なエッチング処理により形成することが可能である。
このような構成を有する本実施形態のＧａＡｓブロック２０１とＳｉ基板２１１とを用いて、微小部品配置装置１により本発明における微小部品の配置方法を実施する。
【００６４】
ＧａＡｓブロック２０１が容器２内のメタノール中に散布されると、図１０（ｂ）に示すように、メタノールとの摩擦作用によりＧａＡｓブロック２０１はリング状構造物２０６を設けた面を上側に向けて落下していく。そして、Ｓｉ基板２１１上に到達したＧａＡｓブロック２０１は、Ｓｉ基板２１１上を滑落する過程で、リング状構造物２０６を上側にしてリセス部２１５内に捕捉・収容される。また、リセス部２１５の底面がＧａＡｓブロック２０１のｐ型ＧａＡｓ層２０１ａ下面と同様に平坦状となっているため、リセス部２１５内に収容されたＧａＡｓブロック２０１はファンデルワールス力によりＳｉ基板２１１へ強固に固着する。
【００６５】
尚、本実施形態によれば、大部分のＧａＡｓブロック２０１を上下に正しい向きに揃えてＳｉ基板２１１上に配置することができるのであるが、ある一定の確率で上下逆向きに配置されてしまうことが発生しうる。上述したようにＧａＡｓブロック２０１がＳｉ基板２１１へ固着するのは、ファンデルワールス力の働きによるものであるが、ファンデルワールス力の大きさはＧａＡｓブロック２０１とＳｉ基板２１１との接触状態によって異なる。
つまり、ＧａＡｓブロック２０１が正しい向き（リング状構造物２０６が上向き）でリセス部２１５に収容された場合、ＧａＡｓブロック２０１下面がリセス部２１５底面に密着するため、大きなファンデルワールス力が発生して強固に固着する。これに対し、ＧａＡｓブロック２０１が上下逆向き（リング状構造物２０６が下向き）にリセス部２１５内に収容された場合、ＧａＡｓブロック２０１とリセス部２１５底面との密着がリング状構造物２０６によって妨げられるため、発生するファンデルワールス力は小さく、ＧａＡｓブロック２０１のＳｉ基板２１１に対する固着力は弱い。
【００６６】
ここで、微小部品配置装置１は、基板ホルダ５の下面に音波振動を発生する音波振動子６を備えているので、ＧａＡｓブロック２０１の収容状態の違いにおける固着力の差を利用し、リセス部２１５内に上下逆向きに収容されたＧａＡｓブロック２０１のみを音波振動により除去することができる。尚、音波振動は、振動強度を徐々に大きくしていった場合に逆向きに収容されたＧａＡｓブロック２０１がリセス部２１５から離脱を開始する振動強度よりも大きく、且つ正しい向きで収容されたＧａＡｓブロック２０１がリセス部２１５から離脱を開始する振動強度よりも小さく設定されることが好ましい。
【００６７】
上述したことから明らかなように、本実施形態によれば、第一の実施形態と同様に、常に、ＧａＡｓブロック２０１を上下に正しい向き（すなわち、表裏が正しい状態）でＳｉ基板２１１上のリセス部２１５内に収容させることにより、自己整合的に整列配置することができる。
また、リング状構造物２０６は、Ｓｉ基板２１１上への配置後は不要となるが、フォトレジスト材料又はポリイミド等の有機物により形成されているので、酸素プラズマによるエッチング、アッシングなどにより簡単に除去することができるので、後工程への障害とはならない。
【００６８】
但し、リング状構造物２０６が残存しても問題が生じない場合には、リング状構造物２０６を金属等の材料により形成してもよく、あるいはＧａＡｓブロック２０１自体の上面を凹状構造に加工しても構わない。
次に、第二の実施形態の種々の変形例について、図１１乃至１３を参照しつつ説明する。
第一の変形例は、図１１（ａ）に示すように、円盤状のＧａＡｓブロック２０１の上面に設けられたリング状構造物２２６の一部分に径内方向から径外方向に至る切り欠き部２２６ａを形成したものである。
【００６９】
本変形例の微小部品（すなわち、構造物２２６を設けたＧａＡｓブロック２０１）をメタノール中に設置されたＳｉ基板２１１上に散布すると、図１１（ｂ）に示すように、第二の実施形態と同様にリング状構造物２２６を上向きにしてＳｉ基板２１１上に到達する。そして、Ｓｉ基板２１１上を滑落する間に、流体としてのメタノールの摩擦作用により切り欠き部２２６ａが傾斜配置されたＳｉ基板２１１の上方側端部２１１Ｈを向くように方向を変えつつリセス部２１５内に収容されていく。従って、ＧａＡｓブロック２０１を円盤状に形成しつつ、平面内における向きを揃えて配置することができる（図１１（ｂ））。
また、第二の変形例では、図１２（ａ）に示すように、ＧａＡｓブロック２４１を平面視長方形の平板ブロック状に形成するとともに、上面の長手方向一端部に直方体状の構造物２４６を設けた微小部品なっている。また、Ｓｉ基板２５１上面にはＧａＡｓブロック２４１の平面形状に整合するように平面視長方形状に開口するリセス部２５５が形成されている。
【００７０】
本変形例のＧａＡｓブロック２４１をメタノール中に設置されたＳｉ基板２５１上に散布すると、第二の実施形態と同様に直方体状の構造物２４６を上向きにしてメタノール中を落下してＳｉ基板２５１上に到達する。そして、Ｓｉ基板２５１上を滑落する間に、流体としてのメタノールの摩擦作用により直方体状の構造物２４６が、傾斜配置されたＳｉ基板２５１の上方側端部２１１Ｈを向くように方向を変えていく。換言すれば、構造物２４６が設けられていない流体抵抗が相対的に小さい側を下方側に向けてＳｉ基板２５１上を滑落する。従って、ＧａＡｓブロック２４１を上下に正しい向きとし、且つ、平面内における向きを揃えてリセス部２５５内に収容させて、基板上に整列配置することができる（図１２（ｂ））。
尚、構造物２４６の形状は、円柱状等の直方体状以外のいかなる形状に構成することも可能である。
【００７１】
また、図１３（ａ）〜（ｃ）にそれぞれ示す第三〜第五の変形例も第二の変形例と同様の作用・効果を奏するものである。すなわち、平面視長方形状のＧａＡｓブロック２４１の上面には流体抵抗が平面内の一方向において小さくなるように設定された突起状の構造物２６６，２７６，２８６がそれぞれ設けられて微小部品が構成されている。そして、各変形例において、微小部品配置装置１を用いて本発明の方法を実施すると、ＧａＡｓブロック２４１は、構造物２６６（又は２７６，２８６）が設けられて流体抵抗が相対的に大きい上面を上向きにしてメタノール中を落下するとともに、ＧａＡｓブロック２４１の平面内においてメタノールに対する流体抵抗が相対的に小さい側を、傾斜配置されたＳｉ基板の下方側端部２５１Ｌに向けて滑落していく（図１３（ａ）〜（ｃ）で滑落方向を矢印にて示す）。従って、第二の変形例と同様に、ＧａＡｓブロック２４１を上下に正しい向きとし、且つ、平面内における向きを揃えてリセス部２５５内に収容させて、Ｓｉ基板２５１上に整列配置することができる。
【００７２】
また、図１３（ｄ）に示す第六の変形例は、ＧａＡｓブロック２４１を平面視長方形の平板ブロック状に形成するとともに、ＧａＡｓブロック２４１の上面部分を覆うようにＧａＡｓブロック２４１よりも長さ及び幅が大きく設定された平板状の構造物２９６を設けることにより微小部品を構成したものである。本変形例では、構造物２９６が設けられた面において流体抵抗が相対的に大きくなるため、構造物２９６が設けられた上面を上向きにしてメタノール中を落下し、常に、ＧａＡｓブロック２４１を上下に正しい向きでＳｉ基板２５１上に配置することができる。また、リセス部２５５の開口を平板状の構造物２９６の平面形状と略一致する大きさに形成することにより、リセス部２５５の開口より一回り小さい平面形状を有するＧａＡｓブロック２４１との間にクリアランスが確保されるので、ＧａＡｓブロック２４１は構造物２９６が設けられていない下面側がリセス部２５５内に円滑に収容される。
【００７３】
ここで、本変形例では、ＧａＡｓブロック２４１の長手方向両端部における構造物２９６の形状が同一であるため、メタノールに対する流体抵抗の大きさが同一であり、ＧａＡｓブロック２４１の長手方向における向きを選択的に配置することができない。よって、本変形例は、ＧａＡｓブロック２４１の長手方向における向きが任意である場合に適している。一方、本変形例は、構造物２９６の形状が極めて単純であるため、加工が容易であるという利点がある。
尚、本発明は上述した各実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲で種々の変更を施すことが可能である。
【００７４】
例えば、前記各実施形態では、微小部品としてのＬＥＤブロック（ＧａＡｓブロック）をＳｉ基板上に自己整合的に配置する例を示したが、単なる例示に過ぎず、微小な半導体チップ等の他のいかなる微小な電子部品（直径又は１辺の長さが１０〜数１００μｍ程度）を、Ｓｉ基板以外の他のいかなる基板上に配置する場合にも適用可能である。例えば、レーザダイオード、ＶＣＳＥＬなどの他の発光素子や、ＨＥＭＴ、ＨＢＴ、ＲＴＤ、抵抗素子、ピエゾ素子等の電子部品を基板上に配置する場合にも本発明を適用することができる。また、本発明の微小部品の配置方法による応用製品としては、ＬＥＤディスプレイ、ピエゾ素子アレー、ＯＥ−ＩＣ（Ｏｐｔｏ−Ｅｌｅｃｔｒｏｎｉｃ ＩＣ）等が考えられる。
【００７５】
また、前記実施形態では、容器２内に貯留されたメタノール中にて微小部品を落下させるようにしたが、メタノール以外の種々の流体を用途に応じて適宜選択して使用することが可能である。
また、前記各実施形態では、基板ホルダ５下面に音波振動を発生する音波振動子６を設ける構成としたが、超音波振動を発生する超音波振動子を設ける構成としても良い。
また、Ｓｉ基板１１１等においてリセス部１１５の内壁を形成するＳｉＯ２は、微小部品のリセス部１１５内への収容後にエッチング等の処理を施すことにより除去しても構わない。
【００７６】
また、第一の実施形態の第一の変形例ではＧａＡｓブロック１２１の平面形状を、第二の実施形態の第四の変形例では、ＧａＡｓブロック２４１上面に設けられた構造物２７６の形状をそれぞれ尖形状に形成したが、紡錘型や流線形状等に形成しても構わない。要するに、ＧａＡｓブロックと平行な平面内の一方向において流体抵抗を相対的に小さくする所定形状に形成すればよい。
また、第二の実施形態等では、ＧａＡｓブロックの一方の面に構造物を設けることにより流体抵抗が上面側で相対的に大きく、下面側で相対的に小さくなるように構成したが、微小部品自体の形状を加工してもよい。
【００７７】
また、前記各実施形態では、微小部品としての平板状ブロックの上面と下面、あるいは平面内の方向において流体抵抗を異ならせることにより、平板状ブロックの流体中における落下あるいは基板上における滑落時に一定の向きとするようにしたが、浮力等の流体に対する他の物理的特性を上下の面あるいは平面内で異ならせるようにしてもよい。
また、前記各実施形態で示した微小部品としての平板状ブロックの平面形状は単なる例示に過ぎず、用途に応じて種々の形状を採用することが可能である。
【００７８】
また、前記各実施形態では、窒素ガスの気泡により流体（すなわち、メタノール）中の微小部品を微小部品配置装置１内で循環させる構成としたが、配管部の一部を熱して流体の熱対流を発生させて循環させるように構成してもよい。さらに、微小部品を循環させるための特殊な構成を設けることなく、単に微小部品を実装用基板の上方から散布して微小部品を下流側へ流した後、これらを回収し、その後、回収した微小部品を再散布するというバッチ処理的な方法を採用しても構わない。
【００７９】
また、リセス部を有するＳｉ基板１１１の作製は、上述した図５に示す方法には限られず、例えば、図１４に示す他の方法により行うことも可能である（但し、当該他の方法では下部配線層１１３を設けないものとする）。まず、Ｓｉ層１１２上にＳｉＯ２層１１４を所定の厚さで形成する（図１４（ａ），（ｂ））。次に、ＳｉＯ２層１１４上にレジストを塗布する（図１４（ｃ））。続いて、リセス部１１５となる部分以外のレジストを露光・現像する（図１４（ｄ））。レジストが積層されていない部分のＳｉＯ２層１１４及びＳｉ層１１２を所定の深さまでドライエッチングにより除去し、凹状の窪みを形成する（図１４（ｅ））。そして、アセトン又はリムーバによりレジストを除去することにより、Ｓｉ基板１１１におけるリセス部１１５の加工が完了する（図１４（ｆ））。尚、図１４（ｂ）で所定の厚さのＳｉＯ２層１１４を形成する代わりに、ポリイミド層を所定の厚さで形成し、ポリイミド層の表面のみにＳｉＯ２層を形成するようにしてもよい。いずれの場合も、Ｓｉ基板１１１の少なくとも表面部分がＳｉＯ２となっているので、微小部品（平板状ブロック）の滑り易さを確保することができる。
【００８０】
【発明の効果】
以上詳述したように、本発明によれば、微小部品を平板状に形成しつつ上下方向あるいは平面内の一方向において常に所定の向きで基板上のリセス部内に収容させることにより、微小部品を基板上に自己整合的に配置することができるという効果を奏する。また、微小部品の平面形状及び基板のリセス部の開口形状を一般的なエッチング処理等により加工できるので、微小部品が実装された基板装置を容易且つ安価に製造することができるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明における微小部品の配置方法を実施するための微小部品配置装置の全体構成を示す模式的説明図である。
【図２】 第一の実施形態におけるＧａＡｓブロックの作製方法を示す説明図である。
【図３】 （ａ）は第一の実施形態におけるＧａＡｓブロックの平面図であり、（ｂ）はＧａＡｓブロックを反転させた時の平面図、（ｃ）はＧａＡｓブロックがＳｉ基板のリセス部に捕捉・収容される様子を示す斜視説明図である。
【図４】 第一の実施形態におけるＧａＡｓブロック及びＳｉ基板の縦断面構造を示す断面説明図であり、（ａ）、（ｂ）はそれぞれＧａＡｓブロックがリセス部に収容される前後の状態を示している。
【図５】 Ｓｉ基板にリセス部を形成するための各工程を示す断面説明図である。
【図６】 （ａ）は第一の実施形態の第一の変形例におけるＧａＡｓブロックの平面図であり、（ｂ）はＧａＡｓブロックを反転させた時の平面図、（ｃ）はＧａＡｓブロックがＳｉ基板のリセス部に捕捉・収容される様子を示す斜視説明図である。
【図７】 （ａ）は第一の実施形態の第二の変形例におけるＧａＡｓブロックの外観斜視図であり、（ｂ）はＧａＡｓブロックがＳｉ基板のリセス部に捕捉・収容される様子を平面視にて示す説明図である。
【図８】 （ａ）は第一の実施形態の第三の変形例におけるＧａＡｓブロックの平面図であり、（ｂ）はＧａＡｓブロックがＳｉ基板のリセス部に捕捉・収容される様子を平面視にて示す説明図である。
【図９】 第二の実施形態におけるＧａＡｓブロックの作製方法を示す説明図である。
【図１０】 （ａ）は第二の実施形態におけるＧａＡｓブロックの外観斜視図であり、ＧａＡｓブロックがＳｉ基板のリセス部に捕捉・収容される様子を示す斜視説明図である。
【図１１】 （ａ）は第二の実施形態の第一の変形例におけるＧａＡｓブロックの外観斜視図であり、（ｂ）はＧａＡｓブロックがＳｉ基板のリセス部に捕捉・収容される様子を示す斜視説明図である。
【図１２】 （ａ）は第二の実施形態の第二の変形例におけるＧａＡｓブロックの外観斜視図であり、（ｂ）はＧａＡｓブロックがＳｉ基板のリセス部に捕捉・収容される様子を平面視にて示す説明図である。
【図１３】 第二の実施形態の種々の変形例を示す外観斜視図であり、（ａ）は第三の変形例を、（ｂ）は第四の変形例を、（ｃ）は第五の変形例を、（ｄ）は第六の変形例をそれぞれ示している。
【図１４】 Ｓｉ基板にリセス部を形成するための他の方法における各工程を示す断面説明図である。
【図１５】 従来技術におけるＧａＡｓブロック及びＳｉ基板の縦断面構造を示す断面説明図である。
【図１６】 従来技術においてＦＳＡ法を実施するための装置の概略構成を示す説明図である。
【符号の説明】
１０…微小部品（平板状ブロック）、１０１，１２１，１４１，１６１Ｒ，１６１Ｇ，１６１Ｂ，２０１，２４１…ＧａＡｓブロック（微小部品、平板状ブロック、電子部品、半導体チップ、発光素子）、１１…基板、１１１，１３１，１５１，１７１，２１１，２５１…Ｓｉ基板（基板）、１１５，１３５，１５５，１７５Ｒ，１７５Ｇ，１７５Ｂ，２１５，２５５…リセス部、２０６，２２６，２４６，２６６，２７６，２８６，２９６…構造物。
Claims (6)
- 上面に開口形成された少なくとも一つのリセス部を有する基板を流体中に設置し、前記基板の上方から微小部品を散布して前記リセス部内へ個別に収容させることにより微小部品を自己整合的に配置する方法であって、
前記微小部品は、反転対称性をもたない平面形状を有する平板状ブロックからなり、前記基板のリセス部は、前記平板状ブロックの平面形状に整合するように開口し、
前記平板状ブロックには、その平板状ブロックと平行な平面内の一方向において前記流体に対する流体抵抗を相対的に小さくする所定形状が形成され、
前記基板は、前記所定形状部分に整合する前記リセス部の開口部分を下方側に向けて傾斜配置されることを特徴とする微小部品の配置方法。 - 前記所定形状は、尖形状、紡錘状、又は流線形状のいずれかの形状であることを特徴とする請求項１に記載の微小部品の配置方法。
- 前記微小部品は、互いに平面形状が異なる複数種類の平板状ブロックからなり、前記基板には前記複数種類の平板状ブロックの各平面形状にそれぞれ整合するように開口する複数種類のリセス部が形成されていることを特徴とする請求項１又は２に記載の微小部品の配置方法。
- 前記微小部品は、電子部品であることを特徴とする請求項１乃至３のいずれかに記載の微小部品の配置方法。
- 前記電子部品は、半導体チップであることを特徴とする請求項４に記載の微小部品の配置方法。
- 前記半導体チップは、発光素子であることを特徴とする請求項５に記載の微小部品の配置方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002176492A JP4281044B2 (ja) | 2002-06-18 | 2002-06-18 | 微小部品の配置方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002176492A JP4281044B2 (ja) | 2002-06-18 | 2002-06-18 | 微小部品の配置方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004022846A JP2004022846A (ja) | 2004-01-22 |
| JP4281044B2 true JP4281044B2 (ja) | 2009-06-17 |
Family
ID=31174780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002176492A Expired - Fee Related JP4281044B2 (ja) | 2002-06-18 | 2002-06-18 | 微小部品の配置方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4281044B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102186922B1 (ko) * | 2019-10-01 | 2020-12-04 | 윤치영 | 버티컬 타입 초소형 엘이디의 수직 정렬방법 및 이를 이용한 엘이디 어셈블리 제조방법 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005342879A (ja) * | 2004-05-31 | 2005-12-15 | Noriya Hiruta | マイクロ部品の状態制御方法、及びそれらを含むアレイシステム装置 |
| DE112005003581T5 (de) * | 2005-05-20 | 2008-04-03 | Cree, Inc. | Weiße LED mit hoher Effizienz |
| JP5308988B2 (ja) * | 2009-10-23 | 2013-10-09 | スタンレー電気株式会社 | Ｌｅｄ光源装置の製造方法 |
| US8646505B2 (en) | 2011-11-18 | 2014-02-11 | LuxVue Technology Corporation | Micro device transfer head |
| US8349116B1 (en) | 2011-11-18 | 2013-01-08 | LuxVue Technology Corporation | Micro device transfer head heater assembly and method of transferring a micro device |
| US8573469B2 (en) | 2011-11-18 | 2013-11-05 | LuxVue Technology Corporation | Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer |
| US8794501B2 (en) | 2011-11-18 | 2014-08-05 | LuxVue Technology Corporation | Method of transferring a light emitting diode |
| US9892944B2 (en) * | 2016-06-23 | 2018-02-13 | Sharp Kabushiki Kaisha | Diodes offering asymmetric stability during fluidic assembly |
| CN107833525B (zh) * | 2016-09-15 | 2020-10-27 | 伊乐视有限公司 | 发光显示器的流体组装的系统和方法 |
| KR102037225B1 (ko) * | 2016-09-15 | 2019-10-30 | 일룩스 아이엔씨. | 표면 실장 발광 소자를 구비하는 디스플레이 |
| CN106628835A (zh) * | 2016-11-04 | 2017-05-10 | 上海龙磁电子科技有限公司 | 一种易粘连磁瓦放料装置 |
| EP3352211B1 (en) * | 2017-01-19 | 2020-08-05 | eLux Inc. | Method for the fluidic assembly of emissive displays |
| US10062674B1 (en) | 2017-04-28 | 2018-08-28 | Corning Incorporated | Systems and methods for display formation using photo-machinable material substrate layers |
| KR102145193B1 (ko) * | 2018-04-19 | 2020-08-28 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법 |
| CN111162064B (zh) * | 2018-11-08 | 2022-03-25 | 成都辰显光电有限公司 | Led单元、导引板、led显示器及其制造方法 |
| CN111933774B (zh) * | 2020-07-06 | 2022-09-23 | 深圳市隆利科技股份有限公司 | 流体制备led显示器的方法和系统 |
| US11711896B2 (en) | 2020-10-29 | 2023-07-25 | Innolux Corporation | Electronic device and manufacturing method thereof |
| TWI799752B (zh) * | 2020-10-29 | 2023-04-21 | 群創光電股份有限公司 | 電子裝置以及其製作方法 |
| CN112967951B (zh) * | 2021-01-29 | 2023-02-17 | 天马微电子股份有限公司 | 一种发光元件组装系统及组装方法 |
| US20220285188A1 (en) * | 2021-03-02 | 2022-09-08 | Samsung Electronics Co., Ltd. | Display transfer structure including light emitting elements and transferring method of light emitting elements |
-
2002
- 2002-06-18 JP JP2002176492A patent/JP4281044B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102186922B1 (ko) * | 2019-10-01 | 2020-12-04 | 윤치영 | 버티컬 타입 초소형 엘이디의 수직 정렬방법 및 이를 이용한 엘이디 어셈블리 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004022846A (ja) | 2004-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4281044B2 (ja) | 微小部品の配置方法 | |
| JP4082031B2 (ja) | 素子の配列方法、及び表示装置 | |
| Lau et al. | 3D LED and IC wafer level packaging | |
| WO2020199771A1 (zh) | Micro LED的巨量转移方法和巨量转移装置 | |
| US10147622B2 (en) | Electric-programmable magnetic module | |
| CN1333431C (zh) | 半导体装置的制造方法 | |
| US11682551B2 (en) | Wafer structure and trimming method thereof | |
| KR20180030454A (ko) | 발광 표시 장치의 유체 조립 시스템 및 방법 | |
| KR20190009003A (ko) | 유체 어셈블리 중 비대칭 안정성을 제공하는 다이오드 | |
| US11069837B2 (en) | Sub pixel light emitting diodes for direct view display and methods of making the same | |
| US20090233394A1 (en) | Led with substrate modifications for enhanced light extraction and method of making same | |
| US10014269B2 (en) | Method for wafer dicing | |
| JP2019036719A (ja) | マイクロ発光ダイオード（ｌｅｄ）素子及びディスプレイ | |
| Yeh et al. | Fluidic self-assembly of microstructures and its application to the integration of GaAs on Si | |
| US20090218590A1 (en) | Method of producing thin semiconductor structures | |
| CN114678453A (zh) | 微型发光二极管及其制作方法 | |
| US9029892B2 (en) | Device module | |
| US20140170792A1 (en) | Forming thin film vertical light emitting diodes | |
| TWI675402B (zh) | 轉印方法及平行轉印方法 | |
| TW201445841A (zh) | 具有形成於裝置之基板之腔室中之透鏡結構的半導體光學發射裝置 | |
| KR20230134416A (ko) | 슬라이싱 마이크로 led 웨이퍼 및 슬라이싱 마이크로 led 칩 | |
| WO2019184197A1 (zh) | 显示装置、发光二极管芯片及其制备方法 | |
| WO2021049211A1 (ja) | 表示装置の製造方法、及び表示装置 | |
| US11362238B2 (en) | Light emitting diode containing oxidized metal contacts | |
| JP2011100832A (ja) | マイクロ素子の配列方法、マイクロ素子実装体および表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050608 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080910 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090217 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090305 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |