JP4273928B2 - Iii-v nitride semiconductor device - Google Patents

Iii-v nitride semiconductor device Download PDF

Info

Publication number
JP4273928B2
JP4273928B2 JP2003370501A JP2003370501A JP4273928B2 JP 4273928 B2 JP4273928 B2 JP 4273928B2 JP 2003370501 A JP2003370501 A JP 2003370501A JP 2003370501 A JP2003370501 A JP 2003370501A JP 4273928 B2 JP4273928 B2 JP 4273928B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
layer
electrode
formed
protective film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2003370501A
Other languages
Japanese (ja)
Other versions
JP2005136177A (en )
Inventor
瀧  哲也
Original Assignee
豊田合成株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Description

本発明はIII−V族窒化物半導体素子に関する。 The present invention relates to a Group III-V nitride semiconductor device. 特に、本発明は静電耐圧の高いIII−V族窒化物半導体素子の構造を提供するものである。 In particular, the present invention provides a structure of high electrostatic withstand voltage group III-V nitride semiconductor device.

近年、III−V族窒化物半導体はバンドギャップが広いこと、結晶が安定していること、ヒ素などの環境汚染物質を用いていないことなどから、このIII−V族窒化物半導体を用いた発光素子、受光素子、太陽電池、トランジスタなどの電子デバイスが盛んに研究されている。 Recently, the group III-V nitride semiconductor bandgap is wide, the crystal is stable, and the like that does not use the environmental pollutants such as arsenic, using the group III-V nitride semiconductor light-emitting element, the light-receiving element, a solar cell, an electronic device such as a transistor has been actively studied. しかしながら、III−V族窒化物半導体は他の化合物半導体に比べて結晶成長が極めて困難であり、良質な結晶が得られ難いことから、その半導体を用いた半導体素子の静電耐圧は未だに低いものである。 However, the group III-V nitride semiconductor is very difficult to crystal growth as compared to other compound semiconductors, since the hard high-quality crystal is obtained, the electrostatic breakdown voltage of the semiconductor device using the semiconductor is still low it is. すなわち、高電圧が半導体素子に印加されると、素子が破壊されたり、発光特性などの諸特性が劣化するという問題があった。 That is, the high voltage is applied to the semiconductor element, or destroyed elements, characteristics such as light emitting characteristics is deteriorated. このために、半導体素子の製造過程やこの素子を用いた製品の組み立て時などにおいて、注意を要した。 To this end, in such assembling the products using the manufacturing process and the device of the semiconductor device, it took care.

緑、青乃至紫外領域の発光素子として、III−V族窒化物半導体発光素子が汎用されつつあるが、発光強度以外の諸特性は、尚改善の余地がある。 Green, as a light-emitting element of blue or ultraviolet region, but the group III-V nitride semiconductor light-emitting device is being generic, characteristics other than the light-emitting intensity still has room for improvement. 特に静電耐圧については、ガリウム・ヒ素系の発光素子やインジウム・リン系の発光素子に比較して格段に低く、大幅な静電耐圧の向上が期待されている。 Especially for electrostatic breakdown voltage, remarkably as compared to the light emitting element and indium phosphide-based light-emitting device of gallium arsenide-based low, improving significantly the electrostatic breakdown voltage is expected. ここにおいて、III−V族窒化物半導体発光素子の静電耐圧の向上のため、下記のような提案がなされている。 Here, to improve the electrostatic withstand voltage of the group III-V nitride semiconductor light emitting device, proposals have been made as follows.

特開平10−135519号公報 JP 10-135519 discloses

上記公開公報による技術は、等価回路上、発光素子を構成するpn接合に並列にコンデンサを挿入するものである。 Technology according to the above publication is the equivalent circuit, is to insert a capacitor in parallel with the pn junction constituting the light emitting element. この技術では、サージ電圧の高周波成分をこのコンデンサで短絡することで、サージの立ち上がりを鈍化させることにより、急峻な電流の増加を防止することで、金属のマイグレーションや欠陥の増殖を防止しようとするものである。 In this technique, by shorting the high frequency components of the surge voltage in the capacitor, by slowing the rise of the surge, by preventing the increase in the steep current attempts to prevent the growth of metal migration and defects it is intended. 静電耐圧の効果を向上させるためには、コンデンサで短絡する静電電圧の周波数をなるべく小さくする必要があることから、コンデンサの容量を大きくする必要がある。 In order to improve the effect of the electrostatic withstand voltage, it is necessary to minimize the frequency of the electrostatic voltage to short circuit the capacitor, it is necessary to increase the capacitance of the capacitor. しかしながら、1チップ上に形成できるコンデンサの大きさは自ずと制限があり、低い周波数まで短絡することはできず、静電耐圧の防止の効果がそれほど得られていない。 However, the size of one capacitor can be formed on a chip has naturally limited, low frequency can not be short-circuited to the effect of prevention of electrostatic breakdown has not been so obtained.

そこで本発明は、III−V族窒化物半導体素子の静電耐圧を、さらに、向上させることを目的とする。 The present invention, the electrostatic withstand voltage of the III-V nitride semiconductor device, further, an object to improve.

上記の課題を解決するための請求項1に記載の発明は、III −V族窒化物半導体を各層の材料として用い、少なくとも、第1電極と、その第1電極が接続される第1導電型の第1層と、第2電極と、その第2電極が接続される第2導電型の第2層とを有する半導体素子において、第1電極と第2電極とを接続する、酸化亜鉛又は酸化亜鉛を含む材料から構成され、しきい値電圧以上の電圧に対して抵抗率が急減してエネルギーを吸収する非線形抵抗特性を有する保護膜を設けたことを特徴とするIII −V族窒化物半導体素子である。 The invention according to claim 1 for solving the aforementioned problem, using a III -V nitride semiconductor as a material of each layer, at least a first electrode, a first conductivity type a first electrode is connected a first layer of a second electrode, a semiconductor device and a second layer of a second conductivity type whose second electrode is connected, to connect the first electrode and the second electrode, zinc oxide or is composed of a material containing zinc, III -V nitride semiconductor, characterized in that a protective film having a non-linear resistance property of absorbing energy resistivity against voltage higher than the threshold voltage is rapidly decreased it is an element.

ここで、第1導電型をn導電型とすれば、第2導電型はp導電型となる。 Here, if the first conductivity type and n conductivity type, the second conductivity type is the p conduction type. もちろん、第1導電型をp導電型とすれば、第2導電型はn導電型となる。 Of course, if the first conductivity type and p-type conductivity, the second conductivity type is n conductivity type. 本件発明の半導体素子は、少なくとも、この2種類の導電型の層を有して、それぞれの層に接続される電極を有したものに適用される。 The semiconductor device of the present invention comprises at least a layer of two conductivity types, is applied to those having an electrode connected to each of the layers. よって、第1層と第2層とが直接接合されていることを必要としない。 Therefore, it does not require that the first and second layers are bonded directly. 第1層と第2層とが直接接合されていても良いし、その層の間に第1導電型又は第2導電型の層や、ドーパントを意図的の添加していない層(真性半導体や拡散により程度の低い第1導電型や第2導電型を示す半導体から成る層)や、それらの層の複数の層が介在していても良い。 It the first layer and the second layer may be bonded directly, a first conductivity type or the or a second conductivity type layer between the layers, the layers without the addition of intentional dopant (intrinsic Ya layer) or made of a semiconductor of a first conductivity type and the second conductivity type low extent by diffusion, a plurality of layers of the layers may be interposed. ダブルヘテロ構造をとる発光素子や受光素子の場合には、一般的には、第1層と第2層との間に電気エネルギーを光エネルギーに変換する発光層や光エネルギーを電気エネルギーに変換する受光層が存在し、発光層や受光層は、一般的には、SQW,MQW構造をとる。 In the case of the light emitting element and a light receiving element to take double heterostructure is generally converts the light-emitting layer and light energy that converts electrical energy into light energy between the first layer and the second layer into electric energy there is a light receiving layer, the light-emitting layer and the light-receiving layer is generally take SQW, the MQW structure. さらに、ガイド層やクラッド層など、多数の機能層が存在する場合が一般的である。 Furthermore, such guide layer and the clad layer, if a large number of functional layers are present is common. 第1層や第2層は、一般的には、第1電極、第2電極に対してオーミック性を良好とするためのコンタクト層と考えられるので、第1層と発光層や受光層の間又は/及び第2層と発光層や受光層の間には、他のコンタクト層、歪み緩和層、クラッド層、ガイド層など、必要に応じて複数の機能層が形成されていても良い。 The first layer and the second layer, in general, the first electrode, it is considered that the contact layer for good ohmic property with respect to the second electrode, between the first layer and the light-emitting layer and the light-receiving layer or between the / and the second layer and the light-emitting layer and the light-receiving layer, other contact layer, the strain reducing layer, the cladding layer and the guide layer, a plurality of functional layers may be formed as needed. また、それらの各機能層は複数層の積層又は多重量子井戸構造を形成するものであっても良い。 Also, those functional layers may be for forming a laminated or multi-quantum well structure including a plurality of layers. 半導体素子がどのようなものであるかによって、各層の構成は異なるが、要は、正、負の電極と、これらの電極が接続される少なくとも2つの層を有した半導体素子であれば、本件発明は適用可能となる。 Depending is like how the semiconductor device, although each layer of the structure is different, short, positive, and negative electrode, if the semiconductor device having at least two layers in which these electrodes are connected, the present invention will become applicable.

第1電極と第2電極との間に駆動電圧が印加されて、本半導体素子は発光し、受光して抵抗が変化し、受光して電圧が誘起され、トランジタスなどのように増幅作用をするが、静電気やスイッチング時のサージ電圧などもこれらの2つの電極間に印加されることになる。 Driving voltage is applied between the first electrode and the second electrode, the semiconductor device emits light, the resistance is changed by receiving, a voltage is induced by receiving, the amplification effect, such as Toranjitasu but so that the surge voltage at the time of static and switching is also applied between these two electrodes. 本件発明では、この電極間に非線形抵抗特性を有する保護膜が形成されている。 The present invention, the protective film having a non-linear resistance characteristic is formed between the electrodes. この保護膜により、2つの電極間に印加される静電気やサージなどのエネルギーが吸収される。 This protective film, energy such as static electricity or surge applied between the two electrodes is absorbed. 保護膜は単層であっても、材料の異なる複数の層であっても良い。 Protective film may be a single layer, or may be a plurality of layers of different materials. さらに、非線形抵抗特性を有する保護膜と、この特性を有しない二酸化珪素、酸化チタン、窒化珪素、アルミナなどの絶縁膜との複層であっても良いし、非線形抵抗特性を有する材料と絶縁性材料ととが混在した混合物又は組成物であっても良い。 Further, a protective film having a non-linear resistance characteristic, the silicon dioxide does not have this property, titanium oxide, silicon nitride, may be a double layer of an insulating film such as alumina, a material with insulating property having a non-linear resistance characteristics it may be a mixture or composition material Toto are mixed. 絶縁膜は保護膜の下側に位置しても上側に位置しても良い。 Insulating film may be located above and located below the protective layer. さらに、保護膜の中に金属膜や、保護膜と絶縁膜との間に金属膜などが存在していても良い。 Additionally, or a metal film in a protective film, a metal film may be present between the protective film and the insulating film. 保護膜が急激に電流を流す所定電圧(しきい値電圧)は、第1電極と第2電極との間隔、すなわち、保護膜中の電流の経路長や、材料の成分、組成比などで制御することができる。 Predetermined voltage to flow a current rapidly protective film (threshold voltage), the distance between the first electrode and the second electrode, i.e., the path length and the current in the protective film, the components of the material, controlled by etc. the composition ratio can do. また、エネルギー吸収能力は、保護膜中の電流路の断面積、材料の成分、組成比などで制御することができる。 The energy absorption capacity, the cross-sectional area of ​​the current path in the protective film, the components of the material can be controlled in such a composition ratio. 要するに、これらの値は、保護膜の寸法、第1電極と第2電極との配置関係、したがって、電流路の形状(断面、長さ)と、材料の成分、組成比などで制御することが可能である。 In short, these values, the dimensions of the protective film, the arrangement relationship between the first electrode and the second electrode, therefore, the shape of the current path (cross-sectional, length), components of the material, be controlled by such a composition ratio possible it is.

また、保護膜は、酸化亜鉛又は酸化亜鉛を含む材料から構成されている。 Moreover, coercive Mamorumaku is that is composed of a material containing zinc oxide or zinc oxide.
この酸化亜鉛は、電圧−電流特性において著しい非線形特性を有する。 The zinc oxide, the voltage - has a significant non-linear characteristic in current characteristics. すなわち、酸化亜鉛又は酸化亜鉛を含む材料から成る保護膜を挟む2つの電極間に印加される電圧が所定電圧よりも小さい場合には、その抵抗率は非常に大きく、保護膜は絶縁体として機能する。 That is, when the voltage applied between two electrodes sandwiching the protective film made of a material containing zinc oxide or zinc oxide is less than the predetermined voltage, the resistivity is very large, the protective film functions as an insulator to. しかし、2つの電極間に印加される電圧が所定電圧以上となると、保護膜の抵抗率は急激に小さくなり、電極間に急激に電流が流れ、電極間の電圧は上昇しない。 However, the voltage applied between two electrodes when a predetermined voltage or higher, the resistivity of the protective film suddenly decreases, a current rapidly flows between the electrodes, the voltage between the electrodes is not increased.

また、 請求項2に記載の発明は、 請求項1の発明において、第1電極は第1層の露出領域に形成され、保護膜は、第2層の上に形成された第2電極と第1電極とを接続するように各層の側壁に沿って形成されていることを特徴とする。 Further, an invention according to claim 2, characterized in that in the invention of claim 1, the first electrode is formed on the exposed region of the first layer, the protective film includes a second electrode formed on the second layer second characterized in that it is formed along the side wall of each layer to connect the first electrode.
この発明及び請求項1の発明は、半導体素子の同一面側に2つの電極が存在する素子と、半導体素子の両面にそれぞれの電極が存在する素子とを含む。 The invention and the invention of claim 1 includes an element there are two electrodes on the same surface side of the semiconductor element, an element that is present the respective electrodes on both surfaces of the semiconductor element. 半導体素子の同一面側に2つの電極が形成される場合には、第1電極は第1層の一部の上方の各層を除去して露出した第1層の上に形成されることになる。 When the two electrodes are formed on the same surface side of the semiconductor element, the first electrode will be formed on the first layer exposed by removing a portion of the upper layers of the first layer . 半導体素子の両面に電極が形成される場合には、第1電極は半導体素子の裏面、第2電極は半導体素子の表面、又は、その逆に形成される。 If the electrodes on both sides of the semiconductor element is formed, the back surface of the first electrode is a semiconductor element, a second electrode surface of the semiconductor element, or may be formed vice versa. 要するに、 請求項2の発明の特徴は、保護膜が第1電極と第2電極とを接続するように半導体素子を構成する各層の側壁に沿って形成されていることである。 In summary, features of the invention of claim 2 is that the protective film is formed along the sidewalls of layers constituting the semiconductor element so as to connect the first electrode and the second electrode. この構成によって、過電圧による過電流(例えば、サージ)が保護膜で吸収されることになる。 This configuration, overcurrent caused by overvoltage (e.g., surge) is to be absorbed by the protective film.
更に請求項3に記載の発明は、保護膜中に、保護膜を電流が流れる際に渦電流損として消費される誘導電流が生じる金属層が形成されているので、エネルギー吸収能力が向上する。 Furthermore the invention according to claim 3, in the protective film, the metal layer induced current is generated which is consumed as eddy current loss as it flows through the protective film current is formed, the energy absorption capacity is improved.

また、請求項4に記載の発明は、 請求項1の発明において、第1電極は第1層の露出領域に形成され、保護膜は少なくとも第1電極上に形成され、第2電極は第2層の上に形成されると共に、保護膜を介して第1電極と対向する位置まで延長して形成されていることを特徴とする。 Further, an invention according to claim 4, characterized in that in the invention of claim 1, the first electrode is formed on the exposed region of the first layer, the protective layer is formed on at least the first electrode, the second electrode second while being formed on the layer, characterized in that it is formed to extend to a position facing the first electrode through the protective film.
2つの電極が半導体素子の同一面側に形成されていても、半導体素子の両面にそれぞれが形成されていても良いのは、 請求項2の発明と同じである。 Also the two electrodes be formed on the same surface side of the semiconductor element, the respective surfaces of the semiconductor element may be formed is the same as the invention of claim 2. この発明では、保護膜が少なくとも第1電極の上に形成されており、その保護膜の上に延長して形成された第2電極が存在すれば十分である。 In the present invention, the protective film is formed on at least the first electrode, it is sufficient if there is a second electrode formed to extend over the protective film. これにより2つの電極間に保護膜が存在する構成とすることができる。 Thus it is possible to adopt a configuration in which there is a protective film between the two electrodes. 保護膜は、第1電極の外部に電気接続する部分を除く全面又は一部上に少なくとも形成されていれば良く、各層の側壁に沿って第2層まで形成されていても良い。 Protective film may be formed at least on the entire surface or a part excluding a portion for electrical connection to the outside of the first electrode, it may be formed to a second layer along the sidewalls of each layer. 保護膜が各層の側壁に沿って第2層まで形成されている場合には、第2電極はこの保護膜の上に第1電極の位置まで延長して形成される。 If the protective film is formed to a second layer along the sidewalls of each layer, the second electrode is formed to extend to the position of the first electrode on the protective film. 保護膜が各層の側壁に形成されていない場合には、通常、第2電極と各層の側壁間を絶縁するために絶縁膜が形成されることになる。 If the protective film is not formed on the side wall of each layer will usually be an insulating film is formed to insulate the sidewalls of the second electrode and each layer. 保護膜が各層の側壁に形成される場合には、側壁に形成される層は、保護膜の他に絶縁膜や金属層との複層でも良いことは、請求項1の発明で説明したことと同じである。 If the protective film is formed on the side wall of each layer, the layer formed on the side wall also may be a multilayer with other insulation film or a metal layer of the protective film, described in the invention of claim 1 is the same as that. また、第1電極と第1電極上に延長された第2電極との間には、少なくもと保護膜が存在すれば良く、保護膜と絶縁膜との複層、金属膜を内部に有した保護膜、絶縁膜と保護膜との間に金属膜が存在しても良い。 Further, organic is between the second electrode extending on the first electrode and the first electrode may be present Sukunakumo To protective film, the protective film and multilayer of the insulating film, a metal film therein protective film, a metal film may be present between the insulating film and the protective film. 要は、過電圧による過電流(サージ)の吸収量を上昇させるように構成される。 In short, it configured to increase the absorption amount of the overcurrent (surge) by overvoltage.

また、請求項5に記載の発明は、 請求項1の発明において、第2電極は第2層の平面上に形成され、保護膜は少なくとも第2電極の一部に形成され、第1電極は第1層の上に形成されると共に、保護膜を介して第2電極と対向する位置まで延長して形成されていることを特徴とする。 Further, the invention according to claim 5, characterized in that in the invention of claim 1, the second electrode is formed on a plane of the second layer, the protective layer is formed on at least a portion of the second electrode, the first electrode while being formed on the first layer, characterized in that it is formed to extend to a position facing the second electrode via the protective film.
この発明は、請求項4の発明とは、逆に、第2電極上に保護膜と延長された第1電極とを構成したものである。 The present invention, The invention of claim 4, in contrary, it is intended to constitute a first electrode which is extended with a protective film on the second electrode. よって、請求項4の発明において説明した事項は、請求項5の発明においても全て適用可能である。 Therefore, the matters described in the fourth aspect of the present invention, are all possible also in the invention of claim 5 is applied. 第2電極は第2層の全面又は一部に形成されたもので良い。 The second electrode may be one which is formed on the entire surface or a part of the second layer. 例えば、第2層側から光を外部に出力したり、外部から光を入射させたりする場合には、第2電極は一般的は透明電極となり、フリッチチップ型や半導体素子の両面に対向して2つの電極を形成する場合であれば、厚さの厚い金属電極となる。 For example, and outputs the light to the outside from the second layer side, when or applying light from the outside, the second electrode generally becomes transparent electrode, to face the both sides of the full rich chip type and semiconductor element in the case of forming the two electrodes, a thick metal electrode thicknesses. 第2電極は、この透明電極上に形成されたパッド電極をも含むものとして解釈できる。 The second electrode may be interpreted as also including a pad electrode formed on the transparent electrode.

また、請求項6に記載の発明は、請求項4の発明において、保護膜は、各層の側壁にも形成されており、第2電極は第1電極と対向する位置までその保護膜上に延長して形成されていることを特徴とする。 The invention of claim 6 is the invention of claim 4, the protective film is also in the side wall of each layer is formed, the second electrode extending on the protective film to a position facing the first electrode characterized in that it is formed by.
保護膜は単層でも良く複層でも良く、他の絶縁膜や金属膜と共に用いてもよいことは上述した通りである。 Protective film may be a good multi-layer be a single layer, it may also be used with other insulating film or a metal film is as described above.

また、請求項7に記載の発明は、請求項5の発明において、保護膜は、各層の側壁にも形成されており、第1電極は第2電極と対向する位置までその保護膜上に延長して形成されていることを特徴とする。 The invention described in Claim 7 is the invention of claim 5, the protective film is also in the side wall of each layer is formed, the first electrode is extended on the protective layer to a position facing the second electrode characterized in that it is formed by.
請求項6の発明と同様である。 It is similar to the invention of claim 6.

また、請求項8に記載の発明は、 請求項2乃至請求項7の何れか1項の発明において、第1層の露出部は、第1層の平面上の一部上の各層が除去されて形成される部分であることを特徴とする。 The invention described in Claim 8 is the invention of any one of claims 2 to 7, the exposed portion of the first layer, on a portion of each layer in the plane of the first layer is removed characterized in that it is a portion formed Te.
この発明は、半導体層の同一面に第1電極と第2電極とを形成した構成を限定したものである。 The present invention for limiting the configuration of forming the first electrode and the second electrode on the same surface of the semiconductor layer.

また、請求項9に記載の発明は、請求項1乃至請求項7の何れか1項の発明において、第1電極と第2電極とは、半導体素子の異なる面上に各層を挟むように対向して形成されていることを特徴とする。 The invention described in Claim 9 is the invention of any one of claims 1 to 7, the first electrode and the second electrode, opposite so as to sandwich the layers on different surfaces of the semiconductor element characterized in that it is formed by.
この発明は、半導体層の両面(裏面と表面)とに、それぞれ、第1電極と第2電極とを形成した構成を限定したものである。 The present invention, in the both sides of the semiconductor layer (back surface and the surface), in which, respectively, limit the configuration of forming the first electrode and the second electrode. 半導体素子が導電性基板を用いている場合には、この構成を採用することも可能である。 When the semiconductor element is a conductive substrate, it is also possible to adopt this configuration.

本発明では、第1電極と第2電極とを接続する、非線形抵抗特性を有する保護膜が形成されている。 In the present invention, for connecting the first electrode and the second electrode, the protective film having a non-linear resistance characteristic is formed. 非線形抵抗特性は、印加電圧が所定電圧よりも小さい場合には、抵抗率が非常に大きく、印加電圧が所定電圧以上となると、抵抗率が急激に小さくなる特性である。 Non-linear resistance characteristic, when the applied voltage is smaller than the predetermined voltage, the resistivity is very large, the applied voltage becomes a predetermined voltage or more, the resistivity is abruptly reduced properties. この構成を採用することで、第1電極と第2電極との間に、半導体素子を駆動するための通常の駆動電圧が印加された場合には、保護膜は絶縁体として機能し、電流をバイパスさせることはなく、半導体素子を動作させることができる。 By adopting this configuration, between the first electrode and the second electrode, when the normal drive voltage for driving the semiconductor device is applied, the protective film functions as an insulator, the current not be bypassed, it is possible to operate the semiconductor element. 第1電極と第2電極との間に、通常の駆動電圧よりもかなり大きく、所定電圧(しきい値電圧)以上の電圧が印加されると、保護膜の抵抗率は急激に減少し、保護膜に電流れ、電流はバイパスされて、各層に大きな電流は流れない。 Between the first electrode and the second electrode, considerably larger than the normal drive voltage, when a predetermined voltage (threshold voltage) or voltage is applied, the resistivity of the protective film is rapidly decreased, protected is current in the film, current is bypassed, a large current does not flow in each layer. この結果、第1電極と第2電極間の電圧は上昇せず、かつ、各層には大きな破壊電流が流れないので、半導体素子は破壊されることもなく、特性の劣化も生じない。 As a result, not the voltage between the first electrode and the second electrode increases, and, since a large breakdown current does not flow through the respective layers, the semiconductor element without being destroyed, no deterioration of characteristics. この保護膜は、非線形抵抗特性を有したものであるので、破壊に至らなければ、可逆的に何度も使用可能であり、半導体素子の製造過程、この素子を用いた製品の組み付け過程、製品の使用時に印加される静電気やサージに対して、耐性を有するものとなる。 Since the protective film is obtained having a nonlinear resistance characteristics, unless lead to destruction are reversibly used many times, the process of manufacturing semiconductor devices, the process of assembling the product using the device, product to static electricity or surge applied when using, it becomes resistant. この結果、製品の製造歩留りが向上し、製品品質が向上する。 As a result, it improves the production yield of the product, to improve product quality.

更に、保護膜は、酸化亜鉛又は酸化亜鉛を含む材料で構成することにより、静電耐圧を向上させた半導体素子を効果的に得ることができる。 Further, the protective film, by a material containing zinc oxide or zinc oxide, it is possible to obtain a semiconductor device having an improved electrostatic withstand voltage effectively.
請求項2 、4、5、6の発明は、保護膜と第1電極、第2電極との配置関係を構成としたものである。 The invention of claim 2, 4, 5 and 6, the protective film and the first electrode, in which a structure of the arrangement relationship between the second electrode. これらの構成により、保護膜が電流がバイパスする所定電圧とエネルギー吸収能力を制御することが可能となる。 With these configurations, the protective film becomes possible current to control the predetermined voltage and the energy absorbing capability to bypass.

本発明を実施するための最良の形態について説明する。 It described best mode for carrying out the present invention. 本件発明は、半導体素子としては、発光素子(発光ダイオード、レーザダイオードなど)、受光素子、太陽電池、トランジスタなどの電子デバイスに用いることができる。 Present invention, as the semiconductor element, a light-emitting element (light-emitting diode, such as a laser diode), a light receiving element, a solar cell, can be used for electronic devices such as transistors.

発光素子とした場合には、次の構成を採用することができる。 When the light-emitting element can be adopted the following configuration. 発光層を構成する多重量子井戸構造は、少なくともインジウム(In)を含むIII族窒化物系化合物半導体Al y Ga 1-yz In z N(0≦y<1, 0<z≦1)から成る井戸層を含むものが望ましい。 A multiple quantum well structure forming the light emitting layer is composed of at least indium III nitride compound containing (In) semiconductor Al y Ga 1-yz In z N (0 ≦ y <1, 0 <z ≦ 1) wells those containing layer is desirable. 発光層の構成は、例えばドープされた、又はアンドープのGa 1-z In z N(0<z≦1)から成る井戸層と、当該井戸層よりもバンドギャップの大きい任意の組成のIII族窒化物系化合物半導体AlGaInNから成る障壁層が挙げられる。 Structure of the light-emitting layer, for example doped, or a well layer made of Ga 1-z In z N ( 0 <z ≦ 1) undoped, III group nitride of any composition larger band gap than the well layer barrier layer consisting of an object-based compound semiconductor AlGaInN and the like. 好ましい例としてはアンドープのGa 1-z In z N(0<z≦1)の井戸層とアンドープのGaNから成る障壁層である。 Preferred examples are the barrier layer comprising a well layer and an undoped GaN undoped Ga 1-z In z N ( 0 <z ≦ 1). ここでドープは、ドーパントを意図的に原料ガスに含ませて目的とする層に添加していることを意味し、アンドープは、原料ガスにドーパントを含ませないで、意図的にドーパントを添加しないもの意味する。 Here dope is included dopant intentionally source gas means that are added to the objective layer, undoped, is not free of dopant in the source gas, not intentionally added dopants It means things. したがって、アンドープは、近接の層から拡散して自然にドーピングされている場合をも含む。 Accordingly, undoped also includes a case that has been doped naturally diffused from the layer of the proximity.

本発明に係るIII−V族窒化物半導体素子の製造方法としては任意の製造方法を用いることができる。 As a method for producing a group III-V nitride semiconductor device according to the present invention may be any production method. 具体的には、結晶成長させる基板としては、サファイヤ、スピネル、Si、SiC、ZnO、MgO或いは、III−V族窒化物系化合物単結晶等を用いることができる。 Specifically, the substrate crystal is grown, it is possible to use sapphire, spinel, Si, SiC, ZnO, MgO or a III-V nitride compound single crystal or the like. III−V族窒化物系化合物半導体層を結晶成長させる方法としては、分子線気相成長法(MBE)、有機金属気相成長法(MOVPE)、ハイドライド気相成長法(HDVPE)、液相成長法等が有効である。 The III-V nitride compound semiconductor layer as a method for crystal growth, molecular beam vapor deposition (MBE), metal organic vapor phase epitaxy (MOVPE), hydride vapor phase epitaxy (HDVPE), liquid phase growth law, such as it is effective.

半導体素子を構成する各層のIII−V族窒化物半導体は、少なくともAl x Ga y In 1-xy N(0≦x≦1, 0≦y≦1, 0≦x+y≦1)にて表される2元系、3元系若しくは4元系の半導体から成るIII−V族窒化物系化合物半導体で形成することができる。 Table III-V nitride semiconductor layers, at least Al x Ga y In 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) of the semiconductor element is the binary, can be formed in group III-V nitride compound semiconductor consisting of a semiconductor of ternary or quaternary. また、これらのIII族元素の一部は、ボロン(B)、タリウム(Tl)で置き換えても良く、また、窒素(N)の一部をリン(P)、砒素(As)、アンチモン(Sb)、ビスマス(Bi)で置き換えても良い。 Further, some of these III group element, boron (B), thallium may be replaced by (Tl), also nitrogen portion of phosphorus (N) (P), arsenic (As), antimony (Sb ), it may be replaced with bismuth (Bi).

更に、これらの半導体を用いてn型の層を形成する場合には、n型不純物として、Si、Ge、Se、Te、C等を添加し、p型の層を形成する場合には、p型不純物としては、Zn、Mg、Be、Ca、Sr、Ba等を添加することができる。 Further, in the case of forming the n-type layer of using these semiconductor as n-type impurity, Si, Ge, Se, Te, when added C or the like to form a layer of p-type, p the impurity may be added Zn, Mg, be, Ca, Sr, and Ba, and the like.

本発明に用いられる保護膜の非線形抵抗特性は、図9に示すように、印加される電圧が所定値(しきい値電圧)Vt より小さい場合には、抵抗率は大きく電流は流れず、印加電圧が所定値Vt 以上となると抵抗率が急激に減少して、電流が急激に流れる特性をいう。 Non-linear resistance characteristic of the protective film used in the present invention, as shown in FIG. 9, when the applied voltage is a predetermined value (threshold voltage) Vt less than the resistivity is large current does not flow, applied voltage decreases abruptly and resistivity equal to or greater than a predetermined value Vt, refers to a characteristic in which a current flows abruptly. このような特性を示す材料としては、酸化亜鉛がある。 As a material having such characteristics, there is zinc oxide. また、酸化亜鉛を含む材料を用いることができる。 Further, it is possible to use a material containing zinc oxide. 例えば、酸化亜鉛を主成分として、希土類元素酸化物(La,Ce,Pr,Nd,Sm,Eu,Gd,Tb,Dy,Ho,Er,Tm,Yb,Luなどのうちの少なくとも1種の酸化物)、アルカリ土類元素酸化物(Mg,Ca,Ba,Sr などの少なくとも1種の酸化物、例えば、SrO など)、三価になる元素(B,Al,Ga,In,Y,Cr,Fe,Sb ,Mo,W など) の酸化物を一種又は複数種含む材料を用いることができる。 For example, as the main component zinc oxide, rare earth oxide (La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, at least one oxidizing of such Lu things), an alkaline earth element oxides (Mg, Ca, Ba, at least one oxide such as Sr, for example, SrO), an element made of a trivalent (B, Al, Ga, in, Y, Cr, Fe, can be used Sb, Mo, an oxide of one or more containing material W, etc.). さらに、この組成物に、コバルト酸化物を含む材料、さらに、銀を含む材料を用いることができる。 Further, to the composition, a material containing cobalt oxide, furthermore, it is possible to use a material containing silver. Sr酸化物が多いと、非線形係数を大きくすることができ、銀を含ませるとエネルギー吸収を大きくすることができる。 If Sr oxide is large, it is possible to increase the nonlinear coefficient, the inclusion of silver can be increased energy absorption. 三価になる元素の酸化物は、粒界に存在して絶縁性を向上させる機能と、粒界内に存在して抵抗を低下させる機能とを有しており、それらは、電流を流すしきい値電圧( 所定電圧) を制御することができる。 Oxides of elements comprising trivalent has a function to improve the insulation present on the grain boundaries, has a function of lowering the resistance present in the grain boundary inside, they to electric current it is possible to control the threshold voltage (predetermined voltage). また、保護膜を形成するとき、これらの材料を主成分として、SiO 2などの酸化珪素、Al 2 O 3などの酸化アルミニウム、SiN などの窒化珪素、AlN などの窒化アルミニウム、TiO 2などの酸化チタン、TiN などの窒化チタンなどの絶縁性材料との混合体や組成物を用いても良い。 Also, when forming a protective film, as a main component of these materials, silicon oxide such as SiO 2, aluminum oxide, silicon nitride, such as SiN, such as Al 2 O 3, aluminum nitride such as AlN, oxides such as TiO 2 titanium may be used mixture or composition of the insulating material such as titanium nitride, such as TiN. これらの配合比や組成比を制御することで、しきい値電圧Vt やエネルギー吸収量を制御することができる。 By controlling these mixing ratio and the composition ratio, it is possible to control the threshold voltage Vt and energy absorption.

保護膜を形成する方法としては、これらの単一又は複数の組成物をターゲットとするスパッタリングなどの蒸着法を用いることが可能である。 As a method for forming the protective film, it is possible to use a deposition method such as sputtering these single or multiple compositions to target.

全図面において、層の厚さは、実際の各層の厚さと比例関係をもって表示されていないし、縦横比も現実のものではない。 In the drawings, the thickness of the layer, to not displayed with a actual thickness and proportional of each layer, not the aspect ratio is also real. 要するに、層構造が把握し易いように表現されている。 In short, and is expressed as easily grasp the layer structure.

図1に、本発明の実施例に係る半導体発光素子100の模式的な断面図を示す。 Figure 1 shows a schematic sectional view of a semiconductor light emitting device 100 according to an embodiment of the present invention. 半導体発光素子100では、図1に示す様に、厚さ約300μmのサファイヤ基板101の上に、窒化アルミニウム(AlN)から成る膜厚約15nmのバッファ層102が成膜され、その上にノンドープのGaNから成る膜厚約500nmの層103が成膜され、その上にシリコン(Si)を1×10 18 /cm 3ドープしたGaNから成る膜厚約5μmのn型コンタクト層104(高キャリヤ濃度n +層:第1層に相当)が形成されている。 In the semiconductor light emitting element 100, as shown in FIG. 1, on a sapphire substrate 101 having a thickness of about 300 [mu] m, the buffer layer 102 having a thickness of about 15nm comprised of aluminum nitride (AlN) is deposited, a non-doped thereon layer 103 having a thickness of about 500nm made of GaN is deposited, thereon silicon (Si) 1 × 10 18 / cm 3 doped with a thickness of about 5μm the n-type contact layer 104 made of GaN (high carrier concentration n + layer: corresponds to the first layer) is formed. n型コンタクト層104の上には、膜厚約100nmのSiドープのAl 0.1 Ga 0.9 Nから成るn型半導体層105が形成されている。 on the n-type contact layer 104, n-type semiconductor layer 105 made of Al 0.1 Ga 0.9 N doped with Si having a thickness of about 100nm is formed.

また、n型半導体層105の上には、膜厚3nmのノンドープIn 0.2 Ga 0.8 Nから成る井戸層1061と膜厚20nmのノンドープGaNから成る障壁層1062とを3ペア積層して多重量子井戸構造の発光層106が形成されている。 Further, n-type on the semiconductor layer 105, a multiple quantum well structure with three pairs laminating a barrier layer 1062 made of undoped GaN well layer 1061 and the thickness of 20nm made of undoped In 0.2 Ga 0.8 N having a thickness of 3nm emitting layer 106 is formed of.

更に、この発光層106の上には、Mgを2×10 19 /cm 3ドープした膜厚25nmのp型Al 0.15 Ga 0.85 Nから成るp型層107が形成されており、また、p型層107の上には、Mgを8×10 19ドープした膜厚100nmのp型GaNから成るp型コンタクト層108(第2層に相当)が形成されている。 Further, this on the light emitting layer 106, 2 × 10 19 / cm 3 p -type layer 107 made of doped film thickness 25nm of p-type Al 0.15 Ga 0.85 N is formed to Mg, also, the p-type layer over 107, p-type contact layer 108 made of p-type GaN having a thickness of 100nm was 8 × 10 19 doping Mg (corresponding to the second layer) is formed.

又、p型コンタクト層108の上には金属蒸着による透光性薄膜p電極110(第2電極に相当)が、n型コンタクト層104上にはn電極140(第1電極に相当)が形成されている。 Further, the translucent thin film p-electrode 110 by metal deposition on the p-type contact layer 108 (corresponding to the second electrode), n electrode 140 on the n-type contact layer 104 (corresponding to the first electrode) is formed It is. 透光性薄膜p電極110は、p型コンタクト層108に直接接合する膜厚約1.5nmのコバルト(Co)より成る第1層111と、このコバルト膜に接合する膜厚約6nmの金(Au)より成る第2層112とで構成されている。 Translucent film p-electrode 110 includes a first layer 111 made of a film thickness of about 1.5nm cobalt (Co) to be joined directly to the p-type contact layer 108, a film thickness of about 6nm gold conjugated to the cobalt film (Au ) it is composed of a second layer 112 made of.

厚膜p電極120(第2電極にも相当)は、膜厚約18nmのバナジウム(V)より成る第1層121と、膜厚約1.5 μmの金(Au)より成る第2層122と、膜厚約10nmのアルミニウム(Al)より成る第3層123とを透光性薄膜p電極110の上に、順次積層させることにより構成されている。 Thick p electrode 120 (corresponding to the second electrode), a first layer 121 made of a film thickness of about 18nm of vanadium (V), a second layer 122 made of a film thickness of about 1.5 [mu] m gold (Au), and a third layer 123 made of a film thickness of about 10nm of aluminum (Al) on the transparent thin film p-electrode 110 is constituted by sequentially stacking.

多層構造のn電極140は、n型コンタクト層104の一部露出された部分の上に、膜厚約18nmのバナジウム(V)より成る第1層141と膜厚約100nmのアルミニウム(Al)より成る第2層142とを積層させることにより構成されている。 n electrode 140 of the multilayer structure, on a portion exposed portion of the n-type contact layer 104, the first layer 141 and the film thickness of about 100nm made of a film thickness of about 18nm of vanadium (V) of aluminum (Al) It is constructed by laminating a second layer 142 made.

また、n電極140と透光性薄膜p電極110とを接続し、n型コンタクト層104、発光層106、p型層107、p型コンタクト層108の側壁上に、ZnO 膜より成る保護膜130がスパッタリングによ形成されている。 Also, by connecting the n-electrode 140 and the transparent thin film p-electrode 110, n-type contact layer 104, on the sidewalls of the light-emitting layer 106, p-type layer 107, p-type contact layer 108, a protective film made of ZnO film 130 There has been formed by the sputtering. 保護膜130は、透光性薄膜p電極110の端部とn電極140の端部で接続されており、厚さ5 〜10μm に形成されている。 Protective film 130 is connected at end portions of the n-electrode 140 of the light-transmitting thin film p-electrode 110, it has a thickness of 5 10 .mu.m.

サファイヤ基板101の底面に当たる外側の最下部には、膜厚約500nmのアルミニウム(Al)より成る反射金属層150が、金属蒸着により成膜されている。 At the bottom of the outer striking the bottom surface of the sapphire substrate 101, the reflective metal layer 150 made of a film thickness of about 500nm of aluminum (Al), it is formed by metal deposition. 尚、この反射金属層150は、Rh、Ti、W等の金属の他、TiN、HfN等の窒化物でも良い。 Incidentally, the reflective metal layer 150, Rh, Ti, other metals such as W, TiN, or a nitride such as HfN.

上記のようにn電極140と透光性薄膜p電極110との間に、それらを接続する酸化亜鉛から成る保護膜が形成されているので、両電極間に過電圧が印加された場合には、その過電圧が所定電圧以上であれば、電流が透光性薄膜p電極110からn電極140へとバイパスし、電極間電圧は所定電圧以上には上昇しなし、過電流は発光層106などの内部の層には流れない。 Between the n-electrode 140 and the transparent thin film p-electrode 110 as described above, since the protective film made of zinc oxide which connects them are formed, when an overvoltage is applied between the electrodes, if the overvoltage is a predetermined voltage or more, the interior of the current is bypassed to the n-electrode 140 of a light-transmitting thin film p-electrode 110, the inter-electrode voltage is Nashi elevated above a predetermined voltage, the overcurrent such as a light emitting layer 106 It does not flow in the layer. この結果として、素子の破壊が防止され、各層内部に存在する結晶欠陥を増長させることがないので、素子の特性の劣化が防止される。 As a result, prevents breakdown of the device is, since there is no possible to length increasing the crystal defects present inside each layer, deterioration of the characteristics of the element can be prevented. 保護膜130は各層の側壁の全周に形成されていても良く、図2−Aに示すように、n型コンタクト層104の電極形成部の上部の各層をエッチングして除去して形成されたn型コンタクト層104の露出部分の周囲のみに形成されていても良い。 Protective layer 130 may be formed on the entire periphery of the side wall of each layer, as shown in FIG. 2-A, is formed by removing by etching the upper portion of each layer of the electrode forming portions of the n-type contact layer 104 only around the exposed portion of the n-type contact layer 104 may be formed. また、保護膜130は半導体発光素子100に対して汚染などの保護機能を兼ねる膜であっても良いし、この保護膜130の上や透光性薄膜p電極110の上の略全体にさらに酸化珪素(SiO 2 ) などによる絶縁膜を通常の保護膜として形成しても良い。 The protective layer 130 may be a film serving as a protection, such as contamination to the semiconductor light emitting element 100, further oxidized substantially the entire top or on the translucent film p electrode 110 of the protective film 130 silicon may be formed (SiO 2) such as an insulating film as a conventional protecting layer. また、保護膜130の厚さは、材料の成分、形状、設定すべきしきい値電圧などにより決定されるので、0.1 〜10μm の範囲で通常使用され得る。 The thickness of the protective layer 130, components of the material, shape, since it is determined by such a threshold voltage to be set can be normally used in the range of 0.1 10 .mu.m. しかし、厚さについて特に限定するものではない。 However, there is no particular limitation for thickness.

図2−A、図2−Bはそれぞれ、発光素子の基本構造10を例示する平面図と、その基本構造10を図示する中心線で切断した際のA方向から見た断面図である。 Figure 2-A, respectively Figure 2-B is a plan view illustrating the basic structure 10 of the light-emitting element, a cross-sectional view seen from the direction A when taken along a center line illustrating the basic structure 10. 図1の構成と対応する部分には同一番号が付されている。 It is denoted by the same numerals in the configuration corresponding to those of FIG.
図2−Aでは、基本構造10の最上部には透光性薄膜p電極110(第2電極に相当)が形成されている。 In Figure 2-A, the top of the base structure 10 is translucent film p-electrode 110 (corresponding to the second electrode) is formed. ただし、この最上部に位置する金属層は、厚く形成することによって、反射性金属層等に置き代えて、素子をフリップリップ型としても良い。 However, the metal layer positioned on the top is thicker by forming, instead of placing the reflective metal layer or the like may be a device as a flip lip type. また、オーミック性、密着性、透光性(または反射性)、電気抵抗、耐蝕性等を考慮して、複数の金属層から形成しても良い。 Further, the ohmic resistance, adhesion, translucency (or reflective), electrical resistance, in consideration of the corrosion resistance and the like, may be formed of a plurality of metal layers.

結晶成長基板101を形成する材料は、サファイア、窒化ガリウム(GaN) 、炭化シリコン(SiC) 、或いはその他の公知の結晶成長基板の材料から任意に選択して用いることができる。 The material forming the crystal growth substrate 101, sapphire, gallium nitride (GaN), silicon carbide (SiC), or may be selected arbitrarily from other known crystal growth material of the substrate. 結晶成長基板101の結晶成長面上に直接結晶成長されたバッファ層102の上には、n型コンタクト層104(第1層に相当)と発光層106とp型コンタクト層108(第2層に相当)とが、順次結晶成長によって積層されている。 On the buffer layer 102 which is grown directly on the crystal growth surface of the crystal growth substrate 101, n-type contact layer 104 (corresponding to the first layer) and the light emitting layer 106 and the p-type contact layer 108 (the second layer equivalent), but are stacked by sequentially grown. これらの半導体層を積層する際の結晶成長方法は任意で良い。 Crystal growth method used when laminating these semiconductor layers may be arbitrary. また、上記の透光性薄膜p型電極110は、p型コンタクト層108の積層後に、例えば蒸着などによって積層したものである。 Further, the light-transmitting thin film p-type electrode 110, after lamination of the p-type contact layer 108, for example, vapor deposition is obtained by laminating the like.

n型コンタクト層104の露出穴底面104aと、各半導体層の側壁面Cは、上部からn型コンタクト層104の途中まで至るエッチングによって露出した面である。 And exposure hole bottom 104a of the n-type contact layer 104, the side wall surface C of the respective semiconductor layers is a surface exposed by etching, from the top to the middle of the n-type contact layer 104.
各半導体層は、それぞれ複数の半導体層から形成しても良く、各半導体層の組成等の構成は、公知或いは任意のものを採用して良い。 Each semiconductor layer each may be formed of a plurality of semiconductor layers, the structure of such composition of each semiconductor layer, may be employed known or optional. 層構造は、簡略化されて示されており、図1の構造と同様に多数の機能層を有していても良い。 The layer structure is shown in a simplified, it may have a number of functional layers as well as the structure of FIG.
以下、本明細書では、この様な発光ダイオードの基本構造10の側壁面C上の略全面にわたって、保護膜131を設ける実施形態を例示する。 Hereinafter, in this specification, over substantially the entire surface of the side wall surface C of the basic structure 10 of such a light-emitting diode, it illustrates an embodiment of providing a protective film 131.

図3は、本実施例2の発光ダイオード200の断面図である。 Figure 3 is a cross-sectional view of a light emitting diode 200 of the second embodiment. この発光ダイオード200は、上記の基本構造10(図2)を備えたものであり、図3に示される断面は、図2でA方向視される断面と同様の位置の断面を表したものである。 The light emitting diode 200 is one having the above basic structure 10 (FIG. 2), the cross-section shown in FIG. 3 is a representation of the cross section of the same position as the cross section is A direction as viewed in FIG. 2 is there.
透光性薄膜p電極110(第2電極に相当)は、更に詳細には図示していないが、p型コンタクト層108に直接接合する膜厚約1.5nm のコバルト(Co)より成る第1層と、このコバルト膜(第1層)に接合する膜厚約6nm の金(Au)より成る第2層とで構成されている。 Translucent film p-electrode 110 (corresponding to the second electrode) is further not shown in detail, a first layer made of a film thickness of about 1.5nm cobalt (Co) to be joined directly to the p-type contact layer 108 When, and a cobalt film second layer formed of a film thickness of about 6nm gold (Au) joining the (first layer).
透光性薄膜p電極110の上には、厚膜p電極120(パッド電極)が形成されている。 On the transparent thin film p-electrode 110 is thick p electrode 120 (pad electrode) is formed. この厚膜p電極120は、更に詳細には図示していないが、膜厚約18nmのバナジウム(V) より成る第1層と、膜厚約1.5 μm の金(Au)より成る第2層と、膜厚約10nmのアルミニウム(Al)より成る第3層を透光性薄膜p電極110の上に、順次積層させることにより構成されている。 The thick-film p-electrode 120 is not shown in further detail, a first layer made of a film thickness of about 18nm of vanadium (V), a second layer consisting of a film thickness of about 1.5 [mu] m gold (Au) , a third layer made of a film thickness of about 10nm of aluminum (Al) on the transparent thin film p-electrode 110 is constituted by sequentially stacking.

多層構造のn電極140(第1電極に相当)は、n型コンタクト層104の露出穴底面104aの上に、蒸着によって、膜厚約18nmのバナジウム(V) より成る第1層141と膜厚約100nm のアルミニウム(Al)より成る第2層142を順次積層することにより構成されている。 n electrode 140 of the multi-layer structure (equivalent to the first electrode) is, on the exposed hole bottom 104a of the n-type contact layer 104, by vapor deposition, the first layer 141 and the film thickness made of a film thickness of about 18nm of vanadium (V) It is constituted by sequentially stacking a second layer 142 made of about 100nm of aluminum (Al). 第1層141にバナジウムを用いるのは、良好なオーミック性を確保するためである。 To use vanadium in the first layer 141, in order to ensure a good ohmic property.

第1の保護膜131は、酸化亜鉛又は酸化亜鉛を主成分とする上記した組成のうち任意の組成のものである。 The first protective film 131 is of any composition of the above-described composition whose main component is zinc oxide or zinc oxide. 第1の保護膜131はスパッタリング又は蒸着によって形成したものであり、n型コンタクト層104の露出穴底面104aを形成する際に、同時に露出した半導体層の側壁面Cの略全面にわたって成膜されている。 The first protective film 131 is obtained by forming by sputtering or vapor deposition, in forming the exposed hole bottom 104a of the n-type contact layer 104, it is deposited over substantially the entire side wall surface C of the semiconductor layer exposed at the same time there. 即ち、n電極140を囲う3方3面の側壁面Cの何れにも、第1の保護膜131が形成されている。 In other words, in any of the side wall surface C of the three-way three sides surrounding the n-electrode 140, a first protective film 131 is formed. 更に、第1の保護膜131の裾は、透光性薄膜p電極110上やn電極140上にまで及び、第1の保護膜131はこれらの電極に電気的に接続されている。 Additionally, the hem of the first protective film 131, and up on the transparent thin film p-electrode 110 on and the n-electrode 140, a first protective film 131 is electrically connected to these electrodes.

さらに、この第1の保護膜131の上に、銅(Cu)からなる金属層160と、酸化亜鉛からなる第2の保護膜132が順次蒸着によって積層されており、結果として、金属層160が保護膜の中に配置された構造になっている。 Furthermore, on the first protective film 131, a metal layer 160 made of copper (Cu), are laminated by sequentially depositing the second protective layer 132 made of zinc oxide, as a result, the metal layer 160 is and it has been arranged in a protective film. 第2の保護膜132も第1の保護膜131と同様にn電極140と透光性薄膜p電極110と電気的に接続されている。 The second protective film 132 are also similarly connected to the n-electrode 140 and the transparent thin film p-electrode 110 and electrically with the first protective film 131. 第1の保護膜131も第2の保護膜132とを合わせた総合の厚さは1 μm である。 The first protective film 131 thickness of Overall combined second protective film 132 is 1 [mu] m.

この構成では、第1の保護膜131、第2の保護膜132をサージ電流が流れるとき、内部の金属層160に誘導電流が流れ、この電流は渦電流損として消費される。 In this configuration, the first protective film 131, when the second protective film 132 a surge current flows, induction current flows through the inside of the metal layer 160, the current is consumed as eddy current loss. このため、エネルギー吸収能力が向上する。 For this reason, energy absorption capability can be improved. 本実施例においても、実施例1と同様に、第1の保護膜131、第2の保護膜132は発光ダイオード200に対して汚染などの保護機能を兼ねる膜であっても良いし、第2の保護膜132の上や透光性薄膜p電極110の上の略全体にさらに酸化珪素(SiO 2 ) などによる絶縁膜を通常の保護膜として形成しても良い。 In this embodiment, similarly to Embodiment 1, the first protective film 131, the second protective layer 132 may be a film serving as a protection, such as contamination to the light emitting diode 200, second Furthermore silicon oxide (SiO 2) such as by insulating film substantially the entire top or on the translucent film p electrode 110 of the protective film 132 may be formed as a normal protective film. 本実施例では、図2に示すように、第1の保護膜131と第2の保護膜132は露出しているn型コンタクト層104の周囲の領域に、n電極140を3方から取り囲むように形成されている。 In this embodiment, as shown in FIG. 2, the first protective film 131 and the second protective layer 132 in the region around the n-type contact layer 104 which is exposed, to surround the n-electrode 140 from three directions It is formed in. これは、本発明者らが、静電破壊がn電極140に近いこの周囲の各層において発生していることを発見したことに基づくものである。 This present inventors, is based on the electrostatic breakdown is found that has occurred in the periphery of each layer closer to the n-electrode 140. すなわち、この構成は、この静電破壊される部分において、保護膜131、132を形成することによって、効果的に素子の静電破壊が防止されることを狙ったものである。 That is, this configuration, in the portion that is the electrostatic breakdown, by forming a protective film 131 and 132, is aimed at the effective electrostatic breakdown of the device is prevented.

図4は、本実施例3の半導体発光素子300の断面図である。 Figure 4 is a cross-sectional view of a semiconductor light emitting device 300 of the third embodiment. この実施例は、図1に示す実施例1において、保護膜130の上に、アルミニウム(Al)から成るn電極の延長部143(第1電極に相当)が形成されている。 This embodiment is, in the first embodiment shown in FIG. 1, on the protective film 130, the extension 143 of the n electrode made of aluminum (Al) (corresponding to the first electrode) is formed. 透光性薄膜p電極110上の保護膜130の厚さは5 μm に形成されている。 The thickness of the protective layer 130 on the light-transmissive thin film p-electrode 110 is formed on 5 [mu] m. この構成によると、p型コンタクト層108の上部において、透光性薄膜p電極110とn電極の延長部143との間に保護膜130が存在することになり、流れる電流断面積を大きくすることができ、エネルギー吸収量を大きくすることができる。 According to this configuration, in the upper part of the p-type contact layer 108, results in the presence of protective layer 130 between the extensions 143 of the translucent film p electrode 110 and the n electrode, by increasing the current cross-sectional area which flows it can be can be, to increase the energy absorption amount. この結果、静電耐圧が向上する。 As a result, the electrostatic breakdown voltage is improved. この構成において、実施例2のように、保護膜、金属層、保護膜の積層構造を採用しても良い。 In this configuration, as in Example 2, the protective layer, a metal layer, may be employed a laminated structure of the protective film. 本実施例においても、実施例1と同様に、保護膜130は半導体発光素子300に対して汚染などの保護機能を兼ねる膜であっても良いし、n電極の延長部143の上面全体や透光性薄膜p電極110の上の略全体にまで、さらに酸化珪素(SiO 2 ) などによる絶縁膜を通常の保護膜として形成しても良い。 In this embodiment, in the same manner as in Example 1, the protective layer 130 may be a film serving as a protection, such as contamination to the semiconductor light emitting element 300, the entire upper surface of the extension portion 143 of the n electrode and magnetic until substantially the entire top of the light thin film p-electrode 110 may further form an insulating film by such as silicon oxide (SiO 2) as a normal protective film.

図5は、本実施例4の半導体発光素子400を示す断面図であり、図6はその平面図である。 Figure 5 is a sectional view showing a semiconductor light emitting device 400 of the present embodiment 4, FIG. 6 is a plan view thereof. 本実施例は、フリップチップ型の発光素子である。 This embodiment is a flip-chip type light-emitting element. 前実施例において対応する層には、同一番号が付されている。 The corresponding layers in the previous embodiment, the same numerals. サファイヤ基板101の上には窒化アルミニウム(AlN)から成る膜厚約200Åのバッファ層102が設けられ、その上にシリコン(Si)ドープのGaNから成る膜厚約4.0μmの高キャリア濃度n +層であるn型コンタクト層104(第1層に相当)が形成されている。 Buffer layer 102 having a thickness of about 200Å made of aluminum nitride (AlN) is provided on the sapphire substrate 101, a high carrier density n + layer of a thickness of about 4.0μm of GaN of silicon (Si) doped thereon n-type contact layer 104 (corresponding to the first layer) is formed is. そして、層104の上にGaNとGa 0.8 In 0.2 Nからなる多重量子井戸構造(MQW)の発光層106が形成されている。 Then, the light emitting layer 106 of multiple quantum well (MQW) structure consisting of GaN and Ga 0.8 In 0.2 N over the layer 104 is formed. 発光層106の上にはマグネシウム(Mg)ドープのAl 0.15 Ga 0.85 Nから成る膜厚約600Åのp型層107が形成されている。 P-type layer 107 having a thickness of about 600Å consisting Al 0.15 Ga 0.85 N of magnesium (Mg) doped on the light-emitting layer 106 is formed. さらに、p型層107の上にはマグネシウム(Mg)ドープのGaNから成る膜厚約1500Åのp型コンタクト層108(第2層に相当)が形成されている。 Further, p-type contact layer 108 having a thickness of about 1500Å of GaN of magnesium (Mg) doped on the p-type layer 107 (corresponding to the second layer) is formed.

また、p型コンタクト層108の上には金属蒸着による多重厚膜電極であるp電極150(第2電極に相当)が形成され、n型コンタクト層104上にはn電極140(第1電極に相当)が形成されている。 Further, p-type on of the contact layer 108 is p-electrode 150 is a multi-heavy film electrode (corresponding to the second electrode) is formed by metal deposition, the n electrode 140 (first electrode on the n-type contact layer 104 equivalent) is formed. p電極150は、p型コンタクト層108に接合する第1金属層151、第1金属層151の上部に形成される第2金属層152、更に第2金属層152の上部に形成される第3金属層153の3層構造である。 p electrode 150, first metal layer 151 joined to the p-type contact layer 108, second metal layer 152 is formed on the first metal layer 151, the third is further formed on the second metal layer 152 a three-layer structure of a metal layer 153.

第1金属層151は、p型コンタクト層108に接合する膜厚約0.3μmのロジウム(Rh)又は白金(Pt)より成る金属層である。 The first metal layer 151 is a metal layer made of a film thickness of about 0.3μm of rhodium (Rh) or platinum (Pt) to be joined to the p-type contact layer 108. また、第2金属層152は、膜厚約1.2μmの金(Au)より成る金属層である。 The second metal layer 152 is a metal layer made of a film thickness of about 1.2μm of gold (Au). また、第3金属層153は、膜厚約30Åのチタン(Ti)より成る金属層である。 The third metal layer 153 is a metal layer made of titanium having a thickness of about 30 Å (Ti).

2層構造のn電極140は、膜厚約175Åのバナジウム(V)層141と、膜厚約1.8μmのアルミニウム(Al)層142とをn型コンタクト層104の一部露出された部分の上から順次積層させることにより構成されている。 n electrode 140 of the two-layer structure, a thickness of about 175Å vanadium (V) layer 141, over a thickness of about 1.8μm aluminum (Al) layer 142 of the portion exposed portion of the n-type contact layer 104 and it is configured by sequentially laminating from.

このように形成されたp電極150の上面の可なりの部分に、酸化亜鉛を主成分とする組成物から成る保護膜133が3μmの厚さに形成されている。 The variable Nari portion of the upper surface of the thus formed p-electrode 150, a protective film 133 made of compositions containing zinc oxide as a main component is formed to a thickness of 3 [mu] m. そして、その保護膜133の上にアルミニウムから成るn電極の延長部143が形成されており、その延長部143は、p電極150の上面において、保護膜133を介してp電極150と対向している。 Then, the are on the protective film 133 is extended portion 143 of the n electrode made of aluminum is formed, and its extension 143, the upper surface of the p-electrode 150, to face the p-electrode 150 through the protective film 133 there. p電極150の露出部と、n電極140の露出部がバンプと接続される。 The exposed portion of the p-electrode 150, the exposed portion of the n-electrode 140 is connected to the bumps. このように、フリップチップ型の発光素子では、p電極150上に比較的大面積の保護膜133を形成することができるので、エネルギー吸収量を増大させて、静電耐圧を向上させることができる。 Thus, in the flip-chip type light-emitting element, it is possible to form the protective film 133 of a relatively large area on the p-electrode 150, to increase the energy absorption amount, it is possible to improve the electrostatic withstand voltage . また、保護膜133の厚さを変化させたり、保護膜133の成分を調整することにより、保護膜133の通電開始電圧(しきい値電圧)を制御することが可能となる。 Also, or by changing the thickness of the protective film 133, by adjusting the components of the protective layer 133, it is possible to control the energization start voltage of the protective film 133 (the threshold voltage).

本実施例において、図1の実施例1のように、延長部143を設けずに、p電極150とn電極140とを接続するように保護膜133を構成しても良い。 In the present embodiment, as in the first embodiment of FIG. 1, without providing the extension portion 143 may be configured a protective film 133 so as to connect the p-electrode 150 and n-electrode 140. 図3の実施例2のように保護膜を複数の層として、間に金属層を介在させても良く、すなわち、図5の例において、保護膜133の中に金属層を形成しても良い。 As multiple layers of protective film as in Example 2 of FIG. 3 may be interposed metal layers between, i.e., in the example of FIG. 5, may be formed a metal layer in the protective film 133 . さらに、実施例1と同様に、保護膜133は半導体発光素子400に対して汚染などの保護機能を兼ねる膜であっても良いし、n電極の延長部143の上面全体やp電極150の上の略全体にまで、さらに酸化珪素(SiO 2 ) などによる絶縁膜を通常の保護膜として形成しても良い。 In the same manner as in Example 1, the protective film 133 is a film serving as a protection, such as pollution may be the semiconductor light emitting element 400, on the entire upper surface and the p-electrode 150 of the extension 143 of the n electrode up substantially entirely, it may be further formed silicon oxide (SiO 2) such as an insulating film as a conventional protecting layer.

図7は、本実施例5の発光ダイオード500の断面図である。 Figure 7 is a cross-sectional view of a light emitting diode 500 of the fifth embodiment. この実施例は、図1に示す実施例1において、保護膜130の上に、アルミニウム(Al)から成る透光性薄膜p電極110に電気的に接続した透光性薄膜p電極の延長部115(第2電極に相当)が形成されている。 This embodiment is, in the first embodiment shown in FIG. 1, the protective film on the 130, the aluminum light-transmissive thin film is electrically connected to the light-transmissive thin film p-electrode 110 made of (Al) p extension electrode 115 (corresponding to the second electrode) is formed. ただし、保護膜130はn電極140の上に可なりの面積において張り出している。 However, the protective layer 130 protrudes in the area of ​​Nari variable on the n electrode 140. そして、この延長部115の上に酸化珪素(SiO 2 ) などによる絶縁膜170が形成されている。 Then, the insulating film 170 due to silicon oxide (SiO 2) on the extension portion 115 is formed. この構成によると、n電極140の上では、n電極140と透光性薄膜p電極の延長部115との間に保護膜130が存在することになり、流れる電流断面積を大きくすることができ、エネルギー吸収量を大きくすることができる。 According to this configuration, on the n electrode 140 is made to the presence of the protective layer 130 between the extensions 115 of the n-electrode 140 and the transparent thin film p-electrode, it is possible to increase the current cross-sectional area which flows , it is possible to increase the energy absorption amount. この結果、静電耐圧が向上する。 As a result, the electrostatic breakdown voltage is improved. この構成において、実施例2のように、保護膜、金属層、保護膜の積層構造を採用しても良い。 In this configuration, as in Example 2, the protective layer, a metal layer, may be employed a laminated structure of the protective film. 本実施例においても、実施例1と同様に、保護膜130は半導体発光素子500に対して汚染などの保護機能を兼ねる膜であっても良いし、絶縁膜170は透光性薄膜p電極の延長部115の上面全体だけでなく、透光性薄膜p電極110の上の略全体にまで形成されていても良い。 In this embodiment, in the same manner as in Example 1, the protective layer 130 may be a film serving as a protection, such as contamination to the semiconductor light emitting element 500, the insulating layer 170 of the light-transmitting thin film p electrode not only the entire upper surface of the extension portion 115 may be formed to substantially the entire top of the light transmitting thin film p-electrode 110. この構造は、ワイヤボンディング型とフリップチップ型の発光素子の両者においても適用できる。 This structure can be applied in both the wire-bonding type and flip-chip type light-emitting element.

図8は、本実施例6の発光ダイオード600の断面図である。 Figure 8 is a cross-sectional view of a light emitting diode 600 of the sixth embodiment. この実施例は、ドーパントを添加したシリコン基板などの導電性基板190を用いて半導体素子の対向する2面に2つの電極を形成した半導体発光素子の例である。 This embodiment is an example of a semiconductor light-emitting element formed with two electrodes on opposing two surfaces of the semiconductor device by using a conductive substrate 190 such as a silicon substrate with added dopants. この発光素子の場合には、上記実施例と同様に基板の主面に平行な面から光を取り出す面発光型と、その主面に垂直な面から光を取り出す端面発光型の両者に適用可能である。 In the case of this light emitting device, can be applied from the above examples and parallel to the main surface of the substrate similar to the surface-emitting type in which light is taken out, to both of edge-emitting light is taken out from a plane perpendicular to the main surface it is. n電極145は導電性基板190の裏面全体に形成されている。 n electrode 145 is formed on the entire back surface of the conductive substrate 190. その他の層構成は、図5に示す実施例と同様である。 Other layer structure is similar to the embodiment shown in FIG. 保護膜134は、p電極150のバンプ接続又はワイヤボンディング領域を除く略全面と、素子の側壁と導電性基板190の裏面の一部にまで形成されている。 Protective film 134, substantially the entire surface except for the bump connection or wire bonding region of the p-electrode 150 is formed up to a part of the back surface of the side wall and the conductive substrate 190 of the element. そして、n電極145の延長部146がその保護膜134の全上面に形成されている。 Then, the extension 146 of the n electrode 145 is formed on the entire upper surface of the protective film 134.

この構造を採用することにより、p電極150とn電極の延長部146とが、その間に保護膜134を介在させて対向することになる。 By adopting this structure, the extension portion 146 of the p-electrode 150 and the n electrode, so that opposing by interposing the protective film 134 therebetween. この結果、保護膜134を流れる電流の断面積が大きくなり、サージエネルギーの吸収量が多くなり、静電耐圧が向上する。 As a result, the cross-sectional area of ​​the current flowing through the protective film 134 is increased, the amount of absorption of surge energy is increased, the electrostatic breakdown voltage is improved. この実施例においても、実施例2のように、保護膜、金属層、保護膜の積層構造を採用しても良い。 Also in this embodiment, as in Embodiment 2, the protective layer, a metal layer, may be employed a laminated structure of the protective film. 本実施例においても、実施例1と同様に、保護膜134は半導体発光素子600に対して汚染などの保護機能を兼ねる膜であっても良いし、さらに、酸化珪素(SiO 2 ) 等の絶縁膜をn電極の延長部146の上面全体に形成しても良い。 In this embodiment, in the same manner as in Example 1, the protective film 134 may be a film serving as a protection, such as contamination to the semiconductor light emitting device 600, further, insulating such as silicon oxide (SiO 2) film may be formed on the entire upper surface of the extension portion 146 of the n electrode.

上記したように、本件発明を用いることにより、素子チップのままで(外部にサージ吸収素子などを特別に付加することなく)静電耐圧を飛躍的に向上させることができる。 As described above, by using the present invention, it is possible to remarkably improve the left in (without specially adding such surge absorber outside) the electrostatic breakdown voltage of the device chip. また、ウエハやチップ構造において、既に、静電耐圧の保護が達成される結果、製造工程において静電耐圧に対する対策を講じる必要がなくなり、製造効率も向上するものである。 Further, the wafer or chip structure already results protect electrostatic breakdown voltage is achieved, measures it is unnecessary for the electrostatic withstand voltage in the manufacturing process, but also to improve manufacturing efficiency. 本件発明ば、III-V族窒化物化合物半導体を用いた半導体素子の静電耐圧を向上させることができ、極めて有効な技術である。 In the present invention, it is possible to improve the electrostatic breakdown voltage of the semiconductor device using the group III-V nitride compound semiconductor is a very effective technique.

本発明は、発光ダイオードの他にも、半導体レーザ等の半導体発光素子にも応用することができる。 The present invention is applicable to various light-emitting diodes, it can also be applied to the semiconductor light emitting device such as a semiconductor laser. その他、受光素子、太陽電池、トランジスタなどの電子デバイスにも応用することができる。 Other light-receiving element, a solar cell, in electronic devices such as transistors can be applied. 本発明を用いれば、静電耐圧に弱点を有するIII-V族窒化物化合物半導体を用いた半導体素子の静電耐圧を向上させることができる。 With the present invention, it is possible to improve the electrostatic breakdown voltage of the semiconductor device using the group III-V nitride compound semiconductor having a weakness for electrostatic breakdown voltage.

本発明の実施例1に係る半導体発光素子の断面図。 Cross-sectional view of a semiconductor light-emitting device according to Example 1 of the present invention. 発光素子の基本構造を例示した平面図。 Illustrated plan view of the basic structure of a light-emitting element. 発光素子の基本構造のA方向視の断面図。 Sectional view of the A direction view of the basic structure of a light-emitting element. 本発明の実施例2に係る発光ダイオードの断面図。 Cross-sectional view of a light emitting diode according to a second embodiment of the present invention. 本発明の実施例3に係る半導体発光素子の断面図。 Cross-sectional view of a semiconductor light-emitting device according to Example 3 of the present invention. 本発明の実施例4に係る半導体発光素子の断面図。 Cross-sectional view of a semiconductor light-emitting device according to Example 4 of the present invention. 本発明の実施例4に係る半導体発光素子の平面図。 Plan view of a semiconductor light-emitting device according to Example 4 of the present invention. 本発明の実施例5に係る発光ダイオードの断面図。 Cross-sectional view of a light emitting diode according to a fifth embodiment of the present invention. 本発明の実施例6に係る発光ダイオードの断面図。 Cross-sectional view of a light emitting diode according to Embodiment 6 of the present invention. 保護膜の非線形抵抗特性を示した特性図。 Characteristic diagram showing the nonlinear resistance characteristics of the protective film.

符号の説明 DESCRIPTION OF SYMBOLS

100…半導体発光素子 101…サファイア基板 102…バッファ層 104…n型コンタクト層(第1層) 100 ... semiconductor light-emitting element 101 ... sapphire substrate 102 ... buffer layer 104 ... n-type contact layer (first layer)
105…n型半導体層 106…発光層 107…p型層 108…p型コンタクト層 110…透光性薄膜p電極(第2電極) 105 ... n-type semiconductor layer 106 ... light-emitting layer 107 ... p-type layer 108 ... p-type contact layer 110 ... translucent thin p-electrode (second electrode)
115…延長部(透光性薄膜p電極の延長部) 115 ... extension (extension of the light transmitting thin film p-electrode)
130,133,134…保護膜 131…第1の保護膜 132…第2の保護膜 140…n電極(第1電極) 130,133,134 ... protective film 131 ... first protective film 132 ... second protective film 140 ... n electrode (first electrode)
143…延長部(n電極の延長部) 143 ... extension (extension of the n-electrode)
160…金属層 170…絶縁膜 160 ... metal layer 170: insulating film

Claims (9)

  1. III −V族窒化物半導体を各層の材料として用い、少なくとも、第1電極と、その第1電極が接続される第1導電型の第1層と、第2電極と、その第2電極が接続される第2導電型の第2層とを有する半導体素子において、 With III -V nitride semiconductor as a material of each layer, at least a first electrode, a first layer of a first conductivity type a first electrode is connected, and a second electrode, its second electrode connected a semiconductor device having a second conductivity type second layer being,
    前記第1電極と前記第2電極とを接続する、酸化亜鉛又は酸化亜鉛を含む材料から構成され、しきい値電圧以上の電圧に対して抵抗率が急減してエネルギーを吸収する非線形抵抗特性を有する保護膜を設けたことを特徴とするIII −V族窒化物半導体素子。 Connecting the first electrode and the second electrode is composed of a material containing zinc oxide or zinc oxide, a non-linear resistance property of absorbing energy resistivity against voltage higher than the threshold voltage is rapidly decreased III -V nitride semiconductor device characterized in that a protective film having.
  2. 前記第1電極は第1層の露出領域に形成され、前記保護膜は、前記第2層の上に形成された前記第2電極と前記第1電極とを接続するように各層の側壁に沿って形成されていることを特徴とする請求項1に記載のIII −V族窒化物半導体素子。 The first electrode is formed on the exposed region of the first layer, wherein the protective film, along the sidewalls of each layer so as to connect the first electrode and the second electrode formed on the second layer III -V nitride semiconductor device according to claim 1, characterized in that it is formed Te.
  3. 前記保護膜中に、前記保護膜を電流が流れる際に渦電流損として消費される誘導電流が生じる金属層が形成されていることを特徴とする請求項2に記載のIII −V族窒化物半導体素子。 Wherein in the protective film, III -V nitride according to claim 2, characterized in that the metal layer induced current is consumed as eddy current loss as it flows through the protective layer current occurs is formed semiconductor element.
  4. 前記第1電極は第1層の露出領域に形成され、前記保護膜は少なくとも前記第1電極上に形成され、前記第2電極は前記第2層の上に形成されると共に、前記保護膜を介して前記第1電極と対向する位置まで延長して形成されていることを特徴とする請求項1に記載のIII −V族窒化物半導体素子。 The first electrode is formed on the exposed region of the first layer, wherein the protective layer is formed on at least the first electrode, the second electrode is formed on the second layer, the protective layer III -V nitride semiconductor device according to claim 1, characterized in that it is formed to extend to a position opposed to the first electrode through.
  5. 前記第2電極は前記第2層の平面上に形成され、前記保護膜は少なくとも前記第2電極の一部に形成され、前記第1電極は前記第1層の上に形成されると共に、前記保護膜を介して前記第2電極と対向する位置まで延長して形成されていることを特徴とする請求項1に記載のIII −V族窒化物半導体素子。 The second electrode is formed on a plane of the second layer, wherein the protective layer is formed on at least a portion of the second electrode, together with the first electrode is formed on the first layer, wherein III -V nitride semiconductor device according to claim 1, characterized in that it is formed to extend to a position opposed to the second electrode through the protective film.
  6. 前記保護膜は、前記各層の側壁にも形成されており、前記第2電極は前記第1電極と対向する位置までその保護膜上に延長して形成されていることを特徴とする請求項4に記載のIII −V族窒化物半導体素子。 The protective layer, according to claim 4 has also formed in the sidewall of the layers, the second electrode, characterized in that it is formed to extend over the protective film to a position opposed to the first electrode III -V nitride semiconductor device according to.
  7. 前記保護膜は、前記各層の側壁にも形成されており、前記第1電極は前記第2電極と対向する位置までその保護膜上に延長して形成されていることを特徴とする請求項5に記載のIII −V族窒化物半導体素子。 The protective layer, wherein are also formed on the side wall of each layer, according to claim wherein the first electrode is characterized in that it is formed to extend to the protective film to a position facing the second electrode 5 III -V nitride semiconductor device according to.
  8. 前記1層の前記露出部は、前記第1層の平面上の一部上の各層が除去されて形成される部分であることを特徴とする請求項2乃至請求項7の何れか1項に記載のIII −V族窒化物半導体素子。 The exposed portion of the one layer, in any one of claims 2 to 7, characterized in that each layer of the part of the plane of the first layer is a portion which is formed by removing III -V nitride semiconductor device according.
  9. 前記第1電極と前記第2電極とは、前記半導体素子の異なる面上に前記各層を挟むように対向して形成されていることを特徴とする請求項1乃至請求項7の何れか1項に記載のIII −V族窒化物半導体素子。 Wherein the first electrode and the second electrode, any one of claims 1 to 7, characterized in that opposite to and is formed so as to sandwich the layers on different surfaces of the semiconductor element III -V nitride semiconductor device according to.
JP2003370501A 2003-10-30 2003-10-30 Iii-v nitride semiconductor device Active JP4273928B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003370501A JP4273928B2 (en) 2003-10-30 2003-10-30 Iii-v nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003370501A JP4273928B2 (en) 2003-10-30 2003-10-30 Iii-v nitride semiconductor device

Publications (2)

Publication Number Publication Date
JP2005136177A true JP2005136177A (en) 2005-05-26
JP4273928B2 true JP4273928B2 (en) 2009-06-03

Family

ID=34647499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003370501A Active JP4273928B2 (en) 2003-10-30 2003-10-30 Iii-v nitride semiconductor device

Country Status (1)

Country Link
JP (1) JP4273928B2 (en)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006001462A1 (en) * 2004-06-24 2006-01-05 Showa Denko K.K. Reflective positive electrode and gallium nitride-based compound semiconductor light-emitting device using the same
WO2006035664A1 (en) * 2004-09-27 2006-04-06 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element, manufacturing method and mounting method of the same and light emitting device
JP4581848B2 (en) * 2005-05-31 2010-11-17 セイコーエプソン株式会社 Light element
KR100655162B1 (en) 2005-06-24 2006-12-01 (주)더리즈 Fabrication method of passivation layer for light emitting devices
EP1750309A3 (en) * 2005-08-03 2009-07-29 Samsung Electro-mechanics Co., Ltd Light emitting device having protection element
KR100778820B1 (en) * 2006-04-25 2007-11-22 서울옵토디바이스주식회사 METHOD FOR FORMING METAL ELECTRODE AND MANUFACTURING SEMICONDUCTOR LIGHT EMITTING ELEMENT AND GaN COMPOUND SEMICONDUCTOR LIGHT EMITTING ELEMENT
JP2007317686A (en) 2006-05-23 2007-12-06 Seiko Epson Corp Light element chip, and optical module and manufacturing method thereof
KR101273177B1 (en) * 2006-10-19 2013-06-14 엘지이노텍 주식회사 The semiconductor light emitting device and a method of manufacturing the same
KR101239857B1 (en) 2007-03-07 2013-03-06 서울옵토디바이스주식회사 Semiconductor light emitting device and method for manufacturing thereof
DE102007019776A1 (en) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelectronic component and method for making a plurality of optoelectronic components
US7759670B2 (en) * 2007-06-12 2010-07-20 SemiLEDs Optoelectronics Co., Ltd. Vertical LED with current guiding structure
JP5195452B2 (en) * 2009-01-22 2013-05-08 ソニー株式会社 The light-emitting element
KR101654340B1 (en) 2009-12-28 2016-09-06 서울바이오시스 주식회사 A light emitting diode
KR101039937B1 (en) * 2010-04-28 2011-06-09 엘지이노텍 주식회사 Light emitting device, method for fabricating the same, light emitting device package and lighting system
US9171883B2 (en) 2010-08-30 2015-10-27 Epistar Corporation Light emitting device
JP5617670B2 (en) * 2011-02-03 2014-11-05 サンケン電気株式会社 The light-emitting element
KR101856213B1 (en) * 2011-06-24 2018-05-09 엘지이노텍 주식회사 Light emitting device and method for fabricating the same
US20140225062A1 (en) * 2011-10-05 2014-08-14 Sharp Kabushiki Kaisha Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor light emitting element
JP5832956B2 (en) 2012-05-25 2015-12-16 株式会社東芝 Semiconductor light-emitting device
DE102013112881A1 (en) 2013-11-21 2015-05-21 Osram Opto Semiconductors Gmbh The optoelectronic semiconductor chip
KR20170046369A (en) * 2015-10-21 2017-05-02 엘지이노텍 주식회사 Light emitting device

Also Published As

Publication number Publication date Type
JP2005136177A (en) 2005-05-26 application

Similar Documents

Publication Publication Date Title
US6514782B1 (en) Method of making a III-nitride light-emitting device with increased light generating capability
US5990500A (en) Nitride compound semiconductor light emitting element and its manufacturing method
US7291865B2 (en) Light-emitting semiconductor device
US20050199888A1 (en) Top-emitting nitride-based light-emitting device and method of manufacturing the same
US20050269588A1 (en) Flip chip type nitride semiconductor light-emitting diode
US20100136721A1 (en) Nitride-based white light emitting device and manufacturing method thereof
US20060157718A1 (en) Gallium nitride-based light emitting device having ESD protection capacity and method for manufacturing the same
US20050110037A1 (en) Light-emitting semiconductor device and method of fabrication
US20050168899A1 (en) Light-emitting semiconductor device with a built-in overvoltage protector
US20020179914A1 (en) Group III-V element-based LED having flip-chip structure and ESD protection capacity
US20120235204A1 (en) Semiconductor light emitting element, light emitting device using semiconductor light emitting element, and electronic apparatus
US20120199861A1 (en) Semiconductor light emitting element
US7183586B2 (en) Semiconductor element and manufacturing method for the same
US20050017253A1 (en) Nitride-based compound semiconductor light-emitting device and method of fabricating the same
US20040026702A1 (en) Semiconductor device
US20060056123A1 (en) Light-emitting semiconductor device having an overvoltage protector, and method of fabrication
JP2009164423A (en) Light-emitting element
JP2000036619A (en) Iii nitride compound semiconductor light emitting element
JPH11251684A (en) Nitride semiconductor element
US20090008668A1 (en) Semiconductor Light Emitting Device and Method for Fabricating the Same
JP2006156590A (en) Light emitting diode
US20080142821A1 (en) Semiconductor light emitting device
JP2006100500A (en) Semiconductor light emitting device and its manufacturing method
JP2008300719A (en) Semiconductor light emitting element and manufacturing method thereof
US7646036B2 (en) Electrode and Group III nitride-based compound semiconductor light-emitting device having the electrode

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090210

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090223

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140313

Year of fee payment: 5