JP4273026B2 - 表示装置、表示装置の駆動方法、電子放出素子、電子放出素子の駆動方法、電子放出素子の駆動装置、電子放出装置、電子放出装置の駆動方法 - Google Patents

表示装置、表示装置の駆動方法、電子放出素子、電子放出素子の駆動方法、電子放出素子の駆動装置、電子放出装置、電子放出装置の駆動方法 Download PDF

Info

Publication number
JP4273026B2
JP4273026B2 JP2004070859A JP2004070859A JP4273026B2 JP 4273026 B2 JP4273026 B2 JP 4273026B2 JP 2004070859 A JP2004070859 A JP 2004070859A JP 2004070859 A JP2004070859 A JP 2004070859A JP 4273026 B2 JP4273026 B2 JP 4273026B2
Authority
JP
Japan
Prior art keywords
electron
period
voltage
emitting devices
emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004070859A
Other languages
English (en)
Other versions
JP2005196098A (ja
Inventor
幸久 武内
七瀧　　努
大和田　　巌
隆嘉 赤尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/730,754 external-priority patent/US7176609B2/en
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2004070859A priority Critical patent/JP4273026B2/ja
Priority to US10/808,258 priority patent/US7379037B2/en
Priority to EP04251718A priority patent/EP1463022A3/en
Publication of JP2005196098A publication Critical patent/JP2005196098A/ja
Application granted granted Critical
Publication of JP4273026B2 publication Critical patent/JP4273026B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/06—Passive matrix structure, i.e. with direct application of both column and row voltages to the light emitting or modulating elements, other than LCD or OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Cold Cathode And The Manufacture (AREA)

Description

本発明は、複数の画素に応じて配列された複数の電子放出素子に対してそれぞれ画素信号を供給することで画像表示を行う表示装置及びその駆動方法、並びに電子放出素子、電子放出素子の駆動方法、電子放出素子の駆動装置、電子放出装置、電子放出装置の駆動方法に関する。
近時、電子放出素子は、カソード電極及びアノード電極を有し、フィールドエミッションディスプレイ（ＦＥＤ）やバックライトのような種々のアプリケーションに適用されている。ＦＥＤに適用する場合、複数の電子放出素子を二次元的に配列し、これら電子放出素子に対する複数の蛍光体を、所定の間隔をもってそれぞれ配置するようにしている。
この電子放出素子の従来例としては、例えば特許文献１〜５がある。また、エミッタとなる物質を誘電体で構成し、該誘電体からの電子放出に関して、以下の非特許文献１〜３にて諸説が述べられている。
特開平１−３１１５３３号公報 特開平７−１４７１３１号公報 特開２０００−２８５８０１号公報 特公昭４６−２０９４４号公報 特公昭４４−２６１２５号公報 安岡、石井著「強誘電体陰極を用いたパルス電子源」応用物理第６８巻第５号、ｐ．５４６〜５５０（１９９９） V.F.Puchkarev, G.A.Mesyats, On the mechanism of emission from the ferroelectric ceramic cathode, J.Appl.Phys., vol. 78, No. 9, 1 November, 1995, p. 5633-5637 H.Riege, Electron emission from ferroelectrics - a review, Nucl. Instr. and Meth. A340, p. 80-89（1994）
ところで、電子放出素子にて構成された画素を用いて表示装置を構成する場合、多数の画素をマトリックス状に配列し、パッシブマトリックス駆動方式や、アクティブマトリックス駆動方式等で駆動表示することが考えられる。
そして、このような場合に、画素を発光させるには、電子放出素子に高電圧を印加する必要がある。そのことから、画素への走査時に発光を行わせる場合、１つの画像を表示させる期間（例えば１フレーム）にわたって高電圧を印加する必要があり、消費電力が大きくなるという問題がある。また、各電子放出素子を選択する回路並びに選択された電子放出素子に画素信号を供給する回路もそれぞれ高電圧に対応した回路にする必要がある。
また、非選択行の画素が、選択行の画素に供給される信号の影響を受けることが多く、これは、消費電力が増大につながる。また、各画素でのメモリ効果（電子放出素子での電荷の蓄積）がないことから、高輝度、高コントラスト化に不利になる。
本発明はこのような課題を考慮してなされたものであり、低消費電力を図ることができ、しかも、低電圧駆動が可能な表示装置及びその駆動方法を提供することを目的とする。
また、本発明の他の目的は、上述の事項に加えて、非選択状態の画素が、選択状態の画素への信号によって影響を受けることなく、各画素でのメモリ効果を実現でき、高輝度、高コントラスト化を図ることができる表示装置及びその駆動方法を提供することにある。
また、本発明の他の目的は、電子放出素子を駆動するための回路系の低電圧駆動を図ることができ、しかも、消費電力の低減化を図ることができる電子放出素子、電子放出素子の駆動装置及び電子放出素子の駆動方法を提供することにある。
また、本発明の他の目的は、各電子放出素子に電圧（蓄積電圧や放出電圧）を印加するための回路の低電圧駆動を図ることができ、しかも、消費電力の低減化を図ることができる電子放出装置及びその駆動方法を提供することにある。
本発明に係る表示装置は、複数の画素に応じて配列された複数の電子放出素子を有し、各電子放出素子からの電子放出によって画像表示を行う表示装置において、前記電子放出素子は、誘電体で構成されたエミッタとなる物質と、電子放出のための駆動電圧が印加される第１の電極及び第２の電極とを有し、前記第１の電極は、前記エミッタとなる物質の第１の面に形成され、前記第２の電極は、前記エミッタとなる物質の第２の面に形成され、少なくとも前記第１の電極は、前記エミッタとなる物質が露出される複数の貫通部を有し、前記第１の電極のうち、前記貫通部の周部における前記エミッタとなる物質と対向する面が、前記エミッタとなる物質から離間して構成され、第１の期間に、全ての前記電子放出素子のうち、発光対象の画素に対応した複数の電子放出素子にそれぞれ対応する画素の輝度レベルに応じた電子を蓄積し、前記第１の期間後の第２の期間に、全ての前記電子放出素子に対して電子放出に必要な電圧を印加して、発光対象の画素に対応した複数の電子放出素子から電子を放出させて、前記発光対象の画素を発光させることを特徴とする。
また、本発明に係る表示装置の駆動方法は、複数の画素に応じて配列された複数の電子放出素子を有し、各電子放出素子からの電子放出によって画像表示を行う表示装置の駆動方法において、前記電子放出素子は、誘電体で構成されたエミッタとなる物質と、電子放出のための駆動電圧が印加される第１の電極及び第２の電極とを有し、前記第１の電極は、前記エミッタとなる物質の第１の面に形成され、前記第２の電極は、前記エミッタとなる物質の第２の面に形成され、少なくとも前記第１の電極は、前記エミッタとなる物質が露出される複数の貫通部を有し、前記第１の電極のうち、前記貫通部の周部における前記エミッタとなる物質と対向する面が、前記エミッタとなる物質から離間して構成され、第１の期間に、全ての前記電子放出素子のうち、発光対象の画素に対応した複数の電子放出素子にそれぞれ対応する画素の輝度レベルに応じた電子を蓄積させるステップと、前記第１の期間後の第２の期間に、全ての前記電子放出素子に対して電子放出に必要な電圧を印加して、発光対象の画素に対応した複数の電子放出素子から電子を放出させて、前記発光対象の画素を発光させるステップとを有することを特徴とする。
なお、１画素当たり１つの電子放出素子を割り当ててもよいし、１画素当たり複数の電子放出素子を割り当てるようにしてもよい。
通常、電子放出素子で画素を構成した場合、画素を発光させるには、電子放出素子に高電圧を印加する必要がある。そのことから、画素への走査時に発光を行わせる場合、１つの画像を表示させる期間（例えば１フレーム）にわたって高電圧を印加する必要があり、消費電力が大きくなるという問題がある。また、各容量性素子を選択し、画素信号を供給する回路も高電圧に対応した回路にする必要がある。
しかし、この発明では、全ての電子放出素子に電子を蓄積した後に、全ての電子放出素子に放出電圧を印加して、発光対象の電子放出素子に対応する画素を発光させるというものである。
しかも、電子放出素子に電子を蓄積する期間（第１の期間）と、発光対象の画素に対応する電子放出素子から電子放出させる期間（第２の期間）とを分離したため、各電子放出素子にそれぞれ輝度レベルに応じた電圧（蓄積電圧や放出電圧）を印加するための回路の低電圧駆動を図ることができる。
以下、本発明に係る表示装置を実現させるための具体的な駆動方法について説明する。
先ず、第１の駆動方法は、１枚の画像の表示期間を１フレームとしたとき、該１フレーム内に１つの前記第１の期間と、１つの前記第２の期間が含まれている場合に、前記第１の期間に、全ての前記電子放出素子を走査して、発光対象の画素に対応した複数の電子放出素子にそれぞれ対応する画素の輝度レベルに応じた蓄積電圧を印加することにより、前記発光対象の画素に対応した複数の電子放出素子にそれぞれ対応する画素の輝度レベルに応じた量の電子を蓄積させ、前記第１の期間後の第２の期間に、全ての電子放出素子に一定の放出電圧を印加して、前記発光対象の画素に対応した前記複数の電子放出素子からそれぞれ対応する画素の輝度レベルに応じた量の電子を放出させて、前記発光対象の画素を発光させるというものである。
第２の駆動方法は、１枚の画像の表示期間を１フレームとし、該１フレームを複数に分割し、これら複数の分割期間の輝度レベルがそれぞれ異なる場合における１つの前記分割期間を１つのサブフィールドとしたとき、該１つのサブフィールド内に１つの前記第１の期間と、１つの前記第２の期間が含まれている場合に、前記第１の期間に、全ての前記電子放出素子を走査して、発光対象の前記電子放出素子に一定の蓄積電圧を印加することにより、前記発光対象の前記電子放出素子に一定量の電子を蓄積させ、前記第１の期間後の第２の期間に、全ての前記電子放出素子に対してそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた放出電圧を印加して、前記発光対象の画素に対応した前記複数の電子放出素子からそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた量の電子を放出させて、前記発光対象の画素を発光させるというものである。
第３の駆動方法は、１枚の画像の表示期間を１フレームとし、該１フレームを複数に分割し、これら複数の分割期間の輝度レベルがそれぞれ異なる場合における１つの前記分割期間を１つのサブフィールドとしたとき、該１つのサブフィールド内に１つの前記第１の期間と、１つの前記第２の期間が含まれている場合に、前記第１の期間に、全ての前記電子放出素子を走査して、発光対象の前記電子放出素子に対してそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた蓄積電圧を印加することにより、前記発光対象の前記電子放出素子にそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた量の電子を蓄積させ、前記第１の期間後の第２の期間に、全ての前記電子放出素子に対して一定の放出電圧を印加して、前記発光対象の画素に対応した前記複数の電子放出素子からそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた量の電子を放出させて、前記発光対象の画素を発光させるというものである。
第４の駆動方法は、１枚の画像の表示期間を１フレームとし、該１フレームを複数に分割し、これら複数の分割期間の輝度レベルがそれぞれ同じ場合における１つの前記分割期間を１つのリニアサブフィールドとしたとき、該１つのリニアサブフィールド内に１つの前記第１の期間と、１つの前記第２の期間が含まれている場合に、前記第１の期間に、全ての前記電子放出素子を走査して、当該リニアサブフィールドにおいて発光対象の前記電子放出素子に対してそれぞれ一定の蓄積電圧を印加することにより、当該リニアサブフィールドにおいて発光対象の前記電子放出素子にそれぞれ一定量の電子を蓄積させ、前記第１の期間後の第２の期間に、全ての前記電子放出素子に対して一定の放出電圧を印加して、当該リニアサブフィールドにおいて発光対象の画素に対応した前記複数の電子放出素子から一定量の電子を放出させて、前記発光対象の画素を発光させるというものである。
第５の駆動方法は、１枚の画像の表示期間を１フレームとしたとき、該１フレーム内に１つの前記第１の期間と、１つの前記第２の期間が含まれている場合に、前記第１の期間に、全ての前記電子放出素子に一定の蓄積電圧を印加して、全ての前記電子放出素子に一定量の電子を蓄積させ、前記第１の期間後の第２の期間に、全ての前記電子放出素子を走査して、発光対象の画素に対応した複数の電子放出素子にそれぞれ対応する画素の輝度レベルに応じた放出電圧を印加することにより、前記発光対象の画素に対応した前記複数の電子放出素子からそれぞれ対応する画素の輝度レベルに応じた量の電子を放出させて、前記発光対象の画素を発光させるというものである。
第６の駆動方法は、１枚の画像の表示期間を１フレームとし、該１フレームを複数に分割し、これら複数の分割期間の輝度レベルがそれぞれ異なる場合における１つの前記分割期間を１つのサブフィールドとしたとき、該１つのサブフィールド内に１つの前記第１の期間と、１つの前記第２の期間が含まれている場合に、前記第１の期間に、全ての前記電子放出素子に対してそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた蓄積電圧を印加して、全ての前記電子放出素子にそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた量の電子を蓄積させ、前記第１の期間後の第２の期間に、全ての前記電子放出素子を走査して、発光対象の前記電子放出素子に一定の放出電圧を印加することにより、前記発光対象の画素に対応した前記複数の電子放出素子からそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた量の電子を放出させて、前記発光対象の画素を発光させるというものである。
第７の駆動方法は、１枚の画像の表示期間を１フレームとし、該１フレームを複数に分割し、これら複数の分割期間の輝度レベルがそれぞれ異なる場合における１つの前記分割期間を１つのサブフィールドとしたとき、該１つのサブフィールド内に１つの前記第１の期間と、１つの前記第２の期間が含まれている場合に、前記第１の期間に、全ての前記電子放出素子に一定の蓄積電圧を印加して、全ての前記電子放出素子に一定量の電子を蓄積させ、前記第１の期間後の第２の期間に、全ての前記電子放出素子を走査して、発光対象の前記電子放出素子に対してそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた放出電圧を印加することにより、前記発光対象の画素に対応した前記複数の電子放出素子からそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた量の電子を放出させて、前記発光対象の画素を発光させるというものである。
第８の駆動方法は、１枚の画像の表示期間を１フレームとし、該１フレームを複数に分割し、これら複数の分割期間の輝度レベルがそれぞれ同じ場合における１つの前記分割期間を１つのリニアサブフィールドとしたとき、該１つのリニアサブフィールド内に１つの前記第１の期間と、１つの前記第２の期間が含まれている場合に、前記第１の期間に、全ての前記電子放出素子に対して一定の蓄積電圧を印加して、当該リニアサブフィールドにおいて発光対象の前記電子放出素子にそれぞれ一定量の電子を蓄積させ、前記第１の期間後の第２の期間に、全ての前記電子放出素子を走査して、当該リニアサブフィールドにおいて発光対象の前記電子放出素子に対してそれぞれ一定の放出電圧を印加することにより、当該リニアサブフィールドにおいて発光対象の画素に対応した前記複数の電子放出素子から一定量の電子を放出させて、前記発光対象の画素を発光させるというものである。
これらの駆動方法において、特に、第１、第３、第４及び第６の駆動方法においては、パルス振幅が一定のパルス信号を生成し、前記第１の期間に、前記パルス信号を振幅変調して前記蓄積電圧を生成するようにしてもよいし、前記電子放出素子に印加される電圧波形の立ち上がり部分又は立ち下がり部分の波形が連続的にレベルが変化するパルス信号を生成し、前記第１の期間に、前記パルス信号をパルス幅変調して前記蓄積電圧を生成するようにしてもよい。
また、上述した各種駆動方法において、特に、第２、第５、第７及び第８の駆動方法においては、パルス振幅が一定のパルス信号を生成し、前記第２の期間に、前記パルス信号を振幅変調して前記放出電圧を生成するようにしてもよいし、前記電子放出素子に印加される電圧波形の立ち上がり部分又は立ち下がり部分の波形が連続的にレベルが変化するパルス信号を生成し、前記第２の期間に、前記パルス信号をパルス幅変調して前記放出電圧を生成するようにしてもよい。
また、使用する電子放出素子が、負電圧（Ｖｎ）の印加によって電子が蓄積された状態（第１の状態）に変化し、前記第１の状態から正電圧（Ｖｐ）の印加によって電子の放出が開始される状態（第２の状態）に変化する特性を有する場合に、非選択状態にある電子放出素子に対して、以下の関係を有する電圧Ｖｍを印加するように駆動制御することが好ましい。
Ｖｎ＜Ｖｍ＜Ｖｐ
この場合、非選択状態の画素が、選択状態の画素への信号によって影響を受けることなく、各画素でのメモリ効果を実現でき、高輝度、高コントラスト化を図ることができる。
また、第９の駆動方法として、電子放出素子がそれぞれ対応する選択線を通じて選択／非選択される場合に、非選択状態にある電子放出素子の選択線を高インピーダンス状態にするようにしてもよい。この場合、非選択状態の例えば１行目の電子放出素子が、選択状態の２行目の電子放出素子に供給される画素信号の影響を受けるということがない。しかも、非選択行の消費電力を低減させることができる。つまり、この第９の駆動方法における非選択行の消費電力は、第１の駆動方法における非選択行の消費電力の１／４程度まで低減させることができる。
次に、本発明に係る表示装置は、複数の電子放出素子と、前記電子放出素子を選択／非選択する選択線と、選択状態の電子放出素子に対してＯＮ／ＯＦＦ信号を供給する信号線と、１枚の画像の表示期間を１フレームとしたとき、該１フレームにおいて各電子放出素子を選択期間、リセット期間、非選択期間の時間的割り当てで駆動する駆動回路とを有し、前記電子放出素子は、誘電体で構成されたエミッタとなる物質と、電子放出のための駆動電圧が印加される第１の電極及び第２の電極とを有し、前記第１の電極は、前記エミッタとなる物質の第１の面に形成され、前記第２の電極は、前記エミッタとなる物質の第２の面に形成され、少なくとも前記第１の電極は、前記エミッタとなる物質が露出される複数の貫通部を有し、前記第１の電極のうち、前記貫通部の周部における前記エミッタとなる物質と対向する面が、前記エミッタとなる物質から離間して構成され、前記駆動回路は、前記選択期間において選択状態とされた発光対象の電子放出素子に、該電子放出素子に対応する画素の輝度レベルに応じた電圧を印加し、前記リセット期間において選択状態とされた電子放出素子に対して、その後の非選択期間での電圧変動の中心電圧となる基準電圧を印加し、前記非選択期間において非選択状態とされた電子放出素子の選択線を高インピーダンス状態にすることを特徴とする。これにより、消費電力の低減化を有効に図ることができる。
そして、前記リセット期間後の前記非選択期間の時間幅を、次のフレームの階調レベルに応じて設定するようにしてもよい。例えば、前記駆動回路において、少なくとも１行単位に電子放出素子を選択し、前記リセット期間後の前記非選択期間の時間幅を、次のフレームにおける当該行に対応する階調レベルに応じて設定するようにしてもよい。
また、前記非選択期間は、前記リセット期間前に割り当てられる第１の非選択期間と、前記リセット期間後に割り当てられる第２の非選択期間を有し、前記第２の非選択期間の時間幅を、次のフレームの階調レベルに応じて設定するようにしてもよい。例えば、前記駆動回路において、少なくとも１行単位に電子放出素子を選択し、前記第２の非選択期間の時間幅を、次のフレームにおける当該行に対応する階調レベルに応じて設定するようにしてもよい。
また、本発明に係る電子放出素子は、誘電体で構成されたエミッタとなる物質と、電子放出のための駆動電圧が印加される第１の電極及び第２の電極とを有し、前記第１の電極は、前記エミッタとなる物質の第１の面に形成され、前記第２の電極は、前記エミッタとなる物質の第２の面に形成され、少なくとも前記第１の電極は、前記エミッタとなる物質が露出される複数の貫通部を有し、前記第１の電極のうち、前記貫通部の周部における前記エミッタとなる物質と対向する面が、前記エミッタとなる物質から離間して構成され、第１の期間に、輝度レベルに応じた電子を蓄積し、前記第１の期間後の第２の期間に、電子放出に必要な電圧を印加して、前記第１の期間に蓄積した電子を放出することを特徴とする。
電子放出素子に電子を蓄積する期間（第１の期間）と、発光対象の画素に対応する電子放出素子から電子放出させる期間（第２の期間）とを分離したため、電子放出素子を駆動するための回路系の低電圧駆動を図ることができる。
また、本発明に係る電子放出素子の駆動装置は、複数の電子放出素子のうち、少なくとも１つの電子放出素子を選択して、該選択した電子放出素子から電子を放出させる電子放出素子の駆動装置において、前記電子放出素子は、誘電体で構成されたエミッタとなる物質と、電子放出のための駆動電圧が印加される第１の電極及び第２の電極とを有し、前記第１の電極は、前記エミッタとなる物質の第１の面に形成され、前記第２の電極は、前記エミッタとなる物質の第２の面に形成され、少なくとも前記第１の電極は、前記エミッタとなる物質が露出される複数の貫通部を有し、前記第１の電極のうち、前記貫通部の周部における前記エミッタとなる物質と対向する面が、前記エミッタとなる物質から離間して構成され、前記電子放出素子が、負電圧（Ｖｎ）の印加によって電子が蓄積された状態（第１の状態）に変化し、前記第１の状態から正電圧（Ｖｐ）の印加によって電子の放出が開始される状態（第２の状態）に変化する特性を有し、前記複数の電子放出素子のうち、非選択状態にある電子放出素子に対して、以下の関係を有する電圧Ｖｍを印加するように制御することを特徴とする。
Ｖｎ＜Ｖｍ＜Ｖｐ
これにより、複数の電子放出素子を１列に配列あるいはマトリックス状に配列して、例えば１つの列について複数の電子放出素子を共通に接続し、行単位に電子放出素子を選択したとしても、非選択状態の電子放出が、選択状態の電子放出素子への信号によって影響を受けることなく、各電子放出素子でのメモリ効果を実現させることができる。そのため、各種表示装置や照明装置（面光源や液晶用バックライト等）に容易に適用させることができ、例えば表示装置に適用した場合に、表示装置の高輝度、高コントラスト化を図ることができる。
また、本発明に係る電子放出装置は、複数の電子放出素子を有する電子放出装置において、前記電子放出素子は、誘電体で構成されたエミッタとなる物質と、電子放出のための駆動電圧が印加される第１の電極及び第２の電極とを有し、前記第１の電極は、前記エミッタとなる物質の第１の面に形成され、前記第２の電極は、前記エミッタとなる物質の第２の面に形成され、少なくとも前記第１の電極は、前記エミッタとなる物質が露出される複数の貫通部を有し、前記第１の電極のうち、前記貫通部の周部における前記エミッタとなる物質と対向する面が、前記エミッタとなる物質から離間して構成され、第１の期間に、全ての前記電子放出素子のうち、発光対象の画素に対応した複数の電子放出素子にそれぞれ対応する画素の輝度レベルに応じた電子を蓄積し、前記第１の期間後の第２の期間に、全ての前記電子放出素子に対して電子放出に必要な電圧を印加して、前記電子放出素子に蓄積されている電子を放出することを特徴とする。
この場合、前記第１の期間に、前記各電子放出素子に対してそれぞれ蓄積させるべき電子の量に応じた蓄積電圧を印加し、前記第１の期間後の第２の期間に、全ての前記電子放出素子に対して一定の放出電圧を印加するようにしてもよい。
また、パルス振幅が一定のパルス信号を生成するパルス生成回路と、前記第１の期間に、前記パルス信号を振幅変調して前記蓄積電圧を生成する振幅変調回路とを有するようにしてもよい。
あるいは、前記電子放出素子に印加される電圧波形の立ち上がり部分又は立ち下がり部分の波形が連続的にレベルが変化するパルス信号を生成するパルス生成回路と、前記第１の期間に、前記パルス信号をパルス幅変調して前記蓄積電圧を生成するパルス幅変調回路とを有するようにしてもよい。
また、本発明に係る電子放出装置は、複数の電子放出素子を有する電子放出装置において、前記電子放出素子は、誘電体で構成されたエミッタとなる物質と、電子放出のための駆動電圧が印加される第１の電極及び第２の電極とを有し、前記第１の電極は、前記エミッタとなる物質の第１の面に形成され、前記第２の電極は、前記エミッタとなる物質の第２の面に形成され、少なくとも前記第１の電極は、前記エミッタとなる物質が露出される複数の貫通部を有し、前記第１の電極のうち、前記貫通部の周部における前記エミッタとなる物質と対向する面が、前記エミッタとなる物質から離間して構成され、第１の期間に、全ての前記電子放出素子に対して一定の蓄積電圧を印加して、一定量の電子を蓄積し、前記第１の期間後の第２の期間に、前記各電子放出素子に対してそれぞれ電子放出量に応じた放出電圧を印加して、前記各電子放出素子からそれぞれ放電電圧に応じた量の電子を放出することを特徴とする。
この場合、パルス振幅が一定のパルス信号を生成するパルス生成回路と、前記第２の期間に、前記パルス信号を振幅変調して前記放出電圧を生成する振幅変調回路とを有するようにしてもよい。
あるいは、前記電子放出素子に印加される電圧波形の立ち上がり部分又は立ち下がり部分の波形が連続的にレベルが変化するパルス信号を生成するパルス生成回路と、前記第２の期間に、前記パルス信号をパルス幅変調して前記放出電圧を生成するパルス幅変調回路とを有するようにしてもよい。
このように、本発明に係る電子放出装置は、電子放出素子に電子を蓄積する期間（第１の期間）と、発光対象の画素に対応する電子放出素子から電子放出させる期間（第２の期間）とを分離したため、各電子放出素子に電圧（蓄積電圧や放出電圧）を印加するための回路の低電圧駆動を図ることができる。
これらの電子放出装置において、前記電子放出素子は、負電圧（Ｖｎ）の印加によって電子が蓄積された状態（第１の状態）に変化し、前記第１の状態から正電圧（Ｖｐ）の印加によって電子の放出が開始される状態（第２の状態）に変化する特性を有する場合に、非選択状態にある電子放出素子に対して、以下の関係を有する電圧Ｖｍを印加するように制御する駆動回路を有するようにしてもよい。
Ｖｎ＜Ｖｍ＜Ｖｐ
これにより、複数の電子放出素子を１列に配列あるいはマトリックス状に配列して、例えば１つの列について複数の電子放出素子を共通に接続し、行単位に電子放出素子を選択したとしても、非選択状態の電子放出が、選択状態の電子放出素子への信号によって影響を受けることなく、各電子放出素子でのメモリ効果を実現させることができる。そのため、本発明に係る電子放出装置を各種表示装置や照明装置に容易に適用させることができ、例えば表示装置に適用した場合に、表示装置の高輝度、高コントラスト化を図ることができる。
また、本発明に係る電子放出素子の駆動方法は、誘電体で構成されたエミッタとなる物質と、電子放出のための駆動電圧が印加される第１の電極及び第２の電極とを有し、前記第１の電極は、前記エミッタとなる物質の第１の面に形成され、前記第２の電極は、前記エミッタとなる物質の第２の面に形成され、少なくとも前記第１の電極は、前記エミッタとなる物質が露出される複数の貫通部を有し、前記第１の電極のうち、前記貫通部の周部における前記エミッタとなる物質と対向する面が、前記エミッタとなる物質から離間して構成された電子放出素子の駆動方法であって、第１の期間に、輝度レベルに応じた電子を蓄積するステップと、前記第１の期間後の第２の期間に、電子放出に必要な電圧を印加して、前記第１の期間に蓄積した電子を放出するステップとを有することを特徴とする。
また、本発明に係る電子放出素子の駆動方法は、複数の電子放出素子のうち、少なくとも１つの電子放出素子を選択して、該選択した電子放出素子から電子を放出させる電子放出素子の駆動方法において、前記電子放出素子は、誘電体で構成されたエミッタとなる物質と、電子放出のための駆動電圧が印加される第１の電極及び第２の電極とを有し、前記第１の電極は、前記エミッタとなる物質の第１の面に形成され、前記第２の電極は、前記エミッタとなる物質の第２の面に形成され、少なくとも前記第１の電極は、前記エミッタとなる物質が露出される複数の貫通部を有し、前記第１の電極のうち、前記貫通部の周部における前記エミッタとなる物質と対向する面が、前記エミッタとなる物質から離間して構成され、前記電子放出素子が、負電圧（Ｖｎ）の印加によって電子が蓄積された状態（第１の状態）に変化し、前記第１の状態から正電圧（Ｖｐ）の印加によって電子の放出が開始される状態（第２の状態）に変化する特性を有し、前記複数の電子放出素子のうち、非選択状態にある電子放出素子に対して、以下の関係を有する電圧Ｖｍを印加するように制御することを特徴とする。
Ｖｎ＜Ｖｍ＜Ｖｐ
また、本発明に係る電子放出装置の駆動方法は、複数の電子放出素子を有する電子放出装置の駆動方法において、前記電子放出素子は、誘電体で構成されたエミッタとなる物質と、電子放出のための駆動電圧が印加される第１の電極及び第２の電極とを有し、前記第１の電極は、前記エミッタとなる物質の第１の面に形成され、前記第２の電極は、前記エミッタとなる物質の第２の面に形成され、少なくとも前記第１の電極は、前記エミッタとなる物質が露出される複数の貫通部を有し、前記第１の電極のうち、前記貫通部の周部における前記エミッタとなる物質と対向する面が、前記エミッタとなる物質から離間して構成され、第１の期間に、全ての前記電子放出素子のうち、発光対象の画素に対応した複数の電子放出素子にそれぞれ対応する画素の輝度レベルに応じた電子を蓄積するステップと、前記第１の期間後の第２の期間に、全ての前記電子放出素子に対して電子放出に必要な電圧を印加して、前記電子放出素子に蓄積されている電子を放出するステップとを有することを特徴とする。
そして、前記第１の期間に、前記各電子放出素子に対してそれぞれ蓄積させるべき電子量に応じた蓄積電圧を印加し、前記第１の期間後の第２の期間に、全ての前記電子放出素子に対して一定の放出電圧を印加するようにしてもよい。
この場合、前記第１の期間に、パルス振幅が一定のパルス信号を振幅変調して前記蓄積電圧を生成するようにしてもよい。あるいは、前記電子放出素子に印加される電圧波形の立ち上がり部分又は立ち下がり部分の波形が連続的にレベルが変化するパルス信号を生成し、前記第１の期間に、前記パルス信号をパルス幅変調して前記蓄積電圧を生成するようにしてもよい。
また、本発明に係る電子放出装置の駆動方法は、複数の電子放出素子を有する電子放出装置の駆動方法において、前記電子放出素子は、誘電体で構成されたエミッタとなる物質と、電子放出のための駆動電圧が印加される第１の電極及び第２の電極とを有し、前記第１の電極は、前記エミッタとなる物質の第１の面に形成され、前記第２の電極は、前記エミッタとなる物質の第２の面に形成され、少なくとも前記第１の電極は、前記エミッタとなる物質が露出される複数の貫通部を有し、前記第１の電極のうち、前記貫通部の周部における前記エミッタとなる物質と対向する面が、前記エミッタとなる物質から離間して構成され、第１の期間に、全ての前記電子放出素子に対して一定の蓄積電圧を印加して、一定量の電子を蓄積するステップと、前記第１の期間後の第２の期間に、前記各電子放出素子に対してそれぞれ電子放出量に応じた放出電圧を印加して、前記各電子放出素子からそれぞれ放電電圧に応じた量の電子を放出するステップとを有することを特徴とする。
この場合、前記第２の期間に、パルス振幅が一定のパルス信号を振幅変調して前記放出電圧を生成するようにしてもよい。あるいは、前記電子放出素子に印加される電圧波形の立ち上がり部分又は立ち下がり部分の波形が連続的にレベルが変化するパルス信号を生成し、前記第２の期間に、前記パルス信号をパルス幅変調して前記放出電圧を生成するようにしてもよい。
これら電子放出装置の駆動方法において、前記電子放出素子は、負電圧（Ｖｎ）の印加によって電子が蓄積された状態（第１の状態）に変化し、前記第１の状態から正電圧（Ｖｐ）の印加によって電子の放出が開始される状態（第２の状態）に変化する特性を有する場合に、非選択状態にある電子放出素子に対して、以下の関係を有する電圧Ｖｍを印加するように制御するようにしてもよい。
Ｖｎ＜Ｖｍ＜Ｖｐ
次に、本発明に係る電子放出素子の駆動装置、電子放出装置並びに電子放出装置の駆動方法においては、複数の電子放出素子のうち、少なくとも１つの電子放出素子を選択して、該選択した電子放出素子から電子を放出させる場合に、電子放出素子がそれぞれ対応する選択線を通じて選択／非選択される場合に、非選択状態にある電子放出素子の選択線を高インピーダンス状態にすることを特徴とする。
また、本発明に係る電子放出素子の駆動装置、電子放出装置並びに電子放出装置の駆動方法においては、複数の電子放出素子と、前記電子放出素子を選択／非選択する選択線と、選択状態の電子放出素子に対してＯＮ／ＯＦＦ信号を供給する信号線とを有し、１枚の画像の表示期間を１フレームとしたとき、該１フレームにおいて各電子放出素子を選択期間、リセット期間、非選択期間の時間的割り当てで駆動する場合に、前記選択期間において選択状態とされた発光対象の電子放出素子に、該電子放出素子に対応する画素の輝度レベルに応じた電圧を印加し、前記リセット期間において選択状態とされた電子放出素子に対して、その後の非選択期間での電圧変動の中心電圧となる基準電圧を印加し、前記非選択期間において非選択状態とされた電子放出素子の選択線を高インピーダンス状態にすることを特徴とする。
この場合、前記リセット期間後の前記非選択期間の時間幅を、次のフレームの階調レベルに応じて設定するようにしてもよい。例えば、少なくとも１行単位に電子放出素子を選択し、前記リセット期間後の前記非選択期間の時間幅を、次のフレームにおける当該行に対応する階調レベルに応じて設定するようにしてもよい。
また、前記非選択期間は、前記リセット期間前に割り当てられる第１の非選択期間と、前記リセット期間後に割り当てられる第２の非選択期間を有し、前記第２の非選択期間の時間幅を、次のフレームの階調レベルに応じて設定するようにしてもよい。例えば、少なくとも１行単位に電子放出素子を選択し、前記第２の非選択期間の時間幅を、次のフレームにおける当該行に対応する階調レベルに応じて設定するようにしてもよい。
上述した本発明に係る電子放出素子の駆動装置、電子放出装置並びに電子放出装置の駆動方法においては、消費電力の低減化を有効に図ることができる。
以上説明したように、本発明に係る表示装置及びその駆動方法によれば、低消費電力を図ることができ、しかも、低電圧駆動が可能となる。
また、非選択状態の画素が、選択状態の画素への信号によって影響を受けることなく、各画素でのメモリ効果を実現でき、高輝度、高コントラスト化を図ることができる。
また、本発明に係る電子放出素子、電子放出素子の駆動装置及び電子放出素子の駆動方法によれば、電子放出素子を駆動するための回路系の低電圧駆動を図ることができる。消費電力の低減化を図ることができる。
また、本発明に係る電子放出装置及びその駆動方法によれば、各電子放出素子に電圧（蓄積電圧や放出電圧）を印加するための回路の低電圧駆動を図ることができる。消費電力の低減化を図ることができる。
以下、本発明に係る表示装置、表示装置の駆動方法、電子放出素子、電子放出素子の駆動方法、電子放出素子の駆動装置、電子放出装置、電子放出装置の駆動方法の実施の形態例を図１〜図５８を参照しながら説明する。
本実施の形態に係る表示装置１０は、図１に示すように、多数の電子放出素子１２が画素に対応してマトリックス状あるいは千鳥状に配列された表示部１４と、該表示部１４を駆動するための駆動回路１６とを有する。この場合、１画素当たり１つの電子放出素子１２を割り当ててもよいし、１画素当たり複数の電子放出素子１２を割り当てるようにしてもよい。この実施の形態では、説明を簡単にするために、１画素当たり１つの電子放出素子１２を割り当てた場合を想定して説明する。
この駆動回路１６は、表示部１４に対して行を選択するための複数の行選択線１８が配線され、同じく表示部１４に対して画素信号Ｓｄを供給するための複数の信号線２０が配線されている。
さらに、この駆動回路１６は、行選択線１８に選択的に選択信号Ｓｓを供給して、１行単位に電子放出素子１２を順次選択する行選択回路２２と、信号線２０にパラレルに画素信号Ｓｄを出力して、行選択回路２２にて選択された行（選択行）にそれぞれ画素信号Ｓｄを供給する信号供給回路２４と、入力される映像信号Ｓｖ及び同期信号Ｓｃに基づいて行選択回路２２及び信号供給回路２４を制御する信号制御回路２６とを有する。
行選択回路２２及び信号供給回路２４には電源回路２８（例えば５０Ｖ及び０Ｖ）が接続され、特に、行選択回路２２と電源回路２８間の負極ラインとＧＮＤ（グランド）間にパルス電源３０が接続されている。パルス電源３０は、後述する電荷蓄積期間Ｔｄに基準電圧（例えば０Ｖ）、発光期間Ｔｈに電圧（例えば−４００Ｖ）とされたパルス状の電圧波形を出力する。
行選択回路２２は、電荷蓄積期間Ｔｄに、選択行に対して選択信号Ｓｓを出力し、非選択行に対して非選択信号Ｓｎを出力する。また、行選択回路２２は、発光期間Ｔｈに電源回路２８からの電源電圧（例えば５０Ｖ）とパルス電源３０からの電圧（例えば−４００Ｖ）が加わった一定電圧（例えば−３５０Ｖ）を出力する。
信号供給回路２４は、パルス生成回路３２と振幅変調回路３４とを有する。パルス生成回路３２は、電荷蓄積期間Ｔｄにおいて、一定のパルス周期で一定の振幅（例えば５０Ｖ）を有するパルス信号Ｓｐを生成、出力し、発光期間Ｔｈにおいて、基準電圧（例えば０Ｖ）を出力する。
振幅変調回路３４は、電荷蓄積期間Ｔｄにおいて、パルス生成回路３２からのパルス信号Ｓｐをそれぞれ選択行に関する画素の輝度レベルに応じて振幅変調し、それぞれ選択行に関する画素の画素信号Ｓｄとして出力し、発光期間Ｔｈにおいて、パルス生成回路３２からの基準電圧をそのまま出力する。これらのタイミング制御並びに選択された複数の画素の輝度レベルの振幅変調回路３４への供給は、信号制御回路２６を通じて行われる。
例えば図２Ａ〜図２Ｃにおいて３つの例を示すように、輝度レベルが低い場合は、パルス信号Ｓｐの振幅を低レベルＶｓｌとし（図２Ａ参照）、輝度レベルが中位の場合は、パルス信号Ｓｐの振幅を中レベルＶｓｍとし（図２Ｂ参照）、輝度レベルが高い場合は、パルス信号Ｓｐの振幅を高レベルＶｓｈとする（図２Ｃ参照）。この例では、３つに分けた例を示したが、表示装置１０に適用する場合には、パルス信号Ｓｐを、画素の輝度レベルに応じて、例えば１２８段階や２５６段階に振幅変調される。
ここで、信号供給回路２４の変形例について図３〜図４Ｃを参照しながら説明する。
変形例に係る信号供給回路２４ａは、図３に示すように、パルス生成回路３６とパルス幅変調回路３８とを有する。パルス生成回路３６は、電荷蓄積期間Ｔｄにおいて、電子放出素子１２に印加される電圧波形（図４Ａ〜図４Ｃにおいて実線で示す）において、立ち上がり部分の波形が連続的にレベルが変化するパルス信号Ｓｐａ（図４Ａ〜図４Ｃにおいて破線で示す）を生成、出力し、発光期間Ｔｈにおいて、基準電圧を出力する。そして、パルス幅変調回路３８は、電荷蓄積期間Ｔｄにおいて、パルス生成回路３６からのパルス信号Ｓｐａのパルス幅Ｗｐ（図４Ａ〜図４Ｃ参照）をそれぞれ選択行に関する画素の輝度レベルに応じて変調し、それぞれ選択行に関する画素の画素信号Ｓｄとして出力する。発光期間Ｔｈにおいてはパルス生成回路３６からの基準電圧をそのまま出力する。この場合も、これらのタイミング制御並びに選択された複数の画素の輝度レベルのパルス幅変調回路３８への供給は、信号制御回路２６を通じて行われる。
例えば図４Ａ〜図４Ｃにおいて３つの例を示すように、輝度レベルが低い場合は、パルス信号Ｓｐａのパルス幅Ｗｐを短くして、実質的な振幅を低レベルＶｓｌとし（図４Ａ参照）、輝度レベルが中位の場合は、パルス信号Ｓｐａのパルス幅Ｗｐを中位の長さにして、実質的な振幅を中位レベルＶｓｍとし（図４Ｂ参照）、輝度レベルが高い場合は、パルス信号Ｓｐａのパルス幅Ｗｐを長くして、実質的な振幅を高レベルＶｓｈとする（図４Ｃ参照）。ここでは、３つの例を示したが、表示装置１０に適用する場合には、パルス信号Ｓｐａを、画素の輝度レベルに応じて、例えば１２８段階や２５６段階にパルス幅変調される。
次に、好ましい電子放出素子１２の特性について説明する。この電子放出素子１２の電子放出部（電子が放出される部分）は、図５の電圧−電荷量特性に示すように、真空中において、基準電圧＝０（Ｖ）を基準とした非対称のヒステリシス曲線を描く。
この特性について説明すると、基準電圧が印加されるポイントｐ１（初期状態）では、電子放出部に電子がほとんど蓄積されていない状態となっている。その後、負電圧を印加すると、電子放出部における正電荷の量が増し、それに伴って、電子が蓄積されていくこととなる。負電圧のレベルを負方向に大きくしていくと、電子放出部への電子の蓄積に伴って、ある負電圧のポイントｐ２において正電荷の量と電子の量が平衡な状態となり、負電圧のレベルを負方向に大きくしていくと、さらに電子の蓄積量が増加し、これに伴って、負電荷の量が正電荷の量よりも多い状態となる。ポイントｐ３において電子の蓄積飽和状態となる。
その後、負電圧のレベルを小さくしていき、さらに、基準電圧を超えて正電圧を印加していくと、ポイントｐ４において、電子の放出が開始される。この正電圧を正方向に大きくすれば、電子の放出量が増加し、ポイントｐ５では、正電荷の量と電子の量が平衡な状態となる。そして、ポイントｐ６では、蓄積されていた電子がほとんど放出され、正電荷の量と負電荷の量の差が初期状態とほぼ同じになる。
そして、この特性の特徴ある部分は、以下の点である。
（１）正電荷の量と電子の量が平衡な状態であるポイントｐ２における負電圧をＶ１、ポイントｐ５における正電圧をＶ２としたとき、
｜Ｖ１｜＜｜Ｖ２｜
である。
（２）より詳しくは、１．５×｜Ｖ１｜＜｜Ｖ２｜である。
（３）ポイントｐ２における正電荷の量と電子の量の変化の割合をΔＱ１／ΔＶ１、ポイントｐ５における正電荷の量と電子の量の変化の割合をΔＱ２／ΔＶ２としたとき、
（ΔＱ１／ΔＶ１）＞（ΔＱ２／ΔＶ２）
である。
（４）電子が蓄積飽和状態となる電圧をＶ３、電子の放出が開始される電圧をＶ４としたとき、
１≦｜Ｖ４｜／｜Ｖ３｜≦１．５
である。
そして、この特性を満足する電子放出素子１２の一例について図６〜図２６を参照しながら説明する。
この電子放出素子１２は、図６に示すように、誘電体で構成された板状のエミッタ部（エミッタとなる物質）４０と、該エミッタ部４０の例えば上面に形成され、信号線２０が接続される上部電極４２と、エミッタ部４０の例えば下面に形成され、行選択線１８が接続される下部電極４４とを有する。本例では、上部電極４２に信号線２０を接続し、下部電極４４に行選択線１８を接続したが、逆に、上部電極４２に行選択線１８を接続し、下部電極４４に信号線２０を接続してもよい。
上部電極４２は、エミッタ部４０が露出される複数の貫通部４６を有する。特に、エミッタ部４０の表面は、誘電体の粒界による凹凸４８が形成されており、上部電極４２の貫通部４６は、前記誘電体の粒界における凹部５０に対応した部分に形成されている。図６の例では、１つの凹部５０に対応して１つの貫通部４６が形成される場合を示しているが、複数の凹部５０に対応して１つの貫通部４６が形成される場合もある。エミッタ部４０を構成する誘電体の粒径は、０．１μｍ〜１０μｍが好ましく、さらに好ましくは２μｍ〜７μｍである。図６の例では、誘電体の粒径を３μｍとしている。
さらに、この例では、図７に示すように、上部電極４２のうち、貫通部４６の周部５２におけるエミッタ部４０と対向する面５２ａが、エミッタ部４０から離間している。つまり、上部電極４２のうち、貫通部４６の周部５２におけるエミッタ部４０と対向する面５２ａとエミッタ部４０との間にギャップ５４が形成され、上部電極４２における貫通部４６の周部５２が庇状（フランジ状）に形成された形となっている。従って、以下の説明では、「上部電極４２の貫通部４６の周部５２」を「上部電極４２の庇部５２」と記す。なお、図６、図７、図９、図１０、図１１Ａ〜図１１Ｃ、図１２Ａ〜図１２Ｃ、図１９〜図２１、図２６の例では、誘電体の粒界の凹凸４８の凸部５６の断面を代表的に半円状で示してあるが、この形状に限るものではない。
また、この電子放出素子１２では、上部電極４２の厚みｔを、０．０１μｍ≦ｔ≦１０μｍとし、エミッタ部４０の上面、すなわち、誘電体の粒界における凸部５６の表面（凹部５０の内壁面でもある）と、上部電極４２の庇部５２の下面５２ａとのなす角の最大角度θを、１°≦θ≦６０°としている。また、エミッタ部４０の誘電体の粒界における凸部５６の表面（凹部５０の内壁面）と、上部電極４２の庇部５２の下面５２ａとの間の鉛直方向に沿った最大間隔ｄを、０μｍ＜ｄ≦１０μｍとしている。
さらに、この電子放出素子１２では、貫通部４６の形状、特に、図８に示すように、上面から見た形状は孔５８の形状であって、例えば円形状、楕円形状、トラック状のように、曲線部分を含むものや、四角形や三角形のように多角形状のものがある。図８の例では、孔５８の形状として円形状の場合を示している。
この場合、孔５８の平均径は、０．１μｍ以上、１０μｍ以下としている。この平均径は、孔５８の中心を通るそれぞれ異なる複数の線分の長さの平均を示す。
ここで、各構成部材の材料等について説明する。エミッタ部４０を構成する誘電体は、好適には、比誘電率が比較的高い、例えば１０００以上の誘電体を採用することができる。このような誘電体としては、チタン酸バリウムのほかに、ジルコン酸鉛、マグネシウムニオブ酸鉛、ニッケルニオブ酸鉛、亜鉛ニオブ酸鉛、マンガンニオブ酸鉛、マグネシウムタンタル酸鉛、ニッケルタンタル酸鉛、アンチモンスズ酸鉛、チタン酸鉛、マグネシウムタングステン酸鉛、コバルトニオブ酸鉛等、又はこれらの任意の組み合わせを含有するセラミックスや、主成分がこれらの化合物を５０重量％以上含有するものや、前記セラミックスに対して、さらにランタン、カルシウム、ストロンチウム、モリブデン、タングステン、バリウム、ニオブ、亜鉛、ニッケル、マンガン等の酸化物、もしくはこれらのいずれかの組み合わせ、又は他の化合物を適切に添加したもの等を挙げることができる。
例えば、マグネシウムニオブ酸鉛（ＰＭＮ）とチタン酸鉛（ＰＴ）の２成分系ｎＰＭＮ−ｍＰＴ（ｎ、ｍをモル数比とする）においては、ＰＭＮのモル数比を大きくすると、キュリー点が下げられて、室温での比誘電率を大きくすることができる。
特に、ｎ＝０．８５〜１．０、ｍ＝１．０−ｎでは比誘電率３０００以上となり好ましい。例えば、ｎ＝０．９１、ｍ＝０．０９では室温の比誘電率１５０００が得られ、ｎ＝０．９５、ｍ＝０．０５では室温の比誘電率２００００が得られる。
次に、マグネシウムニオブ酸鉛（ＰＭＮ）、チタン酸鉛（ＰＴ）、ジルコン酸鉛（ＰＺ）の３成分系では、ＰＭＮのモル数比を大きくするほかに、正方晶と擬立方晶又は正方晶と菱面体晶のモルフォトロピック相境界（ＭＰＢ：Morphotropic Phase Boundary）付近の組成とすることが比誘電率を大きくするのに好ましい。例えば、ＰＭＮ：ＰＴ：ＰＺ＝０．３７５：０．３７５：０．２５にて比誘電率５５００、ＰＭＮ：ＰＴ：ＰＺ＝０．５：０．３７５：０．１２５にて比誘電率４５００となり、特に好ましい。さらに、絶縁性が確保できる範囲内でこれらの誘電体に白金のような金属を混入して、誘電率を向上させるのが好ましい。この場合、例えば、誘電体に白金を重量比で２０％混入させるとよい。
また、エミッタ部４０は、上述したように、圧電／電歪層や反強誘電体層等を用いることができるが、エミッタ部４０として圧電／電歪層を用いる場合、該圧電／電歪層としては、例えば、ジルコン酸鉛、マグネシウムニオブ酸鉛、ニッケルニオブ酸鉛、亜鉛ニオブ酸鉛、マンガンニオブ酸鉛、マグネシウムタンタル酸鉛、ニッケルタンタル酸鉛、アンチモンスズ酸鉛、チタン酸鉛、チタン酸バリウム、マグネシウムタングステン酸鉛、コバルトニオブ酸鉛等、又はこれらのいずれかの組み合わせを含有するセラミックスが挙げられる。
主成分がこれらの化合物を５０重量％以上含有するものであってもよいことはいうまでもない。また、前記セラミックスのうち、ジルコン酸鉛を含有するセラミックスは、エミッタ部４０を構成する圧電／電歪層の構成材料として最も使用頻度が高い。
また、圧電／電歪層をセラミックスにて構成する場合、前記セラミックスに、さらに、ランタン、カルシウム、ストロンチウム、モリブデン、タングステン、バリウム、ニオブ、亜鉛、ニッケル、マンガン等の酸化物、もしくはこれらのいずれかの組み合わせ、又は他の化合物を、適宜、添加したセラミックスを用いてもよい。また、前記セラミックスにＳｉＯ2、ＣｅＯ2、Ｐｂ5Ｇｅ3Ｏ11もしくはこれらのいずれかの組み合わせを添加したセラミックスを用いてもよい。具体的には、ＰＴ−ＰＺ−ＰＭＮ系圧電材料にＳｉＯ2を０．２ｗｔ％、もしくはＣｅＯ2を０．１ｗｔ％、もしくはＰｂ5Ｇｅ3Ｏ11を１〜２ｗｔ％添加した材料が好ましい。
例えば、マグネシウムニオブ酸鉛とジルコン酸鉛及びチタン酸鉛とからなる成分を主成分とし、さらにランタンやストロンチウムを含有するセラミックスを用いることが好ましい。
圧電／電歪層は、緻密であっても、多孔質であってもよく、多孔質の場合、その気孔率は４０％以下であることが好ましい。
エミッタ部４０として反強誘電体層を用いる場合、該反強誘電体層としては、ジルコン酸鉛を主成分とするもの、ジルコン酸鉛とスズ酸鉛とからなる成分を主成分とするもの、さらにはジルコン酸鉛に酸化ランタンを添加したもの、ジルコン酸鉛とスズ酸鉛とからなる成分に対してジルコン酸鉛やニオブ酸鉛を添加したものが望ましい。
また、この反強誘電体層は、多孔質であってもよく、多孔質の場合、その気孔率は３０％以下であることが望ましい。
さらに、エミッタ部４０にタンタル酸ビスマス酸ストロンチウム（ＳｒＢｉ2Ｔａ2Ｏ9）を用いた場合、分極反転疲労が小さく好ましい。このような分極反転疲労が小さい材料は、層状強誘電体化合物で、（ＢｉＯ2）2+（Ａm-1ＢmＯ3m+1）2-という一般式で表される。ここで、金属Ａのイオンは、Ｃａ2+、Ｓｒ2+、Ｂａ2+、Ｐｂ2+、Ｂｉ3+、Ｌａ3+等であり、金属Ｂのイオンは、Ｔｉ4+、Ｔａ5+、Ｎｂ5+等である。
また、圧電／電歪／反強誘電体セラミックスに、例えば鉛ホウケイ酸ガラス等のガラス成分や、他の低融点化合物（例えば酸化ビスマス等）を混ぜることによって、焼成温度を下げることができる。
また、圧電／電歪／反強誘電体セラミックスで構成する場合、その形状はシート状の成形体、シート状の積層体、あるいは、これらを他の支持用基板に積層又は接着したものであってもよい。
また、エミッタ部４０に非鉛系の材料を使用する等により、エミッタ部４０を融点もしくは蒸散温度の高い材料とすることで、電子もしくはイオンの衝突に対し損傷しにくくなる。
そして、エミッタ部４０を形成する方法としては、スクリーン印刷法、ディッピング法、塗布法、電気泳動法、エアロゾルデポジション法等の各種厚膜形成法や、イオンビーム法、スパッタリング法、真空蒸着法、イオンプレーティング法、化学気相成長法（ＣＶＤ）、めっき等の各種薄膜形成法を用いることができる。
上部電極４２は、焼成後に薄い膜が得られる有機金属ペーストが用いられる。例えば白金レジネートペースト等の材料を用いることが好ましい。また、分極反転疲労を抑制する酸化物電極、例えば、酸化ルテニウム（ＲｕＯ2）、酸化イリジウム（ＩｒＯ2）、ルテニウム酸ストロンチウム（ＳｒＲｕＯ3）、Ｌａ1-xＳｒxＣｏＯ3（例えばｘ＝０．３や０．５）、Ｌａ1-xＣａxＭｎＯ3（例えばｘ＝０．２）、Ｌａ1-xＣａxＭｎ1-yＣｏyＯ3（例えばｘ＝０．２、ｙ＝０．０５）、もしくはこれらを例えば白金レジネートペーストに混ぜたものが好ましい。
また、上部電極４２として、黒鉛を鱗片状に形成したものも好ましく用いられる。この場合、鱗片状の黒鉛でエミッタ部４０の表面を完全に覆うのではなく、エミッタ部４０の露出部を設けて電子放出領域とする。
上部電極４２は、上記材料を用いて、スクリーン印刷、スプレー、コーティング、ディッピング、塗布、電気泳動法等の各種の厚膜形成法や、スパッタリング法、イオンビーム法、真空蒸着法、イオンプレーティング法、化学気相成長法（ＣＶＤ）、めっき等の各種の薄膜形成法による通常の膜形成法に従って形成することができ、好適には、前者の厚膜形成法によって形成するとよい。
一方、下部電極４４は、白金、モリブデン、タングステン等によって構成される。また、高温酸化雰囲気に対して耐性を有する導体、例えば金属単体、合金、絶縁性セラミックスと金属単体との混合物、絶縁性セラミックスと合金との混合物等によって構成され、好適には、白金、イリジウム、パラジウム、ロジウム、モリブデン等の高融点貴金属や、銀−パラジウム、銀−白金、白金−パラジウム等の合金を主成分とするものや、白金とセラミック材料とのサーメット材料によって構成される。さらに好適には、白金のみ又は白金系の合金を主成分とする材料によって構成される。
また、下部電極４４として、カーボン、グラファイト系の材料を用いてもよい。なお、電極材料中に添加されるセラミック材料の割合は、５〜３０体積％程度が好適である。もちろん、上述した上部電極と同様の材料を用いるようにしてもよい。
下部電極４４は、好適には上記厚膜形成法によって形成する。下部電極４４の厚さは、２０μｍ以下であるとよく、好適には５μｍ以下であるとよい。
エミッタ部４０、上部電極４２及び下部電極４４をそれぞれ形成するたびに熱処理（焼成処理）することで、一体構造にすることができる。
エミッタ部４０、上部電極４２及び下部電極４４を一体化させるための焼成処理に係る温度としては、５００〜１４００℃の範囲、好適には、１０００〜１４００℃の範囲とするとよい。さらに、膜状のエミッタ部４０を熱処理する場合、高温時にエミッタ部４０の組成が不安定にならないように、エミッタ部４０の蒸発源と共に雰囲気制御を行いながら焼成処理を行うことが好ましい。
焼成処理を行うことで、特に、上部電極４２となる膜が例えば厚み１０μｍから厚み０．１μｍに収縮すると同時に複数の孔等が形成されていき、結果的に、図６に示すように、上部電極４２に複数の貫通部４６が形成され、貫通部４６の周部５２が庇状に形成された構成となる。もちろん、上部電極４２となる膜に対して事前（焼成前）にエッチング（ウェットエッチング、ドライエッチング）やリフトオフ等によってパターンニングを施した後、焼成するようにしてもよい。この場合、後述するように、貫通部４６として切欠き形状やスリット形状を容易に形成することができる。
なお、エミッタ部４０を適切な部材によって被覆し、該エミッタ部４０の表面が焼成雰囲気に直接露出しないようにして焼成する方法を採用してもよい。
そして、この電子放出素子１２を発光素子や表示装置の画素として利用する場合は、図９に示すように、上部電極４２の上方に、例えばガラスやアクリル製の透明板６０が配置され、該透明板６０の裏面（上部電極４２と対向する面）に例えば透明電極にて構成されたコレクタ電極６２が配置され、該コレクタ電極６２には蛍光体６４が塗布される。なお、コレクタ電極６２にはバイアス電圧源６６（コレクタ電圧Ｖｃ）が抵抗を介して接続される。また、電子放出素子１２は、当然のことながら、真空空間内に配置される。雰囲気中の真空度は、１０2〜１０-6Ｐａが好ましく、より好ましくは１０-3〜１０-5Ｐａである。
このような範囲を選んだ理由は、低真空では、（１）空間内に気体分子が多いため、プラズマを生成し易く、プラズマが多量に発生され過ぎると、その正イオンが多量に上部電極４２に衝突して損傷を進めるおそれや、（２）放出電子がコレクタ電極６２に到達する前に気体分子に衝突してしまい、コレクタ電圧Ｖｃで十分に加速した電子による蛍光体６４の励起が十分に行われなくなるおそれがあるからである。
一方、高真空では、電界が集中するポイントから電子を放出し易いものの、構造体の支持、及び真空のシール部が大きくなり、小型化に不利になるという問題があるからである。
図９の例では、透明板６０の裏面にコレクタ電極６２を形成し、該コレクタ電極６２の表面（上部電極４２と対向する面）に蛍光体６４を形成するようにしたが、その他、図１０に示すように、透明板６０の裏面に蛍光体６４を形成し、該蛍光体６４を覆うようにコレクタ電極６２を形成するようにしてもよい。
これは、ＣＲＴ等で用いられる構成であって、コレクタ電極６２がメタルバックとして機能する。エミッタ部４０から放出された電子はコレクタ電極６２を貫通して蛍光体６４に進入し、該蛍光体６４を励起する。従って、コレクタ電極６２は電子が貫通できる程度の厚さであり、１００ｎｍ以下が好ましい。電子の運動エネルギーが大きいほど、コレクタ電極６２の厚みを厚くすることができる。
このような構成とすることで以下の効果を奏することができる。
（ａ）蛍光体６４が導電性でない場合、蛍光体６４の帯電（負）を防ぎ、電子の加速電界を維持することができる。
（ｂ）コレクタ電極６２が蛍光体６４の発光を反射して、蛍光体６４の発光を効率よく透明板６０側（発光面側）に放出することができる。
（ｃ）蛍光体６４への過度な電子の衝突を防ぐことができ、蛍光体６４の劣化や蛍光体６４からのガス発生を防止することができる。
次に、電子放出素子１２の電子放出原理について図５の特性図及び図１１Ａ〜図１２Ｃを参照しながら説明する。
最初に、この電子放出素子１２の電子放出動作は、上部電極４２と下部電極４４との間に駆動電圧が印加されることにより行われる。この駆動電圧は、例えば、パルス電圧あるいは交流電圧のように、時間の経過に伴って、基準電圧（例えば０Ｖ）から又は該基準電圧よりも高い、あるいは低い電圧レベルから基準電圧よりも低い、あるいは高い電圧レベルに急激に変化する電圧として定義される。
また、エミッタ部４０の上面と上部電極４２と該電子放出素子１２の周囲の媒質（例えば、真空）との接触箇所においてトリプルジャンクションが形成されている。ここで、トリプルジャンクションとは、上部電極４２とエミッタ部４０と真空との接触により形成される電界集中部として定義される。なお、前記トリプルジャンクションには、上部電極４２とエミッタ部４０と真空が１つのポイントとして存在する３重点も含まれる。
この電子放出素子１２の構成例では、トリプルジャンクションは、上部電極４２の庇部５２や上部電極４２の周縁部に形成されることになる。従って、上部電極４２と下部電極４４との間に上述のような駆動電圧が印加されると、上記したトリプルジャンクションにおいて電界集中が発生する。
なお、以下の説明では、初期状態において、エミッタ部４０が一方向に分極されて、例えば双極子モーメントの負極がエミッタ部４０の上面に向いた状態（図１１Ａ参照）となっている場合を想定して説明する。
先ず、図５に示すように、基準電圧（例えば０Ｖ）が印加されるポイントｐ１（初期状態）では、図１１Ａに示すように、双極子モーメントの負極がエミッタ部４０の上面に向いた状態となっていることから、エミッタ部４０の上面には電子がほとんど蓄積されていない状態となっている。
その後、負電圧を印加し、該負電圧のレベルを負方向に大きくしていくと、負の抗電圧を超えたあたり（図５のポイントｐ２参照）から分極が反転しはじめ、図５のポイントｐ３にて全ての分極が反転することになる（図１１Ｂ参照）。この分極反転によって、上記したトリプルジャンクションにおいて電界集中が発生し、例えばエミッタ部４０のうち、上部電極４２の貫通部４６から露出する部分や上部電極４２の周縁部近傍の部分に電子が蓄積される（図１１Ｃ参照）。特に、上部電極４２から、エミッタ部４０のうち、上部電極４２の貫通部４６から露出する部分に向けて電子が放出（内部放出）されることになる。そして、図５のポイントｐ３において電子の蓄積飽和状態となる。
その後、負電圧のレベルを小さくしていき、さらに、基準電圧を超えて正電圧を印加していくと、ある電圧レベルまでは、エミッタ部４０の上面の帯電状態が維持される（図１２Ａ参照）。正電圧のレベルをさらに大きくいくと、図５のポイントｐ４の直前において、双極子モーメントの負極がエミッタ部４０の上面に向き始める領域が発生し（図１２Ｂ参照）、さらに、レベルを上げて図５のポイントｐ４以降において、電子の放出が開始される（図１２Ｃ参照）。この正電圧を正方向に大きくすれば、電子の放出量が増加し、正の抗電圧を超えたあたり（ポイントｐ５）から分極が再び反転する領域が拡大し、ポイントｐ６では、蓄積されていた電子がほとんど放出され、このときの分極量は初期状態の分極量とほぼ同じになる。
そして、この電子放出素子１２の特性の特徴ある部分は、以下の点となる。
（Ａ）負の抗電圧をｖ１、正の抗電圧をｖ２としたとき、
｜ｖ１｜＜｜ｖ２｜
である。
（Ｂ）より詳しくは、１．５×｜ｖ１｜＜｜ｖ２｜である。
（Ｃ）負の抗電圧ｖ１を印加した際における分極の変化の割合をΔｑ１／Δｖ１、正の抗電圧ｖ２を印加した際における分極の変化の割合をΔｑ２／Δｖ２としたとき、
（Δｑ１／Δｖ１）＞（Δｑ２／Δｖ２）
である。
（Ｄ）電子が蓄積飽和状態となる電圧をｖ３、電子の放出が開始される電圧をｖ４としたとき、
１≦｜ｖ４｜／｜ｖ３｜≦１．５
である。
このように、この電子放出素子１２においては、上述した電子放出素子の特性の特徴部分（１）〜（４）とほぼ同じ特性を有することがわかる。
また、上述した電子の蓄積に係る負電圧のレベルを変化させた場合の特性図の変化を、図２Ａ〜図２Ｃに示すパルス信号Ｓｐに対する３つの振幅変調の例と、図４Ａ〜図４Ｃに示すパルス信号Ｓｐａに対する３つのパルス幅変調の例との関連でみると、図２Ａ及び図４Ａに示す負電圧のレベルＶｓｌでは、図１３Ａに示すように、電子放出素子１２に蓄積される電子の量が少ない。図２Ｂ及び図４Ｂに示す負電圧のレベルＶｓｍでは、図１３Ｂに示すように、蓄積される電子の量が中位であり、図２Ｃ及び図４Ｃに示す負電圧のレベルＶｓｈでは、図１３Ｃに示すように、蓄積される電子の量が多く、ほぼ飽和状態となっている。
しかし、これら図１３Ａ〜図１３Ｃに示すように、電子の放出が開始されるポイントｐ４の電圧レベルはほとんど同じになっている。すなわち、電子を蓄積した後、ポイントｐ４に示す電圧レベルまで印加電圧が変化したとしても、電子の蓄積量にほとんど変化はなく、メモリ効果が発揮されることがわかる。
次に、この例における電子放出素子１２についての４つの実験例（第１〜第４の実験例）を示す。
第１の実験例は、電子放出素子１２の電子の放出状態をみたものである。すなわち、図１４Ａに示すように、電子放出素子１２に対して−７０Ｖの電圧を有する書込みパルスＰｗを印加して、電子放出素子１２に電子を蓄積させ、その後、２８０Ｖの電圧を有する点灯パルスＰｈを印加して電子を放出させた。電子の放出状態は、蛍光体６４の発光を受光素子（フォトダイオード）にて検出して測定した。検出波形を図１４Ｂに示す。なお、書込みパルスＰｗと点灯パルスＰｈのデューティ比は５０％とした。
この第１の実験例から、点灯パルスＰｈの立ち上がり途中から発光が開始され、該点灯パルスＰｈの初期段階で発光が終了していることがわかる。従って、点灯パルスＰｈの期間をより短くしても発光には影響はないものと考えられる。これは、高電圧の印加期間の短縮化につながり、消費電力の低減化を図る上で有利になる。
第２の実験例は、電子放出素子１２の電子の放出量が、図１５に示す書込みパルスＰｗの振幅によってどのように変化するかをみたものである。電子の放出量の変化は第１の実験例と同様に、蛍光体６４の発光を受光素子（フォトダイオード）にて検出して測定した。実験結果を図１６に示す。
図１６において、実線Ａは、点灯パルスＰｈの振幅を２００Ｖとし、書込みパルスＰｗの振幅を−１０Ｖから−８０Ｖに変化させた場合の特性を示し、実線Ｂは、点灯パルスＰｈの振幅を３５０Ｖとし、書込みパルスＰｗの振幅を−１０Ｖから−８０Ｖに変化させた場合の特性を示す。
この図１６に示すように、書込みパルスＰｗを−２０Ｖから−４０Ｖに変化させた場合、発光輝度は、ほとんど直線的に変化していることがわかる。特に、点灯パルスＰｈの振幅が３５０Ｖの場合と２００Ｖの場合とで比較すると、３５０Ｖの場合が書込みパルスＰｗに対する発光輝度変化のダイナミックレンジが広くなっており、画像表示における輝度向上、コントラストの向上を図る上で有利であることがわかる。この傾向は、点灯パルスＰｈの振幅設定に対して発光輝度が飽和するまでの範囲において、点灯パルスＰｈの振幅を上げるほど有利になると思われるが、信号伝送系の耐圧や消費電力との関係で、最適な値に設定することが好ましい。
第３の実験例は、電子放出素子１２の電子の放出量が、図１５に示す点灯パルスＰｈの振幅によってどのように変化するかをみたものである。電子の放出量の変化は第１の実験例と同様に、蛍光体６４の発光を受光素子（フォトダイオード）にて検出して測定した。実験結果を図１７に示す。
図１７において、実線Ｃは、書込みパルスＰｗの振幅を−４０Ｖとし、点灯パルスＰｈの振幅を５０Ｖから４００Ｖに変化させた場合の特性を示し、実線Ｄは、書込みパルスＰｗの振幅を−７０Ｖとし、点灯パルスＰｈの振幅を５０Ｖから４００Ｖに変化させた場合の特性を示す。
この図１７に示すように、点灯パルスＰｈを１００Ｖから３００Ｖに変化させた場合、発光輝度は、ほとんど直線的に変化していることがわかる。特に、書込みパルスＰｗの振幅が−４０Ｖの場合と−７０Ｖの場合とで比較すると、−７０Ｖの場合が点灯パルスＰｈに対する発光輝度変化のダイナミックレンジが広くなっており、画像表示における輝度向上、コントラストの向上を図る上で有利であることがわかる。この傾向は、書込みパルスＰｗの振幅設定に対して発光輝度が飽和するまでの範囲において、書込みパルスＰｗの振幅（この場合、絶対値）を上げるほど有利になると思われるが、この場合も、信号伝送系の耐圧や消費電力との関係で、最適な値に設定することが好ましい。
第４の実験例は、電子放出素子１２の電子の放出量が、図９又は図１０に示すコレクタ電圧Ｖｃのレベルによってどのように変化するかをみたものである。電子の放出量の変化は第１の実験例と同様に、蛍光体６４の発光を受光素子（フォトダイオード）にて検出して測定した。実験結果を図１８に示す。
図１８において、実線Ｅは、コレクタ電圧Ｖｃのレベルを３ｋＶとし、点灯パルスＰｈの振幅を８０Ｖから５００Ｖに変化させた場合の特性を示し、実線Ｆは、コレクタ電圧Ｖｃのレベルを７ｋＶとし、点灯パルスＰｈの振幅を８０Ｖから５００Ｖに変化させた場合の特性を示す。
この図１８に示すように、コレクタ電圧Ｖｃを７ｋＶとした方が、３ｋＶの場合よりも、点灯パルスＰｈに対する発光輝度変化のダイナミックレンジが広くなっており、画像表示における輝度向上、コントラストの向上を図る上で有利であることがわかる。この傾向は、コレクタ電圧Ｖｃのレベルを上げるほど有利になると思われるが、この場合も、信号伝送系の耐圧や消費電力との関係で、最適な値に設定することが好ましい。
さらに、この電子放出素子１２は以下のような効果を奏することになる。すなわち、上部電極４２に複数の貫通部４６を形成したことから、各貫通部４６並びに上部電極４２の外周部近傍から均等に電子が放出され、全体の電子放出特性のばらつきが低減し、電子放出の制御が容易になると共に、電子放出効率が高くなる。
また、上部電極４２の庇部５２とエミッタ部４０との間にギャップ５４が形成された形となることから、駆動電圧を印加した際に、該ギャップ５４の部分において電界集中が発生し易くなる。これは、電子放出の高効率化につながり、駆動電圧の低電圧化（低い電圧レベルでの電子放出）を実現させることができる。
上述したように、上部電極４２は、貫通部４６の周部において庇部５２が形成されることから、上述したギャップ５４の部分での電界集中が大きくなることとも相俟って、上部電極４２の庇部５２から電子が放出され易くなる。これは、電子放出の高出力、高効率化につながり、駆動電圧の低電圧化を実現させることができる。また、上部電極４２の庇部５２がゲート電極（制御電極、フォーカス電子レンズ等）として機能するため、放出電子の直進性を向上させることができる。これは、電子放出素子１２を多数並べて例えば表示装置１０の電子源として構成した場合に、クロストークを低減する上で有利となる。
このように、上述した電子放出素子１２においては、高い電界集中を容易に発生させることができ、しかも、電子放出箇所を多くすることができ、電子放出について高出力、高効率を図ることができ、低電圧駆動（低消費電力）も可能となる。
特に、この電子放出素子１２では、エミッタ部４０の少なくとも上面は、誘電体の粒界による凹凸４８が形成され、上部電極４２は、誘電体の粒界における凹部５０に対応した部分に貫通部４６が形成されるようにしたので、上部電極４２の庇部５２を簡単に実現させることができる。
また、エミッタ部４０の上面、すなわち、誘電体の粒界における凸部５６の表面（凹部５０の内壁面）と、上部電極４２の庇部５２の下面５２ａとのなす角の最大角度θを、１°≦θ≦６０°とし、エミッタ部４０の誘電体の粒界における凸部５６の表面（凹部５０の内壁面）と、上部電極４２の庇部５２の下面５２ａとの間の鉛直方向に沿った最大間隔ｄを、０μｍ＜ｄ≦１０μｍとしたので、これらの構成により、ギャップ５４の部分での電界集中の度合いをより大きくすることができ、電子放出についての高出力、高効率、並びに駆動電圧の低電圧化を効率よく図ることができる。
また、この電子放出素子１２では、貫通部４６を孔５８の形状としている。図７に示すように、エミッタ部４０のうち、上部電極４２と下部電極４４（図６参照）間に印加される駆動電圧に応じて分極が反転あるいは変化する部分は、上部電極４２が形成されている直下の部分（第１の部分）７０と、貫通部４６の内周から貫通部４６の内方に向かう領域に対応した部分（第２の部分）７２であり、特に、第２の部分７２は、駆動電圧のレベルや電界集中の度合いによって変化することになる。従って、この電子放出素子１２では、孔５８の平均径を、０．１μｍ以上、１０μｍ以下としている。この範囲であれば、貫通部４６を通じて放出される電子の放出分布にばらつきがほとんどなくなり、効率よく電子を放出することができる。
なお、孔５８の平均径が０．１μｍ未満の場合、電子を蓄積する領域が狭くなり、放出される電子の量が少なくなる。もちろん、孔５８を多数設けることも考えられるが、困難性を伴い、製造コストが高くなるという懸念がある。孔５８の平均径が１０μｍを超えると、エミッタ部４０の貫通部４６から露出した部分のうち、電子放出に寄与する部分（第２の部分）７２の割合（占有率）が小さくなり、電子の放出効率が低下する。
上部電極４２の庇部５２の断面形状としては、図７に示すように、上面及び下面とも水平に延びる形状としてもよいし、図１９に示すように、庇部５２の下面５２ａがほぼ水平であって、庇部５２の上端部が上方に盛り上がっていてもよい。また、図２０に示すように、庇部５２の下面５２ａが、貫通部４６の中心に向かうに従って徐々に上方に傾斜していてもよいし、図２１に示すように、庇部５２の下面５２ａが、貫通部４６の中心に向かうに従って徐々に下方に傾斜していてもよい。図１９の例は、ゲート電極としての機能を高めることが可能であり、図２１の例では、ギャップ５４の部分が狭くなることから、より電界集中を発生し易くなり、電子放出の高出力、高効率を向上させることができる。
また、この電子放出素子１２においては、図２１に示すように、電気的な動作において、上部電極４２と下部電極４４間に、エミッタ部４０によるコンデンサＣ１と、各ギャップ５４による複数のコンデンサＣａの集合体とが形成された形となる。すなわち、各ギャップ５４による複数のコンデンサＣａは、互いに並列に接続された１つのコンデンサＣ２として構成され、等価回路的には、集合体によるコンデンサＣ２にエミッタ部４０によるコンデンサＣ１が直列接続された形となる。
実際には、集合体によるコンデンサＣ２にエミッタ部４０によるコンデンサＣ１がそのまま直列接続されることはなく、上部電極４２への貫通部４６の形成個数や全体の形成面積等に応じて、直列接続されるコンデンサ成分が変化する。
ここで、図２３に示すように、例えばエミッタ部４０によるコンデンサＣ１のうち、その２５％が集合体によるコンデンサＣ２と直列接続された場合を想定して、容量計算を行ってみる。先ず、ギャップ５４の部分は真空であることから比誘電率は１となる。そして、ギャップ５４の最大間隔ｄを０．１μｍ、１つのギャップ５４の部分の面積Ｓ＝１μｍ×１μｍとし、ギャップ５４の数を１０，０００個とする。また、エミッタ部４０の比誘電率を２０００、エミッタ部４０の厚みを２０μｍ、上部電極４２と下部電極４４の対向面積を２００μｍ×２００μｍとすると、集合体によるコンデンサＣ２の容量値は０．８８５ｐＦ、エミッタ部４０によるコンデンサＣ１の容量値は３５．４ｐＦとなる。そして、エミッタ部４０によるコンデンサＣ１のうち、集合体によるコンデンサＣ２と直列接続されている部分を全体の２５％としたとき、該直列接続された部分における容量値（集合体によるコンデンサＣ２の容量値を含めた容量値）は０．８０５ｐＦであり、残りの容量値は２６．６ｐＦとなる。
これら直列接続された部分と残りの部分は並列接続されているから、全体の容量値は、２７．５ｐＦとなる。この容量値は、エミッタ部４０によるコンデンサＣ１の容量値３５．４ｐＦの７８％である。つまり、全体の容量値は、エミッタ部４０によるコンデンサＣ１の容量値よりも小さくなる。
このように、複数のギャップ５４によるコンデンサＣａの集合体については、ギャップ５４によるコンデンサＣａの容量値が相対的に小さいものとなり、エミッタ部４０によるコンデンサＣ１との分圧から、印加電圧Ｖａのほとんどはギャップ５４に印加されることになり、各ギャップ５４において、電子放出の高出力化が実現される。
また、集合体によるコンデンサＣ２は、エミッタ部４０によるコンデンサＣ１に直列接続された構造となることから、全体の容量値は、エミッタ部４０によるコンデンサＣ１の容量値よりも小さくなる。このことから、電子放出は高出力であり、全体の消費電力は小さくなるという好ましい特性を得ることができる。
次に、上述した電子放出素子１２の３つの変形例について図２４〜図２６を参照しながら説明する。
先ず、第１の変形例に係る電子放出素子１２ａは、図２４に示すように、貫通部４６の形状、特に、上面から見た形状が切欠き７４の形状である点で異なる。切欠き７４の形状としては、図２４に示すように、多数の切欠き７４が連続して形成されたくし歯状の切欠き７６が好ましい。この場合、貫通部４６を通じて放出される電子の放出分布のばらつきを低減し、効率よく電子を放出する上で有利となる。特に、切欠き７４の平均幅を、０．１μｍ以上、１０μｍ以下とすることが好ましい。この平均幅は、切欠き７４の中心線を直交するそれぞれ異なる複数の線分の長さの平均を示す。
第２の変形例に係る電子放出素子１２ｂは、図２５に示すように、貫通部４６の形状、特に、上面から見た形状がスリット７８である点で異なる。ここで、スリット７８とは、長軸方向（長手方向）の長さが短軸方向（短手方向）の長さの１０倍以上であるものをいう。従って、長軸方向（長手方向）の長さが短軸方向（短手方向）の長さの１０倍未満のものは孔５８（図８参照）の形状として定義することができる。また、スリット７８としては、複数の孔５８が連通してつながったものも含まれる。この場合、スリット７８の平均幅は、０．１μｍ以上、１０μｍ以下とすることが好ましい。貫通部４６を通じて放出される電子の放出分布のばらつきを低減し、効率よく電子を放出する上で有利になるからである。この平均幅は、スリット７８の中心線を直交するそれぞれ異なる複数の線分の長さの平均を示す。
第３の変形例に係る電子放出素子１２ｃは、図２６に示すように、エミッタ部４０の上面のうち、貫通部４６と対応する部分、例えば誘電体の粒界の凹部５０にフローティング電極７９が存在している点で異なる。この場合、図１１Ｃに示す状態において、フローティング電極７９が疑似的な下部電極を形成し、これにより、上部電極４２からの電子の放出（内部放出）をさらに促進させることができる。
次に、本実施の形態に係る表示装置の各種駆動方法について図２７〜図４５を参照しながら説明する。これらの駆動方法の説明では、図６に示す電子放出素子１２を使用した例を示す。
先ず、第１の駆動方法について図２７及び図２８を参照しながら説明する。図２７は、代表的に１行１列、２行１列及びｎ行１列の画素の動作を示す。なお、ここで使用する電子放出素子１２は、図５のポイントｐ２における抗電圧ｖ１が例えば−２０Ｖ、ポイントｐ５における抗電圧ｖ２が＋７０Ｖ、ポイントｐ３における電圧ｖ３が−５０Ｖ、ポイントｐ４における電圧ｖ４が＋５０Ｖの特性を有する。
また、図２７に示すように、１枚の画像の表示期間を１フレームとしたとき、該１フレーム内に１つの電荷蓄積期間Ｔｄと１つの発光期間Ｔｈが含まれており、１つの電荷蓄積期間Ｔｄには、ｎ個の選択期間Ｔｓが含まれる。各選択期間Ｔｓはそれぞれ対応する行の選択期間Ｔｓとなるため、対応しないｎ−１個の行については非選択期間Ｔｎとなる。
そして、この第１の駆動方法は、電荷蓄積期間Ｔｄに、全ての電子放出素子１２を走査して、ＯＮ対象（発光対象）の画素に対応した複数の電子放出素子１２にそれぞれ対応する画素の輝度レベルに応じた電圧を印加することにより、ＯＮ対象の画素に対応した複数の電子放出素子１２にそれぞれ対応する画素の輝度レベルに応じた量の電荷（電子）を蓄積させ、次の発光期間Ｔｈに、全ての電子放出素子１２に一定の電圧を印加して、ＯＮ対象の画素に対応した複数の電子放出素子１２からそれぞれ対応する画素の輝度レベルに応じた量の電子を放出させて、ＯＮ対象の画素を発光させるというものである。
具体的に説明すると、図２８にも示すように、先ず、１行目の選択期間Ｔｓにおいては、１行目の行選択線１８に例えば５０Ｖの選択信号Ｓｓが供給され、その他の行の行選択線１８に例えば０Ｖの非選択信号Ｓｎが供給される。１行目の画素のうち、ＯＮ（発光）とすべき画素の信号線２０に供給される画素信号Ｓｄの電圧は、０Ｖ以上、３０Ｖ以下の範囲であって、かつ、それぞれ対応する画素の輝度レベルに応じた電圧となる。輝度レベル最大であれば０Ｖとなる。この画素信号Ｓｄの輝度レベルに応じた変調は、図１に示す振幅変調回路３４や図３に示すパルス幅変調回路３８を通じて行われる。
これにより、１行目のＯＮとすべき各画素にそれぞれ対応する電子放出素子１２の上部電極４２と下部電極４４間にはそれぞれ輝度レベルに応じて−５０Ｖ以上、−２０Ｖ以下の電圧が印加される。その結果、上述した各電子放出素子１２には、印加された電圧に応じた電子が蓄積されることになる。例えば１行１列目の画素に対応する電子放出素子１２は、例えば最大輝度レベルであることから、図５の特性のポイントｐ３の状態となり、エミッタ部４０のうち、上部電極４２の貫通部４６から露出する部分に最大量の電子が蓄積されることになる。
なお、ＯＦＦ（消光）を示す画素に対応する電子放出素子１２に供給される画素信号Ｓｄの電圧は、例えば５０Ｖであり、これにより、ＯＦＦ対象の画素に対応する電子放出素子１２には０Ｖが印加され、これは、図５の特性のポイントｐ１の状態となり、電子の蓄積は行われない。
１行目への画素信号Ｓｄの供給が終了した後、２行目の選択期間Ｔｓにおいては、２行目の行選択線１８に５０Ｖの選択信号Ｓｓが供給され、その他の行の行選択線１８に０Ｖの非選択信号Ｓｎが供給される。この場合も、ＯＮ（発光）とすべき画素に対応する電子放出素子１２の上部電極４２と下部電極４４間にはそれぞれ輝度レベルに応じて−５０Ｖ以上、−２０Ｖ以下の電圧が印加される。このとき、非選択状態にある例えば１行目の画素に対応する電子放出素子１２の上部電極４２と下部電極４４間には０Ｖ以上、５０Ｖ以下の電圧が印加されるが、この電圧は、図５の特性のポイント４に達しないレベルの電圧であることから、１行目のうち、ＯＮ（発光）とすべき画素に対応する電子放出素子１２から電子が放出されるということはない。つまり、非選択状態の１行目の画素が、選択状態の２行目の画素に供給される画素信号Ｓｄの影響を受けるということがない。
以下同様に、ｎ行目の選択期間Ｔｓにおいては、ｎ行目の行選択線１８に５０Ｖの選択信号Ｓｓが供給され、その他の行の行選択線１８に０Ｖの非選択信号Ｓｎが供給される。この場合も、ＯＮ（発光）とすべき画素に対応する電子放出素子１２の上部電極４２と下部電極４４間にはそれぞれ輝度レベルに応じて−５０Ｖ以上、−２０Ｖ以下の電圧が印加される。このとき、非選択状態にある１行〜（ｎ−１）行の各画素に対応する電子放出素子１２の上部電極４２と下部電極４４間には０Ｖ以上、５０Ｖ以下の電圧が印加されるが、これら非選択状態の各画素のうち、ＯＮ（発光）とすべき画素に対応する電子放出素子１２から電子が放出されるということはない。
ｎ行目の選択期間Ｔｓが経過した段階で、発光期間Ｔｈに入る。この発光期間Ｔｈでは、全電子放出素子１２の上部電極４２には、信号供給回路２４を通じて基準電圧（例えば０Ｖ）が印加され、全電子放出素子１２の下部電極４４には、−３５０Ｖの電圧（パルス電源３０の−４００Ｖ＋行選択回路２２の電源電圧５０Ｖ）が印加される。これにより、全電子放出素子１２の上部電極４２と下部電極４４間に高電圧（＋３５０Ｖ）が印加される。全電子放出素子１２は、それぞれ図５の特性のポイントｐ６の状態となり、図１２Ｃに示すように、エミッタ部４０のうち、前記電子の蓄積されていた部分から、貫通部４６を通じて電子が放出される。もちろん、上部電極４２の外周部近傍からも電子が放出される。
つまり、ＯＮ（発光）とすべき画素に対応する電子放出素子１２から電子が放出され、放出された電子は、これら電子放出素子１２に対応するコレクタ電極６２に導かれて、対応する蛍光体６４を励起し、発光する。これによって、透明板６０の表面から画像が表示されることになる。
以後同様に、フレーム単位に、電荷蓄積期間Ｔｄにおいて、ＯＮ（発光）とすべき画素に対応する電子放出素子１２に電子を蓄積し、発光期間Ｔｈにおいて、蓄積されていた電子を放出して蛍光発光させることで、透明板６０の表面から動画像あるいは静止画像が表示されることになる。
次に、第２の駆動方法について図２９〜図３１を参照しながら説明する。この第２の駆動方法は、図２９に示すように、１フレームを複数に分割した際の１つの分割期間をサブフィールドＳＦ１、ＳＦ２、・・・、ＳＦｍとし、各サブフィールドＳＦ１、ＳＦ２、・・・、ＳＦｍにそれぞれ１つの電荷蓄積期間Ｔｄと１つの発光期間Ｔｈを設定した場合の駆動方法の１つである。各サブフィールドＳＦ１、ＳＦ２、・・・、ＳＦｍの時間的長さは同じにしてある。
そして、最初のサブフィールド（第１サブフィールドＳＦ１）に割り当てられる輝度レベルが最も高く、サブフィールドの経過毎に輝度レベルが低下するように設定される。
この第２の駆動方法は、電荷蓄積期間Ｔｄに、全ての電子放出素子１２を走査して、ＯＮ対象の電子放出素子１２に一定の電圧を印加することにより、ＯＮ対象の電子放出素子１２に一定量の電荷を蓄積させ、次の発光期間Ｔｈに、全ての電子放出素子１２に対してそれぞれ当該サブフィールド（現在走査中のサブフィールドを指す）に割り当てられた輝度レベルに応じた電圧を印加して、ＯＮ対象の画素に対応した複数の電子放出素子１２からそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた量の電子を放出させて、ＯＮ対象の画素を発光させるというものであり、いわゆるパルス数変調方式と振幅変調方式（発光期間Ｔｈの電圧の振幅変調）の複合方式を採用している。
この第２の駆動方法では、図３０に示す信号供給回路８０が使用される。この信号供給回路８０には、該信号供給回路８０と電源回路２８間の負極ラインとＧＮＤ（グランド）間にパルス電源８２が接続されている。パルス電源８２は、電荷蓄積期間Ｔｄに例えば０Ｖ、発光期間Ｔｈに例えば−３３０Ｖとされたパルス状の電圧波形を出力する。
従って、パルス生成回路８４は、電荷蓄積期間Ｔｄにおいて、一定のパルス周期で一定の振幅（例えば５０Ｖ）を有するパルス信号Ｓｐ１を生成、出力し、発光期間Ｔｈにおいて、一定のパルス周期で一定の振幅（例えば−２８０Ｖ）を有するパルス信号Ｓｐ２を生成、出力する。
振幅変調回路８６は、図３１に示すように、電荷蓄積期間Ｔｄにおいては、信号制御回路２６の制御によって、選択状態の画素のうち、ＯＮ対象の画素に対するパルス信号Ｓｐ１の電圧を例えば０Ｖに振幅変調し、ＯＦＦ対象の画素に対するパルス信号Ｓｐ１の電圧を例えば５０Ｖに振幅変調してそれぞれ画素信号Ｓｄとして出力する。
これによって、図２９にも示すように、選択状態の画素のうち、ＯＮ対象の画素に対応する電子放出素子１２には−５０Ｖが印加され、ＯＦＦ対象の画素に対応する電子放出素子１２には、０Ｖが印加されることになる。また、非選択状態の画素に対応する電子放出素子１２には、０Ｖ又は５０Ｖが印加される。
一方、発光期間Ｔｈにおいては、信号制御回路２６の制御によって、現在のサブフィールドの輝度レベルに応じた電圧に振幅変調する。この例では、図３１に示すように、−２８０Ｖ〜０Ｖの範囲で振幅変調する。例えば、第１サブフィールドＳＦ１の発光期間Ｔｈでは、振幅変調回路８６から信号線２０を通じて全ての電子放出素子１２の上部電極４２に０Ｖが印加され、第２サブフィールドＳＦ２の発光期間Ｔｈでは、全ての電子放出素子１２の上部電極４２に−１７５Ｖが印加され、第ｍサブフィールドＳＦｍの発光期間Ｔｈでは、全ての電子放出素子１２の上部電極４２に−２８０Ｖが印加される。また、各サブフィールドＳＦ１、ＳＦ２、・・・、ＳＦｍの発光期間Ｔｈでは、行選択回路２２から全ての行選択線１８を通じて全ての電子放出素子１２の下部電極４４に−３５０Ｖが印加される。
従って、図２９に示すように、第１サブフィールドＳＦ１の発光期間Ｔｈでは、全ての電子放出素子１２に３５０Ｖが印加され、第２サブフィールドＳＦ２の発光期間Ｔｈでは、全ての電子放出素子１２に１７５Ｖが印加され、第ｍサブフィールドＳＦｍの発光期間Ｔｈでは、全ての電子放出素子１２に７０Ｖが印加されることとなる。
具体的に、図２９に基づいて、第１サブフィールドＳＦ１と第２サブフィールドＳＦ２のみで考えた場合、第１サブフィールドＳＦ１の輝度レベルが例えば６４とし、第２サブフィールドＳＦ２の輝度レベルを３２としたとき、１行１列の画素では、第１サブフィールドＳＦ１がＯＮ状態、第２サブフィールドＳＦ２がＯＦＦ状態であるから、その輝度レベルは６４となる。２行１列の画素では、第１サブフィールドＳＦ１がＯＮ状態、第２サブフィールドＳＦ２がＯＮ状態であるから、その輝度レベルは６４＋３２＝９６となる。同様に、ｎ行１列の画素では、第１サブフィールドＳＦ１がＯＦＦ状態、第２サブフィールドＳＦ２がＯＮ状態であるから、その輝度レベルは３２となる。
このように、サブフィールド単位に、電荷蓄積期間Ｔｄにおいて、ＯＮ（発光）とすべき画素に対応する電子放出素子１２に一定量の電子を蓄積し、発光期間Ｔｈにおいて、当該サブフィールドの輝度レベルに応じた電圧を印加することにより、蓄積されていた電子を放出して蛍光体発光させることで、透明板６０の表面から動画像あるいは静止画像が表示されることになる。
次に、第３の駆動方法について図３２及び図３３を参照しながら説明する。この第３の駆動方法は、図３２に示すように、上述した第２の駆動方法と同様にサブフィールドの概念を取り入れている。各サブフィールドＳＦ１、ＳＦ２、・・・、ＳＦｍの時間的長さは同じにしてある。また、最初のサブフィールド（第１サブフィールドＳＦ１）に割り当てられる輝度レベルが最も高く、サブフィールドの経過毎に輝度レベルが低下するように設定される。
この第３の駆動方法は、電荷蓄積期間Ｔｄに、全ての電子放出素子１２を走査して、ＯＮ対象の電子放出素子１２に対してそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた電圧を印加することにより、ＯＮ対象の電子放出素子１２にそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた量の電荷を蓄積させ、次の発光期間Ｔｈに、全ての電子放出素子１２に対して一定の電圧を印加して、ＯＮ対象の画素に対応した複数の電子放出素子１２からそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた量の電子を放出させて、ＯＮ対象の画素を発光させるというものであり、いわゆるパルス数変調方式と振幅変調方式（電荷蓄積期間の電圧の振幅変調）との複合方式、又はパルス数変調方式とパルス幅変調方式（電荷蓄積期間の電圧のパルス幅変調）との複合方式を採用している。
この第３の駆動方法では、図１や図３に示す信号供給回路２４、２４ａを利用することができる。例えば図１に示す振幅変調回路３４を使用する場合、該振幅変調回路３４は、図３３に示すように、電荷蓄積期間Ｔｄにおいては、信号制御回路２６の制御によって、選択状態の画素のうち、ＯＮ対象の画素に対するパルス信号Ｓｐの電圧を、現在のサブフィールドの輝度レベルに応じた電圧に振幅変調してそれぞれ画素信号Ｓｄとして出力する。この例では、０Ｖ以上、３０Ｖ以下の範囲で振幅変調する。
これにより、例えば、図３２に示すように、第１サブフィールドＳＦ１の電荷蓄積期間Ｔｄでは、全ての電子放出素子１２への走査の際に、ＯＮ対象の画素に対応する電子放出素子１２の上部電極４２に０Ｖが印加され、第２サブフィールドＳＦ２の電荷蓄積期間Ｔｄでは、ＯＮ対象の画素に対応する電子放出素子１２の上部電極４２に１５Ｖが印加され、第ｍサブフィールドＳＦｍの電荷蓄積期間Ｔｄでは、ＯＮ対象の画素に対応する電子放出素子１２の上部電極４２に３０Ｖが印加される。
従って、図３２に示すように、第１サブフィールドＳＦ１の電荷蓄積期間Ｔｄでは、ＯＮ対象の画素に対応する電子放出素子１２に−５０Ｖが印加され、第２サブフィールドＳＦ２の電荷蓄積期間Ｔｄでは、ＯＮ対象の画素に対応する電子放出素子１２に−３５Ｖが印加され、第ｍサブフィールドＳＦｍの電荷蓄積期間Ｔｄでは、ＯＮ対象の画素に対応する電子放出素子１２に−２０Ｖが印加されることとなる。
一方、各サブフィールドＳＦ１、ＳＦ２、・・・、ＳＦｍの発光期間Ｔｈでは、振幅変調回路３４から信号線２０を通じて全ての電子放出素子１２の上部電極４２に０Ｖが印加され、行選択回路２２から全ての行選択線１８を通じて全ての電子放出素子１２の下部電極４４に−３５０Ｖが印加される。つまり、各サブフィールドＳＦ１、ＳＦ２、・・・、ＳＦｍの発光期間Ｔｈでは、全ての電子放出素子１２に３５０Ｖが印加される。
このように、サブフィールド単位に、電荷蓄積期間Ｔｄにおいて、ＯＮ（発光）とすべき画素に対応する電子放出素子１２に、当該サブフィールドの輝度レベルに応じた量の電子を蓄積し、発光期間Ｔｈにおいて、蓄積されていた電子を放出して蛍光体発光させることで、透明板６０の表面から動画像あるいは静止画像が表示されることになる。
次に、第４の駆動方法について図３４〜図３６を参照しながら説明する。この第４の駆動方法は、図３４に示すように、１フレームを複数に分割し、これら複数の分割期間の輝度レベルがそれぞれ同じ場合における１つの前記分割期間を１つのリニアサブフィールドＬＳＦ１、ＬＳＦ２、・・・、ＬＳＦｍとしたとき、各リニアサブフィールドＬＳＦ１、ＬＳＦ２、・・・、ＬＳＦｍ内にそれぞれ１つの電荷蓄積期間Ｔｄと１つの発光期間Ｔｈを設定した場合の駆動方法の１つである。各リニアサブフィールドＬＳＦ１、ＬＳＦ２、・・・、ＬＳＦｍの時間的長さは同じにしてある。
この第４の駆動方法は、電荷蓄積期間Ｔｄに、全ての電子放出素子１２を走査して、当該リニアサブフィールド（現在走査中のリニアサブフィールドを指す）においてＯＮ対象の電子放出素子１２に対してそれぞれ一定の電圧を印加することにより、当該リニアサブフィールドにおいてＯＮ対象の電子放出素子１２にそれぞれ一定量の電荷を蓄積させ、次の発光期間Ｔｈに、全ての電子放出素子１２に対して一定の電圧を印加して、当該リニアサブフィールドにおいてＯＮ対象の画素に対応した複数の電子放出素子１２から一定量の電子を放出させて、ＯＮ対象の画素を発光させるというものであり、いわゆるパルス数変調方式を採用している。
この第４の駆動方法では、図３５に示す信号供給回路９０が使用される。この信号供給回路９０には、該信号供給回路９０と電源回路２８間の負極ラインとＧＮＤ（グランド）間にパルス電源９２が接続されている。パルス電源９２は、電荷蓄積期間Ｔｄに例えば０Ｖ、発光期間Ｔｈに例えば−２００Ｖとされたパルス状の電圧波形を出力する。
従って、パルス生成回路９４は、電荷蓄積期間Ｔｄにおいて、一定のパルス周期で一定の振幅（例えば５０Ｖ）を有するパルス信号Ｓｐ３を生成、出力し、発光期間Ｔｈにおいて、一定のパルス周期で一定の振幅（例えば−１５０Ｖ）を有するパルス信号Ｓｐ４を生成、出力する。
振幅変調回路９６は、図３６に示すように、電荷蓄積期間Ｔｄにおいては、信号制御回路２６の制御によって、選択状態の画素のうち、ＯＮ対象の画素に対するパルス信号Ｓｐ３の電圧を例えば０Ｖに振幅変調し、ＯＦＦ対象の画素に対するパルス信号Ｓｐ３の電圧を例えば５０Ｖに振幅変調して、それぞれ画素信号Ｓｄとして出力する。
これによって、図３４にも示すように、選択状態の画素のうち、ＯＮ対象の画素に対応する電子放出素子１２には−５０Ｖが印加され、ＯＦＦ対象の画素に対応する電子放出素子１２には、０Ｖが印加されることになる。また、非選択状態の画素に対応する電子放出素子１２には、０Ｖ又は５０Ｖが印加される。
一方、各リニアサブフィールドＬＳＦ１、ＬＳＦ２、・・・、ＬＳＦｍの発光期間Ｔｈでは、振幅変調回路９６から信号線２０を通じて全ての電子放出素子１２の上部電極４２に−１５０Ｖが印加され、行選択回路２２から全ての行選択線１８を通じて全ての電子放出素子１２の下部電極４４に−３５０Ｖが印加される。つまり、各リニアサブフィールドＬＳＦ１、ＬＳＦ２、・・・、ＬＳＦｍの発光期間Ｔｈでは、全ての電子放出素子１２に２００Ｖが印加される。なお、各発光期間Ｔｈにおいて、全ての電子放出素子１２に３５０Ｖを印加する設計であれば、図１に示す信号供給回路２４を利用することができる。
そして、各画素においては、対応する輝度レベルに応じて、連続的に各リニアサブフィールドＬＳＦ１、ＬＳＦ２、・・・、ＬＳＦｍでの電荷蓄積期間ＴｄにおいてＯＮ状態とされ、残りのリニアサブフィールドの各電荷蓄積期間ＴｄにおいてＯＦＦ状態とされる。
例えば、図３４に示すように、１行１列の画素が輝度レベル「６４」であれば、該画素に対応する電子放出素子１２は、輝度レベル「６４」に応じて数の連続したリニアサブフィールドにおける各電荷蓄積期間Ｔｄにおいて−５０Ｖが印加され、各発光期間Ｔｈにおいて発光されることになる。２行１列の画素が輝度レベル「３２」であれば、該画素に対応する電子放出素子１２は、輝度レベル「３２」に応じて数（輝度レベル「６４」に対応した数の半分の数）の連続したリニアサブフィールドにおける各電荷蓄積期間Ｔｄにおいて−５０Ｖが印加され、各発光期間Ｔｈにおいて発光されることになる。以下同様に、ｎ行１列の画素が輝度レベル「８」であれば、該画素に対応する電子放出素子１２は、輝度レベル「８」に応じて数（輝度レベル「６４」に対応した数の１／８の数）の連続したリニアサブフィールドにおける各電荷蓄積期間Ｔｄにおいて−５０Ｖが印加され、各発光期間Ｔｈにおいて発光されることになる。
このように、リニアサブフィールド単位に、電荷蓄積期間Ｔｄにおいて、ＯＮ（発光）とすべき画素に対応する電子放出素子１２に一定量の電子を蓄積し、発光期間Ｔｈにおいて、蓄積されていた電子を放出して蛍光体発光させることで、透明板６０の表面から動画像あるいは静止画像が表示されることになる。
次に、第５の駆動方法について図３７〜図３９を参照しながら説明する。この第５の駆動方法は、上述した第１の駆動方法と同様に、１フレームに１つの電荷蓄積期間Ｔｄと１つの発光期間Ｔｈを有する。
また、以下の説明では、電子放出素子１２として、例えば図５のポイントｐ２における抗電圧ｖ１が例えば−２０Ｖ、ポイントｐ５における抗電圧ｖ２が＋１４０Ｖ、ポイントｐ３における電圧ｖ３が−７０Ｖ、ポイントｐ４における電圧ｖ４が＋１１０Ｖの特性を有する電子放出素子１２を使用した場合を想定して説明する。
そして、この第５の駆動方法は、電荷蓄積期間Ｔｄに、全ての電子放出素子１２に一定の電圧を印加して、全ての電子放出素子１２に一定量の電荷を蓄積させ、次の発光期間Ｔｈに、全ての電子放出素子１２を走査して、ＯＮ対象の画素に対応した複数の電子放出素子１２にそれぞれ対応する画素の輝度レベルに応じた電圧を印加することにより、ＯＮ対象の画素に対応した複数の電子放出素子１２からそれぞれ対応する画素の輝度レベルに応じた量の電子を放出させて、ＯＮ対象の画素を発光させるようにしたものであり、振幅変調方式（発光期間Ｔｈの電圧の振幅変調）を採用している。
この第５の駆動方法では、図３８に示す行選択回路１００と信号供給回路１０２が使用される。行選択回路１００には、電源回路２８から例えば１００Ｖ、７０Ｖ及び０Ｖが供給される。信号供給回路１０２には、電源回路２８から例えば２００Ｖ及び０Ｖが供給される。
行選択回路１００は、図３９に示すように、電荷蓄積期間Ｔｄに、一定の電圧（例えば７０Ｖ）を出力する。また、発光期間Ｔｈでは、選択行に対して例えば０Ｖを出力し、非選択行に対して例えば１００Ｖを出力する。
信号供給回路１０２のパルス生成回路１０４は、電荷蓄積期間Ｔｄにおいて、基準電圧（例えば０Ｖ）を出力し、発光期間Ｔｈにおいて、一定のパルス周期で一定の振幅（例えば２００Ｖ）を有するパルス信号Ｓｐ５を生成、出力する。
振幅変調回路１０６は、電荷蓄積期間Ｔｄにおいて、パルス生成回路１０４からの基準電圧をそのまま出力する。発光期間Ｔｈにおいては、選択状態の画素のうち、ＯＮ対象の画素に対するパルス信号Ｓｐ５の電圧を、該画素の輝度レベルに応じて１１０Ｖ以上、２００Ｖ以下の範囲で振幅変調し、ＯＦＦ対象の画素に対するパルス信号Ｓｐ５の電圧を例えば１００Ｖに振幅変調して、それぞれ画素信号Ｓｄとして出力する。
これによって、図３７にも示すように、電荷蓄積期間Ｔｄにおいては、全ての電子放出素子１２に対して−７０Ｖが印加され、全ての電子放出素子１２において一定量の電荷（電子）が蓄積される。
そして、次の発光期間Ｔｈにおいては、選択状態の画素のうち、ＯＮ対象の画素に対応する電子放出素子１２には輝度レベルに応じて１１０Ｖ以上、２００Ｖ以下の電圧が印加され、ここでは図示しないがＯＦＦ対象の画素に対応する電子放出素子１２には、１００Ｖが印加されることになる。また、非選択状態の画素に対応する電子放出素子１２には、１０Ｖ以上、１００Ｖ以下の電圧が印加される。
図３７の例では、１行１列目の画素に対応する電子放出素子１２に２００Ｖを印加して例えば輝度レベル「６４」の発光をさせ、２行１列目の画素に対応する電子放出素子１２に１５０Ｖを印加して輝度レベル「３２」の発光をさせ、ｎ行１列目の画素に対応する電子放出素子１２に１７０Ｖを印加して輝度レベル「４８」の発光をさせた例を示す。また、非選択状態の画素に対応する電子放出素子１２には、１０Ｖ以上、１００Ｖ以下の電圧が印加されるが、この電圧は、図５の特性のポイント４（この例では１１０Ｖ）に達しないレベルの電圧であることから、非選択状態の画素に対応する電子放出素子１２から電子が放出されるということはない。つまり、非選択状態の画素が、選択状態の画素に供給される画素信号Ｓｄの影響を受けるということがない。
このように、１フレーム単位に、電荷蓄積期間Ｔｄにおいて、ＯＮ（発光）とすべき画素に対応する電子放出素子１２に一定量の電子を蓄積し、発光期間Ｔｈにおいて、それぞれＯＮ（発光）とすべき画素の輝度レベルに応じた電圧を印加することによって、蓄積されていた電子を放出して蛍光発光させることで、透明板６０の表面から動画像あるいは静止画像が表示されることになる。
次に、第６の駆動方法について、図４０及び図４１を参照しながら説明する。この第６の駆動方法は、図４０に示すように、上述した第２の駆動方法と同様にサブフィールドの概念を取り入れている。各サブフィールドＳＦ１、ＳＦ２、・・・、ＳＦｍの時間的長さは同じにしてある。また、最初のサブフィールド（第１サブフィールドＳＦ１）に割り当てられる輝度レベルが最も高く、サブフィールドの経過毎に輝度レベルが低下するように設定される。
この第６の駆動方法は、電荷蓄積期間Ｔｄに、全ての電子放出素子１２に対してそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた電圧を印加して、全ての電子放出素子１２にそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた量の電荷を蓄積させ、次の発光期間Ｔｈに、全ての電子放出素子１２を走査して、ＯＮ対象の電子放出素子１２に一定の電圧を印加することにより、ＯＮ対象の画素に対応した複数の電子放出素子１２からそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた量の電子を放出させて、ＯＮ対象の画素を発光させるというものであり、いわゆるパルス数変調方式と振幅変調方式（電荷蓄積期間Ｔｄの電圧の振幅変調）との複合方式、又はパルス数変調方式とパルス幅変調方式（電荷蓄積期間Ｔｄの電圧のパルス幅変調）との複合方式の複合方式を採用している。
この第６の駆動方法では、図３８に示す信号供給回路１０２を利用することができ、特に、図１に示す振幅変調回路３４や図３に示すパルス幅変調回路３８を利用することができる。例えば図１に示す振幅変調回路３４を使用する場合、該振幅変調回路３４は、図４１に示すように、電荷蓄積期間Ｔｄにおいては、信号制御回路２６の制御によって、全てのパルス信号Ｓｐ５の電圧を、現在のサブフィールドの輝度レベルに応じた電圧に振幅変調してそれぞれ画素信号Ｓｄとして出力する。この例では、０Ｖ以上、５０Ｖ以下の範囲で振幅変調する。
これにより、例えば図４０に示すように、第１サブフィールドＳＦ１の電荷蓄積期間Ｔｄでは、全ての電子放出素子１２の上部電極４２に０Ｖが印加され、第２サブフィールドＳＦ２の電荷蓄積期間Ｔｄでは、全ての電子放出素子１２の上部電極４２に２５Ｖが印加され、第ｍサブフィールドＳＦｍの電荷蓄積期間Ｔｄでは、全ての電子放出素子１２の上部電極４２に５０Ｖが印加される。
従って、第１サブフィールドＳＦ１の電荷蓄積期間Ｔｄでは、全ての電子放出素子１２に−７０Ｖが印加され、第２サブフィールドＳＦ２の電荷蓄積期間Ｔｄでは、全ての電子放出素子１２に−４５Ｖが印加され、第ｍサブフィールドＳＦｍの電荷蓄積期間Ｔｄでは、全ての電子放出素子１２に−２０Ｖが印加されることとなる。
一方、各サブフィールドＳＦ１、ＳＦ２、・・・、ＳＦｍの発光期間Ｔｈにおいては、信号制御回路２６の制御によって、選択状態の画素のうち、ＯＮ対象の画素に対するパルス信号Ｓｐ５の電圧を２００Ｖに振幅変調し、ＯＦＦ対象の画素に対するパルス信号Ｓｐ５の電圧を１００Ｖに振幅変調してそれぞれ画素信号Ｓｄとして出力する。
これにより、図４１に示すように、各サブフィールドＳＦ１、ＳＦ２、・・・、ＳＦｍの発光期間Ｔｈでは、ＯＮ対象の画素に対応する電子放出素子１２に２００Ｖが印加され、ＯＦＦ対象の画素に対応する電子放出素子１２に１００Ｖが印加されることになる。非選択状態の電子放出素子１２には、０Ｖ又は１００Ｖが印加される。
具体的に、図４０に基づいて、第１サブフィールドＳＦ１と第２サブフィールドＳＦ２のみで考えた場合、第１サブフィールドＳＦ１の輝度レベルを例えば６４とし、第２サブフィールドＳＦ２の輝度レベルを３２としたとき、１行１列の画素では、第１サブフィールドＳＦ１がＯＮ状態、第２サブフィールドＳＦ２がＯＦＦ状態であるから、その輝度レベルは６４となる。２行１列の画素では、第１サブフィールドＳＦ１がＯＮ状態、第２サブフィールドＳＦ２がＯＮ状態であるから、その輝度レベルは６４＋３２＝９６となる。同様に、ｎ行１列の画素では、第１サブフィールドＳＦ１がＯＦＦ状態、第２サブフィールドＳＦ２がＯＮ状態であるから、その輝度レベルは３２となる。
このように、サブフィールド単位に、電荷蓄積期間Ｔｄにおいて、全ての電子放出素子１２に、当該サブフィールドの輝度レベルに応じた電子を蓄積し、発光期間Ｔｈにおいて、ＯＮ（発光）とすべき画素に対応する蓄積されていた電子を放出して蛍光発光させることで、透明板６０の表面から動画像あるいは静止画像が表示されることになる。
次に、第７の駆動方法について図４２及び図４３を参照しながら説明する。この第７の駆動方法は、図４２に示すように、上述した第２の駆動方法と同様にサブフィールドの概念を取り入れている。各サブフィールドＳＦ１、ＳＦ２、・・・、ＳＦｍの時間的長さは同じにしてある。また、最初のサブフィールド（第１サブフィールドＳＦ１）に割り当てられる輝度レベルが最も高く、サブフィールドの経過毎に輝度レベルが低下するように設定される。
そして、この第７の駆動方法は、電荷蓄積期間Ｔｄに、全ての電子放出素子１２に一定の電圧を印加して、全ての電子放出素子１２に一定量の電荷を蓄積させ、次の発光期間Ｔｈに、全ての電子放出素子１２を走査して、ＯＮ対象の電子放出素子１２に対してそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた電圧を印加することにより、ＯＮ対象の画素に対応した複数の電子放出素子１２からそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた量の電子を放出させて、ＯＮ対象の画素を発光させるというものであり、いわゆるパルス数変調方式と振幅変調方式（発光期間Ｔｈの電圧の振幅変調）との複合方式を採用している。
この第７の駆動方法では、図３８に示す信号供給回路１０２を利用することができ、この場合、振幅変調回路１０６は、図４３にも示すように、電荷蓄積期間Ｔｄにおいて、信号制御回路２６の制御によって、パルス生成回路１０４からの基準電圧をそのまま出力する。発光期間Ｔｈにおいては、信号制御回路２６の制御によって、選択状態の画素のうち、ＯＮ対象の画素に対するパルス信号Ｓｐ５の電圧を、現在のサブフィールドの輝度レベルに応じて１１０Ｖ以上、２００Ｖ以下の範囲で振幅変調し、ＯＦＦ対象の画素に対するパルス信号Ｓｐ５の電圧を例えば１００Ｖに振幅変調して、それぞれ画素信号Ｓｄとして出力する。
これによって、図４２にも示すように、電荷蓄積期間Ｔｄにおいては、全ての電子放出素子１２に対して−７０Ｖが印加され、全ての電子放出素子１２において一定量の電荷（電子）が蓄積される。
そして、次の発光期間Ｔｈにおいては、図４３に示すように、選択状態の画素のうち、ＯＮ対象の画素に対応する電子放出素子１２には現在のサブフィールドの輝度レベルに応じて１１０Ｖ以上、２００Ｖ以下の電圧が印加され、ＯＦＦ対象の画素に対応する電子放出素子１２には、１００Ｖが印加されることになる。例えば、図４２に示すように、第１サブフィールドＳＦ１の発光期間Ｔｈでは、ＯＮ対象の画素に対応する電子放出素子１２に２００Ｖが印加され、第２サブフィールドＳＦ２の発光期間Ｔｈでは、ＯＮ対象の画素に対応する電子放出素子１２に１５５Ｖが印加され、第ｍサブフィールドＳＦｍの発光期間Ｔｈでは、ＯＮ対象の画素に対応する電子放出素子１２に１１０Ｖが印加される。また、非選択状態の画素に対応する電子放出素子１２には、１０Ｖ以上、１００Ｖ以下の電圧が印加される。
このように、サブフィールド単位に、電荷蓄積期間Ｔｄにおいて、ＯＮ（発光）とすべき画素に対応する電子放出素子１２に一定量の電子を蓄積し、発光期間Ｔｈにおいて、当該サブフィールドの輝度レベルに応じた電圧を印加することにより、蓄積されていた電子を放出して蛍光発光させることで、透明板６０の表面から動画像あるいは静止画像が表示されることになる。
次に、第８の駆動方法について図４４及び図４５を参照しながら説明する。この第８の駆動方法は、図４４に示すように、上述した第４の駆動方法と同様にリニアサブフィールドの概念を取り入れている。各リニアサブフィールドＬＳＦ１、ＬＳＦ２、・・・、ＬＳＦｍの時間的長さ、輝度レベルはそれぞれ同じに設定してある。
この第８の駆動方法は、電荷蓄積期間Ｔｄに、全ての電子放出素子１２に対して一定の電圧を印加して、当該リニアサブフィールドにおいてＯＮ対象の電子放出素子１２にそれぞれ一定量の電荷を蓄積させ、次の発光期間Ｔｈに、全ての電子放出素子１２を走査して、当該リニアサブフィールドにおいてＯＮ対象の電子放出素子１２に対してそれぞれ一定の電圧を印加することにより、当該リニアサブフィールドにおいてＯＮ対象の画素に対応した複数の電子放出素子１２から一定量の電子を放出させて、ＯＮ対象の画素を発光させるというものであり、いわゆるパルス数変調方式を採用している。
この第８の駆動方法でも、図３８に示す信号供給回路１０２を利用することができ、この場合、振幅変調回路１０６は、電荷蓄積期間Ｔｄにおいて、信号制御回路２６の制御によって、パルス生成回路１０４からの基準電圧をそのまま出力する。発光期間Ｔｈにおいては、信号制御回路２６の制御によって、選択状態の画素のうち、ＯＮ対象の画素に対するパルス信号Ｓｐ５の電圧を例えば２００Ｖに振幅変調し、ＯＦＦ対象の画素に対するパルス信号Ｓｐ５の電圧を例えば１００Ｖに振幅変調して、それぞれ画素信号Ｓｄとして出力する。
これによって、図４５にも示すように、電荷蓄積期間Ｔｄにおいては、全ての電子放出素子１２に対して−７０Ｖが印加され、全ての電子放出素子１２において一定量の電荷（電子）が蓄積される。
そして、次の発光期間Ｔｈにおいては、図４５に示すように、選択状態の画素のうち、ＯＮ対象の画素に対応する電子放出素子１２には２００Ｖの電圧が印加され、ＯＦＦ対象の画素に対応する電子放出素子１２には１００Ｖが印加されることになる。また、非選択状態の画素に対応する電子放出素子１２には、０Ｖ又は１００Ｖが印加される。
そして、各画素においては、対応する輝度レベルに応じて、連続的に各リニアサブフィールドＬＳＦ１、ＬＳＦ２、・・・、ＬＳＦｍでの発光期間ＴｈにおいてＯＮ状態とされ、残りのリニアサブフィールドの各発光期間ＴｈにおいてＯＦＦ状態とされる。
例えば、図４４に示すように、１行１列の画素が輝度レベル「６４」であれば、該画素に対応する電子放出素子１２は、輝度レベル「６４」に応じて数の連続したリニアサブフィールドにおける各発光期間Ｔｈにおいて２００Ｖが印加され、各発光期間Ｔｈにおいて発光されることになる。２行１列の画素が輝度レベル「３２」であれば、該画素に対応する電子放出素子１２は、輝度レベル「３２」に応じて数（輝度レベル「６４」に対応した数の半分の数）の連続したリニアサブフィールドにおける各発光期間Ｔｈにおいて２００Ｖが印加され、各発光期間Ｔｈにおいて発光されることになる。以下同様に、ｎ行１列の画素が輝度レベル「８」であれば、該画素に対応する電子放出素子１２は、輝度レベル「８」に応じて数（輝度レベル「６４」に対応した数の１／８の数）の連続したリニアサブフィールドにおける各発光期間Ｔｈにおいて２００Ｖが印加され、各発光期間Ｔｈにおいて発光されることになる。
このように、リニアサブフィールド単位に、電荷蓄積期間Ｔｄにおいて、全ての電子放出素子１２に一定量の電子を蓄積し、発光期間Ｔｈに、ＯＮ（発光）とすべき画素に対応する電子放出素子１２に一定の電圧を印加することにより、蓄積されていた電子を放出して蛍光発光させることで、透明板６０の表面から動画像あるいは静止画像が表示されることになる。
上述したように、本実施の形態に係る表示装置１０においては、電荷蓄積期間Ｔｄに、全ての電子放出素子１２に必要な電荷を蓄積し、その後の発光期間Ｔｈに、全ての電子放出素子１２に対して電子放出に必要な電圧を印加して、ＯＮ対象の画素に対応した複数の電子放出素子１２から電子を放出させて、ＯＮ対象の画素を発光させるようにしている。
通常、電子放出素子１２で画素を構成した場合、画素を発光させるには、電子放出素子１２に高電圧を印加する必要がある。そのことから、画素への走査時に電荷を蓄積してさらに発光を行わせる場合、１つの画像を表示させる期間（例えば１フレーム）にわたって高電圧を印加する必要があり、消費電力が大きくなるという問題がある。また、各電子放出素子１２を選択し、画素信号Ｓｄを供給する回路も高電圧に対応した回路にする必要がある。
しかし、この実施の形態では、全ての電子放出素子１２に電荷を蓄積した後に、全ての電子放出素子１２に電圧を印加して、ＯＮ対象の電子放出素子１２に対応する画素を発光させるというものである。
従って、全ての電子放出素子１２に電子放出のための電圧（放出電圧）を印加する期間Ｔｈは、当然に、１フレームよりも短くなり、しかも、図１４Ａ及び図１４Ｂに示す第１の実験例からもわかるように、放出電圧の印加期間を短くすることができることから、画素への走査時に電荷の蓄積と発光とを行わせる場合と比して消費電力を大幅に低減させることができる。
また、電子放出素子１２に電荷を蓄積する期間Ｔｄと、ＯＮ対象の画素に対応する電子放出素子１２から電子放出させる期間Ｔｈとを分離したため、各電子放出素子１２にそれぞれ輝度レベルに応じた電圧を印加するための回路の低電圧駆動を図ることができる。
また、画像に応じた画素信号Ｓｄ及び電荷蓄積期間Ｔｄの選択信号Ｓｓ／非選択信号Ｓｎは、行又は列毎に駆動する必要があるが、上述した実施の形態にみられるように、駆動電圧は数１０ボルトでよいため、蛍光表示管等で使用される安価な多出力ドライバを使用することができる。一方、発光期間Ｔｈにおいては、電子を十分に放出させる電圧は、前記駆動電圧よりも大きくなる可能性があるが、全てＯＮ対象の画素を一括して駆動すればよいため、多出力の回路部品を必要としない。例えば高耐圧のディスクリート部品で構成した１出力だけの駆動回路があればよいため、コスト的に安価で済む上に、回路規模も小さく済むという利点がある。
上述した駆動方法は、非選択状態の行における行選択線１８に対し、行選択回路２２を通じて非選択信号Ｓｎを供給し、非選択状態の行の各電子放出素子１２に対して、それぞれ駆動方法に応じた特定の電圧を印加するようにしたが、非選択状態の行における行選択線１８を高インピーダンス状態にするようにしてもよい（第９の駆動方法）。
この第９の駆動方法について図４６〜図４８を参照しながら説明する。図４６は、簡易なモデルとして、４行走査を想定し、代表的に１行１列、２行１列、３行１列及び４行１列の画素の動作を示す。なお、ここで使用する電子放出素子１２は、図４７のポイントｐ２における抗電圧ｖ２が例えば−２０Ｖ、ポイントｐ５における抗電圧ｖ５が＋７５Ｖ、ポイントｐ３における電圧ｖ３が−５０Ｖ、ポイントｐ４における電圧ｖ４が＋１００Ｖの特性を有する。
また、図４６に示すように、１枚の画像の表示期間を１フレームとしたとき、該１フレーム内に１つの電荷蓄積期間Ｔｄと１つの発光期間Ｔｈが含まれており、１つの電荷蓄積期間Ｔｄには、４個の選択期間Ｔｓと４個のリセット期間Ｔｒが含まれる。各選択期間Ｔｓ及び各リセット期間Ｔｒはそれぞれ対応する行の選択期間Ｔｓ及びリセット期間Ｔｒとなるため、対応しない３個の行については非選択期間Ｔｎとなる。各行の選択期間Ｔｓにおいては、対応する行選択線１８を通じて選択信号Ｓｓが供給され、各行のリセット期間Ｔｒにおいては、対応する行選択線１８を通じてリセット信号が供給される。
そして、図４８にも示すように、先ず、１行目の選択期間Ｔｓにおいては、１行目の行選択線１８に例えば５０Ｖの選択信号Ｓｓが供給され、その他の行の行選択線１８は高インピーダンス状態とされる。１行目の画素のうち、ＯＮ（発光）とすべき画素の信号線２０に供給される画素信号Ｓｄの電圧は、０Ｖ以上、３０Ｖ以下の範囲であって、かつ、それぞれ対応する画素の輝度レベルに応じた電圧となる。輝度レベルが最大であれば０Ｖとなる。この画素信号Ｓｄの輝度レベルに応じた変調は、図１に示す振幅変調回路３４や図３に示すパルス幅変調回路３８を通じて行われる。
これにより、１行目のＯＮとすべき各画素にそれぞれ対応する電子放出素子１２の上部電極４２と下部電極４４間にはそれぞれ輝度レベルに応じて−５０Ｖ以上、−２０Ｖ以下の電圧が印加される。その結果、上述した各電子放出素子１２には、印加された電圧に応じた電子が蓄積されることになる。なお、ＯＦＦ（消光）を示す画素に対応する電子放出素子１２に供給される画素信号Ｓｄの電圧は、例えば５０Ｖであり、これにより、ＯＦＦ対象の画素に対応する電子放出素子１２には０Ｖが印加され、これは、図４７の特性のポイントｐ１の状態となり、電子の蓄積は行われない。
１行目への画素信号Ｓｄの供給が終了した後、１行目へのリセット信号の供給が開始され、１行目の各画素にそれぞれ対応する電子放出素子１２の上部電極４２と下部電極４４間にはそれぞれ５０Ｖの電圧が印加される。
２行目の選択期間Ｔｓにおいては、２行目の行選択線１８に５０Ｖの選択信号Ｓｓが供給され、その他の行の行選択線１８は高インピーダンス状態とされる。この場合も、ＯＮ（発光）とすべき画素に対応する電子放出素子１２の上部電極４２と下部電極４４間にはそれぞれ輝度レベルに応じて−５０Ｖ以上、−２０Ｖ以下の電圧が印加される。このとき、非選択状態にある例えば１行目の画素に対応する電子放出素子１２の上部電極４２と下部電極４４間には、リセット期間Ｔｒにおいて印加された５０Ｖを中心に０Ｖ〜１００Ｖで変動することになるが、この電圧は、図４７の特性のポイントｐ４に達しないレベルの電圧であることから、１行目のうち、ＯＮ（発光）とすべき画素に対応する電子放出素子１２から電子が放出されるということはない。つまり、非選択状態の１行目の画素が、選択状態の２行目の画素に供給される画素信号Ｓｄの影響を受けるということがない。
しかも、非選択行の消費電力を低減させることができる。つまり、この第９の駆動方法における非選択行の消費電力は、第１の駆動方法における非選択行の消費電力の１／４程度まで低減させることができる。
具体的に、１つの計算例について説明する。先ず、表示部１４として、画素がＮ行、Ｍ列のマトリックスで配列され、Ｍ列のうち、ｍ列がＯＮである場合を想定したとき、第１の駆動方法における非選択行の消費電力は、
Ｐ１＝Ｃ×Ｖcol 2×ｆ×Ｎ×ｍ×（Ｎ−１）
となる。なお、Ｃは、画素の容量値、Ｖcolは画素の両端に印加される電圧値、ｆは１フレームの周波数（＝６０Ｈｚ）である。
また、第９の駆動方法における非選択行の消費電力は、
Ｐ９＝Ｃ×Ｖcol 2×ｆ×Ｎ×｛ｍ×（Ｍ−ｍ）×（Ｎ−１）｝／Ｍ
である。
ここで、Ｐ１は、ｍ＝Ｍのときに最大値Ｐ１maxとなり、
Ｐ１max＝Ｃ×Ｖcol 2×ｆ×Ｎ×（Ｎ−１）×Ｍ
である。
また、Ｐ９は、ｍ＝Ｍ／２のときに最大値Ｐ９maxとなり、
Ｐ９max＝Ｃ×Ｖcol 2×ｆ×Ｎ×（Ｎ−１）×Ｍ／４
である。
このように、非選択行についての行選択線１８を高インピーダンス状態に設定することにより、消費電力の大幅な低減を図ることができる。
ところで、上述した駆動方法は、電荷蓄積期間Ｔｄに、全ての電子放出素子１２に必要な電荷を蓄積し、その後の発光期間Ｔｈに、全ての電子放出素子１２に対して電子放出に必要な電圧を印加して、発光対象の画素に対応した複数の電子放出素子１２から電子を放出させるようにしたが、その他、以下に示す駆動方法を採用してもよい。
すなわち、図４９の準備期間Ｔａにおいて、上部電極４２に基準電圧（この場合、例えば０Ｖ）よりも高い電圧Ｖ１１を印加し、下部電極４４に基準電圧よりも低い電圧Ｖ１２を印加する。この準備期間Ｔａでは、電子放出のための準備（例えばエミッタ部４０の一方向への分極等）が行われる。次の駆動期間Ｔｂにおいて、駆動電圧Ｖａの電圧レベルを急減に変化、すなわち、上部電極４２に基準電圧よりも低い電圧Ｖ１２を印加し、下部電極４４に基準電圧よりも高い電圧Ｖ１１を印加する。これにより、今度は、上述したトリプルジャンクションにおいて電界集中が発生し、この電界集中によって上部電極４２から１次電子が放出され、エミッタ部４０のうち、貫通部４６から露出する部分並びに上部電極４２の外周部近傍に衝突することとなる。これによって、図５０に示すように、１次電子が衝突した部分から２次電子（１次電子の反射電子を含む）が放出される。すなわち、駆動期間Ｔｂの初期段階において、貫通部４６並びに上部電極４２の外周部近傍から２次電子が放出されることとなる。
この駆動方法では、電子放出素子１２の電圧−電荷量特性は、図５１に示すように、真空中において、負の抗電界（ポイントｐ２における電圧）と正の抗電界（ポイントｐ５における電圧）の各絶対値がほぼ同じとされ、基準電圧＝０（Ｖ）を基準とした対称のヒステリシス曲線を描く。
そして、例えば図５２に示すように、この電子放出素子１２を多数配列して表示装置１１０を構成した場合、以下のような駆動方法（第１０の駆動方法）が考えられる。すなわち、図５３にも示すように、行選択回路２２にて選択された行（選択行）に基準電圧よりも高い電圧（例えば１００Ｖ）を印加し、選択行のうち、発光させるべき画素に対応する電子放出素子１２の信号線２０にＯＮ信号（例えば−４０Ｖ）を供給し、消光させるべき画素に対応する電子放出素子１２の信号線２０にＯＦＦ信号（例えば０Ｖ）を供給する。行選択回路２２にて選択されていない行（非選択行）には基準電圧よりも低い電圧（例えば−１００Ｖ）を印加する。なお、この例では、電圧−１４０Ｖが電子放出される程度の電圧であり、電圧−１００Ｖが電子放出されない程度の電圧である。
ここで、第１０の駆動方式について説明する。先ず、全ての電子放出素子１２について選択を行っていない場合は、全電子放出素子１２の下部電極４４に行選択線１８を通じて例えば−１００Ｖが印加され、全電子放出素子１２の上部電極４２に信号線２０を通じて例えば０Ｖが印加されて、全電子放出素子１２に１００Ｖが印加される。
その後、例えば１行目に関する複数の電子放出素子１２が選択される場合、すなわち、選択期間Ｔｓにおいては、１行目の行選択線１８を通じて、１行目に関する複数の電子放出素子１２の各下部電極４４に１００Ｖが印加される。そして、これら１行目に関する複数の電子放出素子１２のうち、ＯＮとされる電子放出素子１２の各上部電極４２に、対応する信号線２０を通じて−４０Ｖが印加され、ＯＦＦとされる電子放出素子１２の各上部電極４２に、対応する信号線２０を通じて０Ｖが印加される。
その結果、１行目に関する複数の電子放出素子１２のうち、ＯＮとされる電子放出素子１２については、１行目の選択期間Ｔｓにわたって上部電極４２と下部電極４４間に、電子放出される程度の電圧（例えば−１４０Ｖ）が印加される。これによって、ＯＮとされる電子放出素子１２から電子の放出が行われ、蛍光体発光が行われる。
１行目に関する複数の電子放出素子１２のうち、ＯＦＦとされる電子放出素子１２については、１行目の選択期間Ｔｓにわたって上部電極４２と下部電極４４間に、電子放出されない程度の電圧（例えば−１００Ｖ）が印加される。これによって、ＯＦＦとされる電子放出素子１２からは電子の放出は行われず、消光状態となる。
非選択行の各電子放出素子１２の上部電極４２には、信号線２０を通じて−４０Ｖあるいは０Ｖが印加されるが、非選択行の各電子放出素子１２の下部電極４４には、行選択線１８を通じて−１００Ｖが印加されている。つまり、これら非選択行に関する電子放出素子１２には、基準電圧（例えば０Ｖ）よりも高い電圧６０Ｖ又は１００Ｖが印加されることから、これら非選択行に関する電子放出素子１２からは、電子の放出は行われない。
そして、水平同期信号に同期させて順次に１行、２行、３行、・・・、ｎ行というように選択していき、垂直同期信号に同期させて帰線させていくことで、表示装置１１０の画面（透明板６０の表面）から静止画像あるいは動画像が表示されることになる。
次に、第１１の駆動方法及び第１２の駆動方法について説明する。先ず、第１１の駆動方法は、第９の駆動方法と同様の原理、すなわち、選択期間Ｔｓの直後にリセット期間Ｔｒを設け、さらに、非選択行の行選択線１８を高インピーダンス状態にする方式を採用している。従って、１フレーム内のサイクルとしては、選択期間Ｔｓ（ｎ−１フレーム）→リセット期間Ｔｒ→非選択期間Ｔｎ→選択期間Ｔｓ（ｎフレーム）となる。
そして、この第１１の駆動方法は、先ず、例えば１行目に関する複数の電子放出素子１２が選択される場合、すなわち、選択期間Ｔｓにおいては、図５４にも示すように、１行目の行選択線１８を通じて、１行目に関する複数の電子放出素子１２の各下部電極４４に１００Ｖが印加される。そして、これら１行目に関する複数の電子放出素子１２のうち、ＯＮとされる電子放出素子１２の各上部電極４２に、対応する信号線２０を通じて−４０Ｖが印加され、ＯＦＦとされる電子放出素子１２の各上部電極４２に、対応する信号線２０を通じて０Ｖが印加される。
その結果、１行目に関する複数の電子放出素子１２のうち、ＯＮとされる電子放出素子１２については、１行目の選択期間Ｔｓにわたって上部電極４２と下部電極４４間に、電子放出される程度の電圧（例えば−１４０Ｖ）が印加される。これによって、ＯＮとされる電子放出素子１２から電子の放出が行われ、蛍光体発光が行われる。
１行目に関する複数の電子放出素子１２のうち、ＯＦＦとされる電子放出素子１２については、１行目の選択期間Ｔｓにわたって上部電極４２と下部電極４４間に、電子放出されない程度の電圧（例えば−１００Ｖ）が印加される。これによって、ＯＦＦとされる電子放出素子１２からは電子の放出は行われず、消光状態となる。
その後、例えば１行目に関する複数の電子放出素子１２がリセットされる場合、つまり、リセット期間Ｔｒにおいては、１行目の行選択線１８を通じて、１行目に関する複数の電子放出素子１２の各下部電極４４に−１００Ｖが印加される。このとき、信号線２０を通じて−４０Ｖあるいは０Ｖが印加される。従って、リセット期間Ｔｒ中の電子放出素子１２には、基準電圧（例えば０Ｖ）よりも高い電圧６０Ｖ又は１００Ｖが印加される。
リセット期間Ｔｒの電子放出素子１２に対して、信号線２０を通じて印加される−４０Ｖあるいは０Ｖは、他の選択行の電子放出素子１２のＯＮ信号あるいはＯＦＦ信号である。この場合、リセット期間Ｔｒ内（換言すれば、選択期間Ｔｓ内）に、信号線２０から印加される電圧は必ず０Ｖで終わるようにすることで、リセット期間Ｔｒの電子放出素子１２は、１００Ｖが印加された状態で必ずリセット期間Ｔｒを終わるようにする。
そして、非選択行における行選択線１８は高インピーダンス状態とされる。そのため、非選択行の各電子放出素子１２には、基準電圧（例えば０Ｖ）よりも高い６０Ｖ〜１４０Ｖで変動する電圧が印加されることになり、これら非選択行に関する電子放出素子１２からは、電子の放出は行われない。
そして、水平同期信号に同期させて順次に１行、２行、３行、・・・、ｎ行というように選択していき、垂直同期信号に同期させて帰線させていくことで、表示装置１１０の画面（透明板６０の表面）から静止画像あるいは動画像が表示されることになる。
次に、第１２の駆動方法は、第９の駆動方法と同様の原理、すなわち、選択期間Ｔｓの直後にリセット期間Ｔｒを設け、さらに、非選択行の行選択線１８を高インピーダンス状態にする方式を採用している。特に、この第１２の駆動方法では、選択期間Ｔｓの直前に置かれる非選択期間の長さを各行の階調レベルに応じて可変にする方式であり、１フレーム内のサイクルとしては、選択期間Ｔｓ（ｎ−１フレーム）→第１の非選択期間Ｔｎ１→リセット期間Ｔｒ→第２の非選択期間Ｔｎ２→選択期間Ｔｓ（ｎフレーム）となる。
第１２の駆動方法に係る表示装置１２０としては、図５５に示すように、行選択回路２２、信号供給回路２４及び信号制御回路２６のほかに、フレームメモリ部１２２と、選択データ作成部１２４と、リセットデータ作成部１２６とを有する。フレームメモリ部１２２は、例えば３つのフレームメモリ（第１〜第３のフレームメモリＦＭ１〜ＦＭ３）を有する。
信号制御回路２６は、３つのフレームメモリ（第１〜第３のフレームメモリＦＭ１〜ＦＭ３）のうち、フレーム単位に画像データＤｇを書き込むフレームメモリを順次切り替え制御すると共に、フレーム単位に画像データＤｇを信号供給回路２４に供給するフレームメモリを順次切り替え制御する。例えば、第１のフレームメモリＦＭ１にｎ−２フレーム目の画像データが書き込まれ、第２のフレームメモリＦＭ２にｎ−１フレーム目の画像データが書き込まれている場合を想定したとき、第１のフレームメモリＦＭ１から画像データを読み出して、信号供給回路２４に出力すると共に、外部から入力されるｎフレーム目の画像データＤｇを第３のフレームメモリＦＭ３に書き込むという制御を制御を行う。
そして、ｎ−２フレーム目の画像データが全て出力され、かつ、ｎフレーム目の画像データが全て第３のフレームメモリＦＭ３に書き込まれた後は、ｎ−１フレーム目の画像データＤｇが信号供給回路２４に供給されると共に、外部からのｎ＋１フレーム目の画像データＤｇが今度は第１のフレームメモリＦＭ１に書き込まれることになる。
同様に、ｎ−１フレーム目の画像データＤｇが全て出力され、かつ、ｎ＋１フレーム目の画像データＤｇが全て第１のフレームメモリＦＭ１に書き込まれた後は、ｎフレーム目の画像データＤｇが信号供給回路２４に供給されると共に、外部からのｎ＋２フレーム目の画像データＤｇが今度は第２のフレームメモリＦＭ２に書き込まれることになる。
つまり、３つのフレームメモリＦＭ１〜ＦＭ３のうち、一番古いフレームの画像データＤｇが格納されたフレームメモリから画像データＤｇが読み出されて信号供給回路２４に出力され、既に１フレーム分の画像データが出力されたフレームメモリに対して次のフレームの画像データＤｇが書き込まれるようになっている。
選択データ作成部１２４は、選択期間Ｔｓ単位に選択行のみを「１」とする選択データＤｓを作成して行選択回路２２に出力する。簡易なモデルとして、６行走査の場合で述べると、選択行が１行目であれば、当該選択期間Ｔｓにおいて、選択データ作成部１２４から選択データ「１０００００」が出力されて行選択回路２２に供給される。以下同様に、選択行が２行目であれば、「０１００００」が出力され、選択行が３行目であれば、「００１０００」が出力される。
行選択回路２２は、選択データ作成部１２４からの選択データＤｓに基づいて「１」に対応する行選択線１８の電圧を１００Ｖにする。
リセットデータ作成部１２６は、次の１フレームにおける各行の階調レベルに応じてそれぞれ行単位にリセット期間Ｔｒを設定する。例えば図５６に示すように、６行走査であって、ｎ−２フレーム目、ｎ−１フレーム目及びｎフレーム目の各行の階調レベル（最大レベル４）が、図５７Ａ〜図５７Ｃに示すような場合を想定する。すなわち、ｎ−２フレーム目では、１行〜６行が共にレベル１、ｎ−１フレーム目では、１行＝レベル１、２行＝レベル１、３行＝レベル２、４行＝レベル３、５行＝レベル２、６行＝レベル１、ｎフレーム目では、１行＝レベル２、２行＝レベル２、３行＝レベル２、４行＝レベル３、５行＝レベル２、６行＝レベル１とする。
この場合、ｎ−２フレームの１行目の選択期間Ｔｓにおいてリセットデータ作成部１２６からリセットデータＤｒ＝「００１０００」が出力され、行選択回路２２に供給される。行選択回路２２からは、リセットデータ作成部１２６からのリセットデータＤｒに基づいて「１」に対応する行選択線１８の電圧を−１００Ｖにする。
さらに、行選択回路２２は、行選択線１８のうち、選択データＤｓの「１」に対応せず、かつ、リセットデータＤｒの「１」にも対応しない行選択線１８を高インピーダンス状態にする。
その結果、図５８にも示すように、選択期間Ｔｓとされた行のうち、ＯＮ対象の画素には−１４０Ｖが印加され、ＯＦＦ対象の画素には−１００Ｖが印加される。そして、次に続く第１の非選択期間Ｔｎ１（高インピーダンス状態）における変動する電圧の中心値を固定するために、ＯＮ対象の画素をリセット期間Ｔｒの終わりには必ず−１００Ｖにしておく。リセット期間Ｔｒとされた行の画素には６０Ｖ又は１００Ｖが印加される。次に続く第２の非選択期間Ｔｎ２（高インピーダンス状態）における変動する電圧の中心値を固定するために、リセット期間Ｔｒの終わりには必ず１００Ｖにしておく。第１の非選択期間Ｔｎ１とされた行の画素には、−１４０Ｖ〜−６０Ｖで変動する電圧が印加され、第２の非選択期間Ｔｎ２とされた行の画素には、６０Ｖ〜１４０Ｖで変動する電圧が印加される。
また、図５６の例では、例えばｎ−２フレームの１行目、２行目及び６行目は、各選択期間Ｔｓの後、３つ分の選択期間Ｔｓに相当する第１の非選択期間Ｔｎ１が設定され、その後、リセット期間Ｔｒ、そして、１つ分の選択期間Ｔｓに相当する第２の非選択期間Ｔｎ２が設定される。ｎ−２フレームの３行目及び５行目は、選択期間Ｔｓの後、２つ分の選択期間Ｔｓに相当する第１の非選択期間Ｔｎ１が設定され、その後、リセット期間Ｔｒ、そして、２つ分の選択期間Ｔｓに相当する第２の非選択期間Ｔｎ２が設定される。同様に、ｎ−２フレームの４行目は、選択期間Ｔｓの後、１つ分の選択期間Ｔｓに相当する第１の非選択期間Ｔｎ１が設定され、その後、リセット期間Ｔｒ、そして、３つ分の選択期間Ｔｓに相当する第２の非選択期間Ｔｎ２が設定される。第１及び第２の非選択期間Ｔｎ１及びＴｎ２では、該当する行選択線１８はそれぞれ高インピーダンス状態とされる。
つまり、ｎ−１フレームにおける各行の選択期間Ｔｓの直前の非選択期間（第２の非選択期間Ｔｎ２）は、４行目が最も長く、１行目、２行目及び６行目が最も短く、３行目及び５行目がその中間の長さとなっている。従って、ｎ−１フレームの各行の選択期間ＴｓにおいてＯＮ対象の電子放出素子１２から電子が放出され、しかも、４行目の画素が階調レベル３、３行目及び５行目の画素が階調レベル２、１行目、２行目及び６行目の画素が階調レベル１というように行単位に各ＯＮ対象の画素の明るさが変化することになる。
同様に、ｎフレームでは、４行目の画素が階調レベル３、１行目、２行目、３行目及び５行目の画素が階調レベル２、６行目の画素が階調レベル１というように行単位に各ＯＮ対象の画素の明るさが変化することになる。
また、この第１２の駆動方法では、第１及び第２の非選択期間Ｔｎ１及びＴｎ２において、それぞれ該当する行選択線１８を高インピーダンス状態にしているため、上述した第１１の駆動方法と同様に、消費電力の低減化に有利になる。
なお、上述の例では、リセットデータ作成部１２６にて行単位にリセットデータＤｒを作成するようにしたが、その他、行及び列を含めたリセットデータを作成することで、フレーム間で差分をとった画像データ（圧縮された画像データ）にも容易に対応させることができる。
本実施の形態に係る表示装置１０は、表示装置１０としての用途のほか、電子線照射装置、光源、ＬＥＤの代替用途、電子部品製造装置、電子回路部品に適用することができる。
電子線照射装置における電子線は、現在普及している紫外線照射装置における紫外線に比べ、高エネルギーで吸収性能に優れる。適用例としては、半導体装置では、ウェハーを重ねる際における絶縁膜を固化する用途、印刷の乾燥では、印刷インキをむらなく硬化する用途や、医療機器をパッケージに入れたまま殺菌する用途等がある。
光源としての用途は、高輝度、高効率仕様向けであって、例えば超高圧水銀ランプ等が使用されるプロジェクタの光源用途等がある。光源に適用した場合、小型化、長寿命、高速点灯、水銀フリーによる環境負荷低減という特徴を有する。
ＬＥＤの代替用途としては、屋内照明、自動車用ランプ、信号機等の面光源用途や、チップ光源、信号機、携帯電話向けの小型液晶ディスプレイのバックライト等がある。
電子部品製造装置の用途としては、電子ビーム蒸着装置等の成膜装置の電子ビーム源、プラズマＣＶＤ装置におけるプラズマ生成用（ガス等の活性化用）電子源、ガス分解用途の電子源等がある。また、テラＨｚ駆動の高速スイッチング素子、大電流出力素子といった真空マイクロデバイス用途もある。その他、プリンタ用部品、つまり、蛍光体との組み合わせにより感光ドラムを感光させる発光デバイスや、誘電体を帯電させるための電子源としても好ましく用いられる。
電子回路部品としては、大電流出力化、高増幅率化が可能であることから、スイッチ、リレー、ダイオード等のデジタル素子、オペアンプ等のアナログ素子への用途がある。
また、図９及び図１０等に示すように、コレクタ電極６２に蛍光体６４を塗布して表示装置１０の画素として構成した場合、以下のような効果を奏することができる。
（１）ＣＲＴと比して超薄型（パネルの厚み＝数ｍｍ）にすることができる。
（２）蛍光体６４による自然発光のため、ＬＣＤ（液晶表示装置）やＬＥＤ（発光ダイオード）と比してほぼ１８０°の広視野角を得ることができる。
（３）面電子源を利用しているため、ＣＲＴと比して画像歪みがない。
（４）ＬＣＤと比して高速応答が可能であり、μｓｅｃオーダーの高速応答で残像のない動画表示が可能となる。
（５）４０インチ換算で１００Ｗ程度であり、ＣＲＴ、ＰＤＰ（プラズマディスプレイ）、ＬＣＤ及びＬＥＤと比して低消費電力である。
（６）ＰＤＰやＬＣＤと比して動作温度範囲が広い（−４０〜＋８５℃）。ちなみに、ＬＣＤは低温で応答速度が低下する。
（７）大電流出力による蛍光体の励起が可能であるため、従来のＦＥＤ方式のディスプレイと比して高輝度化が可能である。
（８）圧電体材料の分極反転特性及び膜厚により駆動電圧を制御可能であるため、従来のＦＥＤ方式のディスプレイと比して低電圧駆動が可能である。
このような種々の効果から、以下に示すように、様々なディスプレイ用途を実現させることができる。
（１）高輝度化と低消費電力化が実現できるという面から、３０〜６０インチディスプレイのホームユース（テレビジョン、ホームシアター）やパブリックユース（待合室、カラオケ等）に最適である。
（２）高輝度化、大画面、フルカラー、高精細度が実現できるという面から、顧客吸引力（この場合、視覚的な注目）に効果が大であり、横長、縦長等の異形状ディスプレイや、展示会での使用、情報案内板用のメッセージボードに最適である。
（３）高輝度化、蛍光体励起に伴う広視野角化、真空モジュール化に伴う広い動作温度範囲が実現できるという面から、車載用ディスプレイに最適である。車載用ディスプレイとしての仕様は、１５：９等の横長８インチ（画素ピッチ０．１４ｍｍ）、動作温度が−３０〜＋８５℃、斜視方向で５００〜６００ｃｄ／ｍ2が必要である。
また、上述の種々の効果から、以下に示すように、様々な光源用途を実現させることができる。
（１）高輝度化、低消費電力化が実現できるという面から、輝度仕様として２０００ルーメンが必要なプロジェクタ用の光源に最適である。
（２）高輝度二次元アレー光源を容易に実現できることと、動作温度範囲が広く、屋外環境でも発光効率に変化がないことから、ＬＥＤの代替用途として有望である。例えば信号機等の二次元アレーＬＥＤモジュールの代替として最適である。なお、ＬＥＤは、２５℃以上で許容電流が低下し、低輝度となる。
（３）本実施の形態に係る電子放出素子を二次元配列して構成される面光源は、素子単位で点灯／消灯が制御可能であるため、発光領域の一部分を点灯／消光するような用途に好適である。また、瞬時点灯が可能であるため、ウォーミングアップの時間が不要である。さらに、液晶用バックライトとして適用した場合は、高速点滅による動画画質の改善も可能である。
なお、本発明に係る表示装置、表示装置の駆動方法、電子放出素子、電子放出素子の駆動方法、電子放出素子の駆動装置、電子放出装置、電子放出装置の駆動方法は、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。
本実施の形態に係る表示装置の表示部と駆動回路を示すブロック図である。 図２Ａ〜図２Ｃは、振幅変調回路によるパルス信号の振幅変調を示す波形図である。 変形例に係る信号供給回路を示すブロック図である。 図４Ａ〜図４Ｃは、パルス幅変調回路によるパルス信号のパルス幅変調を示す波形図である。 本実施の形態に係る表示装置で使用される電子放出素子の電圧−電荷量特性（電圧−分極量特性）を示す図である。 本実施の形態に係る表示装置で使用される電子放出素子を一部省略して示す断面図である。 電子放出素子の要部を拡大して示す断面図である。 上部電極に形成された貫通部の形状の一例を示す平面図である。 上部電極上へのコレクタ電極、蛍光体及び透明板の１つの配置例を示す構成図である。 上部電極上へのコレクタ電極、蛍光体及び透明板の他の配置例を示す構成図である。 図１１Ａは図５のポイントｐ１での状態を示す説明図であり、図１１Ｂは図５のポイントｐ２での状態を示す説明図であり、図１１Ｃは図５のポイントｐ２からポイントｐ３に至るまでの状態を示す説明図である。 図１２Ａは図５のポイントｐ３からポイントｐ４に至るまでの状態を示す説明図であり、図１２Ｂは図５のポイントｐ４に至る直前の状態を示す説明図であり、図１２Ｃは図５のポイントｐ４からポイントｐ６に至るまでの状態を示す説明図である。 図１３Ａは図２Ａ又は図４Ａにおける電圧Ｖｓｌが印加されたときのヒステリシス曲線を示す図であり、図１３Ｂは図２Ｂ又は図４Ｂにおける電圧Ｖｓｍが印加されたときのヒステリシス曲線を示す図であり、図１３Ｃは図２Ｃ又は図４Ｃにおける電圧Ｖｓｈが印加されたときのヒステリシス曲線を示す図である。 図１４Ａは第１の実験例（電子放出素子の電子の放出状態をみた実験）において使用した書込みパルスと点灯パルスの波形を示す図であり、図１４Ｂは第１の実験例において、電子放出素子からの電子放出の状態を受光素子の検出電圧波形で示す図である。 第２〜第４の実験例で使用した書込みパルスと点灯パルスの波形を示す図である。 第２の実験例（電子放出素子の電子の放出量が書込みパルスの振幅によってどのように変化するかをみた実験）の結果を示す特性図である。 第３の実験例（電子放出素子の電子の放出量が点灯パルスの振幅によってどのように変化するかをみた実験）の結果を示す特性図である。 第４の実験例（電子放出素子の電子の放出量がコレクタ電圧のレベルによってどのように変化するかをみた実験）の結果を示す特性図である。 電子放出素子における上部電極の庇部の断面形状の一例を示す図である。 電子放出素子における上部電極の庇部の断面形状の他の例を示す図である。 電子放出素子における上部電極の庇部の断面形状のさらに他の例を示す図である。 上部電極と下部電極間に接続された各種コンデンサの接続状態を示す等価回路図である。 上部電極と下部電極間に接続された各種コンデンサの容量計算を説明するための図である。 本実施の形態に係る電子放出素子の第１の変形例を一部省略して示す平面図である。 本実施の形態に係る電子放出素子の第２の変形例を一部省略して示す平面図である。 本実施の形態に係る電子放出素子の第３の変形例を一部省略して示す平面図である。 第１の駆動方法を示すタイミングチャートである。 第１の駆動方法での印加電圧関係を示す表図である。 第２の駆動方法を示すタイミングチャートである。 第２の駆動方法で使用される信号供給回路の一例を示すブロック図である。 第２の駆動方法での印加電圧関係を示す表図である。 第３の駆動方法を示すタイミングチャートである。 第３の駆動方法での印加電圧関係を示す表図である。 第４の駆動方法を示すタイミングチャートである。 第４の駆動方法で使用される信号供給回路の一例を示すブロック図である。 第４の駆動方法での印加電圧関係を示す表図である。 第５の駆動方法を示すタイミングチャートである。 第５の駆動方法で使用される行選択回路及び信号供給回路の一例を示すブロック図である。 第５の駆動方法での印加電圧関係を示す表図である。 第６の駆動方法を示すタイミングチャートである。 第６の駆動方法での印加電圧関係を示す表図である。 第７の駆動方法を示すタイミングチャートである。 第７の駆動方法での印加電圧関係を示す表図である。 第８の駆動方法を示すタイミングチャートである。 第８の駆動方法での印加電圧関係を示す表図である。 第９の駆動方法での動作を示すタイミングチャートである。 第９の駆動方法で使用される電子放出素子の電圧−電荷量特性（電圧−分極量特性）を示す図である。 第９の駆動方法での印加電圧関係を示す表図である。 別の駆動方法に係る電圧印加波形を示す図である。 図４９に示す別の駆動方法による電子の放出状態を示す説明図である。 図４９に示す別の駆動方法で使用される電子放出素子の電圧−電荷量特性（電圧−分極量特性）を示す図である。 第１０の駆動方法及び第１１の駆動方法を採用した表示装置を示すブロック図である。 第１０の駆動方法での印加電圧関係を示す表図である。 第１１の駆動方法での印加電圧関係を示す表図である。 第１２の駆動方法を採用した表示装置を示すブロック図である。 第１２の駆動方法での動作をリセットデータと共に示すタイミングチャートである。 図５７Ａは、図５６のｎ−２フレームにおける各行の階調レベルを示す説明図であり、図５７Ｂは、図５６のｎ−１フレームにおける各行の階調レベルを示す説明図であり、図５７Ｃは、図５６のｎフレームにおける各行の階調レベルを示す説明図である。 第１２の駆動方法での印加電圧関係を示す表図である。
符号の説明
１０、１１０、１２０…表示装置 １２、１２ａ〜１２ｃ…電子放出素子
１４…表示部 １６…駆動回路
１８…行選択線 ２０…信号線
２２、１００…行選択回路
２４、２４ａ、８０、９０、１０２…信号供給回路
２６…信号制御回路 ２８…電源回路
３０、８２、９２…パルス電源
３２、３６、８４、９４、１０４…パルス生成回路
３４、８６、９６、１０６…振幅変調回路
３８…パルス幅変調回路 ４０…エミッタ部
４２…上部電極 ４４…下部電極
４６…貫通部 ４８…凹凸
５２…庇部 ５４…ギャップ
６０…透明板 ６２…コレクタ電極
６４…蛍光体

Claims (56)

  1. 複数の画素に応じて配列された複数の電子放出素子を有し、各電子放出素子からの電子放出によって画像表示を行う表示装置において、
    前記電子放出素子は、誘電体で構成されたエミッタとなる物質と、電子放出のための駆動電圧が印加される第１の電極及び第２の電極とを有し、
    前記第１の電極は、前記エミッタとなる物質の第１の面に形成され、
    前記第２の電極は、前記エミッタとなる物質の第２の面に形成され、
    少なくとも前記第１の電極は、前記エミッタとなる物質が露出される複数の貫通部を有し、前記第１の電極のうち、前記貫通部の周部における前記エミッタとなる物質と対向する面が、前記エミッタとなる物質から離間して構成され、
    第１の期間に、全ての前記電子放出素子のうち、発光対象の画素に対応した複数の電子放出素子にそれぞれ対応する画素の輝度レベルに応じた電子を蓄積し、
    前記第１の期間後の第２の期間に、全ての前記電子放出素子に対して電子放出に必要な電圧を印加して、発光対象の画素に対応した複数の電子放出素子から電子を放出させて、前記発光対象の画素を発光させることを特徴とする表示装置。
  2. 請求項１記載の表示装置において、
    全ての電子放出素子を走査して各電子放出素子に必要な電圧を印加する駆動回路を有し、
    １枚の画像の表示期間を１フレームとしたとき、該１フレーム内に１つの前記第１の期間と、１つの前記第２の期間が含まれている場合に、
    前記駆動回路は、
    前記第１の期間に、全ての前記電子放出素子を走査して、発光対象の画素に対応した複数の電子放出素子にそれぞれ対応する画素の輝度レベルに応じた蓄積電圧を印加し、前記第１の期間後の第２の期間に、全ての電子放出素子に一定の放出電圧を印加するように駆動制御し、
    前記第１の期間に、前記発光対象の画素に対応した複数の電子放出素子にそれぞれ対応する画素の輝度レベルに応じた量の電子を蓄積させ、
    前記第２の期間に、前記発光対象の画素に対応した前記複数の電子放出素子からそれぞれ対応する画素の輝度レベルに応じた量の電子を放出させて、前記発光対象の画素を発光させることを特徴とする表示装置。
  3. 請求項１記載の表示装置において、
    全ての電子放出素子を走査して各電子放出素子に必要な電圧を印加する駆動回路を有し、
    １枚の画像の表示期間を１フレームとし、該１フレームを複数に分割し、これら複数の分割期間の輝度レベルがそれぞれ異なる場合における１つの前記分割期間を１つのサブフィールドとしたとき、該１つのサブフィールド内に１つの前記第１の期間と、１つの前記第２の期間が含まれている場合に、
    前記駆動回路は、
    前記第１の期間に、全ての前記電子放出素子を走査して、発光対象の前記電子放出素子に一定の蓄積電圧を印加し、前記第１の期間後の第２の期間に、全ての前記電子放出素子に対してそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた放出電圧を印加するように駆動制御し、
    前記第１の期間に、前記発光対象の前記電子放出素子に一定量の電子を蓄積させ、
    前記第２の期間に、前記発光対象の画素に対応した前記複数の電子放出素子からそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた量の電子を放出させて、前記発光対象の画素を発光させることを特徴とする表示装置。
  4. 請求項１記載の表示装置において、
    全ての電子放出素子を走査して各電子放出素子に必要な電圧を印加する駆動回路を有し、
    １枚の画像の表示期間を１フレームとし、該１フレームを複数に分割し、これら複数の分割期間の輝度レベルがそれぞれ異なる場合における１つの前記分割期間を１つのサブフィールドとしたとき、該１つのサブフィールド内に１つの前記第１の期間と、１つの前記第２の期間が含まれている場合に、
    前記駆動回路は、
    前記第１の期間に、全ての前記電子放出素子を走査して、発光対象の前記電子放出素子に対してそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた蓄積電圧を印加し、前記第１の期間後の第２の期間に、全ての前記電子放出素子に対して一定の放出電圧を印加するように駆動制御し、
    前記第１の期間に、前記発光対象の前記電子放出素子にそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた量の電子を蓄積させ、
    前記第２の期間に、前記発光対象の画素に対応した前記複数の電子放出素子からそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた量の電子を放出させて、前記発光対象の画素を発光させることを特徴とする表示装置。
  5. 請求項１記載の表示装置において、
    全ての電子放出素子を走査して各電子放出素子に必要な電圧を印加する駆動回路を有し、
    １枚の画像の表示期間を１フレームとし、該１フレームを複数に分割し、これら複数の分割期間の輝度レベルがそれぞれ同じ場合における１つの前記分割期間を１つのリニアサブフィールドとしたとき、該１つのリニアサブフィールド内に１つの前記第１の期間と、１つの前記第２の期間が含まれている場合に、
    前記駆動回路は、
    前記第１の期間に、全ての前記電子放出素子を走査して、当該リニアサブフィールドにおいて発光対象の前記電子放出素子に対してそれぞれ一定の蓄積電圧を印加し、前記第１の期間後の第２の期間に、全ての前記電子放出素子に対して一定の放出電圧を印加するように制御し、
    前記第１の期間に、当該リニアサブフィールドにおいて発光対象の前記電子放出素子にそれぞれ一定量の電子を蓄積させ、
    前記第２の期間に、当該リニアサブフィールドにおいて発光対象の画素に対応した前記複数の電子放出素子から一定量の電子を放出させて、前記発光対象の画素を発光させることを特徴とする表示装置。
  6. 請求項１記載の表示装置において、
    全ての電子放出素子を走査して各電子放出素子に必要な電圧を印加する駆動回路を有し、
    １枚の画像の表示期間を１フレームとしたとき、該１フレーム内に１つの前記第１の期間と、１つの前記第２の期間が含まれている場合に、
    前記駆動回路は、
    前記第１の期間に、全ての前記電子放出素子に一定の蓄積電圧を印加し、前記第１の期間後の第２の期間に、全ての前記電子放出素子を走査して、発光対象の画素に対応した複数の電子放出素子にそれぞれ対応する画素の輝度レベルに応じた放出電圧を印加するように駆動制御し、
    前記第１の期間に、全ての前記電子放出素子に一定量の電子を蓄積させ、
    前記第２の期間に、前記発光対象の画素に対応した前記複数の電子放出素子からそれぞれ対応する画素の輝度レベルに応じた量の電子を放出させて、前記発光対象の画素を発光させることを特徴とする表示装置。
  7. 請求項１記載の表示装置において、
    全ての電子放出素子を走査して各電子放出素子に必要な電圧を印加する駆動回路を有し、
    １枚の画像の表示期間を１フレームとし、該１フレームを複数に分割し、これら複数の分割期間の輝度レベルがそれぞれ異なる場合における１つの前記分割期間を１つのサブフィールドとしたとき、該１つのサブフィールド内に１つの前記第１の期間と、１つの前記第２の期間が含まれている場合に、
    前記駆動回路は、
    前記第１の期間に、全ての前記電子放出素子に対してそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた蓄積電圧を印加し、前記第１の期間後の第２の期間に、全ての前記電子放出素子を走査して、発光対象の前記電子放出素子に一定の放出電圧を印加するように駆動制御し、
    前記第１の期間に、全ての前記電子放出素子にそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた量の電子を蓄積させ、
    前記第２の期間に、前記発光対象の画素に対応した前記複数の電子放出素子からそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた量の電子を放出させて、前記発光対象の画素を発光させることを特徴とする表示装置。
  8. 請求項１記載の表示装置において、
    全ての電子放出素子を走査して各電子放出素子に必要な電圧を印加する駆動回路を有し、
    １枚の画像の表示期間を１フレームとし、該１フレームを複数に分割し、これら複数の分割期間の輝度レベルがそれぞれ異なる場合における１つの前記分割期間を１つのサブフィールドとしたとき、該１つのサブフィールド内に１つの前記第１の期間と、１つの前記第２の期間が含まれている場合に、
    前記駆動回路は、
    前記第１の期間に、全ての前記電子放出素子に一定の蓄積電圧を印加し、前記第１の期間後の第２の期間に、全ての前記電子放出素子を走査して、発光対象の前記電子放出素子に対してそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた放出電圧を印加するように駆動制御し、
    前記第１の期間に、全ての前記電子放出素子に一定量の電子を蓄積させ、
    前記第２の期間に、前記発光対象の画素に対応した前記複数の電子放出素子からそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた量の電子を放出させて、前記発光対象の画素を発光させることを特徴とする表示装置。
  9. 請求項１記載の表示装置において、
    全ての電子放出素子を走査して各電子放出素子に必要な電圧を印加する駆動回路を有し、
    １枚の画像の表示期間を１フレームとし、該１フレームを複数に分割し、これら複数の分割期間の輝度レベルがそれぞれ同じ場合における１つの前記分割期間を１つのリニアサブフィールドとしたとき、該１つのリニアサブフィールド内に１つの前記第１の期間と、１つの前記第２の期間が含まれている場合に、
    前記駆動回路は、
    前記第１の期間に、全ての前記電子放出素子に対して一定の蓄積電圧を印加し、前記第１の期間後の第２の期間に、全ての前記電子放出素子を走査して、当該リニアサブフィールドにおいて発光対象の前記電子放出素子に対してそれぞれ一定の放出電圧を印加するように駆動制御し、
    前記第１の期間に、当該リニアサブフィールドにおいて発光対象の前記電子放出素子にそれぞれ一定量の電子を蓄積させ、
    前記第２の期間に、当該リニアサブフィールドにおいて発光対象の画素に対応した前記複数の電子放出素子から一定量の電子を放出させて、前記発光対象の画素を発光させることを特徴とする表示装置。
  10. 請求項２、４、５又は７記載の表示装置において、
    前記駆動回路は、
    パルス振幅が一定のパルス信号を生成するパルス生成回路と、
    前記第１の期間に、前記パルス信号を振幅変調して前記蓄積電圧を生成する振幅変調回路とを有することを特徴とする表示装置。
  11. 請求項２、４、５又は７記載の表示装置において、
    前記駆動回路は、
    前記電子放出素子に印加される電圧波形の立ち上がり部分又は立ち下がり部分の波形が連続的にレベルが変化するパルス信号を生成するパルス生成回路と、
    前記第１の期間に、前記パルス信号をパルス幅変調して前記蓄積電圧を生成するパルス幅変調回路とを有することを特徴とする表示装置。
  12. 請求項３、６、８又は９記載の表示装置において、
    前記駆動回路は、
    パルス振幅が一定のパルス信号を生成するパルス生成回路と、
    前記第２の期間に、前記パルス信号を振幅変調して前記放出電圧を生成する振幅変調回路とを有することを特徴とする表示装置。
  13. 請求項３、６、８又は９記載の表示装置において、
    前記駆動回路は、
    前記電子放出素子に印加される電圧波形の立ち上がり部分又は立ち下がり部分の波形が連続的にレベルが変化するパルス信号を生成するパルス生成回路と、
    前記第２の期間に、前記パルス信号をパルス幅変調して前記放出電圧を生成するパルス幅変調回路とを有することを特徴とする表示装置。
  14. 請求項２〜１３のいずれか１項に記載の表示装置において、
    前記電子放出素子は、負電圧（Ｖｎ）の印加によって電子が蓄積された状態（第１の状態）に変化し、前記第１の状態から正電圧（Ｖｐ）の印加によって電子の放出が開始される状態（第２の状態）に変化する特性を有し、
    前記駆動回路は、非選択状態にある電子放出素子に対して、以下の関係を有する電圧Ｖｍを印加するように制御することを特徴とする表示装置。
    Ｖｎ＜Ｖｍ＜Ｖｐ
  15. 請求項２記載の表示装置において、
    前記電子放出素子がそれぞれ対応する選択線を通じて選択／非選択される場合に、
    前記駆動回路は、
    非選択状態にある電子放出素子の選択線を高インピーダンス状態にすることを特徴とする表示装置。
  16. 複数の電子放出素子と、
    前記電子放出素子を選択／非選択する選択線と、
    選択状態の電子放出素子に対してＯＮ／ＯＦＦ信号を供給する信号線と、
    １枚の画像の表示期間を１フレームとしたとき、該１フレームにおいて各電子放出素子を選択期間、リセット期間、非選択期間の時間的割り当てで駆動する駆動回路とを有し、
    前記電子放出素子は、誘電体で構成されたエミッタとなる物質と、電子放出のための駆動電圧が印加される第１の電極及び第２の電極とを有し、
    前記第１の電極は、前記エミッタとなる物質の第１の面に形成され、
    前記第２の電極は、前記エミッタとなる物質の第２の面に形成され、
    少なくとも前記第１の電極は、前記エミッタとなる物質が露出される複数の貫通部を有し、前記第１の電極のうち、前記貫通部の周部における前記エミッタとなる物質と対向する面が、前記エミッタとなる物質から離間して構成され、
    前記駆動回路は、
    前記選択期間において選択状態とされた発光対象の電子放出素子に、該電子放出素子に対応する画素の輝度レベルに応じた電圧を印加し、
    前記リセット期間において選択状態とされた電子放出素子に対して、その後の非選択期間での電圧変動の中心電圧となる基準電圧を印加し、
    前記非選択期間において非選択状態とされた電子放出素子の選択線を高インピーダンス状態にすることを特徴とする表示装置。
  17. 請求項１６記載の表示装置において、
    前記リセット期間後の前記非選択期間の時間幅は、次のフレームの階調レベルに応じて設定されていることを特徴とする表示装置。
  18. 請求項１６記載の表示装置において、
    前記非選択期間は、前記リセット期間前に割り当てられる第１の非選択期間と、前記リセット期間後に割り当てられる第２の非選択期間を有し、
    前記第２の非選択期間の時間幅は、次のフレームの階調レベルに応じて設定されていることを特徴とする表示装置。
  19. 複数の画素に応じて配列された複数の電子放出素子を有し、各電子放出素子からの電子放出によって画像表示を行う表示装置の駆動方法において、
    前記電子放出素子は、誘電体で構成されたエミッタとなる物質と、電子放出のための駆動電圧が印加される第１の電極及び第２の電極とを有し、
    前記第１の電極は、前記エミッタとなる物質の第１の面に形成され、
    前記第２の電極は、前記エミッタとなる物質の第２の面に形成され、
    少なくとも前記第１の電極は、前記エミッタとなる物質が露出される複数の貫通部を有し、前記第１の電極のうち、前記貫通部の周部における前記エミッタとなる物質と対向する面が、前記エミッタとなる物質から離間して構成され、
    第１の期間に、全ての前記電子放出素子のうち、発光対象の画素に対応した複数の電子放出素子にそれぞれ対応する画素の輝度レベルに応じた電子を蓄積させるステップと、
    前記第１の期間後の第２の期間に、全ての前記電子放出素子に対して電子放出に必要な電圧を印加して、発光対象の画素に対応した複数の電子放出素子から電子を放出させて、前記発光対象の画素を発光させるステップとを有することを特徴とする表示装置の駆動方法。
  20. 請求項１９記載の表示装置の駆動方法において、
    １枚の画像の表示期間を１フレームとしたとき、該１フレーム内に１つの前記第１の期間と、１つの前記第２の期間が含まれている場合に、
    前記第１の期間に、全ての前記電子放出素子を走査して、発光対象の画素に対応した複数の電子放出素子にそれぞれ対応する画素の輝度レベルに応じた蓄積電圧を印加することにより、前記発光対象の画素に対応した複数の電子放出素子にそれぞれ対応する画素の輝度レベルに応じた量の電子を蓄積させるステップと、
    前記第１の期間後の第２の期間に、全ての電子放出素子に一定の放出電圧を印加して、前記発光対象の画素に対応した前記複数の電子放出素子からそれぞれ対応する画素の輝度レベルに応じた量の電子を放出させて、前記発光対象の画素を発光させるステップとを有することを特徴とする表示装置の駆動方法。
  21. 請求項１９記載の表示装置の駆動方法において、
    １枚の画像の表示期間を１フレームとし、該１フレームを複数に分割し、これら複数の分割期間の輝度レベルがそれぞれ異なる場合における１つの前記分割期間を１つのサブフィールドとしたとき、該１つのサブフィールド内に１つの前記第１の期間と、１つの前記第２の期間が含まれている場合に、
    前記第１の期間に、全ての前記電子放出素子を走査して、発光対象の前記電子放出素子に一定の蓄積電圧を印加することにより、前記発光対象の前記電子放出素子に一定量の電子を蓄積させるステップと、
    前記第１の期間後の第２の期間に、全ての前記電子放出素子に対してそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた放出電圧を印加して、前記発光対象の画素に対応した前記複数の電子放出素子からそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた量の電子を放出させて、前記発光対象の画素を発光させるステップとを有することを特徴とする表示装置の駆動方法。
  22. 請求項１９記載の表示装置の駆動方法において、
    １枚の画像の表示期間を１フレームとし、該１フレームを複数に分割し、これら複数の分割期間の輝度レベルがそれぞれ異なる場合における１つの前記分割期間を１つのサブフィールドとしたとき、該１つのサブフィールド内に１つの前記第１の期間と、１つの前記第２の期間が含まれている場合に、
    前記第１の期間に、全ての前記電子放出素子を走査して、発光対象の前記電子放出素子に対してそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた蓄積電圧を印加することにより、前記発光対象の前記電子放出素子にそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた量の電子を蓄積させるステップと、
    前記第１の期間後の第２の期間に、全ての前記電子放出素子に対して一定の放出電圧を印加して、前記発光対象の画素に対応した前記複数の電子放出素子からそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた量の電子を放出させて、前記発光対象の画素を発光させるステップとを有することを特徴とする表示装置の駆動方法。
  23. 請求項１９記載の表示装置の駆動方法において、
    １枚の画像の表示期間を１フレームとし、該１フレームを複数に分割し、これら複数の分割期間の輝度レベルがそれぞれ同じ場合における１つの前記分割期間を１つのリニアサブフィールドとしたとき、該１つのリニアサブフィールド内に１つの前記第１の期間と、１つの前記第２の期間が含まれている場合に、
    前記第１の期間に、全ての前記電子放出素子を走査して、当該リニアサブフィールドにおいて発光対象の前記電子放出素子に対してそれぞれ一定の蓄積電圧を印加することにより、当該リニアサブフィールドにおいて発光対象の前記電子放出素子にそれぞれ一定量の電子を蓄積させるステップと、
    前記第１の期間後の第２の期間に、全ての前記電子放出素子に対して一定の放出電圧を印加して、当該リニアサブフィールドにおいて発光対象の画素に対応した前記複数の電子放出素子から一定量の電子を放出させて、前記発光対象の画素を発光させるステップとを有することを特徴とする表示装置の駆動方法。
  24. 請求項１９記載の表示装置の駆動方法において、
    １枚の画像の表示期間を１フレームとしたとき、該１フレーム内に１つの前記第１の期間と、１つの前記第２の期間が含まれている場合に、
    前記第１の期間に、全ての前記電子放出素子に一定の蓄積電圧を印加して、全ての前記電子放出素子に一定量の電子を蓄積させるステップと、
    前記第１の期間後の第２の期間に、全ての前記電子放出素子を走査して、発光対象の画素に対応した複数の電子放出素子にそれぞれ対応する画素の輝度レベルに応じた放出電圧を印加することにより、前記発光対象の画素に対応した前記複数の電子放出素子からそれぞれ対応する画素の輝度レベルに応じた量の電子を放出させて、前記発光対象の画素を発光させるステップとを有することを特徴とする表示装置の駆動方法。
  25. 請求項１９記載の表示装置の駆動方法において、
    １枚の画像の表示期間を１フレームとし、該１フレームを複数に分割し、これら複数の分割期間の輝度レベルがそれぞれ異なる場合における１つの前記分割期間を１つのサブフィールドとしたとき、該１つのサブフィールド内に１つの前記第１の期間と、１つの前記第２の期間が含まれている場合に、
    前記第１の期間に、全ての前記電子放出素子に対してそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた蓄積電圧を印加して、全ての前記電子放出素子にそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた量の電子を蓄積させるステップと、
    前記第１の期間後の第２の期間に、全ての前記電子放出素子を走査して、発光対象の前記電子放出素子に一定の放出電圧を印加することにより、前記発光対象の画素に対応した前記複数の電子放出素子からそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた量の電子を放出させて、前記発光対象の画素を発光させるステップとを有することを特徴とする表示装置の駆動方法。
  26. 請求項１９記載の表示装置の駆動方法において、
    １枚の画像の表示期間を１フレームとし、該１フレームを複数に分割し、これら複数の分割期間の輝度レベルがそれぞれ異なる場合における１つの前記分割期間を１つのサブフィールドとしたとき、該１つのサブフィールド内に１つの前記第１の期間と、１つの前記第２の期間が含まれている場合に、
    前記第１の期間に、全ての前記電子放出素子に一定の蓄積電圧を印加して、全ての前記電子放出素子に一定量の電子を蓄積させるステップと、
    前記第１の期間後の第２の期間に、全ての前記電子放出素子を走査して、発光対象の前記電子放出素子に対してそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた放出電圧を印加することにより、前記発光対象の画素に対応した前記複数の電子放出素子からそれぞれ当該サブフィールドに割り当てられた輝度レベルに応じた量の電子を放出させて、前記発光対象の画素を発光させるステップとを有することを特徴とする表示装置の駆動方法。
  27. 請求項１９載の表示装置の駆動方法において、
    １枚の画像の表示期間を１フレームとし、該１フレームを複数に分割し、これら複数の分割期間の輝度レベルがそれぞれ同じ場合における１つの前記分割期間を１つのリニアサブフィールドとしたとき、該１つのリニアサブフィールド内に１つの前記第１の期間と、１つの前記第２の期間が含まれている場合に、
    前記第１の期間に、全ての前記電子放出素子に対して一定の蓄積電圧を印加して、当該リニアサブフィールドにおいて発光対象の前記電子放出素子にそれぞれ一定量の電子を蓄積させるステップと、
    前記第１の期間後の第２の期間に、全ての前記電子放出素子を走査して、当該リニアサブフィールドにおいて発光対象の前記電子放出素子に対してそれぞれ一定の放出電圧を印加することにより、当該リニアサブフィールドにおいて発光対象の画素に対応した前記複数の電子放出素子から一定量の電子を放出させて、前記発光対象の画素を発光させるステップとを有することを特徴とする表示装置の駆動方法。
  28. 請求項２０、２２、２３又は２５記載の表示装置の駆動方法において、
    パルス振幅が一定のパルス信号を生成し、
    前記第１の期間に、前記パルス信号を振幅変調して前記蓄積電圧を生成することを特徴とする表示装置の駆動方法。
  29. 請求項２０、２２、２３又は２５記載の表示装置の駆動方法において、
    前記電子放出素子に印加される電圧波形の立ち上がり部分又は立ち下がり部分の波形が連続的にレベルが変化するパルス信号を生成し、
    前記第１の期間に、前記パルス信号をパルス幅変調して前記蓄積電圧を生成することを特徴とする表示装置の駆動方法。
  30. 請求項２１、２４、２６又は２７記載の表示装置の駆動方法において、
    パルス振幅が一定のパルス信号を生成し、
    前記第２の期間に、前記パルス信号を振幅変調して前記放出電圧を生成することを特徴とする表示装置の駆動方法。
  31. 請求項２１、２４、２６又は２７記載の表示装置の駆動方法において、
    前記電子放出素子に印加される電圧波形の立ち上がり部分又は立ち下がり部分の波形が連続的にレベルが変化するパルス信号を生成し、
    前記第２の期間に、前記パルス信号をパルス幅変調して前記放出電圧を生成することを特徴とする表示装置の駆動方法。
  32. 請求項１９〜３１のいずれか１項に記載の表示装置の駆動方法において、
    前記電子放出素子は、負電圧（Ｖｎ）の印加によって電子が蓄積された状態（第１の状態）に変化し、前記第１の状態から正電圧（Ｖｐ）の印加によって電子の放出が開始される状態（第２の状態）に変化する特性を有し、
    非選択状態にある電子放出素子に対して、以下の関係を有する電圧Ｖｍを印加するように制御することを特徴とする表示装置の駆動方法。
    Ｖｎ＜Ｖｍ＜Ｖｐ
  33. 請求項１９〜３２のいずれか１項に記載の表示装置の駆動方法において、
    前記電子放出素子がそれぞれ対応する選択線を通じて選択／非選択される場合に、
    非選択状態にある電子放出素子の選択線を高インピーダンス状態にすることを特徴とする表示装置の駆動方法。
  34. 複数の電子放出素子と、
    前記電子放出素子を選択／非選択する選択線と、
    選択状態の電子放出素子に対してＯＮ／ＯＦＦ信号を供給する信号線とを有する表示装置の駆動方法において、
    前記電子放出素子は、誘電体で構成されたエミッタとなる物質と、電子放出のための駆動電圧が印加される第１の電極及び第２の電極とを有し、
    前記第１の電極は、前記エミッタとなる物質の第１の面に形成され、
    前記第２の電極は、前記エミッタとなる物質の第２の面に形成され、
    少なくとも前記第１の電極は、前記エミッタとなる物質が露出される複数の貫通部を有し、前記第１の電極のうち、前記貫通部の周部における前記エミッタとなる物質と対向する面が、前記エミッタとなる物質から離間して構成され、
    １枚の画像の表示期間を１フレームとしたとき、該１フレームにおいて各電子放出素子を選択期間、リセット期間、非選択期間の時間的割り当てで駆動する場合であって、
    前記選択期間において選択状態とされた発光対象の電子放出素子に、該電子放出素子に対応する画素の輝度レベルに応じた電圧を印加するステップと、
    前記リセット期間において選択状態とされた電子放出素子に対して、その後の非選択期間での電圧変動の中心電圧となる基準電圧を印加するステップと、
    前記非選択期間において非選択状態とされた電子放出素子の選択線を高インピーダンス状態にするステップとを有することを特徴とする表示装置の駆動方法。
  35. 請求項３４記載の表示装置の駆動方法において、
    前記リセット期間後の前記非選択期間の時間幅は、次のフレームの階調レベルに応じて設定されていることを特徴とする表示装置の駆動方法。
  36. 請求項３４記載の表示装置の駆動方法において、
    前記非選択期間は、前記リセット期間前に割り当てられる第１の非選択期間と、前記リセット期間後に割り当てられる第２の非選択期間を有し、
    前記第２の非選択期間の時間幅は、次のフレームの階調レベルに応じて設定されていることを特徴とする表示装置の駆動方法。
  37. 誘電体で構成されたエミッタとなる物質と、電子放出のための駆動電圧が印加される第１の電極及び第２の電極とを有し、
    前記第１の電極は、前記エミッタとなる物質の第１の面に形成され、
    前記第２の電極は、前記エミッタとなる物質の第２の面に形成され、
    少なくとも前記第１の電極は、前記エミッタとなる物質が露出される複数の貫通部を有し、前記第１の電極のうち、前記貫通部の周部における前記エミッタとなる物質と対向する面が、前記エミッタとなる物質から離間して構成され、
    第１の期間に、輝度レベルに応じた電子を蓄積し、
    前記第１の期間後の第２の期間に、電子放出に必要な電圧を印加して、前記第１の期間に蓄積した電子を放出することを特徴とする電子放出素子。
  38. 複数の電子放出素子のうち、少なくとも１つの電子放出素子を選択して、該選択した電子放出素子から電子を放出させる電子放出素子の駆動装置において、
    前記電子放出素子は、誘電体で構成されたエミッタとなる物質と、電子放出のための駆動電圧が印加される第１の電極及び第２の電極とを有し、
    前記第１の電極は、前記エミッタとなる物質の第１の面に形成され、
    前記第２の電極は、前記エミッタとなる物質の第２の面に形成され、
    少なくとも前記第１の電極は、前記エミッタとなる物質が露出される複数の貫通部を有し、前記第１の電極のうち、前記貫通部の周部における前記エミッタとなる物質と対向する面が、前記エミッタとなる物質から離間して構成され、
    前記電子放出素子が、負電圧（Ｖｎ）の印加によって電子が蓄積された状態（第１の状態）に変化し、前記第１の状態から正電圧（Ｖｐ）の印加によって電子の放出が開始される状態（第２の状態）に変化する特性を有し、
    前記複数の電子放出素子のうち、非選択状態にある電子放出素子に対して、以下の関係を有する電圧Ｖｍを印加するように制御することを特徴とする電子放出素子の駆動装置。
    Ｖｎ＜Ｖｍ＜Ｖｐ
  39. 複数の電子放出素子を有する電子放出装置において、
    前記電子放出素子は、誘電体で構成されたエミッタとなる物質と、電子放出のための駆動電圧が印加される第１の電極及び第２の電極とを有し、
    前記第１の電極は、前記エミッタとなる物質の第１の面に形成され、
    前記第２の電極は、前記エミッタとなる物質の第２の面に形成され、
    少なくとも前記第１の電極は、前記エミッタとなる物質が露出される複数の貫通部を有し、前記第１の電極のうち、前記貫通部の周部における前記エミッタとなる物質と対向する面が、前記エミッタとなる物質から離間して構成され、
    第１の期間に、全ての前記電子放出素子のうち、発光対象の画素に対応した複数の電子放出素子にそれぞれ対応する画素の輝度レベルに応じた電子を蓄積し、
    前記第１の期間後の第２の期間に、全ての前記電子放出素子に対して電子放出に必要な電圧を印加して、前記電子放出素子に蓄積されている電子を放出することを特徴とする電子放出装置。
  40. 請求項３９記載の電子放出装置において、
    前記第１の期間に、前記各電子放出素子に対してそれぞれ蓄積させるべき電子の量に応じた蓄積電圧を印加し、
    前記第１の期間後の第２の期間に、全ての前記電子放出素子に対して一定の放出電圧を印加することを特徴とする電子放出装置。
  41. 請求項４０記載の電子放出装置において、
    パルス振幅が一定のパルス信号を生成するパルス生成回路と、
    前記第１の期間に、前記パルス信号を振幅変調して前記蓄積電圧を生成する振幅変調回路とを有することを特徴とする電子放出装置。
  42. 請求項４０記載の電子放出装置において、
    前記電子放出素子に印加される電圧波形の立ち上がり部分又は立ち下がり部分の波形が連続的にレベルが変化するパルス信号を生成するパルス生成回路と、
    前記第１の期間に、前記パルス信号をパルス幅変調して前記蓄積電圧を生成するパルス幅変調回路とを有することを特徴とする電子放出装置。
  43. 複数の電子放出素子を有する電子放出装置において、
    前記電子放出素子は、誘電体で構成されたエミッタとなる物質と、電子放出のための駆動電圧が印加される第１の電極及び第２の電極とを有し、
    前記第１の電極は、前記エミッタとなる物質の第１の面に形成され、
    前記第２の電極は、前記エミッタとなる物質の第２の面に形成され、
    少なくとも前記第１の電極は、前記エミッタとなる物質が露出される複数の貫通部を有し、前記第１の電極のうち、前記貫通部の周部における前記エミッタとなる物質と対向する面が、前記エミッタとなる物質から離間して構成され、
    第１の期間に、全ての前記電子放出素子に対して一定の蓄積電圧を印加して、一定量の電子を蓄積し、
    前記第１の期間後の第２の期間に、前記各電子放出素子に対してそれぞれ電子放出量に応じた放出電圧を印加して、前記各電子放出素子からそれぞれ放電電圧に応じた量の電子を放出することを特徴とする電子放出装置。
  44. 請求項４３記載の電子放出装置において、
    パルス振幅が一定のパルス信号を生成するパルス生成回路と、
    前記第２の期間に、前記パルス信号を振幅変調して前記放出電圧を生成する振幅変調回路とを有することを特徴とする電子放出装置。
  45. 請求項４３記載の電子放出装置において、
    前記電子放出素子に印加される電圧波形の立ち上がり部分又は立ち下がり部分の波形が連続的にレベルが変化するパルス信号を生成するパルス生成回路と、
    前記第２の期間に、前記パルス信号をパルス幅変調して前記放出電圧を生成するパルス幅変調回路とを有することを特徴とする電子放出装置。
  46. 請求項３９〜４５のいずれか１項に記載の電子放出装置において、
    前記電子放出素子は、負電圧（Ｖｎ）の印加によって電子が蓄積された状態（第１の状態）に変化し、前記第１の状態から正電圧（Ｖｐ）の印加によって電子の放出が開始される状態（第２の状態）に変化する特性を有し、
    非選択状態にある電子放出素子に対して、以下の関係を有する電圧Ｖｍを印加するように制御する駆動回路を有することを特徴とする電子放出装置。
    Ｖｎ＜Ｖｍ＜Ｖｐ
  47. 誘電体で構成されたエミッタとなる物質と、電子放出のための駆動電圧が印加される第１の電極及び第２の電極とを有し、
    前記第１の電極は、前記エミッタとなる物質の第１の面に形成され、
    前記第２の電極は、前記エミッタとなる物質の第２の面に形成され、
    少なくとも前記第１の電極は、前記エミッタとなる物質が露出される複数の貫通部を有し、前記第１の電極のうち、前記貫通部の周部における前記エミッタとなる物質と対向する面が、前記エミッタとなる物質から離間して構成された電子放出素子の駆動方法であって、
    第１の期間に、輝度レベルに応じた電子を蓄積するステップと、
    前記第１の期間後の第２の期間に、電子放出に必要な電圧を印加して、前記第１の期間に蓄積した電子を放出するステップとを有することを特徴とする電子放出素子の駆動方法。
  48. 複数の電子放出素子のうち、少なくとも１つの電子放出素子を選択して、該選択した電子放出素子から電子を放出させる電子放出素子の駆動方法において、
    前記電子放出素子は、誘電体で構成されたエミッタとなる物質と、電子放出のための駆動電圧が印加される第１の電極及び第２の電極とを有し、
    前記第１の電極は、前記エミッタとなる物質の第１の面に形成され、
    前記第２の電極は、前記エミッタとなる物質の第２の面に形成され、
    少なくとも前記第１の電極は、前記エミッタとなる物質が露出される複数の貫通部を有し、前記第１の電極のうち、前記貫通部の周部における前記エミッタとなる物質と対向する面が、前記エミッタとなる物質から離間して構成され、
    前記電子放出素子が、負電圧（Ｖｎ）の印加によって電子が蓄積された状態（第１の状態）に変化し、前記第１の状態から正電圧（Ｖｐ）の印加によって電子の放出が開始される状態（第２の状態）に変化する特性を有し、
    前記複数の電子放出素子のうち、非選択状態にある電子放出素子に対して、以下の関係を有する電圧Ｖｍを印加するように制御することを特徴とする電子放出素子の駆動方法。
    Ｖｎ＜Ｖｍ＜Ｖｐ
  49. 複数の電子放出素子を有する電子放出装置の駆動方法において、
    前記電子放出素子は、誘電体で構成されたエミッタとなる物質と、電子放出のための駆動電圧が印加される第１の電極及び第２の電極とを有し、
    前記第１の電極は、前記エミッタとなる物質の第１の面に形成され、
    前記第２の電極は、前記エミッタとなる物質の第２の面に形成され、
    少なくとも前記第１の電極は、前記エミッタとなる物質が露出される複数の貫通部を有し、前記第１の電極のうち、前記貫通部の周部における前記エミッタとなる物質と対向する面が、前記エミッタとなる物質から離間して構成され、
    第１の期間に、全ての前記電子放出素子のうち、発光対象の画素に対応した複数の電子放出素子にそれぞれ対応する画素の輝度レベルに応じた電子を蓄積するステップと、
    前記第１の期間後の第２の期間に、全ての前記電子放出素子に対して電子放出に必要な電圧を印加して、前記電子放出素子に蓄積されている電子を放出するステップとを有することを特徴とする電子放出装置の駆動方法。
  50. 請求項４９記載の電子放出装置の駆動方法において、
    前記第１の期間に、前記各電子放出素子に対してそれぞれ蓄積させるべき電子量に応じた蓄積電圧を印加し、
    前記第１の期間後の第２の期間に、全ての前記電子放出素子に対して一定の放出電圧を印加することを特徴とする電子放出装置の駆動方法。
  51. 請求項５０記載の電子放出装置の駆動方法において、
    前記第１の期間に、パルス振幅が一定のパルス信号を振幅変調して前記蓄積電圧を生成することを特徴とする電子放出装置の駆動方法。
  52. 請求項５０記載の電子放出装置の駆動方法において、
    前記電子放出素子に印加される電圧波形の立ち上がり部分又は立ち下がり部分の波形が連続的にレベルが変化するパルス信号を生成し、
    前記第１の期間に、前記パルス信号をパルス幅変調して前記蓄積電圧を生成することを特徴とする電子放出装置の駆動方法。
  53. 複数の電子放出素子を有する電子放出装置の駆動方法において、
    前記電子放出素子は、誘電体で構成されたエミッタとなる物質と、電子放出のための駆動電圧が印加される第１の電極及び第２の電極とを有し、
    前記第１の電極は、前記エミッタとなる物質の第１の面に形成され、
    前記第２の電極は、前記エミッタとなる物質の第２の面に形成され、
    少なくとも前記第１の電極は、前記エミッタとなる物質が露出される複数の貫通部を有し、前記第１の電極のうち、前記貫通部の周部における前記エミッタとなる物質と対向する面が、前記エミッタとなる物質から離間して構成され、
    第１の期間に、全ての前記電子放出素子に対して一定の蓄積電圧を印加して、一定量の電子を蓄積するステップと、
    前記第１の期間後の第２の期間に、前記各電子放出素子に対してそれぞれ電子放出量に応じた放出電圧を印加して、前記各電子放出素子からそれぞれ放電電圧に応じた量の電子を放出するステップとを有することを特徴とする電子放出装置の駆動方法。
  54. 請求項５３記載の電子放出装置の駆動方法において、
    前記第２の期間に、パルス振幅が一定のパルス信号を振幅変調して前記放出電圧を生成することを特徴とする電子放出装置の駆動方法。
  55. 請求項５３記載の電子放出装置の駆動方法において、
    前記電子放出素子に印加される電圧波形の立ち上がり部分又は立ち下がり部分の波形が連続的にレベルが変化するパルス信号を生成し、
    前記第２の期間に、前記パルス信号をパルス幅変調して前記放出電圧を生成することを特徴とする電子放出装置の駆動方法。
  56. 請求項４９〜５５のいずれか１項に記載の電子放出装置の駆動方法において、
    前記電子放出素子は、負電圧（Ｖｎ）の印加によって電子が蓄積された状態（第１の状態）に変化し、前記第１の状態から正電圧（Ｖｐ）の印加によって電子の放出が開始される状態（第２の状態）に変化する特性を有する場合に、
    非選択状態にある電子放出素子に対して、前記第１の状態となる電圧から前記第２の状態の直前の状態となる電圧までの間に含まれる任意の電圧を印加するように制御することを特徴とする電子放出装置の駆動方法。
JP2004070859A 2003-03-26 2004-03-12 表示装置、表示装置の駆動方法、電子放出素子、電子放出素子の駆動方法、電子放出素子の駆動装置、電子放出装置、電子放出装置の駆動方法 Expired - Fee Related JP4273026B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004070859A JP4273026B2 (ja) 2003-03-26 2004-03-12 表示装置、表示装置の駆動方法、電子放出素子、電子放出素子の駆動方法、電子放出素子の駆動装置、電子放出装置、電子放出装置の駆動方法
US10/808,258 US7379037B2 (en) 2003-03-26 2004-03-24 Display apparatus, method of driving display apparatus, electron emitter, method of driving electron emitter, apparatus for driving electron emitter, electron emission apparatus, and method of driving electron emission apparatus
EP04251718A EP1463022A3 (en) 2003-03-26 2004-03-25 Electron emitter display apparatus, method of driving electron emitter display apparatus, apparatus for driving electron emitter display apparatus

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2003086501 2003-03-26
JP2003345992 2003-10-03
US10/730,754 US7176609B2 (en) 2003-10-03 2003-12-08 High emission low voltage electron emitter
JP2003410830 2003-12-09
JP2004070859A JP4273026B2 (ja) 2003-03-26 2004-03-12 表示装置、表示装置の駆動方法、電子放出素子、電子放出素子の駆動方法、電子放出素子の駆動装置、電子放出装置、電子放出装置の駆動方法

Publications (2)

Publication Number Publication Date
JP2005196098A JP2005196098A (ja) 2005-07-21
JP4273026B2 true JP4273026B2 (ja) 2009-06-03

Family

ID=32831163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004070859A Expired - Fee Related JP4273026B2 (ja) 2003-03-26 2004-03-12 表示装置、表示装置の駆動方法、電子放出素子、電子放出素子の駆動方法、電子放出素子の駆動装置、電子放出装置、電子放出装置の駆動方法

Country Status (2)

Country Link
EP (1) EP1463022A3 (ja)
JP (1) JP4273026B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176609B2 (en) * 2003-10-03 2007-02-13 Ngk Insulators, Ltd. High emission low voltage electron emitter
US7816847B2 (en) 2004-07-15 2010-10-19 Ngk Insulators, Ltd. Dielectric electron emitter comprising a polycrystalline substance
US7482739B2 (en) 2004-07-15 2009-01-27 Ngk Insulators, Ltd. Electron emitter comprised of dielectric material mixed with metal
JP4662140B2 (ja) * 2004-07-15 2011-03-30 日本碍子株式会社 電子放出素子
JP4794227B2 (ja) * 2004-07-15 2011-10-19 日本碍子株式会社 電子放出素子
JP4753561B2 (ja) 2004-09-30 2011-08-24 日本碍子株式会社 電子放出装置
WO2006041217A1 (ja) * 2004-10-14 2006-04-20 Ngk Insulators, Ltd. 電子放出装置及び電子放出方法
US20060132052A1 (en) * 2004-10-14 2006-06-22 Ngk Insulators, Ltd. Electron-emitting apparatus and method for emitting electrons
US7635944B2 (en) 2004-11-30 2009-12-22 Ngk Insulators, Ltd. Electron-emitting device and method for manufacturing same
JP4848779B2 (ja) * 2006-01-27 2011-12-28 株式会社日立製作所 画像表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5201681A (en) * 1987-02-06 1993-04-13 Canon Kabushiki Kaisha Method of emitting electrons
US6380914B1 (en) * 1999-08-02 2002-04-30 Motorola, Inc. Method for improving life of a field emission display
JP3878365B2 (ja) * 1999-09-09 2007-02-07 株式会社日立製作所 画像表示装置および画像表示装置の製造方法
JP2001188507A (ja) * 1999-12-28 2001-07-10 Futaba Corp 蛍光発光型表示器及び蛍光発光型表示装置

Also Published As

Publication number Publication date
EP1463022A3 (en) 2005-05-04
JP2005196098A (ja) 2005-07-21
EP1463022A2 (en) 2004-09-29

Similar Documents

Publication Publication Date Title
US7230371B2 (en) Light source
US20040100200A1 (en) Electron emitter, method of driving electron emitter, display and method of driving display
JP4273026B2 (ja) 表示装置、表示装置の駆動方法、電子放出素子、電子放出素子の駆動方法、電子放出素子の駆動装置、電子放出装置、電子放出装置の駆動方法
US7379037B2 (en) Display apparatus, method of driving display apparatus, electron emitter, method of driving electron emitter, apparatus for driving electron emitter, electron emission apparatus, and method of driving electron emission apparatus
US7176609B2 (en) High emission low voltage electron emitter
US20040256995A1 (en) Display and method for driving display
JP2005183361A (ja) 電子放出素子、電子放出装置、ディスプレイ及び光源
JP2004228065A (ja) 電子パルス放出装置
JP2006185888A (ja) 表示装置
JP3867078B2 (ja) 電子放出素子
US7336026B2 (en) High efficiency dielectric electron emitter
US20070188418A1 (en) Electron-emitting apparatus and method for emitting electrons
US7474060B2 (en) Light source
US20050073234A1 (en) Electron emitter
US20060132052A1 (en) Electron-emitting apparatus and method for emitting electrons
US20050116603A1 (en) Electron emitter
JP4304125B2 (ja) 電子放出素子
JP2006278318A (ja) 光源
JP4097230B2 (ja) 電子放出素子
US20050057175A1 (en) Display and method of driving display
WO2006070446A1 (ja) 電子放出素子、電子放出装置、ディスプレイ及び光源
EP1510998A2 (en) Electron-emitting device, light source, and image display apparatus
WO2006075405A1 (ja) 電子放出素子
EP1705689A2 (en) Light source
WO2006075407A1 (ja) 電子放出素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090302

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140306

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees