JP4269193B2

JP4269193B2 - Pachinko machine

Info

Publication number: JP4269193B2
Application number: JP14989397A
Authority: JP
Inventors: 高明市原; 晃司土川
Original assignee: Daiichi Shokai Co Ltd
Current assignee: Daiichi Shokai Co Ltd
Priority date: 1997-05-26
Filing date: 1997-05-26
Publication date: 2009-05-27
Anticipated expiration: 2017-05-26
Also published as: JPH10323421A

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば、複数のランプを点灯するために設けられた各ドライバの過電流に対する破損を防止するランプドライバ保護回路に関するものである。
【０００２】
【従来の技術】
例えば、特公平５−６８２７８号には、ランプ配線のショート等に起因して発生する過電流に対して、ランプを点灯するための表示用ドライバを構成しているトランジスタの破損を防止する保護回路が記載されている。
【０００３】
このものは、複数のランプを点灯を制御するための各ランプ毎に設けられたトランジスタを過電流から保護するために、各トランジスタ毎にそれぞれ保護回路を設けた構成となっている。
【０００４】
そのため、例えば、パチンコ遊技機のようにランプの数が多数となる場合には、保護回路がランプの数だけ必要となるので、製造コストが増大するという難点がある。
【０００５】
ところで、ランプの電源に正電圧の脈流を使用した場合でも、脈流の周期が短くランプの点灯状態が常時点灯されているように視認されることから、ランプの電源として正電圧の脈流を使用することが可能である。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、各ランプの表示用ドライバを構成する各制御トランジスタ毎に過電流に対する保護回路を設ける構成を回避し、ランプの数が多数となる場合に、保護回路の数を削減して製造コストを低減できるパチンコ機を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１に係る遊技機は、上記課題を解決するために、外部交流電源を全波整流して得られた脈流電源を電源供給ラインに供給する電源回路を備え、ランプと、ＣＰＵからの制御信号の出力に応じて前記ランプを個別に点灯させる表示用ドライバとが直列に接続されてなるランプ回路を複数有し、前記電源供給ラインに接続されるランプ電源供給ラインと、接地されているアースラインとの間に対して前記複数のランプ回路がそれぞれ並列に接続され、前記電源供給ラインと前記ランプ電源供給ラインとの間に、前記電源供給ラインに直列に接続され、前記電源供給ラインを通じて流れる電流に応じた電圧差を生成するシャント抵抗と、前記シャント抵抗と前記ランプ電源供給ラインとの間に直列に接続されたスイッチング用の半導体素子と、前記シャント抵抗によって生じる電位差が所定電圧より小さい場合に、前記スイッチング用の半導体素子をオン状態とする一方、前記シャント抵抗によって生じる電位差が所定電圧以上となった場合に、前記スイッチング用の半導体素子をオフ状態とする半導体素子オンオフ回路と、を備えた保護回路が設けられ、前記保護回路は、定常状態時は、前記半導体オンオフ回路が前記半導体素子をオン状態とすることにより、前記電源供給ラインの前記脈流電源を前記ランプ電源供給ラインに供給する一方、前記複数のランプ回路のうちの少なくとも１つのランプがショートしたものである場合、該ショートを含むランプ回路の表示用ドライバがオンする度に前記電源供給ラインに発生する過電流に応じて前記シャント抵抗によって生じる電位差が所定電圧以上となり、前記前記半導体オンオフ回路が前記半導体素子をオフ状態とすることにより、前記電源供給ラインの前記脈流電源の前記ランプ電源供給ラインへの供給をオフするものであることを特徴とする。
請求項２に係る遊技機は、請求項１に係るものにおいて、前記保護回路は、前記ショートを含むランプ回路の表示用ドライバがオフする度に、過電流によりオフとなっていた前記脈流電源の電圧変化に応じ、前記脈流電源の前記ランプ電源供給ラインへの供給をオンする自己復帰型のものとしたものである。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、本発明を適用したパチンコ機のランプ点灯に係わる回路部の第１実施形態を示す回路ブロック図である。図１において、整流回路１は、例えば、両波ブリッジ整流回路で構成され、入力側の両端子が外部交流電源２（ＡＣ２４Ｖ）に接続され、出力側の接地端子（−端子）は、グランド接地されているアースラインＧＮＤに接続されている。整流回路１の後段には保護回路３が配備されている。
【０００９】
整流回路１は、外部交流電源２（ＡＣ２４Ｖ）を整流し、＋出力端子から整流して生成された脈流、即ち、２４Ｖ×（２）^1/2で、ほぼ３４Ｖを保護回路３に＋入力端子に供給する。また、保護回路３の−入力端子にはアースラインＧＮＤに接続されており接地レベルが維持されている。なお、整流回路１により、請求項１に記載の電源回路が構成されている。
【００１０】
保護回路３の＋出力端子にはランプ電源供給ライン４が接続され、常態においては＋入力端子に供給された脈流をランプ電源供給ライン４に供給する。保護回路３の−出力端子は、−入力端子に接続されたアースラインＧＮＤに接続されており接地レベルが維持されている。
【００１１】
ランプ電源供給ライン４とアースラインＧＮＤ間には、複数のランプＬＭ１，ＬＭ２，ＬＭ３及びこれらのランプを点灯するために各ランプ毎に設けられ、前記脈流を各ランプに導通させるための複数の表示用ドライバ（トランジスタ）ＴＲ１，ＴＲ２，ＴＲ３が接続され、複数のランプ回路が構成されている。
【００１２】
詳しくは、ランプＬＭ１の接続配線の一方がランプ電源供給ライン４と接続され、ランプＬＭ１の接続配線の他方が表示用ドライバＴＲ１のコレクタと接続され、表示用ドライバＴＲ１のエミッタは、アースラインＧＮＤに接続されている。表示用ドライバＴＲ１のベースは、ＣＰＵ５に連絡されており、ＣＰＵ５からの制御信号により表示用ドライバＴＲ１がオンすると、ランプＬＭ１にランプ電源供給ライン４からの電流がアースラインＧＮＤへ流れ、ランプＬＭ１を点灯するよう構成されている。
【００１３】
また、ランプＬＭ２及び表示用ドライバＴＲ２と、ランプ電源供給ライン４及びアースラインＧＮＤとの接続も前述のランプＬＭ１及び表示用ドライバＴＲ１の場合と同等であり、ランプＬＭ３及び表示用ドライバＴＲ３と、ランプ電源供給ライン４及びアースラインＧＮＤとの接続も前述のランプＬＭ１及び表示用ドライバＴＲ１の場合と同等であり、ランプＬＭ１及び表示用ドライバＴＲ１、ランプＬＭ２及び表示用ドライバＴＲ２、ランプＬＭ３及び表示用ドライバＴＲ３は、互いに並列接続の関係にある。
【００１４】
また、図１において保護回路３は、例えば、ランプＬＭ１乃至ランプＬＭ３のうちの少なくとも１つの配線がショートすることによって、ランプ電源供給ライン４に向けて過電流が流れ込もうとする場合に、この過電流に応じて電源供給をオフし、表示用ドライバＴＲ１乃至ＴＲ３の破損を防止するものである。
【００１５】
図２は、主として保護回路３を具体的に示す回路図である。まず、保護回路３において、＋入力端子と＋出力端子間とは、整流回路１から＋入力端子を介して脈流３４Ｖが供給される＋電源供給ライン４′により連絡されている。また、−入力端子と−出力端子とは、グランド接地されたアースラインＧＮＤにより連絡されている。
【００１６】
＋電源供給ライン４′には、＋入力端子側から＋出力端子側に向けて接続点Ｐ１、Ｐ２、Ｐ３、Ｐ４が順に設けられ、アースラインＧＮＤには、−入力端子側から−出力端子側に向けて接続点Ｐ５、Ｐ６、Ｐ７が順に設けられている。
【００１７】
＋電源供給ライン４′の接続点Ｐ１，Ｐ２間にはシャント抵抗Ｒ１が接続されている。＋電源供給ライン４′の接続点Ｐ４にはＦＥＴ１のソースＳが接続され、＋出力端子にはＦＥＴ１のドレインＤが接続されている。ＦＥＴ１は、Ｐチャンネル型かつエンハンス型のＭＯＳ型ＦＥＴにより構成されており、請求項１に記載の過電流に応じて電源供給をオフするスイッチング素子を構成するものである。
【００１８】
＋電源供給ライン４′とアースラインＧＮＤとの間には、＋電源供給ライン４′の過電流に応じてＦＥＴ１の導通状態をオフするための３つのトランジスタＴｒ１，Ｔｒ２，Ｔｒ３が配備されている。なお、トランジスタＴｒ１及びＴｒ３はＰＮＰ型であり、トランジスタＴｒ２はＮＰＮ型である。
【００１９】
詳細に説明すると、＋電源供給ライン４′の接続点Ｐ１には、トランジスタＴｒ１のエミッタが接続され、トランジスタＴｒ１のコレクタとアースラインＧＮＤの接続点Ｐ５との間には、直列接続されているブリーダ抵抗ｒ１及びｒ２が接続されている。
【００２０】
また、＋電源供給ライン４′の接続点Ｐ２とトランジスタＴｒ２のコレクタとの間には、直列接続されているブリーダ抵抗ｒ３及びｒ４が接続されており、トランジスタＴｒ２のエミッタがアースラインＧＮＤの接続点Ｐ６に接続されている。
【００２１】
そして、トランジスタＴｒ１のベースが、ブリーダ抵抗ｒ３とｒ４との間の接続点Ｐ８に接続され、トランジスタＴｒ２のベースが、抵抗ｒ５を介してブリーダ抵抗ｒ１とｒ２との間の接続点Ｐ９に接続されている。即ち、ブリーダ抵抗ｒ３及びｒ４は、トランジスタＴｒ１のベース電圧を作り出すためのものであり、ブリーダ抵抗ｒ１及びｒ２は、トランジスタＴｒ２のベース電圧を作り出すためのものである。
【００２２】
また、ＦＥＴ１のソースと接続された＋電源供給ライン４′の接続点Ｐ４とアースラインＧＮＤの接続点Ｐ７との間には、直列接続されているブリーダ抵抗ｒ８及びｒ９が接続されており、ブリーダ抵抗ｒ８とｒ９との間の接続点Ｐ１０にＦＥＴ１のゲートＧが接続されている。したがって、ＦＥＴ１のソースＳとアースラインＧＮＤとの間に印加される電圧を、ブリーダ抵抗ｒ８及びｒ９の抵抗値の比によって分割し、ブリーダ抵抗ｒ８の降下電圧分によってＦＥＴ１のゲート電圧を作り出している。
【００２３】
さらに、ＦＥＴ１のソースに対して接続点Ｐ４と等価である＋電源供給ライン４′の接続点Ｐ３と、トランジスタＴｒ２のコレクタとブリーダ抵抗ｒ４との接続点Ｐ１１との間には、直列接続されているブリーダ抵抗ｒ６及びｒ７が接続されている。そして、ＦＥＴ１のソースＳに対して接続点Ｐ４（接続点Ｐ３）と等価である接続点Ｐ３′には、トランジスタＴｒ３のエミッタが接続され、ＦＥＴ１のソースＳに対して接続点Ｐ１０と等価である接続点Ｐ１０′にはトランジスタＴｒ３のコレクタが接続されており、このトランジスタＴｒ３のベースが、ブリーダ抵抗ｒ６とｒ７との間の接続点Ｐ１２に接続されている。即ち、ブリーダ抵抗ｒ６及びｒ７は、トランジスタＴｒ３のベース電圧を作り出すためのものである。
【００２４】
次に、保護回路３の動作について説明する。なお、保護回路３の出力側において、ランプＬＭ１及びこの表示用ドライバＴＲ１とランプＬＭ２及びこの表示用ドライバＴＲ２がそれぞれランプ電源供給ライン４とアースラインＧＮＤとの間に接続されているものとする。
【００２５】
図２において、トランジスタＴｒ１，ＴＲ２及びＴｒ３は、それぞれオフ状態となっている。保護回路３の＋入力端子に脈流３４Ｖが入力されると、電流は、シャント抵抗Ｒ１、接続点Ｐ４、ブリーダ抵抗ｒ８、ブリーダ抵抗ｒ９、接続点Ｐ７、アースラインＧＮＤを経由してグランド接地に流れる。この結果、ブリーダ抵抗ｒ８による降下電圧が、ＦＥＴ１のソースＳ〜ゲートＧ間に印加されてＦＥＴ１がオンし、保護回路３の＋出力端子に接続されたランプ電源供給ライン４と、アースラインＧＮＤとの間に所定の電圧が印加されることとなる。
【００２６】
なお、電流がシャント抵抗Ｒ１を流れることにより、接続点Ｐ１〜接続点Ｐ２間に電位差を生じるが、この電位差は、トランジスタＴｒ１を導通させるだけの電位差（０．６Ｖ以上）に達していないものとする。
【００２７】
従って、図１に示すように、ＣＰＵ５からの制御信号の出力に応じて、例えば、表示用ドライバＴＲ１がオンすると、ランプＬＭ１にランプ電源供給ライン４からの電流がランプＬＭ１及び表示用ドライバＴＲ１を経由してアースラインＧＮＤへ流れ、ランプＬＭ１が点灯する。また、ＣＰＵ５からの制御信号の出力に応じて表示用ドライバＴＲ２がオンすると、ランプＬＭ２及び表示用ドライバＴＲ２にランプ電源供給ライン４からの電流がアースラインＧＮＤへ流れ、ランプＬＭ２が点灯する。
【００２８】
図２において、ランプＬＭ１及びランプＬＭ２の少なくとも１つの配線がショートしている場合には、配線ショートに起因して電源供給ライン４に過電流が流れ込もうとする。
【００２９】
この場合には、シャント抵抗Ｒ１を過電流が流れる結果、シャント抵抗Ｒ１に過電流が流れることによって生じるよる降下電圧が、即ち、接続点Ｐ１〜接続点Ｐ２間に生じる電位差が、トランジスタＴｒ１を導通させるだけの電位差（０．６Ｖ以上）に達する。また、この時点では、接続点Ｐ２〜接続点Ｐ８間には、電流が流れていないので、接続点Ｐ８の電位は、接続点Ｐ２と同電位である。従って、接続点Ｐ１〜接続点Ｐ２間に生じた電位差（０．６Ｖ以上）は、そのまま接続点Ｐ１〜接続点Ｐ８間に印加され、即ち、トランジスタＴｒ１のエミッタ〜ベース間に印加され、トランジスタＴｒ１がオンとなる。
【００３０】
トランジスタＴｒ１がオンすると、電流がトランジスタＴｒ１、ブリーダ抵抗ｒ１、ブリーダ抵抗ｒ２、接続点Ｐ５、アースラインＧＮＤを経由してグランド接地に流れる。この結果、ブリーダ抵抗ｒ２を流れる電流によって生じる降下電圧が、抵抗ｒ５を介してトランジスタＴｒ２のベース〜エミッタ間に印加され、トランジスタＴｒ２がオンとなる。
【００３１】
トランジスタＴｒ２がオンすると、トランジスタＴｒ２のコレクタ側の接続点Ｐ１１と＋電源供給ライン４′の接続点Ｐ２との間および接続点Ｐ１１と＋電源供給ライン４′の接続点Ｐ３との間がそれぞれ導通する。この結果、ブリーダ抵抗ｒ３に流れる電流によって生じる降下電圧が、トランジスタＴｒ１のエミッタ〜ベース間に印加されてトランジスタＴｒ１をオン状態にラッチする。同時に、ブリーダ抵抗ｒ６に流れる電流によって生じる降下電圧が、トランジスタＴｒ３のエミッタ〜ベース間に印加され、トランジスタＴｒ３がオンとなる。
【００３２】
トランジスタＴｒ３がオンすると、ＦＥＴ１のソースＳと接続されている接続点Ｐ４と同電位である接続点Ｐ３′と、ＦＥＴ１のゲートＧと接続されている接続点Ｐ１０と同電位である接続点Ｐ１０′がトランジスタＴｒ３を介してショートされることとなり、ＦＥＴ１のソースＳ〜ＦＥＴ１のゲートＧ間の電位差が０となる結果、ＦＥＴ１がオフとなる。即ち、保護回路３内で過電流をアースラインＧＮＤにバイパスし、保護回路３の＋出力端子に接続されたランプ電源供給ライン４への電力供給が遮断される。
【００３３】
要約すると、ランプＬＭ１及びランプＬＭ２の少なくとも１つの配線がショートしている場合、シャント抵抗Ｒ１に過電流が流れることによって生じるよる降下電圧により、トランジスタＴｒ１がオンし、トランジスタＴｒ１がオンすることにより、トランジスタＴｒ２及びトランジスタＴｒ３がオンし、トランジスタＴｒ３がオンすることにより、ＦＥＴ１がオフするので、＋出力端子側には過電流が流れない。
【００３４】
したがって、図２のランプＬＭ１を点灯するための表示用ドライバを構成しているトランジスタＴＲ１及びランプＬＭ２を点灯するための表示用ドライバを構成しているトランジスタＴＲ２の破損を防止することができる。
【００３５】
次に、配線がショートしているランプの発見方法について説明する。図１において、ランプＬＭ１及びＬＭ３の配線が正常であって、ランプＬＭ２の配線のみがショートしている場合を一例として説明する。
【００３６】
ＣＰＵ５による制御信号の出力を、ランプＬＭ１に対してだけオフとし、ランプＬＭ２及びＬＭ３に対していずれもオンとする。即ち、ランプＬＭ１に対応する表示用ドライバＴＲ１は、常時オフであり、ランプＬＭ２に対応する表示用ドライバＴＲ２及びランプＴＲ３に対応する表示用ドライバＴＲ３がオンされる。
【００３７】
この場合、ランプＬＭ２の配線ショートに起因する過電流が、保護回路３に流れ込むことにより、保護回路３が出力側への電源供給を遮断するので、ランプＬＭ１〜ＬＭ３が全て消灯状態となる。ランプＬＭ１の点灯のみをオフしたにもかかわらず、ランプＬＭ１〜ＬＭ３が全て消灯状態となる結果、ランプＬＭ２及びランプＬＭ３の少なくとも１つが配線ショートであることが認識できる。
【００３８】
次いで、ＣＰＵ５による制御信号の出力を、ランプＬＭ２に対してだけオフとし、ランプＬＭ１及びＬＭ３に対していずれもオンとする。即ち、ランプＬＭ２に対応する表示用ドライバＴＲ２は、常時オフであり、ランプＬＭ１に対応する表示用ドライバＴＲ１及びランプＴＲ３に対応する表示用ドライバＴＲ３がオンされる。
【００３９】
この場合は、ランプＬＭ１及びランプＬＭ３の配線が正常であるから、保護回路３が出力側への電源供給を行うので、ランプＬＭ１及びランプＬＭ３が点灯され、ランプＬＭ２が消灯状態となる。この結果、ランプＬＭ１及びランプＬＭ３の配線ショートではないことが認識できると共に、ランプＬＭ２が配線ショートであることが認識できる。
【００４０】
ところで、保護回路３の＋入力端子に供給される入力電圧（電源電圧）は、脈流３４Ｖである。図３は、保護回路３に入力される脈流とＦＥＴ１のオン・オフの関係を示すタイミングチャートである。図３に示すように、電源電圧は、０Ｖから増加し、ピーク電圧３４Ｖに達すると、再び０Ｖに向けて減少する。このように、電源電圧は所定周期で０Ｖと３４Ｖとの間で増加減少を繰り返す。
【００４１】
図４は、図３の要部拡大図である。図３及び図４において、電圧Ｖ１は、図２の保護回路３におけるトランジスタＴｒ１をオンさせるに必要な一定電圧で、電源電圧が電圧Ｖ１以下となると、シャント抵抗Ｒ１に流れる電流による降下電圧が０．６Ｖに達しなくなり、トランジスタＴｒ１がオフする。従って、ＦＥＴ１が再びオンとなる。脈流の電圧が０Ｖから増加して電圧Ｖ１を超えると、再びトランジスタＴｒ１がオンとなり、この結果、ＦＥＴ１が再びオフとなる。
【００４２】
図３においては、上記のランプＬＭ２及びＬＭ３の配線が正常であって、ランプＬＭ１の配線のみがショートする場合を示している。ランプＬＭ１の表示用ドライバＴＲ１へのＣＰＵ５による制御信号をオンした時点では、ランプＬＭ１の配線が正常であるから保護回路３のＦＥＴ１がオン状態であって保護回路３により正常に出力側に電源供給が行われる。この後、ランプＬＭ１の配線ショートが発生すると、ランプＬＭ１の配線ショートによる過電流が保護回路３に流れ込み、前述したようにＦＥＴ１がオフし、電力供給が遮断される。この後、ランプＬＭ１に対応する表示用ドライバＴＲ１へのＣＰＵ５による制御信号の出力がオフされると、表示用ドライバＴＲ１をオフした直後の脈流の谷において、図４を用いて説明したようにＦＥＴ１がオンに戻り、この後、表示用ドライバＴＲ１をオンしないかぎり、過電流が保護回路３に流れないから、ＦＥＴ１のオン状態が維持され、正常に出力側に電源供給が行われる。
【００４３】
また、図５は、ランプＬＭ１の配線がショートしている状態での電源電圧とランプＬＭ１〜ＬＭ３の点灯状態の関係を示すタイミングチャートである。図５において、ランプＬＭ１の表示用ドライバＴＲ１がオンすると、過電流により保護回路３のＦＥＴ１がオフとなって電源供給が遮断される。従って、表示用ドライバＴＲ２及びＴＲ３がオンされても、図５において鎖線で示すようにランプＬＭ２及びＬＭ３は、消灯状態となる。そして、ランプＬＭ１の表示用ドライバＴＲ１がオフすると、表示用ドライバＴＲ１がオフされた直後の電源電圧（脈流）の谷により保護回路３のＦＥＴ１がオンに戻り、正常に出力側に電源供給が行われ、表示用ドライバＴＲ２のオン動作に応じてランプＬＭ２が点灯する。ランプＬＭ１の配線がショートしていても、ランプＬＭ１の表示用ドライバＴＲ１がオンしない限り、電源供給が行われるため、ランプＬＭ２およひＬＭ３の点灯に影響がない。
【００４４】
図６は、本発明を適用したパチンコ機のランプ点灯に係わる回路部の第２実施形態を示す回路ブロック図である。図６において、メイン制御基板７には、図１を用いて説明した整流回路１、保護回路３が配備されると共に、整流回路１が整流した脈流を平滑する平滑回路５、平滑回路５から平滑された電源を受けてパチンコ機の遊技制御を主として行うメイン制御部６及びメイン制御部６からの制御信号の出力に応じて作動する表示用ドライバＴＲ１〜ＴＲ３が配備されている。
【００４５】
また、第１ランプ基板８には、表示用ドライバＴＲ１〜ＴＲ３の作動に各々対応して点灯される複数のランプに対応する表示灯Ａ、表示灯Ｂ、表示灯Ｃが配設されている。
【００４６】
枠制御基板９には、主としてパチンコ機の枠側に配設されている電気部品の動作制御を行う枠制御部１０及び枠制御部１０からの制御信号の出力に応じて作動する表示用ドライバＴＲ４〜ＴＲ７が配備されている。また、第２ランプ基板１１には、表示用ドライバＴＲ４〜ＴＲ７の作動に各々対応して点灯される複数のランプに対応する当り表示灯１２、賞球切れ表示灯１３、賞球払出し表示灯１４及び金枠開放表示灯１５が配設されている。
【００４７】
保護回路３からのランプ電源供給ライン４は、メイン制御基板７上において２つに分岐し、一方のランプ電源供給ライン４ａは、第１ランプ基板７に配備された表示灯Ａ、表示灯Ｂ、表示灯Ｃの各々に接続されている。また、他方のランプ電源供給ライン４ｂは、枠制御基板９を経由して第２ランプ基板１１に配備された当り表示灯１２、賞球切れ表示灯１３、賞球払出し表示灯１４、金枠開放表示灯１５の各々に接続されている。
【００４８】
なお、枠制御部１０の作動電源は、メイン制御基板７側の平滑回路５から平滑された電源により供給される。また、メイン制御部６から枠制御部１０に対して当り表示灯１２の点灯に必要な当り情報が供給される。
【００４９】
なお、図６において、保護回路３、トランジスタＴＲ１〜ＴＲ７の各接地は脈流３４Ｖに対する接地であるため共通ラインである。また、平滑回路５、メイン制御部６及び枠制御部１０の各接地は、制御電源電圧５Ｖに対する接地であるため共通ラインであって、保護回路３、トランジスタＴＲ１〜ＴＲ７の各接地の共通ラインとは別個に設けられているため異なる記号で示してある。
【００５０】
第２実施形態では、第１ランプ基板８に配設された表示灯Ａ乃至表示灯Ｃの各々に、メイン制御基板７に設けた保護回路３を経由した後のランプ電源供給ライン４ａを介して点灯用電源を一括して供給すると共に、第１ランプ基板８とは別個に配備された第２ランプ基板１１に配備された各種表示灯１２〜１５の各々に、メイン制御基板７に設けた保護回路３を経由した後のランプ電源供給ライン４ｂを介して点灯用電源を一括して供給するよう構成した実施形態を示すものであり、保護回路３は、表示灯Ａ乃至表示灯Ｃと各種表示灯１２〜１５の計７つのランプに電源を一括して供給し、前記の７つのランプの少なくとも１つに配線ショートが発生した場合、該配線ショートに起因して流れる過電流に応じてランプ電源供給ライン４ａ，４ｂへの電源供給をオフし、各表示用ドライバＴＲ１〜ＴＲ７の破損を防止する。
【００５１】
本実施形態のように、ランプの電源として脈流を用いると、脈流の電圧が所定周期で０Ｖになる毎に、トランジスタＴｒ１〜Ｔｒ３及びＦＥＴ１がオフ状態に戻される。配線ショートしたランプに対応する表示用ドライバを常時オフとすることにより、過電流を保護回路３に流れ込まないようにすれば、脈流の電圧が０Ｖから３４Ｖに向けて増大するに伴って、保護回路３のＦＥＴ１がオンに戻ることから、再び正常に出力側に電源供給を行うことができる。
【００５２】
【発明の効果】
本発明のランプドライバ保護回路によれば、電源回路の出力側に、過電流に応じて電源供給をオフするスイッチング素子を有する保護回路を設け、保護回路を経由して複数のランプに電源を一括して供給するので、各ランプの表示用ドライバを構成する各制御トランジスタ毎に過電流に対する保護回路を設ける必要がなくなり、ランプの数が多数となる場合に、保護回路の数を削減して製造コストを低減できる。
【図面の簡単な説明】
【図１】本発明を適用したパチンコ機のランプ点灯に係わる回路部の第１実施形態を示す回路ブロック図
【図２】主として保護回路を示す回路図
【図３】保護回路に入力される脈流とＦＥＴ１のオン・オフの関係を示すタイミングチャート
【図４】図３の要部拡大図
【図５】ランプＬＭ１の配線がショートしている状態での電源電圧とランプＬＭ１〜ＬＭ３の点灯状態の関係を示すタイミングチャート
【図６】本発明を適用したパチンコ機のランプ点灯に係わる回路部の第２実施形態を示す回路ブロック図
【符号の説明】
１整流回路
２外部交流電源
３保護回路
４ランプ電源供給ライン
４′ ＋電源供給ライン
５平滑回路
６メイン制御部
７メイン制御基板
８第１ランプ基板
９枠制御基板
１０枠制御部
１１第２ランプ基板
１２当り表示灯
１３賞球切れ表示灯
１４賞球払出し表示灯
１５金枠開放表示灯
ＧＮＤアースライン
ＬＭ１ランプ
ＬＭ２ランプ
ＬＭ３ランプ
ＴＲ１表示用ドライバ
ＴＲ２表示用ドライバ
ＴＲ３表示用ドライバ
ＴＲ４表示用ドライバ
ＴＲ５表示用ドライバ
ＴＲ６表示用ドライバ
ＴＲ７表示用ドライバ
Ｒ１シャント抵抗
ＦＥＴ１Ｐチャンネル型かつエンハンス型のＭＯＳ型ＦＥＴ（スイッチング素子）
Ｔｒ１トランジスタ
Ｔｒ２トランジスタ
Ｔｒ３トランジスタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a lamp driver protection circuit that prevents damage to an overcurrent of each driver provided to light a plurality of lamps, for example.
[0002]
[Prior art]
For example, Japanese Patent Publication No. 5-68278 discloses a protection circuit that prevents damage to a transistor that constitutes a display driver for lighting a lamp against an overcurrent caused by a short circuit of a lamp wiring or the like. Is described.
[0003]
In this device, a protection circuit is provided for each transistor in order to protect the transistors provided for each lamp for controlling lighting of the plurality of lamps from overcurrent.
[0004]
Therefore, for example, when there are a large number of lamps as in a pachinko game machine, the number of lamps required is the number of protection circuits, which increases the manufacturing cost.
[0005]
By the way, even when a positive voltage pulsating current is used as the lamp power source, the pulsating current cycle is short and the lamp lighting state is always lit. Can be used.
[0006]
[Problems to be solved by the invention]
  An object of the present invention is to avoid a configuration in which a protection circuit against overcurrent is provided for each control transistor constituting a display driver for each lamp, and to reduce the number of protection circuits when the number of lamps is large. Reduce manufacturing costsPachinko machineIs to provide.
[0007]
[Means for Solving the Problems]
  In order to solve the above-mentioned problem, the gaming machine according to claim 1 is a power supply circuit that supplies a pulsating power source obtained by full-wave rectification of an external AC power source to a power supply line.With a laAnd, According to the output of the control signal from the CPUin frontRecordingAmplifierIndividuallyLight upTableDisplay driver andAre connected in seriesRamp timesMultiple roadsHaveConnected to the power supply lineLamp power supply lineAnd between the grounded earth lineThe plurality of lamp circuits are respectively connected in parallel, and between the power supply line and the lamp power supply line,A shunt resistor connected in series to the power supply line and generating a voltage difference according to a current flowing through the power supply line, and a switching resistor connected in series between the shunt resistor and the lamp power supply line When the potential difference generated by the semiconductor element and the shunt resistor is smaller than a predetermined voltage, the switching semiconductor element is turned on. On the other hand, when the potential difference generated by the shunt resistor becomes a predetermined voltage or more, A semiconductor element on / off circuit for turning off the semiconductor element ofProtection circuitThe protection circuit is configured to supply the pulsating power of the power supply line to the lamp power supply line by turning on the semiconductor element by the semiconductor on / off circuit in a steady state, When at least one of the plurality of lamp circuits is short-circuited, the shunt resistor responds to an overcurrent generated in the power supply line each time a display driver of the lamp circuit including the short-circuit is turned on. The generated potential difference becomes a predetermined voltage or more, and the semiconductor on / off circuit turns off the semiconductor element, thereby turning off the supply of the pulsating power supply of the power supply line to the lamp power supply line.It is characterized by.
ContractClaim2The gaming machine according to claim1According to the above, each time the display driver of the lamp circuit including the short circuit is turned off, the protection circuit isIt was turned off due to overcurrentIt is a self-returning type that turns on the supply of the pulsating power supply to the lamp power supply line in response to a voltage change of the pulsating power supply.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a circuit block diagram showing a first embodiment of a circuit unit related to lamp lighting of a pachinko machine to which the present invention is applied. In FIG. 1, a rectifier circuit 1 is composed of, for example, a double-wave bridge rectifier circuit, both input-side terminals are connected to an external AC power supply 2 (AC24V), and an output-side ground terminal (−terminal) is grounded. Connected to the ground line GND. A protection circuit 3 is disposed after the rectifier circuit 1.
[0009]
The rectifier circuit 1 rectifies the external AC power supply 2 (AC 24 V) and rectifies the voltage from the + output terminal, that is, 24 V × (2)^1/2Thus, approximately 34 V is supplied to the protective circuit 3 to the + input terminal. Further, the negative input terminal of the protection circuit 3 is connected to the ground line GND, and the ground level is maintained. The rectifier circuit 1 constitutes the power supply circuit according to claim 1.
[0010]
The lamp power supply line 4 is connected to the + output terminal of the protection circuit 3, and the pulsating current supplied to the + input terminal is supplied to the lamp power supply line 4 in a normal state. The -output terminal of the protection circuit 3 is connected to the earth line GND connected to the -input terminal, and the ground level is maintained.
[0011]
  Between the lamp power supply line 4 and the ground line GND, a plurality of lamps LM1, LM2, LM3 and each lamp for lighting these lamps are provided, and the pulsating flow is conducted to each lamp.pluralDisplay drivers (transistors) TR1, TR2, TR3 are connectedMultiple lamp circuits are configureding.
[0012]
Specifically, one of the connection wires of the lamp LM1 is connected to the lamp power supply line 4, the other of the connection wires of the lamp LM1 is connected to the collector of the display driver TR1, and the emitter of the display driver TR1 is connected to the ground line GND. It is connected. The base of the display driver TR1 is communicated to the CPU 5, and when the display driver TR1 is turned on by a control signal from the CPU 5, the current from the lamp power supply line 4 flows to the lamp LM1 to the ground line GND, and the lamp LM1 is turned on. It is configured to light up.
[0013]
Further, the connection between the lamp LM2 and the display driver TR2, the lamp power supply line 4 and the ground line GND is the same as that of the lamp LM1 and the display driver TR1, and the lamp LM3 and the display driver TR3 are connected to the lamp LM2. The connection to the power supply line 4 and the ground line GND is also the same as that of the lamp LM1 and the display driver TR1, and the lamp LM1, the display driver TR1, the lamp LM2, the display driver TR2, the lamp LM3, and the display driver. TR3 are connected in parallel with each other.
[0014]
In addition, in FIG. 1, the protection circuit 3 is used when, for example, an overcurrent flows into the lamp power supply line 4 due to a short circuit of at least one of the lamps LM1 to LM3. According to the overcurrent, the power supply is turned off to prevent the display drivers TR1 to TR3 from being damaged.
[0015]
FIG. 2 is a circuit diagram specifically showing mainly the protection circuit 3. First, in the protection circuit 3, the + input terminal and the + output terminal are connected by a + power supply line 4 ′ to which a pulsating current 34V is supplied from the rectifier circuit 1 through the + input terminal. The -input terminal and the -output terminal are connected to each other by an earth line GND grounded.
[0016]
Connection points P1, P2, P3, and P4 are provided in order from the + input terminal side to the + output terminal side in the + power supply line 4 ′, and the ground line GND is connected from the −input terminal side to the −output terminal side. Connection points P5, P6, and P7 are provided in this order.
[0017]
A shunt resistor R1 is connected between the connection points P1 and P2 of the + power supply line 4 ′. The source S of the FET 1 is connected to the connection point P4 of the + power supply line 4 ′, and the drain D of the FET 1 is connected to the + output terminal. The FET 1 is composed of a P-channel and enhancement-type MOS FET, and constitutes a switching element that turns off power supply in response to an overcurrent according to claim 1.
[0018]
Between the + power supply line 4 ′ and the ground line GND, three transistors Tr1, Tr2 and Tr3 for turning off the conducting state of the FET 1 according to the overcurrent of the + power supply line 4 ′ are arranged. . The transistors Tr1 and Tr3 are PNP type, and the transistor Tr2 is NPN type.
[0019]
More specifically, the emitter of the transistor Tr1 is connected to the connection point P1 of the + power supply line 4 ', and the bleeder connected in series is connected between the collector of the transistor Tr1 and the connection point P5 of the ground line GND. Resistors r1 and r2 are connected.
[0020]
Further, the bleeder resistors r3 and r4 connected in series are connected between the connection point P2 of the + power supply line 4 'and the collector of the transistor Tr2, and the emitter of the transistor Tr2 is connected to the connection point of the ground line GND. Connected to P6.
[0021]
The base of the transistor Tr1 is connected to the connection point P8 between the bleeder resistors r3 and r4, and the base of the transistor Tr2 is connected to the connection point P9 between the bleeder resistors r1 and r2 via the resistor r5. ing. That is, the bleeder resistors r3 and r4 are for generating the base voltage of the transistor Tr1, and the bleeder resistors r1 and r2 are for generating the base voltage of the transistor Tr2.
[0022]
Further, bleeder resistors r8 and r9 connected in series are connected between a connection point P4 of the + power supply line 4 'connected to the source of the FET 1 and a connection point P7 of the ground line GND. The gate G of the FET 1 is connected to a connection point P10 between the resistors r8 and r9. Therefore, the voltage applied between the source S of the FET 1 and the ground line GND is divided by the ratio of the resistance values of the bleeder resistors r8 and r9, and the gate voltage of the FET 1 is created by the voltage drop of the bleeder resistor r8. .
[0023]
Further, a connection point P3 of the + power supply line 4 ′ equivalent to the connection point P4 with respect to the source of the FET 1 and a connection point P11 of the collector of the transistor Tr2 and the bleeder resistor r4 are connected in series. The bleeder resistors r6 and r7 are connected. The emitter of the transistor Tr3 is connected to the connection point P3 ′ that is equivalent to the connection point P4 (connection point P3) with respect to the source S of the FET1, and the connection point P10 is equivalent to the source S of the FET1. The collector of the transistor Tr3 is connected to the connection point P10 ′, and the base of the transistor Tr3 is connected to the connection point P12 between the bleeder resistors r6 and r7. That is, the bleeder resistors r6 and r7 are for creating the base voltage of the transistor Tr3.
[0024]
Next, the operation of the protection circuit 3 will be described. It is assumed that the lamp LM1, the display driver TR1, the lamp LM2, and the display driver TR2 are connected between the lamp power supply line 4 and the ground line GND on the output side of the protection circuit 3, respectively.
[0025]
In FIG. 2, the transistors Tr1, TR2, and Tr3 are each in an off state. When the pulsating current 34V is input to the + input terminal of the protection circuit 3, the current is grounded through the shunt resistor R1, the connection point P4, the bleeder resistance r8, the bleeder resistance r9, the connection point P7, and the ground line GND. Flowing. As a result, a voltage drop due to the bleeder resistor r8 is applied between the source S and the gate G of the FET 1, the FET 1 is turned on, and the lamp power supply line 4 connected to the + output terminal of the protection circuit 3, the ground line GND, A predetermined voltage is applied during this period.
[0026]
In addition, although a potential difference is generated between the connection point P1 and the connection point P2 when the current flows through the shunt resistor R1, this potential difference does not reach a potential difference (0.6 V or more) that makes the transistor Tr1 conductive. To do.
[0027]
Therefore, as shown in FIG. 1, for example, when the display driver TR1 is turned on in response to the output of the control signal from the CPU 5, the current from the lamp power supply line 4 is supplied to the lamp LM1 and the lamp LM1 and the display driver TR1. Then, it flows to the ground line GND, and the lamp LM1 is turned on. When the display driver TR2 is turned on according to the output of the control signal from the CPU 5, the current from the lamp power supply line 4 flows to the lamp LM2 and the display driver TR2 to the ground line GND, and the lamp LM2 is lit.
[0028]
In FIG. 2, when at least one wiring of the lamp LM1 and the lamp LM2 is short-circuited, an overcurrent tends to flow into the power supply line 4 due to the wiring short-circuit.
[0029]
In this case, as a result of the overcurrent flowing through the shunt resistor R1, a voltage drop caused by the overcurrent flowing through the shunt resistor R1, that is, a potential difference generated between the connection point P1 and the connection point P2, causes the transistor Tr1 to conduct. The potential difference (0.6 V or more) is reached. At this time, since no current flows between the connection point P2 and the connection point P8, the potential of the connection point P8 is the same as that of the connection point P2. Therefore, the potential difference (0.6 V or more) generated between the connection point P1 and the connection point P2 is applied as it is between the connection point P1 and the connection point P8, that is, applied between the emitter and the base of the transistor Tr1, and the transistor Tr1. Is turned on.
[0030]
  When the transistor Tr1 is turned on, a current flows to the ground via the transistor Tr1, the bleeder resistor r1, the bleeder resistor r2, the connection point P5, and the earth line GND. As a result, the voltage drop caused by the current flowing through the bleeder resistor r2 isr5 is applied between the base and the emitter of the transistor Tr2 via 5, and the transistor Tr2 is turned on.
[0031]
When the transistor Tr2 is turned on, conduction is established between the collector-side connection point P11 of the transistor Tr2 and the connection point P2 of the + power supply line 4 ′ and between the connection point P11 and the connection point P3 of the + power supply line 4 ′. To do. As a result, a voltage drop caused by the current flowing through the bleeder resistor r3 is applied between the emitter and base of the transistor Tr1, and the transistor Tr1 is latched on. At the same time, a voltage drop caused by the current flowing through the bleeder resistor r6 is applied between the emitter and base of the transistor Tr3, and the transistor Tr3 is turned on.
[0032]
  Transistor Tr3 is turned on, a connection point P3 ′ having the same potential as the connection point P4 connected to the source S of the FET1 and a connection point P10 ′ having the same potential as the connection point P10 connected to the gate G of the FET1 are obtained. Transistor TrAs a result, the potential difference between the source S of the FET 1 and the gate G of the FET 1 becomes 0, so that the FET 1 is turned off. That is, the overcurrent is bypassed to the ground line GND in the protection circuit 3, and the power supply to the lamp power supply line 4 connected to the + output terminal of the protection circuit 3 is cut off.
[0033]
In summary, when at least one wiring of the lamp LM1 and the lamp LM2 is short-circuited, the transistor Tr1 is turned on and the transistor Tr1 is turned on due to a voltage drop caused by an overcurrent flowing through the shunt resistor R1. Since the transistor Tr2 and the transistor Tr3 are turned on and the transistor Tr3 is turned on, the FET 1 is turned off, so that no overcurrent flows on the + output terminal side.
[0034]
Therefore, it is possible to prevent the transistor TR1 constituting the display driver for lighting the lamp LM1 of FIG. 2 and the transistor TR2 constituting the display driver for lighting the lamp LM2 from being damaged.
[0035]
Next, a method for finding a lamp whose wiring is short-circuited will be described. In FIG. 1, a case where the wirings of the lamps LM1 and LM3 are normal and only the wiring of the lamp LM2 is short-circuited will be described as an example.
[0036]
The output of the control signal by the CPU 5 is turned off only for the lamp LM1, and both are turned on for the lamps LM2 and LM3. That is, the display driver TR1 corresponding to the lamp LM1 is always off, and the display driver TR2 corresponding to the lamp LM2 and the display driver TR3 corresponding to the lamp TR3 are turned on.
[0037]
In this case, since the overcurrent caused by the wiring short of the lamp LM2 flows into the protection circuit 3, the protection circuit 3 cuts off the power supply to the output side, so that all the lamps LM1 to LM3 are turned off. Although all the lamps LM1 are turned off, the lamps LM1 to LM3 are all turned off, so that it can be recognized that at least one of the lamps LM2 and LM3 is a wiring short.
[0038]
Next, the output of the control signal by the CPU 5 is turned off only for the lamp LM2, and both are turned on for the lamps LM1 and LM3. That is, the display driver TR2 corresponding to the lamp LM2 is always off, and the display driver TR1 corresponding to the lamp LM1 and the display driver TR3 corresponding to the lamp TR3 are turned on.
[0039]
In this case, since the wiring of the lamps LM1 and LM3 is normal, the protection circuit 3 supplies power to the output side, so that the lamps LM1 and LM3 are turned on and the lamp LM2 is turned off. As a result, it can be recognized that the wiring is not short between the lamps LM1 and LM3, and it can be recognized that the lamp LM2 is a wiring short.
[0040]
Incidentally, the input voltage (power supply voltage) supplied to the + input terminal of the protection circuit 3 is a pulsating current 34V. FIG. 3 is a timing chart showing the relationship between the pulsating current input to the protection circuit 3 and the on / off state of the FET 1. As shown in FIG. 3, the power supply voltage increases from 0V, and when it reaches the peak voltage 34V, it decreases again toward 0V. Thus, the power supply voltage repeats increasing and decreasing between 0V and 34V in a predetermined cycle.
[0041]
4 is an enlarged view of a main part of FIG. 3 and 4, the voltage V1 is a constant voltage necessary to turn on the transistor Tr1 in the protection circuit 3 of FIG. 2, and when the power supply voltage becomes equal to or lower than the voltage V1, the voltage drop due to the current flowing through the shunt resistor R1 is 0. .6V is not reached and the transistor Tr1 is turned off. Therefore, FET1 is turned on again. When the pulsating voltage increases from 0V and exceeds the voltage V1, the transistor Tr1 is turned on again, and as a result, the FET1 is turned off again.
[0042]
FIG. 3 shows a case where the wiring of the lamps LM2 and LM3 is normal and only the wiring of the lamp LM1 is short-circuited. When the control signal from the CPU 5 to the display driver TR1 of the lamp LM1 is turned on, since the wiring of the lamp LM1 is normal, the FET 1 of the protection circuit 3 is in the on state, and the protection circuit 3 normally supplies power to the output side. Is done. Thereafter, when a wiring short of the lamp LM1 occurs, an overcurrent due to the wiring short of the lamp LM1 flows into the protection circuit 3, and as described above, the FET 1 is turned off and the power supply is cut off. Thereafter, when the output of the control signal by the CPU 5 to the display driver TR1 corresponding to the lamp LM1 is turned off, as described with reference to FIG. 4 in the valley of the pulsating flow immediately after the display driver TR1 is turned off. Since FET1 is turned back on and thereafter, unless the display driver TR1 is turned on, an overcurrent does not flow to the protection circuit 3, so that the on state of the FET1 is maintained and power is normally supplied to the output side.
[0043]
FIG. 5 is a timing chart showing the relationship between the power supply voltage and the lighting states of the lamps LM1 to LM3 when the wiring of the lamp LM1 is short-circuited. In FIG. 5, when the display driver TR1 of the lamp LM1 is turned on, the FET1 of the protection circuit 3 is turned off due to an overcurrent and the power supply is cut off. Therefore, even when the display drivers TR2 and TR3 are turned on, the lamps LM2 and LM3 are turned off as indicated by the chain line in FIG. When the display driver TR1 of the lamp LM1 is turned off, the FET1 of the protection circuit 3 is turned on by the valley of the power supply voltage (pulsating current) immediately after the display driver TR1 is turned off, and the power supply is normally supplied to the output side. The lamp LM2 is turned on in response to the ON operation of the display driver TR2. Even if the wiring of the lamp LM1 is short-circuited, power is supplied unless the display driver TR1 of the lamp LM1 is turned on, so that the lighting of the lamps LM2 and LM3 is not affected.
[0044]
FIG. 6 is a circuit block diagram showing a second embodiment of a circuit section related to lamp lighting of a pachinko machine to which the present invention is applied. In FIG. 6, the main control board 7 is provided with the rectifying circuit 1 and the protection circuit 3 described with reference to FIG. 1, and from the smoothing circuit 5 and the smoothing circuit 5 that smooth the pulsating current rectified by the rectifying circuit 1. A main control unit 6 that mainly receives a smoothed power supply and performs game control of the pachinko machine, and display drivers TR1 to TR3 that operate according to the output of control signals from the main control unit 6 are provided.
[0045]
The first lamp substrate 8 is provided with indicator lamps A, indicator lamps B, and indicator lamps C corresponding to a plurality of lamps that are turned on in response to the operations of the display drivers TR1 to TR3.
[0046]
The frame control board 9 includes a frame control unit 10 that mainly controls the operation of electrical components disposed on the frame side of the pachinko machine, and a display driver TR4 that operates according to the output of control signals from the frame control unit 10. ~ TR7 is deployed. Further, the second lamp substrate 11 has a hit indicator lamp 12, a winning ball out indicator lamp 13, and a winning ball payout indicator lamp 14 corresponding to a plurality of lamps which are turned on in response to the operations of the display drivers TR4 to TR7. In addition, a gold frame opening indicator lamp 15 is provided.
[0047]
The lamp power supply line 4 from the protection circuit 3 branches into two on the main control board 7, and one lamp power supply line 4 a is provided with the indicator lamp A, the indicator lamp B, It is connected to each of the indicator lamps C. The other lamp power supply line 4b is connected to the second lamp substrate 11 via the frame control board 9, and a winning indicator lamp 12, a winning ball out indicator lamp 13, a winning ball payout indicator lamp 14, and a gold frame open. It is connected to each of the indicator lamps 15.
[0048]
The operating power of the frame control unit 10 is supplied by the smoothed power from the smoothing circuit 5 on the main control board 7 side. Further, hit information necessary for lighting the hit indicator lamp 12 is supplied from the main control unit 6 to the frame control unit 10.
[0049]
In FIG. 6, each ground of the protection circuit 3 and the transistors TR <b> 1 to TR <b> 7 is a common line because it is a ground for the pulsating current 34V. Further, each ground of the smoothing circuit 5, the main control unit 6 and the frame control unit 10 is a common line because it is a ground with respect to the control power supply voltage 5V, and a common line of each ground of the protection circuit 3 and the transistors TR1 to TR7. Since they are provided separately, they are indicated by different symbols.
[0050]
In the second embodiment, each of the indicator lamps A to C arranged on the first lamp board 8 is connected to the lamp power supply line 4a after passing through the protection circuit 3 provided on the main control board 7. The power supply for lighting is supplied all at once, and the protection provided on the main control board 7 for each of the various indicator lamps 12 to 15 provided on the second lamp board 11 provided separately from the first lamp board 8. An embodiment in which lighting power is collectively supplied via a lamp power supply line 4b after passing through a circuit 3 is shown. The protection circuit 3 includes display lamps A to C and various displays. When power is collectively supplied to a total of seven lamps 12 to 15 and a wiring short circuit occurs in at least one of the seven lamps, a lamp power supply is generated in accordance with the overcurrent caused by the wiring short circuit. Supply lines 4a, 4 It turns off the power supply to, to prevent breakage of each display driver TR1～TR7.
[0051]
When the pulsating current is used as the lamp power supply as in the present embodiment, the transistors Tr1 to Tr3 and the FET 1 are returned to the OFF state every time the pulsating current voltage becomes 0V in a predetermined cycle. If the overcurrent is prevented from flowing into the protection circuit 3 by always turning off the display driver corresponding to the lamp in which the wiring is short-circuited, the pulsating voltage increases from 0V to 34V. Since the FET 1 of the circuit 3 is turned back on, power can be normally supplied to the output side again.
[0052]
【The invention's effect】
According to the lamp driver protection circuit of the present invention, a protection circuit having a switching element that turns off power supply in response to an overcurrent is provided on the output side of the power supply circuit, and power is supplied to a plurality of lamps collectively via the protection circuit. Therefore, it is not necessary to provide a protection circuit against overcurrent for each control transistor that constitutes the display driver of each lamp, and when the number of lamps becomes large, the number of protection circuits is reduced and manufactured. Cost can be reduced.
[Brief description of the drawings]
FIG. 1 is a circuit block diagram showing a first embodiment of a circuit section related to lamp lighting of a pachinko machine to which the present invention is applied.
FIG. 2 is a circuit diagram mainly showing a protection circuit.
FIG. 3 is a timing chart showing the relationship between the pulsating current input to the protection circuit and the on / off state of FET1.
4 is an enlarged view of the main part of FIG.
FIG. 5 is a timing chart showing the relationship between the power supply voltage and the lighting states of the lamps LM1 to LM3 when the wiring of the lamp LM1 is short-circuited.
FIG. 6 is a circuit block diagram showing a second embodiment of a circuit section related to lamp lighting of a pachinko machine to which the present invention is applied.
[Explanation of symbols]
1 Rectifier circuit
2 External AC power supply
3 Protection circuit
4 Lamp power supply line
4 '+ power supply line
5 Smoothing circuit
6 Main controller
7 Main control board
8 First lamp substrate
9 Frame control board
10 Frame control unit
11 Second lamp substrate
12 indicator light
13 Awarded ball indicator light
14 Prize ball payout indicator light
15 Gold frame open indicator
GND Ground line
LM1 lamp
LM2 lamp
LM3 lamp
TR1 display driver
TR2 display driver
TR3 display driver
TR4 display driver
TR5 display driver
TR6 display driver
TR7 display driver
R1 shunt resistor
FET1 P-channel and enhanced MOS FET (switching element)
Tr1 transistor
Tr2 transistor
Tr3 transistor

Claims

The external AC power supply includes a power supply circuit for supplying a pulsating current power obtained by full-wave rectification to the power supply line, and lamp, individually turns on the pre Kira pump in accordance with the output of the control signal from the CPU that the display by entering the driver has a plurality of lamps circuits comprising connected in series a lamp power supply line connected to the power supply line, said plurality of relative between ground line is grounded The lamp circuits are connected in parallel,
Between the power supply line and the lamp power supply line,
A shunt resistor connected in series to the power supply line and generating a voltage difference corresponding to a current flowing through the power supply line;
A switching semiconductor element connected in series between the shunt resistor and the lamp power supply line;
When the potential difference generated by the shunt resistor is smaller than a predetermined voltage, the switching semiconductor element is turned on. On the other hand, when the potential difference generated by the shunt resistor becomes equal to or higher than the predetermined voltage, the switching semiconductor element is A protection circuit including a semiconductor element on / off circuit to be turned off ;
In the steady state, the protection circuit supplies the pulsating power of the power supply line to the lamp power supply line by turning on the semiconductor element by the semiconductor on / off circuit,
When at least one lamp of the plurality of lamp circuits is short-circuited, the shunt resistor according to an overcurrent generated in the power supply line each time a display driver of the lamp circuit including the short-circuit is turned on. The potential difference caused by the above becomes a predetermined voltage or more, and the semiconductor on / off circuit turns off the semiconductor element, thereby turning off the supply of the pulsating power supply of the power supply line to the lamp power supply line.
A pachinko machine characterized by that.

Whenever the display driver of the lamp circuit including the short circuit is turned off, the protection circuit responds to a voltage change of the pulsating power supply to the lamp power supply line of the pulsating power supply that has been turned off due to overcurrent . 2. The pachinko machine according to claim 1 , wherein the pachinko machine is a self-returning type that turns on the supply of.