JP4268176B2 - Floating drive circuit - Google Patents

Floating drive circuit Download PDF

Info

Publication number
JP4268176B2
JP4268176B2 JP2006178517A JP2006178517A JP4268176B2 JP 4268176 B2 JP4268176 B2 JP 4268176B2 JP 2006178517 A JP2006178517 A JP 2006178517A JP 2006178517 A JP2006178517 A JP 2006178517A JP 4268176 B2 JP4268176 B2 JP 4268176B2
Authority
JP
Japan
Prior art keywords
circuit
latch
terminal
input
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006178517A
Other languages
Japanese (ja)
Other versions
JP2008011088A (en
Inventor
培聖 竺
大勇 楊
Original Assignee
崇貿科技股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 崇貿科技股▲ふん▼有限公司 filed Critical 崇貿科技股▲ふん▼有限公司
Priority to JP2006178517A priority Critical patent/JP4268176B2/en
Publication of JP2008011088A publication Critical patent/JP2008011088A/en
Application granted granted Critical
Publication of JP4268176B2 publication Critical patent/JP4268176B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明はスイッチのための駆動回路に関し、より詳細には、スイッチを駆動するためのフローティング駆動回路に関する。   The present invention relates to a drive circuit for a switch, and more particularly to a floating drive circuit for driving a switch.

種々のパワーコンバータ及びモータドライバがブリッジ回路を利用し、電源から負荷への電力供給を制御する。ブリッジ回路は一般的に、電源に接続される高電位側スイッチと、グランド基準に接続される低電位側スイッチとを有する。高電位側スイッチと低電位側スイッチとの共通ノードは、負荷に接続される。高電位側スイッチ及び低電位側スイッチは一般的に、トランジスタで実装される。高電位側スイッチ及び低電位側スイッチが交互に導通するように制御されるとき、共通ノードにおける電圧レベルが、電源とグランド基準との間で揺れ動く。それゆえ、高電位側スイッチがオンに切り替えられるとき、共通ノードの電圧レベルは電源にシフトする。高電位側スイッチを完全にオンにし、低インピーダンスを達成するために、電源よりも高いゲート駆動電圧が必要とされる。それゆえ、高電位側スイッチのゲート−ソース間は、グランド基準に対してフローティング状態でなければならない。   Various power converters and motor drivers use a bridge circuit to control power supply from a power source to a load. The bridge circuit generally has a high potential side switch connected to a power supply and a low potential side switch connected to a ground reference. A common node of the high potential side switch and the low potential side switch is connected to a load. The high potential side switch and the low potential side switch are generally implemented by transistors. When the high potential side switch and the low potential side switch are controlled to be alternately conductive, the voltage level at the common node swings between the power supply and the ground reference. Therefore, when the high potential side switch is turned on, the voltage level of the common node shifts to the power supply. A higher gate drive voltage than the power supply is required to fully turn on the high-side switch and achieve a low impedance. Therefore, the gate-source of the high potential side switch must be in a floating state with respect to the ground reference.

図１は、ブートストラップコンデンサ４４及びチャージポンプダイオード４０を有し、高電位側スイッチ１０のゲートを駆動するためのフローティング電圧ＶＣＣを生成する従来のブリッジ回路の回路図を示す。高電位側スイッチ１０は入力電圧ＶＩＮを供給される。制御用トランジスタ４５がオンに切り替えられるとき、高電位側スイッチ１０のゲートは、ダイオード４２を介して、グランド基準に接続される。これにより、高電位側スイッチ１０はオフに切り替えられるであろう。制御用トランジスタ４５は、インバータ４３を介して、入力信号ＳＩＮによって制御される。一旦、高電位側スイッチ１０がオフに切り替えられ、低電位側スイッチ２０がオンに切り替えられると、ブーストラップコンデンサ４４は、チャージポンプダイオード４０を介して、バイアス電圧ＶＢによって、フローティング電圧ＶＣＣまで充電されるであろう。低電位側スイッチ２０はグランド基準に接続される。制御用トランジスタ４５をオフに切り替えることにより、フローティング電圧ＶＣＣが、トランジスタ４１を介して、高電位側スイッチ１０のゲートに加えられるであろう。これにより、高電位側スイッチ１０がオンに切り替えられる。チャージポンプダイオード４０とトランジスタ４１との間には抵抗４６が接続される。 FIG. 1 shows a circuit diagram of a conventional bridge circuit having a bootstrap capacitor 44 and a charge pump diode 40 and generating a floating voltage VCC for driving the gate of the high potential side switch 10. The high potential side switch 10 is supplied with the input voltage VIN . When the control transistor 45 is switched on, the gate of the high potential side switch 10 is connected to the ground reference via the diode 42. As a result, the high potential side switch 10 will be switched off. Controlling transistor 45 through the inverter 43 is controlled by the input signal S IN. Once the high-potential side switch 10 is switched off and the low-potential side switch 20 is switched on, the bootstrap capacitor 44 is connected to the floating voltage V CC by the bias voltage V B via the charge pump diode 40. Will be charged. The low potential side switch 20 is connected to the ground reference. By switching off the control transistor 45, the floating voltage VCC will be applied to the gate of the high-side switch 10 via the transistor 41. Thereby, the high potential side switch 10 is switched on. A resistor 46 is connected between the charge pump diode 40 and the transistor 41.

この回路の欠点は、高電圧を印加する際にスイッチング損が高いことである。制御用トランジスタ４５は、高電圧（たとえば２００ボルト以上）を印加できるようにするために、高電圧の製造工程を必要とする。しかしながら、高電圧トランジスタの寄生コンデンサは一般的に大きく、それにより、スイッチング信号の立ち上がり時間が長くなり、それゆえ、高電圧トランジスタのスイッチング動作が遅くなるであろう。これによりさらに、高電位側スイッチ１０のスイッチング損が高くなる。それゆえ、このブリッジ回路は、高電圧の応用形態及び高速の応用形態には不適当である。   The disadvantage of this circuit is that the switching loss is high when a high voltage is applied. The control transistor 45 requires a high-voltage manufacturing process so that a high voltage (for example, 200 volts or more) can be applied. However, the parasitic capacitor of the high voltage transistor is generally large, which will increase the rise time of the switching signal and thus slow the switching operation of the high voltage transistor. This further increases the switching loss of the high potential side switch 10. This bridge circuit is therefore unsuitable for high voltage and high speed applications.

最近になって開発された数多くのブリッジ回路設計は、高電位側スイッチに適したゲート電圧を生成する方法を含む。いくつかのよく知られている発明には、米国特許第５，３８１，０４４号（Zisa、Belluso、Paparo）、第５，６３８，０２５号（Johnson）及び第５，６７２，９９２号（Nadd）が含まれる。これらのブリッジ回路は、図１に示される回路と同じ欠点を有する。上記の発明の制御用トランジスタは、高電圧を印加する際に高いスイッチング損を生じる。   A number of bridge circuit designs that have been recently developed include a method for generating a gate voltage suitable for a high-side switch. Some well known inventions include US Pat. Nos. 5,381,044 (Zisa, Belluso, Paparo), 5,638,025 (Johnson) and 5,672,992 (Nadd). Is included. These bridge circuits have the same drawbacks as the circuit shown in FIG. The control transistor according to the present invention causes a high switching loss when a high voltage is applied.

これらの不都合な点のうちのいくつかを克服するために、ブーストコンバータ技法を利用するブリッジ回路が米国特許第６，３４４，９５９号（Milazzo）において創案されている。しかしながら、この技法は、付加的なスイッチング素子及び他の回路要素を必要とする倍電圧回路を使用するので、駆動回路のコストが増加し、構成が複雑になる。米国特許第６，７８１，４２２号（Yang）及び第６，８３６，１７３号（Yang）のような他の従来技術は、高速の応用形態のための高電位側トランジスタドライバを開示しているが、消費電力が大きくなることが、依然として懸念される問題である。   In order to overcome some of these disadvantages, a bridge circuit utilizing the boost converter technique has been created in US Pat. No. 6,344,959 (Milazzo). However, this technique uses a voltage doubler circuit that requires additional switching elements and other circuit elements, which increases the cost of the drive circuit and complicates the configuration. Other prior art, such as US Pat. Nos. 6,781,422 (Yang) and 6,836,173 (Yang), disclose high side transistor drivers for high speed applications. However, increasing power consumption is still a problem.

本発明の目的は従来技術の欠点を克服することである。別の目的は、高電圧の応用形態及び高速の応用形態において高効率の駆動回路を提供するために、高電圧制御用トランジスタ（制御用トランジスタ４５等）を不要にすることである。   The object of the present invention is to overcome the disadvantages of the prior art. Another object is to eliminate the need for high voltage control transistors (such as control transistor 45) in order to provide high efficiency drive circuits in high voltage and high speed applications.

本発明によるフローティング駆動回路は、入力信号を受信するための入力回路を備える。ラッチ回路が、トリガ信号を受信するように接続され、ラッチ信号を生成する。そのラッチ信号を用いて、スイッチが駆動される。入力回路とラッチ回路との間にカップリングコンデンサが接続され、入力信号に応答して、トリガ信号を生成する。コンデンサを充電するために、電圧源からラッチ回路のフローティング電源供給端子にダイオードが接続される。そのコンデンサは、ラッチ回路のフローティング電源供給端子とフローティンググランド端子との間に接続され、ラッチ回路に電源電圧を与える。ラッチ回路は、カップリングコンデンサを介して、入力信号によって制御される。入力信号の立ち下がりエッジ及び立ち上がりエッジが、ラッチ回路の状態を決定する。ラッチ回路は、スイッチをオン／オフに切り替えるためにその状態を保持するであろう。それゆえ、高電圧制御用トランジスタは不要である。   The floating driving circuit according to the present invention includes an input circuit for receiving an input signal. A latch circuit is connected to receive the trigger signal and generates a latch signal. The switch is driven using the latch signal. A coupling capacitor is connected between the input circuit and the latch circuit, and generates a trigger signal in response to the input signal. In order to charge the capacitor, a diode is connected from the voltage source to the floating power supply terminal of the latch circuit. The capacitor is connected between the floating power supply terminal and the floating ground terminal of the latch circuit, and supplies a power supply voltage to the latch circuit. The latch circuit is controlled by an input signal through a coupling capacitor. The falling edge and rising edge of the input signal determine the state of the latch circuit. The latch circuit will hold that state to turn the switch on / off. Therefore, a high voltage control transistor is not necessary.

そのフローティング駆動回路は、高電圧の応用形態及び高速の応用形態においてスイッチを駆動するための方法を導入する。さらに、そのフローティング駆動回路は、電力を節約するための高効率スイッチング動作を提供する。   The floating drive circuit introduces a method for driving the switch in high voltage and high speed applications. Furthermore, the floating drive circuit provides a high efficiency switching operation to save power.

これまでの全般的な説明及び以下に記載される詳細な説明はいずれも例示であり、特許請求されるような本発明をさらに詳しく説明することを意図していることを理解されたい。   It is to be understood that both the foregoing general description and the detailed description set forth below are exemplary and are intended to describe the invention in more detail as claimed.

添付の図面は、本発明をさらに十分に理解できるようにするために含まれており、本明細書に組み入れられ、その一部を構成する。図面は本発明の実施形態を例示しており、その記述とともに、本発明の原理を説明する役割を果たす。   The accompanying drawings are included to provide a further understanding of the invention, and are incorporated in and constitute a part of this specification. The drawings illustrate embodiments of the invention and, together with the description, serve to explain the principles of the invention.

図２は、本発明の一実施形態によるフローティング駆動回路の回路図を示す。その回路は、入力信号ＳＩＮを受信するための入力端子を有する入力回路６０を備える。入力回路６０はインバータとして動作する。ラッチ回路１００の入力端子Ｒ／Ｓがトリガ信号を受信する。ラッチ回路１００はさらに、駆動信号を生成して、高電位側スイッチ１０を駆動するための出力端子Ｑを有する。高電位側スイッチ１０は入力電圧ＶＩＮを供給される。駆動信号はラッチ信号であり、高電位側スイッチ１０はトランジスタで実装される。低電位側スイッチ２０が、高電位側スイッチ１０とグランド基準との間に接続される。 FIG. 2 shows a circuit diagram of a floating driving circuit according to an embodiment of the present invention. The circuit comprises an input circuit 60 having an input terminal for receiving an input signal S IN. The input circuit 60 operates as an inverter. The input terminal R / S of the latch circuit 100 receives the trigger signal. The latch circuit 100 further has an output terminal Q for generating a drive signal and driving the high potential side switch 10. The high potential side switch 10 is supplied with the input voltage VIN . The drive signal is a latch signal, and the high potential side switch 10 is implemented by a transistor. A low potential side switch 20 is connected between the high potential side switch 10 and the ground reference.

カップリングコンデンサ５０が、入力回路６０の出力端子と、ラッチ回路１００の入力端子Ｒ／Ｓとの間に接続され、入力信号ＳＩＮに応答して、トリガ信号を生成する。ラッチ回路１００は、トリガ信号の変化に応答して、ラッチ信号の状態を変更するであろう。すなわち、入力信号ＳＩＮの変化に応答して、ラッチ信号の状態が変化するであろう。入力信号ＳＩＮの立ち下がりエッジ及び立ち上がりエッジが、ラッチ信号の状態を決定する。ラッチ信号１００は、高電位側スイッチ１０をオン／オフに切り替えるためにその状態を保持するであろう。それゆえ、高電圧制御用トランジスタは不要である。 A coupling capacitor 50 is connected between the output terminal of the input circuit 60 and the input terminal R / S of the latch circuit 100, and generates a trigger signal in response to the input signal SIN . The latch circuit 100 will change the state of the latch signal in response to a change in the trigger signal. That is, the state of the latch signal will change in response to a change in the input signal SIN . The falling edge and rising edge of the input signal SIN determine the state of the latch signal. The latch signal 100 will hold that state to switch the high side switch 10 on / off. Therefore, a high voltage control transistor is not necessary.

入力回路６０とラッチ回路１００との間に、分離障壁又は高電圧が生み出されるであろう。それゆえ、カップリングコンデンサ５０は、障壁にかかる高電圧に耐えるために、高電圧コンデンサにする必要がある。ラッチ回路１００は、第１の端子（フローティング電源供給端子）ＶＰ及び第２の端子（フローティンググランド端子）ＶＮを含む。フローティング電源供給端子ＶＰ及びフローティンググランド端子ＶＮは、電源電圧を供給するために用いられる。フローティンググランド端子ＶＮはさらに、高電位側スイッチ１０に接続される。ダイオード３５が、電圧源ＶＤとフローティング電源供給端子ＶＰとの間に接続される。コンデンサ３０が、フローティング電源供給端子ＶＰとフローティンググランド端子ＶＮとの間に接続され、ラッチ回路１００のためのエネルギーを蓄積する。高電位側スイッチ１０がオフに切り替えられるとき、電圧源ＶＤは、コンデンサ３０を充電し、ラッチ回路１００に電源電圧を与えるであろう。 An isolation barrier or high voltage will be created between the input circuit 60 and the latch circuit 100. Therefore, the coupling capacitor 50 needs to be a high voltage capacitor to withstand the high voltage across the barrier. Latch circuit 100 includes a first terminal (the floating power supply terminal) V P and a second terminal (the floating ground terminal) V N. The floating power supply terminal VP and the floating ground terminal VN are used for supplying a power supply voltage. The floating ground terminal VN is further connected to the high potential side switch 10. Diode 35 is connected between the voltage source V D and the floating power supply terminal V P. Capacitor 30 is connected between the floating power supply terminal V P and the floating ground terminal V N, it stores energy for the latch circuit 100. When the high-side switch 10 is switched off, the voltage source V D will charge the capacitor 30 and provide the supply voltage to the latch circuit 100.

図３は、ラッチ回路１００の一実施形態である。ラッチ回路１００は、正帰還を含むスイッチ駆動回路として動作する。ラッチ回路１００は、バッファ回路１８０と、第１のインバータ回路１８５と、第２のインバータ回路１７０と、ラッチトランジスタ１５０と、第１の抵抗素子１２０と、第２の抵抗素子１２５とを備える。抵抗素子１２０及び１２５は、抵抗又はトランジスタ又は電流源によって実装することができる。バッファ回路１８０の入力端子がラッチ回路１００の入力端子Ｒ／Ｓに接続され、トリガ信号を受信する。第１のインバータ回路１８５は、バッファ回路１８０の出力端子に接続される入力端子を有し、第１のインバータ回路１８５の出力端子においてラッチ信号が生成される。第１のインバータ回路１８５の出力端子は、ラッチ回路１００の出力端子Ｑに接続される。   FIG. 3 is an embodiment of the latch circuit 100. The latch circuit 100 operates as a switch driving circuit including positive feedback. The latch circuit 100 includes a buffer circuit 180, a first inverter circuit 185, a second inverter circuit 170, a latch transistor 150, a first resistance element 120, and a second resistance element 125. The resistive elements 120 and 125 can be implemented by resistors or transistors or current sources. The input terminal of the buffer circuit 180 is connected to the input terminal R / S of the latch circuit 100 and receives a trigger signal. The first inverter circuit 185 has an input terminal connected to the output terminal of the buffer circuit 180, and a latch signal is generated at the output terminal of the first inverter circuit 185. The output terminal of the first inverter circuit 185 is connected to the output terminal Q of the latch circuit 100.

第１の抵抗素子１２０は、フローティング電源供給端子ＶＰとラッチ回路１００の入力端子Ｒ／Ｓとの間に接続される。第２の抵抗素子１２５は、ラッチトランジスタ１５０と直列に接続される。第２の抵抗素子１２５は、ラッチ回路１００の入力端子Ｒ／Ｓに接続される。ラッチトランジスタ１５０は、フローティンググランド端子ＶＮに接続される。第２のインバータ回路１７０の入力端子が、バッファ回路１８０の出力端子に接続される。第２のインバータ回路１７０の出力端子は、ラッチトランジスタ１５０に接続され、ラッチトランジスタ１５０を制御する。バッファ回路１８０、第２のインバータ回路１７０、ラッチトランジスタ１５０及び第２の抵抗素子１２５は、ラッチ機能のための正帰還ループを形成する。 The first resistance element 120 is connected between the floating power supply terminal VP and the input terminal R / S of the latch circuit 100. The second resistance element 125 is connected in series with the latch transistor 150. The second resistance element 125 is connected to the input terminal R / S of the latch circuit 100. Latch transistor 150 is connected to the floating ground terminal V N. The input terminal of the second inverter circuit 170 is connected to the output terminal of the buffer circuit 180. The output terminal of the second inverter circuit 170 is connected to the latch transistor 150 and controls the latch transistor 150. The buffer circuit 180, the second inverter circuit 170, the latch transistor 150, and the second resistance element 125 form a positive feedback loop for the latch function.

図４は、ラッチ回路１００の別の実施形態を示す。電流源１１０及び１１５が、図３に示される抵抗素子１２０及び１２５として動作する。図５は、ラッチ回路１００の別の実施形態を示す。トランジスタ１６０及び第３の抵抗素子１６５が、図３に示される第２のインバータ回路１７０として動作する。トランジスタ１６０及び第３の抵抗素子１６５は直列に接続される。第３の抵抗素子１６５はさらに、フローティング電源供給端子ＶＰに接続される。 FIG. 4 shows another embodiment of the latch circuit 100. Current sources 110 and 115 operate as resistance elements 120 and 125 shown in FIG. FIG. 5 shows another embodiment of the latch circuit 100. The transistor 160 and the third resistance element 165 operate as the second inverter circuit 170 shown in FIG. The transistor 160 and the third resistance element 165 are connected in series. Third resistive element 165 is further coupled to the floating power supply terminal V P.

雑音余裕度を大きくするために、本発明により、図６に示される差動フローティング駆動回路が開発される。その回路は、入力信号ＳＩＮを受信するために、バッファ６６及びインバータ６７を含む入力回路６５を備える。バッファ６６の入力端子及びインバータ６７の入力端子が互いに接続され、入力信号ＳＩＮを受信する。フローティング差動回路９０が、第１のコンパレータ７０と、第２のコンパレータ８０と、抵抗素子９５とを備える。フローティング差動回路９０は、セット信号及びリセット信号を生成するための差動トリガ信号を受信する。フローティングラッチ回路２００が、セット端子Ｓ及びリセット端子Ｒを有し、それぞれセット信号及びリセット信号を受信して、フローティングラッチ回路２００の出力端子Ｑにおいてラッチ信号を生成する。コンデンサ３０がフローティングラッチ回路２００に接続される。 In order to increase the noise margin, the differential floating drive circuit shown in FIG. 6 is developed according to the present invention. The circuit, for receiving an input signal S IN, an input circuit 65 includes a buffer 66 and an inverter 67. The input terminal of the buffer 66 and the input terminal of the inverter 67 are connected to each other and receive the input signal SIN . The floating differential circuit 90 includes a first comparator 70, a second comparator 80, and a resistance element 95. The floating differential circuit 90 receives a differential trigger signal for generating a set signal and a reset signal. The floating latch circuit 200 has a set terminal S and a reset terminal R, receives the set signal and the reset signal, respectively, and generates a latch signal at the output terminal Q of the floating latch circuit 200. Capacitor 30 is connected to floating latch circuit 200.

フローティングラッチ回路２００は、差動トリガ信号の変化に応答して、ラッチ信号のラッチ状態を変更するための正帰還を有する。ラッチ信号を用いて、高電位側スイッチ１０が制御される。カップリングコンデンサ５６及び５７が、入力回路６５とフローティング差動回路９０との間に接続され、入力信号ＳＩＮに応答して、差動トリガ信号を生成する。カップリングコンデンサ５６は、入力回路６５のバッファ６６の出力端子と、フローティング差動回路９０の入力端子との間に接続される。カップリングコンデンサ５７は、入力回路６５のインバータ６７の出力端子と、フローティング差動回路９０の別の入力端子との間に接続される。差動トリガ信号はディファレンシャルモードで生成されるので、コモンモード雑音が、差動フローティング駆動回路の動作を妨げる可能性はない。 The floating latch circuit 200 has a positive feedback for changing the latch state of the latch signal in response to a change in the differential trigger signal. The high potential side switch 10 is controlled using the latch signal. Coupling capacitors 56 and 57 are connected between the input circuit 65 and the floating differential circuit 90 and generate a differential trigger signal in response to the input signal SIN . The coupling capacitor 56 is connected between the output terminal of the buffer 66 of the input circuit 65 and the input terminal of the floating differential circuit 90. The coupling capacitor 57 is connected between the output terminal of the inverter 67 of the input circuit 65 and another input terminal of the floating differential circuit 90. Since the differential trigger signal is generated in the differential mode, there is no possibility that common mode noise interferes with the operation of the differential floating drive circuit.

第１のコンパレータ７０の出力端子は、フローティングラッチ回路２００のリセット端子Ｒに接続されており、リセット信号を生成する。第２のコンパレータ８０の出力端子は、フローティングラッチ回路２００のセット端子Ｓに接続されており、セット信号を生成する。抵抗素子９５は、コンパレータ７０の反転入力端子とコンパレータ８０の反転入力端子との間に接続され、終端するためのインピーダンスを与える。コンパレータ７０の反転入力端子及びコンパレータ８０の反転入力端子は、フローティング差動回路９０の入力端子に接続される。第１のコンパレータ７０の入力端子は、第１の閾値７５を介して、第２のコンパレータ８０の反転入力端子に接続される。第２のコンパレータ８０の入力端子は、第２の閾値８５を介して、第１のコンパレータ７０の反転入力端子に接続される。それゆえ、リセット信号及びセット信号は、差動トリガ信号がディファレンシャルモードにおいて生成されるときにのみ、生成されることができる。それに加えて、ラッチ信号の状態を変更するためには、差動トリガ信号の振幅が、第１の閾値又は第２の閾値よりも高くなければならない。   The output terminal of the first comparator 70 is connected to the reset terminal R of the floating latch circuit 200, and generates a reset signal. The output terminal of the second comparator 80 is connected to the set terminal S of the floating latch circuit 200 and generates a set signal. The resistive element 95 is connected between the inverting input terminal of the comparator 70 and the inverting input terminal of the comparator 80, and provides an impedance for termination. The inverting input terminal of the comparator 70 and the inverting input terminal of the comparator 80 are connected to the input terminal of the floating differential circuit 90. The input terminal of the first comparator 70 is connected to the inverting input terminal of the second comparator 80 via the first threshold 75. The input terminal of the second comparator 80 is connected to the inverting input terminal of the first comparator 70 via the second threshold value 85. Therefore, the reset signal and the set signal can be generated only when the differential trigger signal is generated in the differential mode. In addition, in order to change the state of the latch signal, the amplitude of the differential trigger signal must be higher than the first threshold or the second threshold.

図７は、フローティングラッチ回路２００を示す。その回路は、インバータ２１０、２１５及びＮＡＮＤゲート２３０、２３５を含むＲＳラッチ回路である。インバータ２１０の入力端子がセット端子Ｓに接続される。インバータ２１５の入力端子がリセット端子Ｒに接続される。インバータ２１０の出力端子がＮＡＮＤゲート２３０の入力端子に接続される。インバータ２１５の出力端子がＮＡＮＤゲート２３５の入力端子に接続される。ＮＡＮＤゲート２３０の出力端子は、フローティングラッチ回路２００の出力端子Ｑにおいてラッチ信号を生成する。ＮＡＮＤゲート２３０の出力端子はさらに、ＮＡＮＤゲート２３５の別の入力端子に接続される。ＮＡＮＤゲート２３５の出力端子は、ＮＡＮＤゲート２３０の別の入力端子に接続され、ラッチ動作のための正帰還を形成する。   FIG. 7 shows the floating latch circuit 200. The circuit is an RS latch circuit including inverters 210 and 215 and NAND gates 230 and 235. An input terminal of the inverter 210 is connected to the set terminal S. An input terminal of the inverter 215 is connected to the reset terminal R. The output terminal of inverter 210 is connected to the input terminal of NAND gate 230. The output terminal of the inverter 215 is connected to the input terminal of the NAND gate 235. The output terminal of the NAND gate 230 generates a latch signal at the output terminal Q of the floating latch circuit 200. The output terminal of the NAND gate 230 is further connected to another input terminal of the NAND gate 235. The output terminal of NAND gate 235 is connected to another input terminal of NAND gate 230 to form a positive feedback for the latch operation.

本発明の範囲又は精神から逸脱することなく、本発明の構造に対して種々の変更及び改変を行うことができることは当業者には明らかであろう。上記の事柄を考慮して、本発明の変更及び改変が添付の特許請求の範囲又はそれらの均等物の範囲内に入るという条件で、本発明はそれらの変更及び改変を網羅することを意図している。   It will be apparent to those skilled in the art that various modifications and variations can be made to the structure of the present invention without departing from the scope or spirit of the invention. In view of the above, the present invention is intended to cover such changes and modifications as long as they fall within the scope of the appended claims or their equivalents. ing.

従来のブリッジ回路の回路図である。It is a circuit diagram of the conventional bridge circuit. 本発明によるフローティング駆動回路の好ましい実施形態の回路図である。1 is a circuit diagram of a preferred embodiment of a floating drive circuit according to the present invention. 本発明によるラッチ回路の一実施形態の回路図である。1 is a circuit diagram of an embodiment of a latch circuit according to the present invention. FIG. 本発明によるラッチ回路の別の実施形態の回路図である。FIG. 6 is a circuit diagram of another embodiment of a latch circuit according to the present invention. 本発明によるラッチ回路の別の実施形態の回路図である。FIG. 6 is a circuit diagram of another embodiment of a latch circuit according to the present invention. 本発明による差動フローティング駆動回路の一実施形態の回路図である。1 is a circuit diagram of an embodiment of a differential floating drive circuit according to the present invention. FIG. ＲＳラッチ回路の一実施形態の回路図である。It is a circuit diagram of one embodiment of an RS latch circuit.

符号の説明Explanation of symbols

１０ 高電位側スイッチ
２０ 低電位側スイッチ
５０ カップリングコンデンサ
６０ 入力回路
１００ ラッチ回路
１１０、１１５ 電流源
１２０ 第１の抵抗素子
１２５ 第２の抵抗素子
１５０ ラッチトランジスタ
１６０ トランジスタ
１６５ 第３の抵抗素子
１７０ 第２のインバータ回路
１８０ バッファ回路
１８５ 第１のインバータ回路
ＳＩＮ 入力信号
ＶＰ 第１の端子（フローティング電源供給端子）
ＶＮ 第２の端子（フローティンググランド端子）
ＶＤ 電圧源
10 High-potential side switch 20 Low-potential side switch 50 Coupling capacitor 60 Input circuit 100 Latch circuit 110, 115 Current source 120 First resistance element 125 Second resistance element 150 Latch transistor 160 Transistor 165 Third resistance element 170 second inverter circuit 180 the buffer circuit 185 first inverter circuit S iN input signal V P first terminal (the floating power supply terminal)
V N second terminal (floating ground terminal)
V D voltage source

Claims (9)

入力信号を受信するための入力回路と、
トリガ信号を受信し、スイッチをオン／オフに切り替えるためのラッチ信号を生成するラッチ回路であって、電源電圧を供給される第１の端子及び第２の端子を有し、該第２の端子は前記スイッチに接続される、ラッチ回路と、
前記入力回路と前記ラッチ回路との間に接続され、前記入力信号に応答して前記トリガ信号を生成する、カップリングコンデンサと、
電圧源から前記第１の端子に接続されるダイオードと、
前記第１の端子と前記第２の端子との間に接続され、前記電源電圧を与えるためのコンデンサとを備え、前記ラッチ回路は、前記トリガ信号の変化に応答して、前記ラッチ信号の状態を変更するものであり、
前記ラッチ回路は、
該ラッチ回路の入力端子に接続される入力端子を有し、前記トリガ信号を受信する、バッファ回路と、
該バッファ回路の出力端子に接続される入力端子を有し、前記ラッチ信号を生成する、第１のインバータ回路と、
前記第１の端子から前記ラッチ回路の前記入力端子に接続される第１の抵抗素子と、
前記ラッチ回路の前記入力端子に接続される第２の抵抗素子と、
該第２の抵抗素子と直列に接続されると共に、前記第２の端子に接続される、ラッチトランジスタと、
前記バッファ回路の前記出力端子に接続される入力端子を有する第２のインバータ回路であって、該第２のインバータ回路の出力端子は前記ラッチトランジスタに接続され、該ラッチトランジスタを制御する、第２のインバータ回路とを備えるフローティング駆動回路。 An input circuit for receiving an input signal;
A latch circuit that receives a trigger signal and generates a latch signal for turning on / off a switch, the latch circuit including a first terminal and a second terminal to which a power supply voltage is supplied, the second terminal Is a latch circuit connected to the switch;
A coupling capacitor connected between the input circuit and the latch circuit and generating the trigger signal in response to the input signal;
A diode connected from a voltage source to the first terminal;
A capacitor connected between the first terminal and the second terminal for supplying the power supply voltage; and the latch circuit responds to a change in the trigger signal and the state of the latch signal It is intended to change the,
The latch circuit is
A buffer circuit having an input terminal connected to the input terminal of the latch circuit and receiving the trigger signal;
A first inverter circuit having an input terminal connected to the output terminal of the buffer circuit and generating the latch signal;
A first resistance element connected from the first terminal to the input terminal of the latch circuit;
A second resistance element connected to the input terminal of the latch circuit;
A latch transistor connected in series with the second resistive element and connected to the second terminal;
A second inverter circuit having an input terminal connected to the output terminal of the buffer circuit, the output terminal of the second inverter circuit being connected to the latch transistor and controlling the latch transistor; Floating drive circuit provided with an inverter circuit . 前記ラッチ回路は正帰還を有する、請求項１に記載のフローティング駆動回路。   The floating drive circuit according to claim 1, wherein the latch circuit has positive feedback. 前記第１の抵抗素子及び前記第２の抵抗素子は、抵抗又はトランジスタ又は電流源によって実装することができる、請求項１に記載のフローティング駆動回路。 The floating drive circuit according to claim 1, wherein the first resistance element and the second resistance element can be implemented by a resistor, a transistor, or a current source . 入力信号を受信するための入力回路と、
トリガ信号を受信し、スイッチをオン／オフに切り替えるためのラッチ信号を生成するラッチ回路と、
前記入力回路と前記ラッチ回路との間に接続され、前記入力信号に応答して前記トリガ信号を生成する、カップリングコンデンサとを備え、前記ラッチ回路は、前記トリガ信号の変化に応答して、前記ラッチ信号の状態を変更するものであり、
前記ラッチ回路は、
該ラッチ回路の入力端子に接続される入力端子を有し、前記トリガ信号を受信する、バッファ回路と、
該バッファ回路の出力端子に接続される入力端子を有し、前記ラッチ信号を生成する第１のインバータ回路と、
前記ラッチ回路のフローティング電源供給端子から前記ラッチ回路の前記入力端子に接続される第１の抵抗素子と、
前記ラッチ回路の前記入力端子に接続される第２の抵抗素子と、
該第２の抵抗素子と直列に接続されると共に、前記ラッチ回路のフローティンググランド端子に接続される、ラッチトランジスタと、
前記バッファ回路の前記出力端子に接続される入力端子を有する第２のインバータ回路であって、該第２のインバータ回路の出力端子は前記ラッチトランジスタに接続され、該ラッチトランジスタを制御する、第２のインバータ回路とを備える駆動回路。 An input circuit for receiving an input signal;
A latch circuit for receiving a trigger signal and generating a latch signal for switching the switch on / off;
A coupling capacitor connected between the input circuit and the latch circuit and generating the trigger signal in response to the input signal, wherein the latch circuit is responsive to a change in the trigger signal; Changing the state of the latch signal;
The latch circuit is
A buffer circuit having an input terminal connected to the input terminal of the latch circuit and receiving the trigger signal;
A first inverter circuit having an input terminal connected to the output terminal of the buffer circuit and generating the latch signal;
A first resistance element connected from a floating power supply terminal of the latch circuit to the input terminal of the latch circuit;
A second resistance element connected to the input terminal of the latch circuit;
A latch transistor connected in series with the second resistive element and connected to a floating ground terminal of the latch circuit;
A second inverter circuit having an input terminal connected to the output terminal of the buffer circuit, the output terminal of the second inverter circuit being connected to the latch transistor and controlling the latch transistor; driving circuit and a inverter circuit. 前記ラッチ回路は正帰還を有する、請求項４に記載の駆動回路。 The drive circuit according to claim 4, wherein the latch circuit has positive feedback . 前記第１の抵抗素子及び前記第２の抵抗素子は、抵抗又はトランジスタ又は電流源によって実装することができる、請求項４に記載の駆動回路。 The drive circuit according to claim 4 , wherein the first resistance element and the second resistance element can be implemented by a resistor, a transistor, or a current source . 入力信号を受信するための入力回路と、
トリガ信号を受信し、前記高電位側スイッチをオン／オフに切り替えるための駆動信号を生成する駆動回路と、
前記入力回路と前記駆動回路との間に接続され、前記入力信号に応答して前記トリガ信号を生成する、カップリングコンデンサとを備え、前記駆動回路は、前記入力信号の変化に応答して、前記駆動信号の状態を変更するものであり、
前記駆動回路は、
該駆動回路の入力端子に接続される入力端子を有し、前記トリガ信号を受信する、バッファ回路と、
前記バッファ回路の出力端子に接続される入力端子を有し、前記駆動信号を生成する第１のインバータ回路と、
前記駆動回路のフローティング電源供給端子から前記駆動回路の前記入力端子に接続される第１の抵抗素子と、
前記駆動回路の前記入力端子に接続される第２の抵抗素子と、
該第２の抵抗素子と直列に接続されるとともに、前記駆動回路のフローティンググランド端子に接続される、ラッチトランジスタと、
前記バッファ回路の前記出力端子に接続される入力端子を有する第２のインバータ回路であって、該第２のインバータ回路の出力端子は前記ラッチトランジスタに接続され、該ラッチトランジスタを制御する、第２のインバータ回路とを備える高電位側スイッチのためのフローティング駆動回路。 An input circuit for receiving an input signal;
A drive circuit that receives a trigger signal and generates a drive signal for switching the high potential side switch on and off;
A coupling capacitor connected between the input circuit and the drive circuit and generating the trigger signal in response to the input signal, the drive circuit in response to a change in the input signal; Changing the state of the drive signal;
The drive circuit is
A buffer circuit having an input terminal connected to the input terminal of the drive circuit and receiving the trigger signal;
A first inverter circuit having an input terminal connected to the output terminal of the buffer circuit and generating the drive signal;
A first resistance element connected from the floating power supply terminal of the drive circuit to the input terminal of the drive circuit;
A second resistance element connected to the input terminal of the drive circuit;
A latch transistor connected in series with the second resistive element and connected to a floating ground terminal of the drive circuit;
A second inverter circuit having an input terminal connected to the output terminal of the buffer circuit, the output terminal of the second inverter circuit being connected to the latch transistor and controlling the latch transistor; The floating drive circuit for the high potential side switch comprising the inverter circuit. 前記駆動回路は正帰還を有する、請求項７に記載の高電位側スイッチのためのフローティング駆動回路。 The floating drive circuit for a high potential side switch according to claim 7, wherein the drive circuit has positive feedback . 前記第１の抵抗素子及び前記第２の抵抗素子は、抵抗又はトランジスタ又は電流源によって実装することができる、請求項７に記載の高電位側スイッチのためのフローティング駆動回路。 The floating driving circuit for the high-potential side switch according to claim 7, wherein the first resistance element and the second resistance element can be implemented by a resistor, a transistor, or a current source .
JP2006178517A 2006-06-28 2006-06-28 Floating drive circuit Expired - Fee Related JP4268176B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006178517A JP4268176B2 (en) 2006-06-28 2006-06-28 Floating drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006178517A JP4268176B2 (en) 2006-06-28 2006-06-28 Floating drive circuit

Publications (2)

Publication Number Publication Date
JP2008011088A JP2008011088A (en) 2008-01-17
JP4268176B2 true JP4268176B2 (en) 2009-05-27

Family

ID=39068912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006178517A Expired - Fee Related JP4268176B2 (en) 2006-06-28 2006-06-28 Floating drive circuit

Country Status (1)

Country Link
JP (1) JP4268176B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8069687B2 (en) 2005-06-17 2011-12-06 Evonik Degussa Gmbh Working media for refrigeration processes
US8500892B2 (en) 2009-02-02 2013-08-06 Evonik Degussa Gmbh CO2 absorption from gas mixtures using an aqueous solution of 4-amino-2,2,6,6-tetramethylpiperidine
US8696928B2 (en) 2009-12-07 2014-04-15 Evonik Degussa Gmbh Operating medium for an absorption refrigeration device
US8784537B2 (en) 2010-11-12 2014-07-22 Evonik Degussa Gmbh Amine-containing absorption medium, process and apparatus for absorption of acidic gases from gas mixtures
CN107735627B (en) * 2015-07-27 2020-12-08 爱信精机株式会社 Absorption heat pump device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101620439B1 (en) 2009-05-21 2016-05-13 페어차일드코리아반도체 주식회사 Switch driving circuit
KR101739551B1 (en) * 2010-07-29 2017-05-25 페어차일드코리아반도체 주식회사 Switch control device
JP5806076B2 (en) * 2011-10-11 2015-11-10 古野電気株式会社 RF pulse signal generation switching circuit, RF pulse signal generation circuit, and target detection apparatus
CN110765054B (en) * 2019-10-24 2021-06-18 深圳市皓丽智能科技有限公司 Switching circuit of conference tablet system, conference tablet and OPS (optical fiber switch) equipment
CN113395061B (en) * 2021-07-07 2022-09-06 烟台艾睿光电科技有限公司 One-key switch machine device and power supply system
CN115865061B (en) * 2023-03-02 2023-05-12 康希通信科技（上海）有限公司 Auxiliary control circuit of radio frequency switch and logic conversion circuit of radio frequency switch

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8069687B2 (en) 2005-06-17 2011-12-06 Evonik Degussa Gmbh Working media for refrigeration processes
US8500892B2 (en) 2009-02-02 2013-08-06 Evonik Degussa Gmbh CO2 absorption from gas mixtures using an aqueous solution of 4-amino-2,2,6,6-tetramethylpiperidine
US8500867B2 (en) 2009-02-02 2013-08-06 Evonik Degussa Gmbh CO2 absorption from gas mixtures using an aqueous solution of 4-amino-2,2,6,6-tetramethylpiperidine
US8623123B2 (en) 2009-02-02 2014-01-07 Evonik Degussa Gmbh CO2 absorption from gas mixtures using an aqueous solution of 4-amino-2,2,6,6-tetramethyl piperidine
US8696928B2 (en) 2009-12-07 2014-04-15 Evonik Degussa Gmbh Operating medium for an absorption refrigeration device
US8784537B2 (en) 2010-11-12 2014-07-22 Evonik Degussa Gmbh Amine-containing absorption medium, process and apparatus for absorption of acidic gases from gas mixtures
CN107735627B (en) * 2015-07-27 2020-12-08 爱信精机株式会社 Absorption heat pump device

Also Published As

Publication number Publication date
JP2008011088A (en) 2008-01-17

Similar Documents

Publication Publication Date Title
JP4268176B2 (en) Floating drive circuit
US8044685B2 (en) Floating driving circuit
JP5938852B2 (en) Gate drive circuit of voltage controlled switching element
KR100933651B1 (en) Half-bridge driver and power conversion system with such driver
US20100141304A1 (en) Drive circuit for power element
JP3840241B2 (en) Gate drive circuit and gate drive method for power MOSFET
JP3756961B2 (en) Chip initialization signal generation circuit for semiconductor memory device
WO2008069129A1 (en) Drive circuit and semiconductor device using the same
JP2011139403A (en) Power supply control circuit
JP4077337B2 (en) Pulse generation circuit and high side driver circuit using the same
JP2003163590A (en) Level converter circuit stabilizing operation during power supply startup
JP2004088818A (en) Dc/dc converter and control circuit therefor
JP7210928B2 (en) High voltage integrated circuit
JP3902769B2 (en) Step-down voltage output circuit
JP4676765B2 (en) Switching circuit
JP5961944B2 (en) Gate drive circuit
JP2016063648A (en) Drive device
JP6572076B2 (en) Gate drive circuit
CN114503411A (en) Pin short circuit detection circuit
US11863177B2 (en) H-bridge driver with output signal compensation
CN107579728B (en) Driving circuit of power field effect transistor adopting charge pump
JP5092924B2 (en) Booster circuit
JP4349097B2 (en) Drive circuit
US20140320177A1 (en) Circuit for driving high-side transistor
KR100959900B1 (en) Output stage circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090219

R150 Certificate of patent or registration of utility model

Ref document number: 4268176

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140227

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees