JP4267304B2

JP4267304B2 - Disk array controller

Info

Publication number: JP4267304B2
Application number: JP2002342164A
Authority: JP
Inventors: 晃吉田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2002-11-26
Filing date: 2002-11-26
Publication date: 2009-05-27
Anticipated expiration: 2022-11-26
Also published as: JP2004178169A

Description

【０００１】
【発明の属する技術分野】
本発明はディスクアレイ制御装置に係り、特にディスクアレイ制御装置を有するディスクシステムにおける性能測定、評価に関するものである。
【０００２】
【従来の技術】
インタネット等のネットワークの普及や企業で扱う情報量の増加に伴い、ストレージに対する要求が益々多様化している。現在ストレージとして磁気ディスク装置を用いたディスクアレイシステムが実現されているが、ディスクアレイシステムの性能や容量を監視したり、評価することが重要になっている。
【０００３】
ディスクシステムの性能の評価に関しては例えば、特開平８−２４１２２７号公報（特許文献１）に開示されているものがある。この技術は、ディスクアレイ記憶システムにおけるパフォーマンスの向上技法に関し、パフォーマンス測定基準として例えばホストが読み取った合計ブロック数、ホストが書き込んだブロック数、時間の長さ等を規定し、これらの実際の測定基準が仕様に従った最適パフォーマンスのレベルなっているか否かを判断し、最適パフォーマンスのレベルにない場合にはパフォーマンスの向上に役立つ提案をユーザに提供する、と言うものである。
【０００４】
また、ディスクシステムではないが、特開平９−３１９６２３号公報（特許文献２）には、ＣＰＵの性能評価に関して被測定環境外から制御することにより測定による被測定環境を乱すことの無いように、サービスプロセッサを介してハードウェアモニタを起動して各動作の性能測定を行う技術が開示される。
【０００５】
【特許文献１】
特開平８−２４１２２７号公報
【特許文献２】
特開平９−３１９６２３号公報
【０００６】
【発明が解決しようとする課題】
通常、ディスクアレイ制御装置の性能評価は、性能評価プログラムを実行し、ディスクアレイ制御装置とホストコンピュータ間のＩ／Ｏの状態を解析することにより行なわれる。より詳細な性能評価を行う場合には、ディスクアレイ制御装置に実装されているプロセッサ内のハードウエアモニタと装置内の構成部分である各リソースのアクセス性能を個別に測定し、評価者が机上で測定結果をソースコードと照らし合せることで行っている。
【０００７】
ディスクアレイシステムを機能アップしたりリプレースして新しくすることにより、従来のシステムよりも内部スループット性能は向上する。その場合従来のシステムで使用していた性能評価プログラムでは新しいシステムの性能評価に対して負荷が小さいことが多々ある。これに対応するためには新しいシステムの評価条件を満たすようにＩ／Ｏ数を増やす必要があり、このためのネットワーク構成の変更等が必要になることがある。
通常、ディスクアレイ制御装置の性能を測定するには、性能プログラムの開発、使用率のチューニング等、多大な時間と労力が必要となる。大規模な性能測定環境を持たないユーザにとって、システムの性能を明示的に示すものが無く、またディスクアレイ制御装置を開発、設計する側にとっても、大規模な性能測定データの解析に多大な時間を要し、性能劣化ポイントの対策が遅れる要因となる。
【０００８】
本発明の目的は、ディスクアレイ制御装置内の性能測定および性能評価を行えるディスクアレイ制御装置を提供することにある。
本発明の他の目的は、ディスクアレイ制御装置内のリソースに関する性能評価を行い、その評価結果を表示して、ユーザにネックポイントを明示することができるシステムを提供することにある。
本発明の他の目的は、ディスクアレイ制御装置におけるチャネルインタフェース部とキャッシュメモリ部を接続する結合網およびディスクインタフェース部とキャッシュメモリ部を接続する結合網の性能評価を行い得る性能評価の手法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明に係るディスクアレイ制御装置は、ホストコンピュータに接続されるチャネルインタフェース部、ディスク装置に接続されるディスクインターフェース部、ディスク装置に対し読出し又は書込みされるデータを一時的に格納するキャッシュメモリ部、チャネルインタフェース部およびディスクインタフェース部とキャッシュメモリ部とのデータ転送に関する制御およびディスク装置の管理情報を格納する共有メモリ部と、少なくとも該キャッシュメモリ部およびディスク装置へのアクセス性能を評価する性能評価部を有し、性能評価部における評価結果に関する情報を外部に出力するように構成される。
【００１０】
本発明は、ディスクアレイ制御装置のリソースに性能条件変更論理を備え、性能測定に際して、上記性能評価部からの指示により各リソースの測定条件を変更可能であり、測定条件に応じてリクエストの処理時間又は各リソースの処理時間を計測するものである。性能条件の変更論理は、例えばチャネルインタフェース部、ディスクインターフェース部、キャッシュメモリ部の相互結合網の接続端に備えられるセレクタを用いて実現でき、性能評価部からの指令によりセレクタはパスの数を変更して設定する。複数のキャッシュメモリを備える場合には、結合網のキャッシュメモリ部端のセレクタの設定を変えることで、性能評価対象とするキャッシュメモリの容量を変更できる。
本発明はまた、上記リソースにリクエストの処理時間又はアクセス時間を測定する性能測定論理を設け、その性能測定論理で測定された結果を示すデータを性能評価部に送り、評価することができる。
ディスクアレイ制御装置は、チャネルインタフェース部とキャッシュメモリ部を接続する結合網、およびディスクインタフェース部とキャッシュメモリ部を接続する結合網を備えているが、上記性能評価部は、ディスクアレイ制御装置のチャネルインタフェース部に設けるのが好ましい。何故なら、チャネルインタフェース部は、キャッシュメモリ部との結合網およびホストコンピュータとの結合網の間に位置付けられているので、ディスクアレイ制御装置におけるアクセス性能を左右するキャッシュメモリ部へのアクセス性能、およびディスクインタフェース部を介したディスク装置へのアクセス性能の両方の性能を評価するには好適だからである。
【００１１】
本発明は、チャネルインタフェース制御部に設けられた性能評価部からの指示により、チャネルインタフェース部とキャッシュメモリ部を接続する結合網、およびディスクインタフェース部とキャッシュメモリ部を接続する結合網のパスの数又はパスの太さ等を変更することで、アクセス性能を評価できる。
【００１２】
更に本発明は、上記のように性能評価部を具備して構成されたディスクアレイ制御装置と結合網を介して接続された、表示手段および入力手段を有するサービスプロセッサを備えるディスクシステムにおいて実現される。サービスプロセッサの入力手段からはディスクアレイ制御装置における性能評価の条件を設定するための性能評価条件が入力され、この性能評価条件は結合網を介してディスクアレイ制御装置に送られて性能評価部における性能評価の条件を設定する。かつこの性能評価部で得られた性能評価の結果を示す情報は結合網を介してサービスプロセッサに送られ、表示手段に表示される。ユーザは表示手段に表示される性能評価結果を見て、ディスクアレイ制御装置のネックポイントを知ることができる。
また、サービスプロセッサの表示手段には、性能測定条件の設定および測定開始指示および測定結果表示指示が表示されると共に、性能測定条件に合せたディスクアレイ制御装置の各部の構成変更およびディスクアレイ制御装置の性能測定開始および測定結果を示す情報が表示される。
【００１３】
【発明の実施の形態】
以下、図面を参照して本発明の一実施例を説明する。
図１に示すディスクアレイ制御装置において、このディスクアレイ制御装置２は多数の磁気ディスク装置から構成されるディスク装置４を制御するものであり、ホストコンピュータ１とのデータ転送を行うチャネルインタフェース部１０と、ディスク装置４とのデータ転送のためのディスクインタフェース部３０と、ディスク装置４に対しリード／ライトされるデータを一時的に格納するキャッシュメモリ部４０と、チャネルインタフェース部１０およびディスクインタフェース部３０とキャッシュメモリ部４０とのデータ転送に関する制御およびディスク装置４の管理情報を格納する共有メモリ部２０を備えて構成される。
【００１４】
チャネルインタフェース部１０およびディスクインタフェース部３０と共有メモリ部２０は、各々相互結合網５０で接続され、また、チャネルインタフェース部１０およびディスクインタフェース部３０とキャッシュメモリ部４０は、各々相互結合網６０で接続されている。チャネルインタフェース部１０は、ホストコンピュータ１とキャッシュメモリ部４０間のデータ転送を制御するチャネルインタフェース部マイクロプログラム１００を有し、また、ディスクアレイ制御装置の性能評価を制御する性能評価部２００を有する。ディスクインタフェース部３０は、磁気ディスク装置４とキャッシュメモリ部４０間のデータ転送を制御するディスクインタフェース部マイクロプログラム３００を有する。
【００１５】
チャネルインタフェース部１０には性能評価部２００が設けられ、この性能評価部２００は相互結合網７０を介してサービスプロセッサ３と接続され、また、相互結合網６０を介してキャッシュメモリ部４０と接続される。性能評価部２００がチャネルインタフェース部に設けられるのは、チャネルインタフェース部がキャッシュメモリ部との結合網およびホストコンピュータとの結合網の間に位置付けられるので、ディスクアレイ制御装置におけるアクセス性能を左右する双方の結合網の性能を評価するには好適だからである。
性能評価部２００は性能測定、評価プログラムを備えており、性能測定および評価のためにホストコンピュータ１からのリクエストを疑似化したＩＯを発行すること或いは測定パラメータを発行すること、測定されたデータを纏めること、および測定データから性能評価することの機能を備えている。サービスプロセッサ３からの性能評価条件および実行指示により、この性能評価部２００はホストコンピュータ１からのリクエストを疑似化した性能測定プログラムを実行する。これにより性能測定が開始される。性能評価部２００はまた、相互接続網５０および相互結合網６０を介し、ディスクアレイ制御装置２の各部のリソースにアクセスができ、性能評価実行のトリガの送出および各リソース部で測定された性能データの採取を行う。
チャネルインタフェース部１０、ディスクインターフェース部３０、キャッシュメモリ部４０の相互結合網５０、６０，７０の接続端には論理回路としてセレクタ（図示せず）が設けられ、性能条件の設定に応じて、性能評価部２００からの指令により各々のセレクタはパスの数やパスの太さを変更して設定する。また、キャッシュメモリ部４０にキャッシュメモリの使用領域を変更するための論理を有し、性能評価対象とするキャッシュメモリの容量を変更できる。この論理は例えばキャッシュメモリを管理するカラムアドレス領域を加減するように構成された論理であれば良く、これによってアドレス管理される領域を変更することができる。また、キャッシュメモリ部４０に備えられるセレクタの設定を変えることで、性能評価対象とするキャッシュメモリの容量を変更することができる。
【００１６】
サービスプロセッサ３は表示装置および入力装置（いずれも図示せず）を備えており、システムの監視や性能の評価の指示、表示等を行うための機能を有している。メモリ（図示せず）には、性能評価実行プログラムが格納され、これらの機能を実行する。入力装置からはディスクアレイ制御装置における性能評価の条件を設定するための性能評価条件が入力される。性能評価条件については図２を参照して後述する。
表示装置には、性能測定条件の設定および測定開始指示および測定結果表示指示が表示される。また、性能測定条件に合せたディスクアレイ制御装置の各部の構成変更およびディスクアレイ制御装置の性能測定開始および測定結果を示す情報、更に性能評価部２００での評価結果に関する情報が表示される。
【００１７】
図２に示す性能評価実行のフローチャートを参照して性能評価の機能乃至動作を説明する。
図は性能評価実行プログラムの実行機能を示すものであり、符号２０５はディスクアレイ制御装置の性能評価部２００で実行される機能であるが、それ以外は、サービスプロセッサ３における機能を示している。
ハードウエア構成指定部２０１にて、ディスクアレイ制御装置の構成を指定する。これは、サービスプロセッサ３の表示装置の画面にディスクアレイ制御装置の構成が表示され、その表示画面を見て入力装置から評価対象とする構成が指定される。表示項目としては、ディスク容量、キャッシュ容量、プロセッサ数であり、操作者は任意の容量、数を入力設定できる。性能測定時に通常処理を実施している場合は、画面上に現状の構成が表示される。通常処理の動作中に性能測定を行う場合、この画面で構成のパラメータを変更することはできない。性能測定のみを行う場合には、ハードウエア構成指定部２０１にて指定した構成で性能評価を行うことが可能となる。
【００１８】
次に、評価条件指定部２０２にて性能評価測定条件を指定する。測定条件の項目としては、パス使用率やアクセス競合の有無およびアクセスがキャッシュメモリ部４０か磁気ディスク装置４かの選択等があり、これらの評価条件は入力装置から指定される。例えば相互結合網６０のパス使用率を５０％としたい場合、サービスプロセッサ３からディスクアレイ制御装置２内チャネルインタフェース部１０内の性能評価部２００へ相互結合網７０を介し、パス使用率指定情報が送られる。性能評価部２００ではパス使用率に対応してパスの数を変更して設定する。相互結合網６０のパス使用率を制御する性能条件変更論理部に指示を出すことにより、パス使用率に応じたパス数を設定できる。
【００１９】
次に評価リクエスト指定部２０３にて、性能測定を行うプログラムを指定する。項目としては、リード／ライトの選択、データ長および連続アクセス／単発アクセスの選択等がある。サービスプロセッサ３の表示画面の表示に従って、入力装置にて指定された性能測定プログラム指定情報は、相互結合網７０を介して性能評価部２００に送られ、性能評価部２００内の性能測定プログラム生成論理部にて性能測定プログラムを指定する。
評価スタート／ストップ部２０４は性能評価の実行の開始および終了を指示するものである。性能評価の実行開始が指示されると、その指示はサービスプロセッサ３から性能評価部２００に送られ、性能評価部２００はディスクアレイ制御装置２内の各リソースに性能測定開始および終了のトリガ信号を送出する。性能測定終了にて、性能評価部２００からサービスプロセッサ３に性能終了報告を行い、サービスプロセッサ３は表示画面上に性能測定が終了したことを表示する。
【００２０】
続いてデータ採取部２０５にて性能データを採取する。性能測定終了により、性能評価部２００は、ディスクアレイ制御装置２内の各リソースからのデータ採取の起動をかけ、データを採取する。採取されたデータは、性能評価部２００内に保持される。
続いてサービスプロセッサ３のデータ加工および表示機能２０６にて、性能評価部２００内に保持されている性能測定データを、相互結合網７０を介し、サービスプロセッサ３に取り込み、編集加工して表示画面に表示する。
【００２１】
次に、図３を参照して性能測定されたデータの加工および表示の一例について説明する。この機能はサービスプロセッサの性能評価実行プログラムにより行われる。図３に示す表示グラフは、サービスプロセッサの表示装置の画面に表示される例である。縦軸は時間軸であり、グラフの左側はディスクアレイ制御装置内のリソースを示し、右側は各リソース部の詳細な処理内訳を示している。
リソースの内訳としては、チャネルインタフェース部ハード処理２１０、チャネルインタフェース部マイクロプログラム処理２１１、キャッシュメモリ部処理２１２、ディスクインタフェース部ハード処理２１３、ディスクインタフェース部マイクロプログラム処理２１４およびディスク装置処理２１５で構成される。処理時間の合わせたものが処理時間のトータルとなる。
【００２２】
グラフの右側に示す処理内訳に関して、各項目は、性能測定部８０〜８３内の各々の測定論理部で測定したデータを加工し表示してある。各項目の内容について説明する。
チャネルインタフェース部ハード処理２１０の内訳として、コマンド解析２２０、キャッシュインタフェース２２１、データ送出処理２２２を示している。これらの値は、チャネルインタフェース部１０内の性能測定部８０内のコマンド解析処理時間測定論理８００、キャッシュインタフェース使用時間測定論理８０１、データ送出処理時間測定論理８０２にて測定された値から求めている。
【００２３】
チャネルインタフェース部マイクロプログラム処理２１１の内訳として、マイクロプログラム処理２２３、共有メモリインタフェース２２４、共有メモリアクセス２２５を示している。これらの値は、チャネルインタフェース部１０内の性能測定部８０内のマイクロプログラム処理時間測定論理８０３、共有メモリインタフェース使用時間測定論理８０４および共有メモリ部２０内性能測定部８１内共有メモリ処理時間測定論理（チャネル要求）８０５にて測定された値を加工することにより求めている。具体的には、マイクロプログラム処理２２３の値は、マイクロプログラム処理時間測定論理８０３で測定した値から、共有メモリインタフェース使用時間測定論理８０４および共有メモリ処理時間測定論理（チャネル要求）８０５にて測定された値を減算した値である。
キャッシュメモリ部処理２１２の内訳として、キャッシュメモリアクセス２２６、競合待ち２２７を示している。これらの値は、キャッシュメモリ部４０内の性能測定部８２内キャッシュメモリ処理時間測定論理８０７、競合待ち時間測定論理８０８にて測定された値から求めている。
【００２４】
ディスクインタフェース部ハード処理２１３の内訳として、キャッシュインタフェース２２８、ディスクインタフェース２２９、データ送出処理２３０を示している。これらの値は、ディスクインタフェース部３０内の性能測定部８３内キャッシュインタフェース処理時間測定論理８０９、ディスクインタフェース使用時間測定論理８１０、データ送出処理時間測定論理８１１にて測定された値から求めている。
【００２５】
ディスクインタフェース部マイクロプログラム処理２１４の内訳として、マイクロプログラム処理２３１、共有メモリインタフェース２３２、共有メモリアクセス２３３を示している。これらの値は、ディスクインタフェース部３０内の性能測定部８３内のマイクロプログラム処理時間測定論理８１２、共有メモリインタフェース使用時間測定論理８１３および共有メモリ部２０内性能測定部８１内共有メモリ処理時間測定論理（ディスク要求）８０６にて測定された値を加工することにより求めている。具体的には、マイクロプログラム処理２３１の値は、マイクロプログラム処理時間測定論理８１２で測定した値から、共有メモリインタフェース使用時間測定論理８１３および共有メモリ処理時間測定論理（ディスク要求）８０６にて測定された値を減算した値である。
ディスク装置処理２１５は、性能測定部８３内ディスク装置処理時間測定論理８１４にて計測した値を示している。
【００２６】
右側グラフの値の合計は、左側グラフの値と一致する。このように、各リソースの処理時間を表示することにより、リソース毎のオーバヘッドが明確になる。例えば、チャネルインタフェース部マイクロプログラム処理２１４のマイクロプログラム処理２３１の処理時間が大きな割合を占めていたとすると、この部分の性能改善が重要であることが明確となり、チャネルインタフェース部のプロセッサ性能を向上させる等の施策が可能である。この様に、アクセスに対する各リソースの処理オーバヘッドを表示することにより、ディスクアレイ制御装置を開発、設計する者にとっても、システムのネックポイントが明らかになり、性能改善対策に対処できるようになる。
更に重要なことは、性能上大きなウエートを占めていない箇所に労力をかける必要がなくなる。
【００２７】
次に図４、図５を参照して、本発明の他の実施例について説明する。
図４に示す実施例においては、ディスクアレイ制御装置内の各リソースに性能測定部を備えている。即ち、ディスクアレイ制御装置２のチャネルインタフェース部１０内に性能測定部８０を、共有メモリ部２０内に性能測定部８１を、またキャッシュメモリ部４０内に性能測定部８２を、更にディスクインタフェース部３０内に性能測定部８３を有している。これ以外は、図１に示した構成と同様である。これらの性能測定部はハードウェア論理回路で構成され、その一例が図５の符号８００に示される。セット入力信号が入るとカウンタが計数を始め、その値がレジスタに記憶される構成である。計数値は時間のパラメータである。
【００２８】
図５に各性能測定部８０〜８３内の構成を示す。例として、ディスク装置４に対するリードアクセスの性能を測定する場合について説明する。サービスプロセッサ３からの性能測定開始指示により、性能評価部２００は各性能測定部８０〜８３に対し、性能測定開始のトリガ信号を送出する。各性能測定部８０〜８３は、トリガ信号受信により性能測定を開始する。
性能評価部２００からの性能測定リクエストを性能測定部８０が受け取り、性能測定部８０内の、コマンド解析処理時間測定論理８００にて性能測定を開始する。ハードウェアによるコマンド解析後、チャネルインタフェース部マイクロプログラム１００に処理を引き継いだところで、コマンド解析処理時間測定論理８００の計測を終了すると共に、性能測定部８０内の、マイクロプログラム処理時間測定論理８０３の計測を開始する。また、チャネルインタフェース部マイクロプログラム１００がキャッシュメモリ部４０の情報を採取するために、共有メモリ部２０にアクセスを開始する時に、性能測定部８０内の、共有メモリインタフェース使用時間測定論理８０４の計測を開始する。共有メモリ部２０は、リクエストを受信すると、共有メモリ部２０内の性能測定部８１内の共有メモリ処理時間測定論理（チャネル要求）８０５にて、共有メモリ処理時間の計測を開始する。共有メモリ部２０の処理が終了した時点で、共有メモリ処理時間測定論理（チャネル要求）８０５の計測を終了する。続いて、共有メモリ部２０からチャネルインタフェース部１０にデータが到着したことにより、性能測定部８０内の、共有メモリインタフェース使用時間測定論理８０４の計測を終了する。
【００２９】
チャネルインタフェース部マイクロプログラム１００の解析にて、データがキャッシュメモリ部４０内に存在しないことが判明すると、アクセス処理はディスクインタフェース部３０内のディスクインタフェース部マイクロプログラム３００に引き継がれ、ディスクインタフェース部３０内の性能測定部８３内のマイクロプログラム処理時間測定論理８１２の計測を開始すると共に、性能測定部８０内の、マイクロプログラム処理時間測定論理８０３の計測を終了する。続いて、ディスクインタフェース部マイクロプログラム３００がディスク装置４の情報を採取するために、共有メモリ部２０にアクセスを開始する時に、性能測定部８３内の、共有メモリインタフェース使用時間測定論理８１３の計測を開始する。共有メモリ部２０にてリクエストを受信すると、共有メモリ部２０内の性能測定部８１内の共有メモリ処理時間測定論理（ディスク要求）８０６にて、共有メモリ処理時間の計測を開始する。共有メモリ部２０の処理が終了した時点で、共有メモリ処理時間測定論理（ディスク要求）８０６の計測を終了する。続いて、共有メモリ部２０からディスクインタフェース部３０にデータが到着したことにより、性能測定部８３内の、共有メモリインタフェース使用時間測定論理８１３の計測を終了する。
【００３０】
ディスクインタフェース部マイクロプログラム３００の解析終了後、ディスク装置４とキャッシュメモリ部４０間のデータ転送開始により、性能測定部８３内の、マイクロプログラム処理時間測定論理８１２の計測を終了すると共に、ディスク装置の処理時間測定論理８１４の計測を開始する。続いて、ディスク装置からのデータ転送開始信号にて、ディスク装置処理時間測定論理８１４の計測を終了し、同時にディスクインタフェース使用時間測定論理８１０の計測を開始する。ディスク装置４からのデータ転送終了により、ディスクインタフェース使用時間測定論理８１０の計測を終了し、同時にデータ送出処理時間測定論理８１１の計測を開始する。続いてディスクインタフェース部３０とキャッシュメモリ部４０間のデータ転送開始により、データ送出処理時間測定論理８１１の計測を終了し、同時にキャッシュインタフェース使用時間測定論理８０９の計測を開始する。キャッシュメモリ部４０へリクエストが到着したことにより、性能測定部８２内キャッシュメモリ処理時間測定論理８０７の計測を開始すると共に、キャッシュインタフェース使用時間測定論理８０９の計測を終了する。キャッシュメモリのアクセスが終了した時点でキャッシュメモリ処理時間測定論理８０７の計測を終了する。この時、アクセス競合等で、キャッシュメモリ部４０内にて待ちが発生した場合、性能測定部８２内の競合待ち時間測定論理８０８にて、待ち時間を計測する。続いて、処理がチャネルインタフェース部１０とキャッシュメモリ部４０間のデータ転送に移り、チャネルインタフェース部１０内の性能測定部８０内のキャッシュインタフェース使用時間測定論理８０１による計測を開始する。データ転送終了により、キャッシュインタフェース使用時間測定論理８０１による計測を終了し、データ送出処理時間測定論理８０２による計測を開始する。最終的に、ホストコンピュータ１へのデータ転送準備が完了したところで、データ送出処理時間測定論理８０２による計測を終了する。以上により、性能測定を終了する。
各々の時間に対し、必ず処理時間を計測することで、トータルの処理時間はもちろん、個々のリソースの処理時間を計測することができる。性能測定終了により、測定データを各々の性能測定部８０〜８３から性能評価部２００に取り込む。
【００３１】
以上本発明の実施例を説明したが、上記以外にも種々変形して実施し得る。例えば、上記実施例では、ディスクアレイ制御装置を構成する各部がそれぞれ１つのリソースを備える制御装置の例について説明したが、チャネルインタフェース部、ディスクインターフェース部、キャッシュメモリ部を複数備えるディスクアレイ制御装置にも本発明は適用できる。この場合、性能測定はそれらのリソースに対して行うことになる。
上記実施例はディスクアレイ制御装置に適用した例であるが、本発明はこれに限定されず、ディスクシステムにおいて使用される、チャネルインタフェース部、ディスクインターフェース部、キャッシュメモリ部等を備えるディスク制御装置にも適用できる。
【００３２】
【発明の効果】
本発明によれば、ディスクアレイ制御装置に性能評価部を備えて、目的とするリソースの性能を比較的容易に評価することができる。また、性能評価の結果を表示することにより、ユーザにシステムのネックポイントを明示することができる。
【図面の簡単な説明】
【図１】本発明の一実施例によるディスクアレイ制御装置の構成を示すブロック図。
【図２】本発明による性能測定の処理フローを示す図。
【図３】本発明の実施例による性能表示グラフの一例を示す図。
【図４】本発明の他の実施例によるディスクアレイ制御装置の構成を示すブロック図。
【図５】本発明の他の実施例によるディスクアレイ制御装置における性能測定部の構成を示す図。
【符号の説明】
１…ホストコンピュータ、２…ディスクアレイ制御装置、
３…サービスプロセッサ、４…磁気ディスク装置、
１０…チャネルインタフェース部、２０…共有メモリ部、
３０…ディスクインタフェース部、４０…キャッシュメモリ部、
５０…相互結合網、６０…相互結合網、
７０…相互結合網、８０〜８３…性能測定部、
１００…チャネルインタフェース部マイクロプログラム、
２００…性能評価部、
３００…ディスクインタフェース部マイクロプログラム、
２０１…ハードウエア構成指定部、２０２…評価条件指定部、
２０３…評価リクエスト指定部、２０４…評価スタート／ストップ部、
２０５…データ採取部、２０６…データ加工／表示部、
８００…コマンド解析処理時間測定論理、
８０１…キャッシュインタフェース使用時間測定論理、
８０２…データ送出処理時間測定論理、
８０３…マイクロプログラム処理時間測定論理、
８０４…共有メモリインタフェース使用時間測定論理、
８０５…共有メモリ処理時間測定論理（チャネル要求）、
８０６…共有メモリ処理時間測定論理（ディスク要求）、
８０７…キャッシュメモリ処理時間測定論理、
８０８…競合待ち時間測定論理、
８０９…キャッシュインタフェース使用時間測定論理、
８１０…ディスクインタフェース使用時間測定論理、
８１１…データ送出処理時間測定論理、
８１２…マイクロプログラム処理時間測定論理、
８１３…共有メモリインタフェース使用時間測定論理、
８１４…ディスク装置処理時間測定論理、
２１０…チャネルインタフェース部ハード処理、
２１１…チャネルインタフェース部マイクロプログラム処理、
２１２…キャッシュメモリ部処理、
２１３…ディスクインタフェース部ハード処理、
２１４…ディスクインタフェース部マイクロプログラム処理、
２１５…ディスク装置処理、
２２０…コマンド解析、２２１…キャッシュインタフェース、
２２２…データ送出処理、２２３…マイクロプログラム処理、
２２４…共有メモリインタフェース、
２２５…共有メモリアクセス、２２６…キャッシュメモリアクセス、
２２７…競合待ち、２２８…キャッシュインタフェース、
２２９…ディスクインタフェース、２３０…データ送出処理、
２３１…マイクロプログラム処理、２３２…共有メモリインタフェース、
２３３…共有メモリアクセス。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a disk array control device, and more particularly to performance measurement and evaluation in a disk system having a disk array control device.
[0002]
[Prior art]
With the spread of networks such as the Internet and the increase in the amount of information handled by companies, demands for storage are increasingly diversified. Currently, a disk array system using a magnetic disk device as a storage is realized, but it is important to monitor and evaluate the performance and capacity of the disk array system.
[0003]
For example, JP-A-8-241227 (Patent Document 1) discloses an evaluation of the performance of a disk system. This technology relates to performance improvement techniques in disk array storage systems, and specifies the actual metrics such as the total number of blocks read by the host, the number of blocks written by the host, the length of time, etc. Is determined to be at the optimum performance level according to the specification, and if it is not at the optimum performance level, a suggestion useful for improving the performance is provided to the user.
[0004]
Moreover, although it is not a disk system, Japanese Patent Laid-Open No. 9-319623 (Patent Document 2) discloses that the measurement environment by measurement is not disturbed by controlling the CPU performance evaluation from outside the measurement environment. A technique for activating a hardware monitor via a service processor and measuring the performance of each operation is disclosed.
[0005]
[Patent Document 1]
JP-A-8-241227
[Patent Document 2]
JP-A-9-319623
[0006]
[Problems to be solved by the invention]
Usually, the performance evaluation of the disk array controller is performed by executing a performance evaluation program and analyzing the state of I / O between the disk array controller and the host computer. When performing a more detailed performance evaluation, the hardware monitor in the processor installed in the disk array control device and the access performance of each resource that is a component in the device are individually measured, and the evaluator can This is done by comparing the measurement results with the source code.
[0007]
By upgrading or replacing the disk array system, the internal throughput performance is improved over the conventional system. In that case, the performance evaluation program used in the conventional system often has a small load for the performance evaluation of the new system. In order to cope with this, it is necessary to increase the number of I / Os so as to satisfy the evaluation conditions of the new system, and it may be necessary to change the network configuration for this purpose.
Usually, in order to measure the performance of a disk array control device, a great deal of time and labor is required, such as development of performance programs and tuning of usage rates. For users who do not have a large-scale performance measurement environment, there is no explicit indication of system performance, and for those who develop and design disk array controllers, a large amount of time is spent analyzing large-scale performance measurement data. This is a factor that delays measures against performance degradation points.
[0008]
An object of the present invention is to provide a disk array control apparatus that can perform performance measurement and performance evaluation in the disk array control apparatus.
Another object of the present invention is to provide a system capable of performing performance evaluation on resources in a disk array control apparatus, displaying the evaluation result, and clearly indicating a neck point to a user.
Another object of the present invention is to provide a performance evaluation method capable of performing performance evaluation of a coupled network connecting a channel interface unit and a cache memory unit and a coupled network connecting a disk interface unit and a cache memory unit in a disk array controller. There is to do.
[0009]
[Means for Solving the Problems]
A disk array control device according to the present invention includes a channel interface unit connected to a host computer, a disk interface unit connected to the disk device, a cache memory unit for temporarily storing data read or written to the disk device, A channel memory unit, a shared memory unit that stores control information related to data transfer between the disk interface unit and the cache memory unit, and management information of the disk device, and a performance evaluation unit that evaluates at least access performance to the cache memory unit and the disk device And having the performance evaluation unit output information related to the evaluation result to the outside.
[0010]
The present invention includes a performance condition change logic in the resource of the disk array controller, and can measure the measurement condition of each resource according to an instruction from the performance evaluation unit when measuring performance, and the request processing time according to the measurement condition Alternatively, the processing time of each resource is measured. The performance condition change logic can be realized by using a selector provided at the connection end of the interconnection network of the channel interface unit, disk interface unit, and cache memory unit, for example, and the selector changes the number of paths according to a command from the performance evaluation unit. And set. In the case where a plurality of cache memories are provided, the capacity of the cache memory to be evaluated can be changed by changing the setting of the selector at the end of the cache memory section of the coupled network.
The present invention can also provide performance measurement logic for measuring the request processing time or access time for the resource, and send the data indicating the result measured by the performance measurement logic to the performance evaluation unit for evaluation.
The disk array control device includes a coupling network that connects the channel interface unit and the cache memory unit, and a coupling network that connects the disk interface unit and the cache memory unit. It is preferable to provide the interface section. Because the channel interface unit is positioned between the connection network with the cache memory unit and the connection network with the host computer, the access performance to the cache memory unit that affects the access performance in the disk array controller, and This is because it is suitable for evaluating both the performance of accessing the disk device via the disk interface unit.
[0011]
According to the present invention, in accordance with an instruction from the performance evaluation unit provided in the channel interface control unit, the number of paths in the connection network connecting the channel interface unit and the cache memory unit and the connection network connecting the disk interface unit and the cache memory unit Alternatively, the access performance can be evaluated by changing the thickness of the path.
[0012]
Furthermore, the present invention is realized in a disk system including a service processor having a display unit and an input unit, which is connected to the disk array control apparatus configured with the performance evaluation unit as described above via a coupling network. . The performance evaluation condition for setting the performance evaluation condition in the disk array control device is input from the input means of the service processor, and this performance evaluation condition is sent to the disk array control device via the connection network and is sent to the performance evaluation unit. Set performance evaluation conditions. Information indicating the result of the performance evaluation obtained by the performance evaluation unit is sent to the service processor via the connection network and displayed on the display means. The user can know the neck point of the disk array control device by looking at the performance evaluation result displayed on the display means.
The display means of the service processor displays performance measurement condition setting, measurement start instruction, and measurement result display instruction, and changes in the configuration of each part of the disk array controller according to the performance measurement condition and the disk array controller Information indicating the start of performance measurement and the measurement result is displayed.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described below with reference to the drawings.
In the disk array control apparatus shown in FIG. 1, this disk array control apparatus 2 controls a disk apparatus 4 composed of a large number of magnetic disk apparatuses, and a channel interface unit 10 for transferring data with the host computer 1. A disk interface unit 30 for data transfer with the disk device 4, a cache memory unit 40 for temporarily storing data read / written to / from the disk device 4, a channel interface unit 10 and a disk interface unit 30 A shared memory unit 20 that stores control related to data transfer with the cache memory unit 40 and management information of the disk device 4 is provided.
[0014]
The channel interface unit 10, the disk interface unit 30, and the shared memory unit 20 are each connected by an interconnection network 50, and the channel interface unit 10, the disk interface unit 30, and the cache memory unit 40 are respectively connected by an interconnection network 60. Has been. The channel interface unit 10 includes a channel interface unit microprogram 100 that controls data transfer between the host computer 1 and the cache memory unit 40, and also includes a performance evaluation unit 200 that controls performance evaluation of the disk array controller. The disk interface unit 30 includes a disk interface unit microprogram 300 that controls data transfer between the magnetic disk device 4 and the cache memory unit 40.
[0015]
The channel interface unit 10 is provided with a performance evaluation unit 200, which is connected to the service processor 3 via the interconnection network 70 and is connected to the cache memory unit 40 via the interconnection network 60. The The performance evaluation unit 200 is provided in the channel interface unit because the channel interface unit is positioned between the connection network with the cache memory unit and the connection network with the host computer. This is because it is suitable for evaluating the performance of the connection network.
The performance evaluation unit 200 includes a performance measurement and evaluation program. For performance measurement and evaluation, the performance evaluation unit 200 issues an IO that simulates a request from the host computer 1 or issues a measurement parameter. It has the function of summarizing and evaluating the performance from the measurement data. In accordance with performance evaluation conditions and execution instructions from the service processor 3, the performance evaluation unit 200 executes a performance measurement program that simulates a request from the host computer 1. Thereby, performance measurement is started. The performance evaluation unit 200 can also access the resources of each unit of the disk array control device 2 via the interconnection network 50 and the interconnection network 60, send performance evaluation execution triggers, and measure performance data of each resource unit. Collect.
A selector (not shown) is provided as a logic circuit at the connection end of the interconnection network 50, 60, 70 of the channel interface unit 10, the disk interface unit 30, and the cache memory unit 40, and the performance is set according to the performance condition setting. In response to a command from the evaluation unit 200, each selector changes and sets the number of paths and the thickness of the paths. Further, the cache memory unit 40 has logic for changing the use area of the cache memory, and can change the capacity of the cache memory to be evaluated. This logic may be any logic configured to adjust the column address area for managing the cache memory, for example, and the address managed area can be changed. Further, by changing the setting of the selector provided in the cache memory unit 40, it is possible to change the capacity of the cache memory targeted for performance evaluation.
[0016]
The service processor 3 includes a display device and an input device (both not shown), and has a function for instructing and displaying the system monitoring and performance evaluation. A performance evaluation execution program is stored in a memory (not shown) and executes these functions. From the input device, performance evaluation conditions for setting performance evaluation conditions in the disk array control device are input. The performance evaluation conditions will be described later with reference to FIG.
On the display device, performance measurement condition setting, measurement start instruction, and measurement result display instruction are displayed. In addition, information indicating the configuration change of each part of the disk array control device in accordance with the performance measurement conditions, the performance measurement start and measurement result of the disk array control device, and information on the evaluation result in the performance evaluation unit 200 are displayed.
[0017]
Functions and operations for performance evaluation will be described with reference to the flowchart of performance evaluation execution shown in FIG.
The figure shows the execution function of the performance evaluation execution program. Reference numeral 205 denotes a function executed by the performance evaluation unit 200 of the disk array control apparatus, but the other functions indicate functions in the service processor 3.
The hardware configuration specifying unit 201 specifies the configuration of the disk array control device. In this case, the configuration of the disk array control device is displayed on the screen of the display device of the service processor 3, and the configuration to be evaluated is designated from the input device by looking at the display screen. Display items include disk capacity, cache capacity, and the number of processors, and the operator can input and set arbitrary capacity and number. When normal processing is performed at the time of performance measurement, the current configuration is displayed on the screen. When performing performance measurement during normal processing, the configuration parameters cannot be changed on this screen. When performing only performance measurement, it is possible to perform performance evaluation with the configuration specified by the hardware configuration specifying unit 201.
[0018]
Next, performance evaluation measurement conditions are specified by the evaluation condition specifying unit 202. Items of measurement conditions include path usage rate, presence / absence of access contention, and selection of whether the access is the cache memory unit 40 or the magnetic disk device 4, and these evaluation conditions are designated from the input device. For example, when it is desired to set the path usage rate of the interconnection network 60 to 50%, the path usage rate designation information is sent from the service processor 3 to the performance evaluation unit 200 in the channel interface unit 10 in the disk array controller 2 via the interconnection network 70. Sent. The performance evaluation unit 200 changes and sets the number of paths corresponding to the path usage rate. By issuing an instruction to the performance condition change logic unit that controls the path usage rate of the interconnection network 60, the number of paths according to the path usage rate can be set.
[0019]
Next, the evaluation request designating unit 203 designates a program for performing performance measurement. Items include selection of read / write, data length and selection of continuous access / single access. According to the display on the display screen of the service processor 3, the performance measurement program designation information designated by the input device is sent to the performance evaluation unit 200 via the interconnection network 70, and the performance measurement program generation logic in the performance evaluation unit 200 is transmitted. Specify the performance measurement program in the section.
The evaluation start / stop unit 204 instructs the start and end of performance evaluation execution. When the execution start of performance evaluation is instructed, the instruction is sent from the service processor 3 to the performance evaluation unit 200, and the performance evaluation unit 200 sends a trigger signal for starting and ending performance measurement to each resource in the disk array control device 2. Send it out. At the end of the performance measurement, the performance evaluation unit 200 sends a performance end report to the service processor 3, and the service processor 3 displays on the display screen that the performance measurement has ended.
[0020]
Subsequently, performance data is collected by the data collection unit 205. Upon completion of the performance measurement, the performance evaluation unit 200 starts data collection from each resource in the disk array control device 2 and collects data. The collected data is held in the performance evaluation unit 200.
Subsequently, in the data processing and display function 206 of the service processor 3, the performance measurement data held in the performance evaluation unit 200 is taken into the service processor 3 via the interconnection network 70, edited, and processed on the display screen. indicate.
[0021]
Next, an example of processing and display of data whose performance has been measured will be described with reference to FIG. This function is performed by the service processor performance evaluation execution program. The display graph shown in FIG. 3 is an example displayed on the screen of the display device of the service processor. The vertical axis is the time axis, the left side of the graph shows the resources in the disk array control device, and the right side shows the detailed processing breakdown of each resource unit.
The resource breakdown includes channel interface unit hardware processing 210, channel interface unit microprogram processing 211, cache memory unit processing 212, disk interface unit hardware processing 213, disk interface unit microprogram processing 214, and disk device processing 215. . The sum of the processing times is the total processing time.
[0022]
Regarding the breakdown of processing shown on the right side of the graph, each item is obtained by processing and displaying data measured by each measurement logic unit in the performance measurement units 80 to 83. The contents of each item will be described.
As a breakdown of the channel interface unit hardware processing 210, a command analysis 220, a cache interface 221, and a data transmission processing 222 are shown. These values are obtained from values measured by the command analysis processing time measurement logic 800, the cache interface usage time measurement logic 801, and the data transmission processing time measurement logic 802 in the performance measurement unit 80 in the channel interface unit 10. .
[0023]
As a breakdown of the channel interface unit microprogram processing 211, a microprogram processing 223, a shared memory interface 224, and a shared memory access 225 are shown. These values correspond to the microprogram processing time measurement logic 803 in the performance measurement unit 80 in the channel interface unit 10, the shared memory interface usage time measurement logic 804, and the shared memory processing time measurement logic 81 in the shared memory unit 20. (Channel request) This is obtained by processing the value measured at 805. Specifically, the value of the microprogram processing 223 is measured by the shared memory interface usage time measurement logic 804 and the shared memory processing time measurement logic (channel request) 805 from the value measured by the microprogram processing time measurement logic 803. This is the value obtained by subtracting the value.
As a breakdown of the cache memory processing 212, a cache memory access 226 and a contention wait 227 are shown. These values are obtained from values measured by the cache memory processing time measurement logic 807 and the contention latency measurement logic 808 in the performance measurement unit 82 in the cache memory unit 40.
[0024]
As a breakdown of the disk interface unit hardware processing 213, a cache interface 228, a disk interface 229, and a data transmission processing 230 are shown. These values are obtained from values measured by the cache interface processing time measurement logic 809, the disk interface usage time measurement logic 810, and the data transmission processing time measurement logic 811 in the performance measurement unit 83 in the disk interface unit 30.
[0025]
As a breakdown of the disk interface unit microprogram process 214, a microprogram process 231, a shared memory interface 232, and a shared memory access 233 are shown. These values correspond to the microprogram processing time measurement logic 812 in the performance measurement unit 83 in the disk interface unit 30, the shared memory interface usage time measurement logic 813, and the shared memory processing time measurement logic 81 in the shared memory unit 20. (Disc request) This is obtained by processing the value measured at 806. Specifically, the value of the microprogram processing 231 is measured by the shared memory interface usage time measurement logic 813 and the shared memory processing time measurement logic (disk request) 806 from the value measured by the microprogram processing time measurement logic 812. This is the value obtained by subtracting the value.
The disk device processing 215 indicates a value measured by the disk device processing time measurement logic 814 in the performance measurement unit 83.
[0026]
The sum of the values in the right graph matches the value in the left graph. Thus, by displaying the processing time of each resource, the overhead for each resource becomes clear. For example, if the processing time of the microprogram processing 231 of the channel interface unit microprogram processing 214 occupies a large proportion, it becomes clear that the performance improvement of this part is important, and the processor performance of the channel interface unit is improved. Is possible. By displaying the processing overhead of each resource for access in this way, the neck point of the system becomes clear for those who develop and design the disk array control apparatus, and it becomes possible to cope with performance improvement measures.
More importantly, it is no longer necessary to put effort in areas that do not occupy a large weight in terms of performance.
[0027]
Next, another embodiment of the present invention will be described with reference to FIGS.
In the embodiment shown in FIG. 4, each resource in the disk array controller is provided with a performance measurement unit. That is, the performance measurement unit 80 in the channel interface unit 10 of the disk array control device 2, the performance measurement unit 81 in the shared memory unit 20, the performance measurement unit 82 in the cache memory unit 40, and the disk interface unit 30. A performance measuring unit 83 is included therein. Other than this, the configuration is the same as that shown in FIG. These performance measuring units are constituted by hardware logic circuits, and an example thereof is indicated by reference numeral 800 in FIG. When the set input signal is input, the counter starts counting and the value is stored in the register. The count value is a time parameter.
[0028]
FIG. 5 shows a configuration in each of the performance measuring units 80 to 83. As an example, a case where the performance of read access to the disk device 4 is measured will be described. In response to a performance measurement start instruction from the service processor 3, the performance evaluation unit 200 sends a performance measurement start trigger signal to each of the performance measurement units 80 to 83. Each of the performance measuring units 80 to 83 starts performance measurement by receiving a trigger signal.
A performance measurement request from the performance evaluation unit 200 is received by the performance measurement unit 80, and performance measurement is started by the command analysis processing time measurement logic 800 in the performance measurement unit 80. After the command analysis by the hardware, when the processing is taken over by the channel interface unit microprogram 100, the measurement of the command analysis processing time measurement logic 800 is finished and the measurement of the microprogram processing time measurement logic 803 in the performance measurement unit 80 is completed. To start. Further, when the channel interface microprogram 100 starts accessing the shared memory unit 20 in order to collect information of the cache memory unit 40, the shared memory interface usage time measurement logic 804 in the performance measurement unit 80 is measured. Start. When the shared memory unit 20 receives the request, the shared memory processing time measurement logic (channel request) 805 in the performance measurement unit 81 in the shared memory unit 20 starts measurement of the shared memory processing time. When the processing of the shared memory unit 20 is finished, the measurement of the shared memory processing time measurement logic (channel request) 805 is finished. Subsequently, when the data arrives from the shared memory unit 20 to the channel interface unit 10, the measurement of the shared memory interface usage time measurement logic 804 in the performance measurement unit 80 is terminated.
[0029]
If the analysis of the channel interface unit microprogram 100 reveals that the data does not exist in the cache memory unit 40, the access processing is taken over by the disk interface unit microprogram 300 in the disk interface unit 30, and the disk interface unit 30 The measurement of the microprogram processing time measurement logic 812 in the performance measurement unit 83 is started, and the measurement of the microprogram processing time measurement logic 803 in the performance measurement unit 80 is ended. Subsequently, when the disk interface unit microprogram 300 starts accessing the shared memory unit 20 in order to collect information on the disk device 4, the measurement of the shared memory interface usage time measurement logic 813 in the performance measurement unit 83 is performed. Start. When the shared memory unit 20 receives the request, the shared memory processing time measurement logic (disk request) 806 in the performance measurement unit 81 in the shared memory unit 20 starts measurement of the shared memory processing time. When the processing of the shared memory unit 20 is finished, the measurement of the shared memory processing time measurement logic (disk request) 806 is finished. Subsequently, when the data arrives from the shared memory unit 20 to the disk interface unit 30, the measurement of the shared memory interface usage time measurement logic 813 in the performance measurement unit 83 is terminated.
[0030]
After completion of the analysis of the disk interface unit microprogram 300, the measurement of the microprogram processing time measurement logic 812 in the performance measurement unit 83 is completed by starting data transfer between the disk device 4 and the cache memory unit 40, and The measurement of the processing time measurement logic 814 is started. Subsequently, measurement of the disk device processing time measurement logic 814 is terminated by a data transfer start signal from the disk device, and measurement of the disk interface usage time measurement logic 810 is started at the same time. When the data transfer from the disk device 4 is completed, the measurement of the disk interface usage time measurement logic 810 is terminated, and at the same time, the measurement of the data transmission processing time measurement logic 811 is started. Subsequently, when the data transfer between the disk interface unit 30 and the cache memory unit 40 is started, the measurement of the data transmission processing time measurement logic 811 is terminated, and at the same time, the measurement of the cache interface usage time measurement logic 809 is started. When the request arrives at the cache memory unit 40, measurement of the cache memory processing time measurement logic 807 in the performance measurement unit 82 is started and measurement of the cache interface usage time measurement logic 809 is ended. When the access to the cache memory is completed, the measurement of the cache memory processing time measurement logic 807 is terminated. At this time, when waiting occurs in the cache memory unit 40 due to access contention or the like, the waiting time is measured by the contention waiting time measurement logic 808 in the performance measuring unit 82. Subsequently, the processing shifts to data transfer between the channel interface unit 10 and the cache memory unit 40, and measurement by the cache interface usage time measurement logic 801 in the performance measurement unit 80 in the channel interface unit 10 is started. When the data transfer ends, the measurement by the cache interface usage time measurement logic 801 ends, and the measurement by the data transmission processing time measurement logic 802 starts. Finally, when preparation for data transfer to the host computer 1 is completed, the measurement by the data transmission processing time measurement logic 802 is terminated. Thus, the performance measurement is finished.
By measuring the processing time for each time, it is possible to measure the processing time of individual resources as well as the total processing time. Upon completion of the performance measurement, the measurement data is taken into the performance evaluation unit 200 from each of the performance measurement units 80 to 83.
[0031]
Although the embodiments of the present invention have been described above, various modifications can be made in addition to the above. For example, in the above-described embodiment, an example of a control device in which each unit constituting the disk array control device includes one resource has been described. However, the disk array control device includes a plurality of channel interface units, disk interface units, and cache memory units. The present invention is also applicable. In this case, performance measurement is performed on those resources.
The above embodiment is an example applied to a disk array control device, but the present invention is not limited to this, and is applied to a disk control device including a channel interface unit, a disk interface unit, a cache memory unit, etc. used in a disk system. Is also applicable.
[0032]
【The invention's effect】
According to the present invention, the performance evaluation unit is provided in the disk array control device, and the performance of the target resource can be evaluated relatively easily. Further, by displaying the result of performance evaluation, it is possible to clearly indicate the system neck point to the user.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a disk array control apparatus according to an embodiment of the present invention.
FIG. 2 is a diagram showing a processing flow of performance measurement according to the present invention.
FIG. 3 is a diagram showing an example of a performance display graph according to an embodiment of the present invention.
FIG. 4 is a block diagram showing a configuration of a disk array control apparatus according to another embodiment of the present invention.
FIG. 5 is a diagram showing a configuration of a performance measurement unit in a disk array control apparatus according to another embodiment of the present invention.
[Explanation of symbols]
1 ... Host computer, 2 ... Disk array controller,
3 ... service processor, 4 ... magnetic disk drive,
10 ... Channel interface unit, 20 ... Shared memory unit,
30: Disk interface unit, 40 ... Cache memory unit,
50 ... Interconnection network, 60 ... Interconnection network,
70 ... Interconnection network, 80-83 ... Performance measurement unit,
100: Channel interface microprogram,
200 ... performance evaluation section,
300: Disk interface microprogram,
201 ... Hardware configuration designation unit 202 ... Evaluation condition designation unit
203 ... Evaluation request designating section, 204 ... Evaluation start / stop section,
205 ... Data collection unit, 206 ... Data processing / display unit,
800 ... command analysis processing time measurement logic,
801 ... Cache interface usage time measurement logic,
802 ... Data transmission processing time measurement logic,
803 ... Microprogram processing time measurement logic,
804 ... Shared memory interface usage time measurement logic,
805 ... Shared memory processing time measurement logic (channel request),
806: Shared memory processing time measurement logic (disk request),
807 ... Cache memory processing time measurement logic,
808 ... contention latency measurement logic,
809 ... Cache interface usage time measurement logic,
810: Disk interface usage time measurement logic,
811 ... Data transmission processing time measurement logic,
812 ... Microprogram processing time measurement logic,
813 ... Shared memory interface usage time measurement logic,
814 ... Disk device processing time measurement logic,
210 ... Channel interface unit hardware processing,
211 ... Channel interface microprogram processing,
212 ... cache memory unit processing,
213: Disk interface unit hardware processing,
214 ... Disk program microprogram processing,
215 ... Disk device processing,
220 ... command analysis, 221 ... cache interface,
222: Data transmission processing, 223: Microprogram processing,
224 ... Shared memory interface,
225 ... shared memory access, 226 ... cache memory access,
227 ... Waiting for contention, 228 ... Cache interface,
229: Disk interface, 230: Data transmission processing,
231 ... Microprogram processing, 232 ... Shared memory interface,
233 ... Shared memory access.

Claims

A disk device having an array configuration accessed from a host computer, a disk array control device for controlling the disk device, and a service processor having display means and input means connected to the disk array control device via a coupling network In a disk system having
The disk array controller is;
A channel interface unit connected to the host computer, a disk interface unit connected to the disk device, a cache memory unit for temporarily storing data read or written to the disk device, and the channel interface unit And a shared memory unit that stores control related to data transfer between the disk interface unit and the cache memory unit and management information of the disk device, a coupling network that connects the channel interface unit and the cache memory unit, a disk interface unit, and a cache memory unit. It is provided in the connection network to be connected and the channel interface unit, and is configured to measure and evaluate at least the access performance to the cache memory unit and the disk device and to output information on the evaluation result to the outside. Has been a performance evaluation section, and a logic circuit for changing the number of passes of the interconnection network,
Each resource of the disk interface unit, the channel interface unit, the shared memory unit, and the cache memory unit is provided with measurement logic for measuring the data processing time or the interface usage time in the unit,
The performance evaluation unit collects and processes information on processing time or usage time measured by each measurement logic, and transmits the information to the service processor,
The display means of the service processor displays the processed processing time or usage time for each resource,
In addition, a performance evaluation condition for setting a performance evaluation condition in the disk array control apparatus is input from the input means of the service processor , and the input performance evaluation condition is input to the disk array control apparatus via the connection network. The processing time in the logic circuit is set under the condition that the performance evaluation unit sets performance evaluation conditions and changes the number of paths by controlling the logic circuit according to an instruction from the performance evaluation unit. Information for performance measurement is acquired, and the performance evaluation unit generates information indicating the result of performance evaluation from the obtained performance measurement information, and transmits the performance evaluation result information to the service via the connection network. To the processor,
The display means of the service processor, the addition to the performance setting measurement conditions and display a measurement start instruction and measurement instructions, configuration change and the disk array control of each unit of the disk array controller tailored to the performance measurement conditions A disk system characterized by starting performance measurement of a device and displaying performance evaluation result information.