JP4265951B2

JP4265951B2 - Voltage monitoring circuit

Info

Publication number: JP4265951B2
Application number: JP2003319359A
Authority: JP
Inventors: 晃武田
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2003-09-11
Filing date: 2003-09-11
Publication date: 2009-05-20
Anticipated expiration: 2023-09-11
Also published as: JP2005084013A

Description

本発明は、監視電圧が所定値に対し変動したことを検出する電圧監視回路に関する。 The present invention relates to a voltage monitoring circuit that detects that a monitoring voltage fluctuates with respect to a predetermined value.

一般に、電子機器などでは装置の安定動作や危険回避のために電圧監視し機器へのフィードバックを行う。図２は、一般的な電圧監視回路の一例を示している。同図において、差動増幅器２０１のマイナス側入力端には、基準電圧発生回路２０２から出力されている基準電圧信号Ｖｒｅｆが加えられており、差動増幅器２０１のプラス側入力端には、監視電圧を分圧抵抗２０７，２０８によって分圧して形成した電圧が印加されている。したがって、監視電圧が大きい値であり、分圧抵抗２０７，２０８の分圧出力が、基準電圧信号Ｖｒｅｆよりも大きくなっているときには、差動増幅器２０１から出力される検出信号は論理Ｈレベルになる。また、監視電圧が低下し、分圧抵抗２０７，２０８の分圧出力が、基準電圧信号Ｖｒｅｆよりも小さくなると、差動増幅器２０１から出力される検出信号は論理Ｌレベルになる。
図３は図２の回路をより具体的に示すものである。図３において、ｐチャネルＭＯＳトランジスタ３０１，３０２、および、ｎチャネルＭＯＳトランジスタ３０３，３０４は、ＣＭＯＳ型の差動増幅回路を構成している。また、定電流源３０５は、この差動増幅回路を安定して動作するためのものである。基準電圧発生回路３０６から出力される基準電圧Ｖｒｅｆは、ｎチャネルＭＯＳトランジスタ３０４のゲートに印可され、分圧抵抗３０７，３０８の分圧出力は、ｎチャネルＭＯＳトランジスタ３０３のゲートに印加されている。そして、ｐチャネルＭＯＳトランジスタ３０１とｎチャネルＭＯＳトランジスタ３０３との相互接続端の信号が、この差動増幅回路の出力信号として出力される（例えば、特許文献１参照。）。
特開平８−３３５１２２号公報 Generally, in electronic devices and the like, voltage is monitored and feedback to the device is performed for stable operation of the device and avoidance of danger. FIG. 2 shows an example of a general voltage monitoring circuit. In the figure, the reference voltage signal Vref output from the reference voltage generation circuit 202 is applied to the negative input terminal of the differential amplifier 201, and the monitoring voltage is applied to the positive input terminal of the differential amplifier 201. A voltage formed by dividing the voltage by resistors 207 and 208 is applied. Therefore, when the monitoring voltage is a large value and the divided outputs of the voltage dividing resistors 207 and 208 are larger than the reference voltage signal Vref, the detection signal output from the differential amplifier 201 becomes a logic H level. . Further, when the monitoring voltage decreases and the divided output of the voltage dividing resistors 207 and 208 becomes smaller than the reference voltage signal Vref, the detection signal output from the differential amplifier 201 becomes a logic L level.
FIG. 3 shows the circuit of FIG. 2 more specifically. In FIG. 3, p-channel MOS transistors 301 and 302 and n-channel MOS transistors 303 and 304 constitute a CMOS type differential amplifier circuit. The constant current source 305 is for operating the differential amplifier circuit stably. The reference voltage Vref output from the reference voltage generation circuit 306 is applied to the gate of the n-channel MOS transistor 304, and the divided outputs of the voltage dividing resistors 307 and 308 are applied to the gate of the n-channel MOS transistor 303. Then, a signal at an interconnection end between the p-channel MOS transistor 301 and the n-channel MOS transistor 303 is output as an output signal of the differential amplifier circuit (see, for example, Patent Document 1).
JP-A-8-335122

しかしながら、近年の機器の低電圧低消費電流動作に伴い、監視電圧の低電圧化、回路の低消費電流化が要求されている。
図３に示した回路では、ｐチャネルＭＯＳトランジスタ３０１，３０２、および、ｎチャネルＭＯＳトランジスタ３０３，３０４、３０５を飽和領域で動作する必要があるため、この差動増幅回路が動作可能な電源電圧の範囲は、次の式（１）のようになる。 However, with the recent low voltage and low current consumption operation of devices, there is a demand for lower monitoring voltage and lower current consumption of circuits.
In the circuit shown in FIG. 3, it is necessary to operate the p-channel MOS transistors 301 and 302 and the n-channel MOS transistors 303, 304, and 305 in the saturation region. The range is as shown in the following equation (1).

動作電圧≧Ｖｔｈ（３０１）＋Ｖｒｅｆ（３０６）−Ｖｔｈ（３０３）＋Ｖｔｈ（３０５）‥‥（１）
ここで、Ｖｔｈ３０１はｐチャネルＭＯＳトランジスタ３０１のスレッショルド電圧を示し、Ｖｔｈ３０３はｎチャネルＭＯＳトランジスタ３０３のスレッショルド電圧を示し、Ｖｔｈ３０５は定電流源用ｎチャネルＭＯＳトランジスタ３０５のスレッショルド電圧を示す。
このようにして、図３に示した差動増幅回路では、動作可能な電圧範囲が、ｐチャネルＭＯＳトランジスタ３０１のスレッショルド電圧、ｎチャネルＭＯＳトランジスタ３０３、３０５のスレッショルド電圧、基準電圧という４つの要素の影響を受ける。また消費電流も基準電圧３０６、および定電流源３０５の経路がある。
通常、差動増幅回路を構成する集積回路の製造工程でこれらの各要素がばらつくため、完成した集積回路には、その差動増幅回路の動作可能な電圧範囲が大きく、電圧範囲に影響を与える要素が４つと比較的多いため、そのようなものが含まれる割合が比較的高くなり、その結果、この集積回路の歩留まりが非常に悪くなり、製造コストが非常に高くなるという不都合を生じていた。
本発明は、低い電源電圧で、かつ低い消費電流でも安定して動作するとともに、製造コストを大幅に削減することができる電圧監視回路を提供することを目的としている。 Operating voltage ≧ Vth (301) + Vref (306) −Vth (303) + Vth (305) (1)
Here, Vth301 indicates the threshold voltage of the p-channel MOS transistor 301, Vth303 indicates the threshold voltage of the n-channel MOS transistor 303, and Vth305 indicates the threshold voltage of the n-channel MOS transistor 305 for constant current source.
In this way, in the differential amplifier circuit shown in FIG. 3, the operable voltage range includes four elements: the threshold voltage of the p-channel MOS transistor 301, the threshold voltage of the n-channel MOS transistors 303 and 305, and the reference voltage. to be influenced. In addition, the current consumption has a path of a reference voltage 306 and a constant current source 305.
Normally, each of these elements varies in the manufacturing process of the integrated circuit that constitutes the differential amplifier circuit, so that the voltage range in which the differential amplifier circuit can operate is large in the completed integrated circuit, which affects the voltage range. Since there are relatively many elements such as four, the proportion of such inclusions is relatively high, resulting in the inconvenience that the yield of this integrated circuit is very poor and the manufacturing cost is very high. .
An object of the present invention is to provide a voltage monitoring circuit that can operate stably even at a low power supply voltage and with a low current consumption and can greatly reduce the manufacturing cost.

本発明による電圧監視回路は、ディプレッションタイプのＭＯＳトランジスタとエンハンスメントタイプのＭＯＳトランジスタとをそれぞれ直列に接続し、第１の電圧供給端子を前記ディプレッションタイプのＭＯＳトランジスタのドレイン又はソースに設け、第２の電圧供給端子を前記エンハンスメントタイプのＭＯＳトランジスタのソース又はドレインに設け、前記ディプレッションタイプのＭＯＳトランジスタのゲートは第２の電圧供給端子に接続し、監視電圧端子の電圧を所定の比率で分割する分割抵抗の出力を前記エンハンスメントタイプのＭＯＳトランジスタのゲートに与え、上記ディプレッション型ＭＯＳトランジスタと上記エンハンスメント型ＭＯＳトランジスタとの相互接続端点を出力端子とした。 In the voltage monitoring circuit according to the present invention, a depletion type MOS transistor and an enhancement type MOS transistor are connected in series, and a first voltage supply terminal is provided at the drain or source of the depletion type MOS transistor. A division resistor for providing a voltage supply terminal at the source or drain of the enhancement type MOS transistor, connecting the gate of the depletion type MOS transistor to a second voltage supply terminal, and dividing the voltage of the monitoring voltage terminal at a predetermined ratio Is supplied to the gate of the enhancement type MOS transistor, and an interconnection terminal between the depletion type MOS transistor and the enhancement type MOS transistor is used as an output terminal.

この構成にすることにより、回路要素であるＭＯＳトランジスタの数を減少させることができるために消費電流が少なく、動作可能な電圧を低減化することができ、回路を構成する集積回路の歩留まりを大幅に向上でき、製造コストを大幅に低減することができるという効果を得ることができる。 With this configuration, the number of MOS transistors, which are circuit elements, can be reduced, so that current consumption is small and operable voltage can be reduced, which greatly increases the yield of integrated circuits that constitute the circuit. And the effect that the manufacturing cost can be greatly reduced can be obtained.

以下に、この本発明の実施例を図１に基づいて詳細に説明する。本発明は、監視電圧が所定電圧に対し変動したことを検出する電圧監視回路において、ディプレッションタイプのＭＯＳトランジスタ１０１とエンハンスメントタイプのＭＯＳトランジスタ１０２とをそれぞれ直列に接続し、第１の電圧供給端子１０３を、前記ディプレッションタイプのＭＯＳトランジスタのドレインに設け、第２の電圧供給端子１０４を、前記エンハンスメントタイプのＭＯＳトランジスタのうちの一つのトランジスタのソースに設け、前記ディプレッションタイプのＭＯＳトランジスタのゲートを第２の電圧供給端子１０４に接続し、前記エンハンスメントタイプのＭＯＳトランジスタのゲートと監視電圧端子１０６の電圧を所定の比率で分割する分割抵抗１０７，１０８の出力が印可され、上記ディプレッション型ＭＯＳトランジスタと上記エンハンスメント型ＭＯＳトランジスタとの相互接続端点を出力端子１０５とした。
図１において、電圧監視動作させるためには、トランジスタを飽和領域で駆動する必要がある。ディプレッションタイプＮチャンネルＭＯＳトランジスタ１０１のスレッショルド電圧をＶＴＤとし、エンハンスメントタイプＮチャンネルＭＯＳトランジスタ１０２のスレッショルド電圧をＶＴＥとすると、ディプレッションタイプＮチャンネルＭＯＳトランジスタ１０１の電流ＩD とエンハンスメントタイプＮチャンネルＭＯＳトランジスタ１０２の電流ＩE は（２）式と（３）式のようになる。
ＩＤ＝（ＫＤ）×（ＶＧＤ−ＶＴＤ）² ‥‥（２）
ここで、ＶＧＤとＫＤはディプレッションタイプＮチャンネルＭＯＳトランジスタ１０１のソースゲート間電圧と導電係数である。
ＩＥ＝（ＫＥ）×（ＶＧＥ−ＶＴＥ）² ‥‥ （３）
ここで、ＶＧＥとＫＥはエンハンスメントタイプＮチャンネルＭＯＳトランジスタ１０２のソースゲート間電圧と導電係数である。
監視電圧が所定値に一致して、信号端子１０５が反転するときには、電流ＩＤと電流ＩＥが等しい値になるため、次の式（４）が成立する。
ＩＤ＝ＩＥ ∴（ＫＤ）×（ＶＧＤ−ＶＴＤ）² ＝（ＫＥ）×（ＶＧＥ−ＶＴＥ）²
‥‥（４）
ここで、ディプレッション型ＭＯＳトランジスタ１０１の導電係数ＫＤとエンハンスメント型ＭＯＳトランジスタ１０２の導電係数ＫＥが等しくなるように、ディプレッション型ＭＯＳトランジスタ１０１とエンハンスメント型ＭＯＳトランジスタ１０２のおのおののサイズを調整すると、式（４）は、次の式（５）のようになる。ここで、ＶＧＤ−ＶＴＤ＝ＶＧＥ−ＶＴＥであることから、
ＶＧＥ＝ＶＧＤ＋ＶＴＥ−ＶＴＤ‥‥（５）
さらに、ディプレッション型ＭＯＳトランジスタ１０１のゲートとソース間はエンハンスメント型ＭＯＳトランジスタ１０２のドレインとソースに等しく（すなわち、ＶＧＤ＝―ＶＴＥ）、したがって、式（５）は、次の式（６）のようになる。
ＶＧＥ＝ −ＶＴＤ‥‥（６）
このようにして、監視電圧が所定値に一致するとき、エンハンスメント型ＭＯＳトランジスタ１０２のゲートとソースの間の電圧ＶＧＥ、すなわち、分割抵抗１０７，１０８の分割値は、ディプレッション型ＭＯＳトランジスタ１０１のスレッショルド電圧ＶＴＤの絶対値に等しくなる。
そこで、例えば、ディプレッション型ＭＯＳトランジスタ１０１のスレッショルド電圧ＶＴＤを−０．３（ボルト）として、監視電源０．５（ボルト）になったことを検出するためには、分割抵抗１０７と分割抵抗１０８の抵抗値の比を、３：５に設定するとよい。
このようにして、この電圧監視回路の監視可能な電圧範囲は、ディプレッション型ＭＯＳトランジスタ１０１のスレッショルド電圧によって決定されるため、低電圧を監視する電圧監視回路を容易に製造することができる。 Hereinafter, an embodiment of the present invention will be described in detail with reference to FIG. According to the present invention, in a voltage monitoring circuit that detects that the monitoring voltage fluctuates with respect to a predetermined voltage, a depletion type MOS transistor 101 and an enhancement type MOS transistor 102 are respectively connected in series, and a first voltage supply terminal 103 is connected. Is provided at the drain of the depletion type MOS transistor, the second voltage supply terminal 104 is provided at the source of one of the enhancement type MOS transistors, and the gate of the depletion type MOS transistor is the second. Output of the dividing resistors 107 and 108 for dividing the voltage of the gate of the enhancement type MOS transistor and the voltage of the monitoring voltage terminal 106 at a predetermined ratio is applied to the depletion type M transistor. The interconnection end points of the S transistor and the enhancement MOS transistor and the output terminal 105.
In FIG. 1, in order to perform the voltage monitoring operation, it is necessary to drive the transistor in a saturation region. When the threshold voltage of the depletion type N channel MOS transistor 101 is VTD and the threshold voltage of the enhancement type N channel MOS transistor 102 is VTE, the current ID of the depletion type N channel MOS transistor 101 and the current IE of the enhancement type N channel MOS transistor 102 Is as shown in equations (2) and (3).
ID = (KD) × (VGD−VTD) ² (2)
Here, VGD and KD are the source-gate voltage and conductivity coefficient of the depletion type N-channel MOS transistor 101.
IE = (KE) × ( VGE− VTE) ² (3)
Here, VGE and KE are the source-gate voltage and conductivity coefficient of the enhancement type N-channel MOS transistor 102.
When the monitoring voltage coincides with the predetermined value and the signal terminal 105 is inverted, the current ID and the current IE are equal to each other, and therefore the following equation (4) is established.
ID = IE∴ (KD) × (VGD−VTD) ² = (KE) × ( VGE− VTE) ²
(4)
Here, when the size of each of the depletion type MOS transistor 101 and the enhancement type MOS transistor 102 is adjusted so that the conductivity coefficient KD of the depletion type MOS transistor 101 and the conductivity coefficient KE of the enhancement type MOS transistor 102 are equal, the equation (4 ) Is expressed by the following equation (5). Here, since VGD−VTD = VGE−VTE,
VGE = VGD + VTE-VTD (5)
Further, the distance between the gate and the source of the depletion type MOS transistor 101 is equal to the drain and the source of the enhancement type MOS transistor 102 (that is, VGD = −VTE). Therefore, the equation (5) is expressed by the following equation (6): Become.
VGE = −VTD (6)
In this way, when the monitoring voltage matches a predetermined value, the voltage VGE between the gate and the source of the enhancement type MOS transistor 102, that is, the divided values of the division resistors 107 and 108, is the threshold voltage of the depletion type MOS transistor 101. It becomes equal to the absolute value of VTD.
Therefore, for example, in order to detect that the threshold voltage VTD of the depletion type MOS transistor 101 is −0.3 (volt) and the monitoring power supply is 0.5 (volt), the dividing resistor 107 and the dividing resistor 108 are connected to each other. The resistance ratio may be set to 3: 5.
In this manner, the voltage range that can be monitored by the voltage monitoring circuit is determined by the threshold voltage of the depletion type MOS transistor 101. Therefore, a voltage monitoring circuit that monitors a low voltage can be easily manufactured.

上述した実施例１では、電圧監視回路を構成するディプレッション型ＭＯＳトランジスタとエンハンスメント型ＭＯＳトランジスタとして、ともにｎチャネルのものを用いたが、図４のようにディプレッション型ＭＯＳトランジスタとエンハンスメント型ＭＯＳトランジスタとしてともにｐチャネルのものを用いることもできる。
図４において、ディプレッションタイプのＭＯＳトランジスタ４０１とエンハンスメントタイプのＭＯＳトランジスタ４０２とをそれぞれ直列に接続し、第１の電圧供給端子４０３を、前記ディプレッションタイプのＭＯＳトランジスタのソースに設け、第２の電圧供給端子４０４を、前記エンハンスメントタイプのＭＯＳトランジスタのうちの一つのトランジスタのドレインに設け、前記ディプレッションタイプのＭＯＳトランジスタのゲートを第２の電圧供給端子４０４に接続し、前記エンハンスメントタイプのＭＯＳトランジスタのゲートと監視電圧端子１０６の電圧を所定の比率で分割する分割抵抗４０７，４０８の出力が印可され、上記ディプレッション型ＭＯＳトランジスタと上記エンハンスメント型ＭＯＳトランジスタとの相互接続端点を出力端子４０５とした。
以上の説明において、ディプレッション型ＭＯＳトランジスタ１０１又は４０１のバックゲートは、エンハンスメント型ＭＯＳトランジスタ１０２又は４０２のドレインまたはソースに接続したり外部より任意の電圧を印加してコントロールすることでも可能である。 In the first embodiment described above, both the depletion type MOS transistor and the enhancement type MOS transistor constituting the voltage monitoring circuit are n-channel transistors. However, as shown in FIG. 4, both the depletion type MOS transistor and the enhancement type MOS transistor are used. A p-channel one can also be used.
In FIG. 4, a depletion type MOS transistor 401 and an enhancement type MOS transistor 402 are respectively connected in series, and a first voltage supply terminal 403 is provided at the source of the depletion type MOS transistor to provide a second voltage supply. A terminal 404 is provided at the drain of one of the enhancement type MOS transistors, the gate of the depletion type MOS transistor is connected to a second voltage supply terminal 404, and the gate of the enhancement type MOS transistor is connected to the gate of the enhancement type MOS transistor. The outputs of the dividing resistors 407 and 408 for dividing the voltage of the monitoring voltage terminal 106 by a predetermined ratio are applied, and the phase between the depletion type MOS transistor and the enhancement type MOS transistor is applied. The connection endpoint was the output terminal 405.
In the above description, the back gate of the depletion type MOS transistor 101 or 401 can be connected to the drain or source of the enhancement type MOS transistor 102 or 402 or controlled by applying an arbitrary voltage from the outside.

本発明の電圧監視回路の回路図である。It is a circuit diagram of the voltage monitoring circuit of the present invention. 従来の電圧監視回路の回路図である。It is a circuit diagram of the conventional voltage monitoring circuit. 従来の電圧監視回路の差動増幅器の回路図である。It is a circuit diagram of the differential amplifier of the conventional voltage monitoring circuit. 本発明の電圧監視回路の回路図である。It is a circuit diagram of the voltage monitoring circuit of the present invention.

Explanation of symbols

１０１ｎ型ディプレッション型ＭＯＳトランジスタ
１０２、３０３、３０４、３０５ｎ型エンハンスメント型ＭＯＳトランジスタ
１０３、１０４、２０３、２０４、４０３、４０４電圧供給端子
１０５、２０５、４０５出力端子
１０６、２０６、４０６電圧監視端子
１０７、１０８、２０７、２０８、３０７、３０８、４０７、４０８分割抵抗
２０１差動増幅器
２０２、３０６基準電圧器
３０１、３０２、４０２ p型エンハンスメント型ＭＯＳトランジスタ
４０１ p型ディプレッション型ＭＯＳトランジスタ 101 n-type depletion type MOS transistors 102, 303, 304, 305 n-type enhancement type MOS transistors 103, 104, 203, 204, 403, 404 Voltage supply terminals 105, 205, 405 Output terminals 106, 206, 406 Voltage monitoring terminal 107 , 108, 207, 208, 307, 308, 407, 408 Dividing resistor 201 Differential amplifier 202, 306 Reference voltage device 301, 302, 402 p-type enhancement type MOS transistor 401 p-type depletion type MOS transistor

Claims

A dividing resistor provided between the monitoring voltage terminal to which the monitored voltage is input and the second voltage supply terminal;
A depletion type n-channel MOS transistor having a drain connected to the first voltage supply terminal, a source connected to the output terminal of the voltage monitoring circuit, and a gate connected to the second voltage supply terminal;
An enhancement-type n-channel MOS transistor having a drain connected to the output terminal of the voltage monitoring circuit, a source connected to the second voltage supply terminal, and a gate connected to the output terminal of the dividing resistor,
A voltage monitoring circuit, wherein the voltage of the monitoring voltage terminal is detected by a threshold voltage of the depletion type n-channel MOS transistor and a division ratio of the division resistor.

A dividing resistor provided between a monitoring voltage terminal to which a monitored voltage is input and a second voltage supply terminal;
A depletion type p-channel MOS transistor having a source connected to the first voltage supply terminal, a drain connected to the output terminal of the voltage monitoring circuit, and a gate connected to the second voltage supply terminal;
An enhancement-type p-channel MOS transistor having a source connected to the output terminal of the voltage monitoring circuit, a drain connected to the second voltage supply terminal, and a gate connected to the output terminal of the dividing resistor,
A voltage monitoring circuit, wherein the voltage at the monitoring voltage terminal is detected by a threshold voltage of the depletion type p-channel MOS transistor and a division ratio of the division resistor.