JP4264910B2 - Electric double layer capacitor with withstand voltage measures - Google Patents
Electric double layer capacitor with withstand voltage measures Download PDFInfo
- Publication number
- JP4264910B2 JP4264910B2 JP24663698A JP24663698A JP4264910B2 JP 4264910 B2 JP4264910 B2 JP 4264910B2 JP 24663698 A JP24663698 A JP 24663698A JP 24663698 A JP24663698 A JP 24663698A JP 4264910 B2 JP4264910 B2 JP 4264910B2
- Authority
- JP
- Japan
- Prior art keywords
- electric double
- double layer
- layer capacitor
- terminal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/13—Energy storage using capacitors
Landscapes
- Electric Double-Layer Capacitors Or The Like (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、簡単な電気回路又は電子素子を付加することによって耐電圧の高い電気二重層コンデンサとなり得る耐電圧対策を施した電気二重層コンデンサに関するものである。
【0002】
【従来の技術】
電解液である電気の導体は、分解電圧以下では誘電体の役割をする。この現象を利用したものに電気二重層コンデンサ10がある。
この電気二重層コンデンサ10は、具体的には、図6において、活性炭をアルミニウム箔に塗った分極性+電極13、電解液を含浸したセパレータ15、分極性+電極13と同様の分極性−電極14、さらに前記と同一のセパレータ15を順次重ね合わせて円柱状に巻きつけ、これを封口ゴム17とともに円筒状アルミニウム容器12内に収納し、前記電極13、14に接続したリード線18、19を前記円筒状アルミニウム容器12の封口ゴム17から導出してなるものである。全体の形状は、円筒状以外に構成したものもある。
【0003】
この電気二重層コンデンサ10は、大容量のコンデンサを小型に作れること、短時間で充電できること、寿命をきわめて長くできることなどの利点を有する。しかし、耐電圧が1〜2.5Vと低いという問題点がある。
【0004】
【発明が解決しようとする課題】
耐電圧を2倍にするには、図5(a)に示すように、端子A、B間に同一定格の電気二重層コンデンサ10を2個直列接続した直列回路11とすればよい。
しかし、これでは、容量が半分になってしまう。耐電圧をn倍にする場合も同様である。
【0005】
耐電圧が2倍で、容量に変化のないようにするには、図5(b)に示すように、まず、電気二重層コンデンサ10を2個直列接続した直列回路11を2個作り、これら2個の直列回路11を端子A、B間に並列接続すればよい。
しかし、これでは、電気二重層コンデンサ10を4個も使用しなければならない。耐電圧をさらにあげるには、電気二重層コンデンサ10の数がますます多くなるという問題点があった。
【0006】
本発明は、コンデンサの数を増やすことなく、汎用の安価な半導体素子などを使用して、コンデンサの容量に変化がなく、しかも、目的の耐圧の電気二重層コンデンサを安価に得ることを目的とするものである。
【0007】
本発明は、電気二重層コンデンサに、この電気二重層コンデンサの耐電圧を越えない電圧を出力する定電圧回路を結合し、この定電圧回路は、充電入力電圧の入力端子と放電出力電圧の出力端子を兼用した+側端子に、充電入力電圧として放電出力電圧より所定以上高い電圧を印加するための閾値をもったツェナーダイオードを介して制御部としてのトランジスタのコレクタと定電流素子のアノードを接続し、前記トランジスタのエミッタを、検出端としての抵抗と前記電気二重層コンデンサを介して−側コモン端子に接続し、前記定電流素子のカソードを、前記トランジスタのベースと3端子ツェナーダイオードのカソードに接続し、この3端子ツェナーダイオードのアノードを前記−側コモン端子に接続し、この3端子ツェナーダイオードのリファレンス端子を、前記トランジスタのエミッタと前記検出端としての抵抗との接続点に接続してなり、前記検出端としての抵抗と電気二重層コンデンサの接続点から取り出した出力端子と前記−側コモン端子との間にDC−DCコンバータを接続し、前記DC−DCコンバータの出力側に逆流防止用ダイオードを介して前記+側端子に接続することにより、前記+側端子と前記−側コモン端子との2端子型としたことを特徴とする耐電圧対策を施した電気二重層コンデンサである。
【0008】
このような構成において、充電端子から定電流素子のアノードとトランジスタのコレクタに電圧が印加され、定電流素子では、定電流化した電流がトランジスタのベース電流として流入し、トランジスタのコレクタ電流が抵抗を経て電気二重層コンデンサに流入し、充電する。
【0009】
前記抵抗の両端に発生した電位は、3端子ツェナーダイオードのリファレンス端子とアノード間に加わるが、この電位が3端子ツェナーダイオードのリファレンス電圧と等しくなったとき、3端子ツェナーダイオードが導通して3端子ツェナーダイオードのカソードから、求める定電流動作を行うための制御動作をトランジスタのベースに与え、電気二重層コンデンサへ流す電流を定電流化する。
出力端子の直流電圧は、昇圧型DC−DCコンバータ用ICでチョッピングされ、昇圧用チョークコイルで昇圧された後、脈流波が平滑化されて出力する。
【0010】
【発明の実施の形態】
以下、本発明の実施例を図面に基づき説明する。
図1は、本発明による耐電圧対策を施した電気二重層コンデンサの第1実施例を示すもので、電気二重層コンデンサ10の充電電圧入力側には、定電圧回路20が接続され、放電電圧出力側には、DC−DCコンバータ27が接続され、また、端子23とコモン端子25を具備した2端子型として構成されている。これら2端子のうち、端子23は、充電モード時の入力端子と、放電モード時の出力端子を兼用している。
【0011】
前記定電圧回路20は、端子23からツェナーダイオード29を介して制御部としてのトランジスタ22のコレクタに接続されるとともに、定電流部としての定電流素子21のアノードに接続され、前記トランジスタ22のエミッタには、電圧検出端としての抵抗26が接続され、さらに、前記電気二重層コンデンサ10の+側に接続され、前記定電流素子21のカソードは、前記トランジスタ22のベースに接続されるとともに、検出部としての3端子ツェナーダイオード30のカソードに接続され、この3端子ツェナーダイオード30のアノードは、前記電気二重層コンデンサ10の−側に接続されるとともに、前記コモン端子25に接続され、前記3端子ツェナーダイオード30のリファレンス端子は、前記トランジスタ22のエミッタと前記抵抗26の接続点に接続され、前記3端子ツェナーダイオード30のカソードとリファレンス端子との間には、発振防止用コンデンサ31が挿入されてなるものである。
【0012】
前記DC−DCコンバータ27は、昇圧型DC−DCコンバータ用IC33を主体とし、限流動作用抵抗34、昇圧用チョークコイル35、整流用ショットキーダイオード36及び平滑化用電解コンデンサ37を具備し、前記抵抗26と電気二重層コンデンサ10の接続点から取り出した出力端子24は、前記限流動作用抵抗34と昇圧型DC−DCコンバータ用IC33の1番端子と前記昇圧用チョークコイル35に接続され、前記整流用ショットキーダイオード36のカソードと昇圧型DC−DCコンバータ用IC33の8番端子の接続点は、逆流防止用ダイオード32を介して前記コモン端子25に接続されてなるものである。
【0013】
このような構成による作用を説明する。
端子23に所定の電圧Vi(例えば7V)を印加する。この電圧Viが、ツェナーダイオード29のツェナー電圧Vzよりも高く、かつ、このツェナーダイオード29のアノード側の閾値を越えた電圧が所定値(例えば2V)以上のとき、定電圧回路20と電気二重層コンデンサ10は、充電モードとして動作を開始する。
ツェナーダイオード29を通過した電圧Vdが定電流素子21のアノードとトランジスタ22のコレクタに印加され、定電流素子21では、定電流化した電流がトランジスタ22のベース電流Ibとして流入し、hFE倍された電流がトランジスタ22のコレクタ電流Icとして抵抗26を経て電気二重層コンデンサ10に流入し、この電気二重層コンデンサ10に充電する。
【0014】
前記コレクタ電流Icは、ベース電流Ibの安定度と周囲温度により安定化する。
すなわち、前記抵抗26の両端に発生した電位Vaは、3端子ツェナーダイオード30のリファレンス端子とアノード間に加わるが、この電位Vaが3端子ツェナーダイオード30のリファレンス電圧Vr(例えば2.5V)と等しくなったとき、3端子ツェナーダイオード30が導通して3端子ツェナーダイオード30のカソードから、求める定電流動作を行うための制御動作をトランジスタ22のベースに与え、そのベース電流量Ibを制御し、電気二重層コンデンサ10へ流す電流を定電流化する。
【0015】
電気二重層コンデンサ10の+側の出力端子24の出力電圧Vcが所定電圧、例えば、1.5V以上になると、昇圧型DC−DCコンバータ用IC33が正常な動作を開始する。出力端子24の直流電圧は、昇圧型DC−DCコンバータ用IC33でチョッピングされ、昇圧用チョークコイル35で昇圧された後、3番の出力端子から整流用ショットキーダイオード36を経て、のこぎり波、矩形波などの脈流波が出力し、これが平滑化用電解コンデンサ37で平滑化されて逆流防止用ダイオード32から端子23へ送られる。
【0016】
DC−DCコンバータ27の出力電圧Voは、充電モード時の印加電圧Viより低く、例えば5Vに設定されており、充電電圧Viの印加が停止したときに、逆流防止用ダイオード32を介して端子23から出力する。
なお、逆流防止用ダイオード32は、充電モードのとき、充電電圧Viが昇圧型DC−DCコンバータ用IC33の8番端子に印加されないようにするための保護素子として作用する。すなわち、充電モードのときに印加される充電電圧Viは、逆流防止用ダイオード32のカソードに逆バイアスがかかり、昇圧型DC−DCコンバータ用IC33の出力を停止させるスイッチ素子として作用する。
【0017】
以上の図1に示す実施例では、端子23とコモン端子25の2端子とし、充電時には、端子23から放電電圧を取り出せないようになっており、充電と放電のタイミングを必要としている。すなわち、2端子型には、つぎのような性質を有する。
(1)充電モード時には、放電モードは作動しない。
(2)充電時と放電時では、負荷回路に供給する出力電圧に違いが生じる。
(3)充電電圧は、放電出力電圧より常に一定電圧、実施例では、2V高い。
【0018】
しかるに、図2に示す本発明の第2実施例では、充電のための端子23と放電電圧出力のための出力端子28とを別個に設け、コモン端子25と合わせて3端子としたものである。この端子23は、ツェナーダイオード29を介することなく直接トランジスタ22と定電流素子21に接続しており、また、出力端子28は、DC−DCコンバータ27の出力端子に逆流防止用ダイオード32を介在することなく直接接続している。
【0019】
この図2に示す第2実施例の作用を説明する。
端子23には、3〜50Vの範囲の電圧Viが常時印加される。
この電圧Viが定電流素子21のアノードとトランジスタ22のコレクタに印加され、定電流素子21では、定電流化した電流がトランジスタ22のベース電流Ibとして流入し、hFE倍された電流がトランジスタ22のコレクタ電流Icとして抵抗26を経て電気二重層コンデンサ10に流入し、この電気二重層コンデンサ10に充電する。
【0020】
前記抵抗26の両端に発生した電位Vaが3端子ツェナーダイオード30のリファレンス電圧Vrと等しくなったとき、3端子ツェナーダイオード30が導通して3端子ツェナーダイオード30のカソードから、求める定電流動作を行うための制御動作をトランジスタ22のベースに与え、ベース電流量Ibをブリーダー動作し、電気二重層コンデンサ10へ流す電流を定電流化する。
【0021】
出力端子24の出力電圧Vcが所定電圧以上になると、昇圧型DC−DCコンバータ用IC33が正常な動作を開始し、直流電圧は、昇圧型DC−DCコンバータ用IC33でチョッピングされ、昇圧用チョークコイル35で昇圧された後、平滑化用電解コンデンサ37で平滑化されて出力端子28から出力する。
DC−DCコンバータ27の出力電圧Voは、充電モード時であっても出力する。
【0022】
以上の図2に示す3端子型の第2実施例では、つぎのような性質を有する。
(1)充電時と放電時の区別なく同時に作動できる。ただし、起動時には、電気二重層コンデンサ10に、昇圧型DC−DCコンバータ用IC33が駆動できる電圧、例えば、1.5V以上に充電されていることが必要である。
(2)充電電圧は、3〜50Vの非安定の変動電圧であっても充電できる。
(3)出力端子28に接続された負荷回路には、常に一定の出力電圧を供給できる。
(4)充電電圧が上下に変動しても放電電圧は安定である。
【0023】
前記図1及び図2に示す例では、電気二重層コンデンサ10の耐電圧を2.5Vとしたが、これらの回路をそのまま利用してさらに耐電圧の低い電気二重層コンデンサ10を用いる場合を、図3(a)(b)(c)により説明する。
図3(a)は、抵抗26と電気二重層コンデンサ10の+側との間に閾値電圧が0.6Vのダイオード38を2個直列に挿入した例を示している。このようにすれば、2.5−0.6−0.6=1.3Vの耐電圧の電気二重層コンデンサ10に適応させることができる。
図3(b)は、抵抗26と電気二重層コンデンサ10の+側との間にツェナー電圧Vzが1.0Vのツェナーダイオード39を1個挿入した例を示している。このようにすれば、2.5−1.0=1.5Vの耐電圧の電気二重層コンデンサ10に適応させることができる。
図3(c)は、抵抗26と電気二重層コンデンサ10の+側との間に可変抵抗40を挿入した例を示している。このようにすれば、この可変抵抗40の抵抗値の調整により目的の耐電圧の電気二重層コンデンサ10に適応させることができる。
【0024】
図4は、図1ないし図3に示すような定電圧回路20とDC−DCコンバータ27とからなる電子回路を電気二重層コンデンサ10に一体に組み込んで1つの電子素子としてまとめ上げた例を示している。
この図4において、41は、電気二重層コンデンサ10の円筒状アルミニウム容器12の直径よりもやや小さな円板状をなす配線基板で、この配線基板41の一側面(図中下面)には、プリント配線が施されるとともに、図1または図2に示す回路に必要な各種の回路素子42が搭載されて、定電圧回路20とDC−DCコンバータ27の電子回路が構成されている。この配線基板41と略同様の形状の端子基板43には、図1に示す回路構成の場合は、端子23とコモン端子25の2端子が、また、図2に示す回路構成の場合は、端子23、コモン端子25、出力端子28の3端子が取り付けられている。
【0025】
この配線基板41は、リン青銅にニッケルめっきした円筒形の保持枠44の上縁部45に内側から嵌め込まれ、すり割47から切り起こした折り込み爪46で保持され、また、端子基板43を配線基板41に所定間隔を持って向いあわせて、保持枠44のばね部48の延長片で保持される。
これら配線基板41、端子基板43、保持枠44の組み立てられたものが、円筒状アルミニウム容器12の外周に嵌合する大きさの円筒状のアダプタケース52の内側に嵌合されると、前記端子基板43がアダプタケース52の巻き込み部49に当接し、また、保持枠44の上縁部45の上面にアダプタケース52の折り込み爪53を折り込んで固定する。このようにして、アダプタケース52の巻き込み部49側から2端子又は3端子が外方に突出する。
【0026】
このようにして電子回路の組み込まれたアダプタケース52は、その上端の開口した圧着部50側を、電気二重層コンデンサ10の円筒状アルミニウム容器12に下方から嵌め込む。圧着部50には、円筒状アルミニウム容器12の凹溝54と一致する個所に放熱孔51が形成されており、この放熱孔51のある外周部分を絞り込むことにより、円筒状アルミニウム容器12にアダプタケース52が一体に固着される。このとき、電気二重層コンデンサ10のリード線18とリード線19が配線基板41の配線部に差し込まれ、端子基板43に穿設された孔から半田などで接続される。
このように、従来の電気二重層コンデンサ10のリード線側に、電子回路を内蔵したアダプタケース52を嵌め込み固着することにより、電気二重層コンデンサ10のみと外観がほとんど同一形状であって、しかも耐電圧を高めた電気二重層コンデンサが得られる。
【0027】
【発明の効果】
本発明によれば、電気二重層コンデンサ10に、制御部としてのトランジスタ22、定電流素子21、検出端としての抵抗26、3端子ツェナーダイオード30からなる定電圧回路20を接続したので、汎用の安価な半導体素子などを使用して、1〜2.5Vの低耐圧のものを、少なくとも3〜50Vの高耐圧の電気二重層コンデンサにグレードアップすることができる。また、充電時に印加する電圧変動による発熱が少ない。特に、定電流素子21によって発熱が安定し、熱損失が少ない。さらに、抵抗26による発熱が多少あったとしても一定値であり、安定している。
【0028】
本発明によれば、電気二重層コンデンサ10に、制御部としてのトランジスタ22、定電流素子21、検出端としての抵抗26、3端子ツェナーダイオード30からなる定電圧回路20の他に、DC−DCコンバータ27を接続することにより、安定した放電電圧を出力できる。
【0029】
本発明の耐電圧対策を施した電気二重層コンデンサを、2端子型とすることにより、つぎのような性質を有する。
(1)充電モード時には、放電モードは作動しない。
(2)充電時と放電時では、負荷回路に供給する出力電圧に違いが生じる。
(3)充電電圧は、放電出力電圧より常に一定電圧、実施例では、2V高い。
【0030】
検出端としての抵抗26と電気二重層コンデンサ10との間に、1又は複数のダイオード38、ツェナーダイオード39又は可変抵抗40を介在することにより、耐電圧の異なる電気二重層コンデンサ10に適応できる。
【0031】
定電圧回路20とDC−DCコンバータ27との電子回路を組み込んだアダプタケース52を電気二重層コンデンサ10の円筒状アルミニウム容器12に嵌合固着し、アダプタケース52の他端から端子23とコモン端子25との2端子又は端子23とコモン端子25と出力端子28の3端子を外部に突出させることにより、外観が従来の1個の電気二重層コンデンサ10のみとほとんど変わることなく、しかも耐電圧の高い電気二重層コンデンサ10が得られる。
【図面の簡単な説明】
【図1】本発明による耐電圧対策を施した電気二重層コンデンサの第1実施例を示す電気回路図である。
【図2】本発明による耐電圧対策を施した電気二重層コンデンサの第2実施例を示す電気回路図である。
【図3】耐電圧の異なる電気二重層コンデンサ10に適応できるようにするための実施例を示すもので、(a)は、ダイオード38を挿入した例を示す電気回路図、(b)は、ツェナーダイオード39を挿入した例を示す電気回路図、(c)は、可変抵抗40を挿入した例を示す電気回路図である。
【図4】本発明による耐電圧対策を施した電気二重層コンデンサに電子回路を組み込んだアダプタケース52を嵌合固着した例を示す一部切り欠いた正面図である。
【図5】(a)は、電気二重層コンデンサ10の耐電圧を2倍とした場合の電気回路図、(b)は、容量はそのままで、耐電圧を2倍とした場合の電気回路図である。
【図6】一般的な電気二重層コンデンサ10の一例を示す斜視図である。
【符号の説明】
10…電気二重層コンデンサ、11…直列回路、12…円筒状アルミニウム容器、13…分極性+電極、14…分極性−電極、15…セパレータ、17…封口ゴム、18…リード線、19…リード線、20…定電圧回路、21…定電流素子、22…制御部としてのトランジスタ、23…端子、24…出力端子、25…コモン端子、26…検出端としての抵抗、27…DC−DCコンバータ、28…出力端子、29…ツェナーダイオード、30…3端子ツェナーダイオード、31…発振防止用コンデンサ、32…逆流防止用ダイオード、33…昇圧型DC−DCコンバータ用IC、34…限流動作用抵抗、35…昇圧用チョークコイル、36…整流用ショットキーダイオード、37…平滑化用電解コンデンサ、38…ダイオード、39…ツェナーダイオード、40…可変抵抗、41…配線基板、42…回路素子、43…端子基板、44…保持枠、45…上縁部、46…折り込み爪、47…すり割、48…ばね部、49…巻き込み部、50…圧着部、51…放熱孔、52…アダプタケース、53…折り込み爪、54…凹溝。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electric double layer capacitor with a withstand voltage countermeasure that can be an electric double layer capacitor having a high withstand voltage by adding a simple electric circuit or electronic element.
[0002]
[Prior art]
The electrical conductor that is an electrolyte serves as a dielectric below the decomposition voltage. There is an electric
Specifically, this electric
[0003]
The electric
[0004]
[Problems to be solved by the invention]
In order to double the withstand voltage, a
However, this will halve the capacity. The same applies when the withstand voltage is increased n times.
[0005]
In order to make the withstand voltage double and the capacitance does not change, as shown in FIG. 5B, first, two
However, in this case, four electric
[0006]
An object of the present invention is to use a general-purpose inexpensive semiconductor element without increasing the number of capacitors, and to obtain an electric double layer capacitor having a desired breakdown voltage at a low price without changing the capacitance of the capacitor. To do.
[0007]
The present invention combines an electric double layer capacitor with a constant voltage circuit that outputs a voltage that does not exceed the withstand voltage of the electric double layer capacitor. The constant voltage circuit includes an input terminal for a charge input voltage and an output for a discharge output voltage. The collector of the transistor as the control unit and the anode of the constant current element are connected to the + side terminal, which is also used as a terminal, via a Zener diode having a threshold for applying a voltage higher than the discharge output voltage as a charge input voltage by a predetermined value or more. and the emitter of the transistor, via a resistor and the electric double layer capacitor as a detection end - connected to the side common terminal, the cathode of the constant current element, the cathode of the base and 3 terminal zener diode of the transistor connect the anode of the three-terminal zener diode - connected to the side common terminal, the three-terminal zener diode Of the reference terminal, will be connected to the connection point of the resistor as an emitter and the detection end of said transistors, said output terminal taken out from a connection point between the resistor and electric double layer capacitor as the detection end - side common connect the DC-DC converter between the terminals, by connecting pre SL via a DC-DC converter diode for preventing reverse current on the output side of said positive terminal, the positive terminal and the - side common terminal This is an electric double layer capacitor with a withstand voltage measure characterized by being a two-terminal type.
[0008]
In such a configuration, a voltage is applied from the charging terminal to the anode of the constant current element and the collector of the transistor. In the constant current element, a constant current flows as the base current of the transistor, and the collector current of the transistor has a resistance. Then, it flows into the electric double layer capacitor and charges.
[0009]
The potential generated at both ends of the resistor is applied between the reference terminal and the anode of the three-terminal Zener diode. When this potential becomes equal to the reference voltage of the three-terminal Zener diode, the three-terminal Zener diode becomes conductive and the three terminals. A control operation for performing a desired constant current operation is applied to the base of the transistor from the cathode of the Zener diode, and the current flowing to the electric double layer capacitor is made constant.
The DC voltage at the output terminal is chopped by the boosting DC-DC converter IC, boosted by the boosting choke coil, and then the pulsating wave is smoothed and output.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 shows a first embodiment of an electric double layer capacitor with a withstand voltage countermeasure according to the present invention, and a
[0011]
The
[0012]
The DC-
[0013]
The effect | action by such a structure is demonstrated.
A predetermined voltage Vi (for example, 7 V) is applied to the
The voltage Vd that has passed through the Zener
[0014]
The collector current Ic is stabilized by the stability of the base current Ib and the ambient temperature.
That is, the potential Va generated at both ends of the
[0015]
When the output voltage Vc of the +
[0016]
The output voltage Vo of the DC-
The
[0017]
In the embodiment shown in FIG. 1, the terminal 23 and the
(1) During the charge mode, the discharge mode does not operate.
(2) A difference occurs in the output voltage supplied to the load circuit during charging and discharging.
(3) The charging voltage is always a constant voltage higher than the discharge output voltage, in the embodiment, 2V higher.
[0018]
However, in the second embodiment of the present invention shown in FIG. 2, a terminal 23 for charging and an
[0019]
The operation of the second embodiment shown in FIG. 2 will be described.
A voltage Vi in the range of 3 to 50 V is constantly applied to the terminal 23.
This voltage Vi is applied to the anode of the constant
[0020]
When the potential Va generated at both ends of the
[0021]
When the output voltage Vc at the
The output voltage Vo of the DC-
[0022]
The three-terminal type second embodiment shown in FIG. 2 has the following properties.
(1) It can operate simultaneously without distinction between charging and discharging. However, at the time of starting, it is necessary that the electric
(2) The charging voltage can be charged even if it is an unstable voltage of 3 to 50V.
(3) A constant output voltage can always be supplied to the load circuit connected to the
(4) The discharge voltage is stable even if the charging voltage fluctuates up and down.
[0023]
In the example shown in FIG. 1 and FIG. 2, the withstand voltage of the electric
FIG. 3A shows an example in which two
FIG. 3B shows an example in which one
FIG. 3C shows an example in which a
[0024]
FIG. 4 shows an example in which an electronic circuit composed of the
In FIG. 4,
[0025]
The
When the assembly of the
[0026]
Thus, the
Thus, by fitting and fixing the
[0027]
【The invention's effect】
According to the present invention, the
[0028]
According to the present invention, in addition to the
[0029]
The electric double layer capacitor to which the withstand voltage measure of the present invention is applied has the following properties by making it a two- terminal type .
(1) During the charge mode, the discharge mode does not operate.
(2) A difference occurs in the output voltage supplied to the load circuit during charging and discharging.
(3) The charging voltage is always a constant voltage higher than the discharge output voltage, in the embodiment, 2V higher.
[0030]
By interposing one or a plurality of
[0031]
An
[Brief description of the drawings]
FIG. 1 is an electric circuit diagram showing a first embodiment of an electric double layer capacitor having a withstand voltage countermeasure according to the present invention.
FIG. 2 is an electric circuit diagram showing a second embodiment of an electric double layer capacitor with a withstand voltage countermeasure according to the present invention.
3A and 3B show an embodiment for adapting to an electric
FIG. 4 is a partially cutaway front view showing an example in which an
5A is an electric circuit diagram when the withstand voltage of the electric
6 is a perspective view showing an example of a general electric
[Explanation of symbols]
DESCRIPTION OF
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24663698A JP4264910B2 (en) | 1998-09-01 | 1998-09-01 | Electric double layer capacitor with withstand voltage measures |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24663698A JP4264910B2 (en) | 1998-09-01 | 1998-09-01 | Electric double layer capacitor with withstand voltage measures |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000077280A JP2000077280A (en) | 2000-03-14 |
JP4264910B2 true JP4264910B2 (en) | 2009-05-20 |
Family
ID=17151363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24663698A Expired - Fee Related JP4264910B2 (en) | 1998-09-01 | 1998-09-01 | Electric double layer capacitor with withstand voltage measures |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4264910B2 (en) |
-
1998
- 1998-09-01 JP JP24663698A patent/JP4264910B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000077280A (en) | 2000-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5436550A (en) | AC-DC converter having saw-tooth wave generating circuit in active filter | |
US8570778B2 (en) | Power converter with a single diode rectifier and a filter | |
US9083246B2 (en) | Control circuit for primary side control of switching power supply | |
US7880449B2 (en) | Capacitor start-up apparatus and method with fail-safe short circuit protection | |
JP2005520474A (en) | 3-terminal low voltage pulse width modulation control IC | |
US7078882B2 (en) | Active clamping circuit and power supply system using the same | |
CN1037307C (en) | Power supply circuit with standby arrangement | |
JPS607907B2 (en) | switching regulator | |
US11005382B2 (en) | Synchronous rectification controlling device, isolated synchronous-rectification DC-DC converter, gate driving device, isolated DC-DC converter, AC-DC converter, power adapter, and electric appliance | |
US8184457B2 (en) | Switch mode power supply for in-line voltage applications | |
JP4264910B2 (en) | Electric double layer capacitor with withstand voltage measures | |
JPH05304768A (en) | Dc-dc converter | |
JP4172855B2 (en) | Additional function built-in capacitor | |
JP2985024B2 (en) | Power supply circuit for driving light emitting elements | |
US6777876B2 (en) | Power-supply unit for microwave tube | |
CN213028647U (en) | Power supply circuit and circuit module thereof | |
US6992904B2 (en) | Power converter module with a voltage regulating circuit | |
JP3387271B2 (en) | Switching power supply control circuit | |
JP7157657B2 (en) | Switching power supply device and semiconductor device | |
JP2596134Y2 (en) | Switching power supply | |
JPH0130852Y2 (en) | ||
CN113315363A (en) | Integrated chip, circuit and lighting device | |
KR200202344Y1 (en) | Construction of PWM controller for switching mode power supply | |
JP2797545B2 (en) | Switching power supply circuit | |
JPH0956158A (en) | Switching power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090127 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090206 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |