JP4251476B2

JP4251476B2 - Surface acoustic wave filter element

Info

Publication number: JP4251476B2
Application number: JP2002311730A
Authority: JP
Inventors: 弘幸中村; 慶治大西; 昭雄常川; 茂都築
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2001-10-29
Filing date: 2002-10-25
Publication date: 2009-04-08
Anticipated expiration: 2022-10-25
Also published as: JP2003204243A

Description

【０００１】
【発明の属する技術分野】
本発明は、電気的特性の劣化を抑えた平衡型端子を有する弾性表面波フィルタ素子に関するものである。
【０００２】
【従来の技術】
近年、移動体通信の発展に伴い、使用される部品の高性能化、小型化が期待されている。さらに、対雑音特性の良好化を目的としてＩＣなどの半導体部品の平衡化が進み、ＲＦ段に使用される弾性表面波フィルタ素子においても平衡化が求められている。
【０００３】
従来より、移動体通信機器などのＲＦ段のフィルタとしては、弾性表面波フィルタが広く用いられている。特に、縦モード型の弾性表面波フィルタ素子は平衡−不平衡変換が容易に実現できる。
【０００４】
さらには、小型化に関して、従来のワイヤーボンディング実装技術からフリップチップやＣＳＰ（Chip Size Package）などに代表されるフェースダウン実装技術が主流となりつつある。
【０００５】
以下、従来の平衡型入出力端子を有する縦モード型の弾性表面波フィルタ素子について説明する。
【０００６】
図７に従来の平衡型端子を有する縦モード型の弾性表面波フィルタの構成を示す。
【０００７】
図７において、弾性表面波フィルタ素子は、圧電基板７０１上に、第１、第２、第３のインターディジタルトランスデューサ電極（以下、ＩＤＴ電極と称する）７０２、７０３、７０４と第１、第２の反射器電極７０５、７０６とにより構成される。第１のＩＤＴ電極７０２の一方の電極指は平衡型端子の一方７０７に接続され、第１のＩＤＴ電極７０２の他方の電極指は平衡型端子の他方７０８に接続される。
【０００８】
また、第２、第３のＩＤＴ電極７０３、７０４の一方の側の電極指を不平衡型端子７０９に接続し、他方を接地する。以上の構成とすることにより不平衡型−平衡型端子を有する弾性表面波フィルタ素子が得られる。
【０００９】
次に、前記弾性表面波フィルタ素子を回路基板上にフェースダウン実装する場合の構成についての一例を述べる。図８（ａ）は、図７の弾性表面波フィルタ素子の圧電基板上の構成を模式的に示した図である。
【００１０】
第１のＩＤＴ電極７０２の一方の電極指は第１の配線電極８０１を介して第１の電極パッド８０２に接続される。第１のＩＤＴ電極７０２の他方の電極指は第２の配線電極８０３を介して第２の電極パッド８０４に接続される。
【００１１】
第２のＩＤＴ電極７０３の一方の側の電極指と、第３のＩＤＴ電極７０４の一方の側の電極指は、それぞれ第３の配線電極８０５を介して第３の電極パッド８０６に接続される。また、接地電極に関しては省略している。
【００１２】
図８（ｂ）に示すのは、前述の弾性表面波フィルタ素子が実装される回路基板の表層図である。回路基板８０７には第１の回路基板上配線電極８０８、第２の回路基板上配線電極８０９、第３の回路基板上配線電極８１０がそれぞれ設けられている。
【００１３】
図８（ａ）に示す弾性表面波フィルタ素子は、回路基板８０７に対向するように実装される。例えば、金バンプを用いた超音波熱圧着による実装方法を用いることができる。この時、第１の電極パッド８０２は第１の回路基板上配線電極８０８に接続され、第２の電極パッド８０４は第２の回路基板上配線電極８０９に接続され、第３の電極パッド８０６は第３の回路基板上配線電極８１０に接続される。
【００１４】
第１、第２、第３の回路基板上配線電極８０８、８０９、８１０は、スルーホールやビアホール、或いは回路基板の外部の電極などにより端子として引き出される。この場合、第１、第２、第３の電極８０８、８０９、８１０はそれぞれ、平衡型出力端子の一方ＯＵＴ１、平衡型出力端子の他方ＯＵＴ２、不平衡型入力端子ＩＮに接続され、不平衡型−平衡型端子を有する弾性表面波フィルタが実現される。
【００１５】
又、従来の弾性表面波デバイスは、弾性表面波素子の接地用電極パッドの少なくとも１つと、表面実装用パッケージの接地用外部接続端子の少なくとも１つとを接続する接地用連絡導体を、表面実装用パッケージ内面に複数設けることにより、帯域外抑圧度を向上している（例えば、特許文献１参照。）。
【００１６】
又、従来の弾性表面波デバイスは、不平衡型入力端子と平衡型ＩＤＴの端子間に結合があると同相電圧が発生するので、両ＩＤＴ間の電気的結合は出来るだけ抑圧しなければならないと示されているが、その具体的構成に関しては開示されていない（例えば、非特許文献１参照。）。
【００１７】
【特許文献１】
特開平１１−１４５７７２号公報
【非特許文献１】
「２００１年電子情報通信学会基礎・境界ソサイエティ大会講演論文集」社団法人電子情報通信学会、２００１年８月２９日、ｐ２８３−２８４
【００１８】
【発明が解決しようとする課題】
しかしながら、上述の弾性表面波フィルタ素子あるいは、弾性表面波フィルタにおいては、重要な電気的特性の一つであるバランス特性に関して、その劣化の原因に関する詳細な議論が少なく、バランス特性を考慮した圧電基板上の配線電極構成、そして回路基板の構造が明確化されていなかった。
【００１９】
本発明では、上記従来のこの様な課題を考慮して、平衡型端子を有する弾性表面波フィルタ素子あるいは、弾性表面波フィルタに関して、バランス特性の劣化原因を明確化し、その改善を行い、良好なバランス特性を有する弾性表面波フィルタ素子を提供することを目的とするものである。
【００２０】
【発明が解決するための手段】
本発明は、圧電基板と、前記圧電基板上に形成された複数のインターディジタルトランスデューサ電極（ＩＤＴ電極）とを備えた弾性表面波フィルタ素子であって、前記複数のＩＤＴ電極の内、少なくとも一つのＩＤＴ電極は平衡型端子に接続され、他のＩＤＴ電極は平衡型端子または不平衡型端子に接続され、前記少なくとも一つのＩＤＴ電極に接続された第１の配線電極手段は、前記他のＩＤＴ電極に接続された第２の配線電極手段と異なる平面上に配置されており、前記第１及び第２の配線電極手段の内、何れか一方の前記配線電極手段が前記圧電基板の主面上に設けられており、他方の前記配線電極手段が前記圧電基板の前記主面上に形成された保護膜上に設けられている弾性表面波フィルタ素子である。
尚、前記保護膜は誘電体薄膜であることが好ましい。
【００４８】
【発明の実施の形態】
（実施の形態１）
以下、本発明の実施の形態１の弾性表面波フィルタ素子、及び弾性表面波フィルタについて図面を参照しながら説明する。
【００４９】
まず、前述の弾性表面波フィルタ素子のバランス特性の劣化原因に関しての考察を行う。図９に示すのは、図８（ａ）の弾性表面波フィルタにおいてＡ−Ａ’で切り出した断面図である。このような弾性表面波は一般的にリチウム酸タンタル（ＬｉＴａＯ₃）やリチウム酸ニオブ（ＬｉＮｂＯ₃）などの圧電基板が広く用いられており、このような基板の実効比誘電率はそれぞれ４８、４９程度と大きい値である。ここで、実効比誘電率とは圧電基板の比誘電率テンソルε₁₁ ^Tとε₃₃ ^Tを用いて、次式１の通り定義する。
【００５０】
【数１】

図９に示すように、第１の配線電極８０１と第３の配線電極８０５の間には基板を介する寄生成分Ｃｓｕｂ、空間的な寄生成分Ｃｐなどが生じる。
【００５１】
圧電基板上で配線電極を用いて配線を行う場合には比誘電率が大きいので、その影響も大きくなる。また、これらの電極の距離を離せば、寄生成分による結合は小さくできるが、実際には弾性表面波フィルタ素子の小型化も同時に必要であり、これらの電極の距離を大きくするのには限界がある。
【００５２】
図１０に、これらの寄生成分を考慮した構成を示す。図７の弾性表面波フィルタにおける寄生成分としては、入出力ＩＤＴ電極間に容量成分１００１を仮定した構成が考えられる。図１０に示す構成で容量成分１００１の容量値を変化させて、９００ＭＨｚ帯のフィルタに関して解析を行った結果を図１１（ａ）、図１１（ｂ）に示す。
【００５３】
図１１（ａ）、図１１（ｂ）はバランス特性を表す指標として、振幅バランス特性、位相バランス特性を示した図である。
【００５４】
ここで、振幅バランス特性とは次の通りである。即ち、図７又は図１０に示す弾性表面波フィルタ素子の不平衡型端子７０９から入力された信号は、平衡型端子の一方の７０７と他方の７０８にバランス信号として出力される。その場合の平衡型端子の一方の７０７に出力される信号振幅と、平衡型端子の他方の７０８に出力される信号振幅との振幅差を表したものが、振幅バランス特性である。そして、この値が零となればバランス特性の劣化はないといえる。
【００５５】
又、位相バランス特性とは、上記平衡型端子の一方の７０７に出力される信号の位相と、上記平衡型端子の他方の７０８に出力される信号の位相との位相差の１８０度からのずれを表したものである。そして、この値が零となればバランス特性の劣化はないといえる。
【００５６】
図１１（ａ）、図１１（ｂ）は、通過帯域内における振幅、位相のバランス特性の最大値と最小値を示している。図１１（ａ）が振幅バランス特性であり、図１１（ｂ）が位相バランス特性である。
【００５７】
図１１（ａ）、図１１（ｂ）に示すように、容量値が大きくなる程バランス特性が劣化している。即ち、入出力間の寄生成分による結合が大きい程バランス特性が劣化する。
【００５８】
振幅バランス特性を±１ｄＢ以内、位相バランス特性を±１０度以内のフィルタを実現するには、入出力間の寄生成分としての容量値を０．１０ｐＦ以下にする必要がある。即ち、アドミッタンス成分Ｙで考えるとＹ＝２πｆＣより、Ｙが０．６［ｍＳ］以下とすればよい。ここでｆは周波数、Ｃは容量値である。
【００５９】
次に、前述のバランス特性の劣化原因を克服する弾性表面波フィルタ素子、及び弾性表面波フィルタの構成について述べる。
【００６０】
図１（ａ）は、弾性表面波フィルタ素子の圧電基板上の構成を模式的に示した図である。第１のＩＤＴ電極１０２の一方の電極指は第１の配線電極１０７を介して第１の電極パッド１０８に接続される。
【００６１】
第１のＩＤＴ電極１０２の他方の電極指は第２の配線電極１０９を介して第２の電極パッド１１０に接続される。
【００６２】
第２、第３のＩＤＴ電極１０３、１０４の一方の側の電極指は実質上直接に第３、第４の電極パッド１１１、１１２に接続される。第２、第３のＩＤＴ電極１０３、１０４の他方の側の電極指は接地されるが、ここでは接地電極に関しては省略している。
【００６３】
図１（ｂ）に示すのは、前述の弾性表面波フィルタ素子が実装される回路基板の表層図である。回路基板１１３には第１、第２、第３の回路基板上配線電極１１４、１１５、１１６が設けられている。
【００６４】
図１（ａ）に示す弾性表面波フィルタ素子は、回路基板１１３に対向するように実装される（図１２参照）。ここで、図１２は、弾性表面波フィルタ素子が回路基板１１３に対向するように実装された弾性表面波フィルタの分解斜視図である。
【００６５】
例えば、金バンプを用いた超音波熱圧着による実装方法を用いることができる。
【００６６】
この時、第１の電極パッド１０８は第１の回路基板上配線電極１１４に接続され、第２の電極パッド１１０は第２の回路基板上配線電極１１５に接続され、第３、第４の電極パッド１１１、１１２は第３の回路基板上配線電極１１６の２箇所に接続される。
【００６７】
この時、回路基板上の配線電極１１６は、図８（ａ）の第３の配線電極８０５と同じ役割、即ち、第３の電極パッド１１１と第４の電極パッド１１２とを電気的に接続するための配線電極としての役割を担う。
【００６８】
第１、第２、第３の回路基板上配線電極１１４、１１５、１１６はスルーホールやビアホール、或いは回路基板の外部の電極などにより端子として引き出される。
【００６９】
この場合、第１、第２、第３の電極１１４、１１５、１１６はそれぞれ、平衡型出力端子の一方ＯＵＴ１、平衡型出力端子の他方ＯＵＴ２、不平衡型入力端子ＩＮに接続され、不平衡型−平衡型端子を有する弾性表面波フィルタが実現される。
【００７０】
以上の構成とすることにより、第１のＩＤＴ電極における第１、第２の配線電極１０７、１０９と第２、第３のＩＤＴ電極に接続される第３の回路基板上の配線電極１１６は空間的に離れた配置となる。
【００７１】
この様な構成によれば、図８（ａ）に示す構成と比べて、明らかに入出力間での結合を最小限に抑えることができ、弾性表面波フィルタ素子のバランス特性を改善することができる。
【００７２】
尚、本発明の第１の配線電極手段は、図１（ａ）の第１、第２の配線電極１０７，１０９で表された一対の配線電極に対応する。又、本発明の第２の配線電極手段は、図１（ｂ）に示す第３の回路基板上配線電極１１６に対応する。
【００７３】
また、図２において、第１の配線電極１０７と第３の回路基板上の配線電極１１６とは交差する部分が生じるが、この部分での寄生成分Ｃａは、交差部分を近似的に平行平板コンデンサとして仮定すると、次式２で表される。
【００７４】
【数２】
Ｃａ＝ε₀×Ｓ／ｔとなる。
【００７５】
ここで、ε₀は自由空間の誘電率であり、Ｓは交差部分の面積、ｔは電極間の距離である。
【００７６】
例えば、Ｓ＝１００μｍ×１００μｍ、ｔ＝２０μｍとすると、式２より、Ｃａは４．４［ｆＦ］と小さな値となる。
【００７７】
なお、実際には交差部分以外の要素も考慮して、圧電基板、回路基板の構成を最適化する必要があるが、空間的に離れた配置であれば、従来よりも入出力間の結合を小さくすることができ、バランス特性が改善す
るという効果は同様に得られる。
【００７８】
また、弾性表面波フィルタ素子の圧電基板上の配線電極をなくして、回路基板を多層基板とし配線を行う場合には、基板を含めたフィルタ全体の高さは若干高くなるので、低背化を考えた場合には欠点となるが、バランス特性に関しては、小さい比誘電率の基板であれば、改善の効果がある。
【００７９】
例えば、回路基板としてはアルミナやセラミック誘電体からなる積層体などが挙げられ、これらの比誘電率は１０程度のものがある。この場合、前式においてはＣａは０．０４［ｐＦ］となり、図１１より、バランス特性の劣化が小さいことが分かる。
【００８０】
よって、これらの回路基板内での多層配線を行って、寄生成分が０．１ｐＦ以下になるような構成とするには、回路基板材料の比誘電率εと配線電極間の距離ｔ、配線電極の交差部分の面積Ｓとの関係が
【００８１】
【数３】
ε×Ｓ／ｔ≦１．１×１０^-2
を満たすことが好ましい。
【００８２】
但し、複数の異なる比誘電率の材料が平面間に存在する場合には、平面間全体で上記の関係を満足すればよい。
【００８３】
また、本実施の形態においては、平衡側の配線電極１０７、１０９を圧電基板１０１の上に形成し、不平衡側は回路基板上の回路基板上の配線電極１１６と実質上直接に接続している。しかしこれに限らず例えば、図３に示すように、不平衡側の第２、第３のＩＤＴ電極１０３、１０４は配線電極３０１を介して、電極パッド３０２に接続して、第１、第２の電極パッド１０８、１１０は第１のＩＤＴ電極１０２に実質上直接に接続される構成としても構わない。
【００８４】
この時、第１、第２の電極パッド１０８、１１０は回路基板上の配線電極３０３、３０４に接続される。従って、回路基板上の配線電極３０３は、図８（ａ）の第１の配線電極８０１と同様の配線電極としての役割を担う。また、回路基板上の配線電極３０４は、図８（ａ）の第２の配線電極８０３と同様の配線電極としての役割を担う。
【００８５】
また、第３の電極パッド３０２は回路基板上の配線電極３０５に接続される。この場合は、回路基板１１３の表層の配置される回路基板上の配線電極３０３，３０４，３０５は圧電基板１０１上の弾性表面波の構成に応じて適宜配置されるものである。
【００８６】
以上の構成においても、第１のＩＤＴ電極における第１、第２の回路基板上の配線電極３０３，３０４と第２、第３のＩＤＴ電極の配線電極３０１は空間的に離れた配置となり、入出力間での結合を最小限に抑えることができ、弾性表面波フィルタのバランス特性を改善することができる。
【００８７】
尚、本発明の第１の配線電極手段は、図３（ｂ）の第１、第２の回路基板上配線電極３０３，３０４に表された一対の配線電極に対応する。又、本発明の第２の配線電極手段は、図３（ａ）に示す配線電極３０１に対応する。
【００８８】
なお、本実施形態においては、回路基板として説明したが、これはパッケージなどであっても構わない。
【００８９】
又、本実施の形態においては、第２，第３のＩＤＴ電極１０３，１０４の一方の側の電極指は、実質上直接に第３，第４の電極パッド１１１，１１２に接続される構成について説明したが、これに限らず、例えば、バスバー電極等を介して接続されていてもよく、配線の長さが短くなるような構成で最適化されていればよい。
【００９０】
（実施の形態２）
以下、本発明の実施の形態２の弾性表面波フィルタ素子及び弾性表面波フィルタについて図面を参照して説明する。
【００９１】
図４において、弾性表面波フィルタ素子は、圧電基板４０１上に、第１、第２、第３のＩＤＴ電極４０２、４０３、４０４と第１、第２の反射器電極４０５、４０６と、ＩＤＴ電極と反射器電極とにより構成される弾性表面波共振子４１０とにより構成される。
【００９２】
第１のＩＤＴ電極４０２の一方の電極指は平衡型端子の一方４０７に接続され、第１のＩＤＴ電極４０２の他方の電極指は平衡型端子の他方４０８に接続される。
【００９３】
また、不平衡型端子４０９は、弾性表面波共振子４１０を介して第２のＩＤＴ電極４０３の一方の側の電極指４０３ａと第３のＩＤＴ電極４０４の他方の電極指４０４ｂとに接続される。
【００９４】
ここで、第２のＩＤＴ電極４０３の一方の側の電極指４０３ａと第３のＩＤＴ電極４０４の他方の電極指４０４ｂとは、図４、図５に示す様に、一方から見て他方が逆側に配置されている電極指である。
【００９５】
以上の構成とすることにより不平衡型−平衡型端子を有する弾性表面波フィルタ素子が得られる。
【００９６】
次に、前記弾性表面波フィルタ素子をパッケージや基板上にフェースダウン実装する場合の構成についての一例を述べる。図５（ａ）は、弾性表面波フィルタ素子の圧電基板上の構成を模式的に示した図である。
【００９７】
第１のＩＤＴ電極４０２の一方の電極指は第１の配線電極５０１を介して第１の電極パッド５０２に接続される。第１のＩＤＴ電極４０２の他方の電極指は第２の配線電極５０３を介して第２の電極パッド５０４に接続される。
【００９８】
第２のＩＤＴ電極４０３の一方の側の電極指は実質上直接に第３の電極パッド５０５に接続される。第３のＩＤＴ電極４０４の他方の側の電極指は実質上直接に第４の電極パッド５０６に接続される。
【００９９】
第２のＩＤＴ電極４０３の他方の側の電極指、第３のＩＤＴ電極４０４の一方の側の電極指は接地されるが、ここでは接地電極に関してはその記載を省略している。
【０１００】
さらに、弾性表面波共振器４１０のＩＤＴ電極の一方と他方には第５、第６の電極パッド５０７、５０８に実質上直接に接続される。
【０１０１】
図５（ｂ）に示すのは、前述の弾性表面波フィルタ素子が実装される回路基板の表層図である。回路基板５０９には第１、第２、第３、第４の回路基板上配線電極５１０、５１１、５１２、５１３が設けられている。
【０１０２】
図５（ａ）に示す弾性表面波フィルタ素子は、回路基板５０９に対向するように実装される。
【０１０３】
例えば、金バンプを用いた超音波熱圧着による実装方法を用いることができる。この時、第１の電極パッド５０２は第１の回路基板上配線電極５１０に接続され、第２の電極パッド５０４は第２の回路基板上配線電極５１１に接続され、第３、第４の電極パッド５０５、５０６は第３の回路基板上配線電極５１２に接続される。
【０１０４】
また、第５の電極パッド５０７は第４の回路基板上配線電極５１３に接続され、第６の電極パッド５０８は第３の回路基板上配線電極５１２に接続される。
【０１０５】
即ち、第３の回路基板上配線電極５１２には３箇所の電極パッドが接続されていて、弾性波共振器４１０と第２、第３のＩＤＴ電極４０３、４０４を接続する配線電極の役割を担っている。
【０１０６】
また、第１、第２、第４の回路基板上配線電極５１０、５１１、５１３はスルーホールやビアホール、或いは回路基板の外部の電極などにより端子として引き出される。
【０１０７】
この場合、第１、第２、第４の電極５１０、５１１、５１３はそれぞれ、平衡型出力端子の一方ＯＵＴ１、平衡型出力端子の他方ＯＵＴ２、不平衡型入力端子ＩＮに接続され、不平衡型−平衡型端子を有する弾性表面波フィルタが実現される。
【０１０８】
以上の構成とすることにより、第１のＩＤＴ電極における第１、第２の配線電極５０１、５０３と第２、第３のＩＤＴ電極に接続される第３の回路基板上配線電極５１２は空間的に離れた配置となり、入出力間での結合を最小限に抑えることができ、弾性表面波フィルタ素子のバランス特性を改善することができる。
【０１０９】
実際に、本発明のフィルタと従来の構成のフィルタとの実測結果を比較してみたところ、１．８ＧＨｚ帯のフィルタにてバランス特性を評価したところ、本発明の構成とすることにより、振幅、及び位相バランス特性の偏差（最大値と最小値との差）が２５％程度改善される結果が得られた。
【０１１０】
さらに、回路基板上の配線電極と圧電基板上に形成されるＩＤＴ電極とが空間的に重ならない構成とすることによって、さらに寄生成分を小さくすることができる。
【０１１１】
即ち、図６中に示す矢印Ａの方向に沿って圧電基板４０１を見た場合、図６に示すように、ＩＤＴ電極６０１と回路基板上の配線電極６０２とが重ならない構成とすることが有効である。仮に図６の破線で示した部分６０３に回路基板上の配線電極を設けてしまうとＩＤＴ電極との間に寄生成分６０４が生じ、電気特性の劣化の原因となる。
【０１１２】
尚、上記実施の形態では、本発明の第１、第２の配線電極の内、何れか一方の配線電極が圧電基板上に設けられ、他の配線電極が回路基板上に設けられている例を中心に述べた。
【０１１３】
しかしこれに限らず例えば、（１）前記第１及び第２の配線電極の内、一方の前記配線電極が前記圧電基板上に形成されており、且つ、他方の前記配線電極は前記圧電基板が実装されるべき回路基板の内層電極である構成でも良いし（図１３参照）、あるいは、（２）前記第１及び第２の配線電極の内、一方の前記配線電極は前記圧電基板が実装されるべき回路基板上に形成され、且つ、他方の前記配線電極は前記回路基板の内層電極である構成（図示省略）でもかまわない。
【０１１４】
ここで、図１３は、前者の構成例の分解斜視図であり、図１２の場合と異なり、本発明の第２の配線電極に対応する配線電極が、内層電極１３０１として回路基板の内層面に形成されている。内層電極１３０１は、ビア１３０２を介して第３，第４の電極パッド１１１，１１２と接続されている。尚、端子電極１３０３ａ、１３０３ｂは、回路基板上の表層電極１１４，１１５と電気的に接続されている。又、後者の例としては、例えば、図１３を代用して説明すると、図１３に示す本発明の第１の配線電極手段に対応する第１，第２の配線電極１０７，１０９が、圧電基板上ではなく、回路基板上に表層電極として形成された構成でもよい。あるいは、図１３を代用して説明した上記構成では、本発明の第１の配線電極手段と第２の配線電極手段が、表層電極と内層電極の関係にある場合を示しているが、これら双方の関係が互いに逆の構成、即ち、本発明の第１の配線電極手段が回路基板の内層電極として、且つ本発明の第２の配線電極手段が回路基板の表層電極として構成されていても良い。
【０１１５】
尚、図１４は、図１３の構成例を模式的に表した図である。同図において、圧電基板１０１と回路基板１１３は、便宜上、透明なものとして透過的に表している。又、図中の斜線部は、弾性表面波フィルタ電極部の配置位置を略示したものである。
【０１１６】
又、上記実施の形態では、図５（ａ）を用いて、第３の電極パッド５０５が、第２のＩＤＴ電極４０３の一方の電極指４０３ａに接続されており、且つ、第４の電極パッド５０６が、第３のＩＤＴ電極４０４の他方の電極指４０４ｂに接続されており、しかも、その他方の電極指４０４ｂが上記一方の電極指４０３ａから見て逆側に設けられている場合について説明した。
【０１１７】
しかしこれに限らず例えば図１５（ａ）に示す様に、本発明の第２の配線電極手段３０１１の一端１５０１ａが、第２のＩＤＴ電極１０３の一方の電極指１０３ａに接続されており、且つ、前記第２の配線電極手段３０１１の他端１５０１ｂが、第３のＩＤＴ電極１０４の他方の電極指１０４ｂに接続されており、且つ、その他方の電極指１０４ｂが上記一方の電極指１０３ａから見て逆側に設けられている弾性表面波フィルタ素子であっても良い。
【０１１８】
この場合でも上記実施の形態と同様の効果を発揮する。図１５（ａ）は、図３（ａ）に示した本発明の一実施の形態の弾性表面波フィルタ素子の変形例の構成を示す模式図である。又、図１５（ｂ）は、図１５（ａ）に示す変形例に対応する回路基板の表層図である。
【０１１９】
又、上記実施形態においては、圧電基板と回路基板とを有する構成を中心に説明したが、これに限らず、例えば、圧電基板とパッケージから弾性表面波フィルタが構成されていてもよい。この場合、例えば、図１６、図１７に示す様に、セラミックパッケージ１６０１、１７０１の下部が回路基板１６０２、１７０２を兼ねている構成であってもよい。図１６において、符号１６０３，１６０４は外部端子を示す。図１７の構成では、内層電極１１６と外部端子（底面電極）１７０４とをビア１７０３により電気的に接続している点が、図１６と異なる。
【０１２０】
ここで、図１６、図１７は、圧電基板とパッケージから弾性表面波フィルタを構成した例を説明するための、図１４と同様に透過的に表した模式図である。図中の斜線部は、弾性表面波フィルタ電極部の配置位置を略示したものである。
【０１２１】
又、上記実施の形態では、本発明の第１の配線電極手段と、本発明の第２の配線電極手段とが、互いに異なる平面上に配置されている弾性表面波フィルタ素子、及び弾性表面波フィルタの例として、上記異なる平面の具体例として、圧電基板と回路基板を利用する場合（例えば、図１，図３、図５，図１５）、回路基板の表層面と内層面を利用する場合などについて述べた。
【０１２２】
しかし、これに限らず例えば図１８，図１９に示す様に、本発明の第１及び第２の配線電極の内、一方の配線電極（図１８（ａ）〜図１９（ｃ）の１０７，１０９）が圧電基板（図１８（ｂ）の１１３）の主面上に設けられており、他方の配線電極（図１９（ｃ）の１９０１）が、圧電基板の主面上に形成された保護膜（図１９（ｃ）の１９０２）上に設けられている弾性表面波フィルタ素子でも上記と同様の効果を発揮する。
【０１２３】
尚、図１９（ｂ）、図１９（ｃ）に示す様に、配線電極１９０１はビア１９０５を介して、電極１９０３，１９０４と電気的に接続されている。又、電極パッド１０８はビア１９０６を介して、配線電極１０７と電気的に接続されている。
【０１２４】
特に、この保護膜に関しては、酸化シリコンや窒化シリコン等の誘電体薄膜を用いることにより、ＩＤＴ電極のパッシベーション効果と同時に、温度特性を改善する効果も得られる。
【０１２５】
又、電極パッドの接続はビアに限るものではなく、電気的接続が行えるものであればどのような構成でもよい。
【０１２６】
また、本発明の実施形態１、２においては圧電基板の実効比誘電率が大きい程その効果は大きく、ＬｉＴａＯ₃やＬｉＮｂＯ₃などの実効比誘電率が４０以上の圧電基板であれば十分な効果が得られる。
【０１２７】
また、本発明の実施形態１、２においては３電極の縦モード型フィルタを用いて説明したが、これは２電極や４電極、５電極の縦モード型フィルタであっても、本発明の実施形態のように入力側と出力側の結合が小さくなる構成であれば、バランス特性に関して同様の効果が得られる。また、多電極の縦モード型弾性表面波フィルタに限らず、弾性表面波共振子を用いた梯子型や対称格子型のフィルタ構成であっても、同様に入力側と出力側の結合が小さくなる構成であれば、バランス特性に関して同様の効果が得られる。
【０１２８】
また、本実施形態では１段の弾性表面波フィルタ素子について説明したが、これは複数の弾性表面波フィルタ素子を多段に縦続接続した構成であっても構わない。
【０１２９】
なお、ＩＤＴ電極の個数が増える程、圧電基板上での配線が複雑となり、配線電極間の寄生成分も大きくなるので本発明によるバランス特性改善の効果は大きいと期待できる。
【０１３０】
また、本実施形態１、２においては平衡−不平衡型の弾性表面波フィルタ素子、及び平衡−不平衡型の弾性表面波フィルタについて説明したが、平衡−平衡型の弾性表面波フィルタ素子等であっても、同様に入力側と出力側の結合が小さくなる構成であれば、バランス特性に関して同様の効果が得られる。
【０１３１】
また、本実施形態１、２においては入力側を不平衡型、出力側を平衡型としているが、これは逆であっても効果は同様である。
【０１３２】
また、図２０（ａ）、図２０（ｂ）に示す様に、実装基板２００１上に本発明の弾性表面波フィルタ素子２００２と半導体ＩＣ２００３とを実装してモジュール化することにより、装置全体がコンパクトに出来、しかもバランス特性の劣化による感度劣化を抑えることができる。同図において、符号２００４，２００５は外部端子を示し、符号２００６は整合回路部である。図２０（ａ）はモジュールの平面図であり、図２０（ｂ）は、その構成例を説明するための、図１４と同様に透過的に表した模式図である。図中の斜線部は、弾性表面波フィルタ電極部の配置位置を略示したものである。
【０１３３】
又、上記モジュールにおいて、半導体装置が、低雑音増幅器である構成でも良い。又、上記半導体装置が、ミキサーである構成でもよい。又、半導体を平衡型として説明したが、これは、ＧａＡｓスイッチやＰＩＮダイオードを用いたスイッチなどの様に不平衡−不平衡型のデバイスと、不平衡−平衡型ＳＡＷフィルタを一体化しても良い。
【０１３４】
また、本発明の弾性表面波フィルタ素子、又は弾性表面波フィルタを図２１に示す様な平衡型高周波回路を有する通信機器等に適用することが出来る。これにより、送信又は受信用フィルタのバランス特性の劣化による感度劣化を抑えることができ、高性能な移動体通信機器を実現することができる。
【０１３５】
以下に、図２１を参照しながら、上記平衡型高周波回路を有する通信機器の構成及び動作について説明する。ここで、図２１は、本発明の平衡型デバイスを用いた平衡型高周波回路２７０１のブロック図である。
【０１３６】
図２１において、送信回路２７１１から出力される送信信号は、送信増幅器２７０２，送信フィルタ２７０３、スイッチ２７０４を介してアンテナ２７０５より送信される。
【０１３７】
又、アンテナ２７０５より受信された受信信号は、スイッチ２７０４、受信フィルタ２７０６，受信増幅器２７０７を介して受信回路２７１２に入力される。
【０１３８】
ここで、送信増幅器２７０２は平衡型であり、スイッチ２７０４は不平衡型であるので、送信フィルタ２７０３は不平衡−平衡型入出力端子を有する構成となる。又、受信増幅器２７０７は平衡型であり、スイッチ２７０４は不平衡型であるので、受信フィルタ２７０６は不平衡−平衡型入出力端子を有する構成となる。
【０１３９】
本発明の弾性表面波フィルタを送信フィルタ２７０３，及び／又は受信フィルタ２７０６に適用することにより、バランス特性の劣化による送信時の変調精度の劣化を抑えることが出来る。又、バランス特性の劣化による受信時の感度劣化を抑えることが出来、高性能な平衡型高周波回路を実現することが出来る。
【０１４０】
又、送信フィルタ２７０３と送信増幅器２７０２、あるいは受信フィルタ２７０６と受信増幅器２７０７を上述したモジュール構成としてもかまわない。
【０１４１】
又、スイッチ素子と受信フィルタ、あるいは、スイッチ素子と送信フィルタを上述したモジュール構成としてもよい。
【０１４２】
【発明の効果】
以上述べたことから明らかなように、本発明はバランス特性が良好であるという長所を有する。
【図面の簡単な説明】
【図１】（ａ）：本発明の実施の形態１における弾性表面波フィルタ素子の構成の模式図
（ｂ）：本発明の実施の形態１における回路基板の表層図
【図２】本発明の実施の形態１における配線電極と、回路基板上の回路基板上配線電極の配置関係を模式的に示す側面図
【図３】（ａ）：本発明の実施の形態１における他の弾性表面波フィルタ素子の構成を示す模式図
（ｂ）：本発明の実施の形態１における他の回路基板の表層図
【図４】本発明の実施の形態２における弾性表面波フィルタの構成を示す模式図
【図５】（ａ）：本発明の実施の形態２における弾性表面波フィルタ素子の構成を示す模式図
（ｂ）：本発明の実施の形態２における回路基板の表層図
【図６】本発明の実施の形態２におけるＩＤＴ電極と、回路基板上の回路基板上配線電極の配置関係を模式的に示す側面図
【図７】従来の弾性表面波フィルタを模式的に示した構成図
【図８】（ａ）：従来の弾性表面波フィルタ素子の構成模式図
（ｂ）：従来の回路基板の表層図
【図９】図８（ａ）におけるＡ−Ａ’での断面図
【図１０】寄生成分を考慮した場合の弾性表面波フィルタの構成の模式図
【図１１】（ａ）：弾性表面波フィルタの振幅を示す図
（ｂ）：位相バランス特性を示す図
【図１２】本発明の実施の形態１の弾性表面波フィルタの分解斜視図
【図１３】本発明の実施の形態の変形例としての弾性表面波フィルタの分解斜視図
【図１４】図１３の構成例を模式的に表した図
【図１５】（ａ）：図３（ａ）に示した本発明の一実施の形態の弾性表面波フィルタ素子の変形例の構成を示す模式図
（ｂ）：図１５（ａ）に示す変形例に対応する回路基板の表層図
【図１６】本発明の弾性表面波フィルタの他の例としてのパッケージタイプの構成を示す模式図
【図１７】本発明のパッケージタイプ弾性表面波フィルタの他の構成を示す模式図
【図１８】（ａ）：本発明の弾性表面波フィルタ素子の他の例の模式図
（ｂ）：図１８（ａ）の弾性表面波フィルタ素子に対応する回路基板の表層図
【図１９】（ａ）：本発明の弾性表面波フィルタ素子の他の例の模式図
（ｂ）：図１９（ａ）の弾性表面波フィルタ素子のＡ−Ａ’断面図
（ｃ）：図１９（ａ）の弾性表面波フィルタ素子のＢ−Ｂ’断面図
【図２０】（ａ）：本発明のモジュールの一構成例を示す模式図
（ｂ）：図２０（ａ）を側面から見た模式図
【図２１】本発明の弾性表面波フィルタの通信機器への適用例を説明する構成図
【符号の説明】
１０１圧電基板
１０２第１のＩＤＴ電極
１０３第２のＩＤＴ電極
１０４第３のＩＤＴ電極
１０５第１の反射器電極
１０６第２の反射器電極
１０７第１の配線電極
１０８第１の電極パッド
１０９第２の配線電極
１１０第２の電極パッド
１１１第３の電極パッド
１１２第４の電極パッド
１１３回路基板
１１４第１の回路基板上配線電極
１１５第２の回路基板上配線電極
１１６第３の回路基板上配線電極
３０１配線電極
３０２電極パッド
３０３第１の回路基板上配線電極
３０４第２の回路基板上配線電極
３０５第３の回路基板上配線電極
４０１圧電基板
４０２第１のＩＤＴ電極
４０３第２のＩＤＴ電極
４０４第３のＩＤＴ電極
４０５第１の反射器電極
４０６第２の反射器電極
４０７平衡型端子の一方
４０８平衡型端子の他方
４０９不平衡型端子
４１０弾性表面波共振子
５０１第１の配線電極
５０２第１の電極パッド
５０３第２の配線電極
５０４第２の電極パッド
５０５第３の電極パッド
５０６第４の電極パッド
５０７第５の電極パッド
５０８第６の電極パッド
５０９回路基板
５１０第１の回路基板上配線電極
５１１第２の回路基板上配線電極
５１２第３の回路基板上配線電極
５１３第４の回路基板上配線電極
６０１ＩＤＴ電極
６０２回路基板上の配線電極
６０３回路基板上の配線電極
６０４寄生成分
７０１圧電基板
７０２第１のＩＤＴ電極
７０３第２のＩＤＴ電極
７０４第３のＩＤＴ電極
７０５第１の反射器電極
７０６第２の反射器電極
７０７平衡型端子の一方
７０８平衡型端子の他方
７０９不平衡型端子
８０１第１の配線電極
８０２第１の電極パッド
８０３第２の配線電極
８０４第２の電極パッド
８０５第３の配線電極
８０６第３の電極パッド
８０７回路基板
８０８第１の回路基板上配線電極
８０９第２の回路基板上配線電極
８１０第３の回路基板上配線電極
１００１容量成分[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a surface acoustic wave filter element having a balanced terminal in which deterioration of electrical characteristics is suppressed.For childIt is related.
[0002]
[Prior art]
In recent years, with the development of mobile communication, high performance and miniaturization of components used are expected. Furthermore, with the aim of improving anti-noise characteristics, the balancing of semiconductor components such as ICs has progressed, and the balancing of surface acoustic wave filter elements used in the RF stage is also required.
[0003]
Conventionally, surface acoustic wave filters have been widely used as RF stage filters for mobile communication devices and the like. In particular, a longitudinal mode type surface acoustic wave filter element can easily realize balanced-unbalanced conversion.
[0004]
Furthermore, with respect to miniaturization, face-down mounting techniques represented by flip chip and CSP (Chip Size Package) are becoming mainstream from conventional wire bonding mounting techniques.
[0005]
Hereinafter, a longitudinal mode type surface acoustic wave filter element having a balanced input / output terminal will be described.
[0006]
FIG. 7 shows a configuration of a longitudinal mode type surface acoustic wave filter having a conventional balanced type terminal.
[0007]
In FIG. 7, the surface acoustic wave filter element includes first, second, and third interdigital transducer electrodes (hereinafter referred to as IDT electrodes) 702, 703, and 704 and first and second electrodes on a piezoelectric substrate 701. It is constituted by

reflector electrodes

705 and 706. One electrode finger of the first IDT electrode 702 is connected to one of the balanced terminals 707, and the other electrode finger of the first IDT electrode 702 is connected to the other of the balanced terminals 708.
[0008]
Further, the electrode finger on one side of the second and

third IDT electrodes

703 and 704 is connected to the unbalanced terminal 709 and the other is grounded. With the above configuration, a surface acoustic wave filter element having an unbalanced-balanced terminal can be obtained.
[0009]
Next, an example of the configuration when the surface acoustic wave filter element is mounted face-down on a circuit board will be described. FIG. 8A is a diagram schematically showing the configuration of the surface acoustic wave filter element of FIG. 7 on the piezoelectric substrate.
[0010]
One electrode finger of the first IDT electrode 702 is connected to the first electrode pad 802 through the first wiring electrode 801. The other electrode finger of the first IDT electrode 702 is connected to the second electrode pad 804 through the second wiring electrode 803.
[0011]
The electrode finger on one side of the second IDT electrode 703 and the electrode finger on one side of the third IDT electrode 704 are each connected to the third electrode pad 806 via the third wiring electrode 805. . Further, the ground electrode is omitted.
[0012]
FIG. 8B is a surface layer diagram of a circuit board on which the surface acoustic wave filter element described above is mounted. The circuit board 807 is provided with a first circuit board wiring electrode 808, a second circuit board wiring electrode 809, and a third circuit board wiring electrode 810, respectively.
[0013]
The surface acoustic wave filter element shown in FIG. 8A is mounted so as to face the circuit board 807. For example, a mounting method by ultrasonic thermocompression using a gold bump can be used. At this time, the first electrode pad 802 is connected to the first on-circuit board wiring electrode 808, the second electrode pad 804 is connected to the second on-circuit board wiring electrode 809, and the third electrode pad 806 is It is connected to the third circuit board wiring electrode 810.
[0014]
The first, second, and third circuit

board wiring electrodes

808, 809, and 810 are drawn out as terminals by through holes, via holes, electrodes outside the circuit board, or the like. In this case, the first, second, and

third electrodes

808, 809, and 810 are connected to one of the balanced output terminals OUT1, the other of the balanced output terminals OUT2, and the unbalanced input terminal IN, respectively. A surface acoustic wave filter having a balanced terminal is realized.
[0015]
In addition, the conventional surface acoustic wave device has a ground contact conductor for connecting at least one of the ground electrode pads of the surface acoustic wave element and at least one of the ground external connection terminals of the surface mount package. By providing a plurality on the inner surface of the package, the out-of-band suppression degree is improved (for example, see Patent Document 1).
[0016]
In addition, since the conventional surface acoustic wave device generates a common-mode voltage when there is coupling between the unbalanced input terminal and the balanced IDT terminal, the electrical coupling between both IDTs must be suppressed as much as possible. Although shown, the specific configuration is not disclosed (for example, see Non-Patent Document 1).
[0017]
[Patent Document 1]
Japanese Patent Laid-Open No. 11-145772
[Non-Patent Document 1]
“Proceedings of the 2001 IEICE Basic and Boundary Society Conference” The Institute of Electronics, Information and Communication Engineers, August 29, 2001, p283-284
[0018]
[Problems to be solved by the invention]
However, in the surface acoustic wave filter element or surface acoustic wave filter described above, there is little detailed discussion on the cause of the deterioration of the balance characteristic, which is one of the important electrical characteristics, and the piezoelectric substrate considering the balance characteristic. The upper wiring electrode configuration and the circuit board structure were not clarified.
[0019]
  In the present invention, in consideration of the above-described conventional problems, the cause of the deterioration of the balance characteristic is clarified and improved with respect to the surface acoustic wave filter element having a balanced terminal or the surface acoustic wave filter. Surface acoustic wave filter element with balance characteristicsChildIt is intended to provide.
[0020]
[Means for Solving the Invention]
  The present invention is a surface acoustic wave filter element including a piezoelectric substrate and a plurality of interdigital transducer electrodes (IDT electrodes) formed on the piezoelectric substrate, wherein at least one of the plurality of IDT electrodes is included. The IDT electrode is connected to the balanced type terminal, the other IDT electrode is connected to the balanced type terminal or the unbalanced type terminal, and the first wiring electrode means connected to the at least one IDT electrode is the other IDT electrode. The second wiring electrode means connected to the first wiring electrode means is disposed on a different plane, and one of the first and second wiring electrode means is disposed on the main surface of the piezoelectric substrate. The surface acoustic wave filter element is provided, and the other wiring electrode means is provided on a protective film formed on the main surface of the piezoelectric substrate.
  The protective film is preferably a dielectric thin film.
[0048]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
Hereinafter, a surface acoustic wave filter element and a surface acoustic wave filter according to Embodiment 1 of the present invention will be described with reference to the drawings.
[0049]
First, the cause of the deterioration of the balance characteristics of the surface acoustic wave filter element will be discussed. FIG. 9 is a cross-sectional view taken along A-A ′ in the surface acoustic wave filter of FIG. Such surface acoustic waves are generally tantalum lithium (LiTaO)._Three) And niobium lithium oxide (LiNbO)_Three) And the like are widely used, and the effective relative dielectric constant of such a substrate is as large as about 48 and 49, respectively. Here, the effective relative permittivity is the relative permittivity tensor ε of the piezoelectric substrate.₁₁ ^TAnd ε₃₃ ^TIs defined as follows:
[0050]
[Expression 1]

As shown in FIG. 9, a parasitic component Csub, a spatial parasitic component Cp, and the like are generated between the first wiring electrode 801 and the third wiring electrode 805 through the substrate.
[0051]
When wiring is performed using a wiring electrode on a piezoelectric substrate, the relative permittivity is large, so the influence is also large. In addition, if the distance between these electrodes is increased, the coupling due to parasitic components can be reduced. However, in practice, it is necessary to simultaneously reduce the size of the surface acoustic wave filter element, and there is a limit to increasing the distance between these electrodes. is there.
[0052]
FIG. 10 shows a configuration in consideration of these parasitic components. As a parasitic component in the surface acoustic wave filter of FIG. 7, a configuration assuming a capacitive component 1001 between the input and output IDT electrodes is conceivable. FIG. 11A and FIG. 11B show the results of analyzing the 900 MHz band filter by changing the capacitance value of the capacitance component 1001 in the configuration shown in FIG.
[0053]
FIG. 11A and FIG. 11B are diagrams showing an amplitude balance characteristic and a phase balance characteristic as indexes representing the balance characteristic.
[0054]
Here, the amplitude balance characteristic is as follows. That is, a signal input from the unbalanced terminal 709 of the surface acoustic wave filter element shown in FIG. 7 or 10 is output as a balanced signal to one 707 and the other 708 of the balanced terminal. In this case, the amplitude balance characteristic represents the amplitude difference between the signal amplitude output to one 707 of the balanced terminal and the signal amplitude output to the other 708 of the balanced terminal. And if this value becomes zero, it can be said that there is no deterioration of the balance characteristic.
[0055]
The phase balance characteristic is a deviation from 180 degrees of the phase difference between the phase of the signal output to one 707 of the balanced terminal and the phase of the signal output to the other 708 of the balanced terminal. It represents. And if this value becomes zero, it can be said that there is no deterioration of the balance characteristic.
[0056]
FIGS. 11A and 11B show the maximum and minimum values of the amplitude and phase balance characteristics in the passband. FIG. 11A shows the amplitude balance characteristic, and FIG. 11B shows the phase balance characteristic.
[0057]
As shown in FIGS. 11A and 11B, the balance characteristics deteriorate as the capacitance value increases. That is, the balance characteristic deteriorates as the coupling due to the parasitic component between the input and output increases.
[0058]
In order to realize a filter having an amplitude balance characteristic within ± 1 dB and a phase balance characteristic within ± 10 degrees, the capacitance value as a parasitic component between the input and output needs to be 0.10 pF or less. In other words, considering the admittance component Y, Y may be set to 0.6 [mS] or less from Y = 2πfC. Here, f is a frequency, and C is a capacitance value.
[0059]
Next, the structures of the surface acoustic wave filter element and the surface acoustic wave filter that overcome the cause of deterioration of the balance characteristic described above will be described.
[0060]
FIG. 1A is a diagram schematically showing a configuration of a surface acoustic wave filter element on a piezoelectric substrate. One electrode finger of the first IDT electrode 102 is connected to the first electrode pad 108 through the first wiring electrode 107.
[0061]
The other electrode finger of the first IDT electrode 102 is connected to the second electrode pad 110 via the second wiring electrode 109.
[0062]
The electrode fingers on one side of the second and

third IDT electrodes

103 and 104 are substantially directly connected to the third and

fourth electrode pads

111 and 112. The electrode fingers on the other side of the second and

third IDT electrodes

103 and 104 are grounded, but the ground electrode is omitted here.
[0063]
FIG. 1B is a surface layer diagram of a circuit board on which the surface acoustic wave filter element described above is mounted. The circuit board 113 is provided with first, second and third on-circuit

board wiring electrodes

114, 115 and 116.
[0064]
The surface acoustic wave filter element shown in FIG. 1A is mounted so as to face the circuit board 113 (see FIG. 12). Here, FIG. 12 is an exploded perspective view of the surface acoustic wave filter mounted so that the surface acoustic wave filter element faces the circuit board 113.
[0065]
For example, a mounting method by ultrasonic thermocompression using a gold bump can be used.
[0066]
At this time, the first electrode pad 108 is connected to the first wiring electrode 114 on the circuit board, the second electrode pad 110 is connected to the second wiring electrode 115 on the circuit board, and the third and fourth electrodes. The

pads

111 and 112 are connected to two locations of the third wiring electrode 116 on the circuit board.
[0067]
At this time, the wiring electrode 116 on the circuit board has the same role as the third wiring electrode 805 in FIG. 8A, that is, electrically connects the third electrode pad 111 and the fourth electrode pad 112. It plays a role as a wiring electrode.
[0068]
The first, second, and third on-circuit

board wiring electrodes

114, 115, and 116 are led out as terminals by through holes, via holes, or electrodes external to the circuit board.
[0069]
In this case, the first, second, and

third electrodes

114, 115, and 116 are connected to one balanced output terminal OUT1, the other balanced output terminal OUT2, and the unbalanced input terminal IN, respectively. A surface acoustic wave filter having a balanced terminal is realized.
[0070]
With the above configuration, the first and

second wiring electrodes

107 and 109 in the first IDT electrode and the wiring electrode 116 on the third circuit board connected to the second and third IDT electrodes are free of space. Is distantly arranged.
[0071]
According to such a configuration, as compared with the configuration shown in FIG. 8A, the coupling between the input and the output can be obviously minimized, and the balance characteristic of the surface acoustic wave filter element can be improved. it can.
[0072]
The first wiring electrode means of the present invention corresponds to a pair of wiring electrodes represented by the first and

second wiring electrodes

107 and 109 in FIG. The second wiring electrode means of the present invention corresponds to the third circuit board wiring electrode 116 shown in FIG.
[0073]
In FIG. 2, a portion where the first wiring electrode 107 and the wiring electrode 116 on the third circuit board cross each other is generated, and the parasitic component Ca in this portion is approximately parallel plate capacitor. Is expressed by the following equation 2.
[0074]
[Expression 2]
Ca = ε₀X S / t.
[0075]
Where ε₀Is the permittivity of free space, S is the area of the intersection, and t is the distance between the electrodes.
[0076]
For example, when S = 100 μm × 100 μm and t = 20 μm, Ca is a small value of 4.4 [fF] from Equation 2.
[0077]
Actually, it is necessary to optimize the configuration of the piezoelectric substrate and the circuit board in consideration of elements other than the intersecting portion. Can be reduced, improving balance characteristics
The same effect can be obtained.
[0078]
Also, when wiring is performed using a circuit board as a multilayer substrate by eliminating the wiring electrodes on the piezoelectric substrate of the surface acoustic wave filter element, the overall height of the filter including the substrate will be slightly higher, so the height will be reduced. When considered, it is a drawback, but with respect to the balance characteristics, a substrate having a small relative dielectric constant has an improvement effect.
[0079]
For example, examples of the circuit board include a laminate made of alumina or a ceramic dielectric, and these have a relative dielectric constant of about 10. In this case, in the previous equation, Ca is 0.04 [pF], and it can be seen from FIG. 11 that the deterioration of the balance characteristics is small.
[0080]
Therefore, in order to carry out multilayer wiring in these circuit boards so that the parasitic component is 0.1 pF or less, the relative permittivity ε of the circuit board material, the distance t between the wiring electrodes, the wiring electrodes The relationship with the area S of the intersection of
[0081]
[Equation 3]
ε × S / t ≦ 1.1 × 10^-2
It is preferable to satisfy.
[0082]
However, when a plurality of materials having different relative dielectric constants are present between the planes, the above relationship may be satisfied for the entire plane.
[0083]
In the present embodiment, the balanced-

side wiring electrodes

107 and 109 are formed on the piezoelectric substrate 101, and the unbalanced side is substantially directly connected to the wiring electrode 116 on the circuit board on the circuit board. Yes. However, the present invention is not limited to this. For example, as shown in FIG. 3, the second and

third IDT electrodes

103 and 104 on the unbalanced side are connected to the electrode pad 302 via the wiring electrode 301, and the first and second The

electrode pads

108 and 110 may be connected to the first IDT electrode 102 substantially directly.
[0084]
At this time, the first and

second electrode pads

108 and 110 are connected to the

wiring electrodes

303 and 304 on the circuit board. Therefore, the wiring electrode 303 on the circuit board plays a role as a wiring electrode similar to the first wiring electrode 801 in FIG. Further, the wiring electrode 304 on the circuit board plays a role as a wiring electrode similar to the second wiring electrode 803 in FIG.
[0085]
The third electrode pad 302 is connected to the wiring electrode 305 on the circuit board. In this case, the

wiring electrodes

303, 304, and 305 on the circuit board on which the surface layer of the circuit board 113 is arranged are appropriately arranged according to the configuration of the surface acoustic wave on the piezoelectric substrate 101.
[0086]
Also in the above configuration, the

wiring electrodes

303 and 304 on the first and second circuit boards in the first IDT electrode and the wiring electrodes 301 of the second and third IDT electrodes are arranged spatially separated from each other. Coupling between outputs can be minimized, and the balance characteristics of the surface acoustic wave filter can be improved.
[0087]
The first wiring electrode means of the present invention corresponds to a pair of wiring electrodes shown in the first and second on-circuit

board wiring electrodes

303 and 304 in FIG. The second wiring electrode means of the present invention corresponds to the wiring electrode 301 shown in FIG.
[0088]
In the present embodiment, the circuit board has been described. However, this may be a package or the like.
[0089]
In this embodiment, the electrode finger on one side of the second and

third IDT electrodes

103 and 104 is substantially directly connected to the third and

fourth electrode pads

111 and 112. Although explained, it is not restricted to this, For example, it may connect via a bus-bar electrode etc., and should just be optimized with the structure that the length of wiring becomes short.
[0090]
(Embodiment 2)
A surface acoustic wave filter element and a surface acoustic wave filter according to Embodiment 2 of the present invention will be described below with reference to the drawings.
[0091]
In FIG. 4, the surface acoustic wave filter element includes first, second, and

third IDT electrodes

402, 403, 404, first and

second reflector electrodes

405, 406, and an IDT electrode on a piezoelectric substrate 401. And a surface acoustic wave resonator 410 including a reflector electrode.
[0092]
One electrode finger of the first IDT electrode 402 is connected to one of the balanced terminals 407, and the other electrode finger of the first IDT electrode 402 is connected to the other of the balanced terminals 408.
[0093]
The unbalanced terminal 409 is connected to the electrode finger 403a on one side of the second IDT electrode 403 and the other electrode finger 404b of the third IDT electrode 404 via the surface acoustic wave resonator 410. .
[0094]
Here, as shown in FIGS. 4 and 5, the electrode finger 403a on one side of the second IDT electrode 403 and the electrode finger 404b on the other side of the third IDT electrode 404 are opposite when viewed from one side. It is an electrode finger arranged on the side.
[0095]
With the above configuration, a surface acoustic wave filter element having an unbalanced-balanced terminal can be obtained.
[0096]
Next, an example of a configuration when the surface acoustic wave filter element is mounted face-down on a package or a substrate will be described. FIG. 5A is a diagram schematically showing a configuration of the surface acoustic wave filter element on the piezoelectric substrate.
[0097]
One electrode finger of the first IDT electrode 402 is connected to the first electrode pad 502 through the first wiring electrode 501. The other electrode finger of the first IDT electrode 402 is connected to the second electrode pad 504 through the second wiring electrode 503.
[0098]
The electrode finger on one side of the second IDT electrode 403 is connected to the third electrode pad 505 substantially directly. The electrode finger on the other side of the third IDT electrode 404 is connected to the fourth electrode pad 506 substantially directly.
[0099]
The electrode finger on the other side of the second IDT electrode 403 and the electrode finger on one side of the third IDT electrode 404 are grounded, but the description of the ground electrode is omitted here.
[0100]
Further, one and the other of the IDT electrodes of the surface acoustic wave resonator 410 are substantially directly connected to the fifth and

sixth electrode pads

507 and 508.
[0101]
FIG. 5B is a surface layer diagram of a circuit board on which the surface acoustic wave filter element described above is mounted. The circuit board 509 is provided with first, second, third, and fourth on-circuit

board wiring electrodes

510, 511, 512, and 513.
[0102]
The surface acoustic wave filter element shown in FIG. 5A is mounted so as to face the circuit board 509.
[0103]
For example, a mounting method by ultrasonic thermocompression using a gold bump can be used. At this time, the first electrode pad 502 is connected to the first circuit board wiring electrode 510, the second electrode pad 504 is connected to the second circuit board wiring electrode 511, and the third and fourth electrodes are connected. The

pads

505 and 506 are connected to the third circuit board wiring electrode 512.
[0104]
The fifth electrode pad 507 is connected to the fourth circuit board wiring electrode 513, and the sixth electrode pad 508 is connected to the third circuit board wiring electrode 512.
[0105]
That is, three electrode pads are connected to the third wiring electrode 512 on the circuit board, and serve as a wiring electrode that connects the acoustic wave resonator 410 and the second and

third IDT electrodes

403 and 404. ing.
[0106]
The first, second, and fourth circuit

board wiring electrodes

510, 511, and 513 are drawn out as terminals by through holes, via holes, electrodes outside the circuit board, or the like.
[0107]
In this case, the first, second, and

fourth electrodes

510, 511, and 513 are connected to one of the balanced output terminals OUT1, the other of the balanced output terminals OUT2, and the unbalanced input terminal IN, respectively. A surface acoustic wave filter having a balanced terminal is realized.
[0108]
With the above configuration, the first and

second wiring electrodes

501 and 503 in the first IDT electrode and the third circuit board wiring electrode 512 connected to the second and third IDT electrodes are spatially separated. Therefore, the coupling between the input and output can be minimized, and the balance characteristics of the surface acoustic wave filter element can be improved.
[0109]
Actually, when the actual measurement results of the filter of the present invention and the filter of the conventional configuration were compared, the balance characteristics were evaluated by the filter of the 1.8 GHz band. In addition, the deviation of the phase balance characteristic (difference between the maximum value and the minimum value) was improved by about 25%.
[0110]
Furthermore, the parasitic component can be further reduced by adopting a configuration in which the wiring electrode on the circuit board and the IDT electrode formed on the piezoelectric substrate do not overlap spatially.
[0111]
That is, when the piezoelectric substrate 401 is viewed along the direction of the arrow A shown in FIG. 6, it is effective that the IDT electrode 601 and the wiring electrode 602 on the circuit board do not overlap as shown in FIG. It is. If a wiring electrode on the circuit board is provided in a portion 603 indicated by a broken line in FIG. 6, a parasitic component 604 is generated between the wiring electrode and the IDT electrode, which causes deterioration of electrical characteristics.
[0112]
In the above embodiment, one of the first and second wiring electrodes of the present invention is provided on the piezoelectric substrate, and the other wiring electrode is provided on the circuit board. It was mainly described.
[0113]
However, the present invention is not limited to this. For example, (1) one of the first and second wiring electrodes is formed on the piezoelectric substrate, and the other wiring electrode is formed by the piezoelectric substrate. It may be configured to be an inner layer electrode of a circuit board to be mounted (see FIG. 13), or (2) one of the first and second wiring electrodes is mounted with the piezoelectric substrate. A configuration (not shown) may be employed in which the other wiring electrode is an inner layer electrode of the circuit board formed on the circuit board to be formed.
[0114]
Here, FIG. 13 is an exploded perspective view of the former configuration example. Unlike FIG. 12, the wiring electrode corresponding to the second wiring electrode of the present invention is formed on the inner layer surface of the circuit board as the inner layer electrode 1301. Is formed. The inner layer electrode 1301 is connected to the third and

fourth electrode pads

111 and 112 via the via 1302. The

terminal electrodes

1303a and 1303b are electrically connected to the

surface layer electrodes

114 and 115 on the circuit board. As an example of the latter, for example, FIG. 13 is used instead. First and

second wiring electrodes

107 and 109 corresponding to the first wiring electrode means of the present invention shown in FIG. The structure formed as a surface layer electrode on the circuit board instead of the top may be sufficient. Alternatively, the above-described configuration described with reference to FIG. 13 shows a case where the first wiring electrode means and the second wiring electrode means of the present invention are in a relationship between the surface layer electrode and the inner layer electrode. The first wiring electrode means of the present invention may be configured as the inner layer electrode of the circuit board, and the second wiring electrode means of the present invention may be configured as the surface layer electrode of the circuit board. .
[0115]
FIG. 14 is a diagram schematically showing the configuration example of FIG. In the figure, the piezoelectric substrate 101 and the circuit substrate 113 are transparently represented as transparent for convenience. Further, the hatched portion in the figure schematically shows the arrangement position of the surface acoustic wave filter electrode portion.
[0116]
In the above embodiment, referring to FIG. 5A, the third electrode pad 505 is connected to one electrode finger 403a of the second IDT electrode 403, and the fourth electrode pad is used. 506 is connected to the other electrode finger 404b of the third IDT electrode 404, and the other electrode finger 404b is provided on the opposite side as viewed from the one electrode finger 403a. .
[0117]
However, the present invention is not limited to this, for example, as shown in FIG. 15A, one end 1501a of the second wiring electrode means 3011 of the present invention is connected to one electrode finger 103a of the second IDT electrode 103, and The other end 1501b of the second wiring electrode means 3011 is connected to the other electrode finger 104b of the third IDT electrode 104, and the other electrode finger 104b is viewed from the one electrode finger 103a. And a surface acoustic wave filter element provided on the opposite side.
[0118]
Even in this case, the same effect as the above-described embodiment is exhibited. FIG. 15A is a schematic diagram showing a configuration of a modification of the surface acoustic wave filter element according to the embodiment of the present invention shown in FIG. FIG. 15B is a surface layer diagram of a circuit board corresponding to the modification shown in FIG.
[0119]
In the embodiment described above, the configuration including the piezoelectric substrate and the circuit substrate has been mainly described. However, the present invention is not limited to this. For example, a surface acoustic wave filter may be configured by the piezoelectric substrate and the package. In this case, for example, as shown in FIGS. 16 and 17, the lower part of the

ceramic packages

1601 and 1701 may also serve as the

circuit boards

1602 and 1702. In FIG. 16,

reference numerals

1603 and 1604 denote external terminals. 17 is different from FIG. 16 in that the inner layer electrode 116 and the external terminal (bottom electrode) 1704 are electrically connected by a via 1703.
[0120]
Here, FIGS. 16 and 17 are schematic views transparently shown in the same manner as FIG. 14 for explaining an example in which a surface acoustic wave filter is constituted by a piezoelectric substrate and a package. The hatched portion in the figure schematically shows the arrangement position of the surface acoustic wave filter electrode portion.
[0121]
Further, in the above embodiment, the surface acoustic wave filter element and the surface acoustic wave in which the first wiring electrode means of the present invention and the second wiring electrode means of the present invention are arranged on different planes. As an example of the filter, as a specific example of the above different plane, when using a piezoelectric substrate and a circuit board (for example, FIG. 1, FIG. 3, FIG. 5 and FIG. 15), when using a surface layer surface and an inner layer surface of the circuit board And so on.
[0122]
However, the present invention is not limited to this. For example, as shown in FIGS. 18 and 19, one of the first and second wiring electrodes of the present invention (107, 107 in FIGS. 18 (a) to 19 (c)). 109) is provided on the main surface of the piezoelectric substrate (113 in FIG. 18B), and the other wiring electrode (1901 in FIG. 19C) is a protection formed on the main surface of the piezoelectric substrate. The surface acoustic wave filter element provided on the film (1902 in FIG. 19C) also exhibits the same effect as described above.
[0123]
Note that, as shown in FIGS. 19B and 19C, the wiring electrode 1901 is electrically connected to the

electrodes

1903 and 1904 through the via 1905. The electrode pad 108 is electrically connected to the wiring electrode 107 through the via 1906.
[0124]
In particular, with respect to the protective film, by using a dielectric thin film such as silicon oxide or silicon nitride, an effect of improving temperature characteristics can be obtained simultaneously with a passivation effect of the IDT electrode.
[0125]
Further, the connection of the electrode pad is not limited to the via, and any configuration may be used as long as electrical connection can be made.
[0126]
In

Embodiments

1 and 2 of the present invention, the larger the effective relative dielectric constant of the piezoelectric substrate, the greater the effect._ThreeAnd LiNbO_ThreeA sufficient effect can be obtained if the piezoelectric substrate has an effective relative dielectric constant of 40 or more.
[0127]
In the first and second embodiments of the present invention, the description has been given using the three-electrode longitudinal mode filter. However, even if this is a two-electrode, four-electrode, or five-electrode longitudinal mode filter, If the configuration is such that the coupling between the input side and the output side is small as in the embodiment, the same effect can be obtained with respect to the balance characteristics. Further, not only in a multi-electrode longitudinal mode type surface acoustic wave filter but also in a ladder type or symmetric lattice type filter configuration using a surface acoustic wave resonator, the coupling between the input side and the output side is similarly reduced. If it is a structure, the same effect is acquired regarding a balance characteristic.
[0128]
In the present embodiment, a single-stage surface acoustic wave filter element has been described. However, a configuration in which a plurality of surface acoustic wave filter elements are cascade-connected in multiple stages may be used.
[0129]
As the number of IDT electrodes increases, the wiring on the piezoelectric substrate becomes more complicated and the parasitic component between the wiring electrodes also increases. Therefore, it can be expected that the effect of improving the balance characteristics according to the present invention is great.
[0130]
In the first and second embodiments, the balanced-unbalanced surface acoustic wave filter element and the balanced-unbalanced surface acoustic wave filter have been described. Even if there is a configuration in which the coupling between the input side and the output side is similarly reduced, the same effect can be obtained with respect to the balance characteristic.
[0131]
In the first and second embodiments, the input side is an unbalanced type and the output side is a balanced type, but the effect is the same even if this is reversed.
[0132]
Also, as shown in FIGS. 20A and 20B, the entire apparatus is compacted by mounting the surface acoustic wave filter element 2002 of the present invention and the semiconductor IC 2003 on a mounting substrate 2001 to form a module. In addition, it is possible to suppress deterioration in sensitivity due to deterioration in balance characteristics. In the figure,

reference numerals

2004 and 2005 denote external terminals, and reference numeral 2006 denotes a matching circuit unit. FIG. 20A is a plan view of the module, and FIG. 20B is a schematic diagram transparently shown in the same manner as FIG. 14 for explaining the configuration example. The hatched portion in the figure schematically shows the arrangement position of the surface acoustic wave filter electrode portion.
[0133]
In the module, the semiconductor device may be a low noise amplifier. Further, the semiconductor device may be a mixer. Further, although the semiconductor has been described as a balanced type, an unbalanced-unbalanced device and an unbalanced-balanced SAW filter may be integrated, such as a GaAs switch or a switch using a PIN diode. .
[0134]
Further, the surface acoustic wave filter element or the surface acoustic wave filter of the present invention can be applied to a communication device having a balanced high frequency circuit as shown in FIG. Thereby, it is possible to suppress deterioration in sensitivity due to deterioration in the balance characteristic of the transmission or reception filter, and it is possible to realize a high-performance mobile communication device.
[0135]
The configuration and operation of a communication device having the above balanced high frequency circuit will be described below with reference to FIG. Here, FIG. 21 is a block diagram of a balanced high-frequency circuit 2701 using the balanced device of the present invention.
[0136]
In FIG. 21, the transmission signal output from the transmission circuit 2711 is transmitted from the antenna 2705 through the transmission amplifier 2702, the transmission filter 2703, and the switch 2704.
[0137]
A reception signal received from the antenna 2705 is input to the reception circuit 2712 via the switch 2704, the reception filter 2706, and the reception amplifier 2707.
[0138]
Here, since the transmission amplifier 2702 is a balanced type and the switch 2704 is an unbalanced type, the transmission filter 2703 has an unbalanced-balanced type input / output terminal. Since the reception amplifier 2707 is a balanced type and the switch 2704 is an unbalanced type, the reception filter 2706 has an unbalanced-balanced type input / output terminal.
[0139]
By applying the surface acoustic wave filter of the present invention to the transmission filter 2703 and / or the reception filter 2706, it is possible to suppress deterioration in modulation accuracy during transmission due to deterioration in balance characteristics. In addition, it is possible to suppress deterioration in sensitivity at the time of reception due to deterioration of balance characteristics, and to realize a high-performance balanced high-frequency circuit.
[0140]
The transmission filter 2703 and the transmission amplifier 2702, or the reception filter 2706 and the reception amplifier 2707 may have the above-described module configuration.
[0141]
The switch element and the reception filter, or the switch element and the transmission filter may have the above-described module configuration.
[0142]
【The invention's effect】
As is apparent from the above description, the present invention has the advantage of good balance characteristics.
[Brief description of the drawings]
FIG. 1A is a schematic diagram of a configuration of a surface acoustic wave filter element according to a first embodiment of the present invention.
(B): Surface layer diagram of the circuit board according to Embodiment 1 of the present invention
FIG. 2 is a side view schematically showing the arrangement relationship between the wiring electrodes and the circuit board wiring electrodes on the circuit board according to the first embodiment of the present invention.
FIG. 3A is a schematic diagram showing the configuration of another surface acoustic wave filter element according to the first embodiment of the present invention.
(B): Surface layer diagram of another circuit board according to Embodiment 1 of the present invention
FIG. 4 is a schematic diagram showing a configuration of a surface acoustic wave filter according to a second embodiment of the present invention.
FIG. 5A is a schematic diagram showing a configuration of a surface acoustic wave filter element according to Embodiment 2 of the present invention.
(B): Surface layer diagram of the circuit board according to the second embodiment of the present invention
FIG. 6 is a side view schematically showing an arrangement relationship between an IDT electrode and a wiring electrode on a circuit board on a circuit board in Embodiment 2 of the present invention.
FIG. 7 is a configuration diagram schematically showing a conventional surface acoustic wave filter.
FIG. 8A is a schematic configuration diagram of a conventional surface acoustic wave filter element.
(B): Surface layer diagram of a conventional circuit board
FIG. 9 is a cross-sectional view taken along the line A-A ′ in FIG.
FIG. 10 is a schematic diagram of a configuration of a surface acoustic wave filter in consideration of parasitic components.
FIG. 11A is a diagram showing the amplitude of a surface acoustic wave filter.
(B): Diagram showing phase balance characteristics
12 is an exploded perspective view of the surface acoustic wave filter according to the first embodiment of the present invention. FIG.
FIG. 13 is an exploded perspective view of a surface acoustic wave filter as a modification of the embodiment of the present invention.
14 is a diagram schematically illustrating the configuration example of FIG.
15A is a schematic diagram showing a configuration of a modification of the surface acoustic wave filter element according to the embodiment of the present invention shown in FIG. 3A. FIG.
(B): Surface layer diagram of a circuit board corresponding to the modification shown in FIG.
FIG. 16 is a schematic diagram showing a configuration of a package type as another example of the surface acoustic wave filter of the present invention.
FIG. 17 is a schematic diagram showing another configuration of the package type surface acoustic wave filter of the present invention.
FIG. 18A is a schematic diagram of another example of the surface acoustic wave filter element of the present invention.
(B): Surface layer diagram of a circuit board corresponding to the surface acoustic wave filter element of FIG.
FIG. 19A is a schematic diagram of another example of the surface acoustic wave filter element of the present invention.
(B): A-A ′ sectional view of the surface acoustic wave filter element of FIG.
(C): B-B ′ sectional view of the surface acoustic wave filter element of FIG.
FIG. 20A is a schematic diagram showing a configuration example of a module of the present invention.
(B): Schematic view of FIG. 20 (a) viewed from the side.
FIG. 21 is a configuration diagram illustrating an application example of the surface acoustic wave filter of the present invention to a communication device.
[Explanation of symbols]
101 Piezoelectric substrate
102 1st IDT electrode
103 Second IDT electrode
104 Third IDT electrode
105 First reflector electrode
106 Second reflector electrode
107 first wiring electrode
108 First electrode pad
109 Second wiring electrode
110 Second electrode pad
111 Third electrode pad
112 Fourth electrode pad
113 Circuit board
114 First circuit board wiring electrode
115 Second circuit board wiring electrode
116 Third circuit board wiring electrode
301 Wiring electrode
302 Electrode pad
303 1st circuit board wiring electrode
304 Second circuit board wiring electrode
305 Third wiring electrode on circuit board
401 Piezoelectric substrate
402 First IDT electrode
403 Second IDT electrode
404 Third IDT electrode
405 First reflector electrode
406 Second reflector electrode
407 One of the balanced terminals
408 The other side of the balanced terminal
409 Unbalanced terminal
410 Surface acoustic wave resonator
501 First wiring electrode
502 first electrode pad
503 Second wiring electrode
504 Second electrode pad
505 Third electrode pad
506 Fourth electrode pad
507 fifth electrode pad
508 Sixth electrode pad
509 Circuit board
510 First wiring electrode on circuit board
511 Second wiring electrode on circuit board
512 Third circuit board wiring electrode
513 Fourth circuit board wiring electrode
601 IDT electrode
602 Wiring electrode on circuit board
603 Wiring electrode on circuit board
604 Parasitic components
701 Piezoelectric substrate
702 First IDT electrode
703 Second IDT electrode
704 Third IDT electrode
705 first reflector electrode
706 Second reflector electrode
707 One of balanced terminals
708 The other of balanced terminals
709 Unbalanced terminal
801 First wiring electrode
802 First electrode pad
803 Second wiring electrode
804 Second electrode pad
805 Third wiring electrode
806 Third electrode pad
807 circuit board
808 First circuit board wiring electrode
809 Second circuit board wiring electrode
810 Third wiring electrode on circuit board
1001 Volume component

Claims

A piezoelectric substrate;
A surface acoustic wave filter element comprising a plurality of interdigital transducer electrodes (IDT electrodes) formed on the piezoelectric substrate,
Of the plurality of IDT electrodes, at least one IDT electrode is connected to a balanced terminal, and the other IDT electrode is connected to a balanced terminal or an unbalanced terminal.
The first wiring electrode means connected to at least one IDT electrode, Ri Contact disposed on the second wiring electrode means and the different planes that are connected to the other IDT electrode,
The main surface of the front SL of the first and second wiring electrode means, one of said wiring electrode means provided on the main surface of the piezoelectric substrate, wherein the other of the wiring electrode means piezoelectric substrate A surface acoustic wave filter element provided on a protective film formed thereon.

The surface acoustic wave filter element according to claim 1, wherein the protective film is a dielectric thin film.