JP4245365B2 - Multilayer substrate manufacturing method and circuit device manufacturing method using the same - Google Patents

Multilayer substrate manufacturing method and circuit device manufacturing method using the same Download PDF

Info

Publication number
JP4245365B2
JP4245365B2 JP2003026503A JP2003026503A JP4245365B2 JP 4245365 B2 JP4245365 B2 JP 4245365B2 JP 2003026503 A JP2003026503 A JP 2003026503A JP 2003026503 A JP2003026503 A JP 2003026503A JP 4245365 B2 JP4245365 B2 JP 4245365B2
Authority
JP
Japan
Prior art keywords
conductive film
sheet
manufacturing
multilayer substrate
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003026503A
Other languages
Japanese (ja)
Other versions
JP2004241442A (en
Inventor
優助 五十嵐
宣久 高草木
岳史 中村
良輔 臼井
則明 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2003026503A priority Critical patent/JP4245365B2/en
Publication of JP2004241442A publication Critical patent/JP2004241442A/en
Application granted granted Critical
Publication of JP4245365B2 publication Critical patent/JP4245365B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、微細な導電パターンを形成することを可能とする多層基板の製造方法およびそれを用いた回路装置の製造方法に関する。
【０００２】
【従来の技術】
図３３を参照して、従来の多層基板の配線構造を有する回路装置１１０の製造方法を説明する（例えば、特許文献１を参照）。図３３（Ａ）から図３３（Ｄ）は回路装置１１０の製造工程を示す断面図である。
【０００３】
図３３（Ａ）を参照して、シート状の第１の導電膜１２３Ａと第２の導電膜１２３Ｂが層間絶縁膜１２２を介して接着された絶縁シート１２１を用意する。そして、第１の導電膜１２３Ａおよび層間絶縁層１２２を部分的に除去することにより、貫通孔１３１を形成してその下部に第２の導電膜１２３Ｂの表面を露出させる。
【０００４】
図３３（Ｂ）を参照して、貫通孔１３１の表面および第１の導電膜１２３Ａの表面にメッキ膜を形成することにより、多層接続手段１１４を形成する。次に、第１の導電膜を選択的にエッチングを行うことにより、第１の導電配線層１１２Ａを形成する。
【０００５】
図３３（Ｃ）を参照して、第１の導電配線層１１２Ａ上に絶縁して回路素子１１３を固着する。同図のように回路素子１１３として半導体素子が実装された場合は、半導体素子の電極と第１の導電配線層１１２Ａとを金属細線１１５で接続する。
【０００６】
図３３（Ｄ）を参照して、回路素子１１３が被覆されるように封止樹脂層１１７を形成する。そして、裏面の第２の導電膜１２３Ｂを選択的にエッチングを行うことにより、第２の導電配線層１１２Ｂを形成する。最後に、第２の導電配線層１１２Ｂの所望の箇所に外部電極１１６を形成することにより、回路装置１１０は製造されていた。
【０００７】
【特許文献１】
特願２００１―１８５４２２（第９図）
【０００８】
【発明が解決しようとする課題】
しかしながら、上述した回路装置１１０の製造方法では、貫通孔１３１および第１の導電膜１２３Ａの表面にメッキ膜を形成することにより、多層接続手段１１４を形成していた。従って、メッキ膜が形成される分だけ第１の導電配線層１２３Ａの厚みが増すここになる。また、第１の導電膜１２３Ａを選択的にエッチングを行うことにより、第１の導電配線層１１２Ａは形成される。このことから、薄く形成された第１の導電膜１２３Ａを有する絶縁シート１２１を用意しても、上記した理由により第１の導電膜１２３Ａの厚みが増してしまうので、所望の微細さを有する第１の導電配線層１１２Ａを形成するのが困難である問題があった。
【０００９】
更に、図３３（Ａ）を参照して、貫通孔１３１には作業雰囲気によりゴミが入ったり汚染物が残ったりすることで、上下導電配線層との接続性が悪化することがあった。このことにより、モールド時の応力により接続部が簡単に剥がれてしまう問題があった。
【００１０】
本発明は上述した問題点を鑑みて成され、本発明の目的は、微細な配線層を形成することを可能とする多層基板の製造方法およびそれを用いた回路装置の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の多層基板の製造方法は、第１の導電膜上を感光性レジストで被覆する工程と、予め形成した開口部を有するシートをマスクとして前記開口部に対応する箇所に前記レジストを残存させる工程と、残存した前記レジストをマスクとして前記第１の導電膜をエッチングして前記開口部に対応する位置に凸状の接続部を形成する工程と、前記シートで前記凸状の接続部を囲むように埋め込み、前記シート上に第２の導電膜を付着する工程とを具備することを特徴とする。
【００１２】
本発明の回路装置の製造方法は、第１の導電膜上を感光性レジストで被覆する工程と、予め形成した開口部を有するシートをマスクとして前記開口部に対応する箇所に前記レジストを残存させる工程と、残存した前記レジストをマスクとして前記第１の導電膜をエッチングして前記開口部に対応する位置に凸状の接続部を形成する工程と、前記シートで前記凸状の接続部を囲むように埋め込み、前記シート上に前記第２の導電膜を付着する工程と、前記第２の導電膜をパターンニングして配線層を形成する工程と、前記配線層上に回路素子を固着する工程と、前記回路素子を被覆するように封止樹脂を形成する工程とを具備することを特徴とする。
【００１３】
本発明の多層基板の製造方法は、第１の導電膜と第２の導電膜が第３の導電膜を介して積層された積層基板の前記第１の導電膜上を感光性レジストで被覆する工程と、予め形成した開口部を有するシートをマスクとして前記開口部に対応する箇所に前記レジストを残存させる工程と、残存した前記レジストをマスクとして前記第１の導電膜をエッチングして前記開口部に対応する位置に凸状の接続部を形成する工程と、前記接続部をマスクとして前記第３の導電膜を除去する工程と、前記シートで前記凸状の接続部を囲むように埋め込み、前記シート上に前記第４の導電膜を付着する工程とを具備することを特徴とする。
【００１４】
本発明の回路装置の製造方法は、第１の導電膜と第２の導電膜が第３の導電膜を介して積層された積層基板の前記第１の導電膜上を感光性レジストで被覆する工程と、予め形成した開口部を有するシートをマスクとして前記開口部に対応する箇所に前記レジストを残存させる工程と、残存した前記レジストをマスクとして前記第１の導電膜をエッチングして前記開口部に対応する位置に凸状の接続部を形成する工程と、前記接続部をマスクとして前記第３の導電膜を除去する工程と、前記シートで前記凸状の接続部を囲むように埋め込み、前記シート上に前記第４の導電膜を付着する工程と、前記第４の導電膜をパターンニングして配線層を形成する工程と、前記配線層上に回路素子を固着する工程と、前記回路素子を被覆するように封止樹脂を形成する工程とを具備することを特徴とする。
【００１５】
上記したシートとしては、例えば樹脂製の絶縁シートを採用することができる。樹脂シートに設けられた開口部の位置は、各導電膜の電気的接続を行う接続部が形成される箇所に対応している。従って、レジストの選択的な除去を行う際に、樹脂シートを露光マスクとして用いることにより、接続部が形成される予定の箇所にレジストを残存させることができる。更に、接続部に開口部を填め込むように、導電膜に樹脂シートを積層させることで、樹脂シートを層間絶縁膜として用いることができる。
【００１６】
【発明の実施の形態】
（多層基板の製造方法を説明する第１の実施の形態）
図１から図６を参照して、多層基板２０の製造方法を説明する。本発明の多層基板２０の製造方法は、第１の導電膜１５Ａ上を感光性レジスト１６で被覆する工程と、レジスト１６の所望箇所に予め形成した開口部１１を有するシート１０をマスクとして開口部１１に対応する箇所にレジスト１６を残存させる工程と、残存したレジスト１６をマスクとして第１の導電膜１５Ａをエッチングして開口部１１に対応する位置に凸状の接続部１７を形成する工程と、シート１０で凸状の接続部１１を囲むように埋め込み、シート１０上に第２の導電膜１５Ｂを付着する工程とを具備する。このような各工程を以下にて説明する。
【００１７】
本発明の第１の工程は、図１から図３を参照して、第１の導電膜１５Ａ上を感光性レジスト１６で被覆し、レジスト１６の所望箇所に予め形成した開口部１１を有するシート１０をマスクとして開口部１１に対応する箇所にレジスト１６を残存させることにある。
【００１８】
先ず、図１を参照して、第１の導電膜１５Ａを用意する。第１の導電膜１５Ａの材料としては、好ましくは、Ｃｕを主材料とするもの、または公知のリードフレームの材料を採用することができる。第１の導電膜１５Ａの厚さは、例えば７０〜２００μｍ程度に形成される。そして、第１の導電膜１５Ａの表面に感光性のレジスト１６を塗布する。ここでは、レジスト１６としては、ネガ型のレジストが採用されている。
【００１９】
樹脂シート１０は、平面的な大きさが第１の導電膜１５Ａと同等に形成されており、高分子から成る絶縁材料で成る。また、後の工程で形成される接続手段１７に対応する箇所には、開口部１１が形成されている。この開口部１１は、エッチング、レーザー、ドリルまたはプレスで形成することが可能である。ここで、レーザーにより開口部１１が形成された場合では、開口部１１の側面は傾斜が付いた構造に成る。また、樹脂シート１０の材料としては、レジスト１６の露光を行う光線に対して遮光性を有する材料から成る。具体的には、紫外線（ＵＶ）を用いてレジスト１６の露光を行う場合には、ＵＶに対して遮光性を有する樹脂を、樹脂シート１０の材料として採用する。また熱伝導性が考慮され、中にフィラーが混入されても良い。材料としては、ガラス、酸化Ｓｉ、酸化アルミニウム、窒化Ａｌ、Ｓｉカーバイド、窒化ボロン等が考えられる。また、樹脂シート１０の材料としては、レジスト１６の露光を行う光線に対して遮光性を有するものであれば、熱可塑性樹脂および熱硬化性樹脂の両方を全般的に採用することができる。本発明に適用可能な熱可塑性樹脂としては、例えば、ＡＢＳ樹脂、ポリプロピレン、ポリエチレン、ポリスチレン、アクリル、ポリエチレンテレフタレート、ポリフェニレンエーテル、ナイロン、ポリアミド、ポリカーボネイト、ポリアセタール、ポリブチレンテレフタレート、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ウレタン樹脂およびエラストマーが挙げられる。また、熱硬化性樹脂としては、例えば、ユリア、フェノール、メラミン、フラン、アルキド、不飽和ポリエステル、ジアリルフタレート、エポキシ、ケイ素樹脂およびポリウレタンを挙げることができる。
【００２０】
特に、樹脂シート１０の材料として液晶ポリマー等の熱可塑性樹脂を用いると、熱可塑性樹脂は高温時に軟化する為、使用状況下の温度変化に起因する熱応力を緩和する働きを有する。
【００２１】
次に、図２を参照して、第１の導電膜１５Ａの表面に塗布されたレジスト１６の上面に、樹脂シート１０を載置して露光を行う。このことにより、開口部１１から露出する部分のレジスト１６のみが露光される。また、レジスト１６はネガ型のものでありので、露光した箇所のみが光化学反応によりアルカリ不溶に変質する。
【００２２】
次に、図３を参照して、アルカリ溶液を用いて選択的にレジスト１６を剥離する。このことにより、感光していない箇所のレジスト１６は剥離され、感光した箇所のレジスト１６は残存する。具体的には、樹脂シート１０に設けた開口部１１に対応する領域のレジスト１６が残存する。
【００２３】
本発明の第２の工程は、図４を参照して、残存したレジスト１６をマスクとして第１の導電膜１５Ａをエッチングして開口部１１に対応する位置に凸状の接続部１７を形成する工程である。
【００２４】
図４を参照して、残存したレジスト１６をマスクとして第１の導電膜１５Ａをエッチングし、凸状の接続部１７を形成する。接続部１７の高さは例えば５０μｍ程度に形成され、前述した樹脂シート１０の厚みよりも高く形成される。このエッチングは、第１の導電膜１５Ａが銅より成る場合は、エッチング液として塩化第２鉄または塩化第２銅を用いる。一般的に、エッチングは等方性にて進行するので、接続部１７の側面は傾斜が付いた形状になる。具体的には、接続部１７の側面は、先端部から下方に成るに従い、裾野ができる形状に成る。なお、エッチングの工程が終了した後に、レジスト１６は剥離される。また、接続部１７の表面および接続部１７が形成された第１の導電膜１５Ａの表面を、プラズマ処理またはエッチング等により粗化させることで、後の工程で、それらの面と樹脂シート１０との接着強度を向上させることができる。
【００２５】
本発明の第３の工程は、図５および図６を参照して、シート１０で凸状の接続部１１を囲むように埋め込み、シート１０上に第２の導電膜１５Ｂを付着する工程である。
【００２６】
図５（Ａ）を参照して、開口部１１で接続部１７を囲むように第１の導電膜１５Ａ表面に樹脂シート１０を載置する。樹脂シート１０を露光マスクとして用いて残存したレジスト１６により、接続部１７は形成される。従って、樹脂シート１０が有する開口部１１の位置と、第１の導電膜１５Ａが有する接続部１７の位置は正確に対応している。また、開口部１１の大きさと、接続部１７の大きさも同等程度に形成されている。
【００２７】
樹脂シート１０の開口部１１がレーザー加工により形成された場合、レーザーの特性により、開口部１１の側面は傾斜に形成される。また、上述したようにエッチングにより形成される接続部１７の側面の傾斜に形成される。このことから、接続部１７側面の傾斜に対して、開口部１１の側面が逆傾斜になるような面方向で、樹脂シート１０を第１の導電膜１５Ａに積層させることで、接続部１７と開口部１１とを嵌合させることができる。
【００２８】
図５（Ｂ）を参照して、接続部１７の上端部は、樹脂シート１０の上面よりも突出した構成と成っている。樹脂シート１０の上面から突出する接続部１７の高さは、数μｍ〜１０μｍ程度でよい。このように、樹脂シート１０の上面から接続部１７を突出させることにより、樹脂シート１０の上面に更に導電膜を積層させる工程に於いて、その導電膜と接続部１７との間に樹脂が介在してしまうのを防止することができる。また、第２の導電膜１５Ｂの裏面を予め粗化することにより、第２の導電膜１５Ｂと樹脂シート１０との接着強度を向上させることができる。
【００２９】
図６（Ａ）を参照して、樹脂シート１０の上部に第２の導電膜１５Ｂを付着させる。第２の導電膜１５Ｂの付着は、ローラーまたはプレスを用いて加圧することにより行うことができる。同時に、樹脂シート１０を軟化させる為に、樹脂シート１０を構成する樹脂が軟化する温度以上に加熱される。ここで、第２の導電膜１５Ｂは、厚さが５〜３５μｍ程度に形成され、できるだけ薄くしてファインパターンが形成できるように配慮される。
【００３０】
図６（Ｂ）を参照して、接続部１７と第２の導電膜１５Ｂとの接続構造を説明する。上述したように、接続部１７の上端は樹脂シート１０の上面よりも上方に突出している。従って、ローラー等を用いて第２の導電膜１５Ｂを付着させることにより、接続部１７の先端は僅かに潰れて第２の導電膜１５Ｂの裏面に圧着される。従って、接続部１７の上端部とその箇所に当接する第２の導電膜１５Ｂの裏面との接続は強固になり、両者の電気的接続は良好なものとなる。以上のような工程により、多層基板２０は製造される。
【００３１】
また、第２の導電膜１５Ｂを付着する前に、樹脂シート１０の表面および接続部１７の露出部をプラズマ洗浄することにより、常温接合が可能になる。これは、プラズマ洗浄により樹脂シート１０および接続部１７の表面が洗浄化および粗化され、第２の導電膜１５Ｂとの接着性が向上するからである。また、第２の導電膜１５Ｂ裏面もプラズマ洗浄を行うことにより、接着性を向上させることができる。ここでのプラズマ洗浄としては、例えばアルゴンガスを用いたプラズマ洗浄を採用することができる。
【００３２】
（回路装置の製造方法を説明する第２の実施の形態）
図７から図１１を参照して、回路装置３０の製造方法を説明する。本発明の回路装置の製造方法は、第１の導電膜１５Ａ上を感光性レジスト１６で被覆する工程と、レジスト１６Ａの所望箇所に予め形成した開口部１１を有するシート１０をマスクとして開口部１１に対応する箇所にレジスト１６を残存させる工程と、残存したレジスト１６をマスクとして第１の導電膜１５Ａをエッチングして開口部１１に対応する位置に凸状の接続部１７を形成する工程と、シート１０で凸状の接続部１１を囲むように埋め込み、シート１０上に第２の導電膜１５Ｂを付着する工程と、第２の導電膜１５Ｂをパターンニングして第１の配線層２３Ａを形成する工程と、第１の配線層２３Ａ上に回路素子２１を固着する工程と、回路素子２１を被覆するように封止樹脂２３を形成する工程とを具備する。
【００３３】
上記したように、絶縁シート１０に第２の導電膜を付着するまでの工程は、前述した第１の実施の形態と同様であるので、その説明は割愛する。以下では、接続部１７を介して電気的に接続された第１の導電膜１５Ａおよび第２の導電膜１５Ｂから成る多層基板を用いた回路装置３０の製造方法を説明する。
【００３４】
本発明の第１の工程は、図７を参照して、第２の導電膜１５Ｂをパターンニングして第１の配線層２３Ａを形成する工程である。
【００３５】
第１の実施の形態で述べたように、第２の導電膜１５Ｂは、厚さが５〜３５μｍ程度と非常に薄く形成されているので、エッチングにより第１の配線層２３Ａを微細に形成することができる。従って、多数個のボンディングパッドおよびボンディングパッドから延在する配線部を、第１の配線層２３Ａで形成することが可能である。
【００３６】
本発明の第２の工程は、図８を参照して、第１の配線層２３Ａ上に回路素子２１を固着する工程である。
【００３７】
ここでは、回路素子２１としては半導体素子が採用され、フェイスアップで第１の配線層２３Ａと電気的に絶縁して固着されている。そして、回路素子２１の電極と第１の配線層２３Ａとは、金属細線２２を介して電気的に接続されている。また、ボンディングパッドとなる第１の配線層２３Ａの表面には、Ａｇ等から成るメッキ膜が形成されている。同図では、半導体素子である回路素子２１が、フェイスアップで固着されているが、半導体素子をフェイスダウンで実装しても良い。
【００３８】
ワイヤーボンデインクの時の多層基板２０を用いるメリットについて述べる。一般にＡｕ線のワイヤーボンディングの際は、２００℃〜３００℃に加熱される。この時、第１の導電膜１５Ａが薄いと、多層基板２０が反り、この状態でボンディングヘッドを介して多層基板２０が加圧されると、多層基板２０に亀裂の発生する可能性がある。これは樹脂シート１０にフィラーが混入されると、材料自体が堅くなり柔軟性を失うため、より顕著に現れる。また樹脂は金属から比べると柔らかいので、ＡｕやＡｌのボンディングでは、加圧や超音波のエネルギーが発散してしまう。しかし、第１の導電膜１５Ａ自体が厚く形成されることでこれらの問題を解決することができる。
【００３９】
本発明の第３の工程は、図９から図１１を参照して、回路素子２１を被覆するように封止樹脂２３を形成する工程である。
【００４０】
図９を参照して、回路素子２１が被覆されるように封止樹脂を形成する。多層基板２０は、モールド装置にセットされて樹脂モールドを行う。モールド方法としては、トランスファーモールド、インジェクションモールド、塗布、ディピング等でも可能である。しかし、量産性を考慮すると、トランスファーモールド、インジェクションモールドが適している。
【００４１】
本工程では、モールドキャビティーの下金型に多層基板２０はフラットで当接される必要があるが、厚い第１の導電膜１５Ａがこの働きをする。しかもモールドキャビティーから取り出した後も、封止樹脂１３の収縮が完全に完了するまで、第１の導電膜１５Ａによってパッケージの平坦性を維持している。すなわち、本工程までの多層基板２０の機械的支持の役割は第１の導電膜１５Ａにより担われている。
【００４２】
次に、図１０を参照して、第１の導電膜１５Ａをパターンニングすることにより、第２の配線層２３Ｂを形成する。先ず、第１の導電膜１５Ａをマスクなしで全面を薄くなるようにエッチングする。このエッチングは、塩化第２鉄または塩化第２銅を用いたケミカルエッチングで良く、第１の導電膜１５Ａの厚みは３５μｍ程度まで一様に薄くする。この際に、以前の工程で第１の導電膜１５Ａに付いた傷を取り除くことができる。続いて、第１の導電膜１５Ａは、所望のパターンのホトレジストで被覆し、ケミカルエッチングで第２の配線層２３Ｂを形成する。第１の導電膜１５Ａは本工程で薄くされるので、５０μｍ以下のファインパターン化が実現できる。
【００４３】
次に、図１１を参照して、半田等のロウ材から成る外部電極２４の形成を行う。第２の配線層２３Ｂは外部電極２４を形成する部分を露出して溶剤で溶かした樹脂をスクリーン印刷してオーバーコート樹脂で大部分を被覆する。オーバーコート樹脂の材料としては、好適には、ＵＶ硬化・現像型の樹脂が使用される。即ち、活性光線により選択的に露光されて未露光部または露光部がアルカリ水溶液により現像することが可能であり、ＵＶが照射されることにより硬化される樹脂を採用することができる。次に半田のリフローあるいは半田クリームのスクリーン印刷によりこの露出部分に外部電極２４を同時に形成する。
【００４４】
最後に、多層基板２０には回路装置が多数マトリックス状に形成されているので、封止樹脂２３および多層基板２０をダイシングしてそれらを個々の回路装置に分離する。
【００４５】
以上の工程により多層基板２０を用いた回路装置３０の製造方法が行われる。本発明で使用する多層基板２０は、各配線層を電気的に接続する接続部１７が既に形成されているので、メッキ膜等による接続部の形成の工程無しで、回路装置を製造することができる。従って、薄く形成された第１の配線層２３Ａにより微細なパターンを形成することが可能となる。
【００４６】
（多層基板の製造方法を説明する第３の実施の形態）
図１２から図１８を参照して、多層基板２０の製造方法を説明する。本発明の多層基板２０の製造方法は、第１の導電膜１５Ａと第２の導電膜１５Ｂが第３の導電膜１５Ｃを介して積層された積層基板２５の第１の導電膜１５Ａ上を感光性レジスト１６で被覆する工程と、レジスト１６の所望箇所に予め形成した開口部１１を有するシート１０をマスクとして開口部１１に対応する箇所にレジスト１６を残存させる工程と、残存したレジスト１６をマスクとして第１の導電膜１５Ａをエッチングして開口部１１に対応する位置に凸状の接続部１７を形成する工程と、接続部１７をマスクとして第３の導電膜１５Ｃを除去する工程と、シート１０で凸状の接続部１７を囲むように埋め込み、シート１０上に第４の導電膜１５Ｄを付着する工程とを具備する。本発明の基本的な製造方法は、第１の実施の形態と同様であり、相違点は、第３の導電膜１５Ｃを介して第１の導電膜１５Ａおよび第２の導電膜１５Ｂが積層された積層基板を用いる点にある。上記した各工程を以下にて説明する。
【００４７】
本発明の第１の工程は、図１２から図１４を参照して、第１の導電膜１５Ａと第２の導電膜１５Ｂが第３の導電膜１５Ｃを介して積層された積層基板２５の第１の導電膜１５Ａ上を感光性レジスト１６で被覆し、更に、レジスト１６の所望箇所に予め形成した開口部１１を有するシート１０をマスクとして開口部１１に対応する箇所にレジスト１６を残存させる工程である。
【００４８】
図１２および図１３を参照して、積層基板２５の詳細を説明する。積層板２５の表面は、実質全域に第１の導電膜１５Ａが形成され、第３の導電膜１５Ｃを介して、裏面にも実質全域に第２の導電膜１５Ｂが形成されるものである。また、第１の導電膜１５Ａおよび第２の導電膜１５Ｂは、好ましくは、Ｃｕを主材料とするもの、または公知のリードフレームの材料から成る。第１の導電膜１５Ａ、第２の導電膜１５Ｂおよび第３の導電膜１５Ｃは、メッキ法、蒸着法またはスパッタ法で形成されたり、圧延法やメッキ法により形成された金属箔が貼着されても良い。なお、第１の導電膜１５Ａおよび第２の導電膜１５ＢとしてはＡｌ、Ｆｅ、Ｆｅ−Ｎｉ、公知のリードフレーム材等でも良い。
【００４９】
第３の導電膜１５Ｃの材料は、第１の導電膜１５Ａおよび第２の導電膜１５Ｂを除去する際に使用されるエッチング液に、エッチングされない材料が採用される。具体的に、第３の導電膜１５Ｃの材料としては金、銀、パラジュームから成る導電材料を採用することができる。
【００５０】
樹脂シート１０は、平面的な大きさが第１の導電膜１５Ａと同等に形成されており、ポリイミド樹脂またはエポキシ樹脂等の高分子から成る絶縁材料で成る。また、後の工程で形成される接続手段１７に対応する箇所には、開口部１１が形成されている。この開口部は、レーザー、ドリルまたはプレスで形成することが可能である。ここで、レーザーにより開口部１１が形成された場合では、開口部１１の側面は傾斜が付いた構造に成る。また、樹脂シート１０の材料としては、レジスト１６の露光を行う光線に対して遮光性を有する材料から成る。具体的には、紫外線（ＵＶ）を用いてレジスト１６の露光を行う場合には、ＵＶに対して遮光性を有する樹脂を、樹脂シート１０の材料として採用する。また熱伝導性が考慮され、中にフィラーが混入されても良い。材料としては、ガラス、酸化Ｓｉ、酸化アルミニウム、窒化Ａｌ、Ｓｉカーバイド、窒化ボロン等が考えられる。
【００５１】
次に、図１３を参照して、第１の導電膜１５Ａの表面に塗布されたレジスト１６の上面に、樹脂シート１０を載置して露光を行う。このことにより、開口部１１から露出する部分のレジスト１６のみが露光される。また、レジスト１６はネガ型のものでありので、露光した箇所のみが光化学反応によりアルカリ不溶に変質する。
【００５２】
次に、図１４を参照して、アルカリ溶液を用いて選択的にレジスト１６を剥離する。このことにより、感光していない箇所のレジスト１６は剥離され、感光した箇所のレジスト１６は残存する。具体的には、樹脂シート１０に設けた開口部１１に対応する領域のレジスト１６が残存する。
【００５３】
本発明の第２の工程は、図１５から図１６を参照して、残存したレジスト１６をマスクとして第１の導電膜１５Ａをエッチングして開口部１１に対応する位置に凸状の接続部１７を形成し、更に、接続部１７をマスクとして第３の導電膜１５Ｃを除去する工程である。
【００５４】
図１５を参照して、残存したレジスト１６をマスクとして第１の導電膜１５Ａをエッチングし、凸状の接続部１７を形成する。接続部１７の高さは例えば５０μｍ程度に形成され、前述した樹脂シート１０の厚みよりも高く形成される。このエッチングは、第１の導電膜１５Ａが銅より成る場合は、エッチング液として塩化第２鉄または塩化第２銅を用いる。なお、エッチングの工程が終了した後に、レジスト１６は剥離される。また、接続部１７の表面および第３の導電膜１５Ｃの表面を、プラズマ処理またはエッチング等により粗化させることで、後の工程で、それらの面と樹脂シート１０との接着強度を向上させることができる。
【００５５】
更に、本工程では、第１の導電膜１５Ａのエッチングを、第３の導電膜１５Ｃでストップさせることができる。本工程でエッチングされる第１の導電膜１５Ａが主にＣｕから形成された場合、エッチング液としては、塩化第２鉄または塩化第２銅が使用される。それに対して、第３の導電膜１５Ｃは塩化第２鉄または塩化第２銅にエッチングされない導電性材料から形成されているので、エッチングは第３の導電膜１５Ｃの表面でストップする。このことから、接続部１７の側面を導電膜１５の延在方向に対して垂直に近い形状に形成することができる。
【００５６】
図１６を参照して、前工程で形成された接続部をマスクとして、露出する第３の導電膜１５Ｃを除去する。第３の導電膜１５Ｃを除去する方法としては２つの方法を採用することができる。第１の方法は、第３の導電膜１５Ｃのみを除去する液を用いてエッチングする方法である。第２の方法は、電界剥離により第３の導電膜１５Ｃのみを除去する方法である。
【００５７】
第１の方法であるエッチングにより第３の導電膜１５Ｃを部分的に除去する方法を説明する。この方法で使用するエッチング液は、第３の導電膜１５Ｃをエッチングし且つ第１の導電配線層１５Ａおよび第２の導電膜１５Ｂをエッチングしないものが使用される。例えば、第１の導電膜１５Ａおよび第２の導電膜１５ＢがＣｕを主体とする材料から形成され、第３の導電膜１５ＣがＡｇ膜である場合は、ヨウ素系のエッチング液を使用することにより第３の導電膜１５Ｃのみを除去することができる。第３の導電膜１５Ｃがエッチングされることにより、第２の導電膜１５Ｂはヨウ素系のエッチング液に接触するが、例えばＣｕから成る第２の導電膜１５Ｂはヨウ素系のエッチング液にはエッチングされない。従って、ここでのエッチングは、第２の導電膜１５Ｂの表面でストップする。
【００５８】
第２の方法である電界剥離により第３の導電膜１５Ｃのみを除去する方法を説明する。先ず、金属イオンを含む溶液と第３の導電膜１５Ｃを接触させる。そして溶液の方にプラスの電極を設け、積層基板２５にマイナスの電極を設けて直流電流を流す。このことにより、電界法によるメッキ膜形成と逆の原理で第３の導電膜１５Ｃのみが除去される。ここで使用する溶液は、第３の導電膜１５Ｃを構成する材料をメッキ処理する際に用いるものである。従って、この方法では、第３の導電膜１５Ｃのみが剥離される。また、高圧で液体を噴射することにより、第３の導電膜１５Ｃを除去しても良い。
【００５９】
本発明の第３の工程は、図１７および図１８を参照して、シート１０で凸状の接続部１７を囲むように埋め込み、シート１０上に第４の導電膜１５Ｄを付着する工程である。
【００６０】
図１７を参照して、開口部１１で接続部１７を囲むように第１の導電膜１５Ａ表面に樹脂シート１０を載置する。樹脂シート１０を露光マスクとして用いて残存したレジスト１６により、接続部１７は形成される。従って、樹脂シート１０が有する開口部１１の位置と、第１の導電膜１５Ａが有する接続部１７の位置は正確に対応している。また、開口部１１の大きさと、接続部１７の大きさも同等程度に形成されている。
【００６１】
接続部１７の上端部は、樹脂シート１０の上面よりも突出した構成と成っている。樹脂シート１０の上面から突出する接続部１７の高さは、数μｍ〜１０μｍ程度でよい。このように、樹脂シート１０の上面から接続部１７を突出させることにより、樹脂シート１０の上面に更に導電膜を積層させる工程に於いて、その導電膜と接続部１７との間に樹脂が介在してしまうのを防止することができる。
【００６２】
図１８（Ａ）を参照して、樹脂シート１０の上部に第４の導電膜１５Ｄを付着させる。第４の導電膜１５Ｄの付着は、ローラーまたはプレスを用いて加圧することにより行うことができる。同時に、樹脂シート１０を軟化させる為に、樹脂シート１０を構成する樹脂が軟化する温度以上に加熱される。ここで、第４の導電膜１５Ｄは、厚さが５〜３５μｍ程度に形成され、できるだけ薄くしてファインパターンが形成できるように配慮される。また、第４の導電膜１５Ｄの裏面を予め粗化することにより、第４の導電膜１５Ｄと樹脂シート１０との接着強度を向上させることができる。
【００６３】
図１８（Ｂ）を参照して、接続部１７と第４の導電膜１５Ｄとの接続構造を説明する。上述したように、接続部１７の上端は樹脂シート１０の上面よりも上方に突出している。従って、ローラー等を用いて第４の導電膜１５Ｄを付着させることにより、接続部１７の先端は僅かに潰れて第４の導電膜１５Ｄの裏面に圧着される。従って、接続部１７の上端部とその箇所に当接する第４の導電膜１５Ｄの裏面との接続は強固になり、両者の電気的接続は良好なものとなる。以上のような工程により、多層基板２０は製造される。
【００６４】
（回路装置の製造方法を説明する第４の実施の形態）
図１９から図２３を参照して、回路装置３０の製造方法を説明する。本発明の回路装置の製造方法は、第１の導電膜１５Ａと第２の導電膜１５Ｂが第３の導電膜１５Ｃを介して積層された積層基板２５の第１の導電膜１５Ａ上を感光性レジスト１６で被覆する工程と、レジスト１６の所望箇所に予め形成した開口部１１を有するシート１０をマスクとして開口部１１に対応する箇所にレジスト１６を残存させる工程と、残存したレジスト１６をマスクとして第１の導電膜１５Ａをエッチングして開口部１１に対応する位置に凸状の接続部１７を形成する工程と、接続部１７をマスクとして第３の導電膜１５Ｃを除去する工程と、シート１０で凸状の接続部１７を囲むように埋め込み、シート１０上に第４の導電膜１５Ｄを付着する工程と、第４の導電膜１５Ｄをパターンニングして第１の配線層２３Ａを形成する工程と、第１の配線層２３Ａ上に回路素子２１を固着する工程と、回路素子２１を被覆するように封止樹脂２３を形成する工程とを具備する。
【００６５】
上記したように、第４の導電膜１５Ｄを付着するまでの工程は、前述した第３の実施の形態と同様であるので、その説明は割愛する。以下では、第３の実施の形態により製造される多層基板２０を用いた回路装置３０の製造方法を説明する。
【００６６】
本発明の第１の工程は、図１９を参照して、第４の導電膜１５Ｄをパターンニングして第１の配線層２３Ａを形成する工程である。
【００６７】
第３の実施の形態で述べたように、第４の導電膜１５Ｄは、厚さが５〜３５μｍ程度と非常に薄く形成されているので、エッチングにより第１の配線層２３Ａを微細に形成することができる。従って、多数個のボンディングパッドおよびボンディングパッドから延在する配線部を、第１の配線層２３Ａで形成することが可能である。
【００６８】
本発明の第２の工程は、図２０を参照して、第１の配線層２３Ａ上に回路素子２１を固着する工程である。
【００６９】
ここでは、回路素子２１としては半導体素子が採用され、フェイスアップで第１の配線層２３Ａと電気的に絶縁して固着されている。そして、回路素子２１の電極と第１の配線層２３Ａとは、金属細線２２を介して電気的に接続されている。また、ボンディングパッドとなる第１の配線層２３Ａの表面には、Ａｇ等から成るメッキ膜が形成されている。同図では、半導体素子である回路素子２１が、フェイスアップで固着されているが、半導体素子をフェイスダウンで実装しても良い。
【００７０】
ワイヤーボンデインクの時の多層基板２０を用いるメリットについて述べる。一般にＡｕ線のワイヤーボンディングの際は、２００℃〜３００℃に加熱される。この時、第２の導電膜１５Ｂが薄いと、多層基板２０が反り、この状態でボンディングヘッドを介して多層基板２０が加圧されると、多層基板２０に亀裂の発生する可能性がある。これは樹脂シート１０にフィラーが混入されると、材料自体が堅くなり柔軟性を失うため、より顕著に現れる。また樹脂は金属から比べると柔らかいので、ＡｕやＡｌのボンディングでは、加圧や超音波のエネルギーが発散してしまう。しかし、第２の導電膜１５Ｂ自体が厚く形成されることでこれらの問題を解決することができる。
【００７１】
本発明の第３の工程は、図２１から図２３を参照して、回路素子２１を被覆するように封止樹脂２３を形成する工程である。
【００７２】
図２１を参照して、回路素子２１が被覆されるように封止樹脂を形成する。多層基板２０は、モールド装置にセットされて樹脂モールドを行う。モールド方法としては、トランスファーモールド、インジェクションモールド、塗布、ディピング等でも可能である。しかし、量産性を考慮すると、トランスファーモールド、インジェクションモールドが適している。
【００７３】
本工程では、モールドキャビティーの下金型に絶縁樹脂シート１はフラットで当接される必要があるが、厚い第２の導電膜１５Ｂがこの働きをする。しかもモールドキャビティーから取り出した後も、封止樹脂２３の収縮が完全に完了するまで、第２の導電膜１５Ｂによってパッケージの平坦性を維持している。すなわち、本工程までの多層基板２０の機械的支持の役割は第２の導電膜１５Ｂにより担われている。
【００７４】
次に、図２２を参照して、第２の導電膜１５Ｂをパターンニングすることにより、第２の配線層２３Ｂを形成する。先ず、第２の導電膜１５Ｂをマスクなしで全面を薄くなるようにエッチングする。このエッチングは、塩化第２鉄または塩化第２銅を用いたケミカルエッチングで良く、第２の導電膜１５Ｂの厚みは３５μｍ程度まで一様に薄くする。この際に、以前の工程で第２の導電膜１５Ｂに付いた傷を取り除くことができる。続いて、第２の導電膜１５Ｂは、所望のパターンのホトレジストで被覆し、ケミカルエッチングで第２の配線層２３Ｂを形成する。第２の導電膜１５Ｂは本工程で薄くされるので、５０μｍ以下のファインパターン化が実現できる。
【００７５】
次に、図２３を参照して、半田等のロウ材から成る外部電極２４の形成を行う。第２の配線層２３Ｂは外部電極２４を形成する部分を露出して溶剤で溶かしたエポキシ樹脂等をスクリーン印刷してオーバーコート樹脂で大部分を被覆する。次に半田のリフローあるいは半田クリームのスクリーン印刷によりこの露出部分に外部電極２４を同時に形成する。
【００７６】
最後に、多層基板２０には回路装置が多数マトリックス状に形成されているので、封止樹脂２３および多層基板２０をダイシングしてそれらを個々の回路装置に分離する。
【００７７】
以上の工程により多層基板２０を用いた回路装置３０の製造方法が行われる。本発明で使用する多層基板２０は、各配線層を電気的に接続する接続部１７が既に形成されているので、メッキ膜等による接続部の形成の工程無しで、回路装置を製造することができる。従って、薄く形成された第４の配線層１５Ｄにより微細なパターンを形成することが可能となる。
【００７８】
（多層基板の製造方法を説明する第５の実施の形態）
図２４から図３２を参照して、多層基板４０の製造方法を説明する。本実施の形態の多層基板の製造方法は、基本的には第３の実施の形態と同様であり、４層以上に積層された積層基板３５を用いて、３層以上の配線構造を形成することができる。以下にて、多層基板４０の製造方法の詳細を説明する。
【００７９】
本発明の第１の工程は、図２４および図２５を参照して、積層板３５を用意し、絶縁シート１０Ａにより接続部１７Ａの形成し、第６の導電膜を付着させる。
【００８０】
図２４を参照して、積層基板３５の詳細を説明する。積層基板３５は、５層に積層された第１の導電膜１５Ａ〜第５の導電膜１５Ｅで形成されている。後の工程により配線層２３Ａまたは接続部１７と成る層の導電膜１５は、銅等の公知のリードフレームの材料から形成される。ここでは、第１の導電膜１５Ａ、第３の導電膜１５Ｃおよび第５の導電膜１５Ｅが、例えば銅から形成されている。そして、第２の導電膜１５Ｂおよび第４の導電膜は、第１の導電膜、第３の導電膜および第５の導電膜とは異なる材料から形成されている。第２の導電膜１５Ｂおよび第４の導電膜の材料としては、例えば金、銀、パラジュームを採用することができる。
【００８１】
積層基板３５の製造方法としては、例えば、銅から成る第３の導電膜１５Ｃを用意し、その両面に銀から成る第２の導電膜１５Ｂおよび第４の導電膜１５Ｄをメッキ法で積層させる。更に、第２の導電膜１５Ｄの表面および第４の導電膜１５Ｄの表面に、銅から成る第１の導電膜１５Ａおよび第５の導電膜１５Ｅをメッキ法で積層させる。
【００８２】
次に、開口部を有する樹脂シート１０を露光マスクとして接続部１７Ａを形成し、第３の導電膜を選択的に除去した後に、樹脂シート１０を第３の導電膜上に積層させ、樹脂シート１０Ａ上に第６の導電膜１５Ｆを付着させる。この方法は、前述した第３の実施の形態と同様であるので詳細な説明は省略する。
【００８３】
本発明の第２の工程は、図２６から図２９を参照して、第５の導電膜１５Ｅをエッチングすることにより、接続部１７Ｂを形成することにある。
【００８４】
先ず、図２６および図２７を参照して、第５の導電膜１５Ｅの表面にネガ型の感光性を有するレジスト１６を形成する。そして、接続部１７Ｂが形成予定の箇所に開口部１１を有する樹脂シート１０Ｂを、第５の導電膜１５Ｅの表面に載置する。次に、樹脂シート１０を介してレジスト１６を感光させる。この様に露光を行うことにより、図２７に示すように、開口部１１に対応した箇所のレジスト１６を残存させることができる。
【００８５】
次に、図２８を参照して、残存したレジスト１６をマスクとして第５の導電膜１５Ｅをエッチングにより選択的に除去することで、凸状の接続部１７Ｂを形成する。第５の導電膜をエッチングすることで、第４の導電膜１５Ｄもエッチング液に接触する。しかしながら、第４の導電膜１５Ｄはこのエッチング液とは反応しない銀等の材料からなるので、第４の導電膜１５Ｄの表面でエッチングをストップさせることができる。
【００８６】
次に、図２９を参照して、接続部１７Ｂをマスクとして第４の導電膜を選択的に除去する。第４の導電膜が銀から形成された場合は、ヨウ素系の溶液を用いたエッチングまたは電界剥離により第４の導電膜１５Ｄのみを選択的に除去することができる。これらの方法の詳細は、第３の実施の形態で詳述したので、ここではその説明は省略する。
【００８７】
本発明の第３の工程は、図３０から図３１を参照して、第３の導電膜１５Ｃおよび第６の導電膜１５Ｆをパターンニングすることにより、配線層２３を形成する。
【００８８】
先ず、図３０を参照して、所望のパターンが形成されるように、第３の導電膜１５Ｃの表面および第６の導電膜１５Ｆの表面にレジスト１６を形成する。また、第３の導電膜１５Ｃの表面に形成された接続部１７Ｂも、レジスト１６で被覆される。
【００８９】
次に、図３１を参照して、エッチングを行うことにより、第１の配線層２３Ａおよび第２の配線層２３Ｂを形成する。第６の導電膜は、３０μｍ程度に薄く形成することが可能であるので、第１の配線層２３Ａは微細に形成することが可能である。
【００９０】
本発明の第４の工程は、図３２を参照して、樹脂シート１０Ｂを介して他の多層基板２０を積層させる工程である。
【００９１】
図３２（Ａ）を参照して、樹脂シート１０Ｂの開口部１１を、接合部１７Ｂに填め込んで、樹脂シート１０Ｂを積層される。更に、多層基板２０を樹脂シート１０Ｂの表面に積層される。多層基板２０は、前述した第１の実施の形態または第３の実施の形態による方法で製造されたものでよい。ここでは、第１の実施の形態による方法で製造された多層基板２０を積層させている。従って、多層基板２０の表面に形成された配線層と、接続部１７Ｂが電気的に接続する。
【００９２】
図３２（Ｂ）参照して、多層基板４０の構成を説明する。ここでは、第１の配線層２３Ａ、第２の配線層２３Ｂおよび第３の配線層２３Ｃが絶縁シート１０Ａ、１０Ｂを介して積層されている。また、第１の配線層２３Ａと第２の配線層２３Ｂとは接続部１７Ａを介して電気的に接続され、第２の配線層２３Ｂと第３の配線層２３Ｃとは接続部１７Ｂを介して電気的に接続されている。またこの様な構成を有する多層基板４０を用いて、第４の実施の形態のように回路装置を製造することにより、３層以上の配線構造を有する回路装置を製造することができる。
【００９３】
上記の説明では、開口部１１が設けられた樹脂シート１０を用いて、接続部１７を形成する多層基板等の製造方法の説明を行ったが、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。具体的には、回路素子が実装されるランド部、配線部およびパッド部を構成するように、樹脂シート１０の開口部１１を形成することが可能である。
【００９４】
【発明の効果】
本発明の多層基板の製造方法によれば、開口部１１を有する樹脂シート１０を用いて第１の導電膜１５Ａの表面に形成されたレジスト１６の露光を行うことで、開口部１１に対応した箇所のレジスト１６を残存させることができる。更に、残存したレジスト１６をマスクとして導電膜１５のエッチングを行い、凸状の接続部１７を形成する。その後、接続部１７に開口部１１を填め込むように樹脂シート１０を積層させて、樹脂シート１０上に第２の導電膜１５Ｂを積層させることで、多層基板２０を製造する。従って、導電膜を絶縁する樹脂シート１０を、接続部１７を形成するための露光マスクとして用いている。このことから、開口部１１の位置に正確に対応した箇所に接続部１７を形成することができる。
【００９５】
また、第１の導電膜１５Ａおよび第２の導電膜１５Ｂが第３の導電膜１５Ｃを介して積層された積層基板２５を基材として、上記と同じ方法で接続部１７の形成および樹脂シート１０の積層を行うことができる。この場合は、接続部１７の側面が傾斜が少ない構造になるので、樹脂シート１０の開口部１１の位置に、より正確に対応した箇所に接続部１７を形成することが可能となる。
【００９６】
本発明の回路装置の製造方法によれば、上記の方法により、多層に形成された導電膜１５が接続部１７により電気的に接続された多層基板２０を用いて回路装置を製造するため、メッキ法により接続手段を形成する工程を省いて、回路装置を製造することができる。従って、メッキ膜形成による導電膜１５の膜厚の増加を防止できるので、微細な配線層２３を形成することが可能となる。
【図面の簡単な説明】
【図１】 本発明の多層基板の製造方法を説明する斜視図である。
【図２】 本発明の多層基板の製造方法を説明する断面図である。
【図３】 本発明の多層基板の製造方法を説明する断面図である。
【図４】 本発明の多層基板の製造方法を説明する断面図である。
【図５】 本発明の多層基板の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。
【図６】 本発明の多層基板の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。
【図７】 本発明の回路装置の製造方法を説明する断面図である。
【図８】 本発明の回路装置の製造方法を説明する断面図である。
【図９】 本発明の回路装置の製造方法を説明する断面図である。
【図１０】 本発明の回路装置の製造方法を説明する断面図である。
【図１１】 本発明により製造された回路装置を説明する断面図である。
【図１２】 本発明の多層基板の製造方法を説明する斜視図である。
【図１３】 本発明の多層基板の製造方法を説明する断面図である。
【図１４】 本発明の多層基板の製造方法を説明する断面図である。
【図１５】 本発明の多層基板の製造方法を説明する断面図である。
【図１６】 本発明の多層基板の製造方法を説明する断面図である。
【図１７】 本発明の多層基板の製造方法を説明する断面図である。
【図１８】 本発明の多層基板の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。
【図１９】 本発明の回路装置の製造方法を説明する断面図である。
【図２０】 本発明の回路装置の製造方法を説明する断面図である。
【図２１】 本発明の回路装置の製造方法を説明する断面図である。
【図２２】 本発明の回路装置の製造方法を説明する断面図である。
【図２３】 本発明により製造された回路装置を説明する断面図である。
【図２４】 本発明の多層基板の製造方法を説明する断面図である。
【図２５】 本発明の多層基板の製造方法を説明する断面図である。
【図２６】 本発明の多層基板の製造方法を説明する断面図である。
【図２７】 本発明の多層基板の製造方法を説明する断面図である。
【図２８】 本発明の多層基板の製造方法を説明する断面図である。
【図２９】 本発明の多層基板の製造方法を説明する断面図である。
【図３０】 本発明の多層基板の製造方法を説明する断面図である。
【図３１】 本発明の多層基板の製造方法を説明する断面図である。
【図３２】 本発明の多層基板の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。
【図３３】 従来の回路装置の製造方法を説明する断面図である。
【符号の説明】
１０ 樹脂シート
１１ 開口部
１５Ａ 第１の導電膜
１５Ｂ 第２の導電膜
１５Ｃ 第３の導電膜
１６ レジスト
１７ 接続部
２０ 多層基板[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a multilayer substrate capable of forming a fine conductive pattern and a method for manufacturing a circuit device using the same.
[0002]
[Prior art]
With reference to FIG. 33, a method of manufacturing a circuit device 110 having a conventional multilayer substrate wiring structure will be described (see, for example, Patent Document 1). FIG. 33A to FIG. 33D are cross-sectional views illustrating the manufacturing process of the circuit device 110.
[0003]
Referring to FIG. 33A, an insulating sheet 121 in which a sheet-like first conductive film 123A and a second conductive film 123B are bonded through an interlayer insulating film 122 is prepared. Then, by partially removing the first conductive film 123A and the interlayer insulating layer 122, the through hole 131 is formed, and the surface of the second conductive film 123B is exposed below the through hole 131.
[0004]
Referring to FIG. 33B, the multilayer connection means 114 is formed by forming a plating film on the surface of the through hole 131 and the surface of the first conductive film 123A. Next, the first conductive wiring layer 112A is formed by selectively etching the first conductive film.
[0005]
Referring to FIG. 33C, the circuit element 113 is fixedly insulated on the first conductive wiring layer 112A. When a semiconductor element is mounted as the circuit element 113 as shown in the figure, the electrode of the semiconductor element and the first conductive wiring layer 112A are connected by a thin metal wire 115.
[0006]
Referring to FIG. 33D, a sealing resin layer 117 is formed so as to cover the circuit element 113. Then, the second conductive wiring layer 112B is formed by selectively etching the second conductive film 123B on the back surface. Finally, the circuit device 110 has been manufactured by forming the external electrode 116 at a desired location of the second conductive wiring layer 112B.
[0007]
[Patent Document 1]
Japanese Patent Application No. 2001-185422 (Fig. 9)
[0008]
[Problems to be solved by the invention]
However, in the manufacturing method of the circuit device 110 described above, the multilayer connection means 114 is formed by forming a plating film on the surface of the through hole 131 and the first conductive film 123A. Therefore, the thickness of the first conductive wiring layer 123A increases here as much as the plating film is formed. Further, the first conductive wiring layer 112A is formed by selectively etching the first conductive film 123A. For this reason, even if the insulating sheet 121 having the first conductive film 123A formed thin is prepared, the thickness of the first conductive film 123A is increased for the reasons described above. There is a problem that it is difficult to form one conductive wiring layer 112A.
[0009]
Furthermore, referring to FIG. 33 (A), the through holes 131 may be contaminated with the upper and lower conductive wiring layers due to dust or contaminants remaining in the working atmosphere. As a result, there is a problem that the connecting portion is easily peeled off due to stress during molding.
[0010]
The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a method for manufacturing a multilayer substrate and a method for manufacturing a circuit device using the same, which can form a fine wiring layer. It is in.
[0011]
[Means for Solving the Problems]
The method for manufacturing a multilayer substrate according to the present invention includes a step of covering a first conductive film with a photosensitive resist, and leaving the resist at a position corresponding to the opening using a sheet having a previously formed opening as a mask. A step of etching the first conductive film using the remaining resist as a mask to form a convex connection portion at a position corresponding to the opening, and surrounding the convex connection portion with the sheet And a step of depositing a second conductive film on the sheet.
[0012]
In the method of manufacturing a circuit device according to the present invention, the first conductive film is coated with a photosensitive resist, and the resist is left at a position corresponding to the opening using a sheet having a previously formed opening as a mask. A step of etching the first conductive film using the remaining resist as a mask to form a convex connection portion at a position corresponding to the opening, and surrounding the convex connection portion with the sheet Embedding and attaching the second conductive film on the sheet, patterning the second conductive film to form a wiring layer, and fixing a circuit element on the wiring layer And a step of forming a sealing resin so as to cover the circuit element.
[0013]
In the multilayer substrate manufacturing method of the present invention, the first conductive film of the multilayer substrate in which the first conductive film and the second conductive film are stacked via the third conductive film is coated with a photosensitive resist. A step of leaving the resist in a portion corresponding to the opening using a sheet having a pre-formed opening as a mask, and etching the first conductive film using the remaining resist as a mask to form the opening Forming a convex connecting portion at a position corresponding to the step, removing the third conductive film using the connecting portion as a mask, and embedding the convex connecting portion with the sheet, And a step of depositing the fourth conductive film on a sheet.
[0014]
In the method for manufacturing a circuit device according to the present invention, the first conductive film of the multilayer substrate in which the first conductive film and the second conductive film are stacked via the third conductive film is coated with a photosensitive resist. A step of leaving the resist in a portion corresponding to the opening using a sheet having a pre-formed opening as a mask, and etching the first conductive film using the remaining resist as a mask to form the opening Forming a convex connecting portion at a position corresponding to the step, removing the third conductive film using the connecting portion as a mask, and embedding the convex connecting portion with the sheet, Attaching the fourth conductive film on a sheet, patterning the fourth conductive film to form a wiring layer, fixing a circuit element on the wiring layer, and the circuit element Sealed to cover the tree Characterized by comprising the step of forming a.
[0015]
As the above-mentioned sheet, for example, a resin insulating sheet can be adopted. The position of the opening provided in the resin sheet corresponds to a location where a connection portion for electrically connecting each conductive film is formed. Therefore, when the resist is selectively removed, the resist can be left at a place where the connection portion is to be formed by using the resin sheet as an exposure mask. Furthermore, the resin sheet can be used as an interlayer insulating film by laminating a resin sheet on the conductive film so as to fill the opening in the connection portion.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment for explaining a method of manufacturing a multilayer substrate)
A method for manufacturing the multilayer substrate 20 will be described with reference to FIGS. The manufacturing method of the multilayer substrate 20 according to the present invention includes a step of covering the first conductive film 15A with a photosensitive resist 16, and a sheet 10 having an opening 11 formed in advance in a desired portion of the resist 16 as a mask. And a step of etching the first conductive film 15A using the remaining resist 16 as a mask to form a convex connecting portion 17 at a position corresponding to the opening 11. And a step of embedding the convex connecting portion 11 with the sheet 10 and attaching a second conductive film 15B on the sheet 10. Each of these steps will be described below.
[0017]
In the first step of the present invention, referring to FIG. 1 to FIG. 3, the first conductive film 15 </ b> A is covered with a photosensitive resist 16, and a sheet having an opening 11 formed in advance at a desired portion of the resist 16. The resist 16 is left in a portion corresponding to the opening 11 using 10 as a mask.
[0018]
First, referring to FIG. 1, a first conductive film 15A is prepared. As a material of the first conductive film 15A, a material mainly made of Cu or a known lead frame material can be preferably used. The thickness of the first conductive film 15A is, for example, about 70 to 200 μm. Then, a photosensitive resist 16 is applied to the surface of the first conductive film 15A. Here, a negative resist is employed as the resist 16.
[0019]
The resin sheet 10 has a planar size equivalent to that of the first conductive film 15A and is made of an insulating material made of a polymer. Moreover, the opening part 11 is formed in the location corresponding to the connection means 17 formed in a later process. The opening 11 can be formed by etching, laser, drilling or pressing. Here, when the opening 11 is formed by a laser, the side surface of the opening 11 has a structure with an inclination. Further, the material of the resin sheet 10 is made of a material having a light shielding property against the light beam for exposing the resist 16. Specifically, when exposing the resist 16 using ultraviolet rays (UV), a resin having a light shielding property against UV is adopted as the material of the resin sheet 10. In consideration of thermal conductivity, a filler may be mixed therein. As the material, glass, Si oxide, aluminum oxide, Al nitride, Si carbide, boron nitride or the like can be considered. Moreover, as a material of the resin sheet 10, both a thermoplastic resin and a thermosetting resin can be generally employed as long as the material has a light shielding property with respect to a light beam for exposing the resist 16. Examples of the thermoplastic resin applicable to the present invention include ABS resin, polypropylene, polyethylene, polystyrene, acrylic, polyethylene terephthalate, polyphenylene ether, nylon, polyamide, polycarbonate, polyacetal, polybutylene terephthalate, polyphenylene sulfide, and polyether ether ketone. , Liquid crystal polymers, fluororesins, urethane resins and elastomers. Examples of the thermosetting resin include urea, phenol, melamine, furan, alkyd, unsaturated polyester, diallyl phthalate, epoxy, silicon resin, and polyurethane.
[0020]
In particular, when a thermoplastic resin such as a liquid crystal polymer is used as the material of the resin sheet 10, the thermoplastic resin softens at a high temperature, and thus has a function of relieving thermal stress caused by a temperature change under use conditions.
[0021]
Next, referring to FIG. 2, the resin sheet 10 is placed on the top surface of the resist 16 applied to the surface of the first conductive film 15 </ b> A and exposed. As a result, only the portion of the resist 16 exposed from the opening 11 is exposed. Further, since the resist 16 is a negative type, only the exposed portion is transformed into an insoluble alkali by a photochemical reaction.
[0022]
Next, referring to FIG. 3, the resist 16 is selectively removed using an alkaline solution. As a result, the resist 16 at the unexposed portion is peeled off, and the resist 16 at the exposed portion remains. Specifically, the resist 16 in the region corresponding to the opening 11 provided in the resin sheet 10 remains.
[0023]
In the second step of the present invention, referring to FIG. 4, the first conductive film 15 </ b> A is etched using the remaining resist 16 as a mask to form a convex connection portion 17 at a position corresponding to the opening 11. It is a process.
[0024]
Referring to FIG. 4, first conductive film 15 </ b> A is etched using remaining resist 16 as a mask to form convex connection portion 17. The height of the connecting portion 17 is, for example, about 50 μm, and is formed higher than the thickness of the resin sheet 10 described above. In this etching, when the first conductive film 15A is made of copper, ferric chloride or cupric chloride is used as an etchant. In general, since etching proceeds in an isotropic manner, the side surface of the connection portion 17 has an inclined shape. Specifically, the side surface of the connecting portion 17 has a shape with a skirt as it goes downward from the tip portion. Note that the resist 16 is removed after the etching step is completed. Further, the surface of the connecting portion 17 and the surface of the first conductive film 15A on which the connecting portion 17 is formed are roughened by plasma treatment, etching, or the like. The adhesive strength can be improved.
[0025]
The third step of the present invention is a step of embedding the convex connecting portion 11 with the sheet 10 and attaching the second conductive film 15B on the sheet 10 with reference to FIG. 5 and FIG. .
[0026]
With reference to FIG. 5A, the resin sheet 10 is placed on the surface of the first conductive film 15 </ b> A so as to surround the connection portion 17 with the opening 11. The connection portion 17 is formed by the remaining resist 16 using the resin sheet 10 as an exposure mask. Therefore, the position of the opening 11 included in the resin sheet 10 and the position of the connecting portion 17 included in the first conductive film 15A correspond exactly. Further, the size of the opening 11 and the size of the connection portion 17 are formed to be approximately the same.
[0027]
When the opening 11 of the resin sheet 10 is formed by laser processing, the side surface of the opening 11 is formed in an inclined manner due to the characteristics of the laser. Further, as described above, the connection portion 17 formed by etching is inclined on the side surface. From this, the resin sheet 10 is laminated on the first conductive film 15A in a plane direction in which the side surface of the opening 11 is reversely inclined with respect to the inclination of the side surface of the connection portion 17, whereby the connection portion 17 and The opening 11 can be fitted.
[0028]
With reference to FIG. 5 (B), the upper end part of the connection part 17 has the structure which protruded rather than the upper surface of the resin sheet 10. FIG. The height of the connecting portion 17 protruding from the upper surface of the resin sheet 10 may be about several μm to 10 μm. Thus, in the step of further laminating the conductive film on the upper surface of the resin sheet 10 by projecting the connection portion 17 from the upper surface of the resin sheet 10, the resin is interposed between the conductive film and the connection portion 17. Can be prevented. Moreover, the adhesive strength of the 2nd electrically conductive film 15B and the resin sheet 10 can be improved by roughening the back surface of the 2nd electrically conductive film 15B previously.
[0029]
With reference to FIG. 6 (A), the 2nd electrically conductive film 15B is made to adhere to the upper part of the resin sheet 10. FIG. The second conductive film 15B can be attached by applying pressure using a roller or a press. At the same time, in order to soften the resin sheet 10, the resin sheet 10 is heated to a temperature higher than the softening temperature. Here, the second conductive film 15B is formed to have a thickness of about 5 to 35 μm, and consideration is given so that a fine pattern can be formed by making it as thin as possible.
[0030]
With reference to FIG. 6B, a connection structure between the connection portion 17 and the second conductive film 15B will be described. As described above, the upper end of the connection portion 17 protrudes above the upper surface of the resin sheet 10. Therefore, by attaching the second conductive film 15B using a roller or the like, the tip of the connection portion 17 is slightly crushed and is crimped to the back surface of the second conductive film 15B. Therefore, the connection between the upper end portion of the connection portion 17 and the back surface of the second conductive film 15B in contact with the portion becomes strong, and the electrical connection between the two becomes good. The multilayer substrate 20 is manufactured by the above process.
[0031]
Moreover, before attaching the second conductive film 15B, the surface of the resin sheet 10 and the exposed portion of the connection portion 17 are plasma-cleaned, so that room temperature bonding is possible. This is because the surfaces of the resin sheet 10 and the connection portion 17 are cleaned and roughened by plasma cleaning, and the adhesiveness with the second conductive film 15B is improved. In addition, the adhesion of the back surface of the second conductive film 15B can be improved by performing plasma cleaning. As the plasma cleaning here, for example, plasma cleaning using argon gas can be employed.
[0032]
(Second Embodiment Explaining Circuit Device Manufacturing Method)
A method for manufacturing the circuit device 30 will be described with reference to FIGS. In the method of manufacturing a circuit device according to the present invention, the first conductive film 15A is covered with a photosensitive resist 16, and the opening 11 is formed using the sheet 10 having the opening 11 formed in advance at a desired portion of the resist 16A as a mask. A step of leaving the resist 16 in a portion corresponding to the step of etching the first conductive film 15A using the remaining resist 16 as a mask to form a convex connection portion 17 at a position corresponding to the opening portion 11, The sheet 10 is embedded so as to surround the convex connection portion 11, the second conductive film 15B is attached on the sheet 10, and the second conductive film 15B is patterned to form the first wiring layer 23A. A step of fixing the circuit element 21 on the first wiring layer 23A, and a step of forming the sealing resin 23 so as to cover the circuit element 21.
[0033]
As described above, the process until the second conductive film is attached to the insulating sheet 10 is the same as that in the first embodiment described above, and the description thereof is omitted. Below, the manufacturing method of the circuit apparatus 30 using the multilayer substrate which consists of the 1st electrically conductive film 15A and the 2nd electrically conductive film 15B electrically connected via the connection part 17 is demonstrated.
[0034]
The first step of the present invention is a step of patterning the second conductive film 15B to form the first wiring layer 23A with reference to FIG.
[0035]
As described in the first embodiment, since the second conductive film 15B is very thin and has a thickness of about 5 to 35 μm, the first wiring layer 23A is finely formed by etching. be able to. Therefore, it is possible to form a large number of bonding pads and wiring portions extending from the bonding pads with the first wiring layer 23A.
[0036]
The second step of the present invention is a step of fixing the circuit element 21 on the first wiring layer 23A with reference to FIG.
[0037]
Here, a semiconductor element is employed as the circuit element 21 and is fixed to be electrically insulated from the first wiring layer 23A face up. The electrodes of the circuit element 21 and the first wiring layer 23 </ b> A are electrically connected through the fine metal wires 22. Further, a plating film made of Ag or the like is formed on the surface of the first wiring layer 23A serving as a bonding pad. In the figure, the circuit element 21 which is a semiconductor element is fixed face-up, but the semiconductor element may be mounted face-down.
[0038]
The merit of using the multilayer substrate 20 at the time of wire bond ink will be described. Generally, when wire bonding of Au wire is performed, it is heated to 200 ° C to 300 ° C. At this time, if the first conductive film 15A is thin, the multilayer substrate 20 warps, and if the multilayer substrate 20 is pressed through the bonding head in this state, the multilayer substrate 20 may be cracked. This appears more prominently when the filler is mixed into the resin sheet 10 because the material itself becomes stiff and loses flexibility. In addition, since resin is softer than metal, pressure and ultrasonic energy are emitted when bonding Au or Al. However, these problems can be solved by forming the first conductive film 15A to be thick.
[0039]
A third step of the present invention is a step of forming a sealing resin 23 so as to cover the circuit element 21 with reference to FIGS. 9 to 11.
[0040]
Referring to FIG. 9, a sealing resin is formed so that circuit element 21 is covered. The multilayer substrate 20 is set in a molding apparatus and performs resin molding. As a molding method, transfer molding, injection molding, coating, dipping and the like are also possible. However, in view of mass productivity, transfer molds and injection molds are suitable.
[0041]
In this step, the multilayer substrate 20 needs to be in flat contact with the lower mold of the mold cavity, but the thick first conductive film 15A performs this function. Moreover, even after removal from the mold cavity, the flatness of the package is maintained by the first conductive film 15A until the shrinkage of the sealing resin 13 is completely completed. That is, the role of mechanical support of the multilayer substrate 20 up to this step is played by the first conductive film 15A.
[0042]
Next, referring to FIG. 10, the second conductive layer 15B is formed by patterning the first conductive film 15A. First, the first conductive film 15A is etched without a mask so that the entire surface is thinned. This etching may be chemical etching using ferric chloride or cupric chloride, and the thickness of the first conductive film 15A is uniformly reduced to about 35 μm. At this time, scratches attached to the first conductive film 15A in the previous step can be removed. Subsequently, the first conductive film 15A is covered with a photoresist having a desired pattern, and the second wiring layer 23B is formed by chemical etching. Since the first conductive film 15A is thinned in this step, a fine pattern of 50 μm or less can be realized.
[0043]
Next, referring to FIG. 11, external electrode 24 made of a brazing material such as solder is formed. The second wiring layer 23B exposes a portion where the external electrode 24 is formed, screen-prints a resin dissolved in a solvent, and covers most of the resin with an overcoat resin. As the material for the overcoat resin, a UV curable / developable resin is preferably used. That is, it is possible to employ a resin that is selectively exposed to actinic rays and the unexposed portion or exposed portion can be developed with an alkaline aqueous solution and cured by being irradiated with UV. Next, external electrodes 24 are simultaneously formed on the exposed portions by solder reflow or solder cream screen printing.
[0044]
Finally, since many circuit devices are formed in a matrix on the multilayer substrate 20, the sealing resin 23 and the multilayer substrate 20 are diced to separate them into individual circuit devices.
[0045]
The manufacturing method of the circuit device 30 using the multilayer substrate 20 is performed through the above steps. In the multilayer substrate 20 used in the present invention, since the connection portion 17 for electrically connecting each wiring layer is already formed, a circuit device can be manufactured without a step of forming a connection portion by a plating film or the like. it can. Therefore, it is possible to form a fine pattern with the thin first wiring layer 23A.
[0046]
(Third embodiment for explaining a method for producing a multilayer substrate)
A method for manufacturing the multilayer substrate 20 will be described with reference to FIGS. In the manufacturing method of the multilayer substrate 20 of the present invention, the first conductive film 15A and the second conductive film 15B are exposed on the first conductive film 15A of the multilayer substrate 25 in which the third conductive film 15C is stacked via the third conductive film 15C. A step of covering with the resist 16, a step of leaving the resist 16 in a portion corresponding to the opening 11 using the sheet 10 having the opening 11 formed in advance in a desired portion of the resist 16 as a mask, and a masking of the remaining resist 16 A step of etching the first conductive film 15A to form a convex connection portion 17 at a position corresponding to the opening 11, a step of removing the third conductive film 15C using the connection portion 17 as a mask, and a sheet 10 is embedded so as to surround the convex connection portion 17, and a fourth conductive film 15 D is attached on the sheet 10. The basic manufacturing method of the present invention is the same as that of the first embodiment. The difference is that the first conductive film 15A and the second conductive film 15B are stacked via the third conductive film 15C. In other words, a laminated substrate is used. Each process mentioned above is demonstrated below.
[0047]
In the first step of the present invention, referring to FIGS. 12 to 14, the first conductive film 15A and the second conductive film 15B are stacked on the laminated substrate 25 in which the third conductive film 15C is laminated. A step of covering the conductive film 15A of the first layer with a photosensitive resist 16 and further leaving the resist 16 at a position corresponding to the opening 11 using the sheet 10 having the opening 11 formed in advance at a desired position of the resist 16 as a mask. It is.
[0048]
Details of the multilayer substrate 25 will be described with reference to FIGS. 12 and 13. A first conductive film 15A is formed over the entire surface of the laminated plate 25, and a second conductive film 15B is formed over the entire back surface via the third conductive film 15C. Further, the first conductive film 15A and the second conductive film 15B are preferably made of Cu as a main material or a known lead frame material. The first conductive film 15A, the second conductive film 15B, and the third conductive film 15C are formed by a plating method, a vapor deposition method, or a sputtering method, or a metal foil formed by a rolling method or a plating method is attached. May be. The first conductive film 15A and the second conductive film 15B may be Al, Fe, Fe-Ni, a known lead frame material, or the like.
[0049]
As the material of the third conductive film 15C, a material that is not etched is used as an etchant used when removing the first conductive film 15A and the second conductive film 15B. Specifically, a conductive material made of gold, silver, or palladium can be used as the material of the third conductive film 15C.
[0050]
The resin sheet 10 has a planar size equivalent to that of the first conductive film 15A, and is made of an insulating material made of a polymer such as polyimide resin or epoxy resin. Moreover, the opening part 11 is formed in the location corresponding to the connection means 17 formed in a later process. This opening can be formed with a laser, a drill or a press. Here, when the opening 11 is formed by a laser, the side surface of the opening 11 has a structure with an inclination. Further, the material of the resin sheet 10 is made of a material having a light shielding property against the light beam for exposing the resist 16. Specifically, when exposing the resist 16 using ultraviolet rays (UV), a resin having a light shielding property against UV is adopted as the material of the resin sheet 10. In consideration of thermal conductivity, a filler may be mixed therein. As the material, glass, Si oxide, aluminum oxide, Al nitride, Si carbide, boron nitride or the like can be considered.
[0051]
Next, referring to FIG. 13, the resin sheet 10 is placed on the upper surface of the resist 16 applied to the surface of the first conductive film 15 </ b> A to perform exposure. As a result, only the portion of the resist 16 exposed from the opening 11 is exposed. Further, since the resist 16 is a negative type, only the exposed portion is transformed into an insoluble alkali by a photochemical reaction.
[0052]
Next, referring to FIG. 14, the resist 16 is selectively removed using an alkaline solution. As a result, the resist 16 at the unexposed portion is peeled off, and the resist 16 at the exposed portion remains. Specifically, the resist 16 in the region corresponding to the opening 11 provided in the resin sheet 10 remains.
[0053]
In the second step of the present invention, referring to FIGS. 15 to 16, the first conductive film 15 </ b> A is etched using the remaining resist 16 as a mask to project the convex connection portion 17 at a position corresponding to the opening 11. And the third conductive film 15C is removed using the connection portion 17 as a mask.
[0054]
Referring to FIG. 15, first conductive film 15 </ b> A is etched using remaining resist 16 as a mask to form convex connection portion 17. The height of the connecting portion 17 is, for example, about 50 μm, and is formed higher than the thickness of the resin sheet 10 described above. In this etching, when the first conductive film 15A is made of copper, ferric chloride or cupric chloride is used as an etchant. Note that the resist 16 is removed after the etching step is completed. Further, by roughening the surface of the connecting portion 17 and the surface of the third conductive film 15C by plasma treatment or etching, the adhesive strength between those surfaces and the resin sheet 10 is improved in a later step. Can do.
[0055]
Further, in this step, the etching of the first conductive film 15A can be stopped at the third conductive film 15C. In the case where the first conductive film 15A to be etched in this step is formed mainly from Cu, ferric chloride or cupric chloride is used as an etchant. On the other hand, since the third conductive film 15C is formed of a conductive material that is not etched by ferric chloride or cupric chloride, the etching stops on the surface of the third conductive film 15C. Therefore, the side surface of the connection portion 17 can be formed in a shape that is nearly perpendicular to the extending direction of the conductive film 15.
[0056]
Referring to FIG. 16, exposed third conductive film 15C is removed using the connection portion formed in the previous step as a mask. Two methods can be employed to remove the third conductive film 15C. The first method is a method of etching using a liquid that removes only the third conductive film 15C. The second method is a method of removing only the third conductive film 15C by electric field peeling.
[0057]
A method of partially removing the third conductive film 15C by etching, which is a first method, will be described. As the etching solution used in this method, an etching solution that etches the third conductive film 15C and does not etch the first conductive wiring layer 15A and the second conductive film 15B is used. For example, when the first conductive film 15A and the second conductive film 15B are formed of a material mainly containing Cu and the third conductive film 15C is an Ag film, an iodine-based etching solution is used. Only the third conductive film 15C can be removed. When the third conductive film 15C is etched, the second conductive film 15B comes into contact with the iodine-based etching solution, but the second conductive film 15B made of Cu, for example, is not etched by the iodine-based etching solution. . Therefore, the etching here stops at the surface of the second conductive film 15B.
[0058]
A method of removing only the third conductive film 15C by electric field separation, which is a second method, will be described. First, the solution containing metal ions is brought into contact with the third conductive film 15C. Then, a positive electrode is provided on the solution side, and a negative electrode is provided on the laminated substrate 25 to pass a direct current. As a result, only the third conductive film 15C is removed on the principle opposite to the plating film formation by the electric field method. The solution used here is used when plating the material constituting the third conductive film 15C. Therefore, in this method, only the third conductive film 15C is peeled off. Alternatively, the third conductive film 15C may be removed by ejecting liquid at a high pressure.
[0059]
17 and 18, the third step of the present invention is a step of embedding the convex connecting portion 17 with the sheet 10 and attaching the fourth conductive film 15D on the sheet 10. .
[0060]
Referring to FIG. 17, resin sheet 10 is placed on the surface of first conductive film 15 </ b> A so as to surround connection portion 17 with opening 11. The connection portion 17 is formed by the remaining resist 16 using the resin sheet 10 as an exposure mask. Therefore, the position of the opening 11 included in the resin sheet 10 and the position of the connecting portion 17 included in the first conductive film 15A correspond exactly. Further, the size of the opening 11 and the size of the connection portion 17 are formed to be approximately the same.
[0061]
The upper end portion of the connection portion 17 is configured to protrude from the upper surface of the resin sheet 10. The height of the connecting portion 17 protruding from the upper surface of the resin sheet 10 may be about several μm to 10 μm. Thus, in the step of further laminating the conductive film on the upper surface of the resin sheet 10 by projecting the connection portion 17 from the upper surface of the resin sheet 10, the resin is interposed between the conductive film and the connection portion 17. Can be prevented.
[0062]
Referring to FIG. 18A, a fourth conductive film 15D is attached to the top of the resin sheet 10. The fourth conductive film 15D can be attached by applying pressure using a roller or a press. At the same time, in order to soften the resin sheet 10, the resin sheet 10 is heated to a temperature higher than the softening temperature. Here, the fourth conductive film 15D is formed to a thickness of about 5 to 35 μm, and consideration is given so that a fine pattern can be formed by making it as thin as possible. Moreover, the adhesive strength of 4th electrically conductive film 15D and the resin sheet 10 can be improved by roughening the back surface of 4th electrically conductive film 15D previously.
[0063]
With reference to FIG. 18B, a connection structure between the connection portion 17 and the fourth conductive film 15D will be described. As described above, the upper end of the connection portion 17 protrudes above the upper surface of the resin sheet 10. Therefore, by attaching the fourth conductive film 15D using a roller or the like, the tip of the connection portion 17 is slightly crushed and pressed against the back surface of the fourth conductive film 15D. Accordingly, the connection between the upper end portion of the connection portion 17 and the back surface of the fourth conductive film 15D that abuts the connection portion is strengthened, and the electrical connection between them is good. The multilayer substrate 20 is manufactured by the above process.
[0064]
(Fourth embodiment for explaining a method of manufacturing a circuit device)
A method for manufacturing the circuit device 30 will be described with reference to FIGS. In the method of manufacturing a circuit device according to the present invention, the first conductive film 15A and the second conductive film 15B are photosensitive on the first conductive film 15A of the multilayer substrate 25 in which the third conductive film 15C is stacked. A step of covering with the resist 16, a step of leaving the resist 16 in a portion corresponding to the opening 11 using the sheet 10 having the opening 11 formed in advance in a desired portion of the resist 16 as a mask, and a step of using the remaining resist 16 as a mask Etching the first conductive film 15A to form a projecting connection portion 17 at a position corresponding to the opening 11, removing the third conductive film 15C using the connection portion 17 as a mask, and the sheet 10 And embedding the convex connection portion 17 so as to enclose the fourth conductive film 15D on the sheet 10, and patterning the fourth conductive film 15D to form the first wiring layer 23A. Comprising a step, a step of fixing the circuit elements 21 on the first wiring layer 23A, and forming a sealing resin 23 so as to cover the circuit element 21.
[0065]
As described above, the steps until the fourth conductive film 15D is attached are the same as those in the third embodiment described above, and the description thereof is omitted. Below, the manufacturing method of the circuit apparatus 30 using the multilayer substrate 20 manufactured by 3rd Embodiment is demonstrated.
[0066]
The first step of the present invention is a step of forming the first wiring layer 23A by patterning the fourth conductive film 15D with reference to FIG.
[0067]
As described in the third embodiment, since the fourth conductive film 15D is formed to be as thin as about 5 to 35 μm, the first wiring layer 23A is finely formed by etching. be able to. Therefore, it is possible to form a large number of bonding pads and wiring portions extending from the bonding pads with the first wiring layer 23A.
[0068]
The second step of the present invention is a step of fixing the circuit element 21 on the first wiring layer 23A with reference to FIG.
[0069]
Here, a semiconductor element is employed as the circuit element 21 and is fixed to be electrically insulated from the first wiring layer 23A face up. The electrodes of the circuit element 21 and the first wiring layer 23 </ b> A are electrically connected through the fine metal wires 22. Further, a plating film made of Ag or the like is formed on the surface of the first wiring layer 23A serving as a bonding pad. In the figure, the circuit element 21 which is a semiconductor element is fixed face-up, but the semiconductor element may be mounted face-down.
[0070]
The merit of using the multilayer substrate 20 at the time of wire bond ink will be described. Generally, when wire bonding of Au wire is performed, it is heated to 200 ° C to 300 ° C. At this time, if the second conductive film 15B is thin, the multilayer substrate 20 warps, and if the multilayer substrate 20 is pressurized through the bonding head in this state, the multilayer substrate 20 may be cracked. This appears more prominently when the filler is mixed into the resin sheet 10 because the material itself becomes stiff and loses flexibility. In addition, since resin is softer than metal, pressure and ultrasonic energy are emitted when bonding Au or Al. However, these problems can be solved by forming the second conductive film 15B itself thick.
[0071]
The third step of the present invention is a step of forming the sealing resin 23 so as to cover the circuit element 21 with reference to FIGS. 21 to 23.
[0072]
Referring to FIG. 21, a sealing resin is formed so that circuit element 21 is covered. The multilayer substrate 20 is set in a molding apparatus and performs resin molding. As a molding method, transfer molding, injection molding, coating, dipping and the like are also possible. However, in view of mass productivity, transfer molds and injection molds are suitable.
[0073]
In this step, the insulating resin sheet 1 needs to be in flat contact with the lower mold of the mold cavity, but the thick second conductive film 15B performs this function. Moreover, even after removal from the mold cavity, the flatness of the package is maintained by the second conductive film 15B until the shrinkage of the sealing resin 23 is completely completed. That is, the role of mechanical support of the multilayer substrate 20 up to this step is played by the second conductive film 15B.
[0074]
Next, referring to FIG. 22, the second conductive layer 15B is patterned to form the second wiring layer 23B. First, the entire surface of the second conductive film 15B is etched without a mask so as to be thin. This etching may be chemical etching using ferric chloride or cupric chloride, and the thickness of the second conductive film 15B is uniformly reduced to about 35 μm. At this time, scratches on the second conductive film 15B in the previous step can be removed. Subsequently, the second conductive film 15B is covered with a photoresist having a desired pattern, and the second wiring layer 23B is formed by chemical etching. Since the second conductive film 15B is thinned in this step, a fine pattern of 50 μm or less can be realized.
[0075]
Next, referring to FIG. 23, external electrodes 24 made of a brazing material such as solder are formed. The second wiring layer 23 </ b> B exposes a portion where the external electrode 24 is formed and screen-prints an epoxy resin or the like dissolved in a solvent and covers most of it with an overcoat resin. Next, external electrodes 24 are simultaneously formed on the exposed portions by solder reflow or solder cream screen printing.
[0076]
Finally, since many circuit devices are formed in a matrix on the multilayer substrate 20, the sealing resin 23 and the multilayer substrate 20 are diced to separate them into individual circuit devices.
[0077]
The manufacturing method of the circuit device 30 using the multilayer substrate 20 is performed through the above steps. In the multilayer substrate 20 used in the present invention, since the connection portion 17 for electrically connecting each wiring layer is already formed, a circuit device can be manufactured without a step of forming a connection portion by a plating film or the like. it can. Therefore, a fine pattern can be formed by the fourth wiring layer 15D formed to be thin.
[0078]
(Fifth embodiment for explaining a method for producing a multilayer substrate)
With reference to FIGS. 24 to 32, a method of manufacturing the multilayer substrate 40 will be described. The manufacturing method of the multilayer substrate of this embodiment is basically the same as that of the third embodiment, and a wiring structure of three or more layers is formed by using a laminated substrate 35 laminated to four or more layers. be able to. Below, the detail of the manufacturing method of the multilayer substrate 40 is demonstrated.
[0079]
In the first step of the present invention, referring to FIGS. 24 and 25, a laminated plate 35 is prepared, a connecting portion 17A is formed by an insulating sheet 10A, and a sixth conductive film is adhered.
[0080]
The details of the laminated substrate 35 will be described with reference to FIG. The laminated substrate 35 is formed of a first conductive film 15A to a fifth conductive film 15E that are stacked in five layers. The conductive film 15 of the layer that becomes the wiring layer 23A or the connection portion 17 in a later process is formed from a known lead frame material such as copper. Here, the first conductive film 15A, the third conductive film 15C, and the fifth conductive film 15E are made of, for example, copper. The second conductive film 15B and the fourth conductive film are formed of a material different from that of the first conductive film, the third conductive film, and the fifth conductive film. As a material of the second conductive film 15B and the fourth conductive film, for example, gold, silver, or palladium can be employed.
[0081]
As a method of manufacturing the laminated substrate 35, for example, a third conductive film 15C made of copper is prepared, and a second conductive film 15B and a fourth conductive film 15D made of silver are laminated on both surfaces by a plating method. Further, a first conductive film 15A and a fifth conductive film 15E made of copper are laminated on the surface of the second conductive film 15D and the surface of the fourth conductive film 15D by a plating method.
[0082]
Next, the connection part 17A is formed using the resin sheet 10 having an opening as an exposure mask, and after the third conductive film is selectively removed, the resin sheet 10 is laminated on the third conductive film, A sixth conductive film 15F is deposited on 10A. Since this method is the same as that of the third embodiment described above, detailed description thereof is omitted.
[0083]
The second step of the present invention is to form the connection portion 17B by etching the fifth conductive film 15E with reference to FIGS.
[0084]
First, with reference to FIGS. 26 and 27, a resist 16 having negative photosensitivity is formed on the surface of the fifth conductive film 15E. And the resin sheet 10B which has the opening part 11 in the location where the connection part 17B is to be formed is mounted on the surface of the fifth conductive film 15E. Next, the resist 16 is exposed through the resin sheet 10. By performing the exposure in this manner, the resist 16 at the location corresponding to the opening 11 can remain as shown in FIG.
[0085]
Next, referring to FIG. 28, the fifth conductive film 15E is selectively removed by etching using the remaining resist 16 as a mask, thereby forming a convex connection portion 17B. By etching the fifth conductive film, the fourth conductive film 15D is also in contact with the etching solution. However, since the fourth conductive film 15D is made of a material such as silver that does not react with the etching solution, the etching can be stopped on the surface of the fourth conductive film 15D.
[0086]
Next, referring to FIG. 29, the fourth conductive film is selectively removed using connection portion 17B as a mask. In the case where the fourth conductive film is formed of silver, only the fourth conductive film 15D can be selectively removed by etching using an iodine-based solution or electric field peeling. Since details of these methods have been described in detail in the third embodiment, the description thereof is omitted here.
[0087]
In the third step of the present invention, the wiring layer 23 is formed by patterning the third conductive film 15C and the sixth conductive film 15F with reference to FIGS.
[0088]
First, referring to FIG. 30, resist 16 is formed on the surface of third conductive film 15C and the surface of sixth conductive film 15F so that a desired pattern is formed. Further, the connection portion 17B formed on the surface of the third conductive film 15C is also covered with the resist 16.
[0089]
Next, referring to FIG. 31, etching is performed to form first wiring layer 23A and second wiring layer 23B. Since the sixth conductive film can be formed as thin as about 30 μm, the first wiring layer 23A can be formed finely.
[0090]
The fourth step of the present invention is a step of laminating another multilayer substrate 20 via the resin sheet 10B with reference to FIG.
[0091]
Referring to FIG. 32 (A), the resin sheet 10B is laminated by fitting the opening 11 of the resin sheet 10B into the joint 17B. Furthermore, the multilayer substrate 20 is laminated on the surface of the resin sheet 10B. The multilayer substrate 20 may be manufactured by the method according to the first embodiment or the third embodiment described above. Here, the multilayer substrate 20 manufactured by the method according to the first embodiment is laminated. Therefore, the wiring layer formed on the surface of the multilayer substrate 20 and the connecting portion 17B are electrically connected.
[0092]
With reference to FIG. 32B, the structure of the multilayer substrate 40 will be described. Here, the first wiring layer 23A, the second wiring layer 23B, and the third wiring layer 23C are laminated via the insulating sheets 10A and 10B. Further, the first wiring layer 23A and the second wiring layer 23B are electrically connected via the connection portion 17A, and the second wiring layer 23B and the third wiring layer 23C are connected via the connection portion 17B. Electrically connected. Further, by using the multilayer substrate 40 having such a configuration to manufacture a circuit device as in the fourth embodiment, a circuit device having a wiring structure of three or more layers can be manufactured.
[0093]
In the above description, the manufacturing method of the multilayer substrate or the like that forms the connection portion 17 using the resin sheet 10 provided with the opening 11 has been described, but various methods can be used without departing from the gist of the present invention. It can be changed. Specifically, the opening portion 11 of the resin sheet 10 can be formed so as to constitute a land portion, a wiring portion, and a pad portion on which circuit elements are mounted.
[0094]
【The invention's effect】
According to the multilayer substrate manufacturing method of the present invention, the resist 16 formed on the surface of the first conductive film 15 </ b> A is exposed using the resin sheet 10 having the opening 11, thereby corresponding to the opening 11. The resist 16 at the location can be left. Further, the conductive film 15 is etched using the remaining resist 16 as a mask to form a convex connection portion 17. Thereafter, the resin sheet 10 is laminated so as to fill the opening 11 in the connection portion 17, and the second conductive film 15 </ b> B is laminated on the resin sheet 10, thereby manufacturing the multilayer substrate 20. Therefore, the resin sheet 10 that insulates the conductive film is used as an exposure mask for forming the connection portion 17. Thus, the connection portion 17 can be formed at a location that accurately corresponds to the position of the opening 11.
[0095]
Further, using the laminated substrate 25 in which the first conductive film 15A and the second conductive film 15B are laminated via the third conductive film 15C as a base material, the formation of the connecting portion 17 and the resin sheet 10 are performed in the same manner as described above. Can be stacked. In this case, since the side surface of the connection part 17 has a structure with less inclination, the connection part 17 can be formed at a position more accurately corresponding to the position of the opening 11 of the resin sheet 10.
[0096]
According to the method for manufacturing a circuit device of the present invention, since the circuit device is manufactured by using the multilayer substrate 20 in which the conductive films 15 formed in multiple layers are electrically connected by the connecting portion 17 by the above method, plating is performed. The circuit device can be manufactured by omitting the step of forming the connecting means by the method. Therefore, an increase in the film thickness of the conductive film 15 due to the formation of the plating film can be prevented, and the fine wiring layer 23 can be formed.
[Brief description of the drawings]
FIG. 1 is a perspective view illustrating a method for producing a multilayer substrate according to the present invention.
FIG. 2 is a cross-sectional view illustrating a method for manufacturing a multilayer substrate according to the present invention.
FIG. 3 is a cross-sectional view illustrating a method for manufacturing a multilayer substrate according to the present invention.
FIG. 4 is a cross-sectional view illustrating a method for manufacturing a multilayer substrate according to the present invention.
5A and 5B are a cross-sectional view (A) and a cross-sectional view (B) illustrating a method for manufacturing a multilayer substrate according to the present invention.
FIGS. 6A and 6B are a cross-sectional view (A) and a cross-sectional view (B) illustrating a method for manufacturing a multilayer substrate according to the present invention.
FIG. 7 is a cross-sectional view illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 8 is a cross-sectional view illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 9 is a cross-sectional view illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 10 is a cross-sectional view illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 11 is a cross-sectional view illustrating a circuit device manufactured according to the present invention.
FIG. 12 is a perspective view illustrating the method for manufacturing a multilayer substrate according to the present invention.
FIG. 13 is a cross-sectional view illustrating the method for manufacturing a multilayer substrate according to the present invention.
FIG. 14 is a cross-sectional view illustrating the method for manufacturing a multilayer substrate according to the present invention.
FIG. 15 is a cross-sectional view illustrating the method for manufacturing a multilayer substrate according to the present invention.
FIG. 16 is a cross-sectional view illustrating a method for manufacturing a multilayer substrate according to the present invention.
FIG. 17 is a cross-sectional view illustrating the method for manufacturing a multilayer substrate according to the present invention.
18A and 18B are a cross-sectional view (A) and a cross-sectional view (B) illustrating a method for manufacturing a multilayer substrate according to the present invention.
FIG. 19 is a cross-sectional view illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 20 is a cross-sectional view illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 21 is a cross-sectional view illustrating the method for manufacturing the circuit device of the present invention.
FIG. 22 is a cross-sectional view illustrating the method for manufacturing the circuit device of the present invention.
FIG. 23 is a cross-sectional view illustrating a circuit device manufactured according to the present invention.
FIG. 24 is a cross-sectional view illustrating the method for manufacturing a multilayer substrate according to the present invention.
FIG. 25 is a cross-sectional view illustrating the method for manufacturing a multilayer substrate according to the present invention.
FIG. 26 is a cross-sectional view illustrating the method for manufacturing a multilayer substrate according to the present invention.
FIG. 27 is a cross-sectional view illustrating the method for manufacturing a multilayer substrate according to the present invention.
FIG. 28 is a cross-sectional view illustrating the method for manufacturing a multilayer substrate according to the present invention.
FIG. 29 is a cross-sectional view illustrating the method for manufacturing a multilayer substrate according to the present invention.
FIG. 30 is a cross-sectional view illustrating a method for manufacturing a multilayer substrate according to the present invention.
FIG. 31 is a cross-sectional view illustrating the method for manufacturing a multilayer substrate according to the present invention.
32A and 32B are a cross-sectional view (A) and a cross-sectional view (B) illustrating a method for manufacturing a multilayer substrate according to the present invention.
FIG. 33 is a cross-sectional view illustrating a conventional method for manufacturing a circuit device.
[Explanation of symbols]
10 Resin sheet
11 opening
15A First conductive film
15B Second conductive film
15C third conductive film
16 resist
17 Connection
20 Multilayer substrate

Claims (21)

第１の導電膜上を感光性レジストで被覆する工程と、
予め形成した開口部を有するシートをマスクとして前記開口部に対応する箇所に前記レジストを残存させる工程と、
残存した前記レジストをマスクとして前記第１の導電膜をエッチングして前記開口部に対応する位置に凸状の接続部を形成する工程と、
前記シートで前記凸状の接続部を囲むように埋め込み、前記シート上に前記第２の導電膜を付着する工程とを具備することを特徴とする多層基板の製造方法。Coating the first conductive film with a photosensitive resist;
Leaving the resist in a location corresponding to the opening with a sheet having an opening formed in advance as a mask;
Etching the first conductive film using the remaining resist as a mask to form a convex connection portion at a position corresponding to the opening;
And a step of embedding the convex connection portion with the sheet and attaching the second conductive film on the sheet. 前記シートをマスクとして露光および現像を行うことにより、前記開口部に対応する箇所に前記レジストを残存させることを特徴とする請求項１記載の多層基板の製造方法。2. The method of manufacturing a multilayer substrate according to claim 1, wherein the resist is left at a position corresponding to the opening by performing exposure and development using the sheet as a mask. 前記シートは、前記露光を行う光線に対して遮光性を有する樹脂シートであることを特徴とする請求項２記載の多層基板の製造方法。The method for producing a multilayer substrate according to claim 2, wherein the sheet is a resin sheet having a light shielding property to the light beam to be exposed. 前記接続部は、前記シートの厚さよりも高く形成され、前記第２の導電膜を圧着させることにより前記接続部と前記第２の導電膜が密着することを特徴とする請求項１記載の多層基板の製造方法。2. The multilayer according to claim 1, wherein the connection portion is formed higher than a thickness of the sheet, and the connection portion and the second conductive film are brought into close contact with each other by pressure-bonding the second conductive film. A method for manufacturing a substrate. 前記第１の導電膜が、前記第２の導電膜よりも厚く形成されることを特徴とする請求項１記載の多層基板の製造方法。The method for manufacturing a multilayer substrate according to claim 1, wherein the first conductive film is formed thicker than the second conductive film. 前記レジストとしてネガ型のレジストを用いることを特徴とする請求項１記載の多層基板の製造方法。2. The method for manufacturing a multilayer substrate according to claim 1, wherein a negative resist is used as the resist. 前記シートおよび前記接続部をプラズマ洗浄した後に、前記シート上に前記第２の導電膜を付着することを特徴とする請求項１記載の多層基板の製造方法。2. The method of manufacturing a multilayer substrate according to claim 1, wherein the second conductive film is attached onto the sheet after the sheet and the connecting portion are subjected to plasma cleaning. 第１の導電膜上を感光性レジストで被覆する工程と、
予め形成した開口部を有するシートをマスクとして前記開口部に対応する箇所に前記レジストを残存させる工程と、
残存した前記レジストをマスクとして前記第１の導電膜をエッチングして前記開口部に対応する位置に凸状の接続部を形成する工程と、
前記シートで前記凸状の接続部を囲むように埋め込み、前記シート上に前記第２の導電膜を付着する工程と、
前記第２の導電膜をパターンニングして配線層を形成する工程と、
前記配線層上に回路素子を固着する工程と、
前記回路素子を被覆するように封止樹脂を形成する工程とを具備することを特徴とする回路装置の製造方法。Coating the first conductive film with a photosensitive resist;
Leaving the resist in a location corresponding to the opening with a sheet having an opening formed in advance as a mask;
Etching the first conductive film using the remaining resist as a mask to form a convex connection portion at a position corresponding to the opening;
Embedding the convex connecting portion with the sheet, and attaching the second conductive film on the sheet;
Patterning the second conductive film to form a wiring layer;
Fixing a circuit element on the wiring layer;
And a step of forming a sealing resin so as to cover the circuit element. 前記第１の導電膜が、前記第２の導電膜よりも厚く形成されることを特徴とする請求項８記載の回路装置の製造方法。9. The method of manufacturing a circuit device according to claim 8, wherein the first conductive film is formed thicker than the second conductive film. 第１の導電膜と第２の導電膜が第３の導電膜を介して積層された積層基板の前記第１の導電膜上を感光性レジストで被覆する工程と、
予め形成した開口部を有するシートをマスクとして前記開口部に対応する箇所に前記レジストを残存させる工程と、
残存した前記レジストをマスクとして前記第１の導電膜をエッチングして前記開口部に対応する位置に凸状の接続部を形成する工程と、
前記接続部をマスクとして前記第３の導電膜を除去する工程と、
前記シートで前記凸状の接続部を囲むように埋め込み、前記シート上に前記第４の導電膜を付着する工程とを具備することを特徴とする多層基板の製造方法。Coating the first conductive film of the multilayer substrate in which the first conductive film and the second conductive film are stacked via the third conductive film with a photosensitive resist;
Leaving the resist in a location corresponding to the opening with a sheet having an opening formed in advance as a mask;
Etching the first conductive film using the remaining resist as a mask to form a convex connection portion at a position corresponding to the opening;
Removing the third conductive film using the connection portion as a mask;
And a step of embedding the convex connecting portion with the sheet and attaching the fourth conductive film on the sheet. 前記シートをマスクとして露光および現像を行うことにより、前記開口部に対応する箇所に前記レジストを残存させることを特徴とする請求項１０記載の多層基板の製造方法。The method for manufacturing a multilayer substrate according to claim 10, wherein the resist is left at a position corresponding to the opening by performing exposure and development using the sheet as a mask. 前記シートは、前記露光を行う光線に対して遮光性を有する樹脂シートであることを特徴とする請求項１０記載の多層基板の製造方法。The method for producing a multilayer substrate according to claim 10, wherein the sheet is a resin sheet having a light shielding property with respect to the light beam to be exposed. 前記接続部は、前記シートの厚さよりも高く形成され、前記第２の導電膜を圧着させることにより前記接続部と前記第２の導電膜が密着することを特徴とする請求項１０記載の多層基板の製造方法。11. The multilayer according to claim 10, wherein the connection portion is formed higher than a thickness of the sheet, and the connection portion and the second conductive film are brought into close contact with each other by pressure-bonding the second conductive film. A method for manufacturing a substrate. 前記第２の導電膜が、前記第１の導電膜または前記第４の導電膜よりも厚く形成されることを特徴とする請求項１０記載の多層基板の製造方法。The method for manufacturing a multilayer substrate according to claim 10, wherein the second conductive film is formed thicker than the first conductive film or the fourth conductive film. 前記レジストとしてネガ型のレジストを用いることを特徴とする請求項１０記載の多層基板の製造方法。The method of manufacturing a multilayer substrate according to claim 10, wherein a negative resist is used as the resist. 前記第１の導電膜をエッチングする際に前記第３の導電膜をエッチングのストッパーとして用いることを特徴とする請求項１０記載の多層基板の製造方法。11. The method for manufacturing a multilayer substrate according to claim 10, wherein the third conductive film is used as an etching stopper when the first conductive film is etched. 前記第１の導電膜をエッチングする溶液として塩化第２銅または塩化第２鉄が含まれた溶液を用いることを特徴とする請求項１０記載の多層基板の製造方法。11. The method for manufacturing a multilayer substrate according to claim 10, wherein a solution containing cupric chloride or ferric chloride is used as a solution for etching the first conductive film. 前記第３の導電膜の除去は、ヨウ素系の溶液を用いたエッチングにより行うことを特徴とする請求項１０記載の多層基板の製造方法。The method for manufacturing a multilayer substrate according to claim 10, wherein the third conductive film is removed by etching using an iodine-based solution. 前記第３の導電膜の除去は、電界剥離により行うことを特徴とする請求項１０記載の多層基板の製造方法。The method for manufacturing a multilayer substrate according to claim 10, wherein the removal of the third conductive film is performed by electric field peeling. 第１の導電膜と第２の導電膜が第３の導電膜を介して積層された積層基板の前記第１の導電膜上を感光性レジストで被覆する工程と、
予め形成した開口部を有するシートをマスクとして前記開口部に対応する箇所に前記レジストを残存させる工程と、
残存した前記レジストをマスクとして前記第１の導電膜をエッチングして前記開口部に対応する位置に凸状の接続部を形成する工程と、
前記接続部をマスクとして前記第３の導電膜を除去する工程と、
前記シートで前記凸状の接続部を囲むように埋め込み、前記シート上に前記第４の導電膜を付着する工程と、
前記第４の導電膜をパターンニングして配線層を形成する工程と、
前記配線層上に回路素子を固着する工程と、
前記回路素子を被覆するように封止樹脂を形成する工程とを具備することを特徴とする回路装置の製造方法。Coating the first conductive film of the multilayer substrate in which the first conductive film and the second conductive film are stacked via the third conductive film with a photosensitive resist;
Leaving the resist in a location corresponding to the opening with a sheet having an opening formed in advance as a mask;
Etching the first conductive film using the remaining resist as a mask to form a convex connection portion at a position corresponding to the opening;
Removing the third conductive film using the connection portion as a mask;
Embedding the convex connecting portion with the sheet, and attaching the fourth conductive film on the sheet;
Patterning the fourth conductive film to form a wiring layer;
Fixing a circuit element on the wiring layer;
And a step of forming a sealing resin so as to cover the circuit element. 前記第２の導電膜が、前記第１の導電膜または前記第４の導電膜よりも厚く形成されることを特徴とする請求項２０記載の回路装置の製造方法。21. The method for manufacturing a circuit device according to claim 20, wherein the second conductive film is formed thicker than the first conductive film or the fourth conductive film.
JP2003026503A 2003-02-03 2003-02-03 Multilayer substrate manufacturing method and circuit device manufacturing method using the same Expired - Fee Related JP4245365B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003026503A JP4245365B2 (en) 2003-02-03 2003-02-03 Multilayer substrate manufacturing method and circuit device manufacturing method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003026503A JP4245365B2 (en) 2003-02-03 2003-02-03 Multilayer substrate manufacturing method and circuit device manufacturing method using the same

Publications (2)

Publication Number Publication Date
JP2004241442A JP2004241442A (en) 2004-08-26
JP4245365B2 true JP4245365B2 (en) 2009-03-25

Family

ID=32954488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003026503A Expired - Fee Related JP4245365B2 (en) 2003-02-03 2003-02-03 Multilayer substrate manufacturing method and circuit device manufacturing method using the same

Country Status (1)

Country Link
JP (1) JP4245365B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013183315A1 (en) 2012-06-04 2013-12-12 株式会社Ｎｅｏｍａｘマテリアル Seal ring and process for producing seal ring
KR102069659B1 (en) 2017-08-31 2020-01-23 해성디에스 주식회사 Method for manufacturing semiconductor package substrate and semiconductor package substrate manufactured using the same
CN115500011B (en) * 2022-11-03 2023-02-03 四川富乐华半导体科技有限公司 Positioning method for DPC ceramic substrate processing

Also Published As

Publication number Publication date
JP2004241442A (en) 2004-08-26

Similar Documents

Publication Publication Date Title
US7880091B2 (en) Electronic device substrate, electronic device and methods for making same
US6909178B2 (en) Semiconductor device and method of manufacturing the same
JP4171499B2 (en) Electronic device substrate and manufacturing method thereof, and electronic device and manufacturing method thereof
US7163846B2 (en) Method for manufacturing circuit devices
WO1999004419A1 (en) Process for manufacturing semiconductor wafer, process for manufacturing semiconductor chip, and ic card
JPH0736350B2 (en) Method of manufacturing electrical connection element
WO1997022146A1 (en) Semiconductor package with multilayered circuit and semiconductor device
TWI588912B (en) Electronic package, package carrier, and methods of manufacturing electronic package and package carrier
JP2004119726A (en) Method of manufacturing circuit device
JP4446772B2 (en) Circuit device and manufacturing method thereof
JP2004119727A (en) Method of manufacturing circuit device
KR100658022B1 (en) Method of manufacturing circuit device
JP2009272512A (en) Method of manufacturing semiconductor device
JP2019057590A (en) Semiconductor element substrate, manufacturing method thereof, semiconductor device and manufacturing method thereof
TWI590726B (en) Electronic package, package carrier, and method of manufacturing package carrier
JP4245365B2 (en) Multilayer substrate manufacturing method and circuit device manufacturing method using the same
JP2004119730A (en) Method of manufacturing circuit device
JP4679000B2 (en) Plate
TW200826206A (en) Semiconductor fabrication method and structure thereof
JP2002076166A (en) Resin sealing type semiconductor device and its manufacturing method
JP4663172B2 (en) Manufacturing method of semiconductor device
JP3643764B2 (en) Circuit device manufacturing method
JP4073294B2 (en) Circuit device manufacturing method
TW587412B (en) Interlayer connection structure and its forming method
JP4748892B2 (en) Circuit device manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090106

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20120116

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140116

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees