JP4245341B2 - Pixel clock generator having common means for generating a high-frequency clock, and image forming apparatus using the same - Google Patents

Pixel clock generator having common means for generating a high-frequency clock, and image forming apparatus using the same Download PDF

Info

Publication number
JP4245341B2
JP4245341B2 JP2002352898A JP2002352898A JP4245341B2 JP 4245341 B2 JP4245341 B2 JP 4245341B2 JP 2002352898 A JP2002352898 A JP 2002352898A JP 2002352898 A JP2002352898 A JP 2002352898A JP 4245341 B2 JP4245341 B2 JP 4245341B2
Authority
JP
Japan
Prior art keywords
pixel clock
image forming
clock
forming apparatus
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002352898A
Other languages
Japanese (ja)
Other versions
JP2004181833A (en
Inventor
義昭 川合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2002352898A priority Critical patent/JP4245341B2/en
Publication of JP2004181833A publication Critical patent/JP2004181833A/en
Application granted granted Critical
Publication of JP4245341B2 publication Critical patent/JP4245341B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、画素クロック生成部および画像形成装置に関する。
【0002】
【従来の技術】
従来のカラー画像形成装置においては、複数の光ビームごとにPLLを搭載しているためコストアップとなる。これは、各光ビーム毎に周波数が異なるために、そのビーム毎にPLLを搭載する必要があるが、共通化したPLLを用いる発明は注目されていなかった。また、主走査倍率補正を行う場合には、PLLの周波数を変更して行っているため、ページ間で主走査倍率補正を実施する場合には、ある程度の時間が必要となり、画像形成の生産性を落とすことになる。
また、従来の画像形成装置では、基準周期でない画素が副走査に連続してしまうので、極端な場合、画像が縦スジ状に現れて見えてしまうことがあった。
【0003】
【特許文献1】
特開2000−221431号公報
【特許文献2】
特開2000−221758号公報
【特許文献3】
特開2002−160399号公報
【0004】
【発明が解決しようとする課題】
本発明は、従来技術の有する上記した問題点に鑑みてなされたものであって、複数の光ビームを用いた画像形成装置であって、コストを抑え、ページ間で主走査倍率補正を実施する場合でも画像形成のための印刷の生産性を落とすことのないような画像形成装置を提供することを目的とする。
【0005】
【課題を解決するための手段】
請求項1に記載の画素クロック生成部の発明は、複数の光源から発生される複数の各光ビームを画像信号によって変調する手段と、主走査ラインの基準となる同期検知信号を生成する先端同期検知手段と、1ラインの後端の位置を検出する後端同期検知手段を有し、前記複数の光ビームを、スキャナ光学系を介して感光体上に照射することにより感光体上に画像を形成し、先端同期検知信号と後端同期検知信号間の検知時間の差分を測定し、得られた測定結果によって主走査倍率補正を行う画像形成装置の画素クロック生成部であって、基準クロックから設定値に応じた高周波クロックを発生するPLLと、前記PLLから発生した高周波クロックを分周し、画素クロックとして、前記PLLから発生した高周波クロックを所定の値で分周して生成した基準周期、該基準周期より短い周期、該基準周期より長い周期のクロックのいずれか1つを指定できる画素クロック発生手段と、前記画素クロック発生手段に対して、1画素毎に指定情報を制御する手段を有し、前記PLLは前記複数の光ビームで共通であり、前記画素クロック制御手段は、同期検知信号をトリガに、前記基準周期でない画素クロックを挿入する画素数、挿入間隔を制御し、画像形成装置に、主走査方向の倍率補正を、各光ビーム毎に1ライン中に挿入する前記基準周期でない画素クロックの画素数、間隔を調整する制御により行わせることを特徴とする
【0006】
請求項2に記載の画像形成装置の発明は、複数の光源から発生される複数の各光ビームを画像信号によって変調する手段と、主走査ラインの基準となる同期検知信号を生成する先端同期検知手段と、1ラインの後端の位置を検出する後端同期検知手段を有し、前記複数の光ビームを、スキャナ光学系を介して感光体上に照射することにより感光体上に画像を形成し、先端同期検知信号と後端同期検知信号間の検知時間の差分を測定し、得られた測定結果によって主走査倍率補正を行う画像形成装置において、基準クロックから設定値に応じた高周波クロックを発生するPLLと、前記PLLから発生した高周波クロックを分周し、画素クロックとして、前記PLLから発生した高周波クロックを所定の値で分周して生成した基準周期、基準周期より短い周期、基準周期より長い周期のクロックのいずれか1つを指定できる画素クロック発生手段と、前記画素クロック発生手段に対して、1画素毎に指定情報を制御する手段を有し、前記PLLは前記複数の光ビームで共通であり、前記画素クロック制御手段は、同期検知信号をトリガに、前記基準周期でない画素クロックを挿入する画素数、挿入間隔を制御し、主走査方向の倍率補正は、各光ビーム毎に1ライン中に挿入する前記基準周期でない画素クロックの画素数、間隔を調整する制御を行うことを特徴とする。
【0007】
請求項3に記載の画像形成装置の発明は、請求項2において、前記画像形成装置は、さらに画素クロック制御手段の主走査制御開始位置を1ライン毎に変動させる手段を有し、前記変動させる手段は、基準周期でない画素が副走査方向に連続しないようにすることを特徴とする。
【0008】
請求項4に記載の画像形成装置の発明は、請求項2または3において、先端同期検知信号と後端同期検知信号の間隔を計測するクロックは前記高周波クロックとすることを特徴とする。
【0009】
請求項5に記載の画像形成装置の発明は、請求項2または3において、主走査方向の倍率補正を実施する前に、基準色にて高周波クロック周波数を調整することを特徴とする。
【0011】
【発明の実施の形態】
図1は本発明の1実施形態に関わる画像形成装置の全体を説明する図である。
電子写真方式でカラー画像を形成する画像形成装置に採用されている作像プロセスには種々の方式のものが知られている。その1つにタンデムタイプと称される方式がある。この方式は、作像する色毎に感光体と、感光体に対する作像プロセス要素を備え、これらの感光体および作像プロセス要素を中間転写体や用紙搬送ベルトに沿って配置して各色毎に形成された画像を中間転写体上で重ね合わせ、重ね合わされたフルカラー画像を印刷するための用紙に1度に転写したり、用紙搬送ベルトによって搬送される用紙が前記各感光体の転写プロセスを通過するたびにその感光体上に形成された色の画像を転写し、すべての転写ステーションを通過させてフルカラー画像を形成するというものである。
【0012】
図1は、このようなタンデムタイプのカラー画像形成装置の構成を示している。
同図において、各々異なる色(イエロー:Y、マゼンタ:M、シアン:C、ブラック:K)の画像を形成する画像形成部100Y、100M、100C、100Kが、転写紙1を搬送する搬送ベルト2に沿って、搬送方向上流側に一列に配置されている。
搬送ベルト2は、一方が駆動回転する駆動ローラと、他方が従動回転する従動ローラである搬送ローラ3、4との間に張設されており、駆動側の搬送ローラ3の回転により矢印方向に回転駆動される(図1では、反時計方向の回転)。
搬送ベルト2の下部には、転写紙1が収納された給紙トレイ5が備えられている。収納された転写紙1のうち最上位置にある転写紙は、画像形成時には給紙され、静電吸着によって搬送ベルト2上に吸着される。吸着された転写紙1は、第1の画像形成部(イエロー)100Yに搬送され、ここでイエローの画像形成が行われる。
【0013】
第1の画像形成部(イエロー)は、感光体ドラム6Yと感光体ドラム6Yの周囲に配置された帯電器7Y、露光器8、現像器9Y、感光体クリーナ10Yから構成されている。
感光体ドラム6Yの表面は、帯電器7Yで一様に帯電された後、露光器8によりイエローの画像に対応したレーザ光11Yで露光され、静電潜像が形成される。感光ドラム6Y上に形成された静電潜像は現像器9Yで現像され、感光体ドラム6Y上にトナー像が形成される。このトナー像は感光体ドラム6Yと搬送ベルト2上の転写紙1と接する位置(転写位置)で転写器12Yによって転写され、転写紙1上に単色(イエロー)の画像を形成する。転写が終わった感光体ドラム6Yは、ドラム表面に残った不要なトナーを感光体クリーナ10Yによってクリーニングされ、次の画像形成に備えることとなる。
【0014】
このようにして第1の画像形成部(イエロー)100Yで単色(イエロー)を転写された転写紙1は、搬送ベルト2によって第2の画像形成部(マゼンタ)100Mに搬送される。ここでも、同様に感光体ドラム6M上に形成されたトナー像(マゼンタ)は、転写紙1上に重ねて転写される。転写紙1は、さらに第3の画像形成部(シアン)100C、第4の画像形成部(ブラック)100Kに搬送され、同様に形成されたM、C、Kのトナー像が順に転写されてカラー画像を形成してゆく。
【0015】
第4の画像形成部100Kを通過してカラー画像が形成された転写紙1は、搬送ベルト2から剥離され、定着器13にて定着された後、排紙される。なお、以下の説明では、第2ないし第4の画像形成部100M、100C、100Kの各作像プロセス要素は、第1の画像形成部100Yと色を示す添字(M、C、K)を変えて示し、重複する各部の説明は省略する。
【0016】
図2は前記露光器8を構成する光学ユニットを上から見た概略図である。
同図において、LDユニットBK16(BK:ブラック)およびLDユニットY17(光ビームを画像信号によって変調する手段:他のLDユニットも同様)からの光ビームは、シリンダレンズCYL_BK18、CYL_Y19を通り、反射ミラーBK20および反射ミラーY21によってポリゴンミラー22の下部側の面に入射し、ポリゴンミラー22が回転することにより光ビームを偏向し、fθレンズBKC23およびfθレンズYM24を通り、第1ミラーBK25および第1ミラーY26によって折り返される。
一方、LDユニットC27およびLDユニットM28からの光ビームは、CYL_C29およびCYL_M30を通り、ポリゴンミラー22上部側の面に入射し、ポリゴンミラー22が回転することにより光ビームを偏向し、fθレンズBKC23およびfθレンズYM24を通り、第1ミラーC31および第1ミラーM32によって折り返される。
【0017】
主走査方向の書き出し位置より上流側にはシリンダミラーCYM_BKC33およびCYM_YM34さらには先端同期検知手段のセンサBKC35およびセンサYM36が備わっており、fθレンズBKC23およびfθレンズYM24を通った光ビームがCYM_BKC33およびCYM_YM34によって反射集光されて、センサBKC35およびセンサYM36に入射するような構成となっている。これらのセンサBKC35、YM36は、主走査方向の同期を取るための同期検知センサである。また、主走査方向の画像領域より下流側に、前記上流側と同様にシリンダミラーCYM_BKC37およびCYM_YM38さらには後端同期検知手段のセンサBKC39およびセンサYM40が備わっており、fθレンズKC823およびfθレンズYM24を通った光ビームがCYM_BKC37およびCYM_YM38によって反射集光されて、センサBKC39およびセンサYM40に入射するような構成となっている。
【0018】
また、LDユニットBK16およびLDユニットC27からの光ビームでは、書き出し側では共通のCYM_BKC33ならびにセンサBKC35、終了側では共通のCYM_BKC37ならびにセンサBKC39(後端同期検知手段)を使用している。LDユニットY17およびLDユニットM28についても同様である。同じセンサに2色の光ビームが入射することとなるので、各色の光ビームのポリゴンミラー22の入射角を異なるようにすることで、それぞれの光ビームが各センサに入射するタイミングを変え、時系列的にパルス列として出力されるようになっている。図からも分かるように、BKとCの組と、YとMとの組とは、逆方向に走査される。
【0019】
図10は従来の画素クロック生成部である。
各色毎にPLL部(51)を有し、PLL部(51)では、基準クロック(REFCLK)をM分周した信号と、各色画素クロック(*_WCLK)をN分周した信号を位相比較器+LPF+VCO(53)に入力し、各色高周波クロック(*_PLLCLK)を生成する。同期検知センサからの各色同期検知信号(*_DETP_N)を基準として、高周波クロックをK分周し、画素クロック(*_WCLK)を生成し、画素クロックに同期した内部同期信号(*_PSYNC_N) を生成する。各色の画像形成部はこの画素クロック、内部同期信号で動作することになる。
画素クロック周波数(fWCLK)は
WCLK=(fREFCLK/M×N)/K
となる。
【0020】
主走査の倍率補正を行う場合は、前記2つの同期検知センサの通過時間を画素クロックによりカウントすることによって計測し、それらのカウント値と予め設定された基準カウント値とが一致するように、MとNの値を調整することにより、画素クロック周波数の変更を行う。本発明では、この倍率補正点は同様である。
各色毎に異なる周波数を有するために、従来、別々のPLL部を持っており、これがコストアップの要因となっている。特に逓倍数を変更した場合には、PLLは周波数が安定するのに時間がかかるため、ページ間で倍率補正を実施するような場合には、ページ間を十分にとらなければならないため、印刷の生産性が落ちることになる。
【0021】
次に本発明の画像形成装置に使用される画素クロック生成部を、図4を用いて説明する。
図3において、PLL部51(高周波クロックを発生する手段)は公知のPLL装置と同じ構成のものが採用されるが、本発明で使用されるPLL部51は、各色で共通に使用することができる。
PWMクロック生成部57(画素クロック発生手段)では、PLL部51からの高周波クロック(PLLCLK)を分周し、画素クロック(WCLK)を生成するが、入力されるデータ(PWMDAT)に応じて、基準周波数、基準周波数より短い周期、基準周波数より長い周期のうちどれを出力するかを選択できる構成となっている。
図4はPWMクロックを生成する場合の一実施例を示したタイミングチャートである。
【0022】
例えば、画素クロック(WCLK)の基準周波数はPLLCLKを8分周したクロックとすると、図4に示すように、DETP_Nの立ち下がりを基準として、画素クロックを生成するカウンタが動作するが、入力データ(PWMDAT[1:0]) が‘0h(ゼロh)’の場合は8分周、‘1h’の場合は9分周(前記0hより、1分周多い)、‘2h’の場合は7分周(0hより1分周少ない:図4の「−1/8画素クロック」の部分参照)となる。この画素クロック(WCLK)で最終的にレーザを駆動するので、‘1h’が入力された画素は1/8 画素クロック分長くなり、‘2h’が入力された画素は1/8 画素クロック分短くなる。
【0023】
内部同期信号生成部56(画素クロックに同期した信号を発生する手段)では画素クロックに同期した主走査同期検知信号(PSYNC_N) を生成する。PWMデータ制御部58(1画素毎に指定情報を制御する手段)では、PWMDAT[1:0] を制御する。図5はPWMデータ制御部58の一実施例を示したブロック図であり、図7はPWMデータ制御のタイミングチャートである。
PWMデータ制御部58は、メインCPU(不図示)から1ライン中に挿入する図7に示すような、基準周波数でない画素のパルス数(A)、挿入間隔(B)、データ(C)を設定できるものとする。内部同期検知信号(PSYNC_N) が入力されると、周期カウンタ(60:先端同期検知手段)ではWCLKをカウントし、挿入間隔(B)と等しくなった時にDPPLS を出力し、周期カウンタはリセットし、再びカウントUP(計数の開始)を行う。パルス数カウンタ(61:後端同期検知手段)は、DPPLS をカウントし、パルス数(A)と等しくなった時に停止する。PWMデータ出力部62では、DPPLS が’1’になった時にデータ(C)をPWMDAT[1:0] として出力する。
【0024】
従来の例では、2つの同期検知センサの通過時間を画素クロックでカウントしているが、本発明の装置では、高周波クロック(PLLCLK)でカウントして測定し、カウント値と予め設定された基準カウント値の差をA,B,Cに反映することで、主走査の倍率を補正することができるようにした。
主走査倍率補正のフローチャートを図9に示す。倍率補正を行う場合、まず基準色にて、2つの同期検知間をPLLCLKで測定する。基準色を黒とすると、黒の測定値と基準値が一致するようにM、Nの値を変更して、倍率を調整する。
次に、多色(マゼンタ、シアン、イエロー)の同期検知間測定を行い、例えば、マゼンタの測定値が基準値に対して、4個多かった場合は、基準に対して4/8画素だけ短いので、4/8画素増やせば倍率が合うことになり、A=4、C=1を設定する。Bの値は、1ラインの総画素数から1ライン中に4個入れる場合に最適な間隔を設定する。例えば、総画素数が 10000画素の場合には、2500画素に1回の間隔で挿入すれば良いのでB=2500となる。この動作を、シアン、イエローも実施すれば各色の倍率が補正できる。
【0025】
ページ間で倍率補正を行う場合には、PLLの周波数を変更するとページ間が長くなってしまうので、高周波クロックは変更せず、黒についても、多色と同様にA,B,Cの値を調整する。
【0026】
次に第2実施形態(請求項3)について説明する。
図6はPWMデータ制御部58の例を示したブロック図であり、その他の構成は、前記第1実施形態の画像装置と同様である。また図8は、この図6のPWMデータ制御部58を用いた場合のPWMデータ制御のタイミングチャートである。
第1実施形態(請求項2)では、1/8画素だけ増やした画素または減らした画素を挿入する位置が、各ラインで同じになるが、本実施形態では、画像によって縦スジとして目立たないように設計した。そのために、本実施形態では、ライン毎に同じ位置にならないように、スタート位置制御部63(1ライン毎に変動させる手段)ではPWMデータ制御の開始位置を変動させる構成にしている。メインCPUからは、シフト幅(D)、シフト上限(E)を設定し、1ライン毎にスタート位置をD画素分シフトしていく。シフト量を加算していき、Eを越えた場合は、越えた差分をスタート位置とする。
【0027】
【発明の効果】
請求項1の画素クロック生成部は、高周波クロックを発生する手段を共通化したので、従来、色毎に周波数が異なって高周波クロック発生回路(たとえばPLL回路)を色毎に設けることができなかったが、共通化することによって、コストアップの問題、印刷の生産性の上がる画像形成装置に用いられる回路を提供することが可能となった。
【0028】
請求項2の画像形成装置においては、複数の光ビームの画素クロック生成部で共通のPLLを使用しているので、低コスト化が図れる。
しかも、ページ間で主走査倍率補正を行う場合も、PLLの周波数を変更せずに実施することができるので、通常と同じページ間隔で印字でき、印刷の生産性(印刷スピード、画質の低下を含む)を落とすことはない。
【0029】
請求項3〜6に記載の画像形成装置においては、ライン毎にPWMデータ制御の開始位置を変動させる構成にしているので、画質を向上することができる。
【図面の簡単な説明】
【図1】本発明の画像形成装置の全体の構成を示す図である。
【図2】露光器を構成する光学ユニットの構成を上から見た図である。
【図3】本発明の高周波クロックを発生する手段(PLL回路)を共通化した画素クロック生成部の構成を示す図である。
【図4】本発明の画素クロック生成部(第1実施形態)の動作例を示すタイミングチャートを示す図である。
【図5】本発明の画素クロック生成部に使用される1画素毎に指定情報を制御する手段(PWMデータ制御部)の構成例を示す図である。
【図6】本発明の画素クロック生成部に使用される1画素毎に指定情報を制御する手段の他の構成例(第2実施形態)を示す図である。
【図7】1画素毎に指定情報を制御する手段(PWMデータ制御部:第1実施形態で使用される)の動作例を示すタイミングチャートである。
【図8】他の1画素毎に指定情報を制御する手段(PWMデータ制御部:第2実施形態で使用される)の動作例を示すタイミングチャートである。
【図9】本発明の画像形成装置の操作の流れの一例を示すフローチャートである。
【図10】従来の画素クロック生成部の構成を示す図である。
【符号の説明】
16 LDユニットBK(光ビームを画像信号によって変調する手段)
17 LDユニットY(光ビームを画像信号によって変調する手段)
27 LDユニットC(光ビームを画像信号によって変調する手段)
28 LDユニットM(光ビームを画像信号によって変調する手段)
35 センサBKC(先端同期検知手段)
36 センサYM(先端同期検知手段)
39 センサBKC(後端同期検知手段)
40 センサYM(後端同期検知手段)
51 PLL部(高周波クロックを発生する手段)
56 内部同期信号生成部(画素クロックに同期した信号を発生する手段)
57 PWMクロック生成部(画素クロック発生手段)
58 PWMデータ制御部(1画素毎に指定情報を制御する手段)
60 周期カウンタ
61 パルス数カウンタ
62 PWMデータ出力部
63 スタート位置制御部
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a pixel clock generation unit and an image forming apparatus.
[0002]
[Prior art]
In the conventional color image forming apparatus, since the PLL is mounted for each of the plurality of light beams, the cost is increased. Since the frequency differs for each light beam, it is necessary to mount a PLL for each beam. However, an invention using a common PLL has not attracted attention. In addition, since the main scanning magnification correction is performed by changing the PLL frequency, when performing the main scanning magnification correction between pages, a certain amount of time is required, and the productivity of image formation is increased. Will be dropped.
Further, in the conventional image forming apparatus, pixels that are not the reference cycle are continuously sub-scanned, and in an extreme case, the image may appear as a vertical streak.
[0003]
[Patent Document 1]
Japanese Patent Laid-Open No. 2000-221431 [Patent Document 2]
JP 2000-221758 A [Patent Document 3]
JP 2002-160399 A [0004]
[Problems to be solved by the invention]
The present invention has been made in view of the above-described problems of the prior art, and is an image forming apparatus using a plurality of light beams, which reduces costs and performs main scanning magnification correction between pages. Even in such a case, an object is to provide an image forming apparatus that does not reduce the productivity of printing for image formation.
[0005]
[Means for Solving the Problems]
The pixel clock generation unit according to the first aspect of the invention includes means for modulating each of a plurality of light beams generated from a plurality of light sources by an image signal, and tip synchronization for generating a synchronization detection signal serving as a reference for a main scanning line. A detection unit and a rear end synchronization detection unit that detects the position of the rear end of one line, and irradiates the image on the photosensitive member by irradiating the plurality of light beams on the photosensitive member via a scanner optical system. A pixel clock generation unit of an image forming apparatus that measures a difference in detection time between a leading edge synchronization detection signal and a trailing edge synchronization detection signal, and performs main scanning magnification correction based on the obtained measurement result. a PLL for generating the high frequency clock according to the setting value, divides the high frequency clock generated from the PLL, as a pixel clock, dividing said high frequency clock by a predetermined value generated from the PLL Generated reference period, a period shorter than the reference period, and pixel clock generating means for specifying one of a clock period longer than the reference period, to the pixel clock generating unit, the specification information for each pixel And the PLL is common to the plurality of light beams, and the pixel clock control unit controls the number of pixels to be inserted with a pixel clock other than the reference period and the insertion interval by using a synchronization detection signal as a trigger. The image forming apparatus is characterized in that magnification correction in the main scanning direction is performed by control for adjusting the number and interval of pixel clocks that are not the reference period inserted into one line for each light beam .
[0006]
According to another aspect of the present invention, there is provided an image forming apparatus that modulates a plurality of light beams generated from a plurality of light sources by an image signal and a front end synchronization detection that generates a synchronization detection signal serving as a reference for a main scanning line. And a rear end synchronization detecting means for detecting the position of the rear end of one line, and forming an image on the photosensitive member by irradiating the photosensitive member with the plurality of light beams via a scanner optical system. In the image forming apparatus that measures the difference in detection time between the leading edge synchronization detection signal and the trailing edge synchronization detection signal and corrects the main scanning magnification based on the obtained measurement result, the high frequency clock corresponding to the set value is generated from the reference clock. a PLL for generating, divides the high frequency clock generated from the PLL, as a pixel clock, a reference cycle generated by dividing the high frequency clock generated by a predetermined value from the PLL, the reference Period shorter than the period, and the pixel clock generating means for specifying one of a clock period longer than the reference period, to the pixel clock generating means comprises means for controlling the designation information for each pixel, the PLL is shared by the plurality of light beams, the pixel clock controlling means, a trigger synchronization detection signal, the number of pixels to insert the pixel clock not the reference period, to control the insertion interval of the main scanning direction magnification correction, the number of pixels of the pixel clock not the reference period to be inserted in one line for each light beam, and performing control to adjust the spacing.
[0007]
According to a third aspect of the present invention, there is provided the image forming apparatus according to the second aspect, wherein the image forming apparatus further includes means for changing the main scanning control start position of the pixel clock control means for each line, and changes the position. The means is characterized in that pixels that are not in the reference period are not continuous in the sub-scanning direction.
[0008]
According to a fourth aspect of the present invention, there is provided the image forming apparatus according to the second or third aspect, wherein a clock for measuring an interval between the leading end synchronization detection signal and the trailing end synchronization detection signal is the high frequency clock.
[0009]
According to a fifth aspect of the present invention, the image forming apparatus according to the second or third aspect is characterized in that the high frequency clock frequency is adjusted with the reference color before the magnification correction in the main scanning direction is performed.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a diagram illustrating an entire image forming apparatus according to an embodiment of the present invention.
Various types of image forming processes are known which are employed in an image forming apparatus that forms a color image by electrophotography. One of them is a method called a tandem type. This system includes a photoconductor for each color to be imaged and an image forming process element for the photoconductor, and these photoconductors and image forming process elements are arranged along the intermediate transfer body and the paper transport belt for each color. The formed image is superimposed on the intermediate transfer member and transferred onto a sheet for printing the superimposed full color image at once, or the sheet conveyed by the sheet conveying belt passes through the transfer process of each of the photosensitive members. Each time the color image formed on the photoconductor is transferred, it passes through all transfer stations to form a full color image.
[0012]
FIG. 1 shows the configuration of such a tandem type color image forming apparatus.
In the drawing, image forming units 100Y, 100M, 100C, and 100K that form images of different colors (yellow: Y, magenta: M, cyan: C, black: K), respectively, convey belt 2 that conveys transfer paper 1. Are arranged in a line on the upstream side in the transport direction.
The conveyor belt 2 is stretched between a driving roller, one of which is driven to rotate, and a conveying roller 3, 4 which is a driven roller, the other of which is driven to rotate. It is rotationally driven (in FIG. 1, it rotates counterclockwise).
A paper feed tray 5 in which the transfer paper 1 is stored is provided below the conveyance belt 2. The transfer sheet at the uppermost position among the stored transfer sheets 1 is fed at the time of image formation and is attracted onto the transport belt 2 by electrostatic attraction. The adsorbed transfer paper 1 is conveyed to the first image forming unit (yellow) 100Y, where yellow image formation is performed.
[0013]
The first image forming unit (yellow) includes a photosensitive drum 6Y, a charger 7Y, an exposure unit 8, a developing unit 9Y, and a photoconductor cleaner 10Y arranged around the photoconductor drum 6Y.
The surface of the photosensitive drum 6Y is uniformly charged by the charger 7Y, and then exposed by the exposure device 8 with the laser beam 11Y corresponding to the yellow image, thereby forming an electrostatic latent image. The electrostatic latent image formed on the photosensitive drum 6Y is developed by the developing unit 9Y, and a toner image is formed on the photosensitive drum 6Y. This toner image is transferred by the transfer device 12Y at a position (transfer position) where the photosensitive drum 6Y contacts the transfer paper 1 on the transport belt 2, and forms a single color (yellow) image on the transfer paper 1. After the transfer, the photoreceptor drum 6Y is cleaned with unnecessary toner remaining on the drum surface by the photoreceptor cleaner 10Y to prepare for the next image formation.
[0014]
The transfer sheet 1 having the single color (yellow) transferred by the first image forming unit (yellow) 100Y in this way is conveyed by the conveying belt 2 to the second image forming unit (magenta) 100M. Here again, the toner image (magenta) formed on the photosensitive drum 6M is transferred onto the transfer paper 1 in a similar manner. The transfer paper 1 is further conveyed to the third image forming unit (cyan) 100C and the fourth image forming unit (black) 100K, and similarly formed M, C, and K toner images are sequentially transferred to color. Form an image.
[0015]
The transfer paper 1 on which the color image is formed by passing through the fourth image forming unit 100K is peeled off from the conveying belt 2, fixed by the fixing device 13, and then discharged. In the following description, the image forming process elements of the second to fourth image forming units 100M, 100C, and 100K change the subscripts (M, C, and K) indicating colors from the first image forming unit 100Y. The description of each overlapping part is omitted.
[0016]
FIG. 2 is a schematic view of the optical unit constituting the exposure unit 8 as viewed from above.
In the figure, light beams from an LD unit BK16 (BK: black) and an LD unit Y17 (means for modulating a light beam with an image signal: the same applies to other LD units) pass through cylinder lenses CYL_BK18 and CYL_Y19 and are reflected by a mirror The light is incident on the lower surface of the polygon mirror 22 by the BK 20 and the reflection mirror Y21, and the polygon mirror 22 rotates to deflect the light beam, pass through the fθ lens BKC23 and the fθ lens YM24, and pass through the first mirror BK25 and first mirror Wrapped by Y26.
On the other hand, the light beams from the LD unit C27 and the LD unit M28 pass through CYL_C29 and CYL_M30, enter the upper surface of the polygon mirror 22, and the polygon mirror 22 rotates to deflect the light beam, and the fθ lens BKC23 and The light passes through the fθ lens YM24 and is folded by the first mirror C31 and the first mirror M32.
[0017]
Cylinder mirrors CYM_BKC33 and CYM_YM34 are provided upstream of the writing position in the main scanning direction, and sensors BKC35 and YM36 of the tip synchronization detecting means are provided. The light is reflected and condensed and is incident on the sensor BKC 35 and the sensor YM 36. These sensors BKC35 and YM36 are synchronization detection sensors for synchronizing in the main scanning direction. Further, on the downstream side of the image area in the main scanning direction, similarly to the upstream side, cylinder mirrors CYM_BKC37 and CYM_YM38, and sensors BKC39 and YM40 of rear end synchronization detection means are provided. The passing light beam is reflected and collected by CYM_BKC37 and CYM_YM38, and enters the sensor BKC39 and sensor YM40.
[0018]
In the light beams from the LD unit BK16 and the LD unit C27, the common CYM_BKC33 and the sensor BKC35 are used on the writing side, and the common CYM_BKC37 and the sensor BKC39 (rear end synchronization detecting means) are used on the end side. The same applies to the LD unit Y17 and the LD unit M28. Since light beams of two colors are incident on the same sensor, the timing at which each light beam is incident on each sensor can be changed by changing the incident angles of the polygon mirrors 22 for the light beams of the respective colors. It is output in series as a pulse train. As can be seen from the figure, the set of BK and C and the set of Y and M are scanned in the opposite directions.
[0019]
FIG. 10 shows a conventional pixel clock generator.
Each color has a PLL unit (51). In the PLL unit (51), a signal obtained by dividing the reference clock (REFCLK) by M and a signal obtained by dividing each color pixel clock (* _WCLK) by N are phase comparator + LPF + VCO. (53) to generate a high-frequency clock (* _PLLCLK) for each color. Based on each color synchronization detection signal (* _DETP_N) from the synchronization detection sensor, the high frequency clock is divided by K to generate the pixel clock (* _WCLK), and the internal synchronization signal (* _PSYNC_N) synchronized with the pixel clock is generated . Each color image forming unit operates with the pixel clock and the internal synchronization signal.
The pixel clock frequency (f WCLK ) is f WCLK = (f REFCLK / M × N) / K
It becomes.
[0020]
When performing magnification correction for main scanning, the passing time of the two synchronization detection sensors is measured by counting with a pixel clock, and M is set so that the count value and a preset reference count value coincide with each other. And the value of N are adjusted to change the pixel clock frequency. In the present invention, this magnification correction point is the same.
In order to have a different frequency for each color, a separate PLL unit has been conventionally used, which causes a cost increase. In particular, when the multiplication factor is changed, it takes time for the PLL to stabilize the frequency. When magnification correction is performed between pages, it is necessary to ensure sufficient space between pages. Productivity will drop.
[0021]
Next, a pixel clock generation unit used in the image forming apparatus of the present invention will be described with reference to FIG.
In FIG. 3, a PLL unit 51 (means for generating a high-frequency clock) has the same configuration as a known PLL device, but the PLL unit 51 used in the present invention can be used in common for each color. it can.
The PWM clock generation unit 57 (pixel clock generation means) divides the high-frequency clock (PLLCLK) from the PLL unit 51 to generate the pixel clock (WCLK). The reference is determined according to the input data (PWMDAT). The frequency, the cycle shorter than the reference frequency, or the cycle longer than the reference frequency can be selected.
FIG. 4 is a timing chart showing an embodiment when generating a PWM clock.
[0022]
For example, if the reference frequency of the pixel clock (WCLK) is a clock obtained by dividing PLLCLK by 8, as shown in FIG. 4, the counter that generates the pixel clock operates with reference to the falling edge of DETP_N, but the input data ( If PWMDAT [1: 0]) is '0h (zero h)', divide by 8; if '1h', divide by 9 (1 division more than 0h); if '2h', 7 minutes (Refer to the portion of “−1/8 pixel clock” in FIG. 4). Since the laser is finally driven by this pixel clock (WCLK), the pixels to which “1h” is input are lengthened by 1/8 pixel clock, and the pixels to which “2h” is input are shortened by 1/8 pixel clock. Become.
[0023]
The internal synchronization signal generator 56 (means for generating a signal synchronized with the pixel clock) generates a main scanning synchronization detection signal (PSYNC_N) synchronized with the pixel clock. The PWM data control unit 58 (means for controlling designation information for each pixel) controls PWMDAT [1: 0]. FIG. 5 is a block diagram showing an embodiment of the PWM data control unit 58, and FIG. 7 is a timing chart of PWM data control.
The PWM data control unit 58 sets the number of pulses (A), the insertion interval (B), and the data (C) of pixels that are not the reference frequency as shown in FIG. 7 inserted in one line from the main CPU (not shown). It shall be possible. When the internal synchronization detection signal (PSYNC_N) is input, the period counter (60: tip synchronization detection means) counts WCLK, outputs DPPLS when it becomes equal to the insertion interval (B), the period counter resets, Count up (start counting) is performed again. The pulse number counter (61: rear end synchronization detecting means) counts DPPLS and stops when it becomes equal to the pulse number (A). The PWM data output unit 62 outputs data (C) as PWMDAT [1: 0] when DPPLS becomes “1”.
[0024]
In the conventional example, the passing time of the two synchronization detection sensors is counted by the pixel clock, but in the device of the present invention, the measurement is performed by counting with the high frequency clock (PLLCLK), and the count value and the preset reference count By reflecting the difference in values on A, B, and C, the magnification of main scanning can be corrected.
A flowchart of the main scanning magnification correction is shown in FIG. When magnification correction is performed, first, the interval between two synchronization detections is measured with PLLCLK using the reference color. When the reference color is black, the magnification is adjusted by changing the values of M and N so that the measured value of black matches the reference value.
Next, multi-color (magenta, cyan, yellow) synchronous detection measurement is performed. For example, when there are four magenta measurement values with respect to the reference value, the measurement is 4/8 pixels shorter than the reference. Therefore, if 4/8 pixels are increased, the magnification will be suitable, and A = 4 and C = 1 are set. As for the value of B, an optimum interval is set when four pixels are included in one line from the total number of pixels in one line. For example, when the total number of pixels is 10,000 pixels, B = 2500 is obtained because it is sufficient to insert them at 2500 pixels once. If this operation is also performed for cyan and yellow, the magnification of each color can be corrected.
[0025]
When correcting magnification between pages, changing the PLL frequency results in a longer page interval, so the high-frequency clock is not changed, and the values of A, B, and C are set for black as well as for multiple colors. adjust.
[0026]
Next, a second embodiment (Claim 3) will be described.
FIG. 6 is a block diagram illustrating an example of the PWM data control unit 58, and other configurations are the same as those of the image device of the first embodiment. FIG. 8 is a timing chart of PWM data control when the PWM data control unit 58 of FIG. 6 is used.
In the first embodiment (Claim 2), the positions where the pixels increased or decreased by 1/8 pixel are the same in each line, but in this embodiment, the vertical stripes are not noticeable depending on the image. Designed. For this reason, in this embodiment, the start position control unit 63 (means for varying for each line) is configured to vary the start position of the PWM data control so as not to be the same position for each line. From the main CPU, a shift width (D) and a shift upper limit (E) are set, and the start position is shifted by D pixels for each line. If the shift amount is added and E is exceeded, the difference is used as the start position.
[0027]
【The invention's effect】
Since the pixel clock generation unit of claim 1 uses a common means for generating a high-frequency clock, conventionally, a high-frequency clock generation circuit (for example, a PLL circuit) cannot be provided for each color because the frequency differs for each color. However, by making it common, it has become possible to provide a circuit used in an image forming apparatus that raises the problem of cost increase and increases the productivity of printing.
[0028]
In the image forming apparatus according to the second aspect, since the common PLL is used in the pixel clock generation units of the plurality of light beams, the cost can be reduced.
Moreover, when correcting the main scanning magnification between pages, it can be performed without changing the PLL frequency, so that printing can be performed at the same page interval as usual, and printing productivity (printing speed and image quality can be reduced). Including) is not dropped.
[0029]
In the image forming apparatus according to the third to sixth aspects, since the start position of the PWM data control is changed for each line, the image quality can be improved.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating an overall configuration of an image forming apparatus according to the present invention.
FIG. 2 is a top view of the configuration of an optical unit constituting the exposure unit.
FIG. 3 is a diagram showing a configuration of a pixel clock generation unit that shares means (PLL circuit) for generating a high-frequency clock according to the present invention.
FIG. 4 is a timing chart showing an operation example of a pixel clock generation unit (first embodiment) of the present invention.
FIG. 5 is a diagram illustrating a configuration example of a unit (PWM data control unit) that controls designation information for each pixel used in the pixel clock generation unit of the present invention;
FIG. 6 is a diagram showing another configuration example (second embodiment) of means for controlling designation information for each pixel used in the pixel clock generation unit of the present invention.
FIG. 7 is a timing chart showing an operation example of means (PWM data control unit: used in the first embodiment) for controlling designation information for each pixel.
FIG. 8 is a timing chart showing an operation example of another unit (PWM data control unit: used in the second embodiment) for controlling designation information for each pixel.
FIG. 9 is a flowchart illustrating an example of an operation flow of the image forming apparatus of the present invention.
FIG. 10 is a diagram illustrating a configuration of a conventional pixel clock generation unit.
[Explanation of symbols]
16 LD unit BK (means for modulating a light beam with an image signal)
17 LD unit Y (means for modulating a light beam with an image signal)
27 LD unit C (means for modulating light beam with image signal)
28 LD unit M (means for modulating a light beam with an image signal)
35 sensor BKC (tip synchronization detection means)
36 Sensor YM (tip synchronization detection means)
39 sensor BKC (rear end synchronization detection means)
40 sensor YM (rear end synchronization detection means)
51 PLL section (means for generating a high-frequency clock)
56 Internal synchronization signal generator (means for generating a signal synchronized with the pixel clock)
57 PWM clock generator (pixel clock generator)
58 PWM data control unit (means for controlling designation information for each pixel)
60 period counter 61 pulse number counter 62 PWM data output unit 63 start position control unit

Claims (5)

複数の光源から発生される複数の各光ビームを画像信号によって変調する手段と、主走査ラインの基準となる同期検知信号を生成する先端同期検知手段と、1ラインの後端の位置を検出する後端同期検知手段を有し、前記複数の光ビームを、スキャナ光学系を介して感光体上に照射することにより感光体上に画像を形成し、先端同期検知信号と後端同期検知信号間の検知時間の差分を測定し、得られた測定結果によって主走査倍率補正を行う画像形成装置の画素クロック生成部であって、
基準クロックから設定値に応じた高周波クロックを発生するPLLと、
前記PLLから発生した高周波クロックを分周し、画素クロックとして、前記PLLから発生した高周波クロックを所定の値で分周して生成した基準周期、該基準周期より短い周期、該基準周期より長い周期のクロックのいずれか1つを指定できる画素クロック発生手段と、
前記画素クロック発生手段に対して、1画素毎に指定情報を制御する手段を有し、
前記PLLは前記複数の光ビームで共通であり、
前記画素クロック制御手段は、同期検知信号をトリガに、前記基準周期でない画素クロックを挿入する画素数、挿入間隔を制御し、
画像形成装置に、主走査方向の倍率補正を、各光ビーム毎に1ライン中に挿入する前記基準周期でない画素クロックの画素数、間隔を調整する制御により行わせることを特徴とする画素クロック生成部。
Means for modulating a plurality of light beams generated from a plurality of light sources with image signals, front end synchronization detecting means for generating a synchronization detection signal serving as a reference for the main scanning line, and detecting the position of the rear end of one line A rear end synchronization detecting means, and irradiating the plurality of light beams onto the photosensitive member via a scanner optical system to form an image on the photosensitive member, and between the front end synchronizing detection signal and the rear end synchronization detecting signal; A pixel clock generation unit of an image forming apparatus that measures a difference in detection time and performs main scanning magnification correction according to the obtained measurement result,
A PLL that generates a high-frequency clock according to a set value from a reference clock;
A high frequency clock generated from the PLL is divided and a reference cycle generated by dividing the high frequency clock generated from the PLL by a predetermined value as a pixel clock, a cycle shorter than the reference cycle, a cycle longer than the reference cycle Pixel clock generation means capable of designating any one of the clocks;
Means for controlling designation information for each pixel with respect to the pixel clock generating means;
The PLL is common to the plurality of light beams;
The pixel clock control means controls the number of pixels to be inserted with a pixel clock that is not the reference period, the insertion interval, using a synchronization detection signal as a trigger,
Pixel clock generation, characterized in that the image forming apparatus performs magnification correction in the main scanning direction by controlling to adjust the number and interval of pixel clocks other than the reference period inserted into one line for each light beam Department.
複数の光源から発生される複数の各光ビームを画像信号によって変調する手段と、主走査ラインの基準となる同期検知信号を生成する先端同期検知手段と、1ラインの後端の位置を検出する後端同期検知手段を有し、前記複数の光ビームを、スキャナ光学系を介して感光体上に照射することにより感光体上に画像を形成し、先端同期検知信号と後端同期検知信号間の検知時間の差分を測定し、得られた測定結果によって主走査倍率補正を行う画像形成装置において、
基準クロックから設定値に応じた高周波クロックを発生するPLLと、
前記PLLから発生した高周波クロックを分周し、画素クロックとして、前記PLLから発生した高周波クロックを所定の値で分周して生成した基準周期、該基準周期より短い周期、該基準周期より長い周期のクロックのいずれか1つを指定できる画素クロック発生手段と、
前記画素クロック発生手段に対して、1画素毎に指定情報を制御する手段を有し、
前記PLLは前記複数の光ビームで共通であり、
前記画素クロック制御手段は、同期検知信号をトリガに、前記基準周期でない画素クロックを挿入する画素数、挿入間隔を制御し、主走査方向の倍率補正は、各光ビーム毎に1ライン中に挿入する前記基準周期でない画素クロックの画素数、間隔を調整する制御を行うことを特徴とする画像形成装置。
Means for modulating a plurality of light beams generated from a plurality of light sources with image signals, front end synchronization detecting means for generating a synchronization detection signal serving as a reference for the main scanning line, and detecting the position of the rear end of one line A rear end synchronization detecting means, and irradiating the plurality of light beams onto the photosensitive member via a scanner optical system to form an image on the photosensitive member, and between the front end synchronizing detection signal and the rear end synchronization detecting signal; In the image forming apparatus that measures the difference in the detection time of and performs main scanning magnification correction based on the obtained measurement result,
A PLL that generates a high-frequency clock according to a set value from a reference clock;
A high frequency clock generated from the PLL is divided and a reference cycle generated by dividing the high frequency clock generated from the PLL by a predetermined value as a pixel clock, a cycle shorter than the reference cycle, a cycle longer than the reference cycle Pixel clock generation means capable of designating any one of the clocks;
Means for controlling designation information for each pixel with respect to the pixel clock generating means;
The PLL is common to the plurality of light beams;
The pixel clock control means controls the number of pixels to be inserted with the pixel clock other than the reference period and the insertion interval by using a synchronization detection signal as a trigger, and magnification correction in the main scanning direction is inserted in one line for each light beam. An image forming apparatus that performs control to adjust the number and interval of pixels of a pixel clock that is not the reference period.
請求項2において、前記画像形成装置は、さらに画素クロック制御手段の主走査制御開始位置を1ライン毎に変動させる手段を有し、
前記変動させる手段は、基準周期でない画素が副走査方向に連続しないようにすることを特徴とする画像形成装置。
The image forming apparatus according to claim 2, further comprising means for changing the main scanning control start position of the pixel clock control means for each line,
The image forming apparatus according to claim 1, wherein the changing means prevents pixels that are not in a reference period from continuing in the sub-scanning direction.
請求項2または3において、先端同期検知信号と後端同期検知信号の間隔を計測するクロックは前記高周波クロックとすることを特徴とする画像形成装置。  4. The image forming apparatus according to claim 2, wherein a clock for measuring an interval between the leading edge synchronization detection signal and the trailing edge synchronization detection signal is the high frequency clock. 請求項2または3において、主走査方向の倍率補正を実施する前に、基準色にて高周波クロック周波数を調整することを特徴とする画像形成装置 4. The image forming apparatus according to claim 2, wherein the high-frequency clock frequency is adjusted with the reference color before performing magnification correction in the main scanning direction .
JP2002352898A 2002-12-04 2002-12-04 Pixel clock generator having common means for generating a high-frequency clock, and image forming apparatus using the same Expired - Fee Related JP4245341B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002352898A JP4245341B2 (en) 2002-12-04 2002-12-04 Pixel clock generator having common means for generating a high-frequency clock, and image forming apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002352898A JP4245341B2 (en) 2002-12-04 2002-12-04 Pixel clock generator having common means for generating a high-frequency clock, and image forming apparatus using the same

Publications (2)

Publication Number Publication Date
JP2004181833A JP2004181833A (en) 2004-07-02
JP4245341B2 true JP4245341B2 (en) 2009-03-25

Family

ID=32754369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002352898A Expired - Fee Related JP4245341B2 (en) 2002-12-04 2002-12-04 Pixel clock generator having common means for generating a high-frequency clock, and image forming apparatus using the same

Country Status (1)

Country Link
JP (1) JP4245341B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4546846B2 (en) * 2005-01-24 2010-09-22 株式会社リコー Image forming apparatus
JP4485964B2 (en) 2005-01-24 2010-06-23 株式会社リコー Image forming apparatus and image magnification correction method
JP5005221B2 (en) 2005-01-24 2012-08-22 株式会社リコー Image forming apparatus, image forming method, program, and computer-readable recording medium
JP4757501B2 (en) * 2005-01-25 2011-08-24 株式会社リコー Image forming apparatus
JP2007112087A (en) * 2005-10-24 2007-05-10 Noritsu Koki Co Ltd Laser exposure device and exposure control adjustment program
JP4849878B2 (en) * 2005-11-30 2012-01-11 株式会社リコー Misalignment correction method and color image forming apparatus
JP5276351B2 (en) * 2007-04-27 2013-08-28 キヤノン株式会社 Image forming apparatus

Also Published As

Publication number Publication date
JP2004181833A (en) 2004-07-02

Similar Documents

Publication Publication Date Title
US6219516B1 (en) Systems and methods for reducing image registration errors
US7940422B2 (en) Image forming apparatus
US7760222B2 (en) Image forming apparatus and method with improved capabilities of correcting image magnification error
JP4815363B2 (en) Optical scanning apparatus and image forming apparatus
JP5005221B2 (en) Image forming apparatus, image forming method, program, and computer-readable recording medium
JP4808004B2 (en) Optical apparatus and image forming apparatus
JP4245341B2 (en) Pixel clock generator having common means for generating a high-frequency clock, and image forming apparatus using the same
JP3542719B2 (en) Image forming device
JPS63296559A (en) Laser beam printer synchronizing device
JP2004004510A (en) Optical scanning apparatus and image forming apparatus
JP3705038B2 (en) Color image forming apparatus
JP4224318B2 (en) Image forming apparatus, control method, and control program
JP2006297767A (en) Image formation device
JP4849878B2 (en) Misalignment correction method and color image forming apparatus
JP2002160398A (en) Image forming device
JP4390657B2 (en) Image forming apparatus
JP3542720B2 (en) Image forming device
US8335457B2 (en) Methods, systems and apparatus for synchronizing two photoreceptors without effecting image on image quality
JP4667121B2 (en) Image forming apparatus
JP4287311B2 (en) Color image forming apparatus
JP2005238474A (en) Pixel clock generator, image forming apparatus, main scanning magnification correcting method, main scanning magnification correcting program, and recording medium
JP7264587B2 (en) Image forming apparatus and image forming method
JP2017068286A (en) Color image forming device
JP2023062673A (en) Image forming device, image forming method and program
JPH09244341A (en) Image forming device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090106

R150 Certificate of patent or registration of utility model

Ref document number: 4245341

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140116

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees