JP4245000B2 - Electric power steering device - Google Patents
Electric power steering device Download PDFInfo
- Publication number
- JP4245000B2 JP4245000B2 JP2006086260A JP2006086260A JP4245000B2 JP 4245000 B2 JP4245000 B2 JP 4245000B2 JP 2006086260 A JP2006086260 A JP 2006086260A JP 2006086260 A JP2006086260 A JP 2006086260A JP 4245000 B2 JP4245000 B2 JP 4245000B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- booster circuit
- turned
- voltage
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Steering Control In Accordance With Driving Conditions (AREA)
- Power Steering Mechanism (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Description
本発明は、自動車や車両の操舵系にモータによるアシスト力を付与する電動パワーステアリング装置に係り、詳しくは、車載バッテリからのモータへの供給電流を調整することができる昇圧回路を備えた電動パワーステアリング装置に関する。 The present invention relates to an electric power steering device that applies assist force by a motor to a steering system of an automobile or a vehicle, and more specifically, electric power provided with a booster circuit that can adjust a current supplied from a vehicle-mounted battery to a motor. The present invention relates to a steering device.
従来から、モータの回転力を利用して、ステアリングホイールの操作を補助する電動パワーステアリング制御装置が用いられている。このような電動パワーステアリング装置においては、運転者がステアリングホイールを回転させて操舵を行った時の操舵トルクに応じた操舵補助力が、モータからステアリング機構に与えられるようになっている。 Conventionally, an electric power steering control device that assists the operation of a steering wheel by using the rotational force of a motor has been used. In such an electric power steering apparatus, a steering assist force according to the steering torque when the driver performs steering by rotating the steering wheel is applied from the motor to the steering mechanism.
ところで、前記のような電動パワーステアリング装置は大きなトルクを得ようとするために大電流を必要とするシステムである。
従来は、車載バッテリ(DC12V)を直に印加するようにしており、モータもDC12V仕様のものを使用し、大電流を前記モータに供給するために、モータの大型化、使用配線の大容量化(太線化)は避けることはできない。
By the way, the electric power steering apparatus as described above is a system that requires a large current in order to obtain a large torque.
Conventionally, a vehicle-mounted battery (DC12V) is applied directly, and a motor with a DC12V specification is used. In order to supply a large current to the motor, the motor is enlarged and the wiring capacity is increased. (Thickening) cannot be avoided.
この問題を解決するため、車載バッテリからの供給電流を調整することができる電動パワーステアリング装置(特許文献1)が提案されている。
この電動パワーステアリング装置においては、モータに電流を供給する回路に図51に示すような昇圧回路300及び昇圧回路制御装置301を設けている。
昇圧回路300は、車載バッテリからのバッテリ電圧VPIG(DC12V)の印加点P1と前記モータへの電圧印加点P2との間に設けられている。昇圧回路300はコンデンサC1,C2、コイルL、ダイオードD、スイッチング用のトランジスタQ1を備えている。
In order to solve this problem, an electric power steering device (Patent Document 1) that can adjust the current supplied from the on-vehicle battery has been proposed.
In this electric power steering apparatus, a
The
昇圧回路制御装置301は、昇圧回路300のトランジスタQ1に対して、昇圧のためのデューティ比駆動信号を出力し、このデューティ比駆動信号によって、トランジスタQ1をデューティ制御する。このデューティ制御により、トランジスタQ1が図52に示すようにスイッチング動作を行ない、この結果、コイルLでエネルギーの蓄積と放出とが繰り返され、ダイオードDのカソード側に放出の際の高電圧が現れる。なお、図52に示すように本明細書中、Tαはオン時間、Tはパルス周期、αはデューティ比(オンデューティ)を示している。トランジスタQ1がオンとなるとコイルLに電流が流れ、トランジスタQ1がオフとなるとコイルLに流れる電流が遮断される。
The booster
コイルLに流れる電流が遮断されると、この電流の遮断による磁束の変化を妨げるように、ダイオードDのカソード側に高電圧が発生する。この繰り返しによって、ダイオードDのカソード側に高電圧が繰り返し発生し、コンデンサC2で平滑(充電)され、出力電圧VBPIG として点P2に生じる。 When the current flowing through the coil L is interrupted, a high voltage is generated on the cathode side of the diode D so as to prevent a change in magnetic flux due to the interruption of the current. By repeating this, a high voltage is repeatedly generated on the cathode side of the diode D, smoothed (charged) by the capacitor C2, and generated at the point P2 as the output voltage VBPIG.
このとき、昇圧回路300により、昇圧する電圧は昇圧回路制御装置301から出力されるデューティ比駆動信号のデューティ比と関連する。デューティ比が大きければ出力電圧VBPIGは高くなり、デューティ比が小さければ出力電圧VBPIGは低くなる。
ところが、従来の昇圧回路300においては、上記のようにダイオードDを使用しているため、モータが回生状態に入ったとき、このダイオードDのために電圧印加点P2側からバッテリBに電流が流れることができず、出力電圧VBPIGが上昇する。この電圧の上昇により、昇圧回路300が破損する虞があった。例えば、図51の例では、昇圧回路300を構成を構成しているコンデンサC2や、ダイオードDが破壊される虞がある。
However, since the
本発明の目的は、モータが回生状態になった場合においても、昇圧回路が破壊されることがない電動パワーステアリング装置を提供することにあり、又、電動パワーステアリング装置のアシスト制御中に力行及び回生を行う際に、スイッチング素子の発熱(スイッチング損失)や出力電圧の上昇を制御し得る昇圧回路制御を実現した電動パワーステアリング装置を提供することにある。 An object of the present invention is to provide an electric power steering device in which the booster circuit is not destroyed even when the motor is in a regenerative state, and power running and assist control during assist control of the electric power steering device. An object of the present invention is to provide an electric power steering apparatus that realizes booster circuit control capable of controlling heat generation (switching loss) of a switching element and an increase in output voltage during regeneration.
上記問題点を解決するために、請求項1に記載の発明は、少なくともステアリングホイールの操舵トルクに基づいて電動機制御信号を決定し、同信号を出力する制御信号発生手段と、前記電動機制御信号に基づいて電動機を駆動する電動機駆動手段とを備えるとともに、バッテリと前記電動機駆動手段間の電流供給回路に昇圧回路を設け、前記昇圧回路は、一端側がバッテリに接続されてバッテリ電圧が印加される昇圧用コイルと、同昇圧用コイルを地絡又は開放する第1スイッチング素子と、前記昇圧用コイルの他端側に接続され、オンオフする第2スイッチング素子と、前記第2スイッチング素子の出力側に接続され、前記昇圧用コイルによる昇圧電圧(以下、出力電圧という)を平滑するコンデンサとを含み、目標出力電圧と前記出力電圧との偏差に基づいて、第1、及び第2スイッチング素子のうち、力行時には、少なくとも前記第1スイッチング素子をオンオフさせて電動機の供給電圧を昇圧するとともに、回生時には少なくとも第2スイッチング素子をオンオフさせる昇圧制御を実行する昇圧回路制御手段とを備える電動パワーステアリング装置において、昇圧回路の状態パラメータを検出する状態パラメータ検出手段と、前記状態パラメータ検出手段が検出した状態パラメータと判定値とを比較して昇圧回路が正常か否かを判定する判定手段とを備え、前記昇圧回路制御手段は、前記判定手段が判定した結果に応じて、昇圧回路の昇圧制御を中止するとともに、前記判定手段が故障判定したときには、第1スイッチング素子を常時オフ制御し、第2スイッチング素子を常時オン制御することを特徴とする電動パワーステアリング装置を要旨とするものである。
In order to solve the above-mentioned problems, the invention according to
請求項2の発明は、少なくともステアリングホイールの操舵トルクに基づいて電動機制御信号を決定し、同信号を出力する制御信号発生手段と、前記電動機制御信号に基づいて電動機を駆動する電動機駆動手段とを備えるとともに、バッテリと前記電動機駆動手段間の電流供給回路に昇圧回路を設け、前記昇圧回路は、一端側がバッテリに接続されてバッテリ電圧が印加される昇圧用コイルと、同昇圧用コイルを地絡又は開放する第1スイッチング素子と、前記昇圧用コイルの他端側に接続され、オンオフする第2スイッチング素子と、前記第2スイッチング素子の出力側に接続され、前記昇圧用コイルによる昇圧電圧(以下、出力電圧という)を平滑するコンデンサとを含み、目標出力電圧と前記出力電圧との偏差に基づいて、第1、及び第2スイッチング素子のうち、力行時には、少なくとも前記第1スイッチング素子をオンオフさせて電動機の供給電圧を昇圧するとともに、回生時には少なくとも第2スイッチング素子をオンオフさせる昇圧制御を実行する昇圧回路制御手段とを備える電動パワーステアリング装置において、前記昇圧回路制御手段は、昇圧回路の目標出力電圧を設定する目標出力電圧設定手段と、目標出力電圧と出力電圧との偏差に基づいて少なくともP制御演算する制御演算手段と、前記制御演算手段の演算値に基づいてPWM演算を行いデューティ比を演算するPWM演算手段とを含み、PWM演算手段にて演算されたデューティ比に基づいて前記第1、第2スイッチング素子をオンオフ制御するものであり、前記目標出力電圧設定手段は、車両又は電動機の運転状況を示す運転状況パラメータを入力し、運転状況パラメータに応じて目標出力電圧を可変にし、昇圧回路のバッテリ電圧供給部に対して接続されるとともに昇圧回路制御手段にてオンオフ制御される第1開閉手段と、第1スイッチング素子のドレインと前記バッテリ電圧供給部間の接続点に対して第1抵抗を介して接続され、イグニッションスイッチのオン時にイグニッション電圧を印加する回路とを、備え、前記昇圧回路制御手段には、イグニッションスイッチがオン時に、第1開閉手段をオン制御する前に、第1スイッチング素子及び第2スイッチング素子のうち少なくとも第1スイッチング素子をオン又はオフ制御する第1素子制御手段と、第1スイッチング素子又は第2スイッチング素子のドレイン電圧を検出するドレイン電圧検出手段と、前記ドレイン電圧と第1故障判定値とを比較して、昇圧回路の故障判定をする第1故障判定手段とを備えたことを特徴とする。 According to a second aspect of the present invention, there is provided a control signal generating means for determining an electric motor control signal based on at least a steering torque of the steering wheel and outputting the signal, and an electric motor driving means for driving the electric motor based on the electric motor control signal. comprising Rutotomoni, battery and providing a booster circuit to the current supply circuit between the electric motor drive unit, the booster circuit includes a booster coil whose one end connected to the battery voltage in the battery is applied, the earth the boosting coil A first switching element that is connected or disconnected, a second switching element that is connected to the other end of the boosting coil and is turned on / off, and is connected to an output side of the second switching element. Hereinafter referred to as an output voltage), and based on the deviation between the target output voltage and the output voltage, Of the two switching elements, the power running, while boosting the supply voltage of at least the first by turning on and off the switching elements motor during regeneration and a step-up circuit control means for performing boost control to turn on and off at least a second switching element In the electric power steering apparatus, the booster circuit control means includes target output voltage setting means for setting a target output voltage of the booster circuit, and control calculation means for performing at least P control calculation based on a deviation between the target output voltage and the output voltage. And PWM calculation means for calculating the duty ratio based on the calculation value of the control calculation means, and calculating the duty ratio. The first and second switching elements are controlled based on the duty ratio calculated by the PWM calculation means. is intended to on-off control, the target output voltage setting means, vehicle or electric The operation status parameter indicating the operation status of the machine is input, the target output voltage is made variable according to the operation status parameter, connected to the battery voltage supply unit of the booster circuit, and on / off controlled by the booster circuit control means A first opening / closing means; a circuit connected via a first resistor to a connection point between the drain of the first switching element and the battery voltage supply unit and applying an ignition voltage when the ignition switch is turned on; The boosting circuit control means includes a first element that controls at least the first switching element among the first switching element and the second switching element before the first opening / closing means is turned on when the ignition switch is turned on. And a drain for detecting a drain voltage of the first switching element or the second switching element. And a first failure determination means for comparing the drain voltage with a first failure determination value to determine a failure of the booster circuit .
請求項3の発明は、少なくともステアリングホイールの操舵トルクに基づいて電動機制御信号を決定し、同信号を出力する制御信号発生手段と、前記電動機制御信号に基づいて電動機を駆動する電動機駆動手段とを備えるとともに、バッテリと前記電動機駆動手段間の電流供給回路に昇圧回路を設け、前記昇圧回路は、一端側がバッテリに接続されてバッテリ電圧が印加される昇圧用コイルと、同昇圧用コイルを地絡又は開放する第1スイッチング素子と、前記昇圧用コイルの他端側に接続され、オンオフする第2スイッチング素子と、前記第2スイッチング素子の出力側に接続され、前記昇圧用コイルによる昇圧電圧(以下、出力電圧という)を平滑するコンデンサとを含み、目標出力電圧と前記出力電圧との偏差に基づいて、第1、及び第2スイッチング素子のうち、力行時には、少なくとも前記第1スイッチング素子をオンオフさせて電動機の供給電圧を昇圧するとともに、回生時には少なくとも第2スイッチング素子をオンオフさせる昇圧制御を実行する昇圧回路制御手段とを備える電動パワーステアリング装置において、前記昇圧回路制御手段は、昇圧回路の目標出力電圧を設定する目標出力電圧設定手段と、目標出力電圧と出力電圧との偏差に基づいて少なくともP制御演算する制御演算手段と、前記制御演算手段の演算値に基づいてPWM演算を行いデューティ比を演算するPWM演算手段とを含み、PWM演算手段にて演算されたデューティ比に基づいて前記第1、第2スイッチング素子をオンオフ制御するものであり、前記昇圧回路制御手段は、所定デューティ比を越えてPWM制御しないように、デューティ制限し、昇圧回路のバッテリ電圧供給部に対して接続されるとともに昇圧回路制御手段にてオンオフ制御される第1開閉手段と、第1スイッチング素子のドレインと前記バッテリ電圧供給部間の接続点に対して第1抵抗を介して接続され、イグニッションスイッチのオン時にイグニッション電圧を印加する回路とを、備え、前記昇圧回路制御手段には、イグニッションスイッチがオン時に、第1開閉手段をオン制御する前に、第1スイッチング素子及び第2スイッチング素子のうち少なくとも第1スイッチング素子をオン又はオフ制御する第1素子制御手段と、第1スイッチング素子又は第2スイッチング素子のドレイン電圧を検出するドレイン電圧検出手段と、前記ドレイン電圧と第1故障判定値とを比較して、昇圧回路の故障判定をする第1故障判定手段とを備えたことを特徴とする。 According to a third aspect of the present invention, there is provided a control signal generating means for determining an electric motor control signal based on at least a steering torque of the steering wheel and outputting the signal, and an electric motor driving means for driving the electric motor based on the electric motor control signal. comprising Rutotomoni, battery and providing a booster circuit to the current supply circuit between the electric motor drive unit, the booster circuit includes a booster coil whose one end connected to the battery voltage in the battery is applied, the earth the boosting coil A first switching element that is connected or disconnected, a second switching element that is connected to the other end of the boosting coil and is turned on / off, and is connected to an output side of the second switching element. Hereinafter referred to as an output voltage), and based on the deviation between the target output voltage and the output voltage, Of the two switching elements, the power running, while boosting the supply voltage of at least the first by turning on and off the switching elements motor during regeneration and a step-up circuit control means for performing boost control to turn on and off at least a second switching element In the electric power steering apparatus, the booster circuit control means includes target output voltage setting means for setting a target output voltage of the booster circuit, and control calculation means for performing at least P control calculation based on a deviation between the target output voltage and the output voltage. And PWM calculation means for calculating the duty ratio based on the calculation value of the control calculation means, and calculating the duty ratio. The first and second switching elements are controlled based on the duty ratio calculated by the PWM calculation means. On-off control is performed, and the booster circuit control means has a predetermined duty. The first switching means connected to the battery voltage supply unit of the booster circuit and controlled to be turned on / off by the booster circuit control means, and the drain of the first switching element; A circuit connected to a connection point between the battery voltage supply units via a first resistor and applying an ignition voltage when the ignition switch is turned on, and the booster circuit control means includes a circuit when the ignition switch is turned on. First element control means for controlling on or off of at least the first switching element among the first switching element and the second switching element, and the first switching element or the second switching element before the first opening / closing means is on-controlled. Drain voltage detecting means for detecting the drain voltage of the first and second drain voltages and the first failure judgment And a first failure determination means for comparing the constant value and determining a failure of the booster circuit .
請求項4の発明は、少なくともステアリングホイールの操舵トルクに基づいて電動機制御信号を決定し、同信号を出力する制御信号発生手段と、前記電動機制御信号に基づいて電動機を駆動する電動機駆動手段とを備えるとともに、バッテリと前記電動機駆動手段間の電流供給回路に昇圧回路を設け、前記昇圧回路は、一端側がバッテリに接続されてバッテリ電圧が印加される昇圧用コイルと、同昇圧用コイルを地絡又は開放する第1スイッチング素子と、前記昇圧用コイルの他端側に接続され、オンオフする第2スイッチング素子と、前記第2スイッチング素子の出力側に接続され、前記昇圧用コイルによる昇圧電圧(以下、出力電圧という)を平滑するコンデンサとを含み、目標出力電圧と前記出力電圧との偏差に基づいて、第1、及び第2スイッチング素子のうち、力行時には、少なくとも前記第1スイッチング素子をオンオフさせて電動機の供給電圧を昇圧するとともに、回生時には少なくとも第2スイッチング素子をオンオフさせる昇圧制御を実行する昇圧回路制御手段とを備える電動パワーステアリング装置において、昇圧回路の状態パラメータを検出する状態パラメータ検出手段と、前記状態パラメータ検出手段が検出した状態パラメータと判定値とを比較して昇圧回路が正常か否かを判定する判定手段とを備え、前記昇圧回路制御手段は、前記判定手段が判定した結果に応じて、昇圧回路の昇圧制御を中止し、昇圧回路のバッテリ電圧供給部に対して接続されるとともに昇圧回路制御手段にてオンオフ制御される第1開閉手段と、第1スイッチング素子のドレインと前記バッテリ電圧供給部間の接続点に対して第1抵抗を介して接続され、イグニッションスイッチのオン時にイグニッション電圧を印加する回路とを、備え、前記昇圧回路制御手段には、イグニッションスイッチがオン時に、第1開閉手段をオン制御する前に、第1スイッチング素子及び第2スイッチング素子のうち少なくとも第1スイッチング素子をオン又はオフ制御する第1素子制御手段と、第1スイッチング素子又は第2スイッチング素子のドレイン電圧を検出するドレイン電圧検出手段と、前記ドレイン電圧と第1故障判定値とを比較して、昇圧回路の故障判定をする第1故障判定手段とを備えたことを特徴とする。 According to a fourth aspect of the present invention, there is provided a control signal generating means for determining an electric motor control signal based on at least a steering torque of the steering wheel and outputting the signal, and an electric motor driving means for driving the electric motor based on the electric motor control signal. And a step-up circuit is provided in a current supply circuit between the battery and the motor driving means, and the step-up circuit is connected to the battery at one end side, and the step-up coil to which the battery voltage is applied and the step-up coil are grounded. Alternatively, the first switching element to be opened, the second switching element connected to the other end side of the boosting coil and connected to the output side of the second switching element, connected to the output side of the second switching element, and the boosted voltage (hereinafter referred to as the boosting voltage). And a capacitor for smoothing the output voltage), and based on a deviation between the target output voltage and the output voltage, the first and Among the two switching elements, there is provided boosting circuit control means for boosting the supply voltage of the motor by turning on / off at least the first switching element during power running and executing boosting control for turning on / off at least the second switching element during regeneration. In the electric power steering apparatus, the state parameter detecting means for detecting the state parameter of the booster circuit, and the determining means for comparing the state parameter detected by the state parameter detecting means and the determination value to determine whether or not the booster circuit is normal And the booster circuit control means stops boosting control of the booster circuit according to the result determined by the determining means, is connected to the battery voltage supply unit of the booster circuit, and is connected to the booster circuit control means. First opening / closing means controlled on and off, and the drain of the first switching element A circuit connected to a connection point between the battery voltage supply units via a first resistor and applying an ignition voltage when the ignition switch is turned on, and the booster circuit control means includes a circuit when the ignition switch is turned on. First element control means for controlling on or off of at least the first switching element among the first switching element and the second switching element, and the first switching element or the second switching element before the first opening / closing means is on-controlled. The drain voltage detecting means for detecting the drain voltage of the first step and the first failure determining means for comparing the drain voltage and the first failure determination value to determine the failure of the booster circuit .
請求項5の発明は、請求項4において、昇圧回路のバッテリ電圧供給部に対して接続されるとともに昇圧回路制御手段にてオンオフ制御される第1開閉手段と、電動機の電力をオンオフする第2開閉手段を備え、前記判定手段が故障判定したときには、昇圧回路制御手段は、第1開閉手段及び第2開閉手段をオフ制御することを特徴とする。
The invention of
請求項6の発明は、請求項4において、前記判定手段が故障判定したときには、第1スイッチング素子を常時オフ制御し、第2スイッチング素子を常時オン制御することを特徴とする。
The invention of
請求項7の発明、請求項2乃至請求項6のうちいずれか1項において、電動機の電力をオンオフする第2開閉手段を備え、前記第1故障判定手段が故障判定したときには、昇圧回路制御手段は、第1開閉手段及び第2開閉手段をオフ制御することを特徴とする。
The invention according to claim 7, or any one of
請求項8の発明は、請求項2乃至請求項6のうちいずれか1項において、電動機の電力をオンオフする第2開閉手段を備え、前記第1故障判定手段が故障判定したときには、昇圧回路制御手段は、第1開閉手段及び第2開閉手段をともにオン制御し、かつ、第1スイッチング素子を常時オフ制御し、第2スイッチング素子を常時オン制御することを特徴とする。 According to an eighth aspect of the present invention, in any one of the second to sixth aspects, the apparatus further comprises second opening / closing means for turning on / off the electric power of the electric motor, and when the first failure determination means determines a failure, the booster circuit is controlled. The means is characterized in that both the first opening / closing means and the second opening / closing means are on-controlled, the first switching element is always off-controlled, and the second switching element is always on-controlled.
請求項9の発明は、少なくともステアリングホイールの操舵トルクに基づいて電動機制御信号を決定し、同信号を出力する制御信号発生手段と、前記電動機制御信号に基づいて電動機を駆動する電動機駆動手段とを備えるとともに、バッテリと前記電動機駆動手段間の電流供給回路に昇圧回路を設け、前記昇圧回路は、一端側がバッテリに接続されてバッテリ電圧が印加される昇圧用コイルと、同昇圧用コイルを地絡又は開放する第1スイッチング素子と、前記昇圧用コイルの他端側に接続され、オンオフする第2スイッチング素子と、前記第2スイッチング素子の出力側に接続され、前記昇圧用コイルによる昇圧電圧(以下、出力電圧という)を平滑するコンデンサとを含み、目標出力電圧と前記出力電圧との偏差に基づいて、第1、及び第2スイッチング素子のうち、力行時には、少なくとも前記第1スイッチング素子をオンオフさせて電動機の供給電圧を昇圧するとともに、回生時には少なくとも第2スイッチング素子をオンオフさせる昇圧制御を実行する昇圧回路制御手段とを備える電動パワーステアリング装置において、前記昇圧回路制御手段は、昇圧回路の目標出力電圧を設定する目標出力電圧設定手段と、目標出力電圧と出力電圧との偏差に基づいて少なくともP制御演算する制御演算手段と、前記制御演算手段の演算値に基づいてPWM演算を行いデューティ比を演算するPWM演算手段とを含み、PWM演算手段にて演算されたデューティ比に基づいて前記第1、第2スイッチング素子をオンオフ制御するものであり、前記目標出力電圧設定手段は、車両又は電動機の運転状況を示す運転状況パラメータを入力し、運転状況パラメータに応じて目標出力電圧を可変にし、昇圧回路のバッテリ電圧供給部に対して接続されるとともに昇圧回路制御手段にてオンオフ制御される第1開閉手段と、第2スイッチング素子のドレインに対して第2抵抗を介して接続され、イグニッションスイッチのオン時にイグニッション電圧を印加する回路とを、備え、昇圧回路制御手段には、イグニッションスイッチがオン時に、第1開閉手段をオン制御する前に、第1スイッチング素子及び第2スイッチング素子の両者に対して同時にそれぞれオン制御又はオフ制御、或いは同時にそれぞれオフ制御、オン制御する第2素子制御手段と、第1スイッチング素子、第2スイッチング素子のうち少なくとも第1スイッチング素子のドレイン電圧を検出するドレイン電圧検出手段と、前記ドレイン電圧と第2故障判定値とを比較して、昇圧回路の故障判定をする第2故障判定手段とを備えたことを特徴とする。 According to a ninth aspect of the present invention, there is provided a control signal generating means for determining an electric motor control signal based on at least a steering torque of the steering wheel and outputting the signal, and an electric motor driving means for driving the electric motor based on the electric motor control signal. And a step-up circuit is provided in a current supply circuit between the battery and the motor driving means, and the step-up circuit is connected to the battery at one end side, and the step-up coil to which the battery voltage is applied and the step-up coil are grounded. Alternatively, the first switching element to be opened, the second switching element connected to the other end side of the boosting coil and connected to the output side of the second switching element, connected to the output side of the second switching element, and the boosted voltage (hereinafter referred to as the boosting voltage). And a capacitor for smoothing the output voltage), and based on a deviation between the target output voltage and the output voltage, the first and Among the two switching elements, there is provided boosting circuit control means for boosting the supply voltage of the motor by turning on / off at least the first switching element during power running and executing boosting control for turning on / off at least the second switching element during regeneration. In the electric power steering apparatus, the booster circuit control means includes target output voltage setting means for setting a target output voltage of the booster circuit, and control arithmetic means for performing at least P control calculation based on a deviation between the target output voltage and the output voltage. And PWM calculation means for calculating a duty ratio by performing PWM calculation based on the calculation value of the control calculation means, and turning on and off the first and second switching elements based on the duty ratio calculated by the PWM calculation means And the target output voltage setting means is a vehicle or a power supply. Enter the driving condition parameter indicating the operating status of the machine, and the target output voltage variable in accordance with the driving condition parameter, on-off controlled by the step-up circuit control means is connected to the battery voltage supply unit of the booster circuit A first opening / closing means; and a circuit connected to the drain of the second switching element via a second resistor for applying an ignition voltage when the ignition switch is turned on. The boosting circuit control means includes an ignition switch At the time of ON, before the first opening / closing means is ON-controlled, the second element control means for simultaneously controlling ON / OFF for both the first switching element and the second switching element, or simultaneously controlling OFF / ON respectively. And at least a first switching element among the first switching element and the second switching element A drain voltage detecting means for detecting the drain voltage of the first booster circuit; and a second failure determining means for comparing the drain voltage with a second failure determination value to determine a failure of the booster circuit.
請求項10の発明は、少なくともステアリングホイールの操舵トルクに基づいて電動機制御信号を決定し、同信号を出力する制御信号発生手段と、前記電動機制御信号に基づいて電動機を駆動する電動機駆動手段とを備えるとともに、バッテリと前記電動機駆動手段間の電流供給回路に昇圧回路を設け、前記昇圧回路は、一端側がバッテリに接続されてバッテリ電圧が印加される昇圧用コイルと、同昇圧用コイルを地絡又は開放する第1スイッチング素子と、前記昇圧用コイルの他端側に接続され、オンオフする第2スイッチング素子と、前記第2スイッチング素子の出力側に接続され、前記昇圧用コイルによる昇圧電圧(以下、出力電圧という)を平滑するコンデンサとを含み、目標出力電圧と前記出力電圧との偏差に基づいて、第1、及び第2スイッチング素子のうち、力行時には、少なくとも前記第1スイッチング素子をオンオフさせて電動機の供給電圧を昇圧するとともに、回生時には少なくとも第2スイッチング素子をオンオフさせる昇圧制御を実行する昇圧回路制御手段とを備える電動パワーステアリング装置において、前記昇圧回路制御手段は、昇圧回路の目標出力電圧を設定する目標出力電圧設定手段と、目標出力電圧と出力電圧との偏差に基づいて少なくともP制御演算する制御演算手段と、前記制御演算手段の演算値に基づいてPWM演算を行いデューティ比を演算するPWM演算手段とを含み、PWM演算手段にて演算されたデューティ比に基づいて前記第1、第2スイッチング素子をオンオフ制御するものであり、前記昇圧回路制御手段は、所定デューティ比を越えてPWM制御しないように、デューティ制限し、昇圧回路のバッテリ電圧供給部に対して接続されるとともに昇圧回路制御手段にてオンオフ制御される第1開閉手段と、第2スイッチング素子のドレインに対して第2抵抗を介して接続され、イグニッションスイッチのオン時にイグニッション電圧を印加する回路とを、備え、昇圧回路制御手段には、イグニッションスイッチがオン時に、第1開閉手段をオン制御する前に、第1スイッチング素子及び第2スイッチング素子の両者に対して同時にそれぞれオン制御又はオフ制御、或いは同時にそれぞれオフ制御、オン制御する第2素子制御手段と、第1スイッチング素子、第2スイッチング素子のうち少なくとも第1スイッチング素子のドレイン電圧を検出するドレイン電圧検出手段と、前記ドレイン電圧と第2故障判定値とを比較して、昇圧回路の故障判定をする第2故障判定手段とを備えたことを特徴とする。 According to a tenth aspect of the present invention, there is provided a control signal generating means for determining an electric motor control signal based on at least a steering torque of the steering wheel and outputting the signal, and an electric motor driving means for driving the electric motor based on the electric motor control signal. And a step-up circuit is provided in a current supply circuit between the battery and the motor driving means, and the step-up circuit is connected to the battery at one end side, and the step-up coil to which the battery voltage is applied and the step-up coil are grounded. Alternatively, the first switching element to be opened, the second switching element connected to the other end side of the boosting coil and connected to the output side of the second switching element, connected to the output side of the second switching element, and the boosted voltage (hereinafter referred to as the boosting voltage). And a capacitor for smoothing the output voltage), and based on the deviation between the target output voltage and the output voltage, Of the second switching elements, boosting circuit control means for boosting the supply voltage of the motor by turning on and off at least the first switching element during power running and performing boost control for turning on and off at least the second switching element during regeneration. In the electric power steering apparatus provided, the booster circuit control means includes target output voltage setting means for setting a target output voltage of the booster circuit, and control calculation means for performing at least P control calculation based on a deviation between the target output voltage and the output voltage. And PWM calculation means for calculating the duty ratio based on the calculation value of the control calculation means, and calculating the duty ratio. The first and second switching elements are controlled based on the duty ratio calculated by the PWM calculation means. On-off control is performed, and the booster circuit control means has a predetermined duty cycle. The first switching means connected to the battery voltage supply unit of the booster circuit and controlled to be turned on / off by the booster circuit control means, and the drain of the second switching element so as not to perform PWM control beyond the ratio And a circuit for applying an ignition voltage when the ignition switch is turned on, the booster circuit control means before the first opening / closing means is turned on when the ignition switch is turned on. And a second element control means for simultaneously controlling on or off for each of the first switching element and the second switching element, or for simultaneously controlling off and on respectively, and the first switching element and the second switching element. A drain voltage detecting means for detecting at least the drain voltage of the first switching element And a second failure determination means for comparing the drain voltage with a second failure determination value to determine a failure of the booster circuit .
請求項11の発明は、少なくともステアリングホイールの操舵トルクに基づいて電動機制御信号を決定し、同信号を出力する制御信号発生手段と、前記電動機制御信号に基づいて電動機を駆動する電動機駆動手段とを備えるとともに、バッテリと前記電動機駆動手段間の電流供給回路に昇圧回路を設け、前記昇圧回路は、一端側がバッテリに接続されてバッテリ電圧が印加される昇圧用コイルと、同昇圧用コイルを地絡又は開放する第1スイッチング素子と、前記昇圧用コイルの他端側に接続され、オンオフする第2スイッチング素子と、前記第2スイッチング素子の出力側に接続され、前記昇圧用コイルによる昇圧電圧(以下、出力電圧という)を平滑するコンデンサとを含み、目標出力電圧と前記出力電圧との偏差に基づいて、第1、及び第2スイッチング素子のうち、力行時には、少なくとも前記第1スイッチング素子をオンオフさせて電動機の供給電圧を昇圧するとともに、回生時には少なくとも第2スイッチング素子をオンオフさせる昇圧制御を実行する昇圧回路制御手段とを備える電動パワーステアリング装置において、昇圧回路の状態パラメータを検出する状態パラメータ検出手段と、前記状態パラメータ検出手段が検出した状態パラメータと判定値とを比較して昇圧回路が正常か否かを判定する判定手段とを備え、前記昇圧回路制御手段は、前記判定手段が判定した結果に応じて、昇圧回路の昇圧制御を中止し、昇圧回路のバッテリ電圧供給部に対して接続されるとともに昇圧回路制御手段にてオンオフ制御される第1開閉手段と、第2スイッチング素子のドレインに対して第2抵抗を介して接続され、イグニッションスイッチのオン時にイグニッション電圧を印加する回路とを、備え、昇圧回路制御手段には、イグニッションスイッチがオン時に、第1開閉手段をオン制御する前に、第1スイッチング素子及び第2スイッチング素子の両者に対して同時にそれぞれオン制御又はオフ制御、或いは同時にそれぞれオフ制御、オン制御する第2素子制御手段と、第1スイッチング素子、第2スイッチング素子のうち少なくとも第1スイッチング素子のドレイン電圧を検出するドレイン電圧検出手段と、前記ドレイン電圧と第2故障判定値とを比較して、昇圧回路の故障判定をする第2故障判定手段とを備えたことを特徴とする。
請求項12の発明は、請求項11において、昇圧回路のバッテリ電圧供給部に対して接続されるとともに昇圧回路制御手段にてオンオフ制御される第1開閉手段と、電動機の電力をオンオフする第2開閉手段を備え、前記判定手段が故障判定したときには、昇圧回路制御手段は、第1開閉手段及び第2開閉手段をオフ制御することを特徴とする。
請求項13の発明は、請求項11において、前記判定手段が故障判定したときには、第1スイッチング素子を常時オフ制御し、第2スイッチング素子を常時オン制御することを特徴とする。
請求項14の発明は、請求項2乃至請求項8のいずれか1項において、昇圧回路のバッテリ電圧供給部に対して接続されるとともに昇圧回路制御手段にてオンオフ制御される第1開閉手段と、第2スイッチング素子のドレインに対して第2抵抗を介して接続され、イグニッションスイッチのオン時にイグニッション電圧を印加する回路とを、備え、昇圧回路制御手段には、イグニッションスイッチがオン時に、第1開閉手段をオン制御する前に、第1スイッチング素子及び第2スイッチング素子の両者に対して同時にそれぞれオン制御又はオフ制御、或いは同時にそれぞれオフ制御、オン制御する第2素子制御手段と、第1スイッチング素子、第2スイッチング素子のうち少なくとも第1スイッチング素子のドレイン電圧を検出するドレイン電圧検出手段と、前記ドレイン電圧と第2故障判定値とを比較して、昇圧回路の故障判定をする第2故障判定手段とを備えたことを特徴とする。
請求項15の発明は、請求項9乃至請求項14のいずれか1項において、電動機の電力をオンオフする第2開閉手段を備え、前記第2故障判定手段が故障判定したときには、昇圧回路制御手段は、第1開閉手段及び第2開閉手段をオフ制御することを特徴とする。
請求項16の発明は、請求項9乃至請求項14のいずれか1項において、電動機の電力をオンオフする第2開閉手段を備え、前記第2故障判定手段が故障判定したときには、昇圧回路制御手段は、第1開閉手段及び第2開閉手段をともにオン制御し、かつ、第1スイッチング素子を常時オフ制御し、第2スイッチング素子を常時オン制御することを特徴とする。
According to an eleventh aspect of the present invention, there is provided a control signal generating means for determining an electric motor control signal based on at least a steering torque of the steering wheel and outputting the signal, and an electric motor driving means for driving the electric motor based on the electric motor control signal. And a step-up circuit is provided in a current supply circuit between the battery and the motor driving means, and the step-up circuit is connected to the battery at one end side, and the step-up coil to which the battery voltage is applied and the step-up coil are grounded. Alternatively, the first switching element to be opened, the second switching element connected to the other end side of the boosting coil and connected to the output side of the second switching element, connected to the output side of the second switching element, and the boosted voltage (hereinafter referred to as the boosting voltage). And a capacitor for smoothing the output voltage), and based on the deviation between the target output voltage and the output voltage, Of the second switching elements, boosting circuit control means for boosting the supply voltage of the motor by turning on and off at least the first switching element during power running and performing boost control for turning on and off at least the second switching element during regeneration. And determining whether or not the booster circuit is normal by comparing the state parameter detected by the state parameter detector with the determination value. And the booster circuit control means stops boosting control of the booster circuit according to the result determined by the determining means, is connected to the battery voltage supply unit of the booster circuit, and is boosted circuit control means The first opening / closing means controlled to be turned on and off by the second switching element and the drain of the second switching element And a circuit for applying an ignition voltage when the ignition switch is turned on, the booster circuit control means before the first opening / closing means is turned on when the ignition switch is turned on. And a second element control means for simultaneously controlling on or off for each of the first switching element and the second switching element, or for simultaneously controlling off and on respectively, and the first switching element and the second switching element. Among them, there is provided drain voltage detection means for detecting at least the drain voltage of the first switching element, and second failure determination means for comparing the drain voltage with a second failure determination value to determine a failure of the booster circuit. It is characterized by.
According to a twelfth aspect of the present invention, in the eleventh aspect, a first opening / closing means connected to the battery voltage supply unit of the booster circuit and controlled to be turned on / off by the booster circuit control means, and a second switch for turning on / off the power of the motor Opening / closing means is provided, and when the determination means makes a failure determination, the booster circuit control means controls the first opening / closing means and the second opening / closing means to be off.
A thirteenth aspect of the invention is characterized in that, in the eleventh aspect, when the determination means makes a failure determination, the first switching element is always off-controlled and the second switching element is always on-controlled.
According to a fourteenth aspect of the present invention, in any one of the second to eighth aspects, the first opening / closing means connected to the battery voltage supply unit of the booster circuit and controlled to be turned on / off by the booster circuit control means. A circuit connected to the drain of the second switching element via a second resistor and applying an ignition voltage when the ignition switch is turned on, and the booster circuit control means includes a first circuit when the ignition switch is turned on. Before the ON / OFF control of the opening / closing means, both the first switching element and the second switching element are simultaneously ON controlled or OFF controlled, or the second element control means for simultaneously controlling OFF and ON respectively, and the first switching Drain for detecting a drain voltage of at least the first switching element among the elements and the second switching element Compared with pressure detecting means, the drain voltage and the second failure determination value, characterized in that a second failure determining means for failure judgment of the step-up circuit.
According to a fifteenth aspect of the present invention, in any one of the ninth to fourteenth aspects, the apparatus further comprises second opening / closing means for turning on / off electric power of the electric motor, and when the second failure determination means determines a failure, the booster circuit control means Is characterized in that the first opening / closing means and the second opening / closing means are turned off.
According to a sixteenth aspect of the present invention, in any one of the ninth to fourteenth aspects, the apparatus further comprises second opening / closing means for turning on / off the electric power of the electric motor, and when the second failure determination means determines a failure, the booster circuit control means Is characterized in that both the first opening / closing means and the second opening / closing means are on-controlled, the first switching element is always off-controlled, and the second switching element is always on-controlled.
以上詳述したように、請求項1乃至請求項16に記載の発明によれば、モータが回生状態になった場合においても、昇圧回路が破壊されることがない電動パワーステアリング装置を提供することができる。
As described above in detail, according to the invention described in
請求項2、9に記載の発明によれば、車両又は電動機の運転状況を示す運転状況パラメータに応じて目標出力電圧を可変にしているため、運転状況に応じて第1、第2スイッチング素子をオンオフ制御することができる。 According to the second and ninth aspects of the invention, since the target output voltage is made variable according to the driving condition parameter indicating the driving condition of the vehicle or the motor, the first and second switching elements are set according to the driving condition. It can be controlled on and off.
請求項3、10に記載の発明によれば、デューティ制限を設けているため、力行時及び回生時のいずれにおいても昇圧回路の破損を防止することができる。
請求項1、4〜6、11〜13に記載の発明によれば、昇圧回路が故障している場合には、昇圧回路の昇圧制御を中止することができ、昇圧回路の異常時における昇圧回路の破壊を防止することができる。
According to the third and tenth aspects of the present invention, since the duty limit is provided, the booster circuit can be prevented from being damaged both during power running and during regeneration.
According to the invention described in
請求項5、12に記載の発明によれば、昇圧回路が故障している場合には、マニュアルステアリングに移行させることができる。又、回生時においても回生電流が、昇圧回路に流れることがなくなり、昇圧回路を構成している回路素子破壊を防止することができる。 According to the fifth and twelfth aspects of the present invention, when the booster circuit is out of order, it is possible to shift to manual steering. In addition, even during regeneration, the regenerative current does not flow to the booster circuit, and the circuit elements constituting the booster circuit can be prevented from being destroyed.
請求項6、13に記載の発明によれば、昇圧回路が故障している場合には、アシスト制御をバッテリ電圧で継続実行できるとともに、回生時においては、回生電流をバッテリに吸収させることができる。
According to the invention described in
請求項2〜8、14に記載の発明によれば、昇圧回路の故障判定をイグニッションスイッチをオンした後のイニシャルチェック時の段階で行うことができる。
請求項7に記載の発明によれば、イグニッションスイッチをオンした後のイニシャルチェック時の段階で昇圧回路が故障している場合、フェールセーフを掛けることができる。
According to the invention described in
According to the seventh aspect of the present invention, when the booster circuit has failed at the stage of the initial check after turning on the ignition switch, fail-safe can be applied.
請求項8に記載の発明によれば、イグニッションスイッチをオンした後のイニシャルチェック時の段階で昇圧回路が故障している場合、昇圧回路で昇圧した電圧でアシスト制御はできないが、アシスト制御をバッテリ電圧で実行できるとともに、回生時においては、回生電流をバッテリに吸収させることができる。 According to the eighth aspect of the present invention, when the booster circuit fails at the stage of the initial check after turning on the ignition switch, the assist control cannot be performed with the voltage boosted by the booster circuit. While being able to execute with voltage, at the time of regeneration, the regenerative current can be absorbed by the battery.
請求項9乃至請求項16に記載の発明によれば、昇圧回路の故障判定をイグニッションスイッチをオンした後のイニシャルチェック時の段階で行うことができる。
請求項15に記載の発明によれば、イグニッションスイッチをオンした後のイニシャルチェック時の段階で昇圧回路が故障している場合、フェールセーフを掛けることができる。
According to the ninth to sixteenth aspects of the present invention, the failure determination of the booster circuit can be performed at the stage of the initial check after turning on the ignition switch.
According to the fifteenth aspect of the present invention, when the booster circuit has failed at the stage of the initial check after turning on the ignition switch, fail safe can be applied.
請求項16に記載の発明によれば、イグニッションスイッチをオンした後のイニシャルチェック時の段階で昇圧回路が故障している場合、昇圧回路で昇圧した電圧でアシスト制御はできないが、アシスト制御をバッテリ電圧で実行できるとともに、回生時においては、回生電流をバッテリに吸収させることができる。 According to the sixteenth aspect of the present invention, when the booster circuit fails at the stage of the initial check after turning on the ignition switch, the assist control cannot be performed with the voltage boosted by the booster circuit. While being able to execute with voltage, at the time of regeneration, the regenerative current can be absorbed by the battery.
1.第1実施形態(参考実施形態)
(構成)
尚、第1実施形態〜第10実施形態は、参考実施形態として具体化した電動パワーステアリング装置を図1〜図6に従って説明する。
1. First embodiment (reference embodiment)
(Constitution)
In the first to tenth embodiments, an electric power steering apparatus embodied as a reference embodiment will be described with reference to FIGS.
図1は、電動パワーステアリング装置の制御装置の概略を示す。
ステアリングホイール1に連結したステアリングシャフト2には、トーションバー3が設けられている。このトーションバー3には、トルクセンサ4が装着されている。そして、ステアリングシャフト2が回転してトーションバー3に力が加わると、加わった力に応じてトーションバー3が捩れ、その捩れ、即ちステアリングホイール1にかかる操舵トルクτをトルクセンサ4が検出している。
FIG. 1 shows an outline of a control device of an electric power steering device.
A
トルクセンサ4は操舵トルク検出手段を構成している。
又、ステアリングシャフト2には減速機5が固着されている。この減速機5には電動機としての電動モータ(以下、モータという)6の回転軸に取着したギア7が噛合されている。前記モータ6は、三相同期式永久磁石モータで構成したブラシレスモータである。
The
A
又、モータ6には、同モータ6の回転角を検出するためのエンコーダにより構成された回転角センサ30が組み付けられている(図2参照)。回転角センサ30は、モータ6の回転子の回転に応じてπ/2ずつ位相の異なる2相パルス列信号と基準回転位置を表す零相パルス列信号を出力する。
The
更に、減速機5にはピニオンシャフト8が固着されている。ピニオンシャフト8の先端には、ピニオン9が固着されるとともに、このピニオン9はラック10と噛合している。ラック10の両端には、タイロッド12が固設されており、そのタイロッド12の先端部にはナックル13が回動可能に連結されている。このナックル13には、タイヤとしての前輪14が固着されている。又、ナックル13の一端は、クロスメンバ15に回動可能に連結されている。
Further, a
従って、モータ6が回転すると、その回転数は減速機5によって減少されてピニオンシャフト8に伝達され、ピニオン及びラック機構11を介してラック10に伝達される。そして、ラック10は、タイロッド12を介してナックル13に設けられた前輪14の向きを変更して車両の進行方向を変えることができる。
Therefore, when the
前輪14には、車速センサ16が設けられている。
次に、この電動パワーステアリング装置20の電気的構成を示す。
トルクセンサ4は、ステアリングホイール1の操舵トルクτに応じた電圧を出力している。車速センサ16は、その時の車速を前輪14の回転数に相対する周期のパルス信号として出力する。
A
Next, an electrical configuration of the electric
The
電動パワーステアリング制御装置(以下、制御装置という)20は、中央処理装置(CPU)21、読み出し専用メモリ(ROM)22及びデータを一時記憶する読み出し及び書き込み専用メモリ(RAM)23を備えている。このROM22には、CPU21による演算処理を行わせるための制御プログラムが格納されている。RAM23は、CPU21が演算処理を行うときの演算処理結果等を一時記憶する。
The electric power steering control device (hereinafter referred to as a control device) 20 includes a central processing unit (CPU) 21, a read only memory (ROM) 22, and a read and write only memory (RAM) 23 for temporarily storing data. The
ROM22は、図示しない基本アシストマップが格納されている。基本アシストマップは、操舵トルクτ(回動トルク)に対応し、かつ車速に応じた基本アシスト電流を求めるためのものであり、操舵トルクτに対する基本アシスト電流が記憶されている。
The
この制御装置20が、三相同期式永久磁石モータを駆動制御する機能は公知の構成であるため、簡単に説明する。
なお、制御装置20は制御信号発生手段に相当する。
Since the function of the
The
図3は、前記CPU21内部において、プログラムで実行される機能を示す制御ブロック図である。同制御ブロック図で図示されている各部は、独立したハードウエアを示すものではなく、CPU21で実行される機能を示している。
FIG. 3 is a control block diagram showing functions executed by programs in the
制御装置20は、指令トルクτ*を計算するための基本アシスト力演算部51、戻し力演算部52及び加算部53を備える。基本アシスト力演算部51は、トルクセンサ4からの操舵トルクτ及び車速センサ16によって検出された車速Vを入力し、操舵トルクτの増加にしたがって増加するとともに車速Vの増加にしたがって減少するアシストトルクを計算する。
The
戻し力演算部52は、車速Vと共にモータ6の回転子の電気角θ(回転角に相当)及び角速度ωを入力し、これらの入力値に基づいてステアリングシャフト2の基本位置への復帰力及びステアリングシャフト2の回転に対する抵抗力に対応した戻しトルクを計算する。加算部53は、アシストトルクと戻しトルクを加算することにより指令トルクτ*を計算し、指令電流設定部54に出力する。
The return
指令電流設定部54は、指令トルクτ*に基づいて、2相指令電流Id*,Iq*を計算する。指令電流Id*,Iq*は、モータ6の回転子上の永久磁石が作り出す回転磁束と同期した回転座標系において、永久磁石と同一方向のd軸及びこれに直交したq軸にそれぞれ対応する。これらの指令電流Id*,Iq*はそれぞれd軸及びq軸指令電流という。
The command
d軸指令電流Id*,q軸指令電流Iq*は減算器55,56に供給される。減算器55,56は、d軸指令電流Id*,q軸指令電流Iq*と、d軸及びq軸検出電流Id,Iqとのそれぞれの差分値ΔId,ΔIqを演算し、その結果をPI制御部(比例積分制御部)57,58に供給する。q軸指令電流Iq*は電動機制御信号に相当する。
The d-axis command current Id * and the q-axis command current Iq * are supplied to the
PI制御部57,58は、差分値ΔId,ΔIqに基づきd軸及びq軸検出電流Id,Iqがd軸指令電流Id*,q軸指令電流Iq*に追従するようにd軸及びq軸指令電圧Vd*,Vq*をそれぞれ計算する。
The
d軸及びq軸指令電圧Vd*,Vq*は、非干渉制御補正値演算部63及び減算器59,60により、d軸及びq軸補正指令電圧Vd**,Vq**に補正されて2相/3相座標変換部61に供給される。
The d-axis and q-axis command voltages Vd * and Vq * are corrected to d-axis and q-axis correction command voltages Vd ** and Vq ** by the non-interference control correction
非干渉制御補正値演算部63は、d軸及びq軸検出電流Id,Iq及びモータ6の回転子の角速度ωに基づいて、d軸及びq軸指令電圧Vd*,Vq*のための非干渉制御補正値ω・La・Iq,−ω・(φa+La・Id)を計算する。なお、インダクタンスLa、及び磁束φaは、予め決められた定数である。
The non-interference control correction
減算器59,60は、d軸及びq軸指令電圧Vd*,Vq*から前記非干渉制御補正値をそれぞれ減算することにより、d軸及びq軸補正指令電圧Vd**,Vq**を算出して、2相/3相座標変換部61に出力する。2相/3相座標変換部61は、d軸及びq軸補正指令電圧Vd**,Vq**を3相指令電圧Vu*,Vv*,Vw*に変換して、同変換した3相指令電圧Vu*,Vv*,Vw*をPWM制御部62に出力する。
The
PWM制御部62は、この3相指令電圧Vu*,Vv*,Vw*に対応したPWM制御信号UU,VU,WU(PWM波信号及びモータ6の回転方向を表す信号を含む)に変換し、インバータ回路であるモータ駆動装置35に出力する。
The
モータ駆動装置35は、図2に示すようにFET(Field-Effect Transistor) 81U,82Uの直列回路と、FET81V,82Vの直列回路と、FET81W,82Wの直列回路とを並列に接続して構成されている。各直列回路には、車両に搭載されたバッテリの電圧よりも昇圧された電圧が印加されている。そして、FET81U,82U間の接続点83UがモータMのU相巻線に接続され、FET81V,82V間の接続点83Vがモータ6のV相巻線に接続され、FET81W,82W間の接続点83Wがモータ6のW相巻線に接続されている。
As shown in FIG. 2, the
FET81U,82U、FET81V,82V及びFET81W,82Wには、それぞれPWM制御部62からPWM制御信号UU,VU,WU(各相のPWM制御信号にはPWM波信号及びモータ6の回転方向を表す信号を含む)が入力される。
For the
モータ駆動装置35は、PWM制御信号UU,VU,WUに対応した3相の励磁電流を発生して、3相の励磁電流路を介してモータ6にそれぞれ供給する。
モータ駆動装置35は、電動機駆動手段を構成している。
The
The
3相の励磁電流路のうちの2つには電流センサ71,72が設けられ、各電流センサ71,72は、モータ6に対する3相の励磁電流Iu,Iv,Iwのうちの2つの励磁電流Iu,Ivを検出して図3に示す3相/2相座標変換部73に出力する。
Current sensors 71 and 72 are provided in two of the three-phase excitation current paths, and each of the current sensors 71 and 72 is an excitation current of two of the three-phase excitation currents Iu, Iv, and Iw for the
なお、3相/2相座標変換部73には、演算器74にて検出励磁電流Iu,Ivに基づいて計算された励磁電流Iwが入力される。3相/2相座標変換部73は、これらの3相検出励磁電流Iu,Iv,Iwを2相のd軸及びq軸検出電流Id,Iqに変換し、減算器55,56、非干渉制御補正値演算部63に入力する。
The three-phase / two-phase coordinate
又、回転角センサ30からの2相パルス列信号及び零相パルス列信号は、所定のサンプリング周期で電気角変換部64に連続的に供給されている。電気角変換部64は、前記各パルス列信号に基づいてモータ6における回転子の固定子に対する電気角θを演算し、演算された電気角θを角速度変換部65に入力する。角速度変換部65は、電気角θを微分して回転子の固定子に対する角速度ωを演算する。角速度ωは、正により回転子の正方向の回転を表し、負により回転子の負方向の回転を表している。
The two-phase pulse train signal and the zero-phase pulse train signal from the
次に、バッテリ電圧を昇圧する昇圧回路100及び同昇圧回路100を制御する昇圧回路制御装置について説明する。昇圧回路100は昇圧回路に相当する。又、本実施形態では、昇圧回路制御装置は、前記制御装置20が兼用している。
Next, a
昇圧回路100は、車載バッテリ(以下、バッテリという)Bとモータ駆動装置35間の電流供給回路に設けられている。
本実施形態の昇圧回路100は、印加点P1と電圧印加点P2間には、昇圧用コイル(以下、単にコイルという)Lと、トランジスタQ2が接続されている。前記トランジスタQ2は、ソースがコイルLに接続され、ドレインが電圧印加点P2に接続されている。又、トランジスタQ2のゲートは制御装置20のCPU21に接続されている。D2はトランジスタQ2の寄生ダイオードである。
The
In the
又、印加点P1は整流用のコンデンサC1を介して接地されている。電圧印加点P2は昇圧用のコンデンサC2を介して接地されている。
前記コンデンサC2は昇圧用コイルによる昇圧電圧を平滑するコンデンサに相当する。
The application point P1 is grounded through a rectifying capacitor C1. The voltage application point P2 is grounded via a boosting capacitor C2.
The capacitor C2 corresponds to a capacitor that smoothes the boosted voltage generated by the boosting coil.
トランジスタQ1は、ドレインがコイルLとトランジスタQ2の接続点に接続され、ソースが接地されている。又、トランジスタQ1のゲートは昇圧回路制御装置101のCPU21に接続されている。D1はトランジスタQ1の寄生ダイオードである。電圧印加点P2の電圧検出のために、電圧印加点P2は制御装置20のCPU21の図示しない電圧入力ポートに接続され、出力電圧VBPIGを検出可能にされている。
The transistor Q1 has a drain connected to a connection point between the coil L and the transistor Q2, and a source grounded. The gate of the transistor Q1 is connected to the
前記トランジスタQ1及びトランジスタQ2はnチャンネル形のMOSFETからなる。トランジスタQ1は第1スイッチング素子を構成し、トランジスタQ2は第2スイッチング素子を構成する。 The transistors Q1 and Q2 are n-channel MOSFETs. The transistor Q1 constitutes a first switching element, and the transistor Q2 constitutes a second switching element.
次に、トランジスタQ1,Q2を制御する制御装置20について説明する。
図5は、制御装置20の機能ブロック図を示している。すなわち、CPU21内部において、プログラムで実行される機能を示す制御ブロック図である。
Next, the
FIG. 5 shows a functional block diagram of the
同制御ブロック図で図示されている各部は、独立したハードウエアを示すものではなく、CPU21で実行される機能を示す。
制御装置20は昇圧回路制御手段を構成する。
Each unit illustrated in the control block diagram does not indicate independent hardware, but indicates a function executed by the
The
CPU21は、演算器110、PID制御部120、PWM演算部130、A/D変換部150を備えている。
演算器110は、ROM22に予め格納されている目標出力電圧VBPIG*(本実施形態では20V)と、A/D変換部150を介して入力したVBPIGとの偏差を算出し、PID制御部120にその偏差を供給する。
The
The
PID制御部120は、その偏差を縮小すべく比例(P)・積分(I)・微分(D)処理を施して、トランジスタQ1,Q2の制御量を演算する回路である。PID制御部120にて演算された制御量は、さらにPWM演算部130によって制御量に対応するデューティ比αが演算されてデューティ比駆動信号に変換され、該変換されたデューティ比駆動信号が昇圧回路100の各トランジスタQ1,Q2に印加される。なお、本実施形態では前記演算されたデューティ比駆動信号は、トランジスタQ1とトランジスタQ2に対して交互にオンオフ制御するように印加される(図6参照)。この印加は、モータ6の力行時及び回生時ともに同様に行う。
The
図6はトランジスタQ1に印加するパルス信号(デューティ比駆動信号)を示しており、Tαはオン時間、Tはパルス周期、αはトランジスタQ1に係るデューティ比(オンデューティ)である。なお、トランジスタQ2に係るデューティ比は(1−|α|)となる。 FIG. 6 shows a pulse signal (duty ratio drive signal) applied to the transistor Q1, where Tα is an ON time, T is a pulse period, and α is a duty ratio (ON duty) relating to the transistor Q1. Note that the duty ratio of the transistor Q2 is (1- | α |).
なお、デューティ比αが「+」のときは力行状態、「−」のときは回生状態である。
第1実施形態では、力行状態でのデューティ比αは、0≦α≦α0<1としている。α0は制限値であり、PWM演算部130にてデューティ比αを算出した結果が、α0を超える場合には、デューティ比αとして、α0が決定される。
When the duty ratio α is “+”, it is in a power running state, and when it is “−”, it is in a regenerative state.
In the first embodiment, the duty ratio α in the power running state is 0 ≦ α ≦ α0 <1. α0 is a limit value, and when the result of calculating the duty ratio α by the
回生状態でのデューティ比αは、0≦|α|≦1としている。
なお、第1実施形態を始めとして、他の実施形態において、トランジスタQ2がトランジスタQ1と交互にオンオフする場合、トランジスタQ2のデューティ比については(1−|α|)にて算出できるため、特に断らない限り説明を省略する。
The duty ratio α in the regenerative state is 0 ≦ | α | ≦ 1.
In addition, in the other embodiments including the first embodiment, when the transistor Q2 is turned on and off alternately with the transistor Q1, the duty ratio of the transistor Q2 can be calculated by (1− | α |), and thus is particularly refused. The description is omitted unless otherwise noted.
又、トランジスタQ2に対しては、トランジスタQ1がオンのときは、オフとし、トランジスタQ1がオフのときには、オンするパルス信号(デューティ比駆動信号)が印加される。トランジスタQ1,Q2に印加されるデューティ比駆動信号は可聴周波数外の周波数を有する。 Further, a pulse signal (duty ratio drive signal) that is turned off when the transistor Q1 is turned on and turned on when the transistor Q1 is turned off is applied to the transistor Q2. The duty ratio drive signal applied to transistors Q1 and Q2 has a frequency outside the audible frequency.
(第1実施形態の作用)
さて、本実施形態では、図6に示す駆動パターンのデューティ比駆動信号により、トランジスタQ1,Q2が力行時及び回生時において、交互にオンオフ駆動される。
(Operation of the first embodiment)
In the present embodiment, the transistors Q1 and Q2 are alternately turned on and off at the time of power running and regeneration by the duty ratio drive signal of the drive pattern shown in FIG.
詳説すると、力行時においては、昇圧回路100では前記信号によるデューティ制御により、トランジスタQ1がスイッチング動作を行なう。この結果、コイルLでエネルギーの蓄積と放出とが繰り返され、トランジスタQ2のドレイン側に放出の際、高電圧が現れる。すなわち、トランジスタQ1がオンして、トランジスタQ2がオフすると、トランジスタQ1を介して接地側(なお、グランドということがある)に電流が流れる。次にトランジスタQ1がオフとなると、コイルLに流れる電流が遮断される。コイルL1に流れる電流が遮断されると、この電流の遮断による磁束の変化を妨げるように、オン作動しているトランジスタQ2のドレイン側に高電圧が発生する。この繰り返しによって、トランジスタQ2のドレイン側に高電圧が繰り返し発生し、コンデンサC2で平滑(充電)され、出力電圧VBPIG として点P2に生じる。
More specifically, during powering, in the
このとき、昇圧回路100により、昇圧される電圧は制御装置20から出力されるデューティ比駆動信号のデューティ比αと関連する。デューティ比αが大きければ出力電圧VBPIGは高くなり、デューティ比αが小さければ出力電圧VBPIGは低くなる。
At this time, the voltage boosted by the
次に、モータ6が回生状態に入ったとき、出力電圧VBPIGが上昇するが、回生時においても、トランジスタQ2がデューティ制御によりオン作動している。このため、トランジスタQ2を介してバッテリBに電流が流れ、吸収される。
Next, when the
第1実施形態によれば、以下のような特徴がある。
(1) 本実施形態では、車速Vとステアリングホイール1の操舵トルクτに基づいてd軸指令電流Id*,q軸指令電流Iq*(電動機制御信号)を決定し、同信号を出力する指令電流設定部54(制御信号発生手段)と、d軸指令電流Id*,q軸指令電流Iq*(電動機制御信号)に基づいてモータ6(電動機)を駆動するモータ駆動装置35(電動機駆動手段)とを備えるようにした。そして、バッテリBとモータ駆動装置35(電動機駆動手段)間の電流供給回路に昇圧回路100を設けた。昇圧回路100は、一端側がバッテリBに接続されてバッテリ電圧が印加されるコイルL(昇圧用コイル)と、同コイルLを地絡又は開放するトランジスタQ1(第1スイッチング素子)と、コイルLの他端側に接続され、オンオフするトランジスタQ2(第2スイッチング素子)と、トランジスタQ2の出力側に接続され、コイルLによる出力電圧(昇圧電圧)を平滑するコンデンサC2とを備えた。
The first embodiment has the following features.
(1) In the present embodiment, a d-axis command current Id * and a q-axis command current Iq * (motor control signal) are determined based on the vehicle speed V and the steering torque τ of the
そして、目標出力電圧VBPIG*と出力電圧VBPIGとの偏差に基づいて、トランジスタQ1、トランジスタQ2のうち、力行時には、トランジスタQ1,Q2を交互にオンオフさせてモータ6の供給電圧を昇圧した。又、回生時にはトランジスタQ1,Q2を交互にオンオフさせる制御装置20(昇圧回路制御手段)とを備えた。
Based on the deviation between the target output voltage VBPIG * and the output voltage VBPIG, the transistors Q1 and Q2 of the transistors Q1 and Q2 are alternately turned on and off to increase the supply voltage of the
この結果、モータ6が回生状態になった場合においても、昇圧回路100が破壊されることがない。
(2) 第1実施形態では、バッテリBとモータ駆動装置35(電動機駆動手段)間の電流供給回路に昇圧回路100を設けた。又、昇圧回路100は、バッテリBに接続されたコイルL(昇圧用コイル)と、コイルLを地絡又は開放するトランジスタQ1(第1スイッチング素子)と、コイルLに接続されるトランジスタQ2(第2スイッチング素子)と、出力電圧を平滑するコンデンサC2とを設けた。
As a result, even when the
(2) In the first embodiment, the
そして、20V(目標出力電圧VBPIG*)と出力電圧VBPIGとの偏差に基づいて、トランジスタQ1,Q2を力行時及び回生時に、交互にオンオフさせてモータ6(電動機)の供給電圧を昇圧し、回生する制御装置20(昇圧回路制御手段)とを設けた。 Based on the deviation between 20 V (target output voltage VBPIG *) and the output voltage VBPIG, the transistors Q1 and Q2 are alternately turned on and off during power running and regeneration to boost the supply voltage of the motor 6 (motor) and regenerate. And a control device 20 (boost circuit control means).
従来例では、ダイオードDを使用しているため、力行時において、トランジスタQ1をオフしたときにダイオードDに流れる電流による発熱量が大きい。それに対して、本実施形態では、トランジスタQ2をオンした際に流れる電流による発熱量(ロス)が少ないため、効率を上げることができる。 Since the diode D is used in the conventional example, the amount of heat generated by the current flowing through the diode D when the transistor Q1 is turned off during powering is large. On the other hand, in the present embodiment, since the amount of heat generated (loss) due to the current that flows when the transistor Q2 is turned on is small, the efficiency can be increased.
(3) 又、従来例では、モータ6が回生状態に入ったとき、前記ダイオードDのために出力電圧VBPIGが上昇するが、電圧上昇を解消するための手段が設けられていないため、電圧が上昇しすぎて、回路が破損する虞がある。
(3) Also, in the conventional example, when the
それに対して、本実施形態では、回生時においては、出力電圧VBPIGが上昇しても、トランジスタQ2がオンされるため、バッテリBに電流が流れ、出力電圧VBPIGの上昇を回避することができる。 On the other hand, in the present embodiment, during regeneration, even if the output voltage VBPIG increases, the transistor Q2 is turned on, so that a current flows through the battery B, and an increase in the output voltage VBPIG can be avoided.
(4) 本実施形態では、トランジスタQ1,Q2のデューティ比駆動信号は可聴周波数外の周波数を有するようにしている。この結果、昇圧回路100の昇圧駆動中にデューティ比駆動信号によって異音が生ぜず、運転者への不快感を抑制することができる。
(4) In this embodiment, the duty ratio drive signals of the transistors Q1 and Q2 have a frequency outside the audible frequency. As a result, no abnormal noise is generated by the duty ratio drive signal during the boosting drive of the
2.第2実施形態(参考実施形態)
次に、第2実施形態を図7を参照して説明する。
なお、本実施形態を含む以下の実施形態では、他の実施形態(第2実施形態では第1実施形態)と同一構成又は相当する構成については、同一符号を付して、説明を省略し、異なるところを中心にして説明する。
2. Second embodiment (reference embodiment)
Next, a second embodiment will be described with reference to FIG.
In the following embodiments including this embodiment, the same or corresponding components as those of the other embodiments (the first embodiment in the second embodiment) are denoted by the same reference numerals, and the description thereof is omitted. The explanation will focus on the differences.
第2実施形態では、第1実施形態の制御装置20が、さらに、操舵状態判定手段を構成しているところが異なり、他の構成は、第1実施形態と同じ構成とされている。
すなわち、第1実施形態において、PID制御部120ではトランジスタQ1,Q2の制御量を演算し、演算された制御量は、PWM演算部130によって対応するデューティ比駆動信号に変換される。このときのデューティ比αが「−」のときは回生状態であり、「+」のときは力行状態であることを示している。従って、PWM演算部130が、特に操舵状態判定手段に相当する。PWM演算部130Wでは、デューティ比が「+」のとき(力行状態)と、デューティ比が「−」のとき(回生状態)に応じてデューティ比駆動信号を各トランジスタQ1,Q2に印加する。
In the second embodiment, the
That is, in the first embodiment, the
なお、第2実施形態のデューティ比αは、力行状態では第1実施形態と同様に0≦α≦α0<1とし、PWM演算部130にてデューティ比αを算出した結果が、α0を超える場合には、デューティ比αとして、α0が決定される。
The duty ratio α of the second embodiment is 0 ≦ α ≦ α0 <1 in the power running state as in the first embodiment, and the result of calculating the duty ratio α by the
回生状態でのデューティ比αは、第1実施形態と同様に0≦|α|≦1としている。
そして、PWM演算部130から出力されたデューティ比駆動信号は、第2実施形態では、モータ6の力行時と回生時におけるトランジスタQ1,Q2の駆動パターンが図7に示すように異なっている。
The duty ratio α in the regenerative state is 0 ≦ | α | ≦ 1, as in the first embodiment.
In the second embodiment, the duty ratio drive signal output from the
力行時では、トランジスタQ1がオンオフ駆動され、一方、トランジスタQ2は、オフの状態のままとなるようにデューティ比駆動信号が印加される。
又、回生時では、トランジスタQ1,Q2は交互にオンオフ駆動されるようにデューティ比駆動信号が印加される。
During power running, the transistor Q1 is driven on and off, while the duty ratio drive signal is applied so that the transistor Q2 remains off.
During regeneration, a duty ratio drive signal is applied so that the transistors Q1 and Q2 are alternately driven on and off.
(第2実施形態の作用)
力行時においては、デューティ比αが「+」であるため、PWM演算部130から、トランジスタQ1をオンオフ駆動するデューティ比駆動信号が印加され、一方、トランジスタQ2をオフの状態のままとなるデューティ比駆動信号が印加される。以下、前記デューティ比αが「+」のときには、「制御装置20は、モータ6が力行状態であるとの判定をした」といい、デューティ比αが「−」のときには、「制御装置20は、モータ6が回生状態であるとの判定をした」という。
(Operation of Second Embodiment)
During power running, since the duty ratio α is “+”, a duty ratio drive signal for driving the transistor Q1 on and off is applied from the
すなわち、制御装置20は、モータ6が力行状態であるとの判定を行うと、トランジスタQ2を全オフとするように制御する。
このため、昇圧回路100では、トランジスタQ1のみがスイッチング動作を行なう。この結果、コイルLでエネルギーの蓄積と放出とが繰り返される。このとき、第1実施形態と同様にトランジスタQ2のドレイン側に放出の際の高電圧が現れる。これは、トランジスタQ2がオフ状態であっても、トランジスタQ2に寄生ダイオードD2があるため、同寄生ダイオードD2を介してトランジスタQ2のドレイン側に高電圧が生ずるためである。
That is, when
Therefore, in
このようにして、トランジスタQ1のみのオンオフ駆動の繰り返しにより、トランジスタQ2のドレイン側に高電圧が発生する。この繰り返しによって、トランジスタQ2のドレイン側に高電圧が繰り返し発生し、コンデンサC2で平滑(充電)され、出力電圧VBPIG として点P2に生じる。 In this way, a high voltage is generated on the drain side of the transistor Q2 by repeating ON / OFF driving of only the transistor Q1. By repeating this, a high voltage is repeatedly generated on the drain side of the transistor Q2, smoothed (charged) by the capacitor C2, and generated at the point P2 as the output voltage VBPIG.
回生時は、デューティ比αが「−」となるため、PWM演算部130から、トランジスタQ1,Q2が交互にオンオフ駆動されるようにデューティ比駆動信号が印加される。すなわち、制御装置20は、モータ6が回生状態であると判定すると、トランジスタQ1,Q2を交互にオンオフとするように制御する。このため、回生時は、第1実施形態と同じ作用となる。
During regeneration, the duty ratio α is “−”, and therefore the duty ratio drive signal is applied from the
なお、この回生状態が継続して行われると、デューティ比αが小さくなる結果、トランジスタQ1が全オフとなり、トランジスタQ2だけがオンしている状態となる。このようにして、回生電流がバッテリBに流れて吸収される。 If this regenerative state is continuously performed, the duty ratio α is decreased, so that the transistor Q1 is completely turned off and only the transistor Q2 is turned on. In this way, the regenerative current flows into the battery B and is absorbed.
第2実施形態では以下のような特徴がある。
(1) 第2実施形態では、目標出力電圧VBPIG*と出力電圧VBPIGとの偏差に基づいて、モータ6の力行、回生状態を判定する制御装置20(操舵状態判定手段)を設けた。さらに、制御装置20は、力行状態と判定すると、トランジスタQ1(第1スイッチング素子)のみをオンオフして制御するようにした。
The second embodiment has the following features.
(1) In 2nd Embodiment, the control apparatus 20 (steering state determination means) which determines the power running and regeneration state of the
この結果、力行時においては、第1実施形態と同様に従来例のダイオードDよりも発熱が少なく、ロスを低減できる。
(2) 又、制御装置20が、回生状態と判定すると、トランジスタQ1,Q2の両者を交互にオンオフ制御するようにした。
As a result, during power running, similar to the first embodiment, heat generation is less than in the conventional diode D, and loss can be reduced.
(2) When the
この結果、回生時においても、第1実施形態と同様に出力電圧VBPIGの上昇を回避することができる。
3.第3実施形態(参考実施形態)
次に、第3実施形態を図8を参照して説明する。
As a result, even during regeneration, an increase in the output voltage VBPIG can be avoided as in the first embodiment.
3. Third embodiment (reference embodiment)
Next, a third embodiment will be described with reference to FIG.
なお、第3実施形態から第10実施形態では、第2実施形態と同様に制御装置20(PWM演算部130)が操舵状態判定手段を構成している。
そして、第3実施形態では、第2実施形態と構成は同一であるが、制御が異なっている。すなわち、力行時は、第2実施形態と同様にトランジスタQ1,Q2に対してデューティ比駆動信号を印加するが、回生時においては、下記のように異なっている。
In the third to tenth embodiments, as in the second embodiment, the control device 20 (PWM calculation unit 130) constitutes a steering state determination unit.
In the third embodiment, the configuration is the same as that of the second embodiment, but the control is different. That is, during power running, a duty ratio drive signal is applied to the transistors Q1 and Q2 as in the second embodiment, but during regeneration, the following difference occurs.
すなわち、回生時においては、PWM演算部130は、トランジスタQ1に全オフとなるデューティ比駆動信号を印加し、トランジスタQ2には、所定デューティ比となるデューティ比駆動信号を印加するようにされている。なお、図8において、トランジスタQ1に印加するデューティ比駆動信号のTα1(=T×α)は第2実施形態のTαと同じである。一方、トランジスタQ2に対しては、Tα2=T×(1−|α|)をオン時間とするデューティ比駆動信号を印加するようにされている。
That is, at the time of regeneration, the
なお、力行状態でのトランジスタQ1のデューティ比αの大きさは、第2実施形態と同様に0≦α≦α0<1とし、PWM演算部130にてデューティ比αを算出した結果が、α0を超える場合には、デューティ比αとして、α0が決定される。回生状態でのトランジスタQ2でのデューティ比(1−|α|)は、0≦|α|≦1としている。
The duty ratio α of the transistor Q1 in the power running state is 0 ≦ α ≦ α0 <1 as in the second embodiment, and the result of calculating the duty ratio α by the
第3実施形態では以下のような特徴がある。
(1) 第3実施形態では、目標出力電圧VBPIG*と出力電圧VBPIGとの偏差に基づいて、モータ6の力行、回生状態を判定する制御装置20(操舵状態判定手段)を設けた。制御装置20は、力行状態と判定すると、トランジスタQ1(第1スイッチング素子)のみをオンオフ制御し、回生状態と判定すると、トランジスタQ2のみをオンオフ制御するようにした。
The third embodiment has the following features.
(1) In 3rd Embodiment, the control apparatus 20 (steering state determination means) which determines the power running and regeneration state of the
この結果、力行時(力行状態)では、第2実施形態の力行時(力行状態)のときと同じ効果を奏する。
又、回生時(回生状態)では、トランジスタQ2のみがオンオフ駆動されるため、第1実施形態の回生時(回生状態)と同様に、本実施形態では、トランジスタQ2をオンした際に流れる電流による発熱量(ロス)が少ないため、効率を上げることができる。
As a result, at the time of power running (power running state), the same effect as at the time of power running (power running state) of the second embodiment is achieved.
Further, since only the transistor Q2 is driven on / off during regeneration (regenerative state), similarly to the regenerative state (regenerative state) of the first embodiment, in this embodiment, the current flows when the transistor Q2 is turned on. Since the heat generation amount (loss) is small, the efficiency can be increased.
4.第4実施形態(参考実施形態)
次に、第4実施形態を図9及び図10を参照して説明する。第4実施形態の構成は、第2実施形態と同一の構成とされており、第2実施形態と制御が異なっている。
4). Fourth embodiment (reference embodiment)
Next, a fourth embodiment will be described with reference to FIGS. The configuration of the fourth embodiment is the same as that of the second embodiment, and the control is different from that of the second embodiment.
すなわち、第4実施形態では、力行時は、図9に示すようにPWM演算部130からのデューティ比駆動信号によりトランジスタQ1,Q2が交互にオンオフ駆動される。すなわち、制御装置20は、力行状態と判定すると、トランジスタQ1,Q2をオンオフ駆動制御する。本実施形態では、図9において、200μsecの演算周期毎に、デューティ比αの演算処理が行われ、その演算結果が演算直後においてトランジスタQ1のオンオフ駆動に反映するようにされている。なお、パルス周期Tは50μsecとされている。
That is, in the fourth embodiment, during power running, the transistors Q1 and Q2 are alternately turned on and off by the duty ratio drive signal from the
又、回生時は、図10に示すように第3実施形態と同様にトランジスタQ1に全オフとなるデューティ比駆動信号を印加し、トランジスタQ2には、所定デューティ比となるデューティ比駆動信号を印加するようにされている。すなわち、制御装置20は回生状態と判定すると、トランジスタQ1を全オフとし、トランジスタQ2をオンオフ駆動制御する。
Also, during regeneration, as shown in FIG. 10, a duty ratio drive signal that is fully off is applied to the transistor Q1 as in the third embodiment, and a duty ratio drive signal that is a predetermined duty ratio is applied to the transistor Q2. Have been to. That is, when determining that the
なお、第4実施形態では、力行状態でのデューティ比αは、第1実施形態と同じである。
第4実施形態の回生状態でのトランジスタQ2でのデューティ比(1−|α|)は、0≦|α|≦1としている。
In the fourth embodiment, the duty ratio α in the power running state is the same as that in the first embodiment.
The duty ratio (1- | α |) of the transistor Q2 in the regenerative state of the fourth embodiment is 0 ≦ | α | ≦ 1.
従って、第4実施形態では以下のような特徴がある。
(1) 第4実施形態では、目標出力電圧VBPIG*と出力電圧VBPIGとの偏差に基づいて、モータ6の力行、回生状態を判定する制御装置20(操舵状態判定手段)を設けた。制御装置20は、力行状態と判定すると、トランジスタQ1,Q2を交互にオンオフ制御し、回生状態と判定すると、トランジスタQ2のみをオンオフ制御するようにした。
Therefore, the fourth embodiment has the following features.
(1) In 4th Embodiment, the control apparatus 20 (steering state determination means) which determines the power running and regeneration state of the
このようにしても、力行時(力行状態)には、第1実施形態の力行時(力行状態)における効果と同様の効果を奏する。又、第2、第3実施形態の力行時(力行状態)では、トランジスタQ2は全オフとして、寄生ダイオードD2を介して、コンデンサC2に充電するようにして昇圧していた。このため、力行時(力行状態)においては、寄生ダイオードD2が発熱する。それに対して、本実施形態は、力行時(力行状態)に昇圧のためトランジスタQ2をオン駆動し、寄生ダイオードD2よりもトランジスタQ2をオンした際に流れる電流による発熱量(ロス)を少なくしている。このことから、昇圧時(力行時)の効率を上げることができる。 Even if it does in this way, at the time of power running (power running state), there exists an effect similar to the effect at the time of power running (power running state) of a 1st embodiment. Further, during the power running (power running state) of the second and third embodiments, the transistor Q2 is completely turned off, and the voltage is boosted by charging the capacitor C2 via the parasitic diode D2. For this reason, the parasitic diode D2 generates heat during power running (power running state). In contrast, in the present embodiment, the transistor Q2 is turned on for boosting during powering (powering state), and the amount of heat generated (loss) due to the current that flows when the transistor Q2 is turned on is less than that of the parasitic diode D2. Yes. For this reason, the efficiency at the time of boosting (powering) can be increased.
又、回生時においては、第3実施形態の回生時(回生状態)と同じ効果を奏する。
5.第5実施形態(参考実施形態)
次に第5実施形態を図11〜図13を参照して説明する。
Further, at the time of regeneration, the same effect as that at the time of regeneration (regeneration state) of the third embodiment is achieved.
5. Fifth embodiment (reference embodiment)
Next, a fifth embodiment will be described with reference to FIGS.
本実施形態では、第1実施形態の構成中、印加点P1とトランジスタQ1のドレイン間に、ブートストラップ回路BSが接続されているところが異なり、他の構成は第1実施形態と同様に構成されている。ブートストラップ回路BSは、ダイオードD3及びブートストラップコンデンサ(以下、単にコンデンサという)C3からなる。ダイオードD3のアノードは印加点P1に接続され、カソードがコンデンサC3に接続されている。 In the present embodiment, the bootstrap circuit BS is connected between the application point P1 and the drain of the transistor Q1 in the configuration of the first embodiment, and other configurations are the same as those of the first embodiment. Yes. The bootstrap circuit BS includes a diode D3 and a bootstrap capacitor (hereinafter simply referred to as a capacitor) C3. The anode of the diode D3 is connected to the application point P1, and the cathode is connected to the capacitor C3.
なお、第1〜4実施形態では、説明しなかったが、第5実施形態と異なり、第1〜4実施形態ではトランジスタQ2のゲートには、制御装置20内に図示しないチャージポンプが接続されており、必要なときにゲート電位を印加できるようになっている。従って、例えば第3、第4実施形態での作用で説明したように、回生時にトランジスタQ1が全オフのときにおいても、トランジスタQ2は駆動電源(チャージポンプ)から印加され、オンオフ駆動できるようにされている。
Although not described in the first to fourth embodiments, unlike the fifth embodiment, a charge pump (not shown) is connected to the gate of the transistor Q2 in the
第5実施形態では、さらに、制御装置20は、CPU21に接続されたICからなるプリドライバ24を備えている。プリドライバ24はプリドライバ手段を構成する。
ダイオードD3のカソードはプリドライバ24のVB端子に接続されている。
又、プリドライバ24のVS端子は、トランジスタQ1のドレインに接続されている。プリドライバ24は、CPU21からのトランジスタQ2に関するデューティ比駆動信号に基づいて、コンデンサC3にチャージした電圧を、HO端子を介してトランジスタQ2のゲートに印加可能にされている。
In the fifth embodiment, the
The cathode of the diode D3 is connected to the VB terminal of the pre-driver 24.
The VS terminal of the pre-driver 24 is connected to the drain of the transistor Q1. The pre-driver 24 can apply the voltage charged in the capacitor C3 to the gate of the transistor Q2 via the HO terminal based on the duty ratio drive signal related to the transistor Q2 from the
印加点P1はプリドライバ24のVCC端子に接続されている。そして、プリドライバ24は、CPU21からのトランジスタQ1に関するデューティ比駆動信号に基づいて、印加点P1の電圧(本実施形態ではDC12V)をLO端子を介してトランジスタQ1のゲートに印加可能にされている。
The application point P1 is connected to the VCC terminal of the pre-driver 24. The pre-driver 24 can apply the voltage at the application point P1 (
(作用)
次に、第5実施形態の作用を説明する。
制御装置20は、第4実施形態と同様にモータ6が力行状態であると判定すると、トランジスタQ1,Q2を交互にオンオフ制御する(図12参照)。このとき、トランジスタQ1をオンすると、トランジスタQ1のドレインがグランド電位に落ちる。すると、コンデンサC3が印加点P1の電位(DC12V)にチャージされる。又、次にトランジスタQ1がオフすると、前記トランジスタQ1のドレイン電位が12Vになるため、ダイオードD3とコンデンサC3との接続点の電位が24Vになる。
(Function)
Next, the operation of the fifth embodiment will be described.
If the
このように、トランジスタQ1がオフすると、ダイオードD3とコンデンサC3の接続点の電位を、トランジスタQ2のソース電位よりも高くすることができる。
従って、このコンデンサC3の電圧が、トランジスタQ2に関するデューティ比駆動信号(オン信号の場合)に基づいて、トランジスタQ2のゲートに印加される。このとき、トランジスタQ2のゲート電位Vgがソース電位Vsよりも高いため、トランジスタQ2がオンする。
Thus, when the transistor Q1 is turned off, the potential at the connection point between the diode D3 and the capacitor C3 can be made higher than the source potential of the transistor Q2.
Therefore, the voltage of the capacitor C3 is applied to the gate of the transistor Q2 based on the duty ratio drive signal (in the case of an ON signal) related to the transistor Q2. At this time, since the gate potential Vg of the transistor Q2 is higher than the source potential Vs, the transistor Q2 is turned on.
なお、本実施形態において、デューティ比αの演算周期は、力行状態、回生状態に関係なく第4実施形態と同様の周期で行われる。
又、制御装置20は、モータ6が回生状態であると判定すると、図13に示すようにトランジスタQ1,Q2を制御する。
In the present embodiment, the calculation cycle of the duty ratio α is performed in the same cycle as in the fourth embodiment regardless of the power running state and the regenerative state.
Further, when determining that the
すなわち、制御装置20は、トランジスタQ1,Q2を交互にオンオフ駆動する第1期間Taと、トランジスタQ1をオフするとともにトランジスタQ2のみをオンオフする第2期間Tbが繰り返し存在するように制御する。
That is, the
第5実施形態では、第1期間Taは、充電期間に相当するとともに、α演算が反映しない非反映期間に相当する。第2期間Tbは、放電期間に相当するとともに、α演算が反映する反映期間に相当する。 In the fifth embodiment, the first period Ta corresponds to a charging period and corresponds to a non-reflecting period in which the α calculation is not reflected. The second period Tb corresponds to the discharge period and also corresponds to the reflection period reflected by the α calculation.
すなわち、制御装置20は一定周期毎(本実施形態では、演算周期である200μsec毎)に、トランジスタQ1,Q2をそれぞれ固定デューティ比α1及び固定デューティ比(1−|α1|)にてオンオフ駆動する。
That is, the
従って、第1期間Ta中の、トランジスタQ1のオンデューティ時間To(To=パルス周期×α1)は、固定値である。そして、第1期間Ta中、トランジスタQ1は固定デューティ比α1にてオンオフ駆動され、コンデンサC3を充電する。なお、固定デューティ比α1データは、予めROM22に格納されており、制御装置20が回生状態と判定すると、この値に基づき第1期間Taにおいて、PWM制御する。なお、本実施形態では、パルス周期は50μsecである。
Therefore, the on-duty time To (To = pulse period × α1) of the transistor Q1 during the first period Ta is a fixed value. During the first period Ta, the transistor Q1 is driven on and off at a fixed duty ratio α1 to charge the capacitor C3. Note that the fixed duty ratio α1 data is stored in the
そして、このオンデューティ時間Toは、第2期間Tbにおいて、トランジスタQ1がオフされていても、トランジスタQ2のゲート電位Vgがソース電位Vsよりも高い状態を保持できる値とされている。すなわち、ソース電位Vsよりもゲート電位Vgが常に大きければ、トランジスタQ2は、オン制御できるからである。 In the second period Tb, the on-duty time To is a value that allows the gate potential Vg of the transistor Q2 to be kept higher than the source potential Vs even when the transistor Q1 is turned off. That is, if the gate potential Vg is always higher than the source potential Vs, the transistor Q2 can be controlled to be on.
なお、第5実施形態での力行状態でのデューティ比α、デューティ比(1−|α|)は、第1実施形態と同じである。又、回生状態の制御においては、トランジスタQ2のデューティ比(1−|α|)はトランジスタQ2が全オンする100%のデューティ比を含む。すなわち、0≦|α|≦1としている。 Note that the duty ratio α and the duty ratio (1− | α |) in the power running state in the fifth embodiment are the same as those in the first embodiment. In the regenerative state control, the duty ratio (1- | α |) of the transistor Q2 includes a 100% duty ratio at which the transistor Q2 is fully turned on. That is, 0 ≦ | α | ≦ 1.
従って、第5実施形態によれば、下記の効果を奏する。
(1) 第5実施形態では、目標出力電圧VBPIG*と出力電圧VBPIGとの偏差に基づいて、モータ6の力行、回生状態を判定する制御装置20(操舵状態判定手段)を設けた。又、第1スイッチング素子及び第2スイッチング素子をnチャンネル形MOSFETのトランジスタQ1,Q2にて構成した。さらに、バッテリBとトランジスタQ1のドレイン間に接続されるとともに、トランジスタQ2のゲートに印加する電圧を発生するブートストラップ回路BSを設けた。又、前記ブートストラップ回路BSにはコンデンサC3(ブートストラップコンデンサ)を含むように、同コンデンサC3の電位をトランジスタQ2のゲートに印加可能にしている。
Therefore, according to the fifth embodiment, the following effects are obtained.
(1) In 5th Embodiment, the control apparatus 20 (steering state determination means) which determines the power running and regeneration state of the
一方、制御装置20は、力行状態と判定すると、トランジスタQ1,Q2を交互にオンオフ制御するようにした。又、回生状態と判定すると、トランジスタQ2をオンオフ制御するとともに、トランジスタQ1を固定デューティ比α1にてオンオフ制御する第1期間Ta(200μsec)と、トランジスタQ1をオフに保持するようにした第2期間Tb(200μsec)を含む一定周期毎で制御を行うようにした。
On the other hand, when the
上記のように、第5実施形態では、第1実施形態等のチャージポンプ方式にてトランジスタQ2の電源を確保している場合と異なっている。すなわち、ブートストラップ回路BSを、力行状態及び回生状態のときのトランジスタQ2のゲートの電源としている。 As described above, the fifth embodiment is different from the case where the power source of the transistor Q2 is secured by the charge pump method of the first embodiment or the like. That is, the bootstrap circuit BS is used as a power source for the gate of the transistor Q2 in the power running state and the regenerative state.
第1実施形態のようにチャージポンプ方式でトランジスタQ2の電源とした場合には、回生状態の際にも、トランジスタQ2を全オンとしても問題なく作動する。
しかし、第5実施形態のようにブートストラップ回路BSを設けた場合、回生時に仮にトランジスタQ1をオンしないと、コンデンサC3は充電されないことになる。このため、コンデンサC3が放電して、いずれゲート電位Vgがソース電位Vsよりも下がり、トランジスタQ2がオンできなくなって回生電流の吸収ができなくなる。
When the power source of the transistor Q2 is used by the charge pump method as in the first embodiment, the transistor Q2 operates without any problem even in the regenerative state even when the transistor Q2 is fully turned on.
However, when the bootstrap circuit BS is provided as in the fifth embodiment, the capacitor C3 is not charged unless the transistor Q1 is turned on during regeneration. For this reason, the capacitor C3 is discharged, and eventually the gate potential Vg falls below the source potential Vs, the transistor Q2 cannot be turned on, and the regenerative current cannot be absorbed.
しかし、第5実施形態では、回生時にはトランジスタQ1を固定デューティ比α1にてPWM制御する第1期間Taを設けているため、第2期間TbにてコンデンサC3を放電しても、十分にトランジスタQ2をオンオフ駆動できる効果を奏する。 However, in the fifth embodiment, since the first period Ta for PWM control of the transistor Q1 with the fixed duty ratio α1 is provided at the time of regeneration, the transistor Q2 is sufficiently obtained even if the capacitor C3 is discharged in the second period Tb. There is an effect that can be driven on and off.
この結果、回生状態の際にも、回生電流をバッテリに吸収することができる。
前記第5実施形態を下記のようにしても良い。
○第5実施形態では、回生時には、一定周期毎に、固定デューティ比にて第1スイッチング素子であるトランジスタQ1をオンオフ制御するようにした。この代わりに、前記第1期間Taは、トランジスタQ1を固定デューティ比にてオンオフ制御し、第2期間Tbを可変デューティ比にてオンオフ制御するようにしても良い。
As a result, the regenerative current can be absorbed by the battery even in the regenerative state.
The fifth embodiment may be as follows.
In the fifth embodiment, during regeneration, the transistor Q1, which is the first switching element, is controlled to be turned on and off at a fixed duty ratio at regular intervals. Instead, in the first period Ta, the transistor Q1 may be on / off controlled with a fixed duty ratio, and the second period Tb may be on / off controlled with a variable duty ratio.
6.第6実施形態(参考実施形態)
次に第6実施形態を図14〜図17を参照して説明する。なお、第6実施形態は、第5実施形態の回路構成と同じであって、回生時の制御を変形した実施形態であるため、第5実施形態と同一構成については、同一符号を付してその説明を省略する。
6). Sixth embodiment (reference embodiment)
Next, a sixth embodiment will be described with reference to FIGS. The sixth embodiment is the same as the circuit configuration of the fifth embodiment and is a modified embodiment of the control during regeneration. Therefore, the same reference numerals are given to the same configurations as the fifth embodiment. The description is omitted.
なお、図16、図17は、昇圧回路100の作用を示すためのものであって、説明の便宜上、ブートストラップ回路BS等の回路を省略し、本実施形態における昇圧回路100の実質的な作用を等価回路的に示したものである。
16 and 17 are for illustrating the operation of the
図14は、制御装置20のCPU21において、回生時の制御プログラムで実行される機能を示す制御ブロック図である。
第6実施形態では、回生時の制御において、図14に示すようにガード機能部140を、PWM演算部130と昇圧回路100との間に設けている。
FIG. 14 is a control block diagram illustrating functions executed by the control program during regeneration in the
In the sixth embodiment, a
なお、本実施形態では、力行時の制御は、第5実施形態と同様に行う。
回生時の制御においては、第5実施形態と異なり、トランジスタQ1を全オフとし、トランジスタQ2がオンオフ駆動するようにPWM制御される。そして、トランジスタQ2のデューティ比(1−|α|)はトランジスタQ2が全オンとならないように、言い換えると、必ずオフできるようにガード(制限)されている。
In the present embodiment, control during powering is performed in the same manner as in the fifth embodiment.
In the control during regeneration, unlike the fifth embodiment, PWM control is performed so that the transistor Q1 is fully turned off and the transistor Q2 is driven on and off. The duty ratio (1- | α |) of the transistor Q2 is guarded (limited) so that the transistor Q2 is not fully turned on, in other words, can always be turned off.
具体的には、PWM演算部130で演算されたデューティ比|α|がPWM演算部130により算出されたとき、|α|がガード値(制限値)αg(0≦|α|<αg<1)を超える場合には、αgを選択するようにされている。すなわち、この場合には、トランジスタQ2はデューティ比(1−αg)にてオン駆動される。
Specifically, when the duty ratio | α | calculated by the
なお、ガード値αg以下のデューティ比とした場合、後述するトランジスタQ2がオフしたとき(モードII時)のコンデンサC3の充電により、トランジスタQ2のゲート電位Vgがソース電位Vsよりも高く維持するようにされている。すなわち、モードIIでは、必ずトランジスタQ2がオフするように設定されている。 When the duty ratio is equal to or less than the guard value αg, the gate potential Vg of the transistor Q2 is maintained higher than the source potential Vs by charging the capacitor C3 when the transistor Q2 described later is turned off (during mode II). Has been. That is, in mode II, the transistor Q2 is always set to be turned off.
図15は回生状態でのトランジスタQ1,Q2の駆動パターンを示している。
同図に示すように本実施形態においても、第1期間Ta及び第2期間Tbが交互に繰り返される駆動パターンとされている。第6実施形態は第5実施形態と同様に第1期間Taは、充電期間に相当するとともに、α演算が反映しない非反映期間に相当する。第2期間Tbは、放電期間に相当するとともに、α演算が反映する反映期間に相当する。
FIG. 15 shows a drive pattern of the transistors Q1 and Q2 in the regenerative state.
As shown in the figure, also in the present embodiment, the driving pattern is such that the first period Ta and the second period Tb are alternately repeated. In the sixth embodiment, similarly to the fifth embodiment, the first period Ta corresponds to a charging period and corresponds to a non-reflecting period in which the α calculation is not reflected. The second period Tb corresponds to the discharge period and also corresponds to the reflection period reflected by the α calculation.
第6実施形態では第1期間Ta中は、モードIとモードIIとが交互に繰り返される。
図15に示す第1期間TaのモードI(トランジスタQ2がオン、トランジスタQ1がオフ)のときは、図16に示すようにモータ6で発生した回生電力は、トランジスタQ2、コイルLを通じて回生電流I1がバッテリBに流れ込み吸収される。
In the sixth embodiment, mode I and mode II are alternately repeated during the first period Ta.
In the first period Ta mode I shown in FIG. 15 (transistor Q2 is on and transistor Q1 is off), as shown in FIG. 16, the regenerative power generated by the
又、図15に示す第1期間TaのモードII(トランジスタQ2がオフ、トランジスタQ1がオフ)のときは下記の通りとなる。すなわち、モードIからモードIIに遷移したときに、図17に示すようにトランジスタQ2はオフする。しかし、コイルL及びモータ6の巻線(図示しない)に流れている電流は直ちには零にはならない。コイルLではトランジスタQ1の寄生ダイオードD1がオンして電流I2はGND(グランド)→トランジスタQ1→コイルL→バッテリBに流れ、コイルLに蓄えられている電磁エネルギはバッテリBに吸収される。
Further, in mode II (transistor Q2 is off, transistor Q1 is off) in the first period Ta shown in FIG. That is, when the mode I transitions to the mode II, the transistor Q2 is turned off as shown in FIG. However, the current flowing through the coil L and the winding (not shown) of the
この時、コイルLと寄生ダイオードD1のカソードとの接続点P3の電位は、寄生ダイオードD1がオンすることにより、GND(グランド)電位に落ちるため、コンデンサC3をチャージすることができる。 At this time, since the potential at the connection point P3 between the coil L and the cathode of the parasitic diode D1 falls to the GND (ground) potential when the parasitic diode D1 is turned on, the capacitor C3 can be charged.
一方、モータ6の図示しない巻線ではトランジスタQ2がオフし、回生電流が流れるルートが遮断されるため、この回生電流I3によりコンデンサC2がチャージされる。
このようにモードIIにおいては、トランジスタQ2が必ずオフし、ブートストラップ回路BSのコンデンサC3がチャージされる。この結果、トランジスタQ2のゲート電位Vgをソース電位Vsよりも高く維持することができ、その後のトランジスタQ2のオンを可能にしている。すなわち、第6実施形態では、回生状態ではトランジスタQ1が全オフとなるが、上記のようにモードII時において、トランジスタQ2が必ずオフしてコンデンサC3がチャージされるため、トランジスタQ2のオンが可能である。
On the other hand, in the winding (not shown) of the
Thus, in mode II, the transistor Q2 is always turned off and the capacitor C3 of the bootstrap circuit BS is charged. As a result, the gate potential Vg of the transistor Q2 can be maintained higher than the source potential Vs, and the transistor Q2 can be turned on thereafter. That is, in the sixth embodiment, the transistor Q1 is completely turned off in the regenerative state, but in the mode II as described above, the transistor Q2 is always turned off and the capacitor C3 is charged, so that the transistor Q2 can be turned on. It is.
第2期間Tbは、第5実施形態と同様にα演算が反映されてトランジスタQ2がPWM制御にてオンオフ駆動される。
第6実施形態では、下記の効果がある。
In the second period Tb, the α calculation is reflected as in the fifth embodiment, and the transistor Q2 is driven on and off by PWM control.
The sixth embodiment has the following effects.
(1) 第6実施形態では、目標出力電圧VBPIG*と出力電圧VBPIGとの偏差に基づいて、モータ6の力行、回生状態を判定する制御装置20(操舵状態判定手段)を設けた。
又、第1スイッチング素子及び第2スイッチング素子をnチャンネル形MOSFETのトランジスタQ1,Q2にて構成した。さらに、バッテリBとトランジスタQ1のドレインに接続されるとともに、トランジスタQ2のゲートに印加する電圧を発生するブートストラップ回路BSを設けた。
(1) In the sixth embodiment, the control device 20 (steering state determining means) that determines the power running and regenerative state of the
The first switching element and the second switching element are composed of transistors Q1 and Q2 of n-channel MOSFETs. Furthermore, a bootstrap circuit BS is provided which is connected to the battery B and the drain of the transistor Q1 and generates a voltage to be applied to the gate of the transistor Q2.
一方、制御装置20は、力行状態と判定すると、トランジスタQ1,Q2を交互にオンオフ制御するようにした。
又、回生状態と判定すると、トランジスタQ1を全オフし、トランジスタQ2(第2スイッチング素子)のみをオンオフ制御のためにPWM制御するとともに、同PWM制御では所定デューティ比(1−αg)を越えてPWM制御しないように、デューティ制限するようにした。すなわち、トランジスタQ2には必ずオフする期間を含むようにオンオフ制御すべくPWM制御した。
On the other hand, when the
If the regeneration state is determined, the transistor Q1 is completely turned off, and only the transistor Q2 (second switching element) is PWM-controlled for on / off control. In the PWM control, a predetermined duty ratio (1-αg) is exceeded. The duty is limited so that PWM control is not performed. That is, the transistor Q2 is subjected to PWM control so as to be controlled so as to include a period in which the transistor Q2 is always turned off.
この結果、回生状態では、必ずトランジスタQ2がオフする。このため、トランジスタQ2がオフしている時間(モードIIの期間)に、電流I2はGND(グランド)→トランジスタQ1(寄生ダイオードD1)→コイルL→バッテリBに流れ、コイルLに蓄えられている電磁エネルギをバッテリBに吸収させることができる。 As a result, in the regenerative state, the transistor Q2 is always turned off. Therefore, during the time when the transistor Q2 is off (period of mode II), the current I2 flows from GND (ground) → transistor Q1 (parasitic diode D1) → coil L → battery B and is stored in the coil L. Electromagnetic energy can be absorbed by the battery B.
又、寄生ダイオードD1がオンすると、コンデンサC3と寄生ダイオードD1との接続点がGND電位になるため、コンデンサC3を充電でき、トランジスタQ2を駆動させることができる。 Further, when the parasitic diode D1 is turned on, the connection point between the capacitor C3 and the parasitic diode D1 becomes the GND potential, so that the capacitor C3 can be charged and the transistor Q2 can be driven.
(2) 又、第6実施形態においても、回生状態でトランジスタQ2がオンされるので、トランジスタQ2をオンした際に流れる電流による発熱量(ロス)が少ないため、効率を上げることができる。 (2) Also in the sixth embodiment, since the transistor Q2 is turned on in the regenerative state, the amount of heat generated (loss) due to the current flowing when the transistor Q2 is turned on is small, so that the efficiency can be improved.
7.第7実施形態(参考実施形態)
次に第7実施形態を図2、図18及び図19を参照して説明する。
第7実施形態は、第4実施形態の構成及び第4実施形態の回生時のトランジスタQ1,Q2の制御と同一とされている。そして、力行状態のトランジスタQ1,Q2の制御が第4実施形態と異なっている。
7). Seventh embodiment (reference embodiment)
Next, a seventh embodiment will be described with reference to FIG. 2, FIG. 18, and FIG.
The seventh embodiment is the same as the configuration of the fourth embodiment and the control of the transistors Q1 and Q2 during regeneration of the fourth embodiment. The control of the transistors Q1 and Q2 in the power running state is different from that in the fourth embodiment.
なお、本実施形態の制御装置20は、操舵状態判定手段及びモータ6の負荷状態を判定する負荷状態判定手段を構成している。
負荷状態判定手段としての制御装置20は、CPU21が、図2に示すように入力した操舵トルクτ(操舵トルク信号)に基づいてモータ6の負荷状態が高負荷か低負荷であるかを判定する。本実施形態では、判定基準値として、0を採用し、操舵トルクτが0の場合を低負荷とし、それ以外の場合を高負荷と判定している。
The
The
なお、判定基準値は0以外であってもよく、要は、昇圧回路100により、昇圧が必要でない場合の値を判定基準値とし、その判定基準値以下の操舵トルクτが検出された場合を低負荷であるとし、そうでない場合を高負荷としてもよい。
Note that the determination reference value may be other than 0. In short, the case where the
そして、制御装置20が力行状態と判定し、かつ、モータ6の負荷状態が高負荷であると判定した際には、図18に示すように第4実施形態の力行状態のときと同様に、トランジスタQ1,Q2を交互にオンオフ駆動する。なお、制御装置20が力行状態と判定し、かつ、モータ6の負荷状態が高負荷であると判定した際には、第2実施形態の力行状態のときと同様に、トランジスタQ1をオンオフ駆動し、一方、トランジスタQ2を全オフとしてもよい(図7)。
Then, when the
又、制御装置20が力行状態と判定し、かつ、モータ6の負荷状態が低負荷であると判定した際には、図19に示すように、トランジスタQ1をPWM制御によりオンオフ駆動するとともに、トランジスタQ2を全オフとするデューティ比駆動信号をそれぞれ印加する。
When the
この結果、モータ6の負荷状態が低負荷の場合には、トランジスタQ2が全オフとなり、トランジスタQ2がオン作動することがない。
第7実施形態では下記の効果がある。
As a result, when the load state of the
The seventh embodiment has the following effects.
(1)第7実施形態では、目標出力電圧VBPIG*と出力電圧VBPIGとの偏差に基づいて、モータ6の力行、回生状態を判定する制御装置20(操舵状態判定手段)を設けた。又、制御装置20は、操舵トルクτ(操舵トルク信号)に基づいてモータ6(電動機)の負荷状態が高負荷か低負荷であるかを判定するように構成した(負荷状態判定手段)。
(1) In the seventh embodiment, the control device 20 (steering state determining means) that determines the power running and regenerative state of the
制御装置20は、力行状態と判定し、かつ、モータ6の負荷状態が低負荷であると判定すると、トランジスタQ1(第1スイッチング素子)のみをオンオフ制御(PWM制御)し、かつ、トランジスタQ2を全オフするように制御した。又、力行状態と判定し、かつ、モータ6の負荷状態が高負荷であると判定すると、両トランジスタQ1,Q2を交互にオンオフ制御(PWM制御)するようにした。
When determining that the power running state is present and the load state of the
一方、制御装置20は回生状態と判定すると、トランジスタQ2(第2スイッチング素子)のみをオンオフ制御(PWM制御)するようにした。
この結果、力行状態であって、モータ6の負荷状態が、低負荷の場合、特に本実施形態では無負荷の場合には、トランジスタQ2が全オフするため、トランジスタQ2の発熱がなくなって、スイッチング損失(ロス)がなくなり、効率を上げることができる。
On the other hand, when the
As a result, when the
又、操舵トルクτが0になった場合には、トランジスタQ1のデューティ比αは0%(オンデューティ時間Tα=0)となってくるので、トランジスタQ1は全オフとなり、トランジスタQ1のスイッチング損失もなくなる。 When the steering torque τ becomes 0, the duty ratio α of the transistor Q1 is 0% (on-duty time Tα = 0), so that the transistor Q1 is completely turned off and the switching loss of the transistor Q1 is also reduced. Disappear.
(2) 回生時には、第4実施形態の回生時と同様の効果を奏する。
8.第8実施形態(参考実施形態)
次に、第8実施形態について説明する。
(2) At the time of regeneration, the same effects as at the time of regeneration of the fourth embodiment are achieved.
8). Eighth embodiment (reference embodiment)
Next, an eighth embodiment will be described.
前記第7実施形態では、チャージポンプをトランジスタQ2の電源としていたが、第8実施形態では、第7実施形態の構成中、チャージポンプの代わりにトランジスタQ2の電源としてブートストラップ回路BSを備えた構成としたところが異なっている。すなわち、第8実施形態の構成は、第5実施形態と同一の構成としているところが異なっている。 In the seventh embodiment, the charge pump is used as the power source of the transistor Q2. In the eighth embodiment, in the configuration of the seventh embodiment, the bootstrap circuit BS is provided as the power source of the transistor Q2 instead of the charge pump. Is different. That is, the configuration of the eighth embodiment is different from that of the fifth embodiment.
そして、第8実施形態では、制御装置20が第7実施形態と同様に操舵状態判定手段として力行状態と判定した場合には、制御装置20は負荷状態判定手段として、モータ6の負荷状態が低負荷か、高負荷か否かを判定する。高負荷と判定したときには、制御装置20は第7実施形態と同様に図18に示すようにトランジスタQ1,Q2にデューティ比駆動信号を印加する。又、低負荷と判定した場合には第7実施形態と同様に図19に示すようにトランジスタQ1,Q2にデューティ比駆動信号を印加する。
In the eighth embodiment, when the
さらに、制御装置20が回生状態と判定した場合には、第5実施形態と同様に図13に示すようにトランジスタQ1,Q2にデューティ比駆動信号を印加する。
この結果、第8実施形態では、下記の効果を奏する。
Further, when the
As a result, the following effects are achieved in the eighth embodiment.
(1) 第8実施形態では、目標出力電圧VBPIG*と出力電圧VBPIGとの偏差に基づいて、モータ6の力行、回生状態を判定する制御装置20(操舵状態判定手段)を設けた。又、第1スイッチング素子及び第2スイッチング素子をnチャンネル形MOSFETのトランジスタQ1,Q2にて構成した。さらに、バッテリBとトランジスタQ1のドレインに接続されるとともに、トランジスタQ2のゲートに印加する電圧を発生するブートストラップ回路BSを設けた。同ブートストラップ回路BSにはコンデンサC3を含むように構成し、コンデンサC3の電位を印加可能に同コンデンサをトランジスタQ2(第2スイッチング素子)のゲートに接続した。
(1) In the eighth embodiment, the control device 20 (steering state determining means) that determines the power running and regenerative state of the
制御装置20は、力行状態と判定し、かつ、モータ6の負荷状態が低負荷であると判定すると、トランジスタQ1(第1スイッチング素子)のみをオンオフ制御(PWM制御)し、かつ、トランジスタQ2を全オフするように制御した。又、力行状態と判定し、かつ、モータ6の負荷状態が高負荷であると判定すると、両トランジスタQ1,Q2を交互にオンオフ制御(PWM制御)するようにした。
When determining that the power running state is present and the load state of the
この結果、第7実施形態の(1)の効果と同様の効果を奏する。
(2)又、第8実施形態では、制御装置20は、回生状態と判定すると、両トランジスタQ1,Q2を固定デューティ比α1にてオンオフ制御する第1期間Taと、トランジスタQ1をオフに保持し、かつトランジスタQ2をオンオフ駆動制御するようにした第2期間Tbを含む周期で制御を行うようにした。
As a result, the same effect as the effect (1) of the seventh embodiment is obtained.
(2) In the eighth embodiment, when the
この結果、第5実施形態の(1)の効果と同様の効果を奏する。
9.第9実施形態(参考実施形態)
次に、第9実施形態について説明する。
As a result, the same effect as the effect (1) of the fifth embodiment is obtained.
9. Ninth embodiment (reference embodiment)
Next, a ninth embodiment will be described.
第9実施形態は、第8実施形態のハード構成と同一構成であり、かつ、力行状態のときの制御も第8実施形態と同様に制御するようにされている。そして、第9実施形態は、回生状態のときの制御が第8実施形態と異なっている。 The ninth embodiment has the same configuration as the hardware configuration of the eighth embodiment, and controls the power running state similarly to the eighth embodiment. The ninth embodiment differs from the eighth embodiment in the control during the regenerative state.
なお、本実施形態においても、第8実施形態と同様に制御装置20は、操舵状態判定手段及び負荷状態判定手段を構成している。
そして、制御装置20は、回生状態と判定したときには、第6実施形態と同様に図15に示すようにトランジスタQ1,Q2にデューティ比駆動信号を印加するようにされている。
In the present embodiment as well, as in the eighth embodiment, the
When the
この結果、第9実施形態では、下記の効果を奏する。
(1) 目標出力電圧VBPIG*と出力電圧VBPIGとの偏差に基づいて、モータ6の力行、回生状態を判定する制御装置20(操舵状態判定手段)を設けた。又、第1スイッチング素子及び第2スイッチング素子をnチャンネル形MOSFETのトランジスタQ1,Q2にて構成した。さらに、バッテリBとトランジスタQ1のドレインに接続されるとともに、トランジスタQ2のゲートに印加する電圧を発生するブートストラップ回路BSを設けた。同ブートストラップ回路BSにはコンデンサC3を含むように構成し、コンデンサC3の電位を印加可能に同コンデンサをトランジスタQ2(第2スイッチング素子)のゲートに接続した。
As a result, the ninth embodiment has the following effects.
(1) A control device 20 (steering state determining means) that determines the power running and regenerative state of the
制御装置20は、力行状態と判定し、かつ、モータ6の負荷状態が低負荷であると判定すると、トランジスタQ1(第1スイッチング素子)のみをオンオフ制御(PWM制御)し、かつ、トランジスタQ2を全オフするように制御した。又、力行状態と判定し、かつ、モータ6の負荷状態が高負荷であると判定すると、両トランジスタQ1,Q2を交互にオンオフ制御(PWM制御)するようにした。
When determining that the power running state is present and the load state of the
この結果、第7実施形態の(1)の効果と同様の効果を奏する。
(2) 又、制御装置20は、回生状態と判定すると、トランジスタQ1を全オフし、トランジスタQ2(第2スイッチング素子)のみをオンオフ制御のためにPWM制御するとともに、同PWM制御では所定デューティ比(1−αg)を越えてPWM制御しないように、デューティ制限するようにした。すなわち、トランジスタQ2には必ずオフする期間を含むようにオンオフ制御するためにPWM制御した。
As a result, the same effect as the effect (1) of the seventh embodiment is obtained.
(2) When the
この結果、回生状態では、必ずトランジスタQ2がオフする。このため、トランジスタQ2がオフしている時間(モードIIの期間)に、電流I2はGND(グランド)→トランジスタQ1(寄生ダイオードD1)→コイルL→バッテリBに流れ、コイルLに蓄えられている電磁エネルギをバッテリBに吸収させることができる。 As a result, in the regenerative state, the transistor Q2 is always turned off. Therefore, during the time when the transistor Q2 is off (period of mode II), the current I2 flows from GND (ground) → transistor Q1 (parasitic diode D1) → coil L → battery B and is stored in the coil L. Electromagnetic energy can be absorbed by the battery B.
又、寄生ダイオードD1がオンすると、コンデンサC3と寄生ダイオードD1との接続点がGND電位になるため、コンデンサC3を充電でき、トランジスタQ2を駆動させることができる。 Further, when the parasitic diode D1 is turned on, the connection point between the capacitor C3 and the parasitic diode D1 becomes the GND potential, so that the capacitor C3 can be charged and the transistor Q2 can be driven.
10.第10実施形態(参考実施形態)
次に、第10実施形態について図12、図20を参照して説明する。
第10実施形態では、第5実施形態と同一構成については、同一符号を付してその説明を省略し、第5実施形態の構成と異なるところを中心に説明する。
10. Tenth embodiment (reference embodiment)
Next, a tenth embodiment will be described with reference to FIGS.
In the tenth embodiment, the same components as those in the fifth embodiment will be denoted by the same reference numerals, and the description thereof will be omitted. The description will focus on differences from the components in the fifth embodiment.
第5実施形態では、ダイオードD3のアノードは印加点P1に接続した。それに対して、本実施形態ではブートストラップ回路BSを構成しているダイオードD3のアノードが電圧印加点P2、すなわち、トランジスタQ2のドレインに接続されているところが異なっている。 In the fifth embodiment, the anode of the diode D3 is connected to the application point P1. On the other hand, the present embodiment is different in that the anode of the diode D3 constituting the bootstrap circuit BS is connected to the voltage application point P2, that is, the drain of the transistor Q2.
他の構成は第5実施形態と同一構成である。
例えば、プリドライバ24は、CPU21からのトランジスタQ2に関するデューティ比駆動信号に基づいて、コンデンサC3にチャージした電圧を、HO端子を介してトランジスタQ2のゲートに印加する。又、プリドライバ24は、CPU21からのトランジスタQ1に関するデューティ比駆動信号に基づいて、印加点P1の電圧(本実施形態ではDC12V)をLO端子を介してトランジスタQ1のゲートに印加する。
Other configurations are the same as those of the fifth embodiment.
For example, the pre-driver 24 applies the voltage charged to the capacitor C3 to the gate of the transistor Q2 via the HO terminal based on the duty ratio drive signal related to the transistor Q2 from the
本実施形態では、制御装置20は、操舵状態判定手段を構成している。
(作用)
上記のように構成された第10実施形態の作用を説明する。
In the present embodiment, the
(Function)
The operation of the tenth embodiment configured as described above will be described.
制御装置20が、第5実施形態と同様にモータ6が力行状態であると判定すると、トランジスタQ1,Q2を交互にオンオフ制御する(図12参照)。この結果、コイルLでエネルギーの蓄積と放出とが繰り返され、トランジスタQ2のドレイン側に放出の際の高電圧が現れる。
If the
すなわち、トランジスタQ1がオンして、トランジスタQ2がオフすると、トランジスタQ1を介して接地側に電流が流れる。次にトランジスタQ1がオフとなると、コイルLに流れる電流が遮断される。コイルL1に流れる電流が遮断されると、この電流の遮断による磁束の変化を妨げるように、オン作動しているトランジスタQ2のドレイン側に高電圧が発生する。この繰り返しによって、トランジスタQ2のドレイン側に高電圧が繰り返し発生し、コンデンサC2で平滑(充電)され、出力電圧VBPIG として点P2に生じる。 That is, when the transistor Q1 is turned on and the transistor Q2 is turned off, a current flows to the ground side via the transistor Q1. Next, when the transistor Q1 is turned off, the current flowing through the coil L is cut off. When the current flowing through the coil L1 is interrupted, a high voltage is generated on the drain side of the transistor Q2 that is turned on so as to prevent a change in magnetic flux due to the interruption of the current. By repeating this, a high voltage is repeatedly generated on the drain side of the transistor Q2, smoothed (charged) by the capacitor C2, and generated at the point P2 as the output voltage VBPIG.
このようにして、トランジスタQ2のドレイン電位が上がるため、ブートストラップ回路BSのコンデンサC3もブートストラップの働きで上がる。すなわち、トランジスタQ1をオンすると、トランジスタQ1のドレインがグランド電位に落ちる。すると、コンデンサC3が電圧印加点P2の電位(トランジスタQ2のドレイン電位)にチャージされる。又、次にトランジスタQ1がオフすると、前記トランジスタQ1のドレイン電位が12Vになるため、ダイオードD3とコンデンサC3との接続点の電位が「12V+トランジスタQ2のドレイン電位」となる。 In this way, since the drain potential of the transistor Q2 rises, the capacitor C3 of the bootstrap circuit BS also rises due to the bootstrap function. That is, when the transistor Q1 is turned on, the drain of the transistor Q1 falls to the ground potential. Then, the capacitor C3 is charged to the potential at the voltage application point P2 (the drain potential of the transistor Q2). When the transistor Q1 is turned off next, the drain potential of the transistor Q1 becomes 12V, so that the potential at the connection point between the diode D3 and the capacitor C3 becomes “12V + the drain potential of the transistor Q2.”
このように、トランジスタQ1がオフすると、ダイオードD3とコンデンサC3の接続点の電位を、トランジスタQ2のソース電位よりも高くすることができる。
従って、このコンデンサC3の電圧が、トランジスタQ2に関するデューティ比駆動信号(オン信号の場合)に基づいて、トランジスタQ2のゲートに印加される。このとき、トランジスタQ2のゲート電位Vgがソース電位Vsよりも高いため、トランジスタQ2がオンする。
Thus, when the transistor Q1 is turned off, the potential at the connection point between the diode D3 and the capacitor C3 can be made higher than the source potential of the transistor Q2.
Therefore, the voltage of the capacitor C3 is applied to the gate of the transistor Q2 based on the duty ratio drive signal (in the case of an ON signal) related to the transistor Q2. At this time, since the gate potential Vg of the transistor Q2 is higher than the source potential Vs, the transistor Q2 is turned on.
又、制御装置20は、モータ6が回生状態であると判定すると、トランジスタQ1を全オフし,トランジスタQ2をオンオフ制御(PWM制御)する。
この場合、回生状態であるため、トランジスタQ1を全オフとしても、モータ6で発生した回生電力のため、トランジスタQ2のドレイン電位が上がる。このため、トランジスタQ1のオフによってトランジスタQ1のドレイン電位が12Vになって、ダイオードD3とコンデンサC3との接続点の電位が「12V+トランジスタQ2のドレイン電位」となる。
If the
In this case, since it is in the regenerative state, the drain potential of the transistor Q2 rises due to the regenerative power generated by the
この結果、トランジスタQ1がオフしている場合、ダイオードD3とコンデンサC3の接続点の電位を、トランジスタQ2のソース電位よりも高くすることができる。
従って、このコンデンサC3の電圧が、トランジスタQ2に関するデューティ比駆動信号(オン信号の場合)に基づいて、トランジスタQ2のゲートに印加される。このとき、トランジスタQ2のゲート電位Vgがソース電位Vsよりも高いため、トランジスタQ2がオンする。
As a result, when the transistor Q1 is off, the potential at the connection point between the diode D3 and the capacitor C3 can be made higher than the source potential of the transistor Q2.
Therefore, the voltage of the capacitor C3 is applied to the gate of the transistor Q2 based on the duty ratio drive signal (in the case of an ON signal) related to the transistor Q2. At this time, since the gate potential Vg of the transistor Q2 is higher than the source potential Vs, the transistor Q2 is turned on.
従って、第10実施形態によれば、下記の効果を奏する。
(1) 第10実施形態では、目標出力電圧VBPIG*と出力電圧VBPIGとの偏差に基づいて、モータ6の力行、回生状態を判定する制御装置20(操舵状態判定手段)を設けた。
Therefore, according to the tenth embodiment, the following effects are obtained.
(1) In the tenth embodiment, the control device 20 (steering state determining means) that determines the power running and regenerative state of the
又、第1スイッチング素子及び第2スイッチング素子をnチャンネル形MOSFETのトランジスタQ1,Q2にて構成した。さらに、トランジスタQ2のドレインにコンデンサC3(ブートストラップコンデンサ)を含むブートストラップ回路BSを接続し、同ブートストラップ回路BSをトランジスタQ2(第2スイッチング素子)の駆動源として、前記コンデンサC3の電位を印可可能に同コンデンサC3をトランジスタQ2のゲートに接続した。 The first switching element and the second switching element are composed of transistors Q1 and Q2 of n-channel MOSFETs. Further, a bootstrap circuit BS including a capacitor C3 (bootstrap capacitor) is connected to the drain of the transistor Q2, and the potential of the capacitor C3 is applied by using the bootstrap circuit BS as a drive source of the transistor Q2 (second switching element). The capacitor C3 is connected to the gate of the transistor Q2 as possible.
一方、制御装置20は、力行状態と判定すると、トランジスタQ1,Q2を交互にオンオフ制御し、回生状態と判定すると、トランジスタQ2のみをオンオフ制御した。
この結果、第10実施形態においても、回生状態では、トランジスタQ1を全オフした状態でも、トランジスタQ2のドレイン電位が回生電力により上がり、結果的に、トランジスタQ2のゲート電位Vgをソース電位Vsよりも高くする。このため、トランジスタQ2をオンオフ制御できるため、回生電流をバッテリBに吸収することができる。
On the other hand, when it is determined that the power running state is established, the
As a result, also in the tenth embodiment, in the regenerative state, the drain potential of the transistor Q2 rises due to the regenerative power even when the transistor Q1 is fully turned off. As a result, the gate potential Vg of the transistor Q2 becomes higher than the source potential Vs. Make it high. For this reason, since the transistor Q2 can be controlled on and off, the regenerative current can be absorbed by the battery B.
(2) 第10実施形態は、第5実施形態のブートストラップ回路BSの接続構成の場合に比較して、下記の利点がある。
第5実施形態では、回生時には、トランジスタQ1を固定デューティ比α1にて、PWM制御する第1期間Taを設けることにより、第2期間TbにてコンデンサC3を放電しても、トランジスタQ2をオンオフ駆動できるようにしていた。それに対して、第10実施形態では、トランジスタQ1を全オフにすることができるため、トランジスタQ1による発熱がなくなり、効率を上げることができる。
(2) The tenth embodiment has the following advantages compared to the connection configuration of the bootstrap circuit BS of the fifth embodiment.
In the fifth embodiment, at the time of regeneration, by providing a first period Ta for PWM control of the transistor Q1 at a fixed duty ratio α1, the transistor Q2 is driven on and off even if the capacitor C3 is discharged in the second period Tb. I was able to do it. On the other hand, in the tenth embodiment, since the transistor Q1 can be completely turned off, the heat generated by the transistor Q1 is eliminated, and the efficiency can be increased.
(3) チャージポンプ方式は、コスト的に高い回路となるが、第10実施形態においては、チャージポンプ方式を採用せず、ダイオードとコンデンサからなる簡単な回路にて構成できるため、コスト的には、チャージポンプ方式よりも安価にすることができる。又、回生時の性能は、チャージポンプ方式と同等の性能を得ることができる。 (3) The charge pump method is a costly circuit, but in the tenth embodiment, the charge pump method is not adopted and a simple circuit composed of a diode and a capacitor can be used. It can be made cheaper than the charge pump system. Moreover, the performance at the time of regeneration can obtain the performance equivalent to a charge pump system.
11.第11実施形態
次に第11実施形態を図21及び図22を参照して説明する。
第11実施形態は、第2実施形態及び第1実施形態の構成と同一であり、目標出力電圧VBPIG*を可変にしたところが異なっているため、異なるところを中心にして説明する。
11. The eleventh exemplary type state then the eleventh embodiment will be described with reference to FIGS. 21 and 22.
The eleventh embodiment is the same as the configurations of the second embodiment and the first embodiment, and the difference is that the target output voltage VBPIG * is made variable.
本実施形態のトランジスタQ1,Q2を制御する制御装置20について説明する。
図21は、制御装置20の機能ブロック図を示している。すなわち、CPU21内部において、プログラムで実行される機能を示す制御ブロック図である。
The
FIG. 21 shows a functional block diagram of the
同制御ブロック図で図示されている各部は、独立したハードウエアを示すものではなく、CPU21で実行される機能を示す。制御装置20は昇圧回路制御手段を構成する。
CPU21は、目標出力電圧設定部160、演算器110、PID制御部120、PWM演算部130、A/D変換部150を備えている。
Each unit illustrated in the control block diagram does not indicate independent hardware, but indicates a function executed by the
The
前記演算器110、PID制御部120、PWM演算部130、A/D変換部150は第1実施形態で説明したので、そちらの説明を参照されたい。
第1実施形態及び第2実施形態では、目標出力電圧VBPIG*を例えば20Vのように一定にしていた。それに対して、本実施形態では、目標出力電圧設定部160により、q軸指令電流Iq*に応じて、目標出力電圧VBPIG*を可変にしている。具体的には、目標出力電圧設定部160は図21に示すようにq軸指令電流Iq*が大きい領域M3では、そうでない領域M1,M2に比して目標出力電圧VBPIG*を低下させるように設定する。すなわち、目標出力電圧設定部160は、q軸指令電流Iq*と目標出力電圧VBPIG*とからなる2次元マップにて構成されており、ROM22に格納されている。そして、CPU21は、q軸指令電流Iq*を入力すると、この2次元マップを利用して、目標出力電圧VBPIG*を算出する。
Since the
In the first embodiment and the second embodiment, the target output voltage VBPIG * is constant, for example, 20V. On the other hand, in this embodiment, the target output voltage VBPIG * is made variable by the target output
これは、例えば、据え切り、低速走行時等の大出力時には、モータ回転数の追従性は要求されないので、昇圧させる必要がない。この場合、昇圧用のトランジスタQ1,Q2を完全に停止してもよい。低速(車速0の場合を含む)走行時ではq軸指令電流Iq*は大きい領域M3に入ってくるため、q軸指令電流Iq*が大きい領域M3では目標出力電圧VBPIG*を低下させてやるのである。この結果、昇圧回路100は昇圧を停止するか、昇圧レベルを領域M1,M2よりも低下する。
This is because, for example, at the time of large output such as stationary driving or low-speed traveling, it is not necessary to increase the pressure because the follow-up performance of the motor rotation speed is not required. In this case, the boosting transistors Q1 and Q2 may be completely stopped. Since the q-axis command current Iq * enters the large region M3 at low speed (including the case where the vehicle speed is 0), the target output voltage VBPIG * is decreased in the region M3 where the q-axis command current Iq * is large. is there. As a result, the
又、中高速走行では、q軸指令電流Iq*はそれほど必要ではないが、モータ回転数だけ欲しい領域M2であるので、q軸指令電流Iq*が大きい領域M3より以上のレベルで、昇圧回路100にて昇圧させるのである。
Further, in medium and high speed running, the q-axis command current Iq * is not so necessary, but since it is the region M2 that the motor rotational speed is desired, the
又、高速走行では、モータ回転数の追従性が要求されるため、昇圧させる必要がある領域M1となる。このため、q軸指令電流Iq*が大きい領域M2より以上のレベルで、昇圧回路100にて昇圧させるのである。
Further, in high-speed traveling, the followability of the motor rotational speed is required, so that the region M1 needs to be boosted. For this reason, the
力行状態及び、回生状態時での制御は図22に示すように第2実施形態と同様に制御する。
第11実施形態の効果は下記の効果がある。
Control in the power running state and the regenerative state is performed in the same manner as in the second embodiment as shown in FIG.
The effects of the eleventh embodiment are as follows.
(1) 第11実施形態においても、第2実施形態と同様の力行時、回生時の制御を行っているため、第2実施形態と同様の効果を奏する。
(2) 第11実施形態では、制御装置20(昇圧回路制御手段)は、昇圧回路100の目標出力電圧VBPIG*を設定する目標出力電圧設定部160(目標出力電圧設定手段)と、目標出力電圧VBPIG*と出力電圧VBPIGとの偏差に基づいてPID制御演算するPID制御部120(少なくともP制御する制御演算手段)と、PID制御部120の演算値に基づいてPWM演算を行いデューティ比を演算するPWM演算部130(PWM演算手段)とを含むようにした。そして、PWM演算部130にて演算されたデューティ比αに基づいて第1、第2スイッチング素子Q1,Q2をオンオフ制御するようにした。
(1) Also in the eleventh embodiment, the same control as that in the second embodiment is performed during powering and regeneration, so that the same effect as in the second embodiment can be obtained.
(2) In the eleventh embodiment, the control device 20 (boost circuit control means) includes a target output voltage setting unit 160 (target output voltage setting means) for setting the target output voltage VBPIG * of the
さらに、目標出力電圧設定部160はモータ6の運転状況パラメータであるq軸指令電流Iq*(電動機制御信号)を入力すると、その値に応じて目標出力電圧VBPIG*を可変にした。
Further, when the target output
この結果、据え切り、低速走行時等の大出力時には、モータ回転数の追従性は要求されないので、これらの場合には、そうでない場合に比してq軸指令電流Iq*が大きい領域M3では目標出力電圧VBPIG*を低下させる。このため、コイルLやトランジスタQ1,Q2での発熱を抑えることができ、ロスがなくなり、効率を上げることができる。 As a result, at the time of large output such as stationary driving and low speed driving, the followability of the motor speed is not required. In these cases, in the region M3 where the q-axis command current Iq * is large compared to the case where it is not. Reduce the target output voltage VBPIG *. For this reason, heat generation in the coil L and the transistors Q1 and Q2 can be suppressed, loss is eliminated, and efficiency can be increased.
12.第12実施形態
次に第12実施形態を図23を参照して説明する。
第12実施形態は、第11実施形態の一部を変更したものである。
12 The twelfth form state then the twelfth embodiment will be described with reference to FIG. 23.
The twelfth embodiment is obtained by changing a part of the eleventh embodiment.
第11実施形態の目標出力電圧設定部160は、q軸指令電流Iq*と目標出力電圧VBPIG*とからなる2次元マップにて構成した。本実施形態の目標出力電圧設定部160は、車速Vと目標出力電圧VBPIG*とからなる2次元マップにて構成されているところが異なっている。
The target output
すなわち、本実施形態では、目標出力電圧設定部160により、車速Vに応じて、目標出力電圧VBPIG*を可変にしている。具体的には、目標出力電圧設定部160は図23に示すように車速Vが低速走行領域V1では、そうでない領域V2,V3に比して目標出力電圧VBPIG*を小さくなるように設定する。このマップはROM22に格納されている。そして、CPU21は、車速Vを入力すると、この2次元マップを利用して、目標出力電圧VBPIG*を算出する。
That is, in the present embodiment, the target output voltage VBPIG * is made variable according to the vehicle speed V by the target output
従って、第12実施形態では、下記の作用をなす。
第12実施形態においても、第11実施形態と同様に、据え切り、低速走行時等の大出力時には、モータ回転数の追従性は要求されないので、昇圧させる必要がない。従って、低速走行の場合には、この場合、昇圧用のトランジスタQ1,Q2を完全に停止してもよい。低速(車速0の場合を含む)走行領域V1では目標出力電圧VBPIG*を低下させてやるのである。この結果、昇圧回路100は昇圧を停止するか、昇圧レベルを領域V2,V3よりも低下する。
Therefore, in the twelfth embodiment, the following operation is performed.
Also in the twelfth embodiment, as in the eleventh embodiment, the follow-up performance of the motor speed is not required at the time of large output such as stationary driving and low-speed traveling, so that there is no need to increase the pressure. Therefore, in the case of low speed running, the boosting transistors Q1 and Q2 may be completely stopped in this case. The target output voltage VBPIG * is decreased in the low speed (including the case where the vehicle speed is 0) travel region V1. As a result, the
又、中高速走行領域V2では、モータ回転数だけ欲しい領域であるので、低速走行領域V1より以上のレベルで、昇圧回路100にて昇圧させるのである。
又、高速走行領域V3では、モータ回転数の追従性が要求されるため、昇圧させる必要がある領域となる。このため、中高速走行領域V2より以上のレベルで、昇圧回路100にて昇圧させるのである。
Further, in the medium / high speed traveling region V2, since it is a region desired by the number of motor revolutions, the
Further, the high-speed traveling region V3 is a region that needs to be boosted because the followability of the motor rotation speed is required. For this reason, the voltage is boosted by the
力行状態及び、回生状態時での制御は第11実施形態の図22に示すように同様に制御する。
従って、第12実施形態は、下記の効果を奏する。
Control in the power running state and the regeneration state is similarly performed as shown in FIG. 22 of the eleventh embodiment.
Accordingly, the twelfth embodiment has the following effects.
(1) 第11実施形態の(1)と同様の効果を奏する。
(2) 第12実施形態では、制御装置20(昇圧回路制御手段)は、昇圧回路100の目標出力電圧VBPIG*を設定する目標出力電圧設定部160(目標出力電圧設定手段)と、目標出力電圧VBPIG*と出力電圧VBPIGとの偏差に基づいてPID制御演算するPID制御部120(少なくともP制御する制御演算手段)と、PID制御部120の演算値に基づいてPWM演算を行いデューティ比を演算するPWM演算部130(PWM演算手段)とを含むようにした。そして、PWM演算部130にて演算されたデューティ比αに基づいて第1、第2スイッチング素子Q1,Q2をオンオフ制御するようにした。
(1) The same effects as (1) of the eleventh embodiment are achieved.
(2) In the twelfth embodiment, the control device 20 (boost circuit control means) includes a target output voltage setting unit 160 (target output voltage setting means) for setting a target output voltage VBPIG * of the
さらに、目標出力電圧設定部160は車両の運転状況パラメータである車速Vを入力すると、その値に応じて目標出力電圧VBPIG*を可変にした。
この結果、第12実施形態では、据え切り、低速走行時等の大出力時には、目標出力電圧VBPIG*を低下するため、コイルLやトランジスタQ1,Q2での発熱を抑えることができ、ロスがなくなり、効率を上げることができる。
Furthermore, when the target output
As a result, in the twelfth embodiment, the target output voltage VBPIG * is lowered at the time of large output such as stationary driving and low-speed driving, so that heat generation in the coil L and the transistors Q1 and Q2 can be suppressed and loss is eliminated. , Can increase efficiency.
13.第13実施形態
次に第13実施形態を図24を参照して説明する。
第13実施形態は、第11実施形態の一部を変更したものである。
13. The thirteenth embodiment forms state then the thirteenth embodiment will be described with reference to FIG. 24.
In the thirteenth embodiment, a part of the eleventh embodiment is changed.
第11実施形態の目標出力電圧設定部160は、q軸指令電流Iq*と目標出力電圧VBPIG*とからなる2次元マップにて構成した。それに対して、本実施形態の目標出力電圧設定部160は、角速度ω(モータ角速度)と目標出力電圧VBPIG*とからなる2次元マップにて構成されているところが異なっている。
The target output
すなわち、本実施形態では、目標出力電圧設定部160により、角速度ωに応じて、目標出力電圧VBPIG*を可変にしている。具体的には、目標出力電圧設定部160は図24に示すように角速度ωが遅い領域ω1では、そうでない領域ω2,ω3に比して目標出力電圧VBPIG*を小さくなるように設定する。このマップは、ROM22に格納されている。そして、CPU21は、角速度ωを入力すると、この2次元マップを利用して、目標出力電圧VBPIG*を算出する。
That is, in the present embodiment, the target output voltage VBPIG * is made variable by the target output
従って、第13実施形態では、下記の作用をなす。
モータ回転数の追従性が問題になってくるのは、モータ6が高速回転している時にモータ6の図示しない巻線に電流を流し込めるかどうかである。このため、モータ角速度ωに応じて出力電圧を上昇させてモータ回転数の追従性を向上させるのである。
Therefore, in the thirteenth embodiment, the following operation is performed.
The followability of the motor rotation speed becomes a problem whether or not current can be supplied to a winding (not shown) of the
このため、モータ角速度ωが遅い領域ω1は、昇圧させる必要がない。従って、この場合には、この場合、昇圧用のトランジスタQ1,Q2を完全に停止してもよい。この領域ω1では目標出力電圧VBPIG*を低下させてやるのである。この結果、昇圧回路100は昇圧を停止するか、昇圧レベルを領域ω2,ω3よりも低下する。
For this reason, it is not necessary to boost the region ω1 where the motor angular velocity ω is slow. Therefore, in this case, the boosting transistors Q1 and Q2 may be completely stopped. In this region ω1, the target output voltage VBPIG * is lowered. As a result, the
又、モータ角速度ωが速い領域ω3では、昇圧させる必要がある領域となる。
このため、領域ω1より以上のレベルで、昇圧回路100にて昇圧させるのである。又、領域ω1と領域ω3の中間域ω2では、領域ω1より以上のレベルで、かつ、領域ω3以下のレベルになるように昇圧回路100にて昇圧させるのである。
In addition, the region ω3 where the motor angular velocity ω is high is a region that needs to be boosted.
For this reason, the
力行状態及び、回生状態時での制御は第11実施形態の図22に示すように同様に制御する。
従って、第13実施形態は、下記の効果を奏する。
Control in the power running state and the regeneration state is similarly performed as shown in FIG. 22 of the eleventh embodiment.
Therefore, the thirteenth embodiment has the following effects.
(1) 第11実施形態の(1)と同様の効果を奏する。
(2) 第13実施形態では、制御装置20(昇圧回路制御手段)は、昇圧回路100の目標出力電圧VBPIG*を設定する目標出力電圧設定部160(目標出力電圧設定手段)と、目標出力電圧VBPIG*と出力電圧VBPIGとの偏差に基づいてPID制御演算するPID制御部120(少なくともP制御する制御演算手段)と、PID制御部120の演算値に基づいてPWM演算を行いデューティ比を演算するPWM演算部130(PWM演算手段)とを含むようにした。そして、PWM演算部130にて演算されたデューティ比αに基づいて第1、第2スイッチング素子Q1,Q2をオンオフ制御するようにした。
(1) The same effects as (1) of the eleventh embodiment are achieved.
(2) In the thirteenth embodiment, the control device 20 (boost circuit control means) includes a target output voltage setting unit 160 (target output voltage setting means) for setting the target output voltage VBPIG * of the
さらに、目標出力電圧設定部160はモータ6の運転状況パラメータであるモータ角速度ωを入力すると、その値に応じて目標出力電圧VBPIG*を可変にした。この結果、第13実施形態では、モータ角速度ωに応じて出力電圧を上昇させてモータ回転数の追従性を向上させた。すなわち、電圧が必要な時のみ出力電圧を昇圧させることにより、常時昇圧する場合に比して、コイルL、及びトランジスタQ1,Q2の発熱を抑えることができる。
Furthermore, when the motor angular speed ω, which is an operation status parameter of the
14.第14実施形態
次に第14実施形態を図25を参照して説明する。
第14実施形態は、第11実施形態の一部を変更したものである。
14 The fourteenth embodiment forms state then the fourteenth embodiment will be described with reference to FIG. 25.
The fourteenth embodiment is a modification of part of the eleventh embodiment.
第11実施形態の目標出力電圧設定部160は、q軸指令電流Iq*と目標出力電圧VBPIG*とからなる2次元マップにて構成した。それに対して、本実施形態の目標出力電圧設定部160は、操舵トルクτと目標出力電圧VBPIG*とからなる2次元マップにて構成されているところが異なっている。
The target output
すなわち、本実施形態では、目標出力電圧設定部160により、操舵トルクτに応じて、目標出力電圧VBPIG*を可変にしている。具体的には、目標出力電圧設定部160は図25に示すように操舵トルクτが小さい領域τ1では、そうでない領域τ2,τ3に比して目標出力電圧VBPIG*を小さくなるように設定する。このマップは、ROM22に格納されている。そして、CPU21は、操舵トルクτを入力すると、この2次元マップを利用して、目標出力電圧VBPIG*を算出する。
That is, in the present embodiment, the target output voltage VBPIG * is made variable by the target output
従って、第14実施形態では、下記の作用をなす。
モータ回転数の追従性が問題になってくるのは、モータ6が高速回転して逆起電力が大きくなった場合である。この場合、モータ6に電流を流しこめなくなるため、アシスト力が低下して操舵トルクが大きくなってしまう。
Therefore, in the fourteenth embodiment, the following operation is performed.
The followability of the motor rotation speed becomes a problem when the
このため、操舵トルクτをモニタし、操舵トルクτに応じて出力電圧を上昇させてモータ6に電流を流し込めるようにし、追従性を向上するのである。
具体的には、操舵トルクτに応じて出力電圧を上昇させてモータ回転数の追従性を向上させるのである。
For this reason, the steering torque τ is monitored, the output voltage is increased in accordance with the steering torque τ, and a current can be supplied to the
Specifically, the output voltage is increased according to the steering torque τ to improve the followability of the motor rotation speed.
このため、操舵トルクτが小さい領域τ1は、昇圧させる必要がない。従って、この場合には、この場合、昇圧用のトランジスタQ1,Q2を完全に停止してもよい。この領域τ1では目標出力電圧VBPIG*を低下させてやるのである。この結果、昇圧回路100は昇圧を停止するか、昇圧レベルを領域τ2,τ3よりも低下する。
For this reason, it is not necessary to boost the region τ1 where the steering torque τ is small. Therefore, in this case, the boosting transistors Q1 and Q2 may be completely stopped. In this region τ1, the target output voltage VBPIG * is lowered. As a result, the
又、操舵トルクτが大きい領域τ3では、昇圧させる必要がある領域となる。
このため、領域τ1より以上のレベルで、昇圧回路100にて昇圧させるのである。又、領域τ1と領域τ3の中間域τ2では、領域τ1より以上のレベルで、かつ、領域τ以下のレベルになるように昇圧回路100にて昇圧させるのである。
Further, the region τ3 where the steering torque τ is large is a region that needs to be boosted.
For this reason, the
力行状態及び、回生状態時での制御は第11実施形態の図22に示すように同様に制御する。
従って、第14実施形態は、下記の効果を奏する。
Control in the power running state and the regeneration state is similarly performed as shown in FIG. 22 of the eleventh embodiment.
Accordingly, the fourteenth embodiment has the following effects.
(1) 第11実施形態の(1)と同様の効果を奏する。
(2) 第14実施形態では、制御装置20(昇圧回路制御手段)は、昇圧回路100の目標出力電圧VBPIG*を設定する目標出力電圧設定部160(目標出力電圧設定手段)と、目標出力電圧VBPIG*と出力電圧VBPIGとの偏差に基づいてPID制御演算するPID制御部120(制御演算手段)と、PID制御部120の演算値に基づいてPWM演算を行いデューティ比を演算するPWM演算部130(PWM演算手段)とを含むようにした。そして、PWM演算部130にて演算されたデューティ比αに基づいて第1、第2スイッチング素子Q1,Q2をオンオフ制御するようにした。
(1) The same effects as (1) of the eleventh embodiment are achieved.
(2) In the fourteenth embodiment, the control device 20 (boost circuit control means) includes a target output voltage setting unit 160 (target output voltage setting means) for setting the target output voltage VBPIG * of the
さらに、目標出力電圧設定部160は車両の運転状況パラメータである操舵トルクτを入力すると、その値に応じて目標出力電圧VBPIG*を可変にした。
この結果、第14実施形態では、操舵トルクτに応じて出力電圧を上昇させてモータ回転数の追従性を向上させた。すなわち、電圧が必要な時のみ出力電圧を昇圧させることにより、常時昇圧する場合に比して、コイルL、及びトランジスタQ1,Q2の発熱を抑えることができる。
Further, when the target output
As a result, in the fourteenth embodiment, the output voltage is increased according to the steering torque τ to improve the followability of the motor rotation speed. That is, by boosting the output voltage only when voltage is required, heat generation of the coil L and the transistors Q1 and Q2 can be suppressed as compared with the case of constantly boosting.
15.第15実施形態
次に第15実施形態を図26を参照して説明する。
第15実施形態は、第2実施形態の一部を変更したものである。
15. The fifteenth embodiment shaped state then the fifteenth embodiment will be described with reference to FIG. 26.
In the fifteenth embodiment, a part of the second embodiment is changed.
本実施形態では、第2実施形態の構成にさらに、第6実施形態(図14参照)で説明したガード機能部140が設けられている。なお、第6実施形態では、ガード機能部140は、回生時のみガード作用を行ったが、本実施形態では、力行時と回生時には第2実施形態の図7に示すようにトランジスタQ1,Q2をオンオフ制御し、この制御中に、ガード機能部140を作用させるようにしている。
In the present embodiment, the
本実施形態のガード機能部140は、何らかの理由によりPWM演算部130にてデューティ比αを算出した結果が、α0を超える場合には、デューティ比αとして、α0が決定される。
In the
従って、第15実施形態では、力行時及び回生時のいずれにおいても、PWM演算部130にて演算されたデューティ比αがα0を超える場合には、ガード機能部140にてα0に設定される。このため、昇圧回路100の出力電圧が異常に大きくなることがなく、この結果、昇圧回路100が破損する虞はない。
Therefore, in the fifteenth embodiment, when the duty ratio α calculated by the
従って、第15実施形態では、第2実施形態の作用効果を奏する以外にさらに下記の効果を奏する。
(1) 第15実施形態では、制御装置20(昇圧回路制御手段)は、昇圧回路100の目標出力電圧VBPIG*を設定する目標出力電圧設定部160(目標出力電圧設定手段)と、目標出力電圧VBPIG*と出力電圧VBPIGとの偏差に基づいてPID制御演算するPID制御部120(制御演算手段)と、PID制御部120の演算値に基づいてPWM演算を行いデューティ比を演算するPWM演算部130(PWM演算手段)とを含むようにした。そして、PWM演算部130にて演算されたデューティ比αに基づいて第1、第2スイッチング素子Q1,Q2をオンオフ制御するようにした。
Accordingly, the fifteenth embodiment has the following effects in addition to the effects of the second embodiment.
(1) In the fifteenth embodiment, the control device 20 (boost circuit control means) includes a target output voltage setting unit 160 (target output voltage setting means) for setting a target output voltage VBPIG * of the
そして、制御装置20(昇圧回路制御手段)は、α0(所定デューティ比)を越えてPWM制御しないように、デューティ制限するようにした。
この結果、RAM23に故障が生じたり、何らかの原因でモニタしている出力電圧VBPIG が異常値のときPWM演算部130の演算結果であるデューティ比αが大きくなる場合がある。本実施形態では、このような場合、ガード機能部140によりデュティー制限を設けているため、力行時及び回生時のいずれにおいても昇圧回路100の破損を防止することができる。
The control device 20 (boosting circuit control means) limits the duty so as not to perform PWM control exceeding α0 (predetermined duty ratio).
As a result, when the failure occurs in the
○ 第16〜22実施形態
前記第1〜15実施形態の各実施形態は、アシスト制御を実行中に、力行及び回生のための昇圧回路制御(以下、昇圧制御という。)を行うものである。それに対して、第16〜22実施形態は、上記のような昇圧制御を行っている際に、昇圧回路100自体に不具合が生じた場合の制御の実施形態である。
Sixteenth to twenty-second embodiments Each of the first to fifteenth embodiments performs booster circuit control (hereinafter referred to as boost control) for powering and regeneration during execution of assist control. On the other hand, the sixteenth to twenty-second embodiments are control embodiments when a malfunction occurs in the
第16〜22実施形態では、説明の便宜上後記するS30の「通常の昇圧制御」は、第2実施形態で説明した昇圧制御が行われていることを前提として説明するが、これに限定されるものではない。もちろん、第1〜15実施形態のいずれの昇圧制御を前提としても以下の第16〜22実施形態を実現することは可能である。 In the sixteenth to twenty-second embodiments, “normal boost control” in S30, which will be described later for convenience of description, will be described on the assumption that the boost control described in the second embodiment is performed, but is not limited thereto. It is not a thing. Of course, the following sixteenth to twenty-second embodiments can be realized on the premise of any boost control in the first to fifteenth embodiments.
16.第16実施形態
次に第16実施形態を図27を参照して説明する。
第16実施形態は、第15実施形態の構成にさらに、制御装置20が図27の制御を行うところが異なっている。
16. The sixteenth embodiment forms state then a sixteenth embodiment will be described with reference to FIG. 27.
The sixteenth embodiment is different from the configuration of the fifteenth embodiment in that the
図27は、制御装置20のCPU21が実行する昇圧回路100の昇圧制御と、アシスト制御を行うルーチンである。この制御プログラムはROM22に予め格納されている。
ステップ(以下、ステップをSという)10では、目標出力電圧VBPIG*と出力電圧VBPIGとの偏差(VBPIG*−VBPIG)が第1基準値λ1(>0)以上か否かを判定する。なお、第1基準値λ1は予めROM22に格納されており、オープン故障又はショート故障を判定するために、予め試験等で得られた値である。このS10では、トランジスタQ1がオープン故障しているか、又はトランジスタQ2がショート故障しているか否かを判定するのである。すなわち、トランジスタQ1がオープン故障している場合や、トランジスタQ2がショート(短絡)故障している場合には、出力電圧VBPIGは上昇しないため、第1基準値λ1以上の偏差があれば、トランジスタQ1のオープン故障又はトランジスタQ2のショート故障とするのである。
FIG. 27 is a routine for performing boost control and assist control of the
In step (hereinafter, step is referred to as S) 10, it is determined whether or not the deviation (VBPIG * −VBPIG) between the target output voltage VBPIG * and the output voltage VBPIG is equal to or greater than the first reference value λ1 (> 0). The first reference value λ1 is stored in advance in the
第1基準値λ1未満のときは、オープン故障又はショート故障ではなく正常であるためS20で時間計測カウンタTime1を0にリセットし、S30で通常の昇圧制御とアシスト制御を行い、S10に戻る。 When it is less than the first reference value λ1, it is normal rather than an open failure or short failure, so the time measurement counter Time1 is reset to 0 in S20, normal boost control and assist control are performed in S30, and the flow returns to S10.
本実施形態において、判定値は、(目標出力電圧VBPIG*−第1基準値λ1)に相当する。すなわち、S10で行う偏差(VBPIG*−VBPIG)≧第1基準値λ1か否かの判定は、(目標出力電圧VBPIG*−第1基準値λ1)≧出力電圧VBPIGを判定することと同じだからである。 In the present embodiment, the determination value corresponds to (target output voltage VBPIG * −first reference value λ1). That is, the determination of whether or not the deviation (VBPIG * −VBPIG) ≧ first reference value λ1 in S10 is the same as determining (target output voltage VBPIG * −first reference value λ1) ≧ output voltage VBPIG. is there.
なお、通常の昇圧制御とは、力行時及び回生時の制御を含むものであり、具体的には、第2実施形態で説明した図7に示す力行時及び回生時におけるトランジスタQ1、トランジスタQ2のオンオフ制御を行う。 Note that the normal boost control includes control during power running and regeneration. Specifically, the transistors Q1 and Q2 during power running and regeneration shown in FIG. 7 described in the second embodiment are used. Perform on / off control.
S10で第1基準値λ1以上の場合には、オープン故障又はショート故障であるとしてS40で、時間計測カウンタTime1をインクリメントし、S50で第1所定時間T1経過したか否かを時間計測カウンタTime1に基づいて判定する。オープン故障又はショート故障が第1所定時間T1経過していなければ、昇圧回路100は正常であると判定してS10にリターンする。このS50で経過時間を判定するのは、たまたまそのような場合があったとしても、オープン故障又はショート故障が回復する場合があるから、これを排除するためである。
If the first reference value λ1 is greater than or equal to the first reference value λ1 in S10, the time measurement counter Time1 is incremented in S40 as an open failure or a short failure, and whether or not the first predetermined time T1 has elapsed in S50 is set in the time measurement counter Time1. Judgment based on. If the open failure or the short failure has not passed the first predetermined time T1, it is determined that the
S50において、第1所定時間T1経過していたときは、昇圧回路100は異常であると判定して、S60で昇圧制御を中止し、代わりに、トランジスタQ1を常時オフするとともに、トランジスタQ2を常時オンする。この処理は、実際には、トランジスタQ1はオープン故障しているか、或いはトランジスタQ2がショート故障しているが、制御においても、実際にトランジスタQ1をオフ制御及びトランジスタQ2をオン制御するのである。
In S50, when the first predetermined time T1 has elapsed, it is determined that the
又、仮にトランジスタQ1がオープン故障であって、トランジスタQ2が正常な場合であっても、トランジスタQ2をオン制御することにより、回生時に回生電流がバッテリBに流れるようにするのである。 Even if the transistor Q1 has an open failure and the transistor Q2 is normal, the transistor Q2 is turned on so that a regenerative current flows to the battery B during regeneration.
続くS70でインストルメントパネル等に設けられた図示しない警告灯に警告信号(報知信号)を出力してを表示制御し、S80ではバッテリ電圧(12V)によるアシスト制御を実行する。 In S70, a warning signal (notification signal) is output to a warning lamp (not shown) provided on the instrument panel or the like to perform display control, and in S80, assist control is performed using the battery voltage (12V).
すなわち、昇圧回路100での昇圧制御は中止にするが、バッテリ電圧でのアシスト制御は可能であるので、この電圧の下で、アシスト制御を実行するのである。従って、回生時には、回生電流をトランジスタQ2を介してバッテリBに流す。
That is, the boost control in the
本実施形態では、制御装置20は第2実施形態で説明した各手段に相当するとともに、状態パラメータ検出手段、及び判定手段に相当する。
第16実施形態によれば、第15実施形態の作用効果を奏するとともにさらに、下記の効果がある。
In the present embodiment, the
According to the sixteenth embodiment, there are the following effects in addition to the operational effects of the fifteenth embodiment.
(1) 第16実施形態では、制御装置20は、昇圧回路100の出力電圧VBPIG(状態パラメータ)を検出する状態パラメータ検出手段、及び、出力電圧VBPIGと判定値である(目標出力電圧VBPIG*−第1基準値λ1)とを比較して昇圧回路100が正常か否かを判定する判定手段として機能させている。
(1) In the sixteenth embodiment, the
そして、制御装置20は、昇圧回路制御手段として、前記判定した結果に応じて、昇圧回路100の昇圧制御を中止するようにした(S60参照)。
この結果、昇圧回路100が故障している場合には、昇圧回路100の昇圧制御を中止することができる。この結果、昇圧回路100の異常時における昇圧回路100の破壊を防止することができる。
And the
As a result, when the
(2) 本実施形態では、昇圧回路100が正常でない場合には、警告灯(報知手段)にて報知するようにした。この結果、車両の運転者に昇圧回路100の故障を知らせることができる。
(2) In the present embodiment, when the
(3) 本実施形態では、昇圧回路100が正常でない場合に、特に、目標出力電圧VBPIG*と出力電圧VBPIGとの差が第1基準値λ1以上の場合、トランジスタQ1がオープン故障又はトランジスタQ2がショート故障していると判定した(故障判定)。
(3) In this embodiment, when the
そして、この場合には、トランジスタQ1(第1スイッチング素子)を常時オフ制御し、トランジスタQ2(第2スイッチング素子)を常時オン制御するようにした。
この結果、昇圧回路100で昇圧した電圧でアシスト制御はできないが、アシスト制御をバッテリ電圧で継続実行できるとともに、回生時においては、回生電流をバッテリBに吸収させることができる。
In this case, the transistor Q1 (first switching element) is always off-controlled and the transistor Q2 (second switching element) is always on-controlled.
As a result, although the assist control cannot be performed with the voltage boosted by the
(4) 本実施形態では、
出力電圧VBPIG≦(目標出力電圧VBPIG*−第1基準値λ1)
のとき、トランジスタQ1がオープン故障又はトランジスタQ2がショート故障していると判定することができる。
(4) In this embodiment,
Output voltage VBPIG ≦ (target output voltage VBPIG * −first reference value λ1)
At this time, it can be determined that the transistor Q1 has an open failure or the transistor Q2 has a short failure.
(5) 第16実施形態では、制御装置20(判定手段)は、異常状態が第1所定時間T1継続しているときに、昇圧回路100に異常が生じていると判定した。第1所定時間T1内での異常状態の場合には、異常と判定しないため、第1所定時間T1内で異常状態が回復した場合を排除することができる。
(5) In the sixteenth embodiment, the control device 20 (determination means) determines that an abnormality has occurred in the
17.第17実施形態
第17実施形態を図28及び図29を参照して説明する。
本実施形態では、第16実施形態のハード構成に、さらに、図28に示すようにバッテリBと印加点P1と接続点に、電源リレー200が設けられている。電源リレー200は制御装置20の制御信号により、オンオフする。なお、制御装置20が起動された状態では、電源リレー200は制御装置20にてオン状態に制御されているものとする。
17. The seventeenth embodiment forms state seventeenth embodiment with reference to FIGS. 28 and 29 will be described.
In the present embodiment, a
さらに、モータ駆動装置35のFET81UとFET82Uの接続点83Uとモータ6のU相の巻線の接続点間には,相開放リレー210が設けられている。又、モータ駆動装置35のFET81WとFET82Wの接続点83Wとモータ6のW相の巻線の接続点間には,相開放リレー220が設けられている。両相開放リレー210,220は制御装置20の制御信号により、オンオフする。なお、制御装置20が起動された状態では、両相開放リレー210,220は制御装置20にてオン状態に制御されているものとする。
Further, a phase
電源リレー200は第1開閉手段に相当し、印加点P1はバッテリ電圧供給部に相当する。前記相開放リレー210,220は第2開閉手段に相当する。
又、本実施形態では、第16実施形態の制御中、図29に示すようにS10の代わりにS10Aの判定を行うとともに、S60〜S80の代わりに、S90及びS100の処理を行った後、制御を終了するところが異なっている。他のステップは同じであるため、同じステップ符号を付して説明を省略する(以下の各実施形態についても同一ステップについては同一符号を付してその説明を省略することとする。)。
The
In the present embodiment, during the control of the sixteenth embodiment, as shown in FIG. 29, the determination of S10A is performed instead of S10, and the processing of S90 and S100 is performed instead of S60 to S80. The place to end is different. Since the other steps are the same, the same step symbols are attached and the description thereof is omitted (the same steps in the following embodiments are also given the same reference numerals and the description thereof is omitted).
S10Aでは、出力電圧VBPIGと目標出力電圧VBPIG*との偏差(VBPIG−VBPIG*)が第2基準値λ2(>0)以上か否かを判定する。なお、第2基準値λ2は予めROM22に格納されており、前記オープン故障を判定するために、予め試験等で得られた値である。このS10Aでは、トランジスタQ2がオープン故障しているか否かを判定するのである。トランジスタQ2がオープン故障している場合には、回生時には回生電流がバッテリBに流れず、コンデンサC2が放電できないため、出力電圧VBPIGは上昇する。このため第2基準値λ2以上の偏差があれば、トランジスタQ2がオープン故障していると判定するのである。
In S10A, it is determined whether or not the deviation (VBPIG−VBPIG *) between the output voltage VBPIG and the target output voltage VBPIG * is greater than or equal to the second reference value λ2 (> 0). The second reference value λ2 is stored in advance in the
偏差が第2基準値λ2未満のときは、S20に移行する。又、偏差が第2基準値λ2以上のときは、S40を介してS50に移行する。
本実施形態において、判定値は、(第2基準値λ2+目標出力電圧VBPIG*)に相当する。すなわち、S10Aで行う偏差(VBPIG−VBPIG*)≧第2基準値λ2か否かの判定は、出力電圧VBPIG≧(第2基準値λ2+目標出力電圧VBPIG*)を判定することと同じだからである。
When the deviation is less than the second reference value λ2, the process proceeds to S20. If the deviation is equal to or greater than the second reference value λ2, the process proceeds to S50 via S40.
In the present embodiment, the determination value corresponds to (second reference value λ2 + target output voltage VBPIG *). That is, the determination whether the deviation (VBPIG−VBPIG *) ≧ second reference value λ2 performed in S10A is the same as the determination of the output voltage VBPIG ≧ (second reference value λ2 + target output voltage VBPIG *). .
S50において、所定時間経過していると判定した場合には、S90に移行する。
S90では、相開放リレー210,220へオフ制御信号を印加し、両相開放リレー210,220を開放するとともに、トランジスタQ1,Q2への昇圧制御のためのデューティ比駆動信号の出力を中止する。又、これと同時に制御装置20は電源リレー200をオフ制御する。
If it is determined in S50 that the predetermined time has elapsed, the process proceeds to S90.
In S90, an off control signal is applied to the phase
この結果、昇圧回路100、及びモータ6の2相(U相、W相)の巻線の電力供給が行われないように遮断される。
この後、S100において、インストルメントパネル等に設けられた図示しない警告灯に対して警告信号(報知信号)を出力して表示制御し、図29の制御ルーチンを終了する。
As a result, the
Thereafter, in S100, a warning signal (notification signal) is output to a warning lamp (not shown) provided on the instrument panel or the like to perform display control, and the control routine of FIG. 29 is terminated.
本実施形態においても、制御装置20は第2実施形態で説明した各手段に相当するとともに、状態パラメータ検出手段、及び判定手段に相当する。
第17実施形態では第16実施形態の(5)の効果を奏するとともに下記の効果を奏する。
Also in this embodiment, the
In the seventeenth embodiment, the effect (5) of the sixteenth embodiment is obtained and the following effect is obtained.
(1) 本実施形態では、制御装置20は、昇圧回路100の出力電圧VBPIG(状態パラメータ)を検出する状態パラメータ検出手段と、及び、出力電圧VBPIGと判定値である(第2基準値λ2+目標出力電圧VBPIG*)とを比較して昇圧回路100が正常か否かを判定する判定手段として機能させている。
(1) In the present embodiment, the
そして、制御装置20は昇圧回路制御手段として、前記判定した結果に応じて、昇圧回路100の昇圧制御を中止するようにした(S90参照)。
この結果、昇圧回路100が故障している場合には、昇圧回路100の昇圧制御を中止することができる。
And the
As a result, when the
(2) 又、第16実施形態と同様に昇圧回路100が正常でない場合には、警告灯(報知手段)にて報知するようにした。この結果、第16実施形態と同様の効果を奏する。
(3) さらに、本実施形態では、昇圧回路100が正常でない場合に、特に、出力電圧VBPIGと目標出力電圧VBPIG*との偏差が第2基準値λ2以上の場合、トランジスタQ2がオープン故障していると判定した。
(2) Also, as in the sixteenth embodiment, when the
(3) Further, in the present embodiment, when the
そして、この場合には、電源リレー200(第1開閉手段)を作動して、昇圧回路100への電力供給を停止した。又、相開放リレー210,220(第2開閉手段)へオフ制御信号を印加して、両相開放リレー210,220を開放し、モータ6に係る2相の巻線への電力供給を遮断した。
In this case, the power supply relay 200 (first opening / closing means) is operated to stop the power supply to the
この結果、昇圧回路100が故障している場合には、マニュアルステアリングに移行させ、モータ6が回生時においても回生電流が、昇圧回路100に流れることがなくなる。このため、昇圧回路100を構成しているコンデンサC2等の回路素子やモータ駆動装置35の各回路素子の破壊を防止することができる。
As a result, when the
(4) 本実施形態では、
出力電圧VBPIG≧(第2基準値λ2+目標出力電圧VBPIG*)
のとき、トランジスタQ2がオープン故障していると判定することができる。
(4) In this embodiment,
Output voltage VBPIG ≧ (second reference value λ2 + target output voltage VBPIG *)
At this time, it can be determined that the transistor Q2 has an open failure.
18.第18実施形態
第18実施形態を図30を参照して説明する。
本実施形態のハード構成は、第17実施形態のハード構成と同じである。
18. The eighteenth embodiment shaped state eighteenth embodiment will be described with reference to FIG. 30.
The hardware configuration of the present embodiment is the same as the hardware configuration of the seventeenth embodiment.
又、本実施形態では、図30に示すように、第16実施形態の図27のルーチンの一部(図27参照)と、第17実施形態のルーチンの一部(図29参照)とを合わせたものにされている。 In the present embodiment, as shown in FIG. 30, a part of the routine of FIG. 27 (see FIG. 27) of the sixteenth embodiment and a part of the routine of the seventeenth embodiment (see FIG. 29) are combined. It has been made.
すなわち、第18実施形態の昇圧回路100の昇圧制御と、アシスト制御を行うルーチンは、S10〜S50,S90,S100の各ステップからなる。
本実施形態においても、制御装置20は第2実施形態で説明した各手段に相当するとともに、状態パラメータ検出手段、及び判定手段に相当する。
That is, a routine for performing boost control and assist control of the
Also in this embodiment, the
従って、第18実施形態では、下記の効果を奏する。
(1) 本実施形態では、第16実施形態に記載の構成を備えるため、第16実施形態の(1)、(2)、(4)、(5)と同一の効果を奏する。
Accordingly, the eighteenth embodiment has the following effects.
(1) In this embodiment, since the configuration described in the sixteenth embodiment is provided, the same effects as (1), (2), (4), and (5) of the sixteenth embodiment are exhibited.
(2) 本実施形態では、昇圧回路100が正常でない場合に、特に、目標出力電圧VBPIG*と出力電圧VBPIGとの差が第1基準値λ1以上の場合、トランジスタQ1がオープン故障又はトランジスタQ2がショート故障していると判定した。
(2) In the present embodiment, when the
そして、この場合には、第17実施形態と同様に作動して、昇圧回路100及びモータ6に係る2相の巻線への電力供給を遮断した。
この結果、昇圧回路100が故障している場合には、マニュアルステアリングに移行させ、モータ6が回生時においても回生電流が、昇圧回路100に流れることがなくなる。このため、昇圧回路100を構成しているコンデンサC2等の回路素子やモータ駆動装置35の各回路素子の破壊を防止することができる。
In this case, the operation is the same as that in the seventeenth embodiment, and the power supply to the two-phase windings related to the
As a result, when the
19.第19実施形態
第19実施形態を図31、図32を参照して説明する。
本実施形態のハード構成は、第17実施形態と同じ構成を備え、さらに、トランジスタQ1のドレイン電圧VPIG2が検出できるように、トランジスタQ1のドレインが制御装置20の電圧入力ポートに接続されている。
19. Figure 31 nineteenth preferred form status nineteenth embodiment will be described with reference to FIG. 32.
The hardware configuration of this embodiment has the same configuration as that of the seventeenth embodiment, and the drain of the transistor Q1 is connected to the voltage input port of the
そして、本実施形態の昇圧回路100の昇圧制御と、アシスト制御を行うルーチンは、図32に示すように、第18実施形態のルーチンのS10の代わりにS110の判定が行われるところが異なっている。他のステップは第18実施形態と同じである。
The boost control and boost control routines of the
S110では、トランジスタQ1がショートしているか否かを判断するために、入力したドレイン電圧VPIG2が第3基準値λ3(判定値)以下か否かを判定する。なお、第3基準値λ3は予めROM22に格納されており、ショート故障を判定するために、予め試験等で得られた値であってグランド電位に近い値である。このS110で、ドレイン電圧VPIG2が第3基準値λ3以下であると判定した場合には、トランジスタQ1がショート故障しているとして、S40に移行する。又、ドレイン電圧VPIG2が第3基準値λ3を超えている場合には、ショート故障していないものと判定し、S20に移行する。
In S110, in order to determine whether or not the transistor Q1 is short-circuited, it is determined whether or not the input drain voltage VPIG2 is equal to or lower than a third reference value λ3 (determination value). Note that the third reference value λ3 is stored in advance in the
本実施形態においても、制御装置20は第2実施形態で説明した各手段に相当するとともに、状態パラメータ検出手段、及び判定手段に相当する。
従って、第19実施形態では、下記の効果を奏する。
Also in this embodiment, the
Accordingly, the nineteenth embodiment has the following effects.
(1) 第19実施形態では、制御装置20は、昇圧回路100の状態パラメータであるトランジスタQ1のドレイン電圧VPIG2を検出する状態パラメータ検出手段、及び、ドレイン電圧VPIG2と判定値である第3基準値λ3とを比較して昇圧回路100が正常か否かを判定する判定手段として機能させている。
(1) In the nineteenth embodiment, the
そして、制御装置20は、昇圧回路制御手段として、前記判定した結果に応じて、昇圧回路100の昇圧制御を中止するようにした(S90参照)。
この結果、昇圧回路100が故障している場合には、昇圧回路100の昇圧制御を中止することができる。
And the
As a result, when the
(2) 第16実施形態の(2)、(5)と同様の効果を奏する。
(3) 第19実施形態では、昇圧回路100が正常でない場合に、特に、トランジスタQ1のドレイン電圧VPIG2が第3基準値λ3以下であると判定した場合には、トランジスタQ1がショート故障していると判定した。そして、この場合には、第17実施形態と同様に作動し、昇圧回路100及びモータ6に係る2相の巻線への電力供給を遮断した。
(2) The same effects as (2) and (5) of the sixteenth embodiment are achieved.
(3) In the nineteenth embodiment, when the
仮にトランジスタQ1がショート故障していると、バッテリBからコイルLを介してグランドに短絡電流が流れてしまい、短絡電流が流れる回路素子が異常発熱する虞がある。
それに対して、本実施形態では、上記のように構成したので、短絡電流による異常発熱の発生を防止することができる。
If the transistor Q1 is short-circuited, a short-circuit current flows from the battery B to the ground via the coil L, and there is a possibility that the circuit element in which the short-circuit current flows abnormally generates heat.
On the other hand, in this embodiment, since it comprised as mentioned above, generation | occurrence | production of the abnormal heat_generation | fever by a short circuit current can be prevented.
又、昇圧回路100が故障している場合には、マニュアルステアリングに移行させ、モータ6が回生時においても回生電流が、昇圧回路100に流れることがなくなる。このため、昇圧回路100を構成しているコンデンサC2等の回路素子やモータ駆動装置35の各回路素子の破壊を防止することができる。
Further, when the
(4) 第19実施形態では、制御装置20(状態パラメータ検出手段)は、状態パラメータとしてトランジスタQ1(第1スイッチング素子)のドレイン電圧VPIG2を検出し、制御装置20(判定手段)は、ドレイン電圧VPIG2が第3基準値λ3(判定値)以下のとき、昇圧回路100が異常と判定した。
(4) In the nineteenth embodiment, the control device 20 (state parameter detection means) detects the drain voltage VPIG2 of the transistor Q1 (first switching element) as the state parameter, and the control device 20 (determination means) When VPIG2 is equal to or smaller than the third reference value λ3 (determination value), it is determined that the
この結果、トランジスタQ1がショート故障していると判定できる。
20.第20実施形態
第20実施形態を図33を参照して説明する。
As a result, it can be determined that the transistor Q1 has a short circuit failure.
20. The twentieth embodiment forms state twentieth embodiment will be described with reference to FIG. 33.
本実施形態のハード構成は、第17実施形態と同様のハード構成としている。
そして、本実施形態の昇圧回路100の昇圧制御と、アシスト制御を行うルーチンは図33に示すように、第18実施形態のルーチンのS10の代わりにS120の判定が行われるところが異なっている。他のステップは第18実施形態と同じである。
The hardware configuration of this embodiment is the same as that of the seventeenth embodiment.
Then, the boost control of the
S120では、トランジスタQ2がオープン故障しているか否かを判断するために、入力した出力電圧VBPIGが第4基準値λ4(判定値)以上か否かを判定する。なお、第4基準値λ4は予めROM22に格納されており、オープン故障を判定するために、予め試験等で得られた値である。このS120で、出力電圧VBPIGが第4基準値λ4以上であると判定した場合には、トランジスタQ2がオープン故障しているとして、S40に移行する。又、出力電圧VBPIGが第4基準値λ4を未満の場合には、オープン故障していないものと判定し、S20に移行する。
In S120, in order to determine whether or not the transistor Q2 has an open failure, it is determined whether or not the input output voltage VBPIG is greater than or equal to the fourth reference value λ4 (determination value). The fourth reference value λ4 is stored in advance in the
本実施形態においても、制御装置20は第2実施形態で説明した各手段に相当するとともに、状態パラメータ検出手段、及び判定手段に相当する。
従って、第20実施形態では、下記の効果を奏する。
Also in this embodiment, the
Accordingly, the twentieth embodiment has the following effects.
(1) 本実施形態では、制御装置20は、昇圧回路100の出力電圧VBPIG(状態パラメータ)を検出する状態パラメータ検出手段、及び、出力電圧VBPIGと判定値である第4基準値λ4とを比較して昇圧回路100が正常か否かを判定する判定手段として機能させている。
(1) In the present embodiment, the
そして、制御装置20は、昇圧回路制御手段として、前記判定した結果に応じて、昇圧回路100の昇圧制御を中止するようにした。
この結果、昇圧回路100が故障している場合には、昇圧回路100の昇圧制御を中止することができる。
Then, the
As a result, when the
(2) 第16実施形態の(2)、(5)と同様の効果を奏する。
(3) 本実施形態では、昇圧回路100が正常でない場合に、特に、トランジスタQ2のドレイン電圧(出力電圧VBPIG)が第4基準値λ4以上であると判定した場合には、トランジスタQ2がオープン故障していると判定した。
(2) The same effects as (2) and (5) of the sixteenth embodiment are achieved.
(3) In this embodiment, when the
そして、この場合には、第17実施形態と同様に作動し、昇圧回路100及びモータ6に係る2相の巻線への電力供給を遮断した。
この結果、昇圧回路100が故障している場合には、マニュアルステアリングに移行させ、モータ6が回生時においても回生電流が、昇圧回路100に流れることがなくなる。このため、昇圧回路100を構成しているコンデンサC2等の回路素子やモータ駆動装置35の各回路素子の破壊を防止することができる。
In this case, the operation is the same as in the seventeenth embodiment, and the power supply to the two-phase windings related to the
As a result, when the
(4) 第20実施形態では、制御装置20(状態パラメータ検出手段)は、状態パラメータとしてトランジスタQ2(第2スイッチング素子)のドレイン電圧(出力電圧VBPIG)を検出し、制御装置20(判定手段)は、ドレイン電圧(出力電圧VBPIG)が第4基準値λ4(判定値)以上のとき、昇圧回路100が異常と判定した。
(4) In the twentieth embodiment, the control device 20 (state parameter detection means) detects the drain voltage (output voltage VBPIG) of the transistor Q2 (second switching element) as the state parameter, and the control device 20 (determination means). When the drain voltage (output voltage VBPIG) is equal to or higher than the fourth reference value λ4 (determination value), it is determined that the
この結果、トランジスタQ2がオープン故障していると判定できる。
21.第21実施形態
第21実施形態を図34を参照して説明する。
As a result, it can be determined that the transistor Q2 has an open failure.
21. The first 21 embodiment shaped state twenty-first embodiment will be described with reference to FIG. 34.
本実施形態のハード構成は、第17実施形態と同じハード構成としている。
そして、本実施形態の昇圧回路100の昇圧制御と、アシスト制御を行うルーチンは図34に示すように、第18実施形態のルーチンのS10の代わりにS130の判定が行われるところが異なっている。他のステップは第18実施形態と同じである。
The hardware configuration of this embodiment is the same as that of the seventeenth embodiment.
A routine for performing boost control and assist control of the
S130では、トランジスタQ2がモータ駆動装置35を構成する回路間で地絡故障しているか否かを判断するために、入力した出力電圧VBPIGが第5基準値λ5(判定値)以下か否かを判定する。なお、第5基準値λ5は予めROM22に格納されており、地絡故障を判定するために、予め試験等で得られた値であってグランド電位に近い値である。
In S130, in order to determine whether or not the transistor Q2 has a ground fault between the circuits constituting the
このS130で、出力電圧VBPIGが第5基準値λ5以下であると判定した場合には、トランジスタQ2が地絡故障しているとして、S40に移行する。又、出力電圧VBPIGが第5基準値λ5を超えている場合には、地絡故障していないものと判定し、S20に移行する。 If it is determined in S130 that the output voltage VBPIG is equal to or lower than the fifth reference value λ5, it is determined that the transistor Q2 has a ground fault, and the process proceeds to S40. If the output voltage VBPIG exceeds the fifth reference value λ5, it is determined that no ground fault has occurred, and the process proceeds to S20.
本実施形態においても、制御装置20は第2実施形態で説明した各手段に相当するとともに、状態パラメータ検出手段、及び判定手段に相当する。
従って、第21実施形態では、下記の効果を奏する。
Also in this embodiment, the
Therefore, the twenty-first embodiment has the following effects.
(1) 本実施形態では、制御装置20は、昇圧回路100の出力電圧VBPIG(状態パラメータ)を検出する状態パラメータ検出手段、及び、出力電圧VBPIGと判定値である第5基準値λ5とを比較して昇圧回路100が正常か否かを判定する判定手段として機能させている。
(1) In the present embodiment, the
そして、制御装置20は、昇圧回路制御手段として、前記判定した結果に応じて、昇圧回路100の昇圧制御を中止するようにした。
この結果、昇圧回路100が故障している場合には、昇圧回路100の昇圧制御を中止することができる。
Then, the
As a result, when the
(2) 第16実施形態の(2)、(5)と同様の効果を奏する。
(3) 本実施形態では、昇圧回路100が正常でない場合に、特に、トランジスタQ2のドレイン電圧(出力電圧VBPIG)が第5基準値λ5以下であると判定した場合には、トランジスタQ2が地絡故障していると判定した。
(2) The same effects as (2) and (5) of the sixteenth embodiment are achieved.
(3) In this embodiment, when the
そして、この場合には、第17実施形態と同様に作動し、昇圧回路100及びモータ6に係る2相の巻線への電力供給を遮断した。
この結果、昇圧回路100が故障している場合には、マニュアルステアリングに移行させ、モータ6が回生時においても回生電流が、昇圧回路100に流れることがなくなる。このため、昇圧回路100を構成しているコンデンサC2等の回路素子やモータ駆動装置35の各回路素子の破壊を防止することができる。
In this case, the operation is the same as in the seventeenth embodiment, and the power supply to the two-phase windings related to the
As a result, when the
(4) 第21実施形態では、制御装置20(状態パラメータ検出手段)は、状態パラメータとしてトランジスタQ2(第2スイッチング素子)のドレイン電圧(出力電圧VBPIG)を検出し、制御装置20(判定手段)は、ドレイン電圧(出力電圧VBPIG)が第5基準値λ5(判定値)以下のとき、昇圧回路100が異常と判定した。
(4) In the twenty-first embodiment, the control device 20 (state parameter detection means) detects the drain voltage (output voltage VBPIG) of the transistor Q2 (second switching element) as the state parameter, and the control device 20 (determination means). When the drain voltage (output voltage VBPIG) is equal to or lower than the fifth reference value λ5 (determination value), it is determined that the
この結果、トランジスタQ2が地絡故障していると判定できる。
22−1.第22実施形態
第22実施形態を図35及び図36を参照して説明する。
As a result, it can be determined that the transistor Q2 has a ground fault.
22-1. The 22nd embodiment shaped state 22nd embodiment with reference to FIGS. 35 and 36 will be described.
本実施形態のハード構成は、第17実施形態のハード構成にさらに、図35に示すようにトランジスタQ1のソース側に電流検出器180が設けられている。
電流検出器180はトランジスタQ1に流れる電流Iを検出して、その検出した信号(検出信号)を制御装置20の電流入力ポートに入力する。なお、電流検出器180は、トランジスタQ1のソース側に設けたが、ドレイン側に接続してもよい。
In the hardware configuration of this embodiment, a
The
図36は、制御装置20のCPU21が実行する昇圧回路100の昇圧制御と、アシスト制御を行うルーチンである。
この制御ルーチンを開始すると、S200では、力行時におけるトランジスタQ1に流れる電流Iを電流検出器180が検出した検出信号に基づいて検出する。S210では、前記電流Iが判定値である第1電流基準値K1と比較する。なお、第1電流基準値K1は予めROM22に格納されており、トランジスタQ1のショート故障を判定するために、予め試験等で得られた値である。トランジスタQ1がショート故障した場合には、そうでない場合に比べて大電流が流れるため、この大電流が流れたか否かを第1電流基準値K1にて判定するのである。
FIG. 36 is a routine for performing boost control and assist control of the
When this control routine is started, in S200, the current I flowing through the transistor Q1 during power running is detected based on the detection signal detected by the
電流Iが第1電流基準値K1以上の場合には、トランジスタQ1がショート故障しているとしてS220で時間計測カウンタTime2をインクリメントし、S230で第2所定時間T2経過したか否かを時間計測カウンタTime2に基づいて判定する。 If the current I is greater than or equal to the first current reference value K1, the time measurement counter Time2 is incremented in S220, assuming that the transistor Q1 has a short circuit failure, and whether or not the second predetermined time T2 has elapsed in S230 is determined as a time measurement counter. Determine based on Time2.
ショート故障が第2所定時間T2経過していなければ、昇圧回路100は正常であると判定してS200にリターンする。このS230で経過時間を判定するのは、たまたまそのような場合があったとしても、ショート故障が回復する場合があるから、これを排除するためである。
If the short failure has not elapsed for the second predetermined time T2, it is determined that the
第2所定時間T2経過していたときは、昇圧回路100は異常であると判定して、S240において、インストルメントパネル等に設けられた図示しない警告灯に対して警告信号(報知信号)を出力して表示制御する。続く、S250では、相開放リレー210,220へオフ制御信号を印加し、両相開放リレー210,220を開放するとともに、トランジスタQ1,Q2への昇圧制御のためのデューティ比駆動信号の出力を中止する。又、これと同時に制御装置20は電源リレー200をオフ制御する。この結果、昇圧回路100、及びモータ6の2相(U相、W相)の巻線の電力供給が行われないように遮断される。すなわち、昇圧回路100及びモータ6の電力供給を停止することにより、マニュアルステアリングとする。この処理後、本制御ルーチンを終了する。
When the second predetermined time T2 has elapsed, it is determined that the
S210において、電流Iが第1電流基準値K1未満の場合には、トランジスタQ1はショート故障ではないと判定し、次にS260で電流Iが第2電流基準値K2以上か否かを判定する。なお、第2電流基準値K2(<K1)は予めROM22に格納されており、トランジスタQ2のショート故障を判定するために、予め試験等で得られた値である。
In S210, when the current I is less than the first current reference value K1, it is determined that the transistor Q1 is not a short circuit failure, and then in S260, it is determined whether or not the current I is greater than or equal to the second current reference value K2. The second current reference value K2 (<K1) is stored in advance in the
なお、力行時において、トランジスタQ1が正常に作動し、トランジスタQ2がショート故障している場合、トランジスタQ1がオンした瞬間にトランジスタQ2に短絡電流が流れる。そして、トランジスタQ1がオフすると、トランジスタQ2の短絡電流が遮断される。このとき、トランジスタQ2がショート故障している場合、トランジスタQ1がショート故障している場合に比してトランジスタQ1に流れる電流(トランジスタQ1がオン時の電流)は少ない。従って、第2電流基準値K2はトランジスタQ1がショート故障時に流れる電流値より小さい値であって、トランジスタQ2がショート故障しているときに流れる電流を判定できる値とされている。 When the transistor Q1 operates normally and the transistor Q2 is short-circuited during powering, a short-circuit current flows through the transistor Q2 at the moment when the transistor Q1 is turned on. When the transistor Q1 is turned off, the short circuit current of the transistor Q2 is cut off. At this time, when the transistor Q2 is short-circuited, the current flowing through the transistor Q1 (current when the transistor Q1 is on) is smaller than when the transistor Q1 is short-circuited. Therefore, the second current reference value K2 is smaller than the current value that flows when the transistor Q1 is short-circuited, and is a value that can determine the current that flows when the transistor Q2 is short-circuited.
S260において、電流Iが第2電流基準値K2以上の場合には、トランジスタQ2がショート故障であると判定し、S270でS220とは異なる他の時間計測カウンタTime3をインクリメントする。次のS280で第3所定時間T3経過したか否かを時間計測カウンタTime3に基づいて判定する。 If the current I is greater than or equal to the second current reference value K2 in S260, it is determined that the transistor Q2 has a short circuit failure, and another time measurement counter Time3 different from S220 is incremented in S270. In next S280, it is determined based on the time measurement counter Time3 whether or not the third predetermined time T3 has elapsed.
ショート故障が第3所定時間T3経過していなければ、昇圧回路100は正常であると判定してS200にリターンする。このS280で経過時間を判定するのは、たまたまそのような場合があったとしても、ショート故障が回復する場合があるから、これを排除するためである。
If the third predetermined time T3 has not elapsed since the short-circuit failure, it is determined that the
第3所定時間T3経過していたときは、昇圧回路100は異常であると判定して、S290で、S240と同様に警告灯に対して警告信号(報知信号)を出力して表示制御する。続く、S300では、S250と同様に処理してマニュアルステアリングとする。この処理後、本制御ルーチンを終了する。
When the third predetermined time T3 has elapsed, it is determined that the
又、S260において、電流Iが第2電流基準値K2未満のときは、両トランジスタQ1,Q2ともショート故障ではなく正常であるため、S310で両時間計測カウンタTime2,Time3を0にリセットし、S320で通常の昇圧制御とアシスト制御を行い、S210に戻る。 In S260, when the current I is less than the second current reference value K2, both the transistors Q1 and Q2 are normal, not a short-circuit failure, so both time measurement counters Time2 and Time3 are reset to 0 in S310, and S320 Then, normal boost control and assist control are performed, and the process returns to S210.
第22実施形態においても、制御装置20は第2実施形態で説明した各手段に相当し、又、判定手段に相当する。又、制御装置20及び電流検出器180とにより状態パラメータ検出手段を構成している。
Also in the twenty-second embodiment, the
従って、第22実施形態では、下記の効果を奏する。
(1) 本実施形態では、制御装置20と電流検出器180とにより、昇圧回路100の状態パラメータであるトランジスタQ1に流れる電流(状態パラメータ)を検出する状態パラメータ検出手段とした。又、制御装置20は、前記電流Iと判定値である第1電流基準値K1及び第2電流基準値K2とを比較して昇圧回路100が正常か否かを判定する判定手段として機能させている(S210,S260)。
Accordingly, the twenty-second embodiment provides the following effects.
(1) In this embodiment, the
そして、制御装置20は、昇圧回路制御手段として、前記判定した結果に応じて、昇圧回路100の昇圧制御を中止するようにした(S250,S300)。
この結果、昇圧回路100が故障している場合には、昇圧回路100の昇圧制御を中止することができる。
And the
As a result, when the
(2) 第16実施形態の(2)と同様の効果を奏する(S240,290参照)。
(3) 第22実施形態では、昇圧回路100が正常でない場合に、特に、トランジスタQ1に流れる電流Iが判定値である第1電流基準値K1以上であると判定した場合には、トランジスタQ1がショート故障していると判定した(S210参照)。そして、この場合には、第17実施形態と同様に作動し、昇圧回路100及びモータ6に係る2相の巻線への電力供給を遮断した。
(2) The same effect as (2) of the sixteenth embodiment is obtained (see S240 and 290).
(3) In the twenty-second embodiment, when the
この結果、第19実施形態の(3)の効果と同じ理由から、第19実施形態の(3)で記載した効果を奏することができる。
(4) 第22実施形態では、トランジスタQ1に流れる電流Iが判定値である第1電流基準値K1未満でかつ、第2電流基準値K2以上であると判定した場合には、トランジスタQ2がショート故障していると判定した(S260参照)。そして、この場合には、第17実施形態と同様に作動し、昇圧回路100及びモータ6に係る2相の巻線への電力供給を遮断した。
As a result, for the same reason as the effect (3) of the nineteenth embodiment, the effect described in (3) of the nineteenth embodiment can be achieved.
(4) In the twenty-second embodiment, when it is determined that the current I flowing through the transistor Q1 is less than the first current reference value K1, which is the determination value, and greater than or equal to the second current reference value K2, the transistor Q2 is short-circuited. It was determined that a failure occurred (see S260). In this case, the operation is the same as in the seventeenth embodiment, and the power supply to the two-phase windings related to the
この結果、上記(3)と同様に第19実施形態の(3)で記載した効果を奏することができる。
(5) 第22実施形態では、S230で第2所定時間T2経過した後に、昇圧回路100、モータ6(電動機)への電力供給を停止した。
As a result, the effects described in (3) of the nineteenth embodiment can be achieved as in (3) above.
(5) In the twenty-second embodiment, the power supply to the
この結果、第2所定時間T2内にトランジスタQ1のショート故障が回復した場合や、誤判定の場合を排除でき、その後の昇圧制御や、アシスト制御を好適に行うことができる。 As a result, it is possible to eliminate the case where the short-circuit failure of the transistor Q1 is recovered within the second predetermined time T2 or the case of erroneous determination, and the subsequent boost control and assist control can be suitably performed.
(6) 第22実施形態では、S270で第3所定時間T3経過した後に、昇圧回路100、モータ6(電動機)への電力供給を停止した。
この結果、第3所定時間T3内にトランジスタQ2のショート故障が回復した場合や、誤判定の場合を排除でき、その後の昇圧制御や、アシスト制御を好適に行うことができる。
(6) In the twenty-second embodiment, the power supply to the
As a result, it is possible to eliminate the case where the short-circuit failure of the transistor Q2 is recovered within the third predetermined time T3 or the case of the erroneous determination, and the subsequent boost control and assist control can be suitably performed.
(7) 第22実施形態では、制御装置20及び電流検出器180(状態パラメータ検出手段)は、状態パラメータとしてトランジスタQ1(第1スイッチング素子)に流れる電流Iを検出し、制御装置20(判定手段)は、前記電流Iと第1電流基準値K1、第2電流基準値K2(判定値)とを比較して、昇圧回路100が異常と判定するようにした。この結果、トランジスタQ1、トランジスタQ2の異常が判定できる。
(7) In the twenty-second embodiment, the
22−2.第22実施形態の変形例
次に、第22実施形態の変形例を図37を参照して説明する。
22-2. Modified Example of 22nd Embodiment Next, a modified example of the 22nd embodiment will be described with reference to FIG .
この変形例では、制御装置20のCPU21が実行する昇圧回路100の昇圧制御と、アシスト制御を行うルーチンの一部が先の第22実施形態のルーチンと異なっている。図37は、その変形例のルーチンを示している。
In this modification, the boosting control of the boosting
図37に示すように、先に説明した制御ルーチン(図36参照)のS300の代わりに、S330及びS340の処理を行うところが異なっている。
S330では、トランジスタQ1を常時オフするとともに、トランジスタQ2を常時オンする。すなわち、実際には、トランジスタQ2がショート故障しているが、制御においても、トランジスタQ1をオフ制御し、かつトランジスタQ2をオン制御する。
As shown in FIG. 37, the processing of S330 and S340 is different from S300 in the control routine (see FIG. 36) described above.
In S330, the transistor Q1 is always turned off and the transistor Q2 is always turned on. That is, although the transistor Q2 is actually short-circuited, in the control, the transistor Q1 is turned off and the transistor Q2 is turned on.
この結果、昇圧回路100での昇圧制御は中止にするが、バッテリ電圧(本実施形態では12V)でのアシスト制御は可能であるので、この電圧の下で、アシスト制御を実行するのである。従って、回生時には、回生電流をトランジスタQ2を介してバッテリBに流すことができる。
As a result, the boost control in the
この変形例では、第22実施形態の(1)〜(3)、(5)〜(7)の効果を奏するとともに、トランジスタQ2がショート故障の場合には、バッテリ電圧でのアシスト制御ができる。 In this modified example, the effects (1) to (3) and (5) to (7) of the twenty-second embodiment are achieved, and when the transistor Q2 has a short circuit failure, assist control with the battery voltage can be performed.
○第23〜29実施形態
第16〜22実施形態の各実施形態は、昇圧制御を行っている最中に、昇圧回路100に不具合が生じた場合の制御の実施形態である。それに対して、第23〜29実施形態は、車両のイグニッションスイッチがオンされたとき、イニシャルチェックを行って、昇圧回路100に異常があるか否かの判定を行い、異常がある場合の制御の実施形態である。
23rd to 29th embodiments Each of the 16th to 22nd embodiments is an embodiment of control when a malfunction occurs in the
なお、第23〜29実施形態では、説明の便宜上後記するS520の「昇圧制御」は、第2実施形態で説明した昇圧制御が行われていることを前提として説明するが、これに限定されるものではない。もちろん、第1〜15実施形態のいずれの昇圧制御を前提としても第23〜29実施形態を実現することは可能である。 In the twenty- third to twenty- ninth embodiments, the “boost control” in S520, which will be described later for convenience of explanation, will be described on the assumption that the boost control described in the second embodiment is performed, but is not limited thereto. It is not a thing. Of course, the 23rd to 29th embodiments can be realized on the premise of any boost control in the first to 15th embodiments.
23−1.第23実施形態
第23実施形態を図38〜図40を参照して説明する。
なお、第1〜22実施形態ではその構成作用においては、直接関係しないため説明はしなかったが、車両にはイグニッションスイッチIGSが備えてられている。そして、第23実施形態でも同様に図38に示すようにイグニッションスイッチIGSが設けられており、同イグニッションスイッチIGSをオンすると、制御装置20に電力が供給される。
23-1. The twenty third type state twenty-third embodiment will be described with reference to FIGS. 38 40.
In the first to twenty-second embodiments, the configuration and operation are not directly described because they are not directly related, but the vehicle is provided with an ignition switch IGS. Similarly, in the twenty-third embodiment, an ignition switch IGS is provided as shown in FIG. 38, and when the ignition switch IGS is turned on, power is supplied to the
そして、第23実施形態では、第19実施形態の構成(図31参照)に図39に示すように下記の構成を付加したところが異なっている。なお、図39は昇圧回路100の電気回路図である。
The twenty-third embodiment differs from the nineteenth embodiment (see FIG. 31) in that the following configuration is added as shown in FIG. FIG. 39 is an electric circuit diagram of the
イグニッション回路φはイグニッションスイッチIGSがオンすると、イグニッション電圧VIGが印加されるようになっている。本実施形態ではイグニッション電圧VIGはバッテリ電圧と同じ電圧である。イグニッション回路φの接続点P4と、印加点P1とコイルLとの接続点P5間には、抵抗R1が接続されている。抵抗R1は、接続点P4,P5間に電流がほとんど流れない高抵抗のものとしている。前記抵抗R1が接続点P4,P5間に接続されることにより、プルアップ回路が構成されている。 The ignition circuit φ is adapted to apply an ignition voltage VIG when the ignition switch IGS is turned on. In the present embodiment, the ignition voltage VIG is the same voltage as the battery voltage. A resistor R1 is connected between a connection point P4 of the ignition circuit φ and a connection point P5 between the application point P1 and the coil L. The resistor R1 has a high resistance so that almost no current flows between the connection points P4 and P5. The pull-up circuit is configured by connecting the resistor R1 between the connection points P4 and P5.
そして、本実施形態では、制御装置20は、下記の制御をイグニッションスイッチIGSがオンされた際に図41に示すイニシャルチェックルーチンを含む制御プログラムを実行する。この制御プログラムはROM22に予め格納されている。なお、イグニッションスイッチIGSがオンされる以前は、電源リレー200及び相開放リレー210,220はオフ状態である。
In the present embodiment, the
イグニッションスイッチIGSがオンされると、S400では、CPU21は、ROM22、RAM23のチェックを行う。イグニッションスイッチIGSのオンにより、イグニッション回路φにはバッテリ電圧と等しいイグニッション電圧VIGが印加される。そして、電源リレー200がオン状態となっていなくても、昇圧回路100のドレイン電圧VPIG2がバッテリ電圧にプルアップされる。
When the ignition switch IGS is turned on, in S400, the
S410で制御装置20のインタフェース回路(図示しない)、スペシャルファンクションレジスタ等の各種レジスタの初期設定を行う。S420でトランジスタQ1に全オン信号を出力し、S430でトランジスタQ1のドレイン電圧VPIG2を検出する(読み込む)。
In S410, initialization of various registers such as an interface circuit (not shown) of the
S440ではトランジスタQ1のドレイン電圧VPIG2が第6基準値λ6(>0)以上か否かを判定する。第6基準値λ6は予めROM22に格納されており、トランジスタQ1のオープン故障を判定するために、予め試験等で得られた値である。
In S440, it is determined whether or not the drain voltage VPIG2 of the transistor Q1 is equal to or higher than the sixth reference value λ6 (> 0). The sixth reference value λ6 is stored in advance in the
すなわち、トランジスタQ1がオープン故障していない場合、前記全オン信号の印加により、トランジスタQ1が導通するため、トランジスタQ1のドレイン電圧VPIG2は下がる。この値は、第6基準値λ6未満であるため、トランジスタQ1はオープン故障ではないと判定する。 That is, when the transistor Q1 is not open-failed, the transistor Q1 is turned on by the application of the all-on signal, so that the drain voltage VPIG2 of the transistor Q1 is lowered. Since this value is less than the sixth reference value λ6, it is determined that the transistor Q1 is not an open failure.
一方、トランジスタQ1がオープン故障の場合には、前記全オン信号の印加によっても、トランジスタQ1は導通しないため、トランジスタQ1のドレイン電圧VPIG2は下がらない。従って、ドレイン電圧VPIG2が第6基準値λ6以上の場合には、トランジスタQ1がオープン故障していると判定するのである。 On the other hand, when the transistor Q1 has an open failure, the transistor Q1 does not conduct even when the all-on signal is applied, so that the drain voltage VPIG2 of the transistor Q1 does not drop. Therefore, when the drain voltage VPIG2 is greater than or equal to the sixth reference value λ6, it is determined that the transistor Q1 has an open failure.
S440でオープン故障ではないと判定した場合にはS510に移行する。S510では、電源リレー200及び相開放リレー210,220をオン制御し、以後、S520で昇圧制御及びアシスト制御を行う。
If it is determined in S440 that there is no open failure, the process proceeds to S510. In step S510, the
一方、S440でオープン故障であると判定すると、S450で、時間計測カウンタTime4をインクリメントし、S460で第4所定時間T4経過したか否かを時間計測カウンタTime4に基づいて判定する。 On the other hand, if it is determined in S440 that there is an open failure, the time measurement counter Time4 is incremented in S450, and it is determined based on the time measurement counter Time4 whether or not a fourth predetermined time T4 has elapsed in S460.
オープン故障が第4所定時間T4経過していなければ、昇圧回路100は正常であると判定してS430にリターンする。このS460で経過時間を判定するのは、たまたまそのような場合があったとしても、オープン故障が回復する場合があるから、これを排除するためである。
If the open failure has not passed the fourth predetermined time T4, it is determined that the
S460において、第4所定時間T4経過していたときは、昇圧回路100は異常であると判定して、続くS470でインストルメントパネル等に設けられた図示しない警告灯に警告信号(報知信号)を出力してを表示制御する。
In S460, when the fourth predetermined time T4 has elapsed, it is determined that the
そして、続くS480では、トランジスタQ1を常時オフするとともに、トランジスタQ2を常時オンする。
この処理は、実際には、トランジスタQ1はオープン故障しているが、制御においては、実際にトランジスタQ1をオフ制御する。又、S480ではトランジスタQ2をオン制御するのは、回生時に回生電流がバッテリBに流れるようにするのである。
In subsequent S480, the transistor Q1 is always turned off and the transistor Q2 is always turned on.
In this process, the transistor Q1 actually has an open failure, but in the control, the transistor Q1 is actually turned off. In S480, the transistor Q2 is turned on so that the regenerative current flows to the battery B during regeneration.
そして、S490で、電源リレー200,相開放リレー210,220をオン制御し、S500で、S520と同様に昇圧制御及びアシスト制御を行う。
すなわち、昇圧回路100での昇圧制御は中止にするが、バッテリ電圧でのアシスト制御は可能であるので、このバッテリ電圧の下で、アシスト制御を実行するのである。従って、回生時には、回生電流をトランジスタQ2を介してバッテリBに流す。
In step S490, the
That is, the boost control in the
本実施形態では、制御装置20は第2実施形態で説明した各手段に相当するとともに、状態パラメータ検出手段、第1故障判定手段及び第1素子制御手段に相当する。又、第5基準値λ5は第1故障判定値に相当する。抵抗R1は第1抵抗に相当する。
In the present embodiment, the
電源リレー200は第1開閉手段、相開放リレー210,220は第2開閉手段に相当する。
第23実施形態によれば、第2実施形態の効果の効果を奏するとともにさらに、下記の効果がある。
The
According to the twenty-third embodiment, the effects of the second embodiment are achieved, and the following effects are further obtained.
(1) 第23実施形態では、昇圧回路100の印加点P1(バッテリ電圧供給部)に対して接続されるとともに制御装置20(昇圧回路制御手段)にてオンオフ制御される電源リレー200(第1開閉手段)を設けた。又、トランジスタQ1(第1スイッチング素子)のドレインと印加点P1間の接続点P5に対して抵抗R1(第1抵抗)を介して接続され、イグニッションスイッチIGSのオン時にイグニッション電圧VIGを印加するプルアップ回路を設けた。
(1) In the twenty-third embodiment, the power supply relay 200 (the first relay connected to the application point P1 (battery voltage supply unit) of the
そして、制御装置20は、第1素子制御手段として、イグニッションスイッチIGSがオン時に、電源リレー200をオン制御する前に、トランジスタQ1をオン制御するようにした。さらに、制御装置20は、トランジスタQ1(第1スイッチング素子)のドレイン電圧VPIG2を検出するドレイン電圧検出手段として機能するとともに、ドレイン電圧VPIG2と第5基準値λ5(第1故障判定値)とを比較して、昇圧回路100の故障判定をする第1故障判定手段として機能する。
Then, the
その結果、昇圧回路100の故障判定を、イグニッションスイッチIGSをオンした後のイニシャルチェック時の段階で行うことができる。
(2) 第23実施形態では、モータ6(電動機)の電力をオンオフする相開放リレー210,220(第2開閉手段)を備えるようにした。
As a result, the failure determination of the
(2) In the twenty-third embodiment, the
又、制御装置20が第1故障判定手段として昇圧回路100を故障判定したときには、制御装置20(昇圧回路制御手段)は、電源リレー200及び相開放リレー210,220をともにオン制御した(S490参照)。また、さらに、トランジスタQ1(第1スイッチング素子)を常時オフ制御し、トランジスタQ2(第2スイッチング素子)を常時オン制御するようにした(S480参照)。
When the
この結果、昇圧回路100で昇圧した電圧でアシスト制御はできないが、アシスト制御をバッテリ電圧で実行できるとともに、回生時においては、回生電流をバッテリBに吸収させることができる。
As a result, although the assist control cannot be performed with the voltage boosted by the
(3) 本実施形態では、昇圧回路100が正常でない場合には、警告灯(報知手段)にて報知するようにした(S470参照)。この結果、車両の運転者に昇圧回路100の故障を知らせることができる。
(3) In the present embodiment, when the
(4) 第23実施形態では、S450で第4所定時間T4経過した後に、S470(警告灯表示)の処理を行った。この結果、第4所定時間T4内にトランジスタQ1のオープン故障が回復した場合を排除できる。 (4) In the twenty-third embodiment, after the fourth predetermined time T4 has elapsed in S450, the process of S470 (warning lamp display) is performed. As a result, the case where the open failure of the transistor Q1 is recovered within the fourth predetermined time T4 can be eliminated.
(5) 第23実施形態では、S450で第4所定時間T4経過した後に、S480の処理を行った。この結果、第4所定時間T4内にトランジスタQ1のオープン故障が回復した場合を排除できる。 (5) In the twenty-third embodiment, the process of S480 is performed after the fourth predetermined time T4 has elapsed in S450. As a result, the case where the open failure of the transistor Q1 is recovered within the fourth predetermined time T4 can be eliminated.
23−2.第23実施形態の変形例
次に、第23実施形態の変形例を図41を参照して説明する。
図41は、変形例においてCPU21が処理する制御フローチャートである。
本変形例は、ハード構成は、第23実施形態と同一であり、制御ルーチンが下記のように異なっている。
23-2. Modified Example of 23rd Embodiment Next, a modified example of the 23rd embodiment will be described with reference to FIG.
FIG. 41 is a control flowchart processed by the
In this modification, the hardware configuration is the same as that in the twenty-third embodiment, and the control routine is different as follows.
すなわち、前記図40で示すフローチャートのうち、S480〜S500の処理が省略され、S470の処理が終了後、この制御ルーチンを終了するところが異なっている。
この結果、トランジスタQ1にオープン故障があった場合には、電源リレー200、相開放リレー210,220はオンされず、オフ制御されていることになる。
That is, in the flowchart shown in FIG. 40, the processing of S480 to S500 is omitted, and the control routine is ended after the processing of S470 is completed.
As a result, when there is an open failure in the transistor Q1, the
この変形例の効果は、上記第23実施形態の(1)、(3)、(4)の効果と同一の効果を奏する以外に下記の効果を奏する。
(1) この変形例では、トランジスタQ1にオープン故障があったとされると、電源リレー200、相開放リレー210,220はオンされず、オフ制御されている。
The effects of this modification have the following effects in addition to the same effects as the effects (1), (3), and (4) of the twenty-third embodiment.
(1) In this modification, if it is assumed that the transistor Q1 has an open failure, the
従って、トランジスタQ1がオープン故障、すなわち、昇圧回路100が故障している場合、フェールセーフを掛けることができる。
24.第24実施形態
第24実施形態は、第23実施形態のハード構成と同一であり、又、制御は、第23実施形態の変形例の図41で示した制御と一部異なっている。
Therefore, when the transistor Q1 is open failure, that is, when the
24. 24th Embodiment shaped state 24th embodiment is the same as the hardware configuration of the twenty-third embodiment, also, the control is controlled and partially different as shown in FIG. 41 of the modified example of the twenty-third embodiment.
すなわち、図42に示すようにS420の代わりにS420Aが、S440の代わりにS440Aの処理が行われるところが異なる。
S420Aでは、トランジスタQ1に全オフ信号を出力する。
That is to say, as shown in FIG. 42, the processing of S420A instead of S420 and the processing of S440A instead of S440 are different.
In S420A, a full OFF signal is output to the transistor Q1.
又、S440AではS430で検出したトランジスタQ1のドレイン電圧VPIG2が、第7基準値λ7(>0)以下か否かを判定する。第7基準値λ7は予めROM22に格納されており、トランジスタQ1のショート故障を判定するために、予め試験等で得られた値である。
In S440A, it is determined whether or not the drain voltage VPIG2 of the transistor Q1 detected in S430 is equal to or lower than a seventh reference value λ7 (> 0). The seventh reference value λ7 is stored in advance in the
すなわち、トランジスタQ1がショート故障していない場合、前記全オフ信号の印加により、トランジスタQ1はオフ状態のため、トランジスタQ1のドレイン電圧VPIG2はバッテリ電圧にプルアップされたままである。 That is, when the transistor Q1 is not short-circuited, the transistor Q1 is turned off by applying the all-off signal, so that the drain voltage VPIG2 of the transistor Q1 remains pulled up to the battery voltage.
この値は、第7基準値λ7を超える値であるため、トランジスタQ1はショート故障ではないと判定する。
一方、トランジスタQ1がショート故障の場合には、前記全オフ信号の印加によっても、トランジスタQ1はショートしているため、トランジスタQ1のドレイン電圧VPIG2は下がって、グランド電位に落ちている。従って、ドレイン電圧VPIG2が第7基準値λ7以下の場合には、トランジスタQ1がショート故障していると判定するのである。
Since this value exceeds the seventh reference value λ7, it is determined that the transistor Q1 is not a short circuit failure.
On the other hand, when the transistor Q1 has a short-circuit failure, the transistor Q1 is short-circuited even by the application of the all-off signal, so that the drain voltage VPIG2 of the transistor Q1 decreases and falls to the ground potential. Therefore, when the drain voltage VPIG2 is less than or equal to the seventh reference value λ7, it is determined that the transistor Q1 has a short circuit failure.
第24実施形態によれば、第2実施形態の効果、第23実施形態の(3)の効果を奏する以外に下記の効果を奏する。
(1) 第24実施形態では、昇圧回路100の印加点P1(バッテリ電圧供給部)に対して接続されるとともに制御装置20(昇圧回路制御手段)にてオンオフ制御される電源リレー200(第1開閉手段)を設けた。又、トランジスタQ1(第1スイッチング素子)のドレインと印加点P1間の接続点P5に対して抵抗R1(第1抵抗)を介して接続され、イグニッションスイッチIGSのオン時にイグニッション電圧VIGを印加するプルアップ回路を設けた。
According to the twenty-fourth embodiment, in addition to the effects of the second embodiment and the effects (3) of the twenty-third embodiment, the following effects are achieved.
(1) In the twenty-fourth embodiment, the power supply relay 200 (the first relay connected to the application point P1 (battery voltage supply unit) of the
そして、制御装置20は、第1素子制御手段として、イグニッションスイッチIGSがオン時に、電源リレー200をオン制御する前に、トランジスタQ1をオフ制御するようにした。さらに、制御装置20は、トランジスタQ1(第1スイッチング素子)のドレイン電圧VPIG2を検出するドレイン電圧検出手段として機能するとともに、ドレイン電圧VPIG2と第7基準値λ7(第1故障判定値)とを比較して、昇圧回路100の故障判定をする第1故障判定手段として機能する。
Then, the
その結果、昇圧回路100の故障判定を、イグニッションスイッチIGSをオンした後のイニシャルチェック時の段階で、行うことができる。
(2) 第24実施形態では、S450で第4所定時間T4経過した後に、警告灯(報知手段)を駆動制御した。この結果、第4所定時間T4内にトランジスタQ1のショート故障が回復した場合を排除できる。
As a result, the failure determination of the
(2) In the twenty-fourth embodiment, after the fourth predetermined time T4 has elapsed in S450, the warning lamp (informing means) is driven and controlled. As a result, the case where the short-circuit failure of the transistor Q1 is recovered within the fourth predetermined time T4 can be eliminated.
(3) 本実施形態では、トランジスタQ1にショート故障があったとされると、電源リレー200、相開放リレー210,220はオンされず、オフ制御されている。
従って、トランジスタQ1がショート故障の場合、すなわち、昇圧回路100が故障している場合、フェールセーフを掛けることができる。
(3) In this embodiment, when it is assumed that there is a short circuit failure in the transistor Q1, the
Therefore, when the transistor Q1 has a short-circuit failure, that is, when the
25.第25実施形態
図43は第25実施形態においてCPU21が処理する制御フローチャートである。
第25実施形態は、第23実施形態のハード構成と同一であり、又、制御は、第23実施形態の変形例の図41で示した制御と一部異なっている。
25. 25th Embodiment shaped state diagram 43 is a control flowchart CPU21 processes in the first 25 embodiment.
The twenty-fifth embodiment is the same as the hardware configuration of the twenty-third embodiment, and the control is partially different from the control shown in FIG. 41 of the modification of the twenty-third embodiment.
すなわち、S420の代わりにS420Bが、S430の代わりにS430Aが、S440の代わりにS440Bの処理が行われるところが異なっている。
S420Bでは、トランジスタQ1に全オフ信号を出力し、かつ、同時にトランジスタQ2に全オン信号を出力する。
S430Aでは、トランジスタQ2のドレイン電圧V(出力電圧VBPIG)を検出する。
That is, S420B is performed instead of S420, S430A is replaced instead of S430, and S440B is replaced instead of S440.
In S420B, the all-off signal is output to the transistor Q1, and at the same time, the all-on signal is output to the transistor Q2.
In S430A, the drain voltage V (output voltage VBPIG) of the transistor Q2 is detected.
S440BではS430Aで検出したトランジスタQ2のドレイン電圧すなわち、出力電圧VBPIGが、第8基準値λ8(>0)以下か否かを判定する。
第8基準値λ8は予めROM22に格納されており、トランジスタQ2のオープン故障を判定するために、予め試験等で得られた値である。
In S440B, it is determined whether or not the drain voltage of the transistor Q2 detected in S430A, that is, the output voltage VBPIG is equal to or lower than an eighth reference value λ8 (> 0).
The eighth reference value λ8 is stored in advance in the
トランジスタQ1を全オフとした状態では、トランジスタQ1のドレイン電圧VPIG2はプルアップ回路によりバッテリ電圧にプルアップされたままである。そして、トランジスタQ2が全オンの信号が印加された状態で、トランジスタQ2がオープン故障していない場合、トランジスタQ2のドレイン電圧(出力電圧VBPIG)もバッテリ電圧となる。この値は、第8基準値λ8を超える値であるため、トランジスタQ2はオープン故障ではないと判定する。 In a state where the transistor Q1 is fully turned off, the drain voltage VPIG2 of the transistor Q1 remains pulled up to the battery voltage by the pull-up circuit. When the transistor Q2 is in a state in which an all-on signal is applied and the transistor Q2 is not open-failed, the drain voltage (output voltage VBPIG) of the transistor Q2 is also a battery voltage. Since this value exceeds the eighth reference value λ8, it is determined that the transistor Q2 is not an open failure.
一方、トランジスタQ2がオープン故障の場合には、前記全オン信号の印加によっても、トランジスタQ2はオープン故障しているため、トランジスタQ2のドレイン電圧(出力電圧VBPIG)は、バッテリ電圧に達しない。従って、ドレイン電圧(出力電圧VBPIG)が第8基準値λ8以下の場合には、トランジスタQ2がオープン故障していると判定するのである。 On the other hand, when the transistor Q2 has an open failure, the transistor Q2 has an open failure even when the all-on signal is applied, so that the drain voltage (output voltage VBPIG) of the transistor Q2 does not reach the battery voltage. Therefore, when the drain voltage (output voltage VBPIG) is equal to or lower than the eighth reference value λ8, it is determined that the transistor Q2 has an open failure.
第25実施形態によれば、第2実施形態の効果、第23実施形態の(3)、(4)の効果を奏する以外に下記の効果を奏する。
(1) 第25実施形態では、昇圧回路100の印加点P1(バッテリ電圧供給部)に対して接続されるとともに制御装置20(昇圧回路制御手段)にてオンオフ制御される電源リレー200(第1開閉手段)を設けた。又、トランジスタQ1(第1スイッチング素子)のドレインと印加点P1間の接続点P5に対して抵抗R1(第1抵抗)を介して接続され、イグニッションスイッチIGSのオン時にイグニッション電圧VIGを印加するプルアップ回路を設けた。
According to the 25th embodiment, in addition to the effects of the second embodiment and the effects (3) and (4) of the 23rd embodiment, the following effects are exhibited.
(1) In the twenty-fifth embodiment, the power supply relay 200 (the first relay connected to the application point P1 (battery voltage supply unit) of the
そして、制御装置20は、第1素子制御手段として、イグニッションスイッチIGSがオン時に、電源リレー200をオン制御する前に、トランジスタQ1をオフ制御し、トランジスタQ2をオン制御するようにした。
Then, the
さらに、制御装置20は、トランジスタQ2(第2スイッチング素子)のドレイン電圧(出力電圧VBPIG)を検出するドレイン電圧検出手段として機能するとともに、ドレイン電圧(出力電圧VBPIG)と第8基準値λ8(第1故障判定値)とを比較して、昇圧回路100の故障判定をする第1故障判定手段として機能する。
Further, the
その結果、昇圧回路100の故障判定を、イグニッションスイッチIGSをオンした後のイニシャルチェック時の段階で、行うことができる。
(2) 本実施形態では、トランジスタQ2にオープン故障があったとされると、電源リレー200、相開放リレー210,220はオンされず、オフ制御されている。従って、トランジスタQ2がオープン故障の場合、すなわち、昇圧回路100が故障している場合、フェールセーフを掛けることができる。
As a result, the failure determination of the
(2) In this embodiment, if there is an open failure in the transistor Q2, the
26.第26実施形態
第26実施形態を図44、図45を参照して説明する。
第26実施形態は、第23の実施形態の構成を一部変更するとともに、制御を変更したものである。
26. The 26th embodiment shaped state 26 embodiment 44 is described with reference to FIG. 45.
In the twenty-sixth embodiment, the configuration of the twenty-third embodiment is partially changed and the control is changed.
すなわち、第23実施形態でのプルアップ回路の接続を図44に示すように、トランジスタQ2のドレインとの接続点P6に対して接続したところが異なっている。なお、本実施形態でのプルアップ回路の抵抗R2は、接続点P4,P6間に電流がほとんど流れない高抵抗のものとしている。 That is, the connection of the pull-up circuit in the twenty-third embodiment is different as shown in FIG. 44 in that it is connected to the connection point P6 with the drain of the transistor Q2. Note that the resistance R2 of the pull-up circuit in this embodiment is a high resistance that hardly causes a current to flow between the connection points P4 and P6.
そして、第26実施形態では、第23実施形態の制御ルーチンのうち、S420の代わりにS420Bが、S440の代わりに第24実施形態のS440Aの処理が行われるところが異なっている。 The twenty-sixth embodiment differs from the control routine of the twenty-third embodiment in that the process of S420B is performed instead of S420 and the process of S440A of the twenty-fourth embodiment is performed instead of S440.
S420Bでは、トランジスタQ1に全オフ信号を出力し、かつ、同時にトランジスタQ2に全オン信号を出力する。
又、S440AではS430で検出したトランジスタQ1のドレイン電圧VPIG2が、第7基準値λ7(>0)以下か否かを判定する。
In S420B, the all-off signal is output to the transistor Q1, and at the same time, the all-on signal is output to the transistor Q2.
In S440A, it is determined whether or not the drain voltage VPIG2 of the transistor Q1 detected in S430 is equal to or lower than a seventh reference value λ7 (> 0).
両トランジスタQ1,Q2が正常な場合、トランジスタQ1を全オフとし、トランジスタQ2を全オンとした状態では、トランジスタQ1のドレイン電圧VPIG2はプルアップ回路によりバッテリ電圧にプルアップされたままである。すなわち、トランジスタQ1のドレイン電圧VPIG2はバッテリ電圧となる。この値は、第7基準値λ7を超える値であるため、トランジスタQ1はショート故障ではないと判定する。 When both transistors Q1 and Q2 are normal, the drain voltage VPIG2 of the transistor Q1 remains pulled up to the battery voltage by the pull-up circuit when the transistor Q1 is turned off and the transistor Q2 is turned on. That is, the drain voltage VPIG2 of the transistor Q1 is a battery voltage. Since this value exceeds the seventh reference value λ7, it is determined that the transistor Q1 is not a short circuit failure.
一方、トランジスタQ1がショート故障の場合には、トランジスタQ1のドレイン電圧VPIG2は、グランド電位となって下がるため、バッテリ電圧に達しない。従って、ドレイン電圧VPIG2が第7基準値λ7以下の場合には、トランジスタQ1がショート故障していると判定するのである。 On the other hand, when the transistor Q1 has a short circuit failure, the drain voltage VPIG2 of the transistor Q1 drops to the ground potential and does not reach the battery voltage. Therefore, when the drain voltage VPIG2 is less than or equal to the seventh reference value λ7, it is determined that the transistor Q1 has a short circuit failure.
第26実施形態では、制御装置20は第2実施形態で説明した各手段に相当するとともに、状態パラメータ検出手段、第2故障判定手段及び第2素子制御手段に相当する。又、第7基準値λ7は第2故障判定値に相当する。抵抗R2は第2抵抗に相当する。
In the twenty-sixth embodiment, the
電源リレー200は第1開閉手段、相開放リレー210,220は第2開閉手段に相当する。
第26実施形態によれば、第2実施形態の効果、第23実施形態の(3)、(4)、第24実施形態の(2)、(3)の効果を奏するとともにさらに、下記の効果がある。
The
According to the twenty-sixth embodiment, the effects of the second embodiment, the effects (3) and (4) of the twenty-third embodiment, the effects (2) and (3) of the twenty-fourth embodiment and the following effects are further achieved. There is.
(1) 第26実施形態では、昇圧回路100の印加点P1(バッテリ電圧供給部)に対して接続されるとともに制御装置20(昇圧回路制御手段)にてオンオフ制御される電源リレー200(第1開閉手段)を設けた。又、トランジスタQ2(第2スイッチング素子)のドレインに対して抵抗R2(第2抵抗)を介して接続され、イグニッションスイッチIGSのオン時にイグニッション電圧VIGを印加するプルアップ回路を設けた。
(1) In the twenty-sixth embodiment, the power supply relay 200 (the first relay connected to the application point P1 (battery voltage supply unit) of the
そして、制御装置20は、第2素子制御手段として、イグニッションスイッチIGSがオン時に、電源リレー200をオン制御する前に、トランジスタQ1(第1スイッチング素子)及びトランジスタQ2(第2スイッチング素子)の両者に対して同時にそれぞれオフ制御、オン制御するようにした。さらに、制御装置20は、トランジスタQ1(第1スイッチング素子)のドレイン電圧VPIG2を検出するドレイン電圧検出手段として機能するとともに、ドレイン電圧VPIG2と第7基準値λ7(第2故障判定値)とを比較して、昇圧回路100の故障判定をする第2故障判定手段として機能する。
Then, the
その結果、昇圧回路100の故障判定を、イグニッションスイッチIGSをオンした後のイニシャルチェック時の段階で、行うことができる。
27−1.第27実施形態
第27実施形態を図46を参照して説明する。
As a result, the failure determination of the
27-1. The twenty-seventh type state 27 embodiment will be described with reference to FIG. 46.
第27実施形態は、第26実施形態の構成と同一とし、制御が一部異なっている。
すなわち、第26実施形態の図45に示した制御ルーチンのうち、S420Bの代わりにS420Cが、S440Aの代わりにS440Cの処理が行われるところが異なっている。
The twenty-seventh embodiment is the same as the configuration of the twenty-sixth embodiment, and the control is partially different.
That is, in the control routine shown in FIG. 45 of the twenty-sixth embodiment, the processing is different in that the processing of S420C is performed instead of S420B, and the processing of S440C is performed instead of S440A.
S420Cでは、トランジスタQ1,及びトランジスタQ2に同時に全オフ信号を出力を出力する。
又、S440CではS430で検出したトランジスタQ1のドレイン電圧VPIG2が、第9基準値λ9(>0)以下か否かを判定する。第9基準値λ9は予めROM22に格納されており、トランジスタQ2のショート故障を判定するために、予め試験等で得られた値である。
In S420C, all the off signals are simultaneously output to the transistors Q1 and Q2.
In S440C, it is determined whether or not the drain voltage VPIG2 of the transistor Q1 detected in S430 is equal to or lower than a ninth reference value λ9 (> 0). The ninth reference value λ9 is stored in advance in the
両トランジスタQ1,Q2が正常な場合、トランジスタQ1、及びトランジスタQ2を全オフとした状態では、トランジスタQ2のドレイン電圧(出力電圧VBPIG)はプルアップ回路によりバッテリ電圧にプルアップされた状態となる。 When both the transistors Q1 and Q2 are normal, the drain voltage (output voltage VBPIG) of the transistor Q2 is pulled up to the battery voltage by the pull-up circuit when the transistors Q1 and Q2 are all turned off.
すなわち、トランジスタQ2のドレイン電圧(出力電圧VPIG2)はバッテリ電圧となる。
又、このときトランジスタQ2はオフとされているため、トランジスタQ1のドレイン電圧VPIG2は上がらない。この値は、第9基準値λ9を超える値であるため、トランジスタQ2はショート故障ではないと判定し、S510に移行する。
That is, the drain voltage (output voltage VPIG2) of the transistor Q2 is the battery voltage.
At this time, since the transistor Q2 is turned off, the drain voltage VPIG2 of the transistor Q1 does not increase. Since this value exceeds the ninth reference value λ9, it is determined that the transistor Q2 is not a short circuit failure, and the process proceeds to S510.
一方、トランジスタQ2がショート故障の場合には、トランジスタQ1のドレイン電圧VPIG2は、バッテリ電圧に上昇するため、ドレイン電圧VPIG2が第9基準値λ9以上の場合には、トランジスタQ2がショート故障していると判定するのである。 On the other hand, when the transistor Q2 has a short-circuit failure, the drain voltage VPIG2 of the transistor Q1 rises to the battery voltage. Therefore, when the drain voltage VPIG2 is greater than or equal to the ninth reference value λ9, the transistor Q2 has a short-circuit failure. It is determined.
第27実施形態では、制御装置20は第2実施形態で説明した各手段に相当するとともに、状態パラメータ検出手段、第2故障判定手段及び第2素子制御手段に相当する。又、第9基準値λ9は第2故障判定値に相当する。抵抗R2は第2抵抗に相当する。
In the twenty-seventh embodiment, the
電源リレー200は第1開閉手段、相開放リレー210,220は第2開閉手段に相当する。
第27実施形態によれば、第2実施形態の効果、第23実施形態の(3)の効果を奏するとともにさらに、下記の効果がある。
The
According to the twenty-seventh embodiment, the effects of the second embodiment and the effect (3) of the twenty-third embodiment are exhibited and the following effects are further obtained.
(1) 第27実施形態では、昇圧回路100の印加点P1(バッテリ電圧供給部)に対して接続されるとともに制御装置20(昇圧回路制御手段)にてオンオフ制御される電源リレー200(第1開閉手段)を設けた。又、トランジスタQ2(第2スイッチング素子)のドレインに対して抵抗R2(第2抵抗)を介して接続され、イグニッションスイッチIGSのオン時にイグニッション電圧VIGを印加するプルアップ回路を設けた。
(1) In the twenty-seventh embodiment, the power supply relay 200 (the first relay connected to the application point P1 (battery voltage supply unit) of the
そして、制御装置20は、第2素子制御手段として、イグニッションスイッチIGSがオン時に、電源リレー200をオン制御する前に、トランジスタQ1(第1スイッチング素子)及びトランジスタQ2(第2スイッチング素子)の両者に対して同時にそれぞれオフ制御するようにした。さらに、制御装置20は、トランジスタQ1(第1スイッチング素子)のドレイン電圧VPIG2を検出するドレイン電圧検出手段として機能するとともに、ドレイン電圧VPIG2と第9基準値λ9(第2故障判定値)とを比較して、昇圧回路100の故障判定をする第2故障判定手段として機能する。
Then, the
その結果、昇圧回路100の故障判定を、イグニッションスイッチIGSをオンした後のイニシャルチェック時の段階で、行うことができる。
(2) 第27実施形態では、S450で第4所定時間T4経過した後に、警告灯(報知手段)を駆動制御した。この結果、第4所定時間T4内にトランジスタQ2のショート故障が回復した場合を排除できる。
As a result, the failure determination of the
(2) In the twenty-seventh embodiment, after the fourth predetermined time T4 has elapsed in S450, the warning lamp (informing means) is driven and controlled. As a result, the case where the short-circuit failure of the transistor Q2 is recovered within the fourth predetermined time T4 can be eliminated.
(3) 第27実施形態では、モータ6(電動機)の電力をオンオフする相開放リレー210,220(第2開閉手段)を備えるようにした。
又、制御装置20が第2故障判定手段として昇圧回路100を故障判定したときには、制御装置20(昇圧回路制御手段)は、電源リレー200及び相開放リレー210,220をともにオン制御した(S490参照)。また、さらに、トランジスタQ1(第1スイッチング素子)を常時オフ制御し、トランジスタQ2(第2スイッチング素子)を常時オン制御するようにした(S480参照)。
(3) In the twenty-seventh embodiment, phase
Further, when the
この結果、昇圧回路100で昇圧した電圧でアシスト制御はできないが、アシスト制御をバッテリ電圧で実行できるとともに、回生時においては、回生電流をバッテリBに吸収させることができる。
As a result, although the assist control cannot be performed with the voltage boosted by the
27−2.第27実施形態の変形例
図47は第23実施形態の変形例を示している。本変形例は、ハード構成は、第27実施形態と同一であり、制御ルーチンが下記のように異なっている。
27-2. Modified Example of 27th Embodiment FIG. 47 shows a modified example of the 23rd embodiment. The hardware configuration of this modification is the same as that of the twenty-seventh embodiment, and the control routine is different as follows.
すなわち、前記図46で示すフローチャートのうち、S480〜S500の処理が省略され、S470の処理が終了後、この制御ルーチンを終了するところが異なっている。
この結果、トランジスタQ2にショート故障があった場合には、電源リレー200、相開放リレー210,220はオンされず、オフ制御されていることになる。
That is, in the flowchart shown in FIG. 46, the processing of S480 to S500 is omitted, and the control routine is ended after the processing of S470 is completed.
As a result, when there is a short circuit failure in the transistor Q2, the
この変形例の効果は、第2実施形態の効果、第23実施形態の(3)の効果、上記第27実施形態の(1)、(2)の効果と同一の効果を奏する以外に下記の効果を奏する。
(1) この変形例では、S460で第4所定時間T4経過していると判定されると、すなわち、トランジスタQ1にオープン故障があったとされると、電源リレー200、相開放リレー210,220はオンされず、オフ制御されている。
The effects of this modification are as follows, in addition to the effects of the second embodiment, the effects of (3) of the twenty-third embodiment, and the same effects as the effects of (1) and (2) of the twenty-seventh embodiment. There is an effect.
(1) In this modification, if it is determined in S460 that the fourth predetermined time T4 has elapsed, that is, if there is an open failure in the transistor Q1, the
従って、トランジスタQ2がショート故障の場合、フェールセーフを掛けることができる。
28.第28実施形態
図48は第28実施形態のCPU21が処理する制御フローチャートである。
本実施形態のハード構成は、第27実施形態と同一であり、制御ルーチンが下記のように異なっている。
Therefore, when the transistor Q2 has a short circuit failure, a fail safe can be applied.
28. Twenty eighth type state diagram 48 is a control flowchart CPU21 processes the 28th embodiment.
The hardware configuration of this embodiment is the same as that of the 27th embodiment, and the control routine is different as follows.
すなわち、図46のS420C,S430,S440Cの代わりに、それぞれS420D,430B,S440Dの処理を行う。
S430Bでは、トランジスタQ1,トランジスタQ2の両者に全オン信号を同時に出力する。又、S430BではトランジスタQ1のドレイン電圧VPIG2、及びトランジスタQ2のドレイン電圧(出力電圧VBPIG)を検出する。
That is, instead of S420C, S430, and S440C in FIG. 46, the processes of S420D, 430B, and S440D are performed.
In S430B, all on signals are simultaneously output to both the transistor Q1 and the transistor Q2. In S430B, the drain voltage VPIG2 of the transistor Q1 and the drain voltage (output voltage VBPIG) of the transistor Q2 are detected.
そして、S440Dでは、ドレイン電圧VPIG2が第10基準値λ10(>0)以上であって、かつ、ドレイン電圧(出力電圧VBPIG)が第10基準値λ11(>0)以上の条件を満たしているか否かを判定する。 In S440D, whether or not the drain voltage VPIG2 is equal to or higher than the tenth reference value λ10 (> 0) and the drain voltage (output voltage VBPIG) satisfies the tenth reference value λ11 (> 0) or more. Determine whether.
第10基準値λ10及び第11基準値λ11は予めROM22に格納されており、トランジスタQ1のオープン故障を判定するために、予め試験等で得られた値である。
両トランジスタQ1,Q2が正常な場合、トランジスタQ1、及びトランジスタQ2を全オンとした状態では、トランジスタQ2のドレイン電圧(出力電圧VBPIG)はプルアップ回路によりバッテリ電圧にプルアップされても、両電圧はグランド電圧となる。
The tenth reference value λ10 and the eleventh reference value λ11 are stored in advance in the
When both transistors Q1 and Q2 are normal, the drain voltage (output voltage VBPIG) of the transistor Q2 is pulled up to the battery voltage by the pull-up circuit in the state where the transistors Q1 and Q2 are all turned on. Is the ground voltage.
従って、両電圧がそれぞれ第10基準値λ11未満、第11基準値λ11未満のときは、トランジスタQ1はオープン故障しておらず正常であるとしてS510に移行する。
一方、トランジスタQ1がオープン故障している場合、トランジスタQ1のドレイン電圧VPIG2及びトランジスタQ2のドレイン電圧(出力電圧VBPIG)はグランド電圧にならない。すなわち、両電圧はそれぞれ第10基準値λ11以上、第11基準値λ11以上となるため、トランジスタQ1はオープン故障しているとる判定し、S450に移行する。
Accordingly, when both voltages are less than the tenth reference value λ11 and less than the eleventh reference value λ11, respectively, the transistor Q1 does not have an open failure, and the process proceeds to S510.
On the other hand, when the transistor Q1 has an open failure, the drain voltage VPIG2 of the transistor Q1 and the drain voltage (output voltage VBPIG) of the transistor Q2 do not become the ground voltage. That is, since both voltages are equal to or greater than the tenth reference value λ11 and the eleventh reference value λ11, it is determined that the transistor Q1 has an open failure, and the process proceeds to S450.
第28実施形態では、制御装置20は第2実施形態で説明した各手段に相当するとともに、状態パラメータ検出手段、第2故障判定手段及び第2素子制御手段に相当する。又、第10基準値λ10及び第11基準値λ11は第2故障判定値に相当する。抵抗R2は第2抵抗に相当する。
In the twenty-eighth embodiment, the
電源リレー200は第1開閉手段、相開放リレー210,220は第2開閉手段に相当する。
第28実施形態によれば、第2実施形態の効果、第23実施形態の(3)〜、(5)、第27実施形態の(3)の効果を奏するとともにさらに、下記の効果がある。
The
According to the twenty-eighth embodiment, the effects of the second embodiment, the effects (3) to (5) of the twenty-third embodiment, and the effects (3) of the twenty-seventh embodiment are provided, and the following effects are further obtained.
(1) 第28実施形態では、昇圧回路100の印加点P1(バッテリ電圧供給部)に対して接続されるとともに制御装置20(昇圧回路制御手段)にてオンオフ制御される電源リレー200(第1開閉手段)を設けた。又、トランジスタQ2(第2スイッチング素子)のドレインに対して抵抗R2(第2抵抗)を介して接続され、イグニッションスイッチIGSのオン時にイグニッション電圧VIGを印加するプルアップ回路を設けた。
(1) In the twenty-eighth embodiment, the power supply relay 200 (the first relay connected to the application point P1 (battery voltage supply unit) of the
そして、制御装置20は、第2素子制御手段として、イグニッションスイッチIGSがオン時に、電源リレー200をオン制御する前に、トランジスタQ1(第1スイッチング素子)及びトランジスタQ2(第2スイッチング素子)の両者に対して同時にそれぞれオン制御するようにした。さらに、制御装置20は、トランジスタQ1(第1スイッチング素子)のドレイン電圧VPIG2及びトランジスタQ2のドレイン電圧(出力電圧VBPIG)を検出するドレイン電圧検出手段として機能するとともに、ドレイン電圧VPIG2と第10基準値λ10(第2故障判定値)、ドレイン電圧(出力電圧VBPIG)と第11基準値λ11(第2故障判定値))とを比較して、昇圧回路100の故障判定をする第2故障判定手段として機能する。
Then, the
その結果、昇圧回路100の故障判定を、イグニッションスイッチIGSをオンした後のイニシャルチェック時の段階で、行うことができる。
28−2.第28実施形態の変形例
図49は第28実施形態の変形例を示している。本変形例は、ハード構成は、第28実施形態と同一であり、制御ルーチンが下記のように異なっている。
As a result, the failure determination of the
28-2. Modified Example of 28th Embodiment FIG. 49 shows a modified example of the 28th embodiment. The hardware configuration of this modification is the same as that of the twenty-eighth embodiment, and the control routine is different as follows.
すなわち、前記図48で示すフローチャートのうち、S480〜S500の処理が省略され、S470の処理が終了後、この制御ルーチンを終了するところが異なっている。
この結果、トランジスタQ2にショート故障があった場合には、電源リレー200、相開放リレー210,220はオンされず、オフ制御されていることになる。
That is, in the flowchart shown in FIG. 48, the processing of S480 to S500 is omitted, and the processing routine is ended after the processing of S470 is completed.
As a result, when there is a short circuit failure in the transistor Q2, the
この変形例の効果は、第2実施形態の効果、第23実施形態の(3)、(4)の効果、上記第28実施形態の(1)の効果と同一の効果を奏する以外に下記の効果を奏する。
(1) この変形例では、S460で第4所定時間T4経過していると判定されると、すなわち、トランジスタQ1にオープン故障があったとされると、電源リレー200、相開放リレー210,220はオンされず、オフ制御されている。
The effects of this modification are as follows, in addition to the effects of the second embodiment, the effects (3) and (4) of the 23rd embodiment, and the effects (1) of the 28th embodiment. There is an effect.
(1) In this modification, if it is determined in S460 that the fourth predetermined time T4 has elapsed, that is, if there is an open failure in the transistor Q1, the
従って、トランジスタQ2がショート故障の場合、フェールセーフを掛けることができる。
29.第29実施形態
第29実施形態は、第28実施形態の変形例の構成と同一とし、制御が一部異なっている。
Therefore, when the transistor Q2 has a short circuit failure, a fail safe can be applied.
29. 29th Embodiment The 29th embodiment form state is 28 and the same configuration as modification of the embodiment, control is partially different.
すなわち、図50に示すように第28実施形態の図49に示した制御ルーチンのうち、S440Dの代わりにS440Eの処理が行われるところが異なっている。
そして、S440Eでは、ドレイン電圧VPIG2が第12基準値λ12(>0)以下であって、かつ、ドレイン電圧(出力電圧VBPIG)が第13基準値λ13(>0)以上の条件を満たしているか否かを判定する。
That is, as shown in FIG. 50, the processing routine of S440E is performed instead of S440D in the control routine shown in FIG. 49 of the 28th embodiment.
In S440E, whether the drain voltage VPIG2 is equal to or lower than the twelfth reference value λ12 (> 0) and the drain voltage (output voltage VBPIG) satisfies the condition equal to or higher than the thirteenth reference value λ13 (> 0). Determine whether.
第12基準値λ12及び第13基準値λ13は予めROM22に格納されており、トランジスタQ2のオープン故障を判定するために、予め試験等で得られた値である。
両トランジスタQ1,Q2が正常な場合、トランジスタQ1,Q2を全オンとした状態では、トランジスタQ2のドレイン電圧(出力電圧VBPIG)はプルアップ回路によりバッテリ電圧にプルアップされても、両電圧はグランド電圧となる。
The twelfth reference value λ12 and the thirteenth reference value λ13 are stored in advance in the
When both the transistors Q1 and Q2 are normal, the drain voltage (output voltage VBPIG) of the transistor Q2 is pulled up to the battery voltage by the pull-up circuit in the state where the transistors Q1 and Q2 are all turned on. Voltage.
従って、ドレイン電圧VPIG2が第12基準値λ12(>0)以下であって、かつ、ドレイン電圧(出力電圧VBPIG)が第13基準値λ13(>0)以上の条件を満たさないため、トランジスタQ2は正常とし判定して、S510に移行する。 Accordingly, since the drain voltage VPIG2 is not more than the twelfth reference value λ12 (> 0) and the drain voltage (output voltage VBPIG) does not satisfy the condition not less than the thirteenth reference value λ13 (> 0), the transistor Q2 It determines with it being normal and transfers to S510.
一方、トランジスタQ2がオープン故障している場合、トランジスタQ1のドレイン電圧VPIG2はグランド電圧に落ち、トランジスタQ2のドレイン電圧(出力電圧VBPIG)はグランド電圧にならず、バッテリ電圧のままである。 On the other hand, when the transistor Q2 has an open failure, the drain voltage VPIG2 of the transistor Q1 falls to the ground voltage, and the drain voltage (output voltage VBPIG) of the transistor Q2 does not become the ground voltage but remains the battery voltage.
すなわち、ドレイン電圧VPIG2は第12基準値λ12以下、第13基準値λ13以上となるため、トランジスタQ2はオープン故障していると判定し、S450に移行する。
第29実施形態では、制御装置20は第2実施形態で説明した各手段に相当するとともに、状態パラメータ検出手段、第2故障判定手段及び第2素子制御手段に相当する。又、第12基準値λ12及び第13基準値λ13は第2故障判定値に相当する。抵抗R2は第2抵抗に相当する。
That is, since the drain voltage VPIG2 is equal to or lower than the twelfth reference value λ12 and equal to or higher than the thirteenth reference value λ13, it is determined that the transistor Q2 has an open failure, and the process proceeds to S450.
In the twenty-ninth embodiment, the
電源リレー200は第1開閉手段、相開放リレー210,220は第2開閉手段に相当する。
第29実施形態によれば、第2実施形態の効果、第23実施形態の(3)、第28実施形態の変形例の(1)の効果を奏するとともにさらに、下記の効果がある。
The
According to the twenty-ninth embodiment, the effect of the second embodiment, the effect (3) of the twenty-third embodiment, and the effect (1) of the modification of the twenty-eighth embodiment are provided, and the following effect is further obtained.
(1) 第29実施形態では、S450で第4所定時間T4経過した後に、警告灯(報知手段)を駆動制御した。この結果、第4所定時間T4内にトランジスタQ2のオープン故障が回復した場合を排除できる。 (1) In the twenty-ninth embodiment, after the fourth predetermined time T4 has elapsed in S450, the warning lamp (informing means) is driven and controlled. As a result, the case where the open failure of the transistor Q2 is recovered within the fourth predetermined time T4 can be eliminated.
なお、本発明の実施形態は以下のように変更してもよい。
○ 操舵トルクτと、車速Vとを使用した実施形態に代わって、操舵トルクτのみで、電動機制御信号を決定するようにしてもよい。
In addition, you may change embodiment of this invention as follows.
○ Instead of the embodiment using the steering torque τ and the vehicle speed V, the motor control signal may be determined only by the steering torque τ.
○ 第7〜9実施形態では、CPU21は操舵トルクτに基づいてモータ6の負荷状態を判定したが、指令電流設定部54で設定したq軸指令電流Iq*(電動機制御信号)に基づいて、モータ6の負荷状態を低負荷か高負荷かを判定してもよい。
In the seventh to ninth embodiments, the
この場合、負荷状態判定手段としての制御装置20は、q軸指令電流Iq*(電動機制御信号)に基づいてモータ6(電動機)の負荷判定を行う。
○ 第7〜9実施形態では、モータ6はDCブラシレスモータで構成したが、DCブラシ付モータにて構成してもよい。この場合、CPU21では、加算部53の下段に公知のアシスト指令電流演算部及び電流制御部を備える。そして、同アシスト電流演算部にて指令トルクτ*に基づいてアシスト指令電流値(電動機制御信号)が演算される。電流制御部はモータ電流がアシスト指令電流値となるようにPWM演算を行い、その演算結果に基づいて、ブラシ付モータを駆動する公知の駆動回路を介してモータ6を駆動するようにされている。
In this case, the
In the seventh to ninth embodiments, the
このようなブラシ付モータを駆動する場合において、前記アシスト指令電流値に基づいてモータ6の負荷状態を低負荷か高負荷かを判定してもよい。
この場合、負荷状態判定手段としての制御装置20は、アシスト指令電流値(電動機制御信号)に基づいてモータ6(電動機)の負荷判定を行う。
When driving such a motor with a brush, it may be determined whether the load state of the
In this case, the
○ 第1〜14実施形態では、CPU21は、昇圧回路100に対して、PID制御部120にてPID制御を行ったが、この代わりにPI制御部を設けて、PI制御を行っても良い。
In the first to fourteenth embodiments, the
PI制御部は、目標出力電圧(本実施形態では20V)と、A/D変換部150を介して入力したVBPIGとの偏差を縮小すべく比例(P)・積分(I)処理を施して、トランジスタQ1,Q2の制御量を演算する回路である。PI制御部にて演算された制御量は、さらにPWM演算部130によって制御量に対応するデューティ比αが演算されてデューティ比駆動信号に変換され、該変換されたデューティ比駆動信号が昇圧回路100の各トランジスタQ1,Q2に印加される。
The PI control unit performs proportional (P) / integral (I) processing to reduce the deviation between the target output voltage (20 V in this embodiment) and VBPIG input via the A /
○ 第1〜14実施形態では、CPU21は、昇圧回路100に対してPID制御部120にてPID制御を行ったが、この代わりにPD制御部を設けて、PD制御を行っても良い。
In the first to fourteenth embodiments, the
PD制御部は、目標出力電圧(本実施形態では20V)と、A/D変換部150を介して入力したVBPIGとの偏差を縮小すべく比例(P)・微分(D)処理を施して、トランジスタQ1,Q2の制御量を演算する回路である。PD制御部にて演算された制御量は、さらにPWM演算部130によって制御量に対応するデューティ比αが演算されてデューティ比駆動信号に変換され、該変換されたデューティ比駆動信号が昇圧回路100の各トランジスタQ1,Q2に印加される。
The PD control unit performs a proportional (P) / differential (D) process to reduce the deviation between the target output voltage (20 V in this embodiment) and VBPIG input via the A /
○ 第6実施形態、第9実施形態、第15実施形態では各スイッチング素子のPWM制御では所定デューティ比を越えてPWM制御しないように、デューティ制限した。しかし、これらの実施形態に限らず、他の実施形態においても同様にデューティ制限をしても良い。この場合、他の実施形態においても、ガード機能部140を同様に設けることにより、デュティー制限ができ、このことにより、力行時及び回生時のいずれにおいても昇圧回路100の破損を防止することができる。
In the sixth embodiment, the ninth embodiment, and the fifteenth embodiment, the duty is limited so that the PWM control of each switching element does not exceed the predetermined duty ratio and the PWM control is not performed. However, not only these embodiments but also other embodiments may similarly limit the duty. In this case, also in other embodiments, by providing the
○ 第1〜14実施形態では、CPU21は、昇圧回路100に対してPID制御部120にてPID制御を行ったが、この代わりにP制御部を設けて、P制御を行っても良い。
In the first to fourteenth embodiments, the
P制御部は、目標出力電圧(本実施形態では20V)と、A/D変換部150を介して入力したVBPIGとの偏差を縮小すべく比例(P)処理を施して、トランジスタQ1,Q2の制御量を演算する回路である。P制御部にて演算された制御量は、さらにPWM演算部130によって制御量に対応するデューティ比αが演算されてデューティ比駆動信号に変換され、該変換されたデューティ比駆動信号が昇圧回路100の各トランジスタQ1,Q2に印加される。
The P control unit performs a proportional (P) process to reduce the deviation between the target output voltage (20 V in this embodiment) and VBPIG input via the A /
○ 前記第16〜29実施形態では、昇圧回路100が異常な場合、警告灯を警告信号にて点灯するようにしたが、警告灯以外に、ブザーや、ディスプレイ等の報知手段に報知信号を出力して、鳴動作動や警告表示をするようにしてもよい。
In the sixteenth to 29th embodiments, when the
○ 前記16〜29実施形態では、昇圧回路100が異常な場合、所定時間(第1所定時間T1〜第4所定時間)経過後、警告灯を警告信号にて点灯するようにしたが、この所定時間経過せずに、すぐに、警告灯を点灯するようにしても良い。
In the 16th to 29th embodiments, when the
○ 前記16〜29実施形態では、各ステップ(S10,S10A,S110,S120,S130,S210,S260)において判定後、所定時間(第1所定時間T1〜第4所定時間)経過後、昇圧回路100の異常とした。
In the 16 to 29 embodiments, after determination in each step (S10, S10A, S110, S120, S130, S210, and S260), after a predetermined time (first predetermined time T1 to fourth predetermined time) has elapsed, the
この代わりに、所定時間(第1所定時間T1〜第4所定時間T4)経過を待たずに、前記各ステップで異常判定した直後、警告灯を点灯させたり、各実施形態で説明した、昇圧回路100異常時における他の必要なステップを実行するようにしても良い。 Instead of this, a warning lamp is turned on immediately after the abnormality is determined in each step without waiting for the elapse of a predetermined time (first predetermined time T1 to fourth predetermined time T4), or the booster circuit described in each embodiment You may make it perform the other required step at the time of 100 abnormality.
次に、請求項に記載した発明以外の技術的思想であって、前記実施形態及び別例から把握できるものについて、以下に記載する。
(1) 運転状況パラメータは、電動機の運転状況パラメータである電動機制御信号であることを特徴とする電動パワーステアリング装置。こうすると、据え切り、低速走行時等の大出力時には、電動機回転数の追従性は要求されないので、これらの場合には、そうでない場合に比して電動機制御信号が大きい領域では目標出力電圧を低下させ、昇圧コイルや第1、第2スイッチング素子での発熱を抑えることができ、ロスがなくなり、効率を上げることができる。第1実施形態のq軸指令電流Iq*が電動機制御信号に相当する。
Next, technical ideas other than the invention described in the claims, which can be grasped from the embodiment and other examples, will be described below.
(1) operation status parameter, it characterized electrostatic power steering apparatus that the motor control signal is a driving condition parameter of the motor. In this case, the follow-up performance of the motor speed is not required at a large output such as stationary driving or low-speed traveling.In these cases, the target output voltage is set in a region where the motor control signal is large compared to the case where the output is not so. The heat generation in the boosting coil and the first and second switching elements can be suppressed, loss is eliminated, and the efficiency can be increased. The q-axis command current Iq * of the first embodiment corresponds to the motor control signal.
(2) 運転状況パラメータは、車両の運転状況パラメータである車速であることを特徴とする電動パワーステアリング装置。こうすると、据え切り、低速走行時等の大出力時には、目標出力電圧を低下するため、昇圧コイルや第1、第2スイッチング素子での発熱を抑えることができ、ロスがなくなり、効率を上げることができる。 (2) operating conditions parameters to that electric power steering apparatus characterized in that the vehicle speed is driving condition parameters of the vehicle. In this way, the target output voltage is lowered at the time of large output such as stationary driving and low speed traveling, so that heat generation in the booster coil and the first and second switching elements can be suppressed, loss is eliminated, and efficiency is increased. Can do.
(3) 運転状況パラメータは、電動機の運転状況パラメータであるモータ角速度であることを特徴とする電動パワーステアリング装置。こうすると、モータ角速度に応じて出力電圧を上昇させてモータ回転数の追従性を向上させ、電圧が必要な時のみ出力電圧を昇圧させることにより、常時昇圧する場合に比して、昇圧コイル、及び第1、第2スイッチング素子の発熱を抑えることができる。 (3) driving situation parameter is the that electric power steering apparatus characterized in that it is a motor angular speed is the driving condition parameters of the electric motor. In this way, the output voltage is increased according to the motor angular speed to improve the followability of the motor rotational speed, and the output voltage is boosted only when the voltage is required, so that the boost coil, And the heat_generation | fever of a 1st, 2nd switching element can be suppressed.
(4) 運転状況パラメータは、車両の運転状況パラメータである操舵トルクであることを特徴とする電動パワーステアリング装置。こうすると、操舵トルクに応じて出力電圧を上昇させてモータ回転数の追従性を向上させ、電圧が必要な時のみ出力電圧を昇圧させることにより、常時昇圧する場合に比して、昇圧コイル、及び第1、第2スイッチング素子の発熱を抑えることができる。 (4) driving condition parameter, it characterized electrostatic power steering apparatus that the steering torque is a driving condition parameter of the vehicle. In this way, the output voltage is increased according to the steering torque to improve the followability of the motor rotation speed, and the output voltage is boosted only when the voltage is required, so that the boosting coil, And the heat_generation | fever of a 1st, 2nd switching element can be suppressed.
(5) 状態パラメータ検出手段は、状態パラメータとして昇圧回路の出力電圧を検出し、判定手段は、前記出力電圧が目標出力電圧と関係する判定値以下のとき、昇圧回路が異常と判定することを特徴とする電動パワーステアリング装置。こうすると、第1スイッチング素子がオープン故障又は第2スイッチング素子がショート故障していると判定できる。 (5) The state parameter detection unit detects the output voltage of the booster circuit as the state parameter, and the determination unit determines that the booster circuit is abnormal when the output voltage is equal to or less than a determination value related to the target output voltage. It characterized electrostatic power steering apparatus. In this way, it can be determined that the first switching element has an open fault or the second switching element has a short fault.
なお、第16実施形態及び第18実施形態の(目標出力電圧VBPIG*−第1基準値λ1)が、目標出力電圧と関係する判定値に相当する。
(6) 状態パラメータ検出手段は、状態パラメータとして昇圧回路の出力電圧を検出し、判定手段は、前記出力電圧が目標出力電圧と関係する判定値以上のとき、昇圧回路が異常と判定することを特徴とする電動パワーステアリング装置。
Note that (target output voltage VBPIG * −first reference value λ1) in the sixteenth and eighteenth embodiments corresponds to a determination value related to the target output voltage.
(6) The state parameter detecting unit detects the output voltage of the booster circuit as the state parameter, and the determining unit determines that the booster circuit is abnormal when the output voltage is equal to or higher than a determination value related to the target output voltage. It characterized electrostatic power steering apparatus.
こうすると、第2スイッチング素子がオープン故障していると判定できる。
なお、第17実施形態の(第2基準値λ2+目標出力電圧VBPIG*)が目標出力電圧と関係する判定値に相当する。
This makes it possible to determine that the second switching element has an open failure.
Note that (second reference value λ2 + target output voltage VBPIG *) in the seventeenth embodiment corresponds to a determination value related to the target output voltage.
(7) 状態パラメータ検出手段は、状態パラメータとして第1スイッチング素子のドレイン電圧を検出し、判定手段は、前記ドレイン電圧が判定値以下のとき、昇圧回路が異常と判定することを特徴とする電動パワーステアリング装置。 (7) state parameter detecting means detects a drain voltage of the first switching element as a state parameter, determining means, when the drain voltage is greater than the judgment value, it wherein the boost circuit is judged to be abnormal electric power steering apparatus.
こうすると、第1スイッチング素子がショート故障していると判定できる。
この場合、第19実施形態の第3基準値λ3が判定値に相当する。
(8) 状態パラメータ検出手段は、状態パラメータとして第2スイッチング素子のドレイン電圧を検出し、判定手段は、前記ドレイン電圧が判定値以上のとき、昇圧回路が異常と判定することを特徴とする電動パワーステアリング装置。
In this way, it can be determined that the first switching element is short-circuited.
In this case, the third reference value λ3 of the nineteenth embodiment corresponds to the determination value.
(8) state parameter detecting means detects a drain voltage of the second switching element as a state parameter, determining means, when the drain voltage is equal to or greater than the determination value, you wherein the boost circuit is judged to be abnormal electric power steering apparatus.
こうすると、第2スイッチング素子がオープン故障していると判定できる。
この場合、第20実施形態の第4基準値λ4が判定値に相当する。
(9) 状態パラメータ検出手段は、状態パラメータとして第2スイッチング素子のドレイン電圧を検出し、判定手段は、前記ドレイン電圧が判定値以下のとき、昇圧回路が異常と判定することを特徴とする電動パワーステアリング装置。
This makes it possible to determine that the second switching element has an open failure.
In this case, the fourth reference value λ4 of the twentieth embodiment corresponds to the determination value.
(9) a state parameter-detecting means detects the drain voltage of the second switching element as a state parameter, determining means, when the drain voltage is greater than the judgment value, it wherein the boost circuit is judged to be abnormal electric power steering apparatus.
こうすると、第2スイッチング素子が地絡故障していると判定できる。
この場合、第21実施形態の第5基準値λ5が判定値に相当する。
(10) 状態パラメータ検出手段は、状態パラメータとして第1スイッチング素子に流れる電流Iを検出し、判定手段は、前記電流と判定値とを比較して、昇圧回路が異常と判定することを特徴とする電動パワーステアリング装置。こうすると、第1スイッチング素子又は第2スイッチング素子の異常が判定できる。
In this way, it can be determined that the second switching element has a ground fault.
In this case, the fifth reference value λ5 of the twenty-first embodiment corresponds to the determination value.
(10) The state parameter detection means detects the current I flowing through the first switching element as the state parameter, and the determination means compares the current with a determination value and determines that the booster circuit is abnormal. be that electric power steering apparatus. In this way, it is possible to determine whether the first switching element or the second switching element is abnormal.
この場合、第21実施形態の第1電流基準値K1、第2電流基準値K2が判定値に相当する。
(11) 判定値は、第1電流基準値K1と第2電流基準値K2(<K1)を含み、判定手段は、前記電流Iが、K2≦I<K1のとき、第2スイッチング素子がショート故障であると判定し、前記電流Iが、I≧K1のとき第1スイッチング素子がショート故障であると判定することを特徴とする前記(10)に記載の電動パワーステアリング装置。こうすると、第1スイッチング素子に流れる電流と第1電流基準値K1と第2電流基準値K2との大小関係により、第1、第2スイッチング素子の異常を判定することができる。
In this case, the first current reference value K1 and the second current reference value K2 of the twenty-first embodiment correspond to the determination values.
(11) The determination value includes a first current reference value K1 and a second current reference value K2 (<K1), and the determination means is configured such that when the current I is K2 ≦ I <K1, the second switching element is short-circuited. The electric power steering apparatus according to (10), wherein it is determined that there is a failure, and it is determined that the first switching element has a short-circuit failure when the current I is I ≧ K1. In this case, the abnormality of the first and second switching elements can be determined based on the magnitude relationship between the current flowing through the first switching element, the first current reference value K1, and the second current reference value K2.
(12) 判定手段は、異常状態が所定時間継続しているときに、昇圧回路に異常が生じていると判定することを特徴とする電動パワーステアリング装置。このようにすると、所定時間範囲内での異常状態の場合には、異常と判定しないため、所定時間内で異常状態が回復した場合を排除することができる。 (12) determination Priority determination means, when the abnormal state continues for a predetermined time, the electric power steering apparatus characterized by determining that an abnormality has occurred in the step-up circuit. In this way, in the case of an abnormal state within a predetermined time range, since it is not determined as an abnormality, the case where the abnormal state is recovered within the predetermined time can be eliminated.
この場合、所定時間とは、第16〜第29実施形態の第1所定時間T1〜第4所定時間T4が相当する。
(13) 前記昇圧回路制御手段は、前記判定手段が異常と判定した場合には、報知信号を出力することを特徴とする電動パワーステアリング装置。こうすると、報知信号が出力されることにより、例えば、警告灯や、ブザー等を駆動することができ、運転者に昇圧回路に異常が生じたことを報知することができる。
In this case, the predetermined time corresponds to the first predetermined time T1 to the fourth predetermined time T4 in the sixteenth to twenty-ninth embodiments.
(13) before Symbol boosting circuit control means, when said determination means determines abnormal, the electric power steering apparatus characterized by outputting a notification signal. Thus, by outputting the notification signal, for example, a warning light, a buzzer, or the like can be driven, and the driver can be notified that an abnormality has occurred in the booster circuit.
4…トルクセンサ
6…モータ(電動機)
20…制御装置(制御信号発生手段、昇圧回路制御手段、操舵状態判定手段、負荷状態判定手段、状態パラメータ検出手段、判定手段、第1故障判定手段、第1素子制御手段、ドレイン電圧検出手段、第2素子制御手段、第2故障判定手段)、
21…CPU
24…プリドライバ(プリドライバ手段)
35…モータ駆動装置(電動機駆動手段)
54…指令電流設定部(特に制御信号発生手段に相当する)
100…昇圧回路
120…PID制御部(制御演算手段)
130…PWM演算部(操舵状態判定手段、PWM演算手段)
160…目標出力電圧設定部(目標出力電圧設定手段)
200…電源リレー(第1開閉手段)
210,220…相開放リレー(第2開閉手段)
B…バッテリ 、L…コイル(昇圧用コイル)
C2…コンデンサ(昇圧用コイルによる出力電圧を平滑するコンデンサ)
C3…コンデンサ(ブートストラップコンデンサ)
Q1…トランジスタ(第1スイッチング素子)
Q2…トランジスタ(第2スイッチング素子)
BS…ブートストラップ回路
4 ...
20. Control device (control signal generating means, booster circuit control means, steering state determination means, load state determination means, state parameter detection means, determination means, first failure determination means, first element control means, drain voltage detection means, Second element control means, second failure determination means),
21 ... CPU
24 ... Pre-driver (Pre-driver means)
35 ... Motor drive device (motor drive means)
54 ... Command current setting section (especially corresponding to control signal generating means)
DESCRIPTION OF
130: PWM calculation unit (steering state determination means, PWM calculation means)
160... Target output voltage setting unit (target output voltage setting means)
200: Power relay (first opening / closing means)
210, 220 ... phase open relay (second opening / closing means)
B ... Battery, L ... Coil (Boosting coil)
C2: Capacitor (capacitor that smoothes the output voltage from the boosting coil)
C3: Capacitor (bootstrap capacitor)
Q1 ... transistor (first switching element)
Q2 ... Transistor (second switching element)
BS ... Bootstrap circuit
Claims (16)
バッテリと前記電動機駆動手段間の電流供給回路に昇圧回路を設け、
前記昇圧回路は、一端側がバッテリに接続されてバッテリ電圧が印加される昇圧用コイルと、同昇圧用コイルを地絡又は開放する第1スイッチング素子と、前記昇圧用コイルの他端側に接続され、オンオフする第2スイッチング素子と、前記第2スイッチング素子の出力側に接続され、前記昇圧用コイルによる昇圧電圧(以下、出力電圧という)を平滑するコンデンサとを含み、
目標出力電圧と前記出力電圧との偏差に基づいて、第1、及び第2スイッチング素子のうち、力行時には、少なくとも前記第1スイッチング素子をオンオフさせて電動機の供給電圧を昇圧するとともに、回生時には少なくとも第2スイッチング素子をオンオフさせる昇圧制御を実行する昇圧回路制御手段とを備える電動パワーステアリング装置において、
昇圧回路の状態パラメータを検出する状態パラメータ検出手段と、
前記状態パラメータ検出手段が検出した状態パラメータと判定値とを比較して昇圧回路が正常か否かを判定する判定手段とを備え、
前記昇圧回路制御手段は、前記判定手段が判定した結果に応じて、昇圧回路の昇圧制御を中止するとともに、前記判定手段が故障判定したときには、第1スイッチング素子を常時オフ制御し、第2スイッチング素子を常時オン制御することを特徴とする電動パワーステアリング装置。 At least determining the motor control signal based on a steering torque of the steering wheel, and a control signal generating means for outputting a same signal, and a motor driving means for driving the motor based on the motor control signal Rutotomoni,
A booster circuit is provided in a current supply circuit between the battery and the motor driving means,
The booster circuit is connected to a booster coil to which one end side is connected to a battery and a battery voltage is applied, a first switching element that grounds or opens the booster coil, and the other end side of the booster coil. A second switching element that is turned on and off, and a capacitor that is connected to the output side of the second switching element and smoothes a boosted voltage (hereinafter referred to as an output voltage) by the boosting coil,
Based on the deviation between the target output voltage and the output voltage, of the first and second switching elements, at the time of powering, at least the first switching element is turned on and off to boost the supply voltage of the motor, and at the time of regeneration, at least the electric power steering system which Ru and a boosting circuit control means for performing boost control to turn on and off the second switching element,
State parameter detecting means for detecting a state parameter of the booster circuit;
Determination means for comparing the state parameter detected by the state parameter detection means and a determination value to determine whether the booster circuit is normal;
The booster circuit control means stops boosting control of the booster circuit according to the result determined by the determination means, and when the determination means determines a failure, the first switching element is always controlled to be off and the second switching is performed. An electric power steering device characterized in that an element is always on-controlled.
バッテリと前記電動機駆動手段間の電流供給回路に昇圧回路を設け、
前記昇圧回路は、一端側がバッテリに接続されてバッテリ電圧が印加される昇圧用コイルと、同昇圧用コイルを地絡又は開放する第1スイッチング素子と、前記昇圧用コイルの他端側に接続され、オンオフする第2スイッチング素子と、前記第2スイッチング素子の出力側に接続され、前記昇圧用コイルによる昇圧電圧(以下、出力電圧という)を平滑するコンデンサとを含み、
目標出力電圧と前記出力電圧との偏差に基づいて、第1、及び第2スイッチング素子のうち、力行時には、少なくとも前記第1スイッチング素子をオンオフさせて電動機の供給電圧を昇圧するとともに、回生時には少なくとも第2スイッチング素子をオンオフさせる昇圧制御を実行する昇圧回路制御手段とを備える電動パワーステアリング装置において、
前記昇圧回路制御手段は、昇圧回路の目標出力電圧を設定する目標出力電圧設定手段と、目標出力電圧と出力電圧との偏差に基づいて少なくともP制御演算する制御演算手段と、前記制御演算手段の演算値に基づいてPWM演算を行いデューティ比を演算するPWM演算手段とを含み、PWM演算手段にて演算されたデューティ比に基づいて前記第1、第2スイッチング素子をオンオフ制御するものであり、
前記目標出力電圧設定手段は、車両又は電動機の運転状況を示す運転状況パラメータを入力し、運転状況パラメータに応じて目標出力電圧を可変にし、
昇圧回路のバッテリ電圧供給部に対して接続されるとともに昇圧回路制御手段にてオンオフ制御される第1開閉手段と、
第1スイッチング素子のドレインと前記バッテリ電圧供給部間の接続点に対して第1抵抗を介して接続され、イグニッションスイッチのオン時にイグニッション電圧を印加する回路とを、備え、
前記昇圧回路制御手段には、
イグニッションスイッチがオン時に、第1開閉手段をオン制御する前に、第1スイッチング素子及び第2スイッチング素子のうち少なくとも第1スイッチング素子をオン又はオフ制御する第1素子制御手段と、
第1スイッチング素子又は第2スイッチング素子のドレイン電圧を検出するドレイン電圧検出手段と、
前記ドレイン電圧と第1故障判定値とを比較して、昇圧回路の故障判定をする第1故障判定手段とを備えたことを特徴とする電動パワーステアリング装置。 At least determining the motor control signal based on a steering torque of the steering wheel, and a control signal generating means for outputting a same signal, and a motor driving means for driving the motor based on the motor control signal Rutotomoni,
A booster circuit is provided in a current supply circuit between the battery and the motor driving means,
The booster circuit is connected to a booster coil to which one end side is connected to a battery and a battery voltage is applied, a first switching element that grounds or opens the booster coil, and the other end side of the booster coil. A second switching element that is turned on and off, and a capacitor that is connected to the output side of the second switching element and smoothes a boosted voltage (hereinafter referred to as an output voltage) by the boosting coil,
Based on the deviation between the target output voltage and the output voltage, of the first and second switching elements, at the time of powering, at least the first switching element is turned on and off to boost the supply voltage of the motor, and at the time of regeneration, at least the electric power steering system which Ru and a boosting circuit control means for performing boost control to turn on and off the second switching element,
The booster circuit control means includes target output voltage setting means for setting a target output voltage of the booster circuit, control calculation means for performing at least P control based on a deviation between the target output voltage and the output voltage, and the control calculation means PWM calculation means for performing a PWM calculation based on the calculation value and calculating a duty ratio, and for controlling the on / off of the first and second switching elements based on the duty ratio calculated by the PWM calculation means,
The target output voltage setting means inputs a driving condition parameter indicating a driving condition of the vehicle or the motor, makes the target output voltage variable according to the driving condition parameter,
A first opening / closing means connected to the battery voltage supply unit of the booster circuit and controlled to be turned on / off by the booster circuit control means;
A circuit connected via a first resistor to a connection point between the drain of the first switching element and the battery voltage supply unit, and applying an ignition voltage when the ignition switch is turned on,
The booster circuit control means includes
First element control means for controlling on or off of at least the first switching element among the first switching element and the second switching element before the first opening / closing means is on-controlled when the ignition switch is on;
Drain voltage detection means for detecting the drain voltage of the first switching element or the second switching element;
1. An electric power steering apparatus comprising: a first failure determination unit that compares the drain voltage with a first failure determination value to determine a failure of the booster circuit .
バッテリと前記電動機駆動手段間の電流供給回路に昇圧回路を設け、
前記昇圧回路は、一端側がバッテリに接続されてバッテリ電圧が印加される昇圧用コイルと、同昇圧用コイルを地絡又は開放する第1スイッチング素子と、前記昇圧用コイルの他端側に接続され、オンオフする第2スイッチング素子と、前記第2スイッチング素子の出力側に接続され、前記昇圧用コイルによる昇圧電圧(以下、出力電圧という)を平滑するコンデンサとを含み、
目標出力電圧と前記出力電圧との偏差に基づいて、第1、及び第2スイッチング素子のうち、力行時には、少なくとも前記第1スイッチング素子をオンオフさせて電動機の供給電圧を昇圧するとともに、回生時には少なくとも第2スイッチング素子をオンオフさせる昇圧制御を実行する昇圧回路制御手段とを備える電動パワーステアリング装置において、
前記昇圧回路制御手段は、昇圧回路の目標出力電圧を設定する目標出力電圧設定手段と、目標出力電圧と出力電圧との偏差に基づいて少なくともP制御演算する制御演算手段と、前記制御演算手段の演算値に基づいてPWM演算を行いデューティ比を演算するPWM演算手段とを含み、PWM演算手段にて演算されたデューティ比に基づいて前記第1、第2スイッチング素子をオンオフ制御するものであり、
前記昇圧回路制御手段は、所定デューティ比を越えてPWM制御しないように、デューティ制限し、
昇圧回路のバッテリ電圧供給部に対して接続されるとともに昇圧回路制御手段にてオンオフ制御される第1開閉手段と、
第1スイッチング素子のドレインと前記バッテリ電圧供給部間の接続点に対して第1抵抗を介して接続され、イグニッションスイッチのオン時にイグニッション電圧を印加する回路とを、備え、
前記昇圧回路制御手段には、
イグニッションスイッチがオン時に、第1開閉手段をオン制御する前に、第1スイッチング素子及び第2スイッチング素子のうち少なくとも第1スイッチング素子をオン又はオフ制御する第1素子制御手段と、
第1スイッチング素子又は第2スイッチング素子のドレイン電圧を検出するドレイン電圧検出手段と、
前記ドレイン電圧と第1故障判定値とを比較して、昇圧回路の故障判定をする第1故障判定手段とを備えたことを特徴とする電動パワーステアリング装置。 At least determining the motor control signal based on a steering torque of the steering wheel, and a control signal generating means for outputting a same signal, and a motor driving means for driving the motor based on the motor control signal Rutotomoni,
A booster circuit is provided in a current supply circuit between the battery and the motor driving means,
The booster circuit is connected to a booster coil to which one end side is connected to a battery and a battery voltage is applied, a first switching element that grounds or opens the booster coil, and the other end side of the booster coil. A second switching element that is turned on and off, and a capacitor that is connected to the output side of the second switching element and smoothes a boosted voltage (hereinafter referred to as an output voltage) by the boosting coil,
Based on the deviation between the target output voltage and the output voltage, of the first and second switching elements, at the time of powering, at least the first switching element is turned on and off to boost the supply voltage of the motor, and at the time of regeneration, at least the electric power steering system which Ru and a boosting circuit control means for performing boost control to turn on and off the second switching element,
The booster circuit control means includes target output voltage setting means for setting a target output voltage of the booster circuit, control calculation means for performing at least P control based on a deviation between the target output voltage and the output voltage, and the control calculation means PWM calculation means for performing a PWM calculation based on the calculation value and calculating a duty ratio, and for controlling the on / off of the first and second switching elements based on the duty ratio calculated by the PWM calculation means,
The booster circuit control means limits the duty so as not to perform PWM control exceeding a predetermined duty ratio,
A first opening / closing means connected to the battery voltage supply unit of the booster circuit and controlled to be turned on / off by the booster circuit control means;
A circuit connected via a first resistor to a connection point between the drain of the first switching element and the battery voltage supply unit, and applying an ignition voltage when the ignition switch is turned on,
The booster circuit control means includes
First element control means for controlling on or off of at least the first switching element among the first switching element and the second switching element before the first opening / closing means is on-controlled when the ignition switch is on;
Drain voltage detection means for detecting the drain voltage of the first switching element or the second switching element;
1. An electric power steering apparatus comprising: a first failure determination unit that compares the drain voltage with a first failure determination value to determine a failure of the booster circuit .
バッテリと前記電動機駆動手段間の電流供給回路に昇圧回路を設け、
前記昇圧回路は、一端側がバッテリに接続されてバッテリ電圧が印加される昇圧用コイルと、同昇圧用コイルを地絡又は開放する第1スイッチング素子と、前記昇圧用コイルの他端側に接続され、オンオフする第2スイッチング素子と、前記第2スイッチング素子の出力側に接続され、前記昇圧用コイルによる昇圧電圧(以下、出力電圧という)を平滑するコンデンサとを含み、
目標出力電圧と前記出力電圧との偏差に基づいて、第1、及び第2スイッチング素子のうち、力行時には、少なくとも前記第1スイッチング素子をオンオフさせて電動機の供給電圧を昇圧するとともに、回生時には少なくとも第2スイッチング素子をオンオフさせる昇圧制御を実行する昇圧回路制御手段とを備える電動パワーステアリング装置において、
昇圧回路の状態パラメータを検出する状態パラメータ検出手段と、
前記状態パラメータ検出手段が検出した状態パラメータと判定値とを比較して昇圧回路が正常か否かを判定する判定手段とを備え、
前記昇圧回路制御手段は、前記判定手段が判定した結果に応じて、昇圧回路の昇圧制御を中止し、
昇圧回路のバッテリ電圧供給部に対して接続されるとともに昇圧回路制御手段にてオンオフ制御される第1開閉手段と、
第1スイッチング素子のドレインと前記バッテリ電圧供給部間の接続点に対して第1抵抗を介して接続され、イグニッションスイッチのオン時にイグニッション電圧を印加する回路とを、備え、
前記昇圧回路制御手段には、
イグニッションスイッチがオン時に、第1開閉手段をオン制御する前に、第1スイッチング素子及び第2スイッチング素子のうち少なくとも第1スイッチング素子をオン又はオフ制御する第1素子制御手段と、
第1スイッチング素子又は第2スイッチング素子のドレイン電圧を検出するドレイン電圧検出手段と、
前記ドレイン電圧と第1故障判定値とを比較して、昇圧回路の故障判定をする第1故障判定手段とを備えたことを特徴とする電動パワーステアリング装置。 A control signal generating means for determining an electric motor control signal based on at least the steering torque of the steering wheel and outputting the signal; and an electric motor driving means for driving the electric motor based on the electric motor control signal;
A booster circuit is provided in a current supply circuit between the battery and the motor driving means,
The booster circuit is connected to a booster coil to which one end side is connected to a battery and a battery voltage is applied, a first switching element that grounds or opens the booster coil, and the other end side of the booster coil. A second switching element that is turned on and off, and a capacitor that is connected to the output side of the second switching element and smoothes a boosted voltage (hereinafter referred to as an output voltage) by the boosting coil,
Based on the deviation between the target output voltage and the output voltage, of the first and second switching elements, at the time of powering, at least the first switching element is turned on and off to boost the supply voltage of the motor, and at the time of regeneration, at least In an electric power steering apparatus comprising: boosting circuit control means for performing boosting control for turning on and off the second switching element;
State parameter detecting means for detecting a state parameter of the booster circuit;
Determination means for comparing the state parameter detected by the state parameter detection means and a determination value to determine whether the booster circuit is normal;
The booster circuit control means stops boosting control of the booster circuit according to the result determined by the determining means,
A first opening / closing means connected to the battery voltage supply unit of the booster circuit and controlled to be turned on / off by the booster circuit control means;
A circuit connected via a first resistor to a connection point between the drain of the first switching element and the battery voltage supply unit, and applying an ignition voltage when the ignition switch is turned on,
The booster circuit control means includes
First element control means for controlling on or off of at least the first switching element among the first switching element and the second switching element before the first opening / closing means is on-controlled when the ignition switch is on;
Drain voltage detection means for detecting the drain voltage of the first switching element or the second switching element;
1. An electric power steering apparatus comprising: a first failure determination unit that compares the drain voltage with a first failure determination value to determine a failure of the booster circuit .
電動機の電力をオンオフする第2開閉手段を備え、
前記判定手段が故障判定したときには、昇圧回路制御手段は、第1開閉手段及び第2開閉手段をオフ制御することを特徴とする請求項4に記載の電動パワーステアリング装置。 A first opening / closing means connected to the battery voltage supply unit of the booster circuit and controlled to be turned on / off by the booster circuit control means;
A second opening / closing means for turning on and off the electric power of the electric motor;
5. The electric power steering apparatus according to claim 4 , wherein when the determination unit makes a failure determination, the booster circuit control unit controls the first opening / closing unit and the second opening / closing unit to turn off .
前記第1故障判定手段が故障判定したときには、昇圧回路制御手段は、第1開閉手段及び第2開閉手段をオフ制御することを特徴とする請求項2乃至請求項6のうちいずれか1項に記載の電動パワーステアリング装置。 A second opening / closing means for turning on and off the electric power of the electric motor;
The boost circuit control means controls the first opening and closing means and the second opening and closing means to be turned off when the first failure judging means makes a failure decision, according to any one of claims 2 to 6. The electric power steering apparatus as described.
前記第1故障判定手段が故障判定したときには、昇圧回路制御手段は、第1開閉手段及び第2開閉手段をともにオン制御し、
かつ、第1スイッチング素子を常時オフ制御し、第2スイッチング素子を常時オン制御することを特徴とする請求項2乃至請求項6のうちいずれか1項に記載の電動パワーステアリング装置。 A second opening / closing means for turning on and off the electric power of the electric motor;
When the first failure determination means determines a failure, the booster circuit control means turns on both the first opening and closing means and the second opening and closing means,
The electric power steering apparatus according to any one of claims 2 to 6 , wherein the first switching element is always off-controlled and the second switching element is always on-controlled.
バッテリと前記電動機駆動手段間の電流供給回路に昇圧回路を設け、
前記昇圧回路は、一端側がバッテリに接続されてバッテリ電圧が印加される昇圧用コイルと、同昇圧用コイルを地絡又は開放する第1スイッチング素子と、前記昇圧用コイルの他端側に接続され、オンオフする第2スイッチング素子と、前記第2スイッチング素子の出力側に接続され、前記昇圧用コイルによる昇圧電圧(以下、出力電圧という)を平滑するコンデンサとを含み、
目標出力電圧と前記出力電圧との偏差に基づいて、第1、及び第2スイッチング素子のうち、力行時には、少なくとも前記第1スイッチング素子をオンオフさせて電動機の供給電圧を昇圧するとともに、回生時には少なくとも第2スイッチング素子をオンオフさせる昇圧制御を実行する昇圧回路制御手段とを備える電動パワーステアリング装置において、
前記昇圧回路制御手段は、昇圧回路の目標出力電圧を設定する目標出力電圧設定手段と、目標出力電圧と出力電圧との偏差に基づいて少なくともP制御演算する制御演算手段と、前記制御演算手段の演算値に基づいてPWM演算を行いデューティ比を演算するPWM演算手段とを含み、PWM演算手段にて演算されたデューティ比に基づいて前記第1、第2スイッチング素子をオンオフ制御するものであり、
前記目標出力電圧設定手段は、車両又は電動機の運転状況を示す運転状況パラメータを入力し、運転状況パラメータに応じて目標出力電圧を可変にし、
昇圧回路のバッテリ電圧供給部に対して接続されるとともに昇圧回路制御手段にてオンオフ制御される第1開閉手段と、
第2スイッチング素子のドレインに対して第2抵抗を介して接続され、イグニッションスイッチのオン時にイグニッション電圧を印加する回路とを、備え、
昇圧回路制御手段には、
イグニッションスイッチがオン時に、第1開閉手段をオン制御する前に、第1スイッチング素子及び第2スイッチング素子の両者に対して同時にそれぞれオン制御又はオフ制御、或いは同時にそれぞれオフ制御、オン制御する第2素子制御手段と、
第1スイッチング素子、第2スイッチング素子のうち少なくとも第1スイッチング素子のドレイン電圧を検出するドレイン電圧検出手段と、
前記ドレイン電圧と第2故障判定値とを比較して、昇圧回路の故障判定をする第2故障判定手段とを備えたことを特徴とする電動パワーステアリング装置。 A control signal generating means for determining an electric motor control signal based on at least the steering torque of the steering wheel and outputting the signal; and an electric motor driving means for driving the electric motor based on the electric motor control signal;
A booster circuit is provided in a current supply circuit between the battery and the motor driving means,
The booster circuit is connected to a booster coil to which one end side is connected to a battery and a battery voltage is applied, a first switching element that grounds or opens the booster coil, and the other end side of the booster coil. A second switching element that is turned on and off, and a capacitor that is connected to the output side of the second switching element and smoothes a boosted voltage (hereinafter referred to as an output voltage) by the boosting coil,
Based on the deviation between the target output voltage and the output voltage, of the first and second switching elements, at the time of powering, at least the first switching element is turned on and off to boost the supply voltage of the motor, and at the time of regeneration, at least In an electric power steering apparatus comprising: boosting circuit control means for performing boosting control for turning on and off the second switching element;
The booster circuit control means includes target output voltage setting means for setting a target output voltage of the booster circuit, control calculation means for performing at least P control based on a deviation between the target output voltage and the output voltage, and the control calculation means PWM calculation means for performing a PWM calculation based on the calculation value and calculating a duty ratio, and for controlling the on / off of the first and second switching elements based on the duty ratio calculated by the PWM calculation means,
The target output voltage setting means inputs a driving condition parameter indicating a driving condition of the vehicle or the motor, makes the target output voltage variable according to the driving condition parameter,
A first opening / closing means connected to the battery voltage supply unit of the booster circuit and controlled to be turned on / off by the booster circuit control means;
A circuit connected to the drain of the second switching element via a second resistor and applying an ignition voltage when the ignition switch is turned on,
The booster circuit control means includes
When the ignition switch is turned on, before the first opening / closing means is turned on, both the first switching element and the second switching element are simultaneously turned on or off, or simultaneously turned off and turned on, respectively. Element control means;
Drain voltage detection means for detecting a drain voltage of at least the first switching element among the first switching element and the second switching element;
The drain voltage and is compared with the second failure determination value, the second failure for the failure determination of the step-up circuit determination means and to that electric power steering apparatus comprising the.
バッテリと前記電動機駆動手段間の電流供給回路に昇圧回路を設け、
前記昇圧回路は、一端側がバッテリに接続されてバッテリ電圧が印加される昇圧用コイルと、同昇圧用コイルを地絡又は開放する第1スイッチング素子と、前記昇圧用コイルの他端側に接続され、オンオフする第2スイッチング素子と、前記第2スイッチング素子の出力側に接続され、前記昇圧用コイルによる昇圧電圧(以下、出力電圧という)を平滑するコンデンサとを含み、
目標出力電圧と前記出力電圧との偏差に基づいて、第1、及び第2スイッチング素子のうち、力行時には、少なくとも前記第1スイッチング素子をオンオフさせて電動機の供給電圧を昇圧するとともに、回生時には少なくとも第2スイッチング素子をオンオフさせる昇圧制御を実行する昇圧回路制御手段とを備える電動パワーステアリング装置において、
前記昇圧回路制御手段は、昇圧回路の目標出力電圧を設定する目標出力電圧設定手段と、目標出力電圧と出力電圧との偏差に基づいて少なくともP制御演算する制御演算手段と、前記制御演算手段の演算値に基づいてPWM演算を行いデューティ比を演算するPWM演算手段とを含み、PWM演算手段にて演算されたデューティ比に基づいて前記第1、第2スイッチング素子をオンオフ制御するものであり、
前記昇圧回路制御手段は、所定デューティ比を越えてPWM制御しないように、デューティ制限し、
昇圧回路のバッテリ電圧供給部に対して接続されるとともに昇圧回路制御手段にてオンオフ制御される第1開閉手段と、
第2スイッチング素子のドレインに対して第2抵抗を介して接続され、イグニッションスイッチのオン時にイグニッション電圧を印加する回路とを、備え、
昇圧回路制御手段には、
イグニッションスイッチがオン時に、第1開閉手段をオン制御する前に、第1スイッチング素子及び第2スイッチング素子の両者に対して同時にそれぞれオン制御又はオフ制御、或いは同時にそれぞれオフ制御、オン制御する第2素子制御手段と、
第1スイッチング素子、第2スイッチング素子のうち少なくとも第1スイッチング素子のドレイン電圧を検出するドレイン電圧検出手段と、
前記ドレイン電圧と第2故障判定値とを比較して、昇圧回路の故障判定をする第2故障判定手段とを備えたことを特徴とする電動パワーステアリング装置。 A control signal generating means for determining an electric motor control signal based on at least the steering torque of the steering wheel and outputting the signal; and an electric motor driving means for driving the electric motor based on the electric motor control signal;
A booster circuit is provided in a current supply circuit between the battery and the motor driving means,
The booster circuit is connected to a booster coil to which one end side is connected to a battery and a battery voltage is applied, a first switching element that grounds or opens the booster coil, and the other end side of the booster coil. A second switching element that is turned on and off, and a capacitor that is connected to the output side of the second switching element and smoothes a boosted voltage (hereinafter referred to as an output voltage) by the boosting coil,
Based on the deviation between the target output voltage and the output voltage, of the first and second switching elements, at the time of powering, at least the first switching element is turned on and off to boost the supply voltage of the motor, and at the time of regeneration, at least In an electric power steering apparatus comprising: boosting circuit control means for performing boosting control for turning on and off the second switching element;
The booster circuit control means includes target output voltage setting means for setting a target output voltage of the booster circuit, control calculation means for performing at least P control based on a deviation between the target output voltage and the output voltage, and the control calculation means PWM calculation means for performing a PWM calculation based on the calculation value and calculating a duty ratio, and for controlling the on / off of the first and second switching elements based on the duty ratio calculated by the PWM calculation means,
The booster circuit control means limits the duty so as not to perform PWM control exceeding a predetermined duty ratio,
A first opening / closing means connected to the battery voltage supply unit of the booster circuit and controlled to be turned on / off by the booster circuit control means;
A circuit connected to the drain of the second switching element via a second resistor and applying an ignition voltage when the ignition switch is turned on,
The booster circuit control means includes
When the ignition switch is turned on, before the first opening / closing means is turned on, both the first switching element and the second switching element are simultaneously turned on or off, or simultaneously turned off and turned on, respectively. Element control means;
Drain voltage detection means for detecting a drain voltage of at least the first switching element among the first switching element and the second switching element;
The drain voltage and is compared with the second failure determination value, the second failure for the failure determination of the step-up circuit determination means and to that electric power steering apparatus comprising the.
バッテリと前記電動機駆動手段間の電流供給回路に昇圧回路を設け、
前記昇圧回路は、一端側がバッテリに接続されてバッテリ電圧が印加される昇圧用コイルと、同昇圧用コイルを地絡又は開放する第1スイッチング素子と、前記昇圧用コイルの他端側に接続され、オンオフする第2スイッチング素子と、前記第2スイッチング素子の出力側に接続され、前記昇圧用コイルによる昇圧電圧(以下、出力電圧という)を平滑するコンデンサとを含み、
目標出力電圧と前記出力電圧との偏差に基づいて、第1、及び第2スイッチング素子のうち、力行時には、少なくとも前記第1スイッチング素子をオンオフさせて電動機の供給電圧を昇圧するとともに、回生時には少なくとも第2スイッチング素子をオンオフさせる昇圧制御を実行する昇圧回路制御手段とを備える電動パワーステアリング装置において、
昇圧回路の状態パラメータを検出する状態パラメータ検出手段と、
前記状態パラメータ検出手段が検出した状態パラメータと判定値とを比較して昇圧回路が正常か否かを判定する判定手段とを備え、
前記昇圧回路制御手段は、前記判定手段が判定した結果に応じて、昇圧回路の昇圧制御を中止し、
昇圧回路のバッテリ電圧供給部に対して接続されるとともに昇圧回路制御手段にてオンオフ制御される第1開閉手段と、
第2スイッチング素子のドレインに対して第2抵抗を介して接続され、イグニッションスイッチのオン時にイグニッション電圧を印加する回路とを、備え、
昇圧回路制御手段には、
イグニッションスイッチがオン時に、第1開閉手段をオン制御する前に、第1スイッチング素子及び第2スイッチング素子の両者に対して同時にそれぞれオン制御又はオフ制御、或いは同時にそれぞれオフ制御、オン制御する第2素子制御手段と、
第1スイッチング素子、第2スイッチング素子のうち少なくとも第1スイッチング素子のドレイン電圧を検出するドレイン電圧検出手段と、
前記ドレイン電圧と第2故障判定値とを比較して、昇圧回路の故障判定をする第2故障判定手段とを備えたことを特徴とする電動パワーステアリング装置。 A control signal generating means for determining an electric motor control signal based on at least the steering torque of the steering wheel and outputting the signal; and an electric motor driving means for driving the electric motor based on the electric motor control signal;
A booster circuit is provided in a current supply circuit between the battery and the motor driving means,
The booster circuit is connected to a booster coil to which one end side is connected to a battery and a battery voltage is applied, a first switching element that grounds or opens the booster coil, and the other end side of the booster coil. A second switching element that is turned on and off, and a capacitor that is connected to the output side of the second switching element and smoothes a boosted voltage (hereinafter referred to as an output voltage) by the boosting coil,
Based on the deviation between the target output voltage and the output voltage, of the first and second switching elements, at the time of powering, at least the first switching element is turned on and off to boost the supply voltage of the motor, and at the time of regeneration, at least In an electric power steering apparatus comprising: boosting circuit control means for performing boosting control for turning on and off the second switching element;
State parameter detecting means for detecting a state parameter of the booster circuit;
Determination means for comparing the state parameter detected by the state parameter detection means and a determination value to determine whether the booster circuit is normal;
The booster circuit control means stops boosting control of the booster circuit according to the result determined by the determining means,
A first opening / closing means connected to the battery voltage supply unit of the booster circuit and controlled to be turned on / off by the booster circuit control means;
A circuit connected to the drain of the second switching element via a second resistor and applying an ignition voltage when the ignition switch is turned on,
The booster circuit control means includes
When the ignition switch is turned on, before the first opening / closing means is turned on, both the first switching element and the second switching element are simultaneously turned on or off, or simultaneously turned off and turned on, respectively. Element control means;
Drain voltage detection means for detecting a drain voltage of at least the first switching element among the first switching element and the second switching element;
The drain voltage and is compared with the second failure determination value, the second failure for the failure determination of the step-up circuit determination means and to that electric power steering apparatus comprising the.
電動機の電力をオンオフする第2開閉手段を備え、 A second opening / closing means for turning on and off the electric power of the electric motor;
記判定手段が故障判定したときには、昇圧回路制御手段は、第1開閉手段及び第2開閉手段をオフ制御することを特徴とする請求項11に記載の電動パワーステアリング装置。 12. The electric power steering apparatus according to claim 11, wherein when the determination means makes a failure determination, the booster circuit control means controls the first opening / closing means and the second opening / closing means to be turned off.
第2スイッチング素子のドレインに対して第2抵抗を介して接続され、イグニッションスイッチのオン時にイグニッション電圧を印加する回路とを、備え、 A circuit that is connected to the drain of the second switching element via a second resistor and applies an ignition voltage when the ignition switch is turned on,
昇圧回路制御手段には、 The booster circuit control means includes
イグニッションスイッチがオン時に、第1開閉手段をオン制御する前に、第1スイッチング素子及び第2スイッチング素子の両者に対して同時にそれぞれオン制御又はオフ制御、或いは同時にそれぞれオフ制御、オン制御する第2素子制御手段と、 When the ignition switch is turned on, before the first opening / closing means is turned on, both the first switching element and the second switching element are simultaneously turned on or off, or simultaneously turned off and turned on, respectively. Element control means;
第1スイッチング素子、第2スイッチング素子のうち少なくとも第1スイッチング素子のドレイン電圧を検出するドレイン電圧検出手段と、 Drain voltage detection means for detecting a drain voltage of at least the first switching element among the first switching element and the second switching element;
前記ドレイン電圧と第2故障判定値とを比較して、昇圧回路の故障判定をする第2故障判定手段とを備えたことを特徴とする請求項2乃至請求項8のうちいずれか1項に記載の電動パワーステアリング装置。 9. The apparatus according to claim 2, further comprising: a second failure determination unit that compares the drain voltage with a second failure determination value to determine a failure of the booster circuit. The electric power steering apparatus as described.
前記第2故障判定手段が故障判定したときには、昇圧回路制御手段は、第1開閉手段及び第2開閉手段をオフ制御することを特徴とする請求項9乃至請求項14のうちいずれか1項に記載の電動パワーステアリング装置。 The boosting circuit control means controls the first opening / closing means and the second opening / closing means to be turned off when the second failure determination means makes a failure determination. The electric power steering apparatus as described.
前記第2故障判定手段が故障判定したときには、昇圧回路制御手段は、第1開閉手段及び第2開閉手段をともにオン制御し、 When the second failure determination means determines a failure, the booster circuit control means turns on both the first opening and closing means and the second opening and closing means,
かつ、第1スイッチング素子を常時オフ制御し、第2スイッチング素子を常時オン制御することを特徴とする請求項9乃至請求項14のうちいずれか1項に記載の電動パワーステアリング装置。 The electric power steering apparatus according to any one of claims 9 to 14, wherein the first switching element is always off-controlled and the second switching element is always on-controlled.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006086260A JP4245000B2 (en) | 2006-03-27 | 2006-03-27 | Electric power steering device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006086260A JP4245000B2 (en) | 2006-03-27 | 2006-03-27 | Electric power steering device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001283396A Division JP3805657B2 (en) | 2001-09-18 | 2001-09-18 | Electric power steering device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006230193A JP2006230193A (en) | 2006-08-31 |
JP4245000B2 true JP4245000B2 (en) | 2009-03-25 |
Family
ID=36991014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006086260A Expired - Fee Related JP4245000B2 (en) | 2006-03-27 | 2006-03-27 | Electric power steering device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4245000B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009220766A (en) * | 2008-03-18 | 2009-10-01 | Jtekt Corp | Electric power steering device |
JP6623540B2 (en) * | 2015-04-10 | 2019-12-25 | 株式会社デンソー | Control device and electric power steering device |
JP7099066B2 (en) * | 2018-06-14 | 2022-07-12 | 株式会社ジェイテクト | Auxiliary power supply and electric power steering |
WO2024095355A1 (en) * | 2022-11-01 | 2024-05-10 | 三菱電機株式会社 | Electric power steering device |
-
2006
- 2006-03-27 JP JP2006086260A patent/JP4245000B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006230193A (en) | 2006-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3805657B2 (en) | Electric power steering device | |
JP5212464B2 (en) | Electric power steering device | |
JP6709014B2 (en) | Inverter device | |
JP2017169405A (en) | Motor control device and steering control device | |
JP2007326379A (en) | Electric power steering device | |
JP5338969B2 (en) | Power state diagnosis method and apparatus | |
JP5991264B2 (en) | Electric power steering device | |
JP4245000B2 (en) | Electric power steering device | |
JP5310579B2 (en) | Electric power steering device | |
JP5857941B2 (en) | Electric power steering device | |
CN110871840B (en) | Vehicle control device | |
JP2003319699A (en) | Motor power steering unit | |
JP5057026B2 (en) | Motor drive device | |
JP5831060B2 (en) | Motor control device and vehicle steering device | |
JP3798725B2 (en) | Electric power steering device | |
JP3777403B2 (en) | Electric power steering device | |
JP6436012B2 (en) | Electric motor control device for vehicle | |
JP3795827B2 (en) | Electric power steering device | |
JP5892042B2 (en) | Electric power steering device | |
JP2012153355A (en) | Electric power steering device | |
JP3805714B2 (en) | Electric power steering device | |
JP2012147658A (en) | Motor drive controller | |
WO2023063253A1 (en) | Load driving device | |
CN107128359A (en) | The control method of inverter during MOSFET short circuits | |
JP2008201198A (en) | Electric power steering device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081229 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4245000 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |