JP4241665B2 - キャッシュメモリ装置及びその制御方法 - Google Patents
キャッシュメモリ装置及びその制御方法 Download PDFInfo
- Publication number
- JP4241665B2 JP4241665B2 JP2005138184A JP2005138184A JP4241665B2 JP 4241665 B2 JP4241665 B2 JP 4241665B2 JP 2005138184 A JP2005138184 A JP 2005138184A JP 2005138184 A JP2005138184 A JP 2005138184A JP 4241665 B2 JP4241665 B2 JP 4241665B2
- Authority
- JP
- Japan
- Prior art keywords
- tag
- data
- cache
- cache data
- flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
まず、本発明の実施の形態1にかかるキャッシュメモリ装置について説明する。本実施形態にかかるキャッシュメモリ装置は、第1のメモリセルアレイにタグとタグの有効性を示すフラグを格納し、第2のメモリセルアレイにデータとデータの有効性を示すフラグを格納することを特徴としている。
上述の例では、タグテーブルとデータテーブルとでメモリセルアレイを分けたが、これに限らず、同じメモリセルアレイにタグテーブルとデータテーブルを格納し、アクセスの際に、タグとデータを別々にアクセスしてもよい。
2 CPU
3 メインメモリ
110 アドレス制御部
120 データ制御部
130 タグ格納部
131 タグ領域
132 フラグ領域
140 データ格納部
141 データ領域
142 フラグ領域
210,220 DRAMメモリセルアレイ
211 タグテーブル
212 タグライン
221 データテーブル
222 データライン
Claims (10)
- データ処理ユニットから入力される入力アドレスに基づいて、キャッシュデータもしくは外部メモリの外部データを出力するキャッシュメモリ装置であって、
前記入力アドレスに含まれるタグと前記タグの有効/無効を示すタグ用フラグとをそれぞれ複数記憶し、DRAMで構成されたタグ記憶部と、
前記キャッシュデータと前記キャッシュデータの有効/無効を示すキャッシュデータ用フラグとをそれぞれ複数記憶し、DRAMで構成されたキャッシュデータ記憶部と、
前記入力アドレスに含まれるインデックスに対応した前記タグ及び前記タグ用フラグを前記タグ記憶部から読み出すタグ読み出し部と、
前記読み出したタグ及びタグ用フラグを判定するタグ判定部と、
前記タグ判定部の判定に応じて、前記タグに対応する前記キャッシュデータ及び前記キャッシュデータ用フラグを前記キャッシュデータ記憶部から読み出すキャッシュデータ読み出し部と、
前記読み出したキャッシュデータ用フラグを判定するキャッシュデータ判定部と、
前記キャッシュデータ判定部の判定に応じて、前記読み出したキャッシュデータもしくは前記外部メモリから取得する外部データを前記データ処理ユニットに出力するキャッシュデータ出力部と、
を備えるキャッシュメモリ装置。 - 前記タグ記憶部と前記キャッシュデータ記憶部とは、それぞれ異なるメモリセルアレイで構成されている、
請求項1に記載のキャッシュメモリ装置。 - 前記タグ読み出し部は、前記タグ記憶部から前記タグ及び前記タグ用フラグを一度に読み出す、
請求項1又は2に記載のキャッシュメモリ装置。 - 前記キャッシュデータ読み出し部は、前記キャッシュデータ記憶部から前記キャッシュデータ及び前記キャッシュデータ用フラグを一度に読み出す、
請求項1乃至3のいずれか一つに記載のキャッシュメモリ装置。 - 前記キャッシュデータ出力部は、前記外部メモリの外部データを出力する場合、前記キャッシュデータ記憶部のキャッシュデータに前記外部データを書き込むとともに、前記キャッシュデータ用フラグを有効に設定する、
請求項1乃至4のいずれか一つに記載のキャッシュメモリ装置。 - 前記タグ判定部が、前記入力アドレスに含まれるインデックスによりアクセスされるいずれかのラインについて、前記タグ記憶部から読み出した前記タグ用フラグを有効と判定し、かつ、前記タグ記憶部から読み出したタグと前記入力アドレスに含まれるタグが一致すると判定した場合、前記キャッシュデータ読み出し部は前記キャッシュデータ記憶部から前記キャッシュデータ及び前記キャッシュデータ用フラグの読み出しを行い、
前記タグ判定部が、前記入力アドレスに含まれるインデックスによりアクセスされる全てのラインについて、前記タグ記憶部から読み出した前記タグ用フラグを無効と判定するか、または、前記タグ記憶部から読み出したタグと前記入力アドレスに含まれるタグが一致しないと判定した場合、前記キャッシュデータ出力部は前記外部メモリの外部データを出力する、
請求項1乃至5のいずれか一つに記載のキャッシュメモリ装置。 - 前記キャッシュデータ出力部は、前記キャッシュデータ判定部が前記キャッシュデータ用フラグを有効と判定した場合、前記読み出したキャッシュデータを出力し、前記キャッシュデータ判定部が前記キャッシュデータ用フラグを無効と判定した場合、前記外部メモリの外部データを出力する、
請求項1乃至6のいずれか一つに記載のキャッシュメモリ装置。 - 前記タグ記憶部において、前記タグ用フラグを記憶するメモリセルのリフレッシュ時間は、前記タグを記憶するメモリセルのリフレッシュ時間よりも短い、
請求項1乃至7のいずれか一つに記載のキャッシュメモリ装置。 - 前記キャッシュデータ記憶部において、前記キャッシュデータ用フラグを記憶するメモリセルのリフレッシュ時間は、前記キャッシュデータを記憶するメモリセルのリフレッシュ時間よりも短い、
請求項1乃至8のいずれか一つに記載のキャッシュメモリ装置。 - データ処理ユニットから入力される入力アドレスに基づいて、キャッシュデータもしくは外部メモリの外部データを出力するキャッシュメモリ装置の制御方法であって、
DRAMで構成されたタグ記憶部に、前記入力アドレスに含まれるタグと前記タグの有効/無効を示すタグ用フラグとをそれぞれ複数記憶し、
DRAMで構成されたキャッシュデータ記憶部に、前記キャッシュデータと前記キャッシュデータの有効/無効を示すキャッシュデータ用フラグとをそれぞれ複数記憶し、
前記入力アドレスに含まれるインデックスに対応した前記タグ及び前記タグ用フラグを前記タグ記憶部から読み出し、
前記読み出したタグ及びタグ用フラグを判定し、
前記タグ及びタグ用フラグの判定に応じて、前記タグに対応する前記キャッシュデータ及び前記キャッシュデータ用フラグを前記キャッシュデータ記憶部から読み出し、
前記読み出したキャッシュデータ用フラグを判定し、
前記キャッシュデータ用フラグの判定に応じて、前記読み出したキャッシュデータもしくは前記外部メモリから取得する外部データを前記データ処理ユニットに出力する、
キャッシュメモリ装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005138184A JP4241665B2 (ja) | 2005-05-11 | 2005-05-11 | キャッシュメモリ装置及びその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005138184A JP4241665B2 (ja) | 2005-05-11 | 2005-05-11 | キャッシュメモリ装置及びその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006318080A JP2006318080A (ja) | 2006-11-24 |
JP4241665B2 true JP4241665B2 (ja) | 2009-03-18 |
Family
ID=37538732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005138184A Expired - Fee Related JP4241665B2 (ja) | 2005-05-11 | 2005-05-11 | キャッシュメモリ装置及びその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4241665B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9753858B2 (en) * | 2011-11-30 | 2017-09-05 | Advanced Micro Devices, Inc. | DRAM cache with tags and data jointly stored in physical rows |
-
2005
- 2005-05-11 JP JP2005138184A patent/JP4241665B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006318080A (ja) | 2006-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4989872B2 (ja) | 半導体記憶装置および演算処理装置 | |
US7590021B2 (en) | System and method to reduce dynamic RAM power consumption via the use of valid data indicators | |
KR100816053B1 (ko) | 셀프 카피 기능을 가지는 메모리 장치, 메모리 시스템 및듀얼 포트 메모리 장치 | |
US7617355B2 (en) | Parity-scanning and refresh in dynamic memory devices | |
US8369168B2 (en) | Devices and system providing reduced quantity of interconnections | |
US7917692B2 (en) | Method and system for using dynamic random access memory as cache memory | |
KR20230069234A (ko) | Dram을 위한 리프레시 관리 목록 | |
JP2006236550A (ja) | 集積回路装置 | |
US5802586A (en) | Cache memory having a read-modify-write operation and simultaneous burst read and write operations and a method therefor | |
US11288188B1 (en) | Dynamic metadata relocation in memory | |
US7146454B1 (en) | Hiding refresh in 1T-SRAM architecture | |
US6829195B2 (en) | Semiconductor memory device and information processing system | |
JP4241665B2 (ja) | キャッシュメモリ装置及びその制御方法 | |
US7333388B2 (en) | Multi-port memory cells | |
US20010034808A1 (en) | Cache memory device and information processing system | |
US20090144507A1 (en) | APPARATUS AND METHOD FOR IMPLEMENTING REFRESHLESS SINGLE TRANSISTOR CELL eDRAM FOR HIGH PERFORMANCE MEMORY APPLICATIONS | |
EP4379721A1 (en) | Address decoding method, and memory controller and semiconductor memory system using the same | |
US20230420027A1 (en) | Memory device and refresh method thereof | |
JPH06314240A (ja) | キャッシュメモリ | |
US9773533B2 (en) | Memory with low current consumption and method for reducing current consumption of a memory | |
TWI409816B (zh) | 解決單埠靜態隨機存取記憶體之請求衝突的系統及方法 | |
JP2004046481A (ja) | 半導体集積回路装置 | |
JP2006351140A (ja) | 半導体メモリ装置および電子機器 | |
JP2004296088A (ja) | 半導体メモリ | |
JPH03205680A (ja) | 行列配置の複数の記憶セルを有する記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |