JP4238103B2 - Method for manufacturing element array and method for manufacturing ultrasonic transducer array - Google Patents

Method for manufacturing element array and method for manufacturing ultrasonic transducer array Download PDF

Info

Publication number
JP4238103B2
JP4238103B2 JP2003330200A JP2003330200A JP4238103B2 JP 4238103 B2 JP4238103 B2 JP 4238103B2 JP 2003330200 A JP2003330200 A JP 2003330200A JP 2003330200 A JP2003330200 A JP 2003330200A JP 4238103 B2 JP4238103 B2 JP 4238103B2
Authority
JP
Japan
Prior art keywords
elements
manufacturing
coating layer
array
element array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003330200A
Other languages
Japanese (ja)
Other versions
JP2005101748A (en
Inventor
敦 大澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2003330200A priority Critical patent/JP4238103B2/en
Publication of JP2005101748A publication Critical patent/JP2005101748A/en
Application granted granted Critical
Publication of JP4238103B2 publication Critical patent/JP4238103B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Description

本発明は、複数の素子が配列されている素子アレイの製造方法に関する。特に、本発明は、圧電材料層と電極とが積層されている複数の超音波トランスデューサを含む超音波トランスデューサアレイの製造方法に関する。   The present invention relates to a method for manufacturing an element array in which a plurality of elements are arranged. In particular, the present invention relates to a method for manufacturing an ultrasonic transducer array including a plurality of ultrasonic transducers in which piezoelectric material layers and electrodes are laminated.

誘電体(絶縁体)と電極とが積層されている積層構造体は、積層コンデンサや、圧電ポンプ、圧電アクチュエータ、超音波トランスデューサ等の様々な用途に利用されている。近年、MEMS(マイクロエレクトロメカニカルシステム)関連の機器の開発に伴い、このような積層構造を有する素子の微細化及び集積化がますます進んでいる。   A laminated structure in which a dielectric (insulator) and an electrode are laminated is used in various applications such as a laminated capacitor, a piezoelectric pump, a piezoelectric actuator, and an ultrasonic transducer. In recent years, with the development of MEMS (microelectromechanical system) related devices, miniaturization and integration of elements having such a laminated structure have been advanced.

従来、このような積層構造を有する素子や圧電振動子の素子が2次元に配列された素子アレイを、面プロセスによって一括して作製することが主流であった。しかしながら、このような素子アレイの製造方法によると、複雑な積層構造を有する素子が配列された素子アレイの作製や、2次元アレイの内側に配置された素子の側面に対する加工や電極形成等の処理が困難であった。また、素子の微細化に伴い、精密な位置合わせが必要となるので、製造工程が煩雑になるという問題もあった。   Conventionally, an element array in which elements having such a stacked structure and elements of a piezoelectric vibrator are two-dimensionally arranged is collectively manufactured by a surface process. However, according to such a method for manufacturing an element array, processing such as fabrication of an element array in which elements having a complicated laminated structure are arranged, processing on the side surfaces of elements arranged inside a two-dimensional array, and electrode formation are performed. It was difficult. In addition, there is a problem that the manufacturing process becomes complicated because precise alignment is required with the miniaturization of elements.

そのため、面プロセスを使用しないで複数の素子(微粒子)を2次元に配置する方法として、特許文献1には、微粒子をフィルムに形成された微細穴に配置する方法であって、少なくともフィルムの微細穴の数より多数の微粒子を並べた面に、微細穴が形成されたフィルムを押し付けることにより、フィルムの微細穴に微粒子を配置する微細穴への微粒子の配置方法が開示されている。また、特許文献2には、種々のプローブを固定化した微粒子をプローブの種類に従って決められた配列でキャピラリーあるいは光学セル内に並べる方法において、微粒子よりも大きな穴をもつシートと、該シートに接触し、キャピラリーを保持するか、または溝を有する基板とを相対的に移動可能とし、シートの穴にトラップした微粒子の位置を制御移動し、キャピラリーまたは溝に上記微粒子を順次移送するプローブアレーの作製方法が開示されている。しかしながら、これらの方法においては、静電気の影響等により、作製条件の見極めが困難である。また、微粒子(素子)の配置方向を制御することができない。   Therefore, as a method of arranging a plurality of elements (fine particles) in a two-dimensional manner without using a surface process, Patent Document 1 discloses a method of arranging fine particles in fine holes formed in a film, and at least the fineness of the film. There is disclosed a method for arranging fine particles in the fine holes, in which fine particles are arranged in the fine holes of the film by pressing a film in which fine holes are formed on the surface on which a larger number of fine particles are arranged than the number of holes. In Patent Document 2, in a method of arranging fine particles on which various probes are immobilized in a capillary or an optical cell in an arrangement determined according to the type of probe, a sheet having a hole larger than the fine particles and a contact with the sheet are disclosed. The probe array can be moved relative to the substrate holding the capillary or the groove, controlled by moving the position of the fine particles trapped in the sheet hole, and sequentially transferred to the capillary or the groove. A method is disclosed. However, in these methods, it is difficult to determine the manufacturing conditions due to the influence of static electricity and the like. Further, the arrangement direction of the fine particles (elements) cannot be controlled.

また、特許文献3には、微小構造体の断面形状を有する複数の薄膜を順次積層して微小構造体を製造する方法において、基板上に複数の薄膜を所定のピッチで形成する第1の工程と、基板と複数の薄膜が積層されるステージとを相対的に所定のピッチで移動させつつ、基板から薄膜を剥離し、この剥離した薄膜をステージ上に積層して接合させ、ステージ上に微小構造体を形成する第2の工程とを含む微小構造体の製造方法が開示されている。この方法によれば、従来用いられている積層造形法と比較して、効率良く微小構造体を作製することができる。しかしながら、微小構造体がその側面に複雑な形状や構造を有している場合には、やはりアレイの作製は困難である。   Patent Document 3 discloses a first step of forming a plurality of thin films at a predetermined pitch on a substrate in a method for manufacturing a microstructure by sequentially laminating a plurality of thin films having a cross-sectional shape of the microstructure. Then, the substrate and the stage on which the plurality of thin films are stacked are relatively moved at a predetermined pitch, the thin film is peeled off from the substrate, the peeled thin film is stacked on the stage and bonded, and the minute A method for manufacturing a microstructure including a second step of forming a structure is disclosed. According to this method, it is possible to efficiently produce a microstructure as compared with a layered manufacturing method used conventionally. However, if the microstructure has a complicated shape or structure on its side surface, it is still difficult to produce an array.

さらに、特許文献4には、基板上に設けた紫外線硬化型樹脂からなる粘着層の一部に紫外線を照射し、該照射部分の粘着層を硬化させて粘着力を低下させる工程と、粘着層の全面に微小物体を接触させ、紫外線の非照射部分に微小物体を粘着させて配列する工程と、照射部分に付着した不要な微小物体を除去する工程とを有する微小物体の配列方法が開示されている。しかしながら、この方法によると、微小物体(素子)の配置方向性を制御することができない。
特開2002−373751号公報 特開2000−346842号公報 特開平11−151754号公報 特開平10−84178号公報
Further, Patent Document 4 discloses a process of irradiating a part of an adhesive layer made of an ultraviolet curable resin provided on a substrate with ultraviolet rays, curing the adhesive layer of the irradiated part to reduce the adhesive force, and an adhesive layer. A method of arranging a micro object is disclosed which comprises a step of bringing a micro object into contact with the entire surface of the substrate and adhering the micro object to a non-irradiated portion of ultraviolet rays and arranging the micro object, and a step of removing unnecessary micro objects attached to the irradiated portion. ing. However, according to this method, the arrangement direction of the minute object (element) cannot be controlled.
Japanese Patent Laid-Open No. 2002-373751 JP 2000-346842 A JP-A-11-151754 JP-A-10-84178

このように、従来用いられている面プロセス(積層造形法)や空間充填造形法によっては、複雑な立体構造を有する複数の素子をアレイ化することが困難であった。
そこで、上記の点に鑑み、本発明は、複雑な構造を有する複数の素子を含む素子アレイを容易に製造できる製造方法を提供することを目的とする。また、本発明は、性能の良い複数の超音波トランスデューサを含む超音波トランスデューサアレイを容易に製造できる製造方法を提供することを目的とする。
As described above, it is difficult to array a plurality of elements having a complicated three-dimensional structure depending on a conventionally used surface process (lamination modeling method) or space filling modeling method.
In view of the above, an object of the present invention is to provide a manufacturing method capable of easily manufacturing an element array including a plurality of elements having a complicated structure. It is another object of the present invention to provide a manufacturing method capable of easily manufacturing an ultrasonic transducer array including a plurality of ultrasonic transducers with good performance.

上記課題を解決するため、本発明の第1の観点に係る素子アレイの製造方法は、複数の素子が充填材の間に配置されている素子アレイの製造方法であって、複数の素子の各々に、充填材となる材料によって所定の厚さ及び/又は形状を有するコーティング層を形成する工程(a)と、コーティング層が形成された複数のコーティング済み素子を、各コーティング済み素子のコーティング表面が少なくとも1つの他のコーティング済み素子と接する所定の配列となるように配置する工程(b)と、各素子のコーティング層を他の素子のコーティング層と一体化させることによって、複数の素子にそれぞれ形成されている複数のコーティング層を一体化させる工程(c)とを具備する。 In order to solve the above problem, an element array manufacturing method according to a first aspect of the present invention is an element array manufacturing method in which a plurality of elements are arranged between fillers, and each of the plurality of elements to, (a) forming a coating layer having a predetermined thickness and / or shape of a material to be the filling material, a plurality of coated elements coating layer is formed, coating the surface of each coated element (B) arranging in a predetermined arrangement in contact with at least one other coated element, and forming a coating layer of each element on a plurality of elements by integrating the coating layer of each element with the coating layer of the other element And a step (c) of integrating a plurality of coating layers.

また、本発明の第2の観点に係る素子アレイの製造方法は、複数の素子が充填材の間に配置されている素子アレイの製造方法であって、複数の素子の各々に、物理的又は化学的作用によって除去可能な材料によって所定の厚さ及び/又は形状を有するコーティング層を形成する工程(a)と、コーティング層が形成された複数のコーティング済み素子を、各コーティング済み素子のコーティング表面が少なくとも1つの他のコーティング済み素子と接する所定の配列となるように基板上に配置して固定する工程(b)と、複数の素子にそれぞれ形成されている複数のコーティング層を、上記物理的又は化学的作用によって除去する工程(c)と、基板上に配置された複数の素子の間に充填材を配置する工程(d)とを具備する。 The element array manufacturing method according to the second aspect of the present invention is an element array manufacturing method in which a plurality of elements are arranged between fillers, and each of the plurality of elements is physically or A step (a) of forming a coating layer having a predetermined thickness and / or shape with a material that can be removed by chemical action; and a plurality of coated elements on which the coating layer is formed are coated on the coated surface of each coated element A step (b) of arranging and fixing on a substrate so as to be in a predetermined arrangement in contact with at least one other coated element, and a plurality of coating layers respectively formed on a plurality of elements. Alternatively, the method includes a step (c) of removing by chemical action, and a step (d) of disposing a filler between a plurality of elements disposed on the substrate.

さらに、本発明に係る超音波トランスデューサアレイの製造方法は、各々が少なくとも圧電材料層と電極層とを含む複数の圧電振動子を有する超音波トランスデューサアレイの製造方法であって、複数の圧電振動子の各々に、充填材となる材料によって所定の厚さ及び/又は形状を有するコーティング層を形成する工程(a)と、コーティング層が形成された複数のコーティング済み圧電振動子を、各コーティング済み圧電振動子のコーティング表面が少なくとも1つの他のコーティング済み圧電振動子と接する所定の配列となるように配置する工程(b)と、各圧電振動子のコーティング層を他の圧電振動子のコーティング層と一体化させることによって、複数の圧電振動子にそれぞれ形成されている複数のコーティング層を一体化させることにより、圧電振動子アレイを作製する工程(c)と、圧電振動子アレイの一方の底面において、複数の圧電振動子の各々の端面に電極を形成すると共に、配線を設ける工程(d)と、圧電振動子アレイの他方の底面に、共通電極を形成する工程(e)とを具備する。 Furthermore, the method for manufacturing an ultrasonic transducer array according to the present invention is a method for manufacturing an ultrasonic transducer array having a plurality of piezoelectric vibrators each including at least a piezoelectric material layer and an electrode layer. each, (a) forming a coating layer having a predetermined thickness and / or shape of a material to be the filling material, a plurality of coated piezoelectric vibrator coating layer is formed, the coated piezoelectric of A step (b) in which a coating surface of the vibrator is arranged in a predetermined arrangement in contact with at least one other coated piezoelectric vibrator, and a coating layer of each piezoelectric vibrator is coated with a coating layer of another piezoelectric vibrator. by integrating, to integrate a plurality of coating layers are formed on the plurality of piezoelectric vibrators A step (c) for producing a piezoelectric vibrator array, a step (d) for forming an electrode on each end face of the plurality of piezoelectric vibrators and providing a wiring on one bottom surface of the piezoelectric vibrator array; And (e) forming a common electrode on the other bottom surface of the piezoelectric vibrator array.

本発明によれば、予めコーティング層が形成された素子をアレイ化するので、複雑な構造を有する複数の素子を含み、配列精度の良い素子アレイを、容易且つ効率良く製造することができる。従って、高機能又は高性能を有する素子アレイを、低コストで実現することができる。また、本発明によれば、効率良く超音波を送受信できる超音波トランスデューサアレイを容易に製造することができる。   According to the present invention, since the elements on which the coating layer is formed in advance are arrayed, an element array including a plurality of elements having a complicated structure and having high arrangement accuracy can be manufactured easily and efficiently. Therefore, an element array having high function or high performance can be realized at low cost. Moreover, according to the present invention, an ultrasonic transducer array capable of efficiently transmitting and receiving ultrasonic waves can be easily manufactured.

以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図1は、本発明の第1の実施形態に係る素子アレイを示す模式図である。この素子アレイは、2次元に配列された複数の積層構造体素子10を含んでいる。これらの積層構造体素子10の間には、充填材17が配置されている。
Hereinafter, the best mode for carrying out the present invention will be described in detail with reference to the drawings. The same constituent elements are denoted by the same reference numerals, and the description thereof is omitted.
FIG. 1 is a schematic diagram showing an element array according to the first embodiment of the present invention. This element array includes a plurality of stacked structure elements 10 arranged two-dimensionally. A filler 17 is disposed between the laminated structure elements 10.

図2は、図1に示す積層構造体素子10を示す断面図である。積層構造体素子10は、例えば、底面の一辺が0.2〜1.0mm程度、高さが1.0mm程度の微小な柱状の構造体である。積層構造体素子10は、下部電極11と、複数の誘電体層12と、複数の内部電極13と、上部電極14と、2つの側面電極15とを含んでいる。   FIG. 2 is a cross-sectional view showing the multilayer structure element 10 shown in FIG. The laminated structure element 10 is, for example, a minute columnar structure whose one side of the bottom surface is about 0.2 to 1.0 mm and whose height is about 1.0 mm. The laminated structure element 10 includes a lower electrode 11, a plurality of dielectric layers 12, a plurality of internal electrodes 13, an upper electrode 14, and two side electrodes 15.

本実施形態においては、誘電体層12としてPZT(チタン酸ジルコン酸鉛:Pb(lead) zirconate titanate)を含む圧電材料を用いている。この誘電体層12に、下部電極11や、内部電極13や、上部電極14を介して電圧を印加することにより、誘電体層12は圧電効果によって伸縮する。このようなPZT等の圧電材料を絶縁層(誘電体層)として用いる積層構造体は、圧電ポンプや、圧電アクチュエータや、超音波用探触子において超音波を送受信する超音波トランスデューサ等に用いられる。   In this embodiment, a piezoelectric material containing PZT (Pb (lead) zirconate titanate) is used as the dielectric layer 12. By applying a voltage to the dielectric layer 12 via the lower electrode 11, the internal electrode 13, and the upper electrode 14, the dielectric layer 12 expands and contracts due to the piezoelectric effect. Such a laminated structure using a piezoelectric material such as PZT as an insulating layer (dielectric layer) is used for a piezoelectric pump, a piezoelectric actuator, an ultrasonic transducer that transmits and receives ultrasonic waves in an ultrasonic probe, and the like. .

複数の誘電体層12と複数の内部電極13とは、交互に積層されている。また、積層構造体10の向かい合う2つの側面には、複数の内部電極13の1つの端面を互い違いに覆うように、絶縁材料16が設けられている。これにより、内部電極13の一方の端面が側面電極15と接続され、他方の端面が側面電極15と絶縁されるので、複数の誘電体層12の各々を挟む電極が並列に接続される。このような積層構造を有する構造体は、単層の構造体と比較して、向かい合う電極の面積を増加させることが可能であるので、電気的インピーダンスを下げることができる。従って、単層の構造体と比較して、印加される電圧に対して効率良く動作すると共に、素子を微細化して高集積することも可能になる。   The plurality of dielectric layers 12 and the plurality of internal electrodes 13 are alternately stacked. Insulating materials 16 are provided on the two opposite side surfaces of the laminated structure 10 so as to alternately cover one end surfaces of the plurality of internal electrodes 13. Thereby, one end surface of the internal electrode 13 is connected to the side electrode 15 and the other end surface is insulated from the side electrode 15, so that the electrodes sandwiching each of the plurality of dielectric layers 12 are connected in parallel. Since the structure having such a stacked structure can increase the area of the electrodes facing each other as compared with a single-layer structure, the electrical impedance can be reduced. Therefore, as compared with a single-layer structure, the device can operate efficiently with respect to an applied voltage, and can be miniaturized and highly integrated.

下部電極11、内部電極13、上部電極14、及び、側面電極15は、ニッケル(Ni)、クロム(Cr)、チタン(Ti)、コバルト(Co)、プラチナ(Pt)、パラジウム(Pd)等の金属又はそれらの合金や、SRO(ストロンチウムルテニウムオキサイド:SrRuO)等の導電性酸化物を含む電極材料によって形成されている。これらの電極11、13、14、15は、1種類の電極材料によって形成された単層電極であっても良いし、複数種類の電極材料が積層された積層電極であっても良い。 The lower electrode 11, the internal electrode 13, the upper electrode 14, and the side electrode 15 are made of nickel (Ni), chromium (Cr), titanium (Ti), cobalt (Co), platinum (Pt), palladium (Pd), etc. It is formed of an electrode material containing a metal or an alloy thereof or a conductive oxide such as SRO (strontium ruthenium oxide: SrRuO 3 ). These electrodes 11, 13, 14, and 15 may be single-layer electrodes formed of one type of electrode material, or may be stacked electrodes in which a plurality of types of electrode materials are stacked.

充填材17は、積層構造体素子10を支持すると共に保護している。充填材17の材料としては、例えば、シリコンゴムや、エポキシ系樹脂や、ウレタン系樹脂や、ポリイミド系樹脂等の材料や、それらの材料を基材とする複合材料が用いられる。この充填材17として適当な材料を選択することにより、充填材17に所望の機能を付加することができる。例えば、エポキシ系の接着剤にフェライト等の金属やPZTの粉末を混入した複合樹脂材料を用いることにより、積層構造体素子10を強固に固定する機能を充填材17に付加することができる。或いは、シリコンゴム等のクッション性を有する材料を用いることにより、積層構造体素子において発生した振動を吸収する吸音機能や防音機能を充填材17に付加することができる。   The filler 17 supports and protects the laminated structure element 10. As the material of the filler 17, for example, silicon rubber, epoxy resin, urethane resin, polyimide resin, or a composite material based on these materials is used. By selecting an appropriate material as the filler 17, a desired function can be added to the filler 17. For example, by using a composite resin material in which a metal such as ferrite or PZT powder is mixed in an epoxy adhesive, a function of firmly fixing the laminated structure element 10 can be added to the filler 17. Alternatively, by using a cushioning material such as silicon rubber, a sound absorbing function and a soundproof function for absorbing vibration generated in the laminated structure element can be added to the filler 17.

次に本発明の第1の実施形態に係る素子アレイの製造方法について、図3〜図を参照しながら説明する。図3は、本実施形態に係る素子アレイの製造方法を示すフローチャートである。
図3の工程S11において、素子アレイに配列される積層構造体素子を作製する。図4は、積層構造体素子の作製方法を説明するための図である。まず、図4の(a)に示すように、下部電極層21と、複数の誘電体層22と、複数の内部電極層23と、上部電極層24とが積層された積層構造体の連続体を作製する。そのためには、例えば、内部電極材料の薄膜が形成されたPZT板材を積層し、その上面及び下面に、上部電極材料及び下部電極材料の薄膜を形成すればよい。電極層を形成する場合には、スパッタ法や真空蒸着法等を用いることができる。或いは、基板上に材料の粉体を高速で吹き付けることによって材料を積層させる噴射堆積法(エアロゾルデポジション法、又は、ガスデポジション法とも呼ばれる)を用いて、基板上にPZT層と内部電極層とを交互に積層し、基板を除去した後に上部電極及び下部電極を形成しても良い。この場合には、PZTのグレインサイズを大きくするために、積層構造体の連続体を焼成することが望ましい。
Next first method of manufacturing the element array according to an embodiment of the present invention will be described with reference to FIGS. 3 to 9. FIG. 3 is a flowchart showing a method for manufacturing the element array according to the present embodiment.
In step S11 of FIG. 3, stacked structure elements arranged in an element array are manufactured. FIG. 4 is a diagram for explaining a method of manufacturing a laminated structure element. First, as shown in FIG. 4A, a continuum of a laminated structure in which a lower electrode layer 21, a plurality of dielectric layers 22, a plurality of internal electrode layers 23, and an upper electrode layer 24 are laminated. Is made. For this purpose, for example, a PZT plate material on which a thin film of an internal electrode material is formed may be laminated, and a thin film of an upper electrode material and a lower electrode material may be formed on the upper and lower surfaces thereof. When forming the electrode layer, a sputtering method, a vacuum deposition method, or the like can be used. Alternatively, a PZT layer and an internal electrode layer are formed on the substrate by using a spray deposition method (also called an aerosol deposition method or a gas deposition method) in which the material is laminated by spraying the material powder on the substrate at a high speed. And the upper electrode and the lower electrode may be formed after the substrate is removed. In this case, in order to increase the grain size of PZT, it is desirable to fire the continuous body of the laminated structure.

次に、図4の(b)に示すように、積層構造体の連続体の側面20a及び20bにおいて、複数の内部電極層23の1つの端面を互い違いに覆うように、絶縁材料26を形成する。そのためには、例えば、電気泳動法を用いて、ガラス等の絶縁材料を内部電極層23の端面に付着させる。次に、図4の(c)に示すように、絶縁材料26が形成された積層構造体の連続体の側面20a及び20bに、側面電極25を形成する。さらに、図4の(d)に示すように、ダイサーを用いて積層構造体の連続体を素子サイズに切断する。これにより、図2に示す積層構造体素子10が作製される。   Next, as shown in FIG. 4B, the insulating material 26 is formed so as to alternately cover one end face of the plurality of internal electrode layers 23 on the side faces 20a and 20b of the continuous body of the laminated structure. . For this purpose, for example, an insulating material such as glass is attached to the end face of the internal electrode layer 23 using electrophoresis. Next, as shown in FIG. 4C, the side electrodes 25 are formed on the side surfaces 20a and 20b of the continuum of the laminated structure in which the insulating material 26 is formed. Further, as shown in FIG. 4D, the continuous body of the laminated structure is cut into element sizes using a dicer. Thereby, the laminated structure element 10 shown in FIG. 2 is produced.

図3の工程S12において、積層構造体素子10を、充填材17(図1)の材料によってコーティングする。コーティング層の厚さは、素子アレイに配置される積層構造体素子の配置間隔に応じて決定される。コーティングする方法としては、例えば、以下の(1)〜(3)に示す方法が考えられる。   In step S12 of FIG. 3, the laminated structure element 10 is coated with the material of the filler 17 (FIG. 1). The thickness of the coating layer is determined according to the arrangement interval of the stacked structure elements arranged in the element array. As a method for coating, for example, the following methods (1) to (3) can be considered.

(1)フィルム状の樹脂材料によって包む方法
図5に示すように、フィルム状に成形された樹脂材料(樹脂フィルム)31を用いて積層構造体素子10を包むことにより、コーティング済み素子30aが作製される。コーティング層を所望の厚さにするためには、樹脂フィルム31の厚さや枚数を調節すればよい。
(1) Method of wrapping with film-shaped resin material As shown in FIG. 5, a coated element 30a is produced by wrapping the laminated structure element 10 using a resin material (resin film) 31 formed into a film shape. Is done. In order to make the coating layer have a desired thickness, the thickness and number of the resin films 31 may be adjusted.

(2)液状のコーティング材に浸す方法
図6に示すように、容器に入った液状のコーティング材33に積層構造体素子10を浸し、それを引き上げてコーティング材を硬化させる。これにより、表面にコーティング層が形成されたコーティング済み素子30bが作製される。コーティング層の厚さは、液状のコーティング材33の粘度や、積層構造体素子10を引き上げるまでに時間や、積層構造体素子10の形状、表面物性、表面構造等の性状や、コーティング回数等によって制御することができる。
(2) Method of dipping in a liquid coating material As shown in FIG. 6, the laminated structural element 10 is dipped in a liquid coating material 33 contained in a container and pulled up to cure the coating material. As a result, a coated element 30b having a coating layer formed on the surface is produced. The thickness of the coating layer depends on the viscosity of the liquid coating material 33, the time until the laminated structure element 10 is pulled up, the shape of the laminated structure element 10, the properties of the surface properties, the surface structure, etc., the number of coatings, etc. Can be controlled.

(3)コーティング材を型取りする方法
図7の(a)に示すように、成形型35に積層構造体素子10を配置し、図7の(b)に示すように、成形型35に液状のコーティング材36を注いで満たす。液状のコーティング材36が硬化した後に、成形型35から中身を取り出すことにより、図7の(c)に示すコーティング済み素子30cが作製される。コーティング層の厚さは、成形型35の大きさや、成形型35における素子の配置によって制御することができる。なお、図7においては、1つの成形型を用いて1つの素子をコーティングしているが、複数の素子を所定の間隔で成形型に配置することにより、複数の素子を一度にコーティングしても良い。これにより、作製効率を上げることができる。
(3) Method of Molding Coating Material As shown in FIG. 7A, the laminated structure element 10 is placed in the mold 35, and the mold 35 is liquid as shown in FIG. 7B. The coating material 36 is poured and filled. After the liquid coating material 36 is cured, the content is taken out from the mold 35, whereby the coated element 30c shown in FIG. The thickness of the coating layer can be controlled by the size of the mold 35 and the arrangement of elements in the mold 35. In FIG. 7, one element is coated using one mold, but a plurality of elements may be coated at a time by arranging a plurality of elements on the mold at a predetermined interval. good. Thereby, the production efficiency can be increased.

ここで、上記の(1)〜(3)に示す方法においては、積層構造体素子10の側面だけでなく、上面及び下面にもコーティング層が形成されてしまうことがある。その場合には、研磨等によってコーティング層を除去することにより、積層構造体素子10の上面及び下面を露出させれば良い。或いは、図8の(a)に示すように、方法(3)によって作製されたコーティング済み素子30cを所定の容積を有する成形型37に配置し、加熱することによってコーティング層を溶解させる。これにより、図8の(b)に示すように、積層構造体素子10の上面を被っているコーティング層が流出して、積層構造体素子10の上面が露出する。再びコーティング材を硬化させた後に、成形型36から中身を取り出すことにより、図8の(c)に示すコーティング済み素子30dが作製される。   Here, in the methods shown in the above (1) to (3), a coating layer may be formed not only on the side surface of the multilayer structure element 10 but also on the upper surface and the lower surface. In that case, the upper and lower surfaces of the multilayer structure element 10 may be exposed by removing the coating layer by polishing or the like. Alternatively, as shown in FIG. 8A, the coated element 30c produced by the method (3) is placed in a mold 37 having a predetermined volume, and the coating layer is dissolved by heating. Thereby, as shown in FIG. 8B, the coating layer covering the upper surface of the multilayer structure element 10 flows out, and the upper surface of the multilayer structure element 10 is exposed. After the coating material is cured again, the contents are taken out from the mold 36, whereby the coated element 30d shown in FIG.

図3の工程S12においては、上記の(1)〜(3)の方法の他にも、積層構造体素子に、刷毛を用いてコーティング材を塗布したり、コーティング材をスプレーする等、様々な方法を用いることができる。或いは、軟化した充填材に積層構造体素子を埋め込んだり、ロール状に成形された充填材に積層構造体を巻き込んでも良い。   In step S12 of FIG. 3, in addition to the methods (1) to (3) described above, there are various methods such as applying a coating material to the laminated structure element using a brush or spraying the coating material. The method can be used. Alternatively, the laminated structure element may be embedded in a softened filler, or the laminated structure may be wound around a filler formed into a roll shape.

ここで、工程S13に進む前に、コーティング済み素子を検品する工程を設けても良い。
次に、工程S13において、図9に示すように、複数のコーティング済み素子を配列する。その際には、例えば、複数のコーティング済み素子を束ねたり、ジグに寄せたり、ボンダーを用いて、コーティング済み素子を吸引して所定の位置に配置する方法等が用いられる。
さらに、工程S14において、例えば、加熱することにより、積層構造体素子10のコーティング層を一体化させる。これにより、図1に示すように、複数の積層構造体素子10が2次元に配置された素子アレイが作製される。
Here, before proceeding to step S13, a step of inspecting the coated element may be provided.
Next, in step S13, a plurality of coated elements are arranged as shown in FIG. In this case, for example, a method of bundling a plurality of coated elements, bringing them to a jig, or using a bonder to suck and arrange the coated elements at a predetermined position is used.
Furthermore, in process S14, the coating layer of the laminated structure element 10 is integrated by heating, for example. Thereby, as shown in FIG. 1, the element array by which the some laminated structure element 10 is arrange | positioned two-dimensionally is produced.

本実施形態においては、予め上部電極及び下部電極が形成された積層構造体素子を用いて素子アレイを製造した。しかしながら、積層構造体素子の段階ではこれらの電極を設けないで、アレイ化した後で設けても良い。即ち、図3の工程S14においてコーティング層を一体化させた後に、素子アレイの表面に露出した誘電体層に電極を形成する。その際には、例えば、メタルマスクを用いて電極材料をスパッタリングする方法や、真空蒸着等によって形成された電極材料層にレジストを用いてマスキングし、エッチングする方法等が用いられる。なお、素子アレイの上面と下面とのいずれか一方については、共通電極にしても良い。   In the present embodiment, an element array is manufactured using a stacked structure element in which an upper electrode and a lower electrode are formed in advance. However, these electrodes may not be provided at the stage of the laminated structure element, but may be provided after arraying. That is, after the coating layers are integrated in step S14 of FIG. 3, electrodes are formed on the dielectric layer exposed on the surface of the element array. In that case, for example, a method of sputtering an electrode material using a metal mask, a method of masking and etching an electrode material layer formed by vacuum deposition or the like using a resist, and the like are used. Note that either one of the upper surface and the lower surface of the element array may be a common electrode.

また、本実施形態においては、1種類の積層構造体素子のみを使用したが、本実施形態に係る素子アレイの製造方法によれば、異なる複数種類の積層構造体素子を用いて1つの素子アレイを製造することも可能である。   Further, in the present embodiment, only one type of laminated structure element is used. However, according to the element array manufacturing method of the present embodiment, one element array using a plurality of different types of laminated structure elements. Can also be manufactured.

さらに、本実施形態においては、複数の積層構造体素子を2次元マトリクス状に配置したが、これ以外の配列を用いることもできる。ここで、図10〜図13を参照しながら、素子アレイの配列バリエーションについて説明する。
図10の(a)に示すように、例えば、円柱状の成形型を用いて、直径の異なる複数種類のコーティング済み素子41a及び41bを作製する。次に、図10の(b)に示すように、これらのコーティング済み素子41a及び41bを、直径に応じて所定の円周上に同心円状に配置する。さらに、これらのコーティング層を一体化させることにより、図10の(c)に示すように、複数の積層構造体素子10が同心円状に配置されたアニュラアレイが作製される。
Furthermore, in the present embodiment, a plurality of stacked structure elements are arranged in a two-dimensional matrix, but other arrangements can be used. Here, an array variation of the element array will be described with reference to FIGS.
As shown in FIG. 10A, for example, a plurality of types of coated elements 41a and 41b having different diameters are manufactured using a columnar mold. Next, as shown in FIG. 10B, these coated elements 41a and 41b are arranged concentrically on a predetermined circumference according to the diameter. Further, by integrating these coating layers, as shown in FIG. 10C, an annular array in which a plurality of laminated structure elements 10 are arranged concentrically is produced.

また、図11の(a)に示すように、コーティング層の厚さが異なる複数種類のコーティング済み素子42a、42b、…を作製する。次に、図11の(b)に示すように、これらのコーティング済み素子42a、42b、…を、所定の位置に配置する。その際に、積層構造体素子の配置間隔を調節するために、素子を含まないコーティング材のみのブロックを適宜配置しても良い。さらに、これらのコーティング層を一体化させることにより、図11の(c)に示すように、複数の積層構造体素子10がランダムに配置されたスパースアレイが作製される。   Further, as shown in FIG. 11A, a plurality of types of coated elements 42a, 42b,... With different coating layer thicknesses are produced. Next, as shown in FIG. 11B, these coated elements 42a, 42b,... Are arranged at predetermined positions. At that time, in order to adjust the arrangement interval of the laminated structure elements, blocks of only the coating material not including the elements may be appropriately arranged. Furthermore, by integrating these coating layers, as shown in FIG. 11C, a sparse array in which a plurality of laminated structure elements 10 are randomly arranged is produced.

さらに、積層構造体素子の側面の一部のみにコーティング層を形成しても良い。即ち、例えば、図12の(a)に示すように、積層構造体素子10の1つの側面のみを覆うようにコーティング層43を形成することにより、複数の素子を1次元に配列することができる。また、図12の(b)に示すように、積層構造体素子10の2つの側面のみを覆うようにコーティング層44を形成することにより、複数の素子を1次元又は2次元に配列することができる。或いは、図12の(c)に示すように、積層構造体素子10の辺に対して非平行な端面を有するコーティング層45を形成しても良い。これにより、複数の積層構造体素子10を非直線的に配置することも可能である。   Furthermore, a coating layer may be formed only on a part of the side surface of the multilayer structure element. That is, for example, as shown in FIG. 12A, by forming the coating layer 43 so as to cover only one side surface of the multilayer structure element 10, a plurality of elements can be arranged in one dimension. . In addition, as shown in FIG. 12B, by forming the coating layer 44 so as to cover only two side surfaces of the multilayer structure element 10, a plurality of elements can be arranged one-dimensionally or two-dimensionally. it can. Alternatively, as illustrated in FIG. 12C, a coating layer 45 having an end surface that is not parallel to the side of the multilayer structure element 10 may be formed. Thereby, it is also possible to arrange | position the several laminated structure element 10 non-linearly.

また、図13の(a)に示すように、積層構造体素子10と同様の積層構造を有し、底面が長方形である積層構造体素子100を用いることにより、図13の(b)に示す1次元の素子アレイや、図13の(c)に示す1.5次元の素子アレイを作製しても良い。   Further, as shown in FIG. 13 (a), by using the laminated structure element 100 having the same laminated structure as the laminated structure element 10 and having a rectangular bottom surface, it is shown in FIG. 13 (b). A one-dimensional element array or a 1.5-dimensional element array shown in FIG.

以上説明したように、本実施形態によれば、複数の素子が2次元に配置された素子アレイを容易に作製することができる。従って、従来においてはアレイ化することが困難又は不可能であった複雑な構造を有する素子や高機能素子を用いて、性能の高い素子アレイを実現することができる。また、複数の素子をアレイ化した後の工程が少ないので、製造工程において、精密に精度合わせを行う作業を減らすことができる。従って、製造工程を簡単にして、製造コストを削減することが可能になる。さらに、コーティング済み素子を配列する前に、積層構造体素子を検査する工程を設けることにより、素子アレイの製造歩留まりを向上させることができる。   As described above, according to this embodiment, an element array in which a plurality of elements are two-dimensionally arranged can be easily manufactured. Therefore, a high-performance element array can be realized by using elements having a complicated structure and high-function elements that have been difficult or impossible to form in the prior art. In addition, since there are few processes after arraying a plurality of elements, it is possible to reduce the work of precisely adjusting the precision in the manufacturing process. Therefore, the manufacturing process can be simplified and the manufacturing cost can be reduced. Furthermore, the manufacturing yield of the element array can be improved by providing a step of inspecting the laminated structure element before arranging the coated elements.

さらに、本実施形態によれば、所望の配列を有する素子アレイを容易に設計することができる。そのため、素子の間隔が周期的に変化する素子アレイや、素子がまばらに配置されたスパースアレイ等を容易に作製することができる。このようなスパースアレイを、例えば、超音波を送受信する超音波用探触子に適用することにより、超音波を送信することによって発生するサイドローブやグレーティングローブを低減することが可能になる。   Furthermore, according to the present embodiment, an element array having a desired arrangement can be easily designed. Therefore, an element array in which the element interval periodically changes, a sparse array in which elements are sparsely arranged, and the like can be easily manufactured. By applying such a sparse array to an ultrasonic probe that transmits and receives ultrasonic waves, for example, side lobes and grating lobes generated by transmitting ultrasonic waves can be reduced.

次に、本発明の第2の実施形態に係る素子アレイの製造方法について、図14及び図15を参照しながら説明する。図14は、本実施形態に係る素子アレイの製造方法を示すフローチャートである。
図14の工程S21において、積層構造体素子を作製する。積層構造体素子の作製方法については、図3に示す工程S11において説明したものと同様である。
Next, a method for manufacturing an element array according to the second embodiment of the present invention will be described with reference to FIGS. FIG. 14 is a flowchart showing a method for manufacturing an element array according to this embodiment.
In step S21 of FIG. 14, a laminated structure element is manufactured. The method for manufacturing the laminated structure element is the same as that described in step S11 shown in FIG.

次に、工程S22において、積層構造体素子をコーティングする。本実施形態においては、コーティング材として、薬品や、加熱や、冷却や、風化等の物理的又は化学的作用により、後の工程において除去することができる材料が用いられる。そのような材料として、例えば、エポキシ系や、ポリイミド系や、PMMA(poly methyl methacrylate)系のレジスト材料が挙げられる。また、コーティング層の厚さは、素子アレイに配置される積層構造体素子の配置間隔に応じて決定される。コーティングする方法については、図3に示す工程S12において説明したものと同様である。   Next, in step S22, the laminated structure element is coated. In the present embodiment, as the coating material, a material that can be removed in a later step by a physical or chemical action such as a chemical, heating, cooling, or weathering is used. Examples of such materials include epoxy-based, polyimide-based, and PMMA (polymethyl methacrylate) -based resist materials. The thickness of the coating layer is determined according to the arrangement interval of the stacked structure elements arranged in the element array. The method for coating is the same as that described in step S12 shown in FIG.

次に、工程S23において、図15の(a)に示すように、基板50の上に複数のコーティング済みの素子30を配列して固定する。次に、工程S24において、コーティング層の材料に応じた物理的又は化学的作用により、積層構造体素子10のコーティング層を除去する。これにより、図15の(b)に示すように、基板50の上に配置された積層構造体素子10が露出する。さらに、工程S25において、複数の積層構造体素子10の間に、付加する機能に応じて適当に選択された充填材17を配置する。これにより、図15の(c)に示すような素子アレイが作製される。この後で、さらに基板50を除去しても良い。
本実施形態によれば、溶解や硬化といった変化を可逆的に繰り返すことができない材料であっても、充填材として素子アレイに配置することができる。
Next, in step S23, as shown in FIG. 15A, a plurality of coated elements 30 are arranged and fixed on the substrate 50. Next, in step S24, the coating layer of the multilayer structure element 10 is removed by physical or chemical action according to the material of the coating layer. As a result, as shown in FIG. 15B, the laminated structure element 10 disposed on the substrate 50 is exposed. Further, in step S25, a filler 17 appropriately selected according to the function to be added is disposed between the plurality of laminated structure elements 10. As a result, an element array as shown in FIG. Thereafter, the substrate 50 may be further removed.
According to this embodiment, even a material that cannot be reversibly repeated such as melting and curing can be arranged in the element array as a filler.

次に、本発明の第3の実施形態に係る素子アレイについて説明する。図16は、本実施形態に係る素子アレイを示す斜視図である。
図1に示すように、本実施形態に係る素子アレイは、2次元に配置された複数の積層構造体素子10と、それらの間に配置されている2種類の充填材18及び19とを含んでいる。充填材18は、シリコンゴムを含んでおり、積層構造体素子10において発生した振動を吸収する。また、充填材19は、充填材18によってコーティングされた積層構造体素子10を互いに接着している。
Next, an element array according to a third embodiment of the present invention will be described. FIG. 16 is a perspective view showing an element array according to this embodiment.
As shown in FIG. 1, the element array according to the present embodiment includes a plurality of laminated structure elements 10 arranged two-dimensionally, and two kinds of fillers 18 and 19 arranged therebetween. It is out. The filler 18 contains silicon rubber and absorbs vibration generated in the laminated structure element 10. In addition, the filler 19 adheres the laminated structure elements 10 coated with the filler 18 to each other.

本実施形態に係る素子アレイの製造方法について、図17を参照しながら説明する。まず、図17の(a)に示すように、積層構造体素子10に、2種類のコーティング材によってコーティング層18a及び19aを順次形成する。コーティング方法については、図3の工程S12において説明したものと同様である。次に、図17の(b)に示すように、2重にコーティングされた複数の素子を配列する。さらに、加熱等により、外側のコーティング層19aを一体化させることにより、図16に示す素子アレイが作製される。   A method of manufacturing the element array according to the present embodiment will be described with reference to FIG. First, as shown in FIG. 17A, coating layers 18a and 19a are sequentially formed on the laminated structure element 10 by using two kinds of coating materials. About the coating method, it is the same as that of what was demonstrated in process S12 of FIG. Next, as shown in FIG. 17B, a plurality of double-coated elements are arranged. Furthermore, the element array shown in FIG. 16 is produced by integrating the outer coating layer 19a by heating or the like.

本実施形態によれば、異なる複数の機能を有する充填材を容易に設けることができる。
ここで、本実施形態に係る素子アレイの製造方法は、本発明の第2の実施形態に係る素子アレイの製造方法と組み合わせて用いることも可能である。即ち、図17の(a)に示す外側のコーティング層19aとして、後の工程において物理的又は化学的作用によって除去可能な材料を用いる。そして、図17の(b)に示すように、2重にコーティングされた複数の素子を配列した後で外側のコーティング層19aを除去し、残ったコーティング層の間に充填材を配置する。
According to this embodiment, the filler which has a several different function can be provided easily.
Here, the element array manufacturing method according to the present embodiment can be used in combination with the element array manufacturing method according to the second embodiment of the present invention. That is, as the outer coating layer 19a shown in FIG. 17A, a material that can be removed by a physical or chemical action in a later step is used. Then, as shown in FIG. 17B, after arranging a plurality of elements coated twice, the outer coating layer 19a is removed, and a filler is disposed between the remaining coating layers.

次に、本発明の第4の実施形態に係る素子アレイの製造方法について、図18及び図19を参照しながら説明する。本実施形態においては、圧電材料の両端に電極が形成された単層の積層構造体素子を含む素子アレイを製造する方法について説明する。図18は、本実施形態に係る素子アレイの製造方法を示すフローチャートである。   Next, an element array manufacturing method according to the fourth embodiment of the present invention will be described with reference to FIGS. In the present embodiment, a method for manufacturing an element array including a single layer laminated structure element in which electrodes are formed on both ends of a piezoelectric material will be described. FIG. 18 is a flowchart showing a method for manufacturing an element array according to this embodiment.

まず、図18の工程S31〜S33において、コーティング済み圧電素子を作製する。即ち、工程S31において、図19の(a)に示すように、圧電材料を柱状に成形する。本実施形態においては、柱状の圧電材料51の断面51aが、素子アレイに配置される圧電素子の底面となる。次に、工程S32において、図19の(b)に示すように、柱状の圧電材料に、充填材の材料によってコーティング層52を形成する。コーティングする方法としては、図3の工程S12において説明したものと同様である。次に、工程S33において、コーティングされた柱状の圧電材料を切断する。これにより、コーティング済み圧電素子53が作製される。   First, in steps S31 to S33 of FIG. 18, a coated piezoelectric element is manufactured. That is, in step S31, as shown in FIG. 19A, the piezoelectric material is formed into a columnar shape. In the present embodiment, the cross-section 51a of the columnar piezoelectric material 51 is the bottom surface of the piezoelectric element arranged in the element array. Next, in step S32, as shown in FIG. 19B, a coating layer 52 is formed on the columnar piezoelectric material using a filler material. The coating method is the same as that described in step S12 of FIG. Next, in step S33, the coated columnar piezoelectric material is cut. Thereby, the coated piezoelectric element 53 is produced.

図18の工程S34において、図19の(d)に示すように、複数のコーティング済み圧電素子53を、束ねたり、ジグに寄せたり、吸引することにより、所望の配列に配置する。その際に、工程S33において切断された切り口、即ち、圧電素子54が剥き出しになっている面が上下を向くようにする。   In step S34 of FIG. 18, as shown in FIG. 19D, a plurality of coated piezoelectric elements 53 are arranged in a desired arrangement by being bundled, brought to a jig, or sucked. At that time, the cut surface cut in step S33, that is, the surface from which the piezoelectric element 54 is exposed is made to face up and down.

次に、工程S35において、図22の(e)に示すように、例えば、加熱することにより、コーティング済み圧電材料53のコーティング層を一体化させる。さらに工程S36において、図22の(f)に示すように、表面に露出した圧電素子54の端面に電極55及び56を形成する。その際には、例えば、メタルマスクを用いて電極材料をスパッタリングする方法や、真空蒸着等によって形成された電極材料層にレジストを用いてマスキングし、エッチングする方法等が用いられる。また、素子アレイの上面と下面とのいずれか一方については、共通電極(電極56)にしても良い。これにより、複数の圧電振動子が2次元に配列された素子アレイが作製される。   Next, in step S35, as shown in FIG. 22E, for example, the coating layer of the coated piezoelectric material 53 is integrated by heating. Further, in step S36, as shown in FIG. 22F, electrodes 55 and 56 are formed on the end face of the piezoelectric element 54 exposed on the surface. In that case, for example, a method of sputtering an electrode material using a metal mask, a method of masking and etching an electrode material layer formed by vacuum deposition or the like using a resist, and the like are used. Further, either one of the upper surface and the lower surface of the element array may be a common electrode (electrode 56). Thereby, an element array in which a plurality of piezoelectric vibrators are two-dimensionally arranged is manufactured.

本実施形態においては、単層の圧電振動子の素子アレイを作製した。しかしながら、図19の(a)に示す柱状の圧電材料の替わりに、圧電材料と電極層とを交互に積層して側面電極を形成したものを用いることにより、複数の圧電材料層を有する圧電振動子の素子アレイを作製することができる。
また、図18の工程S32において、柱状の圧電材料に、異なる複数種類のコーティング層を形成しても良い。これにより、本発明の第3の実施形態において説明したものと同様に、異なる複数の機能を有する充填材を設けることができる。
In this embodiment, an element array of a single-layer piezoelectric vibrator was produced. However, instead of the columnar piezoelectric material shown in FIG. 19 (a), a piezoelectric vibration having a plurality of piezoelectric material layers can be obtained by using a side electrode formed by alternately stacking piezoelectric materials and electrode layers. A child element array can be fabricated.
Further, in step S32 of FIG. 18, a plurality of different types of coating layers may be formed on the columnar piezoelectric material. Thereby, like what was demonstrated in the 3rd Embodiment of this invention, the filler which has a several different function can be provided.

本実施形態によれば、コーティング済みの連続体を切断することによってコーティング済み素子を作製するので、大量のコーティング済み素子を高速に作製できる。また、その際に、素子の端面を露出させる工程を省くことができるので、素子アレイの製造効率を向上させることができる。   According to this embodiment, since a coated element is produced by cutting a coated continuum, a large number of coated elements can be produced at high speed. In this case, the step of exposing the end face of the element can be omitted, so that the manufacturing efficiency of the element array can be improved.

次に、本発明の第5の実施形態に係る素子アレイについて説明する。図20は、本実施形態に係る素子アレイを示す斜視図である。
先に説明した第1〜第4の実施形態に係る素子アレイにおいては、複数の積層構造体素子が2次元平面上に任意に配置されている。しかしながら、図20に示すように、充填材60の間に複数の積層構造体素子10を3次元的に配置することも可能である。
Next, an element array according to a fifth embodiment of the present invention will be described. FIG. 20 is a perspective view showing an element array according to this embodiment.
In the element arrays according to the first to fourth embodiments described above, a plurality of stacked structure elements are arbitrarily arranged on a two-dimensional plane. However, as shown in FIG. 20, it is also possible to arrange a plurality of laminated structure elements 10 three-dimensionally between the fillers 60.

図21は、図20に示す素子アレイの製造方法を説明するための図である。
まず、図21の(a)に示すように、積層構造体素子10を、充填材によってコーティングすることにより、コーティング済み素子62a〜62cを作製する。その際に、積層構造体素子10の側面だけでなく、上面及び/又は下面もコーティングする。また、コーティング層61の厚さは、素子アレイにおける素子の配置に応じて、上面や下面や側面の領域ごとに所定の厚さになるように調節する。
FIG. 21 is a diagram for explaining a method of manufacturing the element array shown in FIG.
First, as shown to (a) of FIG. 21, the multilayered structure element 10 is coated with a filler, and the coated elements 62a-62c are produced. At that time, not only the side surface of the laminated structure element 10 but also the upper surface and / or the lower surface are coated. Further, the thickness of the coating layer 61 is adjusted so as to have a predetermined thickness for each of the upper surface, the lower surface, and the side surface according to the arrangement of the elements in the element array.

次に、図21の(b)に示すように、コーティング済み素子62a〜62cを配列する。さらに、加熱等によってコーティング層61を一体化させることにより、図20に示す素子アレイが作製される。   Next, as shown in FIG. 21B, the coated elements 62a to 62c are arranged. Further, by integrating the coating layer 61 by heating or the like, the element array shown in FIG. 20 is manufactured.

図22は、本実施形態に係る素子アレイの変形例を示す斜視図である。図22に示す素子アレイは、3次元的に配置された複数の球状の素子70を含んでいる。複数の球状の素子70の間には、充填材71が配置されている。
図23は、図21に示す素子アレイの製造方法を説明するための図である。まず、図23の(a)に示すように、球状の素子70を充填材によってコーティングすることにより、コーティング済み素子73を作製する。その際に、素子アレイにおける素子の配置に応じて、コーティング層72の厚さを変更しても良い。
次に、図23の(b)に示すように、コーティング済み素子73を配列する。さらに、加熱等によってコーティング層72を一体化させることにより、図22に示す素子アレイが作製される。
FIG. 22 is a perspective view showing a modification of the element array according to the present embodiment. The element array shown in FIG. 22 includes a plurality of spherical elements 70 arranged three-dimensionally. A filler 71 is disposed between the plurality of spherical elements 70.
FIG. 23 is a diagram for explaining a method of manufacturing the element array shown in FIG. First, as shown in FIG. 23A, a coated element 73 is manufactured by coating a spherical element 70 with a filler. At that time, the thickness of the coating layer 72 may be changed according to the arrangement of the elements in the element array.
Next, as shown in FIG. 23B, the coated elements 73 are arranged. Further, by integrating the coating layer 72 by heating or the like, the element array shown in FIG. 22 is manufactured.

以上説明したように、本発明の第1〜第5の実施形態によれば、従来アレイ化することが困難であった複雑な構造を有する素子や、高機能を有する素子であっても、容易にアレイ化することができる。従って、それらの素子を用いて、性能の高い素子アレイを実現することができる。本発明の第1〜第5の実施形態においては、そのような素子として、複数の誘電体層と内部電極とが交互に積層された積層構造体素子を用いたが、誘電体の単層の誘電体層を有する積層構造体素子や、それ以外のセンサ素子を用いても良い。そのような素子として、例えば、音響センサや、圧電アクチュエータや、赤外線センサ(焦電センサ)や、収差補正等の光ビームの調整を行うデフォーマブルミラーや、可変焦点レンズや、光素子等が挙げられる。   As described above, according to the first to fifth embodiments of the present invention, even an element having a complicated structure that has been difficult to be arrayed in the past or an element having a high function can be easily performed. Can be arrayed. Therefore, an element array with high performance can be realized using these elements. In the first to fifth embodiments of the present invention, a laminated structure element in which a plurality of dielectric layers and internal electrodes are alternately laminated is used as such an element. A laminated structure element having a dielectric layer and other sensor elements may be used. Examples of such elements include acoustic sensors, piezoelectric actuators, infrared sensors (pyroelectric sensors), deformable mirrors that adjust light beams such as aberration correction, variable focus lenses, and optical elements. It is done.

以上説明した本発明の第1〜第5の実施形態に係る素子アレイを用いて、超音波トランスデューサアレイを作製することができる。図24は、本発明の一実施形態に係る超音波トランスデューサアレイを示す一部断面斜視図である。この超音波トランスデューサアレイは、複数の超音波トランスデューサ81を含む素子アレイ(1−3コンポジット)と、配線基板84と、バッキング層85、音響整合層86とを含んでいる。   An ultrasonic transducer array can be produced using the element arrays according to the first to fifth embodiments of the present invention described above. FIG. 24 is a partial cross-sectional perspective view showing an ultrasonic transducer array according to an embodiment of the present invention. This ultrasonic transducer array includes an element array (1-3 composite) including a plurality of ultrasonic transducers 81, a wiring board 84, a backing layer 85, and an acoustic matching layer 86.

素子アレイ80において、複数の超音波トランスデューサ81は2次元マトリクス状に配置されており、それらの間には充填材82が配置されている。超音波トランスデューサ81は、交互に積層された複数の圧電材料層81a及び複数の内部電極81bと、内部電極81bの一端に設けられた絶縁材料81cと、側面電極81dと、上部電極81eとを含んでいる。また、素子アレイ80の下面には、共通電極83が形成されている。これらの電極を介して、複数の超音波トランスデューサ81に電圧を印加することにより、複数の超音波トランスデューサ81の各々から超音波が発生する。その際に、複数の超音波トランスデューサ81に所定の遅延時間をそれぞれ与えながら駆動することにより、所望の方向及び深さにフォーカスされた超音波ビームを送信することができる。   In the element array 80, the plurality of ultrasonic transducers 81 are arranged in a two-dimensional matrix, and a filler 82 is arranged between them. The ultrasonic transducer 81 includes a plurality of piezoelectric material layers 81a and a plurality of internal electrodes 81b that are alternately stacked, an insulating material 81c provided at one end of the internal electrode 81b, a side electrode 81d, and an upper electrode 81e. It is out. A common electrode 83 is formed on the lower surface of the element array 80. An ultrasonic wave is generated from each of the plurality of ultrasonic transducers 81 by applying a voltage to the plurality of ultrasonic transducers 81 via these electrodes. At that time, by driving each of the plurality of ultrasonic transducers 81 while giving a predetermined delay time, an ultrasonic beam focused in a desired direction and depth can be transmitted.

配線基板84には、複数の超音波トランスデューサ81の配置に対応して、配線が形成されている。また、配線基板84の後方(図の上側)には、バッキング層85が配置されている。バッキング層85は、金属粉入りのエポキシ樹脂や、フェライト粉入りのゴム等によって形成されており、超音波トランスデューサ81から発生した不要な振動を早く減衰させる。また、共通電極83の前方(図の下側)には、音響整合層86が配置されている。音響整合層86は、超音波を伝え易いパイレックス(登録商標)ガラスや金属粉入りエポキシ樹脂等によって形成されており、超音波トランスデューサ81から発生した超音波を、効率良く被検体に伝播する。   Wiring is formed on the wiring board 84 corresponding to the arrangement of the plurality of ultrasonic transducers 81. A backing layer 85 is disposed behind the wiring board 84 (upper side in the figure). The backing layer 85 is formed of an epoxy resin containing metal powder, rubber containing ferrite powder, or the like, and quickly attenuates unnecessary vibration generated from the ultrasonic transducer 81. In addition, an acoustic matching layer 86 is disposed in front of the common electrode 83 (lower side in the figure). The acoustic matching layer 86 is made of Pyrex (registered trademark) glass, which is easy to transmit ultrasonic waves, or an epoxy resin containing metal powder, and efficiently transmits ultrasonic waves generated from the ultrasonic transducer 81 to the subject.

本実施形態に係る超音波トランスデューサアレイの製造方法について説明する。図25は、本実施形態に係る超音波トランスデューサアレイの製造方法を示すフローチャートである。
まず、工程S41において、複数の超音波トランスデューサを含む素子アレイ(1−3コンポジット)を作製する。素子アレイの作製方法としては、本発明の第1〜第4の実施形態に係る素子アレイの製造方法の内のいずれを用いても良い。本実施形態においては、誘電体層の材料としてPZTを用いるものとし、各超音波トランスデューサの上部電極81d及び下部電極(共通電極83)は、素子をアレイ化した後に形成する。
A method for manufacturing the ultrasonic transducer array according to the present embodiment will be described. FIG. 25 is a flowchart showing a method for manufacturing the ultrasonic transducer array according to the present embodiment.
First, in step S41, an element array (1-3 composite) including a plurality of ultrasonic transducers is produced. As a method for manufacturing the element array, any of the element array manufacturing methods according to the first to fourth embodiments of the present invention may be used. In this embodiment, PZT is used as the material of the dielectric layer, and the upper electrode 81d and the lower electrode (common electrode 83) of each ultrasonic transducer are formed after the elements are arrayed.

次に、工程S42において、上部電極81dが形成された素子アレイの上面に、配線が形成された配線基板81を配置する。
次に、工程S43において、バッキング層85及び音響整合層86を配置する。これにより、図24に示す超音波トランスデューサアレイが作製される。
Next, in step S42, the wiring substrate 81 on which wiring is formed is disposed on the upper surface of the element array on which the upper electrode 81d is formed.
Next, in step S43, the backing layer 85 and the acoustic matching layer 86 are disposed. Thereby, the ultrasonic transducer array shown in FIG. 24 is produced.

本実施形態によれば、複数の誘電体層や側面電極を含む複雑な構造を有する超音波トランスデューサを用いた2次元超音波トランスデューサアレイを、容易に製造することができる。従って、そのような超音波トランスデューサアレイを用いて、低い電圧でも効率良く動作する超音波用探触子を製造することができる。   According to this embodiment, a two-dimensional ultrasonic transducer array using an ultrasonic transducer having a complicated structure including a plurality of dielectric layers and side electrodes can be easily manufactured. Therefore, an ultrasonic probe that operates efficiently even at a low voltage can be manufactured using such an ultrasonic transducer array.

本実施形態においては、1種類の超音波トランスデューサを用いて超音波トランスデューサアレイを製造したが、異なる複数種類の超音波トランスデューサを用いても良い。例えば、周波数帯域に応じて感度の異なる超音波送信素子と超音波受信素子とを用いて1つの超音波トランスデューサアレイを構成することも可能である。このように、それぞれの機能に最適な素子を用いることにより、効率良く超音波を送信できると共に、超音波の受信感度を上げることができる。また、超音波送信素子と超音波受信素子とをそれぞれ最適な配列となるように配置することにより、サイドローブが抑制された超音波ビームを送信できると共に、複数の超音波受信素子間におけるクロストークを低減して、検出信号のSN比を向上させることができる。これにより、超音波撮像装置において生成される超音波画像の画質を向上させることが可能になる。   In this embodiment, an ultrasonic transducer array is manufactured using one type of ultrasonic transducer, but a plurality of different types of ultrasonic transducers may be used. For example, it is possible to configure one ultrasonic transducer array using ultrasonic transmitting elements and ultrasonic receiving elements having different sensitivities according to frequency bands. As described above, by using an element that is optimal for each function, it is possible to efficiently transmit ultrasonic waves and increase the reception sensitivity of ultrasonic waves. In addition, by arranging the ultrasonic transmitting elements and the ultrasonic receiving elements so as to be in an optimum arrangement, it is possible to transmit an ultrasonic beam with suppressed side lobes and to crosstalk between a plurality of ultrasonic receiving elements. And the SN ratio of the detection signal can be improved. As a result, the image quality of the ultrasonic image generated in the ultrasonic imaging apparatus can be improved.

本発明の第1の実施形態に係る素子アレイを示す模式図である。It is a mimetic diagram showing an element array concerning a 1st embodiment of the present invention. 図1に示す積層構造体素子を示す断面図である。It is sectional drawing which shows the laminated structure element shown in FIG. 本発明の第1の実施形態に係る素子アレイの製造方法を示すフローチャートである。It is a flowchart which shows the manufacturing method of the element array which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る素子アレイに配列される積層構造体素子の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the laminated structure element arranged in the element array which concerns on the 1st Embodiment of this invention. 樹脂フィルムを用いた積層構造体素子のコーティング方法を説明するための図である。It is a figure for demonstrating the coating method of the laminated structure element using a resin film. 液状のコーティング材を用いた積層構造体素子のコーティング方法を説明するための図である。It is a figure for demonstrating the coating method of the laminated structure element using a liquid coating material. 成形型を用いた積層構造体素子のコーティング方法を説明するための図である。It is a figure for demonstrating the coating method of the laminated structure element using a shaping | molding die. コーティング済み素子の端面を露出させる方法を説明するための図である。It is a figure for demonstrating the method to expose the end surface of a coated element. 配列された複数のコーティング済み素子を示す斜視図である。FIG. 6 is a perspective view showing a plurality of coated elements arranged. 素子アレイの配列バリエーションを示す図である。It is a figure which shows the arrangement | sequence variation of an element array. 素子アレイの配列バリエーションを示す図である。It is a figure which shows the arrangement | sequence variation of an element array. 素子アレイの配列バリエーションを示す図である。It is a figure which shows the arrangement | sequence variation of an element array. 底面が長方形である積層構造体素子を用いた素子アレイを示す図である。It is a figure which shows the element array using the laminated structure element | device whose bottom face is a rectangle. 本発明の第2に実施形態に係る素子アレイの製造方法を示す図である。It is a figure which shows the manufacturing method of the element array which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態に係る素子アレイの製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the element array which concerns on the 2nd Embodiment of this invention. 本発明の第3の実施形態に係る素子アレイを示す斜視図である。It is a perspective view which shows the element array which concerns on the 3rd Embodiment of this invention. 本発明の第3の実施形態に係る素子アレイの製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the element array which concerns on the 3rd Embodiment of this invention. 本発明の第4の実施形態に係る素子アレイの製造方法を示すフローチャートである。It is a flowchart which shows the manufacturing method of the element array which concerns on the 4th Embodiment of this invention. 本発明の第4の実施形態に係る素子アレイの製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the element array which concerns on the 4th Embodiment of this invention. 本発明の第5の実施形態に係る素子アレイを示す斜視図である。It is a perspective view which shows the element array which concerns on the 5th Embodiment of this invention. 本発明の第5の実施形態に係る素子アレイの製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the element array which concerns on the 5th Embodiment of this invention. 本発明の第5の実施形態に係る素子アレイの変形例を示す斜視図である。It is a perspective view which shows the modification of the element array which concerns on the 5th Embodiment of this invention. 図22に示す素子アレイの製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the element array shown in FIG. 本発明の一実施形態に係る超音波トランスデューサアレイを示す一部断面斜視図である。It is a partial cross section perspective view showing an ultrasonic transducer array concerning one embodiment of the present invention. 本発明の一実施形態に係る超音波トランスデューサの製造方法を示すフローチャートである。It is a flowchart which shows the manufacturing method of the ultrasonic transducer which concerns on one Embodiment of this invention.

符号の説明Explanation of symbols

10、100 積層構造体素子
11、21 下部電極(下部電極層)
12、22、81a 誘電体層(圧電材料層)
13、23、81b 内部電極(内部電極層)
14、24、81d 上部電極(上部電極層)
15、25、80e 側面電極
16、26、81c 絶縁材料
17、18、19、71、82 充填材
19a、43〜45、52、61、72 コーティング層
20a、20b 側面
30、41a、41b、42a、42b、…、
62a〜62c、73 コーティング済み素子
31 樹脂フィルム
33、36 液状のコーティング材
35、37 成形型
50 基板
51 柱状の圧電材料
51a 断面
53 コーティング済み圧電材料
54 圧電素子
55、56 電極
70 球状の素子
80 素子アレイ(1−3コンポジット)
81 超音波トランスデューサ
83 共通電極
84 配線基板
85 バッキング層
86 音響整合層
10, 100 Multilayer structure element 11, 21 Lower electrode (lower electrode layer)
12, 22, 81a Dielectric layer (piezoelectric material layer)
13, 23, 81b Internal electrode (internal electrode layer)
14, 24, 81d Upper electrode (upper electrode layer)
15, 25, 80e Side electrode 16, 26, 81c Insulating material 17, 18, 19, 71, 82 Filler 19a, 43-45, 52, 61, 72 Coating layer 20a, 20b Side surface 30, 41a, 41b, 42a, 42b, ...
62a to 62c, 73 Coated element 31 Resin film 33, 36 Liquid coating material 35, 37 Mold 50 Substrate 51 Columnar piezoelectric material 51a Cross section 53 Coated piezoelectric material 54 Piezoelectric element 55, 56 Electrode 70 Spherical element 80 Element Array (1-3 composite)
81 Ultrasonic transducer 83 Common electrode 84 Wiring board 85 Backing layer 86 Acoustic matching layer

Claims (11)

複数の素子が充填材の間に配置されている素子アレイの製造方法であって、
前記複数の素子の各々に、前記充填材となる材料によって所定の厚さ及び/又は形状を有するコーティング層を形成する工程(a)と、
コーティング層が形成された複数のコーティング済み素子を、各コーティング済み素子のコーティング表面が少なくとも1つの他のコーティング済み素子と接する所定の配列となるように配置する工程(b)と、
各素子のコーティング層を他の素子のコーティング層と一体化させることによって、前記複数の素子にそれぞれ形成されている複数のコーティング層を一体化させる工程(c)と、
を具備する素子アレイの製造方法。
A method of manufacturing an element array in which a plurality of elements are arranged between fillers,
A step (a) of forming a coating layer having a predetermined thickness and / or shape on each of the plurality of elements by a material serving as the filler;
Arranging a plurality of coated elements formed with coating layers such that the coated surface of each coated element is in a predetermined arrangement in contact with at least one other coated element ;
A step (c) of integrating a plurality of coating layers respectively formed on the plurality of devices by integrating a coating layer of each device with a coating layer of another device ;
The manufacturing method of the element array which comprises this.
工程(a)が、前記複数の素子の各々に第1の材料によって第1のコーティング層を形成した後に、第1の材料とは異なる第2の材料によって第2のコーティング層を形成することを含み、
工程(c)が、前記第2のコーティング層を一体化させることを含む、
請求項1記載の素子アレイの製造方法。
The step (a) forms a second coating layer with a second material different from the first material after forming a first coating layer with a first material on each of the plurality of elements. Including
Step (c) comprises integrating the second coating layer;
The manufacturing method of the element array of Claim 1.
複数の素子が充填材の間に配置されている素子アレイの製造方法であって、
前記複数の素子の各々に、物理的又は化学的作用によって除去可能な材料によって所定の厚さ及び/又は形状を有するコーティング層を形成する工程(a)と、
コーティング層が形成された複数のコーティング済み素子を、各コーティング済み素子のコーティング表面が少なくとも1つの他のコーティング済み素子と接する所定の配列となるように基板上に配置して固定する工程(b)と、
前記複数の素子にそれぞれ形成されている複数のコーティング層を、前記物理的又は化学的作用によって除去する工程(c)と、
前記基板上に配置された複数の素子の間に充填材を配置する工程(d)と、
を具備する素子アレイの製造方法。
A method of manufacturing an element array in which a plurality of elements are arranged between fillers,
(A) forming a coating layer having a predetermined thickness and / or shape on each of the plurality of elements with a material removable by physical or chemical action;
(B) arranging and fixing a plurality of coated elements formed with a coating layer on a substrate such that a coating surface of each coated element is in a predetermined arrangement in contact with at least one other coated element; When,
A step (c) of removing a plurality of coating layers respectively formed on the plurality of elements by the physical or chemical action;
A step (d) of disposing a filler between the plurality of elements disposed on the substrate;
The manufacturing method of the element array which comprises this.
工程(a)の前に、前記複数の素子の各々に第1の材料によって第1のコーティング層を形成する工程をさらに具備し、
工程(a)が、前記第1のコーティング層の周囲に、物理的又は化学的作用によって除去可能な材料によって第2のコーティング層を形成することを含み、
工程(c)が、前記第2のコーティング層を前記物理的又は化学的作用によって除去することを含む、
請求項3記載の素子アレイの製造方法。
Before the step (a), further comprising a step of forming a first coating layer with a first material on each of the plurality of elements;
Step (a) comprises forming a second coating layer around the first coating layer with a material removable by physical or chemical action;
Step (c) comprises removing the second coating layer by the physical or chemical action;
The manufacturing method of the element array of Claim 3.
工程(a)が、前記素子アレイにおける前記複数の素子の配置間隔及び/又は配列に応じて、前記複数の素子の各々に形成されるコーティング層の厚さ及び/又は形状を制御することを含む、請求項1〜4のいずれか1項記載の素子アレイの製造方法。   Step (a) includes controlling the thickness and / or shape of the coating layer formed on each of the plurality of elements in accordance with the arrangement interval and / or arrangement of the plurality of elements in the element array. The manufacturing method of the element array of any one of Claims 1-4. 前記複数の素子の各々が、少なくとも、2つの誘電体層と、前記2つの誘電体層の間に配置されている電極層と、前記2つの誘電体層の側面に配置されている側面電極とを含む積層構造体素子であり、
工程(b)が、前記複数の素子を、1次元、1.5次元、2次元、又は、3次元に配列することを含む、
請求項1〜5のいずれか1項記載の素子アレイの製造方法。
Each of the plurality of elements includes at least two dielectric layers, an electrode layer disposed between the two dielectric layers, and a side electrode disposed on a side surface of the two dielectric layers. A laminated structure element including
Step (b) includes arranging the plurality of elements in one dimension, 1.5 dimensions, two dimensions, or three dimensions.
The manufacturing method of the element array of any one of Claims 1-5.
前記複数の素子の各々が、少なくとも、誘電体層と、前記誘電体層の上面及び下面にそれぞれ配置されている複数の電極層とを含む積層構造体素子であり、
工程(b)が、前記複数の素子を3次元に配置することを含む、
請求項1〜5のいずれか1項記載の素子アレイの製造方法。
Each of the plurality of elements is a laminated structure element including at least a dielectric layer and a plurality of electrode layers respectively disposed on an upper surface and a lower surface of the dielectric layer,
Step (b) includes arranging the plurality of elements in three dimensions.
The manufacturing method of the element array of any one of Claims 1-5.
前記複数の素子の各々が、音響センサ、赤外線センサを含むセンサ素子であり、
工程(b)が、前記複数の素子を1.5次元、2次元、又は3次元に配置することを含む、
請求項1〜5のいずれか1項記載の素子アレイの製造方法。
Each of the plurality of elements is a sensor element including an acoustic sensor and an infrared sensor,
Step (b) includes disposing the plurality of elements in 1.5, 2 or 3 dimensions;
The manufacturing method of the element array of any one of Claims 1-5.
各々が少なくとも圧電材料層と電極層とを含む複数の圧電振動子を有する超音波トランスデューサアレイの製造方法であって、
前記複数の圧電振動子の各々に、充填材となる材料によって所定の厚さ及び/又は形状を有するコーティング層を形成する工程(a)と、
コーティング層が形成された複数のコーティング済み圧電振動子を、各コーティング済み圧電振動子のコーティング表面が少なくとも1つの他のコーティング済み圧電振動子と接する所定の配列となるように配置する工程(b)と、
各圧電振動子のコーティング層を他の圧電振動子のコーティング層と一体化させることによって、前記複数の圧電振動子にそれぞれ形成されている複数のコーティング層を一体化させることにより、圧電振動子アレイを作製する工程(c)と、
前記圧電振動子アレイの一方の底面において、前記複数の圧電振動子の各々の端面に電極を形成すると共に、配線を設ける工程(d)と、
前記圧電振動子アレイの他方の底面に、共通電極を形成する工程(e)と、
を具備する超音波トランスデューサアレイの製造方法。
A method of manufacturing an ultrasonic transducer array having a plurality of piezoelectric vibrators each including at least a piezoelectric material layer and an electrode layer,
A step (a) of forming a coating layer having a predetermined thickness and / or shape on each of the plurality of piezoelectric vibrators by a material serving as a filler;
(B) arranging a plurality of coated piezoelectric vibrators having a coating layer formed thereon such that a coating surface of each coated piezoelectric vibrator is in a predetermined arrangement in contact with at least one other coated piezoelectric vibrator; When,
By integrating a coating layer of each piezoelectric vibrator with a coating layer of another piezoelectric vibrator, and integrating a plurality of coating layers respectively formed on the plurality of piezoelectric vibrators, a piezoelectric vibrator array A step (c) of producing
A step (d) of forming an electrode on each end face of the plurality of piezoelectric vibrators and providing a wiring on one bottom surface of the piezoelectric vibrator array;
Forming a common electrode on the other bottom surface of the piezoelectric vibrator array;
A method of manufacturing an ultrasonic transducer array comprising:
前記圧電振動子の各々が、少なくとも、2つの圧電材料層と、前記2つの圧電材料層の間に配置されている電極層と、前記2つの圧電材料層の側面に設けられている側面電極とを含む、請求項9記載の超音波トランスデューサアレイの製造方法。   Each of the piezoelectric vibrators includes at least two piezoelectric material layers, an electrode layer disposed between the two piezoelectric material layers, and a side electrode provided on a side surface of the two piezoelectric material layers. The manufacturing method of the ultrasonic transducer array of Claim 9 containing this. 工程(a)が、前記複数の素子の各々に吸音層となる第1の材料によって第1のコーティング層を形成した後に、接着層となる第2の材料によって第2のコーティング層を形成することを含み、
工程(c)が、前記第2のコーティング層を一体化させることを含む、
請求項9又は10記載の超音波トランスデューサアレイの製造方法。
In the step (a), a first coating layer is formed on each of the plurality of elements by a first material that becomes a sound absorbing layer, and then a second coating layer is formed by a second material that becomes an adhesive layer. Including
Step (c) comprises integrating the second coating layer;
The manufacturing method of the ultrasonic transducer array of Claim 9 or 10.
JP2003330200A 2003-09-22 2003-09-22 Method for manufacturing element array and method for manufacturing ultrasonic transducer array Expired - Fee Related JP4238103B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003330200A JP4238103B2 (en) 2003-09-22 2003-09-22 Method for manufacturing element array and method for manufacturing ultrasonic transducer array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003330200A JP4238103B2 (en) 2003-09-22 2003-09-22 Method for manufacturing element array and method for manufacturing ultrasonic transducer array

Publications (2)

Publication Number Publication Date
JP2005101748A JP2005101748A (en) 2005-04-14
JP4238103B2 true JP4238103B2 (en) 2009-03-11

Family

ID=34459242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003330200A Expired - Fee Related JP4238103B2 (en) 2003-09-22 2003-09-22 Method for manufacturing element array and method for manufacturing ultrasonic transducer array

Country Status (1)

Country Link
JP (1) JP4238103B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008050278A1 (en) * 2006-10-23 2008-05-02 Koninklijke Philips Electronics, N.V. Symmetric and preferentially steered random arrays for ultrasound therapy
JP2009082385A (en) * 2007-09-28 2009-04-23 Fujifilm Corp Ultrasonic probe
JP5171191B2 (en) * 2007-09-28 2013-03-27 富士フイルム株式会社 Ultrasonic probe
KR101354603B1 (en) 2012-01-02 2014-01-23 삼성메디슨 주식회사 Ultrasound Probe and Manufacturing Method thereof

Also Published As

Publication number Publication date
JP2005101748A (en) 2005-04-14

Similar Documents

Publication Publication Date Title
US7581295B2 (en) Piezoelectric element and method of manufacturing the same
US10864553B2 (en) Piezoelectric transducers and methods of making and using the same
US8008842B2 (en) Micromachined piezoelectric ultrasound transducer arrays
CN103008218B (en) A kind of for the composite ceramics transducer architecture in the structure of ultrasonic probe
JP5815833B2 (en) Sound generator and sound generator using the same
US20060103265A1 (en) Ultrasonic transducer array and method of manufacturing the same
EP2902118A2 (en) Ultrasonic device, probe, electronic device, and ultrasound imaging apparatus
JP2010177867A (en) Piezoelectric speaker
JP5235090B2 (en) Multilayer piezoelectric element and method for manufacturing the same
JP2022522644A (en) Flexible ultrasonic array
US10888897B2 (en) Transducer, transducer array, and method of making the same
JP4238103B2 (en) Method for manufacturing element array and method for manufacturing ultrasonic transducer array
JP2004363746A (en) Ultrasonic probe and its manufacturing method
JP2000300559A (en) Ultrasonic probe and its manufacture
JP4261374B2 (en) LAMINATED STRUCTURE, MANUFACTURING METHOD THEREOF, AND ULTRASONIC TRANSDUCER
JP4261298B2 (en) LAMINATED STRUCTURE ARRAY, ITS MANUFACTURING METHOD, AND ULTRASONIC TRANSDUCER ARRAY
JP3954543B2 (en) Composite piezoelectric material
JP2005117159A (en) Ultrasonic transducer array and manufacturing method therefor
Jung et al. A top-crossover-to-bottom addressed segmented annular array using piezoelectric micromachined ultrasonic transducers
JP2001069595A (en) Manufacture of ultrasonic transducer
JP5139672B2 (en) Multilayer piezoelectric element and method for manufacturing the same
JP2002232995A (en) Ultrasonic wave probe and its manufacturing method
JP2007095991A (en) Laminate structure, laminate structure array and their manufacturing method
WO2023131986A1 (en) Method for manufacturing ultrasonic transducer, ultrasonic transducer and rangefinder
KR102359155B1 (en) Hybrid ultrasound prove array and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060502

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20061204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081219

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131226

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees