JP4235884B2

JP4235884B2 - Noise reduction apparatus, noise reduction method, and program

Info

Publication number: JP4235884B2
Application number: JP2003032383A
Authority: JP
Inventors: 竜哉戸辺; 敏弘望月; 健増田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-02-10
Filing date: 2003-02-10
Publication date: 2009-03-11
Anticipated expiration: 2023-02-10
Also published as: JP2004246400A

Description

【０００１】
【発明の属する技術分野】
本発明はノイズ低減装置、ノイズ低減方法及びプログラムに関し、例えばパーソナルコンピュータに適用して好適なものである。
【０００２】
【従来の技術】
従来、パーソナルコンピュータに搭載されるＣＰＵ（Central Processing Unit）においては、命令実行時には動作周波数及び動作電圧を下げるようにして省電力動作を実行する一方、非命令実行時には非常に低い動作電圧でなるスリープ状態に遷移させるようにして消費電力を抑制するようになされている。
【０００３】
通常、パーソナルコンピュータ内のＯＳ（Operating System）は、ＣＰＵがアイドル状態にあるとき、実行可能な状態からスリープ状態への遷移又は当該スリープ状態から実行可能な状態への遷移を、秒間数十回〜数百回も実行することにより、ＣＰＵの消費電力を抑えるようになされている。
【０００４】
【発明が解決しようとする課題】
ところで、かかるＣＰＵが上述のような状態遷移を行う際、ＣＰＵの動作電圧が比較的高く設定されているときには状態遷移の発生時にコア電圧の変動幅が大きいため、ＣＰＵの電源及び接地間に設けられている電源補足用のコンデンサの印加電圧値も大きく変動する。
【０００５】
このためコンデンサに流れる電流値の変動により当該コンデンサの電極板が振動を起こし、基板間又は電極間で共振によるノイズが発生するおそれがある。このノイズが発生するか否かは、ＣＰＵの動作電圧値とスリープ状態での電圧値との差に依存する。
【０００６】
そして近年では、動作状態と停止状態の周期、及び動作状態の期間を可変してＣＰＵを間歇動作させるようにして、ＣＰＵが動作状態から停止状態に遷移することによってＣＰＵの電源供給端の電圧が上がり、ＣＰＵが停止状態から動作状態に遷移することによってＣＰＵの電源供給端の電圧が下がることによる電圧変動に起因するコンデンサの共振によるノイズを低減させるようにしたものが提案されている。
（例えば、特許文献１参照）。
【０００７】
【特許文献１】
特開２００１−１２５６９１５号公報（第３頁、図１）
【０００８】
このようにユーザにとっては耳障りなノイズが発生しないようにスリープ状態の制御を行うことはユーザビリティの観点から重要であるにもかかわらず、上述の構成からなるコンピュータでは、単に時間調整によるＣＰＵの間歇動作の制御にすぎず、近年の他段階の動作点・動作電圧と低消費電圧のスリープ状態をサポートするＣＰＵにおいて発生するコンデンサによるノイズの抑制には十分でなかった。
【０００９】
本発明は以上の点を考慮してなされたもので、制御対象の動作を考慮しつつ効率良くノイズを低減し得るノイズ低減装置、ノイズ低減方法及びプログラムを提案しようとするものである。
【００１０】
【課題を解決するための手段】
かかる課題を解決するため本発明のノイズ低減装置においては、制御対象の動作電圧に対応した複数のモードごとに、制御対象が実行可能な動作状態と、当該制御対象の電源及び接地間に設けられたコンデンサのノイズを低減させるように制御対象の動作電圧の変動幅を小さくするべく設定された複数種類のスリープ状態とが記述された遷移リストをそれぞれ格納する格納手段と、複数のモードのいずれかが選択されると、当該モードに対応した遷移リストに切り替え、当該遷移リストに記述されている動作状態と複数種類のスリープ状態との間を相互かつ一気に遷移させるように制御対象を制御する制御手段とを設けるようにした。
【００１１】
このようにノイズ低減装置においては、制御対象の電源及び接地間に設けられたコンデンサのノイズを低減するよう動作電圧の変動幅が小さく設定されたスリープ状態が定められた遷移リストをモードごとに切り替え、その遷移リストを用いて動作状態とスリープ状態と間を一気に遷移させるため、簡易な構成で容易に制御対象を制御してコンデンサのノイズを低減させることができる。
【００１２】
また本発明においては、ノイズ低減方法及びそのプログラムにおいて、制御対象の動作電圧に対応した複数のモードごとに、制御対象が実行可能な動作状態と、当該制御対象の電源及び接地間に設けられたコンデンサのノイズを低減させるように制御対象の動作電圧の変動幅を小さくするべく設定された複数種類のスリープ状態とが記述された遷移リストをそれぞれ格納する第１のステップと、複数のモードのいずれかが選択されると、当該モードに対応した遷移リストに切り替え、当該遷移リストに記述されている動作状態と複数種類のスリープ状態の間を相互かつ一気に遷移させるように制御対象を制御する第２のステップとを設けるようにした。
【００１３】
このようにノイズ低減方法及びプログラムにおいては、制御対象の電源及び接地間に設けられたコンデンサのノイズを低減するよう動作電圧の変動幅が小さく設定されたスリープ状態が定められた遷移リストをモードごとに切り替え、その遷移リストを用いて動作状態とスリープ状態と間を一気に遷移させるため、簡易な構成で容易に制御対象を制御してコンデンサのノイズを低減させることができる。
【００１４】
【発明の実施の形態】
以下図面について、本発明の一実施の形態を詳述する。
【００１５】
（１）パーソナルコンピュータの内部構成
図１において、１は全体としてパーソナルコンピュータの内部構成を示し、ＣＰＵ２と、チップセット（Chipset）３とを有する。
【００１６】
チップセット３は、メモリやＰＣＩ（Peripheral Component Interconnect）バス等を制御する部分（以下、これをノースブリッジと呼ぶ）３Ａと、ＩＳＡ（Industry Standard Architecture ）バスや各種インターフェイス等を制御する部分（以下、これをサウスブリッジと呼ぶ）３Ｂとからなる。
【００１７】
このうちノースブリッジ３Ａには、ＣＰＵ２がバス４を介して接続されると共に、グラフィックコントローラ５がＡＧＰ（Accelerated Graphics Port）からなるインタフェース６を介して接続され、さらに例えばＤＲＡＭ（Dynamic Random Access Memory）からなるメインメモリ７がバス８を介して接続されている。
【００１８】
またサウスブリッジ３Ｂには、ＣＰＵ２の命令実行や省電力機構を制御する信号線が接続され、ソフトウェアの要求に従って、ＣＰＵ２に命令の実行を停止させ、省電力状態に遷移させることができる。
【００１９】
ＣＰＵ２は複数の命令実行停止状態（スリープ状態）を持ち、それぞれ、命令実行開始までの復帰時間、停止中のメモリアクセスの監視の有無、消費電力などが異なる。
【００２０】
ここでパーソナルコンピュータ用の電力制御インターフェースとして、ＡＣＰＩ（Advanced Configuration and Power management Interface）仕様が採用されている場合には、ＯＳ（Operating System）がパーソナルコンピュータ内の各デバイスやＢＩＯＳ（Basic Input/Output System）と連携をとって、当該各デバイスの設定や消費電力を管理するようになされている。
【００２１】
このＡＣＰＩ仕様では、ＣＰＵ２の制御の一つとして、上述した図４に示すように、スリープ状態の遷移可能リストＳＰ２とリストの変更通知ＳＰ３を定めており、ＢＩＯＳ３１がＯＳ３２に対して上記スリープ状態の遷移可能リストＳＰ２の提供とリストの変更通知ＳＰ３を行う。ＯＳ３２は命令実行の停止が可能な際に、上記スリープ状態の遷移可能リストＳＰ２とパーソナルコンピュータの動作状態からスリープ状態を選択し、ＣＰＵ２をスリープ状態に遷移させる。
【００２２】
（２）ＣＰＵ２の動作電圧
ここでＣＰＵ２は、命令実行時における動作電圧（以下、これを命令実行時電圧と呼ぶ）と命令非実行時における動作電圧（以下、これを命令非実行時電圧と呼ぶ）とで、消費電力の低減手法を切り替えるようになされている。
【００２３】
ＣＰＵ２の命令実行時には、複数の動作点をもつ場合、省電力を目的としてＯＳ２１（図２）やアプリケーションソフトウェアにより、命令実行時の動作点を最適な動作周波数及び動作電圧をもつ動作点に適宜切り替えるようになされている。
【００２４】
例えば、命令実行時のＣＰＵ２の動作点を、消費電力の高い順にＰｘ（ｘ＝０、１、…、ｍ）としたとき、次式
【００２５】
【数１】

【００２６】
のように表され、消費電力と動作電圧には比例関係があるため、同様に動作電圧についても同じ関係が成り立ち、さらに単位時間当たりに実行可能な命令数も同じ関係が成り立つ。
【００２７】
またＯＳ２１は、ＣＰＵ２が命令非実行状態、すなわちアイドル状態にあるときＣＰＵ２を消費電力が比較的低いスリープ状態に遷移させる。本実施の形態のようにＣＰＵ２が、遷移に要する時間及び消費電力が異なる複数種類のスリープ状態を有する場合には、省電力化を図るべくＣＰＵ２のコア電圧を適宜下げる場合もある。
【００２８】
例えば、非命令実行時のＣＰＵ２のスリープ状態（Sleep State）を、消費電力の高い順にＣｙ（ｙ＝０、１、…、ｎ）としたとき、次式
【００２９】
【数２】

【００３０】
のように表され、同様に動作電圧についても同じ関係が成り立つ。
【００３１】
スリープ状態のときにはＣＰＵ２は命令を実行できないようになされており、ＯＳ２１は、命令実行を停止できる時間が長いほど深いスリープ状態（すなわち消費電力の少ないスリープ状態）に遷移させるようになされている。ＢＩＯＳは、該当するＣＰＵ２がサポートする最も深いスリープ状態をＯＳ２１に通知するようになされている。
【００３２】
（３）スリープ状態の遷移可能リストの切替え機能
（３−１）従来のスリープ状態の遷移可能リストの切替え
従来、パーソナルコンピュータ（図示せず）において、ＢＩＯＳには、ＡＣアダプタ使用時とバッテリ使用時とで、スリープ状態の遷移可能リストを切り替えるようになされている。
【００３３】
ここで従来のスリープ状態の遷移可能リスト（ＣｘＳｔａｔｅＣａｐａｂｉｌｉｔｙＬｉｓｔ）Ｌ１は、例えば図３に示すように表され、ＡＣアダプタ「ＡＣＡｄａｐｔｅｒ」では、「Ｃ０Ｓｔａｔｅ」、「Ｃ１Ｓｔａｔｅ」及び「Ｃ２Ｓｔａｔｅ」の３種類のスリープ状態が設定されており、バッテリ「Ｂａｔｔｅｒｙ」では、「Ｃ０Ｓｔａｔｅ」、「Ｃ１Ｓｔａｔｅ」、「Ｃ２Ｓｔａｔｅ」及び「Ｃ３（Ｃ４）Ｓｔａｔｅ」の４種類のスリープ状態が設定されている。
【００３４】
実際にパーソナルコンピュータにおいて、ユーザによってＡＣアダプタの抜き差しが行われると、図４に示すように、電源回路３０からＢＩＯＳ３１にＡＣアダプタの抜き差しに応じたイベント発生の旨が通知される（ステップＳＰ１）。ＢＩＯＳ３１は、スリープ状態の遷移可能リストＬ１をＡＣアダプタ使用時又はバッテリ使用時のいずれか該当する側に切り替える（ステップＳＰ２）。
【００３５】
ＢＩＯＳ３１は、ＯＳ３２にイベント発生の旨を通知すると共に、現在のスリープ状態の遷移可能リストＬ１を再評価する旨をＯＳ３２に要求する（ステップＳＰ３）。ＯＳ３２は、ＢＩＯＳ３１からの通知及び要求に応じて、スリープ状態の遷移可能リストＬ１を再評価する（ステップＳＰ４）。以降ＯＳ３２は、再評価された遷移可能リストＬ１の範囲内で、演算の負荷に応じたＣＰＵのスリープ状態への遷移要求を行う。
【００３６】
（３−２）本実施の形態によるスリープ状態の遷移可能リストの切替え
本実施の形態においては、上述の従来技術（図４）に加えて、ＣＰＵ２のパフォーマンスとして３種類の制御方法（以下、これらを第１〜第３の制御ポリシと呼ぶ）を設定しておき、当該各制御ポリシの切替えイベントが発生するごとに、ＢＩＯＳ１９（すなわち図２のＡＭＬ２０を含むシステムＢＩＯＳ）が対応するスリープ状態の遷移可能リストＬＮ、ＬＣ、ＬＡ（図５）を切り替えるようになされている。
【００３７】
まず第１の制御ポリシとしては、「Ｎｏｎｅ」として表示され、ＣＰＵ２のサポートする最も高い動作電圧「Ｐ０Ｓｔａｔｅ」に固定して動作させる制御方法であり、ＣＰＵ２のパフォーマンスを重視させたものである。第２の制御ポリシとしては、「Ｃｏｎｓｔａｎｔ」として表示され、ＣＰＵ２のサポートする最も低い動作電圧「ＰｍＳｔａｔｅ」に固定して動作させる制御方法であり、バッテリライフの延長を重視させたものである。第３の制御ポリシとしては、「Ａｄａｐｔｉｖｅ」として表示され、「Ｐ０Ｓｔａｔｅ」〜「ＰｍＳｔａｔｅ」間を変動させながら動作させる制御ポリシである。
【００３８】
ここで第１の制御ポリシである「Ｎｏｎｅ」についてのスリープ状態の遷移可能リストＬＮは、例えば図５に示すように表され、ＡＣアダプタ「ＡＣＡｄａｐｔｅｒ」では、「Ｃ０Ｓｔａｔｅ」、「Ｃ１Ｓｔａｔｅ」及び「Ｃ２Ｓｔａｔｅ」の３種類のスリープ状態が設定されており、バッテリ「Ｂａｔｔｅｒｙ」では、「Ｃ０Ｓｔａｔｅ」、「Ｃ１Ｓｔａｔｅ」、「Ｃ２Ｓｔａｔｅ」及び「Ｃ３（Ｃ４）Ｓｔａｔｅ」の４種類のスリープ状態が設定されている。
【００３９】
実際にパーソナルコンピュータ１（図１及び図２）において、ユーザによる所望の制御ポリシの切替え操作がなされると、図６に示すように、アプリケーション３５がユーザの設定に応じた制御ポリシの切替えの事前通知をＢＩＯＳ１９に送る（ステップＳＰ１０）。
【００４０】
ＢＩＯＳ１９は、電源回路３０に対してＡＣアダプタの接続状態をチェックした後（ステップＳＰ１１）、切替え対象となる制御ポリシに応じたスリープ状態の遷移可能リストＬＮ、ＬＣ、ＬＡ（図５）に選択的に切り替える（ステップＳＰ１２）。
【００４１】
続いてＢＩＯＳ１９は、選択したスリープ状態の遷移可能リストＬＮ、ＬＣ、ＬＡを再評価する旨をＯＳ２１（図２）に要求する（ステップＳＰ１３）。ＯＳ２１は、ＢＩＯＳ１９からの要求に応じて、スリープ状態の遷移可能リストＬＮ、ＬＣ、ＬＡを再評価する（ステップＳＰ１４）。アプリケーション３５からの設定要求に応じて、ＯＳ２１は、ＢＩＯＳ１９によって選択された制御ポリシについてのスリープ状態の遷移可能リストＬＮ、ＬＣ、ＬＡをＢＩＯＳ１９内のデータベースに反映させた後（ステップＳＰ１５）、ＣＰＵ２の演算の負荷に応じて選択されたスリープ状態への遷移要求を、チップセットを介してＣＰＵ２に送出する（ステップＳＰ１６）。
【００４２】
実際に上述したステップＳＰ１５において、ＯＳ２１は、設定されるＣＰＵ２の動作電圧の高低に応じて、遷移するスリープ状態の遷移可能リストＬＮ、ＬＣ、ＬＡの中から実際に遷移するスリープ状態を変えることにより、ＣＰＵ２の消費電力を抑えることができる。
【００４３】
具体的には、第１の制御ポリシである「Ｎｏｎｅ」のときには、ＣＰＵ２の動作電圧が比較的高いことから、ＣＰＵ２のスリープ状態のときの動作電圧との電圧差が大きくならないように、スリープ状態を「Ｃ３Ｓｔａｔｅ」までしか遷移させないように制御する。
【００４４】
また第２の制御ポリシである「Ｃｏｎｓｔａｎｔ」のときには、ＣＰＵ２の動作電圧が比較的低いことから、ＣＰＵ２のスリープ状態をより深い「Ｃ４Ｓｔａｔｅ」まで遷移させるように制御する。
【００４５】
また第３の制御ポリシである「Ａｄａｐｔｉｖｅ」のときには、ＯＳ２１がＣＰＵ２の動作電圧を「ＰｘＳｔａｔｅ」まで下げた後、ほとんどアイドル状態にしておいてからスリープ状態に遷移させて、ＣＰＵ２のコア電圧の変動幅が比較的小さくなるように制御する。
【００４６】
このようにＯＳ２１は、各制御ポリシごとにスリープ状態の遷移可能リストＬＮ、ＬＣ、ＬＡをＣＰＵ２のコア電圧の変動幅が比較的小さくなるように、実際に遷移するスリープ状態のレベルを変更しておくようにすれば、ＣＰＵ２がアイドル状態にあるとき、実行可能な状態「Ｃ０Ｓｔａｔｅ」及びスリープ状態「ＣｘＳｔａｔｅ」間の相互への遷移を秒間数十回〜数百回も実行する場合でも、ＣＰＵ２の電源及び接地間のコンデンサの振動を格段と抑えることができるようになされている。
【００４７】
（４）本実施の形態による動作及び効果
以上の構成において、パーソナルコンピュータ１では、ＣＰＵ２のパフォーマンスの種類に応じた制御ポリシごとに設定されているスリープ状態の遷移可能リストＬＮ、ＬＣ、ＬＡについて、それぞれＣＰＵ２のコア電圧の変動幅が比較的小さくなるように、実際に遷移するスリープ状態のレベルを変更しておく。
【００４８】
その後、パーソナルコンピュータ１において、ＣＰＵ２がアイドル状態にあるとき、実行可能な状態及びスリープ状態間の相互への遷移を秒間数十回〜数百回も実行する場合には、当該遷移距離に相当するＣＰＵ２のコア電圧の変動幅が比較的小さいことから、ＣＰＵ２の電源及び接地間のコンデンサの印加電圧値も小さく変動する。
【００４９】
従ってコンデンサに流れる電流値の変動により当該コンデンサの電極板に起こす振動も比較的低減させることができ、基板間又は電極間で共振によるノイズの発生をも極力防止することができる。
【００５０】
以上の構成によれば、このパーソナルコンピュータ１において、ＣＰＵ２のパフォーマンスの種類に応じた制御ポリシごとに設定されているスリープ状態の遷移可能リストＬＮ、ＬＣ、ＬＡを、それぞれＣＰＵ２のコア電圧の変動幅が比較的小さくなるように、実際に遷移するスリープ状態のレベルを変更しておくようにしたことにより、ＣＰＵ２がアイドル状態で実行可能な状態及びスリープ状態間の相互への遷移を高速で行う場合でも、当該遷移距離に相当するＣＰＵ２のコア電圧の変動幅が比較的小さいことから、ＣＰＵ２の電源及び接地間のコンデンサの印加電圧値も小さく変動させることができ、この結果コンデンサの電極板に起こす振動も比較的低減させて基板間又は電極間で共振によるノイズの発生を極力防止することができ、かくして制御対象の動作を考慮しつつ効率良くノイズを低減することができる。
【００５１】
（５）他の実施の形態
なお上述のように本実施の形態においては、ＣＰＵ（制御対象）２と、当該ＣＰＵ（制御対象）２の電源及び接地間に設けられたコンデンサ（図示せず）とを有するノイズ低減装置を、図１に示すパーソナルコンピュータ１の内部構成のように構成した場合について述べたが、本発明はこれに限らず、この他種々の構成からなるノイズ低減装置に広く適用するようにしても良い。
【００５２】
また上述のように本実施の形態においては、ＣＰＵ（制御対象）２の動作電圧のレベルに応じた制御ポリシ（制御内容）ごとに、当該ＣＰＵ（制御対象）２の消費電力に応じて設定された複数レベルのスリープ状態が記述された遷移可能リスト（遷移リスト）を格納する格納手段として、ＢＩＯＳ１９（図６）を適用して当該ＢＩＯＳ１９内のデータベースに格納するようにした場合について述べたが、本発明はこれに限らず、この他種々の構成からなる格納手段に広く適用するようにしても良い。
【００５３】
さらに上述のように本実施の形態においては、ＣＰＵ（制御対象）２の動作状態を制御ポリシ（制御内容）に基づくレベルのスリープ状態に遷移させる際に、ＣＰＵ（制御対象）２の動作電圧の変動幅が小さくなるように当該スリープ状態のレベルを変更して、対応する遷移可能リスト（遷移リスト）を更新する制御手段として、ＯＳ２１（図２及び図６）を適用した場合について述べたが、ソフトウェア的にＣＰＵ（制御対象）２の動作状態を遷移させることができれば、この他種々の構成からなる制御手段に広く適用するようにしても良い。
【００５４】
さらに上述のように本実施の形態においては、制御対象としてＣＰＵ２を適用するようにした場合について述べたが、本発明はこれに限らず、その他のプロセッサ等の複数の動作電圧をサポートし、かつスリープ状態において電圧を低下させることが可能な様々なデバイスに広く適用することができる。また図２において、ＣＰＵ（制御対象）２とノースブリッジ３Ａとを分けて構成にした場合について述べたが、ＣＰＵ２及びノースブリッジ３Ａが一体形成されたものを適用しても良い。
【００５５】
さらに上述のように本実施の形態においては、ＣＰＵ（制御対象）２の動作電圧のレベルに応じた制御ポリシ（制御内容）ごとに、当該ＣＰＵ（制御対象）２の消費電力に応じて設定された複数レベルのスリープ状態が記述された遷移可能リスト（遷移リスト）を格納する第１のステップと、ＣＰＵ（制御対象）２の動作状態を制御ポリシ（制御内容）に基づくレベルのスリープ状態に遷移させる際に、ＣＰＵ（制御対象）２の動作電圧の変動幅が小さくなるように当該スリープ状態のレベルを変更して、対応する遷移可能リスト（遷移リスト）を更新する第２のステップとをコンピュータに実行させるためのプログラムを生成するようにした場合について述べたが、本発明はこれに限らず、当該プログラムを記録したコンピュータに読み取り可能な種々の記録媒体にも適用することができる。
【００５６】
【発明の効果】
上述のように本発明によれば、制御対象の電源及び接地間に設けられたコンデンサのノイズを低減するよう動作電圧の変動幅が小さく設定されたスリープ状態が定められた遷移リストをモードごとに切り替え、その遷移リストを用いて動作状態とスリープ状態と間を一気に遷移させるため、簡易な構成で容易に制御対象を制御してコンデンサのノイズを低減させることができ、かくして制御対象の動作を考慮しつつ効率良くノイズを低減し得るノイズ低減装置、ノイズ低減方法及びプログラムを実現できる。
【図面の簡単な説明】
【図１】本発明によるパーソナルコンピュータの内部構成を示す略線的なブロック図である。
【図２】図１に示すパーソナルコンピュータの階層的な内部構成を示す略線図である。
【図３】従来のスリープ状態の遷移可能リストの表示例の説明に供する略線的な平面図である。
【図４】従来のスリープ状態の遷移通知の説明に供する略線的な平面図である。
【図５】本実施の形態におけるスリープ状態の遷移可能リストの表示例の説明に供する略線的な平面図である。
【図６】本実施の形態におけるスリープ状態の遷移通知の説明に供する略線的な平面図である。
【符号の説明】
１……パーソナルコンピュータ、２……ＣＰＵ、３……チップセット、１９……ＢＩＯＳ、２０……ＡＭＬ、２１……ＯＳ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a noise reduction device, a noise reduction method, and a program, and is suitable for application to a personal computer, for example.
[0002]
[Prior art]
Conventionally, a CPU (Central Processing Unit) mounted on a personal computer executes a power saving operation by lowering an operating frequency and an operating voltage at the time of executing an instruction, while sleeping at a very low operating voltage at the time of executing no instruction. The power consumption is suppressed by making a transition to a state.
[0003]
Usually, when the CPU is in an idle state, the OS (Operating System) in the personal computer makes a transition from an executable state to a sleep state or a transition from the sleep state to an executable state several dozen times per second. By executing it several hundred times, the power consumption of the CPU is suppressed.
[0004]
[Problems to be solved by the invention]
By the way, when such a CPU performs a state transition as described above, if the operating voltage of the CPU is set to be relatively high, the fluctuation range of the core voltage is large when the state transition occurs. The applied voltage value of the power supplementing capacitor also fluctuates greatly.
[0005]
For this reason, fluctuations in the value of the current flowing through the capacitor may cause the electrode plate of the capacitor to vibrate, and noise due to resonance may occur between the substrates or between the electrodes. Whether or not this noise occurs depends on the difference between the operating voltage value of the CPU and the voltage value in the sleep state.
[0006]
In recent years, the cycle of the operation state and the stop state, and the period of the operation state are changed so that the CPU is intermittently operated, so that the voltage at the power supply terminal of the CPU changes as the CPU transitions from the operation state to the stop state. It has been proposed to reduce noise due to capacitor resonance caused by voltage fluctuation caused by the voltage of the power supply end of the CPU decreasing as the CPU transitions from the stopped state to the operating state.
(For example, refer to Patent Document 1).
[0007]
[Patent Document 1]
Japanese Patent Application Laid-Open No. 2001-1256915 (page 3, FIG. 1)
[0008]
In this way, although it is important from the viewpoint of usability to control the sleep state so as not to cause annoying noise for the user, in the computer having the above-described configuration, the intermittent operation of the CPU by simply adjusting the time is performed. However, it has not been sufficient for suppressing noise generated by a capacitor in a CPU that supports a sleep state of other operating points / operation voltages and low power consumption in recent stages.
[0009]
The present invention has been made in consideration of the above points, and an object of the present invention is to propose a noise reduction device, a noise reduction method, and a program that can efficiently reduce noise while considering the operation of a controlled object.
[0010]
[Means for Solving the Problems]
The noise reducing device of the present invention for solving the above problems, the control for each of the plurality corresponding to the operating voltage of the control object mode, and possible operating states controlled object execution, provided between the control target of the power and ground Storage means for storing transition lists each describing a plurality of types of sleep states set so as to reduce the fluctuation range of the operating voltage to be controlled so as to reduce the noise of the selected capacitor, and any of a plurality of modes When is selected, the control is switched to the transition list corresponding to the mode, and the control target is controlled so as to transit between the operation state described in the transition list and a plurality of types of sleep states one at a time. Means.
[0011]
As described above, in the noise reduction device, the transition list in which the sleep state in which the fluctuation range of the operating voltage is set small is set so as to reduce the noise of the capacitor provided between the power source to be controlled and the ground is switched for each mode. Since the transition list is used to make a transition between the operating state and the sleep state at once, the control target can be easily controlled with a simple configuration, and the noise of the capacitor can be reduced.
[0012]
Further, in the present invention, in the noise reduction method and the program thereof, for each of a plurality of modes corresponding to the operation voltage of the control target, the control target is provided between the operating state in which the control target can be executed and the power source and ground of the control target. a first step of storing the transition list to a plurality of types of sleep state set is described to reduce the fluctuation range of the operating voltage of the control object to reduce the noise of the capacitor respectively, any of the plurality of modes Is switched to the transition list corresponding to the mode, and the control target is controlled so as to transit between the operation states described in the transition list and a plurality of types of sleep states one at a time . And steps.
[0013]
As described above, in the noise reduction method and program, the transition list in which the sleep state in which the fluctuation range of the operating voltage is set to be small so as to reduce the noise of the capacitor provided between the power supply to be controlled and the ground is defined for each mode. Since the transition list is used to switch between the operation state and the sleep state at once, the control target can be easily controlled with a simple configuration, and the noise of the capacitor can be reduced.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
[0015]
(1) Internal Configuration of Personal Computer In FIG. 1, reference numeral 1 denotes an internal configuration of a personal computer as a whole, and includes a CPU 2 and a chipset 3.
[0016]
The chip set 3 includes a part for controlling a memory, a PCI (Peripheral Component Interconnect) bus, etc. (hereinafter referred to as a north bridge) 3A, and a part for controlling an ISA (Industry Standard Architecture) bus, various interfaces, etc. 3B).
[0017]
Among these, the CPU 2 is connected to the north bridge 3A via the bus 4, and the graphic controller 5 is connected via an interface 6 made of AGP (Accelerated Graphics Port). Further, for example, from a DRAM (Dynamic Random Access Memory). A main memory 7 is connected via a bus 8.
[0018]
The south bridge 3B is connected to a signal line for controlling the instruction execution of the CPU 2 and the power saving mechanism, and can stop the CPU 2 from executing the instruction and make a transition to the power saving state according to a software request.
[0019]
The CPU 2 has a plurality of instruction execution stop states (sleep states), each having a different return time until the start of instruction execution, presence / absence of monitoring of memory access during stop, power consumption, and the like.
[0020]
Here, when the ACPI (Advanced Configuration and Power management Interface) specification is adopted as the power control interface for the personal computer, the OS (Operating System) is used for each device in the personal computer or the BIOS (Basic Input / Output System). ) To manage the settings and power consumption of each device.
[0021]
In this ACPI specification, as one of the controls of the CPU 2, as shown in FIG. 4 described above, the sleep state transition possible list SP2 and the list change notification SP3 are defined, and the BIOS 31 notifies the OS 32 of the sleep state. Provision of the transition enable list SP2 and list change notification SP3 are performed. When the instruction execution can be stopped, the OS 32 selects the sleep state from the sleep state transition possible list SP2 and the operation state of the personal computer, and causes the CPU 2 to transition to the sleep state.
[0022]
(2) Operating voltage of CPU 2 Here, CPU 2 operates at an instruction execution time (hereinafter referred to as an instruction execution voltage) and an instruction non-execution operation voltage (hereinafter referred to as an instruction non-execution voltage). ) And switching the power consumption reduction method.
[0023]
When there are a plurality of operating points when the CPU 2 executes an instruction, the operating point at the time of executing the instruction is appropriately switched to an operating point having an optimal operating frequency and operating voltage by the OS 21 (FIG. 2) or application software for the purpose of power saving. It is made like that.
[0024]
For example, when the operating point of the CPU 2 at the time of instruction execution is Px (x = 0, 1,..., M) in descending order of power consumption,
[Expression 1]

[0026]
Since the power consumption and the operating voltage have a proportional relationship, the same relationship holds for the operating voltage, and the same relationship holds for the number of instructions that can be executed per unit time.
[0027]
Further, the OS 21 shifts the CPU 2 to the sleep state where the power consumption is relatively low when the CPU 2 is in the instruction non-execution state, that is, the idle state. When the CPU 2 has a plurality of types of sleep states having different transition times and power consumption as in the present embodiment, the core voltage of the CPU 2 may be appropriately reduced in order to save power.
[0028]
For example, when the sleep state of the CPU 2 during non-instruction execution is Cy (y = 0, 1,..., N) in descending order of power consumption, the following equation:
[Expression 2]

[0030]
Similarly, the same relationship holds for the operating voltage.
[0031]
The CPU 2 cannot execute instructions when in the sleep state, and the OS 21 shifts to a deep sleep state (that is, a sleep state with low power consumption) as the instruction execution can be stopped for a long time. The BIOS notifies the OS 21 of the deepest sleep state supported by the corresponding CPU 2.
[0032]
(3) Sleep-state transitionable list switching function (3-1) Conventional sleep-state transitionable list switching Conventionally, in a personal computer (not shown), the BIOS includes an AC adapter and a battery. The sleep state transition possible list is switched.
[0033]
Here, the conventional sleep state transition possible list (Cx State Capability List) L1 is represented as shown in FIG. 3, for example, and in the AC adapter “AC Adapter”, “C0 State”, “C1 State”, and “C2 State” are displayed. ”Is set, and the battery“ Battery ”is set with four types of sleep states“ C0 State ”,“ C1 State ”,“ C2 State ”, and“ C3 (C4) State ”. ing.
[0034]
When the AC adapter is actually inserted / removed by the user in the personal computer, as shown in FIG. 4, the power supply circuit 30 notifies the BIOS 31 of the occurrence of an event corresponding to the insertion / removal of the AC adapter (step SP1). The BIOS 31 switches the sleep state transition enable list L1 to a corresponding side when the AC adapter is used or when the battery is used (step SP2).
[0035]
The BIOS 31 notifies the OS 32 that an event has occurred, and requests the OS 32 to re-evaluate the current sleep state transitionable list L1 (step SP3). In response to the notification and request from the BIOS 31, the OS 32 reevaluates the sleep state transition possible list L1 (step SP4). Thereafter, the OS 32 requests the CPU to transition to the sleep state according to the calculation load within the range of the reevaluated transition enable list L1.
[0036]
(3-2) Switching of Sleep State Transition Allowable List According to the Present Embodiment In this embodiment, in addition to the above-described conventional technique (FIG. 4), three types of control methods (hereinafter referred to as these) are included as the performance of the CPU 2. Are called first to third control policies), and the transition of the sleep state to which the BIOS 19 (that is, the system BIOS including the AML 20 in FIG. 2) corresponds whenever the switching event of each control policy occurs. The possible lists LN, LC, and LA (FIG. 5) are switched.
[0037]
First, the first control policy is a control method that is displayed as “None” and is fixed to the highest operating voltage “P0 State” supported by the CPU 2, and emphasizes the performance of the CPU 2. The second control policy is a control method which is displayed as “Constant” and operates at the lowest operating voltage “Pm State” supported by the CPU 2 and emphasizes the extension of the battery life. The third control policy is a control policy that is displayed as “Adaptive” and that operates while fluctuating between “P0 State” to “Pm State”.
[0038]
Here, the sleep state transition possible list LN for the first control policy “None” is expressed as shown in FIG. 5, for example, in the AC adapter “AC Adapter”, “C0 State”, “C1 State”. And “C2 State”, three types of sleep states are set. In the battery “Battery”, four types of sleep of “C0 State”, “C1 State”, “C2 State”, and “C3 (C4) State” are set. The state is set.
[0039]
When the user actually performs a switching operation of a desired control policy in the personal computer 1 (FIGS. 1 and 2), as shown in FIG. 6, the application 35 pre-switches the control policy according to the user setting. A notification is sent to the BIOS 19 (step SP10).
[0040]
After checking the connection state of the AC adapter with respect to the power supply circuit 30 (step SP11), the BIOS 19 is selective to the sleep state transition possible lists LN, LC, LA (FIG. 5) according to the control policy to be switched. (Step SP12).
[0041]
Subsequently, the BIOS 19 requests the OS 21 (FIG. 2) to re-evaluate the selected sleep state transition possible lists LN, LC, LA (step SP13). In response to a request from the BIOS 19, the OS 21 re-evaluates the sleep state transition possible lists LN, LC, LA (step SP14). In response to the setting request from the application 35, the OS 21 reflects the sleep state transition possible lists LN, LC, and LA for the control policy selected by the BIOS 19 in the database in the BIOS 19 (step SP15), and then the CPU 2 The request for transition to the sleep state selected according to the calculation load is sent to the CPU 2 via the chip set (step SP16).
[0042]
Actually, in step SP15 described above, the OS 21 changes the sleep state that actually transitions from the transition possible lists LN, LC, and LA of the transitioning sleep states according to the level of the operating voltage of the CPU 2 that is set. The power consumption of the CPU 2 can be suppressed.
[0043]
Specifically, when the first control policy is “None”, the operating voltage of the CPU 2 is relatively high, so that the voltage difference from the operating voltage when the CPU 2 is in the sleep state is not increased. Is controlled so as to transit only to “C3 State”.
[0044]
Further, when the second control policy is “Constant”, since the operating voltage of the CPU 2 is relatively low, control is performed so that the sleep state of the CPU 2 is shifted to a deeper “C4 State”.
[0045]
In the case of “Adaptive” which is the third control policy, after the OS 21 lowers the operating voltage of the CPU 2 to “Px State”, the OS 21 is almost in the idle state and then transitioned to the sleep state. The fluctuation range is controlled to be relatively small.
[0046]
As described above, the OS 21 changes the sleep state level in which the sleep state transition lists LN, LC, and LA are actually changed so that the fluctuation range of the core voltage of the CPU 2 is relatively small for each control policy. In other words, when the CPU 2 is in the idle state, even when the transition between the executable state “C0 State” and the sleep state “Cx State” is performed several tens to several hundreds of seconds, The capacitor vibration between the power source and the ground of the CPU 2 can be remarkably suppressed.
[0047]
(4) Operations and effects according to the present embodiment In the above configuration, the personal computer 1 uses the sleep state transition possible lists LN, LC, LA set for each control policy according to the type of performance of the CPU 2. The sleep state level at which the transition is actually performed is changed so that the fluctuation range of the core voltage of the CPU 2 is relatively small.
[0048]
Thereafter, in the personal computer 1, when the CPU 2 is in the idle state, when the transition between the executable state and the sleep state is performed several tens to several hundreds of times per second, this corresponds to the transition distance. Since the fluctuation range of the core voltage of the CPU 2 is relatively small, the applied voltage value of the capacitor between the power source of the CPU 2 and the ground also fluctuates small.
[0049]
Therefore, the vibration caused in the electrode plate of the capacitor due to the fluctuation of the current value flowing through the capacitor can be relatively reduced, and the generation of noise due to resonance between the substrates or the electrodes can be prevented as much as possible.
[0050]
According to the above configuration, in this personal computer 1, the sleep state transition possible lists LN, LC, LA set for each control policy corresponding to the type of performance of the CPU 2 are respectively represented by the fluctuation ranges of the core voltage of the CPU 2. When the transition level between the sleep state and the state that can be executed in the idle state by the CPU 2 is changed by changing the level of the sleep state that is actually changed so that the However, since the fluctuation range of the core voltage of the CPU 2 corresponding to the transition distance is relatively small, the applied voltage value of the capacitor between the power source and the ground of the CPU 2 can be varied to a small extent, resulting in the capacitor electrode plate. Vibration can also be relatively reduced to prevent generation of noise due to resonance between substrates or electrodes as much as possible. Thus the operation of the control target can be reduced efficiently noise while considering.
[0051]
(5) Other Embodiments As described above, in the present embodiment, a capacitor (not shown) provided between the CPU (control target) 2 and the power source and ground of the CPU (control target) 2. Although the case where the noise reduction device having the above is configured as the internal configuration of the personal computer 1 shown in FIG. 1 has been described, the present invention is not limited to this and is widely applied to noise reduction devices having various other configurations. You may make it do.
[0052]
Further, as described above, in the present embodiment, each control policy (control content) corresponding to the operating voltage level of the CPU (control target) 2 is set according to the power consumption of the CPU (control target) 2. As a storage means for storing a transitionable list (transition list) in which sleep states of a plurality of levels are described, the case where the BIOS 19 (FIG. 6) is applied and stored in the database in the BIOS 19 has been described. The present invention is not limited to this, and may be widely applied to storage means having various other configurations.
[0053]
Further, as described above, in the present embodiment, when the operation state of the CPU (control target) 2 is shifted to the sleep state of the level based on the control policy (control content), the operation voltage of the CPU (control target) 2 is changed. The case where the OS 21 (FIGS. 2 and 6) is applied as a control unit that changes the level of the sleep state so as to reduce the fluctuation range and updates the corresponding transition possible list (transition list) has been described. As long as the operation state of the CPU (control target) 2 can be changed by software, the present invention may be widely applied to control means having various configurations.
[0054]
Further, as described above, in the present embodiment, the case where the CPU 2 is applied as a control target has been described. However, the present invention is not limited to this, and supports a plurality of operating voltages of other processors, and the like. The present invention can be widely applied to various devices capable of reducing the voltage in the sleep state. In FIG. 2, the case where the CPU (control target) 2 and the north bridge 3 </ b> A are separately configured has been described. However, a configuration in which the CPU 2 and the north bridge 3 </ b> A are integrally formed may be applied.
[0055]
Further, as described above, in the present embodiment, each control policy (control content) corresponding to the operating voltage level of the CPU (control target) 2 is set according to the power consumption of the CPU (control target) 2. The first step of storing a transitionable list (transition list) in which a plurality of levels of sleep states are described, and the operation state of the CPU (control target) 2 transitions to a sleep state of a level based on the control policy (control content) The second step of changing the sleep state level so as to reduce the fluctuation range of the operating voltage of the CPU (control target) 2 and updating the corresponding transition possible list (transition list). However, the present invention is not limited to this and is read by a computer that records the program. Even on various recording media capable can be applied.
[0056]
【The invention's effect】
As described above, according to the present invention, the transition list in which the sleep state in which the fluctuation range of the operating voltage is set to be small so as to reduce the noise of the capacitor provided between the power supply to be controlled and the ground is defined for each mode. Switching and transitioning between the operating state and the sleep state at once using the transition list makes it possible to easily control the controlled object with a simple configuration and reduce the noise of the capacitor, thus considering the operation of the controlled object In addition, a noise reduction device , a noise reduction method, and a program that can efficiently reduce noise can be realized.
[Brief description of the drawings]
FIG. 1 is a schematic block diagram showing an internal configuration of a personal computer according to the present invention.
2 is a schematic diagram showing a hierarchical internal configuration of the personal computer shown in FIG. 1; FIG.
FIG. 3 is a schematic plan view for explaining a display example of a conventional sleep state transitionable list.
FIG. 4 is a schematic plan view for explaining a conventional sleep state transition notification;
FIG. 5 is a schematic plan view for explaining a display example of a sleep state transitionable list according to the present embodiment;
6 is a schematic plan view for explaining sleep state transition notification in the present embodiment; FIG.
[Explanation of symbols]
1 ... Personal computer, 2 ... CPU, 3 ... Chipset, 19 ... BIOS, 20 ... AML, 21 ... OS.

Claims

Control for each of a plurality of modes corresponding to the operating voltage of the control target, and the control object can be executed operational state, of the control object to reduce the noise of the capacitor provided between the control target of the power and ground Storage means for storing transition lists each describing a plurality of types of sleep states set to reduce the fluctuation range of the operating voltage ;
When one of the plurality of modes is selected, the mode is switched to the transition list corresponding to the mode, and the operation state described in the transition list and the plurality of types of sleep states are transitioned to each other at once. noise reducing device Ru and control means for controlling the controlled object so as to.

Control for each of a plurality of modes corresponding to the operating voltage of the control target, and the control object can be executed operational state, of the control object to reduce the noise of the capacitor provided between the control target of the power and ground A first step of storing transition lists each describing a plurality of types of sleep states set to reduce a fluctuation range of the operating voltage ;
When one of the plurality of modes is selected, the mode is switched to the transition list corresponding to the mode, and the operation state described in the transition list and the plurality of types of sleep states are transitioned to each other at once. the second noise reduction method and Ru comprising the step of controlling the controlled object so as to.

Control for each of a plurality of modes corresponding to the operating voltage of the control target, and the control object can be executed operational state, of the control object to reduce the noise of the capacitor provided between the control target of the power and ground A first step of storing transition lists each describing a plurality of types of sleep states set to reduce a fluctuation range of the operating voltage ;
When one of the plurality of modes is selected, the mode is switched to the transition list corresponding to the mode, and the operation state described in the transition list and the plurality of types of sleep states are transitioned to each other at once. A program for causing a computer to execute the second step of controlling the control target so as to cause the computer to perform the control .