JP4233770B2 - Game machine - Google Patents
Game machine Download PDFInfo
- Publication number
- JP4233770B2 JP4233770B2 JP2001117514A JP2001117514A JP4233770B2 JP 4233770 B2 JP4233770 B2 JP 4233770B2 JP 2001117514 A JP2001117514 A JP 2001117514A JP 2001117514 A JP2001117514 A JP 2001117514A JP 4233770 B2 JP4233770 B2 JP 4233770B2
- Authority
- JP
- Japan
- Prior art keywords
- payout
- ball
- command
- game
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、遊技者が所定の遊技を行い、遊技領域に設けられた入賞領域への入賞にもとづいて景品としての景品遊技媒体を払い出すことが可能であるとともに、貸出要求にもとづいて遊技者に貸し出す貸遊技媒体を払い出すことが可能なパチンコ遊技機やスロット機等の遊技機に関する。
【０００２】
【従来の技術】
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【０００３】
なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることや、賞球払出の条件が成立しやすくなる状態になることである。
【０００４】
パチンコ遊技機では、特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定表示態様の組合せとなることを、通常、「大当り」という。大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個（例えば１０個）の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数（例えば１６ラウンド）に固定されている。なお、各開放について開放時間（例えば２９．５秒）が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件（例えば、大入賞口内に設けられているＶゾーンへの入賞）が成立していない場合には、大当り遊技状態は終了する。
【０００５】
また、可変表示装置において最終停止図柄（例えば左右中図柄のうち中図柄）となる図柄以外の図柄が、所定時間継続して、特定表示態様と一致している状態で停止、揺動、拡大縮小もしくは変形している状態、または、複数の図柄が同一図柄で同期して変動したり、表示図柄の位置が入れ替わっていたりして、最終結果が表示される前で大当り発生の可能性が継続している状態（以下、これらの状態をリーチ状態という。）において行われる演出をリーチ演出という。また、リーチ演出を含む可変表示をリーチ可変表示という。リーチ状態において、変動パターンを通常状態における変動パターンとは異なるパターンにすることによって、遊技の興趣が高められている。そして、可変表示装置に可変表示される図柄の表示結果がリーチ状態となる条件を満たさない場合には「はずれ」となり、可変表示状態は終了する。遊技者は、大当りをいかにして発生させるかを楽しみつつ遊技を行う。
【０００６】
遊技機における遊技進行はマイクロコンピュータ等による遊技制御手段によって制御される。可変表示部に表示される識別情報、キャラクタ画像および背景画像は、マイクロコンピュータの指示に応じて画像データを生成して可変表示部側に転送するビデオディスプレイプロセッサ（ＶＤＰ）とによって制御されるが、マイクロコンピュータのプログラム容量は大きい。
【０００７】
従って、プログラム容量に制限のある遊技制御手段のマイクロコンピュータで可変表示部に表示される識別情報等を制御することはできず、遊技制御手段のマイクロコンピュータとは別の表示制御用のマイクロコンピュータ等による表示制御手段を搭載した図柄制御基板が設置される。遊技の進行を制御する遊技制御手段は、表示制御手段に対して表示制御のためのコマンドを送信する必要がある。
【０００８】
賞球払出の制御を行う払出制御手段が、遊技制御手段が搭載されている主基板とは別の払出制御基板に搭載されている場合、遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、払出制御基板に送信される。一方、遊技媒体の貸し出しは、遊技の進行とは無関係であるから、一般に、遊技制御手段を介さず払出制御手段によって制御される。
【０００９】
以上のように、遊技機には、遊技制御手段の他に種々の制御手段が搭載されている。そして、遊技の進行を制御する遊技制御手段は、遊技状況に応じて動作指示を示す各コマンドを、各制御基板に搭載された各制御手段に送信する。以下、遊技制御手段その他の制御手段を電気部品制御手段といい、電気部品制御手段が搭載された基板を電気部品制御基板ということがある。
【００１０】
【発明が解決しようとする課題】
一般に、各電気部品制御手段はマイクロコンピュータを含んだ構成とされる。すなわち、ＲＯＭ等にプログラムが格納され、制御上一時的に発生するデータや制御進行に伴って変化するデータがＲＡＭに格納される。すると、遊技機に停電等による電力供給停止状態が発生すると、ＲＡＭ内のデータは失われてしまう。よって、停電等からの復旧時には、最初の状態（例えば、遊技店においてその日最初に遊技機に電源投入されたときの状態）に戻さざるを得ないので、遊技者に不利益がもたらされる可能性がある。例えば、大当たり遊技中において電力供給停止状態が発生し遊技機が最初の状態に戻ってしまうのでは、遊技者は大当たりの発生にもとづく利益を享受することができなくなってしまう。
【００１１】
また、遊技者がカード挿入口にプリペイドカード等を挿入して遊技媒体の貸し出しを受けることが可能な遊技機がある。遊技機の払出機構は、カード挿入に応じて所定個数の遊技媒体を遊技者に払い出す。払出機構は払出制御手段によって制御されるので、遊技媒体の貸出制御も払出制御手段によって実行される。
【００１２】
遊技者に対して貸し出される遊技媒体は、一般に、遊技機裏面に貯留されている。しかし、貯留されている遊技媒体がなくなると遊技媒体の貸出を行うことができない。また、払い出された遊技媒体を貯留する貯留部も設けられているが、その貯留部に所定量の遊技媒体が貯留されている場合には、それ以上遊技媒体が貸し出されると遊技媒体が貯留部から溢れてしまう。このような場合に貸出を継続すると、プリペイドカードの度数が減算されたのにもかかわらず、その減算された度数に応じた個数の遊技媒体が払い出されない事態が発生し、遊技者に対して不利益を与えてしまう。
【００１３】
そこで、本発明は、遊技機への電力供給が停止しても、遊技者に不利益がもたらされることを極力防止することができるとともに、遊技媒体の適正な貸出制御を実行することができる遊技機を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明による遊技機は、遊技者が所定の遊技を行い、遊技領域に設けられた入賞領域（例えば、大入賞口、始動入賞口１４、入賞口２９，３０，３３，３９）への入賞にもとづいて景品としての景品遊技媒体を払い出すことが可能であるとともに、貸出要求にもとづいて遊技者に貸し出す貸遊技媒体を払い出すことが可能な遊技機であって、遊技の進行を制御する遊技制御手段（例えばＣＰＵ５６）と、遊技媒体の払い出しを行う払出手段（例えば球払出装置９７）と、遊技制御手段からのコマンドにもとづいて払出手段の制御を行う払出制御手段（例えば払出制御用ＣＰＵ３７１）と、入賞領域毎にそれぞれ設けられる入賞検出手段（例えば入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ）と、遊技の進行に応じて変動する変動データを記憶し、遊技機への電力供給が停止しても所定期間は記憶内容が保持される変動データ記憶手段（例えばＲＡＭ５５）とを備え、遊技制御手段が、入賞検出手段の検出信号にもとづいて景品遊技媒体の払出数を指定するコマンド（例えば、払出個数指定コマンド）を払出制御手段に対して送信可能であり、前回送信した払出数を指定するコマンドにもとづく景品遊技媒体の払い出しが完了しているか否かに関わらず、新たな払出数を指定するコマンドを払出制御手段に対して送信する処理（例えばステップＳ２２１〜ステップＳ２３６，ステップＳ２４１〜ステップＳ２５１）を行うことが可能であり、遊技制御手段が、遊技媒体の払い出しを禁止する禁止条件（例えば、下皿満タン状態であるときや、球切れ状態であるときなどの、遊技媒体の払い出しを行うことが適当でない場合に成立する条件。）が成立した場合には、遊技媒体の払い出しを禁止することを指定するコマンドを払出制御手段に対して送信する処理（例えばステップＳ２０１〜ステップＳ２０５）を行い、払出制御手段が、遊技媒体の払い出しを禁止することを指定するコマンド（例えば、払出禁止状態指定コマンド）を受信した場合には、所定の解除条件（例えば、下皿満タン状態が解消されたときや、球切れ状態が解消されたときなどの、遊技媒体の払い出しを禁止する必要がなくなった場合に成立する条件。）が成立しない限り、貸出要求が発生した場合であっても貸遊技媒体の払出処理を行わず、遊技制御手段が、定期的に発生するタイマ割込が生じたことにもとづいて遊技制御処理を実行するとともに、遊技制御処理に要する時間の余り時間で、遊技の制御に用いられるカウンタを更新する処理を実行し、余り時間でカウンタを更新する処理中では割込禁止に設定し、遊技制御手段が、電力供給が停止する際に実行する電力供給停止時処理（例えばステップＳ５１〜ステップＳ７７）にて、制御状態を復旧させるために必要なデータとして、少なくとも、電力供給が停止する際の制御状態が割込禁止状態であるか割込許可状態であるかを示す割込状態データと、実行されていた制御プログラムのアドレスに関連するプログラムアドレスデータを含むデータを変動データ記憶手段に保存させるためのデータ退避処理（例えばステップＳ５１〜ステップＳ５８）を実行し、電力供給が復旧した場合に、変動データ記憶手段に保存されていた記憶内容にもとづいて制御状態を復旧させる状態復旧処理（例えばステップＳ８１〜ステップＳ９５）として、割込状態データにもとづいて割込禁止状態または割込許可状態に復帰させ、プログラムアドレスデータにもとづいて制御プログラムの実行を再開する処理を行うことを特徴とする。
【００２８】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機を正面からみた正面図、図２は遊技盤の前面を示す正面図である。なお、以下の実施の形態では、パチンコ遊技機を例に説明を行うが、本発明による遊技機はパチンコ遊技機に限られず、例えば画像式の遊技機やスロット機に適用することもできる。
【００２９】
パチンコ遊技機１は、縦長の方形状に形成された外枠（図示せず）と、外枠の内側に開閉可能に取り付けられた遊技枠とで構成される。また、パチンコ遊技機１は、遊技枠に開閉可能に設けられている額縁状に形成されたガラス扉枠２を有する。遊技枠は、外枠に対して開閉自在に設置される前面枠（図示せず）と、機構部品等が取り付けられる機構板と、それらに取り付けられる種々の部品（後述する遊技盤を除く。）とを含む構造体である。
【００３０】
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿（上皿）３がある。打球供給皿３の下部には、打球供給皿３に収容しきれない遊技球を貯留する余剰球受皿４と打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の背面には、遊技盤６が着脱可能に取り付けられている。なお、遊技盤６は、それを構成する板状体と、その板状体に取り付けられた種々の部品とを含む構造体である。また、遊技盤６の前面には遊技領域７が形成されている。
【００３１】
遊技領域７の中央付近には、それぞれが識別情報としての図柄を可変表示する複数の可変表示部を含む可変表示装置（特別図柄表示装置）９が設けられている。可変表示装置９には、例えば「左」、「中」、「右」の３つの可変表示部（図柄表示エリア）がある。可変表示装置９の下方には、始動入賞口１４が設けられている。始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１４ａによって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。
【００３２】
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。開閉板２０は大入賞口を開閉する手段である。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖ入賞領域）に入った入賞球はＶ入賞スイッチ２２で検出され、開閉板２０からの入賞球はカウントスイッチ２３で検出される。遊技盤６の背面には、大入賞口内の経路を切り換えるためのソレノイド２１Ａも設けられている。また、可変表示装置９の下部には、始動入賞口１４に入った有効入賞球数すなわち始動記憶数を表示する４つのＬＥＤによる特別図柄始動記憶表示器（以下、始動記憶表示器という。）１８が設けられている。有効始動入賞がある毎に、始動記憶表示器１８は点灯するＬＥＤを１増やす。そして、可変表示装置９の可変表示が開始される毎に、点灯するＬＥＤを１減らす。
【００３３】
ゲート３２に遊技球が入賞しゲートスイッチ３２ａで検出されると、普通図柄表示器１０の表示の可変表示が開始される。この実施の形態では、左右のランプ（点灯時に図柄が視認可能になる）が交互に点灯することによって可変表示が行われ、例えば、可変表示の終了時に右側のランプが点灯すれば当たりとなる。そして、普通図柄表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定回数、所定時間だけ開状態になる。普通図柄表示器１０の近傍には、ゲート３２に入った入賞球数を表示する４つのＬＥＤによる表示部を有する普通図柄始動記憶表示器４１が設けられている。ゲート３２への入賞がある毎に、普通図柄始動記憶表示器４１は点灯するＬＥＤを１増やす。そして、普通図柄表示器１０の可変表示が開始される毎に、点灯するＬＥＤを１減らす。
【００３４】
遊技盤６には、複数の入賞口２９，３０，３３，３９が設けられ、遊技球の入賞口２９，３０，３３への入賞は、それぞれ入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａによって検出される。各入賞口２９，３０，３３，３９は、遊技媒体を受け入れて入賞を許容する領域として遊技盤６に設けられる入賞領域を構成している。なお、遊技媒体を受け入れて入賞を許容する始動入賞口１４や、大入賞口も、入賞領域を構成する。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃが設けられている。さらに、遊技領域７における各構造物（大入賞口等）の周囲には装飾ＬＥＤが設置されている。天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃおよび装飾用ＬＥＤは、遊技機に設けられている装飾発光体の一例である。
【００３５】
そして、この例では、左枠ランプ２８ｂの近傍に、賞球残数があるときに点灯する賞球ランプ５１が設けられ、天枠ランプ２８ａの近傍に、補給球が切れたときに点灯する球切れランプ５２が設けられている。上記のように、本例のパチンコ遊技機１には、発光体としてのランプやＬＥＤが各所に設けられている。さらに、図１には、パチンコ遊技機１に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするカードユニット５０も示されている。
【００３６】
カードユニット５０には、使用可能状態であるか否かを示す使用可表示ランプ１５１、カード内に記録された残額情報に端数（１００円未満の数）が存在する場合にその端数を打球供給皿３の近傍に設けられる度数表示ＬＥＤに表示させるための端数表示スイッチ１５２、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、およびカード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を解放するためのカードユニット錠１５６が設けられている。
【００３７】
打球発射装置から発射された遊技球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が始動入賞口１４に入り始動口スイッチ１４ａで検出されると、図柄の可変表示を開始できる状態であれば、可変表示装置９において特別図柄が可変表示（変動）を始める。図柄の可変表示を開始できる状態でなければ、始動記憶数を１増やす。
【００３８】
可変表示装置９における特別図柄の可変表示は、一定時間が経過したときに停止する。停止時の特別図柄の組み合わせが大当り図柄（特定表示結果）であると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球がＶ入賞領域に入賞しＶ入賞スイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。
【００３９】
停止時の可変表示装置９における特別図柄の組み合わせが確率変動を伴う大当り図柄（確変図柄）の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、確変状態という遊技者にとってさらに有利な状態となる。
【００４０】
打球がゲート３２に入賞すると、普通図柄表示器１０において普通図柄が可変表示される状態になる。また、普通図柄表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定時間だけ開状態になる。さらに、確変状態では、普通図柄表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数が高められる。すなわち、可変入賞球装置１５の開放時間と開放回数は、普通図柄の停止図柄が当り図柄であったり、特別図柄の停止図柄が確変図柄である場合等に高められ、遊技者にとって不利な状態から有利な状態に変化する。なお、開放回数が高められることは、閉状態から開状態になることも含む概念である。
【００４１】
次に、パチンコ遊技機１の裏面の構造について図３および図４を参照して説明する。図３は、遊技機を裏面から見た背面図である。図４は、各種部材が取り付けられた機構板を遊技機背面側から見た背面図である。
【００４２】
図３に示すように、遊技機裏面側では、可変表示装置９を制御する図柄制御基板８０を含む可変表示制御ユニット４９、遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１が設置されている。また、球払出制御を行う払出制御用マイクロコンピュータ等が搭載された払出制御基板３７が設置されている。さらに、遊技盤６に設けられている各種装飾ＬＥＤ、始動記憶表示器１８および普通図柄始動記憶表示器４１、装飾ランプ２５、枠側に設けられている天枠ランプ２８ａ、左枠ランプ２８ｂ、右枠ランプ２８ｃ、賞球ランプ５１および球切れランプ５２を点灯制御するランプ制御手段が搭載されたランプ制御基板３５、スピーカ２７からの音発生を制御する音制御手段が搭載された音制御基板７０も設けられている。また、また、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１２ＶおよびＤＣ５Ｖを作成する電源回路が搭載された電源基板９１０や発射制御基板９１が設けられている。
【００４３】
遊技機裏面において、上方には、各種情報を遊技機外部に出力するための各端子を備えたターミナル基板１６０が設置されている。ターミナル基板１６０には、少なくとも、球切れ検出スイッチの出力を導入して外部出力するための球切れ用端子、賞球個数信号を外部出力するための賞球用端子および球貸し個数信号を外部出力するための球貸し用端子が設けられている。また、中央付近には、主基板３１からの各種情報を遊技機外部に出力するための各端子を備えた情報端子基板（情報出力基板）３４が設置されている。
【００４４】
さらに、各基板（主基板３１や払出制御基板３７等）に含まれる記憶内容保持手段（例えば、電力供給停止時にもその内容を保持可能なバックアップＲＡＭ）に記憶されたバックアップデータをクリアするための操作手段としてのクリアスイッチ９２１が搭載されたスイッチ基板１９０が設けられている。スイッチ基板１９０には、クリアスイッチ９２１と、主基板３１等の他の基板と接続されるコネクタ９２２が設けられている。
【００４５】
貯留タンク３８に貯留された遊技球は誘導レール３９を通り、図４に示されるように、カーブ樋１８６を経て賞球ケース４０Ａで覆われた球払出装置に至る。球払出装置の上部には、遊技媒体切れ検出手段としての球切れスイッチ１８７が設けられている。球切れスイッチ１８７が球切れを検出すると、球払出装置の払出動作が停止する。球切れスイッチ１８７は遊技球通路内の遊技球の有無を検出するスイッチであるが、貯留タンク３８内の補給球の不足を検出する球切れ検出スイッチ１６７も誘導レール３９における上流部分（貯留タンク３８に近接する部分）に設けられている。球切れ検出スイッチ１６７が遊技球の不足を検知すると、遊技機設置島に設けられている補給機構から遊技機に対して遊技球の補給が行われる。
【００４６】
入賞にもとづく景品としての遊技球や球貸し要求にもとづく遊技球が多数払い出されて打球供給皿３が満杯になり、ついには遊技球が連絡口４５に到達した後さらに遊技球が払い出されると、遊技球は、余剰球通路４６を経て余剰球受皿４に導かれる。さらに遊技球が払い出されると、感知レバー４７が貯留状態検出手段としての満タンスイッチ４８を押圧して、貯留状態検出手段としての満タンスイッチ４８がオンする。その状態では、球払出装置内の払出モータの回転が停止して球払出装置の動作が停止するとともに発射装置の駆動も停止する。
【００４７】
図４に示すように、球払出装置の側方には、カーブ樋１８６から遊技機下部の排出口１９２に至る球抜き通路１９１が形成されている。球抜き通路１９１の上部には球抜きレバー１９３が設けられ、球抜きレバー１９３が遊技店員等によって操作されると、誘導レール３９から球抜き通路１９１への遊技球通路が形成され、貯留タンク３８内に貯留されている遊技球は、排出口１９２から遊技機外に排出される。
【００４８】
図５は、球払出装置９７の構成例を示す分解斜視図である。この例では、賞球ケース４０Ａとしての３つのケース１４０，１４１，１４２の内部に球払出装置９７が形成されている。ケース１４０，１４１の上部には、球切れスイッチ１８７の下部の球通路と連通する穴１７０，１７１が設けられ、遊技球は、穴１７０，１７１から球払出装置９７に流入する。
【００４９】
球払出装置９７は駆動源となる払出モータ（例えばステッピングモータ）２８９を含む。払出モータ２８９の回転力は、払出モータ２８９の回転軸に嵌合しているギア２９０に伝えられ、さらに、ギア２９０と噛み合うギア２９１に伝えられる。ギア２９１の中心軸には、凹部を有するスプロケット２９２が嵌合している。穴１７０，１７１から流入した遊技球は、スプロケット２９２の凹部によって、スプロケット２９２の下方の球通路２９３に１個ずつ落下させられる。
【００５０】
球通路２９３には遊技球の流下路を切り替えるための振分部材３１１が設けられている。振分部材３１１はソレノイド３１０によって駆動され、賞球払出時には、球通路２９３における一方の流下路を遊技球が流下するように倒れ、球貸し時には球通路２９３における他方の流下路を遊技球が流下するように倒れる。なお、払出モータ２８９およびソレノイド３１０は、払出制御基板３７に搭載されている払出制御用ＣＰＵによって制御される。また、払出制御用ＣＰＵは、主基板３１に搭載されている遊技制御用のＣＰＵからの指令に応じて払出モータ２８９およびソレノイド３１０を制御する。
【００５１】
賞球払出時に選択される流下路の下方には球払出装置によって払い出された遊技球を検出する賞球センサ（賞球カウントスイッチ）３０１Ａが設けられ、球貸し時に選択される流下路の下方には球払出装置によって払い出された遊技球を検出する球貸しセンサ（球貸しカウントスイッチ）３０１Ｂが設けられている。賞球カウントスイッチ３０１Ａの検出信号と球貸しカウントスイッチ３０１Ｂの検出信号は払出制御基板３７の払出制御用ＣＰＵに入力される。払出制御用ＣＰＵは、それらの検出信号にもとづいて、実際に払い出された遊技球の個数を計数する。
【００５２】
なお、ギア２９１の周辺部には、払出モータ位置センサを形成する突起部が形成されている。突起部は、ギア２９１の回転すなわち払出モータ２８９の回転に伴って発光体（図示せず）からの光を、払出モータ位置センサの受光部（図示せず）に対して透過させたり遮蔽したりする。払出制御用ＣＰＵは、受光部からの検出信号によって払出モータ２８９の位置を認識することができる。
【００５３】
また、球払出装置は、賞球払出と球貸しとを共に行うように構成されていてもよいが、賞球払出を行う球払出装置と球貸しを行う球払出装置が別個に設けられていてもよい。さらに、例えばスプロケットの回転方向を変えて賞球払出と球貸しとを分けるように構成されていてもよいし、本実施の形態において例示する球払出装置９７以外のどのような構造の球払出装置を用いても、本発明を適用することができる。
【００５４】
図６は、遊技盤６に設置されているスイッチ基板１９０の部分を示す正面図である。図６に示すように、スイッチ基板１９０には、主基板３１等の他の基板に、ケーブルを介してクリアスイッチ９２１の出力を接続するためのコネクタ９２２が搭載されている。
【００５５】
図７は、スイッチ基板１９０に搭載されたクリアスイッチ９２１の構成の一例を示す構成図である。図７（Ａ）には、押しボタン構造のクリアスイッチ９２１が示されている。クリアスイッチ９２１が押下されるとローレベル（オン状態）のクリアスイッチ信号が出力され、コネクタ９２２を介して主基板３１等に送信される。また、クリアスイッチ９２１が押下されていなければハイレベル（オフ状態）の信号が出力される。
【００５６】
図７（Ｂ）は、クリアスイッチ９２１の他の構成例を示す構成図である。図７（Ｂ）に示すクリアスイッチ９２１は、「ＯＦＦ」、「ＯＮ」および「クリア」の選択切り換えを行うための切換操作部９２１ａを有する。切換操作部９２１ａによって、「ＯＦＦ」が選択されているときは何らの信号も発生しない。「ＯＮ」が選択されているときはハイレベルの信号を出力する。なお、クリアスイッチ９２１が、遊技機１に対する電源供給のオン／オフ切換のためのスイッチも兼ねていてもよい。その場合、「ＯＦＦ」が選択されると、遊技機１に対する電源供給が停止された状態（遊技機の電源がオフの状態）になる。「ＯＮ」または「クリア」が選択されると、遊技機１に対して電源供給が行われる状態（遊技機の電源がオンの状態）になる。また、「クリア」が選択されているときに、ローレベルのクリアスイッチ信号が出力される。
【００５７】
なお、この実施の形態では、クリアスイッチ９２１が搭載されたスイッチ基板１９０が他の基板とは別個に設けられているが、他の基板にクリアスイッチ９２１を搭載してもよい。例えば、電源基板９１０に搭載してもよい。クリアスイッチ９２１が電源基板９１０に搭載されている場合には、遊技盤６の入れ替え等の場合に入れ替え後の遊技盤６に対して電源基板９１０をそのまま使用しても、入れ替え後の遊技盤６において、そのままで遊技状態復旧処理等を実行することができる。すなわち、電源基板９１０の使い回しを行うことができる。
【００５８】
図８は、主基板３１における回路構成の一例を示すブロック図である。なお、図８には、払出制御基板３７、ランプ制御基板３５、音制御基板７０、発射制御基板９１および図柄制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、Ｖ入賞スイッチ２２、カウントスイッチ２３、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ、満タンスイッチ４８、球切れスイッチ１８７、賞球カウントスイッチ３０１Ａおよびクリアスイッチ９２１からの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６、開閉板２０を開閉するソレノイド２１および大入賞口内の経路を切り換えるためのソレノイド２１Ａを基本回路５３からの指令に従って駆動するソレノイド回路５９とが搭載されている。
【００５９】
なお、図８には示されていないが、カウントスイッチ短絡信号もスイッチ回路５８を介して基本回路５３に伝達される。また、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、Ｖ入賞スイッチ２２、カウントスイッチ２３、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ、満タンスイッチ４８、球切れスイッチ１８７、賞球カウントスイッチ３０１Ａ等のスイッチは、センサと称されているものでもよい。すなわち、遊技球を検出できる遊技媒体検出手段（この例では遊技球検出手段）であれば、その名称を問わない。特に、入賞検出を行う始動口スイッチ１４ａ、カウントスイッチ２３、および入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａの各スイッチは、入賞検出手段でもある。なお、入賞検出手段は、複数の入賞口に別個に入賞したそれぞれの遊技球をまとめて検出するものであってもよい。また、ゲートスイッチ３２ａのような通過ゲートであっても、賞球の払い出しが行われるものであれば、通過ゲートへ遊技球が進入することが入賞となり、通過ゲートに設けられているスイッチ（例えばゲートスイッチ３２ａ）が入賞検出手段となる。
【００６０】
また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示装置９における図柄の可変表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等の情報出力信号をホールコンピュータ等の外部装置に対して出力する情報出力回路６４が搭載されている。
【００６１】
基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用される記憶手段（変動データを記憶する手段）としてのＲＡＭ５５、プログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。この実施の形態では、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５６は、１チップマイクロコンピュータである。なお、１チップマイクロコンピュータは、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポート部５７は外付けであっても内蔵されていてもよい。
【００６２】
また、ＲＡＭ（ＣＰＵ内蔵ＲＡＭであってもよい。）５５の一部または全部が、電源基板９１０において作成されるバックアップ電源よってバックアップされているバックアップＲＡＭである。すなわち、遊技機に対する電力供給が停止しても、所定期間は、ＲＡＭ５５の一部または全部の内容は保存される。
【００６３】
遊技球を打撃して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、操作ノブ５の操作量に応じた速度で打球が発射されるように制御される。
【００６４】
なお、この実施の形態では、ランプ制御基板３５に搭載されているランプ制御手段が、遊技盤に設けられている始動記憶表示器１８、普通図柄始動記憶表示器４１および装飾ランプ２５の表示制御を行うとともに、枠側に設けられている天枠ランプ２８ａ、左枠ランプ２８ｂ、右枠ランプ２８ｃ、賞球ランプ５１および球切れランプ５２の表示制御を行う。また、特別図柄を可変表示する可変表示装置９および普通図柄を可変表示する普通図柄表示器１０の表示制御は、図柄制御基板８０に搭載されている表示制御手段によって行われる。
【００６５】
図９は、払出制御基板３７および球払出装置９７の構成要素などの払出に関連する構成要素を示すブロック図である。図９に示すように、満タンスイッチ４８からの検出信号は、中継基板７１を介して主基板３１のＩ／Ｏポート部５７に入力される。また、球切れスイッチ１８７からの検出信号も、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート部５７に入力される。
【００６６】
主基板３１のＣＰＵ５６は、球切れスイッチ１８７からの検出信号が球切れ状態を示しているか、または、満タンスイッチ４８からの検出信号が満タン状態を示していると、払出を停止すべき状態であることを指示する払出制御コマンドを送出する。払出を停止すべき状態であることを指示する払出制御コマンドを受信すると、払出制御基板３７の払出制御用ＣＰＵ３７１は球払出処理を停止する。
【００６７】
さらに、賞球カウントスイッチ３０１Ａからの検出信号は、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート部５７に入力されるとともに、中継基板７２を介して払出制御基板３７の入力ポート３７２ｂに入力される。賞球カウントスイッチ３０１Ａは、球払出装置９７の払出機構部分に設けられ、実際に払い出された賞球払出球を検出する。
【００６８】
入賞があると、払出制御基板３７には、主基板３１の出力ポート（ポート０，１）５７０，５７１から賞球個数を示す払出制御コマンドが入力される。出力ポート（出力ポート１）５７１は８ビットのデータを出力し、出力ポート５７０は１ビットのＩＮＴ信号を出力する。賞球個数を示す払出制御コマンドは、入力バッファ回路３７３Ａを介してＩ／Ｏポート３７２ａに入力される。ＩＮＴ信号は、入力バッファ回路３７３Ｂを介して払出制御用ＣＰＵ３７１の割込端子に入力されている。払出制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７２ａを介して払出制御コマンドを入力し、払出制御コマンドに応じて球払出装置９７を駆動して賞球払出を行う。なお、この実施の形態では、払出制御用ＣＰＵ３７１は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。
【００６９】
また、主基板３１において、出力ポート５７０，５７１の外側にバッファ回路６２０，６８Ａが設けられている。バッファ回路６２０，６８Ａとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７４ＨＣ１４が用いられる。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、払出制御基板３７から主基板３１に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路６２０，６８Ａの出力側にノイズフィルタを設けてもよい。
【００７０】
払出制御用ＣＰＵ３７１は、出力ポート３７２ｃを介して、貸し球数を示す球貸し個数信号をターミナル基板１６０に出力する。さらに、出力ポート３７２ｄを介して、エラー表示用ＬＥＤ３７４にエラー信号を出力する。
【００７１】
さらに、払出制御基板３７の入力ポート３７２ｂには、中継基板７２を介して、球貸しカウントスイッチ３０１Ｂ、および払出モータ２８９の回転位置を検出するための払出モータ位置センサからの検出信号が入力される。球貸しカウントスイッチ３０１Ｂは、球払出装置９７の払出機構部分に設けられ、実際に払い出された貸し球を検出する。払出制御基板３７からの払出モータ２８９への駆動信号は、出力ポート３７２ｃおよび中継基板７２を介して球払出装置９７の払出機構部分における払出モータ２８９に伝えられ、振分ソレノイド３１０への駆動信号は、出力ポート３７２ｅおよび中継基板７２を介して球払出装置９７の払出機構部分における振分ソレノイド３１０に伝えられる。また、クリアスイッチ９２１の出力も、入力ポート３７２ｂに入力される。
【００７２】
カードユニット５０には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット５０には、端数表示スイッチ１５２、連結台方向表示器１５３、カード投入表示ランプ１５４およびカード挿入口１５５が設けられている（図１参照）。残高表示基板７４には、打球供給皿３の近傍に設けられている度数表示ＬＥＤ、球貸しスイッチおよび返却スイッチが接続される。
【００７３】
残高表示基板７４からカードユニット５０には、遊技者の操作に応じて、球貸しスイッチ信号および返却スイッチ信号が払出制御基板３７を介して与えられる。また、カードユニット５０から残高表示基板７４には、プリペイドカードの残高を示すカード残高表示信号および球貸し可表示信号が払出制御基板３７を介して与えられる。カードユニット５０と払出制御基板３７の間では、接続信号（ＶＬ信号）、ユニット操作信号（ＢＲＤＹ信号）、球貸し要求信号（ＢＲＱ信号）、球貸し完了信号（ＥＸＳ信号）およびパチンコ機動作信号（ＰＲＤＹ信号）が入力ポート３７２ｂおよび出力ポート３７２ｅを介してやりとりされる。
【００７４】
パチンコ遊技機１の電源が投入されると、払出制御基板３７の払出制御用ＣＰＵ３７１は、カードユニット５０にＰＲＤＹ信号を出力する。また、カードユニット制御用マイクロコンピュータは、ＶＬ信号を出力する。払出制御用ＣＰＵ３７１は、ＶＬ信号の入力状態により接続状態／未接続状態を判定する。カードユニット５０においてカードが受け付けられ、球貸しスイッチが操作され球貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＤＹ信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＱ信号を出力する。
【００７５】
そして、払出制御基板３７の払出制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号を立ち上げ、カードユニット５０からのＢＲＱ信号の立ち下がりを検出すると、払出モータ２８９を駆動し、所定個の貸し球を遊技者に払い出す。このとき、振分ソレノイド３１０は駆動状態とされている。すなわち、球振分部材３１１を球貸し側に向ける。そして、払出が完了したら、払出制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号を立ち下げる。その後、カードユニット５０からのＢＲＤＹ信号がオン状態でなければ、賞球払出制御を実行する。
【００７６】
以上のように、カードユニット５０からの信号は全て払出制御基板３７に入力される構成になっている。従って、球貸し制御に関して、カードユニット５０から主基板３１に信号が入力されることはなく、主基板３１の基本回路５３にカードユニット５０の側から不正に信号が入力される余地はない。また、カードユニット５０で用いられる電源電圧ＡＣ２４Ｖは払出制御基板３７から供給される。
【００７７】
この実施の形態では、電源基板９１０から払出制御基板３７に対して電源断信号も入力される。電源断信号は、払出制御用ＣＰＵ３７１のマスク不能割込（ＮＭＩ）端子に入力される。さらに、払出制御基板３７に存在するＲＡＭ（ＣＰＵ内蔵ＲＡＭであってもよい。）の少なくとも一部は、電源基板９１０において作成されるバックアップ電源によって、バックアップされている。すなわち、遊技機に対する電力供給が停止しても、所定期間は、ＲＡＭの少なくとも一部の内容は保存される。
【００７８】
なお、この実施の形態では、カードユニット５０が遊技機とは別体として遊技機に隣接して設置されている場合を例にするが、カードユニット５０は遊技機と一体化されていてもよい。また、コイン投入に応じてその金額に応じた遊技球が貸し出されるような場合でも本発明を適用できる。
【００７９】
図１０は、電源基板９１０の一構成例を示すブロック図である。電源基板９１０は、主基板３１、図柄制御基板８０、音制御基板７０、ランプ制御基板３５および払出制御基板３７等の電気部品制御基板と独立して設置され、遊技機内の各電気部品制御基板および機構部品が使用する電圧を生成する。この例では、ＡＣ２４Ｖ、ＶSL（ＤＣ＋３０Ｖ）、ＤＣ＋２１Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生成する。また、バックアップ電源すなわち記憶保持手段となるコンデンサ９１６は、ＤＣ＋５Ｖすなわち各基板上のＩＣ等を駆動する電源のラインから充電される。なお、ＶSLは、整流回路９１２において、整流素子でＡＣ２４Ｖを整流昇圧することによって生成される。ＶSLは、ソレノイド駆動電源となる。
【００８０】
トランス９１１は、交流電源からの交流電圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９１５に出力される。また、整流回路９１２は、ＡＣ２４Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバータ９１３およびコネクタ９１５に出力する。ＤＣ−ＤＣコンバータ９１３は、１つまたは複数のコンバータＩＣ９２２（図１０では１つのみを示す。）を有し、ＶSLにもとづいて＋２１Ｖ、＋１２Ｖおよび＋５Ｖを生成してコネクタ９１５に出力する。コンバータＩＣ９２２の入力側には、比較的大容量のコンデンサ９２３が接続されている。従って、外部からの遊技機に対する電力供給が停止したときに、＋３０Ｖ、＋１２Ｖ、＋５Ｖ等の直流電圧は、比較的緩やかに低下する。コネクタ９１５は例えば中継基板に接続され、中継基板から各電気部品制御基板および機構部品に必要な電圧の電力が供給される。
【００８１】
ただし、電源基板９１０に各電気部品制御基板に至る各コネクタを設け、電源基板９１０から、中継基板を介さずにそれぞれの基板に至る各電圧を供給するようにしてもよい。また、図１０には１つのコネクタ９１５が代表して示されているが、コネクタは、各電気部品制御基板対応に設けられている。
【００８２】
ＤＣ−ＤＣコンバータ９１３からの＋５Ｖラインは分岐してバックアップ＋５Ｖラインを形成する。バックアップ＋５Ｖラインとグラウンドレベルとの間には大容量のコンデンサ９１６が接続されている。コンデンサ９１６は、遊技機に対する電力供給が停止したときの電気部品制御基板のバックアップＲＡＭ（電源バックアップされているＲＡＭすなわち電力供給停止時にも記憶内容保持状態となりうるバックアップ記憶手段）に対して記憶状態を保持できるように電力を供給するバックアップ電源となる。また、＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆流防止用のダイオード９１７が挿入される。なお、この実施の形態では、バックアップ用の＋５Ｖは、主基板３１および払出制御基板３７に供給される。
【００８３】
また、電源基板９１０には、電源監視回路としての電源監視用ＩＣ９０２が搭載されている。電源監視用ＩＣ９０２は、ＶSL電圧を導入し、ＶSL電圧を監視することによって遊技機への電力供給停止の発生を検出する。具体的には、ＶSL電圧が所定値（この例では＋２２Ｖ）以下になったら、電力供給の停止が生ずるとして電源断信号を出力する。なお、監視対象の電源電圧は、各電気部品制御基板に搭載されている回路素子の電源電圧（この例では＋５Ｖ）よりも高い電圧であることが好ましい。この例では、交流から直流に変換された直後の電圧であるＶSLが用いられている。電源監視用ＩＣ９０２からの電源断信号は、主基板３１や払出制御基板３７等に供給される。
【００８４】
電源監視用ＩＣ９０２が電力供給の停止を検知するための所定値は、通常時の電圧より低いが、各電気部品制御基板上のＣＰＵが暫くの間動作しうる程度の電圧である。また、電源監視用ＩＣ９０２が、ＣＰＵ等の回路素子を駆動するための電圧（この例では＋５Ｖ）よりも高く、また、交流から直流に変換された直後の電圧を監視するように構成されているので、ＣＰＵが必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧としてＶSL（＋３０Ｖ）を用いる場合には、遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の段階でそれの低下を検出できる。
【００８５】
＋１２Ｖ電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、＋１２Ｖより早く低下する＋３０Ｖ電源電圧を監視して電力供給の停止を認識すれば、スイッチ出力がオン状態を呈する前に電力供給回復待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
【００８６】
また、電源監視用ＩＣ９０２は、電気部品制御基板とは別個の電源基板９１０に搭載されているので、電源監視回路から複数の電気部品制御基板に電源断信号を供給することができる。電源断信号を必要とする電気部品制御基板が幾つあっても電源監視手段は１つ設けられていればよいので、各電気部品制御基板における各電気部品制御手段が後述する復旧制御を行っても、遊技機のコストはさほど上昇しない。
【００８７】
なお、図１０に示された構成では、電源監視用ＩＣ９０２の検出信号（電源断信号）は、バッファ回路９１８，９１９を介してそれぞれの電気部品制御基板（例えば主基板３１と払出制御基板３７）に伝達されるが、例えば、１つの検出信号を中継基板に伝達し、中継基板から各電気部品制御基板に同じ信号を分配する構成でもよい。また、電源断信号を必要とする基板数に応じたバッファ回路を設けてもよい。さらに、主基板３１と払出制御基板３７とに出力される電源断信号について、電源断信号を出力することになる電源監視回路の監視電圧を異ならせてもよい。
【００８８】
図１１は、主基板３１におけるＣＰＵ５６周りの一構成例を示すブロック図である。図１１に示すように、電源基板９１０の電源監視回路（電源監視手段；第１の電源監視手段）からの電源断信号が、ＣＰＵ５６のマスク不能割込端子（ＸＮＭＩ端子）に接続されている。従って、ＣＰＵ５６は、マスク不能割込（ＮＭＩ）処理によって遊技機への電力供給の停止の発生を確認することができる。
【００８９】
図１１には、システムリセット回路６５も示されている。リセットＩＣ６５１は、電源投入時に、外付けのコンデンサの容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。すなわち、リセット信号をハイレベルに立ち上げてＣＰＵ５６を動作可能状態にする。また、リセットＩＣ６５１は、電源監視回路が監視する電源電圧と等しい電源電圧であるＶSLの電源電圧を監視して電圧値が所定値（電源監視回路が電源断信号を出力する電源電圧値よりも低い値）以下になると出力をローレベルにする。従って、ＣＰＵ５６は、電源監視回路からの電源断信号に応じて所定の電力供給停止時処理を行った後、システムリセットされる（すなわち、システムの最初の状態に戻される）。
【００９０】
図１１に示すように、リセットＩＣ６５１からのリセット信号は、ＮＡＮＤ回路９４７に入力されるとともに、反転回路（ＮＯＴ回路）９４４を介してカウンタＩＣ９４１のクリア端子に入力される。カウンタＩＣ９４１は、クリア端子への入力がローレベルになると、発振器９４３からのクロック信号をカウントする。そして、カウンタＩＣ９４１のＱ５出力がＮＯＴ回路９４５，９４６を介してＮＡＮＤ回路９４７に入力される。また、カウンタＩＣ９４１のＱ６出力は、フリップフロップ（ＦＦ）９４２のクロック端子に入力される。フリップフロップ９４２のＤ入力はハイレベルに固定され、Ｑ出力は論理和回路（ＯＲ回路）９４９に入力される。ＯＲ回路９４９の他方の入力には、ＮＡＮＤ回路９４７の出力がＮＯＴ回路９４８を介して導入される。そして、ＯＲ回路９４９の出力がＣＰＵ５６のリセット端子に接続されている。このような構成によれば、電源投入時に、ＣＰＵ５６のリセット端子に２回のリセット信号（ローレベル信号）が与えられるので、ＣＰＵ５６は、確実に動作を開始する。
【００９１】
そして、例えば、電源監視回路の検出電圧（電源断信号を出力することになる電圧）を＋２２Ｖとし、リセット信号をローレベルにするための検出電圧を＋９Ｖとする。そのように構成した場合には、電源監視回路とシステムリセット回路６５とが、同一の電源ＶSLの電圧を監視するので、電圧監視回路が電源断信号を出力するタイミングとシステムリセット回路６５がシステムリセット信号を出力するタイミングの差を所望の所定期間に確実に設定することができる。所望の所定期間とは、電源監視回路からの電源断信号に応じて電力供給停止時処理を開始してから電力供給停止時処理が確実に完了するまでの期間である。
【００９２】
なお、電源監視回路とシステムリセット回路６５とが監視する電源の電圧は異なっていてもよい。また、システムリセット回路６５は、第２の電源監視手段に相当する。
【００９３】
ＣＰＵ５６等の駆動電源である＋５Ｖ電源から電力が供給されていない間、ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電力供給が停止しても内容は保存される。そして、＋５Ｖ電源が復旧すると、システムリセット回路６５からリセット信号が発せられるので、ＣＰＵ５６は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップＲＡＭに保存されているので、停電等からの復旧時に停電等の発生時の遊技状態に復旧させることができる。
【００９４】
なお、図１１に示す構成では、電源投入時にＣＰＵ５６のリセット端子に２回のリセット信号（ローレベル信号）が与えられるが、リセット信号の立ち上がりタイミングが１回しかなくても確実にリセット解除されるＣＰＵを使用する場合には、符号９４１〜９４９で示された回路素子は不要である。その場合、リセットＩＣ６５１の出力がそのままＣＰＵ５６のリセット端子に接続される。
【００９５】
この実施の形態で用いられるＣＰＵ５６は、Ｉ／Ｏポート（ＰＩＯ）およびタイマ／カウンタ回路（ＣＴＣ）も内蔵している。ＰＩＯは、ＰＢ０〜ＰＢ３の４ビットおよびＰＡ０〜ＰＡ７の１バイトのポートを有する。ＰＢ０〜ＰＢ３およびＰＡ０〜ＰＡ７のポートは、入力／出力いずれにも設定できる。
【００９６】
図１２および図１３は、この実施の形態における出力ポートの割り当てを示す説明図である。図１２に示すように、出力ポート０は各電気部品制御基板に送出される制御コマンドのＩＮＴ信号の出力ポートである。また、払出制御基板３７に送出される払出制御コマンドの８ビットのデータは出力ポート１から出力され、図柄制御基板８０に送出される表示制御コマンドの８ビットのデータは出力ポート２から出力され、ランプ制御基板３５に送出されるランプ制御コマンドの８ビットのデータは出力ポート３から出力される。そして、図１３に示すように、音制御基板７０に送出される音制御コマンドの８ビットのデータは出力ポート４から出力される。
【００９７】
また、出力ポート５から、情報出力回路６４を介して情報端子板３４やターミナル基板１６０に至る各種情報出力用信号すなわち制御に関わる情報の出力データが出力される。そして、出力ポート６から、可変入賞球装置１５を開閉するためのソレノイド１６、大入賞口の開閉板２を開閉するためのソレノイド２１、および大入賞口内の経路を切り換えるためのソレノイド２１Ａに対する駆動信号が出力される。
【００９８】
図１３に示すように、払出制御基板３７、図柄制御基板８０、ランプ制御基板３５および音制御基板７０に対して出力される各ＩＮＴ信号（払出制御信号ＩＮＴ、表示制御信号ＩＮＴ、ランプ制御信号ＩＮＴおよび音声制御信号ＩＮＴ）を出力する出力ポート（出力ポート０）と、払出制御信号ＣＤ０〜ＣＤ７、表示制御信号ＣＤ０〜ＣＤ７、ランプ制御信号ＣＤ０〜ＣＤ７および音声制御信号ＣＤ０〜ＣＤ７を出力する出力ポート（出力ポート１〜４）とは、別ポートである。
【００９９】
従って、ＩＮＴ信号を出力する際に、誤って払出制御信号ＣＤ０〜ＣＤ７、表示制御信号ＣＤ０〜ＣＤ７、ランプ制御信号ＣＤ０〜ＣＤ７および音声制御信号ＣＤ０〜ＣＤ７を変化させてしまう可能性が低減する。また、払出制御信号ＣＤ０〜ＣＤ７、表示制御信号ＣＤ０〜ＣＤ７、ランプ制御信号ＣＤ０〜ＣＤ７または音声制御信号ＣＤ０〜ＣＤ７を出力する際に、誤ってＩＮＴ信号を変化させてしまう可能性が低減する。その結果、主基板３１の遊技制御手段から各電気部品制御基板に対するコマンドは、より確実に送出されることになる。さらに、各ＩＮＴ信号は、全て出力ポート０から出力されるように構成されているので、遊技制御手段のＩＮＴ信号出力処理の負担が軽減される。
【０１００】
図１４は、この実施の形態における入力ポートのビット割り当てを示す説明図である。図１４に示すように、入力ポート０のビット０〜７には、それぞれ、入賞口スイッチ３３ａ，３９ａ，２９ａ，３０ａ、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、カウントスイッチ２３、Ｖ入賞スイッチ２２の検出信号が入力される。また、入力ポート１のビット０〜４には、それぞれ、賞球カウントスイッチ３０１Ａ、満タンスイッチ４８、球切れスイッチ１８７の検出信号、カウントスイッチ短絡信号およびクリアスイッチ９２１の検出信号が入力される。なお、各スイッチからの検出信号は、スイッチ回路５８において論理反転されている。このように、クリアスイッチ９２１の検出信号すなわち操作手段の操作入力は、遊技球を検出するためのスイッチの検出信号が入力される入力ポート（８ビット構成の入力部）と同一の入力ポートにおけるビット（入力ポート回路）に入力されている。
【０１０１】
次に遊技機の動作について説明する。図１５は、主基板３１における遊技制御手段（ＣＰＵ５６およびＲＯＭ，ＲＡＭ等の周辺回路）が実行するメイン処理を示すフローチャートである。遊技機に対して電源が投入され、リセット端子の入力レベルがハイレベルになると、ＣＰＵ５６は、ステップＳ１以降のメイン処理を開始する。メイン処理において、ＣＰＵ５６は、まず、必要な初期設定を行う。
【０１０２】
初期設定処理において、ＣＰＵ５６は、まず、割込禁止に設定する（ステップＳ１）。次に、割込モードを割込モード２に設定し（ステップＳ２）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ３）。そして、内蔵デバイスレジスタの初期化を行う（ステップＳ４）。また、内蔵デバイス（内蔵周辺回路）であるＣＴＣ（カウンタ／タイマ）およびＰＩＯ（パラレル入出力ポート）の初期化（ステップＳ５）を行った後、ＲＡＭをアクセス可能状態に設定する（ステップＳ６）。
【０１０３】
この実施の形態で用いられるＣＰＵ５６は、Ｉ／Ｏポート（ＰＩＯ）およびタイマ／カウンタ回路（ＣＴＣ）も内蔵している。また、ＣＴＣは、２本の外部クロック／タイマトリガ入力ＣＬＫ／ＴＲＧ２，３と２本のタイマ出力ＺＣ／ＴＯ０，１を備えている。
【０１０４】
この実施の形態で用いられているＣＰＵ５６には、マスク可能な割込のモードとして以下の３種類のモードが用意されている。なお、マスク可能な割込が発生すると、ＣＰＵ５６は、自動的に割込禁止状態に設定するとともに、プログラムカウンタの内容をスタックにセーブする。
【０１０５】
割込モード０：割込要求を行った内蔵デバイスがＲＳＴ命令（１バイト）またはＣＡＬＬ命令（３バイト）をＣＰＵの内部データバス上に送出する。よって、ＣＰＵ５６は、ＲＳＴ命令に対応したアドレスまたはＣＡＬＬ命令で指定されるアドレスの命令を実行する。リセット時に、ＣＰＵ５６は自動的に割込モード０になる。よって、割込モード１または割込モード２に設定したい場合には、初期設定処理において、割込モード１または割込モード２に設定するための処理を行う必要がある。
【０１０６】
割込モード１：割込が受け付けられると、常に００３８（ｈ）番地に飛ぶモードである。
【０１０７】
割込モード２：ＣＰＵ５６の特定レジスタ（Ｉレジスタ）の値（１バイト）と内蔵デバイスが出力する割込ベクタ（１バイト：最下位ビット０）から合成されるアドレスが、割込番地を示すモードである。すなわち、割込番地は、上位アドレスが特定レジスタの値とされ下位アドレスが割込ベクタとされた２バイトで示されるアドレスである。従って、任意の（飛び飛びではあるが）偶数番地に割込処理を設置することができる。各内蔵デバイスは割込要求を行うときに割込ベクタを送出する機能を有している。
【０１０８】
よって、割込モード２に設定されると、各内蔵デバイスからの割込要求を容易に処理することが可能になり、また、プログラムにおける任意の位置に割込処理を設置することが可能になる。さらに、割込モード１とは異なり、割込発生要因毎のそれぞれの割込処理を用意しておくことも容易である。上述したように、この実施の形態では、初期設定処理のステップＳ２において、ＣＰＵ５６は割込モード２に設定される。
【０１０９】
次いで、ＣＰＵ５６は、入力ポート１を介して入力されるクリアスイッチ９２１の出力信号の状態を１回だけ確認する（ステップＳ７）。その確認においてオンを検出した場合には、ＣＰＵ５６は、通常の初期化処理を実行する（ステップＳ１１〜ステップＳ１５）。クリアスイッチ９２１がオンである場合（押下されている場合）には、ローレベルのクリアスイッチ信号が出力されている。なお、入力ポート１では、クリアスイッチ信号のオン状態はハイレベルである（図１４参照）。また、例えば、遊技店員は、クリアスイッチ９２１をオン状態にしながら遊技機に対する電力供給を開始することによって、容易に初期化処理を実行させることができる。すなわち、ＲＡＭクリア等を行うことができる。
【０１１０】
クリアスイッチ９２１がオンの状態でない場合には、遊技機への電力供給が停止したときにバックアップＲＡＭ領域のデータ保護処理（例えばパリティデータの付加等の電力供給停止時処理）が行われたか否か確認する（ステップＳ８）。この実施の形態では、電力供給の停止が生じた場合には、バックアップＲＡＭ領域のデータを保護するための処理が行われている。そのような保護処理が行われていた場合をバックアップありとする。そのような保護処理が行われていないことを確認したら、ＣＰＵ５６は初期化処理を実行する。
【０１１１】
この実施の形態では、バックアップＲＡＭ領域にバックアップデータがあるか否かは、電力供給停止時処理においてバックアップＲＡＭ領域に設定されるバックアップフラグの状態によって確認される。この例では、図１６に示すように、バックアップフラグ領域に「５５Ｈ」が設定されていればバックアップあり（オン状態）を意味し、「５５Ｈ」以外の値が設定されていればバックアップなし（オフ状態）を意味する。
【０１１２】
バックアップありを確認したら、ＣＰＵ５６は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う（ステップＳ９）。この実施の形態では、クリアデータ（００）をチェックサムデータエリアにセットし、チェックサム算出開始アドレスをポインタにセットする。また、チェックサムの対象となるデータ数に対応するチェックサム算出回数をセットする。そして、チェックサムデータエリアの内容とポインタが指すＲＡＭ領域の内容との排他的論理和を演算する。演算結果をチェックサムデータエリアにストアするとともに、ポインタの値を１増やし、チェックサム算出回数の値を１減算する。以上の処理が、チェックサム算出回数の値が０になるまで繰り返される。チェックサム算出回数の値が０になったら、ＣＰＵ５６は、チェックサムデータエリアの内容の各ビットの値を反転し、反転後のデータをチェックサムとする。
【０１１３】
電力供給停止時処理において、上記の処理と同様の処理によってチェックサムが算出され、チェックサムはバックアップＲＡＭ領域に保存されている。ステップＳ９では、算出したチェックサムと保存されているチェックサムとを比較する。不測の停電等の電力供給停止が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されているはずであるから、チェック結果（比較結果）は正常（一致）になる。チェック結果が正常でないということは、バックアップＲＡＭ領域のデータが、電力供給停止時のデータとは異なっていることを意味する。そのような場合には、内部状態を電力供給停止時の状態に戻すことができないので、電力供給の停止からの復旧時でない電源投入時に実行される初期化処理を実行する。
【０１１４】
チェック結果が正常であれば、ＣＰＵ５６は、遊技制御手段の内部状態と表示制御手段等の電気部品制御手段の制御状態を電力供給停止時の状態に戻すための遊技状態復旧処理を行う（ステップＳ１０）。そして、バックアップＲＡＭ領域に保存されていたＰＣ（プログラムカウンタ）の退避値がＰＣに設定され、そのアドレスに復帰する。
【０１１５】
このように、バックアップフラグとチェックサム等のチェックデータとを用いてバックアップＲＡＭ領域のデータが保存されているか否かを確認することによって、遊技状態を電力供給停止時の状態に正確に戻すことができる。すなわち、バックアップＲＡＭ領域のデータにもとづく状態復旧処理の確実性が向上する。なお、この実施の形態では、バックアップフラグとチェックデータとの双方を用いてバックアップＲＡＭ領域のデータが保存されているか否かを確認しているが、いずれか一方のみを用いてもよい。すなわち、バックアップフラグとチェックデータとのいずれかを、状態復旧処理を実行するための契機としてもよい。
【０１１６】
また、バックアップフラグの状態によって「バックアップあり」が確認されなかった場合には、後述する遊技状態復旧処理を行うことなく後述する初期化処理を行うようにしているので、バックアップデータが存在しないのにもかかわらず遊技状態復旧処理が実行されてしまうことを防止することができ、初期化処理によって制御状態を初期状態に戻すことが可能となる。
【０１１７】
さらに、チェックデータを用いたチェック結果が正常でなかった場合には、後述する遊技状態復旧処理を行うことなく後述する初期化処理を行うようにしているので、電力供給停止時とは異なる内容となってしまっているバックアップデータにもとづいて遊技状態復旧処理が実行されてしまうことを防止することができ、初期化処理によって制御状態を初期状態に戻すことが可能となる。
【０１１８】
初期化処理では、ＣＰＵ５６は、まず、ＲＡＭクリア処理を行う（ステップＳ１１）。また、所定の作業領域（例えば、普通図柄判定用乱数カウンタ、普通図柄判定用バッファ、特別図柄左中右図柄バッファ、特別図柄プロセスフラグ、払出コマンド格納ポインタ、賞球中フラグ、球切れフラグ、払出停止フラグなど制御状態に応じて選択的に処理を行うためのフラグ）に初期値を設定する作業領域設定処理を行う（ステップＳ１２）。さらに、球払出装置９７からの払出が可能であることを指示する払出許可状態指定コマンド（以下、払出可能状態指定コマンドという。）を払出制御基板３７に対して送信する処理を行う（ステップＳ１３）。また、他のサブ基板（ランプ制御基板３５、音制御基板７０、図柄制御基板８０）を初期化するための初期化コマンドを各サブ基板に送信する処理を実行する（ステップＳ１４）。初期化コマンドとして、可変表示装置９に表示される初期図柄を示すコマンド（図柄制御基板８０に対して）や賞球ランプ５１および球切れランプ５２の消灯を指示するコマンド（ランプ制御基板３５に対して）等がある。
【０１１９】
初期化処理では、払出制御基板３７に対して常に払出可能状態指定コマンドが送信される。仮に、遊技機の状態が球払出装置９７からの払出が可能でない状態であったとしても、直後に実行される遊技制御処理において、その旨が検出され、払出が可能でない状態であることを指示する払出禁止状態指定コマンド（以下、払出停止状態指定コマンドという。）が送信されるので問題はない。なお、払出可能状態指定コマンドおよび他のサブ基板に対する初期化コマンドの送信処理において、例えば、各コマンドが設定されているテーブル（ＲＯＭ領域）のアドレスをポインタにセットし、後述するコマンドセット処理（図３５参照）のような処理ルーチンをコールすればよい。
【０１２０】
そして、２ｍｓ毎に定期的にタイマ割込がかかるようにＣＰＵ５６に設けられているＣＴＣのレジスタの設定が行われる（ステップＳ１５）。すなわち、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。
【０１２１】
初期化処理の実行（ステップＳ１１〜Ｓ１５）が完了すると、メイン処理で、表示用乱数更新処理（ステップＳ１７）および初期値用乱数更新処理（ステップＳ１８）が繰り返し実行される。表示用乱数更新処理および初期値用乱数更新処理が実行されるときには割込禁止状態とされ（ステップＳ１６）、表示用乱数更新処理および初期値用乱数更新処理の実行が終了すると割込許可状態とされる（ステップＳ１９）。表示用乱数とは、可変表示装置９に表示される図柄を決定するための乱数であり、表示用乱数更新処理とは、表示用乱数を発生するためのカウンタのカウント値を更新する処理である。また、初期値用乱数更新処理とは、初期値用乱数を発生するためのカウンタのカウント値を更新する処理である。初期値用乱数とは、大当りとするか否かを決定するための乱数を発生するためのカウンタ（大当り決定用乱数発生カウンタ）等のカウント値の初期値を決定するための乱数である。後述する遊技制御処理において、大当り決定用乱数発生カウンタのカウント値が１周すると、そのカウンタに初期値が設定される。
【０１２２】
なお、表示用乱数更新処理が実行されるときには割込禁止状態とされるのは、表示用乱数更新処理が後述するタイマ割込処理でも実行されることから、タイマ割込処理における処理と競合してしまうのを避けるためである。すなわち、ステップＳ１７の処理中にタイマ割込が発生してタイマ割込処理中で表示用乱数を発生するためのカウンタのカウント値を更新してしまったのでは、カウント値の連続性が損なわれる場合がある。しかし、ステップＳ１７の処理中では割込禁止状態にしておけば、そのような不都合が生ずることはない。
【０１２３】
図１７は、遊技状態復旧処理の一例を示すフローチャートである。遊技状態復旧処理において、ＣＰＵ５６は、まず、スタックポインタの復帰処理を行う（ステップＳ８１）。スタックポインタの値は、後で詳述する電力供給停止時処理において、所定のＲＡＭエリア（電源バックアップされている作業領域におけるスタックポインタ退避バッファ）に退避している。よって、ステップＳ８１では、そのＲＡＭエリアの値をスタックポインタに設定することによって復帰させる。なお、復帰されたスタックポインタが指す領域（すなわちスタック領域）には、電力供給が停止したときのレジスタ値やプログラムカウンタ（ＰＣ）の値が退避している。
【０１２４】
次いで、ＣＰＵ５６は、払出停止状態であったか否か確認する（ステップＳ８２）。払出停止状態であったか否かは、電源バックアップされているＲＡＭエリアに保存されている所定の作業領域（例えば、普通図柄判定用乱数カウンタ、普通図柄判定用バッファ、特別図柄左中右図柄バッファ、特別図柄プロセスフラグ、払出コマンド格納ポインタ、賞球中フラグ、球切れフラグ、払出停止フラグなど）における払出状態データとしての払出停止フラグによって確認される。払出停止状態であった場合には、払出制御基板３７に搭載されている払出制御手段に対して、払出の停止を指示する払出制御コマンド（払出停止状態指定コマンド）を送信する（ステップＳ８３）。払出停止状態でなかった場合には、払出制御手段に対して払出が可能であることを指示する払出制御コマンド（払出可能状態指定コマンド）を送信する（ステップＳ８４）。
【０１２５】
補給球の不足や余剰球受皿４の満タンについて払出制御手段は認識できないので、遊技制御手段から通知しないと、停電等からの復旧時に、補給球の不足や余剰球受皿４の満タンであるにもかかわらず遊技球の払出処理を開始してしまうおそれがある。しかし、この実施の形態では、遊技状態復旧処理において、払出の停止を指示する払出制御コマンドまたは払出が可能であること指示する払出制御コマンドが送信されるので、払出制御手段が、補給球の不足や余剰球受皿４の満タンであるにもかかわらず遊技球の払出処理を開始してしまうことはない。
【０１２６】
なお、ここでは、遊技媒体の払い出しが可能であるか否かを判定する払出状態判定手段（遊技制御手段の一部）が払出可能でないことを検出したら、原因の如何に関わらず、１種類の払出停止状態指定コマンド（すなわち、本例では、払出停止状態指定コマンドは、払い出しを禁止する複数種類の条件のうちのどの条件が成立した場合であっても、共通して用いられるコマンドとされている。）が送信されるようにしたが、原因別のコマンド（この例では、補給球の不足を示すコマンドと下皿満タンを示すコマンド）に分けて送信してもよい。さらに、遊技球の払出が可能でない場合に、遊技の継続を禁止するために遊技球の発射を禁止することを指示するコマンドを払出制御基板３７に対して送信してもよい。払出制御基板３７に搭載された払出制御手段は、遊技球の発射を禁止することを指示するコマンドを受信したら、打球発射装置の駆動を停止する。また、遊技球の払出が可能でない場合に、遊技制御手段が発射制御手段に対して、直接、遊技球の発射を禁止することを指示する信号を与えてもよい。また、払出制御手段は、払出停止状態指定コマンドを受信した場合に、打球発射装置の駆動を停止するようにしてもよい。
【０１２７】
次いで、ＣＰＵ５６は、電力供給が停止したときの可変表示装置９における特別図柄の表示状態に応じて、その表示状態を復旧させるための表示制御コマンドを送信する（ステップＳ８５）。
【０１２８】
その後、ＣＰＵ５６は、バックアップフラグをクリアする（ステップＳ９１）すなわち、前回の電力供給停止時に所定の記憶保護処理が実行されたことを示すフラグをリセットする。よって、制御状態の復旧後に不必要な情報が残存しないようにすることができる。また、スタック領域から各種レジスタの退避値を読み出して、各種レジスタ（ＩＸレジスタ、ＨＬレジスタ、ＤＥレジスタ、ＢＣレジスタ）に設定する（ステップＳ９２）。すなわち、レジスタ復元処理を行う。なお、各レジスタが復元させる毎に、スタックポインタの値が減らされる。すなわち、スタックポインタの値が、スタック領域の１つ前のアドレスを指すように更新される。そして、パリティフラグがオンしていない場合には割込許可状態にする（ステップＳ９３，Ｓ９４）。最後に、ＡＦレジスタ（アキュミュレータとフラグのレジスタ）をスタック領域から復元する（ステップＳ９５）。
【０１２９】
そして、ＲＥＴ命令が実行される。ＲＥＴ命令が実行されるときには、ＣＰＵ５６は、スタックポインタが指す領域に格納されているデータをプログラムカウンタに設定することによってプログラムのリターン動作を実現する。ただし、ここでのリターン先は、遊技状態復旧処理をコールした部分ではない。なぜなら、ステップＳ８１においてスタックポインタの復帰処理がなされ、ステップＳ９２でレジスタの復元処理が終了した後では、スタック領域を指すスタックポインタは、ＮＭＩによる電力供給停止時処理が開始されたときに実行されていたプログラムのアドレスが退避している領域を指している。すなわち、復帰されたスタックポインタが指すスタック領域に格納されているリターンアドレスは、プログラムにおける前回の電力供給停止時にＮＭＩが発生したアドレスである。従って、ステップＳ９５の次のＲＥＴ命令によって、電力供給停止時にＮＭＩが発生したアドレスにリターンする。すなわち、スタック領域に退避されていたアドレスデータ（プログラムアドレスデータ）にもとづいて復旧制御が実行されている。
【０１３０】
タイマ割込が発生すると、ＣＰＵ５６は、レジスタの退避処理（ステップＳ２０）を行った後、図１８に示すステップＳ２１〜Ｓ３２の遊技制御処理を実行する。遊技制御処理において、ＣＰＵ５６は、まず、スイッチ回路５８を介して、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、カウントスイッチ２３および入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ等のスイッチの検出信号を入力し、それらの状態判定を行う（スイッチ処理：ステップＳ２１）。
【０１３１】
次いで、パチンコ遊技機１の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる（エラー処理：ステップＳ２２）。
【０１３２】
次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を生成するための各カウンタのカウント値を更新する処理を行う（ステップＳ２３）。ＣＰＵ５６は、さらに、表示用乱数および初期値用乱数を生成するためのカウンタのカウント値を更新する処理を行う（ステップＳ２４，Ｓ２５）。
【０１３３】
さらに、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ２６）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ２７）。普通図柄プロセス処理では、普通図柄表示器１０の表示状態を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【０１３４】
次いで、ＣＰＵ５６は、特別図柄に関する表示制御コマンドをＲＡＭ５５の所定の領域に設定して表示制御コマンドを送出する処理を行う（特別図柄コマンド制御処理：ステップＳ２８）。また、普通図柄に関する表示制御コマンドをＲＡＭ５５の所定の領域に設定して表示制御コマンドを送出する処理を行う（普通図柄コマンド制御処理：ステップＳ２９）。
【０１３５】
さらに、ＣＰＵ５６は、例えばホール管理用コンピュータに供給される大当り情報、始動情報、確率変動情報などのデータを出力する情報出力処理を行う（ステップＳ３０）。
【０１３６】
また、ＣＰＵ５６は、所定の条件が成立したときにソレノイド回路５９に駆動指令を行う（ステップＳ３１）。可変入賞球装置１５または開閉板２０を開状態または閉状態としたり、大入賞口内の遊技球通路を切り替えたりするために、ソレノイド回路５９は、駆動指令に応じてソレノイド１６，２１，２１Ａを駆動する。
【０１３７】
そして、ＣＰＵ５６は、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａの検出信号にもとづく賞球個数の設定などを行う賞球処理を実行する（ステップＳ３２）。具体的には、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａがオンしたことにもとづく入賞検出に応じて、払出制御基板３７に賞球個数を示す払出制御コマンドを出力する。払出制御基板３７に搭載されている払出制御用ＣＰＵ３７１は、賞球個数を示す払出制御コマンドに応じて球払出装置９７を駆動する。その後、レジスタの内容を復帰させ（ステップＳ３３）、割込許可状態に設定する（ステップＳ３４）。
【０１３８】
以上の制御によって、この実施の形態では、遊技制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理で遊技制御処理が実行されているが、タイマ割込処理では例えば割込が発生したことを示すフラグのセットのみがなされ、遊技制御処理はメイン処理において実行されるようにしてもよい。
【０１３９】
図１９，図２０は、電源基板９１０からの電源断信号に応じて実行されるマスク不能割込処理（電力供給停止時処理）の処理例を示すフローチャートである。マスク不能割込が発生すると、ＣＰＵ５６に内蔵されている割込制御機構は、マスク不能割込発生時に実行されていたプログラムのアドレス（具体的には実行完了後の次のアドレス）を、スタックポインタが指すスタック領域に退避させるとともに、スタックポインタの値を増やす。すなわち、スタックポインタの値がスタック領域の次のアドレスを指すように更新する。
【０１４０】
電力供給停止時処理において、ＣＰＵ５６は、ＡＦレジスタ（アキュミュレータとフラグのレジスタ）をスタックポインタが指すスタック領域に退避する（ステップＳ５１）。このとき、スタックポインタの値が、スタック領域の次のアドレスを指すように更新される。また、割込フラグをパリティフラグにコピーする（ステップＳ５２）。パリティフラグはバックアップＲＡＭ領域に形成されている。割込フラグは、割込許可状態であるのか割込禁止状態であるのかを示すフラグであって、ＣＰＵ５６が内蔵する制御レジスタ中にある。割込フラグのオン状態が割込禁止状態であることを示す。上述したように、パリティフラグは遊技状態復旧処理で参照される。そして、遊技状態復旧処理において、パリティフラグがオン状態であれば、割込許可状態には設定されない。
【０１４１】
また、ＢＣレジスタ、ＤＥレジスタ、ＨＬレジスタおよびＩＸレジスタをスタックポインタが指すスタック領域に退避する（ステップＳ５４〜５７）。この段階で、スタック領域には、マスク不能割込発生時に実行されていたプログラムのアドレス、ＢＣレジスタ、ＤＥレジスタ、ＨＬレジスタおよびＩＸレジスタの各値が順に格納されたことになる。なお、各レジスタが退避される毎に、スタックポインタの値が、スタック領域の次のアドレスを指すように更新される。また、スタックポインタの値を作業領域における所定の領域（スタックポインタ退避バッファ）に退避する（ステップＳ５８）。
【０１４２】
次に、バックアップあり指定値（この例では「５５Ｈ」）をバックアップフラグにストアする。バックアップフラグはバックアップＲＡＭ領域に形成されている。次いで、パリティデータを作成する（ステップＳ６０〜Ｓ６７）。すなわち、まず、クリアデータ（００）をチェックサムデータエリアにセットし（ステップＳ６０）、チェックサム算出開始アドレスをポインタにセットする（ステップＳ６１）。また、チェックサム算出回数をセットする（ステップＳ６２）。
【０１４３】
そして、チェックサムデータエリアの内容とポインタが指すＲＡＭ領域の内容との排他的論理和を演算する（ステップＳ６３）。演算結果をチェックサムデータエリアにストアするとともに（ステップＳ６４）、ポインタの値を１増やし（ステップＳ６５）、チェックサム算出回数の値を１減算する（ステップＳ６６）。ステップＳ６３〜Ｓ６６の処理が、チェックサム算出回数の値が０になるまで繰り返される（ステップＳ６７）。
【０１４４】
チェックサム算出回数の値が０になったら、ＣＰＵ５６は、チェックサムデータエリアの内容の各ビットの値を反転する（ステップＳ６８）。そして、反転後のデータをチェックサムデータエリアにストアする（ステップＳ６９）。このデータが、電源投入時にチェックされるパリティデータとなる。次いで、ＲＡＭアクセスレジスタにアクセス禁止値を設定する（ステップＳ７０）。以後、内蔵ＲＡＭ５５のアクセスができなくなる。従って、電圧低下に伴ってプログラムの暴走が生じても、ＲＡＭの記憶内容が破壊されるようなことはない。
【０１４５】
さらに、ＣＰＵ５６は、クリアデータ（００）を適当なレジスタにセットし（ステップＳ７１）、処理数（この例では「７」）を別のレジスタにセットする（ステップＳ７２）。また、出力ポート０のアドレスをＩＯポインタに設定する（ステップＳ７３）。ＩＯポインタとして、さらに別のレジスタが用いられる。
【０１４６】
そして、ＩＯポインタが指すアドレスにクリアデータをセットするとともに（ステップＳ７４）、ＩＯポインタの値を１増やし（ステップＳ７５）、処理数の値を１減算する（ステップＳ７７）。ステップＳ７４〜Ｓ７６の処理が、処理数の値が０になるまで繰り返される。その結果、全ての出力ポート０〜６（図１２および図１３参照）にクリアデータが設定される。図１２および図１３に示すように、この例では、「１」がオン状態であり、クリアデータである「００」が各出力ポートにセットされるので、全ての出力ポートがオフ状態になる。従って、出力信号がクリアされる。すなわち、電気部品制御手段に送信される各制御コマンドの出力状態（出力ポート０〜４の状態）、外部出力される制御状態に関連する信号の状態（出力ポート５の状態）、および可変入賞装置等の電気部品を駆動する電気的駆動源（この例ではソレノイド）に対する駆動信号の状態（出力ポート６の状態）は、全てクリアされる。
【０１４７】
従って、遊技状態を保存するための処理（この例では、チェックサムの生成およびＲＡＭアクセス防止）が実行された後、各出力ポートは直ちにオフ状態になる。なお、この実施の形態では、遊技制御処理において用いられるデータが格納されるＲＡＭ領域は全て電源バックアップされている。従って、その内容が正しく保存されているか否かを示すチェックサムの生成処理、およびその内容を書き換えないようにするためのＲＡＭアクセス防止処理が、遊技状態を保存するための処理に相当する。また、各出力ポートをオフ状態にすることによって、電気部品の作動を停止させるためのクリア信号を出力する処理が実行されたことになる。
【０１４８】
遊技状態を保存するための処理が実行された後、直ちに各出力ポートがオフ状態になるので、保存される遊技状態と整合しない状況が発生することは確実に防止される。つまり、パチンコ遊技機のように可変入賞球装置を有している遊技機において、実装の関係上、可変入賞球装置における可変入賞口の位置と入賞を検出する入賞口スイッチの設置位置とを、ある程度離さざるを得ない。出力ポート、特に可変入賞球装置を開放状態にするための信号が出力される出力ポートを直ちにオフ状態にしないと、電力供給停止時に、可変入賞口に入賞したにもかかわらず、電力供給停止時処理の実行が開始されて入賞口スイッチの検出がなされない状況が起こりうる。その場合、可変入賞口に入賞があったことは保存されない。すなわち、実際に生じている遊技状態（入賞があったこと）と保存される遊技状態とが整合しない。しかし、この実施の形態では、出力ポートがクリアされて可変入賞球装置が閉じられるので、保存される遊技状態と整合しない状況が発生することは確実に防止される。
【０１４９】
また、電気部品の駆動が不能になる状態になる前に実行される電力供給停止時処理の際に、出力ポートをクリアすることができるので、電気部品の駆動が不能になる状態となる前に遊技制御手段によって制御される各電気部品を、適切な動作停止状態にすることができる。例えば、開放中の大入賞口を閉成させ、また開放中の可変入賞球装置１５を閉成させるなど、電気部品についての作動を停止させたあとに電気部品の駆動が不能になる状態とすることができる。従って、適切な停止状態で電力供給の復旧を待つことが可能となる。そして、出力ポートに対するクリア処理が完了すると、ＣＰＵ５６は、待機状態（ループ状態）に入る。従って、システムリセットされるまで、何もしない状態になる。
【０１５０】
なお、この実施の形態では、ＮＭＩに応じて電力供給停止時処理が実行されたが、電源断信号をＣＰＵ５６のマスク可能端子に接続し、マスク可能割込処理によって電力供給停止時処理を実行してもよい。また、電源断信号を入力ポートに入力し、入力ポートのチェック結果に応じて電力供給停止時処理を実行してもよい。
【０１５１】
図２１は、チェックサム作成方法の一例を説明するための説明図である。ただし、図２１に示す例では、簡単のために、バックアップＲＡＭ領域のデータのサイズを３バイトとする。電源電圧低下にもとづく電力供給停止時処理において、図２１に示すように、チェックサムデータとして初期データ（この例では００（Ｈ））が設定される。次に、「００（Ｈ）」と「Ｆ０（Ｈ）」の排他的論理和がとられ、その結果と「１６（Ｈ）」の排他的論理和がとられる。さらに、その結果と「ＤＦ（Ｈ）」の排他的論理和がとられる。そして、その結果（この例では「３９（Ｈ）」）を論理反転して得られた値（この例では「Ｃ６（Ｈ）」）がチェックサムバッファに設定される。
【０１５２】
なお、図２１では、説明を容易にするために、論理反転前のデータ「３９（Ｈ）」がチェックサムバッファに格納されている様子が示されている。なお、初期データとしての００（Ｈ）はステップＳ６０で設定されるチェックサムデータに対するクリアデータに応じた値であるが、実際には、００（Ｈ）との排他的論理和は演算前と後とで値が変わらないので、００（Ｈ）との排他的論理和演算を行わなくてもよい。
【０１５３】
また、遊技機への電力供給開始時にはパリティチェックＯＫか否かの判断が行われるが（図１５におけるステップＳ９）、その判断では、電力供給停止時処理におけるパリティデータの作成処理（ステップＳ７１〜Ｓ７７）と同様の処理が行われ、処理結果すなわち演算結果がチェックサムバッファの内容と一致したらパリティチェックＯＫと判定される。
【０１５４】
また、この実施の形態では、作業領域のデータにもとづいてチェックサムが生成されているが、スタック領域のデータも含めてチェックサムを生成するようにしてもよい。何れのデータにもとづいて生成する場合であっても、ＲＡＭ領域に格納されているデータを用いて算出処理等が行われるので、チェックサムを容易かつ短時間で生成することが可能となる。
【０１５５】
さらに、この実施の形態では、電力供給開始時に、電力供給停止時処理における処理と同じ処理によってチェックサムを生成し、生成されたチェックサムとバックアップＲＡＭに保存されていたチェックサムとを比較したが、他の方法を用いてもよい。例えば、バックアップＲＡＭに保存されていたチェックサムを初期値として、電力供給停止時処理において演算対象となった各データについて演算を行い、演算結果が所定値（例えば００（Ｈ））と一致したらパリティチェックＯＫと判定するようにしてもよい。また、パリティチェックのためのチェックデータはチェックサムに限られず、バックアップＲＡＭの内容が正当に保存されているかを判定できるものであれば、他のチェックデータを用いてもよい。
【０１５６】
図２２は、遊技機への電力供給停止時の電源電圧低下やＮＭＩ信号（＝電源断信号：電力供給停止時信号）の様子を示すタイミング図である。遊技機に対する電力供給が停止すると、最も高い直流電源電圧であるＶSLの電圧値は徐々に低下する。そして、この例では、＋２２Ｖにまで低下すると、電源基板９１０に搭載されている電源監視用ＩＣ９０２から電源断信号が出力される（ローレベルになる）。
【０１５７】
電源断信号は、電気部品制御基板（この実施の形態では主基板３１および払出制御基板３７）に導入され、ＣＰＵ５６および払出制御用ＣＰＵ３７１のＮＭＩ端子に入力される。ＣＰＵ５６および払出制御用ＣＰＵ３７１は、ＮＭＩ処理によって、所定の電力供給停止時処理を実行する。
【０１５８】
ＶSLの電圧値がさらに低下して所定値（この例では＋９Ｖ）にまで低下すると、主基板３１や払出制御基板３７に搭載されているシステムリセット回路の出力がローレベルになり、ＣＰＵ５６および払出制御用ＣＰＵ３７１がシステムリセット状態になる。なお、ＣＰＵ５６および払出制御用ＣＰＵ３７１は、システムリセット状態とされる前に、電力供給停止時処理を完了している。
【０１５９】
ＶSLの電圧値がさらに低下してＶcc（各種回路を駆動するための＋５Ｖ）を生成することが可能な電圧を下回ると、各基板において各回路が動作できない状態となる。しかし、少なくとも主基板３１や払出制御基板３７では、電力供給停止時処理が実行され、ＣＰＵ５６および払出制御用ＣＰＵ３７１がシステムリセット状態とされている。
【０１６０】
以上のように、この実施の形態では、電源監視回路は、遊技機で使用される直流電圧のうちで最も高い電源ＶSLの電圧を監視して、その電源の電圧が所定値を下回ったら電圧低下信号（電源断検出信号）を発生する。図２２に示すように、電源断信号が出力されるタイミングでは、ＩＣ駆動電圧は、まだ各種回路素子を十分駆動できる電圧値になっている。従って、ＩＣ駆動電圧で動作する主基板３１のＣＰＵ５６が所定の電力供給停止時処理を行うための動作時間が確保されている。
【０１６１】
なお、ここでは、電源監視回路は、遊技機で使用される直流電圧のうちで最も高い電源ＶSLの電圧を監視したが、電源断信号を発生するタイミングが、ＩＣ駆動電圧で動作する電気部品制御手段が所定の電力供給停止時処理を行うための動作時間が確保されるようなタイミングであれば、監視対象電圧は、最も高い電源ＶSLの電圧でなくてもよい。すなわち、少なくともＩＣ駆動電圧よりも高い電圧を監視すれば、電気部品制御手段が所定の電力供給停止時処理を行うための動作時間が確保されるようなタイミングで電源断信号を発生することができる。
【０１６２】
その場合、上述したように、監視対象電圧は、電力供給停止時のスイッチオン誤検出の防止も期待できる電圧であることが好ましい。すなわち、遊技機の各種スイッチに供給される電圧（スイッチ電圧）が＋１２Ｖであることから、＋１２Ｖ電源電圧が落ち始める以前の段階で、電圧低下を検出できることが好ましい。よって、少なくともスイッチ電圧よりも高い電圧を監視することが好ましい。
【０１６３】
次に、メイン処理におけるスイッチ処理（ステップＳ２１）の具体例を説明する。この実施の形態では、各スイッチの検出信号のオン状態が所定時間継続すると、確かにスイッチがオンしたと判定されスイッチオンに対応した処理が開始される。所定時間を計測するために、スイッチタイマが用いられる。スイッチタイマは、バックアップＲＡＭ領域に形成された１バイトのカウンタであり、検出信号がオン状態を示している場合に２ｍｓ毎に＋１される。図２３に示すように、スイッチタイマは検出信号の数Ｎ（クリアスイッチ９２１の検出信号を除く）だけ設けられている。この実施の形態ではＮ＝１３である。また、ＲＡＭ５５において、各スイッチタイマのアドレスは、入力ポートのビット配列順（図１４に示された上から下への順）と同じ順序で並んでいる。
【０１６４】
図２４は、遊技制御処理におけるステップＳ２１のスイッチ処理の処理例を示すフローチャートである。なお、スイッチ処理は、図１８に示すように遊技制御処理において最初に実行される。スイッチ処理において、ＣＰＵ５６は、まず、入力ポート０に入力されているデータを入力する（ステップＳ１０１）。次いで、処理数として「８」を設定し（ステップＳ１０２）、入賞口スイッチ３３ａのためのスイッチタイマのアドレスをポインタにセットする（ステップＳ１０３）。そして、スイッチチェック処理サブルーチンをコールする（ステップＳ１０４）。
【０１６５】
図２５は、スイッチチェック処理サブルーチンを示すフローチャートである。スイッチチェック処理サブルーチンにおいて、ＣＰＵ５６は、ポート入力データ、この場合には入力ポート０からの入力データを「比較値」として設定する（ステップＳ１２１）。また、クリアデータ（００）をセットする（ステップＳ１２２）。そして、ポインタ（スイッチタイマのアドレスが設定されている）が指すスイッチタイマをロードするとともに（ステップＳ１２３）、比較値を右（上位ビットから下位ビットへの方向）にシフトする（ステップＳ１２４）。比較値には入力ポート０のデータ設定されている。そして、この場合には、入賞口スイッチ３３ａの検出信号がキャリーフラグに押し出される。
【０１６６】
キャリーフラグの値が「１」であれば（ステップＳ１２５）、すなわち入賞口スイッチ３３ａの検出信号がオン状態であれば、スイッチタイマの値を１加算する（ステップＳ１２７）。加算後の値が０でなければ加算値をスイッチタイマに戻す（ステップＳ１２８，Ｓ１２９）。加算後の値が０になった場合には加算値をスイッチタイマに戻さない。すなわち、スイッチタイマの値が既に最大値（２５５）に達している場合には、それよりも値を増やさない。
【０１６７】
キャリーフラグの値が「０」であれば、すなわち入賞口スイッチ３３ａの検出信号がオフ状態であれば、スイッチタイマにクリアデータをセットする（ステップＳ１２６）。すなわち、スイッチがオフ状態であれば、スイッチタイマの値が０に戻る。
【０１６８】
その後、ＣＰＵ５６は、ポインタ（スイッチタイマのアドレス）を１加算するとともに（ステップＳ１３０）、処理数を１減算する（ステップＳ１３１）。処理数が０になっていなければステップＳ１２２に戻る。そして、ステップＳ１２２〜Ｓ１３２の処理が繰り返される。
【０１６９】
ステップＳ１２２〜Ｓ１３２の処理は、処理数分すなわち８回繰り返され、その間に、入力ポート０の８ビットに入力されるスイッチの検出信号について、順次、オン状態かオフ状態か否かのチェック処理が行われ、オン状態であれば、対応するスイッチタイマの値が１増やされる。
【０１７０】
ＣＰＵ５６は、スイッチ処理のステップＳ１０５において、入力ポート１に入力されているデータを入力する。次いで、処理数として「４」を設定し（ステップＳ１０６）、賞球カウントスイッチ３０１Ａのためのスイッチタイマのアドレスをポインタにセットする（ステップＳ１０７）。そして、スイッチチェック処理サブルーチンをコールする（ステップＳ１０８）。
【０１７１】
スイッチチェック処理サブルーチンでは、上述した処理が実行されるので、ステップＳ１２２〜Ｓ１３２の処理が、処理数分すなわち４回繰り返され、その間に、入力ポート１の４ビットに入力されるスイッチの検出信号について、順次、オン状態かオフ状態か否かのチェック処理が行われ、オン状態であれば、対応するスイッチタイマの値が１増やされる。
【０１７２】
なお、この実施の形態では、遊技制御処理が２ｍｓ毎に起動されるので、スイッチ処理も２ｍｓに１回実行される。従って、スイッチタイマは、２ｍｓ毎に＋１される。
【０１７３】
図２６〜図２８は、遊技制御処理におけるステップＳ３２の賞球処理の一例を示すフローチャートである。この実施の形態では、賞球処理では、賞球払出の対象となる入賞口スイッチ３３ａ，３９ａ，２９ａ，３０ａ、カウントスイッチ２３および始動口スイッチ１４ａが確実にオンしたか否か判定されるとともに、オンしたら賞球個数を示す払出制御コマンドが払出制御基板３７に送出されるように制御し、また、満タンスイッチ４８および球切れスイッチ１８７が確実にオンしたか否か判定されるとともに、オンしたら所定の払出制御コマンドが払出制御基板３７に送出されるように制御する等の処理が行われる。
【０１７４】
賞球処理において、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「１」を設定し（ステップＳ１５０）、スイッチタイマのアドレスのオフセットとして「９」を設定する（ステップＳ１５１）。入力判定値テーブル（図３０参照）のオフセット「１」は、入力判定値テーブルの２番目のデータ「５０」を使用することを意味する。また、各スイッチタイマは、図１４に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「９」は満タンスイッチ４８に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１５２）。
【０１７５】
入力判定値テーブルとは、各スイッチについて、連続何回のオンが検出されたら確かにスイッチがオンしたと判定するための判定値が設定されているＲＯＭ領域である。入力判定値テーブルの構成例は図３０に示されている。図３０に示すように、入力判定値テーブルには、上から順に、すなわちアドレス値が小さい領域から順に、「２」、「５０」、「２５０」、「３０」、「２５０」、「１」の判定値が設定されている。また、スイッチオンチェックルーチンでは、入力判定値テーブルの先頭アドレスとオフセット値とで決まるアドレスに設定されている判定値と、スイッチタイマの先頭アドレスとオフセット値とで決まるスイッチタイマの値とが比較され、一致した場合には、例えばスイッチオンフラグがセットされる。
【０１７６】
スイッチオンチェックルーチンの一例が図２９に示されている。スイッチオンチェックルーチンにおいて、満タンスイッチ４８に対応するスイッチタイマの値が満タンスイッチオン判定値「５０」に一致していればスイッチオンフラグがセットされるので（ステップＳ１５３）、満タンフラグがセットされる（ステップＳ１５４）。なお、図２６には明示されていないが、満タンスイッチ４８に対応したスイッチタイマの値が０になると、満タンフラグはリセットされる。
【０１７７】
また、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「２」を設定し（ステップＳ１５６）、スイッチタイマのアドレスのオフセットとして「０Ａ（Ｈ）」を設定する（ステップＳ１５７）。入力判定値テーブルのオフセット「２」は、入力判定値テーブルの３番目のデータ「２５０」を使用することを意味する。また、各スイッチタイマは、図１４に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「０Ａ（Ｈ）」は球切れスイッチ１８７に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１５８）。
【０１７８】
スイッチオンチェックルーチンにおいて、球切れスイッチ１８７に対応するスイッチタイマの値が球切れスイッチオン判定値「２５０」に一致していればスイッチオンフラグがセットされるので（ステップＳ１５９）、球切れフラグがセットされる（ステップＳ１６０）。なお、図２６には明示されていないが、球切れスイッチ１８７に対応したスイッチオフタイマが用意され、その値が５０になると、球切れフラグはリセットされる。
【０１７９】
そして、ＣＰＵ５６は、払出停止状態であるか否か確認する（ステップＳ２０１）。払出停止状態は、払出制御基板３７に対して払出を停止すべき状態であることを指示する払出制御コマンドである払出停止状態指定コマンドを送出した後の状態であり、具体的には、作業領域における払出停止フラグがセットされている状態である。払出停止状態でなければ、上述した球切れ状態フラグまたは満タンフラグがオンになったか否かを確認する（ステップＳ２０２）。
【０１８０】
いずれかがオン状態に変化したときには、払出停止状態フラグをセットするとともに（ステップＳ２０３）、払出停止状態指定コマンドに関するコマンド送信テーブルをセットし（ステップＳ２０４）、コマンドセット処理をコールする（ステップＳ２０５）。ステップＳ２０４では、払出停止状態指定コマンドの払出制御コマンドが格納されているコマンド送信テーブル（ＲＯＭ）の先頭アドレスが、コマンド送信テーブルのアドレスとして設定される。払出停止状態指定コマンドに関するコマンド送信テーブルには、後述するＩＮＴデータ、払出制御コマンドの１バイト目のデータ、および払出制御コマンドの２バイト目のデータが設定されている。なお、ステップＳ２０２において、いずれか一方のフラグが既にオン状態であったときに他方のフラグがオン状態になったときには、ステップＳ２０３〜ステップＳ２０５の処理は行われない。
【０１８１】
また、払出停止状態であれば、球切れ状態フラグおよび満タンフラグがともにオフ状態になったか否かを確認する（ステップＳ２０６）。ともにオフ状態となったとき（後述する解除条件が成立したとき）には、払出停止フラグをリセットするとともに（ステップＳ２０７）、払出可能状態指定コマンドに関するコマンド送信テーブルをセットし（ステップＳ２０８）、コマンドセット処理をコールする（ステップＳ２０９）。ステップＳ２０８では、払出可能状態指定コマンドの払出制御コマンドが格納されているコマンド送信テーブル（ＲＯＭ）の先頭アドレスが、コマンド送信テーブルのアドレスとして設定される。払出可能状態指定コマンドに関するコマンド送信テーブルには、後述するＩＮＴデータ、払出制御コマンドの１バイト目のデータ、および払出制御コマンドの２バイト目のデータが設定されている。
【０１８２】
なお、解除条件は、払出停止状態を解除するための条件であり、払出停止状態を維持する必要がなくなったときに成立する条件である。本例では、解除条件は、払出停止状態とされているときに、余剰球受皿４が満タン状態でなく、かつ、球切れ状態でもない状態でない状態となったこととされている。
【０１８３】
さらに、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「０」を設定し（ステップＳ２２１）、スイッチタイマのアドレスのオフセットとして「０」を設定する（ステップＳ２２２）。入力判定値テーブルのオフセット「０」は、入力判定値テーブルの最初のデータを使用することを意味する。また、各スイッチタイマは、図１４に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「０」は入賞口スイッチ３３ａに対応したスイッチタイマが指定されることを意味する。また、繰り返し数として「４」をセットする（ステップＳ２２３）。そして、スイッチオンチェックルーチンがコールされる（ステップＳ２２４）。
【０１８４】
スイッチオンチェックルーチンにおいて、ＣＰＵ５６は、入力判定値テーブル（図３０参照）の先頭アドレスを設定する（ステップＳ２８１）。そして、そのアドレスにオフセットを加算し（ステップＳ２８２）、加算後のアドレスからスイッチオン判定値をロードする（ステップＳ２８３）。
【０１８５】
次いで、ＣＰＵ５６は、スイッチタイマの先頭アドレスを設定し（ステップＳ２８４）、そのアドレスにオフセットを加算し（ステップＳ２８５）、加算後のアドレスからスイッチタイマの値をロードする（ステップＳ２８６）。各スイッチタイマは、図１４に示された入力ポートのビット順と同順に並んでいるので、スイッチに対応したスイッチタイマの値がロードされる。
【０１８６】
そして、ＣＰＵ５６は、ロードしたスイッチタイマの値とスイッチオン判定値とを比較する（ステップＳ２８７）。それらが一致すれば、スイッチオンフラグをセットする（ステップ１２８）。
【０１８７】
この場合には、スイッチオンチェックルーチンにおいて、入賞口スイッチ３３ａに対応するスイッチタイマの値がスイッチオン判定値「２」に一致していればスイッチオンフラグがセットされる（ステップＳ２２５）。そして、スイッチチェックオンルーチンは、スイッチタイマのアドレスのオフセットが更新されつつ（ステップＳ２３０）、最初に設定された繰り返し数分だけ実行されるので（ステップＳ２２８，Ｓ２２９）、結局、入賞口スイッチ３３ａ，３９ａ，２９ａ，３０ａについて、対応するスイッチタイマの値がスイッチオン判定値「２」と比較されることになる。
【０１８８】
スイッチオンフラグがセットされたら、払い出すべき賞球個数としての「１０」をリングバッファに設定する（ステップＳ２２６）。そして、総賞球数格納バッファの格納値に１０を加算する（ステップＳ２２７）。なお、リングバッファにデータを書き込んだときには、書込ポインタをインクリメントし、リングバッファの最後の領域にデータを書き込まれたときには、書込ポインタを、リングバッファの最初の領域を指すように更新する。
【０１８９】
総賞球数格納バッファは、払出制御手段に対して指示した賞球個数の累積値（ただし、払い出しがなされると減算される）が格納されるバッファであり、バックアップＲＡＭに形成されている。なお、この実施の形態では、リングバッファにデータを書き込んだ時点で総賞球数格納バッファの格納値に対する加算処理が行われるが、払い出すべき賞球個数を指示する払出制御コマンドを出力ポートに出力した時点で総賞球数格納バッファの格納値に対する、出力する払出制御コマンドに対応した賞球数の加算処理を行ってもよい。
【０１９０】
次に、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「０」を設定し（ステップＳ２３１）、スイッチタイマのアドレスのオフセットとして「５」を設定する（ステップＳ２３２）。入力判定値テーブルのオフセット「０」は、入力判定値テーブルの最初のデータを使用することを意味する。また、各スイッチタイマは、図１４に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「５」は始動口スイッチ１４ａに対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる（ステップＳ２３３）。
【０１９１】
スイッチオンチェックルーチンにおいて、始動口スイッチ１４ａに対応するスイッチタイマの値がスイッチオン判定値「２」に一致していればスイッチオンフラグがセットされる（ステップＳ２３４）。スイッチオンフラグがセットされたら、払い出すべき賞球個数としての「６」をリングバッファに設定する（ステップＳ２３５）。また、総賞球数格納バッファの格納値に６を加算する（ステップＳ２３６）。
【０１９２】
次いで、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「０」を設定し（ステップＳ２４１）、スイッチタイマのアドレスのオフセットとして「６」を設定する（ステップＳ２４２）。入力判定値テーブルのオフセット「０」は、入力判定値テーブルの最初のデータを使用することを意味する。また、各スイッチタイマは、図１４に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「６」はカウントスイッチ２３に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる（ステップＳ２４３）。
【０１９３】
スイッチオンチェックルーチンにおいて、カウントスイッチ２３に対応するスイッチタイマの値がスイッチオン判定値「２」に一致していればスイッチオンフラグがセットされる（ステップＳ２４４）。スイッチオンフラグがセットされたら、払い出すべき賞球個数としての「１５」をリングバッファに設定する（ステップＳ２４５）。また、総賞球数格納バッファの格納値に１５を加算する（ステップＳ２４６）。
【０１９４】
そして、リングバッファにデータが存在する場合には（ステップＳ２４７）、読出ポインタが指すリングバッファの内容を送信バッファにセットするとともに（ステップＳ２４８）、読出ポインタの値を更新（リングバッファの次の領域を指すように更新）し（ステップＳ２４９）、賞球個数に関するコマンド送信テーブルをセットし（ステップＳ２５０）、コマンドセット処理をコールする（ステップＳ２５１）。コマンドセット処理の動作については後で詳しく説明する。
【０１９５】
ステップＳ２５０では、賞球個数に関する払出制御コマンドが格納されているコマンド送信テーブル（ＲＯＭ）の先頭アドレスが、コマンド送信テーブルのアドレスとして設定される。賞球個数に関するコマンド送信テーブルには、後述するＩＮＴデータ（０１（Ｈ））、払出制御コマンドの１バイト目のデータ（Ｆ０（Ｈ））、および払出制御コマンドの２バイト目のデータが設定されている。ただし、２バイト目のデータとして「８０（Ｈ）」が設定されている。
【０１９６】
以上のように、遊技制御手段から払出制御基板３７に賞球個数を指示する払出制御コマンドを出力しようとするときに、賞球個数に関するコマンド送信テーブルのアドレス設定と送信バッファの設定とが行われる。そして、コマンドセット処理によって、賞球個数に関するコマンド送信テーブルと送信バッファの設定内容とにもとづいて払出制御コマンドが払出制御基板３７に送出される。なお、ステップＳ２４７において、書込ポインタと読出ポインタとの差によってデータがあるか否か確認することができるが、リングバッファ内の未処理のデータ個数を示すカウンタを設け、カウント値によってデータがあるか否か確認するようにしてもよい。
【０１９７】
そして、総賞球数格納バッファの内容が０でない場合、すなわち、まだ賞球残がある場合には、ＣＰＵ５６は、賞球払出中フラグをオンする（ステップＳ２５２，Ｓ２５３）。
【０１９８】
また、ＣＰＵ５６は、賞球払出中フラグがオンしているときには（ステップＳ２５４）、球払出装置９７から実際に払い出された賞球個数を監視して総賞球数格納バッファの格納値を減算する賞球個数減算処理を行う（ステップＳ２５５）。なお、賞球払出中フラグがオンからオフに変化したときには、ランプ制御基板３５に対して、賞球ランプ５１の点灯を指示するランプ制御コマンドが送出される。
【０１９９】
なお、払出制御手段は、払出停止状態指定コマンドを受信すると、賞球としての球払出と球貸しとしての球払出とをともに停止させる。また、払出可能状態指定コマンドを受信すると、賞球としての球払出と球貸しとしての球払出とをともに可能な状態とする。しかし、遊技制御手段から払出制御手段に対して、賞球としての球払出を停止または再開させる払出制御コマンドと、球貸しとしての球払出を停止または再開させる払出制御コマンドとを、別の制御コマンドとして送信するようにしてもよい。
【０２００】
また、この実施の形態では、払出停止中であっても（ステップＳ２０１，Ｓ２０６）、ステップＳ２２１〜Ｓ２５１の処理が実行される。すなわち、遊技制御手段は、払出停止状態であっても、賞球個数を指示するための払出制御コマンドを送出することができる。すなわち、賞球個数を指示するためのコマンドが、払出停止状態であっても払出制御手段に伝達され、払出停止状態が解除されたときに、早めに賞球払出を開始することができる。また、遊技制御手段において、払出停止状態における入賞にもとづく賞球個数を記憶するための大きな記憶領域は必要とされない。
【０２０１】
さらに、この実施の形態では、遊技媒体の払出状況とは無関係に、ステップＳ２２１〜Ｓ２５１の処理が実行される。すなわち、遊技制御手段は、前回までに指定した賞球個数の払い出しが完了しているか否かに関わらず、新たな賞球個数を指示するための払出制御コマンドを送信することができる。よって、遊技制御手段の払い出しに関する処理負担を軽減させることができるとともに、賞球の払出処理を迅速に行うことができる。
【０２０２】
次に、遊技制御手段から各電気部品制御手段に対する制御コマンドの送出方式について説明しておく。遊技制御手段から他の電気部品制御基板（サブ基板）に制御コマンドを出力しようとするときに、コマンド送信テーブルの先頭アドレスの設定が行われる。図３１（Ａ）は、コマンド送信テーブルの一構成例を示す説明図である。１つのコマンド送信テーブルは３バイトで構成され、１バイト目にはＩＮＴデータが設定される。また、２バイト目のコマンドデータ１には、制御コマンドの１バイト目のＭＯＤＥデータが設定される。そして、３バイト目のコマンドデータ２には、制御コマンドの２バイト目のＥＸＴデータが設定される。
【０２０３】
なお、ＥＸＴデータそのものがコマンドデータ２の領域に設定されてもよいが、コマンドデータ２には、ＥＸＴデータが格納されているテーブルのアドレスを指定するためのデータが設定されるようにしてもよい。例えば、コマンドデータ２のビット７（ワークエリア参照ビット）が０であれば、コマンドデータ２にＥＸＴデータそのものが設定されていることを示す。そのようなＥＸＴデータはビット７が０であるデータである。この実施の形態では、ワークエリア参照ビットが１であれば、ＥＸＴデータとして、送信バッファの内容を使用することを示す。なお、ワークエリア参照ビットが１であれば、他の７ビットが、ＥＸＴデータが格納されているテーブルのアドレスを指定するためのオフセットであることを示すように構成することもできる。
【０２０４】
図３１（Ｂ）ＩＮＴデータの一構成例を示す説明図である。ＩＮＴデータにおけるビット０は、払出制御基板３７に払出制御コマンドを送出すべきか否かを示す。ビット０が「１」であるならば、払出制御コマンドを送出すべきことを示す。従って、ＣＰＵ５６は、例えば賞球処理（メイン処理のステップＳ３２）において、ＩＮＴデータに「０１（Ｈ）」を設定する。また、ＩＮＴデータにおけるビット１は、図柄出制御基板８０に表示制御コマンドを送出すべきか否かを示す。ビット１が「１」であるならば、表示制御コマンドを送出すべきことを示す。従って、ＣＰＵ５６は、例えば特別図柄コマンド制御処理（メイン処理のステップＳ２８）において、ＩＮＴデータに「０２（Ｈ）」を設定する。
【０２０５】
ＩＮＴデータのビット２，３は、それぞれ、ランプ制御コマンド、音制御コマンドを送出すべきか否かを示すビットであり、ＣＰＵ５６は、それらのコマンドを送出すべきタイミングになったら、特別図柄プロセス処理等で、ポインタが指しているコマンド送信テーブルに、ＩＮＴデータ、コマンドデータ１およびコマンドデータ２を設定する。それらのコマンドを送出するときには、ＩＮＴデータの該当ビットが「１」に設定され、コマンドデータ１およびコマンドデータ２にＭＯＤＥデータおよびＥＸＴデータが設定される。
【０２０６】
この実施の形態では、払出制御コマンドについて、図３１（Ｃ）に示すように、リングバッファおよび送信バッファが用意されている。そして、賞球処理において、賞球払出条件が成立すると、成立した条件に応じた賞球個数が順次リングバッファに設定される。また、賞球個数に関する払出制御コマンド送出する際に、リングバッファから１個のデータが送信バッファに転送される。なお、図３１（Ｃ）に示す例では、リングバッファには、１２個分の払出制御コマンドに相当するデータが格納可能になっている。すなわち、１２個のバッファがある。なお、リングバッファにおけるバッファの数は、賞球を発生させる入賞口の数に対応した数であればよい。同時入賞が発生した場合でも、それぞれの入賞にもとづく払出制御コマンドのデータの格納が可能だからである。
【０２０７】
図３２は、主基板３１から他の電気部品制御基板に送出される制御コマンドのコマンド形態の一例を示す説明図である。この実施の形態では、制御コマンドは２バイト構成であり、１バイト目はＭＯＤＥ（コマンドの分類）を表し、２バイト目はＥＸＴ（コマンドの種類）を表す。ＭＯＤＥデータの先頭ビット（ビット７）は必ず「１」とされ、ＥＸＴデータの先頭ビット（ビット７）は必ず「０」とされる。このように、電気部品制御基板へのコマンドとなる制御コマンドは、複数のデータで構成され、先頭ビットによってそれぞれを区別可能な態様になっている。なお、図３２に示されたコマンド形態は一例であって他のコマンド形態を用いてもよい。例えば、１バイトや３バイト以上で構成される制御コマンドを用いてもよい。また、図３２では払出制御基板３７に送出される払出制御コマンドを例示するが、他の電気部品制御基板に送出される制御コマンドも同一構成である。
【０２０８】
図３３は、各電気部品制御手段に対する制御コマンドを構成する８ビットの制御信号ＣＤ０〜ＣＤ７とＩＮＴ信号との関係を示すタイミング図である。図３３に示すように、ＭＯＤＥまたはＥＸＴのデータが出力ポート（出力ポート１〜出力ポート４のうちのいずれか）に出力されてから、Ａで示される期間が経過すると、ＣＰＵ５６は、データ出力を示す信号であるＩＮＴ信号をハイレベル（オンデータ）にする。また、そこからＢで示される期間が経過するとＩＮＴ信号をローレベル（オフデータ）にする。さらに、次に送出すべきデータがある場合には、すなわち、ＭＯＤＥデータ送出後では、Ｃで示される期間をおいてから２バイト目のデータを出力ポートに送出する。２バイト目のデータに関して、Ａ，Ｂの期間は、１バイト目の場合と同様である。このように、取込信号はＭＯＤＥおよびＥＸＴのデータのそれぞれについて出力される。
【０２０９】
Ａの期間は、ＣＰＵ５６が、コマンドの送出準備の期間すなわちバッファに送出コマンドを設定する処理に要する期間であるとともに、制御信号線におけるデータの安定化のための期間である。すなわち、制御信号線において制御信号ＣＤ０〜ＣＤ７が出力された後、所定期間（Ａの期間：オフ出力期間の一部）経過後に、取込信号としてのＩＮＴ信号が出力される。また、Ｂの期間（オン出力期間）は、ＩＮＴ信号安定化のための期間である。そして、Ｃの期間（オフ出力期間の一部）は、電気部品制御手段が確実にデータを取り込めるように設定されている期間である。Ｂ，Ｃの期間では、信号線上のデータは変化しない。すなわち、Ｂ，Ｃの期間が経過するまでデータ出力が維持される。
【０２１０】
この実施の形態では、払出制御基板３７への払出制御コマンド、図柄制御基板８０への表示制御コマンド、ランプ制御基板３５へのランプ制御コマンドおよび音制御基板７０への音制御コマンドは、同一のコマンド送信処理ルーチン（共通モジュール）を用いて送出される。そこで、Ｂ，Ｃの期間すなわち１バイト目に関するＩＮＴ信号が立ち上がってから２バイト目のデータが送出開始されるまでの期間は、コマンド受信処理に最も時間がかかる電気部品制御手段における受信処理時間よりも長くなるように設定される。
【０２１１】
なお、各電気部品制御手段は、ＩＮＴ信号が立ち上がったことを検知して、例えば割込処理によって１バイトのデータの取り込み処理を開始する。
【０２１２】
Ｂ，Ｃの期間が、コマンド受信処理に最も時間がかかる電気部品制御手段における受信処理時間よりも長いので、遊技制御手段が、各電気部品制御手段に対するコマンド送出処理を共通モジュールで制御しても、いずれの電気部品制御手段でも遊技制御手段からの制御コマンドを確実に受信することができる。
【０２１３】
ＣＰＵ５６は、ＩＮＴ信号出力処理を実行した後に所定期間が経過すると次のデータを送出できる状態になるが、その所定期間（Ｂ，Ｃの期間）は、ＩＮＴ信号出力処理の前にデータを送出してからＩＮＴ信号を出力開始するまでの期間（Ａの期間）よりも長い。上述したように、Ａの期間はコマンドの信号線における安定化期間であり、Ｂ，Ｃの期間は受信側がデータを取り込むのに要する時間を確保するための期間である。従って、Ａの期間をＢ，Ｃの期間よりも短くすることによって、受信側の電気部品制御手段が確実にコマンドを受信できる状態になるという効果を得ることができるとともに、１つのコマンドの送出完了に要する期間が短縮される効果もある。
【０２１４】
図３４は、払出制御コマンドの内容の一例を示す説明図である。本例では、払出制御を実行するために、複数種類の払出制御コマンドが用いられる。図３４に示された例において、ＭＯＤＥ＝ＦＦ（Ｈ），ＥＸＴ＝００（Ｈ）のコマンドＦＦ００（Ｈ）は、払出が可能であることを指示する払出制御コマンド（払出可能状態指定コマンド）である。ＭＯＤＥ＝ＦＦ（Ｈ），ＥＸＴ＝０１（Ｈ）のコマンドＦＦ０１（Ｈ）は、払出を停止すべき状態であることを指示する払出制御コマンド（払出停止状態指定コマンド）である。また、ＭＯＤＥ＝Ｆ０（Ｈ）のコマンドＦ０ＸＸ（Ｈ）は、賞球個数を指定する払出制御コマンド（払出個数指定コマンド）である。ＥＸＴである「ＸＸ」が払出個数を示す。
【０２１５】
払出制御手段は、主基板３１の遊技制御手段からＦＦ０１（Ｈ）の払出制御コマンドを受信すると賞球払出および球貸しを停止する状態となり、ＦＦ００（Ｈ）の払出制御コマンドを受信すると賞球払出および球貸しができる状態になる。また、賞球個数を指定する払出制御コマンドを受信すると、受信したコマンドで指定された個数に応じた賞球払出制御を行う。
【０２１６】
なお、払出制御コマンドは、払出制御手段が認識可能に１回だけ送出される。認識可能とは、この例では、ＩＮＴ信号のレベルが変化することであり、認識可能に１回だけ送出されるとは、この例では、払出制御信号の１バイト目および２バイト目のそれぞれに応じてＩＮＴ信号が１回だけパルス状（矩形波状）に出力されることである。
【０２１７】
各電気部品制御基板への制御コマンドを、対応する出力ポート（出力ポート１〜４）に出力する際に、出力ポート０のビット０〜３のうちのいずれかのビットが所定期間「１」（ハイレベル）になるのであるが、ＩＮＴデータにおけるビット配列と出力ポート０におけるビット配列とは対応している。従って、各電気部品制御基板に制御コマンドを送出する際に、ＩＮＴデータにもとづいて、容易にＩＮＴ信号の出力を行うことができる。
【０２１８】
図３５は、コマンドセット処理（ステップＳ２０５，Ｓ２０９，Ｓ２５１）の処理例を示すフローチャートである。コマンドセット処理は、コマンド出力処理とＩＮＴ信号出力処理とを含む処理である。コマンドセット処理において、ＣＰＵ５６は、まず、コマンド送信テーブルのアドレス（送信信号指示手段としてのポインタの内容）をスタック等に退避する（ステップＳ３３１）。そして、ポインタが指していたコマンド送信テーブルのＩＮＴデータを引数１にロードする（ステップＳ３３２）。引数１は、後述するコマンド送信処理に対する入力情報になる。また、コマンド送信テーブルを指すアドレスを＋１する（ステップＳ３３３）。従って、コマンド送信テーブルを指すアドレスは、コマンドデータ１のアドレスに一致する。
【０２１９】
そこで、ＣＰＵ５６は、コマンドデータ１を読み出して引数２に設定する（ステップＳ３３４）。引数２も、後述するコマンド送信処理に対する入力情報になる。そして、コマンド送信処理ルーチンをコールする（ステップＳ３３５）。
【０２２０】
図３６は、コマンド送信処理ルーチンを示すフローチャートである。コマンド送信処理ルーチンにおいて、ＣＰＵ５６は、まず、引数１に設定されているデータすなわちＩＮＴデータを、比較値として決められているワークエリアに設定する（ステップＳ３５１）。次いで、送信回数＝４を、処理数として決められているワークエリアに設定する（ステップＳ３５２）。そして、払出制御信号を出力するためのポート１のアドレスをＩＯアドレスにセットする（ステップＳ３５３）。この実施の形態では、ポート１のアドレスは、払出制御信号を出力するための出力ポートのアドレスである。また、ポート２〜４のアドレスが、表示制御信号、ランプ制御信号、音声制御信号を出力するための出力ポートのアドレスである。
【０２２１】
次に、ＣＰＵ５６は、比較値を１ビット右にシフトする（ステップＳ３５４）。シフト処理の結果、キャリービットが１になったか否か確認する（ステップＳ３５５）。キャリービットが１になったということは、ＩＮＴデータにおける最も右側のビットが「１」であったことを意味する。この実施の形態では４回のシフト処理が行われるのであるが、例えば、払出制御コマンドを送出すべきことが指定されているときには、最初のシフト処理でキャリービットが１になる。
【０２２２】
キャリービットが１になった場合には、引数２に設定されているデータ、この場合にはコマンドデータ１（すなわちＭＯＤＥデータ）を、ＩＯアドレスとして設定されているアドレスに出力する（ステップＳ３５６）。最初のシフト処理が行われたときにはＩＯアドレスにポート１のアドレスが設定されているので、そのときに、払出制御コマンドのＭＯＤＥデータがポート１に出力される。
【０２２３】
次いで、ＣＰＵ５６は、ＩＯアドレスを１加算するとともに（ステップＳ３５７）、処理数を１減算する（ステップＳ３５８）。加算前にポート１を示していた場合には、ＩＯアドレスに対する加算処理によって、ＩＯアドレスにはポート２のアドレスが設定される。ポート２は、表示制御コマンドを出力するためのポートである。そして、ＣＰＵ５６は、処理数の値を確認し（ステップＳ３５９）、値が０になっていなければ、ステップＳ３５４に戻る。ステップＳ３５４で再度シフト処理が行われる。
【０２２４】
２回目のシフト処理ではＩＮＴデータにおけるビット１の値が押し出され、ビット１の値に応じてキャリーフラグが「１」または「０」になる。従って、表示制御コマンドを送出すべきことが指定されているか否かのチェックが行われる。同様に、３回目および４回目のシフト処理によって、ランプ制御コマンドおよび音制御コマンドを送出すべきことが指定されているか否かのチェックが行われる。このように、それぞれのシフト処理が行われるときに、ＩＯアドレスには、シフト処理によってチェックされる制御コマンド（払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音制御コマンド）に対応したＩＯアドレスが設定されている。
【０２２５】
よって、キャリーフラグが「１」になったときには、対応する出力ポート（ポート１〜ポート４）に制御コマンドが送出される。すなわち、１つの共通モジュールで、各電気部品制御手段に対する制御コマンドの送出処理を行うことができる。
【０２２６】
また、このように、シフト処理のみによってどの電気部品制御手段に対して制御コマンドを出力すべきかが判定されるので、いずれの電気部品制御手段に対して制御コマンドを出力すべきか判定する処理が簡略化されている。
【０２２７】
次に、ＣＰＵ５６は、シフト処理開始前のＩＮＴデータが格納されている引数１の内容を読み出し（ステップＳ３６０）、読み出したデータをポート０に出力する（ステップＳ３６１）。この実施の形態では、ポート０のアドレスは、各制御信号についてのＩＮＴ信号を出力するためのポートであり、ポート０のビット０〜４が、それぞれ、払出制御ＩＮＴ信号、表示制御ＩＮＴ信号、ランプ制御ＩＮＴ信号、音制御ＩＮＴ信号を出力するためのポートである。ＩＮＴデータでは、ステップＳ３５１〜Ｓ３５９の処理で出力された制御コマンド（払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音制御コマンド）に応じたＩＮＴ信号の出力ビットに対応したビットが「１」になっている。従って、ポート１〜ポート４のいずれかに出力された制御コマンド（払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音制御コマンド）に対応したＩＮＴ信号がハイレベルになる。
【０２２８】
次いで、ＣＰＵ５６は、ウェイトカウンタに所定値を設定し（ステップＳ３６２）、その値が０になるまで１ずつ減算する（ステップＳ３６３，Ｓ３６４）。この処理は、図３３に示されたＢの期間を設定するための処理である。ウェイトカウンタの値が０になると、クリアデータ（００）を設定して（ステップＳ３６５）、そのデータをポート０に出力する（ステップＳ３６６）。よって、ＩＮＴ信号はローレベルになる。そして、ウェイトカウンタに所定値を設定し（ステップＳ３６２）、その値が０になるまで１ずつ減算する（ステップＳ３６８，Ｓ３６９）。この処理は、図３３に示されたＣの期間を設定するための処理である。ただし、実際のＣの期間は、ステップＳ３６７〜Ｓ３６９で作成される時間に、その後の処理時間（この時点でＭＯＤＥデータが出力されている場合にはＥＸＴデータを出力するまでに要する制御にかかる時間）が加算された期間となる。このように、Ｃの期間が設定されることによって、連続してコマンドが送出される場合であっても、一のコマンドの出力完了後、次にコマンドの送出が開始されるまでに所定期間がおかれることになり、コマンドを受信する電気部品制御手段の側で、容易に連続するコマンドの区切りを識別することができ、各コマンドは確実に受信される。
【０２２９】
従って、ステップＳ３６７でウェイトカウンタに設定される値は、Ｃの期間が、制御コマンド受信対象となる全ての電気部品制御手段が確実にコマンド受信処理を行うのに十分な期間になるような値である。また、ウェイトカウンタに設定される値は、Ｃの期間が、ステップＳ３５７〜Ｓ３５９の処理に要する時間（Ａの期間に相当）よりも長くなるような値である。なお、Ａの期間をより長くしたい場合には、Ａの期間を作成するためのウェイト処理（例えば、ウェイトカウンタに所定値を設定し、ウェイトカウンタの値が０になるまで減算を行う処理）を行う。
【０２３０】
以上のようにして、制御コマンドの１バイト目のＭＯＤＥデータが送出される。そこで、ＣＰＵ５６は、図３５に示すステップＳ３３６で、コマンド送信テーブルを指す値を１加算する。従って、３バイト目のコマンドデータ２の領域が指定される。ＣＰＵ５６は、指し示されたコマンドデータ２の内容を引数２にロードする（ステップＳ３３７）。また、コマンドデータ２のビット７（ワークエリア参照ビット）の値が「０」であるか否か確認する（ステップＳ３３９）。０でなければ、送信バッファの内容を引数２にロードする（ステップＳ３４１）。なお、ワークエリア参照ビットの値が「１」であるときに拡張データを使用するように構成されている場合には、コマンド拡張データアドレステーブルの先頭アドレスをポインタにセットし、そのポインタにコマンドデータ２のビット６〜ビット０の値を加算してアドレスを算出する。そして、そのアドレスが指すエリアのデータを引数２にロードする。
【０２３１】
送信バッファには賞球個数を特定可能なデータが設定されているので、引数２にそのデータが設定される。なお、ワークエリア参照ビットの値が「１」であるときに拡張データを使用するように構成されている場合には、コマンド拡張データアドレステーブルには、電気部品制御手段に送出されうるＥＸＴデータが順次設定される。よって、ワークエリア参照ビットの値が「１」であれば、コマンドデータ２の内容に応じたコマンド拡張データアドレステーブル内のＥＸＴデータが引数２にロードされる。
【０２３２】
次に、ＣＰＵ５６は、コマンド送信処理ルーチンをコールする（ステップＳ３４２）。従って、ＭＯＤＥデータの送出の場合と同様のタイミングでＥＸＴデータが送出される。
【０２３３】
以上のようにして、２バイト構成の制御コマンド（払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音制御コマンド）が、対応する電気部品制御手段に送信される。電気部品制御手段ではＩＮＴ信号の立ち上がりを検出すると制御コマンドの取り込み処理を開始するのであるが、いずれの電気部品制御手段についても、取り込み処理が完了する前に遊技制御手段からの新たな信号が信号線に出力されることはない。すなわち、各電気部品制御手段において、確実なコマンド受信処理が行われる。なお、各電気部品制御手段は、ＩＮＴ信号の立ち下がりで制御コマンドの取り込み処理を開始してもよい。また、ＩＮＴ信号の極性を図３３に示された場合と逆にしてもよい。
【０２３４】
また、この実施の形態では、賞球処理において、賞球払出条件が成立すると賞球個数を特定可能なデータが、同時に複数のデータを格納可能なリングバッファに格納され、賞球個数を指定する払出制御コマンドを送出する際に、読出ポインタが指しているリングバッファの領域のデータが送信バッファに転送される。従って、同時に複数の賞球払出条件の成立があっても、それらの条件成立にもとづく賞球個数を特定可能なデータがリングバッファに保存されるので、各条件成立にもとづくコマンド出力処理は問題なく実行される。
【０２３５】
さらに、この実施の形態では、１回の賞球処理内で払出停止状態指定コマンドまたは払出可能状態指定コマンドと賞球個数を示すコマンドとの双方を送出することができる。すなわち、２ｍｓ毎に起動される１回の制御期間内において、複数のコマンドを送出することができる。また、この実施の形態では、各制御手段への制御コマンド（表示制御コマンド、ランプ制御コマンド、音制御コマンド、払出制御コマンド）毎に、それぞれ複数のリングバッファが用意されているので、例えば、表示制御コマンド、ランプ制御コマンドおよび音制御コマンドのリングバッファに制御コマンドを特定可能なデータが設定されている場合には、１回のコマンド制御処理で複数の表示制御コマンド、ランプ制御コマンドおよび音制御コマンドを送出するように構成することも可能である。すなわち、同時に（遊技制御処理すなわち２ｍｓタイマ割込処理の起動周期での意味）、複数の制御コマンドを送出することができる。遊技演出の進行上、それらの制御コマンドの送出タイミングは同時に発生するので、このように構成されているのは便利である。ただし、払出制御コマンドは、遊技演出の進行とは無関係に発生するので、一般には、表示制御コマンド、ランプ制御コマンドおよび音制御コマンドと同時に送出されることはない。
【０２３６】
図３７は、賞球個数減算処理の一例を示すフローチャートである。賞球個数減算処理において、ＣＰＵ５６は、まず、総賞球数格納バッファの格納値をロードする（ステップＳ３８１）。そして、格納値が０であるか否か確認する（ステップＳ３８２）。０であれば処理を終了する。
【０２３７】
０でなければ、賞球カウントスイッチ用のスイッチタイマをロードし（ステップＳ３８３）、ロード値とオン判定値（この場合は「２」）とを比較する（ステップＳ３８４）。一致したら（ステップＳ３８５）、賞球カウントスイッチ３０１Ａが確かにオンしたとして、すなわち、確かに１個の遊技球が球払出装置９７から払い出されたとして、総賞球数格納バッファの格納値を１減算する（ステップＳ３８６）。
【０２３８】
また、賞球情報カウンタの値を＋１する（ステップＳ３８７）。そして、賞球情報カウンタの値が１０以上であれば（ステップＳ３８８）、賞球情報出力カウンタの値を＋１するとともに（ステップＳ３８９）、賞球情報カウンタの値を−１０する（ステップＳ３９０）。なお、賞球情報出力カウンタの値は、図１８に示された遊技制御処理における情報出力処理（ステップＳ３０）で参照され、その値が１以上であれば、賞球信号（出力ポート５のビット７：図１３参照）として１パルスが出力される。よって、この実施の形態では、１０個の遊技球が賞球として払い出される度に、１つの賞球信号が遊技機外部に出力される。
【０２３９】
そして、総賞球数格納バッファの格納値が０になったら（ステップＳ３９１）、賞球払出中フラグをクリアし（ステップＳ３９２）、賞球残数がないことを報知するために、ランプ制御コマンド用のコマンド送信テーブルに賞球ランプ５１の消灯を示すコマンドデータを設定した後（ステップＳ３９３）、ランプ制御コマンドの送出処理を実行する（ステップＳ３９４）。
【０２４０】
次に、遊技制御手段以外の電気部品制御手段の例として、払出制御手段について説明する。
【０２４１】
図３８は、払出制御用ＣＰＵ３７１周りの一構成例を示すブロック図である。図３８に示すように、電源基板９１０の電源監視回路（電源監視手段）からの電源断信号が、バッファ回路９６０を介して払出制御用ＣＰＵ３７１のマスク不能割込端子（ＸＮＭＩ端子）に接続されている。従って、払出制御用ＣＰＵ３７１は、マスク不能割込処理によって遊技機への電力供給停止の発生を確認することができる。
【０２４２】
払出制御用ＣＰＵ３７１のＣＬＫ／ＴＲＧ２端子には、主基板３１からのＩＮＴ信号が接続されている。ＣＬＫ／ＴＲＧ２端子にクロック信号が入力されると、払出制御用ＣＰＵ３７１に内蔵されているタイマカウンタレジスタＣＬＫ／ＴＲＧ２の値がダウンカウントされる。そして、レジスタ値が０になると割込が発生する。従って、タイマカウンタレジスタＣＬＫ／ＴＲＧ２の初期値を「１」に設定しておけば、ＩＮＴ信号の入力に応じて割込が発生することになる。
【０２４３】
払出制御基板３７には、システムリセット回路９７５も搭載されているが、この実施の形態では、システムリセット回路９７５におけるリセットＩＣ９７６は、電源投入時に、外付けのコンデンサに容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。また、リセットＩＣ９７６は、ＶSLの電源電圧を監視して電圧値が所定値（例えば＋９Ｖ）以下になると出力をローレベルにする。従って、遊技機への電力供給停止時には、リセットＩＣ９７６からの信号がローレベルになることによって払出制御用ＣＰＵ３７１がシステムリセットされる。
【０２４４】
リセットＩＣ９７６が電力供給停止を検知するための所定値は、通常時の電圧より低いが、払出制御用ＣＰＵ３７１が暫くの間動作しうる程度の電圧である。また、リセットＩＣ９７６が、払出制御用ＣＰＵ３７１が必要とする電圧（この例では＋５Ｖ）よりも高い電圧を監視するように構成されているので、払出制御用ＣＰＵ３７１が必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。なお、システムリセット回路９７５は、第２の電源監視手段に相当する。
【０２４５】
＋５Ｖ電源から電力が供給されていない間、払出制御用ＣＰＵ３７１の内蔵ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源がバックアップ端子に接続されることによってバックアップされ、停電等の遊技機に対する電力供給停止が発生しても内容は保存される。そして、＋５Ｖ電源が復旧すると、システムリセット回路９７５からリセット信号が発せられるので、払出制御用ＣＰＵ３７１は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の払出制御状態に復旧させることができる。
【０２４６】
なお、図３８に示された構成では、システムリセット回路９７５は、電源投入時に、コンデンサの容量で決まる期間のローレベルを出力し、その後ハイレベルを出力する。すなわち、リセット解除タイミングは１回だけである。しかし、図１１に示された主基板３１の場合と同様に、複数回のリセット解除タイミングが発生するような回路構成を用いてもよい。
【０２４７】
図３９は、この実施の形態における出力ポートの割り当てを示す説明図である。図３９に示すように、出力ポートＣ（アドレス００Ｈ）は、払出モータ２８９に出力される駆動信号等の出力ポートである。また、出力ポートＤ（アドレス０１Ｈ）は、７セグメントＬＥＤであるエラー表示ＬＥＤ３７４に出力される表示制御信号の出力ポートである。そして、出力ポートＥ（アドレス０２Ｈ）は、振分ソレノイド３１０に出力される駆動信号、およびカードユニット５０に対するＥＸＳ信号とＰＲＤＹ信号とを出力するための出力ポートである。
【０２４８】
図４０は、この実施の形態における入力ポートのビット割り当てを示す説明図である。図４０に示すように、入力ポートＡ（アドレス０６Ｈ）は、主基板３１から送出された払出制御コマンドの８ビットの払出制御信号を取り込むための入力ポートである。また、入力ポートＢ（アドレス０７Ｈ）のビット０〜１には、それぞれ、賞球カウントスイッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂの検出信号が入力される。ビット２〜５には、カードユニット５０からのＢＲＤＹ信号、ＢＲＱ信号、ＶＬ信号およびクリアスイッチ９２１の検出信号が入力される。
【０２４９】
図４１は、払出制御手段（払出制御用ＣＰＵ３７１およびＲＯＭ，ＲＡＭ等の周辺回路）のメイン処理を示すフローチャートである。メイン処理では、払出制御用ＣＰＵ３７１は、まず、必要な初期設定を行う。すなわち、払出制御用ＣＰＵ３７１は、まず、割込禁止に設定する（ステップＳ７０１）。次に、割込モードを割込モード２に設定し（ステップＳ７０２）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ７０３）。また、払出制御用ＣＰＵ３７１は、内蔵デバイスレジスタの初期化を行い（ステップＳ７０４）、ＣＴＣおよびＰＩＯの初期化（ステップＳ７０５）を行った後に、ＲＡＭをアクセス可能状態に設定する（ステップＳ７０６）。
【０２５０】
この実施の形態では、内蔵ＣＴＣのうちの一つのチャネルがタイマモードで使用される。従って、ステップＳ７０４の内蔵デバイスレジスタの設定処理およびステップＳ７０５の処理において、使用するチャネルをタイマモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。そして、そのチャネルによる割込がタイマ割込として用いられる。タイマ割込を例えば２ｍｓ毎に発生させたい場合は、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。
【０２５１】
なお、タイマモードに設定されたチャネル（この実施の形態ではチャネル３）に設定される割込ベクタは、タイマ割込処理の先頭アドレスに相当するものである。具体的は、Ｉレジスタに設定された値と割込ベクタとでタイマ割込処理の先頭アドレスが特定される。タイマ割込処理では、払出制御処理が実行される。
【０２５２】
また、内蔵ＣＴＣのうちの他の一つのチャネル（この実施の形態ではチャネル２）が、遊技制御手段からの払出制御コマンド受信のための割込発生用のチャネルとして用いられ、そのチャネルがカウンタモードで使用される。従って、ステップＳ７０４の内蔵デバイスレジスタの設定処理およびステップＳ７０５の処理において、使用するチャネルをカウンタモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。
【０２５３】
カウンタモードに設定されたチャネル（チャネル２）に設定される割込ベクタは、後述するコマンド受信割込処理の先頭アドレスに相当するものである。具体的は、Ｉレジスタに設定された値と割込ベクタとでコマンド受信割込処理の先頭アドレスが特定される。
【０２５４】
この実施の形態では、払出制御用ＣＰＵ３７１でも割込モード２が設定される。従って、内蔵ＣＴＣのカウントアップにもとづく割込処理を使用することができる。また、ＣＴＣが送出した割込ベクタに応じた割込処理開始アドレスを設定することができる。
【０２５５】
ＣＴＣのチャネル２（ＣＨ２）のカウントアップにもとづく割込は、上述したタイマカウンタレジスタＣＬＫ／ＴＲＧ２の値が「０」になったときに発生する割込である。従って、例えばステップＳ７０５において、特定レジスタとしてのタイマカウンタレジスタＣＬＫ／ＴＲＧ２に初期値「１」が設定される。さらに、ＣＬＫ／ＴＲＧ２端子に入力される信号の立ち上がりまたは立ち下がりで特定レジスタとしてのタイマカウンタレジスタＣＬＫ／ＴＲＧ２のカウント値が−１されるのであるが、所定の特定レジスタの設定によって、立ち上がり／立ち下がりの選択を行うことができる。この実施の形態では、ＣＬＫ／ＴＲＧ２端子に入力される信号の立ち上がりで、タイマカウンタレジスタＣＬＫ／ＴＲＧ２のカウント値が−１されるような設定が行われる。
【０２５６】
また、ＣＴＣのチャネル３（ＣＨ３）のカウントアップにもとづく割込は、ＣＰＵの内部クロック（システムクロック）をカウントダウンしてレジスタ値が「０」になったら発生する割込であり、後述する２ｍｓタイマ割込として用いられる。具体的には、ＣＰＵ３７１の動作クロックを分周したクロックがＣＴＣに与えられ、クロックの入力によってレジスタの値が減算され、レジスタの値が０になるとタイマ割込が発生する。例えば、ＣＨ３のレジスタ値はシステムクロックの１／２５６周期で減算される。分周したクロックにもとづいて減算が行われるので、レジスタの初期値は大きくならない。ステップＳ７０５において、ＣＨ３のレジスタには、初期値として２ｍｓに相当する値が設定される。
【０２５７】
ＣＴＣのＣＨ２のカウントアップにもとづく割込は、ＣＨ３のカウントアップにもとづく割込よりも優先順位が高い。従って、同時にカウントアップが生じた場合に、ＣＨ２のカウントアップにもとづく割込、すなわち、コマンド受信割込処理の実行契機となる割込の方が優先される。
【０２５８】
次いで、払出制御用ＣＰＵ３７１は、入力ポートＢ（図４０参照）を介して入力されるクリアスイッチ９２１の出力信号の状態を１回だけ確認する（ステップＳ７０７）。その確認においてオンを検出した場合には、払出制御用ＣＰＵ３７１は、通常の初期化処理を実行する（ステップＳ７１１〜ステップＳ７１３）。クリアスイッチ９２１がオンである場合（押下されている場合）には、ローレベルのクリアスイッチ信号が出力されている。なお、入力ポート３７２では、クリアスイッチ信号のオン状態はハイレベルである。また、払出制御手段においては、ステップＳ７０７の判定を行わなくてもよい。
【０２５９】
なお、払出制御用ＣＰＵ３７１も、主基板３１のＣＰＵ５６と同様に、スイッチの検出信号のオン判定を行う場合には、例えば、オン状態が少なくとも２ｍｓ（２ｍｓ毎に起動される処理の１回目の処理における検出直前に検出信号がオンした場合）継続しないとスイッチオンとは見なさないが、クリアスイッチ９２１のオン検出の場合には、１回のオン判定でオン／オフが判定される。すなわち、操作手段としてのクリアスイッチ９２１が所定の操作状態であるか否かを払出制御用ＣＰＵ３７１が判定するための初期化要求検出判定期間は、遊技媒体検出手段としての賞球カウントスイッチ等が遊技媒体を検出したことを判定するための遊技媒体検出判定期間とは異なる期間とされている。
【０２６０】
クリアスイッチ９２１がオンの状態でない場合には、払出制御用ＣＰＵ３７１は、払出制御用のバックアップＲＡＭ領域にバックアップデータが存在しているか否かの確認を行う（ステップＳ７０８）。例えば、主基板３１のＣＰＵ５６の処理と同様に、遊技機への電力供給停止時にセットされるバックアップフラグがセット状態になっているか否かによって、バックアップデータが存在しているか否か確認する。バックアップフラグがセット状態になっている場合には、バックアップデータありと判断する。
【０２６１】
バックアップありを確認したら、払出制御用ＣＰＵ３７１は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う。不測の停電等の電力供給の停止が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電力供給の停止時の状態に戻すことができないので、不足の停電等からの復旧時ではなく電源投入時に実行される初期化処理を実行する。
【０２６２】
チェック結果が正常であれば（ステップＳ７０９）、払出制御用ＣＰＵ３７１は、内部状態を電力供給停止時の状態に戻すための払出状態復旧処理を行う（ステップＳ７１０）。そして、バックアップＲＡＭ領域に保存されていたＰＣ（プログラムカウンタ）の指すアドレスに復帰する。
【０２６３】
初期化処理では、払出制御用ＣＰＵ３７１は、まず、ＲＡＭクリア処理を行う（ステップＳ７１１）。そして、２ｍｓ毎に定期的にタイマ割込がかかるように払出制御用ＣＰＵ３７１に設けられているＣＴＣのレジスタの設定が行われる（ステップＳ７１２）。すなわち、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。そして、初期設定処理のステップＳ７０１において割込禁止とされているので、初期化処理を終える前に割込が許可される（ステップＳ７１３）。
【０２６４】
この実施の形態では、払出制御用ＣＰＵ３７１の内蔵ＣＴＣが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、タイマ割込が発生すると、図４２に示すように、タイマ割込があったことを示すタイマ割込フラグがセットされる（ステップＳ７７２）。そして、メイン処理において、タイマ割込フラグがセットされたことが検出されたら（ステップＳ７１４）、タイマ割込フラグがリセットされるとともに（ステップＳ７５１）、払出制御処理（ステップＳ７５１〜Ｓ７６０）が実行される。
【０２６５】
なお、タイマ割込では、図４２に示すように、最初に割込許可状態に設定される（ステップＳ７７１）。よって、タイマ割込処理中では割込許可状態になり、ＩＮＴ信号の入力にもとづく払出制御コマンド受信処理を優先して実行することができる。
【０２６６】
払出制御処理において、払出制御用ＣＰＵ３７１は、まず、入力ポート３７２ｂに入力される賞球カウントスイッチ３０１Ａや球貸しカウントスイッチ３０１Ｂ等のスイッチがオンしたか否かを判定する（スイッチ処理：ステップＳ７５２）。
【０２６７】
次に、払出制御用ＣＰＵ３７１は、主基板３１から払出停止状態指定コマンドを受信していたら払出停止状態に設定し、払出可能状態指定コマンドを受信していたら払出停止状態の解除を行う（払出停止状態設定処理：ステップＳ７５３）。また、受信した払出制御コマンドを解析し、解析結果に応じた処理を実行する（コマンド解析実行処理：ステップＳ７５４）。さらに、プリペイドカードユニット制御処理を行う（ステップＳ７５５）。
【０２６８】
次いで、払出制御用ＣＰＵ３７１は、球貸し要求に応じて貸し球を払い出す制御を行う（ステップＳ７５６）。このとき、払出制御用ＣＰＵ３７１は、振分ソレノイド３１０によって球振分部材３１１を球貸し側に設定する。
【０２６９】
さらに、払出制御用ＣＰＵ３７１は、総合個数記憶に格納された個数の賞球を払い出す賞球制御処理を行う（ステップＳ７５７）。このとき、払出制御用ＣＰＵ３７１は、振分ソレノイド３１０によって球振分部材３１１を賞球側に設定する。そして、出力ポート３７２ｃおよび中継基板７２を介して球払出装置９７の払出機構部分における払出モータ２８９に対して駆動信号を出力し、所定の回転数分払出モータ２８９を回転させる払出モータ制御処理を行う（ステップＳ７５８）。
【０２７０】
なお、この実施の形態では、払出モータ２８９としてステッピングモータが用いられ、それらを制御するために１−２相励磁方式が用いられる。従って、具体的には、払出モータ制御処理において、８種類の励磁パターンデータが繰り返し払出モータ２８９に出力される。また、この実施の形態では、各励磁パターンデータが４ｍｓずつ出力される。
【０２７１】
次いで、エラー検出処理が行われ、その結果に応じてエラー表示ＬＥＤ３７４に所定の表示を行う（エラー処理：ステップＳ７５９）。また、遊技機外部に出力される球貸し個数信号を出力する処理等を行う（出力処理：ステップＳ７６０）。
【０２７２】
なお、図３９に示す出力ポートＣは、払出制御処理における払出モータ制御処理（ステップＳ７５８）でアクセスされる。また、出力ポートＤは、払出制御処理におけるエラー処理（ステップＳ７５９）でアクセスされる。そして、出力ポートＥは、払出制御処理における球貸し制御処理（ステップＳ７５６）および賞球制御処理（ステップＳ７５７）でアクセスされる。
【０２７３】
図４３は、ステップＳ７１０の払出状態復旧処理の一例を示すフローチャートである。払出状態復旧処理において、払出制御用ＣＰＵ３７１は、まず、スタックポインタの復帰処理を行う（ステップＳ７３１）。スタックポインタの値は、後述する電力供給停止時処理において、所定のＲＡＭエリア（電源バックアップされている）に退避している。よって、ステップＳ７３１では、そのＲＡＭエリアの値をスタックポインタに設定することによって復帰させる。なお、復帰されたスタックポインタが指す領域（すなわちスタック領域）には、電力供給が停止したときのレジスタ値やプログラムカウンタ（ＰＣ）の値が退避している。
【０２７４】
次いで、払出制御用ＣＰＵ３７１は、バックアップフラグをクリアする（ステップＳ７３２）すなわち、前回の電力供給停止時に所定の記憶保護処理が実行されたことを示すフラグをリセットする。また、スタック領域から各種レジスタの退避値を読み出して、各種レジスタに設定する（ステップＳ７３３）。すなわち、レジスタ復元処理を行う。そして、パリティフラグがオンしていない場合には割込許可状態にする（ステップＳ７３４，Ｓ７３５）。最後に、ＡＦレジスタ（アキュミュレータとフラグのレジスタ）をスタック領域から復元する（ステップＳ７３６）。
【０２７５】
そして、ＲＥＴ命令が実行されるのであるが、ここでのリターン先は、払出状態復旧処理をコールした部分ではない。なぜなら、ステップＳ７３１においてスタックポインタの復帰処理がなされ、復帰されたスタックポインタが指すスタック領域に格納されているリターンアドレスは、プログラムにおける前回の電力供給停止時にＮＭＩが発生したアドレスである。従って、ステップＳ７３６の次のＲＥＴ命令によって、電力供給停止時にＮＭＩが発生したアドレスにリターンする。すなわち、スタック領域に退避されていたアドレスにもとづいて復旧制御が実行されている。
【０２７６】
図４４および図４５は、電源基板９１０からの電源断信号に応じて実行されるマスク不能割込処理（ＮＭＩ処理：電力供給停止時処理）の処理例を示すフローチャートである。
【０２７７】
電力供給停止時処理において、払出制御用ＣＰＵ３７１は、ＡＦレジスタを所定のバックアップＲＡＭ領域に退避する（ステップＳ８０１）。また、割込フラグをパリティフラグにコピーする（ステップＳ８０２）。パリティフラグはバックアップＲＡＭ領域に形成されている。割込フラグは、割込許可状態であるのか割込禁止状態であるのかを示すフラグであって、払出制御用ＣＰＵ３７１が内蔵する制御レジスタ中にある。割込フラグのオン状態が割込禁止状態であることを示す。上述したように、パリティフラグは遊技状態復旧処理で参照される。そして、払出状態復旧処理において、パリティフラグがオン状態であれば、割込許可状態には設定されない。
【０２７８】
また、ＢＣレジスタ、ＤＥレジスタ、ＨＬレジスタ、ＩＸレジスタおよびスタックポインタをバックアップＲＡＭ領域に退避する（ステップＳ８０４〜８０８）。
【０２７９】
次に、バックアップあり指定値（この例では「５５Ｈ」）をバックアップフラグにストアする。バックアップフラグはバックアップＲＡＭ領域に形成されている。次いで、主基板３１のＣＰＵ５６の処理と同様の処理を行ってパリティデータを作成しバックアップＲＡＭ領域に保存する（ステップＳ８１０〜Ｓ８１９）。そして、ＲＡＭアクセスレジスタにアクセス禁止値を設定する（ステップＳ８２０）。以後、内蔵ＲＡＭのアクセスができなくなる。
【０２８０】
さらに、払出制御用ＣＰＵ３７１は、クリアデータ（００）を適当なレジスタにセットし（ステップＳ８２１）、処理数（この例では「３」）を別のレジスタにセットする（ステップＳ８２２）。また、出力ポートＣのアドレス（この例では「００Ｈ」）をＩＯポインタに設定する（ステップＳ８２３）。ＩＯポインタとして、さらに別のレジスタが用いられる。
【０２８１】
そして、ＩＯポインタが指すアドレスにクリアデータをセットするとともに（ステップＳ８２４）、ＩＯポインタの値を１増やし（ステップＳ８２５）、処理数の値を１減算する（ステップＳ８２７）。ステップＳ８２４〜Ｓ８２６の処理が、処理数の値が０になるまで繰り返される。その結果、全ての出力ポートＣ〜Ｅ（図３９参照）にクリアデータが設定される。図３９に示すように、この例では、「１」がオン状態であり、クリアデータである「００」が各出力ポートにセットされるので、全ての出力ポートがオフ状態になる。
【０２８２】
従って、制御状態を保存するための処理（この例では、チェックサムの生成およびＲＡＭアクセス防止）が実行された後、各出力ポートは直ちにオフ状態になる。従って、その内容が正しく保存されているか否かを示すチェックサムの生成処理、およびその内容を書き換えないようにするためのＲＡＭアクセス防止処理が、払出制御状態を保存するための処理に相当する。
【０２８３】
制御状態を保存するための処理が実行された後、直ちに各出力ポートがオフ状態になるので、保存される遊技状態と整合しない状況が発生することは確実に防止される。また、電気部品の駆動が不能なる状態になる前に電力供給停止処理の際に出力ポートをクリアすることができるので、電気部品の駆動が不能なる状態となる前に払出制御手段により制御される各電気部品を、適切な動作停止状態にすることができる。例えば、駆動状態にある払出モータ２８９の作動を停止させるなど電気部品についての作動を停止させたあとに電気部品の駆動が不能なる状態とすることができる。従って、適切な停止状態で電力供給の復旧を待つことができる。
【０２８４】
出力ポートに対するクリア処理が完了すると、払出制御用ＣＰＵ３７１は、待機状態（ループ状態）に入る。従って、システムリセットされるまで、何もしない状態になる。
【０２８５】
図４６は、払出制御用ＣＰＵ３７１が内蔵するＲＡＭの使用例を示す説明図である。この例では、バックアップＲＡＭ領域に、総合個数記憶（例えば２バイト）と貸し球個数記憶とがそれぞれ形成されている。総合個数記憶は、主基板３１の側から指示された賞球払出個数の総数を記憶するものである。貸し球個数記憶は、未払出の球貸し個数を記憶するものである。なお、バックアップＲＡＭ領域には、上記の遊技球の個数に関する情報を記憶する領域に限られず、例えば、後述する払出停止中フラグ、賞球経路エラーフラグなどのエラー状態を示すフラグ、バックアップフラグなどの各種のフラグを記憶する領域や、受信コマンドバッファなどの各種のバッファなどを記憶する領域なども形成されている。また、払出制御処理において用いられるデータが格納されるＲＡＭ領域は全て電源バックアップされるようにしてもよい。
【０２８６】
そして、払出制御用ＣＰＵ３７１は、例えば、賞球制御処理（ステップＳ７５７）において、遊技制御手段から賞球個数を示す払出制御コマンドを受信すると、指示された個数分だけ総合個数記憶に内容を増加する。また、球貸し制御処理（ステップＳ７５６）において、カードユニット５０から球貸し要求の信号を受信する毎に１単位（例えば２５個）の個数分だけ貸し球個数記憶に内容を増加する。さらに、払出制御用ＣＰＵ３７１は、賞球制御処理において賞球カウントスイッチ３０１Ａが１個の賞球払出を検出すると総合個数記憶の値を１減らし、球貸し制御処理において球貸しカウントスイッチ３０１Ｂが１個の貸し球払出を検出すると貸し球個数記憶の値を１減らす。
【０２８７】
従って、未払出の賞球個数と貸し球個数とが、所定期間はその内容を保持可能なバックアップＲＡＭ領域に記憶されることになる。よって、停電等の不測の電力供給停止が生じても、所定期間内に電力供給が復旧すれば、バックアップＲＡＭ領域の記憶内容にもとづいて賞球処理および球貸し処理を再開することができる。すなわち、遊技機への電力供給が停止しても、電力供給が再開すれば、電力供給停止時の未払出の賞球個数と貸し球個数とにもとづいて払い出しが行われ、遊技者に与えられる不利益を低減することができる。
【０２８８】
図４７は、主基板３１から受信した払出制御コマンドを格納するための受信バッファの一構成例を示す説明図である。この例では、２バイト構成の払出制御コマンドを６個格納可能なリングバッファ形式の受信バッファが用いられる。従って、受信バッファは、受信コマンドバッファ１〜１２の１２バイトの領域で構成される。そして、受信したコマンドをどの領域に格納するのかを示すコマンド受信個数カウンタが用いられる。コマンド受信個数カウンタは、０〜１１の値をとる。
【０２８９】
図４８は、割込処理による払出制御コマンド受信処理を示すフローチャートである。主基板３１からの払出制御用のＩＮＴ信号は払出制御用ＣＰＵ３７１のＣＬＫ／ＴＲＧ２端子に入力されている。よって、主基板３１からのＩＮＴ信号が立ち上がると、払出制御用ＣＰＵ３７１に割込がかかり、図４８に示す払出制御コマンドの受信処理が開始される。なお、払出制御用ＣＰＵ３７１は、割込が発生すると、ソフトウェアで割込許可にしない限り、マスク可能割込がさらに生ずることはないような構造のＣＰＵである。
【０２９０】
なお、ここでは払出制御手段のコマンド受信処理について説明するが、表示制御手段、ランプ制御手段および音制御手段でも、同様のコマンド受信処理が実行されている。また、この実施の形態では、ＣＬＫ／ＴＲＧ２端子の入力が立ち上がるとタイマカウンタレジスタＣＬＫ／ＴＲＧ２の値が−１されるような初期設定を行ったが、すなわち、ＩＮＴ信号の立ち上がりで割込が発生するような初期設定を行ったが、ＣＬＫ／ＴＲＧ２端子の入力が立ち下がるとタイマカウンタレジスタＣＬＫ／ＴＲＧ２の値が−１されるような初期設定を行ってもよい。換言すれば、ＩＮＴ信号の立ち下がりで割込が発生するような初期設定を行ってもよい。
【０２９１】
すなわち、取込信号としてのパルス状（矩形波状）のＩＮＴ信号のレベル変化タイミング（エッジ）で割込が発生するように構成すれば、エッジは立ち上がりエッジであっても立ち下がりエッジであってもよい。いずれにせよ、取込信号としてのパルス状（矩形波状）のＩＮＴ信号のレベル変化タイミング（エッジ）で割込が発生するように構成される。このようにすることで、コマンドの取込が指示された段階でいち早くコマンド受信を行うことが可能になる。また、Ａの期間（図３３）が経過するまでＩＮＴ信号の出力が待機されるので、ＩＮＴ信号の出力時に、制御信号ＣＤ０〜ＣＤ７のライン上のコマンドデータの出力状態は安定している。よって、払出制御手段において、払出制御コマンドは良好に受信される。
【０２９２】
払出制御コマンドの受信処理において、払出制御用ＣＰＵ３７１は、まず、各レジスタをスタックに退避する（ステップＳ８５０）。次いで、払出制御コマンドデータの入力に割り当てられている入力ポート３７２ａ（図９参照）からデータを読み込む（ステップＳ８５１）。そして、２バイト構成の払出制御コマンドのうちの１バイト目であるか否か確認する（ステップＳ８５２）。１バイト目であるか否かは、受信したコマンドの先頭ビットが「１」であるか否かによって確認される。先頭ビットが「１」であるのは、２バイト構成である払出制御コマンドのうちのＭＯＤＥバイト（１バイト目）のはずである（図３２参照）。そこで、払出制御用ＣＰＵ３７１は、先頭ビットが「１」であれば、有効な１バイト目を受信したとして、受信したコマンドを受信バッファ領域におけるコマンド受信個数カウンタが示す受信コマンドバッファに格納する（ステップＳ８５３）。
【０２９３】
払出制御コマンドのうちの１バイト目でなければ、１バイト目を既に受信したか否か確認する（ステップＳ８５４）。既に受信したか否かは、受信バッファ（受信コマンドバッファ）に有効なデータが設定されているか否かによって確認される。
【０２９４】
１バイト目を既に受信している場合には、受信した１バイトのうちの先頭ビットが「０」であるか否か確認する。そして、先頭ビットが「０」であれば、有効な２バイト目を受信したとして、受信したコマンドを、受信バッファ領域におけるコマンド受信個数カウンタ＋１が示す受信コマンドバッファに格納する（ステップＳ８５５）。先頭ビットが「０」であるのは、２バイト構成である払出制御コマンドのうちのＥＸＴバイト（２バイト目）のはずである（図３２参照）。なお、ステップＳ８５４における確認結果が１バイト目を既に受信したである場合には、２バイト目として受信したデータのうちの先頭ビットが「０」でなければ処理を終了する。なお、ステップＳ８５４で「Ｎ」と判断された場合には、ステップＳ８５６の処理が行われないので、次に受信したコマンドは、今回受信したコマンドが格納されるはずであったバッファ領域に格納される。
【０２９５】
ステップＳ８５５において、２バイト目のコマンドデータを格納すると、コマンド受信個数カウンタに２を加算する（ステップＳ８５６）。そして、コマンド受信カウンタが１２以上であるか否か確認し（ステップＳ８５７）、１２以上であればコマンド受信個数カウンタをクリアする（ステップＳ８５８）。その後、退避されていたレジスタを復帰し（ステップＳ８５９）、最後に割込許可に設定する（ステップＳ８５９）。
【０２９６】
コマンド受信割込処理中は割込禁止状態になっている。上述したように、２ｍｓタイマ割込処理中は割込許可状態になっているので、２ｍｓタイマ割込中にコマンド受信割込が発生した場合には、コマンド受信割込処理が優先して実行される。また、コマンド受信割込処理中に２ｍｓタイマ割込が発生しても、その割込処理は待たされる。このように、この実施の形態では、主基板３１からのコマンド受信処理の処理優先度が高くなっている。また、コマンド受信処理中には他の割込処理が実行されないので、コマンド受信処理に要する最長時間は決まる。コマンド受信処理中に他の割込処理が実行可能であるように構成したのでは、コマンド受信処理に要する最長の時間を見積もることは困難である。コマンド受信処理に要する最長時間が決まるので、遊技制御手段のコマンド送出処理におけるＣの期間（図３３参照）をどの程度にすればよいのかを正確に判断することができる。
【０２９７】
また、払出制御コマンドは２バイト構成であって、１バイト目（ＭＯＤＥ）と２バイト目（ＥＸＴ）とは、受信側で直ちに区別可能に構成されている。すなわち、先頭ビットによって、ＭＯＤＥとしてのデータを受信したのかＥＸＴとしてのデータを受信したのかを、受信側において直ちに検出できる。よって、上述したように、適正なデータを受信したのか否かを容易に判定することができる。
【０２９８】
なお、この実施の形態では、コマンド受信割込処理では、受信したコマンドを受信バッファに格納する制御が行われるが、後述する払出停止状態設定処理（図５０参照）やコマンド解析実行処理（図５１参照）を、コマンド受信割込処理において実行するように構成してもよい。そのように、受信バッファ内のコマンドについて判定するコマンド判定処理までもコマンド受信割込処理において実行する場合には、コマンドの判定も迅速に実行される。
【０２９９】
図４９は、ステップＳ７５１のスイッチ処理の一例を示すフローチャートである。スイッチ処理において、払出制御用ＣＰＵ３７１は、賞球カウントスイッチ３０１Ａがオン状態を示しているか否か確認する（ステップＳ７５１ａ）。オン状態を示していれば、払出制御用ＣＰＵ３７１は、賞球カウントスイッチオンカウンタを＋１する（ステップＳ７５１ｂ）。賞球カウントスイッチオンカウンタは、賞球カウントスイッチ３０１Ａのオン状態を検出した回数を計数するためのカウンタである。
【０３００】
そして、賞球カウントスイッチオンカウンタの値をチェックし（ステップＳ７５１ｃ）、その値が２になっていれば、１個の賞球の払出が行われたと判断する。１個の賞球の払出が行われたと判断した場合には、払出制御用ＣＰＵ３７１は、賞球未払出カウンタ（総合個数記憶に格納されている賞球個数）を−１する（ステップＳ７５１ｄ）。
【０３０１】
ステップＳ７５１ａにおいて賞球カウントスイッチ３０１Ａがオン状態でないことが確認されると、払出制御用ＣＰＵ３７１は、賞球カウントスイッチオンカウンタをクリアする（ステップＳ７５１ｅ）。そして、この実施の形態では、球貸しカウントスイッチ３０１Ｂがオン状態を示しているか否か確認する（ステップＳ７５１ｆ）。オン状態を示していれば、払出制御用ＣＰＵ３７１は、球貸しカウントスイッチオンカウンタを＋１する（ステップＳ７５１ｇ）。球貸しカウントスイッチオンカウンタは、球貸しカウントスイッチ３０１Ｂのオン状態を検出した回数を計数するためのカウンタである。
【０３０２】
そして、球貸しカウントスイッチオンカウンタの値をチェックし（ステップＳ７５１ｈ）、その値が２になっていれば、１個の貸し球の払出が行われたと判断する。１個の貸し球の払出が行われたと判断した場合には、払出制御用ＣＰＵ３７１は、貸し球未払出個数カウンタ（貸し球個数記憶に格納されている貸し球数）を−１する（ステップＳ７５１ｉ）。
【０３０３】
ステップＳ７５１ｆにおいて球貸しカウントスイッチ３０１Ｂがオン状態でないことが確認されると、払出制御用ＣＰＵ３７１は、球貸しカウントスイッチオンカウンタをクリアする（ステップＳ７５１ｊ）。
【０３０４】
図５０は、ステップＳ７５３の払出停止状態設定処理の一例を示すフローチャートである。払出停止状態設定処理において、払出制御用ＣＰＵ３７１は、受信バッファ中に受信コマンドがあるか否かの確認を行う（ステップＳ７５３ａ）。受信バッファ中に受信コマンドがあれば、受信した払出制御コマンドが払出停止状態指定コマンドであるか否かの確認を行う（ステップＳ７５３ｂ）。払出停止状態指定コマンドであれば、払出制御用ＣＰＵ３７１は、払出停止状態に設定する（ステップＳ７５３ｃ）。
【０３０５】
ステップＳ７５３ｂで受信コマンドが払出停止状態指定コマンドでないことを確認すると、受信した払出制御コマンドが払出可能状態指定コマンドであるか否かの確認を行う（ステップＳ７５３ｄ）。払出可能状態指定コマンドであれば、払出停止状態を解除する（ステップＳ７５３ｅ）。
【０３０６】
なお、払出停止状態に設定するときには、例えば払出モータ２８９の駆動が停止されるとともに払出停止中であることを示す内部フラグ（払出停止中フラグ）がセットされる。また、払出停止状態を解除するときには、払出モータ２８９の駆動が再開されるとともに、払出停止中フラグがリセットされる。すなわち、ステップＳ７５３ｃでは、払い出しが禁止された状態であることを示すデータ（セットされた払出停止中フラグ）を所定の記憶領域に記憶する処理が実行されており、ステップＳ７５３ｅでは、払い出しが許可された状態であることを示すデータ（リセットされた払出停止中フラグ）を所定の記憶領域に記憶する処理が実行されている。
【０３０７】
払出停止中フラグは、例えばバックアップＲＡＭ領域に格納されている。払出停止中フラグは、例えばＤ０〜Ｄ７の各ビットから成る１バイト構成とされる。この場合、例えば、Ｄ０が「１」であれば払出停止状態が設定されている状態を示し、Ｄ１が「１」であれば払出停止状態が解除されている状態を示すようにすればよい。また、Ｄ２は、例えば、払出停止状態が解除されたあとの復帰待ち状態であることを示すために用いられる。なお、Ｄ３〜Ｄ７は、未使用領域とされる。
【０３０８】
ここで、図５０の処理における払出停止中フラグの状態を具体的に説明する。ステップＳ７５３ｃの処理では、払出制御用ＣＰＵ３７１は、払出停止中フラグのＤ０を「０」とするとともに、Ｄ１を「１」とする。また、ステップＳ７５３ｅの処理では、払出制御用ＣＰＵ３７１は、払出停止中フラグのＤ０を「１」にするとともにＤ１を「０」とし、Ｄ２を「１」とする。なお、払出制御用ＣＰＵ３７１は、Ｄ２を「１」とした場合には、所定期間（例えば１［ｓ］）経過後にＤ２を「０」にする。本例では、払出停止中フラグは、Ｄ０が「０」であり、かつＤ１が「１」の状態であるときに、払出停止状態であることを示す。また、Ｄ０が「１」であり、かつＤ１が「０」の状態であるときに、払出許可状態（払出停止状態状態が解除されている状態）であることを示す。なお、払出停止中フラグは、１バイト構成以外の他の構成であってもよく、各ビットを他の態様で使用するようにしてもよい（例えば、Ｄ０のみを用いるようにして、Ｄ０が「０」であれば払出停止状態を示し、Ｄ０が「１」であれば払出許可状態を示すようにしてもよい）。
【０３０９】
払出停止状態に設定された場合に、直ちに払出モータ２８９を停止してもよいが、そのように制御するのではなく、切りのよいところで払出モータ２８９を停止するようにしてもよい。例えば、遊技球の払出を２５個単位で実行し、一単位の払出が完了した時点で払出モータ２８９を停止するとともに、内部状態を払出停止状態に設定するようにしてもよい。上述したように、球切れスイッチ１８７は、払出球通路に２７〜２８個程度の遊技球が存在することを検出できるような位置に設置されているので、主基板３１の遊技制御手段が球切れを検出しても、その時点から少なくとも２５個の払出は可能である。従って、一単位の払出が完了した時点で払出停止状態にしても問題は生じない。また、一単位の区切りで払出停止状態とすれば、払出再開時の制御が容易になる。
【０３１０】
図５１は、ステップＳ７５４のコマンド解析実行処理の一例を示すフローチャートである。コマンド解析実行処理において、払出制御用ＣＰＵ３７１は、受信バッファに受信コマンドがあるか否かの確認を行う（ステップＳ７５４ａ）。受信コマンドがあれば、受信した払出制御コマンドが賞球個数を指定するための払出制御コマンドであるか否かの確認を行う（ステップＳ７５４ｂ）。なお、払出制御用ＣＰＵ３７１は、コマンド指示手段としての読出ポインタが指す受信バッファ中のアドレスに格納されている受信コマンドについてステップＳ７５４ｂの判断を行う。また、その判断後、読出ポインタの値は＋１される。読出ポインタが指すアドレスが受信コマンドバッファ１２（図４７参照）のアドレスを越えた場合には、読出ポインタの値は、受信コマンドバッファ１を指すように更新される。
【０３１１】
受信した払出制御コマンドが賞球個数を指定するための払出制御コマンドであれば、払出制御コマンドで指示された個数を総合個数記憶に加算する（ステップＳ７５４ｃ）。すなわち、払出制御用ＣＰＵ３７１は、主基板３１のＣＰＵ５６から送られた払出制御コマンドに含まれる賞球個数をバックアップＲＡＭ領域（総合個数記憶）に記憶する。
【０３１２】
なお、払出制御用ＣＰＵ３７１は、必要ならば、コマンド受信個数カウンタの減算や受信バッファにおける受信コマンドシフト処理を行う。また、払出停止状態設定処理およびコマンド解析実行処理が、読出ポインタの値と受信バッファにおける最新コマンド格納位置とが一致するまで繰り返すように構成されていてもよい。例えば、読出ポインタの値と受信バッファにおける最新コマンド格納位置との差が「３」であれば未処理の受信済みコマンドが３つあることになるが、一致するまで繰り返し処理が実行されることによって、未処理の受信済みコマンドがなくなる。すなわち、受信バッファに格納されている受信済みコマンドが、一度の処理で、全て読み出されて処理される。
【０３１３】
図５２は、ステップＳ７５５のプリペイドカードユニット制御処理の一例を示すフローチャートである。プリペイドカードユニット制御処理において、払出制御用ＣＰＵ３７１は、カードユニット制御用マイクロコンピュータより入力されるＶＬ信号を検知したか否かを確認する（ステップＳ７５５ａ）。ＶＬ信号を検知していなければ、ＶＬ信号非検知カウンタを＋１する（ステップＳ７５５ｂ）。また、払出制御用ＣＰＵ３７１は、ＶＬ信号非検知カウンタの値が本例では１２５であるか否か確認する（ステップＳ７５５ｃ）。ＶＬ信号非検知カウンタの値が１２５であれば、払出制御用ＣＰＵ３７１は、発射制御基板９１への発射制御信号出力を停止して、駆動モータ９４を停止させる（ステップＳ７５５ｄ）。
【０３１４】
以上の処理によって、１２５回（２ｍｓ×１２５＝２５０ｍｓ）継続してＶＬ信号のオフが検出されたら、球発射禁止状態に設定される。
【０３１５】
ステップＳ７５５ａにおいてＶＬ信号を検知していれば、払出制御用ＣＰＵ３７１は、ＶＬ信号非検知カウンタをクリアする（ステップＳ７５５ｅ）。そして、払出制御用ＣＰＵ３７１は、発射制御信号出力を停止していれば（ステップＳ７５５ｆ）、発射制御基板９１への発射制御信号出力を開始して駆動モータ９４を動作可能状態にする（ステップＳ７５５ｇ）。
【０３１６】
図５３および図５４は、ステップＳ７５６の球貸し制御処理の一例を示すフローチャートである。なお、この実施の形態では、連続的な払出数の最大値を貸し球の一単位（例えば２５個）とするが、連続的な払出数の最大値は他の数であってもよい。
【０３１７】
球貸し制御処理において、払出制御用ＣＰＵ３７１は、球貸し停止中であるか否かを確認する（ステップＳ５１０）。停止中であれば、処理を終了する。なお、球貸し停止中であるか否かは、図５０に示された払出停止状態設定処理において設定される払出停止中フラグがオンしているか否かによって確認される。
【０３１８】
球貸し停止中でなければ、払出制御用ＣＰＵ３７１は、貸し球払出中であるか否かの確認を行い（ステップＳ５１１）、貸し球払出中であれば図５４に示す球貸し中の処理に移行する。なお、貸し球払出中であるか否かは、後述する球貸し処理中フラグの状態によって判断される。貸し球払出中でなければ、賞球の払出中であるか否か確認する（ステップＳ５１２）。賞球の払出中であるか否は、後述する賞球処理中フラグの状態によって判断される。
【０３１９】
貸し球払出中でも賞球払出中でもなければ、払出制御用ＣＰＵ３７１は、カードユニット５０から球貸し要求があったか否かを確認する（ステップＳ５１３）。要求があれば、球貸し処理中フラグをオンするとともに（ステップＳ５１４）、２５（球貸し一単位数：ここでは１００円分）をバックアップＲＡＭ領域の貸し球個数記憶に設定する（ステップＳ５１５）。そして、払出制御用ＣＰＵ３７１は、ＥＸＳ信号をオンする（ステップＳ５１６）。また、球払出装置９７の下方の球振分部材３１１を球貸し側に設定するために振分用ソレノイド３１０を駆動する（ステップＳ５１７）。さらに、払出制御用ＣＰＵ３７１は、２５個の遊技球を払い出すためのモータ回転時間を設定するか、または、モータ回転時間に応じた数の出力パルス数を決定する。そして、払出モータ２８９をオンして（ステップＳ５１８）、図５４に示す球貸し中の処理に移行する。
【０３２０】
なお、払出モータ２８９をオンするのは、厳密には、カードユニット５０が受付を認識したことを示すためにＢＲＱ信号をオフ状態にしてからである。また、球貸し処理中フラグはバックアップＲＡＭ領域に設定される。
【０３２１】
図５４は、払出制御用ＣＰＵ３７１による払出制御処理における球貸し中の処理を示すフローチャートである。球貸し処理では、払出モータ２８９がオンしていなければオンする。なお、この実施の形態では、ステップＳ７５１のスイッチ処理で、球貸しカウントスイッチ３０１Ｂの検出信号による遊技球の払出がなされたか否かの確認を行うので、球貸し制御処理では貸し球個数記憶の減算などは行われない。
【０３２２】
球貸し制御処理において、払出制御用ＣＰＵ３７１は、貸し球通過待ち時間中であるか否かの確認を行う（ステップＳ５１９）。貸し球通過待ち時間中でなければ、貸し球の払出を行い（ステップＳ５２０）、払出モータ２８９の駆動を終了すべきか（一単位の払出動作が終了したか）否かの確認を行う（ステップＳ５２１）。具体的には、所定個数の払出に対応した回転が完了したか否かを確認する。所定個数の払出に対応した回転が完了した場合には、払出制御用ＣＰＵ３７１は、払出モータ２８９の駆動を停止し（ステップＳ５２２）、貸し球通過待ち時間の設定を行う（ステップＳ５２３）。
【０３２３】
ステップＳ５１９で貸し球通過待ち時間中であれば、払出制御用ＣＰＵ３７１は、貸し球通過待ち時間が終了したか否かの確認を行う（ステップＳ５２４）。貸し球通過待ち時間は、最後の払出球が払出モータ２８９によって払い出されてから球貸しカウントスイッチ３０１Ｂを通過するまでの時間である。貸し球通過待ち時間の終了を確認すると、一単位の貸し球は全て払い出された状態であるので、カードユニット５０に対して次の球貸し要求の受付が可能になったことを示すためにＥＸＳ信号をオフにする（ステップＳ５２５）。また、振分ソレノイドをオフするとともに（ステップＳ５２６）、球貸し処理中フラグをオフする（ステップＳ５２７）。なお、貸し球通過待ち時間が経過するまでに最後の払出球が球貸しカウントスイッチ３０１Ｂを通過しなかった場合には、球貸し経路エラーとされる。また、この実施の形態では、賞球も球貸しも同じ払出装置で行われる。
【０３２４】
なお、球貸し要求の受付を示すＥＸＳ信号をオフにした後、所定期間内に再び球貸し要求信号であるＢＲＱ信号がオンしたら、振分ソレノイドおよび払出モータをオフせずに球貸し処理を続行するようにしてもよい。すなわち、所定単位（この例では１００円単位）毎に球貸し処理を行うのではなく、球貸し処理を連続して実行するように構成することもできる。
【０３２５】
貸し球個数記憶の内容は、遊技機への電力供給が停止しても、所定期間電源基板９１０のバックアップ電源によって保存される。従って、所定期間中に電力供給が復旧すると、払出制御用ＣＰＵ３７１は、貸し球個数記憶の内容にもとづいて球貸し処理を継続することができる。
【０３２６】
図５５および図５６は、ステップＳ７５７の賞球制御処理の一例を示すフローチャートである。なお、この例では、連続的な払出数の最大値を貸し球の一単位と同数（例えば２５個）とするが、連続的な払出数の最大値は他の数であってもよい。
【０３２７】
賞球制御処理において、払出制御用ＣＰＵ３７１は、まず、賞球停止中であるか否かを確認する（ステップＳ５３０）。停止中であれば、処理を終了する。なお、賞球停止中であるか否かは、図５０に示された払出停止状態設定処理において設定される払出停止中フラグがオンしているか否かによって確認される。
【０３２８】
賞球停止中でなければ、払出制御用ＣＰＵ３７１は、貸し球払出中であるか否かの確認を行い（ステップＳ５３１）、貸し球払出中であれば処理を終了する。なお、貸し球払出中であるか否かは、球貸し処理中フラグの状態によって判断される。貸し球払出中でなければ、既に賞球払出処理が開始されているか否か、すなわち賞球中であるか否か確認する（ステップＳ５３２）。賞球中であれば図５６に示す賞球中の処理に移行する。なお、賞球中であるか否かは、後述する賞球処理中フラグの状態によって判断される。
【０３２９】
賞球払出中でなければ、払出制御用ＣＰＵ３７１は、総合個数記憶に格納されている賞球数（未払出の賞球数）が０でないか否か確認する（ステップＳ５３４）。総合個数記憶に格納されている賞球数が０でなければ、賞球制御用ＣＰＵ３７１は、賞球処理中フラグをオンし（ステップＳ５３５）、総合個数記憶の値が２５以上であるか否か確認する（ステップＳ５３６）。なお、賞球処理中フラグは、バックアップＲＡＭ領域に設定される。
【０３３０】
総合個数記憶に格納されている賞球個数が２５以上であると、払出制御用ＣＰＵ３７１は、２５個分の遊技球を払い出すまで払出モータ２８９を回転させるように払出モータ２８９に対して駆動信号を出力するために、２５個払出動作の設定を行う（ステップＳ５３７）。具体的には、２５個の遊技球を払い出すためのモータ回転時間を設定したり、モータ回転時間に応じた数の出力パルス数を決定する。
【０３３１】
総合個数記憶に格納されている賞球個数が２５以上でなければ、払出制御用ＣＰＵ３７１は、総合個数記憶に格納されている数に応じた遊技球を払い出すまで払出モータ２８９を回転させるように駆動信号を出力するために、全個数払出動作の設定を行う（ステップＳ５３８）。具体的には、遊技球を払い出すためのモータ回転時間を設定したり、モータ回転時間に応じた数の出力パルス数を決定する。次いで、払出モータ２８９をオンする（ステップＳ５３９）。なお、振分ソレノイドはオフ状態であるから、球払出装置９７の下方の球振分部材は賞球側に設定されている。そして、図５６に示す賞球制御処理における賞球払出中の処理に移行する。
【０３３２】
図５６は、払出制御用ＣＰＵ３７１による払出制御処理における賞球中の処理の一例を示すフローチャートである。賞球制御処理では、払出モータ２８９がオンしていなければオンする。なお、この実施の形態では、ステップＳ７５１のスイッチ処理で、賞球カウントスイッチ３０１Ａの検出信号による遊技球の払出がなされたか否かの確認を行うので、賞球制御処理では総合個数記憶の減算などは行われない。
【０３３３】
賞球中の処理において、払出制御用ＣＰＵ３７１は、賞球通過待ち時間中であるか否かの確認を行う（ステップＳ５４０）。賞球通過待ち時間中でなければ、賞球払出を行い（ステップＳ５４１）、払出モータ２８９の駆動を終了すべきか（２５個または２５個未満の所定の個数の払出動作が終了したか）否かの確認を行う（ステップＳ５４２）。具体的には、所定個数の払出に対応した回転が完了したか否かを確認する。所定個数の払出に対応した回転が完了した場合には、払出制御用ＣＰＵ３７１は、払出モータ２８９の駆動を停止し（ステップＳ５４３）、賞球通過待ち時間の設定を行う（ステップＳ５４４）。賞球通過待ち時間は、最後の払出球が払出モータ２８９によって払い出されてから賞球カウントスイッチ３０１Ａを通過するまでの時間である。
【０３３４】
ステップＳ５４０で賞球通過待ち時間中であれば、払出制御用ＣＰＵ３７１は、賞球通過待ち時間が終了したか否かの確認を行う（ステップＳ５４５）。賞球通過待ち時間が終了した時点は、ステップＳ５３７またはステップＳ５３８で設定された賞球が全て払い出された状態である。そこで、払出制御用ＣＰＵ３７１は、賞球通過待ち時間が終了していれば、賞球処理中フラグをオフする（ステップＳ５４６）。賞球通過待ち時間が経過するまでに最後の払出球が賞球カウントスイッチ３０１Ａを通過しなかった場合には、賞球経路エラーとされる。
【０３３５】
なお、この実施の形態では、ステップＳ５１１、ステップＳ５３１の判断によって球貸しが賞球処理よりも優先されることになるが、賞球処理が球貸しに優先するようにしてもよい。
【０３３６】
総合個数記憶および貸し球個数記憶の内容は、遊技機への電力供給が停止しても、所定期間電源基板９１０のバックアップ電源によって保存される。従って、所定期間中に電力供給が復旧すると、払出制御用ＣＰＵ３７１は、総合個数記憶の内容にもとづいて払出処理を継続することができる。
【０３３７】
なお、払出制御用ＣＰＵ３７１は、主基板３１から指示された賞球個数を賞球個数記憶で総数として管理したが、賞球個数毎（例えば１５個、１０個、６個）に管理してもよい。例えば、賞球個数毎に対応した個数カウンタを設け、払出個数指定コマンドを受信すると、そのコマンドで指定された個数に対応する個数カウンタを＋１する。そして、個数カウンタに対応した賞球払出が行われると、その個数カウンタを−１する（この場合、払出制御処理にて減算処理を行うようにする）。その場合にも、各個数カウンタはバックアップＲＡＭ領域に形成される。よって、遊技機への電力供給が停止しても、所定期間中に電源が復旧すれば、払出制御用ＣＰＵ３７１は、各個数カウンタの内容にもとづいて賞球払出処理を継続することができる。
【０３３８】
次に、エラー処理について説明する。図５７は、エラーの種類とエラー表示用ＬＥＤ３７４（図９参照）の表示との関係を示す説明図である。また、図５８および図５９は、ステップＳ７５９のエラー処理の一例を示すフローチャートである。
【０３３９】
この例では、エラー処理において、払出制御用ＣＰＵ３７１は、賞球経路エラーフラグがオンした場合に（ステップＳ６０１）、エラー表示用ＬＥＤ３７４に「０」を表示する（ステップＳ６０２）。また、賞球経路エラーフラグがオフした場合にエラー表示用ＬＥＤ３７４の表示「０」を消去する（ステップＳ６０３）。なお、賞球経路エラーフラグは、賞球処理において、賞球払出処理の実行中であるのにもかかわらず、所定期間内（タイマで計時する）に賞球カウントスイッチ３０１Ａがオンしなかったときにセットされる。
【０３４０】
球貸し経路エラーフラグがオンした場合には（ステップＳ６０４）、エラー表示用ＬＥＤ３７４に「１」を表示する（ステップＳ６０５）。また、球貸し経路エラーフラグがオフした場合にエラー表示用ＬＥＤ３７４の表示「１」を消去する（ステップＳ６０６）。なお、球貸し経路エラーフラグは、球貸し処理において、貸し球の払出処理の実行中であるのにもかかわらず、所定期間内（タイマで計時する）に球貸しカウントスイッチ３０１Ｂがオンしなかったときにセットされる。
【０３４１】
賞球詰まりフラグがオンした場合には（ステップＳ６０７）、エラー表示用ＬＥＤ３７４に「２」を表示する（ステップＳ６０８）。また、賞球詰まりフラグがオフした場合にエラー表示用ＬＥＤ３７４の表示「２」を消去する（ステップＳ６０９）。なお、賞球詰まりフラグは、賞球カウントスイッチ３０１Ａのオン状態が長期間継続した場合にセットされる。
【０３４２】
貸し球詰まりフラグがオンした場合には（ステップＳ６１０）、エラー表示用ＬＥＤ３７４に「３」を表示する（ステップＳ６１１）。また、貸し球詰まりフラグがオフした場合にエラー表示用ＬＥＤ３７４の表示「３」を消去する（ステップＳ６１２）。なお、貸し球詰まりフラグは、球貸しカウントスイッチ３０１Ｂのオン状態が長期間継続した場合にセットされる。
【０３４３】
モータセンサ出力異常が検出された場合には（ステップＳ６１３）、エラー表示用ＬＥＤ３７４に「４」を表示する（ステップＳ６１４）。また、モータセンサ出力異常が解除された場合にエラー表示用ＬＥＤ３７４の表示「４」を消去する（ステップＳ６１５）。なお、モータセンサ出力異常は、図５４に示されたステップＳ５２０や図５６に示されたステップＳ５４２で、モータ位置センサのオンが所定期間以上継続したり、オフが所定期間以上継続した場合に検出される。
【０３４４】
ＶＬオフ検出フラグがセットされた場合には（ステップＳ６２１）、エラー表示用ＬＥＤ３７４に「５」を表示する（ステップＳ６２２）。また、ＶＬオフ検出フラグがッリセットされた場合にエラー表示用ＬＥＤ３７４の表示「５」を消去する（ステップＳ６２３）。なお、ＶＬオフ検出フラグは、図５２に示されたステップＳ７５５ｅでセットされる。
【０３４５】
なお、正規でないタイミングでカードユニット５０との通信が実行されたときには（ステップＳ６２４）、プリペイドカードユニット通信エラーが発生したとして、エラー表示用ＬＥＤ３７４に「６」を表示する（ステップＳ６２５）。また、そのようなエラーが解消されたときに、エラー表示用ＬＥＤ３７４の表示「６」を消去する（ステップＳ６２６）。
【０３４６】
また、払出停止状態になったときには（ステップＳ６２７）、エラー表示用ＬＥＤ３７４に「７」を表示する（ステップＳ６２８）。払出停止状態が解除されたときには、エラー表示用ＬＥＤ３７４の表示「７」を消去する（ステップＳ６２９）。なお、払出停止状態は、図５０におけるステップＳ７５３ｃで払出停止状態に設定された状態である。すなわち、遊技制御手段から払出停止状態指定コマンドによって払出禁止を通知された後の状態である。
【０３４７】
なお、この実施の形態では、球払出装置９７は賞球払出と球貸しの双方を行うので、払出停止状態は、賞球払出も球貸しも停止される状態である。しかし、賞球払出を行う払出装置と球貸しを行う払出装置とが独立して設けられている場合には、エラー表示用ＬＥＤ３７４で、賞球停止状態と球貸し停止状態とを別に報知するようにしてもよい。
【０３４８】
図６０は、払出停止中フラグの状態、貸し球の払出禁止／許可状態、賞球の払出禁止／許可状態、およびエラー表示用ＬＥＤ３７４の表示状態の関係を示す説明図である。図６０に示すように、満タンスイッチ４８がオン状態に変化すると、主基板３１から払出制御基板３７に向けて払出停止状態指定コマンドが出力され、払出制御基板３７にて払出停止中フラグがセットされる（ステップＳ７５３ｃ）。払出停止中フラグがセットされると、貸し球の払出が禁止された状態となるとともに（ステップＳ５１０のＹ）、賞球の払出も禁止された状態となる（ステップＳ５３０のＹ）。また、払出停止中フラグがセットされると、エラー表示用ＬＥＤ３７４に「７」が表示される（ステップＳ６２８）。
【０３４９】
次いで、満タン状態が解消して満タンスイッチ４８がオフ状態に変化すると、主基板３１から払出制御基板３７に向けて払出可能状態指定コマンドが出力され、払出制御基板３７にて払出停止中フラグがリセットされる（ステップＳ７５３ｅ）。払出停止中フラグがリセットされると、貸し球の払出が許可された状態となるとともに（ステップＳ５１０のＮ）、賞球の払出も許可された状態となる（ステップＳ５３０のＮ）。また、払出停止中フラグがリセットされると、エラー表示用ＬＥＤ３７４の表示「７」が消去される（ステップＳ６２９）。
【０３５０】
また、球切れスイッチ１８７がオン状態に変化すると、主基板３１から払出制御基板３７に向けて払出停止状態指定コマンドが出力され、払出制御基板３７にて払出停止中フラグがセットされる（ステップＳ７５３ｃ）。払出停止中フラグがセットされると、貸し球の払出が禁止された状態となるとともに（ステップＳ５１０のＹ）、賞球の払出も禁止された状態となる（ステップＳ５３０のＹ）。また、払出停止中フラグがセットされると、エラー表示用ＬＥＤ３７４に「７」が表示される（ステップＳ６２８）。なお、球切れスイッチ１８７がオン状態に変化した場合には、その旨を示すランプ制御コマンドがランプ制御基板３５に出力され、ランプ制御基板３５に搭載されているランプ制御用ＣＰＵの制御によって球切れランプ５２が点灯状態となる。
【０３５１】
次いで、球切れ状態が解消して球切れスイッチ１８７がオフ状態に変化すると、主基板３１から払出制御基板３７に向けて払出可能状態指定コマンドが出力され、払出制御基板３７にて払出停止中フラグがリセットされる（ステップＳ７５３ｅ）。払出停止中フラグがリセットされると、貸し球の払出が許可された状態となるとともに（ステップＳ５１０のＮ）、賞球の払出も許可された状態となる（ステップＳ５３０のＮ）。また、払出停止中フラグがリセットされると、エラー表示用ＬＥＤ３７４の表示「７」が消去される（ステップＳ６２９）。なお、球切れスイッチ１８７がオフ状態に変化した場合には、その旨を示すランプ制御コマンドがランプ制御基板３５に出力され、ランプ制御基板３５に搭載されているランプ制御用ＣＰＵの制御によって球切れランプ５２が消灯される。
【０３５２】
本例では、払出停止中フラグがセットされている場合には、払出制御用ＣＰＵ３７１は、球貸しスイッチの操作にもとづくＢＲＤＹ信号やＢＲＱ信号を受け付けない。従って、払出禁止条件が成立している場合には、貸出要求があってもプリペイドカードの度数が減算されず、貸し遊技媒体が払い出されることはない。
【０３５３】
上記のように、余剰球受皿４の満タン状態や球切れ状態などの払出禁止条件が成立している場合には、遊技球の貸出を行わないように構成しているので、払出禁止条件が成立している場合に貸出要求を受け付けてしまうことを回避することができる。また、上記のように、払出停止中フラグがセットされている場合には、払出制御用ＣＰＵ３７１がＢＲＤＹ信号やＢＲＱ信号を受け付けないように構成されているので、貸出要求がされても、プリペイドカードの度数の減算などの処理は実行されない。よって、プリペイドカードの残り度数から減算された度数に応じた個数の遊技球が払い出されない事態を回避することができ、遊技者に不利益を与えてしまうことを防止することができる。
【０３５４】
また、余剰球受皿４の満タン状態や球切れ状態などの払出禁止条件が成立している場合には、賞球の払い出しを行わないように構成しているので、払出禁止条件が成立している場合に賞球の払い出しを行ってしまうことを回避することができる。従って、入賞に応じた個数の遊技球が払い出されないなどの事態を回避することができ、遊技者に不利益を与えてしまうことを防止することができる。
【０３５５】
また、上記のように、余剰球受皿４の満タン状態や球切れ状態などの払出禁止条件が成立している場合には、エラー表示用ＬＥＤ３７４に所定の表示を行う構成としているので、払出禁止条件が成立していることを遊技店員に対して報知することが可能となり、その後の対応を促すことができる。なお、エラー表示用ＬＥＤ３７４が、遊技者が視認可能な位置に設置されている場合には、払出禁止条件が成立していることを遊技者に対しても報知することが可能となる。
【０３５６】
なお、上記の実施の形態では、余剰球受皿４が満タン状態となったときや、球切れ状態となったときに払出禁止条件が成立するとしていたが、例えば賞球カウントスイッチ球詰まりエラーが発生した場合、球貸しカウントスイッチ球詰まりエラーが発生した場合、あるいは払出モータ２８９の球噛エラーが発生した場合などの、遊技球を払い出すことが適当でない状態となった場合に、払出禁止条件が成立する構成としてもよい。このように構成すれば、球貸しカウントスイッチ球詰まりエラーなどが発生し、遊技媒体を払い出すことが適当でない状態となった場合に、遊技媒体の払い出しを停止させることが可能となる。
【０３５７】
また、球切れ状態の場合に球切れランプ５２を点灯させる構成としたので、遊技者に対して球切れ状態となっていることを報知することができ、それによって払出停止状態となっていることを認識させることができる。なお、球切れランプ５２だけでなく、余剰球受皿４の満タン状態などの場合にも専用のランプを設けるようにして、該当する状態（例えば余剰球受皿４の満タン状態）となった場合に対応する専用のランプ（例えば、満タンランプ）を点灯するようにしてもよい。また、球切れ状態や余剰球受皿４の満タン状態となったときに点灯する払出停止状態報知用ランプを設けるようにして、何れかの条件が成立したときに払出停止状態報知用ランプを点灯させるようにしてもよい。このように構成すれば、払出禁止条件が成立していることを遊技者に対しても報知することが可能となり、その後の対応を促すことができる。
【０３５８】
なお、上記の例では、払出禁止条件が成立している場合に、払出停止状態報知用ランプなどの発光体によって報知を行う構成としたが、例えば、払出禁止条件の成立を報知するための報知音をスピーカ２７から出力する構成としてもよい。この場合、主基板３１は、球切れ状態や余剰球受皿４の満タン状態となったときに、音制御基板７０に向けてその旨を示す音制御コマンドを送信し、音制御基板７０にて払出禁止条件の成立を報知するための報知音をスピーカ２７から出力させるようにすればよい。さらに、表示装置に払出禁止条件の成立を報知するための表示を行う構成としてもよい。この場合、主基板３１は、球切れ状態や余剰球受皿４の満タン状態となったときに、図柄制御基板８０に向けてその旨を示す表示制御コマンドを送信し、図柄制御基板８０にて払出禁止条件の成立を報知するための表示を表示装置（例えば、可変表示装置９、図示しない払出禁止条件の成立を報知するための表示装置）から出力させるようにすればよい。
【０３５９】
なお、この実施の形態では、払出制御手段は、払出制御信号に関するＩＮＴ信号が立ち上がったことを検知して、例えば割込処理によって１バイトのデータの取り込み処理を開始する。そして、複数の払出制御コマンドを格納可能な受信リングバッファ（この例では受信バッファ）が設けられているので、払出制御コマンドを受信後、そのコマンドにもとづく制御が開始されないうちに次の払出制御コマンドを受信しても、そのコマンドが、払出制御手段において受信されないということはない。
【０３６０】
払出制御手段において、払出停止状態であっても割込処理は起動されるので、払出制御手段は、払出停止中であっても、払出制御コマンドを受信することができる。そして、払出停止中では受信した払出制御コマンドに応じた払出処理は停止しているのであるが、複数の払出制御コマンドを格納可能な受信リングバッファが設けられているので、遊技制御手段から送出された払出制御コマンドは、払出制御手段において消失してしまうようなことはない。
【０３６１】
そして、払出制御手段において、送出コマンドを受信リングバッファにおけるどの領域に格納するのかを示すアドレス指示手段としてのコマンド受信個数カウンタが用いられる。よって、どの領域を使用すればよいのかの判断は容易である。
【０３６２】
なお、上記の実施の形態では、変動データ記憶手段としてＲＡＭを用いた場合を示したが、変動データ記憶手段として、電気的に書き換えが可能な記憶手段であればＲＡＭ以外のものを用いてもよい。
【０３６３】
また、遊技制御手段および払出制御手段におけるＲＡＭと同様に、音制御手段、ランプ制御手段および表示制御手段におけるＲＡＭも、電源バックアップされる部分があるようにしてもよい。
【０３６４】
さらに、上記の実施の形態では、電源監視手段が電源基板９１０に設けられ、システムリセットのための信号を発生する回路は電気部品制御基板に設けられたが、それらがともに電気部品制御基板に設けられていてもよい。
【０３６５】
以上に説明したように、電気部品制御手段におけるマイクロコンピュータは、状態復旧処理が完了したら、電力供給停止時処理が実行されたときにスタック領域に保存されていたアドレスに戻ってプログラムの実行を再開する。従って、容易に電力供給停止時に実行していた制御状態に復帰することができるとともに、確実に電力供給停止時に実行していた制御状態に復帰することができる。
【０３６６】
また、上述したように、余剰球受皿４の満タン状態や球切れ状態などの払出禁止条件が成立している場合には、遊技球の貸出を行わないように構成しているので、払出禁止条件が成立している場合に貸出要求を受け付けてしまうことを回避することができる。また、払出禁止条件が成立している場合には、貸出要求があってもプリペイドカードの度数の減算処理が行われないように構成されているので、減算されたプリペイドカードの度数に応じた個数の遊技球が払い出されないなどの事態を回避することができ、遊技者に不利益を与えてしまうことを防止することができる。
【０３６７】
また、上述したように、余剰球受皿４の満タン状態や球切れ状態などの払出禁止条件が成立している場合には、エラー表示用ＬＥＤ３７４に所定の表示を行う構成としているので、払出禁止条件が成立していることを遊技店員に対して報知することが可能となり、その後の対応を促すことができる。なお、エラー表示用ＬＥＤ３７４が、遊技者が視認可能な位置に設置されている場合には、払出禁止条件が成立していることを遊技者に対しても報知することが可能となる。よって、エラー表示用ＬＥＤ３７４や例えば報知用のランプなどの報知手段を用いることで、払出禁止状態であることを外部から特定可能な構成とすることができ、遊技者や遊技店員に対して払出禁止条件が成立していることを報知することができる。
【０３６８】
また、上述した実施の形態では、遊技状態を保存するための処理が実行された後、直ちに各出力ポートをオフ状態とする構成としたので、保存される遊技状態と整合しない状況が発生してしまうことを確実に防止することができる。例えば、出力ポートがクリアされて可変入賞球装置が閉じられるので、実際に生じている遊技状態（入賞があったこと）と保存される遊技状態とが整合しない状況が発生することは確実に防止される。
【０３６９】
また、上述した実施の形態では、電気部品の駆動が不能になる状態になる前に実行される電力供給停止時処理の際に、出力ポートをクリアすることができるので、電気部品の駆動が不能になる状態となる前に遊技制御手段によって制御される各電気部品を、適切な動作停止状態にすることができる。例えば、開放中の大入賞口を閉成させ、また開放中の可変入賞球装置１５を閉成させるなど、電気部品についての作動を停止させたあとに電気部品の駆動が不能になる状態とすることができる。従って、適切な停止状態で電力供給の復旧を待つことが可能となる。
【０３７０】
同様に、払出制御基板３７においても、制御状態を保存するための処理が実行された後、直ちに各出力ポートがオフ状態になるので、保存される遊技状態と整合しない状況が発生することが確実に防止される。また、電気部品の駆動が不能なる状態になる前に電力供給停止処理の際に出力ポートをクリアすることができるので、電気部品の駆動が不能なる状態となる前に払出制御手段により制御される各電気部品を、適切な動作停止状態にすることができる。例えば、駆動状態にある払出モータ２８９の作動を停止させるなど電気部品についての作動を停止させたあとに電気部品の駆動が不能なる状態とすることができる。従って、適切な停止状態で電力供給の復旧を待つことができる。
【０３７１】
また、上述したように、所定の電源（各電気部品制御基板に搭載されている回路素子の電源電圧（この例では＋５Ｖ）よりも高い電圧であることが好ましく、本例では、交流から直流に変換された直後の電圧であるＶSLが用いられている。）の状態を監視して、その電源の出力が低下し検出条件が成立した場合（この例では、ＶSL電圧が所定値（この例では＋２２Ｖ）以下になった場合）に検出信号（電源断信号）を出力する電源監視手段（電源監視用ＩＣ９０２）が設けられているので、遊技機への電力供給の停止の発生を検出することができる。
【０３７２】
また、上述したように、ＣＰＵ５６が、システムリセット回路６５からのシステムリセット信号に応じてシステムリセットされるように構成されているので、電源監視用ＩＣ９０２による検出信号出力のあとに第２の条件が成立するように調整（例えば、電源電圧が、電源監視手段が検出信号を出力する電源電圧値（例えば２２Ｖ）よりも低い値（例えば９Ｖ）となった場合に第２の条件が成立するように調整すればよい）することにより、電力供給停止時処理の完了後にシステムリセットされるよう構成することができるため、電源断状態となる前に電力供給停止時処理を確実に完了させることができる。従って、遊技制御手段が電力供給停止時処理を完了した後に、遊技制御手段の動作を停止させるようにすることができ、電源電圧低下時にデータを破壊したりしないようにすることができる。
【０３７３】
なお、上記の実施の形態では、払出手段は球貸しも賞球払出も実行可能な構成であったが、球貸しを行う機構と賞球払出を行う機構とが独立していても本発明を適用することができる。その場合、球貸しを行う機構と賞球払出を行う機構とが独立していても、払出制御手段が両方の機構を制御するように構成されていれば、上記の実施の形態のように、遊技制御手段が、複数の景品払出禁止条件のうちいずれの条件が成立した場合でも、払出手段における賞球払出を行う機構からの景品としての遊技媒体の払い出しを禁止することを示す共通の景品払出禁止状態指定コマンドを払出制御手段に対して送信し、複数の貸出禁止条件のうちいずれの条件が成立した場合でも、払出手段における球貸しを行う機構からの遊技媒体の貸し出しを禁止することを示す共通の貸出禁止状態指定コマンドを払出制御手段に対して送信するように構成することができる。
【０３７４】
さらに、電気部品制御手段は、電力供給が開始されたときに、電力供給停止時処理において保存された制御状態が残っていても、操作手段が操作されている場合には、状態復旧処理を実行せず初期化処理を実行する。よって、遊技店員等が保存状態を容易にクリアすることができる。
【０３７５】
また、上記の実施の形態のパチンコ遊技機１は、主として、始動入賞にもとづいて可変表示装置９に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第１種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第２種パチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第３種パチンコ遊技機に対して本発明を適用してもよい。
【０３７６】
さらに、遊技媒体が遊技球であるパチンコ遊技機に限られず、スロット機等においても本発明を適用することができる。例えば、スロット機において、主基板の他に、少なくとも払出制御基板が設けられている場合には本発明を適用できる。
【０３７７】
【発明の効果】
以上のように、請求項１記載の発明によれば、遊技機を、遊技制御手段が、入賞検出手段の検出信号にもとづいて景品遊技媒体の払出数を指定するコマンドを払出制御手段に対して送信可能であり、前回送信した払出数を指定するコマンドにもとづく景品遊技媒体の払い出しが完了しているか否かに関わらず、新たな払出数を指定するコマンドを払出制御手段に対して送信する処理を行うことが可能であり、遊技制御手段が、遊技媒体の払い出しを禁止する禁止条件が成立した場合には、遊技媒体の払い出しを禁止することを指定するコマンドを払出制御手段に対して送信する処理を行い、払出制御手段が、遊技媒体の払い出しを禁止することを指定するコマンドを受信した場合には、所定の解除条件が成立しない限り、貸出要求が発生した場合であっても貸遊技媒体の払出処理を行わず、遊技制御手段が、定期的に発生するタイマ割込が生じたことにもとづいて遊技制御処理を実行するとともに、遊技制御処理に要する時間の余り時間で、遊技の制御に用いられるカウンタを更新する処理を実行し、余り時間でカウンタを更新する処理中では割込禁止に設定し、遊技制御手段が、電力供給が停止する際に実行する電力供給停止時処理にて、制御状態を復旧させるために必要なデータとして、少なくとも、電力供給が停止する際の制御状態が割込禁止状態であるか割込許可状態であるかを示す割込状態データと、実行されていた制御プログラムのアドレスに関連するプログラムアドレスデータを含むデータを変動データ記憶手段に保存させるためのデータ退避処理を実行し、電力供給が復旧した場合に、変動データ記憶手段に保存されていた記憶内容にもとづいて制御状態を復旧させる状態復旧処理として、割込状態データにもとづいて割込禁止状態または割込許可状態に復帰させ、プログラムアドレスデータにもとづいて制御プログラムの実行を再開する処理を行うように構成したので、入賞に応じて迅速な景品遊技媒体の払い出しを可能にするとともに、停電等による不測の電力供給停止が発生した場合であっても、電力の供給が再開されたときに電力供給停止前の制御状態に復旧させることが可能となり、かつ、禁止条件が成立している状態で貸遊技媒体を払い出してしまうことにより不具合が発生してしまうことを防止することができる効果がある。
【図面の簡単な説明】
【図１】 パチンコ遊技機を正面からみた正面図である。
【図２】 ガラス扉枠を取り外した状態での遊技盤の前面を示す正面図である。
【図３】 遊技機を裏面から見た背面図である。
【図４】 各種部材が取り付けられた機構板を遊技機背面側から見た背面図である。
【図５】 球払出装置の構成例を示す分解斜視図である。
【図６】 遊技盤に設置されているスイッチ基板の部分を示す正面図である。
【図７】 クリアスイッチの構成の一例を示す構成図である。
【図８】 遊技制御基板（主基板）の回路構成例を示すブロック図である。
【図９】 払出制御基板の回路構成例を示すブロック図である。
【図１０】 電源基板の回路構成例を示すブロック図である。
【図１１】 電源監視および電源バックアップのためのＣＰＵ周りの一構成例を示すブロック図である。
【図１２】 出力ポートのビット割り当ての一例を示す説明図である。
【図１３】 出力ポートのビット割り当ての一例を示す説明図である。
【図１４】 入力ポートのビット割り当ての一例を示す説明図である。
【図１５】 主基板におけるＣＰＵが実行するメイン処理を示すフローチャートである。
【図１６】 バックアップフラグと遊技状態復旧処理を実行するか否かとの関係の一例を示す説明図である。
【図１７】 遊技状態復旧処理を示すフローチャートである。
【図１８】 ２ｍｓタイマ割込処理を示すフローチャートである。
【図１９】 マスク不能割込処理（電力供給停止時処理）を示すフローチャートである。
【図２０】 マスク不能割込処理（電力供給停止時処理）を示すフローチャートである。
【図２１】 チェックサム作成方法の一例を説明するための説明図である。
【図２２】 遊技機への電力供給停止時の電源低下やＮＭＩ信号の様子を示すタイミング図である。
【図２３】 ＲＡＭにおけるスイッチタイマの形成例を示す説明図である。
【図２４】 スイッチ処理の一例を示すフローチャートである。
【図２５】 スイッチチェック処理の一例を示すフローチャートである。
【図２６】 賞球処理の一例を示すフローチャートである。
【図２７】 賞球処理の一例を示すフローチャートである。
【図２８】 賞球処理の一例を示すフローチャートである。
【図２９】 スイッチオンチェック処理を示すフローチャートである。
【図３０】 入力判定値テーブルの構成例を示す説明図である。
【図３１】 コマンド送信テーブル等の一構成例を示す説明図である。
【図３２】 制御コマンドのコマンド形態の一例を示す説明図である。
【図３３】 制御コマンドを構成する８ビットの制御信号とＩＮＴ信号との関係を示すタイミング図である。
【図３４】 払出制御コマンドの内容の一例を示す説明図である。
【図３５】 コマンドセット処理の処理例を示すフローチャートである。
【図３６】 コマンド送信処理ルーチンを示すフローチャートである。
【図３７】 賞球個数減算処理の一例を示すフローチャートである。
【図３８】 電源監視および電源バックアップのための払出制御用ＣＰＵ周りの一構成例を示すブロック図である。
【図３９】 出力ポートのビット割り当ての一例を示す説明図である。
【図４０】 入力ポートのビット割り当ての一例を示す説明図である。
【図４１】 払出制御基板におけるＣＰＵが実行するメイン処理を示すフローチャートである。
【図４２】 ２ｍｓタイマ割込処理を示すフローチャートである。
【図４３】 払出状態復旧処理を示すフローチャートである。
【図４４】 マスク不能割込処理（電力供給停止時処理）を示すフローチャートである。
【図４５】 マスク不能割込処理（電力供給停止時処理）を示すフローチャートである。
【図４６】 払出制御手段におけるＲＡＭの一構成例を示す説明図である。
【図４７】 受信コマンドバッファの一構成例を示す説明図である。
【図４８】 払出制御用ＣＰＵのコマンド受信処理の例を示すフローチャートである。
【図４９】 スイッチ処理の例を示すフローチャートである。
【図５０】 払出停止状態設定処理の例を示すフローチャートである。
【図５１】 コマンド解析実行処理の例を示すフローチャートである。
【図５２】 プリペイドカードユニット制御処理の例を示すフローチャートである。
【図５３】 球貸し制御処理の例を示すフローチャートである。
【図５４】 球貸し制御処理の例を示すフローチャートである。
【図５５】 賞球制御処理の例を示すフローチャートである。
【図５６】 賞球制御処理の例を示すフローチャートである。
【図５７】 エラーの種類とエラー表示用ＬＥＤの表示との関係を示す説明図である。
【図５８】 エラー処理の一例を示すフローチャートである。
【図５９】 エラー処理の一例を示すフローチャートである。
【図６０】 払出停止中フラグの状態や貸し球の払出禁止あるいは許可の状態などの関係を示す説明図である。
【符号の説明】
１ パチンコ遊技機
３１ 主基板
３７ 払出制御基板
５３ 基本回路
５５ ＲＡＭ（変動データ記憶手段）
５６ ＣＰＵ
６５ システムリセット回路（第２の電源監視手段）
３７１ 払出制御用ＣＰＵ
９０２ 電源監視用ＩＣ（電源監視手段）
９１０ 電源基板
９１６ コンデンサ（記憶保持手段）
９７５ システムリセット回路（第２の電源監視手段）[0001]
BACKGROUND OF THE INVENTION
The present invention enables a player to play a predetermined game and pay out a prize game medium as a prize based on a prize in a prize area provided in the game area, and also based on a rental request The present invention relates to a gaming machine such as a pachinko gaming machine or a slot machine capable of paying out a gaming medium to be lent to a player.
[0002]
[Prior art]
As a gaming machine, a game medium such as a game ball is launched into a game area by a launching device, and when a game medium wins a prize area such as a prize opening provided in the game area, a predetermined number of prize balls are paid out to the player. There is something to be done. Furthermore, there is provided a variable display unit capable of changing the display state, and configured to give a predetermined game value to the player when the display result of the variable display unit is in a predetermined specific display mode. is there.
[0003]
Note that the game value is the right that the state of the variable winning ball device provided in the gaming area of the gaming machine is advantageous for a player who is likely to win a ball, or the advantageous state for a player. In other words, or a condition for winning a prize ball is easily established.
[0004]
In a pachinko gaming machine, a combination of a predetermined display mode with a display result of a variable display unit that displays a special symbol is usually referred to as “big hit”. When the big hit occurs, for example, the big winning opening is opened a predetermined number of times, and the game shifts to a big hit gaming state where the hit ball is easy to win. And in each open period, if there is a prize for a predetermined number (for example, 10) of the big prize opening, the big prize opening is closed. And the number of times the special winning opening is opened is fixed to a predetermined number (for example, 16 rounds). An opening time (for example, 29.5 seconds) is determined for each opening, and even if the number of winnings does not reach a predetermined number, the big winning opening is closed when the opening time elapses. Further, when a predetermined condition (for example, winning in the V zone provided in the big prize opening) is not established at the time when the big prize opening is closed, the big hit gaming state is ended.
[0005]
In addition, in the variable display device, the symbols other than the symbol that becomes the final stop symbol (for example, the middle symbol of the left and right middle symbols) are stopped, swung, and enlarged / reduced in a state in which the symbols continuously match the specific display mode for a predetermined time Or, the possibility of big hits continues before the final result is displayed due to the deformed state, multiple symbols changing synchronously with the same symbol, or the position of the display symbol changing. An effect that is performed in a state where these are in progress (hereinafter, these states are referred to as reach states) is referred to as reach effect. A variable display including a reach effect is referred to as a reach variable display. In the reach state, the interest of the game is enhanced by making the variation pattern different from the variation pattern in the normal state. Then, when the display result of the symbols variably displayed on the variable display device does not satisfy the condition for reaching the reach state, the state is “missed” and the variable display state is terminated. A player plays a game while enjoying how to generate a big hit.
[0006]
The game progress in the gaming machine is controlled by game control means such as a microcomputer. The identification information, character image, and background image displayed on the variable display unit are controlled by a video display processor (VDP) that generates image data in accordance with instructions from the microcomputer and transfers the image data to the variable display unit side. The program capacity of the microcomputer is large.
[0007]
Therefore, it is impossible to control the identification information displayed on the variable display unit by the microcomputer of the game control means having a limited program capacity, and the display control microcomputer is different from the microcomputer of the game control means. The symbol control board carrying the display control means is installed. The game control means for controlling the progress of the game needs to transmit a display control command to the display control means.
[0008]
When the payout control means for controlling the prize ball payout is mounted on a payout control board different from the main board on which the game control means is mounted, the progress of the game is performed by the game control means mounted on the main board. Since it is controlled, the number of winning balls based on winning is determined by the game control means and transmitted to the payout control board. On the other hand, the rental of game media is irrelevant to the progress of the game, and is generally controlled by the payout control means without going through the game control means.
[0009]
As described above, various control means are mounted on the gaming machine in addition to the game control means. Then, the game control means for controlling the progress of the game transmits each command indicating an operation instruction according to the game situation to each control means mounted on each control board. Hereinafter, the game control means and other control means may be referred to as electrical component control means, and the board on which the electrical component control means is mounted may be referred to as an electrical component control board.
[0010]
[Problems to be solved by the invention]
In general, each electrical component control means includes a microcomputer. That is, a program is stored in a ROM or the like, and data temporarily generated for control or data that changes as control proceeds is stored in the RAM. Then, when the power supply stop state due to a power failure or the like occurs in the gaming machine, the data in the RAM is lost. Therefore, when recovering from a power outage or the like, the player must return to the initial state (for example, the state when the game machine was first turned on at the game store for the first time in the day), which may cause a disadvantage to the player. There is. For example, if the power supply stop state occurs during the jackpot game and the gaming machine returns to the initial state, the player cannot enjoy the profit based on the jackpot occurrence.
[0011]
There is also a gaming machine in which a player can receive a rental of a game medium by inserting a prepaid card or the like into a card insertion slot. The payout mechanism of the gaming machine pays out a predetermined number of game media to the player in response to card insertion. Since the payout mechanism is controlled by the payout control means, the game medium lending control is also executed by the payout control means.
[0012]
Game media lent to a player is generally stored on the back of the gaming machine. However, if the stored game media run out, the game media cannot be rented out. In addition, a storage unit for storing the paid-out game media is also provided. If a predetermined amount of game media is stored in the storage unit, the game media is stored when more game media are lent out. It overflows from the department. If the lending is continued in such a case, a situation occurs in which the number of game media corresponding to the subtracted frequency is not paid out even though the frequency of the prepaid card is subtracted, to the player It will be disadvantageous.
[0013]
Therefore, the present invention can prevent the player from being disadvantaged as much as possible even when the power supply to the gaming machine is stopped, and can execute an appropriate lending control of the game medium. The purpose is to provide a machine.
[0014]
[Means for Solving the Problems]
The gaming machine according to the present invention allows a player to play a predetermined game and win a prize area (for example, a big prize opening, a start prize opening 14, a
[0028]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
First, the overall configuration of a pachinko gaming machine that is an example of a gaming machine will be described. FIG. 1 is a front view of a pachinko gaming machine as viewed from the front, and FIG. 2 is a front view showing the front of the game board. In the following embodiments, a pachinko gaming machine will be described as an example. However, the gaming machine according to the present invention is not limited to a pachinko gaming machine, and can be applied to, for example, an image-type gaming machine or a slot machine.
[0029]
The
[0030]
As shown in FIG. 1, the
[0031]
Near the center of the
[0032]
An open /
[0033]
When a game ball wins the
[0034]
The
[0035]
In this example, a prize ball lamp 51 that is turned on when there is a remaining number of prize balls is provided in the vicinity of the
[0036]
The
[0037]
The game balls launched from the hit ball launching device enter the
[0038]
The variable display of the special symbol on the
[0039]
When the combination of special symbols in the
[0040]
When the hit ball wins the
[0041]
Next, the structure of the back surface of the
[0042]
As shown in FIG. 3, on the rear side of the gaming machine, a game control board (main board) 31 on which a variable
[0043]
On the back side of the gaming machine, a
[0044]
Furthermore, for clearing backup data stored in storage content holding means (for example, a backup RAM capable of holding the contents even when power supply is stopped) included in each board (main board 31 and payout control board 37). A
[0045]
The game balls stored in the
[0046]
A large number of game balls as prizes based on winning prizes and game balls based on ball lending requests are paid out and the hitting
[0047]
As shown in FIG. 4, a
[0048]
FIG. 5 is an exploded perspective view showing a configuration example of the
[0049]
The
[0050]
The
[0051]
A prize ball sensor (prize ball count switch) 301A for detecting a game ball paid out by the ball payout device is provided below the flow path selected at the time of paying out the winning ball, and below the flow path selected at the time of lending the ball. Is provided with a ball lending sensor (ball lending count switch) 301B for detecting a game ball paid out by the ball paying device. The detection signal of the winning
[0052]
A protrusion that forms a payout motor position sensor is formed on the periphery of the
[0053]
Further, the ball payout device may be configured to perform both the prize ball payout and the ball lending, but the ball payout device that performs the prize ball payout and the ball payout device that performs the ball lending are provided separately. Also good. Further, for example, the sprocket rotation direction may be changed to separate the award ball payout and the ball lending, or the ball payout device having any structure other than the
[0054]
FIG. 6 is a front view showing a part of the
[0055]
FIG. 7 is a configuration diagram showing an example of the configuration of the
[0056]
FIG. 7B is a configuration diagram illustrating another configuration example of the
[0057]
In this embodiment, the
[0058]
FIG. 8 is a block diagram illustrating an example of a circuit configuration in the main board 31. 8 also shows a
[0059]
Although not shown in FIG. 8, the count switch short circuit signal is also transmitted to the
[0060]
Further, according to the data given from the
[0061]
The
[0062]
Further, a part or all of the RAM (may be a CPU built-in RAM) 55 is a backup RAM that is backed up by a backup power source created in the
[0063]
A ball hitting device for hitting and launching a game ball is driven by a
[0064]
In this embodiment, the lamp control means mounted on the
[0065]
FIG. 9 is a block diagram showing components related to payout, such as components of the
[0066]
The CPU 56 of the main board 31 should stop paying out when the detection signal from the ball-
[0067]
Further, the detection signal from the prize
[0068]
When there is a winning, a payout control command indicating the number of winning balls is input to the
[0069]
In the main board 31,
[0070]
The
[0071]
Further, a detection signal from the payout motor position sensor for detecting the rotational position of the ball lending
[0072]
The
[0073]
A ball lending switch signal and a return switch signal are given from the
[0074]
When the power of the
[0075]
Then, the
[0076]
As described above, all signals from the
[0077]
In this embodiment, a power-off signal is also input from the
[0078]
In this embodiment, the case where the
[0079]
FIG. 10 is a block diagram illustrating a configuration example of the
[0080]
The transformer 911 converts AC voltage from the AC power source into 24V. The AC 24V voltage is output to the
[0081]
However, each connector reaching each electric component control board may be provided on the
[0082]
The + 5V line from the DC-
[0083]
The
[0084]
The predetermined value for the
[0085]
When the voltage of the + 12V power supply decreases, the switch output becomes on. However, if the power supply voltage is monitored by monitoring the + 30V power supply voltage, which decreases faster than + 12V, and the power supply is stopped, the switch output is turned on. It is possible to enter a supply recovery waiting state and not detect the switch output.
[0086]
Further, since the
[0087]
In the configuration shown in FIG. 10, the detection signal (power cut-off signal) of the
[0088]
FIG. 11 is a block diagram illustrating a configuration example around the CPU 56 in the main board 31. As shown in FIG. 11, the power-off signal from the power supply monitoring circuit (power supply monitoring means; first power supply monitoring means) of the
[0089]
FIG. 11 also shows a
[0090]
As shown in FIG. 11, the reset signal from the reset IC 651 is input to the
[0091]
For example, the detection voltage of the power supply monitoring circuit (the voltage that outputs the power-off signal) is + 22V, and the detection voltage for setting the reset signal to low level is + 9V. In such a configuration, since the power supply monitoring circuit and the system reset
[0092]
The power supply voltage monitored by the power supply monitoring circuit and the system reset
[0093]
While power is not supplied from the + 5V power source that is the driving power source of the CPU 56 or the like, at least a part of the RAM is backed up by the backup power source supplied from the power supply board, and the contents are preserved even if the power supply to the gaming machine is stopped. Is done. When the +5 V power supply is restored, a reset signal is issued from the system reset
[0094]
In the configuration shown in FIG. 11, two reset signals (low level signals) are given to the reset terminal of the CPU 56 when the power is turned on, but the reset is reliably released even if the reset signal rises only once. When the CPU is used, the circuit elements denoted by
[0095]
The CPU 56 used in this embodiment also incorporates an I / O port (PIO) and a timer / counter circuit (CTC). The PIO has 4 bits PB0 to PB3 and 1 byte port PA0 to PA7. The ports PB0 to PB3 and PA0 to PA7 can be set to either input / output.
[0096]
12 and 13 are explanatory diagrams showing output port assignment in this embodiment. As shown in FIG. 12, the
[0097]
Further, various information output signals from the
[0098]
As shown in FIG. 13, each INT signal (payout control signal INT, display control signal INT, lamp control signal INT) output to the
[0099]
Therefore, when outputting the INT signal, the possibility that the payout control signals CD0 to CD7, the display control signals CD0 to CD7, the ramp control signals CD0 to CD7, and the audio control signals CD0 to CD7 are erroneously changed is reduced. Further, when outputting the payout control signals CD0 to CD7, the display control signals CD0 to CD7, the ramp control signals CD0 to CD7, or the audio control signals CD0 to CD7, the possibility of erroneously changing the INT signal is reduced. As a result, a command for each electric component control board is more reliably sent from the game control means of the main board 31. Furthermore, since all the INT signals are output from the
[0100]
FIG. 14 is an explanatory diagram showing bit assignment of input ports in this embodiment. As shown in FIG. 14, detection of the winning port switches 33 a, 39 a, 29 a, 30 a, the
[0101]
Next, the operation of the gaming machine will be described. FIG. 15 is a flowchart showing main processing executed by game control means (CPU 56 and peripheral circuits such as ROM and RAM) on the main board 31. When power is turned on to the gaming machine and the input level of the reset terminal becomes high level, the CPU 56 starts main processing after step S1. In the main process, the CPU 56 first performs necessary initial settings.
[0102]
In the initial setting process, the CPU 56 first sets the interrupt prohibition (step S1). Next, the interrupt mode is set to interrupt mode 2 (step S2), and a stack pointer designation address is set to the stack pointer (step S3). Then, the built-in device register is initialized (step S4). Further, after initialization (step S5) of CTC (counter / timer) and PIO (parallel input / output port) which are built-in devices (built-in peripheral circuits), the RAM is set in an accessible state (step S6).
[0103]
The CPU 56 used in this embodiment also incorporates an I / O port (PIO) and a timer / counter circuit (CTC). The CTC also includes two external clock / timer trigger inputs CLK / TRG2, 3 and two timer outputs ZC / TO0,1.
[0104]
The CPU 56 used in this embodiment is provided with the following three modes as maskable interrupt modes. When a maskable interrupt occurs, the CPU 56 automatically sets the interrupt disabled state and saves the contents of the program counter in the stack.
[0105]
Interrupt mode 0: The built-in device that has issued the interrupt request sends an RST instruction (1 byte) or a CALL instruction (3 bytes) onto the internal data bus of the CPU. Therefore, the CPU 56 executes the instruction at the address corresponding to the RST instruction or the address specified by the CALL instruction. At reset, the CPU 56 automatically enters interrupt
[0106]
Interrupt mode 1: In this mode, when an interrupt is accepted, the mode always jumps to address 0038 (h).
[0107]
Interrupt mode 2: A mode in which the address synthesized from the value (1 byte) of the specific register (I register) of the CPU 56 and the interrupt vector (1 byte: least significant bit 0) output by the built-in device indicates the interrupt address It is. That is, the interrupt address is an address indicated by 2 bytes in which the upper address is the value of the specific register and the lower address is the interrupt vector. Therefore, an interrupt process can be set at an arbitrary address (although it is skipped). Each built-in device has a function of sending an interrupt vector when making an interrupt request.
[0108]
Therefore, when the interrupt
[0109]
Next, the CPU 56 confirms the state of the output signal of the
[0110]
If the
[0111]
In this embodiment, whether or not there is backup data in the backup RAM area is confirmed by the state of the backup flag set in the backup RAM area in the power supply stop process. In this example, as shown in FIG. 16, if “55H” is set in the backup flag area, it means that there is a backup (ON state), and if a value other than “55H” is set, there is no backup (OFF). State).
[0112]
After confirming that there is a backup, the CPU 56 performs a data check of the backup RAM area (parity check in this example) (step S9). In this embodiment, clear data (00) is set in the checksum data area, and the checksum calculation start address is set in the pointer. Also, the number of checksum calculations corresponding to the number of data to be checksum is set. Then, the exclusive OR of the contents of the checksum data area and the contents of the RAM area pointed to by the pointer is calculated. The calculation result is stored in the checksum data area, the pointer value is incremented by 1, and the checksum calculation count value is decremented by 1. The above processing is repeated until the value of the checksum calculation count becomes zero. When the value of the checksum calculation count reaches 0, the CPU 56 inverts the value of each bit of the contents of the checksum data area and uses the inverted data as the checksum.
[0113]
In the power supply stop process, a checksum is calculated by the same process as described above, and the checksum is stored in the backup RAM area. In step S9, the calculated checksum is compared with the stored checksum. When the power supply is stopped after an unexpected power failure or the like, the data in the backup RAM area should be saved, so the check result (comparison result) is normal (matched). That the check result is not normal means that the data in the backup RAM area is different from the data when the power supply is stopped. In such a case, since the internal state cannot be returned to the state when the power supply is stopped, the initialization process that is executed when the power is turned on is not performed when the power supply is stopped.
[0114]
If the check result is normal, the CPU 56 performs a game state restoration process for returning the internal state of the game control means and the control state of the electric component control means such as the display control means to the state when the power supply is stopped (step S10). ). Then, the saved value of the PC (program counter) stored in the backup RAM area is set in the PC, and the address is restored.
[0115]
In this way, it is possible to accurately return the gaming state to the state when the power supply is stopped by checking whether the data in the backup RAM area is stored using the backup flag and check data such as a checksum. it can. That is, the certainty of the state restoration process based on the data in the backup RAM area is improved. In this embodiment, it is confirmed whether or not the data in the backup RAM area is stored by using both the backup flag and the check data, but only one of them may be used. That is, either the backup flag or the check data may be used as an opportunity for executing the state recovery process.
[0116]
In addition, when “backup exists” is not confirmed according to the status of the backup flag, the initialization process described later is performed without performing the gaming state recovery process described later, so the backup data does not exist. Nevertheless, it is possible to prevent the gaming state restoration process from being executed, and it is possible to return the control state to the initial state by the initialization process.
[0117]
Furthermore, when the check result using the check data is not normal, the initialization process described later is performed without performing the gaming state recovery process described later, so that the contents differ from those at the time of stopping the power supply. It is possible to prevent the gaming state restoration process from being executed based on the backup data that has been made, and the control state can be returned to the initial state by the initialization process.
[0118]
In the initialization process, the CPU 56 first performs a RAM clear process (step S11). In addition, a predetermined work area (for example, a normal symbol determination random number counter, a normal symbol determination buffer, a special symbol left middle right symbol buffer, a special symbol process flag, a payout command storage pointer, a winning ball flag, a ball out flag, a payout A work area setting process for setting an initial value to a flag such as a stop flag for selectively performing processing according to the control state is performed (step S12). Further, a process of transmitting to the payout control board 37 a payout permission state designation command (hereinafter referred to as a payout enable state designation command) instructing that payout from the
[0119]
In the initialization process, a payout enable state designation command is always transmitted to the
[0120]
Then, a CTC register set in the CPU 56 is set so that a timer interrupt is periodically generated every 2 ms (step S15). That is, a value corresponding to 2 ms is set in a predetermined register (time constant register) as an initial value.
[0121]
When the execution of the initialization process (steps S11 to S15) is completed, the display random number update process (step S17) and the initial value random number update process (step S18) are repeatedly executed in the main process. When the display random number update process and the initial value random number update process are executed, the interrupt disabled state is set (step S16). When the display random number update process and the initial value random number update process are finished, the interrupt enabled state is set. (Step S19). The display random number is a random number for determining a symbol displayed on the
[0122]
Note that when the display random number update process is executed, the interrupt is prohibited. The display random number update process is also executed in the timer interrupt process described later, and thus conflicts with the process in the timer interrupt process. This is to avoid that. That is, if the timer interrupt is generated during the process of step S17 and the counter value for generating the display random number is updated during the timer interrupt process, the continuity of the count value is impaired. There is a case. However, such an inconvenience does not occur if the interrupt is prohibited during the process of step S17.
[0123]
FIG. 17 is a flowchart illustrating an example of the game state restoration process. In the game state restoration process, the CPU 56 first performs a stack pointer restoration process (step S81). The value of the stack pointer is saved in a predetermined RAM area (stack pointer save buffer in the work area backed up by power) in the power supply stop process described in detail later. Therefore, in step S81, the RAM area value is set in the stack pointer to return. Note that the register value and the value of the program counter (PC) when the power supply is stopped are saved in the area pointed to by the restored stack pointer (that is, the stack area).
[0124]
Next, the CPU 56 checks whether or not the payout has been stopped (step S82). Whether or not the payout is stopped is determined according to a predetermined work area (for example, a normal symbol determination random number counter, a normal symbol determination buffer, a special symbol left middle right symbol buffer, a special symbol, This is confirmed by a payout stop flag as payout state data in a symbol process flag, a payout command storage pointer, a winning ball flag, a ball runout flag, a payout stop flag, etc. If it is in the payout stop state, a payout control command (payout stop state designation command) for instructing the payout stop is transmitted to the payout control means mounted on the payout control board 37 (step S83). If it is not in the payout stop state, a payout control command (payable state designation command) for instructing that payout is possible is sent to the payout control means (step S84).
[0125]
Since the payout control means cannot recognize the shortage of the supply balls or the full tank of the surplus
[0126]
Here, when the payout state determination means (a part of the game control means) for determining whether or not the game medium can be paid out detects that the payout is not possible, one type of the game medium is determined regardless of the cause. The withdrawal stop state designation command (that is, in this example, the withdrawal suspension state designation command is a command that is commonly used regardless of which of the multiple types of conditions prohibiting the withdrawal) However, it may be transmitted separately for cause-specific commands (in this example, a command indicating a shortage of supply balls and a command indicating a full lower tray). Further, when the game ball cannot be paid out, a command instructing to prohibit the release of the game ball may be transmitted to the
[0127]
Next, the CPU 56 transmits a display control command for restoring the display state according to the display state of the special symbol on the
[0128]
Thereafter, the CPU 56 clears the backup flag (step S91), that is, resets a flag indicating that a predetermined storage protection process has been executed when the previous power supply was stopped. Therefore, unnecessary information can be prevented from remaining after the control state is restored. Also, the saved values of various registers are read from the stack area and set in various registers (IX register, HL register, DE register, BC register) (step S92). That is, register restoration processing is performed. Each time each register is restored, the value of the stack pointer is decreased. In other words, the value of the stack pointer is updated to point to the previous address in the stack area. If the parity flag is not turned on, an interrupt permission state is set (steps S93 and S94). Finally, the AF register (accumulator and flag register) is restored from the stack area (step S95).
[0129]
Then, the RET instruction is executed. When the RET instruction is executed, the CPU 56 realizes a program return operation by setting the data stored in the area pointed to by the stack pointer in the program counter. However, the return destination here is not the part that called the game state restoration process. This is because the stack pointer restoration process is performed in step S81, and after the register restoration process is completed in step S92, the stack pointer indicating the stack area is executed when the power supply stop process by the NMI is started. Indicates the area where the program address is saved. That is, the return address stored in the stack area pointed to by the returned stack pointer is the address where the NMI occurred when the power supply was last stopped in the program. Therefore, in response to the RET instruction subsequent to step S95, the process returns to the address where the NMI occurred when the power supply was stopped. That is, recovery control is executed based on the address data (program address data) saved in the stack area.
[0130]
When the timer interrupt occurs, the CPU 56 performs the register saving process (step S20), and then executes the game control processes of steps S21 to S32 shown in FIG. In the game control process, the CPU 56 first inputs detection signals of switches such as the
[0131]
Next, various abnormality diagnosis processes are performed by the self-diagnosis function provided in the
[0132]
Next, a process of updating the count value of each counter for generating each determination random number such as a big hit determination random number used for game control is performed (step S23). The CPU 56 further performs a process of updating the count value of the counter for generating the display random number and the initial value random number (steps S24 and S25).
[0133]
Further, the CPU 56 performs special symbol process processing (step S26). In the special symbol process control, corresponding processing is selected and executed according to a special symbol process flag for controlling the
[0134]
Next, the CPU 56 performs a process of setting a display control command related to the special symbol in a predetermined area of the
[0135]
Further, the CPU 56 performs information output processing for outputting data such as jackpot information, start information, probability variation information supplied to the hall management computer, for example (step S30).
[0136]
Further, the CPU 56 issues a drive command to the
[0137]
Then, the CPU 56 executes a prize ball process for setting the number of prize balls based on the detection signals from the winning
[0138]
With the above control, in this embodiment, the game control process is started every 2 ms. In this embodiment, the game control process is executed by the timer interrupt process. However, in the timer interrupt process, for example, only a flag indicating that an interrupt has occurred is set, and the game control process is performed by the main process. May be executed.
[0139]
19 and 20 are flowcharts showing a processing example of a non-maskable interrupt process (power supply stop process) executed in response to a power-off signal from the
[0140]
In the power supply stop process, the CPU 56 saves the AF register (accumulator and flag register) in the stack area pointed to by the stack pointer (step S51). At this time, the value of the stack pointer is updated to point to the next address in the stack area. Further, the interrupt flag is copied to the parity flag (step S52). The parity flag is formed in the backup RAM area. The interrupt flag is a flag indicating whether the interrupt is permitted or the interrupt prohibited state, and is in a control register built in the CPU 56. The on state of the interrupt flag indicates that the interrupt is prohibited. As described above, the parity flag is referred to in the gaming state restoration process. In the gaming state recovery process, if the parity flag is on, the interrupt permission state is not set.
[0141]
Further, the BC register, DE register, HL register, and IX register are saved in the stack area pointed to by the stack pointer (steps S54 to S57). At this stage, the address of the program, BC register, DE register, HL register, and IX register values that were being executed when the non-maskable interrupt occurred are sequentially stored in the stack area. Each time each register is saved, the value of the stack pointer is updated to point to the next address in the stack area. Further, the value of the stack pointer is saved in a predetermined area (stack pointer saving buffer) in the work area (step S58).
[0142]
Next, the backup specified value ("55H" in this example) is stored in the backup flag. The backup flag is formed in the backup RAM area. Next, parity data is created (steps S60 to S67). That is, first, the clear data (00) is set in the checksum data area (step S60), and the checksum calculation start address is set in the pointer (step S61). Also, the number of checksum calculations is set (step S62).
[0143]
Then, the exclusive OR of the contents of the checksum data area and the contents of the RAM area pointed to by the pointer is calculated (step S63). The calculation result is stored in the checksum data area (step S64), the pointer value is incremented by 1 (step S65), and the value of the checksum calculation count is decremented by 1 (step S66). The processes in steps S63 to S66 are repeated until the value of the checksum calculation count becomes 0 (step S67).
[0144]
When the value of the checksum calculation count becomes 0, the CPU 56 inverts the value of each bit of the contents of the checksum data area (step S68). Then, the inverted data is stored in the checksum data area (step S69). This data becomes parity data to be checked when the power is turned on. Next, an access prohibition value is set in the RAM access register (step S70). Thereafter, the built-in
[0145]
Further, the CPU 56 sets the clear data (00) in an appropriate register (step S71), and sets the number of processes (in this example, “7”) in another register (step S72). Further, the address of the
[0146]
Then, clear data is set at the address pointed to by the IO pointer (step S74), the value of the IO pointer is incremented by 1 (step S75), and the value of the processing number is subtracted by 1 (step S77). The processes in steps S74 to S76 are repeated until the value of the number of processes becomes zero. As a result, clear data is set in all the
[0147]
Therefore, after the processing for saving the game state (in this example, checksum generation and RAM access prevention) is executed, each output port is immediately turned off. In this embodiment, the RAM area in which data used in the game control process is stored is all backed up. Therefore, the checksum generation process indicating whether or not the contents are correctly stored and the RAM access prevention process for preventing the contents from being rewritten correspond to the process for storing the gaming state. Moreover, the process which outputs the clear signal for stopping the action | operation of an electrical component was performed by turning off each output port.
[0148]
Since each output port is turned off immediately after the processing for saving the gaming state is executed, it is reliably prevented that a situation that does not match the saved gaming state occurs. In other words, in a gaming machine having a variable winning ball device such as a pachinko gaming machine, the position of the variable winning hole in the variable winning ball device and the installation position of the winning port switch for detecting a winning are determined due to mounting. It must be separated to some extent. If the output port, in particular the output port that outputs the signal for opening the variable winning ball device, is not turned off immediately, the power supply will stop when the power supply is stopped, even though the variable prize opening has been won. There may be a situation in which the execution of the process is started and the winning opening switch is not detected. In that case, it is not stored that there was a winning in the variable winning opening. In other words, the gaming state that is actually occurring (the winning has been) does not match the saved gaming state. However, in this embodiment, since the output port is cleared and the variable winning ball device is closed, it is reliably prevented that a situation inconsistent with the saved gaming state occurs.
[0149]
In addition, since the output port can be cleared in the process of stopping power supply that is executed before the electric component can be driven, before the electric component can be driven. Each electric component controlled by the game control means can be put into an appropriate operation stop state. For example, the operation of the electrical component is stopped after the operation of the electrical component is stopped, such as closing the open large winning opening and closing the open variable winning
[0150]
In this embodiment, the power supply stop process is executed according to the NMI. However, the power supply stop signal is connected to the maskable terminal of the CPU 56 and the power supply stop process is executed by the maskable interrupt process. May be. Alternatively, a power-off signal may be input to the input port and the power supply stop process may be executed according to the input port check result.
[0151]
FIG. 21 is an explanatory diagram for explaining an example of a checksum creation method. However, in the example shown in FIG. 21, the size of the data in the backup RAM area is 3 bytes for simplicity. In the process of stopping power supply based on the power supply voltage drop, as shown in FIG. 21, initial data (00 (H) in this example) is set as checksum data. Next, an exclusive OR of “00 (H)” and “F0 (H)” is taken, and an exclusive OR of “16 (H)” is taken with the result. Further, an exclusive OR of the result and “DF (H)” is taken. Then, a value (“C6 (H)” in this example) obtained by logically inverting the result (“39 (H)” in this example) is set in the checksum buffer.
[0152]
FIG. 21 shows a state where data “39 (H)” before logical inversion is stored in the checksum buffer for easy explanation. Note that 00 (H) as the initial data is a value corresponding to the clear data for the checksum data set in step S60, but in practice, the exclusive OR with 00 (H) is before and after the operation. And the value does not change, it is not necessary to perform an exclusive OR operation with 00 (H).
[0153]
Further, at the start of power supply to the gaming machine, it is determined whether or not the parity check is OK (step S9 in FIG. 15). In this determination, parity data creation processing (steps S71 to S77) in the power supply stop processing is performed. ) Is performed, and if the processing result, that is, the operation result matches the contents of the checksum buffer, it is determined that the parity check is OK.
[0154]
In this embodiment, the checksum is generated based on the work area data. However, the checksum may be generated including the stack area data. Even when the data is generated based on any data, a calculation process or the like is performed using the data stored in the RAM area, so that the checksum can be generated easily and in a short time.
[0155]
Further, in this embodiment, at the start of power supply, a checksum is generated by the same process as the process at the time of power supply stop, and the generated checksum is compared with the checksum stored in the backup RAM. Other methods may be used. For example, using the checksum stored in the backup RAM as an initial value, the calculation is performed for each data that is a calculation target in the power supply stop process, and if the calculation result matches a predetermined value (for example, 00 (H)), the parity is You may make it determine with check OK. The check data for the parity check is not limited to the checksum, and other check data may be used as long as it can be determined whether the contents of the backup RAM are properly stored.
[0156]
FIG. 22 is a timing chart showing a state of a power supply voltage drop or an NMI signal (= power supply stop signal: power supply stop signal) when power supply to the gaming machine is stopped. When the power supply to the gaming machine is stopped, the voltage value of VSL, which is the highest DC power supply voltage, gradually decreases. In this example, when the voltage drops to +22 V, a power cut-off signal is output from the
[0157]
The power-off signal is introduced into the electrical component control board (in this embodiment, the main board 31 and the payout control board 37) and input to the NMI terminals of the CPU 56 and the
[0158]
When the voltage value of VSL further decreases to a predetermined value (+9 V in this example), the output of the system reset circuit mounted on the main board 31 and the
[0159]
When the voltage value of VSL is further decreased to be lower than a voltage capable of generating Vcc (+5 V for driving various circuits), each circuit cannot be operated on each substrate. However, at least the main board 31 and the
[0160]
As described above, in this embodiment, the power supply monitoring circuit monitors the voltage of the highest power supply VSL among the DC voltages used in the gaming machine, and the voltage drops when the voltage of the power supply falls below a predetermined value. Generates a signal (power failure detection signal). As shown in FIG. 22, at the timing when the power-off signal is output, the IC drive voltage is still a voltage value that can sufficiently drive various circuit elements. Therefore, an operation time is ensured for the CPU 56 of the main board 31 operating with the IC drive voltage to perform a predetermined power supply stop process.
[0161]
In this case, the power supply monitoring circuit monitors the voltage of the highest power supply VSL among the DC voltages used in the gaming machine, but the timing for generating the power-off signal is the electrical component control that operates with the IC drive voltage. The monitoring target voltage may not be the highest voltage of the power source VSL as long as the operation time for the means to perform the predetermined power supply stop process is ensured. That is, if at least a voltage higher than the IC drive voltage is monitored, the power-off signal can be generated at such a timing that the operation time for the electrical component control means to perform the predetermined power supply stop process is ensured. .
[0162]
In this case, as described above, the monitoring target voltage is preferably a voltage that can be expected to prevent erroneous switch-on detection when power supply is stopped. That is, since the voltage (switch voltage) supplied to the various switches of the gaming machine is + 12V, it is preferable that the voltage drop can be detected before the + 12V power supply voltage starts to drop. Therefore, it is preferable to monitor a voltage higher than at least the switch voltage.
[0163]
Next, a specific example of the switch process (step S21) in the main process will be described. In this embodiment, when the ON state of the detection signal of each switch continues for a predetermined time, it is determined that the switch has been turned ON, and processing corresponding to the switch ON is started. A switch timer is used to measure the predetermined time. The switch timer is a 1-byte counter formed in the backup RAM area, and is incremented by 1 every 2 ms when the detection signal indicates an ON state. As shown in FIG. 23, the switch timer is provided for the number N of detection signals (excluding the detection signal of the clear switch 921). In this embodiment, N = 13. Further, in the
[0164]
FIG. 24 is a flowchart illustrating a processing example of the switch processing in step S21 in the game control processing. The switch process is first executed in the game control process as shown in FIG. In the switch process, the CPU 56 first inputs data input to the input port 0 (step S101). Next, “8” is set as the number of processes (step S102), and the address of the switch timer for the winning
[0165]
FIG. 25 is a flowchart showing a switch check processing subroutine. In the switch check processing subroutine, the CPU 56 sets port input data, in this case, input data from the
[0166]
If the value of the carry flag is “1” (step S125), that is, if the detection signal of the winning
[0167]
If the value of the carry flag is “0”, that is, if the detection signal of the winning
[0168]
Thereafter, the CPU 56 adds 1 to the pointer (switch timer address) (step S130) and subtracts 1 from the number of processes (step S131). If the number of processes is not 0, the process returns to step S122. Then, the processes of steps S122 to S132 are repeated.
[0169]
The processes in steps S122 to S132 are repeated for the number of processes, that is, eight times, and during that time, the detection signal of the switch input to the 8 bits of the
[0170]
The CPU 56 inputs the data input to the
[0171]
In the switch check processing subroutine, since the above-described processing is executed, the processing in steps S122 to S132 is repeated for the number of processing, that is, four times, and the detection signal of the switch input to the 4 bits of the
[0172]
In this embodiment, since the game control process is started every 2 ms, the switch process is also executed once every 2 ms. Therefore, the switch timer is incremented by 1 every 2 ms.
[0173]
26 to 28 are flowcharts showing an example of the prize ball process in step S32 in the game control process. In this embodiment, in the prize ball processing, it is determined whether or not the
[0174]
In the prize ball process, the CPU 56 sets “1” as the offset of the input determination value table (step S150), and sets “9” as the offset of the address of the switch timer (step S151). The offset “1” in the input determination value table (see FIG. 30) means that the second data “50” in the input determination value table is used. Further, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 14, the switch timer address offset “9” designates the switch timer corresponding to the
[0175]
The input determination value table is a ROM area in which a determination value for determining that the switch has been turned on when it is detected how many times it is continuously turned on is set for each switch. A configuration example of the input determination value table is shown in FIG. As shown in FIG. 30, the input determination value table includes “2”, “50”, “250”, “30”, “250”, “1” in order from the top, that is, from the smallest address value. The judgment value is set. In the switch-on check routine, the judgment value set at the address determined by the head address and the offset value in the input judgment value table is compared with the value of the switch timer determined by the head address and the offset value of the switch timer. If they match, for example, a switch-on flag is set.
[0176]
An example of the switch-on check routine is shown in FIG. In the switch-on check routine, if the value of the switch timer corresponding to the
[0177]
Further, the CPU 56 sets “2” as the offset of the input determination value table (step S156), and sets “0A (H)” as the offset of the switch timer address (step S157). The offset “2” in the input determination value table means that the third data “250” in the input determination value table is used. Since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 14, the switch timer address offset “0A (H)” is designated by the switch timer corresponding to the ball break
[0178]
In the switch-on check routine, if the value of the switch timer corresponding to the ball-
[0179]
Then, the CPU 56 confirms whether or not the payout is stopped (step S201). The payout stop state is a state after a payout stop state designation command which is a payout control command for instructing the
[0180]
When either of them changes to the ON state, a payout stop state flag is set (step S203), a command transmission table relating to a payout stop state designation command is set (step S204), and command set processing is called (step S205). . In step S204, the head address of the command transmission table (ROM) storing the payout control command of the payout stop state designation command is set as the address of the command transmission table. In the command transmission table relating to the payout stop state designation command, INT data described later, data of the first byte of the payout control command, and data of the second byte of the payout control command are set. In step S202, when one of the flags is already in the on state and the other flag is in the on state, the processes in steps S203 to S205 are not performed.
[0181]
If it is in the payout stopped state, it is checked whether both the ball-out state flag and the full tank flag are turned off (step S206). When both are turned off (when a release condition to be described later is satisfied), the payout stop flag is reset (step S207), and a command transmission table relating to the payable state designation command is set (step S208). The set process is called (step S209). In step S208, the start address of the command transmission table (ROM) in which the payout control command of the payable state designation command is stored is set as the address of the command transmission table. In the command transmission table related to the payout enable state designation command, INT data, data of the first byte of the payout control command, and data of the second byte of the payout control command, which will be described later, are set.
[0182]
The release condition is a condition for releasing the payout stop state, and is a condition that is satisfied when it is no longer necessary to maintain the payout stop state. In this example, the release condition is that, when the payout stop state is set, the surplus
[0183]
Further, the CPU 56 sets “0” as the offset of the input determination value table (step S221), and sets “0” as the offset of the switch timer address (step S222). The offset “0” in the input determination value table means that the first data in the input determination value table is used. Also, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 14, the switch timer address offset “0” designates the switch timer corresponding to the winning
[0184]
In the switch-on check routine, the CPU 56 sets the head address of the input determination value table (see FIG. 30) (step S281). Then, an offset is added to the address (step S282), and a switch-on determination value is loaded from the address after the addition (step S283).
[0185]
Next, the CPU 56 sets the start address of the switch timer (step S284), adds an offset to the address (step S285), and loads the value of the switch timer from the address after the addition (step S286). Since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 14, the value of the switch timer corresponding to the switch is loaded.
[0186]
Then, the CPU 56 compares the loaded switch timer value with the switch-on determination value (step S287). If they match, a switch-on flag is set (step 128).
[0187]
In this case, in the switch-on check routine, the switch-on flag is set if the value of the switch timer corresponding to the winning
[0188]
When the switch-on flag is set, “10” as the number of prize balls to be paid out is set in the ring buffer (step S226). Then, 10 is added to the stored value of the total winning ball number storage buffer (step S227). When data is written to the ring buffer, the write pointer is incremented. When data is written to the last area of the ring buffer, the write pointer is updated to point to the first area of the ring buffer.
[0189]
The total winning ball number storage buffer is a buffer for storing a cumulative value of the number of winning balls instructed to the payout control means (however, subtracted when paying out), and is formed in the backup RAM. In this embodiment, when data is written to the ring buffer, an addition process is performed on the stored value of the total prize ball number storage buffer, but a payout control command for instructing the number of prize balls to be paid out is output to the output port. At the time of output, the number of prize balls corresponding to the payout control command to be output may be added to the value stored in the total prize ball number storage buffer.
[0190]
Next, the CPU 56 sets “0” as the offset of the input determination value table (step S231), and sets “5” as the offset of the address of the switch timer (step S232). The offset “0” in the input determination value table means that the first data in the input determination value table is used. Further, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 14, the switch timer address offset “5” designates the switch timer corresponding to the
[0191]
In the switch-on check routine, if the value of the switch timer corresponding to the
[0192]
Next, the CPU 56 sets “0” as the offset of the input determination value table (step S241), and sets “6” as the offset of the switch timer address (step S242). The offset “0” in the input determination value table means that the first data in the input determination value table is used. Since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 14, the switch timer address offset “6” indicates that the switch timer corresponding to the
[0193]
In the switch-on check routine, if the value of the switch timer corresponding to the
[0194]
If data exists in the ring buffer (step S247), the contents of the ring buffer pointed to by the read pointer are set in the transmission buffer (step S248), and the value of the read pointer is updated (next area of the ring buffer). (Step S249), a command transmission table relating to the number of winning balls is set (Step S250), and command set processing is called (Step S251). The operation of the command set process will be described in detail later.
[0195]
In step S250, the head address of the command transmission table (ROM) in which the payout control command relating to the number of winning balls is stored is set as the address of the command transmission table. In the command transmission table relating to the number of winning balls, INT data (01 (H)) described later, data of the first byte of the payout control command (F0 (H)), and data of the second byte of the payout control command are set. ing. However, “80 (H)” is set as the second byte data.
[0196]
As described above, when the game control means tries to output a payout control command for instructing the number of prize balls to the
[0197]
Then, when the content of the total prize ball number storage buffer is not 0, that is, when there is still a prize ball remaining, the CPU 56 turns on a prize ball paying-in flag (steps S252 and S253).
[0198]
Further, when the winning ball payout flag is on (step S254), the CPU 56 monitors the number of winning balls actually paid out from the
[0199]
When receiving the payout stop state designation command, the payout control means stops both the ball payout as the winning ball and the ball payout as the ball lending. In addition, when a payout enable state designation command is received, a ball payout as a winning ball and a ball payout as a ball lending are both enabled. However, the game control means gives the payout control means a separate payout control command for stopping or restarting the payout of the ball as a prize ball and a payout control command for stopping or restarting the payout of the ball as a ball rental. May be transmitted.
[0200]
In this embodiment, even if the payout is stopped (steps S201 and S206), the processing of steps S221 to S251 is executed. That is, the game control means can send out a payout control command for instructing the number of prize balls even when the payout is stopped. That is, a command for instructing the number of prize balls is transmitted to the payout control means even in the payout stop state, and when the payout stop state is canceled, the payout of the prize balls can be started early. Further, the game control means does not require a large storage area for storing the number of winning balls based on winning in the payout stop state.
[0201]
Furthermore, in this embodiment, the processes of steps S221 to S251 are executed regardless of the game medium payout status. That is, the game control means can transmit a payout control command for instructing a new number of winning balls regardless of whether or not the paying out of the number of winning balls designated up to the previous time has been completed. Therefore, it is possible to reduce the processing load related to the payout of the game control means, and it is possible to perform the winning ball payout process quickly.
[0202]
Next, a method for sending a control command from the game control means to each electric component control means will be described. When a control command is to be output from the game control means to another electrical component control board (sub board), the head address of the command transmission table is set. FIG. 31A is an explanatory diagram showing a configuration example of the command transmission table. One command transmission table is composed of 3 bytes, and INT data is set in the first byte. In the
[0203]
Although the EXT data itself may be set in the area of the
[0204]
FIG. 31 (B) is an explanatory diagram showing a configuration example of INT data.
[0205]
[0206]
In this embodiment, for the payout control command, as shown in FIG. 31C, a ring buffer and a transmission buffer are prepared. In the prize ball processing, when the prize ball payout condition is established, the number of prize balls according to the established condition is sequentially set in the ring buffer. Further, when a payout control command relating to the number of prize balls is sent, one piece of data is transferred from the ring buffer to the transmission buffer. In the example shown in FIG. 31C, data corresponding to 12 payout control commands can be stored in the ring buffer. That is, there are 12 buffers. Note that the number of buffers in the ring buffer may be a number corresponding to the number of winning openings for generating a prize ball. This is because even when simultaneous winnings occur, it is possible to store payout control command data based on each winning.
[0207]
FIG. 32 is an explanatory diagram showing an example of a command form of a control command sent from the main board 31 to another electrical component control board. In this embodiment, the control command has a 2-byte configuration, the first byte represents MODE (command classification), and the second byte represents EXT (command type). The first bit (bit 7) of the MODE data is always “1”, and the first bit (bit 7) of the EXT data is always “0”. As described above, the control command serving as a command to the electrical component control board is composed of a plurality of data and can be distinguished from each other by the first bit. Note that the command form shown in FIG. 32 is an example, and other command forms may be used. For example, a control command composed of 1 byte or 3 bytes or more may be used. 32 illustrates the payout control command sent to the
[0208]
FIG. 33 is a timing chart showing the relationship between the 8-bit control signals CD0 to CD7 and the INT signal constituting the control command for each electric component control means. As shown in FIG. 33, after the MODE or EXT data is output to the output port (any one of the
[0209]
The period A is a period required for the CPU 56 to prepare for sending a command, that is, a process required to set a send command in the buffer, and a period for stabilizing data on the control signal line. That is, after the control signals CD0 to CD7 are output on the control signal line, the INT signal as the capture signal is output after a predetermined period (period A: part of the off output period) has elapsed. The period B (ON output period) is a period for stabilizing the INT signal. The period C (a part of the off-output period) is a period set so that the electrical component control means can reliably capture data. During the period of B and C, the data on the signal line does not change. That is, the data output is maintained until the period of B and C elapses.
[0210]
In this embodiment, the payout control command to the
[0211]
Each electrical component control means detects that the INT signal has risen, and starts a 1-byte data capture process, for example, by an interrupt process.
[0212]
Since the period of B and C is longer than the reception processing time in the electrical component control means that takes the longest time for command reception processing, even if the game control means controls the command transmission process for each electrical component control means with the common module Any electric component control means can reliably receive a control command from the game control means.
[0213]
The CPU 56 is ready to send the next data after a predetermined period of time has elapsed after executing the INT signal output process. During the predetermined period (B and C periods), the data is sent before the INT signal output process. Is longer than the period (period A) from when the INT signal starts to be output. As described above, the period A is a stabilization period in the command signal line, and the periods B and C are periods for securing a time required for the receiving side to capture data. Therefore, by making the period A shorter than the periods B and C, it is possible to obtain the effect that the electric component control means on the receiving side can reliably receive the command, and the transmission of one command is completed. This also has the effect of shortening the time required for.
[0214]
FIG. 34 is an explanatory diagram showing an example of the contents of the payout control command. In this example, a plurality of types of payout control commands are used to execute payout control. In the example shown in FIG. 34, the command FF00 (H) with MODE = FF (H) and EXT = 00 (H) is a payout control command (payable state designation command) that indicates that payout is possible. is there. A command FF01 (H) with MODE = FF (H) and EXT = 01 (H) is a payout control command (payout stop state designation command) for instructing that payout should be stopped. A command F0XX (H) of MODE = F0 (H) is a payout control command (payout number designation command) for designating the number of winning balls. “XX”, which is EXT, indicates the number of payouts.
[0215]
When the payout control means receives the payout control command of FF01 (H) from the game control means of the main board 31, the payout payout and ball lending are stopped, and when the payout control command of FF00 (H) is received, the payout ball payout And you can rent a ball. When a payout control command for designating the number of prize balls is received, prize ball payout control is performed according to the number designated by the received command.
[0216]
The payout control command is sent only once so that the payout control means can recognize it. In this example, “recognizable” means that the level of the INT signal changes. In this example, “recognizable only once” means that in each of the first and second bytes of the payout control signal. Accordingly, the INT signal is output in a pulse shape (rectangular wave shape) only once.
[0217]
When a control command for each electrical component control board is output to the corresponding output port (
[0218]
FIG. 35 is a flowchart illustrating a processing example of command set processing (steps S205, S209, and S251). The command set process is a process including a command output process and an INT signal output process. In the command set process, the CPU 56 first saves the address of the command transmission table (the contents of the pointer as the transmission signal instruction means) to the stack or the like (step S331). Then, the INT data of the command transmission table pointed to by the pointer is loaded into the argument 1 (step S332). The
[0219]
Therefore, the CPU 56 reads the
[0220]
FIG. 36 is a flowchart showing a command transmission processing routine. In the command transmission processing routine, the CPU 56 first sets the data set as the
[0221]
Next, the CPU 56 shifts the comparison value to the right by 1 bit (step S354). As a result of the shift processing, it is confirmed whether or not the carry bit has become 1 (step S355). When the carry bit becomes 1, it means that the rightmost bit in the INT data is “1”. In this embodiment, four shift processes are performed. For example, when it is specified that a payout control command should be sent, the carry bit is set to 1 in the first shift process.
[0222]
When the carry bit becomes 1, the data set in the
[0223]
Next, the CPU 56 adds 1 to the IO address (step S357) and subtracts 1 from the number of processes (step S358). If
[0224]
In the second shift process, the value of
[0225]
Therefore, when the carry flag becomes “1”, a control command is sent to the corresponding output port (
[0226]
In addition, since it is determined to which electrical component control means the control command should be output only by the shift processing, the process for determining to which electrical component control means the control command should be output is simplified. It has become.
[0227]
Next, the CPU 56 reads the content of the
[0228]
Next, the CPU 56 sets a predetermined value in the wait counter (step S362), and subtracts one by one until the value becomes 0 (steps S363 and S364). This process is a process for setting the period B shown in FIG. When the value of the wait counter becomes 0, clear data (00) is set (step S365), and the data is output to port 0 (step S366). Therefore, the INT signal becomes low level. Then, a predetermined value is set in the wait counter (step S362), and 1 is subtracted one by one until the value becomes 0 (steps S368 and S369). This process is a process for setting the period C shown in FIG. However, the actual period of C is the time taken in steps S367 to S369 to the subsequent processing time (the time required for the control to output EXT data if MODE data is output at this time). ) Is added. Thus, even if commands are sent continuously by setting the period C, there is a predetermined period after the completion of the output of one command until the next command transmission is started. As a result, it is possible to easily identify the breaks between successive commands on the side of the electric component control means that receives the commands, and each command is reliably received.
[0229]
Therefore, the value set in the wait counter in step S367 is a value such that the period C is sufficient to ensure that all electrical component control means that are the control command reception target perform the command reception process. is there. The value set in the wait counter is a value such that the period C is longer than the time required for the processing in steps S357 to S359 (corresponding to the period A). If it is desired to make the period A longer, wait processing for creating the period A (for example, processing for setting a predetermined value in the weight counter and performing subtraction until the value of the weight counter becomes 0) is performed. Do.
[0230]
As described above, the MODE data of the first byte of the control command is transmitted. Therefore, the CPU 56 adds 1 to the value indicating the command transmission table in step S336 shown in FIG. Therefore, the
[0231]
Since data capable of specifying the number of winning balls is set in the transmission buffer, the data is set in the
[0232]
Next, the CPU 56 calls a command transmission processing routine (step S342). Therefore, the EXT data is transmitted at the same timing as the transmission of MODE data.
[0233]
As described above, the control command (payout control command, display control command, lamp control command, sound control command) having a 2-byte configuration is transmitted to the corresponding electrical component control means. The electrical component control means starts the capture process of the control command when the rising edge of the INT signal is detected. For any electrical component control means, a new signal from the game control means is signaled before the capture process is completed. There is no output on the line. That is, reliable command reception processing is performed in each electric component control means. In addition, each electric component control means may start taking in the control command at the falling edge of the INT signal. Further, the polarity of the INT signal may be reversed from that shown in FIG.
[0234]
In this embodiment, in the prize ball processing, when the prize ball payout condition is satisfied, data capable of specifying the number of prize balls is stored in a ring buffer capable of storing a plurality of data at the same time, and the number of prize balls is designated. When the payout control command is sent, the data in the ring buffer area pointed to by the read pointer is transferred to the transmission buffer. Therefore, even if a plurality of winning ball payout conditions are satisfied at the same time, data capable of specifying the number of winning balls based on the satisfaction of these conditions is stored in the ring buffer, so there is no problem in command output processing based on the satisfaction of each condition. Executed.
[0235]
Furthermore, in this embodiment, both a payout stop state designation command or a payout enable state designation command and a command indicating the number of prize balls can be sent out within one prize ball process. That is, a plurality of commands can be sent within one control period activated every 2 ms. In this embodiment, a plurality of ring buffers are prepared for each control command (display control command, lamp control command, sound control command, payout control command) to each control means. When data that can specify a control command is set in the ring buffer of the control command, lamp control command, and sound control command, a plurality of display control commands, lamp control commands, and sound control commands are performed in one command control process. It is also possible to configure so that That is, a plurality of control commands can be sent simultaneously (meaning in the start cycle of the game control process, that is, the 2 ms timer interrupt process). Since the sending timing of these control commands is generated at the same time in the progress of the game effect, it is convenient to have such a configuration. However, since the payout control command is generated regardless of the progress of the game effect, it is generally not sent simultaneously with the display control command, the lamp control command, and the sound control command.
[0236]
FIG. 37 is a flowchart illustrating an example of the prize ball number subtraction process. In the winning ball number subtraction process, the CPU 56 first loads the stored value of the total winning ball number storage buffer (step S381). Then, it is confirmed whether or not the stored value is 0 (step S382). If 0, the process ends.
[0237]
If it is not 0, the switch timer for the prize ball count switch is loaded (step S383), and the load value is compared with the ON determination value (in this case, “2”) (step S384). If they match (step S385), it is assumed that the prize
[0238]
Also, the value of the prize ball information counter is incremented by 1 (step S387). If the value of the prize ball information counter is 10 or more (step S388), the value of the prize ball information output counter is incremented by 1 (step S389), and the value of the prize ball information counter is incremented by -10 (step S390). The value of the prize ball information output counter is referred to in the information output process (step S30) in the game control process shown in FIG. 18, and if the value is 1 or more, the prize ball signal (bit of output port 5) 7: See FIG. 13), one pulse is output. Therefore, in this embodiment, each time ten game balls are paid out as prize balls, one prize ball signal is output to the outside of the gaming machine.
[0239]
When the value stored in the total prize ball number storage buffer becomes 0 (step S391), the prize ball paying-in flag is cleared (step S392), and a lamp control command is sent to notify that there is no prize ball remaining number. After command data indicating that the prize ball lamp 51 is turned off is set in the command transmission table (step S393), a lamp control command sending process is executed (step S394).
[0240]
Next, payout control means will be described as an example of electrical component control means other than game control means.
[0241]
FIG. 38 is a block diagram showing an example of the configuration around the
[0242]
The INT signal from the main board 31 is connected to the CLK / TRG2 terminal of the
[0243]
Although the system reset circuit 975 is also mounted on the
[0244]
The predetermined value for the
[0245]
While power is not supplied from the + 5V power supply, at least a part of the built-in RAM of the
[0246]
In the configuration shown in FIG. 38, the system reset circuit 975 outputs a low level during a period determined by the capacitance of the capacitor when power is turned on, and then outputs a high level. That is, the reset release timing is only once. However, as in the case of the main board 31 shown in FIG. 11, a circuit configuration that generates a plurality of reset release timings may be used.
[0247]
FIG. 39 is an explanatory diagram showing assignment of output ports in this embodiment. As shown in FIG. 39, the output port C (
[0248]
FIG. 40 is an explanatory diagram showing bit assignment of input ports in this embodiment. As shown in FIG. 40, the input port A (
[0249]
FIG. 41 is a flowchart showing the main processing of the payout control means (the
[0250]
In this embodiment, one channel of the built-in CTC is used in the timer mode. Accordingly, in the built-in device register setting process in step S704 and the process in step S705, register setting for setting the channel to be used to timer mode, register setting for permitting interrupt generation, and setting an interrupt vector. The register is set. The interrupt by the channel is used as a timer interrupt. For example, when it is desired to generate a timer interrupt every 2 ms, a value corresponding to 2 ms is set as an initial value in a predetermined register (time constant register).
[0251]
The interrupt vector set for the channel set to the timer mode (
[0252]
Further, another channel (
[0253]
The interrupt vector set in the channel (channel 2) set in the counter mode corresponds to the head address of the command reception interrupt process described later. Specifically, the start address of the command reception interrupt process is specified by the value set in the I register and the interrupt vector.
[0254]
In this embodiment, the
[0255]
The interrupt based on the count-up of the CTC channel 2 (CH2) is an interrupt that occurs when the value of the timer counter register CLK / TRG2 described above becomes “0”. Therefore, for example, in step S705, the initial value “1” is set in the timer counter register CLK / TRG2 as the specific register. Further, the count value of the timer counter register CLK / TRG2 as the specific register is decremented by 1 at the rise or fall of the signal input to the CLK / TRG2 terminal. Decrease selection can be made. In this embodiment, setting is made such that the count value of the timer counter register CLK / TRG2 is -1 at the rising edge of the signal input to the CLK / TRG2 terminal.
[0256]
An interrupt based on the count-up of CTC channel 3 (CH3) is an interrupt that occurs when the internal clock (system clock) of the CPU is counted down and the register value becomes “0”. Used as an interrupt. Specifically, a clock obtained by dividing the operation clock of the
[0257]
Interrupts based on CTC CH2 count-up have a higher priority than interrupts based on CH3 count-up. Therefore, when the count-up occurs simultaneously, the interrupt based on the CH2 count-up, that is, the interrupt that triggers the execution of the command reception interrupt process is given priority.
[0258]
Next, the
[0259]
As with the CPU 56 of the main board 31, the
[0260]
If the
[0261]
After confirming that there is a backup, the
[0262]
If the check result is normal (step S709), the
[0263]
In the initialization process, the
[0264]
In this embodiment, the built-in CTC of the
[0265]
In the timer interrupt, as shown in FIG. 42, the interrupt permission state is first set (step S771). Therefore, the interrupt is permitted during the timer interrupt process, and the payout control command receiving process based on the input of the INT signal can be preferentially executed.
[0266]
In the payout control process, the
[0267]
Next, the
[0268]
Next, the
[0269]
Further, the
[0270]
In this embodiment, a stepping motor is used as the
[0271]
Next, error detection processing is performed, and predetermined display is performed on the
[0272]
Note that the output port C shown in FIG. 39 is accessed in the payout motor control process (step S758) in the payout control process. The output port D is accessed by error processing (step S759) in the payout control processing. The output port E is accessed in the ball lending control process (step S756) and the prize ball control process (step S757) in the payout control process.
[0273]
FIG. 43 is a flowchart illustrating an example of the payout state recovery process in step S710. In the payout state recovery process, the
[0274]
Next, the
[0275]
Then, the RET instruction is executed, but the return destination here is not the part that called out the payout state recovery process. This is because, in step S731, the stack pointer is restored, and the return address stored in the stack area pointed to by the restored stack pointer is the address where the NMI occurred when the power supply was last stopped in the program. Therefore, in response to the RET instruction subsequent to step S736, the process returns to the address where the NMI occurred when the power supply was stopped. That is, the recovery control is executed based on the address saved in the stack area.
[0276]
44 and 45 are flowcharts showing a processing example of non-maskable interrupt processing (NMI processing: power supply stop processing) executed in response to the power-off signal from the
[0277]
In the power supply stop process, the
[0278]
Also, the BC register, DE register, HL register, IX register, and stack pointer are saved in the backup RAM area (steps S804 to S808).
[0279]
Next, the backup specified value ("55H" in this example) is stored in the backup flag. The backup flag is formed in the backup RAM area. Next, processing similar to that of the CPU 56 of the main board 31 is performed to create parity data and store it in the backup RAM area (steps S810 to S819). Then, an access prohibition value is set in the RAM access register (step S820). Thereafter, the built-in RAM cannot be accessed.
[0280]
Further, the
[0281]
Then, clear data is set at the address pointed to by the IO pointer (step S824), the value of the IO pointer is incremented by 1 (step S825), and the value of the processing number is subtracted by 1 (step S827). The processes in steps S824 to S826 are repeated until the value of the number of processes becomes zero. As a result, clear data is set to all the output ports C to E (see FIG. 39). As shown in FIG. 39, in this example, “1” is on and clear data “00” is set to each output port, so that all output ports are off.
[0282]
Therefore, after the processing for saving the control state (in this example, checksum generation and RAM access prevention) is executed, each output port is immediately turned off. Therefore, the checksum generation process indicating whether or not the contents are correctly stored and the RAM access prevention process for preventing the contents from being rewritten correspond to the process for storing the payout control state.
[0283]
Since each output port is turned off immediately after the process for saving the control state is performed, it is reliably prevented that a situation that does not match the saved gaming state occurs. In addition, since the output port can be cleared during the power supply stop process before the electric component becomes incapable of being driven, it is controlled by the dispensing control means before the electric component becomes incapable of being driven. Each electric component can be put into an appropriate operation stop state. For example, the operation of the electrical component can be disabled after the operation of the electrical component is stopped, such as the operation of the
[0284]
When the clear process for the output port is completed, the
[0285]
FIG. 46 is an explanatory diagram showing a usage example of the RAM built in the
[0286]
Then, when the
[0287]
Therefore, the number of unpaid prize balls and the number of rented balls are stored in a backup RAM area capable of holding the contents for a predetermined period. Therefore, even if an unexpected power supply stop such as a power failure occurs, the award ball processing and the ball lending processing can be resumed based on the stored contents of the backup RAM area if the power supply is restored within a predetermined period. That is, even if the power supply to the gaming machine is stopped, if the power supply is restarted, the payout is performed based on the number of unpaid prize balls and the number of rented balls at the time of the power supply stop, and given to the player The disadvantage can be reduced.
[0288]
FIG. 47 is an explanatory diagram showing a configuration example of a reception buffer for storing a payout control command received from the main board 31. In this example, a ring buffer type reception buffer capable of storing six 2-byte payout control commands is used. Therefore, the reception buffer is configured by a 12-byte area of
[0289]
FIG. 48 is a flowchart showing a payout control command reception process by an interrupt process. The payout control INT signal from the main board 31 is input to the CLK / TRG2 terminal of the
[0290]
Although the command reception process of the payout control unit will be described here, the same command reception process is executed in the display control unit, the lamp control unit, and the sound control unit. In this embodiment, the initial setting is made such that the value of the timer counter register CLK / TRG2 is decremented by 1 when the input of the CLK / TRG2 terminal rises. That is, an interrupt is generated at the rise of the INT signal. However, the initial setting may be performed such that the value of the timer counter register CLK / TRG2 is set to -1 when the input of the CLK / TRG2 terminal falls. In other words, initial settings may be made such that an interrupt occurs at the falling edge of the INT signal.
[0291]
In other words, if an interrupt is generated at the level change timing (edge) of a pulsed (rectangular wave) INT signal as an acquisition signal, the edge may be a rising edge or a falling edge. Good. In any case, the interrupt is generated at the level change timing (edge) of the pulsed (rectangular wave) INT signal as the capture signal. By doing so, it becomes possible to receive a command promptly at the stage where command fetch is instructed. Since the output of the INT signal is on standby until the period A (FIG. 33) elapses, the output state of the command data on the lines of the control signals CD0 to CD7 is stable when the INT signal is output. Therefore, the payout control means receives the payout control command satisfactorily.
[0292]
In the payout control command reception process, the
[0293]
If it is not the first byte of the payout control command, it is confirmed whether or not the first byte has already been received (step S854). Whether or not it has already been received is confirmed by whether or not valid data is set in the reception buffer (reception command buffer).
[0294]
If the first byte has already been received, it is confirmed whether or not the first bit of the received 1 byte is “0”. If the first bit is “0”, it is determined that the valid second byte has been received, and the received command is stored in the reception command buffer indicated by the command reception number counter + 1 in the reception buffer area (step S855). The leading bit “0” should be the EXT byte (second byte) of the payout control command having a 2-byte configuration (see FIG. 32). If the confirmation result in step S854 indicates that the first byte has already been received, the process ends unless the first bit of the data received as the second byte is “0”. If “N” is determined in step S854, the process in step S856 is not performed, so the next received command is stored in the buffer area where the command received this time should have been stored. The
[0295]
When the second byte of command data is stored in step S855, 2 is added to the command reception number counter (step S856). Then, it is confirmed whether or not the command reception counter is 12 or more (step S857). If it is 12 or more, the command reception number counter is cleared (step S858). Thereafter, the saved register is restored (step S859), and finally, interrupt permission is set (step S859).
[0296]
Interrupts are disabled during command reception interrupt processing. As described above, since the interrupt is enabled during the 2 ms timer interrupt processing, if a command reception interrupt occurs during the 2 ms timer interrupt, the command reception interrupt processing is executed with priority. The Even if a 2 ms timer interrupt occurs during command reception interrupt processing, the interrupt processing is awaited. Thus, in this embodiment, the processing priority of command reception processing from the main board 31 is high. Further, since no other interrupt processing is executed during command reception processing, the maximum time required for command reception processing is determined. If the configuration is such that another interrupt process can be executed during the command reception process, it is difficult to estimate the longest time required for the command reception process. Since the longest time required for the command reception process is determined, it is possible to accurately determine how long the period C (see FIG. 33) in the command transmission process of the game control means should be.
[0297]
The payout control command has a 2-byte configuration, and the first byte (MODE) and the second byte (EXT) can be immediately distinguished on the receiving side. In other words, the reception side can immediately detect whether the data as MODE or the data as EXT has been received by the first bit. Therefore, as described above, it can be easily determined whether or not appropriate data has been received.
[0298]
In this embodiment, in the command reception interrupt process, the received command is controlled to be stored in the reception buffer, but a payout stop state setting process (see FIG. 50) and a command analysis execution process (FIG. 51) described later are performed. May be executed in the command reception interrupt process. As such, in the case of executing the command reception interrupt process up to the command determination process for determining the command in the reception buffer, the determination of the command is also executed quickly.
[0299]
FIG. 49 is a flowchart illustrating an example of the switch process in step S751. In the switch process, the
[0300]
Then, the value of the prize ball count switch-on counter is checked (step S751c). If the value is 2, it is determined that one prize ball has been paid out. If it is determined that one prize ball has been paid out, the
[0301]
When it is confirmed in step S751a that the prize
[0302]
Then, the value of the ball lending count switch-on counter is checked (step S751h). If the value is 2, it is determined that one lending ball has been paid out. If it is determined that one lending ball has been paid out, the
[0303]
When it is confirmed in step S751f that the ball lending
[0304]
FIG. 50 is a flowchart showing an example of the payout stop state setting process in step S753. In the payout stop state setting process, the
[0305]
If it is confirmed in step S753b that the received command is not a payout stop state designation command, it is confirmed whether or not the received payout control command is a payout enable state designation command (step S753d). If it is a payout enable state designation command, the payout stop state is canceled (step S753e).
[0306]
When the payout stop state is set, for example, the driving of the
[0307]
The payout suspension flag is stored, for example, in the backup RAM area. The payout suspension flag has a 1-byte structure composed of bits D0 to D7, for example. In this case, for example, if D0 is “1”, the payout stop state is set, and if D1 is “1”, the payout stop state is released. D2 is used, for example, to indicate a return waiting state after the payout stop state is canceled. D3 to D7 are unused areas.
[0308]
Here, the state of the payout suspension flag in the processing of FIG. 50 will be specifically described. In the process of step S753c, the
[0309]
When the payout stop state is set, the
[0310]
FIG. 51 is a flowchart illustrating an example of the command analysis execution process in step S754. In the command analysis execution process, the
[0311]
If the received payout control command is a payout control command for designating the number of winning balls, the number instructed by the payout control command is added to the total number memory (step S754c). That is, the
[0312]
The
[0313]
FIG. 52 is a flowchart showing an example of the prepaid card unit control process in step S755. In the prepaid card unit control process, the
[0314]
If the VL signal is detected to be off 125 times (2 ms × 125 = 250 ms) continuously by the above processing, the ball firing prohibited state is set.
[0315]
If the VL signal is detected in step S755a, the
[0316]
53 and 54 are flowcharts illustrating an example of the ball lending control process in step S756. In this embodiment, the maximum value of the continuous payout number is set as one unit (for example, 25) of the lending ball, but the maximum value of the continuous payout number may be another number.
[0317]
In the ball lending control process, the
[0318]
If the ball lending is not stopped, the
[0319]
If neither the lending ball payout nor the prize ball payout, the
[0320]
Strictly speaking, the
[0321]
FIG. 54 is a flowchart showing a ball lending process in the payout control process by the
[0322]
In the ball lending control process, the
[0323]
If it is during the lending ball passage waiting time in step S519, the
[0324]
After turning off the EXS signal indicating acceptance of a ball lending request, if the BRQ signal, which is a ball lending request signal, is turned on again within a predetermined period, the ball lending process is continued without turning off the sorting solenoid and the dispensing motor. You may make it do. That is, instead of performing the ball lending process for each predetermined unit (100 yen unit in this example), the ball lending process may be executed continuously.
[0325]
The contents of the rental ball number storage are saved by the backup power source of the
[0326]
55 and 56 are flowcharts showing an example of the prize ball control process in step S757. In this example, the maximum value of the continuous payout number is the same as the unit of the lending ball (for example, 25), but the maximum value of the continuous payout number may be another number.
[0327]
In the winning ball control process, the
[0328]
If the winning ball is not stopped, the
[0329]
If no winning ball is being paid out, the
[0330]
When the number of prize balls stored in the total number memory is 25 or more, the
[0331]
If the number of prize balls stored in the total number memory is not 25 or more, the
[0332]
FIG. 56 is a flowchart showing an example of a process during a prize ball in the payout control process by the
[0333]
In the processing during the winning ball, the
[0334]
If it is during the winning ball passage waiting time in step S540, the
[0335]
In this embodiment, the ball lending is prioritized over the winning ball processing according to the determinations in steps S511 and S531, but the winning ball processing may be prioritized over the ball lending.
[0336]
The contents of the total number storage and the rented ball number storage are saved by the backup power source of the
[0337]
The
[0338]
Next, error processing will be described. FIG. 57 is an explanatory diagram showing the relationship between the type of error and the display of the error display LED 374 (see FIG. 9). 58 and 59 are flowcharts showing an example of error processing in step S759.
[0339]
In this example, in the error process, the
[0340]
When the ball lending route error flag is turned on (step S604), “1” is displayed on the error display LED 374 (step S605). When the ball lending route error flag is turned off, the display “1” of the
[0341]
When the winning ball clogging flag is turned on (step S607), “2” is displayed on the error display LED 374 (step S608). Further, when the prize ball clogging flag is turned off, the display “2” of the
[0342]
When the lending ball clogging flag is turned on (step S610), “3” is displayed on the error display LED 374 (step S611). Further, when the lending ball clogging flag is turned off, the display “3” of the
[0343]
When a motor sensor output abnormality is detected (step S613), “4” is displayed on the error display LED 374 (step S614). Further, when the motor sensor output abnormality is canceled, the display “4” of the
[0344]
When the VL OFF detection flag is set (step S621), “5” is displayed on the error display LED 374 (step S622). Further, when the VL OFF detection flag is reset, the display “5” of the
[0345]
When communication with the
[0346]
When the payout is stopped (step S627), “7” is displayed on the error display LED 374 (step S628). When the payout stop state is canceled, the display “7” of the
[0347]
In this embodiment, since the
[0348]
FIG. 60 is an explanatory diagram showing the relationship among the state of the payout suspension flag, the lending ball payout prohibition / permission state, the prize ball payout prohibition / permission state, and the
[0349]
Next, when the full tank state is canceled and the
[0350]
When the ball break
[0351]
Next, when the ball-out state is canceled and the ball-
[0352]
In this example, when the payout suspension flag is set, the
[0353]
As described above, when the payout prohibition condition such as a full tank state or a ball outage condition of the surplus
[0354]
In addition, when the payout prohibition condition such as the full ball state or the out of ball state of the surplus
[0355]
In addition, as described above, when a payout prohibition condition such as a full tank state or a full ball state of the surplus
[0356]
In the above embodiment, the payout prohibition condition is satisfied when the surplus
[0357]
In addition, since the ball-out
[0358]
In the above example, when the payout prohibition condition is satisfied, the notification is made by a light emitter such as a payout stop state notification lamp. However, for example, a notification for informing the establishment of the payout prohibition condition It is good also as a structure which outputs a sound from the
[0359]
In this embodiment, the payout control means detects that the INT signal related to the payout control signal has risen, and starts a 1-byte data take-in process by an interrupt process, for example. Since a receiving ring buffer (in this example, a reception buffer) capable of storing a plurality of payout control commands is provided, the next payout control command is received after the payout control command is received and before the control based on the command is started. Even if the command is received, the command is not received by the payout control means.
[0360]
In the payout control means, the interruption process is started even when the payout is stopped, so that the payout control means can receive the payout control command even when the payout is stopped. While the payout is stopped, payout processing according to the received payout control command is stopped, but since a receiving ring buffer capable of storing a plurality of payout control commands is provided, it is sent out from the game control means. The payout control command does not disappear in the payout control means.
[0361]
In the payout control means, a command reception number counter is used as an address instruction means for indicating in which area in the reception ring buffer the transmission command is stored. Therefore, it is easy to determine which area should be used.
[0362]
In the above embodiment, the RAM is used as the fluctuation data storage means. However, as the fluctuation data storage means, a storage means other than the RAM may be used as long as it is an electrically rewritable storage means. Good.
[0363]
Similarly to the RAM in the game control means and the payout control means, the RAM in the sound control means, the lamp control means, and the display control means may have a portion that is backed up.
[0364]
Furthermore, in the above embodiment, the power supply monitoring means is provided on the
[0365]
As explained above, when the microcomputer in the electrical component control means completes the state restoration process, it returns to the address stored in the stack area when the process at the time of power supply stop is executed, and resumes the program execution. To do. Therefore, it is possible to easily return to the control state that was being executed when the power supply was stopped, and to reliably return to the control state that was being executed when the power supply was stopped.
[0366]
In addition, as described above, when a payout prohibition condition such as a full tank state or a full ball state of the surplus
[0367]
Further, as described above, when a payout prohibition condition such as a full tank state or a full ball state of the surplus
[0368]
Further, in the above-described embodiment, since each output port is turned off immediately after the processing for saving the gaming state is executed, a situation that does not match the saved gaming state occurs. Can be reliably prevented. For example, since the output port is cleared and the variable winning ball device is closed, it is surely prevented that a situation in which the actual gaming state (the winning) is not matched with the saved gaming state occurs. Is done.
[0369]
In the above-described embodiment, the output port can be cleared during the power supply stop process that is performed before the electric component can be driven, and thus the electric component cannot be driven. Each electric component controlled by the game control means before entering the state can be put into an appropriate operation stop state. For example, the operation of the electrical component is stopped after the operation of the electrical component is stopped, such as closing the open large winning opening and closing the open variable winning
[0370]
Similarly, in the
[0371]
Further, as described above, the voltage is preferably higher than a predetermined power source (a power source voltage (+5 V in this example) of a circuit element mounted on each electric component control board). The state of VSL, which is the voltage immediately after the conversion, is monitored, and when the output of the power source decreases and the detection condition is satisfied (in this example, the VSL voltage is a predetermined value (in this example, Power supply monitoring means (power monitoring IC 902) that outputs a detection signal (power-off signal) in the case of + 22V) or less), it is possible to detect the occurrence of a stop of power supply to the gaming machine. it can.
[0372]
Further, as described above, since the CPU 56 is configured to be system reset in response to the system reset signal from the system reset
[0373]
In the above embodiment, the payout means is configured to execute both ball lending and prize ball payout. However, the present invention can be applied even if the mechanism for lending the ball and the mechanism for paying the prize ball are independent. Can be applied. In that case, even if the mechanism that lends the ball and the mechanism that pays out the prize ball are independent, as long as the payout control means is configured to control both mechanisms, as in the above embodiment, Common prize payout indicating that the game control means prohibits the payout of game media as a prize from a mechanism for paying out a prize ball in any of the plurality of prize payout prohibition conditions. A prohibited state designation command is transmitted to the payout control means, and indicates that the rental of game media from the mechanism that lends the ball in the payout means is prohibited regardless of any of the plurality of prohibition conditions. A common lending prohibition state designation command can be transmitted to the payout control means.
[0374]
Furthermore, when the power supply is started, the electrical component control means executes the state restoration process when the operation means is operated even if the control state stored in the power supply stop process remains. Initialize process without executing. Therefore, a game store clerk or the like can easily clear the stored state.
[0375]
In addition, the
[0376]
Further, the present invention is not limited to pachinko gaming machines in which the game medium is a game ball, and the present invention can also be applied to slot machines and the like. For example, in the slot machine, the present invention can be applied when at least a payout control board is provided in addition to the main board.
[0377]
【The invention's effect】
As described above, according to the first aspect of the present invention, the game control means sends a command for designating the number of prize game media to be paid out to the payout control means based on the detection signal from the winning detection means. A process of transmitting a command for designating a new number of payouts to the payout control means regardless of whether or not the payout of the premium game medium based on the command for designating the number of payouts transmitted last time is complete. The game control means transmits a command designating prohibition of game medium payout to the payout control means when a prohibition condition for prohibiting game medium payout is satisfied. When the processing is performed and the payout control means receives a command designating prohibition of payout of game media, a loan request is generated unless a predetermined release condition is satisfied. Even if without payout process rental game media, A process in which the game control means executes a game control process based on the occurrence of a periodically generated timer interrupt, and updates a counter used for controlling the game with an extra time required for the game control process. Is set to disable interrupts during the process of updating the counter in the extra time, In the power supply stop process executed when the power supply is stopped by the game control means, at least as data necessary for restoring the control state, Interrupt state data indicating whether the control state when the power supply stops is an interrupt disabled state or an interrupt enabled state; When the data saving process for saving the data including the program address data related to the address of the control program being executed is saved in the fluctuation data storage means and the power supply is restored, the data is saved in the fluctuation data storage means. State restoration processing to restore the control state based on stored contents Based on the interrupt status data, return to the interrupt disabled state or interrupt enabled state, Since it is configured to resume the execution of the control program based on the program address data, it is possible to quickly pay out premium game media according to the prize, and an unexpected power supply stoppage due to a power failure, etc. has occurred. Even if the power supply is resumed in front It is possible to restore the control state, and it is possible to prevent the occurrence of a malfunction by paying out the rental game medium while the prohibition condition is satisfied.
[Brief description of the drawings]
FIG. 1 is a front view of a pachinko gaming machine as viewed from the front.
FIG. 2 is a front view showing the front surface of the game board with the glass door frame removed.
FIG. 3 is a rear view of the gaming machine as seen from the back side.
FIG. 4 is a rear view of the mechanism plate to which various members are attached as viewed from the back side of the gaming machine.
FIG. 5 is an exploded perspective view showing a configuration example of a ball dispensing device.
FIG. 6 is a front view showing a part of a switch board installed in the game board.
FIG. 7 is a configuration diagram illustrating an example of a configuration of a clear switch.
FIG. 8 is a block diagram showing a circuit configuration example of a game control board (main board).
FIG. 9 is a block diagram showing a circuit configuration example of a payout control board.
FIG. 10 is a block diagram illustrating a circuit configuration example of a power supply substrate.
FIG. 11 is a block diagram illustrating an example of a configuration around a CPU for power monitoring and power backup.
FIG. 12 is an explanatory diagram illustrating an example of bit assignment of an output port.
FIG. 13 is an explanatory diagram illustrating an example of bit assignment of an output port.
FIG. 14 is an explanatory diagram showing an example of bit assignment of an input port.
FIG. 15 is a flowchart showing a main process executed by a CPU on the main board.
FIG. 16 is an explanatory diagram showing an example of a relationship between a backup flag and whether or not to execute a gaming state recovery process.
FIG. 17 is a flowchart showing gaming state recovery processing.
FIG. 18 is a flowchart showing a 2 ms timer interrupt process.
FIG. 19 is a flowchart showing a non-maskable interrupt process (power supply stop process).
FIG. 20 is a flowchart showing a non-maskable interrupt process (power supply stop process).
FIG. 21 is an explanatory diagram for explaining an example of a checksum creation method;
FIG. 22 is a timing chart showing a power supply drop and an NMI signal when power supply to the gaming machine is stopped.
FIG. 23 is an explanatory diagram showing an example of forming a switch timer in a RAM.
FIG. 24 is a flowchart illustrating an example of switch processing.
FIG. 25 is a flowchart illustrating an example of a switch check process.
FIG. 26 is a flowchart showing an example of a prize ball process.
FIG. 27 is a flowchart illustrating an example of a prize ball process.
FIG. 28 is a flowchart showing an example of a prize ball process.
FIG. 29 is a flowchart showing a switch-on check process.
FIG. 30 is an explanatory diagram illustrating a configuration example of an input determination value table.
FIG. 31 is an explanatory diagram showing a configuration example of a command transmission table and the like.
FIG. 32 is an explanatory diagram showing an example of a command form of a control command.
FIG. 33 is a timing chart showing the relationship between an 8-bit control signal and an INT signal that constitute a control command.
FIG. 34 is an explanatory diagram showing an example of the contents of a payout control command.
FIG. 35 is a flowchart illustrating a processing example of command set processing;
FIG. 36 is a flowchart showing a command transmission processing routine.
FIG. 37 is a flowchart showing an example of a prize ball number subtraction process.
FIG. 38 is a block diagram illustrating a configuration example around a payout control CPU for power supply monitoring and power supply backup.
FIG. 39 is an explanatory diagram illustrating an example of bit assignment of an output port.
FIG. 40 is an explanatory diagram illustrating an example of bit assignment of an input port.
FIG. 41 is a flowchart showing main processing executed by the CPU in the payout control board.
FIG. 42 is a flowchart showing a 2 ms timer interrupt process.
FIG. 43 is a flowchart showing a payout state recovery process.
FIG. 44 is a flowchart showing a non-maskable interrupt process (power supply stop process).
FIG. 45 is a flowchart showing a non-maskable interrupt process (power supply stop process).
FIG. 46 is an explanatory diagram showing a configuration example of a RAM in the payout control unit.
FIG. 47 is an explanatory diagram of a configuration example of a reception command buffer.
FIG. 48 is a flowchart showing an example of command reception processing of a payout control CPU.
FIG. 49 is a flowchart illustrating an example of switch processing.
FIG. 50 is a flowchart illustrating an example of a payout stop state setting process.
FIG. 51 is a flowchart illustrating an example of command analysis execution processing.
FIG. 52 is a flowchart showing an example of a prepaid card unit control process.
FIG. 53 is a flowchart showing an example of a ball lending control process.
FIG. 54 is a flowchart showing an example of a ball lending control process.
FIG. 55 is a flowchart showing an example of a prize ball control process.
FIG. 56 is a flowchart showing an example of a prize ball control process.
FIG. 57 is an explanatory diagram showing a relationship between an error type and an error display LED display.
FIG. 58 is a flowchart illustrating an example of error processing.
FIG. 59 is a flowchart illustrating an example of error processing.
FIG. 60 is an explanatory diagram showing the relationship between the state of a payout suspending flag and the state of lending ball payout prohibition or permission.
[Explanation of symbols]
1 Pachinko machine
31 Main board
37 Dispensing control board
53 Basic circuit
55 RAM (variable data storage means)
56 CPU
65 System reset circuit (second power supply monitoring means)
371 CPU for payout control
902 IC for power monitoring (power monitoring means)
910 Power supply board
916 capacitor (memory retention means)
975 system reset circuit (second power supply monitoring means)
Claims (1)
遊技の進行を制御する遊技制御手段と、
遊技媒体の払い出しを行う払出手段と、
前記遊技制御手段からのコマンドにもとづいて前記払出手段の制御を行う払出制御手段と、
前記入賞領域毎にそれぞれ設けられる入賞検出手段と、
遊技の進行に応じて変動する変動データを記憶し、遊技機への電力供給が停止しても所定期間は記憶内容が保持される変動データ記憶手段とを備え、
前記遊技制御手段は、前記入賞検出手段の検出信号にもとづいて景品遊技媒体の払出数を指定するコマンドを払出制御手段に対して送信可能であり、前回送信した払出数を指定するコマンドにもとづく景品遊技媒体の払い出しが完了しているか否かに関わらず、新たな払出数を指定するコマンドを払出制御手段に対して送信する処理を行うことが可能であり、
前記遊技制御手段は、遊技媒体の払い出しを禁止する禁止条件が成立した場合には、遊技媒体の払い出しを禁止することを指定するコマンドを前記払出制御手段に対して送信する処理を行い、
前記払出制御手段は、遊技媒体の払い出しを禁止することを指定するコマンドを受信した場合には、所定の解除条件が成立しない限り、貸出要求が発生した場合であっても貸遊技媒体の払出処理を行わず、
前記遊技制御手段は、定期的に発生するタイマ割込が生じたことにもとづいて遊技制御処理を実行するとともに、前記遊技制御処理に要する時間の余り時間で、遊技の制御に用いられるカウンタを更新する処理を実行し、前記余り時間でカウンタを更新する処理中では割込禁止に設定し、
前記遊技制御手段は、電力供給が停止する際に実行する電力供給停止時処理にて、制御状態を復旧させるために必要なデータとして、少なくとも、電力供給が停止する際の制御状態が割込禁止状態であるか割込許可状態であるかを示す割込状態データと、実行されていた制御プログラムのアドレスに関連するプログラムアドレスデータを含むデータを前記変動データ記憶手段に保存させるためのデータ退避処理を実行し、
電力供給が復旧した場合に、前記変動データ記憶手段に保存されていた記憶内容にもとづいて制御状態を復旧させる状態復旧処理として、前記割込状態データにもとづいて割込禁止状態または割込許可状態に復帰させ、前記プログラムアドレスデータにもとづいて制御プログラムの実行を再開する処理を行う
ことを特徴とする遊技機。Lending game in which a player plays a predetermined game and can pay out a prize game medium as a prize based on winning in a winning area provided in the gaming area, and also lends to a player based on a lending request A gaming machine capable of paying out a medium,
Game control means for controlling the progress of the game;
A payout means for paying out game media;
A payout control means for controlling the payout means based on a command from the game control means;
Winning detection means provided for each of the winning areas;
Fluctuating data that varies according to the progress of the game is stored, and even if the power supply to the gaming machine is stopped, a variation data storage means that retains the stored content for a predetermined period of time,
The game control means is capable of transmitting to the payout control means a command for designating the number of payouts of the prize game medium based on the detection signal of the winning detection means, and the prize based on the command for designating the number of payouts transmitted last time. Regardless of whether or not the game medium has been paid out, it is possible to perform a process of transmitting a command for designating a new payout number to the payout control means,
The game control means performs processing for transmitting a command designating prohibition of game medium payout to the payout control means when a prohibition condition for prohibiting game medium payout is established,
When the payout control unit receives a command designating prohibition of payout of game media, the payout processing of the game media is performed even when a loan request is generated unless a predetermined release condition is satisfied. Do not
The game control means executes a game control process based on occurrence of a timer interrupt that occurs periodically, and updates a counter used for game control with an extra time required for the game control process. Is set to disable interrupts during the process of updating the counter with the remaining time,
In the game control means, in the power supply stop process executed when the power supply is stopped, at least the control state when the power supply is stopped is prohibited as data necessary for restoring the control state. Data saving process for causing the variable data storage means to store data including interrupt status data indicating whether the status is an interrupt enabled status and program address data related to the address of the control program being executed Run
When power supply is restored, as a state restoration process to restore the control state based on the stored contents stored in the fluctuation data storage means, the interrupt prohibited state or the interrupt permitted state based on the interrupt state data The game machine is characterized in that the processing is resumed and the execution of the control program is resumed based on the program address data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001117514A JP4233770B2 (en) | 2001-04-16 | 2001-04-16 | Game machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001117514A JP4233770B2 (en) | 2001-04-16 | 2001-04-16 | Game machine |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002306788A JP2002306788A (en) | 2002-10-22 |
| JP2002306788A5 JP2002306788A5 (en) | 2008-12-18 |
| JP4233770B2 true JP4233770B2 (en) | 2009-03-04 |
Family
ID=18968054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001117514A Expired - Fee Related JP4233770B2 (en) | 2001-04-16 | 2001-04-16 | Game machine |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4233770B2 (en) |
-
2001
- 2001-04-16 JP JP2001117514A patent/JP4233770B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002306788A (en) | 2002-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3647752B2 (en) | Game machine | |
| JP2002355432A (en) | Game machine | |
| JP3647778B2 (en) | Game machine | |
| JP4302330B2 (en) | Game machine | |
| JP3828367B2 (en) | Game machine | |
| JP3640613B2 (en) | Game machine | |
| JP4166803B2 (en) | Game machine | |
| JP4233770B2 (en) | Game machine | |
| JP3670216B2 (en) | Game machine | |
| JP4130304B2 (en) | Game machine | |
| JP2002191825A (en) | Game machine | |
| JP3647750B2 (en) | Game machine | |
| JP3677209B2 (en) | Game machine | |
| JP4130308B2 (en) | Game machine | |
| JP4166797B2 (en) | Game machine | |
| JP4166773B2 (en) | Game machine | |
| JP4166800B2 (en) | Game machine | |
| JP4166798B2 (en) | Game machine | |
| JP4166799B2 (en) | Game machine | |
| JP4166802B2 (en) | Game machine | |
| JP3647751B2 (en) | Game machine | |
| JP4166801B2 (en) | Game machine | |
| JP3583363B2 (en) | Gaming machine | |
| JP2002224395A (en) | Game machine | |
| JP4642248B2 (en) | Game machine |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050725 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051201 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081029 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081210 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4233770 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |