JP4232543B2 - Plasma display panel and manufacturing method thereof - Google Patents
Plasma display panel and manufacturing method thereof Download PDFInfo
- Publication number
- JP4232543B2 JP4232543B2 JP2003161804A JP2003161804A JP4232543B2 JP 4232543 B2 JP4232543 B2 JP 4232543B2 JP 2003161804 A JP2003161804 A JP 2003161804A JP 2003161804 A JP2003161804 A JP 2003161804A JP 4232543 B2 JP4232543 B2 JP 4232543B2
- Authority
- JP
- Japan
- Prior art keywords
- protective layer
- plasma display
- display panel
- silicon carbide
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Gas-Filled Discharge Tubes (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、画像表示装置などに用いるプラズマディスプレイパネル(PDP)およびその製造方法に関するものである。
【0002】
【従来の技術】
交流面放電型のPDPは、走査電極および維持電極からなる表示電極を複数形成した前面基板と、その表示電極に直交するようにアドレス電極を複数形成した背面基板とを、基板間に放電空間を形成するように対向配置して周囲を封着し、放電空間にネオンおよびキセノンなどの放電ガスを封入して構成されている。表示電極は誘電体層で覆われ、この誘電体層上には保護層が形成されている。この保護層は、一般的に、酸化マグネシウム(MgO)のような耐スパッタ性の高い物質を用いて形成されており、放電で生じるイオン衝撃から誘電体層を保護している。また、各表示電極は1つのラインを構成し、表示電極とアドレス電極とが交差する部分にセルが形成される。
【0003】
このようなPDPでは、映像信号の1フィールド(1/60秒)を、輝度の重みづけを有する複数のサブフィールドによって構成しており、各サブフィールドは、1ラインずつ順番に走査しながら点灯させるべきセルにおいて書き込み放電を発生させてデータの書き込みを行うアドレス期間と、アドレス期間でデータが書き込まれたセルにおいて輝度の重みづけに対応した回数だけ放電を起こしてセルを点灯させるサステイン期間を有している。
【0004】
ところで、テレビ映像を表示する場合には、1フィールド内で各サブフィールドの全ての動作を終了させる必要があるので、セルの高精細化に伴ってライン数が増加すると、各ラインでの書き込み放電を、より短時間で行わなければならない。すなわち、アドレス期間において、書き込み放電を発生させるために走査電極およびアドレス電極に印加するパルスの幅を狭くして高速駆動を行わなければならない。しかし、パルスの立ち上がりから或る時間だけ遅れて放電が発生するという「放電遅れ」が存在するために、上記のような高速駆動を行おうとすると、パルスが印加されている間に放電が終了する確率が低くなり、本来点灯すべきセルにデータの書き込みができずに点灯不良が生じ、表示品質が悪くなる場合があった。
【0005】
上記の放電遅れが生じる主要な要因として、放電が開始される際にトリガーとなる初期電子が、保護層から放電空間中に放出されにくくなっていることが考えられる。そこで、保護層について検討することにより、表示品質を改善できることが期待される。
【0006】
このような状況の中で、MgOからなる保護層に珪素(Si)を含ませることにより、二次電子の放出量が増大し、表示品質を高めることができると報告されている(例えば、特許文献1参照)。
【0007】
【特許文献1】
特開平10−334809号公報
【0008】
【発明が解決しようとする課題】
ところが、MgOからなる保護層にSiを含ませた場合、保護層の温度によって電子放出能力が大きく変動し、放電遅れ時間が大きく変動するため、PDPを使用するときの環境温度によって画像表示品位が変化するという課題があった。また、PDPの使用時間が増えていくにつれて放電特性が変化し、長時間使用すると画像表示品位が悪くなるという課題があった。
【0009】
本発明は、このような課題を解決するためになされたものであり、放電遅れ時間を短くして電圧印加に対する放電発生の優れた応答性を有するとともに、その放電遅れ時間の温度に対する変化やライフ時間に対する変化が抑制されたPDPを得ることを目的とする。
【0010】
【課題を解決するための手段】
上記の目的を達成するために、本発明のプラズマディスプレイパネルは、基板上に形成した走査電極および維持電極を覆うように誘電体層を形成し、前記誘電体層上に保護層を形成したプラズマディスプレイパネルであって、前記保護層は炭化珪素を含み、前記保護層中の前記炭化珪素の濃度は、前記誘電体層の側に比べ前記保護層の表面側で小さいことを特徴とするプラズマディスプレイパネルである。
【0011】
【発明の実施の形態】
すなわち、本発明の請求項1に記載の発明は、基板上に形成した走査電極および維持電極を覆うように誘電体層を形成し、前記誘電体層上に保護層を形成したプラズマディスプレイパネルであって、前記保護層は炭化珪素を含み、前記保護層中の前記炭化珪素の濃度は、前記誘電体層の側に比べ前記保護層の表面側で小さいことを特徴とする。
【0012】
また、請求項2に記載の発明は、請求項1に記載の発明において、保護層中の炭化珪素の濃度は、前記保護層の表面から深くなるにしたがって増加することを特徴とする。
【0013】
また、請求項3に記載の発明は、請求項1または請求項2に記載の発明において、保護層は炭化珪素を含む酸化マグネシウムからなり、前記保護層中の炭化珪素の平均濃度が40重量ppm〜15000重量ppmであることを特徴とする。
【0014】
本発明の請求項4に記載の発明は、基板上に形成した走査電極および維持電極を覆うように誘電体層を形成し、前記誘電体層上に保護層を形成したプラズマディスプレイパネルの製造方法であって、基板を上流側から下流側に移動させながら成膜することにより保護層を形成する際に、前記基板の移動方向に沿って複数の保護層用材料を配置するとともに、上流側に比べて下流側に配置する保護層用材料に含まれる炭化珪素の濃度を低く設定したことを特徴とする。
【0015】
また、請求項5に記載の発明は、請求項4に記載の発明において、最も下流側に酸化マグネシウムからなる保護層用材料を配置し、上流側に炭化珪素を含む酸化マグネシウムからなる保護層用材料を配置することを特徴とする。
【0016】
本発明の請求項6に記載の発明は、基板上に形成した走査電極および維持電極を覆うように誘電体層を形成し、前記誘電体層上に保護層を形成したプラズマディスプレイパネルの製造方法であって、所定濃度の炭化珪素を含む第1の保護層用材料と、前記所定濃度よりも低い濃度の炭化珪素を含む第2の保護層用材料とを用い、時間の経過に伴って、前記第1の保護層用材料による成膜レートを減少させるとともに、前記第2の保護層用材料による成膜レートを増加させて成膜することにより前記保護層を形成することを特徴とする。
【0017】
また、請求項7に記載の発明は、基板上に形成した走査電極および維持電極を覆うように誘電体層を形成し、前記誘電体層上に保護層を形成したプラズマディスプレイパネルの製造方法であって、所定濃度の炭化珪素を含む酸化マグネシウムからなる第1の保護層用材料と、炭化珪素の含有濃度が前記所定濃度よりも低い酸化マグネシウムからなる第2の保護層用材料とを用い、時間の経過に伴って、前記第1の保護層用材料による成膜レートを減少させるとともに、前記第2の保護層用材料による成膜レートを増加させて成膜することにより前記保護層を形成することを特徴とする。
【0018】
以下、本発明の一実施の形態について、図面を用いて説明する。
【0019】
図1は、交流面放電型のPDPの一部を切り欠いて示す斜視図である。このPDPは、前面パネル1と背面パネル2とを対向配置してそれらの間に放電空間3を形成し、放電空間3にネオンおよびキセノンなどからなる放電ガスを封入して構成されている。
【0020】
前面パネル1は次のような構成である。すなわち、ガラス製の基板である前面基板4上に、ストライプ状の走査電極5とストライプ状の維持電極6とからなる表示電極7を複数形成し、隣接する表示電極7の間に遮光層8を形成している。そして、表示電極7および遮光層8を覆うように誘電体層9を形成し、誘電体層9上に、炭化珪素(SiC)を含むMgOからなる保護層10を形成している。ここで、SiCの濃度は保護層10の厚み方向に変化する構成としている。
【0021】
また、背面パネル2は次のような構成である。すなわち、ガラス製の基板である背面基板11上に、走査電極5および維持電極6と直交するようにストライプ状のアドレス電極12を複数形成し、アドレス電極12を覆うように電極保護層13を形成している。そして、この電極保護層13上であってアドレス電極12の間に位置するように、アドレス電極12と平行な隔壁14を設け、隔壁14の間に蛍光体層15を形成している。電極保護層13は、アドレス電極12を保護し、蛍光体層15が発生する可視光を前面パネル1側に反射する作用を有している。
【0022】
各表示電極7は1つのラインを構成し、表示電極7とアドレス電極12とが交差する部分にセルが形成される。各セルの放電空間3内で放電を発生させ、放電に伴って蛍光体層15から発生する赤、緑、青の3色の可視光が、前面パネル1を透過することにより、表示が行われる。
【0023】
図2は、図1に示すPDPに駆動回路を接続して構成した画像表示装置の概略構成を示すブロック図である。図2に示すように、PDP16のアドレス電極12にアドレス電極駆動部17が接続され、PDP16の走査電極5に走査電極駆動部18が接続され、PDP16の維持電極6に維持電極駆動部19が接続されている。
【0024】
図3は、図2に概略構成を示した画像表示装置の駆動方法を説明するための図である。一般に交流面放電型のPDPでは、1フィールドの映像を複数のサブフィールドに分割することによって階調表現を行う方式が用いられている。そして、この方式では、各セルでの放電を制御するために、1サブフィールドをセットアップ期間、アドレス期間、サステイン期間およびイレース期間からなる4つの期間によって構成する。図3は、1サブフィールド中の駆動波形を示すタイムチャートである。
【0025】
図3において、セットアップ期間では、放電を生じやすくするために、PDP内の全セルに均一に壁電荷を蓄積させる。アドレス期間では、点灯させるセルの書き込み放電を行う。サステイン期間では、アドレス期間で書き込まれたセルを点灯させ、その点灯を維持させる。イレース期間では、壁電荷を消去させることによってセルの点灯を停止させる。
【0026】
セットアップ期間では、走査電極5に初期化パルスを印加することにより、走査電極5に、アドレス電極12および維持電極6よりも高い電圧を印加し、セル内で放電を発生させる。その放電によって発生した電荷は、アドレス電極12、走査電極5および維持電極6間の電位差を打ち消すようにセルの壁面に蓄積される。その結果、走査電極5付近の保護層10表面には負の電荷が壁電荷として蓄積され、また、アドレス電極12付近の蛍光体層15表面および維持電極6付近の保護層10表面には、正の電荷が壁電荷として蓄積される。この壁電荷により、走査電極5−アドレス電極12間、走査電極5−維持電極6間には所定の値の壁電位が生じる。
【0027】
アドレス期間では、セルを点灯させる場合、走査電極5に走査パルスを印加し、アドレス電極12にデータパルスを印加することにより、走査電極5に、アドレス電極12および維持電極6に比べて低い電圧を印加する。すなわち、走査電極5−アドレス電極12間に、壁電位と同方向に電圧を印加するとともに、走査電極5−維持電極6間にも壁電位と同方向に電圧を印加することにより、書き込み放電を発生させる。その結果、蛍光体層15表面と維持電極6付近の保護層10表面には負の電荷が蓄積され、走査電極5付近の保護層10表面には正の電荷が壁電荷として蓄積される。これにより維持電極6−走査電極5間には、所定の値の壁電位が生じる。
【0028】
サステイン期間では、まず走査電極5に維持パルスを印加することにより、維持電極6に比べて高い電圧を走査電極5に印加する。すなわち、維持電極6−走査電極5間に、壁電位と同方向に電圧を印加することにより維持放電を生じさせる。その結果、セル点灯を開始させることができる。続いて、維持電極6−走査電極5間の極性が交互に入れ替わるように維持パルスを印加することで、断続的にパルス発光させることができる。
【0029】
イレース期間では、幅の狭い消去パルスを維持電極6に印加することで不完全な放電が発生し、壁電荷が消滅するため、消去が行われる。
【0030】
ここで、アドレス期間において、走査電極5−アドレス電極12間に電圧を印加してから、書き込み放電が生じるまでが放電遅れとなる。さらに、各走査電極5のアドレス時間内に書き込み放電が起こらなかった場合、書き込みミスとなり、維持放電が生じず、表示のちらつきとなって画像に現れてくる。また、さらなる高精細化が進んだ場合、各走査電極に割り当てられるアドレス時間は短くなり、書き込みミスが生じる確率が高くなる。
【0031】
本発明によるPDPは、保護層10の構成に特徴があり、次にその内容について、具体例を用いて説明する。
【0032】
まず、上述したような保護層10を形成する際の蒸着法に用いる装置は、一般に仕込み室、加熱室、蒸着室、冷却室から構成され、基板はこの順に搬送され、MgOからなる保護層が蒸着により形成される。このとき、本実施の形態では、膜の成長方向に濃度分布を持たせるために、SiCの含有濃度が異なる複数の蒸着源(保護層用材料)を備えた電子ビーム蒸着法を用いた。一例として2つの蒸着源を用いる場合、SiCを含まないMgOからなる蒸着源(MgO蒸着源)とSiCの成分制御されたMgO蒸着源とを準備し、酸素雰囲気中でピアス式電子ビームガンを加熱源として加熱し、所望の膜を形成する成膜工程により保護層10を形成する。以下に成膜時の条件設定の一例を示す。
【0033】
到達真空度:5.0×10-4Pa以下
蒸着時基板温度:200℃以上
蒸着時圧力:2.0×10-2Pa〜6.0×10-2Pa
酸素ガス導入比率:50%以上
ここで、蒸着源に対して基板が固定された状態で蒸着する場合について説明する。蒸着の開始時点では、SiCを含むMgO蒸着源(第1の保護層用材料)を加熱する電子ビームの電流値を高めに設定し、時間の経過に伴ってその電流値を低くしていく。逆に、SiCを含まないMgO蒸着源(第2の保護層用材料)を加熱する電子ビームの電流値については、蒸着の開始時点では低めに設定し、時間の経過に伴って高くしていく。そして、第1の保護層用材料による成膜レートと第2の保護層用材料による成膜レートとの和がほぼ一定になるように、各保護層用材料を加熱する電子ビームの電流値を制御して成膜することにより、保護層10を形成する。このような方法により、SiCの濃度が厚み方向に変化する保護層(MgO保護層)10が形成され、保護層10中のSiCの濃度分布は、保護層10の表面において最小になり、保護層10の表面から深くなるにしたがって増加するような濃度分布となる。なお、第2の保護層用材料として、第1の保護層用材料に比べて小さい濃度のSiCを含有しているMgO蒸着源を用いてもよい。
【0034】
また、基板を搬送することにより蒸着源に対して基板を移動させながら蒸着する方法を用いても上記のような保護層10を形成することができる。その場合の一例について図4を用いて説明する。
【0035】
図4に示すように、蒸着室20の中で、実線矢印のように基板21を左側から右側へ移動させながら蒸着を行う。そして、基板21の移動方向に沿って複数の蒸着源を並べて配置し、基板の移動方向に対して上流側に配置する蒸着源に比べて下流側に配置する蒸着源に含まれるSiCの濃度を低く設定する。なお、最も下流側に配置する蒸着源にはSiCが含まれていなくてもよい。図4では2つの蒸着源22、23を並べて配置した例を示しており、蒸着源22、23の上方を基板が移動する。ここでは、一例として、基板の移動方向に対して上流側に配置した蒸着源22としてSiCの成分制御されたMgO蒸着源を用い、下流側に配置した蒸着源23としてSiCを含まないMgO蒸着源を用いる。そして、これらの蒸着源22、23にそれぞれ照射する電子ビームの電流値を適当な値に設定して蒸着源22、23から蒸着物を蒸発させるとともに、基板を上流側から下流側へ移動させることにより、厚み方向にSiCの濃度が変化する保護層10を形成することができる。この場合のSiCの濃度は、誘電体層9に近い側の保護層10の領域に比べ、保護層10の表面側の領域で小さくなる。
【0036】
なお、保護層10の形成方法として、上記で説明した蒸着法に限らず、スパッタ法やイオンプレーティング法などを用いることが可能であり、この場合にもターゲット材料、および原材料の成分制御を行い、SiCの含有濃度が異なる複数の保護層用材料を用いて成膜すればよい。例えば、SiCを含む保護層用材料とSiCを含まない保護層用材料とを用いて成膜すればよい。
【0037】
また、SiCの成分制御されたMgO材料を作成する方法として、パウダ状のSiC材料とペレット状のMgO材料を混合する方法、またはパウダ状のSiCとパウダ状のMgOを混合して焼結する方法がある。これらの方法によって作製したMgO材料を蒸着源やスパッタ用ターゲットなどとして使用する方法が有効である。
【0038】
次に、本実施の形態の保護層を形成してPDPを構成することによって得られる効果について述べる。
【0039】
まず、含有するSiCの濃度が異なる複数種類のMgO蒸着源を用意した。そして、各種濃度のSiCを含んだMgO蒸着源(第1の保護層用材料)とSiCを含まないMgO蒸着源(第2の保護層用材料)とからなる2つの蒸着源を用いて、蒸着源に対して基板が固定された状態で蒸着する方法により保護層10を形成した。そして、この保護層10を有するパネルの放電遅れ時間を、パネルの雰囲気温度−5℃〜80℃の環境下にて計測し、この計測結果から放電遅れ時間の活性化エネルギーを求めた。このときの結果を表1に示す。
【0040】
【表1】
【0041】
ここでいう放電遅れ時間とは、アドレス期間に走査電極5−アドレス電極12間に電圧を印加してから放電(書き込み放電)が起きるまでの時間である。各種のMgO蒸着源を用いて形成された保護層10を有する各パネルに書き込み放電を発生させて観察し、書き込み放電発光のピークを示した時間を放電が起きた時間とし、その書き込み放電発光の100回分を平均化した。また、活性化エネルギーは温度に対する特性(本実施の形態では放電遅れ時間)の変化を示す数値であり、活性化エネルギーの値が低くなるほど温度に対して特性が変化しないということになる。表1では、従来例としてMgOにSiのみを300重量ppm添加し、保護層中のSiの濃度分布がほぼ均一になるようにした場合を取り上げ、この従来例の活性化エネルギーの値を1としたときの活性化エネルギーの相対比を示している。なお、MgOにSiのみを添加した場合、この活性化エネルギーの値は、Siの添加濃度によらずほぼ一定であった。
【0042】
また、本実施の形態のパネルでは、保護層10中のSiCの濃度は厚み方向に変化しているので、表1に示すSiCの濃度は保護層10中のSiCの平均濃度である。
【0043】
表1からわかるように、MgOにSiのみを添加した従来例に比べ、活性化エネルギーの値が低下したのは、SiCの平均濃度が40重量ppm以上のときであった。また、SiCの平均濃度が15000重量ppm以下では、放電遅れ時間は従来例と同程度になり、全く何も添加しないMgOからなる保護層を有するパネルに比べて放電遅れ時間は短くなったが、SiCの平均濃度が15000重量ppmを超えると放電遅れ時間が大きくなるか、あるいは放電に必要な電圧値が異常に高くなり、従来の設定電圧値では画像表示ができなくなった。
【0044】
すなわち、MgOからなる保護層10中に含まれるSiCの平均濃度が40重量ppm〜15000重量ppmであるパネルでは、従来の設定電圧値を変更することなく画像表示を行うことができ、放電遅れ時間の温度に対する変化を抑制することができる。したがって、このようなパネルでは環境温度にかかわらず良好なパネル表示特性を維持することができる。
【0045】
これは、明確な現象は把握できないが、SiだけでなくSiCをMgOに添加することによって、温度特性を強くしていた要因を排除できるためであると考えられる。また、本実施の形態による保護層は、価電子帯と伝導帯との間に不純物準位を形成し、優れた電子放出能力を有するため、放電遅れ時間が短くなり電圧印加に対する放電発生の応答性に優れ、ちらつきが視認されず、良好な画像を表示できる。
【0046】
次に、このようなパネルのライフ中の放電遅れ時間の変化を調べた。その結果を図5に示す。図5の横軸は、ライフによる変化を短時間で調べるためにパルス数を増やすなどの加速手段を用いて加速ライフ試験を行うときの加速ライフ時間であり、縦軸は、加速ライフ試験の開始時における放電遅れ時間を1として規格化した放電遅れ時間である。図5において、曲線aは、約1000重量ppmのSiCを含むMgO蒸着源とSiCを含まないMgO蒸着源を用いて、上記した方法によりSiCの濃度が厚み方向に変化する保護層を形成したパネル(本発明の実施例)の場合であり、保護層中の平均濃度は約440重量ppmである。また曲線bは、約300重量ppmのSiを含むMgO蒸着源を用いて保護層中のSiの濃度分布がほぼ均一になるように保護層を形成したパネル(比較例1)の場合であり、保護層中のSiの濃度は約300重量ppmである。さらに曲線cは、約300重量ppmのSiCを含むMgO蒸着源を用いて保護層中のSiCの濃度分布がほぼ均一になるように保護層を形成したパネル(比較例2)の場合であり、保護層中のSiCの濃度は約300重量ppmである。図5からわかるように、加速ライフ時間が1000時間のときの放電遅れ時間は、加速ライフ試験の開始時の放電遅れ時間に比べて、比較例1では約2.2倍となり、比較例2では約2倍となるのに対し、本発明の実施例では約1.4倍となる。したがって、本発明の実施例によるPDPでは、比較例1および比較例2のPDPに比べて、ライフ時間に対する放電遅れ時間の変化が抑制されている。
【0047】
図5に示した結果が得られた原因は次のように考えられる。比較例1の場合で説明すると、画像表示のためのパネル内部での放電により、Siを含んだMgO保護層の表面が削られ、その削られたMgOの一部が再度、MgO保護層の表面に付着することを確認しており、このMgO保護層の表面へのMgOの再付着により、MgO保護層の表面ではSiの濃度が減少してしまうと考えられる。その結果、MgO保護層の電子放出能力が低下し、放電遅れ時間が増加するものと考えられる。比較例2についても比較例1の場合と同様に考えられ、MgO保護層の表面ではSiCの濃度が減少し、その結果、MgO保護層の電子放出能力が低下し、放電遅れ時間が増加するものと考えられる。
【0048】
一方、本発明の実施例の場合には、MgO保護層の表面から厚み方向に深くなるにしたがってSiCの濃度が増加するようにしているため、パネル内部での放電によりSiCを含有するMgO保護層の表面が削られ、その削られたMgOの一部が再度、MgO保護層の表面に付着しても、MgO保護層の表面でのSiCの濃度は、比較例2の場合のように減少してしまうということはないので、電子放出能力の低下が抑制され、その結果、ライフ特性の良好なPDPが得られるものと考えられる。
【0049】
【発明の効果】
以上のように本発明によれば、放電遅れ時間を短くして電圧印加に対する放電発生の優れた応答性を有するとともに、その放電遅れ時間の温度に対する変化やライフ時間に対する変化を抑制することができ、良好な画像を表示できるプラズマディスプレイパネルを得ることができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態によるプラズマディスプレイパネルの一部を示す斜視図
【図2】同プラズマディスプレイパネルを用いた画像表示装置の一例を示すブロック図
【図3】同プラズマディスプレイパネルの駆動波形を示すタイムチャート
【図4】同プラズマディスプレイパネルの製造方法において保護層の蒸着方法の一例を説明するための図
【図5】同プラズマディスプレイパネルの加速ライフ時間に対する放電遅れ時間の変化を示す図
【符号の説明】
1 前面パネル
2 背面パネル
4 前面基板
5 走査電極
6 維持電極
9 誘電体層
10 保護層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a plasma display panel (PDP) used for an image display device and the like, and a method for manufacturing the same.
[0002]
[Prior art]
An AC surface discharge type PDP has a front substrate on which a plurality of display electrodes composed of scan electrodes and sustain electrodes are formed, and a rear substrate on which a plurality of address electrodes are formed so as to be orthogonal to the display electrodes. They are arranged so as to face each other, and the periphery is sealed, and a discharge gas such as neon and xenon is sealed in the discharge space. The display electrode is covered with a dielectric layer, and a protective layer is formed on the dielectric layer. This protective layer is generally formed using a material having high sputtering resistance such as magnesium oxide (MgO), and protects the dielectric layer from ion bombardment caused by discharge. Each display electrode constitutes one line, and a cell is formed at a portion where the display electrode and the address electrode intersect.
[0003]
In such a PDP, one field (1/60 second) of a video signal is composed of a plurality of subfields having luminance weights, and each subfield is turned on while scanning one line at a time. An address period in which data is written by generating a write discharge in the power cell, and a sustain period in which the cell is lighted by causing discharge for the number of times corresponding to the weighting of luminance in the cell in which data is written in the address period. ing.
[0004]
By the way, when displaying TV images, it is necessary to finish all operations in each sub-field within one field. Therefore, if the number of lines increases as the cell becomes higher in definition, the write discharge in each line is increased. Must be done in a shorter time. That is, in the address period, it is necessary to perform high-speed driving by narrowing the widths of pulses applied to the scan electrodes and the address electrodes in order to generate the write discharge. However, since there is a “discharge delay” in which discharge occurs after a certain time from the rise of the pulse, the discharge ends while the pulse is applied when the high-speed driving is performed as described above. In some cases, the probability is low, data cannot be written to the cells that should be lit, a lighting failure occurs, and the display quality deteriorates.
[0005]
As a main factor causing the above discharge delay, it is considered that initial electrons that become a trigger when the discharge is started are less likely to be emitted from the protective layer into the discharge space. Therefore, it is expected that the display quality can be improved by examining the protective layer.
[0006]
In such a situation, it has been reported that by including silicon (Si) in the protective layer made of MgO, the amount of secondary electrons emitted can be increased and display quality can be improved (for example, patents). Reference 1).
[0007]
[Patent Document 1]
Japanese Patent Laid-Open No. 10-334809
[Problems to be solved by the invention]
However, when Si is contained in the protective layer made of MgO, the electron emission capability varies greatly depending on the temperature of the protective layer, and the discharge delay time varies greatly. Therefore, the image display quality depends on the environmental temperature when using the PDP. There was a problem of changing. In addition, the discharge characteristics change as the usage time of the PDP increases, and there is a problem that the image display quality deteriorates when used for a long time.
[0009]
The present invention has been made in order to solve such problems. The discharge delay time is shortened so that the discharge response to voltage application is excellent, and the change in the discharge delay time with respect to the temperature and the life. An object is to obtain a PDP in which a change with respect to time is suppressed.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, a plasma display panel of the present invention is a plasma in which a dielectric layer is formed so as to cover a scan electrode and a sustain electrode formed on a substrate, and a protective layer is formed on the dielectric layer. A plasma display, wherein the protective layer includes silicon carbide, and the concentration of the silicon carbide in the protective layer is smaller on the surface side of the protective layer than on the dielectric layer side. It is a panel .
[0011]
DETAILED DESCRIPTION OF THE INVENTION
That is, the invention according to claim 1 of the present invention is a plasma display panel in which a dielectric layer is formed so as to cover the scan electrode and the sustain electrode formed on the substrate, and a protective layer is formed on the dielectric layer. there, the protective layer comprises silicon carbide, the concentration of the silicon carbide of the protective layer is characterized by the small in dielectric layer surface side of the protective layer than in the side.
[0012]
The invention according to
[0013]
The invention according to
[0014]
According to a fourth aspect of the present invention, there is provided a plasma display panel manufacturing method in which a dielectric layer is formed so as to cover the scan electrode and the sustain electrode formed on the substrate, and a protective layer is formed on the dielectric layer. When forming the protective layer by forming the film while moving the substrate from the upstream side to the downstream side, a plurality of protective layer materials are arranged along the moving direction of the substrate, and the upstream side Compared to this, the concentration of silicon carbide contained in the protective layer material disposed on the downstream side is set low.
[0015]
The invention according to
[0016]
According to a sixth aspect of the present invention, there is provided a method of manufacturing a plasma display panel in which a dielectric layer is formed so as to cover the scan electrode and the sustain electrode formed on the substrate, and a protective layer is formed on the dielectric layer. Then, using a first protective layer material containing a predetermined concentration of silicon carbide and a second protective layer material containing a lower concentration of silicon carbide than the predetermined concentration, over time, The protective layer is formed by reducing the film formation rate of the first protective layer material and increasing the film formation rate of the second protective layer material.
[0017]
According to a seventh aspect of the present invention, there is provided a plasma display panel manufacturing method in which a dielectric layer is formed so as to cover a scan electrode and a sustain electrode formed on a substrate, and a protective layer is formed on the dielectric layer. And using a first protective layer material made of magnesium oxide containing a predetermined concentration of silicon carbide, and a second protective layer material made of magnesium oxide having a silicon carbide content concentration lower than the predetermined concentration, As the time elapses, the protective layer is formed by reducing the film formation rate of the first protective layer material and increasing the film formation rate of the second protective layer material. characterized in that it.
[0018]
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
[0019]
FIG. 1 is a perspective view in which a part of an AC surface discharge type PDP is cut away. In this PDP, a front panel 1 and a
[0020]
The front panel 1 has the following configuration. That is, a plurality of display electrodes 7 each including a stripe-shaped
[0021]
The
[0022]
Each display electrode 7 constitutes one line, and a cell is formed at a portion where the display electrode 7 and the
[0023]
FIG. 2 is a block diagram showing a schematic configuration of an image display apparatus configured by connecting a drive circuit to the PDP shown in FIG. As shown in FIG. 2, an
[0024]
FIG. 3 is a diagram for explaining a method of driving the image display apparatus whose schematic configuration is shown in FIG. In general, in an AC surface discharge type PDP, a method is used in which gradation representation is performed by dividing an image of one field into a plurality of subfields. In this method, in order to control discharge in each cell, one subfield is composed of four periods including a setup period, an address period, a sustain period, and an erase period. FIG. 3 is a time chart showing drive waveforms in one subfield.
[0025]
In FIG. 3, in the setup period, wall charges are uniformly accumulated in all the cells in the PDP in order to facilitate discharge. In the address period, the write discharge of the cells to be lit is performed. In the sustain period, the cells written in the address period are turned on and kept on. In the erase period, lighting of the cells is stopped by erasing the wall charges.
[0026]
In the setup period, by applying an initialization pulse to the
[0027]
In the address period, when a cell is turned on, a scan pulse is applied to the
[0028]
In the sustain period, first, a sustain pulse is applied to the
[0029]
In the erase period, an incomplete discharge is generated by applying a narrow erase pulse to the sustain electrode 6 and the wall charges disappear, so that erase is performed.
[0030]
Here, in the address period, there is a discharge delay from the time when the voltage is applied between the
[0031]
The PDP according to the present invention is characterized by the structure of the
[0032]
First, the apparatus used for the vapor deposition method when forming the
[0033]
Ultimate vacuum: 5.0 × 10 -4 Pa or less during deposition substrate temperature: 200 ° C. or higher vapor pressure during: 2.0 × 10 -2 Pa~6.0 × 10 -2 Pa
Oxygen gas introduction ratio: 50% or more Here, the case where vapor deposition is performed with the substrate fixed to the vapor deposition source will be described. At the start of vapor deposition, the current value of the electron beam for heating the MgO vapor deposition source (first protective layer material) containing SiC is set higher, and the current value is lowered as time passes. Conversely, the current value of the electron beam that heats the MgO vapor deposition source (second protective layer material) that does not contain SiC is set low at the start of vapor deposition and increases with the passage of time. . Then, the current value of the electron beam for heating each protective layer material is set so that the sum of the film formation rate of the first protective layer material and the film formation rate of the second protective layer material is substantially constant. The
[0034]
Further, the
[0035]
As shown in FIG. 4, vapor deposition is performed in the
[0036]
The method for forming the
[0037]
Further, as a method for producing a SiC component-controlled MgO material, a method of mixing powder-like SiC material and pellet-like MgO material, or a method of mixing powder-like SiC and powder-like MgO and sintering it There is. An effective method is to use the MgO material produced by these methods as an evaporation source, a sputtering target, or the like.
[0038]
Next, the effect obtained by forming the protective layer of this embodiment and configuring the PDP will be described.
[0039]
First, a plurality of types of MgO vapor deposition sources having different concentrations of SiC contained were prepared. Then, vapor deposition is carried out using two vapor deposition sources consisting of MgO vapor deposition source (first protective layer material) containing SiC of various concentrations and MgO vapor deposition source (second protective layer material) not containing SiC. The
[0040]
[Table 1]
[0041]
The discharge delay time here is a time from when a voltage is applied between the
[0042]
Further, in the panel of the present embodiment, the concentration of SiC in
[0043]
As can be seen from Table 1, the value of the activation energy decreased when the average concentration of SiC was 40 ppm by weight or more, compared to the conventional example in which only Si was added to MgO. In addition, when the average concentration of SiC is 15000 ppm by weight or less, the discharge delay time is comparable to that of the conventional example, and the discharge delay time is shorter than that of the panel having a protective layer made of MgO to which nothing is added. When the average concentration of SiC exceeds 15000 ppm by weight, the discharge delay time increases, or the voltage value necessary for discharge becomes abnormally high, and image display cannot be performed with the conventional set voltage value.
[0044]
That is, in the panel where the average concentration of SiC contained in the
[0045]
This is considered to be because although a clear phenomenon cannot be grasped, a factor that has strengthened the temperature characteristics can be eliminated by adding not only Si but also SiC to MgO. In addition, since the protective layer according to the present embodiment forms an impurity level between the valence band and the conduction band and has an excellent electron emission capability, the discharge delay time is shortened and the discharge generation response to voltage application Excellent in image quality, flicker is not visually recognized, and a good image can be displayed.
[0046]
Next, the change of the discharge delay time during the life of such a panel was investigated. The result is shown in FIG. The horizontal axis in FIG. 5 is the acceleration life time when the accelerated life test is performed using an acceleration means such as increasing the number of pulses in order to investigate the change due to the life in a short time, and the vertical axis is the start of the accelerated life test. This is the discharge delay time normalized with the discharge delay time at 1 being 1. In FIG. 5, a curve a indicates a panel in which a protective layer in which the concentration of SiC is changed in the thickness direction is formed by the above-described method using an MgO vapor deposition source containing about 1000 ppm by weight of SiC and an MgO vapor deposition source not containing SiC. In the case of (Example of the present invention), the average concentration in the protective layer is about 440 ppm by weight. Curve b is the case of the panel (Comparative Example 1) in which the protective layer is formed so that the concentration distribution of Si in the protective layer becomes substantially uniform using an MgO vapor deposition source containing about 300 ppm by weight of Si. The concentration of Si in the protective layer is about 300 ppm by weight. Furthermore, curve c is the case of a panel (Comparative Example 2) in which a protective layer is formed so that the concentration distribution of SiC in the protective layer becomes substantially uniform using an MgO vapor deposition source containing about 300 ppm by weight of SiC. The concentration of SiC in the protective layer is about 300 ppm by weight. As can be seen from FIG. 5, the discharge delay time when the accelerated life time is 1000 hours is approximately 2.2 times in Comparative Example 1 compared to the discharge delay time at the start of the accelerated life test, and in Comparative Example 2 While it is about twice, it is about 1.4 times in the embodiment of the present invention. Therefore, in the PDP according to the embodiment of the present invention, the change of the discharge delay time with respect to the life time is suppressed as compared with the PDPs of Comparative Example 1 and Comparative Example 2.
[0047]
The reason why the result shown in FIG. 5 is obtained is considered as follows. In the case of Comparative Example 1, the surface of the MgO protective layer containing Si is shaved by discharge inside the panel for image display, and a part of the shaved MgO is again removed from the surface of the MgO protective layer. It is considered that the concentration of Si decreases on the surface of the MgO protective layer due to the reattachment of MgO to the surface of the MgO protective layer. As a result, it is considered that the electron emission ability of the MgO protective layer is lowered and the discharge delay time is increased. Comparative Example 2 is also considered to be the same as in Comparative Example 1, and the SiC concentration decreases on the surface of the MgO protective layer, resulting in a decrease in the electron emission capability of the MgO protective layer and an increase in the discharge delay time. it is conceivable that.
[0048]
On the other hand, in the case of the embodiment of the present invention, the concentration of SiC increases as it becomes deeper in the thickness direction from the surface of the MgO protective layer. Therefore, the MgO protective layer containing SiC by discharge inside the panel. Even if a part of the removed MgO adheres to the surface of the MgO protective layer again, the SiC concentration on the surface of the MgO protective layer decreases as in Comparative Example 2. Therefore, it is considered that a decrease in the electron emission capability is suppressed, and as a result, a PDP with good life characteristics can be obtained.
[0049]
【The invention's effect】
As described above, according to the present invention, it is possible to shorten the discharge delay time and have excellent responsiveness of the occurrence of discharge with respect to voltage application, and it is possible to suppress changes in the discharge delay time with respect to temperature and life time. A plasma display panel capable of displaying a good image can be obtained.
[Brief description of the drawings]
FIG. 1 is a perspective view showing a part of a plasma display panel according to an embodiment of the present invention. FIG. 2 is a block diagram showing an example of an image display device using the plasma display panel. FIG. 4 is a diagram for explaining an example of a method for depositing a protective layer in the plasma display panel manufacturing method. FIG. 5 shows a change in discharge delay time with respect to the acceleration life time of the plasma display panel. Figure [description of symbols]
DESCRIPTION OF SYMBOLS 1
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003161804A JP4232543B2 (en) | 2003-06-06 | 2003-06-06 | Plasma display panel and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003161804A JP4232543B2 (en) | 2003-06-06 | 2003-06-06 | Plasma display panel and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004363009A JP2004363009A (en) | 2004-12-24 |
JP4232543B2 true JP4232543B2 (en) | 2009-03-04 |
Family
ID=34054126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003161804A Expired - Fee Related JP4232543B2 (en) | 2003-06-06 | 2003-06-06 | Plasma display panel and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4232543B2 (en) |
-
2003
- 2003-06-06 JP JP2003161804A patent/JP4232543B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004363009A (en) | 2004-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4468239B2 (en) | Plasma display panel | |
WO2005029530A1 (en) | Plasma display panel | |
JP5104818B2 (en) | Plasma display panel, manufacturing method thereof, and protective layer material thereof | |
JP5126166B2 (en) | Method for manufacturing plasma display panel | |
JP4232543B2 (en) | Plasma display panel and manufacturing method thereof | |
KR100697495B1 (en) | Plasma display panel | |
JP4400302B2 (en) | Method for manufacturing plasma display panel and material for protective layer of plasma display panel | |
KR100733165B1 (en) | Plasma display panel | |
JP2003100217A (en) | Electrode material and plasma display using the same | |
JP4788227B2 (en) | Plasma display panel | |
JP4476173B2 (en) | Gas discharge display panel | |
JP2005005086A (en) | Plasma display panel and its manufacturing method | |
JP4407447B2 (en) | Plasma display panel, manufacturing method thereof, and protective layer material thereof | |
JP2005005250A (en) | Plasma display panel, its manufacturing method and material for its protective layer | |
KR100884533B1 (en) | Plasma display device | |
KR100759444B1 (en) | Plasma display panel | |
JP4407446B2 (en) | Plasma display panel, manufacturing method thereof, and protective layer material thereof | |
JP2007103054A (en) | Plasma display panel | |
JP2002352732A (en) | Plasma display panel and manufacturing method therefor | |
KR20060056140A (en) | Deposition apparatus of protection layer for plasma display panel | |
JP2007141481A (en) | Gas discharge display panel | |
JP2004047303A (en) | Plasma display panel | |
JP2003092065A (en) | Discharge electrode material and plasma display panel using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20060602 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
RD01 | Notification of change of attorney |
Effective date: 20060712 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071225 |
|
A131 | Notification of reasons for refusal |
Effective date: 20080819 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20081016 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081201 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20111219 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20121219 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |