JP4231881B2 - Device apparatus and manufacturing method thereof - Google Patents
Device apparatus and manufacturing method thereof Download PDFInfo
- Publication number
- JP4231881B2 JP4231881B2 JP2006212903A JP2006212903A JP4231881B2 JP 4231881 B2 JP4231881 B2 JP 4231881B2 JP 2006212903 A JP2006212903 A JP 2006212903A JP 2006212903 A JP2006212903 A JP 2006212903A JP 4231881 B2 JP4231881 B2 JP 4231881B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- device chip
- functional surface
- wiring
- periphery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Description
本発明は、表面に空間を必要とする機能面領域を有するデバイスチップがフェイスダウンで搭載されるデバイス装置及びその製造方法 The present invention Lud vice apparatus and a method for manufacturing the device chip having a functional surface area in need of space on the surface is mounted in a face-down
例えばSAW(Surface acoustic wave)チップ等においては、通常の半導体装置と同様に外界の影響から素子を保護するために封止構造が用いられている。ただし、SAWチップ等はその特性から素子の機能面領域上方を中空状態に保持しなければならないため、中空状態を保持し得る封止構造を適用する必要がある。このような封止構造としては、従来から適用されているカンタイプのパッケージが知られているが、パッケージの大型化が避けられないことから、近年の小型化要求には到底対応することができない。 For example, in a SAW (Surface Acoustic Wave) chip or the like, a sealing structure is used to protect an element from the influence of the outside world as in a normal semiconductor device. However, since the SAW chip or the like must hold the functional area above the element in a hollow state due to its characteristics, it is necessary to apply a sealing structure that can hold the hollow state. As such a sealing structure, a can-type package that has been conventionally used is known, but since it is unavoidable to increase the size of the package, it is difficult to meet the recent demand for downsizing. .
このような点に対して、デバイスチップの機能面領域上方が中空状態となるようにデバイスチップの周囲を感光性樹脂で中空封止した構造が知られている(例えば、特許文献1参照。)。また、機能面領域が中空内に保持されるように高粘度のNCP(Non Conductive Polymer)樹脂等で封止した構造が知られている(例えば、特許文献2参照。)。
しかしながら、従来の封止構造のうち、デバイスチップの外周を感光性樹脂で中空封止した構造では、用いる感光性樹脂の流動性が高く、塗布時に樹脂が半導体チップの機能面領域周辺にまで侵入し素子特性を劣化させ易くするという難点を有していた。一方、高粘度のNCP樹脂等を適用した構造では、デバイスチップ上に塗布する際の樹脂が100〜200Pa・sという高粘度であるため、塗布出しに時間を要し作業性の悪化を招く傾向にあった。 However, among the conventional sealing structures, in the structure in which the outer periphery of the device chip is hollow-sealed with a photosensitive resin, the photosensitive resin used has high fluidity, and the resin penetrates to the periphery of the functional surface area of the semiconductor chip during application. However, it has a drawback of easily degrading element characteristics. On the other hand, in a structure using a high-viscosity NCP resin or the like, since the resin when applied on the device chip has a high viscosity of 100 to 200 Pa · s, it takes time to apply and tends to deteriorate workability. It was in.
本発明は、このような課題に対処するためになされたもので、封止信頼性を向上させた上で、容易にかつ収率よく中空に樹脂封止したデバイス装置を製造可能にしたデバイス装置及びその製造方法を提供することを目的とする。 The present invention, such a problem in which has been made in order to cope, on having improved sealing reliability, easy and devices that enables manufacturing a device device sealed good yield hollow resin molding An object is to provide an apparatus and a method for manufacturing the same.
本発明に係るデバイス装置は、表面に空間を必要とする機能面領域の周囲に複数の電気的接続部が形成されたデバイスチップと、前記デバイスチップが、前記機能面領域及び前記電気的接続部が配線基板側に向くように配置され、表面から突出する凸状の配線パターンが形成された配線基板であって、前記配線パターンが、前記機能面領域と対向する対向領域の外側から、前記電気的接続部との接続位置に向けて直線的に延在し、かつ、当該電気的接続部との接続位置と前記対向領域との間に終端部を有するように形成され、かつ、前記電気的接続部に対応して設けられた配線パターンの前記機能面領域に向かった前記終端部によって前記デバイスチップの下側に位置する段部が形成されている配線基板とを具備し、前記デバイスチップと前記配線基板との間が、前記機能面領域との間に空間が形成されるように樹脂により封止され、少なくとも前記デバイスチップと対向する領域の前記配線パターン上に前記樹脂が存在していることを特徴とする。 The device device according to the present invention includes a device chip in which a plurality of electrical connection portions are formed around a functional surface region that requires space on the surface, and the device chip includes the functional surface region and the electrical connection portion. there are disposed such that the wiring substrate side a wiring substrate convex a wiring pattern is formed to protrude from the surface, the wiring pattern, from the outside of the opposing region that faces the functional surface region, the electric Extending linearly toward the connection position with the electrical connection portion, and having a terminal portion between the connection position with the electrical connection portion and the opposing region , and the electrical ; and a wiring board stepped portion positioned on the lower side of the device chip by the end edge portion toward the functional surface area of the wiring pattern provided in correspondence with the connecting portion is formed, the device chip And before Sealed with resin so that a space is formed between the wiring board and the functional surface region, and the resin exists on the wiring pattern in a region facing at least the device chip. It is characterized by.
上記構成のデバイス装置では、表面から突出する凸状の配線パターンが、機能面領域と対向する対向領域の外側から、当該対向領域に延在することがないようにし、配線パターンの上部を通って、機能面領域の部分に樹脂が急速に進入することを防止する。これとともに、デバイスチップの電気的接続部に対応する配線パターンの端部によって段部を形成することにより、樹脂の進入を一時的にこの部分で遅らせる。これによって、封止信頼性を向上させた上で、容易にかつ収率よく中空に樹脂封止したデバイス装置を製造することができる。 In the device device having the above configuration, the convex wiring pattern protruding from the surface does not extend from the outside of the facing area facing the functional surface area to the facing area, and passes through the upper part of the wiring pattern. This prevents the resin from rapidly entering the functional surface area. At the same time, by forming the step portion by the end portion of the wiring pattern corresponding to the electrical connection portion of the device chip, the entry of the resin is temporarily delayed at this portion. As a result, it is possible to manufacture a device device in which the resin is sealed in the hollow easily and with high yield, while improving the sealing reliability.
上記のデバイス装置において、配線パターンは、表面から10μm以上突出する高さとすることが好ましい。これによって、樹脂の進入を遅らせる十分な効果を得ることができる。また、隣接する配線パターンの間隔が広くなる場合は、対向領域の周囲に沿って、配線パターンの間に位置するように、表面から突出する凸状のダミーパターンを形成することが好ましい。これによって、より確実に樹脂の進入状態を制御することができる。このようなダミーパターンは、表面から10μm以上突出し、かつデバイスチップと直接接触しない高さとすることが好ましい。また、このようなデバイス装置では、樹脂が、隣接する配線パターン同士、又は隣接する配線パターンとダミーパターンの間で外側方向に向かって凹んだ形状となる。 In the above-described device apparatus, the wiring pattern preferably has a height protruding from the surface by 10 μm or more. Thereby, it is possible to obtain a sufficient effect of delaying the entry of the resin. When the interval between adjacent wiring patterns becomes wide, it is preferable to form a convex dummy pattern protruding from the surface so as to be positioned between the wiring patterns along the periphery of the opposing region. Thereby, the approach state of the resin can be controlled more reliably. Such a dummy pattern preferably protrudes from the surface by 10 μm or more and has a height that does not directly contact the device chip. Moreover, in such a device apparatus, resin becomes a shape dented toward the outer side between adjacent wiring patterns or between adjacent wiring patterns and dummy patterns.
本発明に係る他のデバイス装置は、表面に空間を必要とする機能面領域の周囲に複数の電気的接続部が形成されたデバイスチップと、前記機能面領域及び前記電気的接続部が配線基板側に向くように配置され、前記機能面領域と対向する対向領域の周囲を囲むように、前記デバイスチップの下側で前記機能面領域より外側に位置する部位に段部が形成されている配線基板を具備し、前記デバイスチップと前記配線基板との間が、前記機能面領域との間に空間が形成されるように前記デバイスチップの周囲から前記段部まで樹脂により封止され、中空に閉じ込めされていることを特徴とするデバイス装置。 Another device device according to the present invention includes a device chip in which a plurality of electrical connection portions are formed around a functional surface region that requires space on the surface, and the functional surface region and the electrical connection portion are wiring boards. Wiring in which a step portion is formed at a portion located on the lower side of the device chip and outside the functional surface region so as to surround the periphery of the opposing region facing the functional surface region. A substrate is provided, and the space between the device chip and the wiring substrate is sealed with resin from the periphery of the device chip to the step portion so that a space is formed between the functional surface region, and is hollow. A device apparatus characterized by being confined .
上記構成のデバイス装置では、機能面領域と対向する対向領域の周囲を囲むように、デバイスチップの下側に位置する部位に形成された段部により、樹脂の進入を一時的にこの部分で遅らせることができる。これによって、封止信頼性を向上させた上で、容易にかつ収率よく中空に樹脂封止したデバイス装置を製造することができる。このような段部は、表面を凹陥するように形成された凹部によって形成することができる。 In the device device having the above-described configuration, the step of the resin is temporarily delayed at this portion by the step portion formed at the lower part of the device chip so as to surround the periphery of the facing region facing the functional surface region. be able to. As a result, it is possible to manufacture a device device in which the resin is sealed in the hollow easily and with high yield, while improving the sealing reliability. Such a stepped portion can be formed by a recess formed so as to be recessed in the surface.
本発明に係るデバイス装置の製造方法は、上記したデバイス装置の製造方法であって、前記デバイスチップの周囲に沿って樹脂を供給し、当該樹脂が前記機能面領域と前記配線基板との間に流入する前に前記デバイスチップの周囲全周に樹脂を供給し、前記デバイスチップと前記配線基板との間を前記機能面領域との間に空間が形成されるように前記デバイスチップの周囲全周を樹脂により封止することを特徴とする。 The device device manufacturing method according to the present invention is a device device manufacturing method described above, wherein a resin is supplied along the periphery of the device chip, and the resin is interposed between the functional surface region and the wiring board. said supplying resin to the entire circumference around the device chip prior to entering, the entire periphery of the device chip such that a space is formed circumferentially between the between the wiring substrate and the device chip the functional surface area Is sealed with resin.
上記構成のデバイス装置の製造方法では、樹脂が機能面領域と配線基板との間に流入する前にデバイスチップの周囲全周に樹脂を供給することにより、空隙部分の内圧で、樹脂の進入を止めることができる。これによって、封止信頼性を向上させた上で、容易にかつ収率よく中空に樹脂封止したデバイス装置を製造することができる。このような樹脂の供給は、デバイスチップの周囲に沿って、樹脂を供給するためのディスペンサを移動させながら供給する方法、又は、デバイスチップに対応した開口部を有するマスクを介して樹脂を供給する方法等によって行うことができる。 In the manufacturing method of the device device having the above-described structure, the resin is supplied to the entire periphery of the device chip before the resin flows between the functional surface region and the wiring board, thereby allowing the resin to enter with the internal pressure of the gap portion. Can be stopped. As a result, it is possible to manufacture a device device in which the resin is sealed in the hollow easily and with high yield, while improving the sealing reliability. Such a resin is supplied by moving a dispenser for supplying the resin along the periphery of the device chip, or through a mask having an opening corresponding to the device chip. It can be performed by a method or the like.
本発明によれば、封止信頼性を向上させた上で、容易にかつ収率よく中空に樹脂封止したデバイス装置を製造可能にしたデバイス装置及びその製造方法を提供することができる。 According to the present invention, after improving the sealing reliability can be provided easily and the device and a manufacturing method thereof allowing manufacturing a device device sealed good yield hollow resin.
以下、本発明の詳細を実施の形態について、図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図1,2は、本発明の第1の実施形態に係る配線基板の構造を模式的に示すもので、図1は縦断面図であり、図2は上方から見た構成を示す透視図である。これらの図において、1は配線基板を示している。この配線基板1としては、樹脂基板、セラミック基板、Si基板等その材質はどのようなものでも良い。
1 and 2 schematically show the structure of a wiring board according to a first embodiment of the present invention. FIG. 1 is a longitudinal sectional view, and FIG. 2 is a perspective view showing a configuration viewed from above. is there. In these drawings,
上記配線基板1には、その表面から所定高さ(例えば10μm〜20μm程度)突出するように配線パターン2が複数形成されている。また、配線基板1上には、デバイスチップ3が設けられている。このデバイスチップ3は、中央部に機能面領域4を有し、この機能面領域4の周囲に、電気的接続部としての電極パッド(図示せず。)及びこの電極パッドと接続されたAuバンプ5が設けられている。そして、配線パターン2とデバイスチップ3の電極パッドとはAuバンプ5を介して電気的及び機械的に接続されている。すなわち、デバイスチップ3は、機能面領域4、電極パッド、Auバンプ5が配線基板1側を向くように、配線基板1にフェイスダウンで搭載されている。
A plurality of
デバイスチップ3の機能面領域4は、その表面に空間を必要とする。すなわち、デバイスチップ3は、例えばSAW(Surface Acoustic Wave)デバイスないしFBAR(Film Bulk Acoustic Resonator)等からなり、機能面領域4には櫛歯状電極(図示せず。)等が設けられており、その表面に空間を必要とする構成となっている。このため、機能面4と配線基板1との間には、空隙6が形成されている。
The
上記の空隙6を形成するため、配線パターン2は、機能面領域4と対向する対向領域の外側から、当該対向領域に延在することのないように形成され、かつ、少なくともデバイスチップ3のAuバンプ5に対応した位置に形成されている。なお、本実施形態では、図1,2に示すように、配線基板1の機能面領域4と対向する対向領域には配線パターン2が形成されていない。しかし、対向領域の外側から対向領域内に延在するものでなく、単に対向領域内に孤立して配置されたもの(島状に配置されたもの)であれば、対向領域内に配線パターン2があっても良い。
In order to form the
また、上記の配線パターン2は、配線基板1の表面から10μm以上突出していることが好ましい。これは、配線基板1の表面と配線パターン2の段部により、封止用の樹脂7の流れを制御するためである。この配線パターン2の高さとしては、例えば前記した10μm〜20μm程度が好ましい。この場合、配線パターン2の上面とデバイスチップ3との間隔が10μm〜20μm程度となり、配線パターン2以外の配線基板1の上面とデバイスチップ3との間隔が20μm〜40μm程度となる。
The
また、上記の配線パターン2は、デバイスチップ3の周囲に沿って適宜の間隔で配置されることが好ましく、隣接する配線パターン2の間隔が広く空く場合は、図3に示すようにこれらの配線パターン2の間にダミーパターン8を設けて、隣接するパターン同士の間隔を一定以下とすることが好ましい。なお、このようなダミーパターン8は、配線パターン2と同様に銅、アルミニウム、金等の金属導体、あるいは、絶縁樹脂やガラス等の絶縁性材料等どのようなもので形成してもよい。さらに、配線基板1から突出する構造の配線パターン2を有しない場合は、全てダミーパターン8によって構成することもできる。このようにダミーパターン8を使用した場合、ダミーパターン8とデバイスチップ3とが直接接触しないことが好ましく、ダミーパターン8の高さは、配線パターン2の場合と同様に、10μm〜20μm程度とすることが好ましい。
The
上記構成の配線基板1では、デバイスチップ3を搭載した後、デバイスチップ3の周囲を樹脂7で封止する。この際に、デバイスチップ3の周囲に沿って樹脂7を供給する。すなわち、例えば図4,5に示すように、樹脂7を供給するディスペンサ20をデバイスチップ3の周囲に沿って移動させながら樹脂7を供給する。なお、樹脂7の粘度はある程度高いことが好ましく、例えば20Pa・s以上とすることが好ましい。
In the
この時、図6(a),(b)に示すように、一般にデバイスチップ3と配線基板1(配線パターン2)との間隔dが狭いほど(図6の場合(b)の方)、毛細管現象により樹脂7の内側への進入速度が速い。この進入速度は、デバイスチップ3と配線基板1(配線パターン2)との間隔dに反比例して増加する。このため配線基板1上では、配線パターン2上の方が配線パターン2の無い部分よりも樹脂7の進入速度が速くなる。例えば、配線パターン2の配線基板1表面からの突出高さが10μm、配線パターン2上面とデバイスチップ3との距離が10μm、配線基板1上の配線パターン2が無い部分とデバイスチップ3との距離が20μmであると、この場合、配線パターン2上の方が2倍速く樹脂7が進入する。このため、本実施形態では、配線パターン2が、機能面領域4と対向する対向領域の外側から、当該対向領域に延在することのないようにしている。
At this time, as shown in FIGS. 6A and 6B, generally, the narrower the distance d between the
そして、図7に示すように、樹脂7が配線パターン2の端部(段部)まで到達すると、樹脂7の進入速度が遅くなる。ここで、重力を除いた樹脂7に働くデバイスチップ3の外周方向への力(A)(図7中黒色の矢印で示す。)は、
(1)樹脂の自己凝集力
(2)表面張力(樹脂自体の形状保持)
(3)中空空間による内部圧力
である。また、内部へ進入する方向に働く力(B)(図7中白抜きの矢印で示す。)は、
(4)樹脂と各材料間の界面張力(濡れ性)
(5)毛細管現象
である。
As shown in FIG. 7, when the
(1) Resin self-cohesive force (2) Surface tension (maintenance of resin itself)
(3) Internal pressure due to the hollow space. Moreover, the force (B) (indicated by a white arrow in FIG. 7) acting in the direction of entering the inside is
(4) Interfacial tension (wetting) between resin and each material
(5) Capillary phenomenon.
樹脂7を塗布した直後は、上記の(B)の合計した力の方が、(A)の合計した力よりも大きいので、樹脂7は、デバイスチップ3の内側に徐々に侵入していく。そして、デバイスチップ3と配線基板1との間隙における樹脂7の量が多くなるにつれて(1)の自己凝集力が大きくなり、樹脂7の進入速度は徐々に遅くなっていく。配線パターン2の先端の段部に樹脂7が到達すると、図8,9に示す樹脂7と配線パターン2との接触角度θが変わるため、図9(a)に示す状態から図9(b)に示す状態となるようにその接触角度が変わるまで樹脂7の進入位置が保持される。この間にデバイスチップ3の周囲を樹脂7で覆い中空に閉じ込めてしまえば、(3)の内部圧力によって、樹脂7の進入は止まる。一方、この間に中空に閉じ込めを行わない場合は、配線パターン2上の樹脂7が配線基板1表面にまで到達し、その後はデバイスチップ3と配線基板1との距離とそこまでの樹脂7の進入量に応じて樹脂7が徐々に内側に進入する。
Immediately after the
このため、図4,5に示すように、樹脂7を供給するディスペンサ20をデバイスチップ3の周囲に沿って移動させながら樹脂を供給する場合、樹脂7が配線パターン2の端部で止まっている間に、デバイスチップ3の全周に亘って樹脂7を供給し中空に閉じ込めを行う。なお、この樹脂7の供給開始から終了までの時間は、例えば1mm角のSAWチップの場合、1秒以下程度とすることが好ましい。これによって、図2,3に示すように、機能面領域4の部分に樹脂7が進入しない状態に確実に樹脂封止を行うことができる。なお、樹脂7の供給方法としては、上記のようなディスペンサ20を用いた方法に限られず、例えば、図10に示すように、デバイスチップ3に対応した形状の開口部(図示せず。)を有するマスク30とスキージ31等を用いた印刷工程による方法でもよい。このような方法によれば、より短時間でデバイスチップ3の周囲の全周に亘って樹脂7を供給することができ、また、一度に複数のデバイス装置に対して樹脂7を供給できるので工程時間の短縮を図ることができる。さらに、デバイスチップ全体を封止でき、信頼性が増すとともに、形成後の封止樹脂表面が平らになり、取り扱いが容易となる。
Therefore, as shown in FIGS. 4 and 5, when the resin is supplied while moving the
上記のようにデバイスチップ3の周囲に樹脂7を供給した後、配線基板1ごと例えばオーブンに投入し、所定温度で所定時間(例えば150℃程度で30分)加熱し、塗布された樹脂7を熱硬化させる。加熱してから熱硬化反応が起こる100℃になるまでの間に樹脂7が低粘度になり流動化し易くなるが、封止空間の内圧が高くなるため機能面領域4周辺に流れ込む恐れはない。なお、オーブンの代わりにホットステージを用いてもよい。デバイスチップ3が実装された配線基板1をホットステージに載置することで、配線基板1側に直に熱を供給できるため、150℃に加熱した場合5分程度で熱硬化させることができる。
After the
以上のように、本実施形態では、封止信頼性を向上させた上で、容易にかつ収率よく中空に樹脂封止したデバイス装置を製造することができる。実際に、1mm角のSAWチップの場合について、周囲からSAWチップの下に樹脂7が入り込む幅を測定したところ、従来は300μm以上であったのに対して、上記の実施形態によれば150μm以下とすることができた。なお、上記のようにして樹脂封止を行ったデバイス装置の場合、樹脂7は、図2,3に示すように、隣接する配線パターン2同士又は配線パターン2と隣接するダミーパターン8との間において、外側方向に凹んだ形状となっている。
As described above, according to the present embodiment, it is possible to manufacture a device device that is easily and efficiently sealed with a resin while improving the sealing reliability. Actually, in the case of a 1 mm square SAW chip, when the width of the
次に、図11を参照して第2の実施形態について説明する。第2の実施形態にかかる配線基板1aは、図11に示すように、デバイスチップ3の機能面領域4と対向する対向領域の周囲を囲むように、デバイスチップ3の下側に位置する部位に段部9aが形成されている。すなわち、配線基板1aには、矩形状の機能面領域4より面積の広い矩形状の凹部9が形成されており、この凹部9の縁部によって段部9aが形成されている。このように構成された第2の実施形態では、前述した配線パターン2の端部の場合と同様に、段部9aによって樹脂7の進入が抑制されるので、前記した実施形態と同様な効果を得ることができる。
Next, a second embodiment will be described with reference to FIG. As shown in FIG. 11, the
なお、段部9aを形成するためには、上記のように全体を凹陥した形状の凹部9に限らず例えば周囲のみを凹陥したロ字状の凹部としても良く、或いは凹陥する代わりに周囲を突出させたと凸部を形成しても良い。また、図12に示す参考例のように、配線基板1bには段部を設けず、デバイスチップ3側を凹陥して凹部10を形成し、デバイスチップ3側の電極部分と機能面領域4の間に段部10aを設けても良い。
In order to form the stepped
なお、上述した実施形態では、樹脂封止デバイスとしてSAWデバイスを例に挙げて説明しているが、これに限定されるものではなく、素子の機能面上方に封止空間を必要とするFBAR、MEMSデバイス、光学デバイス等であっても適用することができる。 In the above-described embodiment, the SAW device is described as an example of the resin-encapsulated device. However, the present invention is not limited to this, and an FBAR that requires a sealed space above the functional surface of the element, Even a MEMS device, an optical device, or the like can be applied.
1……配線基板、2……配線パターン、3……デバイスチップ、4……機能面領域、5……Auバンプ、6……空隙、7……樹脂、8……ダミーパターン、9,10……凹部、9a,10a……段部。
DESCRIPTION OF
Claims (10)
前記デバイスチップが、前記機能面領域及び前記電気的接続部が配線基板側に向くように配置され、表面から突出する凸状の配線パターンが形成された配線基板であって、前記配線パターンが、前記機能面領域と対向する対向領域の外側から、前記電気的接続部との接続位置に向けて直線的に延在し、かつ、当該電気的接続部との接続位置と前記対向領域との間に終端部を有するように形成され、かつ、前記電気的接続部に対応して設けられた配線パターンの前記機能面領域に向かった前記終端部によって前記デバイスチップの下側に位置する段部が形成されている配線基板とを具備し、
前記デバイスチップと前記配線基板との間が、前記機能面領域との間に空間が形成されるように樹脂により封止され、少なくとも前記デバイスチップと対向する領域の前記配線パターン上に前記樹脂が存在していることを特徴とするデバイス装置。 A device chip in which a plurality of electrical connection portions are formed around a functional surface area that requires space on the surface;
The device chip is a wiring board in which the functional surface area and the electrical connection portion are arranged to face the wiring board side, and a convex wiring pattern protruding from the surface is formed. It extends linearly from the outside of the facing area facing the functional surface area toward the connection position with the electrical connection section, and between the connection position with the electrical connection section and the facing area. to be formed with a terminal end, and a stepped portion positioned on the lower side of the device chip by the end edge portion toward the functional surface area of the wiring pattern provided corresponding to the electrical connection section A wiring board on which is formed,
The space between the device chip and the wiring board is sealed with a resin so that a space is formed between the functional surface region, and the resin is placed on the wiring pattern in a region facing at least the device chip. A device device that exists.
前記機能面領域及び前記電気的接続部が配線基板側に向くように配置され、前記機能面領域と対向する対向領域の周囲を囲むように、前記デバイスチップの下側で前記機能面領域より外側に位置する部位に段部が形成されている配線基板を具備し、
前記デバイスチップと前記配線基板との間が、前記機能面領域との間に空間が形成されるように前記デバイスチップの周囲から前記段部まで樹脂により封止され、中空に閉じ込めされていることを特徴とするデバイス装置。 A device chip in which a plurality of electrical connection portions are formed around a functional surface area that requires space on the surface;
The functional surface area and the electrical connection portion are arranged so as to face the wiring substrate side, and are outside the functional surface area below the device chip so as to surround a periphery of the facing area facing the functional surface area. A wiring board having a step portion formed in a portion located at
The space between the device chip and the wiring board is sealed with resin from the periphery of the device chip to the step portion so that a space is formed between the functional surface region and confined in a hollow space. A device device.
前記デバイスチップの周囲に沿って樹脂を供給し、当該樹脂が前記機能面領域と前記配線基板との間に流入する前に前記デバイスチップの周囲全周に樹脂を供給し、前記デバイスチップと前記配線基板との間を前記機能面領域との間に空間が形成されるように前記デバイスチップの周囲全周を樹脂により封止することを特徴とするデバイス装置の製造方法。 A device manufacturing method according to any one of claims 1 to 7 ,
Resin is supplied along the periphery of the device chip, and the resin is supplied to the entire periphery of the device chip before the resin flows between the functional surface region and the wiring board. A device device manufacturing method, wherein the entire periphery of the device chip is sealed with a resin so that a space is formed between the wiring substrate and the functional surface region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006212903A JP4231881B2 (en) | 2006-08-04 | 2006-08-04 | Device apparatus and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006212903A JP4231881B2 (en) | 2006-08-04 | 2006-08-04 | Device apparatus and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008041857A JP2008041857A (en) | 2008-02-21 |
JP4231881B2 true JP4231881B2 (en) | 2009-03-04 |
Family
ID=39176559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006212903A Expired - Fee Related JP4231881B2 (en) | 2006-08-04 | 2006-08-04 | Device apparatus and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4231881B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5793889B2 (en) * | 2011-03-02 | 2015-10-14 | 大日本印刷株式会社 | Electronic component and manufacturing method thereof |
US9386703B2 (en) | 2011-09-15 | 2016-07-05 | Kyocera Corporation | Electronic device |
JP2014146648A (en) * | 2013-01-28 | 2014-08-14 | Fujikura Ltd | Optical element mounting board and method of manufacturing the same |
-
2006
- 2006-08-04 JP JP2006212903A patent/JP4231881B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008041857A (en) | 2008-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2571024B2 (en) | Multi-chip module | |
JP4740765B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2011077108A (en) | Semiconductor device | |
KR101730916B1 (en) | Semiconductor package and manufacturing method thereof | |
JP5290215B2 (en) | Semiconductor device, semiconductor package, interposer, and manufacturing method of interposer | |
JP2008124176A (en) | Power semiconductor device | |
JP2010023491A (en) | Liquid ejection recording head | |
JP4231881B2 (en) | Device apparatus and manufacturing method thereof | |
JP3581111B2 (en) | Semiconductor device mounting substrate and mounting structure | |
JP2943764B2 (en) | Resin sealing structure for flip-chip mounted semiconductor devices | |
CN107978582B (en) | Chip packaging structure and related pin bonding method | |
TWI452660B (en) | Flip-chip molded package having non-array bumps | |
JP2004039945A (en) | Electron device and its manufacturing method | |
KR100764668B1 (en) | Substrate for mounting flip chip and the manufacturing method thereof | |
JP5273265B2 (en) | Power semiconductor device | |
TWM624524U (en) | Semiconductor package | |
JP2007189005A (en) | Mounting structure of semiconductor device | |
JP2007157800A (en) | Mounting structure of semiconductor device, and method of sealing the same | |
JP6566846B2 (en) | Hollow package and manufacturing method thereof | |
JP5271982B2 (en) | Semiconductor device | |
JP3923661B2 (en) | Semiconductor device | |
JP4800708B2 (en) | Semiconductor package | |
JP4416618B2 (en) | Semiconductor device package and manufacturing method thereof | |
JP4582347B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2010114243A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4231881 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |