JP4227297B2

JP4227297B2 - Ferromagnetic nonvolatile memory element and information reproducing method thereof

Info

Publication number: JP4227297B2
Application number: JP2000365105A
Authority: JP
Inventors: 匡彦平井
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2000-11-30
Filing date: 2000-11-30
Publication date: 2009-02-18
Anticipated expiration: 2020-11-30
Also published as: JP2002170375A

Description

【０００１】
【発明の属する技術分野】
本発明は、記憶素子に関し、特に、強磁性体を用いた不揮発性記憶素子およびその情報再生方法に関する。さらには、そのような記憶素子を用いたメモリチップおよび携帯型情報処理装置に関する。
【０００２】
【従来の技術】
一般に、強磁性体は、外部から印加した磁場によって強磁性体内に発生した磁化が、外部磁場を取り除いた後にも残留する（これを残留磁化という）特性を持っている。このような強磁性体は、磁化の方向、磁化の有無などによって電気抵抗が変化する、いわゆる磁気抵抗効果をもつ。大きな磁気抵抗効果を持つ材料としては、巨大磁気抵抗（GMR；Giant Magneto-Resistance）材料、超巨大磁気抵抗（CMR；Colossal Magneto-Resistance）材料があり、いずれも金属、合金、複合酸化物などからなる。また、大きな磁気抵抗変化を示すトンネル磁気抵抗素子（Tunnel Magneto-Resistance；TMR）なども知られている。このような磁気抵抗材料の磁化方向の選択、磁化の有無による電気抵抗値の変化を利用することで不揮発性メモリ（電源を切っても記憶を失わないメモリ）を構成することができる。これが、いわゆる磁気メモリ（MRAM；Magnetic Random Access Memory）である。
【０００３】
最近開発が進められているＭＲＡＭの多くは、強磁性体の巨大磁気抵抗現象を用い、磁化方向の違いによって生じる磁気抵抗率の変化を電圧に変換して読み出す方式を採っている。一例として、図１８に１Ｔ１Ｒ型差動方式を採用する強磁性体不揮発性記憶素子を示す。
【０００４】
この強磁性体不揮発性記憶素子は、行方向にビット線ＢＬが配置され、これと交差するように列方向にワード線ＷＬおよび複数の書き込み線Ｌが配置されている。ビット線ＢＬとワード線ＷＬの交差部には、１個の電界効果型トランジスタＴＲ１と強磁性体の磁化方向を選択することにより電気抵抗値を選択することができるＴＭＲ素子Ｒとからなる、１ビットのメモリを構成するメモリセル（単位セル）が配設されている。ビット線ＢＬは、所定の電圧が供給されるようになっており、一端がトランジスタＴＲ２、ＴＲ３の一方の端子に共通に接続されている。トランジスタＴＲ２、ＴＲ３の他方の端子はそれぞれセンスアンプＳＡの「＋端子」、「−端子」に接続されている。センスアンプＳＡは、コンパレータ（比較器）として動作するものであり、「＋端子」に供給された電圧と「−端子」に供給された電圧を比較する。電界効果型トランジスタＴＲ１は、ゲートがワード線ＷＬと接続され、ソースが接地され、ドレインがＴＭＲ素子Ｒの一端に接続されている。ＴＭＲ素子Ｒの他端はビット線ＢＬと接続されている。
【０００５】
図１９の（ａ）および（ｂ）は、上記強磁性体不揮発性メモリの情報再生時のＴＭＲ素子Ｒの磁化の状態を示す模式図である。ＴＭＲ素子Ｒは、保磁力の大きなハード層１１６と保磁力の小さなソフト層１１７とによってトンネル絶縁膜１１８を挟んだ構造になっている。ハード層１１６の磁化の向きに応じて「０」または「１」の情報が記憶される。ここでは、ハード層１１６が図１９に示すように紙面に向かって右方向に予め磁化されて情報が保持されているものとして、記憶情報の再生動作を説明する。
【０００６】
記憶情報を再生する場合は、ソフト層１１７の磁化がハード層１１６の磁化と同方向か逆方向かによってＴＭＲ素子の抵抗値が異なり、その抵抗値の違いに応じてビット線ＢＬにおける電圧が異なる現象を利用する。まず、書き込み配線Ｌに電流を所定の方向に流して、ＴＭＲ素子Ｒのソフト層１１７を初期化する。ここでは、図１９（ａ）に示すような磁化の方向が互いに異なる状態を初期化された状態とする。次いで、トランジスタＴＲ２をオン状態（トランジスタＴＲ３はオフ状態）として、その初期化状態におけるビット線ＢＬの電位をセンスアンプＳＡの一方の端子に供給する。次いで、書き込み配線Ｌに上記初期化時とは逆の方向に電流を流して、ソフト層１１７の磁化を反転させる。このとき、ハード層１１６は、保磁力が大きいため、磁化反転は生じないので、ソフト層１１７およびハード層１１６の磁化の方向は、図１９（ｂ）に示すように同じ向きになる。次いで、トランジスタＴＲ３をオン状態（トランジスタＴＲ２はオフ状態）として、その状態におけるビット線ＢＬの電位をセンスアンプＳＡの他方の端子に供給する。センスアンプＳＡは、両端子に保持された電位を比較することで、ハード１１６層の磁化の向きに応じた情報の読み出しを行う。
【０００７】
最近では、上述したような強磁性体不揮発性記憶素子をチップ化して、携帯型情報処理装置（携帯型のパーソナルコンピュータ、携帯電話機などを含む）のプログラム格納メモリとして用いる試みがなされている。
【０００８】
【発明が解決しようとする課題】
上述した従来の１Ｔ１Ｒ型差動方式の強磁性体不揮発性記憶素子では、記憶情報の読み出しの際に、ソフト層を第１の磁化方向から第２の磁化方向へ磁化反転させる動作を含むため、その磁化反転の際に、ビット線に書き込み配線からの磁場に起因する電磁誘導によるノイズが生じる。このノイズは、センスアンプにおける信号検出を困難する。このように、従来は、ノイズの発生により、安定した情報再生動作が得られなくなる、という問題があった。
【０００９】
また、最近では、強磁性体記憶素子を携帯型情報処理装置のプログラム格納メモリとして用いることが試みられているが、上記のような問題から、ＤＲＡＭを用いたものと同等のメモリ性能を有するものはこれまでに実現されておらず、そのような装置の実現も課題の一つとなっていた。
【００１０】
本発明の目的は、上記従来の課題を解決し、情報再生動作の安定性に優れた強磁性体不揮発性記憶素子およびその情報再生方法を提供することにある。
【００１１】
本発明の他の目的は、そのような強磁性体不揮発性記憶素子を有する、メモリチップおよび携帯型情報処理装置を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明の強磁性体不揮発性記憶素子は、第１の強磁性体膜と、該第１の強磁性体膜より保磁力の小さい第２の強磁性体膜を有し、前記第１の強磁性体膜が第１の方向に磁化された場合には情報の「０」を、第２の方向に磁化された場合には、情報の「１」を表して磁化の向きに応じて１ビットの情報が記憶される磁気抵抗素子と、前記磁気抵抗素子の一端が接続された所定の電流が供給されるビット線と、前記第２の強磁性体膜が第１の磁化方向に磁化された場合の前記ビット線に生じる第１の電位と、前記第２の強磁性体膜が前記第１の磁化方向とは反対の向きである第２の磁化方向に磁化された場合の前記ビット線に生じる第２の電位とを比較するセンスアンプと、前記第２の強磁性体膜の第１の磁化方向から第２の磁化方向への磁化の反転、またはその逆の磁化の反転時に、前記ビット線への電磁誘導によるノイズの発生を抑制するため、前記ビット線を浮遊させる手段とを有することを特徴とする。
【００１３】
上記の場合、前記ビット線を浮遊させる手段は、前記第２の強磁性体膜の第１の磁化方向から第２の磁化方向への磁化の反転、またはその逆の磁化の反転の際に、前記ビット線を電気的に浮遊させるために、電源側に設けたスイッチ手段よりなるものであってもよい。
【００１４】
また、前記スイッチ手段は、前記ビット線の電源側の端部に設けられた第１の半導体スイッチであり、前記ビット線の他方の端部と前記センスアンプの２つの入力端子とをそれぞれ接続する２つのラインにそれぞれ設けられた第２、第３の半導体スイッチとを更に備えたものであってもよい。
【００１５】
さらに、ノイズ除去手段を更に備え、該ノイズ除去手段は、一端の端子が前記センスアンプ側の前記ビット線の端部に接続され、他方の端子が接地された半導体スイッチよりなるものであってもよい。
【００１６】
さらに、ノイズ除去手段を更に備え、該ノイズ除去手段は、前記ビット線の前記センスアンプ側の部分に直列に挿入されたコイルよりなるものであってもよい。
【００１７】
本発明の情報再生方法は、第１の強磁性体膜と、該第１の強磁性体膜より保磁力の小さい第２の強磁性体膜とを有する、前記第１の強磁性体膜の磁化の向きに応じて１ビットの情報が記憶される磁気抵抗素子が、所定の電流が供給されるビット線に接続されてなる強磁性体不揮発性記憶素子の情報再生方法において、前記第２の強磁性体膜が第１の磁化方向に磁化された場合の前記ビット線に生じる第１の電位と、前記第２の強磁性体膜が前記第１の磁化方向とは反対の向きである第２の磁化方向に磁化された場合の前記ビット線に生じる第２の電位とを比較して、前記磁気抵抗素子に記憶された情報を読み出すステップと、前記第２の強磁性体膜の第１の磁化方向から第２の磁化方向への磁化の反転、またはその逆の磁化の反転の時に、前記ビット線を電気的に浮遊させるステップとを含むことを特徴とする。
【００１８】
また、本発明の情報再生方法は、第１の強磁性体膜と、該第１の強磁性体膜より保磁力の小さい第２の強磁性体膜とを有する、前記第１の強磁性体膜の磁化の向きに応じて１ビットの情報が記憶される磁気抵抗素子が、所定の電流が供給されるビット線に接続されてなる強磁性体不揮発性記憶素子の情報再生方法において、前記第２の強磁性体膜が第１の磁化方向に磁化された場合の前記ビット線に生じる第１の電位と、前記第２の強磁性体膜が前記第１の磁化方向とは反対の向きである第２の磁化方向に磁化された場合の前記ビット線に生じる第２の電位とを比較して、前記磁気抵抗素子に記憶された情報を読み出すステップと、前記第２の強磁性体膜の第１の磁化方向から第２の磁化方向への磁化の反転、またはその逆の磁化の反転の時に、前記ビット線を所定のインピーダンスで接地させるステップとを含むことを特徴とする。
【００１９】
本発明のメモリチップは、上述のいずれかの強磁性体不揮発性記憶素子が半導体基板上に形成されたことを特徴とする。
【００２０】
本発明の携帯型情報処理装置は、上述のいずれかの強磁性体不揮発性記憶素子がよりなるプログラム格納メモリと、該プログラム格納メモリに格納されたプログラムに従って動作する制御手段とを有することを特徴とする。
【００２１】
上記のとおりの本発明によれば、第２の強磁性体膜の第１の磁化方向から第２の磁化方向への磁化の反転、またはその逆の磁化の反転の際に生じるノイズが除去されるように構成されているので、読み出し動作が不安定になることはない。
【００２２】
本発明のうち、第２の強磁性体膜の第１の磁化方向から第２の磁化方向への磁化の反転、またはその逆の磁化の反転の際に、ビット線を電気的に浮遊させるものにおいては、浮遊させたビット線には、書き込み配線から磁場が供給されても起電力は生じないため、電磁誘導によるノイズは発生しない。
【００２３】
本発明のうち、第２の強磁性体膜の第１の磁化方向から第２の磁化方向への磁化の反転、またはその逆の磁化の反転の際に、ビット線を所定のインピーダンス（ただし、十分に小さい）で接地させるものにおいては、ビット線に生じたノイズはグランド側へ伝導するため、ノイズがセンスアンプに大きく影響することはない。
【００２４】
本発明のうち、ビット線の所定の部分（具体的には、ビット線の最もセンスアンプに近い部分）にコイルを挿入したものにおいては、コイルがノイズ除去フィルタとして働き、これにより、第２の強磁性体膜の第１の磁化方向から第２の磁化方向への磁化の反転、またはその逆の磁化の反転の際にビット線に生じたノイズが除去される。
【００２５】
【発明の実施の形態】
次に、本発明の実施形態について図面を参照して説明する。
【００２６】
図１は、本発明の一実施形態の強磁性体不揮発性記憶素子の回路図、図２は、図１に示す強磁性体不揮発性記憶素子のメモリセルの構造を示す部分断面図である。図１を参照すると、本形態の強磁性体不揮発性記憶素子は、行方向に複数のビット線ＢＬ１〜ＢＬ３が配置され、これらビット線と交差するように列方向に複数のワード線ＷＬ１〜ＷＬ３および複数の書き込み線Ｌ１〜Ｌ３が配置されている。ビット線とワード線の各交差部には、１個の電界効果型トランジスタと強磁性体の磁化方向を選択することにより電気抵抗値を選択することができる可変抵抗器とからなる、１ビットのメモリを構成するメモリセル（単位セル）が配設されている（マトリクス配列）。図１に示した例では、マトリクス配列におけるアドレスを特定できるように、各メモリセルの電界効果型トランジスタには「Ｔ１１、Ｔ１２、Ｔ１３、Ｔ２１、Ｔ２２、Ｔ２３、Ｔ３１、Ｔ３２、Ｔ３３」の符号が付されており、可変抵抗器には、それぞれ「ｒ１１、ｒ１２、ｒ１３、ｒ２１、ｒ２２、ｒ２３、ｒ３１、ｒ３２、ｒ３３」の符号が付されている。
【００２７】
ビット線ＢＬ１の一端にはビット線への電圧供給を制御するためのトランジスタＴａ１が設けられており、他端はトランジスタＴｂ１、Ｔｂ１’の一方の端子に共通に接続されている。トランジスタＴｂ１、Ｔｂ１’の他方の端子はそれぞれセンスアンプＳＡ１の「＋端子」、「−端子」に接続されている。これと同様に、ビット線ＢＬ２は、一端にトランジスタＴａ２が設けられ、他端がトランジスタＴｂ２、Ｔｂ２’を介してセンスアンプＳＡ２に接続され、ビット線ＢＬ３は、一端にトランジスタＴａ３が設けられ、他端がトランジスタＴｂ３、Ｔｂ３’を介してセンスアンプＳＡ３に接続されている。各書き込み線Ｌ１〜Ｌ３は、それぞれ両端にアドレス選択および電流の向きの切替のためのトランジスタが設けられている。
【００２８】
センスアンプＳＡ１〜ＳＡ３は、コンパレータ（比較器）として動作するものであり、「＋端子」に供給された電圧と「−端子」に供給された電圧を比較する。このセンスアンプにおける電圧比較動作では、
「＋端子電圧」＞「−端子電圧」
のときにハイ出力（すなわち、Ｖｄｄ）、
「＋端子電圧」＜「−端子電圧」
のときにロウ出力（すなわち、０Ｖ）を出力する。なお、「＋端子」および「−端子」は、供給された電圧をその都度、維持できるようになっている。
【００２９】
上記の他、図１には示されていないが、情報再生動作時の磁化反転の際に、トランジスタ（「Ｔａ１、Ｔｂ１、Ｔｂ１’」、「Ｔａ２、Ｔｂ２、Ｔｂ２’」、「Ｔａ３、Ｔｂ３、Ｔｂ３’」）を制御してビット線（ＢＬ１〜ＢＬ３）を電気的に浮遊させ、これによりビット線に生じるノイズの影響を除去する制御部を備える。
【００３０】
各メモリセルの構成は同じである。ここでは、図１の破線で囲んだメモリセル（アドレス［１、２］）について、その構成を具体的に説明する。このメモリセルは、１個の電界効果型トランジスタＴ１２と１個の可変抵抗器ｒ１２とからなる１Ｔ１Ｒ構造のセルである。電界効果型トランジスタＴ１２は、ゲートがワード線ＷＬ２と接続され、ソースが接地され、ドレインが可変抵抗器ｒ１２の一端に接続されている。可変抵抗器ｒ１２の他端はビット線ＢＬ１と接続されている。このメモリセルの概略構造を模式的に示したものが図２である。以下、図２を参照して、メモリセル構造をさらに詳細に説明する。
【００３１】
半導体基板１上に、周知の高集積シリコン半導体デバイス作製技術を用いて、ソース２、ドレイン３およびゲート絶縁膜４が形成され、さらに、ゲート絶縁膜４上に導電体からなるゲート電極５が形成されている。この部分が、図１に示す電界効果型トランジスタＴ１２に相当する。この電界効果型トランジスタでは、ゲート電極５に所定の電圧を印加して、ゲート電極５直下の領域（ソース２とドレイン３の間）のキャリア密度を制御することによって、ソース２とドレイン３の間に流れる電流が制御されて、オン、オフの動作が行われる。ソース２はソースコンタクトプラグ７を介して接地線８と電気的に接続され、ドレイン３はドレインコンタクトプラグ６を介してローカル配線１０と電気的に接続されている。隣接するメモリセルとは、フィールド酸化膜１５により絶縁されている。
【００３２】
接地線８上には、該接地線８に沿うように書き込み配線９（図１の書き込み線Ｌ２に相当する）が設けられている。この接地線８と書き込み配線９は絶縁されている。書き込み配線９の一部は上記ローカル配線１０の一部と重なっており、両配線間は絶縁されている。この書き込み配線９とローカル配線１０の重なり部分において、ローカル配線１０は書き込み配線９上に位置しており、このローカル配線１０上に可変抵抗器１２（図１の可変抵抗器ｒ１２に相当する。）が形成されている。
【００３３】
可変抵抗器１２は、上部がビット線１３（図１のビット線ＢＬ１に相当する。）に接しており、下部がローカル配線１０と電気的に接続された端子１１と接している。ビット線１３上には、絶縁膜１４が形成されている。この可変抵抗器１２は、強磁性体の磁化方向を選択することにより電気抵抗値を選択することができる可変抵抗器（磁気抵抗素子）であって、例えば、ＧＭＲやＣＭＲ材料のような大きな磁気抵抗効果をもつ強磁性材料が用いられ、その磁化の向きあるいは磁化の有無に依存して、強磁性体を流れる電流に対する抵抗値が変化する。このように構成した可変抵抗器１２では、外部磁場により強磁性体の磁化方向を選択することにより、抵抗値を選択することができる。同様の動作を期待できるものとして、ＧＭＲやＣＭＲ材料を用いるものの他にトンネル絶縁膜を用いたＴＭＲ素子などがある。
【００３４】
以下、ＴＭＲ素子について簡単に説明する。図３は、強磁性体膜が水平方向に磁化されるＴＭＲ素子を示す図で、（ａ）は抵抗大の場合の磁化の向きを示す模式図、（ｂ）は抵抗小の場合の磁化の向きを示す模式図である。
【００３５】
このＴＭＲ素子は、トンネル絶縁膜１８をハード層１６（保磁力が大きな強磁性層）とソフト層１７（保磁力が小さな強磁性層）とによって挟んだものであり、ハード層１６とソフト層１７は、磁化されやすい軸（磁化容易軸）が面内方向にたいして水平方向をむいている。このＴＭＲ素子では、ハード層１６とソフト層１７の磁化方向によって貫通電流を流した際の抵抗値が異なる。具体的には、図３（ａ）に示すように、ハード層１６とソフト層１７の磁化方向が反対向きの場合は、ＴＭＲ素子の抵抗値は大きくなり、図３（ｂ）に示すように、ハード層１６とソフト層１７の磁化方向が同方向の場合には、ＴＭＲ素子の抵抗値は小さくなる。
【００３６】
また、ＴＭＲ素子の強磁性体膜の磁化方向を垂直方向とすることもできる。図４は、強磁性体膜が垂直方向に磁化されるＴＭＲ素子を示す図で、（ａ）は抵抗大の場合の磁化の向きを示す模式図、（ｂ）は抵抗小の場合の磁化の向きを示す模式図である。このＴＭＲ素子は、トンネル絶縁膜１８’をＧｄやＴｂなどからなるハード層１６’、ソフト層１７’で挟んだものであり、ハード層１６’とソフト層１７’は、磁化されやすい軸（磁化容易軸）が面内方向にたいして垂直方向をむいている。このＴＭＲ素子では、ハード層１６’とソフト層１７’の磁化方向によって貫通電流を流した際の抵抗値が異なる。具体的には、図４（ａ）に示すように、ハード層１６’とソフト層１７’の磁化方向が反対向きの場合は、ＴＭＲ素子の磁気抵抗値は大きくなり、図４（ｂ）に示すように、ハード層１６’とソフト層１７’の磁化方向が同方向の場合には、ＴＭＲ素子の磁気抵抗値は小さくなる。
【００３７】
上述のようなＴＭＲ素子を用いて情報を記憶する場合、通常は、ソフト層１７（１７’）についてのみ磁化の反転が行われる場合と、ハード層１６（１６’）についてのみ磁化の反転が行われる場合の２つとおりがあるが、本実施形態では後者の書き込み動作が行われる。
【００３８】
次に、本形態の強磁性体不揮発性記憶素子における情報記憶（書き込み）、情報再生（読み出し）動作について具体的に説明する。
【００３９】
（１）情報再生（読み出し）動作
本形態の強磁性体不揮発性記憶素子では、１Ｔ１Ｒ型差動方式の読み出し動作が行われる。ここでは、図１に示した回路の破線で囲まれたメモリセル（アドレス［１、２］の位置にあるメモリセル）の情報を読み出す場合について説明する。
【００４０】
図５〜図８は、図１に示す強磁性体不揮発性記憶素子のアドレス［１、２］の位置にあるメモリセルの読み出し動作を説明するための模式図である。可変抵抗器ｒ１２は前述の図３または図４に示したＴＭＲ素子であって、ハード層１６（１６’）が予め所定の方向に磁化されて情報が保持されている。例えば、図３に示したように紙面に向かって右方向、あるいは、図４に示したように紙面に向かって上方向に保持されている。このハード層１６（１６’）の磁化の向きが、例えば、１ビットの情報の「１」に対応するとすると、その磁化方向を反転させた向きが「０」に対応する。記憶情報の読み出しでは、ソフト層１７（１７’）の磁化がハード層１６（１６’）の磁化と同方向か逆方向かによってＴＭＲ素子の抵抗値が異なり、その抵抗値の違いに応じてビット線ＢＬ１における電圧が異なる現象を利用する。
【００４１】
まず、図５に示すように、書込み線Ｌ２（図２の書き込み配線９）に書込み電流ｉを流し、可変抵抗器ｒ１２のソフト層を所定の方向に磁化させて初期化する。この初期化の際の磁化の様子を以下に簡単に説明する。
【００４２】
図９の（ａ）、（ｂ）は、可変抵抗器ｒ１２として図３に示した強磁性体膜が水平方向に磁化されるＴＭＲ素子を用いた場合の、ソフト層が書込み電流によって生じる磁場によって磁化される様子を示す模式図である。この例では、書き込み配線９に書込み電流ｉを流すと、図９（ａ）に示すように磁場Ｈが発生し、この磁場Ｈによって、ソフト層１７の磁化反転が生じ、図９（ｂ）に示すようにソフト層１７の磁化の方向とハード層１６の磁化の方向とが同じ方向となる。ソフト層１７をさらに磁化反転させる場合は、書き込み配線９に流す書込み電流ｉの向きを逆にする。
【００４３】
図１０の（ａ）、（ｂ）は、可変抵抗器ｒ１２として図４に示した強磁性体膜が垂直方向に磁化されるＴＭＲ素子を用いた場合の、ソフト層が書込み電流によって生じる磁場によって磁化される様子を示す模式図である。この例では、上記図９の場合と異なり、書き込み配線９’に書込み電流ｉを流すことによって生じる磁場Ｈ’は、ソフト層１７’に対して垂直方向に作用する。この磁場Ｈ’の作用により、ソフト層１７’の磁化反転が生じ、ソフト層１７’の磁化の方向とハード層１６’の磁化の方向とが同じ方向となる。ソフト層１７’をさらに磁化反転させる場合は、書き込み配線９’に流す書込み電流ｉの向きを逆にする。
【００４４】
上記初期化後、ビット線ＢＬ１（図２のビット線１３）に所定の電圧（読み出し用電圧）をかけ、セル選択用の電界効果型トランジスタＴ１２およびセンスアンプＳＡ１の一方の入力端子（「−端子」）側に設けれているトランジスタＴｂ１をそれぞれオンにする。これにより、可変抵抗器ｒ１２に定常電流（貫通電流）ｉ１が流れるとともに、ビット線ＢＬ１の電位によって、センスアンプの一方の端子（「−端子」）が充電される（図６参照）。
【００４５】
次に、書込み線Ｌ２（図２の書き込み配線９）に、図５に示した初期化の際の書き込み電流ｉとは逆の方向に書き込み電流ｉ’を流し（図７参照）、ソフト層の磁化を反転させる。具体的には、上述した図９および図１０における磁化反転とは逆の磁化反転を生じさせる。この磁化反転の際、ビット線ＢＬ１に電磁誘導によるノイズが発生する。本形態では、このビット線ＢＬ１への電磁誘導によるノイズの発生を抑制するために、ビット線ＢＬ１に接続されたトランジスタは全てオフとして、ビットＢＬ１を電気的に浮遊させる。
【００４６】
次に、ビット線ＢＬ１に所定の電圧（読み出し用電圧）をかけ、セル選択用の電界効果型トランジスタＴ１２およびセンスアンプＳＡ１の他方の入力端子（「＋端子」）側に設けれているトランジスタＴｂ２をそれぞれオンにする。これにより、可変抵抗器ｒ１２に定常電流（貫通電流）ｉ２が流れるとともに、ビット線ＢＬ１の電位によって、センスアンプの他方の端子（「＋端子」）が充電される（図８参照）。
【００４７】
以上の動作によって、センスアンプＳＡ１の「＋端子」には、前述の図３（ａ）または図４（ａ）に示した磁化状態（ハード層とソフト層ともに磁化の方向が同じ（抵抗小））に応じた電圧が維持され、「−端子」には前述の図３（ｂ）または図４（ｂ）に示した磁化状態（ハード層とソフト層の磁化の方向が異なる（抵抗大））に応じた電圧が維持される。この場合は、
「＋端子電圧」＞「−端子電圧」
となるため、センスアンプＳＡ１の出力は、ハイ（すなわち、Ｖｄｄ）となる。
【００４８】
一方、ハード層が、図３または図４に示した磁化の向きとは反対の方向に磁化されている場合は、
「＋端子電圧」＜「−端子電圧」
となるため、センスアンプＳＡ１の出力は、ロウ出力（すなわち、０Ｖ）となる。このようにして、ハード層の磁化方向に応じた情報の読み出しを行うことができる。
【００４９】
（２）情報記憶（書き込み）動作
次に、各メモリセルに１ビットの情報を書き込む動作について説明する。ここでは、ハード層が情報を保持する強磁性体層として使用される。図１３は、図１に示すマトリックス中の［１、２］の位置にあるセルの情報を書き換える際の書き込み電流の流れを示す模式図である。図１４は図１３に示す書き込み時のメモリセルの磁化反転の様子を示す図で、（ａ）は書き込み配線に電流を所定の向きに流した時の磁化の状態を示す模式図、（ｂ）はビット線に電流を所定の向きに流した時の磁化の状態を示す模式図、（ｃ）は（ｂ）の状態の磁気抵抗器を上から見た模式図である。図１４中、図２に示したものと同じものには同じ符号を付している。以下、図１３および図１４を参照して、書き込み時のメモリセルの磁化反転について説明する。
【００５０】
情報の書き換えは、図１４に示すように、ビット線ＢＬ１（図２のビット線１３）と書込み線Ｌ２（図２の書き込み配線９）に書き込み電流を所定の流し、両電流により生じる磁場の和によって、ハード層の磁化方向を書き換える。書き込み配線９に書き込み電流ｉ２が流れると書き込み磁場Ｈ２が発生するが、図１４（ａ）に示すように、この書き込み磁場Ｈ２だけでは可変抵抗器（ＴＭＲ素子）１２のハード層１６の磁化方向は反転しない。ここでは、ハード層１６の磁化方向は予め、供給される書き込み磁場Ｈ２の方向とは反対の方向を向いているものとする。また、可変抵抗器１２は、磁化されやすい軸（磁化容易軸）が書き込み磁場Ｈ２の磁場成分の方向に平行（ビット線１３に平行）となっている。
【００５１】
上記の書き込み磁場Ｈ２が印加されている状態でビット線１３に書き込み電流ｉ１が流れると、書き込み磁場Ｈ１が発生し、この書き込み磁場Ｈ１と上記書き込み磁場Ｈ２の両磁場が可変抵抗器１３に印加されることになる。このようにして書き込み磁場Ｈ１、Ｈ２の両磁場が同時に印加されることで、はじめて、可変抵抗器１２のハード層１６の磁化が反転する（図１４の（ｂ）および（ｃ）参照）。
【００５２】
上記のように、本形態では、書き込み配線９とビット線１３のいずれか一方に電流を流すだけでは、可変抵抗器１２のハード層１６の磁化方向は反転せず、両方の線に同時に電流を流すことで、はじめてハード層１６の磁化方向が反転する。これにより、マトリクス状に配置されている可変抵抗器のうちから所望の可変抵抗器を選択的に磁化反転させることができる。なお、図１４に示す磁化反転は、便宜上、ハード層１６についてのみ示しており、ソフト層１７について示されていないが、ソフト層１７については、書き込み電流ｉ２が流れ、その電流によって生じる磁場Ｈ２が供給された時点で、その磁場Ｈ２の方向に磁化されることになる。
【００５３】
上記の書き込み動作では、可変抵抗器（ＴＭＲ素子）１２が面内に対し水平に磁化することを前提に説明したが、垂直磁化構造のＴＭＲ素子においても、同様の動作で情報の書き込みが行われる。
【００５４】
本形態では、電磁誘導によってビット線に発生するノイズを抑制または減衰させる機構として、ビット線を電気的に浮遊させる方法を用いているが、これ以外に、ビット線を低いインピーダンスによって接地したり、ビット線にインダクタンスを設けたりするるなど、種々の方法を用いることができる。
【００５５】
図１１に、本発明の他の実施形態である、ビット線を低いインピーダンスによって接地した強磁性体不揮発性記憶素子の一例を示す。図１１中、図１に示した構成と同じものには同じ符号を付している。この例では、ビット線ＢＬ１の、トランジスタＴｂ１、Ｔｂ１’が共通に接続された部分がトランジスタＴｃを介して接地されている。トランジスタＴｃのオン抵抗の値は十分に小さいものとする。この場合は、情報再生時の磁化反転の際に、不図示の制御部によってトランジスタＴｃがオンされることで、ビット線に発生するノイズがグランドへ伝導される。
【００５６】
図１２に、本発明の他の実施形態である、ビット線にインダクタンスを設けた強磁性体不揮発性記憶素子の一例を示す。図１２中、図１に示した構成と同じものには同じ符号を付している。この例では、ビット線ＢＬ１の、トランジスタＴｂ１、Ｔｂ１’が共通に接続された部分のライン中にコイル（インダクタンス）Ｌが設けられている。このコイルＬがノイズ除去フィルタとして働き、ビット線に発生する電磁誘導によるノイズを減衰させることができる。
【００５７】
次に、本実施形態の強磁性体不揮発性記憶素子の実施例についてその作製工程とともに構成を詳細に説明する。
【００５８】
（実施例１）
本例では、強磁性体の磁化方向を選択することにより電気抵抗値を選択することができる可変抵抗器として、トンネル絶縁膜を２つの強磁性体薄膜で挟んだ構造をもつ、いわゆるトンネル磁気抵抗素子（ＴＭＲ素子）を用いるものについて説明する。ＴＭＲ素子としては、図３（ａ）に示したような、強磁性体薄膜の面内に水平に磁化する、保持力の大きなハード層１６と保持力の小さなソフト層１７によって、トンネル絶縁膜１８を挟む構造のものが用いられる。
【００５９】
図１５（ａ）〜（ｇ）は、図２に示した強磁性体不揮発性記憶素子のメモリセルの作製手順を示す工程断面図である。この例によれば、まず、図１５（ａ）に示すように、半導体基板１上にソース２、ドレイン３、ゲート絶縁膜４、ゲート電極５を形成して、ＭＯＳ（Metal-Oxide-Semiconductor）−ＦＥＴ（Field Effect Transistor；電界効果型トランジスタ）を含む基板を作製する。この基板におけるＦＥＴのソース２、ドレイン３の部分にそれぞれコンタクトホール７、６をあけてプラグを埋め込む（図１５（ｂ）参照）。下地には、Ｔｉバリア膜を用いる。
【００６０】
次いで、配線層として、Ｔｉ／ＡｌＳｉＣｕ／Ｔｉ層を形成した後、周知のフォトリソ工程により所定のパターンに加工して接地線８とプラグ接続部分を形成し、さらに層間絶縁膜として周知のプラズマＣＶＤ法によるＳｉＯ₂膜２０を形成し、上面を平坦化する（図１５（ｃ）参照）。
【００６１】
次いで、配線層として、Ｔｉ／ＡｌＳｉＣｕ／Ｔｉ層を形成した後、フォトリソ工程により所定のパターンに加工して書込み配線９を形成し、さらに層間絶縁膜として周知のプラズマＣＶＤ法によるＳｉＯ₂膜２１を形成し、上面を平坦化する（図１５（ｄ）参照）。
【００６２】
次いで、ＴＭＲ素子への接続線としてのＷ（タングステン）層を形成し、フォトリソ工程により所定のパターンに加工してローカル配線１０を形成する（図６（ｅ）参照）。次いで、端子１１となる下地層としてＡｌＣｕ層、可変抵抗器（ＴＭＲ素子）１２としてＮｉＦｅ／ＡｌＯ_x／Ｃｏ積層膜を形成し、フォトリソ工程により所定の形状に加工した後、プラズマＣＶＤ法によりＳｉＯ₂膜２２（図２の絶縁膜１４）を形成して上面を平坦化する（図１５（ｆ）参照）。
【００６３】
次いで、書込み線を兼ねたビット線１３となるＴｉ／ＡｌＳｉＣｕ／Ｔｉ層を形成した後、フォトリソ工程により所定のパターンに加工し、プラズマＣＶＤ法により層間絶縁膜としてＳｉＯ₂膜を形成し、さらに保護層としての絶縁膜（ＳｉＮ膜）１４を形成し、パッド領域の加工を行なって完成となる（図１５（ｇ）参照）。
【００６４】
図１６は、以上の作製工程により所定の設計ルールで作製されたメモリセルを上面から見た図である。ビット線１３と書き込み配線９とが重なる部分に可変抵抗器１２が形成されている。
【００６５】
以上のようにして作製された強磁性体不揮発性記憶素子において、ビット線に発生するノイズを抑制または減衰させる機構として、ビット線を電気的に浮遊させる対策を施した場合、その差動読み出し動作時のノイズレベルは、何ら対策を施さなかったものと比較して約２０分の１となった。
【００６６】
また、ビット線および書き込み配線をメッキ法により形成した上、ＣＭＰ（Chemical Mechanical Polishing）法により埋め込むことにより作製した銅配線としたとき、エレクトロマイグレーション耐性が１桁以上向上した。以下簡単に、エレクトロマイグレーションについて説明する。
【００６７】
一般に、配線に大きな電流密度の電流を流すと、「エレクトロマイグレーション」と呼ばれる現象が発生することが知られている。この「エレクトロマイグレーション」現象は、金属中の伝導電子流が次第に金属原子を押し流し、配線を変形させ、最後には短絡、断線を引き起こす。書き込み線を兼ねたビット線と書き込み線を銅を主体とする材料によって構成することで、このような「エレクトロマイグレーション」現象による短絡、断線を抑制することができる。本実施例では、書き込み線を兼ねたビット線と書き込み線を銅を主体とする材料によって構成しているので、書き込み時に流れる電流の信頼性が損なわれることがなくなり、記憶素子を長期間にわたり安定に動作させることができた。
【００６８】
さらに、メモリセルを構成する電界効果型トランジスタのチャネル部分にＳｉＧｅを使用したり、基板の作製にＳＯＩ（Silicon On Insulator）技術を適用したりすることによって、通常のＭＯＳ構造のものより高速に動作させることができ、記憶素子のアクセス時間などを短縮させることができる。上記実施例のもので、ＳｉＧｅチャネルを有する電界効果型トランジスタを用いて該記憶素子を作製し、動作させたところ、アクセス時間を約１０％短縮させることができた。ここで、ＳＯＩ技術とは、絶縁膜上に薄いＳｉ膜を形成し、そのＳｉ膜中にＭＯＳ集積回路をつくり込むことで、３次元集積回路を形成することをいう。このＳＯＩ技術によれば、ＭＯＳトランジスタの高速化の妨げとなる基板と寄生容量を低減させることができる。
【００６９】
（実施例２）
上述した実施例１と同様な試作工程により、ＴＭＲ素子の強磁性体材料としてＧｄＦｅ系合金を採用したメモリセルを作製した。このメモリセルは、強磁性体膜の面内に対し垂直に磁化させるようになっており、ビット線に発生するノイズを抑制または減衰させるために、ビット線が接地されている。
【００７０】
本実施例のメモリセルにおける差動読み出し動作時のノイズ減衰時間は、ビット線に発生するノイズを抑制または減衰させる機構を有していない従来のものと比較して約１／５であった。
【００７１】
以上説明したように、本発明の強磁性体不揮発性記憶素子（１Ｔ１Ｒ型ＭＲＡＭ）は、ビット線に生ずるノイズを抑制または減衰させることができ、安定して読み出し動作を行うことができる。
【００７２】
また、本発明の強磁性体不揮発性記憶素子を用いることで、メモリチップや、携帯式通信機器、パーソナルコンピュータ機器などの携帯型情報処理装置において、電源を遮断しても情報が失われない、いわゆる不揮発性機能を活かし、電源が不安定な使用条件でも安定したメモリ機能を提供することが可能である。さらに、従来のＳＲＡＭ（Static Random Access Memory）を電池によりバックアップするなどして、ワークメモリとして使用する場合などには、本発明の記憶素子を用いればバックアップ電源が必要なくなり、コストの削減および装置の小型化に大きく貢献する。さらにまた、プログラムメモリとして使用していたＮＯＲ型フラッシュメモリの代わりに、数桁高速に書き換え可能な本発明の記憶素子を用いることで、携帯式通信機器、携帯式パーソナルコンピュータなど携帯型情報処理装置の処理性能を飛躍的に向上させることができる。
【００７３】
以下、本発明の強磁性体不揮発性記憶素子を用いた、メモリチップおよび携帯型情報処理装置について説明する。
【００７４】
（１）メモリチップ：
図１５の（ａ）〜（ｇ）に示した作製工程により半導体基板上に強磁性体不揮発性記憶素子（メモリアレイ）を形成してメモリチップを作製した。このメモリチップをＥＥＰＲＯＭ（Electrical Erasable and Programmable ROM）互換の駆動回路を付加した上で、リードフレーム（単一な枠構造を持つ金属製品で、チップ搭載部、ワイヤーボンディングのインナリード部および基板へのはんだ付けのためのアウタリード部からなる。）に搭載してセラミックパッケージに封入した。このようにして作製されたメモリ素子は、４０℃で１時間のストレス後も正常に動作した。
【００７５】
また、同一チップ上に、上記の強磁性体不揮発性記憶素子と、該強磁性体不揮発性記憶素子における情報の書き込みおよび読み出しの制御を行う制御回路（８ビットのマイクロプロセッサなどを含む）やその他種々の回路を配置して、組込み型磁気メモリチップを構成することも可能である。
【００７６】
（２）携帯型情報処理装置：
本携帯型情報処理装置は、本実施形態の強磁性体不揮発性記憶素子よりなる不揮発性メモリをプログラム格納メモリとして備え、制御回路がそのプログラム格納メモリに格納されたプログラムに従って動作するように構成したものである。一例として、図１７に通信機能を有する携帯型情報処理装置の概略構成を示す。
【００７７】
図１７において、携帯型情報処理装置は、所定のプログラムが格納されたプログラム格納メモリ６０と、プログラム格納メモリ６０に格納されているプログラムに従って動作する制御部６１と、有線回線（電話回線などの一般公衆網、ＩＳＤＮなど）または無線回線を介した情報の送受信が可能な通信部６２と、液晶ディスプレイなどの表示部６３と、記憶部６４と、キーボードなどの入力部６５とを有する。制御部６１は、通信部６２を介した外部の情報端末との情報のやりとりを行ったり、表示部６３への情報の表示を行う。また、制御部６１は、演算結果を記憶部６４へ記憶させることもできる。この他、制御部６１は、入力部６５からの入力に応じて、種々の処理動作、制御動作を実行することが可能である。このような制御部６１による演算、制御により、既存のパーソナルコンピュータの機能に近いものを実現している。
【００７８】
以上のように、本携帯型情報処理装置は、強磁性体不揮発性記憶素子をプログラム格納メモリとして用いて、ＤＲＡＭを用いた場合とほぼ同様の性能を実現することができる。
【００７９】
なお、上記の携帯型情報処理装置において、プログラム格納メモリ６０と同様に、記憶部６４にも本発明の強磁性体不揮発性記憶素子を用いることが可能である。
【００８０】
【発明の効果】
以上説明したように、本発明によれば、記憶情報再生時の磁化反転の際に生じるノイズの影響を取り除くことができるので、従来にない、情報再生動作の安定生に優れた強磁性体不揮発性磁気素子を提供することができる。
【００８１】
また、この強磁性体不揮発性磁気素子を用いることにより、強磁性体を用いた信頼性の高いメモリチップおよび携帯型情報処理装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態の強磁性体不揮発性記憶素子の回路図である。
【図２】図１に示す強磁性体不揮発性記憶素子のメモリセルの構造を示す部分断面図である。
【図３】強磁性体膜が水平方向に磁化されるＴＭＲ素子を示す図で、（ａ）は抵抗大の場合の磁化の向きを示す模式図、（ｂ）は抵抗小の場合の磁化の向きを示す模式図である。
【図４】強磁性体膜が垂直方向に磁化されるＴＭＲ素子を示す図で、（ａ）は抵抗大の場合の磁化の向きを示す模式図、（ｂ）は抵抗小の場合の磁化の向きを示す模式図である。
【図５】図１に示す強磁性体不揮発性記憶素子のアドレス［１、２］の位置にあるメモリセルの読み出し動作を説明するための模式図である。
【図６】図１に示す強磁性体不揮発性記憶素子のアドレス［１、２］の位置にあるメモリセルの読み出し動作を説明するための模式図である。
【図７】図１に示す強磁性体不揮発性記憶素子のアドレス［１、２］の位置にあるメモリセルの読み出し動作を説明するための模式図である。
【図８】図１に示す強磁性体不揮発性記憶素子のアドレス［１、２］の位置にあるメモリセルの読み出し動作を説明するための模式図である。
【図９】（ａ）および（ｂ）は、ＴＭＲ素子のソフト層が書込み電流によって生じる磁場によって水平方向に磁化される様子を示す模式図である。
【図１０】（ａ）および（ｂ）は、ＴＭＲ素子のソフト層が書込み電流によって生じる磁場によって垂直方向に磁化される様子を示す模式図である。
【図１１】本発明の他の実施形態である、ビット線を低いインピーダンスによって接地した強磁性体不揮発性記憶素子の一例を示す回路図である。
【図１２】本発明の他の実施形態である、ビット線にインダクタンスを設けた強磁性体不揮発性記憶素子の一例を示す回路図である。
【図１３】図１に示すマトリックス中の［１、２］の位置にあるセルの情報を書き換える際の書き込み電流の流れを示す模式図である。
【図１４】図１３に示す書き込み時のメモリセルの磁化反転の様子を示す図で、（ａ）は書き込み配線に電流を所定の向きに流した時の磁化の状態を示す模式図、（ｂ）はビット線に電流を所定の向きに流した時の磁化の状態を示す模式図、（ｃ）は（ｂ）の状態の磁気抵抗器を上から見た模式図である。
【図１５】（ａ）〜（ｇ）は、図２に示した強磁性体不揮発性記憶素子のメモリセルの作製手順を示す工程断面図である。
【図１６】図１５の（ａ）〜（ｇ）に示す作製工程により作製されたメモリセルを上面から見た図である。
【図１７】本発明の強磁性体不揮発性記憶素子を用いた、通信機能を有する携帯型情報処理装置の概略構成を示すブロック図である。
【図１８】１Ｔ１Ｒ型差動方式を採用する従来の強磁性体不揮発性記憶素子を示す回路図である。
【図１９】（ａ）および（ｂ）は、図１８に示す強磁性体不揮発性メモリの情報再生時のＴＭＲ素子Ｒの磁化の状態を示す模式図である。
【符号の説明】
１半導体基板
２ソース
３ドレイン
４ゲート酸化膜
５ゲート電極
６ドレインコンタクトプラグ
７ソースコンタクトプラグ
８接地線
９、９’ 書き込み配線
１０ローカル配線
１１端子
１２可変抵抗器（磁気抵抗素子）
１３ビット線
１４絶縁膜
１５フィールド酸化膜
１６、１６’ ハード層
１７、１７’ ソフト層
１８、１８’ トンネル絶縁膜
２０〜２２ＳｉＯ₂膜
Ｌコイル
ＢＬ１〜ＢＬ３ビット線
Ｔ１１〜Ｔ３３、Ｔａ１〜Ｔａ３、Ｔｂ１〜Ｔｂ３、Ｔｂ１’〜Ｔｂ３’ トランジスタ
ｒ１１〜ｒ３３可変抵抗器（磁気抵抗素子）
ＳＡ１〜ＳＡ３センスアンプ
ＷＬ１〜ＷＬ３ワード線
Ｌ１〜Ｌ３書き込み線[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a memory element, and more particularly, to a nonvolatile memory element using a ferromagnetic material and an information reproducing method thereof. Furthermore, the present invention relates to a memory chip and a portable information processing device using such a memory element.
[0002]
[Prior art]
In general, a ferromagnetic material has a characteristic that the magnetization generated in the ferromagnetic material by a magnetic field applied from the outside remains even after the external magnetic field is removed (this is called residual magnetization). Such a ferromagnetic material has a so-called magnetoresistance effect in which the electric resistance changes depending on the direction of magnetization, the presence or absence of magnetization, and the like. Giant Magneto-Resistance (GMR) and Colossal Magneto-Resistance (CMR) materials are available as materials with a large magnetoresistance effect. Become. Further, a tunnel magnetoresistive element (TMR) showing a large magnetoresistance change is also known. A nonvolatile memory (a memory that does not lose its memory even when the power is turned off) can be configured by utilizing the selection of the magnetization direction of the magnetoresistive material and the change in the electric resistance value depending on the presence or absence of magnetization. This is a so-called magnetic memory (MRAM).
[0003]
Many of the MRAMs that have been developed recently use a giant magnetoresistive phenomenon of a ferromagnetic material, and adopt a method of reading out a change in magnetoresistance caused by a difference in magnetization direction into a voltage. As an example, FIG. 18 shows a ferromagnetic nonvolatile memory element that employs a 1T1R type differential system.
[0004]
In this ferromagnetic nonvolatile memory element, a bit line BL is arranged in the row direction, and a word line WL and a plurality of write lines L are arranged in the column direction so as to intersect with the bit line BL. The intersection between the bit line BL and the word line WL is composed of one field effect transistor TR1 and a TMR element R that can select an electric resistance value by selecting the magnetization direction of the ferromagnetic material. Memory cells (unit cells) constituting a bit memory are provided. The bit line BL is supplied with a predetermined voltage, and one end is commonly connected to one terminal of the transistors TR2 and TR3. The other terminals of the transistors TR2 and TR3 are connected to the “+ terminal” and “− terminal” of the sense amplifier SA, respectively. The sense amplifier SA operates as a comparator (comparator), and compares the voltage supplied to the “+ terminal” with the voltage supplied to the “− terminal”. The field effect transistor TR1 has a gate connected to the word line WL, a source grounded, and a drain connected to one end of the TMR element R. The other end of the TMR element R is connected to the bit line BL.
[0005]
FIGS. 19A and 19B are schematic views showing the magnetization state of the TMR element R during information reproduction of the ferromagnetic nonvolatile memory. The TMR element R has a structure in which a tunnel insulating film 118 is sandwiched between a hard layer 116 having a large coercive force and a soft layer 117 having a small coercive force. Information of “0” or “1” is stored according to the magnetization direction of the hard layer 116. Here, the operation of reproducing stored information will be described on the assumption that the hard layer 116 is previously magnetized in the right direction toward the paper surface as shown in FIG.
[0006]
When reproducing stored information, the resistance value of the TMR element differs depending on whether the magnetization of the soft layer 117 is in the same direction or the opposite direction to the magnetization of the hard layer 116, and the voltage on the bit line BL varies depending on the difference in the resistance value. Use the phenomenon. First, a current is passed through the write wiring L in a predetermined direction to initialize the soft layer 117 of the TMR element R. Here, a state in which the directions of magnetization are different from each other as shown in FIG. Next, the transistor TR2 is turned on (the transistor TR3 is turned off), and the potential of the bit line BL in the initialized state is supplied to one terminal of the sense amplifier SA. Next, a current is passed through the write wiring L in the direction opposite to that at the time of initialization, so that the magnetization of the soft layer 117 is reversed. At this time, since the hard layer 116 has a large coercive force, magnetization reversal does not occur. Therefore, the magnetization directions of the soft layer 117 and the hard layer 116 are the same as shown in FIG. Next, the transistor TR3 is turned on (the transistor TR2 is turned off), and the potential of the bit line BL in that state is supplied to the other terminal of the sense amplifier SA. The sense amplifier SA reads information corresponding to the magnetization direction of the hard 116 layer by comparing the potentials held at both terminals.
[0007]
Recently, attempts have been made to chip the ferromagnetic non-volatile memory element as described above and use it as a program storage memory of a portable information processing apparatus (including a portable personal computer, a cellular phone, etc.).
[0008]
[Problems to be solved by the invention]
The conventional 1T1R type differential nonvolatile nonvolatile memory element described above includes an operation of reversing the magnetization of the soft layer from the first magnetization direction to the second magnetization direction when reading stored information. During the magnetization reversal, noise due to electromagnetic induction is generated in the bit line due to the magnetic field from the write wiring. This noise makes it difficult to detect the signal in the sense amplifier. Thus, conventionally, there has been a problem that a stable information reproduction operation cannot be obtained due to the occurrence of noise.
[0009]
Recently, attempts have been made to use a ferromagnetic memory element as a program storage memory for a portable information processing apparatus. However, due to the above problems, the memory element has a memory performance equivalent to that using a DRAM. Has not been realized so far, and the realization of such a device has been one of the problems.
[0010]
An object of the present invention is to solve the above-described conventional problems and provide a ferromagnetic nonvolatile memory element excellent in stability of information reproducing operation and an information reproducing method thereof.
[0011]
Another object of the present invention is to provide a memory chip and a portable information processing apparatus having such a ferromagnetic nonvolatile memory element.
[0012]
[Means for Solving the Problems]
In order to achieve the above object, the ferromagnetic nonvolatile memory element of the present invention has a first ferromagnetic film and a second ferromagnetic film having a coercive force smaller than that of the first ferromagnetic film. And the first ferromagnetic film Represents "0" of information when the magnet is magnetized in the first direction, and represents "1" of information when magnetized in the second direction. A magnetoresistive element in which 1-bit information is stored according to the direction of magnetization, a bit line to which a predetermined current connected to one end of the magnetoresistive element is supplied, and the second ferromagnetic film A first potential generated in the bit line when magnetized in the first magnetization direction and a second magnetization direction in which the second ferromagnetic film is opposite to the first magnetization direction. A sense amplifier for comparing the second potential generated in the bit line when it is applied, and the reversal of the magnetization of the second ferromagnetic film from the first magnetization direction to the second magnetization direction, or vice versa. Reversal of magnetization Means for floating the bit line to suppress the generation of noise due to electromagnetic induction to the bit line It is characterized by having.
[0013]
In the above case, Means for floating bit lines Causes the bit line to float electrically when the magnetization of the second ferromagnetic film is reversed from the first magnetization direction to the second magnetization direction or vice versa. For power supply side It may consist of switch means.
[0014]
In addition, the switch means includes the bit line. Power supply side First semiconductor switch provided at the end of the And , Second and third semiconductor switches provided on two lines respectively connecting the other end of the bit line and the two input terminals of the sense amplifier, Further provided It may be a thing.
[0015]
further, Noise removing means, The noise removal means has a terminal at one end The bit line on the sense amplifier side It may be composed of a semiconductor switch that is connected to the other end of the switch and whose other terminal is grounded.
[0016]
further, Noise removing means, Noise removal means is provided for the bit line. The sense amplifier side It may consist of a coil inserted in series in this part.
[0017]
The information reproducing method of the present invention includes a first ferromagnetic film, and a second ferromagnetic film having a coercive force smaller than that of the first ferromagnetic film. In the information reproducing method for a ferromagnetic nonvolatile memory element in which a magnetoresistive element storing 1-bit information according to the direction of magnetization is connected to a bit line to which a predetermined current is supplied, The first potential generated in the bit line when the ferromagnetic film is magnetized in the first magnetization direction and the second ferromagnetic film is in a direction opposite to the first magnetization direction. Comparing the second potential generated in the bit line when magnetized in the magnetization direction of 2 to read the information stored in the magnetoresistive element, and the first of the second ferromagnetic film Of magnetization reversal from the magnetization direction of the second to the second magnetization direction, or vice versa Sometimes And electrically floating the bit line.
[0018]
The information reproducing method according to the present invention includes the first ferromagnetic film, the first ferromagnetic film having a first ferromagnetic film and a second ferromagnetic film having a coercive force smaller than that of the first ferromagnetic film. In the information reproducing method for a ferromagnetic nonvolatile memory element, in which the magnetoresistive element in which 1-bit information is stored according to the magnetization direction of the film is connected to a bit line to which a predetermined current is supplied, When the second ferromagnetic film is magnetized in the first magnetization direction, the first potential generated in the bit line is opposite to the first magnetization direction. Comparing the second potential generated in the bit line when magnetized in a certain second magnetization direction, and reading the information stored in the magnetoresistive element; and Inversion of magnetization from the first magnetization direction to the second magnetization direction, or vice versa Sometimes And grounding the bit line with a predetermined impedance.
[0019]
A memory chip according to the present invention is characterized in that any one of the above-described ferromagnetic nonvolatile memory elements is formed on a semiconductor substrate.
[0020]
A portable information processing apparatus according to the present invention includes a program storage memory including any one of the above-described ferromagnetic nonvolatile storage elements, and a control unit that operates according to a program stored in the program storage memory. And
[0021]
According to the present invention as described above, noise generated when the magnetization of the second ferromagnetic film is reversed from the first magnetization direction to the second magnetization direction or vice versa is eliminated. Thus, the read operation does not become unstable.
[0022]
In the present invention, the bit line is electrically floated when the magnetization of the second ferromagnetic film is reversed from the first magnetization direction to the second magnetization direction or vice versa. In this case, no electromotive force is generated in the floating bit line even if a magnetic field is supplied from the write wiring, so that noise due to electromagnetic induction does not occur.
[0023]
In the present invention, when the magnetization of the second ferromagnetic film is reversed from the first magnetization direction to the second magnetization direction, or vice versa, the bit line has a predetermined impedance (however, In the case where the ground is sufficiently small, noise generated in the bit line is conducted to the ground side, so that the noise does not greatly affect the sense amplifier.
[0024]
In the present invention, in the case where a coil is inserted into a predetermined portion of the bit line (specifically, the portion of the bit line closest to the sense amplifier), the coil functions as a noise removal filter, whereby the second Noise generated in the bit line when the magnetization of the ferromagnetic film is reversed from the first magnetization direction to the second magnetization direction or vice versa is removed.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings.
[0026]
FIG. 1 is a circuit diagram of a ferromagnetic nonvolatile memory element according to an embodiment of the present invention, and FIG. 2 is a partial cross-sectional view showing the structure of a memory cell of the ferromagnetic nonvolatile memory element shown in FIG. Referring to FIG. 1, in the ferromagnetic nonvolatile memory element of this embodiment, a plurality of bit lines BL1 to BL3 are arranged in the row direction, and a plurality of word lines WL1 to WL3 are arranged in the column direction so as to cross these bit lines. A plurality of write lines L1 to L3 are arranged. Each crossing portion of the bit line and the word line is composed of one field effect transistor and a variable resistor that can select an electric resistance value by selecting the magnetization direction of the ferromagnetic material. Memory cells (unit cells) constituting the memory are arranged (matrix arrangement). In the example shown in FIG. 1, the field effect transistors of each memory cell are labeled “T11, T12, T13, T21, T22, T23, T31, T32, T33” so that the addresses in the matrix array can be specified. The variable resistors are labeled “r11, r12, r13, r21, r22, r23, r31, r32, r33”, respectively.
[0027]
One end of the bit line BL1 is provided with a transistor Ta1 for controlling voltage supply to the bit line, and the other end is commonly connected to one terminal of the transistors Tb1 and Tb1 ′. The other terminals of the transistors Tb1 and Tb1 ′ are connected to the “+ terminal” and the “− terminal” of the sense amplifier SA1, respectively. Similarly, the bit line BL2 is provided with a transistor Ta2 at one end, the other end is connected to the sense amplifier SA2 via the transistors Tb2 and Tb2 ′, and the bit line BL3 is provided with a transistor Ta3 at one end. The end is connected to the sense amplifier SA3 via the transistors Tb3 and Tb3 ′. Each of the write lines L1 to L3 is provided with transistors for address selection and current direction switching at both ends.
[0028]
The sense amplifiers SA1 to SA3 operate as comparators (comparators), and compare the voltage supplied to the “+ terminal” with the voltage supplied to the “− terminal”. In the voltage comparison operation in this sense amplifier,
“+ Terminal voltage”> “− terminal voltage”
High output (ie, Vdd) at
“+ Terminal voltage” <“− terminal voltage”
In this case, a low output (that is, 0 V) is output. The “+ terminal” and the “− terminal” can maintain the supplied voltage each time.
[0029]
In addition to the above, although not shown in FIG. 1, the transistors (“Ta1, Tb1, Tb1 ′”, “Ta2, Tb2, Tb2 ′”, “Ta3, Tb3, Tb3 ′ ”) is controlled to electrically float the bit lines (BL1 to BL3), thereby providing a control unit that removes the influence of noise generated on the bit lines.
[0030]
Each memory cell has the same configuration. Here, the configuration of the memory cell (address [1, 2]) surrounded by a broken line in FIG. 1 will be specifically described. This memory cell is a 1T1R structure cell composed of one field effect transistor T12 and one variable resistor r12. The field effect transistor T12 has a gate connected to the word line WL2, a source grounded, and a drain connected to one end of the variable resistor r12. The other end of the variable resistor r12 is connected to the bit line BL1. FIG. 2 schematically shows the schematic structure of this memory cell. Hereinafter, the memory cell structure will be described in more detail with reference to FIG.
[0031]
A source 2, a drain 3 and a gate insulating film 4 are formed on a semiconductor substrate 1 using a well-known highly integrated silicon semiconductor device manufacturing technique, and a gate electrode 5 made of a conductor is formed on the gate insulating film 4. Has been. This portion corresponds to the field effect transistor T12 shown in FIG. In this field effect transistor, a predetermined voltage is applied to the gate electrode 5 to control the carrier density in a region (between the source 2 and the drain 3) immediately below the gate electrode 5. Is controlled to perform on / off operations. The source 2 is electrically connected to the ground line 8 via the source contact plug 7, and the drain 3 is electrically connected to the local wiring 10 via the drain contact plug 6. Adjacent memory cells are insulated by a field oxide film 15.
[0032]
On the ground line 8, a write wiring 9 (corresponding to the write line L 2 in FIG. 1) is provided along the ground line 8. The ground line 8 and the write wiring 9 are insulated. A part of the write wiring 9 overlaps with a part of the local wiring 10, and the two wirings are insulated. In the overlapping part of the write wiring 9 and the local wiring 10, the local wiring 10 is located on the write wiring 9, and the variable resistor 12 (corresponding to the variable resistor r12 in FIG. 1) is provided on the local wiring 10. Is formed.
[0033]
The variable resistor 12 has an upper portion in contact with the bit line 13 (corresponding to the bit line BL1 in FIG. 1) and a lower portion in contact with the terminal 11 electrically connected to the local wiring 10. An insulating film 14 is formed on the bit line 13. The variable resistor 12 is a variable resistor (magnetoresistive element) that can select an electric resistance value by selecting a magnetization direction of a ferromagnetic material. For example, the variable resistor 12 is a large magnetic material such as a GMR or CMR material. A ferromagnetic material having a resistance effect is used, and the resistance value with respect to the current flowing through the ferromagnetic material changes depending on the magnetization direction or the presence or absence of magnetization. In the variable resistor 12 configured as described above, the resistance value can be selected by selecting the magnetization direction of the ferromagnetic material by the external magnetic field. As a device that can be expected to have the same operation, there is a TMR element using a tunnel insulating film in addition to a device using a GMR or CMR material.
[0034]
Hereinafter, the TMR element will be briefly described. 3A and 3B are diagrams showing a TMR element in which a ferromagnetic film is magnetized in the horizontal direction. FIG. 3A is a schematic diagram showing the direction of magnetization when the resistance is large, and FIG. 3B is a diagram showing magnetization when the resistance is small. It is a schematic diagram which shows direction.
[0035]
In this TMR element, a tunnel insulating film 18 is sandwiched between a hard layer 16 (a ferromagnetic layer having a large coercive force) and a soft layer 17 (a ferromagnetic layer having a small coercive force). The axis that is easily magnetized (magnetization easy axis) is oriented horizontally with respect to the in-plane direction. In this TMR element, the resistance value when a through current flows depends on the magnetization directions of the hard layer 16 and the soft layer 17. Specifically, as shown in FIG. 3A, when the magnetization directions of the hard layer 16 and the soft layer 17 are opposite, the resistance value of the TMR element increases, as shown in FIG. 3B. When the magnetization directions of the hard layer 16 and the soft layer 17 are the same, the resistance value of the TMR element becomes small.
[0036]
In addition, the magnetization direction of the ferromagnetic film of the TMR element can be set to the vertical direction. 4A and 4B are diagrams showing a TMR element in which a ferromagnetic film is magnetized in the vertical direction. FIG. 4A is a schematic diagram showing the direction of magnetization when the resistance is large, and FIG. 4B is a diagram of magnetization when the resistance is small. It is a schematic diagram which shows direction. In this TMR element, a tunnel insulating film 18 ′ is sandwiched between a hard layer 16 ′ and a soft layer 17 ′ made of Gd, Tb, etc., and the hard layer 16 ′ and the soft layer 17 ′ are easily magnetized. The easy axis) is perpendicular to the in-plane direction. In this TMR element, the resistance value when a through current flows is different depending on the magnetization directions of the hard layer 16 ′ and the soft layer 17 ′. Specifically, as shown in FIG. 4A, when the magnetization directions of the hard layer 16 ′ and the soft layer 17 ′ are opposite to each other, the magnetoresistive value of the TMR element increases, and FIG. As shown, when the magnetization directions of the hard layer 16 ′ and the soft layer 17 ′ are the same, the magnetoresistance value of the TMR element is small.
[0037]
When information is stored using the TMR element as described above, normally, magnetization reversal is performed only for the soft layer 17 (17 ′) and magnetization reversal is performed only for the hard layer 16 (16 ′). In this embodiment, the latter write operation is performed.
[0038]
Next, information storage (writing) and information reproduction (reading) operations in the ferromagnetic nonvolatile memory element of this embodiment will be specifically described.
[0039]
(1) Information reproduction (reading) operation
In the ferromagnetic nonvolatile memory element of this embodiment, a 1T1R type differential read operation is performed. Here, a case will be described in which information of a memory cell (memory cell at the position of the address [1, 2]) surrounded by a broken line in the circuit shown in FIG. 1 is read.
[0040]
5 to 8 are schematic diagrams for explaining the read operation of the memory cell located at the address [1, 2] of the ferromagnetic nonvolatile memory element shown in FIG. The variable resistor r12 is the TMR element shown in FIG. 3 or FIG. 4, and the hard layer 16 (16 ′) is previously magnetized in a predetermined direction to hold information. For example, it is held in the right direction toward the paper surface as shown in FIG. 3, or in the upward direction toward the paper surface as shown in FIG. For example, if the magnetization direction of the hard layer 16 (16 ′) corresponds to “1” of 1-bit information, the direction obtained by reversing the magnetization direction corresponds to “0”. In reading stored information, the resistance value of the TMR element differs depending on whether the magnetization of the soft layer 17 (17 ′) is in the same direction or the opposite direction to the magnetization of the hard layer 16 (16 ′). A phenomenon in which the voltage on the line BL1 is different is used.
[0041]
First, as shown in FIG. 5, a write current i is supplied to the write line L2 (write wiring 9 in FIG. 2), and the soft layer of the variable resistor r12 is magnetized in a predetermined direction to be initialized. The state of magnetization during this initialization will be briefly described below.
[0042]
FIGS. 9A and 9B show a magnetic layer generated by the write current when the TMR element in which the ferromagnetic film shown in FIG. 3 is magnetized in the horizontal direction is used as the variable resistor r12. It is a schematic diagram which shows a mode that it is magnetized. In this example, when a write current i is supplied to the write wiring 9, a magnetic field H is generated as shown in FIG. 9A. This magnetic field H causes a magnetization reversal of the soft layer 17, and FIG. As shown, the magnetization direction of the soft layer 17 and the magnetization direction of the hard layer 16 are the same direction. When the magnetization of the soft layer 17 is further reversed, the direction of the write current i flowing through the write wiring 9 is reversed.
[0043]
10 (a) and 10 (b) show the case where the TMR element in which the ferromagnetic film shown in FIG. 4 is magnetized in the vertical direction is used as the variable resistor r12. It is a schematic diagram which shows a mode that it is magnetized. In this example, unlike the case of FIG. 9, the magnetic field H ′ generated by passing the write current i through the write wiring 9 ′ acts in the direction perpendicular to the soft layer 17 ′. Due to the action of the magnetic field H ′, the magnetization reversal of the soft layer 17 ′ occurs, and the magnetization direction of the soft layer 17 ′ and the magnetization direction of the hard layer 16 ′ become the same direction. When the magnetization of the soft layer 17 ′ is further reversed, the direction of the write current i flowing through the write wiring 9 ′ is reversed.
[0044]
After the initialization, a predetermined voltage (read voltage) is applied to the bit line BL1 (bit line 13 in FIG. 2), and one input terminal (“− terminal” of the field-effect transistor T12 for cell selection and the sense amplifier SA1. ") The transistors Tb1 provided on the side are turned on. As a result, a steady current (through current) i1 flows through the variable resistor r12, and one terminal (“−terminal”) of the sense amplifier is charged by the potential of the bit line BL1 (see FIG. 6).
[0045]
Next, a write current i ′ is passed through the write line L2 (the write wiring 9 in FIG. 2) in the direction opposite to the write current i at the time of initialization shown in FIG. 5 (see FIG. 7). Invert the magnetization. Specifically, the magnetization reversal opposite to the magnetization reversal in FIGS. 9 and 10 described above is caused. During this magnetization reversal, noise due to electromagnetic induction occurs in the bit line BL1. In this embodiment, in order to suppress the generation of noise due to electromagnetic induction to the bit line BL1, all the transistors connected to the bit line BL1 are turned off and the bit BL1 is electrically floated.
[0046]
Next, a predetermined voltage (reading voltage) is applied to the bit line BL1, and the field-effect transistor T12 for cell selection and the transistor Tb2 provided on the other input terminal (“+ terminal”) side of the sense amplifier SA1. Turn each on. As a result, a steady current (through current) i2 flows through the variable resistor r12, and the other terminal (“+ terminal”) of the sense amplifier is charged by the potential of the bit line BL1 (see FIG. 8).
[0047]
Through the above operation, the “+ terminal” of the sense amplifier SA1 has the magnetization state shown in FIG. 3A or FIG. 4A described above (the magnetization direction is the same in both the hard layer and the soft layer (low resistance)). ) Is maintained, and the “− terminal” has the magnetization state shown in FIG. 3B or FIG. 4B (the magnetization directions of the hard layer and the soft layer are different (high resistance)). The voltage according to is maintained. in this case,
“+ Terminal voltage”> “− terminal voltage”
Therefore, the output of the sense amplifier SA1 becomes high (that is, Vdd).
[0048]
On the other hand, when the hard layer is magnetized in the direction opposite to the magnetization direction shown in FIG.
“+ Terminal voltage” <“− terminal voltage”
Therefore, the output of the sense amplifier SA1 is a low output (that is, 0V). In this way, information can be read according to the magnetization direction of the hard layer.
[0049]
(2) Information storage (writing) operation
Next, an operation for writing 1-bit information to each memory cell will be described. Here, the hard layer is used as a ferromagnetic layer that holds information. FIG. 13 is a schematic diagram showing the flow of write current when rewriting the information of the cell at the position [1, 2] in the matrix shown in FIG. 14A and 14B are diagrams showing a state of magnetization reversal of the memory cell at the time of writing shown in FIG. 13, and FIG. 14A is a schematic diagram showing a state of magnetization when a current is passed through the write wiring in a predetermined direction. Is a schematic diagram showing the state of magnetization when a current is passed through the bit line in a predetermined direction, and (c) is a schematic diagram of the magnetoresistor in the state of (b) as seen from above. In FIG. 14, the same components as those shown in FIG. Hereinafter, with reference to FIGS. 13 and 14, the magnetization reversal of the memory cell at the time of writing will be described.
[0050]
As shown in FIG. 14, the information is rewritten by applying a predetermined write current to the bit line BL1 (bit line 13 in FIG. 2) and the write line L2 (write line 9 in FIG. 2) and summing the magnetic fields generated by both currents. To rewrite the magnetization direction of the hard layer. When a write current i2 flows through the write wiring 9, a write magnetic field H2 is generated. As shown in FIG. 14A, the magnetization direction of the hard layer 16 of the variable resistor (TMR element) 12 can be changed only by the write magnetic field H2. Do not invert. Here, it is assumed that the magnetization direction of the hard layer 16 is in advance opposite to the direction of the supplied write magnetic field H2. The variable resistor 12 has an axis that is easily magnetized (an easy axis) that is parallel to the direction of the magnetic field component of the write magnetic field H2 (parallel to the bit line 13).
[0051]
When a write current i1 flows through the bit line 13 while the write magnetic field H2 is applied, a write magnetic field H1 is generated, and both the write magnetic field H1 and the write magnetic field H2 are applied to the variable resistor 13. Will be. Thus, the magnetization of the hard layer 16 of the variable resistor 12 is reversed only when the write magnetic fields H1 and H2 are simultaneously applied (see FIGS. 14B and 14C).
[0052]
As described above, in this embodiment, simply passing a current through one of the write wiring 9 and the bit line 13 does not invert the magnetization direction of the hard layer 16 of the variable resistor 12, and simultaneously applies a current to both lines. By flowing, the magnetization direction of the hard layer 16 is reversed for the first time. Thereby, it is possible to selectively reverse the magnetization of a desired variable resistor among the variable resistors arranged in a matrix. Note that the magnetization reversal shown in FIG. 14 is shown only for the hard layer 16 for the sake of convenience, and is not shown for the soft layer 17, but the write current i2 flows through the soft layer 17, and a magnetic field H2 generated by the current is generated. When supplied, it is magnetized in the direction of the magnetic field H2.
[0053]
In the above write operation, the description has been made on the assumption that the variable resistor (TMR element) 12 is magnetized horizontally with respect to the in-plane, but information is also written in the TMR element having the perpendicular magnetization structure by the same operation. .
[0054]
In this embodiment, as a mechanism for suppressing or attenuating noise generated in the bit line by electromagnetic induction, a method of electrically floating the bit line is used, but besides this, the bit line is grounded with a low impedance, Various methods such as providing an inductance to the bit line can be used.
[0055]
FIG. 11 shows an example of a ferromagnetic nonvolatile memory element in which a bit line is grounded with a low impedance according to another embodiment of the present invention. In FIG. 11, the same components as those shown in FIG. In this example, the portion of the bit line BL1 where the transistors Tb1 and Tb1 ′ are connected in common is grounded via the transistor Tc. It is assumed that the on-resistance value of the transistor Tc is sufficiently small. In this case, at the time of magnetization reversal during information reproduction, the transistor Tc is turned on by a control unit (not shown), so that noise generated in the bit line is conducted to the ground.
[0056]
FIG. 12 shows an example of a ferromagnetic nonvolatile memory element in which an inductance is provided in a bit line, which is another embodiment of the present invention. In FIG. 12, the same components as those shown in FIG. In this example, a coil (inductance) L is provided in the line of the bit line BL1 where the transistors Tb1 and Tb1 ′ are connected in common. The coil L functions as a noise removal filter, and can attenuate noise due to electromagnetic induction generated in the bit line.
[0057]
Next, an example of the ferromagnetic nonvolatile memory element according to this embodiment will be described in detail along with its manufacturing process.
[0058]
Example 1
In this example, a so-called tunnel magnetoresistor having a structure in which a tunnel insulating film is sandwiched between two ferromagnetic thin films as a variable resistor capable of selecting an electric resistance value by selecting the magnetization direction of the ferromagnetic substance. A device using an element (TMR element) will be described. As the TMR element, as shown in FIG. 3A, a tunnel insulating film 18 is composed of a hard layer 16 having a large coercive force and a soft layer 17 having a small coercive force that are horizontally magnetized in the plane of the ferromagnetic thin film. The thing of the structure which pinches | interposes is used.
[0059]
FIGS. 15A to 15G are process cross-sectional views illustrating a manufacturing procedure of the memory cell of the ferromagnetic nonvolatile memory element illustrated in FIG. According to this example, first, as shown in FIG. 15A, a source 2, a drain 3, a gate insulating film 4, and a gate electrode 5 are formed on a semiconductor substrate 1 to form a MOS (Metal-Oxide-Semiconductor). -A substrate including a FET (Field Effect Transistor) is manufactured. Contact holes 7 and 6 are formed in the source 2 and drain 3 portions of the FET on the substrate to embed plugs (see FIG. 15B). A Ti barrier film is used for the base.
[0060]
Next, after forming a Ti / AlSiCu / Ti layer as a wiring layer, it is processed into a predetermined pattern by a well-known photolithography process to form a ground line 8 and a plug connection portion, and a well-known plasma CVD method as an interlayer insulating film SiO by ₂ A film 20 is formed and the upper surface is planarized (see FIG. 15C).
[0061]
Next, after forming a Ti / AlSiCu / Ti layer as a wiring layer, it is processed into a predetermined pattern by a photolithography process to form a write wiring 9, and further, SiO 2 by a well-known plasma CVD method is used as an interlayer insulating film. ₂ A film 21 is formed and the upper surface is planarized (see FIG. 15D).
[0062]
Next, a W (tungsten) layer as a connection line to the TMR element is formed and processed into a predetermined pattern by a photolithography process to form the local wiring 10 (see FIG. 6E). Next, an AlCu layer as the base layer to be the terminal 11 and NiFe / AlO as the variable resistor (TMR element) 12 _x After forming a / Co laminated film and processing it into a predetermined shape by a photolithography process, SiO plasma is formed by plasma CVD. ₂ A film 22 (insulating film 14 in FIG. 2) is formed to planarize the upper surface (see FIG. 15F).
[0063]
Next, after forming a Ti / AlSiCu / Ti layer to be the bit line 13 also serving as a write line, it is processed into a predetermined pattern by a photolithography process, and SiO 2 is formed as an interlayer insulating film by a plasma CVD method. ₂ A film is formed, an insulating film (SiN film) 14 as a protective layer is further formed, and the pad region is processed to complete (see FIG. 15G).
[0064]
FIG. 16 is a top view of a memory cell manufactured with a predetermined design rule by the above manufacturing process. A variable resistor 12 is formed in a portion where the bit line 13 and the write wiring 9 overlap.
[0065]
In the ferromagnetic nonvolatile memory element manufactured as described above, when a measure for electrically floating the bit line is taken as a mechanism for suppressing or attenuating noise generated in the bit line, the differential read operation is performed. The noise level at that time was about 1/20 compared to the case where no measures were taken.
[0066]
In addition, when the copper wiring was formed by forming the bit line and the writing wiring by plating and then embedding by CMP (Chemical Mechanical Polishing), the electromigration resistance was improved by one digit or more. The electromigration will be briefly described below.
[0067]
In general, it is known that a phenomenon called “electromigration” occurs when a current having a large current density is passed through a wiring. In this “electromigration” phenomenon, the conduction electron flow in the metal gradually pushes the metal atoms, deforms the wiring, and finally causes a short circuit and disconnection. By configuring the bit line and the write line that also serve as the write line with a material mainly composed of copper, it is possible to suppress short circuit and disconnection due to such an “electromigration” phenomenon. In this embodiment, since the bit line that also serves as the write line and the write line are made of a material mainly composed of copper, the reliability of the current that flows during writing is not impaired, and the memory element is stable over a long period of time. Was able to work.
[0068]
Furthermore, by using SiGe for the channel portion of the field-effect transistor that constitutes the memory cell, or by applying SOI (Silicon On Insulator) technology to the production of the substrate, it operates faster than the normal MOS structure. The access time of the memory element can be shortened. When the memory element was fabricated and operated using a field effect transistor having a SiGe channel in the above example, the access time could be reduced by about 10%. Here, the SOI technology refers to forming a three-dimensional integrated circuit by forming a thin Si film on an insulating film and forming a MOS integrated circuit in the Si film. According to this SOI technology, it is possible to reduce the substrate and the parasitic capacitance that hinder the speeding up of the MOS transistor.
[0069]
(Example 2)
A memory cell employing a GdFe-based alloy as a ferromagnetic material of the TMR element was manufactured by the same trial production process as in Example 1 described above. This memory cell is magnetized perpendicularly to the plane of the ferromagnetic film, and the bit line is grounded in order to suppress or attenuate noise generated in the bit line.
[0070]
The noise attenuation time during the differential read operation in the memory cell of this embodiment was about 1/5 compared with the conventional one that does not have a mechanism for suppressing or attenuating noise generated in the bit line.
[0071]
As described above, the ferromagnetic nonvolatile memory element (1T1R type MRAM) of the present invention can suppress or attenuate noise generated in the bit line, and can stably perform a read operation.
[0072]
In addition, by using the ferromagnetic nonvolatile memory element of the present invention, in a portable information processing device such as a memory chip, a portable communication device, a personal computer device, information is not lost even if the power is cut off, Utilizing a so-called nonvolatile function, a stable memory function can be provided even under use conditions where the power supply is unstable. Further, when a conventional SRAM (Static Random Access Memory) is backed up by a battery and used as a work memory, the use of the storage element of the present invention eliminates the need for a backup power source, thereby reducing the cost and the device. Greatly contributes to miniaturization. Furthermore, a portable information processing apparatus such as a portable communication device or a portable personal computer can be obtained by using the storage element of the present invention that can be rewritten several digits at high speed instead of the NOR flash memory used as the program memory. The processing performance can be greatly improved.
[0073]
Hereinafter, a memory chip and a portable information processing apparatus using the ferromagnetic nonvolatile memory element of the present invention will be described.
[0074]
(1) Memory chip:
A ferromagnetic nonvolatile memory element (memory array) was formed on a semiconductor substrate by the manufacturing steps shown in FIGS. 15A to 15G to manufacture a memory chip. After adding an EEPROM (Electrical Erasable and Programmable ROM) compatible drive circuit to this memory chip, lead frame (a metal product with a single frame structure, chip mounting part, wire bonding inner lead part and substrate mounting) It is mounted on the outer lead part for soldering) and enclosed in a ceramic package. The memory device thus fabricated operated normally even after a stress of 1 hour at 40 ° C.
[0075]
In addition, on the same chip, the above-described ferromagnetic nonvolatile memory element, and a control circuit (including an 8-bit microprocessor) for controlling writing and reading of information in the ferromagnetic nonvolatile memory element, and others It is also possible to configure an embedded magnetic memory chip by arranging various circuits.
[0076]
(2) Portable information processing device:
The portable information processing apparatus includes a nonvolatile memory composed of the ferromagnetic nonvolatile memory element according to the present embodiment as a program storage memory, and is configured such that a control circuit operates according to a program stored in the program storage memory. Is. As an example, FIG. 17 shows a schematic configuration of a portable information processing apparatus having a communication function.
[0077]
In FIG. 17, a portable information processing apparatus includes a program storage memory 60 in which a predetermined program is stored, a control unit 61 that operates according to the program stored in the program storage memory 60, and a wired line (such as a telephone line). A communication unit 62 capable of transmitting and receiving information via a public network or ISDN) or a wireless line, a display unit 63 such as a liquid crystal display, a storage unit 64, and an input unit 65 such as a keyboard. The control unit 61 exchanges information with an external information terminal via the communication unit 62 and displays information on the display unit 63. In addition, the control unit 61 can store the calculation result in the storage unit 64. In addition, the control unit 61 can execute various processing operations and control operations in accordance with the input from the input unit 65. By such calculation and control by the control unit 61, a function close to the function of an existing personal computer is realized.
[0078]
As described above, this portable information processing apparatus can achieve substantially the same performance as when a DRAM is used by using a ferromagnetic nonvolatile memory element as a program storage memory.
[0079]
In the portable information processing apparatus described above, the ferromagnetic nonvolatile memory element of the present invention can be used for the storage unit 64 as well as the program storage memory 60.
[0080]
【The invention's effect】
As described above, according to the present invention, it is possible to eliminate the influence of noise that occurs during magnetization reversal during the reproduction of stored information. A magnetic element can be provided.
[0081]
Further, by using this ferromagnetic nonvolatile magnetic element, a highly reliable memory chip and portable information processing device using a ferromagnetic material can be provided.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a ferromagnetic nonvolatile memory element according to an embodiment of the present invention.
2 is a partial cross-sectional view showing the structure of a memory cell of the ferromagnetic nonvolatile memory element shown in FIG.
3A and 3B are diagrams showing a TMR element in which a ferromagnetic film is magnetized in the horizontal direction, in which FIG. 3A is a schematic diagram showing the direction of magnetization when the resistance is large, and FIG. 3B is a diagram of magnetization when the resistance is small. It is a schematic diagram which shows direction.
4A and 4B are diagrams showing a TMR element in which a ferromagnetic film is magnetized in the vertical direction, in which FIG. 4A is a schematic diagram showing the direction of magnetization when the resistance is large, and FIG. 4B is a magnetization diagram when the resistance is small. It is a schematic diagram which shows direction.
5 is a schematic diagram for explaining a read operation of a memory cell located at an address [1, 2] in the ferromagnetic nonvolatile memory element shown in FIG. 1;
6 is a schematic diagram for explaining a read operation of a memory cell located at an address [1, 2] in the ferromagnetic nonvolatile memory element shown in FIG. 1;
7 is a schematic diagram for explaining a read operation of a memory cell located at an address [1, 2] in the ferromagnetic nonvolatile memory element shown in FIG. 1;
8 is a schematic diagram for explaining a read operation of a memory cell located at an address [1, 2] in the ferromagnetic nonvolatile memory element shown in FIG. 1;
FIGS. 9A and 9B are schematic views showing how the soft layer of the TMR element is magnetized in the horizontal direction by a magnetic field generated by a write current.
FIGS. 10A and 10B are schematic views showing how the soft layer of the TMR element is magnetized in the vertical direction by a magnetic field generated by a write current. FIGS.
FIG. 11 is a circuit diagram showing an example of a ferromagnetic nonvolatile memory element in which a bit line is grounded with a low impedance according to another embodiment of the present invention.
FIG. 12 is a circuit diagram showing an example of a ferromagnetic nonvolatile memory element in which an inductance is provided on a bit line according to another embodiment of the present invention.
13 is a schematic diagram showing a flow of a write current when rewriting information of a cell at a position [1, 2] in the matrix shown in FIG.
14 is a diagram showing the state of magnetization reversal of the memory cell at the time of writing shown in FIG. 13, wherein (a) is a schematic diagram showing the state of magnetization when a current is passed through the write wiring in a predetermined direction; ) Is a schematic diagram showing the state of magnetization when a current is passed through the bit line in a predetermined direction, and (c) is a schematic diagram of the magnetoresistor in the state of (b) as viewed from above.
FIGS. 15A to 15G are process cross-sectional views illustrating a manufacturing procedure of a memory cell of the ferromagnetic nonvolatile memory element illustrated in FIG. 2;
16 is a diagram of a memory cell manufactured by the manufacturing process illustrated in FIGS. 15A to 15G as viewed from above. FIG.
FIG. 17 is a block diagram showing a schematic configuration of a portable information processing apparatus having a communication function using the ferromagnetic nonvolatile memory element of the present invention.
FIG. 18 is a circuit diagram showing a conventional ferromagnetic nonvolatile memory element employing a 1T1R type differential system.
19A and 19B are schematic views showing the magnetization state of the TMR element R during information reproduction of the ferromagnetic nonvolatile memory shown in FIG.
[Explanation of symbols]
1 Semiconductor substrate
2 source
3 Drain
4 Gate oxide film
5 Gate electrode
6 Drain contact plug
7 Source contact plug
8 Grounding wire
9, 9 'Write wiring
10 Local wiring
11 terminals
12 Variable resistors (magnetoresistance elements)
13 bit line
14 Insulating film
15 Field oxide film
16, 16 'hard layer
17, 17 'Soft layer
18, 18 'Tunnel insulating film
20-22 SiO ₂ film
L coil
BL1 to BL3 bit lines
T11 to T33, Ta1 to Ta3, Tb1 to Tb3, Tb1 ′ to Tb3 ′ transistors
r11-r33 variable resistor (magnetoresistance element)
SA1 to SA3 sense amplifier
WL1 to WL3 Word line
L1-L3 write line

Claims

A first ferromagnetic film and a second ferromagnetic film having a coercive force smaller than that of the first ferromagnetic film, wherein the first ferromagnetic film is magnetized in the first direction; A magnetoresistive element in which information “0” is stored in the case, and in the case of being magnetized in the second direction, information “1” is stored and 1-bit information is stored according to the direction of magnetization;
A bit line to which a predetermined current connected to one end of the magnetoresistive element is supplied;
The first potential generated in the bit line when the second ferromagnetic film is magnetized in the first magnetization direction, and the second ferromagnetic film is opposite to the first magnetization direction A sense amplifier that compares a second potential generated in the bit line when magnetized in a second magnetization direction that is a direction;
To suppress the generation of noise due to electromagnetic induction to the bit line when the magnetization of the second ferromagnetic film is reversed from the first magnetization direction to the second magnetization direction or vice versa. And a means for floating the bit line . A ferromagnetic nonvolatile memory element.

The means for floating the bit line is configured to cause the bit line to be turned on when the magnetization of the second ferromagnetic film is reversed from the first magnetization direction to the second magnetization direction or vice versa. 2. The ferromagnetic non-volatile memory element according to claim 1, further comprising switch means provided on the power supply side for electrically floating.

The switch means includes
A first semiconductor switch provided on an end portion of the power source side of the bit line,
2. The semiconductor device according to claim 1 , further comprising: second and third semiconductor switches provided on two lines respectively connecting the other end of the bit line and two input terminals of the sense amplifier. 3. The ferromagnetic nonvolatile memory element according to 2.

The noise removing means further comprises a semiconductor switch having one terminal connected to the end of the bit line on the sense amplifier side and the other terminal grounded. 2. The ferromagnetic nonvolatile memory element according to 1.

2. The ferromagnetic nonvolatile memory element according to claim 1, further comprising noise removing means , wherein the noise removing means comprises a coil inserted in series in a portion of the bit line on the sense amplifier side. .

2. The ferromagnetic nonvolatile material according to claim 1, comprising a single semiconductor switch element, and a unit cell constituting a 1-bit memory is formed from the semiconductor switch element and the magnetoresistive element. Memory element.

In the semiconductor switch element, the drain terminal is connected to one terminal of the magnetoresistive element, the source terminal is grounded, and a predetermined voltage is applied to the gate terminal so that the drain terminal and the source terminal are electrically connected. The ferromagnetic nonvolatile memory element according to claim 6, wherein the ferromagnetic nonvolatile memory element is configured to be connected.

The ferromagnetic nonvolatile memory element according to claim 6, wherein the semiconductor switch element is a field effect transistor having a channel region mainly composed of SiGe.

The ferromagnetic nonvolatile memory element according to claim 6, wherein the substrate on which the semiconductor switch element is formed is an SOI substrate.

Each of the first and second ferromagnetic films of the magnetoresistive element has an easy axis of magnetization in a predetermined direction, and a part of the bit line is located immediately above the first ferromagnetic film. ,
A write line passing through the vicinity of the second ferromagnetic film;
The first ferromagnetic film is magnetized in a predetermined direction along the easy axis by a magnetic field generated by flowing a current of a predetermined magnitude in both the bit line and the write wiring in a predetermined direction, The second ferromagnetic film is configured to be magnetized in a predetermined direction along the easy axis by a magnetic field generated by flowing a current of a predetermined magnitude through the bit line in a predetermined direction. The ferromagnetic non-volatile memory element according to claim 1.

The ferromagnetic nonvolatile memory element according to claim 10, wherein one or both of the bit line and the write line is made of a material mainly composed of copper.

The ferromagnetic nonvolatile memory element according to claim 1, wherein the magnetoresistive element is a tunnel magnetoresistive element.

13. The ferromagnetic non-volatile according to claim 12, wherein the first and second ferromagnetic films constituting the tunnel magnetoresistive element are each magnetized in a horizontal direction with respect to the in-plane direction of the film. Sex memory element.

The ferromagnetic nonvolatile material according to claim 12, wherein the first and second ferromagnetic films constituting the tunnel magnetoresistive element are magnetized in a direction perpendicular to an in-plane direction of the film. Memory element.

1 bit according to the magnetization direction of the first ferromagnetic film, which has a first ferromagnetic film and a second ferromagnetic film having a coercive force smaller than that of the first ferromagnetic film. In the information reproducing method of the ferromagnetic nonvolatile memory element in which the magnetoresistive element in which the information is stored is connected to a bit line to which a predetermined current is supplied,
The first potential generated in the bit line when the second ferromagnetic film is magnetized in the first magnetization direction, and the second ferromagnetic film is opposite to the first magnetization direction Comparing the second potential generated in the bit line when magnetized in a second magnetization direction that is a direction, and reading information stored in the magnetoresistive element;
Electrically floating the bit line when reversing the magnetization of the second ferromagnetic film from the first magnetization direction to the second magnetization direction or vice versa. An information reproduction method characterized by the above.

1 bit according to the magnetization direction of the first ferromagnetic film, which has a first ferromagnetic film and a second ferromagnetic film having a coercive force smaller than that of the first ferromagnetic film. In the information reproducing method of the ferromagnetic nonvolatile memory element in which the magnetoresistive element in which the information is stored is connected to a bit line to which a predetermined current is supplied,
The first potential generated in the bit line when the second ferromagnetic film is magnetized in the first magnetization direction, and the second ferromagnetic film is opposite to the first magnetization direction Comparing the second potential generated in the bit line when magnetized in a second magnetization direction that is a direction, and reading information stored in the magnetoresistive element;
And grounding the bit line with a predetermined impedance when the magnetization of the second ferromagnetic film is reversed from the first magnetization direction to the second magnetization direction or when the magnetization is reversed. An information reproduction method characterized by the above.

15. A memory chip in which the ferromagnetic nonvolatile memory element according to claim 1 is formed on a semiconductor substrate.

The memory chip according to claim 17, wherein a control circuit that controls writing and reading of information in the ferromagnetic nonvolatile memory element is formed on the same substrate.

15. A portable information device comprising: a program storage memory comprising the ferromagnetic non-volatile storage element according to claim 1; and control means that operates according to a program stored in the program storage memory. Processing equipment.

20. The portable device according to claim 19, further comprising a communication unit capable of transmitting and receiving information via a wired line or a wireless line, wherein the control unit controls transmission and reception of information via the communication unit. Type information processing device.