JP4221264B2 - スイッチング電源 - Google Patents
スイッチング電源 Download PDFInfo
- Publication number
- JP4221264B2 JP4221264B2 JP2003322967A JP2003322967A JP4221264B2 JP 4221264 B2 JP4221264 B2 JP 4221264B2 JP 2003322967 A JP2003322967 A JP 2003322967A JP 2003322967 A JP2003322967 A JP 2003322967A JP 4221264 B2 JP4221264 B2 JP 4221264B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- terminal
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
図1では、転流スイッチ(ローサイドスイッチTr2)の端子間に、抵抗16と積分コンデンサ17とからなる三角波生成用CR回路が接続されており、この三角波生成用CR回路からの三角波SAWをアナログ制御回路8に入力することにより高速応答を実現している。
(1) SAW波形と誤差増幅器出力電圧(Amp_out)と誤差増幅器出力電圧の1/2(Amp_out/2)
(2) コンパレータ85の出力波形
(3) コンパレータ86の出力波形
(4) 主スイッチTr1のゲート電圧波形
(5) インダクタ13の電流波形
である。
その三角波は、VCO25、28に入力され、パルス状の三角波信号が生成される。
図8の場合は、〔VCO1の入力信号〕<〔VCO2の入力信号〕のときで、〔VCO1のパルス幅:Tw1〕>〔VCO2のパルス幅:Tw2〕となる。Q2信号にハイレベルが出力され、Q1信号はハイレベルが出力されないことを示している。
図11において、符号62で示すブロックはJKフリップフロップであり、Q信号は3パルスのVCOパルス信号幅分のパルス幅を出力する。
図12の場合は、〔VCO1の入力信号〕<〔VCO2の入力信号〕のときで、〔VCO1の合計のパルス幅:Tw1〕>〔VCO2の合計のパルス幅:Tw2〕となる。Q2信号にハイレベルが出力され、Q1信号はハイレベルが出力されないことを示している。
図15の場合は、〔VCO1の入力信号〕<〔VCO2の入力信号〕のときで、〔VCO1のパルス幅:Tw1〕>〔VCO2のパルス幅:Tw2〕となり、Q1信号はロウレベルとなることを示している。図15では、Tw1>Tw2が判定されると出力Q2がハイレベルとなり、VCOはクリアされる。
25〜28 VCO
19,20 パルス幅大小判定回路
21,22 大小判定結果を保持用フリップフロップ
23 スイッチ信号出力用フリップフロップ
33,34 AND回路
35,36,39 OR回路
Claims (2)
- 直流入力端子間に接続された入力コンデンサと、
一方の端子が、前記直流入力端子の一方の端子に接続された主スイッチと、
一方の端子が前記主スイッチの他方の端子に接続され、他方の端子が前記直流入力端子の他方の端子に接続された転流スイッチと、
前記主スイッチの他方の端子と、直流出力端子の一方の端子との間に接続されたリアクトルと、
前記直流出力端子間に接続された出力コンデンサと、
前記転流スイッチの端子間に接続された抵抗と積分コンデンサからなる三角波生成用CR回路と、
を有するDC/DCコンバータ、および、前記主スイッチと前記転流スイッチとをオン・オフ制御する制御装置、からなるスイッチング電源であって、
前記制御装置は、前記直流出力端子の前記一方の端子の電圧であるサンプル電圧と、所定の基準電圧を入力するアナログ演算増幅器、
前記アナログ演算増幅器の出力を分圧して上限基準電圧および下限基準電圧を生成する抵抗回路、
前記抵抗回路が生成した前記上限基準電圧および前記三角波生成用CR回路の抵抗とコンデンサとの接続点の三角波の電圧がそれぞれ入力され、入力電圧の大きさに比例した幅のパルス状の信号を出力する第1,第2の電圧制御発振器と、
前記抵抗回路が生成した前記下限基準電圧および前記三角波生成用CR回路の抵抗とコンデンサとの接続点の前記三角波の電圧がそれぞれ入力され、入力電圧の大きさに比例した幅のパルス状の信号を出力する第3,第4の電圧制御発振器と、
第1,第2の電圧制御発振器が出力する前記パルス状の信号の出力パルス幅の大きさを比較する第1のパルス幅大小判定回路と、
第3,第4の電圧制御発振器が出力する前記パルス状の信号の出力パルス幅の大きさを比較する第2のパルス幅大小判定回路と、
前記第1,第2のパルス幅大小判定回路の判定結果から、前記サンプル電圧が前記基準電圧と一致するように、前記主スイッチおよび転流スイッチのオン・オフ制御信号を生成する制御信号生成回路と、
からなることを特徴とするスイッチング電源。 - 直流入力端子間に接続された入力コンデンサと、
一方の端子が、前記直流入力端子の一方の端子に接続された主スイッチと、
一方の端子が前記主スイッチの他方の端子に接続され、他方の端子が前記直流入力端子の他方の端子に接続された転流スイッチと、
前記主スイッチの他方の端子と、直流出力端子の一方の端子との間に接続されたリアクトルと、
前記直流出力端子間に接続された出力コンデンサと、前記転流スイッチの端子間に接続された抵抗と積分コンデンサからなる三角波生成用CR回路と、
を有するDC/DCコンバータ、および、前記主スイッチと前記転流スイッチとをオン・オフ制御する制御装置、からなるスイッチング電源であって、
前記制御装置は、前記直流出力端子の前記一方の端子の電圧と、所定の基準電圧を入力するアナログ演算増幅器、
前記アナログ演算増幅器の出力を分圧して上限基準電圧および下限基準電圧を生成する抵抗回路、
前記抵抗回路が生成した前記上限基準電圧および前記三角波生成用CR回路の抵抗とコンデンサとの接続点の三角波の電圧がそれぞれ入力され、入力電圧の大きさに比例した周波数のパルス状の信号を出力する第1,第2の電圧制御発振器と、
前記抵抗回路が生成した前記下限基準電圧および前記三角波生成用CR回路の抵抗とコンデンサとの接続点の前記三角波の電圧がそれぞれ入力され、入力電圧の大きさに比例した周波数のパルス状の信号を出力する第3,第4の電圧制御発振器と、
一クロック周波数中の第1,第2の電圧制御発振器の出力パルス数の大小を比較する第1のパルス数比較回路と、
一クロック周波数中の第3,第4の電圧制御発振器の出力パルス数の大小を比較する第2のパルス数比較回路と、
前記第1,第2のパルス数比較回路の比較結果から、前記サンプル電圧が前記基準電圧と一致するように、前記主スイッチおよび転流スイッチのオン・オフ制御信号を生成する制御信号生成回路と、
からなることを特徴とするスイッチング電源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003322967A JP4221264B2 (ja) | 2003-09-16 | 2003-09-16 | スイッチング電源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003322967A JP4221264B2 (ja) | 2003-09-16 | 2003-09-16 | スイッチング電源 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005094884A JP2005094884A (ja) | 2005-04-07 |
JP4221264B2 true JP4221264B2 (ja) | 2009-02-12 |
Family
ID=34454176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003322967A Expired - Fee Related JP4221264B2 (ja) | 2003-09-16 | 2003-09-16 | スイッチング電源 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4221264B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108254614B (zh) * | 2016-12-29 | 2020-04-24 | 比亚迪股份有限公司 | 开关电源及其电压采样电路 |
-
2003
- 2003-09-16 JP JP2003322967A patent/JP4221264B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005094884A (ja) | 2005-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5874818A (en) | Method and apparatus for sensing load current in a motor controller | |
KR101312813B1 (ko) | 아날로그·디지털 변환 회로 | |
CN101133553B (zh) | Pwm信号发生电路 | |
EP2719077B1 (en) | Direct drive waveform generator | |
JP5412119B2 (ja) | 三角波発生回路 | |
EP2763317A2 (en) | Direct drive waveform amplifier | |
EP1563606A1 (en) | Pulse width modulation analog to digital conversion | |
CN111277135B (zh) | 功率转换器 | |
JP2008092387A (ja) | アナログ・デジタル変換回路、タイミング信号発生回路および制御装置 | |
KR0139835B1 (ko) | D/a 변환 장치 및 a/d 변환 장치 | |
JP2000216642A (ja) | 電力増幅器 | |
JP4221264B2 (ja) | スイッチング電源 | |
KR101119903B1 (ko) | 타이밍 발생 회로 | |
JPH05111241A (ja) | Dc−dcコンバータ | |
KR101388127B1 (ko) | 신호 비교 회로 및 전력 변환 장치 | |
JP3532237B2 (ja) | 電圧/周波数変換装置 | |
WO2008041428A1 (fr) | Circuit de conversion analogique/numérique, circuit de génération de signal de minutage et dispositif de commande | |
JP2677215B2 (ja) | ゼロボルトスイッチパルス幅変調型スイッチングレギュレータの制御回路 | |
Quintero et al. | FPGA based digital control with high-resolution synchronous DPWM and high-speed embedded A/D converter | |
JP2009118362A (ja) | A−d変換装置 | |
JP5190014B2 (ja) | 積分型ad変換回路およびad変換方法 | |
Suraj et al. | Generation of phase shifted PWM and phase shifted sawtooth signals utilizing FPGA for controlling of power converters | |
JP4652757B2 (ja) | 負荷駆動回路およびモータ駆動回路 | |
JP2991706B1 (ja) | 直流同期モータ用駆動回路 | |
US7498963B2 (en) | Method for generating a modulator input signal and premodulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080716 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |