JP4216080B2 - Antenna interface unit - Google Patents

Antenna interface unit Download PDF

Info

Publication number
JP4216080B2
JP4216080B2 JP2002581617A JP2002581617A JP4216080B2 JP 4216080 B2 JP4216080 B2 JP 4216080B2 JP 2002581617 A JP2002581617 A JP 2002581617A JP 2002581617 A JP2002581617 A JP 2002581617A JP 4216080 B2 JP4216080 B2 JP 4216080B2
Authority
JP
Japan
Prior art keywords
insulator
matching circuit
multiplexer
tunable
power amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002581617A
Other languages
Japanese (ja)
Other versions
JP2004523993A (en
Inventor
スタンレイ エス. トンチク,
Original Assignee
キョウセラ ワイヤレス コープ.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/904,631 external-priority patent/US6690251B2/en
Application filed by キョウセラ ワイヤレス コープ. filed Critical キョウセラ ワイヤレス コープ.
Publication of JP2004523993A publication Critical patent/JP2004523993A/en
Application granted granted Critical
Publication of JP4216080B2 publication Critical patent/JP4216080B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/20Frequency-selective devices, e.g. filters

Landscapes

  • Transceivers (AREA)
  • Microwave Amplifiers (AREA)
  • Details Of Aerials (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Burglar Alarm Systems (AREA)
  • Amplifiers (AREA)

Abstract

A ferro-electric tunable duplexer is provided, integrated with one or more of the following parts: a power amplifier, an isolator, a diplexer, a low noise amplifier and an antenna matching circuit. More specifically, in addition to adding F-E tunability, one or more of the above components is integrated with the duplexer on one substrate. The components are integrated on one substrate either by placing each component, with the appropriate matching circuit directly on the substrate, or by direct fabrication of the component and matching circuit into or onto the substrate.

Description

(関連出願)
本出願は、本明細書中で参照として援用される、2001年4月11日に出願された米国仮出願第60/283,093号の利益を主張する。さらに、この出願は、本明細書中で参照として援用される、2001年7月13日に出願された米国出願第09/904,631号、2001年7月24日に出願された第09/912,753号、2001年8月8日に出願された第09/927,732号、2001年8月10日に出願された09/927,136号、2002年1月11日に出願された「Tunable Capacitor」、および2002年2月8日に出願された「Tunable Isolator」に関連する。
(Related application)
This application claims the benefit of US Provisional Application No. 60 / 283,093, filed Apr. 11, 2001, which is incorporated herein by reference. In addition, this application is a U.S. application Ser. No. 09 / 904,631, filed Jul. 13, 2001, 09/09, filed Jul. 24, 2001, which is incorporated herein by reference. No. 912,753, 09 / 927,732 filed on August 8, 2001, 09 / 927,136 filed on August 10, 2001, filed on January 11, 2002 Related to “Tunable Capacitor” and “Tunable Isolator” filed on Feb. 8, 2002.

(背景)
無線電話等(それに制限されない)無線通信デバイスは、空気を介して信号を送信かつ受信するために、多くの電気的コンポーネントを利用する。トランシーバは、実際に信号を送信かつ受信する無線電話の一つである。トランシーバの前部端は、信号経路における空気インターフェイスに最も近いトランシーバの一部分である。前部端は、信号経路において、アンテナおよびアンテナ側のいくつかのコンポーネントを含む。トランシーバの前部端に必要とされるコンポーネントのいくつかは、電力増幅器(PA)、絶縁体、低雑音増幅器(LNA)およびマルチプレクサである。各これらのコンポーネントは、典型的には、パッケージ化されたデバイスとして製造される。PAまたはLNAの場合、このパッケージは、典型的には、アクティブなデバイス、ならびに、入力および出力抵抗を産業規格50オームにするための内部の入力および出力整合回路を含む。
(background)
Wireless communication devices, such as (but not limited to) wireless telephones, utilize a number of electrical components to send and receive signals over the air. A transceiver is one type of radiotelephone that actually transmits and receives signals. The front end of the transceiver is the portion of the transceiver closest to the air interface in the signal path. The front end includes the antenna and several components on the antenna side in the signal path. Some of the components required at the front end of the transceiver are a power amplifier (PA), an insulator, a low noise amplifier (LNA) and a multiplexer. Each of these components is typically manufactured as a packaged device. In the case of PA or LNA, this package typically includes the active device and internal input and output matching circuits to bring the input and output resistance to industry standard 50 ohms.

1つの共通の実施形態において、パッケージPAは、セラミックまたは他の基板上に配置される高性能FET(例えば、GaAs)を含む。例えば、バイポーラ接合トランジスタ(BJT)および高電子移動度のトランジスタ(HEMT)等の他のアクティブなデバイスが、利用され得る。整合回路は、セラミックの基板上にパターン化されるか、ひとまとめにされた表面マウント技術(SMT)コンポーネントを利用して製造され得る。FETは、パッケージ表面に(可能であれば金属ヒートシンクに)結合され、その後、典型的には、ボンドワイヤを用いて入力、出力およびバイアスパッドに接続される。   In one common embodiment, the package PA includes a high performance FET (eg, GaAs) disposed on a ceramic or other substrate. For example, other active devices such as bipolar junction transistors (BJT) and high electron mobility transistors (HEMT) may be utilized. The matching circuit can be patterned on a ceramic substrate or manufactured using a group of surface mount technology (SMT) components. The FET is bonded to the package surface (possibly to a metal heat sink) and then typically connected to the input, output and bias pads using bond wires.

要件に応じて、多段PAデバイスが同様に利用され得る。このことは、1つのPAデバイスが1つより多い増幅トランジスタを含み得ることを意味する。このことには、多くの理由が必要であり得る。1つの可能な理由は、要求されるゲインを生成することである。多段PAデバイスの場合、段間インピーダンス整合回路が同様に利用され得、ある段階の出力とその後の段階の入力との間を整合させる。   Depending on requirements, multi-stage PA devices can be used as well. This means that one PA device can contain more than one amplifying transistor. This can require many reasons. One possible reason is to generate the required gain. In the case of a multi-stage PA device, an interstage impedance matching circuit can be used as well, to match between the output of one stage and the input of a subsequent stage.

FETまでの入力、出力およびバイアス線は、セラミック基板まで道順が決められる。整合回路を通過した後、入力および出力線は、PAパッケージ上のコネクタを通り、下にプリントされるワイヤボード(ほとんどの場合、FR−4で作られる)まで、基板から道順を決められる。パッケージパッドを入力、出力およびバイアス線に接続するために、さらなるワイヤボンディングが必要とされ得る。   Input, output and bias lines to the FET are routed to the ceramic substrate. After passing through the matching circuit, the input and output lines are routed from the board through the connectors on the PA package and down to the printed wiring board (mostly made of FR-4). Additional wire bonding may be required to connect the package pads to the input, output and bias lines.

パッケージはさらに、いくつかの種類のパッケージ(典型的にはポリマー)包装(encasing)を含み、全体的または部分的に、FETおよびセラミック基板は、整合回路を保持する。入力および出力バイアスリードは、パッケージの端において見られ得る。   The package further includes several types of package (typically polymer) encasing, in whole or in part, the FET and ceramic substrate hold the matching circuit. Input and output bias leads can be seen at the edge of the package.

絶縁体、デュプレクサ、ダイプレクサおよび低雑音増幅器(LNA)は、十分に同じ方法で操作される。パッケージ化されたデバイスとして、これらは、それぞれ入力および出力インピーダンスを50オームまでにする別々の整合回路を有する別々の基板を有する。   Insulators, duplexers, diplexers and low noise amplifiers (LNA) are operated in a sufficiently similar manner. As packaged devices, they have separate substrates with separate matching circuits, each bringing input and output impedances up to 50 ohms.

ほとんどのRFテスト装置は、約50オームのインピーダンスで複数の部分のみをテストする。製造業者および設計者は、典型的には、各部分を別々にテストすることができることを望む。歴史的に、このことが達成され得る唯一の方法は、各部分が50オーム前後の入力および出力インピーダンスを有することである。このため、PAおよびLNA等の複数の部分は、例えば、典型的には、インピーダンスが約50オームに等しいように製造されてきた。このことは、多くのこれらの部分に対して多数の入力および出力整合回路の利用を必要としてきた。   Most RF test equipment only tests multiple parts with an impedance of about 50 ohms. Manufacturers and designers typically want to be able to test each part separately. Historically, the only way this can be accomplished is that each part has an input and output impedance of around 50 ohms. For this reason, multiple parts such as PA and LNA have typically been manufactured, for example, with an impedance equal to about 50 ohms. This has necessitated the use of multiple input and output matching circuits for many of these parts.

デュプレクサは、トランシーバ前部端における主要なコンポーネントの1つである。デュプレクサは、3つのポート(1つのポートは、入力または出力である)を有する。1つのポートは、アンテナに接続される。第2のポートは、トランシーバの送信信号経路に接続される。デュプレクサが、送信経路をアンテナと接続させることにより、送信信号は、アンテナにおいて送信され得る。   The duplexer is one of the major components at the front end of the transceiver. The duplexer has three ports (one port is input or output). One port is connected to the antenna. The second port is connected to the transmit signal path of the transceiver. The duplexer connects the transmission path with the antenna, so that the transmission signal can be transmitted at the antenna.

第3のポートは、トランシーバの受信経路に接続される。アンテナは、アンテナを受信経路と接続することにより、受信信号は、トランシーバの受信経路によって受信され得る。   The third port is connected to the receive path of the transceiver. The antenna connects the antenna to the receive path so that the received signal can be received by the receive path of the transceiver.

デュプレクサの重要な機能は、送信信号をトランシーバの受信経路から分離することである。送信信号は、典型的には、受信信号よりもずっと強力である。送信信号のいくらかは、本質的に、受信経路まで下がる。しかし、この受信経路まで下がる送信信号は、著しく低減されなくてはならない(または、減衰されなくてはならない)。そうでなければ、受信経路まで下がる送信信号は、受信信号を圧倒するか、または、制圧する。無線電話は、ユーザに対する受信信号を識別および復号することができない。   An important function of the duplexer is to separate the transmit signal from the receive path of the transceiver. The transmitted signal is typically much stronger than the received signal. Some of the transmitted signal essentially goes down to the receive path. However, the transmitted signal down to this receive path must be significantly reduced (or attenuated). Otherwise, the transmission signal that goes down to the reception path overwhelms or suppresses the reception signal. The radiotelephone cannot identify and decode the received signal for the user.

受信経路まで下がる送信信号の必要とされる減衰は、いくらかの費用で実現される。デュプレクサはまた、送信用のアンテナまで進む送信信号を減衰する。アンテナまで進む送信信号におけるこの減衰は、損失として知られる。デュプレクサにおける送信信号の損失を低減することは有益である。   The required attenuation of the transmitted signal down to the receive path is realized at some cost. The duplexer also attenuates the transmitted signal that travels to the transmitting antenna. This attenuation in the transmitted signal going to the antenna is known as loss. It is beneficial to reduce transmission signal loss in the duplexer.

さらに、デュプレクサは、典型的には、送信信号の受信経路の減衰を十分に達成しなくてはならない。消費者は、継続的に、さらなる特徴とよりよい性能を有する、ますます小型の無線電話を要求している。従って、デュプレクサのサイズを低減する一方で、受信経路における送信信号の減衰を維持するか、または、改善し、かつ、同時に、アンテナへの送信信号の損失を維持するか、または、改善することが有益である。   Further, the duplexer must typically achieve sufficient attenuation of the receive path of the transmitted signal. Consumers are continually demanding increasingly smaller wireless telephones with additional features and better performance. Thus, while reducing the size of the duplexer, maintaining or improving the attenuation of the transmitted signal in the receive path, and at the same time maintaining or improving the loss of the transmitted signal to the antenna It is beneficial.

(要旨)
トランシーバは、無線通信デバイスのコスト、サイズおよび電力消費の重要な部分を説明する。アンテナ、デュプレクサ、ダイプレクサ、絶縁体、PA、LNAおよびそれらの他の整合回路を含む前部端は、トランシーバのコスト、サイズおよび電力消費の重要な部分を説明する。これらの部分のコスト、サイズおよび電力消費を個別かつ一緒に低減することは有益である。
(Summary)
Transceivers account for an important part of the cost, size and power consumption of wireless communication devices. The front end, including antennas, duplexers, diplexers, insulators, PAs, LNAs and their other matching circuits, account for an important part of transceiver cost, size and power consumption. It would be beneficial to reduce the cost, size and power consumption of these parts individually and together.

簡単に言うと、本発明は、1つ以上の他の部分を統合し得る強誘電性チューナブルデュプレクサを提供する。この組み合わせは、本明細書中でアンテナインターフェイスユニットと呼ばれる。より詳細には、F−Eチューナビリティの付加に加えて、本発明は、1つの基板上の1つ以上の上記のコンポーネントを統合する。適切な整合回路と共に各コンポーネントを直接基板上に配置するか、あるいは、基板内または基板上にコンポーネントおよび整合回路を直接製造するかのどちらかによって、コンポーネントが1つの基板上に統合される。   Briefly, the present invention provides a ferroelectric tunable duplexer that can integrate one or more other parts. This combination is referred to herein as an antenna interface unit. More specifically, in addition to adding FE tunability, the present invention integrates one or more of the above components on a single board. The components are integrated on a single substrate, either by placing each component directly on the substrate with an appropriate matching circuit, or by manufacturing the component and matching circuit directly in or on the substrate.

例えば、PA、絶縁体およびデュプレクサを統合する場合、PAアクティブデバイス(例えば、GaAs FET)は、共通の基板上に直接配置される。コンポーネントの統合の一部分として、そのコンポーネント用の整合回路は、共通の基板上にパターン化されるか、または、配置され得る。PA用の整合回路は、この基板上にパターン化されるか、または、配置される。利用される場合は、絶縁体は、この共通の基板上に直接製造され得るか、または、別個のコンポーネントとしてマウントされる。   For example, when integrating PAs, insulators, and duplexers, PA active devices (eg, GaAs FETs) are placed directly on a common substrate. As part of component integration, the matching circuit for that component can be patterned or placed on a common substrate. The PA matching circuit is patterned or placed on this substrate. If utilized, the insulator can be fabricated directly on this common substrate or mounted as a separate component.

分離装置とデュプレクサとの間の整合回路は、基板上にパターン化されるか、または、製造される。絶縁体は、基板を覆って配置されるフェライトパック、磁石および遮蔽体と共に、この基板上にパターン化された接合部を有する。   The matching circuit between the separation device and the duplexer is patterned or manufactured on a substrate. The insulator has a patterned joint on the substrate, along with a ferrite pack, magnet and shield disposed over the substrate.

統合のために、ストリップラインデュプレクサは、2分の1の各共振器のような共通の基板を利用することが好まれ得る。もしくは、この長さは、対応する実物のマイクロストリップよりも短い。どのようなタイプのデュプレクサが利用されようとも、任意のカップリングおよびチューニングキャパシタが、共通の基板上にパターン化される。同一の種類の統合が、LNA、ダイプレクサおよびアンテナ整合回路に対して実行される得ることが理解される。最小の損失は、後のPA BPF、ダイプレクサまたはマルチプレクサに対する鍵となる要件である場合、低損失基板は、当業者に周知のであるように利用されなくてはならない。   For integration, it may be preferred that the stripline duplexer utilize a common substrate such as each half resonator. Alternatively, this length is shorter than the corresponding real microstrip. Whatever type of duplexer is utilized, any coupling and tuning capacitors are patterned on a common substrate. It is understood that the same type of integration can be performed for LNA, diplexer and antenna matching circuit. If minimum loss is a key requirement for a later PA BPF, diplexer or multiplexer, a low loss substrate must be utilized as is well known to those skilled in the art.

整合回路のトポロジーは、2つの鍵となる例外を有する典型的な整合回路のトポロジーである。(1)これらは、共通の基板上で他の部分および整合回路と統合される。(2)これらは、F−Eチューナブルコンポーネントを含み得るが、これらは全てが、F−Eチューナブルコンポーネントを含む必要はない。PAおよび絶縁体整合回路は、典型的には、pi整合回路(シャントキャパシタ、直列インダクタ、または、マイクロストリップライン、シャントキャパシタ)である。絶縁体は、典型的には、直列またはシャントリアクタンス回路を利用する。ダイプレクサおよびデュプレクサ整合回路は、典型的には、単純な直列入力および出力キャパシタである。アンテナ整合回路は、L−C伝線を有する高次整合回路を生成するpiまたはT回路である。好ましくは、デュプレクサは、2001年7月24日に出願された米国特許出願第09/912,753号に請求されるものである。   The matching circuit topology is a typical matching circuit topology with two key exceptions. (1) They are integrated with other parts and matching circuits on a common substrate. (2) These may include FE tunable components, but not all of them need to include FE tunable components. The PA and insulator matching circuit are typically pi matching circuits (shunt capacitors, series inductors, or microstrip lines, shunt capacitors). The insulator typically utilizes a series or shunt reactance circuit. Diplexers and duplexer matching circuits are typically simple series input and output capacitors. The antenna matching circuit is a pi or T circuit that generates a higher-order matching circuit having an LC transmission line. Preferably, the duplexer is as claimed in US patent application Ser. No. 09 / 912,753 filed Jul. 24, 2001.

(好ましい実施形態の詳細な説明)
ここで図1を参照すると、統合されたアンテナインターフェイスユニット(AIU)12が示される。CDMA携帯電話に共通するように、デュプレクサが示されるが、マルチプレクサは、同様に利用され得る。以下の説明は、至るところにおいてデュプレクサについて述べるが、マルチプレクサまたはBPFが、デュプレクサに代用され得ることが理解されるべきである。PAユニット20、絶縁体ユニット24およびデュプレクサ28は全て、共通の基板16に取り付けられ、3つのコンポーネントの各々に対して個別の基板の必要性を排除する。
Detailed Description of Preferred Embodiments
Referring now to FIG. 1, an integrated antenna interface unit (AIU) 12 is shown. A duplexer is shown, as is common to CDMA mobile phones, but multiplexers can be utilized as well. The following description refers to duplexers throughout, but it should be understood that a multiplexer or BPF can be substituted for a duplexer. The PA unit 20, insulator unit 24, and duplexer 28 are all attached to a common substrate 16, eliminating the need for a separate substrate for each of the three components.

基板は、好ましくは、注意深く選択された材料から作られる。典型的には決定的な基板パラメターは、誘電定数、損失タンジェント、熱特性、コストおよび処理の簡便さである。典型的には、誘電定数は、約40より小さくなるべきであり、損失タンジェントは、関心のある周波数範囲において、約0.001より小さくなるべきである。低損失基板は、より高い損失基板よりも高価であり得る。設計者は、頻繁にコストの問題と損失等の性能パラメターとのバランスを取らなくてはならない。さらに、金属損失はまた、最小化されなくてはならない。低損失金属を収容し得る基板が、選択されなくてはならない。   The substrate is preferably made from carefully selected materials. Typically, critical substrate parameters are dielectric constant, loss tangent, thermal properties, cost, and ease of processing. Typically, the dielectric constant should be less than about 40 and the loss tangent should be less than about 0.001 in the frequency range of interest. A low loss substrate may be more expensive than a higher loss substrate. Designers often have to balance cost issues with performance parameters such as losses. Furthermore, metal loss must also be minimized. A substrate that can accommodate the low loss metal must be selected.

マルチプレクサを有するコンポーネントの統合の利点は、(1)別々の部分の利用から生じる損失と比較して、統合デバイスに関連する全損失の低減(それにより、仕様にあわせることが容易になる)、(2)サブシステムにおけるTxチェーンのフットプリントの低減、(3)無線通信デバイスに関する限り、特に、全部分数の低減、(4)低減されたパッケージ化および部分数によるコストの低減、(5)個別の集中素子コンポーネントとして導入される場合と比較して、より少ない付加損失およびより狭い占有面積を有するf−eチューナブルコンポーネントの統合、を含む。   The advantages of integrating components with multiplexers are: (1) a reduction in total losses associated with the integrated device compared to losses resulting from the use of separate parts (which makes it easier to meet specifications); 2) Reduction of Tx chain footprint in subsystems, (3) As far as wireless communication devices are concerned, in particular, reduction of total parts, (4) reduction of costs due to reduced packaging and parts, (5) individual This includes the integration of fe tunable components with less added loss and a smaller footprint compared to when introduced as a lumped component.

基板16上に配置されたPA対絶縁体整合回路41は、PAユニットを絶縁体ユニット24と接続させる。基板16に上に配置された絶縁体対デュプレクサ整合回路44は、絶縁体をデュプレクサと接続させる。   A PA-to-insulator matching circuit 41 disposed on the substrate 16 connects the PA unit to the insulator unit 24. An insulator-to-duplexer matching circuit 44 disposed on the substrate 16 connects the insulator to the duplexer.

好ましくは絶縁体が利用されるが、それは選択的である。絶縁体が利用されない場合は、絶縁体が取り除かれ、PA対絶縁体整合回路および絶縁体対デュプレクサ整合回路が、PA対デュプレクサ整合回路によって置き換えられることが理解される。本明細書中に開示されるような設計において、設計者が絶縁体の利用を選択するのには、2つの主な理由がある。理由は、(1)絶縁体(この場合は、PA)に先行するデバイスに、あるロードインピーダンスを提供すること、(2)絶縁体(この場合PA)に先行するデバイス内に、望まれない信号が送り戻されるのを防ぐこと、である。PAに送り戻される望まれない信号は、受容可能でない全設計を提供し得る、受容可能でない混合または変形あるいは両方を生成させ得る。   Preferably an insulator is used, but it is optional. It will be appreciated that if an insulator is not utilized, the insulator is removed and the PA-to-insulator matching circuit and the insulator-to-duplexer matching circuit are replaced by a PA-to-duplexer matching circuit. In a design as disclosed herein, there are two main reasons why a designer chooses to use an insulator. The reasons are: (1) providing a certain load impedance to the device preceding the insulator (in this case PA), (2) unwanted signals in the device preceding the insulator (in this case PA) To prevent it from being sent back. Undesirable signals sent back to the PA can cause unacceptable mixing and / or deformation that can provide an unacceptable overall design.

従来技術において周知なように、多くの場合、絶縁体が排除され得る。このことは、(1)PAが、動作条件下において受容可能なロードを示し得る場合、あるいは、(2)絶縁体が、所望の信号経路における逆電力伝播の作用を低減させる適切な結合器、または、受動性のハイブリッド結合器によって置き換え得る場合に、当てはまる。受動性の結合器、または、受動的なハイブリッド結合器は、本出願に概略が示されるように、基板上に直接製造することによって、より容易に実装され得る。   In many cases, the insulator can be eliminated, as is well known in the art. This can be because (1) the PA can exhibit an acceptable load under operating conditions, or (2) an appropriate coupler that reduces the effects of reverse power propagation in the desired signal path; Or, if it can be replaced by a passive hybrid coupler. Passive couplers or passive hybrid couplers can be more easily implemented by manufacturing directly on the substrate, as outlined in this application.

AIU12のこの特定の構成は、例示および説明のみの目的のために、詳細が示され、かつ、説明される。AIU12は、PA20を含まなくてもよいし、絶縁体24を含まなくてもよい。図8〜13を参照して一般的により説明されるように、AIUは常に、共通の基板上に、チューナブルマルチプレクサおよびいくつかの他のコンポーネントを有する。それ以外では、AIUを形成するために、マルチプレクサと統合され得る多くの可能なコンポーネントが存在する。PAおよび絶縁体は、単なる2つの例である。   This particular configuration of AIU 12 is shown and described in detail for purposes of illustration and description only. The AIU 12 may not include the PA 20 and may not include the insulator 24. As generally described with reference to FIGS. 8-13, an AIU always has a tunable multiplexer and several other components on a common substrate. Otherwise, there are many possible components that can be integrated with a multiplexer to form an AIU. PA and insulator are just two examples.

また、PAは、複数のアクティブなデバイスを含み得る。これは、多段PAと呼ばれる。1つのアクティブなデバイスに関連して議論されるが、当業者には、この議論が多段PAに適用され得ることが理解される。   A PA may also include multiple active devices. This is called multistage PA. Although discussed in connection with one active device, those skilled in the art will appreciate that this discussion can be applied to multi-stage PAs.

整合回路およびコンポーネントが、共通の基板16上にあるので、インピーダンス整合が産業規格50オームである必要がない。代わりに、インピーダンス整合は、1つのコンポーネントの固有の出力インピーダンス、Zから次のコンポーネントの固有の入力インピーダンスZまでであり得る。 Since the matching circuits and components are on a common substrate 16, the impedance matching need not be an industry standard 50 ohm. Alternatively, the impedance match can be from the inherent output impedance of one component, Z o to the inherent input impedance Z i of the next component.

例えば、図1を再び参照して、PAユニット20が約2.5オームの出力インピーダンスを有し、かつ、絶縁体ユニット24が約12.5オームの入力インピーダンスを有する場合、PA対絶縁体整合回路41は、PAユニット20において2.5homsから、絶縁体ユニット24において12.5オームまでのインピーダンスを整合させる。このことは、従来技術と正反対である。従来技術においては、PAユニットは、典型的には専用の基板を有し、絶縁体ユニットは、典型的には専用の基板を有する。PAユニットは、PAの出力(例えば、2.5オーム)から50オームまでを整合させる、専用の整合回路を有する。絶縁体ユニットは、50オームから絶縁体(例えば、12.5オーム)までを整合させる専用の整合回路を有する。2.5オームから50オームまで上がり、50オームから12.5オームまで下がって戻るこの整合において、信号のさらなる損失が存在する。   For example, referring again to FIG. 1, if the PA unit 20 has an output impedance of about 2.5 ohms and the insulator unit 24 has an input impedance of about 12.5 ohms, then PA to insulator matching The circuit 41 matches impedance from 2.5 homs in the PA unit 20 to 12.5 ohms in the insulator unit 24. This is the opposite of the prior art. In the prior art, the PA unit typically has a dedicated substrate, and the insulator unit typically has a dedicated substrate. The PA unit has a dedicated matching circuit that matches from the PA output (eg, 2.5 ohms) to 50 ohms. The insulator unit has a dedicated matching circuit that matches from 50 ohms to insulators (eg, 12.5 ohms). There is further loss of signal in this alignment, rising from 2.5 ohms to 50 ohms and back down from 50 ohms to 12.5 ohms.

1つのデバイスの固有の出力インピーダンスから別の固有のデバイスの入力インピーダンスを整合させることのさらなる利点は、例えば、ZoおよびZiが、産業規格50オームまでにある場合よりも近い値にある場合に、整合ネットワークにおけるより単純なトポロジーが、多くの場合利用され得ることである。より単純な整合ネットワークは、結果として、より複雑なネットワークと比較して、コンポーネント変化による付加変化がより少なくなる。例えば、Zo=Ziとなる制限においては、信号経路における隣接するデバイス間に整合ネットワークが必要とされない。従来技術において、各デバイスは、典型的には、産業規格50オームに整合される。   A further advantage of matching the input impedance of one specific device from the specific output impedance of one device is, for example, when Zo and Zi are closer to values than would be up to the industry standard 50 ohms. A simpler topology in a matching network can often be used. A simpler matching network results in fewer additional changes due to component changes compared to more complex networks. For example, in the restriction that Zo = Zi, no matching network is required between adjacent devices in the signal path. In the prior art, each device is typically matched to the industry standard 50 ohms.

再び図1を参照して、デュプレクサ28は、2001年7月24日に出願された米国特許出願第09/912,753号に記載されるような低損失チューナブルデュプレクサである。強誘電性キャパシタ等の強誘電性コンポーネントは、デュプレクサをチューニングするために利用される。   Referring again to FIG. 1, duplexer 28 is a low loss tunable duplexer as described in US patent application Ser. No. 09 / 912,753 filed Jul. 24, 2001. Ferroelectric components such as ferroelectric capacitors are used to tune the duplexer.

統合されたアンテナインターフェイスユニットは、統合されていない送信チェーンよりも、送信経路における損失が極めて少ない。例えば、PA等の統合コンポーネントは、2001年7月24日に出願された米国特許出願第09/912,753号に記載されるような、損失をもたらすような取り付けを排除する。具体的には、PA基板と共通の基板との間の電気的接続は、排除される。従来技術において、PAは、典型的には、専用の基板上で製造される。PAを組み込んで、通信デバイスが作られる際に、電気的接続は、PA基板と共通の基板との間に作られなくてはならない。このとこが表面マウント技術(SMT)、手動はんだ付け、ワイヤボンディングまたはいくらかの他の取り付け方法によって達成されようとも、取り付け損失が付加される。PAを共通の基板上に直接マウントすることによって、これらの損失は回避される。   An integrated antenna interface unit has much less loss in the transmission path than a non-integrated transmission chain. For example, an integrated component such as PA eliminates lossy mounting as described in US patent application Ser. No. 09 / 912,753 filed Jul. 24, 2001. Specifically, electrical connection between the PA substrate and the common substrate is eliminated. In the prior art, PAs are typically manufactured on a dedicated substrate. When a communication device is built incorporating a PA, an electrical connection must be made between the PA substrate and the common substrate. Whether this is achieved by surface mount technology (SMT), manual soldering, wire bonding or some other attachment method, attachment losses are added. By mounting the PA directly on a common substrate, these losses are avoided.

ここで図2を参照して、PA整合回路48が示される。PA50は、入力52および出力54を有する。好ましい実施形態では、出力54は、第1のキャパシタ56に接続される。第1のキャパシタ56はまた、接地される。出力54はまた、誘導性素子58に接続される。誘導性素子58は、従来技術において公知の集中素子インダクタ、マイクロストリップ線または任意の他の誘導性素子であり得る。誘導性素子58はまた、第2のキャパシタ60に接続される。誘導性素子58と第2のキャパシタ60との間の接合は、PA整合回路48の出力65を形成する。PA50の出力54はまた、バイアス回路に接続される。バイアス回路は、典型的には、インダクタ68、第3のキャパシタ71および電圧ソース74を含む。   Referring now to FIG. 2, a PA matching circuit 48 is shown. The PA 50 has an input 52 and an output 54. In the preferred embodiment, output 54 is connected to first capacitor 56. The first capacitor 56 is also grounded. Output 54 is also connected to inductive element 58. Inductive element 58 may be a lumped element inductor, microstrip line or any other inductive element known in the prior art. Inductive element 58 is also connected to second capacitor 60. The junction between the inductive element 58 and the second capacitor 60 forms the output 65 of the PA matching circuit 48. The output 54 of the PA 50 is also connected to a bias circuit. The bias circuit typically includes an inductor 68, a third capacitor 71 and a voltage source 74.

別の例となる整合回路トポロジーが、図3に示される。整合回路72は、図3の整合回路72がさらなる誘電性素子74およびさらなるキャパシタ76を有することを除き、図2に示される整合回路48と同様である。また、この整合回路72の出力78は、誘電性素子74とキャパシタ76との間の接合にある。任意または全ての誘電性および容量性コンポーネントは、チューナブルであり得る。   Another example matching circuit topology is shown in FIG. Matching circuit 72 is similar to matching circuit 48 shown in FIG. 2 except that matching circuit 72 of FIG. 3 has a further dielectric element 74 and a further capacitor 76. The output 78 of the matching circuit 72 is at the junction between the dielectric element 74 and the capacitor 76. Any or all dielectric and capacitive components can be tunable.

異なる整合回路トポロジーが、PA整合回路を実装するために利用され得ることは、当業者に理解される。一般的に、より複雑な整合回路は、有限なコンポーネントQによる付加される挿入損失(I.L.)を犠牲にして、整合の制御がより大きくなり、同様に、コストが増加し、ボードのスペースが増大する。   Those skilled in the art will appreciate that different matching circuit topologies can be utilized to implement a PA matching circuit. In general, more complex matching circuits provide greater matching control at the expense of additional insertion loss (IL) due to finite component Q, as well as increased cost and board cost. Space increases.

再び図1を参照して、PAは直接基板16上に配置され、かつ、図2を参照して説明される整合回路は、基板16上に直接製造される。キャパシタは、従来技術において周知である、インターデジタルキャパシタ、ギャップキャパシタあるいはオーバレイキャパシタとして、基板16上に直接製造され得る。PAユニット20、PA対絶縁体整合回路41および絶縁体ユニット24を同一の基板16上に直接製造することによって、50オームまで上がって下がる整合インピーダンスの結果として生じる前述の損失に加えて、取り付け損失が回避される。従来技術において、PAユニットおよび絶縁体ユニットのための別々の基板が、電気的かつ機械的に、共通の基板またはボードに取り付けられなくてはならない。これらの付加的な基板の取り付けに関連した損失が存在する。最終的に、共通の基板またはボード上の別々の基板を接続する電気的な線に、さらなる損失が存在する。PAと絶縁体を共通の基板上で結合することによって、これらの損失が排除されるか、または、著しく低減される。   Referring again to FIG. 1, PA is placed directly on substrate 16 and the matching circuit described with reference to FIG. 2 is fabricated directly on substrate 16. The capacitor can be fabricated directly on the substrate 16 as an interdigital capacitor, gap capacitor or overlay capacitor, as is well known in the prior art. By manufacturing the PA unit 20, PA to insulator matching circuit 41 and insulator unit 24 directly on the same substrate 16, in addition to the aforementioned losses resulting from the matching impedance going up and down to 50 ohms, the mounting loss Is avoided. In the prior art, separate substrates for the PA unit and insulator unit must be electrically and mechanically attached to a common substrate or board. There are losses associated with mounting these additional substrates. Ultimately, there is additional loss in the electrical lines connecting the common substrate or separate substrates on the board. By combining the PA and insulator on a common substrate, these losses are eliminated or significantly reduced.

図2を再び参照して、本明細書中で参照として援用する、2001年7月24日に出願された米国特許出願第09/912,753号、2001年8月10日に出願された第09/927,136号に記載されるような低損失チューナブルフォロ電子材料および方法を利用して、キャパシタ56と60はチューナブルであり得る。このことは、最適のインピーダンス整合を提供することによって、さらなる損失を低減する。図2および3に示される整合回路は、PCS帯域またはセルラー帯域等の単一の帯域を整合させるために利用される。好ましくは、これらの整合回路は、少なくとも15%の可変性を達成し得る。   Referring back to FIG. 2, US patent application Ser. No. 09 / 912,753 filed Jul. 24, 2001, filed Aug. 10, 2001, which is incorporated herein by reference. Capacitors 56 and 60 can be tunable utilizing low loss tunable follower electronic materials and methods such as described in 09 / 927,136. This reduces further losses by providing optimal impedance matching. The matching circuit shown in FIGS. 2 and 3 is utilized to match a single band, such as a PCS band or a cellular band. Preferably, these matching circuits can achieve a variability of at least 15%.

このことは、インドPCS帯域から米国PCS帯域まで等の、いくらかの国際的なPCS帯域をさらに介したチューニングを可能にする。より広域の周波数を介して(例えば、約1900MHzの米国PCS帯域から約800MHzの米国セルラー帯域まで)チューニングを行うために、PA対絶縁体整合回路は、より可変性を有しなくてはならない。   This allows tuning through some international PCS bands, such as the Indian PCS band to the US PCS band. In order to tune over a wider frequency range (eg, from the US PCS band of about 1900 MHz to the US cellular band of about 800 MHz), the PA-to-insulator matching circuit must be more variable.

1つより多いPCS帯域を介したPAのチューニングのために、入力整合回路は、同様にチューニングを必要とし得る。入力整合回路のチューニングが必要であるかどうかは、状況に応じて判断され得る。出力整合回路のために利用されるのと同一の技術が、この場合に利用される。   For PA tuning over more than one PCS band, the input matching circuit may require tuning as well. Whether the input matching circuit needs to be tuned can be determined depending on the situation. The same technique used for the output matching circuit is used in this case.

増加した可変性は、マイクロ電子機械スイッチ(MEMS)を整合回路に付加することによって達成される。ここで図4Aを参照して、マルチバンドPA整合回路31が示される。整合回路31は、MEMSを有する回路31に、および、MEMSを有する回路31からこれらのコンポーネントをスイッチする能力がいくらかの付加的なコンポーネントに付加されることを除き、図2の整合回路と同様である。PA33の出力35が、図2におけるように、第1のキャパシタ37と第1の誘電性素子39とに接続される。第1の誘電性素子39は、第2のキャパシタ43に接続される。しかしここで、PA33の出力35はまた、第3のキャパシタ47への選択的な接続のために、第1のMEMS45に接続される。第1の誘電性素子39および第2のキャパシタ43はまた、第4のキャパシタ83との選択的接続のために、第2のMEMS80に接続される。これらのスイッチ45および80ならびにキャパシタ47および83は、整合回路31の容量を変化させる。   Increased variability is achieved by adding micro electromechanical switches (MEMS) to the matching circuit. Referring now to FIG. 4A, a multiband PA matching circuit 31 is shown. Matching circuit 31 is similar to the matching circuit of FIG. 2 except that the ability to switch these components from circuit 31 with MEMS and from these circuits 31 with MEMS is added to some additional components. is there. The output 35 of the PA 33 is connected to the first capacitor 37 and the first dielectric element 39 as shown in FIG. The first dielectric element 39 is connected to the second capacitor 43. Here, however, the output 35 of the PA 33 is also connected to the first MEMS 45 for selective connection to the third capacitor 47. The first dielectric element 39 and the second capacitor 43 are also connected to the second MEMS 80 for selective connection with the fourth capacitor 83. These switches 45 and 80 and capacitors 47 and 83 change the capacitance of matching circuit 31.

さらに、第1の誘電性素子39は、第2の誘電性素子92への選択的接続のために、MEMS86および89にどちらかの端で接続される。これらのスイッチ86および89ならびに導電性素子92は、整合回路31のインダクタンスを変化させる。このように、整合回路31は、セルラーまたはPCS帯域のどちらかにおける利用のために、PA33を整合させるように利用され得る。ここで説明される技術およびデバイスが、セルラーおよびPCS帯域以外の帯域において整合させるために利用され得ることが理解される。セルラーおよびPCS帯域は、例として選択される。他の整合回路トポロジーが選択される得ることも理解される。   In addition, the first dielectric element 39 is connected to MEMS 86 and 89 at either end for selective connection to the second dielectric element 92. These switches 86 and 89 and the conductive element 92 change the inductance of the matching circuit 31. Thus, the matching circuit 31 can be utilized to match the PA 33 for use in either the cellular or PCS band. It will be appreciated that the techniques and devices described herein may be utilized to match in bands other than the cellular and PCS bands. Cellular and PCS bands are selected as examples. It is also understood that other matching circuit topologies can be selected.

図4Aを再び参照して、図2を参照して説明されるシングルバンドPA整合回路と同様のマルチバンドPA整合回路31が、示される。述べられたように、マルチバンドPA整合回路93は、MEMSスイッチ86、89、45および80ならびに付属のコンポーネントの付加により、より広域の範囲の周波数を介してチューナブルであるという利点を有する。チューナブルキャパシタ37および43ならびにチューナブルリアクタンス素子39は、特定の周波数帯域を介して優れたチューニングを行うために利用され得る。特定の帯域は、MEMSスイッチ86、89、45および80によって選択される。   Referring again to FIG. 4A, a multiband PA matching circuit 31 similar to the single band PA matching circuit described with reference to FIG. 2 is shown. As stated, the multi-band PA matching circuit 93 has the advantage of being tunable over a wider range of frequencies with the addition of MEMS switches 86, 89, 45 and 80 and accompanying components. The tunable capacitors 37 and 43 and the tunable reactance element 39 can be used to perform excellent tuning through a specific frequency band. The particular band is selected by MEMS switches 86, 89, 45 and 80.

MEMSスイッチ86、89、45および80に加えて、マルチバンドPA整合回路93は、さらなるキャパシタ47および83ならびにさらなるリアクタンス素子92を有する。キャパシタ83は、キャパシタ43と直列に、MEMSスイッチ80と直列に接続される。別の帯域とスイッチすることが所望される(例えば、別のPCS帯域等)際には、整合回路93のインピーダンスを変化させるために、MEMSスイッチ80が起動し、キャパシタ83をキャパシタ43およびリアクタンス素子39と接続する。同様に、整合回路93のインピーダンスを変化させるために、MEMSスイッチ45が起動し、キャパシタ47をキャパシタ37およびリアクタンス素子39と接続し得る。また同様に、整合回路93のインピーダンスを変化させるために、MEMSスイッチ86および89が起動し、リアクタンス素子92をリアクタンスコンポーネント39と並列に接続し得る。   In addition to the MEMS switches 86, 89, 45 and 80, the multiband PA matching circuit 93 has additional capacitors 47 and 83 and an additional reactance element 92. The capacitor 83 is connected in series with the capacitor 43 and in series with the MEMS switch 80. When it is desired to switch to another band (eg, another PCS band, etc.), the MEMS switch 80 is activated to change the impedance of the matching circuit 93, and the capacitor 83 is connected to the capacitor 43 and the reactance element. 39 is connected. Similarly, in order to change the impedance of the matching circuit 93, the MEMS switch 45 can be activated to connect the capacitor 47 to the capacitor 37 and the reactance element 39. Similarly, in order to change the impedance of the matching circuit 93, the MEMS switches 86 and 89 can be activated to connect the reactance element 92 in parallel with the reactance component 39.

リアクタンスコンポーネント92および39ならびにMEMSスイッチ86および89の代替の構成が、図4Bに示される。図4Bにおいて、MEMSスイッチ86および89は、リアクタンス素子92および39に接続されることにより、リアクタンス素子92および39の1つのみが、キャパシタ37および43に接続される。リアクタンス素子39は、回路からスイッチされ得ることにより、両端において接続がはずされる。一方で、図4Aにおいて、リアクタンス素子39は、常にキャパシタ37および43における回路に接続される。リアクタンス素子92のみが、回路に、および、回路からスイッチされる。尚、図4Aおよび図4Bの両方において、素子92、39、47、37、83および43の任意が、チューナブルであり得る。少なくとも1つは、チューナブルであるが、それらのわずか1つまたは全てが、チューナルブルであり得る。   An alternative configuration of reactance components 92 and 39 and MEMS switches 86 and 89 is shown in FIG. 4B. In FIG. 4B, MEMS switches 86 and 89 are connected to reactance elements 92 and 39, so that only one of reactance elements 92 and 39 is connected to capacitors 37 and 43. The reactance element 39 can be switched from the circuit so that it is disconnected at both ends. On the other hand, in FIG. 4A, the reactance element 39 is always connected to the circuit in the capacitors 37 and 43. Only the reactance element 92 is switched into and out of the circuit. Note that in both FIGS. 4A and 4B, any of the elements 92, 39, 47, 37, 83 and 43 can be tunable. At least one is tunable, but only one or all of them can be tunable.

携帯電話の用途では、ここで説明されるMEMSスイッチは、最も小さい実際の損失、例えば、約0.01オームより小さいDC抵抗を有すべきである。スイッチング速度は、約1.0msより小さい限り、重大ではない。明らかに、他の用途は、MEMSスイッチにおいて、他の決定的な仕様を必要とし得る。   For mobile phone applications, the MEMS switches described herein should have the lowest actual loss, eg, a DC resistance of less than about 0.01 ohms. Switching speed is not critical as long as it is less than about 1.0 ms. Obviously, other applications may require other critical specifications in the MEMS switch.

図5をここで参照して、絶縁体整合回路が説明される。入力ポート97は、PA(示されない)、第1のインピーダンス素子99および第2のインピーダンス素子101に接続される。第1および第2のインピーダンス素子99および101は、絶縁体95に対する入力整合回路を形成する。第2のインピーダンス素子101は、接地され、第1のインピーダンス素子99は、PA(示されない)から絶縁体95まで信号を送信するために、絶縁体95に接続される。第1および第2のインピーダンス素子の両方は、2001年8月10日に出願された米国特許出願第09/927,136号において記載されるような、強誘電性チューナブルコンポーネントであり得る。   With reference now to FIG. 5, an insulator matching circuit is described. Input port 97 is connected to PA (not shown), first impedance element 99 and second impedance element 101. First and second impedance elements 99 and 101 form an input matching circuit for insulator 95. The second impedance element 101 is grounded, and the first impedance element 99 is connected to the insulator 95 for transmitting signals from PA (not shown) to the insulator 95. Both the first and second impedance elements can be ferroelectric tunable components as described in US patent application Ser. No. 09 / 927,136 filed Aug. 10, 2001.

絶縁体95の出力は、第4のインピーダンス素子105に接続される、第3のインピーダンス素子103に接続される。第3および第4のインピーダンス素子103および105は、共に出力整合回路および絶縁体95のための出力ポート107を形成する。出力ポート107は、デュプレクサ(示されない)に接続される。第3および第4のインピーダンス素子の両方は、2001年8月10日に出願された米国特許出願第09/927,136号に記載されるような、強誘電性チューナブルコンポーネントである得る。   The output of the insulator 95 is connected to the third impedance element 103 which is connected to the fourth impedance element 105. The third and fourth impedance elements 103 and 105 together form an output port 107 for the output matching circuit and insulator 95. Output port 107 is connected to a duplexer (not shown). Both the third and fourth impedance elements can be ferroelectric tunable components as described in US patent application Ser. No. 09 / 927,136 filed Aug. 10, 2001.

絶縁ポート104は、インピーダンス素子109に接続される。インピーダンス素子109は、別のインピーダンス素子115および抵抗118に接続される。インピーダンス素子109および115ならびに抵抗118は、共に絶縁整合回路を含む。   The insulation port 104 is connected to the impedance element 109. The impedance element 109 is connected to another impedance element 115 and a resistor 118. Impedance elements 109 and 115 and resistor 118 both include an insulation matching circuit.

「L」整合部位を利用して図5を参照して説明される入力、出力および絶縁整合回路は、説明であるのみであることが、当業者に理解される。例えば、2001年8月10日に出願された米国勅許出願第09/927,136号に記載されるような、並列LC回路、「T」またはPiネットワーク等のこれらの整合回路のための他のトポロジーが利用され得る。   It will be appreciated by those skilled in the art that the input, output, and isolation matching circuit described with reference to FIG. 5 utilizing the “L” matching site is merely illustrative. Others for these matching circuits such as parallel LC circuits, “T” or Pi networks, as described, for example, in US patent application Ser. No. 09 / 927,136 filed Aug. 10, 2001. A topology can be utilized.

有利なことに、インピーダンス素子99、101、103、105、109および115の各々は、好ましくは、図1を参照して説明される共通の基板上に直接形成される。このことは、基板への別々のユニットの取り付けに関連する損失を低減し、コストを低減し、さらに、50オーム産業規格までコンポーネントと整合させる必要性を排除する。   Advantageously, each of the impedance elements 99, 101, 103, 105, 109 and 115 is preferably formed directly on a common substrate described with reference to FIG. This reduces losses associated with mounting separate units to the board, reduces costs, and eliminates the need to match components up to 50 ohm industry standards.

PAに関して、CDMA携帯電話のためのその特性出力インピーダンスは、典型的には、それに要求される最大出力電力レベルに近い約2〜4オームである。典型的には、絶縁体特性インピーダンスは、約8〜12オームである。フィルタは、広範囲の値を取り得る入力および出力インピーダンスを有して、設計され得る。デュプレクサおよびダイプレクサが、第1にフィルタから作られるので、広範囲の入力および出力インピーダンスを許容するように設計され得る。従って、デュプレクサおよびダイプレクサは、回路の残りに基づいてどんなインピーダンスが簡便であろうとも、このインピーダンスに整合するように設計され得る。   For PA, its characteristic output impedance for CDMA cell phones is typically about 2-4 ohms, which is close to the maximum output power level required for it. Typically, the insulator characteristic impedance is about 8-12 ohms. The filter can be designed with input and output impedances that can take a wide range of values. Because duplexers and diplexers are primarily made from filters, they can be designed to allow a wide range of input and output impedances. Thus, the duplexer and diplexer can be designed to match this impedance no matter what is convenient based on the rest of the circuit.

図6Aをここで参照して、好ましいLNA整合回路117が、ここで説明される。入力ポート118は、第1のインダクタ121およびキャパシタ124に接続される。キャパシタは、第2のインダクタ127に接続される。第2のインダクタ127は、第3のインダクタ130およびLNA133に接続される。   Referring now to FIG. 6A, a preferred LNA matching circuit 117 will now be described. Input port 118 is connected to first inductor 121 and capacitor 124. The capacitor is connected to the second inductor 127. The second inductor 127 is connected to the third inductor 130 and the LNA 133.

整合回路は、様々な部分間のインピーダンスを整合させるために利用され、1つの部分から他の部分へ移動する信号における電力損失を回避するか、または、低減させる。LNAの用途に対しては、別の目的が存在する。LNAの用途に対しては、ネットワークまたは回路を変換するインピーダンスが、第1に利用され、入力信号ソースとLNAのために選択されるアクティブなデバイスとの間に最適な雑音インピーダンス整合を維持する。固定チューニング回路では、最適な雑音インピーダンス整合は、ある周波数において獲得され、温度およびコンポーネントの変化の両方に依存する。上述のチューナブル回路アプローチにおいては、最適な雑音インピーダンス整合は、固定チューニングの場合において可能なよりも、多重帯域またはより広い周波数範囲を網羅するように調節可能にされ得る。チューナブルコンポーネントを利用する際に付加される利点は、温度変化を補正する能力である。   Matching circuits are used to match the impedance between the various parts, avoiding or reducing power loss in signals moving from one part to the other. There are other purposes for LNA applications. For LNA applications, the impedance that transforms the network or circuit is first utilized to maintain an optimal noise impedance match between the input signal source and the active device selected for the LNA. In a fixed tuning circuit, optimal noise impedance matching is obtained at a certain frequency and depends on both temperature and component changes. In the tunable circuit approach described above, optimal noise impedance matching can be made adjustable to cover multiple bands or a wider frequency range than is possible in the case of fixed tuning. An added benefit when utilizing tunable components is the ability to compensate for temperature changes.

f−eまたは他のチューナブルコンポーネントの導入により、LNAの設計における柔軟性が増加する。固定素子を利用する従来の設計においては、通常、最適な雑音指数と最大のゲインとをトレードオフしなければならない。チューナブルコンポーネントによって、入力整合回路が、最小の雑音指数および最大のゲインから変化し得る場合を許容し得る。   The introduction of fe or other tunable components increases the flexibility in LNA design. In conventional designs utilizing fixed elements, it is usually necessary to trade off the optimal noise figure and maximum gain. The tunable component may allow the case where the input matching circuit can vary from a minimum noise figure and maximum gain.

チューナブル最適雑音指数は、ここで図6Bを参照して説明される。図6Bは、周波数122に対してプロットされた雑音指数120を示すグラフである。典型的には、例えば、CDMA無線通信デバイスにおいて、LNAの所与の設計に対して定まる最大雑音指数126が存在する。定められる最大雑音指数は、水平方向の破線126に示される。典型的な雑音指数応答を示す曲線128が、実線で示される。   The tunable optimal noise figure is now described with reference to FIG. 6B. FIG. 6B is a graph showing the noise figure 120 plotted against the frequency 122. Typically, for example, in a CDMA wireless communication device, there is a maximum noise figure 126 that is fixed for a given LNA design. The determined maximum noise figure is indicated by a horizontal dashed line 126. A curve 128 showing a typical noise figure response is shown as a solid line.

典型的には、LNAおよびその整合回路は、雑音指数応答128が作動周波数f130で最大雑音指数126以下になるように設計される。チューナブルLNA整合回路により、LNA雑音指数応答128は、周波数を介してチューニングされるようになる。チューニングされた雑音指数応答132および134は、典型的な雑音指数応答128と同様の形の2本の破線によって示される。132および134の雑音指数応答をチューニングすることによって、雑音指数応答は、代替の作動周波数f138およびf140における最大雑音指数126以下にされ得る。f138およびf140が、代表周波数としてのみ選択されることが理解される。雑音指数応答は、広範囲の周波数を介してチューニングされ得る。さらに、MEMSスイッチがLNA整合回路に付加されて、さらに雑音指数応答の可変性の範囲を広げ得ることが、当業者によって理解される。 Typically, LNA and its matching circuit, the noise figure response 128 is designed to be less than the maximum noise figure 126 at the operating frequency f o 130. The tunable LNA matching circuit causes the LNA noise figure response 128 to be tuned over frequency. The tuned noise figure responses 132 and 134 are indicated by two dashed lines that are similar in shape to the typical noise figure response 128. By tuning the noise figure responses of 132 and 134, the noise figure response can be brought below the maximum noise figure 126 at alternative operating frequencies f 1 138 and f 2 140. It will be appreciated that f 1 138 and f 2 140 are selected only as representative frequencies. The noise figure response can be tuned over a wide range of frequencies. Further, it will be appreciated by those skilled in the art that MEMS switches can be added to the LNA matching circuit to further extend the range of noise figure response variability.

ここで図7を参照して、好ましいアンテナ整合回路が、CDMA携帯電話に基づいて説明される。アンテナ136は、第1のインダクタ139および第2のインダクタ142に接続される。第1のインダクタ139は、好ましくは、約8.2nHに等しいインダクタンスを有する。第2のインダクタ142は、好ましくは、約3.9nHに等しいインダクタンスを有する。   Referring now to FIG. 7, a preferred antenna matching circuit will be described based on a CDMA mobile phone. The antenna 136 is connected to the first inductor 139 and the second inductor 142. The first inductor 139 preferably has an inductance equal to about 8.2 nH. The second inductor 142 preferably has an inductance equal to about 3.9 nH.

第2のインダクタ142は、第1のキャパシタ145および第2のキャパシタ148に接続される。第1のキャパシタ145は、好ましくは、約0.5pFに等しい容量を有する。第2のキャパシタ148は、好ましくは、約2.7pFに等しい容量を有する。他のコンポーネント値および整合回路トポロジーが利用され得ることが理解される。   The second inductor 142 is connected to the first capacitor 145 and the second capacitor 148. The first capacitor 145 preferably has a capacitance equal to about 0.5 pF. The second capacitor 148 preferably has a capacitance equal to about 2.7 pF. It is understood that other component values and matching circuit topologies can be utilized.

第2のキャパシタの1側面は、デュプレクサ(示されない)ダイプレクサ(示されない)、マルチプレクサ(示されない)または他のタイプのフィルタ(示されない)に接続するアンテナ整合回路のための入力および出力ポート149を形成する。   One side of the second capacitor has input and output ports 149 for an antenna matching circuit that connects to a duplexer (not shown), a diplexer (not shown), a multiplexer (not shown) or other type of filter (not shown). Form.

アンテナ整合回路は、典型的には、アンテナ整合回路を高次の整合にするL−C伝線を有するpiまたはT回路である。このことは、インピーダンス変化に対するさらなる耐久性を与える。典型的には、システムにおけるアンテナは、50オームに整合される。しかし、50オーム以外の所与のアンテナに対しては、理想的なインピーダンスが存在するが、50オームは、テストデバイスに共通である。   The antenna matching circuit is typically a pi or T circuit with L-C lines that make the antenna matching circuit a higher order match. This provides additional durability against impedance changes. Typically, the antennas in the system are matched to 50 ohms. However, for a given antenna other than 50 ohms, there is an ideal impedance, but 50 ohms is common to test devices.

例えば、共通に利用される無線通信デバイス用のアンテナは、30オームの入力インピーダンスを有し得る。前述されたように、PAは、約2オームの出力インピーダンスを有し得る。絶縁体は、約12.5オームの出力インピーダンスを有し得る。ダイプレクサおよびデュプレクサフィルタは、容易に広範囲のインピーダンスに順応する。   For example, commonly used antennas for wireless communication devices may have an input impedance of 30 ohms. As previously mentioned, the PA may have an output impedance of about 2 ohms. The insulator may have an output impedance of about 12.5 ohms. Diplexers and duplexer filters easily accommodate a wide range of impedances.

そのため、PA対絶縁体整合は、PAにおいて約2オームから絶縁体において約12.5オームまでである。絶縁体対デュプレクサ整合は、約12.5オームから約12.5オームである。デュプレクサは、約12.5オームである。そのため、デュプレクサ対ダイプレクサ整合は、約12.5対約12.5オームである。ダイプレクサおよびデュプレクサ入力および出力は、およそ同一のインピーダンス、例えば、12.5オームである。ダイプレクサ対アンテナ整合回路は、ダイプレクサにおいて約12.5オームからアンテナにおいて約30オームまでの整合であり得る。ダイプレクサおよびデュプレクサを加える、これらの整合回路の各々は、f−eチューナブルであり得る。   Thus, PA to insulator matching is from about 2 ohms at PA to about 12.5 ohms at insulator. The insulator-to-duplexer alignment is from about 12.5 ohms to about 12.5 ohms. The duplexer is about 12.5 ohms. Thus, duplexer to diplexer alignment is about 12.5 to about 12.5 ohms. The diplexer and duplexer inputs and outputs are approximately the same impedance, eg, 12.5 ohms. The diplexer-to-antenna matching circuit may be matched from about 12.5 ohms at the diplexer to about 30 ohms at the antenna. Each of these matching circuits, adding a diplexer and duplexer, can be fe tunable.

図1を参照して上記されたように、共通の基板が、上述された部分の多くの異なる組み合わせを含み得ることが理解される。1つの実施形態において、図8に示されるように、共通の基板152は、デュプレクサ154、絶縁体156、PA157および必須整合回路(示されない)を含む。別の実施形態において、図9に示されるように、共通の基板160は、アンテナ整合回路163、ダイプレクサ166およびデュプレクサ169を含む。さらに別の実施形態において、図10に示されるように、共通の基板172は、アンテナ整合回路175、ダイプレクサ178ならびに2つのデュプレクサ181および184を含む。さらなる別の実施形態において、図11に示されるように、共通の基板186は、アンテナ整合回路188、ダイプレクサ190、2つのデュプレクサ192および194、2つの絶縁体194および196、2つのPA198および200ならびに2つのLNA202および204を含む。別の実施形態において、図12に示されるように、共通の基板206は、アンテナ整合回路188を除いて、図11を参照して上述される全てを含む。別の実施形態において、図13に示されるように、共通の基板は、アンテナ整合回路175を除く、図10を参照して上述された全てを含む。   As described above with reference to FIG. 1, it is understood that a common substrate may include many different combinations of the above-described portions. In one embodiment, as shown in FIG. 8, the common substrate 152 includes a duplexer 154, an insulator 156, a PA 157, and an essential matching circuit (not shown). In another embodiment, as shown in FIG. 9, the common substrate 160 includes an antenna matching circuit 163, a diplexer 166, and a duplexer 169. In yet another embodiment, as shown in FIG. 10, the common substrate 172 includes an antenna matching circuit 175, a diplexer 178, and two duplexers 181 and 184. In yet another embodiment, as shown in FIG. 11, the common substrate 186 includes an antenna matching circuit 188, a diplexer 190, two duplexers 192 and 194, two insulators 194 and 196, two PAs 198 and 200, and Two LNAs 202 and 204 are included. In another embodiment, as shown in FIG. 12, the common substrate 206 includes everything described above with reference to FIG. 11 except for the antenna matching circuit 188. In another embodiment, as shown in FIG. 13, the common substrate includes everything described above with reference to FIG. 10 except for the antenna matching circuit 175.

CDMA TXチェーンのためのPAモジュール、絶縁体およびデュプレクサの統合は、各スタンドアローンデバイスが、入力および出力において50オームで整合される要件を排除する。よりゆるやかなインピーダンス整合(所与の例においては、約2オームから約30オームまで)を許容することによって、整合誘導損失を低減させ得る。さらに、f−eチューナブルコンポーネントは、所与の電力に対してより低いrf電圧にさらされる。   The integration of PA modules, insulators and duplexers for the CDMA TX chain eliminates the requirement that each standalone device be matched at 50 ohms at the input and output. By allowing more gradual impedance matching (in the given example from about 2 ohms to about 30 ohms), matching inductive losses may be reduced. Furthermore, the fe tunable component is exposed to a lower rf voltage for a given power.

所与の電力に対して低減されたrf電圧は、非線形変形を低減する。なぜなら、f−eフィルムが、典型的には非線形であるからである。もしくは、f−eコンポーネントは、非線形変形の受容可能なレベルを維持する一方で、増加した電力にさらされ得る。従って、より低い入力および出力インピーダンスにおいて動作する統合されたコンポーネントを設計することにより、産業規格50オームに整合するf−eコンポーネントによって可能になるよりも高い電力レベルが要求される用途において、f−eコンポーネントが組み込まれ得る。   A reduced rf voltage for a given power reduces nonlinear deformation. This is because fe films are typically non-linear. Alternatively, the fe component can be exposed to increased power while maintaining an acceptable level of non-linear deformation. Thus, by designing integrated components that operate at lower input and output impedances, in applications where higher power levels are required than are possible with fe components matching industry standard 50 ohms, f- An e component may be incorporated.

共通の基板上における製造は、含まれるコンポーネントがプリントワイヤボード(pwb)上に個々にパッケージ化され、かつ、マウントされる場合に自然に生じる損失を、さらに低減する。   Manufacturing on a common substrate further reduces the losses that naturally occur when the components involved are individually packaged and mounted on a printed wire board (pwb).

Txチェーン損失を低減することによって、Txチェーン仕様は、より容易に満足され得る。このことは、含まれる部分の1つ以上に対する仕様が、緩和され得ることを意味する。例えば、PAまたは他の高価値(high value)部分の仕様が緩和され得る。高価値部分は、以下の特性の1つ以上を有する部分である。高コスト、高性能、ゲイン等の仕様と整合する際の高レベルの困難さ、パワーアウト、安定性、ACPR、過剰温度、および、ユニット対ユニット反復率。   By reducing Tx chain loss, the Tx chain specification can be more easily satisfied. This means that the specification for one or more of the included parts can be relaxed. For example, the specification of PA or other high value parts can be relaxed. A high value portion is a portion having one or more of the following characteristics. High levels of difficulty in matching specifications such as high cost, high performance, gain, power out, stability, ACPR, excess temperature, and unit to unit repetition rate.

例えば、PAにおける仕様が緩和され得るので、多くの可能な利点が存在する。例えば、PAは、より低い電力を消費している間に使用に整合することが可能であり得る。この結果として、通話時間または待機時間あるいはその両方がより長くなる。別の例では、Txチェーン損失が低減されるので、無線携帯電話製造業者は、より厳しくない耐久性または要件を有するPAを有する仕様に整合させることが可能になり得る。携帯電話製造業者は、より安いPAを選択することが可能になり得、無線携帯電話のコストが低減される。低減されたTxチェーン損失のこれらの利点は、例としてのみ与えられる。低減されたTxチェーン損失から他の利点が生じることが、当業者によって理解される。本明細書に記載された以外の方法で、これらの利点が無線通信デバイスを改良するために活用され得ることも、さらに当業者に理解され得る。   For example, there are many possible advantages because the specifications in PA can be relaxed. For example, the PA may be able to match usage while consuming less power. This results in longer talk time and / or standby time. In another example, Tx chain loss may be reduced so that wireless cell phone manufacturers may be able to match specifications with PAs that have less stringent durability or requirements. Mobile phone manufacturers may be able to select a cheaper PA, reducing the cost of wireless mobile phones. These advantages of reduced Tx chain loss are given as examples only. It will be appreciated by those skilled in the art that other benefits arise from reduced Tx chain loss. It can further be appreciated by those skilled in the art that these advantages can be exploited to improve a wireless communication device in ways other than those described herein.

図1は、アンテナインターフェイスユニットの側面のブロック図である。FIG. 1 is a side block diagram of the antenna interface unit. 図2は、電力増幅器整合回路の概略図である。FIG. 2 is a schematic diagram of a power amplifier matching circuit. 図3は、拡張された電力増幅器整合回路の概略図である。FIG. 3 is a schematic diagram of an extended power amplifier matching circuit. 図4Aは、マルチバンド電力増幅器整合回路の概略図である。FIG. 4A is a schematic diagram of a multiband power amplifier matching circuit. 図4Bは、別のマルチバンド電力増幅器整合回路の概略図である。FIG. 4B is a schematic diagram of another multi-band power amplifier matching circuit. 図5は、絶縁体および3つの整合回路の概略図である。FIG. 5 is a schematic diagram of an insulator and three matching circuits. 図6Aは、LNA整合回路の概略図である。FIG. 6A is a schematic diagram of an LNA matching circuit. 図6Bは、LNA雑音指数応答のグラフである。FIG. 6B is a graph of LNA noise figure response. 図7は、アンテナ整合回路の概略図である。FIG. 7 is a schematic diagram of an antenna matching circuit. 図8は、アンテナインターフェイスユニットのブロック図である。FIG. 8 is a block diagram of the antenna interface unit. 図9は、アンテナインターフェイスユニットのブロック図である。FIG. 9 is a block diagram of the antenna interface unit. 図10は、アンテナインターフェイスユニットのブロック図である。FIG. 10 is a block diagram of the antenna interface unit. 図11は、アンテナインターフェイスユニットのブロック図である。FIG. 11 is a block diagram of the antenna interface unit. 図12は、アンテナインターフェイスユニットのブロック図である。FIG. 12 is a block diagram of the antenna interface unit. 図13は、アンテナインターフェイスユニットのブロック図である。FIG. 13 is a block diagram of the antenna interface unit.

Claims (16)

キャパシタを含む強誘電性チューナブルコンポーネントを有するマルチプレクサ(154)と、
該キャパシタに機械的に結合されている基板と、
該強誘電性チューナブルコンポーネントに動作可能なように結合されている制御線と、
該制御線に電気的に結合されている制御ソースであって、該制御ソースは、該制御線上に制御信号を送信するように構成されており、該強誘電性チューナブルコンポーネントは、該制御信号に応答して、該マルチプレクサの共振周波数を調整する、制御ソースと、
電力増幅器(157)と、
該マルチプレクサ(154)と電力増幅器(157)との間に結合され、かつ、強誘電性チューナブルコンポーネントを有する電力増幅器出力整合回路と
を含むチューナブルアンテナインターフェイスユニットであって、
該マルチプレクサ(154)と該電力増幅器(157)と該電力増幅器出力整合回路は、基板上に集積されており
該電力増幅器出力整合回路は、該電力増幅器(157)の固有の出力インピーダンス該マルチプレクサ(154)の固有の入力インピーダンスと整合させることにより、該整合回路強誘電性コンポーネントの非線形の歪みを低減させ、かつ、より高い電力レベルでの動作を許容する、チューナブルアンテナインターフェイスユニット。
A multiplexer (154) having a ferroelectric tunable component including a capacitor ;
A substrate mechanically coupled to the capacitor;
A control line operably coupled to the ferroelectric tunable component;
A control source electrically coupled to the control line, wherein the control source is configured to transmit a control signal on the control line, the ferroelectric tunable component comprising: A control source that adjusts the resonant frequency of the multiplexer in response to
A power amplifier (157);
A power amplifier output matching circuit coupled between the multiplexer (154) and a power amplifier (157) and having a ferroelectric tunable component, comprising:
And the said multiplexer (154) said power amplifier and (157) the power amplifier output matching circuit are integrated on said substrate,
Power amplifier output matching circuit, the Rukoto distinct output impedance of the power amplifier (157) aligned with the intrinsic input impedance of the multiplexer (154), reducing the distortion of the nonlinear該整case circuit ferroelectric component It is allowed, and to permit operation at higher power levels, the tunable antenna interface unit.
前記電力増幅器出力整合回路は、約1900MHzの信号に対して、約2.5オームのインピーダンスから約10オームのインピーダンスまでを整合させる、請求項1に記載のチューナブルアンテナインターフェイスユニット。The tunable antenna interface unit according to claim 1, wherein the power amplifier output matching circuit matches an impedance of about 2.5 ohms to about 10 ohms for a signal of about 1900 MHz . 前記電力増幅器出力整合回路と前記マルチプレクサ(154)との間に結合されている絶縁体(156)と、
絶縁体(156)と該マルチプレクサ(154)との間に結合され、かつ、強誘電性コンポーネントを有する絶縁体対マルチプレクサ整合回路と
をさらに含み、
該絶縁体(156)および該絶縁体対マルチプレクサ整合回路は、前記基板上に集積されており
該絶縁体対マルチプレクサ整合回路は、該絶縁体(156)の固有の出力インピーダンス該マルチプレクサ(154)の固有の入力インピーダンスと整合させることにより、該絶縁体対マルチプレクサ整合回路強誘電性コンポーネントの非線形の歪みを低減させ、かつ、より高い電力レベルにおける動作を許容する、請求項1に記載のチューナブルアンテナインターフェイスユニット。
Tei Ru insulator coupled between the power amplifier output matching circuit and the multiplexer (154) and (156),
Coupled between said insulator body (156) and said multiplexer (154), and further comprising an insulator-to-multiplexer matching circuit having ferroelectricity component,
The insulator (156) and the insulator-to-multiplexer matching circuit is integrated on the substrate,
Insulator-to multiplexer matching circuit, the intrinsic output impedance of the insulator (156) by Rukoto aligned with the intrinsic input impedance of the multiplexer (154), the insulator-to-multiplexer matching circuit ferroelectric component The tunable antenna interface unit according to claim 1, which reduces non-linear distortion and allows operation at higher power levels.
前記絶縁体対マルチプレクサ整合回路は、約1900MHzの信号に対して、前記絶縁体出力における約10オームのインピーダンスから前記マルチプレクサ入力における約10オームのインピーダンスまでを整合させる、請求項3に記載のチューナブルアンテナインターフェイスユニット。 4. The tunable of claim 3, wherein the insulator-to-multiplexer matching circuit matches a signal at about 1900 MHz from about 10 ohm impedance at the insulator output to about 10 ohm impedance at the multiplexer input. Antenna interface unit. キャパシタを含む強誘電性チューナブルコンポーネントを有する第1のマルチプレクサ(192)と、
該キャパシタに機械的に結合されている基板と、
該強誘電性チューナブルコンポーネントに動作可能なように結合されている制御線と、
該制御線に電気的に結合されている制御ソースであって、該制御ソースは、該制御線上に制御信号を送信するように構成されており、該強誘電性チューナブルコンポーネントは、該制御信号に応答して、該マルチプレクサの共振周波数を調整する、制御ソースと、
ダイプレクサ(190)と、
該ダイプレクサ(190)と該第1のマルチプレクサ(192)との間に結合され、かつ、強誘電性チューナブルコンポーネントを有するダイプレクサ対第1のマルチプレクサ整合回路と
を含むチューナブルアンテナインターフェイスユニットであって、
該第1のマルチプレクサ(192と該ダイプレクサ(190と該ダイプレクサ対第1のマルチプレクサ整合回路とは基板上に集積されており
該ダイプレクサ対第1のマルチプレクサ整合回路は、該ダイプレクサ(190)の固有のインピーダンス該第1のマルチプレクサ(192)の固有のインピーダンスと整合させることにより、該ダイプレクサ対第1のマルチプレクサ整合回路強誘電性コンポーネントの非線形の歪みを低減させ、かつ、より高い電力レベルでの動作を許容する、チューナブルアンテナインターフェイスユニット。
A first multiplexer ( 192 ) having a ferroelectric tunable component including a capacitor ;
A substrate mechanically coupled to the capacitor;
A control line operably coupled to the ferroelectric tunable component;
A control source electrically coupled to the control line, wherein the control source is configured to transmit a control signal on the control line, the ferroelectric tunable component comprising: A control source that adjusts the resonant frequency of the multiplexer in response to
A diplexer ( 190 ),
A tunable antenna interface unit coupled between the diplexer ( 190 ) and the first multiplexer ( 192 ) and including a diplexer having a ferroelectric tunable component and a first multiplexer matching circuit, ,
The with the diplexer-to-first multiplexer matching circuits said first multiplexer (192) and the diplexer (190) are integrated on said substrate,
The diplexer-to-first multiplexer matching circuit, intrinsic impedance by Rukoto aligned, the first multiplexer matching circuit Strong said diplexer pair of intrinsic impedance first multiplexer (192) of the diplexer (190) reduce the distortion of the nonlinear dielectric component, and permitting operation at higher power levels, the tunable antenna interface unit.
前記ダイプレクサ(190)は、チューナブル強誘電性コンポーネントを含む、請求項5に記載のチューナブルアンテナインターフェイスユニット。The tunable antenna interface unit according to claim 5, wherein the diplexer ( 190 ) includes a tunable ferroelectric component. 前記基板上に集積されている第2のマルチプレクサ(194)をさらに含む、請求項6に記載のチューナブルアンテナインターフェイスユニット。The tunable antenna interface unit according to claim 6, further comprising a second multiplexer (194) integrated on the substrate. 前記第1のマルチプレクサ(192)は、PCS帯域において信号をデュプレクスに送信および受信するように構成されており、前記第2のマルチプレクサ(194)は、セルラー帯域において信号をデュプレクスに送信および受信するように構成されている、請求項7に記載のチューナブルアンテナインターフェイスユニット。The first multiplexer (192) is configured to transmit and receive signals in duplex in the PCS band, and the second multiplexer (194) is configured to transmit and receive signals in duplex in the cellular band. The tunable antenna interface unit according to claim 7, which is configured as follows. 第1の電力増幅器(198)と、A first power amplifier (198);
第1の絶縁体(194)と、A first insulator (194);
該第1の電力増幅器(198)と該第1の絶縁体(194)との間に結合され、かつ、強誘電性チューナブルコンポーネントを有する第1の電力増幅器対第1の絶縁体整合回路と、A first power amplifier pair coupled to the first insulator matching circuit coupled between the first power amplifier (198) and the first insulator (194) and having a ferroelectric tunable component; ,
該第1の絶縁体(194)と前記第1のマルチプレクサ(192)との間に結合され、かつ、強誘電性チューナブルコンポーネントを有する第1の絶縁体対第1のマルチプレクサ整合回路とA first insulator-to-first multiplexer matching circuit coupled between the first insulator (194) and the first multiplexer (192) and having a ferroelectric tunable component;
をさらに含み、Further including
該第1の電力増幅器(198)と該第1の絶縁体(194)と該第1の電力増幅器対第1の絶縁体整合回路と該第1の絶縁体対第1のマルチプレクサ整合回路とは、前記基板上に集積されており、The first power amplifier (198), the first insulator (194), the first power amplifier pair first insulator matching circuit, and the first insulator pair first multiplexer matching circuit Integrated on the substrate,
該第1の電力増幅器対第1の絶縁体整合回路は、該第1の電力増幅器(198)の固有のインピーダンスを該第1の絶縁体(194)の固有のインピーダンスと整合させることにより、該第1の電力増幅器対第1の絶縁体整合回路強誘電性コンポーネントの非線形の歪みを低減させ、かつ、より高い電力レベルにおける動作を許容し、The first power amplifier to first insulator matching circuit matches the intrinsic impedance of the first power amplifier (198) with the intrinsic impedance of the first insulator (194), thereby Reducing non-linear distortion of the first power amplifier vs. first insulator matching circuit ferroelectric component and allowing operation at higher power levels;
該第1の絶縁体対第1のマルチプレクサ整合回路は、該第1の絶縁体(194)の固有のインピーダンスを該第1のマルチプレクサ(192)の固有のインピーダンスと整合させることにより、該第1の絶縁体対第1のマルチプレクサ整合回路強誘電性コンポーネントの非線形の歪みを低減させ、かつ、より高い電力レベルにおける動作を許容する、請求項7に記載のチューナブルアンテナインターフェイスユニット。The first insulator-to-first multiplexer matching circuit matches the inherent impedance of the first insulator (194) with the inherent impedance of the first multiplexer (192). 8. The tunable antenna interface unit of claim 7 that reduces non-linear distortion of the first to second multiplexer matching circuit ferroelectric components and allows operation at higher power levels.
第2の電力増幅器(200)と、A second power amplifier (200);
第2の絶縁体(196)と、A second insulator (196);
該第2の電力増幅器(200)と該第2の絶縁体(196)との間に結合され、かつ、強誘電性チューナブルコンポーネントを有する第2の電力増幅器対第2の絶縁体整合回路と、A second power amplifier pair coupled to the second insulator matching circuit coupled between the second power amplifier (200) and the second insulator (196) and having a ferroelectric tunable component; ,
該第2の絶縁体(196)と前記第2のマルチプレクサ(194)との間に結合され、かつ、強誘電性チューナブルコンポーネントを有する第2の絶縁体対第2のマルチプレクサ整合回路とA second insulator-to-second multiplexer matching circuit coupled between the second insulator (196) and the second multiplexer (194) and having a ferroelectric tunable component;
をさらに含み、Further including
該第2の電力増幅器(200)と該第2の絶縁体(196)と該第2の電力増幅器対第2の絶縁体整合回路と該第2の絶縁体対第2のマルチプレクサ整合回路とは、前記基板上に集積されており、The second power amplifier (200), the second insulator (196), the second power amplifier pair second insulator matching circuit, and the second insulator pair second multiplexer matching circuit Integrated on the substrate,
該第2の電力増幅器対第2の絶縁体整合回路は、該第2の電力増幅器(200)の固有のインピーダンスを該第2の絶縁体(196)の固有のインピーダンスと整合させることにより、該第2の電力増幅器対第2の絶縁体整合回路強誘電性コンポーネントの非線形のThe second power amplifier to second insulator matching circuit matches the intrinsic impedance of the second power amplifier (200) with the intrinsic impedance of the second insulator (196), thereby Nonlinear of second power amplifier vs. second insulator matching circuit ferroelectric component 歪みを低減させ、かつ、より高い電力レベルにおける動作を許容し、Reduce distortion and allow operation at higher power levels,
該第2の絶縁体対第2のマルチプレクサ整合回路は、該第2の絶縁体(196)の固有のインピーダンスを該第2のマルチプレクサ(194)の固有のインピーダンスと整合させることにより、該第2の絶縁体対第2のマルチプレクサ整合回路強誘電性コンポーネントの非線形の歪みを低減させ、かつ、より高い電力レベルにおける動作を許容する、請求項9に記載のチューナブルアンテナインターフェイスユニット。The second insulator-to-second multiplexer matching circuit matches the intrinsic impedance of the second insulator (196) with the intrinsic impedance of the second multiplexer (194), thereby providing the second insulator (196). 10. The tunable antenna interface unit according to claim 9, which reduces non-linear distortion of the first to second multiplexer matching circuit ferroelectric components and allows operation at higher power levels.
デュプレクサ(178)に結合され、かつ、アンテナに結合されるように構成されているアンテナ整合回路(175)An antenna matching circuit (175) coupled to the duplexer (178) and configured to be coupled to the antenna
をさらに含み、Further including
該アンテナ整合回路(175)は、前記基板上に集積されている、請求項5に記載のチューナブルアンテナインターフェースユニット。The tunable antenna interface unit according to claim 5, wherein the antenna matching circuit (175) is integrated on the substrate.
前記ダイプレクサ(178)は、チューナブル強誘電性コンポーネントを含む、請求項11に記載のチューナブルアンテナインターフェイスユニット。The tunable antenna interface unit of claim 11, wherein the diplexer (178) comprises a tunable ferroelectric component. 前記アンテナ整合回路は、強誘電性コンポーネントを含み、該アンテナ整合回路は、前記デュプレクサ(178)の固有のインピーダンスを前記アンテナの固有のインピーダンスと整合させることにより、該アンテナ整合回路強誘電性コンポーネントの非線形の歪みを低減させ、かつ、より高い電力レベルでの動作を許容する、請求項11に記載のチューナブルアンテナインターフェースユニット。The antenna matching circuit includes a ferroelectric component, and the antenna matching circuit matches the intrinsic impedance of the duplexer (178) with the intrinsic impedance of the antenna, thereby providing the antenna matching circuit with a ferroelectric component. The tunable antenna interface unit according to claim 11, which reduces non-linear distortion and allows operation at higher power levels. 前記アンテナ整合回路は、前記ダイプレクサにおける約10オームのインピーダンスから前記アンテナにおける約30オームのインピーダンスまでを整合させる、請求項13に記載のチューナブルアンテナインターフェースユニット。14. The tunable antenna interface unit of claim 13, wherein the antenna matching circuit matches from about 10 ohm impedance at the diplexer to about 30 ohm impedance at the antenna. 前記基板上に集積されている第2のマルチプレクサ(184)をさらに含む、請求項11に記載のチューナブルアンテナインターフェイスユニット。The tunable antenna interface unit according to claim 11, further comprising a second multiplexer (184) integrated on the substrate. 前記第1のマルチプレクサ(181)は、PCS帯域において信号をデュプレクスに送信および受信するように構成されており、前記第2のマルチプレクサ(184)は、セルラー帯域において信号をデュプレクスに送信および受信するように構成されている、請求項15に記載のチューナブルアンテナインターフェイスユニット。The first multiplexer (181) is configured to transmit and receive signals in duplex in the PCS band, and the second multiplexer (184) is configured to transmit and receive signals in duplex in the cellular band. The tunable antenna interface unit according to claim 15, which is configured as follows.
JP2002581617A 2001-04-11 2002-04-04 Antenna interface unit Expired - Fee Related JP4216080B2 (en)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US28309301P 2001-04-11 2001-04-11
US09/904,631 US6690251B2 (en) 2001-04-11 2001-07-13 Tunable ferro-electric filter
US09/912,753 US6639491B2 (en) 2001-04-11 2001-07-24 Tunable ferro-electric multiplexer
US09/927,732 US6690176B2 (en) 2001-04-11 2001-08-08 Low-loss tunable ferro-electric device and method of characterization
US09/927,136 US6825818B2 (en) 2001-04-11 2001-08-10 Tunable matching circuit
US10/076,171 US6816714B2 (en) 2001-04-11 2002-02-12 Antenna interface unit
PCT/IB2002/001077 WO2002084782A2 (en) 2001-04-11 2002-04-04 Antenna interface unit

Publications (2)

Publication Number Publication Date
JP2004523993A JP2004523993A (en) 2004-08-05
JP4216080B2 true JP4216080B2 (en) 2009-01-28

Family

ID=27557136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002581617A Expired - Fee Related JP4216080B2 (en) 2001-04-11 2002-04-04 Antenna interface unit

Country Status (6)

Country Link
EP (1) EP1384281B1 (en)
JP (1) JP4216080B2 (en)
AT (1) ATE311018T1 (en)
DE (1) DE60207546T2 (en)
ES (1) ES2252445T3 (en)
WO (1) WO2002084782A2 (en)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7672645B2 (en) 2006-06-15 2010-03-02 Bitwave Semiconductor, Inc. Programmable transmitter architecture for non-constant and constant envelope modulation
JP5189881B2 (en) * 2007-06-27 2013-04-24 株式会社エヌ・ティ・ティ・ドコモ Variable circuit, communication system
US8457697B2 (en) * 2007-11-14 2013-06-04 Telefonaktiebolaget Lm Ericsson (Publ) Antenna switching arrangement
US8923168B2 (en) * 2010-06-03 2014-12-30 Broadcom Corporation Front end module with an antenna tuning unit
DE102012107873B4 (en) * 2012-08-27 2019-02-14 Snaptrack, Inc. duplexer
EP2941797B1 (en) 2012-12-03 2019-11-20 Dockon AG Low noise detection system using log detector amplifier
US9236892B2 (en) 2013-03-15 2016-01-12 Dockon Ag Combination of steering antennas, CPL antenna(s), and one or more receive logarithmic detector amplifiers for SISO and MIMO applications
US9048943B2 (en) 2013-03-15 2015-06-02 Dockon Ag Low-power, noise insensitive communication channel using logarithmic detector amplifier (LDA) demodulator
JP6517185B2 (en) 2013-03-15 2019-05-22 ドックオン エージー Logarithmic amplifier with universal demodulation capability
KR102332682B1 (en) 2013-03-15 2021-12-02 도콘 아게 Frequency selective logarithmic amplifier with intrinsic frequency demodulation capability
US11082014B2 (en) 2013-09-12 2021-08-03 Dockon Ag Advanced amplifier system for ultra-wide band RF communication
JP6682436B2 (en) 2013-09-12 2020-04-15 ドックオン エージー Logarithmic sense amplifier system for use as a highly sensitive selective receiver without frequency conversion
US11183974B2 (en) 2013-09-12 2021-11-23 Dockon Ag Logarithmic detector amplifier system in open-loop configuration for use as high sensitivity selective receiver without frequency conversion
US9425753B2 (en) * 2013-11-07 2016-08-23 Qualcomm Incorporated Low-noise amplifier matching
DE102014102701B3 (en) 2014-02-28 2015-08-27 Epcos Ag Front-end circuit with a tunable filter
CN104883201B (en) * 2015-06-17 2017-03-29 中国电子科技集团公司第五十四研究所 Full duplex meteoric trail communication device based on single antenna

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2097881T3 (en) * 1991-09-04 1997-04-16 Nec Corp RADIO TRANSCEIVER.
JPH0758506A (en) * 1993-08-09 1995-03-03 Oki Electric Ind Co Ltd Lc type dielectric filter and antenna multicoupler using it
JP3316713B2 (en) * 1994-04-26 2002-08-19 株式会社村田製作所 Antenna duplexer
US5652599A (en) * 1995-09-11 1997-07-29 Qualcomm Incorporated Dual-band antenna system
WO1998013932A1 (en) * 1996-09-26 1998-04-02 Matsushita Electric Industrial Co., Ltd. Branch filter and shared device and 2-frequency band mobile communication apparatus using the branch filter
JPH10209714A (en) * 1996-11-19 1998-08-07 Sharp Corp Voltage-controlled pass band variable filter and high-frequency circuit module using the same
JPH10327003A (en) * 1997-03-21 1998-12-08 Murata Mfg Co Ltd Irreversible circuit element and composite electronic component
JPH1146102A (en) * 1997-05-30 1999-02-16 Murata Mfg Co Ltd Dielectric filter, dielectric duplexer and communication equipment
US5973568A (en) * 1998-06-01 1999-10-26 Motorola Inc. Power amplifier output module for dual-mode digital systems
DE69925027T2 (en) * 1998-11-09 2006-01-12 Paratek Microwave, Inc. FERROELECTRIC VARACTOR WITH BUILT-IN DC BLOCKING
AU1843400A (en) * 1998-12-11 2000-06-26 Paratek Microwave, Inc. Electrically tunable filters with dielectric varactors

Also Published As

Publication number Publication date
ATE311018T1 (en) 2005-12-15
JP2004523993A (en) 2004-08-05
DE60207546T2 (en) 2006-07-27
EP1384281B1 (en) 2005-11-23
WO2002084782A2 (en) 2002-10-24
WO2002084782A3 (en) 2003-02-20
DE60207546D1 (en) 2005-12-29
EP1384281A2 (en) 2004-01-28
ES2252445T3 (en) 2006-05-16

Similar Documents

Publication Publication Date Title
US7509100B2 (en) Antenna interface unit
US7454178B2 (en) Low-loss transmitter module
US7035602B2 (en) High-frequency composite switch component
JP4216080B2 (en) Antenna interface unit
US7339445B2 (en) BAW duplexer without phase shifter
JP4320122B2 (en) Power amplification output module for dual-mode digital systems
US7750757B2 (en) Matching circuit
US6847829B2 (en) Multiband high-frequency switch
JP3810011B2 (en) High frequency switch module and multilayer substrate for high frequency switch module
JP2008522533A (en) Distributed diplexer
US7848727B2 (en) Integrated radio frequency module
KR20040077915A (en) Transmitter and/or receiver module
US20060189277A1 (en) Transceiver device with switching arrangement of improved linearity
US20170126197A1 (en) Broadband matching circuit for capacitive device
WO2022044580A1 (en) High frequency circuit and communication device
WO2002084868A1 (en) Tunable impedance matching circuit
WO2002084788A1 (en) Tunable antenna matching circuit
WO2002084783A1 (en) Tunable isolator
WO2002084869A1 (en) Tunable power amplifier matching circuit
Takayama et al. Microwave dual‐band power amplifiers using two‐frequency matching

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080509

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080516

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080714

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080814

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081028

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081105

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees