JP4214444B2 - Method for manufacturing light emitting element and method for manufacturing light emitting device - Google Patents
Method for manufacturing light emitting element and method for manufacturing light emitting device Download PDFInfo
- Publication number
- JP4214444B2 JP4214444B2 JP2001312232A JP2001312232A JP4214444B2 JP 4214444 B2 JP4214444 B2 JP 4214444B2 JP 2001312232 A JP2001312232 A JP 2001312232A JP 2001312232 A JP2001312232 A JP 2001312232A JP 4214444 B2 JP4214444 B2 JP 4214444B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- emitting element
- crystal
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Led Devices (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、画像表示装置等に好適な発光素子の製造方法及び発光装置の製造方法に関するものである。
【0002】
【従来の技術】
従来、画像表示装置の光源や画素に発光ダイオート(LED)が用いられている。これは、例えば図11に示すように、LEDモジュール2を基体1上に二次元的に配置して固定した後、各LEDモジュール2のアノード電極3及びカソード電極4をワイヤボンディングやハンダ付けにより基体1上の配線に接続している。
【0003】
この画像表示装置10では、LEDモジュール2としてウエーハから切り出したLEDチップを1画素分として使用し、例えば数十万画素の画面を形成しているが、モジュールの占有面積が大きくてその面密度を高められない。
【0004】
このようなLEDを構成する半導体発光素子としては、例えばサファイア基板上の全面に低温バッファ層、SiをドープしたGaNからなるn側コンタクト層を形成し、その上にSiをドープしたGaNからなるn側クラッド層、SiをドープしたInGaNからなる活性層、MgをドープしたAlGaNからなるp側クラッド層、及びMgをドープしたGaNよりなるp側コンタクト層などを積層した素子が知られている。こうした構造のLEDは、発光波長が450nm〜530nmの青色用、緑色用のものが知られている。
【0005】
【発明に至る経過】
本出願人は、図11に示した画像表示装置に対し、単位面積当たりの半導体発光素子の占有面積を小さくし、また配線を単純化させ、コストを格段に低下させた表示装置を特願2001−67238等において既に提起した。
【0006】
この表示装置(以下、先願発明と称する。)は、例えば図17(14)に示す構造からなっている。即ち、エポキシ樹脂からなる第1絶縁層39に埋め込んだGaN系半導体発光素子32を表示パネルとなる透明な基板50の面上に所定ピッチで配置し、透明接着剤46にて固定する。この場合、図17(13)に示すように、基板50の上面に設けられたクロム層48及び電極層47の積層配線上に半導体発光素子32を埋め込んだ樹脂チップ40を透明接着剤46で固定した後、これらの全面を覆うようにエポキシ樹脂溶液を塗布し、乾燥、加熱硬化させてエポキシ樹脂からなる第2絶縁層49を形成する。
【0007】
そして、この状態において、第2絶縁層49に形成した接続孔55、56、57を介して、内部の半導体発光素子32の引き出し電極18d及び19dを導電層54、56によって、基板50上の駆動制御回路(図示せず)に接続する。
【0008】
このように、半導体発光素子32を第1絶縁層39に埋め込んだ状態で、所定間隔を置いてパネル面となる基板50の面上に配置して固定し、これらを第2絶縁層49で覆って電極18d、19dを引き出しているので、表示装置の単位面積当りの半導体発光素子の占める面積が小さくなり、また配線を単純化させ、コストを格段に低下させることができる。
【0009】
しかも、微小な寸法形状としたGaN系半導体発光素子32を第1絶縁層39に埋め込んで見掛けサイズの大きい半導体発光素子32とすることによって、ハンドリングを容易化できる上に、第1絶縁層39の上面に比較的大きい面積の引き出し電極18d、19dを設けることができるので、第2絶縁層49からの電極の引き出しを容易に行えるという利点もある。
【0010】
なお、上記のGaN系半導体発光素子(LED)32は、図12(a)の断面図、図12(b)の平面図に示す構造からなっており、この発光素子を埋め込んだ樹脂チップ40は、図13(a)の斜視図、図13(b)の平面図に示す構造からなっている。図中の11は下地成長層、12はn型GaN層、13はInGaN活性層、14はp型GaN層、15はp電極である。
【0011】
この半導体発光素子32は、例えばp型半導体とn型半導体との接合面に順方向に電流を注入した時にキャリアである電子と正孔とが再結合して発光するものであればよく、半導体発光素子の構成材料は特に限定されない。このような発光性半導体材料としては、青色発光用の窒化ガリウム(GaN)、緑色発光用のリン化ガリウム(GaP)、赤色発光用のヒ化リン化ガリウム(GaAsP)、ヒ化アルミニウムガリウム(AlGaAs)等のガリウム系の化合物半導体、セレン化亜鉛(ZnSe)、シリコンカーバイド(SiC)等、公知の半導体であってよい。
【0012】
このような各種の半導体発光素子の材料となる化合物半導体は、有機金属化合物気相成長法(MOCVD法)、分子線エピタキシー法(MBE法)、ハイドライド気相成長法(HVPE法)などによって製造可能であるが、ハイドリングが可能である限り、なるべく微小な寸法形状とすることが望ましい。こうした微小な半導体発光素子は、化合物半導体のウエーハからチップ状に切り出すよりも、例えばサファイア基板上で化合物半導体を選択的に結晶成長させることによって比較的容易に得られる。この選択的な結晶成長によって、下端面の一辺の寸法が100〜200μm程度又はそれ以下、例えば10〜50μm程度のサイズの半導体発光素子を得ることができる。必要によっては、結晶成長させた後に、立体形状を調整するための加工処理を施してもよい。
【0013】
そして、この微小な半導体発光素子のp型半導体には例えばNi/Auを蒸着してp電極を形成し、またn型半導体には必要に応じて例えばTi/Auを蒸着してn電極を形成する。これらの電極を形成した微小な半導体発光素子はそのまま基体面に配置して固定してもよいが、半導体発光素子を特に微小な形状とし、上述したようにその周囲を第1絶縁層39で覆うことにより、見掛け上のサイズを大にしてハンドリングを容易化することができる。
【0014】
また、透明な基体面に配置して固定する半導体発光素子32は、その形状によって、基体面側、即ち半導体発光素子の下端面側への発光光30の輝度を向上させることが可能である。半導体発光素子32の発光領域(活性層)からの発光のうち、発光領域から上方へ向かう光は上端部の電極面等を反射面として下端面側へ向かう光とし得るが、下端面に垂直な側面へ向かう光は側面で反射させても下端面へ向かう光とはなりにくいので、半導体発光素子は下端面となす角度が45±20度の範囲内にある傾斜面を有することが望ましい。このような傾斜面に反射面を設けることにより、側方へ向かう発光成分を反射させて効果的に下端面側へ向かう光とすることができる。
【0015】
この傾斜面は、片側斜面、両側斜面、方形斜面であってもよい。更には、半導体発光素子が角錐形状又は角錐台形状を有することが望ましい。角錐、角錐台及び多角錐台にあっては、上面も反射面とすることにより、半導体発光素子の発光を一層効果的に下端面側へ向けることができる。ここで言う角錐又は角錐台には、三角錐、四角錐、五角錐、六角錐から、円錐に近似した多角錐等の各種の角錐と、それらに対応する角錐台が含まれる。
【0016】
また、上記の第1絶縁層39及び第2絶縁層49等の絶縁層に使用する材料は、有機物又は無機物の何れであってもよく、その種類、形成方法は特に限定されないが、無機物のSiO2やSi3N4を採用する場合には、CVD法(化学的気相成長法)や蒸着又はスパッタリング法を適用するが、有機物であるエポキシ樹脂、ポリイミド樹脂、合成ゴム等の高分子化合物を採用する場合には、簡易な塗布法によって基体面が大面積の場合にも容易に形成することができ、表示装置を低コスト化することが可能である。塗布による絶縁層としては、スピンオングラス法によるガラス膜も使用し得る。
【0017】
上記した発光素子32及びこれを埋設した発光装置を製造するには、例えば、まず図14(1)に示すように、サファイア基板31の(0001)面に温度500℃でA1又はGaN等のバッファ層(図示せず)、続いて1000℃でシリコンをドーピングしたn型の窒化ガリウム(GaN:Si)層11を成長させる。
【0018】
次いで図14(2)に示すように、窒化ガリウム層11上にSiO2又はSiNマスク43を形成し、その開口部43aに図14(3)に示すように、1000℃でシリコンをドーピングしたn型の窒化ガリウムを結晶成長させることにより、六角錐形状のn型半導体(GaN:Si)層12を形成する。
【0019】
次いで図14(4)に示すように、この六角錐の(1−101)面及びこれに等価な傾斜面上に、成長温度を下げてInGaNからなる活性層13を形成し、更にこの上にマグネシウムをドーピングしたp型の窒化ガリウム(GaN:Mg)層14を成長させた後、図15(5)に示すように、その表層部のp型(GaN:Mg)層14にNi/Auを蒸着して発光の反射面ともなるp電極15を形成する。なお、下地層(GaN:Si)11の上面のマスク43に開口を開け、Ti/Auを蒸着してn電極(図示せず)を形成してもよいが、ここではそのようなn電極は形成していない。
【0020】
このようにして形成された半導体発光素子32は、図15(6)に示すように(但し、簡略化のために、以後の図においても発光素子32は概略図示している。)、図12(a)に示した断面形状にRIE(Reactive Ion Etching)によりカットして分離溝32gを形成した後、サファイア基板から剥離し、更に支持体33上に設けた第1絶縁層39中に埋め込み、支持体33上に剥離転写する。
【0021】
ここで、支持体33は、一時保持用部材として基板31に対向する面に剥離層34と第1絶縁層(接着剤層)39が2層になって形成されたものである。この一時保持用部材は例えばガラス基板、石英ガラス基板、プラスチック基板等からなり、剥離層34は例えばフッ素コート、シリコーン樹脂、水溶性接着剤(例えばポリビニルアルコール)、ポリイミド等からなっている。また、接着剤層39は、紫外線(UV)硬化型接着剤、熱硬化性接着剤、熱可塑性接着剤のいずれかによって形成されてよい。一例として、一時保持用部材31として石英ガラス基板を用い、この上に剥離層34としてポリイミド膜(4μm厚)、接着剤層39としてUV硬化型接着剤(約20μm厚)をそれぞれ塗布によって形成する。
【0022】
一時保持用部材33の接着剤39は、硬化した領域39sと未硬化領域39yが混在するように調整され、未硬化領域39yに選択転写されるべき発光素子32が位置するように位置合わせされる。即ち、硬化した領域39sと未硬化領域39yが混在するような調整は、例えば、UV硬化型接着剤を露光機にて選択的に200μmピッチでUV(紫外線)露光し、発光素子32を転写するところは未硬化であるが、それ以外は硬化させた状態にすればよい。このような状態で、転写対象位置の発光素子32に対してレーザ光36を基板31の裏面から選択的に照射し、発光素子32を基板31からレーザアブレーションによって剥離する。
【0023】
即ち、GaN系の発光ダイオード32は、サファイア基板31との界面で金属のGaと窒素に分解することから、比較的簡単に剥離できる。ここで、照射するレーザ光36としては、エキシマレーザ、高調波YAGレーザなどが用いられる。
【0024】
図18(1)、(2)には、このレーザアブレーションを利用した剥離状況を拡大図示しているが、レーザ光36の選択照射にかかる発光素子32は、GaN層11と基板31との界面で分離する。そして、図15(7)に示すように、反対側の接着剤層39にp電極部分を突き刺すようにして転写される。レーザ光36が照射されない領域の発光素子32については、対応する接着剤層39の部分が硬化した領域39sであり、レーザ光も照射されていないために、一時保持用部材33側に転写されることはない。なお、図では、1つの発光素子32のみが選択的にレーザ照射されているが、nピッチ分だけ離間した領域においても同様に発光素子32がレーザ照射されているものとする。このような選択的な転写によって、発光素子32は、基板31上に配列されている時よりも離間して一時保持用部材33上に配列される。
【0025】
次いで図15(8)に示すように、発光素子32は、一時保持用部材33の接着剤層39に保持された状態で、発光素子32の裏面がn電極側(カソード電極側)になっていて、ここに発光素子32の裏面と電気的に接続された電極パッド19dを形成する。
【0026】
なお、上記において、レーザ光36によりGaN系発光素子32をサファイア基板31から剥離したときには、その剥離面にGaが折出しているので、発光光の取り出しのためにそのGaをエッチングすることが必要であるが、これは、NaOH水溶液又は硝酸で行える。電極パッド19dとしては、透明電極材料(ITO、ZnO系など)又はTi/Al/Pt/Auなどの材料を用いることができる。透明電極材料の場合は、発光素子の裏面を大きく覆っても発光を遮ることがないので、パターニング精度が粗くてもよく、また大きな電極を形成でき、パターニングプロセスが容易になる。
【0027】
この電極パッド19dを形成した後、図16(9)に示すように、図15(8)の接着剤層39に対し、剥離層38付きの別の支持体37を第二の一時保持用部材として押圧し、更に接着剤層39と共に第一の一時保持用部材33から剥離する。
【0028】
次いで図16(10)に示すように、アノード電極(p電極)側のビアホール41を形成した後、アノード側電極パッド18dを形成し、更に樹脂からなる接着剤層39をダイシングして、発光素子32毎に接着剤層39を素子分離溝42で分断し、各発光素子32を埋設した樹脂チップ40とする。このダイシングは、ダイシングブレード等の機械的手段を用いたダイシング、又はエキシマレーザ、高調波YAGレーザ、炭酸ガスレーザ等のレーザビームを用いたレーザダイシングにより行う。
【0029】
次いで図16(11)に示すように、機械的手段を用いて発光素子32を第二の一時保持用部材37から剥離する。このとき、第二の一時保持用部材37上には、例えばフッ素コート、シリコーン樹脂、水溶性接着剤(例えばPVA)、ポリイミド等の剥離層38が形成されているので、一時保持用部材37の裏面から例えばYAG第3高調波レーザを照射することにより、例えば剥離層38としてポリイミドを形成した場合では、ポリイミド38と石英基板37の界面でポリイミドのアブレーションが生じて、各発光素子32は第二の一時保持用部材37から機械的手段により容易に剥離可能となる。
【0030】
こうした機械的手段としては、第二の一時保持用部材37上に配列している発光素子32をピックアップする吸着装置53を用いることができる。この吸着装置の吸着孔45は画像表示装置の画素ピッチに対応して例えばマトリクス状に開口していて、多数個の発光素子32を一括して吸着できるようになっている。吸着孔45の奥部には、吸着チャンバ44が形成されており、この吸着チャンバ44を負圧に制御することにより発光素子32の吸着が可能になる。発光素子32は樹脂39で覆われており、その上面は略平坦化されているため、吸着装置53による選択的な吸着を容易に行うことができる。
【0031】
次いで図17(12)に示すように、吸着装置53でピックアップされた発光素子32を配線回路基板50に転写する。この基板50には予めUV硬化型接着剤、熱硬化性接着剤、熱可塑性接着剤等の接着剤層46が塗布されており、発光素子32を固定すべき領域の接着剤層46を硬化させ、ここに発光素子32を固着して配列させることができる。この際、吸着装置53の吸着チャンバ44内の圧力を高くし、発光素子32との吸着による結合状態を解放する。また、接着剤層46の樹脂を硬化させるエネルギーは基板50の裏面から光照射63によって供給し、UV硬化型接着剤の場合はUV照射装置、熱硬化性接着剤の場合には同様のレーザ照射によって接着剤を溶融させて接着を行う。
【0032】
基板50上には、シャドウマスクとしても機能する電極層47を配設し、特に電極層47の画面側の表面(即ち、表示装置を見る側の面)に黒色クロム層48を形成する。このようにすると、画像のコントラストを向上させることができると共に、クロム層48でのエネルギー吸収率を高くして、選択的に照射されるビーム63による接着剤層46の硬化等を促進することができる。
【0033】
こうして、基板50の上面に設けられた電極層47上に、発光素子32を埋め込んだ樹脂チップ40を透明接着剤46で固定した後、図17(13)に示すように、全面を覆うようにエポキシ樹脂溶液を塗布し、乾燥、加熱硬化させてエポキシ樹脂からなる第2絶縁層49を形成する。
【0034】
そして、この状態において、図17(14)に示すように、第2絶縁層49に形成した接続孔55、56、57を介して、内部の半導体発光素子32の引き出し電極18d及び19dを導電層54、58によって、基板50上の電極層47、更には駆動制御回路(図示せず)に接続する。この場合、接続孔55、56、57は汎用のフォトリソグラフィにより形成した後、全面にアルミニウムの蒸着又はスパッタリングを行い、汎用のフォトリソグラフィによってパターニングし、発光素子32の上記したp電極15は導電層54を介して第2絶縁層49上に導き、また発光素子32のn極側は導電層58を介して第2絶縁層49の上面に導き、更にそれぞれ駆動制御回路に接続する。
【0035】
このようにして、半導体発光素子32を第1絶縁層39に埋め込んだ状態で、所定間隔を置いてパネル面となる基板50の面上に配置して固定し、これらを第2絶縁層49で覆って電極18d、19dを引き出した構造の画像表示装置を作製することができる。
【0036】
【発明が解決しようとする課題】
上記したように、先願発明は優れた特長を有しているが、なお改善すべき問題点があることが判明した。
【0037】
即ち、図15(6)に示した発光素子32の剥離工程において、RIEにより分離溝32gを入れた後、図18(1)、(2)に拡大図示したように、レーザアブレーションを利用し、レーザ光36が選択照射された発光素子32をGaN層11と基板31との界面で分離しているので、分離された発光素子32には下地層としてのGaN層11が一体となっており、この下地層の面積が大きいために素子サイズが大きくなり、また下地層11により高抵抗化してしまう。
【0038】
また、発光素子32を得るためにRIEによるカッティングが必要であることに加えて、サファイア基板31から剥離したGaN系発光素子32の剥離面にはGaNの分解によるGaが析出しているため、このGaをエッチングすることも必要である。
【0039】
そこで、本発明の目的は、上記の先願発明とは異なる方法によって、小面積かつ低抵抗な発光素子及びこれを内蔵する発光装置を工数少なくして容易に製造することができる方法を提供することにある。
【0040】
【課題を解決するための手段】
即ち、本発明は、開口部を有するマスク層を結晶性基体上に形成する工程と、前記開口部に素子剥離促進処理を施す工程と、この処理領域上にガリウム系化合物半導体からなる発光素子構成材料を結晶成長させる工程と、これによって得られた結晶層を前記処理領域上にて剥離する工程とを有する、発光素子の製造方法であって、
前記結晶性基体上に、前記結晶層の結晶成長時のシードとなるガリウム系化合物半導 体からなる下地層を形成し、
この下地層上に前記マスク層を形成した後に、加熱処理によって前記マスク層の前記 開口部内に露出した前記下地層の表面域にボイドを発生させ、
しかる後に、前記下地層のボイド発生域上に、前記発光素子構成材料を結晶成長させ て前記結晶層を形成し、
しかる後に、前記ボイド発生域にレーザ光を照射し、このレーザ光の衝撃波によって 前記結晶層と前記下地層との界面にて前記結晶層を前記下地層及び前記マスク層から剥 離する
ことを特徴とする、発光素子の製造方法に係るものである。
本発明はまた、開口部を有するマスク層を結晶性基体上に形成する工程と、前記開口部に素子剥離促進処理を施す工程と、この処理領域上にガリウム系化合物半導体からなる発光素子構成材料を結晶成長させる工程と、これによって得られた結晶層を前記処理領域上にて剥離する工程とを有する、発光素子の製造方法であって、
前記結晶性基体上に、前記結晶層の結晶成長時のシードとなるガリウム系化合物半導 体からなる下地層を形成し、
この下地層上に前記マスク層を形成した後に、前記マスク層の前記開口部内に露出し た前記下地層の表面上に前記発光素子構成材料を薄い厚みに結晶成長させ、
この薄い厚みの結晶成長層が所定の厚みに達した時点で昇温することによって、前記 結晶成長層の表面域にボイドを発生させ、
引き続いて、前記結晶成長層のボイド発生域上に、前記発光素子構成材料を更に結晶 成長させて前記結晶層を形成し、
しかる後に、前記ボイド発生域にレーザ光を照射し、このレーザ光の衝撃波によって 前記結晶層と前記結晶成長層との界面にて前記結晶層を前記結晶成長層から剥離する
ことを特徴とする、発光素子の製造方法に係るものである。
【0041】
また本発明は、開口部を有するマスク層を結晶性基体上に形成する工程と、前記開口部に素子剥離促進処理を施す工程と、この処理領域上にガリウム系化合物半導体からなる発光素子構成材料を結晶成長させる工程と、これによって得られた結晶層を前記処理領域上にて剥離する工程と、この剥離によって得られた発光素子を絶縁層に埋設する工程と、この絶縁層に前記発光素子に接続された電極端子を形成する工程と、この電極端子を含む発光素子ユニットを作製する工程と、この発光素子ユニットを駆動回路基板に接続固定する工程とを有する、発光装置の製造方法であって、
前記結晶性基体上に、前記結晶層の結晶成長時のシードとなるガリウム系化合物半導 体からなる下地層を形成し、
この下地層上に前記マスク層を形成した後に、加熱処理によって前記マスク層の前記 開口部内に露出した前記下地層の表面域にボイドを発生させ、
しかる後に、前記下地層のボイド発生域上に、前記発光素子構成材料を結晶成長させ て前記結晶層を形成し、
しかる後に、前記ボイド発生域にレーザ光を照射し、このレーザ光の衝撃波によって 前記結晶層と前記下地層との界面にて前記結晶層を前記下地層及び前記マスク層から剥 離する
ことを特徴とする、発光装置の製造方法を提供するものである。
更に本発明は、開口部を有するマスク層を結晶性基体上に形成する工程と、前記開口部に素子剥離促進処理を施す工程と、この処理領域上にガリウム系化合物半導体からなる発光素子構成材料を結晶成長させる工程と、これによって得られた結晶層を前記処理領域上にて剥離する工程と、この剥離によって得られた発光素子を絶縁層に埋設する工程と、この絶縁層に前記発光素子に接続された電極端子を形成する工程と、この電極端子を含む発光素子ユニットを作製する工程と、この発光素子ユニットを駆動回路基板に接続固定する工程とを有する、発光装置の製造方法であって、
前記結晶性基体上に、前記結晶層の結晶成長時のシードとなるガリウム系化合物半導 体からなる下地層を形成し、
この下地層上に前記マスク層を形成した後に、前記マスク層の前記開口部内に露出し た前記下地層の表面上に前記発光素子構成材料を薄い厚みに結晶成長させ、
この薄い厚みの結晶成長層が所定の厚みに達した時点で昇温することによって、前記 結晶成長層の表面域にボイドを発生させ、
引き続いて、前記結晶成長層のボイド発生域上に、前記発光素子構成材料を更に結晶 成長させて前記結晶層を形成し、
しかる後に、前記ボイド発生域にレーザ光を照射し、このレーザ光の衝撃波によって 前記結晶層と前記結晶成長層との界面にて前記結晶層を前記結晶成長層から剥離する
ことを特徴とする、発光装置の製造方法も提供するものである。
【0042】
本発明によれば、前記基体上に形成した前記マスク層の前記開口部に前記ボイド発生域(素子剥離促進処理領域)を形成し、この処理領域上に結晶成長させた前記結晶層を前記処理領域上にて剥離しているので、剥離された素子には既述した先願発明での下地層の如き面積サイズが大きい高抵抗層が存在しないことになり、素子サイズが小さくて低抵抗化された発光素子を得ることができる。
【0043】
また、レーザ光の衝撃波によって剥離しているので、上述したRIE等によるカッティングが不要となる上に、上述したレーザアブレーションによる剥離とは異なって素子−基体の界面でのGa等の析出がないことから、発光光の取り出しのためにその析出物をエッチング除去することも不要となり、工数を減らして容易に製造することができる。
【0044】
しかも、前記マスク層が下地からの結晶成長を阻害する作用があるため、下地側からの貫通転位の伝播を防ぎ、前記開口部のみから所望の結晶成長を行わせることができると共に、前記開口部の前記処理領域の存在によって下地からの貫通転位の伝播を防ぎ、結晶成長を良好に行わせることができ、更に前記処理領域から前記マスク層上を含む領域に結晶成長を延在させ、横方向への結晶成長を生じさせると、貫通転位の伝播をより確実に防止することができる。
【0045】
また、発光素子を絶縁層に埋設してユニット化(チップ化)し、このユニットに設けた電極端子に接続すると共に、これらの端子を駆動回路基板に接続しているので、発光装置の単位面積当りの発光素子の占める面積が小さくなり、また配線を単純化させ、コストを格段に低下させることができる。そして、微小な寸法形状とした発光素子を埋め込んで見掛けサイズの大きいチップとすることによって、ハンドリングを容易化できる。
【0046】
【発明の実施の形態】
本発明においては、前記処理領域上にて前記結晶層を剥離するが、実際には、上述した如き下地層を伴うことなしに前記結晶層を前記処理領域及び前記マスク層から剥離することになる。
【0047】
また、前記下地層上に結晶成長させる場合、サファイア等の結晶性基体上に前記下地層を形成し、この下地層上に前記マスク層を形成し、前記下地層上にて前記開口部に、或いは前記開口部内の前記下地層に対して、前記素子剥離促進処理を施す。
【0048】
例えば、前記素子剥離促進処理を前記開口部内の前記下地層に対して行い、前記下地層を加熱処理して素子剥離促進のためのボイドを形成する。このようなボイドは、素子剥離後に剥離面に残留し易いので、そのボイドの存在によって発光光の散乱効果が生じ、画素の拡大化、画質の向上を図れることがある。
【0049】
或いは、前記素子剥離促進処理を前記開口部内の前記下地層上の前記結晶成長層に対して行い、前記下地層上に結晶成長を所定厚だけ行った時点で昇温してその結晶成長層に素子剥離促進のためのボイドを形成し、更に引続いて結晶成長を行う。
【0052】
また、前記処理領域上に、第1導電型層と活性層と第2導電型層とを順次積層成長させて、前記結晶層を形成することによって、発光素子を構成することができる。
【0053】
また、前記結晶層は、GaN等のガリウム系窒化物半導体のエピタキシャル成長によってサファイア等の基体上に形成してよいが、前記結晶層のシードとしての前記下地層をGaN等の窒化物半導体のエピタキシャル成長によってサファイア等の結晶性基体上に形成するのがよい。
【0054】
また、ガリウム系窒化物半導体からなる半導体発光素子を前記絶縁層としての樹脂中に埋設した後、この樹脂に前記電極端子としての電極パッドを形成し、更にスクライビングして前記発光素子ユニットを作製すれば、前記発光素子を樹脂中に埋設してチップ化できるので、発光装置の単位面積当りの前記発光素子の占める面積が小さくなり、また配線を単純化させ、コストを格段に低下させることができる。そして、微小な寸法形状とした前記発光素子を埋め込んで見掛けサイズの大きいチップとすることによって、ハンドリングを容易化できる。
【0055】
なお、本発明は、画像表示装置又は光源装置としての発光素子又は発光装置を製造するのに好適である。
【0056】
次に、本発明の好ましい実施の形態を図面参照下に具体的に説明する。
【0057】
第1の実施の形態
図1〜図4は、本発明の第1の実施の形態による発光素子(及び表示装置)の製造方法を示すものである。
【0058】
まず図1(1)に示すように、図14(1)及び(2)に示したと同様に、サファイア基板31の(0001)面に温度500℃でA1又はGaN等のバッファ層(図示せず)、続いて1000℃でシリコンをドーピングしたn型の窒化ガリウム(GaN:Si)層11をエピタキシャル成長させた後、窒化ガリウム層11上にSiO2又はSiNマスク43を形成し、その開口部43aをフォトエッチングによって形成する。
【0059】
次いで、図1(2)に示すように、開口部43a上にn型窒化ガリウムを結晶成長させる前に、1020℃で5分間、加熱して、開口部43a内の下地の窒化ガリウム層11の表面域にボイド60を発生させる。
【0060】
次いで、図1(3)に示すように、窒化ガリウム層11をシードとして、1000℃でシリコンをドーピングしたn型の窒化ガリウムを結晶成長(エピタキシャル成長)させることにより、六角錐形状のn型半導体(GaN:Si)層12を形成する。
【0061】
次いで、図2(4)に示すように、この六角錐形の(1−101)面及びこれに等価な傾斜面上に、成長温度を下げてInGaNからなる活性層13を形成し、更にこの上にマグネシウムをドーピングしたp型の窒化ガリウム(GaN:Mg)層14を成長させた後、その表層部のp型(GaN:Mg)層14にNi/Auを蒸着して発光の反射面ともなるp電極15を形成する。
【0062】
次いで、図2(4)の状態において、基板31の側からレーザ光(エキシマ、高調波YAG)66を照射する。この結果、図2(5)に示すように、レーザ光66の衝撃波によって、窒化ガリウム層11−12間の界面で窒化ガリウム層12が分離する。この分離は、ボイド60の部分が強度的に弱いため、レーザ光66の衝撃力によって容易に破壊するために生じるものである。
【0063】
このようにして、発光素子62を下地層11及びマスク層43から剥離して、図3(6)に示すように(但し、以後の図においても発光素子62は簡略図示している。)、図15(7)に示したと同様に、支持体33上に設けた剥離層34付きの第1絶縁層39中に埋め込み、支持体33上に剥離転写する。この場合、第1絶縁層39の選択的な未硬化領域の形成と、この領域への発光素子62の転写は上述したと同様に行えるので、ここではその説明を省略する。
【0064】
次いで図3(7)に示すように、発光素子62は一時保持用部材33の絶縁層(接着剤層)39に保持された状態で、発光素子62の裏面がn電極側(カソード電極側)になっているが、この面全体にSiO2等の絶縁層61を形成する。
【0065】
次いで図3(8)に示すように、絶縁層61にフォトエッチングによって開口部を開け、発光素子62の窒化ガリウム層12を露出させた後、全面にアルミニウム等を蒸着等で被着し、フォトリソグラフィによってパターニングして、電極パッド69dを形成する。
【0066】
この電極パッド69dを形成した後、図4(9)に示すように、図3(8)の接着剤層39に対し、剥離層38付きの別の支持体37を第二の一時保持用部材として押圧し、更に発光素子62と共に第一の一時保持用部材33から剥離する。
【0067】
次いで図4(10)に示すように、必要に応じて接着剤層39を厚み方向に僅かに除去した後、アノード電極(p電極)側の電極パッド68dを蒸着等及びフォトリソグラフィによって所定パターンに形成する。
【0068】
次いで図4(11)に示すように、接着剤層39から支持体37に至るまでスクライビング(ダイシング)して、発光素子62毎に素子分離溝72で分断し、各発光素子62を埋設した樹脂チップ70とする。このダイシングは、ダイシングブレード等の機械的手段を用いたダイシング、又はエキシマレーザ、高調波YAGレーザ、炭酸ガスレーザ等のレーザビームを用いたレーザダイシングにより行う。
【0069】
次いで図16(11)〜図17(12)に示したと同様にして、発光素子62を第二の一時保持用部材37から剥離し、更に吸着装置でピックアップされた発光素子62を配線回路基板に転写する。
【0070】
次いで図17(13)、(14)に示したと同様にして、発光素子62を第1絶縁層39に埋め込んだ状態で、所定間隔を置いてパネル面となる基板の面上に配置して固定し、これらを第2絶縁層49で覆って電極68d、69dを引き出した構造の画像表示装置を作製することができる。
【0071】
上記したように、本実施の形態によれば、図2(4)、(5)の素子剥離工程において、マスク層43の開口部43aに露出した下地層11にボイド60を生成し、レーザ光66の衝撃力によってボイド60の部分から窒化ガリウム層12を剥離しているので、剥離された発光素子62には、面積サイズが大きい高抵抗な下地層11が存在しないことになり、素子サイズが小さくて低抵抗化された発光素子62を得ることができる。
【0072】
発光素子62の剥離に不可欠な上記のボイド60は、下地層12に上記の加熱処理を施すことによって発生するが、先願発明ではこうしたボイドの発生は僅かである。即ち、先願発明では、図14(3)の工程において、下地層11の形成後、例えば850℃で成長開始して1000℃で成長させることにより窒化ガリウム層12を形成しているので、窒化ガリウム層12−11間の界面にはボイドが発生しないか或いは少量しか発生せず、本実施の形態のようにレーザ光を照射してもその界面で剥離することがない。
【0073】
上記のようなボイド60によって、素子剥離後に剥離面が粗面化され易いが、この粗面の存在によって発光光の散乱効果が生じ、画素の拡大化、画質の向上を図れる。
【0074】
また、発光素子62を剥離して個々に得ることができるため、上述したRIEによるカッティングが不要となる上に、上述したレーザアブレーションによる剥離とは異なって素子−基板の界面でのGa等の析出がないことから、発光光の取り出しのためにその析出物をエッチング除去することも不要となり、工数を減らして容易に製造することができる。
【0075】
また、マスク層43が下地からの結晶成長を阻害する作用があるため、下地側からの貫通転位の伝播を防ぎ、開口部43aのみから所望の結晶成長を行わせることができると共に、開口部43aのボイド60の存在によって下地からの貫通転位の伝播を防ぎ、結晶成長を良好に行わせることができ、更にボイド60からマスク層43上を含む領域に結晶成長を延在させ、横方向への結晶成長が生じることから、貫通転位の伝播をより確実に防止することができる。
【0076】
しかも、半導体発光素子62を埋設してチップ化し、このチップ70に設けた外部端子68d、69dに接続すると共に、これらの外部端子を駆動トランジスタ等の駆動制御回路に接続しているので、表示装置の単位面積当りの発光素子62の占める面積が小さくなり、また配線を単純化させ、コストを格段に低下させることができる。そして、微小な寸法形状とした発光素子62を埋め込んで見掛けサイズの大きいチップ70とすることにより、ハンドリングを容易化できる。
【0077】
第2の実施の形態
図5及び図6は、本発明の第2の実施の形態による発光素子(及び表示装置)の製造方法を示すものである。
【0078】
まず図5(1)に示すように、図1(1)に示したと同様にして、サファイア基板31上にn型の窒化ガリウム層11及びマスク層43を形成する。
【0079】
次いで図5(2)に示すように、マスク開口部43a内の窒化ガリウム層11上にシリコンドープの第2の窒化ガリウム層をエピタキシャル成長させる際に、850℃で窒化ガリウム層12aを100nm厚(プレーナ換算)に薄く成長させながら、その厚みに達した時点で1020℃へ昇温させる。この結果、薄い窒化ガリウム層12aにボイド60が発生する。
【0080】
そして、このまま引続いてシリコンドープの窒化ガリウム層12を連続的にエピタキシャル成長させることにより、六角錐形状のn型半導体(GaN:Si)層12を形成する。
【0081】
次いで図6(4)に示すように、この六角錐の(1−101)面及びこれに等価な傾斜面上に、成長温度を下げてInGaNからなる活性層13を形成し、更にこの上にマグネシウムをドーピングしたp型の窒化ガリウム(GaN:Mg)層14を成長させた後、その表層部のp型(GaN:Mg)層14にNi/Auを蒸着して発光の反射面ともなるp電極15を形成する。
【0082】
次いで図6(4)の状態において、基板31の側からレーザ光(エキシマ、高調波YAG)66を照射する。この結果、図6(5)に示すように、レーザ光66の衝撃波によって、窒化ガリウム層12−12a間の界面で窒化ガリウム層12が分離する。この分離は、ボイド60の部分が強度的に弱いため、レーザ光66の衝撃力によって容易に破壊するために生じるものである。
【0083】
このようにして、発光素子72を窒化ガリウム層12a及びマスク層43から剥離した後、図3〜図4に示したようにして、発光素子72を第1絶縁層39に埋め込んだ状態で、所定間隔を置いてパネル面となる基板の面上に配置して固定し、これらを第2絶縁層49で覆って電極68d、69dを引き出した構造の画像表示装置を作製することができる。
【0084】
上記したように、本実施の形態によれば、図6(4)、(5)の素子剥離工程において、マスク層43の開口部43aに形成した薄い窒化ガリウム層12aにボイド60を生成し、レーザ光66の衝撃力によってボイド60の部分から窒化ガリウム層12を剥離しているので、剥離された発光素子72には、面積サイズが大きい高抵抗な下地層11は勿論存在しないことになり、素子サイズが小さくて低抵抗化された発光素子72を得ることができる。
【0085】
上記のようなボイド60によって、素子剥離後に剥離面が粗面化され易いが、この粗面の存在によって発光光の散乱効果が生じ、画素の拡大化、画質の向上を図れる。
【0086】
また、その他、上述した第1の実施の形態と同様に、発光素子72を剥離して個々に得ることができるため、上述したRIEによるカッティングが不要となる上に、Ga析出物のエッチング除去も不要となり、工数を減らして容易に製造することができると共に、マスク層43による貫通転位の伝播防止作用によって結晶成長を良好に行え、また半導体発光素子72を埋設したチップを接続固定することによって発光素子の面積縮小化、配線の単純化、コストの低下、ハンドリングの容易化を達成できる。
【0087】
<参考例>
図7及び図8は、本発明の参考例による発光素子(及び表示装置)の製造方法を示すものである。
【0088】
まず図7(1)に示すように、図1(1)に示したと同様にして、サファイア基板31上にn型の窒化ガリウム層11及びマスク層43を形成する。
【0089】
次いで図7(2)に示すように、マスク開口部43a内の窒化ガリウム層11上にシリコンドープの第2の窒化ガリウム層をエピタキシャル成長させる前に、850℃で窒化インジウムガリウム(InGaN)層16を100nm厚(プレーナ換算)に薄く成長させる。
【0090】
次いで、図7(3)に示すように、1000℃でシリコンをドープしたn型の窒化ガリウム層12をエピタキシャル成長させることにより、六角錐形状のn型半導体(GaN:Si)層12を形成する。
【0091】
次いで図8(4)に示すように、この六角錐の(1−101)面及びこれに等価な傾斜面上に、成長温度を下げてInGaNからなる活性層13を形成し、更にこの上にマグネシウムをドーピングしたp型の窒化ガリウム(GaN:Mg)層14を成長させた後、その表層部のp型(GaN:Mg)層14にNi/Auを蒸着して発光の反射面ともなるp電極15を形成する。
【0092】
次いで図8(4)の状態において、基板31の側から波長400nmのレーザ光(エキシマ、高調波YAG)86を照射する。この結果、図8(5)に示すように、レーザ光86の波長(400nm)に吸収を示す窒化インジウムガリウム層16がレーザ光86の吸収によって選択的に発熱し、窒化ガリウム層12との間の界面で窒化ガリウム層12が分離する。この分離は、窒化インジウムガリウム層16がレーザ光86の吸収によって溶融するために生じるものである。
【0093】
このようにして、発光素子82を窒化インジウムガリウム層16及びマスク層43から剥離した後、図3〜図4に示したようにして発光素子82を第1絶縁層39に埋め込んだ状態で、所定間隔を置いてパネル面となる基板の面上に配置して固定し、これらを第2絶縁層49で覆って電極68d、69dを引き出した構造の画像表示装置を作製することができる。
【0094】
上記したように、この参考例によれば、図8(4)、(5)の素子剥離工程において、マスク43の開口部43aに形成した薄い窒化インジウムガリウム層16をレーザ光で溶融させ、この部分から窒化ガリウム層12を剥離しているので、剥離された発光素子82には、面積サイズが大きい高抵抗な下地層11は勿論存在しないことになり、素子サイズが小さくて低抵抗化された発光素子82を得ることができる。
【0095】
また、その他、上述した第1の実施の形態と同様に、発光素子82を剥離して個々に得ることができるため、上述したRIEによるカッティングが不要となる上に、Ga析出物のエッチング除去も不要となり、工数を減らして容易に製造することができると共に、マスク層43による貫通転位の伝播防止作用によって結晶成長を良好に行え、また半導体発光素子82を埋設したチップを接続固定することによって発光素子の面積縮小化、配線の単純化、コストの低下、ハンドリングの容易化を達成できる。
【0096】
第3の実施の形態
図9及び図10は、本発明の第3の実施の形態による発光素子(及び表示装置)の製造方法を示すものである。
【0097】
まず図9(1)、(2)に示すように、図1(1)に示したと同様にして、サファイア基板31上にn型の窒化ガリウム層11及びマスク層43を形成する。この窒化ガリウム層11中には、サファイア基板31との格子不整合や熱膨張係数差などに起因して、約3×109cm-2の密度で貫通転位90が存在する。
【0098】
次いで図9(3)に示すように、マスク開口部43a内の窒化ガリウム層(下地層)11上にシリコンドープの第2の窒化ガリウム層をエピタキシャル成長させる前に、上述した第1の実施の形態と同様に、下地層11を1020℃で5分間、加熱処理する。この結果、窒化ガリウム層11にボイド60が発生する。
【0099】
次いで、下地層11上にシリコンドープの窒化ガリウムをエピタキシャル成長させるが、この成長前に、窒素原料(アンモニア)とキャリアガス(水素と窒素)を流しながら昇温し、シリコン原料であるシランガスを一担供給してから5分後に、1020℃でガリウム原料であるトリメチルガリウムの供給を開始して窒化ガリウムを成長させる。
【0100】
一般にシリコンは、窒化ガリウム系化合物半導体の結晶成長において成長を阻害するアンチサーファクタントとして知られており、シランガスを供給した後には、マスク層43の開口部43a内の窒化ガリウム層11の表面はSiNxのような化合物で終端されて、図9(3)に示すように、窒化ガリウム層11の表面は窒化珪素を主たる材料とする成長阻害面91となる。この成長阻害面91には窒化ガリウムはほとんど成長しないが、成長阻害面91には上記したボイド60と共に微小孔(ピンホール)も存在している。
【0101】
次いで図10(4)に示すように、窒化ガリウムをエピタキシャル成長させると、成長阻害面91のボイド60及び微小孔が存在する部分から島状に成長が始まり、凹凸をもった窒化ガリウム層12bとして成長する。但し、このような島状の成長は、ボイド60によって生じることから、少なくともボイド60を開口部43aに存在させておけばよい。
【0102】
そして、更に成長が進んで、図10(5)に示すように、マスク層43上まで延在されるように窒化ガリウム層12cの斜面92の部分が広がり、マスク層43が形成されていない開口部43aから成長したにも拘らず、貫通転位密度の低い結晶とすることができる。
【0103】
図10(6)に示すように、更に成長を続けると、マスク層43上で十分に横方向成長するため、これらの領域ではマスク層43によりサファイア基板31側から垂直に伸びる貫通転位90は確実に遮断されており、殆んど転位を生じない。
【0104】
こうして、マスク層43上にも非常に転位密度の低い窒化ガリウム層12をプレーナ型に形成することができる。
【0105】
次いで図2(4)に示したと同様に、窒化ガリウム層12の表面に成長温度を下げてInGaNからなる活性層を形成し、更にこの上にマグネシウムをドーピングしたp型の窒化ガリウム(GaN:Mg)層を成長させた後、その表層部のp型(GaN:Mg)層にNi/Auを蒸着して発光の反射面ともなるp電極を形成する。
【0106】
次いで図2(4)、(5)に示したと同様に、基板31の側からレーザ光(エキシマ、高調波YAG)を照射することによって、レーザ光の衝撃波によって、窒化ガリウム層11−12間の界面で窒化ガリウム層12が分離する。この分離は、ボイド60の部分が強度的に弱いため、レーザ光の衝撃力によって容易に破壊するために生じるものである。
【0107】
このようにして、プレーナ型の発光素子を窒化ガリウム層11及びマスク層43から剥離した後、図3〜図4に示したようにして、発光素子を第1絶縁層39に埋め込んだ状態で、所定間隔を置いてパネル面となる基板の面上に配置して固定し、これらを第2絶縁層49で覆って電極68d、69dを引き出した構造の画像表示装置を作製することができる。
【0108】
上記したように、本実施の形態によれば、図2(4)、(5)の素子剥離と同様の工程により、素子サイズが小さくて低抵抗化されたプレーナ型の発光素子、及び薄型の発光装置を得ることができる。
【0109】
上記のようなボイド60によって、素子剥離後に剥離面が粗面化され易いが、この粗面の存在によって発光光の散乱効果が生じ、画素の拡大化、画質の向上を図れる。
【0110】
また、その他、上述した第1の実施の形態と同様に、発光素子を剥離して個々に得ることができるため、上述したRIEによるカッティングが不要となる上に、Ga析出物のエッチング除去も不要となり、工数を減らして容易に製造することができると共に、マスク層43による貫通転位の伝播防止作用によって結晶成長を良好に行え、また、半導体発光素子を埋設したチップを接続固定することによって発光素子の面積縮小化、配線の単純化、コストの低下、ハンドリングの容易化を達成できる。
【0111】
以上に述べた実施の形態は、本発明の技術的思想に基づいて更に変形が可能である。
【0112】
例えば、上述の各実施の形態による素子剥離促進処理を組み合わせて適用することもできる。
【0113】
また、上述の発光素子、LIP及びこれらを内蔵した表示装置の各部の構造(例えば、電極の取り出し構造)、材質等、及びその形成方法等は種々変更してよい。
【0114】
また、上述した発光素子は、画像表示装置に関するものであるが、これ以外にも光源装置としても適用することができる。
【0115】
【発明の作用効果】
上述したように、本発明によれば、結晶性基体上に形成したマスク層の開口部にボイド発生域(素子剥離促進処理領域)を形成し、この処理領域上に結晶成長させたガリウム系化合物半導体結晶層を前記処理領域上にて剥離しているので、剥離された素子には既述した先願発明での下地層の如き面積サイズが大きい高抵抗層が存在しないことになり、素子サイズが小さくて低抵抗化された発光素子を得ることができる。
【0116】
また、レーザ光の衝撃波によって剥離しているので、RIE等によるカッティングが不要となる上に、レーザアブレーションによる剥離とは異なって素子−基体の界面でのGa等の析出がないことから、発光光の取り出しのためにその析出物をエッチング除去することも不要となり、工数を減らして容易に製造することができる。
【0117】
しかも、前記マスク層が下地からの結晶成長を阻害する作用があるため、下地側からの貫通転位の伝播を防ぎ、前記開口部のみから所望の結晶成長を行わせることができると共に、前記開口部の前記処理領域の存在によって下地からの貫通転位の伝播を防ぎ、結晶成長を良好に行わせることができ、更に前記処理領域から前記マスク層上を含む領域に結晶成長を延在させ、横方向への結晶成長を生じさせると、貫通転位の伝播をより確実に防止することができる。
【0118】
また、発光素子を絶縁層に埋設してユニット化(チップ化)し、このユニットに設けた電極端子に接続すると共に、これらの端子を駆動回路基板に接続しているので、発光装置の単位面積当りの発光素子の占める面積が小さくなり、また配線を単純化させ、コストを格段に低下させることができる。そして、微小な寸法形状とした発光素子を埋め込んで見掛けサイズの大きいチップとすることによって、ハンドリングを容易化できる。
【図面の簡単な説明】
【図1】本発明の実施の形態による発光素子及び表示装置の製造プロセスを順次示す要部概略断面図である。
【図2】同、製造プロセスを順次示す要部概略断面図である。
【図3】同、製造プロセスを順次示す要部概略断面図である。
【図4】同、製造プロセスを順次示す要部概略断面図である。
【図5】本発明の他の実施の形態による発光素子及び表示装置の製造プロセスを順次示す要部概略断面図である。
【図6】同、製造プロセスを順次示す要部概略断面図である。
【図7】 本発明の参考例による発光素子及び表示装置の製造プロセスを順次示す要部概略断面図である。
【図8】同、製造プロセスを順次示す要部概略断面図である。
【図9】本発明の更に他の実施の形態による発光素子及び表示装置の製造プロセスを順次示す要部概略断面図である。
【図10】同、製造プロセスを順次示す要部概略断面図である。
【図11】従来例の表示装置の概略斜視図である。
【図12】先願発明による発光素子の拡大断面図(a)とその平面図(b)である。
【図13】同、発光素子を埋設した樹脂チップの概略斜視図(a)とその平面図(b)である。
【図14】同、発光素子及び表示装置の製造プロセスを順次示す要部概略断面図である。
【図15】同、製造プロセスを順次示す要部概略断面図である。
【図16】同、製造プロセスを順次示す要部概略断面図である。
【図17】同、製造プロセスを順次示す要部概略断面図である。
【図18】同、発光素子の剥離状況を説明するための要部概略断面図である。
【符号の説明】
11…窒化ガリウム層(下地層)、12…n型窒化ガリウム層、
12a…窒化ガリウム層、13…活性層、14…p型窒化ガリウム層、
15…p電極、16…窒化インジウムガリウム層、30…発光光、
31…透明基板、32…発光素子、33、37…支持体、34、38…剥離層、
36、66、86…レーザ光、39…第1絶縁層、
40、70…LED入り樹脂チップ、43…マスク(層)、43a…開口部、
60…ボイド、61…絶縁層、62、72、82…発光素子、
68d…電極パッド(引き出しp電極)、
69d…電極パッド(引き出しn電極)、90…貫通転位、91…成長阻害面[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a light emitting element suitable for an image display device and the like, and a method for manufacturing a light emitting device.
[0002]
[Prior art]
Conventionally, a light emitting die auto (LED) is used for a light source or a pixel of an image display device. For example, as shown in FIG. 11, after the
[0003]
In this
[0004]
As a semiconductor light emitting element constituting such an LED, for example, a low-temperature buffer layer and an n-side contact layer made of Si-doped GaN are formed on the entire surface of a sapphire substrate, and an Si-doped GaN n is formed thereon. A device is known in which a side cladding layer, an active layer made of Si-doped InGaN, a p-side cladding layer made of Mg-doped AlGaN, and a p-side contact layer made of Mg-doped GaN are stacked. As the LED having such a structure, blue and green LEDs having an emission wavelength of 450 nm to 530 nm are known.
[0005]
[Course to Invention]
In comparison with the image display device shown in FIG. 11, the applicant of the present application is a display device in which the area occupied by a semiconductor light emitting element per unit area is reduced, the wiring is simplified, and the cost is significantly reduced. -67238 etc. have already been proposed.
[0006]
This display device (hereinafter referred to as the prior application invention) has a structure shown in FIG. That is, the GaN-based semiconductor light-
[0007]
In this state, the
[0008]
In this manner, with the semiconductor
[0009]
Moreover, by embedding the GaN-based semiconductor
[0010]
The GaN-based semiconductor light-emitting element (LED) 32 has a structure shown in the cross-sectional view of FIG. 12A and the plan view of FIG. 12B. The
[0011]
The semiconductor
[0012]
Compound semiconductors as materials for such various semiconductor light emitting devices can be produced by metal organic compound vapor phase epitaxy (MOCVD), molecular beam epitaxy (MBE), hydride vapor phase epitaxy (HVPE), etc. However, as long as hydration is possible, it is desirable to make the dimensions as small as possible. Such a fine semiconductor light emitting device can be obtained relatively easily by selectively growing a compound semiconductor on, for example, a sapphire substrate, rather than cutting out from a compound semiconductor wafer into a chip shape. By this selective crystal growth, it is possible to obtain a semiconductor light emitting device having a size of one side of the lower end surface of about 100 to 200 μm or less, for example, about 10 to 50 μm. If necessary, a processing for adjusting the three-dimensional shape may be performed after crystal growth.
[0013]
Then, for example, Ni / Au is vapor-deposited to form a p-electrode on the p-type semiconductor of this small semiconductor light emitting device, and for example, Ti / Au is vapor-deposited to form an n-electrode on the n-type semiconductor as necessary. To do. Although the minute semiconductor light emitting element on which these electrodes are formed may be arranged and fixed as it is on the substrate surface, the semiconductor light emitting element is particularly minutely shaped and covered with the first
[0014]
Further, the semiconductor
[0015]
This inclined surface may be a single-sided slope, a double-sided slope, or a square slope. Furthermore, it is desirable that the semiconductor light emitting element has a pyramid shape or a truncated pyramid shape. In the pyramid, the truncated pyramid, and the polygonal truncated pyramid, the upper surface is also a reflecting surface, so that the light emission of the semiconductor light emitting element can be more effectively directed toward the lower end surface. The pyramid or the truncated pyramid here includes various pyramids such as a triangular pyramid, a quadrangular pyramid, a pentagonal pyramid, a hexagonal pyramid, a polygonal pyramid approximated to a cone, and a pyramid corresponding to them.
[0016]
In addition, the material used for the insulating layers such as the first insulating
[0017]
In order to manufacture the
[0018]
Next, as shown in FIG. 14 (2),
[0019]
Next, as shown in FIG. 14 (4), an
[0020]
The semiconductor
[0021]
Here, the
[0022]
The adhesive 39 of the temporary holding
[0023]
That is, since the GaN-based
[0024]
18 (1) and 18 (2) are enlarged views showing the peeling state using this laser ablation. The
[0025]
Next, as shown in FIG. 15 (8), the
[0026]
In the above, when the GaN-based
[0027]
After the
[0028]
Next, as shown in FIG. 16 (10), after the via
[0029]
Next, as shown in FIG. 16 (11), the
[0030]
As such mechanical means, an
[0031]
Next, as shown in FIG. 17 (12), the
[0032]
An
[0033]
Thus, after fixing the
[0034]
In this state, as shown in FIG. 17 (14), the
[0035]
In this manner, with the semiconductor
[0036]
[Problems to be solved by the invention]
As described above, the invention of the prior application has excellent features, but it has been found that there are still problems to be improved.
[0037]
That is, in the peeling process of the
[0038]
Further, in addition to the necessity of cutting by RIE to obtain the
[0039]
Accordingly, an object of the present invention is to provide a method capable of easily manufacturing a light-emitting element having a small area and a low resistance and a light-emitting device incorporating the same by a method different from the above-mentioned invention of the prior application, with fewer man-hours. There is.
[0040]
[Means for Solving the Problems]
That is, the present invention relates to a step of forming a mask layer having an opening on a crystalline substrate, a step of subjecting the opening to an element peeling promotion treatment, and a light emitting element configuration comprising a gallium compound semiconductor on the processing region. A method for manufacturing a light-emitting element, comprising: a step of crystal-growing a material; and a step of peeling a crystal layer obtained thereby on the processing regionBecause
On the crystalline substrate, a gallium compound semiconductor that serves as a seed for crystal growth of the crystal layer Forming an underlayer consisting of the body,
After forming the mask layer on the underlayer, the mask layer is heated by heat treatment. Generate voids in the surface area of the underlying layer exposed in the opening,
Thereafter, the light-emitting element constituent material is crystal-grown on the void generation region of the underlayer. Forming the crystal layer,
After that, the void generation area is irradiated with laser light, and the shock wave of this laser light The crystal layer is peeled from the base layer and the mask layer at the interface between the crystal layer and the base layer. Separate
A method for manufacturing a light emitting deviceIt is related to.
The present invention also includes a step of forming a mask layer having an opening on a crystalline substrate, a step of subjecting the opening to an element peeling promotion treatment, and a light emitting element constituent material comprising a gallium compound semiconductor on the processing region. A method for producing a light-emitting element, comprising: a step of growing a crystal; and a step of peeling a crystal layer obtained thereby on the treatment region,
On the crystalline substrate, a gallium compound semiconductor that serves as a seed for crystal growth of the crystal layer Forming an underlayer consisting of the body,
After forming the mask layer on the underlayer, the mask layer is exposed in the opening. Further, the light emitting element constituent material is crystal-grown to a thin thickness on the surface of the underlayer,
By raising the temperature when the thin crystal growth layer reaches a predetermined thickness, Generate voids in the surface area of the crystal growth layer,
Subsequently, the light emitting element constituent material is further crystallized on the void generation region of the crystal growth layer. Growing to form the crystalline layer;
After that, the void generation area is irradiated with laser light, and the shock wave of this laser light The crystal layer is separated from the crystal growth layer at the interface between the crystal layer and the crystal growth layer.
The present invention relates to a method for manufacturing a light-emitting element.
[0041]
The present invention also includes a step of forming a mask layer having an opening on a crystalline substrate, a step of subjecting the opening to an element peeling promotion treatment, and a light emitting element constituent material comprising a gallium compound semiconductor on the processing region. A crystal growth step, a step of peeling the crystal layer obtained thereby on the treatment region, a step of embedding a light emitting element obtained by the peeling in an insulating layer, and the light emitting element in the insulating layer A method of manufacturing a light emitting device, comprising: a step of forming an electrode terminal connected to the substrate; a step of manufacturing a light emitting element unit including the electrode terminal; and a step of connecting and fixing the light emitting element unit to a drive circuit board.Because
On the crystalline substrate, a gallium compound semiconductor that serves as a seed for crystal growth of the crystal layer Forming an underlayer consisting of the body,
After forming the mask layer on the underlayer, the mask layer is heated by heat treatment. Generate voids in the surface area of the underlying layer exposed in the opening,
Thereafter, the light-emitting element constituent material is crystal-grown on the void generation region of the underlayer. Forming the crystal layer,
After that, the void generation area is irradiated with laser light, and the shock wave of this laser light The crystal layer is peeled from the base layer and the mask layer at the interface between the crystal layer and the base layer. Separate
A method of manufacturing a light emitting deviceIt is to provide.
Furthermore, the present invention relates to a step of forming a mask layer having an opening on a crystalline substrate, a step of subjecting the opening to an element peeling promotion treatment, and a light emitting element constituent material comprising a gallium compound semiconductor on the processing region A crystal growth step, a step of peeling the crystal layer obtained thereby on the treatment region, a step of embedding a light emitting element obtained by the peeling in an insulating layer, and the light emitting element in the insulating layer A method of manufacturing a light-emitting device, comprising: a step of forming an electrode terminal connected to the substrate; a step of manufacturing a light-emitting element unit including the electrode terminal; and a step of connecting and fixing the light-emitting element unit to a drive circuit board. And
On the crystalline substrate, a gallium compound semiconductor that serves as a seed for crystal growth of the crystal layer Forming an underlayer consisting of the body,
After forming the mask layer on the underlayer, the mask layer is exposed in the opening. Further, the light emitting element constituent material is crystal-grown to a thin thickness on the surface of the underlayer,
By raising the temperature when the thin crystal growth layer reaches a predetermined thickness, Generate voids in the surface area of the crystal growth layer,
Subsequently, the light emitting element constituent material is further crystallized on the void generation region of the crystal growth layer. Growing to form the crystalline layer;
After that, the void generation area is irradiated with laser light, and the shock wave of this laser light The crystal layer is separated from the crystal growth layer at the interface between the crystal layer and the crystal growth layer.
The present invention also provides a method for manufacturing a light emitting device.
[0042]
According to the present invention, the opening of the mask layer formed on the substrate is formed in the opening.Void generation area (Device peeling acceleration treatmentregion)TheFormationSince the crystal layer grown on the processing region is peeled off on the processing region, the peeled element has a large area size like the base layer in the prior invention described above. Since the resistance layer does not exist, a light-emitting element with a small element size and low resistance can be obtained.
[0043]
Also,Since it is peeled off by the shock wave of the laser beam,Unlike the above-described peeling by laser ablation, there is no precipitation of Ga or the like at the element-substrate interface, so that the precipitate is removed for extraction of emitted light. Etching and removal are also unnecessary, and it can be easily manufactured with fewer steps.
[0044]
In addition, since the mask layer has an action of hindering crystal growth from the base, it is possible to prevent propagation of threading dislocations from the base side, and to perform desired crystal growth only from the opening. The presence of the treatment region prevents propagation of threading dislocations from the underlayer, and makes it possible to perform crystal growth satisfactorily. Further, the crystal growth is extended from the treatment region to the region including the mask layer, and the lateral direction. If crystal growth occurs, threading dislocations can be more reliably prevented from propagating.
[0045]
In addition, since the light emitting element is embedded in an insulating layer to form a unit (chip) and connected to electrode terminals provided in the unit, and these terminals are connected to the drive circuit board, the unit area of the light emitting device The area occupied by the light emitting element per unit area can be reduced, the wiring can be simplified, and the cost can be significantly reduced. Then, handling can be facilitated by embedding a light-emitting element having a minute size and shape into a chip having a large apparent size.
[0046]
DETAILED DESCRIPTION OF THE INVENTION
In the present invention, the crystal layer is peeled on the processing region, but actually, the crystal layer is peeled off from the processing region and the mask layer without accompanying the base layer as described above. .
[0047]
Also, the aboveWhen growing crystals on the underlayer, on a crystalline substrate such as sapphireAboveAn underlying layer is formed, the mask layer is formed on the underlying layer, and the element peeling promotion treatment is performed on the opening or on the underlying layer in the opening on the underlying layer.
[0048]
For example,The element peeling promotion treatment is performed on the base layer in the opening.NoThe base layer is heat-treated to form voids for promoting element peeling. Since such voids are likely to remain on the peeling surface after the element is peeled off, the presence of the voids causes a scattering effect of the emitted light, which may increase the pixels and improve the image quality.
[0049]
Alternatively, the element peeling promotion treatment is performed on the base layer in the opening.AboveRow against crystal growth layerNoWhen the crystal growth is performed on the underlayer by a predetermined thickness, the temperature is raised to form a void for promoting element peeling in the crystal growth layer, and then the crystal growth is performed.
[0052]
In addition, a light emitting element can be configured by forming a crystalline layer by sequentially growing a first conductive type layer, an active layer, and a second conductive type layer on the processing region.
[0053]
The crystal layer is made of GaN or the like.Gallium-basedAlthough it may be formed on a substrate such as sapphire by epitaxial growth of a nitride semiconductor, the underlayer as a seed of the crystal layer is formed on a crystalline substrate such as sapphire by epitaxial growth of a nitride semiconductor such as GaN. Good.
[0054]
Gallium-basedNitrideAfter embedding a semiconductor light-emitting element made of a semiconductor in the resin as the insulating layer, an electrode pad as the electrode terminal is formed on the resin, and further scribing to produce the light-emitting element unit. Since the chip can be embedded in the resin, the area occupied by the light emitting element per unit area of the light emitting device can be reduced, the wiring can be simplified, and the cost can be significantly reduced. Then, handling can be facilitated by embedding the light emitting element having a minute size and forming a chip having a large apparent size.
[0055]
In addition, this invention is suitable for manufacturing the light emitting element or light-emitting device as an image display apparatus or a light source device.
[0056]
Next, a preferred embodiment of the present invention will be specifically described with reference to the drawings.
[0057]
First embodiment
1 to 4 show a method for manufacturing a light emitting element (and a display device) according to the first embodiment of the present invention.
[0058]
First, as shown in FIG. 1A, as shown in FIGS. 14A and 14B, a buffer layer (not shown) such as A1 or GaN is formed on the (0001) surface of the
[0059]
Next, as shown in FIG. 1B, before crystal growth of n-type gallium nitride on the
[0060]
Next, as shown in FIG. 1 (3), crystal growth (epitaxial growth) of n-type gallium nitride doped with silicon at 1000 ° C. using the
[0061]
Next, as shown in FIG. 2 (4), an
[0062]
Next, in the state of FIG. 2 (4), laser light (excimer, harmonic YAG) 66 is irradiated from the
[0063]
In this way, the
[0064]
Next, as shown in FIG. 3 (7), the
[0065]
Next, as shown in FIG. 3 (8), an opening is formed in the insulating
[0066]
After forming this
[0067]
Next, as shown in FIG. 4 (10), the
[0068]
Next, as shown in FIG. 4 (11), the resin layer is scribed (diced) from the
[0069]
Next, in the same manner as shown in FIGS. 16 (11) to 17 (12), the
[0070]
Next, in the same manner as shown in FIGS. 17 (13) and (14), the
[0071]
As described above, according to the present embodiment, the void 60 is generated in the
[0072]
The
[0073]
Due to the void 60 as described above, the peeled surface is likely to be roughened after the element is peeled off. However, the presence of this roughened surface causes a scattering effect of emitted light, so that the pixels can be enlarged and the image quality can be improved.
[0074]
Further, since the
[0075]
Further, since the
[0076]
In addition, since the semiconductor
[0077]
Second embodiment
5 and 6 show a method for manufacturing a light emitting element (and a display device) according to the second embodiment of the present invention.
[0078]
First, as shown in FIG. 5A, the n-type
[0079]
Next, as shown in FIG. 5 (2), when the silicon-doped second gallium nitride layer is epitaxially grown on the
[0080]
Then, the silicon-doped
[0081]
Next, as shown in FIG. 6 (4), an
[0082]
Next, in the state of FIG. 6 (4), laser light (excimer, harmonic YAG) 66 is irradiated from the
[0083]
In this manner, after the
[0084]
As described above, according to the present embodiment, the void 60 is generated in the thin
[0085]
Due to the void 60 as described above, the peeled surface is likely to be roughened after the element is peeled off. However, the presence of this roughened surface causes a scattering effect of emitted light, so that the pixels can be enlarged and the image quality can be improved.
[0086]
In addition, as in the first embodiment described above, since the
[0087]
<Reference example>
7 and 8 show the present invention.Reference exampleThe manufacturing method of the light emitting element (and display apparatus) by this is shown.
[0088]
First, as shown in FIG. 7A, the n-type
[0089]
Next, as shown in FIG. 7B, an indium gallium nitride (InGaN)
[0090]
Next, as shown in FIG. 7 (3), an n-type
[0091]
Next, as shown in FIG. 8 (4), an
[0092]
Next, in the state of FIG. 8 (4), laser light (excimer, harmonic YAG) 86 having a wavelength of 400 nm is irradiated from the
[0093]
After the light emitting element 82 is peeled from the indium
[0094]
As mentioned above,ThisofReference example8 (4) and 8 (5), the thin indium
[0095]
In addition, as in the first embodiment described above, since the light emitting elements 82 can be peeled and obtained individually, the above-described cutting by RIE is not required, and the Ga precipitate is removed by etching. It becomes unnecessary and can be manufactured easily with reduced man-hours. Further, the
[0096]
Third embodiment
9 and 10 show the first of the present invention.3The manufacturing method of the light emitting element (and display apparatus) by embodiment of this is shown.
[0097]
First, as shown in FIGS. 9A and 9B, the n-type
[0098]
Next, as shown in FIG. 9 (3), before the silicon-doped second gallium nitride layer is epitaxially grown on the gallium nitride layer (underlayer) 11 in the
[0099]
Next, silicon-doped gallium nitride is epitaxially grown on the
[0100]
Generally, silicon is known as an anti-surfactant that inhibits growth in crystal growth of a gallium nitride-based compound semiconductor, and after supplying silane gas, the surface of the
[0101]
Next, as shown in FIG. 10 (4), when gallium nitride is epitaxially grown, the growth starts in an island shape from the portion where the
[0102]
Further, as the growth proceeds further, as shown in FIG. 10 (5), the
[0103]
As shown in FIG. 10 (6), if the growth is further continued, the lateral growth is sufficiently performed on the
[0104]
Thus, the
[0105]
Next, as shown in FIG. 2 (4), an active layer made of InGaN is formed on the surface of the
[0106]
Next, as shown in FIGS. 2 (4) and 2 (5), by irradiating laser light (excimer, harmonic YAG) from the
[0107]
In this way, after the planar light emitting device is peeled from the
[0108]
As described above, according to the present embodiment, the planar light-emitting element with a small element size and low resistance, and a thin type, are obtained by the same process as the element peeling in FIGS. 2 (4) and 2 (5). A light emitting device can be obtained.
[0109]
Due to the void 60 as described above, the peeled surface is likely to be roughened after the element is peeled off. However, the presence of this roughened surface causes a scattering effect of emitted light, so that the pixels can be enlarged and the image quality can be improved.
[0110]
In addition, as in the first embodiment described above, since the light emitting elements can be peeled and obtained individually, the above-described cutting by RIE is not required, and the Ga deposit is not etched away. Therefore, the
[0111]
The embodiment described above can be further modified based on the technical idea of the present invention.
[0112]
For example, the element peeling acceleration processing according to the above-described embodiments can be applied in combination.
[0113]
Further, the structure (for example, electrode extraction structure), material, and the like of each part of the above-described light emitting element, LIP, and display device incorporating these may be variously changed.
[0114]
Moreover, although the light emitting element mentioned above is related with an image display apparatus, it can be applied also as a light source device besides this.
[0115]
[Effects of the invention]
As described above, according to the present invention, in the opening of the mask layer formed on the crystalline substrate,Void generation area (Device peeling acceleration treatmentregion)TheFormationSince the gallium compound semiconductor crystal layer crystal-grown on the processing region is peeled off on the processing region, the peeled element has an area size like that of the base layer in the prior invention described above. Therefore, there is no high resistance layer, and a light emitting element with a small element size and low resistance can be obtained.
[0116]
Also,Since it is peeled off by the shock wave of the laser beam,Cutting by RIE or the like is unnecessary, and unlike the separation by laser ablation, there is no precipitation of Ga or the like at the element-substrate interface, so that the precipitate is removed by etching for extraction of emitted light. Is also unnecessary, and can be manufactured easily with reduced man-hours.
[0117]
In addition, since the mask layer has an action of hindering crystal growth from the base, it is possible to prevent propagation of threading dislocations from the base side, and to perform desired crystal growth only from the opening. The presence of the treatment region prevents propagation of threading dislocations from the underlayer, and makes it possible to perform crystal growth satisfactorily. Further, the crystal growth is extended from the treatment region to the region including the mask layer, and the lateral direction. If crystal growth occurs, threading dislocations can be more reliably prevented from propagating.
[0118]
In addition, since the light emitting element is embedded in an insulating layer to form a unit (chip) and connected to electrode terminals provided in the unit, and these terminals are connected to the drive circuit board, the unit area of the light emitting device The area occupied by the light emitting element per unit area can be reduced, the wiring can be simplified, and the cost can be significantly reduced. Then, handling can be facilitated by embedding a light-emitting element having a minute size and shape into a chip having a large apparent size.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view of a main part sequentially illustrating a manufacturing process of a light emitting element and a display device according to an embodiment of the present invention.
FIG. 2 is a schematic cross-sectional view of a main part sequentially showing the manufacturing process.
FIG. 3 is a schematic cross-sectional view of a main part sequentially showing the manufacturing process.
FIG. 4 is a schematic cross-sectional view of the relevant part showing the manufacturing process in sequence.
FIG. 5 is a schematic cross-sectional view of a main part sequentially illustrating a manufacturing process of a light emitting element and a display device according to another embodiment of the present invention.
FIG. 6 is a schematic cross-sectional view of the relevant part showing the manufacturing process in sequence.
[Fig. 7] of the present invention.Reference exampleFIG. 4 is a schematic cross-sectional view of a main part sequentially illustrating a manufacturing process of a light emitting element and a display device according to the method.
FIG. 8 is a schematic cross-sectional view of the relevant part showing the manufacturing process in sequence.
FIG. 9 is a schematic cross-sectional view of a main part sequentially illustrating a manufacturing process of a light emitting device and a display device according to still another embodiment of the present invention.
FIG. 10 is a schematic cross-sectional view of the relevant part showing the manufacturing process in sequence.
FIG. 11 is a schematic perspective view of a conventional display device.
FIG. 12 is an enlarged sectional view (a) and a plan view (b) of a light emitting device according to the invention of the prior application.
FIG. 13 is a schematic perspective view (a) and a plan view (b) of a resin chip in which a light emitting element is embedded.
FIG. 14 is a schematic cross-sectional view of the relevant part showing sequentially the manufacturing process of the light emitting element and the display device.
FIG. 15 is a schematic cross-sectional view of the relevant part showing the manufacturing process in sequence.
FIG. 16 is a schematic cross-sectional view of the relevant part showing the manufacturing process in sequence.
FIG. 17 is a schematic cross-sectional view of the relevant part showing the manufacturing process in sequence.
FIG. 18 is a schematic cross-sectional view of the main part for explaining the state of peeling of the light emitting element.
[Explanation of symbols]
11 ... Gallium nitride layer (underlayer), 12 ... n-type gallium nitride layer,
12a ... Gallium nitride layer, 13 ... Active layer, 14 ... P-type gallium nitride layer,
15 ... p electrode, 16 ... indium gallium nitride layer, 30 ... emission light,
31 ... Transparent substrate, 32 ... Light emitting element, 33, 37 ... Support, 34, 38 ... Release layer,
36, 66, 86 ... laser light, 39 ... first insulating layer,
40, 70 ... LED-containing resin chip, 43 ... Mask (layer), 43a ... Opening,
60 ... Void, 61 ... Insulating layer, 62, 72, 82 ... Light emitting element,
68d ... electrode pad (drawer p electrode),
69d ... Electrode pad (lead n electrode), 90 ... Threading dislocation, 91 ... Growth inhibition surface
Claims (9)
前記結晶性基体上に、前記結晶層の結晶成長時のシードとなるガリウム系化合物半導 体からなる下地層を形成し、
この下地層上に前記マスク層を形成した後に、加熱処理によって前記マスク層の前記 開口部内に露出した前記下地層の表面域にボイドを発生させ、
しかる後に、前記下地層のボイド発生域上に、前記発光素子構成材料を結晶成長させ て前記結晶層を形成し、
しかる後に、前記ボイド発生域にレーザ光を照射し、このレーザ光の衝撃波によって 前記結晶層と前記下地層との界面にて前記結晶層を前記下地層及び前記マスク層から剥 離する
ことを特徴とする、発光素子の製造方法。A step of forming a mask layer having an opening on a crystalline substrate, a step of subjecting the opening to an element peeling promotion treatment, and a step of crystal-growing a light-emitting element constituent material made of a gallium compound semiconductor on the processing region And a step of peeling the crystal layer obtained thereby on the processing region ,
Wherein the crystalline substrate, forming the base layer of gallium-based compound semiconductors as a seed of crystal growth of the crystalline layer,
After forming the mask layer on the foundation layer , a void is generated in the surface area of the foundation layer exposed in the opening of the mask layer by heat treatment ,
Thereafter, the crystal layer is formed by crystal growth of the light emitting element constituent material on the void generation region of the base layer ,
Thereafter, a laser beam is irradiated to said void generation region, to peel away the crystal layer at the interface between the undercoat layer and the crystal layer from the underlying layer and the mask layer by a shock wave of the laser beam
A method for manufacturing a light-emitting element .
前記結晶性基体上に、前記結晶層の結晶成長時のシードとなるガリウム系化合物半導On the crystalline substrate, a gallium compound semiconductor that serves as a seed for crystal growth of the crystal layer 体からなる下地層を形成し、Forming an underlayer consisting of the body,
この下地層上に前記マスク層を形成した後に、前記マスク層の前記開口部内に露出しAfter forming the mask layer on the underlayer, the mask layer is exposed in the opening. た前記下地層の表面上に前記発光素子構成材料を薄い厚みに結晶成長させ、Further, the light emitting element constituent material is crystal-grown to a thin thickness on the surface of the underlayer,
この薄い厚みの結晶成長層が所定の厚みに達した時点で昇温することによって、前記By raising the temperature when the thin crystal growth layer reaches a predetermined thickness, 結晶成長層の表面域にボイドを発生させ、Generate voids in the surface area of the crystal growth layer,
引き続いて、前記結晶成長層のボイド発生域上に、前記発光素子構成材料を更に結晶Subsequently, the light emitting element constituent material is further crystallized on the void generation region of the crystal growth layer. 成長させて前記結晶層を形成し、Growing to form the crystalline layer;
しかる後に、前記ボイド発生域にレーザ光を照射し、このレーザ光の衝撃波によってAfter that, the void generation area is irradiated with laser light, and the shock wave of this laser light 前記結晶層と前記結晶成長層との界面にて前記結晶層を前記結晶成長層から剥離するThe crystal layer is separated from the crystal growth layer at the interface between the crystal layer and the crystal growth layer.
ことを特徴とする、発光素子の製造方法。A method for manufacturing a light-emitting element.
前記結晶性基体上に、前記結晶層の結晶成長時のシードとなるガリウム系化合物半導 体からなる下地層を形成し、
この下地層上に前記マスク層を形成した後に、加熱処理によって前記マスク層の前記 開口部内に露出した前記下地層の表面域にボイドを発生させ、
しかる後に、前記下地層のボイド発生域上に、前記発光素子構成材料を結晶成長させ て前記結晶層を形成し、
しかる後に、前記ボイド発生域にレーザ光を照射し、このレーザ光の衝撃波によって 前記結晶層と前記下地層との界面にて前記結晶層を前記下地層及び前記マスク層から剥 離する
ことを特徴とする、発光装置の製造方法。A step of forming a mask layer having an opening on a crystalline substrate, a step of subjecting the opening to an element peeling promotion treatment, and a step of crystal-growing a light-emitting element constituent material made of a gallium compound semiconductor on the processing region And a step of peeling the crystal layer obtained thereby on the treatment region, a step of embedding the light emitting element obtained by the peeling in the insulating layer, and an electrode connected to the light emitting element on the insulating layer A method for manufacturing a light emitting device, comprising: a step of forming a terminal; a step of manufacturing a light emitting element unit including the electrode terminal; and a step of connecting and fixing the light emitting element unit to a drive circuit board ,
Wherein the crystalline substrate, forming the base layer of gallium-based compound semiconductors as a seed of crystal growth of the crystalline layer,
After forming the mask layer on the foundation layer , a void is generated in the surface area of the foundation layer exposed in the opening of the mask layer by heat treatment ,
Thereafter, the crystal layer is formed by crystal growth of the light emitting element constituent material on the void generation region of the base layer ,
Thereafter, a laser beam is irradiated to said void generation region, to peel away the crystal layer at the interface between the undercoat layer and the crystal layer from the underlying layer and the mask layer by a shock wave of the laser beam
A method of manufacturing a light-emitting device .
前記結晶性基体上に、前記結晶層の結晶成長時のシードとなるガリウム系化合物半導On the crystalline substrate, a gallium compound semiconductor that serves as a seed for crystal growth of the crystal layer 体からなる下地層を形成し、Forming an underlayer consisting of the body,
この下地層上に前記マスク層を形成した後に、前記マスク層の前記開口部内に露出しAfter forming the mask layer on the underlayer, the mask layer is exposed in the opening. た前記下地層の表面上に前記発光素子構成材料を薄い厚みに結晶成長させ、Further, the light emitting element constituent material is crystal-grown to a thin thickness on the surface of the underlayer,
この薄い厚みの結晶成長層が所定の厚みに達した時点で昇温することによって、前記By raising the temperature when the thin crystal growth layer reaches a predetermined thickness, 結晶成長層の表面域にボイドを発生させ、Generate voids in the surface area of the crystal growth layer,
引き続いて、前記結晶成長層のボイド発生域上に、前記発光素子構成材料を更に結晶Subsequently, the light emitting element constituent material is further crystallized on the void generation region of the crystal growth layer. 成長させて前記結晶層を形成し、Growing to form the crystalline layer;
しかる後に、前記ボイド発生域にレーザ光を照射し、このレーザ光の衝撃波によってAfter that, the void generation area is irradiated with laser light, and the shock wave of this laser light 前記結晶層と前記結晶成長層との界面にて前記結晶層を前記結晶成長層から剥離するThe crystal layer is separated from the crystal growth layer at the interface between the crystal layer and the crystal growth layer.
ことを特徴とする、発光装置の製造方法。A method of manufacturing a light-emitting device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001312232A JP4214444B2 (en) | 2001-10-10 | 2001-10-10 | Method for manufacturing light emitting element and method for manufacturing light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001312232A JP4214444B2 (en) | 2001-10-10 | 2001-10-10 | Method for manufacturing light emitting element and method for manufacturing light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003124513A JP2003124513A (en) | 2003-04-25 |
JP4214444B2 true JP4214444B2 (en) | 2009-01-28 |
Family
ID=19130925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001312232A Expired - Fee Related JP4214444B2 (en) | 2001-10-10 | 2001-10-10 | Method for manufacturing light emitting element and method for manufacturing light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4214444B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006135311A (en) * | 2004-10-08 | 2006-05-25 | Mitsubishi Cable Ind Ltd | Light-emitting diode using nitride semiconductor |
KR102059133B1 (en) | 2013-07-31 | 2019-12-24 | 삼성전자주식회사 | GaN based light emitting device and method of manufacturing the same using post mechanical treatment |
-
2001
- 2001-10-10 JP JP2001312232A patent/JP4214444B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003124513A (en) | 2003-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3659201B2 (en) | Semiconductor light emitting device, image display device, lighting device, and method for manufacturing semiconductor light emitting device | |
JP6025933B2 (en) | Manufacturing method of light emitting diode | |
JP3815335B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP5286045B2 (en) | Manufacturing method of semiconductor light emitting device | |
JP4055405B2 (en) | Electronic component and manufacturing method thereof | |
JP5270088B2 (en) | Vertical light emitting device and manufacturing method thereof | |
KR101077078B1 (en) | Gallium nitride compound semiconductor light emitting element | |
US7781242B1 (en) | Method of forming vertical structure light emitting diode with heat exhaustion structure | |
TWI424588B (en) | Semiconductor light emitting device manufacturing method | |
US20130005065A1 (en) | Solid state lighting devices with cellular arrays and associated methods of manufacturing | |
TW564556B (en) | Semiconductor light-emitting element, image display device as well as illuminator and its manufacturing method | |
JPH10321911A (en) | Method for manufacturing epitaxial layer of compound semiconductor on single-crystal silicon and light-emitting diode manufactured therewith | |
KR102532278B1 (en) | Wafer for light emitting device and method of manufacturing a panel with the same | |
KR100675268B1 (en) | Flip chip Light-emitting device having arrayed cells and Method of manufacturing the same | |
JP4214444B2 (en) | Method for manufacturing light emitting element and method for manufacturing light emitting device | |
JP5051319B2 (en) | Semiconductor light emitting device, method for manufacturing semiconductor light emitting device, and semiconductor light emitting device | |
JP2004128187A (en) | Semiconductor element, semiconductor device and manufacturing method thereof | |
JP4997672B2 (en) | Semiconductor light emitting device, method for manufacturing semiconductor light emitting device, and semiconductor light emitting device | |
JP4114341B2 (en) | Device mounting method, lighting device manufacturing method, and image display device manufacturing method | |
JP5207944B2 (en) | Manufacturing method of semiconductor light emitting device | |
US8536585B2 (en) | Semiconductor light emitting device including anode and cathode having the same metal structure | |
KR100808197B1 (en) | LED having vertical structure and method for making the same | |
JP2003093961A (en) | Method for applying liquid, method for packaging element, method for transferring element, method for arraying element, and method for manufacturing image display device | |
JP2006128730A (en) | Display device | |
JP2015088701A (en) | Method of manufacturing semiconductor element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040929 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20070125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070329 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081009 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081022 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |