JP4209070B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP4209070B2 JP4209070B2 JP2000151763A JP2000151763A JP4209070B2 JP 4209070 B2 JP4209070 B2 JP 4209070B2 JP 2000151763 A JP2000151763 A JP 2000151763A JP 2000151763 A JP2000151763 A JP 2000151763A JP 4209070 B2 JP4209070 B2 JP 4209070B2
- Authority
- JP
- Japan
- Prior art keywords
- current detection
- detection resistor
- semiconductor device
- electrode terminal
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01007—Nitrogen [N]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、絶縁ケース内に電流検出用抵抗器を備えた電力用半導体装置(パワーモジュール)の改良に関するものである。
【0002】
【従来の技術】
図6は、従来の電力用半導体装置の平面図であり、図7は、図6のVII−VII断面図であり、図8は、従来の電力用半導体装置を構成する基板部であり、図9は、図8のIX−IX断面図である。
【0003】
従来より、パワートランジスタ等の電力用半導体素子を過電流から保護すべく、その電力用半導体素子とともに過電流検出回路を備えた電力用半導体装置が知られている。その電力用半導体装置1は、図6に示すように、基板部2の上面(部品が実装される面)側に、電極端子P,N1,N2がインサート形成されてなるインサートケース3が配設されている。そして、インサートケース3内は樹脂4で封止されている。
【0004】
基板部2は、図8に示すように、放熱および絶縁の機能等を有し少なくともその一方の面に配線パターンが形成されてなる絶縁放熱基板6を有している。そして、この絶縁放熱基板6上には、外部負荷を駆動するためのパワートランジスタ等の電力用半導体素子7と、電力用半導体素子7が介装される外部負荷駆動のための母線電流路(図示せず)に流れる母線電流を検出する電流検出用抵抗器8と、IC(集積回路)で構成され母線電流が所定の値以上になると電力用半導体素子7をオフするコントロール部9が配設されている。
【0005】
それら電力用半導体素子7、電流検出用抵抗器8、コントロール部9等の実装部品は、絶縁放熱基板6の配線パターンとは半田で接合されている。また、図6に示すように、電力用半導体素子7、電極端子P,N1,N2及び一部の配線パターンは、アルミボンディングワイヤ(以下アルミワイヤという)10a,10b,10c,10dを介して相互に接続されている。
【0006】
電流検出用抵抗器8の抵抗値は、顧客が要求する保護電流値、即ち顧客が決めた電力用半導体素子7に流れる許容電流の上限、に応じて決定される。即ち、その保護電流値の電流が通れた際に電流検出用抵抗器8に生じる電圧降下が、後述するコントロール部9に設定されるしきい値となるように選定される。
【0007】
コントロール部9には、電力用半導体素子7を過電流から保護するためのしきい値が予め設定されている。即ち、コントロール部9は、電流検出用抵抗器8の電圧降下がそのしきい値以上になると、電力用半導体素子7をオフさせる。
【0008】
【発明が解決しようとする課題】
しかしながら、上記の電力用半導体装置1では、電流検出用抵抗器8に大きな母線電流が流れるため、電力損失を減らすために抵抗値を小さくすると、電流検出用抵抗器8そのものが大きくなり、絶縁放熱基板6上において大きな領域を必要とし、電力用半導体装置1の小型化を妨げるという問題が生じる。
【0009】
更に、各顧客から要求される保護電流値に応じて電流検出用抵抗器8を入れ替える必要があるため、手間及びコストがかかるという問題もある。
【0010】
更に、電流検出用抵抗器8は絶縁放熱基板6の配線パターンに半田により接続されており、その配線パターンに接続されたアルミワイヤ10dを介して電流検出用抵抗器8の電圧降下がコントロール部9に入力されるため、半田の接続状態によりコントロール部9に入力される電圧にばらつきが生じ、実際に生じている電圧降下が正確にコントロール部9に入力されないという接続上の信頼性の問題もある。
【0011】
そこで、この発明の課題は、接続上の信頼性を確実なものとするとともに、構造を簡素化し且つ小型化して安価な半導体装置を提供することにある。
【0012】
【課題を解決するための手段】
上記課題を解決するためには、この請求項1に記載の発明は、電力用半導体素子が実装された基板と、前記基板に対する封止空間を形成する絶縁ケースと、前記絶縁ケースに挿入支持され前記電力用半導体素子を流れる電流を検出する電流検出用抵抗と、を備え、前記電流検出用抵抗は、帯板状に形成され、その一端側にワイヤ接続部が形成され、その他端側に電極端子部が形成され、当該電流検出用抵抗の一方の長辺が前記絶縁ケースの周壁の内側から露出すると共に前記電極端子部の先端部が前記周壁の上端面から突出する様に前記周壁に挿入され、露出された前記長辺における前記ワイヤ接続部と前記電極端子部との間の部分において、2つの電流検出用のボンディングワイヤが通電方向に沿って互いに間隔を空けて接続される半導体装置である。
【0013】
請求項2の発明は、前記電流検出用抵抗は、前記絶縁ケースに挿入支持された電極端子と一体的に形成される半導体装置である。
【0014】
請求項3の発明は、前記電流検出用抵抗は、該電流検出用抵抗に直接に接続されたボンディングワイヤを介して接続対象に接続される電力用半導体装置である。
【0015】
請求項4の発明は、前記電流検出用抵抗に前記ボンディングワイヤの接続位置を規定する凸部を複数形成することで、前記ボンディングワイヤの前記電流検出用抵抗に対する接続位置を変更自在にする半導体装置である。
【0016】
【発明の実施の形態】
以下、本発明の第1実施形態を図1ないし図5に基づいて説明する。図1は、本発明の第1実施形態に係る半導体装置の平面図であり、図2は、図1のII-II断面図であり、図3は、第1実施形態に係る半導体装置の要部の平面図であり、図4は、図3のIV-IV断面図であり、図5は、第1実施形態に係る半導体装置の回路の腰部を説明する図である。
【0017】
この実施形態に係る半導体装置1Aは、外部負荷を駆動するためのパワートランジスタ等の電力用半導体素子7とともにその電力用半導体素子7を過電流から保護する回路が備えられたものであり、図1に示すように、回路部品が実装された絶縁放熱基板6に、当該基板6に対する封止空間を形成するインサートケース3Aが取り付けられて構成される。
【0018】
インサートケース3Aは、図1及び図2に示すように、絶縁性の樹脂により周壁14を有する例えば矩形の枠体に形成される。そして、その周壁14内に、少なくとも電極端子一体型電流検出抵抗15と電極端子Pとがインサート形成されて構成される。また、インサートケース3Aの開放した下面は絶縁放熱基板6が嵌合するように形成されている。
【0019】
電極端子一体型電流検出抵抗15は、図3及び図4に示すように、例えば帯板状の抵抗部(電流検出用抵抗)16と、この抵抗部16の長手方向の例えば両端側(図では一方の長辺17の両端側)にそれぞれ電極端子部N1,N2が立設されて形成される。これら抵抗部16及び電極端子部N1,N2は同一部材により一体的に形成される。
【0020】
そして、電極端子一体型電流検出抵抗15は、図1及び図2に示すように、その抵抗部16の他方の長辺19をインサートケース3Aの周壁14の内側から露出させるとともに、その電極端子部N1,N2の先端部が周壁14の上端面14aから突出されるように周壁14内に挿入されて支持される。
【0021】
この露出された抵抗部16の長辺19のうち、例えば電極端子部N2側の領域19Lは、電極端子部N2を電力用半導体素子7に接続すべくアルミワイヤ10eが接続されるワイヤ接続部(以後、ワイヤ接続部19Lという)を形成する。そして、例えば抵抗部16の長辺19のうちワイヤ接続部19L以外の領域19Rが、実質的な電流検出用抵抗として用いられる。この領域19Rには、電流検出用のアルミワイヤ10f,10gの接続位置を規定する凸部20が複数形成されている。
【0022】
なお、この実施形態では、図3を参照して、抵抗部16には、ワイヤ接続部19Lから電流がへ入力される。その入力された電流は、抵抗部16を長手方向に通電して電極端子部N1から外部へ出力される。従って、例えば凸部20f,20gに電流検出用のアルミワイヤ10f,10gを接続した場合には(図1参照)、抵抗部16のうち、その凸部20f,20g間で区切られる部分が実質的な電流検出用抵抗として機能し、その部分に生じる電圧降下がアルミワイヤ10f,10gを介して後述するようにコントロール部9へ出力される。実質的な電流検出用抵抗の大きさを変更する場合は、図1に示すように、アルミワイヤ10gの接続位置を例えば点線で図示したアルミワイヤ10hの接続位置へ変更する、つまり2本のアルミワイヤ10f,10gの接続位置の間隔を変更することで、電流電検出用抵抗の大きさの変更が行える。
【0023】
電極端子Pは、図1及び図4に示すように、断面L形状に形成されており、その垂直部22の先端を周壁14から露出させるとともに、ワイヤ接続部を形成する水平部23(以後ワイヤ接続部23とする)の先端を周壁の内側から露出させるように周壁14内に埋設される。
【0024】
絶縁放熱基板6は、図1に示すように、放熱および絶縁の機能等を有し、少なくともその一方の面に配線パターンが形成されている。絶縁放熱基板6には、少なくとも、上述の電力用半導体素子7と、IC(集積回路)で構成されたコントロール部9とが実装されている。そして、絶縁放熱基板6は、半導体素子7等が実装された面を、インサートケース3Aの開口下面に嵌合して配設される。そして、図2に示すように、絶縁放熱基板6がインサートケース3Aに配設された状態で、インサートケース3A内には、封止のための樹脂4が充填される。
【0025】
電力用半導体素子7は、図1及び図5に示すように、そのコレクタを図示されない絶縁放熱基板6上の配線パターン及びアルミワイヤ10aを介して電極端子Pのワイヤ接続部23に接続し、そのベースを図示されない絶縁放熱基板6上の配線パターンを介してコントロール部9に接続し、そのエミッタをアルミワイヤ10eを介して電極端子一体型電流検出抵抗15のワイヤ接続部19L(図3参照)に接続する。電極端子Pから半導体素子7を介して電極端子N1に外部負荷を駆動するための母線電流が流れ、その母線電流が電極端子一体型電流検出抵抗15の抵抗部16にも流れる。
【0026】
コントロール部9には、半導体素子7を過電流から保護するためのしきい値が予め設定されている。即ち、コントロール部9は、上述した電流検出用のアルミワイヤ10f,10gを介して入力される電極端子一体型電流検出抵抗15の抵抗部16での電圧降下がそのしきい値以上になると、エラー信号を出し、電力用半導体素子7をオフさせる。これにより電力用半導体素子7に保護電流値以上の電流が流れることが防止される。
【0027】
以上のように構成された半導体装置1Aによれば、電流検出用の抵抗部16がインサートケース3Aに挿入支持されているため、従来装置のように、高価な絶縁放熱基板6上に電流検出用抵抗器8を配置する領域を確保する必要がなくなり、その分絶縁放熱基板6を小型化でき、これにより半導体装置1Aのシュリンク化が図れるとともにコストの削減が図れる。
【0028】
更に、半導体装置1Aでは、電極端子N1,N2と抵抗部16とが一体的に形成されているため、従来装置のように電極端子N1,N2と電流検出用抵抗器8とをアルミワイヤ10c等で接続する必要が無くなり、その分のコストが削減できるとともに構造の簡素化を図ることができる。
【0029】
更に、半導体装置1Aでは、抵抗部16に直接に電流検出用のアルミワイヤ10f,10gを接続し、従来のように絶縁放熱基板6に対する電流検出用抵抗器8の半田付けを介さないため、半田付けの状態によって検出される電圧降下にばらつきの生じることが防止されて接続上の信頼性を高めることができる。
【0030】
更に、半導体装置1Aでは、電極端子部N1,N2と抵抗部16とが同一部材により形成されているため、従来装置のように電極端子N1,N2と電流検出用抵抗器8とが別部材で構成されるよりもコストを抑えることができる。
【0031】
更に、電流検出用のアルミワイヤ10f,10gの接続位置が変更自在であるため、抵抗部16の抵抗値を簡単に変更できる。
【0032】
【発明の効果】
請求項1に記載の発明によれば、電流検出用抵抗がインサートケースに挿入支持されているため、基板を小型化でき、これにより電力用半導体装置のシュリンク化が図れるとともにコストの削減が図れる。
【0033】
請求項2に記載の発明によれば、電極端子と電流検出用抵抗とが一体的に形成されているため、従来のように電極端子と電流検出用抵抗とをボンディングワイヤで接続する必要が無くなり、その分のコストが削減できるとともに構造の簡素化を図ることができる。
【0034】
請求項3に記載の発明によれば、電流検出用抵抗に直接に電流検出用のボンディングワイヤを接続し、従来のように半田付けを介さないため、半田付けの状態によって検出される電圧降下にばらつきの生じることが防止されて接続上の信頼性を高めることができる。
【0035】
請求項4に記載の発明によれば、前記電流検出用抵抗に前記ボンディングワイヤの接続位置を規定する凸部を複数形成することで、前記ボンディングワイヤの前記電流検出用抵抗に対する接続位置を変更自在にするため、各顧客から要求される保護電流値に応じて電流検出用の抵抗を個々に入れ替える必要が無くなり、その手間及びコストの削減ができる。
【図面の簡単な説明】
【図1】この発明の第1実施形態に係る電力用半導体装置の平面図である。
【図2】図1のII-II断面図である。
【図3】この発明の第1実施形態に係る電力用半導体装置に用いられる電極端子一体型電流検出抵抗の平面図である。
【図4】図3のIV-IV断面図である。
【図5】この発明の第1実施形態に係る回路の腰部を説明する図である。
【図6】従来の電力用半導体装置の平面図である。
【図7】図6のVII−VII断面図である。
【図8】従来の電力用半導体装置を構成する基板部を示す図である。
【図9】図8のIX−IX断面図である。
【符号の説明】
1A 電力用半導体装置、2 基板部、3A インサートケース、4 樹脂、6 絶縁放熱基板、7 電力用半導体素子、9 コントロール部、10a,10e,10f,10g,10h アルミワイヤ、14 周壁、15 電極端子一体型電流検出抵抗、16 抵抗部、P 電極端子、N1,N2 電極端子部。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an improvement in a power semiconductor device (power module) including a current detection resistor in an insulating case.
[0002]
[Prior art]
6 is a plan view of a conventional power semiconductor device, FIG. 7 is a cross-sectional view taken along the line VII-VII in FIG. 6, and FIG. 8 is a substrate portion constituting the conventional power semiconductor device. 9 is a cross-sectional view taken along the line IX-IX in FIG.
[0003]
2. Description of the Related Art Conventionally, there is known a power semiconductor device including an overcurrent detection circuit together with the power semiconductor element in order to protect the power semiconductor element such as a power transistor from overcurrent. In the
[0004]
As shown in FIG. 8, the
[0005]
The mounting components such as the
[0006]
The resistance value of the current detection resistor 8 is determined according to the protection current value required by the customer, that is, the upper limit of the allowable current flowing through the
[0007]
The
[0008]
[Problems to be solved by the invention]
However, in the
[0009]
Furthermore, since it is necessary to replace the current detection resistor 8 according to the protection current value required by each customer, there is also a problem that it takes time and cost.
[0010]
Further, the current detection resistor 8 is connected to the wiring pattern of the insulating
[0011]
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide an inexpensive semiconductor device that ensures reliability in connection, simplifies the structure, and reduces the size.
[0012]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, the invention according to
[0013]
The invention according to
[0014]
The invention according to
[0015]
According to a fourth aspect of the present invention, there is provided a semiconductor device capable of changing a connection position of the bonding wire with respect to the current detection resistor by forming a plurality of protrusions defining the connection position of the bonding wire in the current detection resistor. It is.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS. 1 is a plan view of the semiconductor device according to the first embodiment of the present invention, FIG. 2 is a sectional view taken along the line II-II of FIG. 1, and FIG. 3 is a schematic diagram of the semiconductor device according to the first embodiment. 4 is a cross-sectional view taken along the line IV-IV in FIG. 3, and FIG. 5 is a diagram for explaining a waist portion of the circuit of the semiconductor device according to the first embodiment.
[0017]
A semiconductor device 1A according to this embodiment includes a
[0018]
As shown in FIGS. 1 and 2, the
[0019]
As shown in FIGS. 3 and 4, the electrode terminal integrated
[0020]
As shown in FIGS. 1 and 2, the electrode terminal integrated
[0021]
Of the exposed
[0022]
In this embodiment, referring to FIG. 3, a current is input to the
[0023]
As shown in FIGS. 1 and 4, the electrode terminal P has an L-shaped cross section, and exposes the tip of the
[0024]
As shown in FIG. 1, the insulating
[0025]
As shown in FIGS. 1 and 5, the
[0026]
The
[0027]
According to the semiconductor device 1A configured as described above, since the
[0028]
Further, in the semiconductor device 1A, since the electrode terminals N1, N2 and the
[0029]
Furthermore, in the semiconductor device 1A, the current
[0030]
Furthermore, in the semiconductor device 1A, since the electrode terminal portions N1, N2 and the
[0031]
Furthermore, since the connection positions of the
[0032]
【The invention's effect】
According to the first aspect of the present invention, since the current detection resistor is inserted and supported in the insert case, the substrate can be reduced in size, whereby the power semiconductor device can be shrunk and the cost can be reduced.
[0033]
According to the second aspect of the present invention, since the electrode terminal and the current detection resistor are integrally formed, there is no need to connect the electrode terminal and the current detection resistor with a bonding wire as in the prior art. Therefore, the cost can be reduced and the structure can be simplified.
[0034]
According to the third aspect of the present invention, since the current detection bonding wire is directly connected to the current detection resistor and soldering is not performed as in the conventional case, the voltage drop detected by the soldering state is reduced. Variations can be prevented and connection reliability can be improved.
[0035]
According to the invention described in
[Brief description of the drawings]
FIG. 1 is a plan view of a power semiconductor device according to a first embodiment of the present invention.
2 is a cross-sectional view taken along the line II-II in FIG.
FIG. 3 is a plan view of an electrode terminal integrated current detection resistor used in the power semiconductor device according to the first embodiment of the present invention;
4 is a cross-sectional view taken along the line IV-IV in FIG. 3;
FIG. 5 is a diagram for explaining a waist portion of a circuit according to the first embodiment of the present invention.
FIG. 6 is a plan view of a conventional power semiconductor device.
7 is a cross-sectional view taken along the line VII-VII of FIG.
FIG. 8 is a diagram showing a substrate portion constituting a conventional power semiconductor device.
9 is a cross-sectional view taken along the line IX-IX in FIG.
[Explanation of symbols]
1A power semiconductor device, 2 substrate part, 3A insert case, 4 resin, 6 insulating heat dissipation substrate, 7 power semiconductor element, 9 control part, 10a, 10e, 10f, 10g, 10h aluminum wire, 14 peripheral wall, 15 electrode terminal Integrated current detection resistor, 16 resistor section, P electrode terminal, N1, N2 electrode terminal section.
Claims (4)
前記基板に対する封止空間を形成する絶縁ケースと、
前記絶縁ケースに挿入支持され前記電力用半導体素子を流れる電流を検出する電流検出用抵抗と、
を備え、
前記電流検出用抵抗は、
帯板状に形成され、その一端側にワイヤ接続部が形成され、その他端側に電極端子部が形成され、当該電流検出用抵抗の一方の長辺が前記絶縁ケースの周壁の内側から露出すると共に前記電極端子部の先端部が前記周壁の上端面から突出する様に前記周壁に挿入され、露出された前記長辺における前記ワイヤ接続部と前記電極端子部との間の部分において、2つの電流検出用のボンディングワイヤが通電方向に沿って互いに間隔を空けて接続されることを特徴とする半導体装置。A substrate on which a power semiconductor element is mounted;
An insulating case forming a sealed space for the substrate;
A current detection resistor for detecting a current flowing through the power semiconductor element inserted and supported in the insulating case;
Equipped with a,
The current detection resistor is:
It is formed in a strip shape, a wire connection portion is formed on one end side thereof, an electrode terminal portion is formed on the other end side, and one long side of the current detection resistor is exposed from the inside of the peripheral wall of the insulating case. In addition, in the portion between the wire connecting portion and the electrode terminal portion on the long side that is inserted into the peripheral wall so that the tip end portion of the electrode terminal portion protrudes from the upper end surface of the peripheral wall and exposed, the semiconductor device bonding wire for current detection is characterized Rukoto are connected together and spaced apart from each other along the current direction.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000151763A JP4209070B2 (en) | 2000-05-23 | 2000-05-23 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000151763A JP4209070B2 (en) | 2000-05-23 | 2000-05-23 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001332678A JP2001332678A (en) | 2001-11-30 |
JP4209070B2 true JP4209070B2 (en) | 2009-01-14 |
Family
ID=18657266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000151763A Expired - Lifetime JP4209070B2 (en) | 2000-05-23 | 2000-05-23 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4209070B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101430831B1 (en) | 2012-11-28 | 2014-08-18 | 주식회사 케이이씨 | Power Module |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH072013B2 (en) * | 1990-06-29 | 1995-01-11 | 三洋電機株式会社 | Switching power supply |
JP3476612B2 (en) * | 1995-12-21 | 2003-12-10 | 三菱電機株式会社 | Semiconductor device |
JP3557340B2 (en) * | 1998-03-04 | 2004-08-25 | 株式会社東芝 | Semiconductor stack |
JPH11330355A (en) * | 1998-05-12 | 1999-11-30 | Shibaura Mechatronics Corp | Wiring method of inverter ic board |
JP3674333B2 (en) * | 1998-09-11 | 2005-07-20 | 株式会社日立製作所 | Power semiconductor module and electric motor drive system using the same |
-
2000
- 2000-05-23 JP JP2000151763A patent/JP4209070B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001332678A (en) | 2001-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5847436A (en) | Bipolar transistor having integrated thermistor shunt | |
US6560115B1 (en) | Combination structure of electronic equipment | |
JP5169353B2 (en) | Power module | |
JP2001153017A (en) | Ignition device of internal combustion engine | |
JP2850606B2 (en) | Transistor module | |
JP4040838B2 (en) | Power semiconductor device | |
KR100436352B1 (en) | Power semiconductor device | |
US7256489B2 (en) | Semiconductor apparatus | |
JP4209070B2 (en) | Semiconductor device | |
JP3352820B2 (en) | Power transistor abnormal heat protection device | |
JPH07170723A (en) | Semiconductor stack | |
US6232654B1 (en) | Semiconductor module | |
JP2004241579A (en) | Semiconductor device | |
WO2018096573A1 (en) | Semiconductor module | |
JP5494165B2 (en) | Overcurrent detection composite element and overcurrent interruption device provided with overcurrent detection composite element | |
JP2011139568A (en) | Circuit structure body and electric junction box | |
JP3998444B2 (en) | Electronic component mounting structure | |
JP2006054245A (en) | Semiconductor device | |
JP2514963Y2 (en) | Fuse with diode | |
JP3203157B2 (en) | Hybrid integrated circuit device | |
JP2023094166A (en) | Output voltage detection device of switching element | |
JP6733218B2 (en) | Protective device, semiconductor device, and manufacturing method | |
JPH05251632A (en) | Semiconductor device | |
JP2023094167A (en) | Output voltage detection device of switching element | |
JPH06267601A (en) | Control device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080728 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081021 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081022 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4209070 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |