JP4208867B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP4208867B2
JP4208867B2 JP2005240362A JP2005240362A JP4208867B2 JP 4208867 B2 JP4208867 B2 JP 4208867B2 JP 2005240362 A JP2005240362 A JP 2005240362A JP 2005240362 A JP2005240362 A JP 2005240362A JP 4208867 B2 JP4208867 B2 JP 4208867B2
Authority
JP
Japan
Prior art keywords
chip
bumps
semiconductor device
ultrasonic
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005240362A
Other languages
Japanese (ja)
Other versions
JP2006013544A (en
Inventor
史彦 安藤
晃 高島
隆雄 西村
隆司 埜本
昌典 夏秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2005240362A priority Critical patent/JP4208867B2/en
Publication of JP2006013544A publication Critical patent/JP2006013544A/en
Application granted granted Critical
Publication of JP4208867B2 publication Critical patent/JP4208867B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors

Description

本発明は半導体装置の製造方法に係り、特に半導体チップに設けられた突起電極を被実装部材に設けられたパッドに接合する半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device in which a protruding electrode provided on a semiconductor chip is bonded to a pad provided on a mounted member.

近年、携帯端末装置に代表される電子機器の小型化の要求に伴い、それらに搭載される半導体装置の小型化・軽量化が強く要求されている。この要求を満たすために、半導体チップの実装方法としてフリップチップ接合を用い、また複数の半導体チップを1パッケージ内にスタック(積層)する構造が採用されている。   In recent years, along with a demand for downsizing electronic devices represented by portable terminal devices, there is a strong demand for downsizing and weight reduction of semiconductor devices mounted on them. In order to satisfy this requirement, a flip chip bonding method is used as a semiconductor chip mounting method, and a structure in which a plurality of semiconductor chips are stacked in one package is employed.

図1及び図2は、小型化の要求に対応した半導体装置の一例を示している。図1及び図2に示す半導体装置1A,1Bは、いずれもドーターチップ2A,2Bとマザーチップ3A,3Bを一つの封止樹脂10内にスタック(積層)した構造とされている。   1 and 2 show an example of a semiconductor device that meets the demand for miniaturization. Each of the semiconductor devices 1A and 1B shown in FIGS. 1 and 2 has a structure in which daughter chips 2A and 2B and mother chips 3A and 3B are stacked (laminated) in one sealing resin 10.

図1に示される半導体装置1Aは、マザーチップ3Aをインターポーザ4にフリップチップ接合した構成とされている。即ち、マザーチップ3Aに形成されたバンプ8Aが、インターポーザ4に形成された電極部9にフリップチップ接合された構成とされている。また、マザーチップ3Aとインターポーザ4との間には、ダイ付け樹脂5が配設されている。   A semiconductor device 1A shown in FIG. 1 has a configuration in which a mother chip 3A is flip-chip bonded to an interposer 4. That is, the bumps 8A formed on the mother chip 3A are flip-chip bonded to the electrode portions 9 formed on the interposer 4. A die attach resin 5 is disposed between the mother chip 3 </ b> A and the interposer 4.

ドーターチップ2Aは、マザーチップ3A上に接着剤6を用いて搭載された構成とされている。また、ドーターチップ2Aとインターポーザ4は、ワイヤー7Aを用いて接続されている。   The daughter chip 2A is configured to be mounted on the mother chip 3A using the adhesive 6. The daughter chip 2A and the interposer 4 are connected using a wire 7A.

上記のワイヤー7A及びバンプ8Aは、インターポーザ4に形成されている電極部9に接続される。この電極部9の形成位置にはスルーホールが形成されており、外部接続端子となる半田ボール11はこのスルーホールを介して電極部9に接続した構成とされている。   The wire 7 </ b> A and the bump 8 </ b> A are connected to the electrode portion 9 formed on the interposer 4. A through hole is formed at a position where the electrode portion 9 is formed, and a solder ball 11 serving as an external connection terminal is connected to the electrode portion 9 through the through hole.

一方、図2に示される半導体装置1Bは、ドーターチップ2Bをマザーチップ3Bにフリップチップ接合した構成とされている。即ち、ドーターチップ2Bに形成されたバンプ8Bが、マザーチップ3Bに形成された電極(図示せず)にフリップチップ接合された構成とされている。   On the other hand, the semiconductor device 1B shown in FIG. 2 is configured such that the daughter chip 2B is flip-chip bonded to the mother chip 3B. That is, the bump 8B formed on the daughter chip 2B is flip-chip bonded to an electrode (not shown) formed on the mother chip 3B.

マザーチップ3Bは、インターポーザ4上に接着剤を用いて固定された構成とされている。また、マザーチップ3Bとインターポーザ4は、ワイヤー7Bを用いて接続されている。更に、上記のワイヤー7B及びバンプ8Bは、図1に示した半導体装置1Aと同様に、インターポーザ4に形成されたスルーホールを介して外部接続端子となる半田ボール11と接続した構成とされている。   The mother chip 3B is configured to be fixed on the interposer 4 using an adhesive. Further, the mother chip 3B and the interposer 4 are connected using a wire 7B. Further, the wires 7B and the bumps 8B are connected to the solder balls 11 serving as external connection terminals through through holes formed in the interposer 4 as in the semiconductor device 1A shown in FIG. .

上記したように、図1に示す半導体装置1Aはマザーチップ3A(下部に位置する半導体チップをマザーチップという)をインターポーザにフリップチップ接合し、また図2に示す半導体装置1Bはドーターチップ2B(上部に位置する半導体チップをドーターチップという)をマザーチップ3Bにフリップチップ接合している。このフリップチップ接合を行なう装置及び方法については、例えば特許文献1〜5に示されるように、各種提案されている。   As described above, the semiconductor device 1A shown in FIG. 1 has the mother chip 3A (the semiconductor chip located in the lower part is called the mother chip) flip-chip bonded to the interposer, and the semiconductor device 1B shown in FIG. 2 is the daughter chip 2B (upper part). The semiconductor chip located at (5) is called a daughter chip) and is flip-chip bonded to the mother chip 3B. Various apparatuses and methods for performing the flip chip bonding have been proposed as disclosed in Patent Documents 1 to 5, for example.

図3は、フリップチップ接合を行なう装置の一例である半導体製造装置12を示している。尚、図3は、半導体装置1Bの製造過程において、ドーターチップ2Bとマザーチップ3Bとをフリップチップ接合する例を示している。   FIG. 3 shows a semiconductor manufacturing apparatus 12 which is an example of an apparatus for performing flip chip bonding. FIG. 3 shows an example in which the daughter chip 2B and the mother chip 3B are flip-chip bonded in the manufacturing process of the semiconductor device 1B.

半導体製造装置12は、大略すると超音波ホーン13とチップ吸着ステージ14とにより構成されている。超音波ホーン13は超音波振動を発生させるものであり、その下部には吸着チャック16が配設されている。   The semiconductor manufacturing apparatus 12 is generally composed of an ultrasonic horn 13 and a chip suction stage 14. The ultrasonic horn 13 generates ultrasonic vibration, and a suction chuck 16 is disposed below the ultrasonic horn 13.

この吸着チャック16は、超音波ホーン13と一体的な構成されており、よって超音波振動を行なう。図3に示す矢印は、超音波振動の振幅方向を示している。また、吸着チャック16は図示しない吸引手段に接続されており、よってこの吸引力によりドーターチップ2Bは吸着チャック16に吸着される構成とされている。   The suction chuck 16 is configured integrally with the ultrasonic horn 13 and thus performs ultrasonic vibration. The arrows shown in FIG. 3 indicate the amplitude direction of the ultrasonic vibration. Further, the suction chuck 16 is connected to a suction means (not shown). Therefore, the daughter chip 2B is sucked to the suction chuck 16 by this suction force.

一方、チップ吸着ステージ14は吸着チャック16の下部に配設されており、その上部にマザーチップ3Bが載置される。チップ吸着ステージ14は図示しない吸引手段に接続されており、よってこの吸引力によりマザーチップ3Bはチップ吸着ステージ14に吸着される構成とされている。   On the other hand, the chip suction stage 14 is disposed below the suction chuck 16, and the mother chip 3 </ b> B is placed thereon. The chip suction stage 14 is connected to a suction means (not shown). Therefore, the mother chip 3B is sucked to the chip suction stage 14 by this suction force.

そして、ドーターチップ2Bを吸着チャック16に吸着し、マザーチップ3Bをチップ吸着ステージ14に吸着した状態でドーターチップ2Bとマザーチップ3Bを近接させる。そして、バンプ8Bがマザーチップ3Bに当接した状態で、超音波ホーン13を駆動する。これにより、超音波振動はバンプ8Bに印加され、バンプ8Bは溶融してマザーチップ3Bに接合される。
特開2001−338941号公報 特開平11−284028号公報 特開平10−125734号公報 特開2001−308141号公報 特開2001−291742号公報
Then, the daughter chip 2B and the mother chip 3B are brought close to each other with the daughter chip 2B adsorbed to the adsorption chuck 16 and the mother chip 3B adsorbed to the chip adsorption stage 14. Then, the ultrasonic horn 13 is driven in a state where the bumps 8B are in contact with the mother chip 3B. Thereby, ultrasonic vibration is applied to the bumps 8B, and the bumps 8B are melted and bonded to the mother chip 3B.
JP 2001-338951 A Japanese Patent Laid-Open No. 11-284028 JP-A-10-125734 JP 2001-308141 A JP 2001-291742 A

ところで、半導体装置の小型化・軽量化及び高速化、高機能化に伴い、半導体チップ2B,3Aに形成されるバンプ8A,8Bは微細化し、またその配設ピッチは狭ピッチ化する傾向にある。このように、バンプ8A,8Bの狭ピッチ化が進むと、ドーターチップ2A,2Bとマザーチップ3A,3Bとの超音波接合時において、バンプ8A,8Bが潰れ、隣接するバンプ8A,8B間で短絡(ショート)が発生するという問題点がある。   By the way, as semiconductor devices become smaller, lighter, faster, and more functional, bumps 8A, 8B formed on semiconductor chips 2B, 3A tend to be miniaturized and the arrangement pitch tends to be narrower. . As described above, when the pitch of the bumps 8A and 8B is reduced, the bumps 8A and 8B are crushed at the time of ultrasonic bonding between the daughter chips 2A and 2B and the mother chips 3A and 3B, and between the adjacent bumps 8A and 8B. There is a problem that a short circuit occurs.

図4を用いて、具体例について説明する。尚、同図では、バンプ8Bを超音波接合する例を示している。   A specific example will be described with reference to FIG. In the figure, an example in which the bump 8B is ultrasonically bonded is shown.

バンプ8Bを超音波接合する際、その超音波の振幅方向が図中矢印で示すように長手方向に沿った方向であったとすると、超音波振動の印加により溶融したバンプ8Bは、図5に示すように超音波の振幅方向(図中、矢印で示す方向)に延出した形状となる。換言すると、超音波接合時において、バンプ8Bは超音波の振幅方向に長径を有した楕円形状となる。   When the bump 8B is ultrasonically bonded, if the amplitude direction of the ultrasonic wave is a direction along the longitudinal direction as indicated by an arrow in the figure, the bump 8B melted by application of ultrasonic vibration is shown in FIG. Thus, the shape extends in the direction of the amplitude of the ultrasonic wave (the direction indicated by the arrow in the figure). In other words, at the time of ultrasonic bonding, the bump 8B has an elliptical shape having a major axis in the amplitude direction of the ultrasonic wave.

このため、図6に示すように、ドーターチップ2Bとマザーチップ3Bとを接合した際、隣接するバンプ8B同士で、詳細には超音波の振幅方向に隣接するバンプ8B同士で短絡が発生してしまう。この現象は、図1に示した半導体装置1Aにおいても同様に発生する。このような隣接するバンプ8A,8Bで短絡が発生するのは、バンプ間ピッチが60μm以下となった場合に重大な問題となる。   Therefore, as shown in FIG. 6, when the daughter chip 2 </ b> B and the mother chip 3 </ b> B are joined, a short circuit occurs between the adjacent bumps 8 </ b> B, specifically between the adjacent bumps 8 </ b> B in the ultrasonic amplitude direction. End up. This phenomenon also occurs in the semiconductor device 1A shown in FIG. The occurrence of a short circuit between the adjacent bumps 8A and 8B becomes a serious problem when the pitch between the bumps is 60 μm or less.

本発明は上記の点に鑑みてなされたものであり、突起電極間のピッチが狭ピッチ化しても突起電極間で短絡が発生することのない半導体装置の製造方法を提供することを目的とする。   The present invention has been made in view of the above points, and an object of the present invention is to provide a method of manufacturing a semiconductor device in which a short circuit does not occur between protruding electrodes even when the pitch between protruding electrodes is narrowed. .

上記の課題を解決するために本発明では、半導体チップに設けられた突起電極を、該半導体チップが実装される被実装部材に設けられたパッドに超音波接合する工程を有する半導体装置の製造方法において、
超音波の振幅方向と同一方向に並べられた複数の第1のパッドの配設ピッチが、前記超音波の振幅方向と直交する方向に並べられた複数の第2のパッドの配設ピッチに対し長く設定したことを特徴とするものである。
In order to solve the above-described problems, in the present invention, a method of manufacturing a semiconductor device includes a step of ultrasonically bonding a protruding electrode provided on a semiconductor chip to a pad provided on a mounted member on which the semiconductor chip is mounted. In
The arrangement pitch of the plurality of first pads arranged in the same direction as the amplitude direction of the ultrasonic wave is equal to the arrangement pitch of the plurality of second pads arranged in the direction orthogonal to the amplitude direction of the ultrasonic wave. It is characterized by a long setting.

上述の如く本発明によれば、配設ピッチを狭ピッチとしても短絡のおそれはなく、よって隣接する突起電極間で短絡が発生するのを防止することができる。   As described above, according to the present invention, there is no possibility of short circuit even if the arrangement pitch is narrow, and therefore it is possible to prevent a short circuit from occurring between adjacent protruding electrodes.

次に、本発明を実施するための最良の形態について図面と共に説明する。   Next, the best mode for carrying out the present invention will be described with reference to the drawings.

図7乃至図9は、本発明の第1参考例である半導体製造装置及び半導体装置の製造方法を説明するための図である。尚、以下の各参考例の説明では、図2に示した半導体装置1Bを製造する例について説明するが、本発明の適用は図2に示す半導体装置1Bの製造に限定されるものではなく、突起電極(バンプ等)を用いた実装処理に広く適用できるものである。 7 to 9 are views for explaining a semiconductor manufacturing apparatus and a semiconductor device manufacturing method according to a first reference example of the present invention. In the following description of each reference example , an example of manufacturing the semiconductor device 1B shown in FIG. 2 will be described. However, the application of the present invention is not limited to the manufacture of the semiconductor device 1B shown in FIG. The present invention can be widely applied to mounting processes using bump electrodes (bumps and the like).

本参考例に係る半導体製造装置は、ドーターチップ2Bにバンプ8Bを形成するものである。また、本参考例ではバンプ8Bはスタッドバンプとされており、ワイヤーボンディング技術を利用してバンプ8Bが形成される。 The semiconductor manufacturing apparatus according to this reference example forms bumps 8B on the daughter chip 2B. In this reference example , the bumps 8B are stud bumps, and the bumps 8B are formed using a wire bonding technique.

半導体製造装置は、図7に示すキャピラリ20Aを有している。このキャピラリ20Aは、図示しない超音波発生装置に接続されており、超音波振動を行なう構成とされている。また、キャピラリ20Aは、内部に金ワイヤー18を挿通する挿通孔24が形成されている。   The semiconductor manufacturing apparatus has a capillary 20A shown in FIG. The capillary 20A is connected to an ultrasonic generator (not shown) and is configured to perform ultrasonic vibration. The capillary 20A has an insertion hole 24 through which the gold wire 18 is inserted.

更に、本参考例に係る半導体製造装置は、キャピラリ20Aの先端部に突起部21Aが形成されている。この突起部21Aは同一高さを有した円状の突起であり、よって相対的にキャピラリ20Aの先端部には凹部(以下、この凹部を成形用凹部22Aという)が形成された構成とされている。この成形用凹部22Aは、後述するように、バンプ8Bを成形するときの型として機能する。 Furthermore, in the semiconductor manufacturing apparatus according to this reference example , a protrusion 21A is formed at the tip of the capillary 20A. The protrusion 21A is a circular protrusion having the same height, and thus a recess (hereinafter, this recess is referred to as a molding recess 22A) is relatively formed at the tip of the capillary 20A. Yes. The molding recess 22A functions as a mold for molding the bumps 8B, as will be described later.

上記構成とされた半導体製造装置を用いてバンプ8Bをドーターチップ2B上に形成するには、先ず金ワイヤー18をキャピラリ20Aから延出させ、その先端に図示しない電気トーチによる放電処理により金ボールを形成する。そして、キャピラリ20Aを移動させることにより、この金ボールをドーターチップ2B上のバンプ形成位置に位置決めする。   In order to form the bumps 8B on the daughter chip 2B using the semiconductor manufacturing apparatus having the above-described configuration, first, the gold wire 18 is extended from the capillary 20A, and a gold ball is discharged to the tip thereof by an electric torch (not shown). Form. Then, the gold ball is positioned at the bump forming position on the daughter chip 2B by moving the capillary 20A.

続いて、キャピラリ20Aを超音波振動させることにより、金ボールをドーターチップ2Bに超音波接合する。この際、キャピラリ20Aの先端に形成された突起部21Aは、ドーターチップ2Bに押圧された状態で超音波接合が実施される。このように、突起部21Aは、ドーターチップ2Bに押圧されることにより、超音波接合時において成形用凹部22Aは閉空間となる。また、金ボールは、この閉空間とされた成形用凹部22Aの内部で超音波により溶融することとなる。   Then, the gold ball is ultrasonically bonded to the daughter chip 2B by ultrasonically vibrating the capillary 20A. At this time, the ultrasonic bonding is performed with the protrusion 21A formed on the tip of the capillary 20A being pressed by the daughter chip 2B. In this way, the protrusion 21A is pressed against the daughter chip 2B, so that the molding recess 22A becomes a closed space during ultrasonic bonding. Further, the gold ball is melted by ultrasonic waves inside the molding recess 22A which is the closed space.

従って、溶融した金ボールは、突起部21Aによりキャピラリ20Aの外部にはみ出す(漏れ出す)ことを防止することができる。即ち、キャピラリ20Aにより形成されるバンプ8Bは、全て成形用凹部22Aの形状に対応した同一の形状となる。これにより、キャピラリ20Aにより形成されるバンプ8Bの形状を既定形状に高精度に揃えることができ、よって隣接するバンプ8B間で短絡が発生することを防止することができる。   Accordingly, it is possible to prevent the molten gold ball from protruding (leaking) out of the capillary 20A by the protrusion 21A. That is, the bumps 8B formed by the capillary 20A all have the same shape corresponding to the shape of the molding recess 22A. Thereby, the shape of the bumps 8B formed by the capillaries 20A can be aligned with a predetermined shape with high accuracy, and therefore it is possible to prevent a short circuit from occurring between the adjacent bumps 8B.

また本参考例では、上記したようにバンプ8Bを形成するキャピラリ20Aに突起部21Aを一体的に形成することにより、キャピラリ20Aにバンプ8Bを成形する成形治具としての機能をも持たせた構成としている。これにより、成形治具とキャピラリ20Aを別個とする構成に比べ、半導体製造装置の構成の簡単化を図ることができる。また、バンプ8Bの形成処理と、バンプ8Bの成形処理を同時に行なうことができるため、処理時間の短縮を図ることができる。 In this reference example , as described above, the protrusion 21A is integrally formed on the capillary 20A on which the bump 8B is formed, so that the capillary 20A also has a function as a forming jig for forming the bump 8B. It is said. Thereby, compared with the structure which makes a shaping | molding jig | tool and capillary 20A separate, simplification of the structure of a semiconductor manufacturing apparatus can be achieved. In addition, since the formation process of the bumps 8B and the forming process of the bumps 8B can be performed at the same time, the processing time can be shortened.

尚、本参考例では、突起部21Aを図8に示すように円形状としたが、突起部の形状は円形に限定されるものではない。具体的には、図9に示すように、キャピラリ20Bの先端に矩形状の突起部21Bを形成した構成としてもよく、また図示しないが楕円形等の他の形状とすることも可能である。 In this reference example , the protrusion 21A has a circular shape as shown in FIG. 8, but the shape of the protrusion is not limited to a circle. Specifically, as shown in FIG. 9, a configuration may be adopted in which a rectangular projection 21B is formed at the tip of the capillary 20B, and other shapes such as an ellipse may be used although not shown.

次に、本発明の第2参考例である半導体装置の製造方法について説明する。 Next, a method for manufacturing a semiconductor device, which is a second reference example of the present invention, will be described.

図10及び図11は、第2参考例である半導体装置の製造方法を説明するための図である。本参考例では、ドーターチップ2Bに形成されたバンプ8Bと、マザーチップ3Bに形成されたパッド15Bとを超音波接合するのに、バンプ8Bに可変形接合材23を配設し、この可変形接合材23を介してバンプ8Bとパッド15を超音波接合したことを特徴とするものである。 10 and 11 are views for explaining a method of manufacturing a semiconductor device as a second reference example . In this reference example , in order to ultrasonically bond the bump 8B formed on the daughter chip 2B and the pad 15B formed on the mother chip 3B, the variable shape bonding material 23 is disposed on the bump 8B, and this variable shape is formed. The bump 8B and the pad 15 are ultrasonically bonded through the bonding material 23.

可変形接合材23は、バンプ8B及びパッド15よりも軟質で、かつ超音波接合時に変形可能な材質が選定されている。具体例としては、バンプ8B及びパッド15をニッケルで形成した場合、可変形接合材23としてニッケルよりも軟質で変形可能な金を用いることが考えられる。   For the deformable bonding material 23, a material that is softer than the bumps 8B and the pads 15 and that can be deformed during ultrasonic bonding is selected. As a specific example, when the bumps 8B and the pads 15 are formed of nickel, it is conceivable to use gold that is softer and deformable than nickel as the deformable bonding material 23.

図11は、バンプ8Bがパッド15に接合された状態を示している。同図に示すように、バンプ8Bとパッド15は、可変形接合材23を介して接合される。この際、前記のように可変形接合材23はバンプ8B及びパッド15よりも軟質であり、かつ接合時に変形可能な構成であるため、接合時にバンプ8Bとパッド15は変形せず、可変形接合材23のみが変形して接合が行われる。   FIG. 11 shows a state where the bump 8B is bonded to the pad 15. As shown in the figure, the bumps 8 </ b> B and the pads 15 are joined via a deformable joining material 23. At this time, as described above, the variable shape bonding material 23 is softer than the bumps 8B and the pads 15 and can be deformed at the time of bonding. Therefore, the bumps 8B and the pads 15 are not deformed at the time of bonding. Only the material 23 is deformed and joined.

このように、本参考例による製造方法では、超音波接合時においてバンプ8B及びパッド15は変形しないため、狭ピッチ化しても隣接するバンプ8B及びパッド15間で短絡が生じることはない。 As described above, in the manufacturing method according to this reference example , the bumps 8B and the pads 15 are not deformed at the time of ultrasonic bonding. Therefore, even if the pitch is narrowed, no short circuit occurs between the adjacent bumps 8B and the pads 15.

この接合の際、可変形接合材23は超音波接合時に押圧されるため、若干外部にはみ出すことが考えられる。しかしながら、可変形接合材23の配設量はバンプ8Bの体積に対して少なく、よってはみ出し量も少ないため、隣接する可変形接合材23間で短絡が発生することもない。   At the time of this joining, since the deformable joining material 23 is pressed at the time of ultrasonic joining, it can be considered that it protrudes slightly outside. However, the arrangement amount of the variable shape bonding material 23 is small with respect to the volume of the bump 8B, and hence the amount of protrusion is small, so that a short circuit does not occur between the adjacent variable shape bonding materials 23.

尚、上記した参考例では可変形接合材23をバンプ8Bに配設した構成としたが、可変形接合材23はパッド15に設けた構成としてもよく、またバンプ8Bとパッド15との双方に設けた構成としてもよい。 In the above-described reference example , the variable shape bonding material 23 is provided on the bump 8B. However, the variable shape bonding material 23 may be provided on the pad 15 or on both the bump 8B and the pad 15. It is good also as a provided structure.

次に、本発明の第3参考例である半導体装置の製造方法について説明する。 Next, a semiconductor device manufacturing method which is a third reference example of the present invention will be described.

図12及び図13は、第3参考例である半導体装置の製造方法を説明するための図である。本参考例では、前記した第2参考例と同様に、ドーターチップ2Bに形成されたバンプ8Bと、マザーチップ3Bに形成されたパッド15Bとを超音波接合するのに、可変形接合材23を介して超音波接合する構成としている。但し、第2参考例では複数形成されたバンプ8B及びパッド15を同一高さとしていたのに対し、本参考例では、隣接するバンプ8Bの高さを異ならせたことを特徴とするものである。 12 and 13 are views for explaining a method of manufacturing a semiconductor device which is a third reference example . In this reference example , similarly to the second reference example described above, in order to ultrasonically bond the bumps 8B formed on the daughter chip 2B and the pads 15B formed on the mother chip 3B, the deformable bonding material 23 is used. Via ultrasonic bonding. However, in the second reference example , the plurality of formed bumps 8B and the pads 15 have the same height, whereas in this reference example , the heights of the adjacent bumps 8B are different. .

具体的には、図12に示すように、バンプ8B-1は、これと隣接したバンプ8B-2に対して高い構成とされている。これに対応して、バンプ8B-1と接合されるパッド15-1は、バンプ8B-2と接合されるパッド15-2に対して低い構成とされている。このように、隣接するバンプ8B-1,8B-2の高さを異ならせたことにより、図13に示すように、超音波接合後における可変形接合材23の高さも各バンプ8B-1,8B-2間で異なった高さとなる。   Specifically, as shown in FIG. 12, the bump 8B-1 is higher than the bump 8B-2 adjacent thereto. Correspondingly, the pad 15-1 bonded to the bump 8B-1 has a lower configuration than the pad 15-2 bonded to the bump 8B-2. Thus, by making the heights of the adjacent bumps 8B-1 and 8B-2 different, as shown in FIG. 13, the height of the deformable bonding material 23 after the ultrasonic bonding is also set to each bump 8B-1. It becomes different height between 8B-2.

前記したように、可変形接合材23は、バンプ8B(バンプ8B-1,8B-2)とパッド15(パッド15-1,15-2)とを接合した際、変形して側部にはみ出る可能性がある。しかしながら、本参考例のように、隣接するバンプ8Bの高さを変化させ、これに伴い可変形部材23の高さを異ならせることにより、上記のようにはみ出しが生じても可変形接合材23間で短絡が発生することを防止することができる。よって、本参考例の構成とすることにより、更にバンプ8Bの狭ピッチ化を図ることが可能となる.
次に、本発明の第4参考例である半導体装置の製造方法について説明する。
As described above, the deformable bonding material 23 deforms and protrudes to the side when the bumps 8B (bumps 8B-1 and 8B-2) and the pads 15 (pads 15-1 and 15-2) are bonded. there is a possibility. However, as in this reference example , the height of the adjacent bumps 8B is changed, and the height of the deformable member 23 is changed accordingly. It is possible to prevent a short circuit from occurring. Therefore, the configuration of this reference example can further reduce the pitch of the bumps 8B.
Next, a semiconductor device manufacturing method which is a fourth reference example of the present invention will be described.

図14乃至図16は、第4参考例である半導体装置の製造方法を説明するための図である。本参考例では、バンプ8Bとパッド15との位置決め精度を向上させることにより、バンプ8Bの狭ピッチ化を可能としたものである。 14 to 16 are views for explaining a method of manufacturing a semiconductor device which is a fourth reference example . In this reference example , the pitch of the bumps 8B can be narrowed by improving the positioning accuracy between the bumps 8B and the pads 15.

通常、半導体装置1A,1Bは、半導体チップ2A,2B,3A,3Bを実装する前に所定の信頼性試験が実施される。この信頼性試験は、図14に示すように、複数プローブ25(図では、便宜上1本のみ示している)を用いて実施される。このプローブ25は、図示しない試験装置に接続されており、所定の試験信号を供給する構成とされている。   Normally, the semiconductor devices 1A and 1B are subjected to a predetermined reliability test before mounting the semiconductor chips 2A, 2B, 3A and 3B. As shown in FIG. 14, this reliability test is performed using a plurality of probes 25 (only one is shown in the figure for convenience). The probe 25 is connected to a test apparatus (not shown) and is configured to supply a predetermined test signal.

マザーチップ3Bに対して上記信頼性試験を実施するには、プローブ25をマザーチップ3Bのパッド15に突き刺し、これによりプローブ25とパッド15とを電気的に接続して試験を実施する。このプローブ25をパッド15に突き刺す際、パッド15には凹部が形成される。   In order to perform the reliability test on the mother chip 3B, the probe 25 is pierced into the pad 15 of the mother chip 3B, whereby the test is performed by electrically connecting the probe 25 and the pad 15. When the probe 25 is pierced into the pad 15, a recess is formed in the pad 15.

このプローブ25がパッド15と接続する位置は、従来では特に精度を持たせておらず、プローブ25が必ずパッド15に接続するのに足る比較的低い精度とされていた。これに対して本参考例では、プローブ25がパッド15と接続される位置を高精度に位置決めする構成としている。 The position at which the probe 25 is connected to the pad 15 has not been particularly accurate in the prior art, and has been set to a relatively low accuracy sufficient for the probe 25 to be always connected to the pad 15. On the other hand, in this reference example , the position where the probe 25 is connected to the pad 15 is configured with high accuracy.

具体的には、プローブ25が移動する構成の場合には、プローブ25の移動装置の移動精度を高く設定し、またマザーチップ3Bを支持しているステージが移動する場合には、この移動ステージの移動精度を高く設定した構成としている。この構成とすることにより、プローブ25をパッド15上の既定位置に高精度に接続(突き刺す)ことができる。またこれに伴い、プローブ25を突き刺すことによりパッド15に形成される凹部の位置精度を向上させることができる。尚、このように高い位置精度を持って形成された凹部を、以下位置決め凹部26というものとする。   Specifically, when the probe 25 is configured to move, the moving accuracy of the moving device of the probe 25 is set high, and when the stage supporting the mother chip 3B moves, The moving accuracy is set high. With this configuration, the probe 25 can be connected (pierced) to a predetermined position on the pad 15 with high accuracy. Further, along with this, it is possible to improve the positional accuracy of the recess formed in the pad 15 by piercing the probe 25. The recess formed with such a high positional accuracy is hereinafter referred to as a positioning recess 26.

図15は、ドーターチップ2Bとマザーチップ3Bとを接合させるため、バンプ8Bとパッド15とを対向させた状態を示している。バンプ8Bはスタッドバンプであり、前記のようにワイヤーボンディング技術を利用して形成されたものである。このスタッドバンプは、その先端位置にワイヤーを切断するときに形成される小突起27を有している。   FIG. 15 shows a state in which the bumps 8B and the pads 15 face each other in order to join the daughter chip 2B and the mother chip 3B. The bumps 8B are stud bumps and are formed using the wire bonding technique as described above. This stud bump has a small protrusion 27 formed when the wire is cut at the tip position.

本参考例では、バンプ8Bに形成された小突起27と、パッド15に形成された位置決め凹部26とを位置決めして超音波接合を行なうことを特徴としている。図16は、小突起27が位置決め凹部26に嵌入し、ドーターチップ2Bとマザーチップ3Bとが位置決めされた状態を示している。 This reference example is characterized in that ultrasonic bonding is performed by positioning the small protrusions 27 formed on the bumps 8B and the positioning recesses 26 formed on the pads 15. FIG. 16 shows a state in which the small protrusion 27 is fitted into the positioning recess 26 and the daughter chip 2B and the mother chip 3B are positioned.

前記したように、パッド15に形成される位置決め凹部26の位置精度は高精度とされている。また、小突起27もバンプ8Bの中央位置に精度よく形成されるものである。よって、位置決め凹部26と小突起27を位置決めして超音波接合処理を行なうことにより、バンプ8Bとパッド15の位置決めを精度よく行なうことができる。これにより、バンプ8Bとパッド15との位置ずれに起因して、隣接するバンプ8B間で短絡が発生することを防止することができる。よって、本参考例によっても、バンプ8Bの狭ピッチ化を実現することができる。 As described above, the positioning accuracy of the positioning recess 26 formed in the pad 15 is high. Further, the small protrusion 27 is also accurately formed at the center position of the bump 8B. Therefore, the positioning of the bumps 8B and the pads 15 can be performed with high accuracy by positioning the positioning recesses 26 and the small protrusions 27 and performing the ultrasonic bonding process. Thereby, it is possible to prevent a short circuit from occurring between the adjacent bumps 8B due to the positional deviation between the bumps 8B and the pads 15. Therefore, also in this reference example, it is possible to realize a narrow pitch of bumps 8B.

尚、位置決め凹部26の位置精度に比較して、小突起27の位置精度は低くなることが考えられる。これは、小突起27の形成位置がバンプ8Bの形状精度に影響を受けるからである。しかしながら、前記した図7乃至図9に示した半導体製造装置(キャピラリ20A,20B)を用いることにより、形成されるバンプ8Bの形状精度を高めることができ、よって高精度の位置決めを行なうことができる。   Note that it is conceivable that the position accuracy of the small protrusions 27 is lower than the position accuracy of the positioning recess 26. This is because the formation position of the small protrusion 27 is affected by the shape accuracy of the bump 8B. However, by using the semiconductor manufacturing apparatus (capillaries 20A and 20B) shown in FIG. 7 to FIG. 9, the shape accuracy of the formed bumps 8B can be increased, so that highly accurate positioning can be performed. .

次に、本発明の第5参考例である半導体装置の製造方法について説明する。 Next, a semiconductor device manufacturing method which is a fifth reference example of the present invention will be described.

図17は、第5参考例である半導体装置の製造方法を説明するための図である。本参考例では、バンプ8Bとパッド15とを接合する際に印加する超音波振動の振幅方向に特徴を有するものである。即ち、本参考例では、バンプ8Bとパッド15とを超音波接合する際、超音波の振幅方向をバンプ8B或いはパッド15の並び方向(図中、矢印X,Yで示す方向)と異なる方向となるよう設定した。 FIG. 17 is a diagram for explaining the method of manufacturing the semiconductor device as the fifth reference example . This reference example is characterized by the amplitude direction of ultrasonic vibration applied when the bumps 8B and the pads 15 are joined. That is, in this reference example , when the bump 8B and the pad 15 are ultrasonically bonded, the ultrasonic amplitude direction is different from the direction in which the bumps 8B or the pads 15 are arranged (directions indicated by arrows X and Y in the drawing). Was set to be.

同図に示す例では、超音波の振幅方向はX方向から約45°の角度となるよう設定されている。しかしながら、この超音波の振幅方向の角度は、これに限定されるものではなく、任意に設定することができるものである。   In the example shown in the figure, the amplitude direction of the ultrasonic wave is set to be about 45 ° from the X direction. However, the angle in the amplitude direction of the ultrasonic wave is not limited to this, and can be arbitrarily set.

本参考例のように、超音波の振幅方向とバンプ8B,パッド15の並び方向(X,Y方向)とを異なる方向とすることにより、隣接するバンプ8B間で短絡が発生するのを防止することができる。即ち、超音波振動によりバンプ8Bが溶融すると、超音波の振幅方向にバンプ8Bが延出する(変形する)現象が発生するが、超音波の振幅方向とバンプ8Bの並び方向(X,Y方向)と同一方向であると、隣接するバンプ間で短絡が生じるおそれがある(図5参照)。 As in this reference example, by making the direction of the amplitude of the ultrasonic waves different from the direction in which the bumps 8B and the pads 15 are arranged (X and Y directions), it is possible to prevent a short circuit from occurring between the adjacent bumps 8B. be able to. That is, when the bump 8B is melted by the ultrasonic vibration, the phenomenon that the bump 8B extends (deforms) in the amplitude direction of the ultrasonic wave occurs, but the ultrasonic amplitude direction and the arrangement direction of the bumps 8B (X and Y directions). ), The short circuit may occur between adjacent bumps (see FIG. 5).

しかしながら、本参考例のように超音波の振幅方向をバンプ8Bの並び方向(X,Y方向)と異ならせることにより、バンプ8Bが溶融して延出したとしても、その延出方向は隣接するバンプ8Bが近接する方向とは異なる方向となる。具体的には、図17に示すように、各バンプ8BがX,Y方向に対して斜め方向に平行に列設した構成となる。このため、バンプ8Bのピッチが狭ピッチ化しても、隣接するバンプ8B間で短絡が発生するのを防止することができる。 However, even if the bump 8B is melted and extended by making the amplitude direction of the ultrasonic wave different from the arrangement direction (X, Y direction) of the bump 8B as in this reference example , the extending direction is adjacent. The direction is different from the direction in which the bumps 8B approach. Specifically, as shown in FIG. 17, the bumps 8B are arranged in parallel in an oblique direction with respect to the X and Y directions. For this reason, even if the pitch of the bumps 8B is narrowed, it is possible to prevent a short circuit from occurring between the adjacent bumps 8B.

次に、本発明の第6参考例である半導体装置の製造方法について説明する。 Next, a semiconductor device manufacturing method which is a sixth reference example of the present invention will be described.

図18は、第6参考例である半導体装置の製造方法を説明するための図である。本参考例では、バンプ8Bとパッド28とを超音波接合する際の超音波の振幅方向を、バンプ8B或いはパッド28の並び方向(図中、矢印X,Yで示す方向)と異なる方向となるよう設定している。これに加えて本参考例では、パッド28の延在方向が超音波の振幅方向と同一方向となるよう構成したことを特徴としている。 FIG. 18 is a diagram for explaining a method for manufacturing a semiconductor device according to a sixth reference example . In this reference example, the ultrasound in the amplitude direction at the time of ultrasonic bonding and bus amplifier 8B and the pad 28, (in the figure, an arrow X, a direction indicated by Y) direction of arrangement of the bumps 8B or pad 28 and a direction different from the It is set to become. In addition to this, this reference example is characterized in that the extending direction of the pad 28 is configured to be the same direction as the amplitude direction of the ultrasonic wave.

この構成とすることにより、前記した第5参考例の構成で実現できる効果に加え、バンプ8Bとパッド28との接合面積を増大することができる。これにより、バンプ8Bとパッド28との接合強度を向上させることができる。また、バンプ8Bは、いわゆる濡れ性の高いパッド28に沿って延出するため、隣接方向(X,Y方向)に対する変形量が小さくなる。よって、本参考例の構成とすることによっても、バンプ8Bが狭ピッチ化しても、隣接するバンプ8B間で短絡が発生することを防止できる。 By adopting this configuration, in addition to the effects that can be realized by the configuration of the fifth reference example described above, the bonding area between the bump 8B and the pad 28 can be increased. Thereby, the bonding strength between the bump 8B and the pad 28 can be improved. Further, since the bump 8B extends along the so-called wettable pad 28, the deformation amount in the adjacent direction (X, Y direction) is small. Therefore, even if it is set as the structure of this reference example , even if bump 8B becomes narrow pitch, it can prevent that a short circuit generate | occur | produces between adjacent bump 8B.

次に、本発明の一実施例である半導体装置の製造方法について説明する。 Next, a method for manufacturing a semiconductor device according to an embodiment of the present invention will be described.

図19は、本発明の一実施例である半導体装置の製造方法を説明するための図である。本実施例においては、超音波の振幅方向と同一方向(図中、矢印X方向)に延在するパッド15Aの配設ピッチPが、超音波の振幅方向と直交する方向(図中、矢印Y方向)に延在するパッド15Bの配設ピッチPに対して長く設定したこと(P>P)を特徴としている。 FIG. 19 is a diagram for explaining a method of manufacturing a semiconductor device according to an embodiment of the present invention . In this example, (in the drawing, an arrow X direction) ultrasonic amplitude the same direction arrangement pitch P X pads 15A extending in the, in the direction (FIG perpendicular to the amplitude direction of the ultrasound, arrows It is characterized by being set longer than the arrangement pitch P Y of the pads 15B extending in the (Y direction) (P X > P Y ).

前記したように、バンプ8Bが超音波振動により溶融すると、超音波の振幅方向に延出する現象が発生する。このため、超音波の振幅方向と同一方向(本実施例ではX方向)に配設されたパッド15Aの配設ピッチPが狭いと、超音波接合の際に隣接するバンプ8B間で短絡が発生するおそれがある。これに対し、超音波の振幅方向と直交する方向(本実施例ではY方向)に配設されたパッド15Bは、その配設方向が溶融したバンプ8Bの延出方向と異なるため、配設ピッチPを狭ピッチとしても短絡のおそれはない。 As described above, when the bump 8B is melted by ultrasonic vibration, a phenomenon of extending in the amplitude direction of the ultrasonic wave occurs. Therefore, when the arrangement pitch P X pad 15A disposed in the (X-direction in this embodiment) amplitude in the same direction as that of the ultrasonic wave is small, short-circuit between the bumps 8B adjacent to the time of ultrasonic bonding is May occur. In contrast, the pad 15B disposed in a direction orthogonal to the ultrasonic amplitude direction (the Y direction in this embodiment) differs from the extending direction of the melted bump 8B, and therefore the disposed pitch is different. There is no possibility of short circuit even if P Y is set to a narrow pitch.

従って、本実施例のように超音波の振幅方向と同一方向(X方向)に配設されたパッド15Aの配設ピッチPを、超音波の振幅方向と直交する方向(Y方向)に配設されたパッド15Bの配設ピッチPに対して長く設定することにより、半導体装置の小型化(本実施例では、特にY方向の小型化)を図りつつ、隣接するバンプ8B間で短絡が発生するのを防止することができる。 Therefore, distribution in the direction (Y direction) of the arrangement pitch P X of disposed a pad 15A to the ultrasonic amplitude in the same direction (X direction) as in the present embodiment, perpendicular to the amplitude direction of the ultrasonic By setting the pitch to be longer than the arrangement pitch P Y of the provided pad 15B, a short circuit is caused between adjacent bumps 8B while reducing the size of the semiconductor device (in this embodiment, particularly in the Y direction). It can be prevented from occurring.

次に、本発明の第2参考例である半導体製造装置について説明する。 Next, a semiconductor manufacturing apparatus which is a second reference example of the present invention will be described.

図20は、第2参考例である半導体製造装置30を説明するための図である。前記した各参考例及び実施例に係る半導体製造装置及び半導体装置の製造方法では、超音波振動を一方向にのみ印加してバンプ8Bをパッド15に超音波接合する構成とされていた。 FIG. 20 is a diagram for explaining a semiconductor manufacturing apparatus 30 as a second reference example . In the semiconductor manufacturing apparatus and the semiconductor device manufacturing method according to each of the reference examples and examples described above, the ultrasonic vibration is applied only in one direction and the bump 8B is ultrasonically bonded to the pad 15.

これに対して本参考例に係る半導体製造装置30は、バンプ8Bとパッド15とを超音波接合する際、異なる2方向に超音波振動を印加できる構成としたことを特徴とするものである。本参考例では、超音波振動の振幅方向が直交するX方向とY方向となるよう構成されている。このため、半導体製造装置30は、振幅方向がX方向である超音波振動を発生させるX方向超音波ホーン31と、振幅方向がY方向である超音波振動を発生させるY方向超音波ホーン32とを有した構成とされている。 On the other hand, the semiconductor manufacturing apparatus 30 according to the present reference example is characterized in that ultrasonic vibration can be applied in two different directions when the bumps 8B and the pads 15 are ultrasonically bonded. In this reference example , the amplitude direction of the ultrasonic vibration is configured to be orthogonal to the X direction and the Y direction. For this reason, the semiconductor manufacturing apparatus 30 includes an X-direction ultrasonic horn 31 that generates ultrasonic vibration whose amplitude direction is the X direction, and a Y-direction ultrasonic horn 32 that generates ultrasonic vibration whose amplitude direction is the Y direction. It is set as the structure which has.

X方向超音波ホーン31は図示しない吸着手段に接続されており、よってドーターチップ2BはX方向超音波ホーン31に吸着される構成とされている。また、Y方向超音波ホーン32も図示しない吸着手段に接続されており、よってマザーチップ3BはY方向超音波ホーン32に吸着される構成とされている。   The X-direction ultrasonic horn 31 is connected to suction means (not shown), and thus the daughter chip 2B is configured to be sucked by the X-direction ultrasonic horn 31. Further, the Y-direction ultrasonic horn 32 is also connected to a suction means (not shown), and thus the mother chip 3B is configured to be sucked by the Y-direction ultrasonic horn 32.

そして、ドーターチップ2BをX方向超音波ホーン31に吸着し、マザーチップ3BをY方向超音波ホーン32に吸着した状態でドーターチップ2Bとマザーチップ3Bを近接させる。そして、バンプ8Bがマザーチップ3Bに当接した状態で、各超音波ホーン31,32を駆動する。これによりドーターチップ2BはX方向超音波ホーン31によりX方向の振幅を有する超音波振動を行い、またマザーチップ3BはY方向超音波ホーン32によりY方向の振幅を有する超音波振動を行なう。   Then, the daughter chip 2B and the mother chip 3B are brought close to each other with the daughter chip 2B adsorbed to the X direction ultrasonic horn 31 and the mother chip 3B adsorbed to the Y direction ultrasonic horn 32. Then, the ultrasonic horns 31 and 32 are driven in a state where the bump 8B is in contact with the mother chip 3B. Thus, the daughter chip 2B performs ultrasonic vibration having an X direction amplitude by the X direction ultrasonic horn 31, and the mother chip 3B performs ultrasonic vibration having an Y direction amplitude by the Y direction ultrasonic horn 32.

このように、本参考例ではX方向超音波ホーン31による超音波振動の方向と、Y方向超音波ホーン32による超音波振動の方向とが異なるため、各方向(X,Y方向)への超音波振動の振幅を小さくしてもバンプ8Bとパッド15とを確実に接合することができる。このように、超音波振動の振幅を小さくできることにより、接合処理時にバンプ8B及びパッド15が振動される振動量(移動量)も小さくできるため、バンプ8Bが狭ピッチ化しても、隣接する突起電極間で短絡が発生することを防止することができる。 Thus, in this reference example , the direction of ultrasonic vibration by the X-direction ultrasonic horn 31 and the direction of ultrasonic vibration by the Y-direction ultrasonic horn 32 are different, so that the ultrasonic wave in each direction (X, Y direction) is different. Even if the amplitude of the sonic vibration is reduced, the bump 8B and the pad 15 can be reliably bonded. As described above, since the amplitude of the ultrasonic vibration can be reduced, the vibration amount (movement amount) by which the bump 8B and the pad 15 are vibrated at the time of the bonding process can be reduced. It is possible to prevent a short circuit from occurring.

特に本参考例では、各超音波ホーン31,32が発生する超音波振動の振幅方向が直交するよう構成しているため、超音波接合処理時における各振動方向への振動量を最も小さくすることができ、隣接するバンプ8B間での短絡をより確実に防止することができる。 In particular, in this reference example , since the amplitude directions of the ultrasonic vibrations generated by the ultrasonic horns 31 and 32 are orthogonal to each other, the amount of vibration in each vibration direction during the ultrasonic bonding process is minimized. Thus, a short circuit between adjacent bumps 8B can be prevented more reliably.

以上の説明に関し、更に以下の項を開示する。
(付記1) 半導体チップに突起電極を形成する半導体製造装置において、
前記突起電極を所定形状に成形する成形治具を設けると共に、
該成形治具の前記突起電極を形成する位置に、該突起電極が形成治具の外部にはみ出すことを防止する突起部を形成したことを特徴とする半導体製造装置。
(付記2) 付記1記載の半導体製造装置において、
前記突起電極をスタッドバンプとすると共に、
前記成形治具と前記スタッドバンプを形成するキャピラリとを一体化したことを特徴とする半導体製造装置。
(付記3) 付記1または2記載の半導体製造装置において、
前記突起部の形状を円形、楕円形、及び矩形から選定される一の形状としたことを特徴とする半導体製造装置。
(付記4) 半導体チップに設けられた突起電極を、該半導体チップが実装される被実装部材に設けられたパッドに接合する半導体製造装置において、
前記半導体チップを一の方向に超音波振動させる第1の超音波振動印加手段と、
前記被実装部材を前記半導体チップの超音波振動と異なる方向に超音波振動させる第2の超音波振動手段とを具備することを特徴とする半導体製造装置。
(付記5) 付記4記載の半導体製造装置において、
前記半導体チップの超音波振動方向と、前記被実装部材の超音波振動方向が直交するよう構成したことを特徴とする半導体製造装置。
(付記6) 半導体チップに設けられた突起電極を、該半導体チップが実装される被実装部材に設けられたパッドに接合する工程を有する半導体装置の製造方法において、
前記半導体チップに設けられた突起電極、または前記被実装部材に設けられたパッドの少なくとも一方に、前記接合時に変形可能な構成とされた可変形接合材を配設しておき、
前記突起電極と前記パッドとを前記可変形接合材を介して接合することを特徴とする半導体装置の製造方法。
(付記7) 付記6記載の半導体装置の製造方法において、
隣接する前記突起電極の高さを異ならせたことを特徴とする半導体装置の製造方法。
(付記8) 半導体チップに設けられた突起電極を、該半導体チップが実装される被実装部材に設けられたパッドに超音波接合する工程を有する半導体装置の製造方法において、
前記突起電極と前記パッドとを超音波接合する際、前記半導体チップへの超音波の振幅方向を前記突起電極の並び方向と異なる方向としたことを特徴とする半導体装置の製造方法。
(付記9) 半導体チップに設けられた突起電極を、該半導体チップが実装される被実装部材に設けられたパッドに超音波接合する工程を有する半導体装置の製造方法において、
前記突起電極と前記パッドとを超音波接合する際、前記半導体チップへの超音波の振幅方向と、前記パッドの延在方向を同一方向としたことを特徴とする半導体装置の製造方法。
(付記10) 半導体チップに設けられた突起電極を、該半導体チップが実装される被実装部材に設けられたパッドに超音波接合する工程を有する半導体装置の製造方法において、
超音波の振幅方向と同一方向に延在する前記パッドの配設ピッチが、前記超音波の振幅方向と直交する方向に延在する前記パッドの配設ピッチに対して長く設定したことを特徴とする半導体装置の製造方法。
(付記11) 半導体チップに設けられたスタッドバンプを、該半導体チップが実装される被実装部材に設けられたパッドに接合する工程を有する半導体装置の製造方法において、
更に、プローブを前記パッドに刺すことにより電気的に接続し、該プローブを介して被実装部材の試験を行なう工程を設けると共に、
前記スタッドバンプを前記パッドに接合する際、前記被実装部材の試験を行なう工程で前記プローブにより前記パッドに形成された凹部と、前記スタッドバンプの先端部に形成された小突起とを位置決めして前記接合を行なうことを特徴とする半導体装置の製造方法。
(付記12) 付記6乃至11記載の半導体装置の製造方法において、
前記被実装部材が、半導体チップであることを特徴とする半導体装置の製造方法。
Regarding the above description, the following items are further disclosed.
(Supplementary Note 1) In a semiconductor manufacturing apparatus for forming a protruding electrode on a semiconductor chip,
While providing a forming jig for forming the protruding electrode into a predetermined shape,
A semiconductor manufacturing apparatus, wherein a protrusion for preventing the protruding electrode from protruding outside the forming jig is formed at a position of the forming jig where the protruding electrode is formed.
(Appendix 2) In the semiconductor manufacturing apparatus described in Appendix 1,
While the protruding electrode is a stud bump,
A semiconductor manufacturing apparatus in which the forming jig and a capillary for forming the stud bump are integrated.
(Appendix 3) In the semiconductor manufacturing apparatus described in Appendix 1 or 2,
The semiconductor manufacturing apparatus characterized in that the shape of the protrusion is one shape selected from a circle, an ellipse, and a rectangle.
(Additional remark 4) In the semiconductor manufacturing apparatus which joins the protrusion electrode provided in the semiconductor chip to the pad provided in the to-be-mounted member in which this semiconductor chip is mounted,
First ultrasonic vibration applying means for ultrasonically vibrating the semiconductor chip in one direction;
2. A semiconductor manufacturing apparatus comprising: a second ultrasonic vibration means for ultrasonically vibrating the mounted member in a direction different from the ultrasonic vibration of the semiconductor chip.
(Appendix 5) In the semiconductor manufacturing apparatus described in Appendix 4,
A semiconductor manufacturing apparatus, wherein the ultrasonic vibration direction of the semiconductor chip and the ultrasonic vibration direction of the mounted member are orthogonal to each other.
(Additional remark 6) In the manufacturing method of the semiconductor device which has the process of joining the protrusion electrode provided in the semiconductor chip to the pad provided in the to-be-mounted member in which this semiconductor chip is mounted,
At least one of the protruding electrode provided on the semiconductor chip or the pad provided on the mounted member is provided with a deformable bonding material configured to be deformable during the bonding,
A method of manufacturing a semiconductor device, wherein the protruding electrode and the pad are bonded via the variable bonding material.
(Supplementary note 7) In the method for manufacturing a semiconductor device according to supplementary note 6,
A method of manufacturing a semiconductor device, wherein the heights of the adjacent protruding electrodes are made different.
(Additional remark 8) In the manufacturing method of the semiconductor device which has the process of ultrasonically bonding the projection electrode provided in the semiconductor chip to the pad provided in the to-be-mounted member in which the semiconductor chip is mounted,
A method of manufacturing a semiconductor device, characterized in that, when the protruding electrode and the pad are ultrasonically bonded, the amplitude direction of the ultrasonic wave to the semiconductor chip is different from the alignment direction of the protruding electrodes.
(Additional remark 9) In the manufacturing method of the semiconductor device which has the process of ultrasonically bonding the projection electrode provided in the semiconductor chip to the pad provided in the to-be-mounted member in which the semiconductor chip is mounted,
A method of manufacturing a semiconductor device, wherein when the protruding electrode and the pad are ultrasonically bonded, the direction of the ultrasonic wave applied to the semiconductor chip and the extending direction of the pad are the same direction.
(Additional remark 10) In the manufacturing method of a semiconductor device which has the process of carrying out ultrasonic bonding of the projection electrode provided in the semiconductor chip to the pad provided in the member to which the semiconductor chip is mounted,
The arrangement pitch of the pads extending in the same direction as the amplitude direction of ultrasonic waves is set longer than the arrangement pitch of the pads extending in a direction orthogonal to the amplitude direction of the ultrasonic waves. A method for manufacturing a semiconductor device.
(Additional remark 11) In the manufacturing method of the semiconductor device which has the process of joining the stud bump provided in the semiconductor chip to the pad provided in the to-be-mounted member in which the semiconductor chip is mounted,
Further, the probe is electrically connected by piercing the pad, and a process for testing the mounted member through the probe is provided.
When joining the stud bump to the pad, the concave portion formed on the pad by the probe in the step of testing the mounted member and the small protrusion formed on the tip end portion of the stud bump are positioned. A method for manufacturing a semiconductor device, wherein the bonding is performed.
(Supplementary note 12) In the method for manufacturing a semiconductor device according to supplementary notes 6 to 11,
The method for manufacturing a semiconductor device, wherein the mounted member is a semiconductor chip.

図1は、本発明の対象とする半導体装置の断面図である(その1)。FIG. 1 is a cross-sectional view of a semiconductor device as a subject of the present invention (No. 1). 図2は、本発明の対象とする半導体装置の断面図である(その2)。FIG. 2 is a cross-sectional view of a semiconductor device as a subject of the present invention (part 2). 図3は、従来の一例である半導体製造装置を示す図である。FIG. 3 is a view showing a conventional semiconductor manufacturing apparatus. 図4は、従来の問題点を説明するための図であり、ドーターチップの底面を示す図である。FIG. 4 is a diagram for explaining a conventional problem and is a diagram illustrating a bottom surface of a daughter chip. 図5は、従来の問題点を説明するための図であり、隣接したバンプが短絡した状態を示す図である(その1)。FIG. 5 is a diagram for explaining a conventional problem and shows a state in which adjacent bumps are short-circuited (No. 1). 図6は、従来の問題点を説明するための図であり、隣接したバンプが短絡した状態を示す図である(その2)。FIG. 6 is a diagram for explaining a conventional problem, and shows a state in which adjacent bumps are short-circuited (part 2). 図7は、本発明の第1参考例である半導体装置の製造方法及び半導体製造装置を説明するための図である。FIG. 7 is a diagram for explaining a semiconductor device manufacturing method and a semiconductor manufacturing apparatus according to a first reference example of the present invention. 図8は、本発明の第1参考例である半導体製造装置に設けられるキャピラリを拡大して示す図である。FIG. 8 is an enlarged view showing the capillary provided in the semiconductor manufacturing apparatus as the first reference example of the present invention. 図9は、図8に示すキャピラリの変形例を示す図である。FIG. 9 is a view showing a modification of the capillary shown in FIG. 図10は、本発明の第2参考例である半導体装置の製造方法を説明するための図であり、チップ接合前の状態を示す図である。FIG. 10 is a diagram for explaining a method of manufacturing a semiconductor device which is a second reference example of the present invention, and shows a state before chip bonding. 図11は、本発明の第2参考例である半導体装置の製造方法を説明するための図であり、チップ接合後の状態を示す図である。FIG. 11 is a view for explaining the semiconductor device manufacturing method according to the second reference example of the present invention, and shows a state after chip bonding. 図12は、本発明の第3参考例である半導体装置の製造方法の変形例を説明するための図であり、チップ接合前の状態を示す図である。FIG. 12 is a view for explaining a modified example of the semiconductor device manufacturing method which is the third reference example of the present invention, and shows a state before chip bonding. 図13は、本発明の第3参考例である半導体装置の製造方法の変形例を説明するための図であり、チップ接合後の状態を示す図である。FIG. 13 is a view for explaining a modified example of the semiconductor device manufacturing method according to the third reference example of the present invention, and shows a state after chip bonding. 図14は、本発明の第4参考例である半導体装置の製造方法を説明するための図であり、チップに対し試験を行っている状態を示す図である。FIG. 14 is a diagram for explaining a method of manufacturing a semiconductor device which is a fourth reference example of the present invention, and shows a state in which a test is performed on a chip. 図15は、本発明の第4参考例である半導体装置の製造方法を説明するための図であり、チップ接合前の状態を示す図である。FIG. 15 is a view for explaining the semiconductor device manufacturing method according to the fourth reference example of the present invention, and shows a state before chip bonding. 図16は、本発明の第4参考例である半導体装置の製造方法を説明するための図であり、チップ接合後の状態を示す図である。FIG. 16 is a view for explaining the semiconductor device manufacturing method which is the fourth reference example of the present invention, and shows a state after chip bonding. 図17は、本発明の第5参考例である半導体装置の製造方法を説明するための図であり、マザーチップ上のパッドとバンプとの接合状態を示す図である。FIG. 17 is a diagram for explaining a method of manufacturing a semiconductor device which is a fifth reference example of the invention, and is a diagram showing a bonding state between pads and bumps on a mother chip. 図18は、本発明の第6参考例である半導体装置の製造方法を説明するための図であり、マザーチップ上のパッドとバンプとの接合状態を示す図である。FIG. 18 is a view for explaining the method of manufacturing a semiconductor device according to the sixth reference example of the invention, and is a view showing a bonding state between pads and bumps on the mother chip. 図19は、本発明の一実施例である半導体装置の製造方法を説明するための図であり、マザーチップ上のパッドとバンプとの接合状態を示す図である。FIG. 19 is a diagram for explaining a method of manufacturing a semiconductor device according to an embodiment of the present invention, and shows a bonding state between pads and bumps on a mother chip. 図20は、本発明の第2参考例である半導体製造装置を説明するための図である。FIG. 20 is a diagram for explaining a semiconductor manufacturing apparatus which is a second reference example of the present invention.

符号の説明Explanation of symbols

1A,1B 半導体装置
2A,2B ドーターチップ
3A,3B マザーチップ
8A,8B バンプ
15,28 パッド
16 振動体
20A,20B キャピラリ
21A,21B 突起部
22A,22B 成型凹部
23 可変形接合材
25 プローブ
26 位置決め凹部
27 小突起
30 半導体製造装置
31 X方向超音波ホーン
32 Y方向超音波ホーン
1A, 1B Semiconductor device 2A, 2B Daughter chip 3A, 3B Mother chip 8A, 8B Bump 15, 28 Pad 16 Vibrating body 20A, 20B Capillary 21A, 21B Protrusion 22A, 22B Molding recess 23 Variable bonding material 25 Probe 26 Positioning recess 27 Small projection 30 Semiconductor manufacturing equipment 31 X direction ultrasonic horn 32 Y direction ultrasonic horn

Claims (1)

半導体チップに設けられた突起電極を、該半導体チップが実装される被実装部材に設けられたパッドに超音波接合する工程を有する半導体装置の製造方法において、
超音波の振幅方向と同一方向に並べられた複数の第1のパッドの配設ピッチが、前記超音波の振幅方向と直交する方向に並べられた複数の第2のパッドの配設ピッチに対し長く設定したことを特徴とする半導体装置の製造方法。
In a method of manufacturing a semiconductor device, the method includes ultrasonically bonding a protruding electrode provided on a semiconductor chip to a pad provided on a mounted member on which the semiconductor chip is mounted.
The arrangement pitch of the plurality of first pads arranged in the same direction as the amplitude direction of the ultrasonic wave is equal to the arrangement pitch of the plurality of second pads arranged in the direction orthogonal to the amplitude direction of the ultrasonic wave. A method for manufacturing a semiconductor device, characterized in that the semiconductor device is set long.
JP2005240362A 2005-08-22 2005-08-22 Manufacturing method of semiconductor device Expired - Fee Related JP4208867B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005240362A JP4208867B2 (en) 2005-08-22 2005-08-22 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005240362A JP4208867B2 (en) 2005-08-22 2005-08-22 Manufacturing method of semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002049394A Division JP2003249515A (en) 2002-02-26 2002-02-26 Semiconductor manufacturing device and method of manufacturing the semiconductor device

Publications (2)

Publication Number Publication Date
JP2006013544A JP2006013544A (en) 2006-01-12
JP4208867B2 true JP4208867B2 (en) 2009-01-14

Family

ID=35780304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005240362A Expired - Fee Related JP4208867B2 (en) 2005-08-22 2005-08-22 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4208867B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT202100000179A1 (en) 2021-01-07 2022-07-07 Diadora Spa IMPROVED FOOTWEAR

Also Published As

Publication number Publication date
JP2006013544A (en) 2006-01-12

Similar Documents

Publication Publication Date Title
JP4190525B2 (en) Manufacturing method of semiconductor device
JP4175197B2 (en) Flip chip mounting structure
US6246249B1 (en) Semiconductor inspection apparatus and inspection method using the apparatus
JP2008166439A (en) Semiconductor device and manufacturing method thereof
JP4742938B2 (en) Piezoelectric device and manufacturing method thereof
KR100337588B1 (en) Semiconductor inspection device and inspection method using the same
JP2015149446A (en) Method of manufacturing semiconductor device
TWI539586B (en) Flip chip bonding method, and method for manufacturing solid-state imaging device including the flip chip bonding method
JP3762475B2 (en) Wire bonding method and semiconductor device
JP4208867B2 (en) Manufacturing method of semiconductor device
JP4154410B2 (en) Manufacturing method of semiconductor device
JP5476891B2 (en) Ultrasonic flip chip mounting method and ultrasonic mounting apparatus
JP4216295B2 (en) Bump structure, method of forming the same, and semiconductor device using the same
JP4374040B2 (en) Semiconductor manufacturing equipment
JP2007141963A (en) Substrate-mounting method and semiconductor device mounted therewith
JP2003249515A (en) Semiconductor manufacturing device and method of manufacturing the semiconductor device
JP2010258302A (en) Method for mounting ultrasonic flip-chip, and substrate used therein
JP4687290B2 (en) Semiconductor chip bonding apparatus and bonding method
JP2007235707A (en) Piezoelectric device
JP4765673B2 (en) Electronic device manufacturing method and electronic device
JP6172058B2 (en) Manufacturing method of semiconductor device
JP5637249B2 (en) Ultrasonic bonding method
JP2008003011A (en) Piezo-electric device and its manufacturing method
JP2003234427A (en) Wiring board, semiconductor device using the same and manufacturing method thereof
JP2012124426A (en) Semiconductor device and manufacturing method therefor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081014

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081021

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees